WO2001015243A1 - Thyristor electroluminescent et dispositif electroluminescent a auto-balayage - Google Patents

Thyristor electroluminescent et dispositif electroluminescent a auto-balayage Download PDF

Info

Publication number
WO2001015243A1
WO2001015243A1 PCT/JP2000/005442 JP0005442W WO0115243A1 WO 2001015243 A1 WO2001015243 A1 WO 2001015243A1 JP 0005442 W JP0005442 W JP 0005442W WO 0115243 A1 WO0115243 A1 WO 0115243A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
light
gaas
emitting device
Prior art date
Application number
PCT/JP2000/005442
Other languages
English (en)
French (fr)
Inventor
Nobuyuki Komaba
Seiji Ohno
Original Assignee
Nippon Sheet Glass Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP23488199A external-priority patent/JP2001060716A/ja
Priority claimed from JP23488499A external-priority patent/JP2001060717A/ja
Priority claimed from JP23811099A external-priority patent/JP2001068726A/ja
Application filed by Nippon Sheet Glass Co., Ltd. filed Critical Nippon Sheet Glass Co., Ltd.
Priority to CA002348632A priority Critical patent/CA2348632A1/en
Priority to CNB00801728XA priority patent/CN1262022C/zh
Priority to EP00951986A priority patent/EP1150359A1/en
Priority to KR1020067018530A priority patent/KR100730506B1/ko
Priority to US09/830,036 priority patent/US6825500B1/en
Publication of WO2001015243A1 publication Critical patent/WO2001015243A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/918Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry

Definitions

  • the present invention relates to a light-emitting device having improved light-emitting efficiency, and a self-scanning light-emitting device using such a light-emitting device.
  • a surface-emitting light emitting device is disclosed in Japanese Unexamined Patent Application Publication No. 2-145584, which is assigned to the present applicant. It is disclosed in Japanese Unexamined Patent Publication No. 9-859585.
  • the basic structure is the same for both the surface emitting thyristor and the edge emitting thyristor, for example, AlGa continuous to the GaAs Knofer layer on the GaAs substrate.
  • An As layer (A 1 composition, for example, 0.35) is crystal-grown.
  • FIG. 1 is a schematic cross-sectional view showing the basic structure of a light-emitting thyristor.
  • reference numeral 10 denotes a p-type GaAs substrate.
  • a p-type GaAs absorptive layer 12 On this substrate, a p-type GaAs absorptive layer 12, a p-type AlGaAs layer 14, An n-type A 1 GaAs layer 16, a p-type Al GaAs layer 18, and an n-type Al GaAs layer 20 are sequentially laminated.
  • a force electrode 22 is formed on the A 1 GaAs layer 20, a gate electrode 24 is formed on the Al GaAs layer 18, and a back surface of the GaAs layer is formed on the back surface of the GaAs substrate.
  • An anode electrode 26 is provided.
  • p-type layers, n-type layers, p-type layers, and n-type layers are stacked in this order on a p-type GaAs substrate via a buffer layer.
  • the uppermost layer electrode is an anode electrode and the uppermost layer is an anode electrode.
  • the lower electrode is the cathode electrode.
  • the present inventors arranged light emitting silicides having such a structure in an array, and formed an appropriate interaction between these arranged light emitting silicides.
  • the above-mentioned publication discloses that the self-scanning function can be realized by providing the light emitting device.
  • the light emitting device can be easily mounted as a light source for an optical printer, and the arrangement pitch of the light emitting elements can be reduced. It has been shown that a compact self-scanning light-emitting device can be manufactured.
  • the A1 composition greatly changes at the interface between the GaAs GaAs layer and the AlGaAs layer on this buffer layer.
  • the A1 composition changes from A1 composition 0 to A1 composition 0.35, the change in lattice constant is small, but due to this rapid change, the lattice disorder at this interface or the energy band is large. Deformation occurs. As a result, lattice mismatch at the interface increases, and dislocations occur. In addition, the energy gap at the interface increases, and the deformation of the energy band increases due to bonding.
  • the GaAs knocker layer interposed a Induction of lattice defects due to lattice mismatch and formation of unclear impurity levels at the interface between the As Asn buffer layer and the AlGas As layer.
  • device characteristics are degraded due to an increase in the holding current.
  • external quantum efficiency is reduced due to the generation of defects that become carrier killers near these interfaces, and the amount of emitted light is reduced.
  • an n-type GaAs layer 28 is formed on the n-type A 1 GaAs layer 20 in order to make a homogenous contact with the cathode electrode 22. May be formed.
  • the same elements as those in FIG. 1 are denoted by the same reference numerals.
  • GaAs was used as the uppermost layer material in order to facilitate the ohmic contact with the electrodes and to simplify the material system.
  • the emission wavelength of the light-emitting thyristor is about 78 O nm, and if the GaAs layer is used as the uppermost layer, its absorption edge wavelength is about 860 nm, so the emitted light Is absorbed while passing through the uppermost layer 28, causing a decrease in the amount of light.
  • the thickness of the GaAs layer should be recorded, but if the thickness is small, the following problems are further raised. Occurs.
  • FIG. 3 is a graph showing the light absorption spectrum of the n-type GaAs layer at 297 K.
  • the vertical axis shows the absorption coefficient, and the horizontal axis shows the photon energy. The amount of light absorbed is
  • This graph shows that the absorption coefficient for light having a wavelength of 78 O nm is about 1.5 ⁇ 10 4 . If the thickness t is set to 0.02 // m and the absorption is simply calculated from the above equation, it can be seen that the decrease in the amount of emitted light is 3 to 4%. When the fluctuation of the film thickness or the disorder of the atomic arrangement due to alloying or the change of the composition occur, the absorption amount further decreases.
  • FIG. 4 shows a light emitting thyristor having a GaAs layer 12 on a GaAs substrate 10 and a GaAs layer 28 on the uppermost layer.
  • the same elements as those in FIGS. 1 and 2 are denoted by the same reference numerals.
  • a light emitting transistor having a pnpn structure is a combination of a P np transistor 44 on the substrate side and an npn transistor 46 on the opposite side of the substrate.
  • the anode is the emitter of the pnp transistor 44
  • the power source is the emitter of the npn transistor 46
  • the gate is the emitter of the npn transistor 44.
  • the holding current of the thyristor is determined by the combination of the current amplification factors of the transistors 44 and 46. In other words, to reduce the holding current, It is necessary to increase the current amplification factor.
  • the current amplification factor is given by the product of the emitter injection efficiency, the transport efficiency, the collector junction avalanche multiplication factor M, and the intrinsic collector efficiency *.
  • the impurity concentration in the emitter is designed to be higher than the impurity concentration in the base in order to increase the emitter injection efficiency.
  • the diffusion rate of Zn which is a p-type impurity, is very high, and even during epitaxy film formation, it diffuses into the n-type semiconductor layer to compensate for the n-type impurity. Therefore, the Zn concentration of the anode layer (the GaAs layer 12 and the AlGas layer 14) is reduced by the impurity of the n-type gate layer (the AlGas layer 16). If the concentration is higher than the concentration of Si, Si near the interface between the anode layer and the gate layer is almost compensated, and the transport efficiency of the transistor is reduced. In addition, there is a problem that a non-luminous center is formed, which causes a decrease in luminous efficiency. Disclosure of the invention
  • An object of the present invention is to reduce the luminous efficiency in a light emitting device formed by growing an A1 GaAs layer on a GaAs substrate with a GaAs noise layer interposed therebetween.
  • An object is to provide an improved light emission thyristor.
  • Another object of the present invention is to provide a light emitting silicide using GaAs as the uppermost layer material and having improved luminous efficiency.
  • Still another object of the present invention is to provide a self-scanning light-emitting device using the above-described light-emitting array.
  • a first embodiment of the present invention is directed to a pnpn structure in which p-type and n-type A 1 GaAs layers are alternately stacked on a GaAs buffer layer on a GaAs substrate.
  • the light emitting thyristor immediately above the GaAs
  • the composition of A 1 G a As layer changes so that the composition of A 1 increases stepwise, or the composition of A 1 changes so as to increase continuously. It is a light emitting thyristor characterized by.
  • the A1 composition of the AlGaAs layer is gradually changing, so that the G1As layer has a gap between the G1As layer and the A1GaAs layer.
  • Lattice defects such as dislocations due to lattice mismatch at the interface can be reduced, and extreme deformation of the energy band at the interface can be reduced.
  • insertion of a single or multiple quantum well or a strained superlattice structure using a strained layer may be effective.
  • the light to the substrate side is reflected by the quantum well layer or the superlattice layer, so that the emitted light amount Can also be expected to improve.
  • the misfit dislocation may occur in the A1GaAs layer in which the composition of A1 changes stepwise or continuously
  • the misfit dislocation may be generated.
  • a quantum well layer or a strained superlattice structure may be provided in the AlGaAs layer in order to stop the propagation of this.
  • the material of the uppermost layer is made of a material having an absorption edge wavelength shorter than 780 nm, for example, InGaP, InGaAsP or AlG.
  • aInP an absorption edge wavelength shorter than 780 nm
  • this material be lattice-matched to the GaAs substrate.
  • the impurity concentration of at least the portion of the anode layer close to the n-gate layer is reduced.
  • the pnpn-structure light-emitting silicide which is characterized by a lower concentration than the p-type substrate, is formed on a p-type substrate by, for example, p-type first layer, p-type second layer, and n-type third layer.
  • the impurity concentration in the first and second layers is set to be equal to or less than the impurity concentration in the third layer, whereby impurity diffusion from the first and second layers to the third layer is achieved.
  • a self-scanning light emitting device having the following structure can be realized by using the light emitting device as a light emitting element.
  • a plurality of light emitting elements each having a control electrode of a threshold voltage or a threshold current for a light emitting operation are arranged, and at least one light emitting element located near the control electrode of each light emitting element is arranged.
  • Connected to the control electrode of the element via an interaction resistor or an electric element having electrical unidirectionality multiple wires for applying voltage or current to the electrode controlling the light emission of each light emitting element It is a self-scanning light emitting device connected.
  • a plurality of transfer elements having a threshold voltage or a threshold current control electrode for a transfer operation are arranged, and the control electrode of each transfer element is arranged in at least one position near the transfer element.
  • One transfer element is connected to the control electrode via an interaction resistor or an electrically unidirectional electric element, and a power line is connected to each transfer element using electric means.
  • a self-scanning transfer element array formed by connecting a clock line to each transfer element, and a light-emitting element array in which a plurality of light-emitting elements having threshold voltage or current control electrodes are arranged.
  • each control electrode of the light emitting element array is connected to the control electrode of the transfer element by electrical means, and a line for injecting a current for light emission into each light emitting element is provided. It is.
  • the external luminous efficiency is improved.
  • a good and high-definition, compact, low-cost light emitting device can be realized.
  • FIG. 1 is a schematic cross-sectional view of a conventional light emitting device having a buffer layer.
  • FIG. 2 is a schematic cross-sectional view of a conventional light emitting device using a GaAs layer as the uppermost layer.
  • FIG. 3 is a graph showing the absorption coefficient of n-type GaAs in the emission thyristor of FIG.
  • FIG. 4 is a schematic cross-sectional view of a conventional light emitting thyristor.
  • FIG. 5 is an equivalent circuit diagram of the light emitting thyristor shown in FIG.
  • FIG. 6 is a diagram showing a first embodiment of the present invention.
  • FIG. 7 is a diagram showing a second embodiment of the present invention.
  • FIG. 8 is a diagram showing a circuit for evaluating characteristics of a light emitting thyristor.
  • Figure 9 is a graph showing an example of threshold current measurement.
  • FIG. 10 is a graph showing a measurement example of the holding current.
  • FIG. 11 is a diagram showing a third embodiment of the present invention.
  • FIG. 12 and FIG. 13 are views showing a fourth embodiment of the present invention. is there.
  • FIG. 14 is a diagram showing a fifth embodiment of the present invention.
  • FIG. 15 is a graph showing the photoluminescence intensity of InGaP.
  • Figure 16 shows In 05 G a. Of 5 P layer of light-absorbing spectrum, it is a graph showing by comparison with G a A s.
  • FIG. 17 is a diagram showing a light output measuring circuit for a light emitting thyristor.
  • FIG. 18 is a composition diagram of InGaAsP.
  • FIG. 19 is a graph showing the relationship between the lattice constant of A 1 G a In P and the energy gap.
  • FIG. 20 is a diagram showing current-light output characteristics of a light emitting thyristor.
  • FIG. 21 is a diagram showing a seventh embodiment of the present invention.
  • FIG. 22 is an equivalent circuit diagram of a first basic structure of the self-scanning light emitting device.
  • FIG. 23 is an equivalent circuit diagram of the second basic structure of the self-scanning light emitting device.
  • FIG. 24 is an equivalent circuit diagram of the third basic structure of the self-scanning light emitting device. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 6 is a diagram showing an embodiment of the present invention which has solved the problem of the conventional light emitting silicon device having the buffer layer described in FIG.
  • X A s layer on the G a A s board 1 0, while increasing the A 1 composition X to 0 (G a A s) gradually from zero.
  • the epitaxy shows a state of growing. Regardless of the conductive type (n-type, p-type) of GaAs and AlGaAs, the method of epitaxial growth is the same. I will explain it.
  • a The 1 GaAs layer is epitaxially grown. That is, a GaAs layer (buffer layer) 12 having an A1 composition of 0, and an A1 GaAs layer 50-1 having an A1 composition of 0.1 and an A1 composition of 0.2.
  • AIG a As layer 50 — 2 Al Ga As layer with 0.3 A 1 composition 50 — 3,
  • a 1 G a As layer with 0.3 A 1 composition 50 — 4 sequentially grow epitaxy.
  • the four Al G a As layers with the A 1 composition increased in a stepwise manner 50 — 1, 50-1-2, 50--3, and 50-4 are the Al G a in FIG. This corresponds to the As layer 14.
  • the GaAs noise layer 12 to A 1 The overall thickness of the GaAs layer from 50 to 4 is set by the carrier confinement efficiency.
  • An A1 GaAs layer having an A1 composition of 0.35 is sequentially epitaxially grown.
  • FIG. 7 is a diagram showing a second embodiment of the present invention in which the problem of the conventional light emitting thyristor having the buffer layer described in FIG. 1 is solved.
  • the epitaxial growth is performed on the buffer layer 12 while continuously changing A 1 x G a As and A 1 composition X from 0 to 0.35.
  • Such a change in the A1 composition is realized by continuously changing at least one of the supply amounts of A1 and Ga during the epitaxial growth.
  • the A 1 GaAs composition in which the A 1 composition continuously changed from 0 to 0.35 was formed on the GaAs buffer layer 12 on the GaAs substrate 10.
  • the layer 52-1 is formed, and subsequently, an AlGaAs layer 52-2 having an A1 composition of 0.35 is formed.
  • AlGaAs layers 52-1 and 52-2 correspond to the AlGaAs layers 14 in FIG. 1.
  • the overall film thickness of the GaAs layer 12 to A1 GaAs layer 5 2 to 2 is set by the confinement efficiency of the carrier. .
  • the GaAs noise layer and the AIGAs layer can be separated from each other.
  • Lattice defects such as dislocations due to lattice mismatch at the interface can be reduced, and extreme deformation of the energy band at the interface can be reduced. This reduces the effect on device characteristics.
  • Threshold current and holding current of the light emitting thyristor of the first or second embodiment Light output was measured by the following method. As shown in Fig. 8, the anode electrode 26, the power source electrode 64, and the gate electrode 66 of the thyristor 60 are connected to the constant current source 68 and the constant voltage source 70. and, varying the output current I k of the constant current source 6 8 were measured mosquitoes Eaux de voltage of the light-emitting reuse scan evening V k and gain one preparative current I g.
  • Fig. 9 shows a typical example of the measurement data. In Fig. 9, finds the maximum and ing current just before the gate one preparative current I epsilon is reversed from increase to decrease, which was used as a threshold current.
  • the power source voltage V k was measured while similarly changing the output current I k of the constant current source 68 (equivalent to the cathode current of the light-emitting thyristor 6 °).
  • the holding current was defined as the point where the cathode voltage exceeded a certain value (for example, 0.2V).
  • Light output is connected to the anode over cathode electrode via a resistor the gate electrode, measuring an appropriate value and is set to (eg if 13 mA) Hikari Kino output output current I k with full O preparative die Hauts de I got it by doing.
  • the threshold current was about an average. It decreased by 20%, and the holding current decreased by about 15% on average. The light output increased on average by about 10%.
  • FIG. 11 is a view showing a third embodiment of the present invention which has solved the problem of the conventional light emitting thyristor having the buffer layer described in FIG.
  • the quantum well layer 72 is formed on the GaAs layer 12 on the GaAs layer 0, and A 1 GaAs is formed on the quantum well layer 72, similarly to the conventional structure of FIG.
  • the layer 14 and the AlGaAs layer 16 are formed by epitaxial growth.
  • Such a quantum well layer is composed of the A1Gas layer in which the A1 composition is increased stepwise in the first and second embodiments and the A1GaA layer in which the A1 composition is continuously changed.
  • the sub well layer in this embodiment is provided not in the interface between the GaAs layer 12 and the A1 GaAs layer 14 but in the AlGaAs layer 14. You may. The same effect can be obtained by using a strained superlattice structure instead of the quantum bowl door layer.
  • the misfit dislocations generated due to lattice mismatch are generated.
  • the light propagates through the AlGaAs layer to reach the upper layer, which may affect the thyristor characteristics.
  • An embodiment in which the propagation of such a misfit dislocation is reduced and stopped will be described below.
  • a quantum well layer or a strained superlattice structure 74 is provided in the A 1 GaAs layer 50-4.
  • a quantum well layer or a strained superlattice structure 76 is provided in the A 1 GaAs layer 52-2 in the structure of FIG. 7. This makes it possible to stop the propagation of misfit dislocations.
  • FIG. 14 is a schematic cross-sectional view of the light emitting device according to the present invention, which solves the problem of the conventional light emitting device using the GaAs layer as the uppermost layer described in FIG.
  • the structure is the same as that of the conventional example in FIG. 2, except that the uppermost GaAs layer is made of an InGaP layer 8 lattice-matched to the GaAs substrate.
  • TMI trimethylindium
  • TMG trimethylethyl gallium
  • P raw material phosphine
  • the growth temperature was set at 600 to 700 ° C.
  • the group III feed molar ratio (TMG / TMI) was determined to be proportional to the mixed crystal ratio (X / 1-X).
  • Selenium was used as a dopant for obtaining n-type InGaP, and hydrogen selenide was used as a raw material for selenium.
  • Figure 15 shows In measured at room temperature. 5 G a 0. 5 shows the full O door Le Mi Netw cell Nsu strength of the P. The emission center wavelength is about 66 O nm.
  • Figure 1 6 shows compares the light absorption scan Bae click preparative Le of the same I n 0 5 G a 05 P layer, and G a A s ( Figure 3). I n 0 5 G a.
  • the absorption edge wavelength of 5 P is about 650 nm (0.9 eV)
  • the absorption coefficient for light of the wavelength of 780 nm is 10 cn 1 or less, and the . value much smaller than the 5 x 1 0 4 cm was obtained.
  • a light emitting thyristor was prepared.
  • the method of growing the InGaP layer is as described above, and the other manufacturing processes are the same as in the case of using the previously disclosed GaAs layer.
  • AuGeNi was used as the material of the cathode electrode in order for the force electrode to make an intimate contact with the InGaP layer.
  • the light-emitting thyristor was connected as shown in Fig. 17.
  • the gate electrode 84 of the light emitting thyristor 82 is connected to the anode electrode 88 via a resistor 86, and a constant current source is connected between the anode electrode 88 and the force source electrode 90.
  • the light output under a constant force source current (for example, 10 mA) was measured with a photo diode by connecting 92.
  • the obtained light output increased on average by about 3% from the typical value in the case of the light emitting thyristor using the GaAs layer. From this, I n. It can be seen that the absorption of the 5 G a ⁇ .5 P layer is negligible.
  • the composition having a lattice constant equal to the lattice constant of GaAs has a higher energy from the point 102 shown by a black circle, indicating that the absorption is higher. It can be seen that the yield coefficient can be reduced.
  • FIG 19 is a graph showing the relationship between the lattice constant of AlGalnP and the energy gap.
  • the vertical axis shows the lattice constant, and the horizontal axis shows the energy gap E g.
  • the shaded area 104 is the composition range of Al x G ay In P, and the solid line 106 that matches latticely with G a As is shown in this figure.
  • a light-emitting thyristor was manufactured in which only the concentrations of the p-type GaAs layer 12 and the p-type AlGas layer 14 were changed.
  • Table 1 shows the compounds, film thicknesses, impurities, and impurity concentrations of the substrate and each layer.
  • the substrate 1 is made of GaAs and the impurity is Zn.
  • the notch layer 12 is made of GaAs having a thickness of 500 nm, and the impurity is Zn.
  • the anode layer 14 is made of Al 03 Ga with a thickness of 500 nm. 7 As , the impurity is Zn.
  • n-type gate layer 1 6 Do Ri by thickness 2 0 0 nm of A 1 0 13 G a 087 A s Ri, impurities are S i.
  • the p-type gate layer 18 is made of A0.13Ga0.87As with a thickness of 800 nm, and the impurity is Zn.
  • the force source layer 20 is Al having a thickness of 500 nm. , 3 G a 0.7 As, and the impurity is Si.
  • the ohmic contact layer 28 is made of GaAs having a thickness of 3 O nm, and the impurity is Si.
  • the impurity concentration of the four layers 16, 18, 20, and 28 is the same. That is, the impurity concentration of Si in layer 16 is lxl 0 18 / cm 3 , the impurity concentration of Zn in layer 18 is lxl 0 17 / cm 3 , and the impurity concentration of Si in layer 20 is 3 x 10 0 18 / cm 3, the impurity concentration of S i of layer 2 8 is a 3 xl 0 18 / cm 3.
  • the impurity concentration of Zn in the layers 12 and 14 was set to 2 ⁇ 10 17 / cm 3 .
  • N o In. 2 impure concentration of Z n of layers 1 2, 1 4, and a 2 xl 0 18 / cm 3.
  • the impurity concentration of Zn in the layers 12 and 14 was set to 1 ⁇ 10 18 / cm 3 .
  • the impurity concentration of the layers 12 and 14 is not lower than the impurity concentration of Si of the layer 16.
  • FIG. 20 shows the obtained current-light output characteristics.
  • the luminescence is highest.
  • the light emission amount is the next highest in the light emission cycle of No. 3.
  • the emission concentration of No. 4 and No. 2 in which the 211 concentration of layers 12 and 14 is the same as the 3i concentration of layer 16 or lower than the Si concentration of layer 16 is lower.
  • the light emission is decreasing gradually. Therefore, if the Zn concentration of the layers 12 and 14 is set lower than the Si concentration of the layer 16, impurity diffusion from the layers 12 and 14 to the layer 16 is restricted. As a result, it can be seen that the luminous efficiency does not decrease.
  • the impurity concentration of the layers 12 and 14 is effective to make the impurity concentration of the layers 12 and 14 lower than the impurity concentration of the layer 16.
  • the impurity concentration of the layers 12 and 14 is effective. Decreasing the resistance increases the resistance of these layers, affecting the performance of the thyristor.
  • a light-emitting thyristor was prepared in which the layer 14 was divided into two layers 14-1, and 14-2 in the sixth embodiment.
  • the impurity concentration (set concentration) of each layer was set as shown in Table 2.
  • the current-light output characteristics of the light emitting thyristor having this structure were almost the same as No. 1 of the sixth embodiment. Therefore, it was shown that the effect was obtained if the impurity concentration in the portion of the layer 14 near the layer 16 was low.
  • the impurity concentration of the anode layer may be lower than that of the n-gate layer also in the case of the n-type substrate.
  • the impurity Zn which easily diffuses, has been described.
  • the present invention has the same effect for other types of impurities. In other words, it can be applied to the n-type impurity concentration of the fifth and sixth layers.
  • the following describes three basic structures of a self-scanning light-emitting device to which the above-described light-emitting cycle can be applied.
  • FIG. 22 is an equivalent circuit diagram of the first basic structure of the self-scanning light emitting device. And a light emitting device, an edge-emitting reused scan evening ... T. 2, T. There T. , ⁇ + 1 , ⁇ +2 ..., and in each of these light emission thyristors, a gate electrode... G.2, G.!, G. , G + 1 , G + '.
  • the power supply voltage V is applied to each gate electrode via a load resistor R. Further, the adjacent gate electrodes are connected resistor R t and electrical manner via to make interactions.
  • three transfer clocks, ⁇ ,, ⁇ 2 , 03) lines are connected to the anode electrode of the light emitting element every three elements (in a repetitive manner).
  • the transfer clock 3 becomes high level, and the light-emitting cycle starts. It is assumed that is turned on. In this case, the light emitting thyristor and the gate electrode G were selected based on the characteristics of the light emitting thyristor. Is pulled down to near zero volts. Assuming that the power supply voltage V GK is 5 volts, the gate voltage of each light emitting thyristor is determined from the load resistance R, the interaction resistance R, and the resistance network formed by the interaction resistance R. Then, the light emission timer T. The gate voltage of the thyristor near the thyristor drops the most, and then the thyristor thyristor T in order. The gate voltage V (G) increases as the distance increases. This can be expressed as follows.
  • the difference between these gate voltages can be set by appropriately selecting the values of the load resistance R and the interaction resistance.
  • N becomes a voltage higher than the gate voltage V (G) by the diffusion potential V dlf of the pn junction as shown in the following equation.
  • the self-scanning light emitting device of the present invention can be realized.
  • FIG. 23 is an equivalent circuit diagram of a second basic structure of the self-scanning light emitting device.
  • This self-scanning light-emitting device uses a diode as a method of electrical connection between gate electrodes in a light-emitting thyristor. That is, Figure 2 2 of the circuit of the interaction resistor instead Ri die Hauts de ... D. 2, D. 15 D ", D +1, ... are used. Die Hauts de is electrically have a unidirectional be Runode, transfer click lock line is rather good in two, Ano over cathode electrode of each light-emitting Sai Li scan evening, two of the transfer click lock ⁇ ⁇ , 2) La Lee down it It is connected every other element.
  • the gate electrode G was selected from the characteristics of the light emitting thyristor. Is pulled down to near zero volts. Assuming that the power supply voltage V QK is 5 volts, the gate voltage of each light emitting thyristor is determined from the load resistance RL and the network of the diode D. Then, the light emitting thyristor T. The gate voltage of the thyristor near the gate decreases most, and thereafter the gate voltage increases as the distance from the light emitting thyristor () increases.
  • the gate electrode G + 1 is G.
  • the gate electrode G +2 is set to a voltage higher than G +1 by the forward rising voltage V dlf of the diode .
  • the gate electrode G of the light emitting thyristor T ⁇ on the left side of the light emitting thyristor T () is set to a voltage higher by the forward rise voltage V ,, provoke ⁇ of the gate. Since the diode D ⁇ is reverse biased, no current flows through the diode D, and the potential becomes the same as the power supply voltage V GK .
  • the turn-on voltage of the thyristor ⁇ +1 is about (G +1 gate voltage + V dlf ), which is about twice V dlf .
  • one N'on low reuse scan Yu voltage Ri T +3 der, is about four times the V dlf. emitting reuse scan evening and T.
  • FIG. 24 is an equivalent circuit diagram of the third basic structure of the self-scanning light emitting device.
  • This self-scanning light emitting device has a structure in which the transfer section 40 and the light emitting section 42 are separated.
  • the circuit configuration of the transfer unit 4 0, Ri circuitry configured the same Jidea shown in FIG. 2 3, emission reuse scan evening transfer portion 4 0 ... T. 15 ⁇ . , ⁇ + 1 , ⁇ + 2 ... Are used as transfer elements in this embodiment.
  • the write light emitting element ... L. 13 L. , L +1, L +2 ... or Rana is, gate of each of these light-emitting elements, transfer elements ... ⁇ . 15 ⁇ . , ⁇ +1: ⁇ +2 ... gate G. , G + Wide 'is connected.
  • a write signal S ⁇ is applied to the node of the light emitting element for writing.
  • the transfer element T There When in the ON state, the voltage of the gate electrode G Q is power drops Ri by the voltage V Omikuronkappa, substantially zero volts and ing. Therefore, if the voltage of the write signal S in is equal to or higher than the diffusion potential V du . (About 1 volt) of the pn junction, the light emitting element L is used. Can be turned on.
  • the gate electrode G.i is about 5 volts, +1 is about 1 volt. Therefore, the write voltage of the light emitting element is about 6 volts, and the voltage of the write signal of the light emitting element L + 1 is about 2 volts. From now on, the light emitting element L.
  • the voltage of the write signal S ln that can be written only in the range of about 1 to 2 volts.
  • Light emitting element L But one, to the ie entering the light-emitting state, the voltage of the write signal S iota eta about 1 volt Bok in a fixed and want Unode, other light emitting elements is selected and want earthenware pots, gill one because explosion device this I can do it.
  • the light emission intensity is determined by the amount of current flowing in the write signal S, and image writing can be performed with an arbitrary intensity. Further, in order to transfer the light emitting state to the next element, it is necessary to temporarily lower the voltage of the write signal S to zero volt and turn off the light emitting element once.
  • a self-scanning light-emitting device with increased external light-emitting efficiency can be provided by forming a light-emitting element into an array and adding a self-scanning function.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

明 細 塞
発光サイ リ ス夕および自 己走査型発光装置 技 術 分 野
本発明は、 発光効率を改善した発光サイ リ ス夕、 および のよう な発光サイ リ ス夕 を用いた自己走査型発光装置に関する。
背 景 技 術
面発光の発光サイ リ ス夕は、 本出願人に係る特開平 2 — 1 4 5 8 4号公報に開示されてお り、 また端面発光の発光サイ リ ス夕は、 本 出願人に係る特開平 9 — 8 5 9 8 5号公報に開示されている。 面発 光サイ リ ス夕 も端面発光サイ リ ス夕 も、 基本構造は同じであ り、 例 えば G a A s基板上の G a A sノ ッ フ ァ層に連続して A l G a A s 層 ( A 1組成例えば 0 . 3 5 ) を結晶成長している。
図 1 は、 発光サイ リ ス夕の基本構造を示す概略断面図である。 図 1 において、 1 0は p形の G a A s基板であ り、 この基板上に、 p 形 G a A s ノ ッ フ ァ層 1 2 , p形 A l G a A s層 1 4, n形 A 1 G a A s層 1 6 , p形 A l G a A s層 1 8 , n形 A l G a A s層 2 0 が順次積層されている。 A 1 G a A s層 2 0上には、 力ソー ド電極 2 2が、 A l G a A s層 1 8上にはゲー ト電極 2 4が、 G a A s基 板の裏面にはアノー ド電極 2 6 が設けられている。
こ の例では、 p形 G a A s基板上にバ ッ フ ァ層を介して p形層, n形層, p形層, n形層の順で積層されているが、 n形 G a A s基 板上に、 ノ ッ フ ァ層を介して n形層, p形層, n形層, p形層の順 で積層される場合には、 最上層の電極はアノー ド電極、 最下部の電 極はカソ一 ド電極となる。
本発明者らは、 このよう な構造の発光サイ リ ス夕 をアレ イ状に配 列 し、 配列されたこれらの発光サイ リ ス夕間に、 適当な相互作用を もたせる こ とによって、 自己走査機能が実現でき るこ とを上記公開 公報において開示し、 光プリ ン夕用光源と して実装上簡便であ り、 発光素子の配列ピ ッチが細か く で き、 かつ、 コ ンパク ト な自己走査 型発光装置を作製でき る こ と等を示した。
以上のよう な構造の発光サイ リ ス夕において、 G a A sノ ヅ フ ァ 層と、 このバッ フ ァ層上の A l G a A s層との界面では、 A 1組成 が大き く 変化する、 例えば A 1組成 0から A 1組成 0 . 3 5 に変化 するので、 格子定数の変化は小さいものの、 この急激な変化によ り、 この界面での格子の乱れ、 あるいはエネルギーバン ドの大きな変形 が生じる。 これによ り 、 界面での格子不整合が大き く な り 、 転位が 発生する。 また界面でのエネルギーギャ ッ プが大き く な り 、 接合に よ り エネルギーバン ドの変形が大き く なる。
以上のようなこ とから、 G a A s基板上に G a A sノ ッ フ ァ層を 介在して A 1 G a A s層を成長させて形成された発光サイ リ ス夕で は、 G a A sノ ッ フ ァ層と A l G a A s層との界面で、 格子不整合 に伴う格子欠陥の誘発、 また不明瞭な不純物準位の形成等によ り、 例えばしきい電流値、 保持電流の増加によ り デバイ ス特性が劣化す る という問題があった。 またこれらの界面付近でのキヤ リ アキラー となる欠陥の発生によ り、 外部量子効率が低下 し発光光量が低下す る問題点もあった。
また、 図 2に示すよう に n形 A 1 G a A s層 2 0 上には、 カソー ド電極 2 2 とのォ一 ミ ヅ ク接触を と るため n形 G a A s層 2 8が形 成される場合がある。 なお、 図 2 において、 図 1 と同じ要素には同 一の参照番号を付して示している。 このよ う に、 従来の発光サイ リ ス夕では、 電極とのォー ミ ッ ク接触の容易性、 材料系の簡易化のた め、 最上層材料に G a A s を用いていた。 発光サイ リ ス夕の発光波 長は約 7 8 O n mであ るから、 最上層に G a A s層を用いる とその 吸収端波長が約 8 6 0 n mである こ とから、 発光した光が最上層 2 8 を通過する間に吸収がおこ り 光量低下が生 じる。 G a A s層 2 8 による光吸収量を小さ く するためには、 G a A s 層の膜厚を簿く すれば良いが、 膜厚が薄いと、 さ らに次のよう な問 題が生じる。 すなわち、 ォー ミ ッ ク電極にするためには、 電極材料 と G a A s との合金化が必要となるが、 熱処理によ る原子の移動距 離が大き く 、 G a A s層 2 8の下層である A l G a A s層 2 0にま で電極材料の合金化領域が達する。 その結果、 A 1 G a A sの結晶 性が乱れ、 光の散乱等の原因となる。
図 3は、 2 9 7 Kにおける n形 G a A s層の光吸収スぺク トルを 示すグラ フである。 縦軸は吸収係数ひを、 横軸は光子エネルギーを 示している。 光の吸収量は、
1 一 e— a t (但し、 t は膜厚)
で表される。 こ のグラ フ よ り 、 7 8 O n mの波長の光に対する吸収 係数は約 1 . 5 x 1 04 であ るこ とがわかる。 膜厚 t を、 0 . 0 2 //mと し、 上記式よ り 吸収量を単純計算すれば、 発光光量の低下は 3〜 4 %であるこ とがわかる。 膜厚の揺ら ぎや合金化による原子配 列の乱れ、 組成の変化等が生じる と、 吸収量のさ らなる低下が起こ る。
図 4は、 G a A s基板 1 0上に G a A sノ ソ フ ァ層 1 2 を有 し、 さ らに最上層に G a A s層 2 8 を有する発光サイ リ ス夕を示す。 な お、 図 4において、 図 1 および図 2 と同一の要素には、 同一の参照 番号を付して示している。
一般に、 p n p n構造の発光サイ リ ス夕は、 図 5 に示すよう に、 基板側の P n p ト ラ ンジスタ 4 4 と基板とは反対側の n p n ト ラ ン ジス夕 4 6 との組み合わせである と考え られる。 すなわち、 ァノ 一 ドが p n p ト ラ ンジスタ 4 4のエ ミ ヅ 夕に、 力ソー ドが n p n ト ラ ンジス夕 4 6のエ ミ ヅ 夕に、 ゲー トが n p n小 ラ ンジス夕 4 6のべ —スにそれぞれ相当する。 それぞれの ト ラ ンジスタ 4 4 , 4 6の電 流増幅率の組み合わせによ って、 サイ リ ス夕の保持電流が決ま る。 すなわち、 保持電流を小さ く するには、 それぞれの ト ラ ンジスタの 電流増幅率ひを大き く する必要がある。 電流増幅率ひは、 ェ ミ ッ タ 注入効率ァ , 輸送効率 , コ レ ク タ接合なだれ増倍率 M , 固有コ レ ク タ効率ひ * の積で与え られる。 このう ち、 エ ミ ッ 夕注入効率ァを 大き く するためには、 エ ミ ッ 夕の不純物濃度はベースの不純物濃度 よ り も高 く 設計される。
p形不純物である Z nの拡散速度は非常に速 く 、 ェピタキシャル 成膜中にも n形の半導体層に拡散していき、 n形不純物を補償して しま う 。 このため、 アノー ド層 ( G a A s層 1 2 および A l G a A s層 1 4 ) の Z n濃度が n形ゲー ト層 ( A l G a A s層 1 6 ) の不 純物 S iの濃度よ り も大きい と、 アノー ド層とゲー ト層との界面付 近の S i がほとんど補償されて しまい、 ト ラ ンジスタの輸送効率 /? を下げて しま う 。 また、 非.発光中心を作 り、 発光効率低下を招 く と いう問題がある。 発 明 の 開 示
本発明の目的は、 G a A s基板上に G a A sノ ヅ フ ァ層を介在し て A 1 G a A s層を成長させて形成された発光サイ リ ス夕において, 発光効率を改善した発光サイ リ ス夕を提供する こ とにある。
本発明の他の目的は、 最上層材料に G a A s を用いた発光サイ リ ス夕において、 発光効率を改善した発光サイ リ ス夕を提供する こ と にある。
本発明のさ らに他の目的は、 n形ゲー ト層の不純物が Z nである 発光サイ リ ス夕において、 発光効率を改善した発光サイ リ ス夕 を提 供するこ とにある。
本発明のさ らに他の目的は、 以上のよう な発光サイ リ ス夕 を用い た自己走査型発光装置を提供するこ とにある。
本発明の第 1 の態様は、 G a A s基板上の G a A sバ ッ フ ァ層の 上に、 p形および n形の A 1 G a A s層が交互に積層された p n p n構造発光サイ リ ス夕において、 前記 G a A sノ ヅ フ ァ層の直上の A 1 G a A s層は、 A 1の組成が階段状に大き く なるよ う に変化 し ているか、 あるいは、 A 1の組成が速続的に大き く なる よう に変化 しているこ とを特徴とする発光サイ リ ス夕である。
このよう な発光サイ リ ス夕では、 前記 A l G a A s層の A 1組成 が徐々に変化しているので、 G a A sノ ッ フ ァ層と A 1 G a A s層 との界面での格子不整合に伴う転位等の格子欠陥を低減するこ とが でき、 また界面でのエネルギーバン ドの極端な変形を緩和させる こ とができ る。
A 1組成を徐々に変化させる代わ り に、 単一あるいは多重量子井 戸も し く は、 歪み層を用いた歪み超格子構造な どの挿入も効果があ る と考え られる。 このと き高反射条件を満たすよう な量子井戸層ま たは超格子層とするこ とによ り、 基板側への光が量子井戸層または 超格子層によ り反射されるため、 出射光量の向上も期待でき る。
また、 A 1の組成が階段状にあるいは連続的に変化している A 1 G a A s層で ミ ス フ ィ ッ ト転位が発生するおそれがある場合には、 ミ ス フ ィ ッ ト転位の伝搬を停止させるために、 A l G a A s層内に 量子井戸層または歪み超格子構造を設けても よい。
本発明の第 2の態様によれば、 最上層の材料を、 吸収端波長が 7 8 0 n mよ り短い材料、 例えば I n G a P , I n G a A s Pあるい は A l G a I n P とするこ とによ り、 最上層での光吸収をな く すこ とができる。 この材料は、 G a A s基板に対し格子整合している こ とが望ま しい。 このよ う に、 発光サイ リ ス夕の発光波長よ り短い波 長域に吸収端を持つ材料を最上層に用いるこ とによ り、 出射光の最 上層での光吸収をな く し、 外部量子効率を高めるこ とができ る。
本発明の第 3の態様によれば、 p n p n構造の発光サイ リ ス夕 に おいて、 少な く と も nゲー ト層に近いアノー ド層の部分の不純物の 濃度を、 nゲー ト層の不純物の濃度よ り低く したこ とを特徴とする p n p n構造の発光サイ リ ス夕 が、 例えば、 p形基板上に、 p形 の第 1層、 p形の第 2層、 n形の第 3層、 p形の第 4層、 n形の第 5層、 n形の第 6層がェピタキシャル成長されている場合、 このよ う な発光サイ リ ス夕は、 基板側の p n p ト ラ ンジスタ と基板とは反 対側の n p n ト ラ ンジスタの組み合わせである。
本発明によれば、 第 1 層, 第 2層の不純物濃度を、 第 3層の不純 物濃度以下にするこ とによ り、 第 1層, 第 2層から第 3層への不純 物拡散を制限する。 なお、 p n p ト ラ ンジスタのエ ミ ヅ 夕一べ一ス 接合はへテロ接合となっているため、 エ ミ ッ 夕の不純物濃度がベ一 スの不純物濃度よ り も低く なつてもエ ミ ッ 夕注入効率ァはほとんど 影響を受けず、 ほぼ 1 を保つこ とができ る。
また本発明によれば、 発光サイ リ ス夕 を発光素子と して用いる こ とによ り、 以下のよう な構造の自己走査型発光装置を実現でき る。 第 1 の構造は、 発光動作のための しきい電圧またはしきい電流の 制御電極を有する発光素子を複数個配列 し、 各発光素子の前記制御 電極をその近傍に位置する少な く とも 1 つの発光素子の制御電極に、 相互作用抵抗または電気的に一方向性を有する電気素子を介して接 続し、 各発光素子の発光を制御する電極に、 電圧あるいは電流を印 加する複数本の配線を接続させた 自己走査型発光装置である。
また第 2 の構造は、 転送動作のための しきい電圧または しきい電 流の制御電極を有する転送素子を複数個配列 し、 各転送素子の前記 制御電極をその近傍に位置する少な く とも 1 つの転送素子の制御電 極に、 相互作用抵抗または電気的に一方向性を有する電気素子を介 して接続する と と もに、 各転送素子に電源ライ ンを電気的手段を用 いて接続し、 かつ各転送素子にク ロ ッ ク ライ ンを接続して形成した 自己走査転送素子アレイ と、 しきい電圧またはしきい電流の制御電 極を有する発光素子を複数個配列 した発光素子アレイ とからな り 、 前記発光素子アレイ の各制御電極を前記転送素子の制御電極と電気 的手段にて接続し、 各発光素子に発光のための電流を注入するラ イ ンを設けた自己走査型発光装置である。
このよう な構造の自 己走査型発光装置によれば、 外部発光効率が 良く 、 かつ、 高精細化, コ ンパク ト化, 低コ ス ト化を図った発光装 置を実現で きる。 図面の簡単な説明
図 1 は、 バッ フ ァ層を有する従来の発光サイ リ ス夕の概略断面図 である。
図 2は、 最上層に G a A s層を用いる従来の発光サイ リ ス夕の概 略断面図である。
図 3は、 図 2の発光サイ リ ス夕において n形 G a A sの吸収係数 を示すグラ フである。
図 4は、 従来の発光サイ リ ス夕の概略断面図である。
図 5は、 図 4の発光サイ リ ス夕の等価回路図である。
図 6は、 本発明の第 1 の実施例を示す図である。
図 7は、 本発明の第 2の実施例を示す図である。
図 8は、 発光サイ リ ス夕の特性評価回路を示す図である。
図 9は、 しきい電流の測定例を示すグラ フである。
図 1 0は 、 保持電流の測定例を示すグラ フである。
図 1 1 は 、 本発明の第 3の実施例を示す図である。
図 1 2および図 1 3 は、 本発明の第 4の実施例を示す図である。 ある。
図 1 4は 、 本発明の第 5の実施例を示す図である。
図 1 5は 、 I n G a Pのフ ォ ト ノレ ミ ネ ヅ セ ンス強度を示すグラ フ である。
図 1 6は 、 I n 05 G a。 5 P層の光吸収スペク トルを、 G a A s と比較して示す図である。
図 1 7は 、 発光サイ リ ス 夕の光出力測定回路を示す図である。 図 1 8は、 I n G a A s Pの組成図である。
図 1 9は 、 A 1 G a I n Pの格子定数とエネルギーギャ ッ プとの 関係を示すグラ フである。 図 2 0 は、 発光サイ リ ス夕の電流—光出力特性を示す図である。 図 2 1 は、 本発明の第 7の実施例を示す図である。
図 2 2 は、 自己走査型発光装置の第 1 の基本構造の等価回路図で ある。
図 2 3 は、 自己走査型発光装置の第 2の基本構造の等価回路図で ある。
図 2 4は、 自己走査型発光装置の第 3の基本構造の等価回路図で ある。 発明を実施するための最良の形態
以下、 本発明の実施例を図面に基づいて詳細に説明する
第 1 の実施例
図 6は、 図 1 で説明したバ ッ フ ァ層を有する従来の発光サイ リ ス 夕の問題を解決した本発明の一実施例を示す図である。 G a A s基 板 1 0 上に A 1 x G a !.x A s層を、 A 1組成 X を 0 ( G a A s ) から徐々に 0 . 3 5 まで階段状に増加させながら、 ェピタキシャル 成長させる状態を示している。 なお、 G a A s , A l G a A sの導 電形 ( n形, p形) にかかわらず、 ェビタ キシャル成長の方法は同 じであるので、 実施例では、 導電形を区別する こ とな く 説明する。
G a A s基板 1 0の上に、 A 1原料の供給量を変えて、 A 1組成 を 0, 0 . 1 , 0 . 2 , 0 . 3, 0 . 3 5のよう に変化させながら A 1 G a A s層をェピタキシャル成長する。 すなわち、 A 1組成が 0の G a A s層 (バ ッ フ ァ層) 1 2, A 1組成が 0 . 1 の A 1 G a A s層 5 0 - 1 , A 1組成が 0 . 2の A I G a A s層 5 0 — 2, A 1組成が 0 . 3の A l G a A s層 5 0 — 3 , A 1組成が 0 . 3 5 の A 1 G a A s層 5 0 — 4 を順次、 ェピ夕キシャル成長する。
このよう に A 1組成が階段状に増加された 4つの A l G a A s層 5 0 — 1, 5 0一 2 , 5 0 - 3 , 5 0 - 4は、 図 1 の A l G a A s 層 1 4に相当 している。 この場合、 G a A sノ ソ フ ァ層 1 2〜A 1 G a A s層 5 0 — 4 までの全体の膜厚は、 キャ リ ァの閉じ込め効率 によ り設定する。
以後の工程は、 図 1 の従来例と同じであ り 、 A 1組成が 0 . 3 5 の A 1 G a A s層を順次ェピタ キシャル成長する。
第 2の実施例
図 7は、 図 1 で説明したバ ッ フ ァ層を有する従来の発光サイ リ ス 夕の問題を解決した本発明の第 2 の実施例を示す図であ り、 G a A sノ、' ッ フ ァ層 1 2 上に A 1 x G a A s を, , A 1組成 X を 0 か ら 0 . 3 5 まで連続的に変化させながらェピ夕キシャル成長する。 こ のよう な A 1組成の変化は、 ェピタキシャル成長時に、 A 1 と G a の供給量の少な く と も一方を連続的に変化させるこ とによ り実現さ れる。
このよう に して、 G a A s基板 1 0上の G a A sノ ッ フ ァ層 1 2 上に A 1組成が 0から 0 . 3 5 まで連続的に変化 した A 1 G a A s 層 5 2 — 1 が形成され、 引 き続き A 1組成が 0 . 3 5の A l G a A s層 5 2 — 2が形成される。
このよう な 2つの A l G a A s層 5 2 - 1 , 5 2 — 2は、 図 1 の A l G a A s層 1 4に相当 してレ、 る。
この場合、 G a A sノ人' ッ フ ァ層 1 2〜A 1 G a A s層 5 2 — 2 ま での全体の膜厚は、 キャ リ アの閉 じ込め効率によ り 設定する。
以後の工程は、 図 1 の従来例と同じであ り、 A 1組成が 0 . 3 5 の A 1 G a A s層を順次ェピタキシャル成長する。
以上のよう な第 1 の実施例および第 2の実施例におけるよう に、 A 1組成を徐々に変化させる こ とによ り、 G a A sノ ヅ フ ァ層と A I G a A s層との界面での格子不整合に伴う 転位等の格子欠陥を低 減するこ とがで き、 また界面でのエネルギーバン ドの極端な変形を 緩和させるこ とができ る。 これによ り デバイ ス特性への影響を軽減 させる。
第 1 または第 2実施例の発光サイ リ ス夕の しきい電流, 保持電流 光出力をつぎのよう な方法で測定した。 図 8 に示すよ う に、 サイ リ ス夕 6 0のアノ ー ド電極 2 6 , 力 ソー ド電極 6 4 , ゲ一 卜電極 6 6 を、 定電流源 6 8および定電圧源 7 0に接続し、 定電流源 6 8の出 力電流 I k を変化させ、 発光サイ リ ス夕のカ ゾー ド電圧 Vk とゲ一 ト電流 I g を測定した。 測定デ一夕の典形例を図 9 に示す。 図 9 に おいて、 ゲ一 ト電流 I εが増加から減少に反転する直前に最大とな る電流を求め、 これを しきい電流と した。 一方、 同様に定電流源 6 8の出力電流 I k (発光サイ リ ス夕 6 ◦ のカソ一 ド電流に等しい) を変化させながら、 力 ソー ド電圧 V k を測定した。 I k 一 V k 特性 の典形例を図 1 0に示す。 保持電流は、 カ ソー ド電圧が一定値 (例 えば 0.2V ) を超える点と して定義した。 光出力は、 ゲー ト電極を 抵抗を介してアノ ー ド電極に接続し、 出力電流 I k を適当な値 (例 えば 13mA ) に設定した と きの光出力をフ ォ ト ダイ オー ドで測定 する こ とによ り得た。 1 5〜 2 0個の第 1 または第 2の実施例の発 光サイ リ ス夕を測定し、 図 1 の従来の発光サイ リ ス夕 と比較した と こ ろ、 しきい電流は平均で約 2 0 %減少し、 保持電流は平均で約 1 5 %減少した。 光出力は平均で約 1 0 %増加した。
第 3の実施例
図 1 1 は、 図 1 で説明 したバ ッ フ ァ層を有する従来の発光サイ リ ス夕の問題を解決した本発明の第 3の実施例を示す図であ り、 G a A s基板 1 0上の G a A sノ ヅ フ ァ層 1 2の上に、 量子井戸層 7 2 を形成し、 この量子井戸層 7 2上に図 1 の従来構造と同様に、 A 1 G a A s層 1 4、 A l G a A s層 1 6 …をェビタキシャル成長した ものである。 このよう な量子井戸層は、 第 1 および第 2の実施例の A 1組成が階段状に増加された A 1 G a A s層および A 1組成が連 続的に変化した A 1 G a A s層と同様の働きを し、 G a A sノ ヅ フ ァ層 と A l G a A s層 との界面での格子不整合に伴う転位等の格子 欠陥を低減する こ とができ、 また界面でのエネルギーバン ドの極端 な変形を緩和させる こ とができ る。 本実施例における a子井戸層は、 G a A sノ ソ フ ァ層 1 2 と A 1 G a A s層 1 4 との界面ではな く 、 A l G a A s層 1 4内に設けて も よい。 また、 量子丼戸層に代えて、 歪み超格子構造を用いても同 様の効果が得られる。
第 4の実施例
前述した第 1 および第 2の実施例の A 1組成を階段状あるいは連 続的に変化した A l G a A s層では、 格子不整合に起因して発生す る ミ ス フ ィ ッ 卜転位が、 この A l G a A s層を伝搬して上層まで達 し、 サイ リ ス夕特性に影響を与えるおそれがある。 このよう な ミ ス フ ィ ッ ト転位の伝搬を低減かつ停止するよ う に した実施例を以下に 説明する。
図 1 2 に示す実施例では、 図 6の構造において、 A 1 G a A s層 5 0 — 4内に量子井戸層または歪み超格子構造 7 4 を設けている。 これによ り、 ミ スフ ィ ッ ト転位の伝搬を停止するこ とができ る。 図 1 3 に示す実施例では、 図 7の構造において、 A 1 G a A s層 5 2 — 2 内に量子井戸層または歪み超格子構造 7 6 を設けている。 これによ り ミ スフ ィ ッ ト転位の伝搬を停止する こ とができ る。
第 5の実施例
図 1 4は、 図 2で説明した、 最上層に G a A s層を用いた従来の 発光サイ リ ス夕の問題を解決した本発明の発光サイ リ ス夕の概略断 面図である。 構造は、 図 2の従来例と同じであるが最上層の G a A s層を、 G a A s基板に対し格子整合する I n G a Pからなる層 8
0で置き換えたものである。
I n G a x Pの場合、 G a A s に格子整合するのは組成 xが 約 0 . 5のと きである。 I n G a Pの成長には M O C V Dを用いた
I n原料と しては ト リ メチルイ ンジウム ( T M I ) 、 G a原料には ト リ メ チルガ リ ウム ( T M G ) 、 P原料にはホス フ ィ ンを使用 した 成長条件は使用する反応炉の構造に依存するため、 所望の組成 X =
0 . 5 を得るためには、 条件出 しが必要であ る。 減圧成長法を用い る場合、 成長温度は 6 0 0〜 7 0 0 °Cと した。 III 族原料供給モル 比 ( T M G / T M I ) は、 混晶比 ( X / 1 — X ) に比例するものと して決定した。 n形 I n G a Pを得るための ドーパン ト と してはセ レ ンを用い、 セ レ ンの原料にはセ レ ン化水素を使用 した。
光学特性の評価のために、 G a A s基板上に単層の I n G a Pを 成長し測定試料と した。 図 1 5 は室温で測定した I n。 5 G a 0.5 P のフ ォ ト ル ミ ネ ッ セ ンス強度を示している。 発光中心波長は約 6 6 O n mである。 図 1 6は同 じ I n 0 5 G a05 P層の光吸収スぺク ト ルを、 G a A s (図 3 ) と比較して示している。 I n0 5 G a。 5 P の吸収端波長は約 6 5 0 n m ( 0 . 9 e V ) であ り、 7 8 0 n mの 波長の光に対する吸収係数は 1 0 c n 1以下であ り、 G a A sの 1 . 5 x 1 04 c m に比べて大幅に小さい値が得られた。
最上層の力ソー ド層を前記 I n G a P層と して、 発光サイ リ ス夕 を作製した。 I n G a P層の成長方法は上記の通 り であ り 、 それ以 外の製造プロセスはすでに開示されている G a A s層を用いた場合 と同様である。 また、 I n G a P層に対して力ソー ド電極がォ一 ミ ヅ ク接触するためには、 カソー ド電極の材料に A u G e N i を用い た。
光出力を測定するため、 発光サイ リ ス夕は図 1 7のよう に結線し た。 発光サイ リ ス夕 8 2 のゲー ト電極 8 4は抵抗 8 6 を介してァノ — ド電極 8 8 と接続し、 アノー ド電極 8 8 と力ソー ド電極 9 0 との 間に定電流源 9 2 を接続 して、 一定力 ソー ド電流 (例えば 1 0 m A ) 下での光出力をフ ォ ト ダイ オー ドによ り測定した。
得られた光出力は、 G a A s層を使用 した発光サイ リ ス夕の場合 の典形値よ り 平均で約 3 %増加 した。 このこ とから、 I n。 5 G a ϋ.5 P層の吸収は無視でき る程度であるこ とがわかる。
また、 最上層の材料と して、 I n ^ G a x A s 1.y P y を用い る 場合、 吸収端エネルギーが大きい側の組成 x, yを使用する こ とに よ り、 吸収係数を小さ く で き る。 このこ とを説明するために、 I n い x G a x A s l v P v の組成図を、 図 1 8 に示す。 実線は、 等エネ ルギーギャ ッ プ E g線を、 破線は等格子定数線を示す。 この組成図 によれば、 吸収端エネルギーが 1 . 6 e Vを示す線 1 0 0 が約 7 8 O n mの発光波長に相当 している。 また、 格子定数 5 . 6 5 Aは、 G a A sの格子定数に相当 している。 したがって、 この状態図から、 G a A sの格子定数に等しい格子定数を有する組成のう ち黒丸で示 す点 1 0 2 よ り、 高エネルギー側の組成を使用するこ とによ り、 吸 収係数を小さ く でき るこ とがわかる。
さ らに、 最上層の材料と して、 A l x G a y I n 1-x.y Pを用いる 場合、 G a A s と格子整合するよ う にそれぞれの組成 x , yを選ぶ 必要がある。 図 1 9 は、 A l G a l n Pの格子定数とエネルギーギ ヤ ッ プとの関係を示すグラ フである。 縦軸は格子定数を、 横軸はェ ネルギーギャ ッ プ E gを示す。 図中、 斜線部 1 0 4 が A l x G a y I n Pの と り う る組成範囲であるが、 このう ち G a A s と格 子整合するのは実線 1 0 6で示される組成である。 この組成では、 エネルギーギャ ッ プは 7 8 0 n mの波長に対し十分大きな値である ため、 吸収係数は G a A s に比べ十分小さいと推定でき る。
第 6の実施例
図 4で説明した従来の発光サイ リ ス夕の問題を解決した本発明の 発光サイ リ ス夕の実施例を説明する。
図 4の発光サイ リ ス夕の構造において、 p形 G a A s層 1 2, p 形 A l G a A s層 1 4の濃度のみを変化させた発光サイ リ ス夕 を作 製した。 表 1 に、 基板および各層の化合物, 膜厚, 不純物, 不純物 濃度を示す。 表 1
Figure imgf000015_0001
基板 1 ひは、 G a A s よ り な り、 不純物は Z nである。 ノ ツフ ァ 層 1 2は、 厚さ 5 0 0 n mの G a A s よ りな り、 不純物は Z nであ る。 アノー ド層 1 4は、 厚さ 5 0 0 n mの A l 03 G a。 7 A s よ り な り、 不純物は Z nである。 n形ゲー ト層 1 6は、 厚さ 2 0 0 n m の A 10 13G a 087 A s よ り な り、 不純物は S iである。 p形ゲー ト 層 1 8 は、 厚さ 8 0 0 n mの A 0.13 G a 0.87 A s よ り な り、 不純 物は Z nである。 力ソー ド層 2 0 は、 厚さ 5 0 0 n mの A l。,3 G a 0.7 A s よ り な り、 不純物は S iである。 ォーミ ッ ク接触層 2 8 は、 厚さ 3 O n mの G a A s よ り な り、 不純物は S iである。
不純物濃度は、 表 1 に示すよう に、 4種類 N o . 1 , N o . 2 , N o . 3 , N o . 4のものを作製した。 表 1の N o . 1 , N o . 2 N o . 3 , N o . 4において、 4つの層 1 6 , 1 8 , 2 0 , 2 8の 不純物濃度は同じである。 すなわち、 層 1 6の S iの不純物濃度は l x l 018/ c m3 、 層 1 8 の Z nの不純物濃度は l x l 017/ c m3 、 層 2 0の S iの不純物濃度は 3 x 1 018/ c m3 、 層 2 8の S iの不純物濃度は、 3 x l 018/ c m3 である。
一方、 N o . 1 では、 層 1 2 , 1 4の Z nの不純物濃度を、 2 x 1 017/ c m3 と した。 N o . 2では、 層 1 2 , 1 4の Z nの不純 物濃度を、 2 x l 018/ c m3 と した。 N o . 3 では、 厣 1 2 , 1 4の Z nの不純物濃度を、 5 x l 0 17/ c m3 と した。 N o . 4で は、 層 1 2, 1 4の Z nの不純物濃度を、 1 X 1 018/ c m 3 と し た。
明らかに、 N o . 2 , N o . 4の場合には、 層 1 2 , 1 4の不純 物濃度が、 層 1 6の S iの不純物濃度以下にはなっていない。
以上の N o . l〜N o . 4の不純物濃度を有する発光サイ リ ス夕 について、 その電流一光出力特性を調べた。 得られた電流一光出力 特性を図 2 0 に示す。 層 1 2, 1 4の Z n濃度が層 1 6の S i濃度 よ り 十分に低い N o . 1 の発光サイ リ ス夕では、 発光量が最も高く なってい る。 また、 N o . 3の発光サイ リ ス夕では、 発光量が次に 高 く なつている。 と ころが、 層 1 2, 1 4の 2 11濃度が層 1 6の 3 i濃度と同 じ、 あるいは層 1 6の S i濃度よ り も低い N o . 4, N o . 2の発光サイ リ ス夕では、 発光量が順次低く なつている。 この こ とから、 層 1 2, 1 4の Z n濃度を層 1 6の S i濃度よ り低く 設 定すれば、 層 1 2 , 1 4から層 1 6への不純物拡散が制限される結 果、 発光効率が低下 しないこ とがわかる。
第 7の実施例
第 6の実施例では、 層 1 2 , 1 4の不純物濃度を、 層 1 6の不純 物濃度よ り低く する と効果がある こ とが示されたが、 層 1 2 , 1 4 の不純物濃度を低下させる と、 これらの層の抵抗が増大し、 サイ リ ス夕の性能に影響を与え る。 これを避けるために、 図 2 1 に示すよ う に、 第 6の実施例において層 1 4 を 2つの層 1 4 — 1, 1 4 - 2 に分割した発光サイ リ ス夕 を作製した。 各層の不純物濃度 (設定濃 度) は表 2 に示す通 り 設定した。 分割 した第 2層のう ち、 上層 1 4 — 1 の不純物濃度のみ 2 x l 016/ c m'3 と低く し、 下層 1 4 一 2 は 2 X 1 018/ c m:i と した。 他の層の濃度は第 6 の実施例同様で ある。
成長後の各層の不純物濃度を二次イ オン質量分析法によって評価 した結果 (実測濃度) 表 2 中に示 した。 評価結果による と、 上層 1 4 — 2の不純物濃度は設定濃度 ( 2 X 1 016/ c m3 ) よ り高い 4 X I 017/ c m3 となっているこ とがわかった。 これは上層 1 4 一 2の成長中に Z nが下層 1 4 — 1 から拡散したためである。
この構造の発光サイ リ ス夕の電流一光出力特性第 6の実施例の N o . 1 とほぼ同様であった。 したがって層 1 4の層 1 6に近い部分 の不純物濃度が低ければ効果があるこ とが示された。
表 2
Figure imgf000017_0001
以上の 2つの実施例では、 p形基板を用いた場合を示しているが、 n形基板の場合も、 アノー ド層の不純物濃度を nゲー ト層の不純物 濃度よ り も低く すればよい。 また、 ここでは、 拡散の起こ り やすい 不純物 Z nについて説明 したが、 本発明は他種の不純物についても 同様の効果がある。 すなわち、 第 5, 6層の n形不純物濃度につい ても適用可能である。
第 8の実施例
以上のよう な発光サイ リ ス夕を適用でき る自己走査型発光装置の 3つの基本構造について説明する。
図 2 2は、 自己走査型発光装置の第 1 の基本構造の等価回路図で ある。 発光素子と して、 端面発光サイ リ ス夕… T.2, T .い Τ。 , Τ +1, Τ +2…を用い、 これら発光サイ リ ス夕 には、 各々ゲー ト電極… G.2, G .! , G。 , G+1, G + 'が設け られてい る。 各々のゲー ト電 極には、 負荷抵抗 Rし を介して電源電圧 V が印加される。 また、 隣接するゲー ト電極は、 相互作用を作るために抵抗 R t を介して電 気的に接続されている。 また、 発光素子のアノー ド電極に、 3本の 転送ク ロ ッ ク 、 φ、 , Φ2 , 03 ) ラ イ ンが、 それそれ 3素子おき に (繰り 返されるよう に) 接続される。
この自己走査型発光素子アレ イ の動作を説明する と、 まず転送ク ロ ッ ク 3 がハイ レベルとな り 、 発光サイ リ ス夕 Τ。 がオン してい る とする。 このと き発光サイ リ ス 夕の特性から、 ゲー ト電極 G。 は 零ボル 卜近 く まで引 き下げられる。 電源電圧 V GK を仮に 5 ボル ト とする と、 負荷抵抗 Rし 、 相互作用抵抗 R , よ り な る抵抗ネ ッ ト ヮ ークから各発光サイ リ ス夕のゲー ト電圧が決ま る。 そ して、 発光サ イ リ ス夕 T。 に近いサイ リ ス夕のゲー ト電圧が最も低下 し、 以降順 にサイ リ ス夕 T。 か ら離れるに したがいゲー ト電圧 V ( G ) は上昇 してい く 。 これは次のよう に表せる。
V ( G。 ) < V ( G+1) = V ( G.t) < V ( G+2) = V ( G.2) … …… ( 1 )
これらのゲー ト電圧の差は、 負荷抵抗 R , 相互作用抵抗 の値 を適当に選択する こ とによ り 設定するこ とができ る。
発光サイ リ ス 夕のターンオン電圧 V。N は、 次式に示すよ う に、 ゲー ト電圧 V ( G ) よ り p n接合の拡散電位 V dlf だけ高い電圧と なるこ とが知られている。
Figure imgf000018_0001
したがって、 ァノ ー ド に印加する電圧を この夕 一ンオン電圧 V0N よ り高く 設定すれば、 その発光サイ リ ス夕はオンする こ とになる。 さてこの発光サイ リ ス夕 T。 がオン している状態で、 次の転送ク ロ ッ ク をノヽィ レベルにする。 このク ロ ッ ク は発光サイ リ ス 夕 T +1 と T .2 に同時にカ卩わるが、 転送ク ロ ッ ク ø i のハイ レベルの 電圧の値 V„ を次の範囲に設定する と、 発光サイ リ ス夕 T+1 のみを オンさせる こ とができ る。
V ( G.2) + Vdlf > VH > V ( G+1) + V dir ( 3 ) これで発光サイ リ ス夕 T。 , T +1 が同時にオン しているこ とにな る。 そ してク ロ ッ ク ?^ を ローレベルにする と、 発光サイ リ ス夕 T 。 がオフ とな り オン状態の転送ができたこ とになる。
上に述べた よ う な原理か ら、 転送ク ロ ッ ク ø i , 2Ά のハ ィ レベル電圧を順番に互いに少しずつ重なるよう に設定すれば、 発 光サイ リ ス夕のオン状態は順次転送されてい く 。 このよう に して、 本発明の自己走査型発光装置を実現するこ とができる。
図 2 3は、 自 己走査型発光装置の第 2の基本構造の等価回路図で ある。 この自己走査型発光装置は、 発光サイ リ ス夕のゲ一 卜電極間 の電気的接続の方法と してダイ オー ドを用いている。 すなわち、 図 2 2の回路の相互作用抵抗 の代わ り にダイ オー ド… D .2, D .15 D„ , D +1, …を用いる。 ダイ オー ドは、 電気的に一方向性を有す るので、 転送ク ロ ッ ク ライ ンは、 2本でよ く 、 各発光サイ リ ス夕の アノ ー ド電極に、 2 本の転送ク ロ ッ ク φ γ , 2 ) ラ イ ンがそれ それ 1 素子おきに接続される。
この自己走査型発光装置の動作を説明する。 まず転送ク ロ ッ ク ø
2 がハイ レベルとな り、 発光サイ リ ス夕 T Q がオン している とする。 このと き発光サイ リ ス夕の特性からゲ一 卜電極 G。 は零ボル 卜近 く まで引 き下げられる。 電源電圧 V QK を仮に 5 ボル ト とする と、 負 荷抵抗 R L , ダイ オー ド Dのネ ッ ト ワークから各発光サイ リ ス夕の ゲー ト電圧が決ま る。 そ して、 発光サイ リ ス夕 T。 に近いサイ リ ス 夕のゲー ト電圧が最も低下 し、 以降順に発光サイ リ ス夕 Τ () から離 れるに したがいゲー ト電圧は上昇 してい く 。
ダイ オー ド特性の一方向性, 非対称性から、 電圧を下げる効果は 発光サイ リ ス夕 Τ。 の右方向に しか働かない。 すなわちゲー ト電極 G +1 は G。 に対 し、 ダイ オー ドの順方向立ち上が り 電圧 V dlf だけ 高い電圧に設定され、 ゲ一 卜電極 G +2 は G +1 に対し、 さ らにダイ ォ ― ドの順方向立ち上が り 電圧 V ,,„■ だけ高い電圧に設定される。 一 方、 発光サイ リ ス夕 T () の左側の発光サイ リ ス 夕 T ^ のゲー ト電極 G は、 ダイ オー ド D ^ が逆バイ アスになっているためダイ オー ド D には電流が流れず、 したがって電源電圧 V GKと同電位となる。 次の転送ク ロ ッ ク は、 最近接の発光サイ リ ス 夕 Τ +1, Τ そ して発光サイ リ ス夕 Τ +3 および Τ .3 等に印加されるが、 これらの なかで、 最も ターンオン電圧の最も低いサイ リ ス夕は Τ+1 であ り、 サイ リ ス 夕 Τ +1 のタ ー ンオ ン電圧は約 ( G +1 のゲー ト 電圧 + V dlf ) であるが、 これは V dlf の約 2倍であ る。 次に夕一ンオン電圧 の低いサイ リ ス 夕は T +3 であ り 、 V dlf の約 4倍である。 発光サイ リ ス夕 と T .3の夕一ンオン電圧は、 約 ( VGK+ Vd,f ) となる。 以上から、 転送ク ロ ッ ク i のハイ レベル電圧を V dlf の約 2倍か ら V dlf の約 4倍の間に設定しておけば、 発光サイ リ ス夕 T +1 のみ をオンさせるこ とができ、 転送動作を行う こ とができ る。
図 2 4は、 自己走査型発光装置の第 3の基本構造の等価回路図で ある。 この自己走査型発光装置は、 転送部 4 0 と発光部 4 2 とを分 離させた構造である。 転送部 4 0の回路構成は、 図 2 3 に示した回 路構成と同 じであ り、 転送部 4 0 の発光サイ リ ス 夕 … T .15 Τ。 , Τ+1, Τ+2…は、 この実施例では転送素子と して用い られる。
発光部 4 2 は、 書き込み用発光素子… L .13 L。 , L +1, L +2…か らな り、 これら各発光素子のゲー トは、 転送素子… Τ .15 Τ。 , Τ +1: Τ +2…のゲー ト G.い G。 , G+广 'に接続されている。 書き込み用発 光素子のァノー ドには、 書き込み信号 S ιηが加え られている。
以下に、 この自己走査型発光装置の動作を説明する。 いま、 転送 素子 T。 がオン状態にある とする と、 ゲー ト電極 GQ の電圧は、 電 源電圧 V οκ よ り 低下 し、 ほぼ零ボル ト とな る。 したがって、 書き 込み信号 S in の電圧が、 p n接合の拡散電位 Vdu. (約 1 ボル ト ) 以上であれば、 発光素子 L。 を発光状態とする こ とがで き る。
これに対し、 ゲー ト電極 G .i は約 5 ボル 卜 であ り、 ゲー ト電極 G + 1 は約 1 ボル ト となる。 したがって、 発光素子 の書き込み電圧 は約 6 ボル ト、 発光素子 L + 1 の書き込み信号の電圧は約 2 ボル ト と な る。 これから、 発光素子 L。 のみに書き込める書き込み信号 S l n の電圧は、 約 1 〜 2 ボル ト の範囲となる。 発光素子 L。 がオン、 す なわち発光状態に入る と、 書き込み信号 S ι η の電圧は約 1 ボル 卜 に 固定されて しま うので、 他の発光素子が選択されて しま う、 という エラ一は防 ぐ こ とがで き る。
発光強度は書き込み信号 S に流す電流量で決められ、 任意の強 度にて画像書き込みが可能となる。 また、 発光状態を次の素子に転 送するためには、 書き込み信号 S の電圧を一度零ボル ト までおと し、 発光している素子をいつたんオフに してお く 必要がある。 産業上の利用可能性
本発明によれば、 発光効率を改善した発光サイ リ ス夕を提供する こ とがで き る。 また本発明によれば、 発光素子をアレイ化し自己走 査機能も加えるこ とによ り 、 外部発光効率を高めた自己走査型発光 装置を提供でき る。

Claims

請 求 の 範 囲
1 . G a A s基板と、
前記 G a A s基板上に設けられた G a A sノ ッ フ ァ層と、 前記 G a A sバ ッ フ ァ層上に設けられ、 第 1導電形および第 2導 電形の A 1 G a A s層が交互に積層された 4つの層とを備え、
前記 G a A sノ ヅ フ ァ層の直上の A 1 G a A s層は、 複数の A 1
G a A s層よ り な り、 これら複数の A l G a A s層の A 1組成が上 方に向かって階段状に大き く なるよう に変化 しているこ とを特徴と する発光サイ リ ス夕。
2 . 前記複数の A l G a A s層の最上層内に、 量子井戸層または歪 み超格子構造が挿入されたこ とを特徴とする請求項 1 記載の発光サ ィ リ ス夕。
3 . G a A s基板と、
前記 G a A s基板上に設けられた G a A sノ ッ フ ァ層と、 前記 G a A sバ ッ フ ァ層上に設けられ、 第 1導電形および第 2導 電形の A 1 G a A s層が交互に積層された 4つの層とを備え、
前記 G a A sノ ッ フ ァ層の直上の A l G a A s層は、 A 1の組成 が上方に向かって連続的に大き く なる よう に変化している こ とを特 徴とする発光サイ リ ス夕。
4. 前記 G a A sノ ッ フ ァ層の直上の A l G a A s層内に、 量子井 戸層または歪み超格子構造が挿入されたこ とを特徴とする請求項 3 記載の発光サイ リ ス夕。
5 . G a A s基板と、
前記 G a A s基板上に設け られた G a A s バ ッ フ ァ層 と、 前記 G a A sバ ッ フ ァ層上に設けられ、 第 1 導電形および第 2導 電形の A 1 G a A s層が交互に積層された 4つの層とを備え、 前記 G a A sノ ヅ フ ァ層と直上の A 1 G a A s層との間に、 また は前記直上の A 1 G a A s層内に量子井戸層または歪み超格子構造 が挿入されたこ とを特徴とする発光サイ リ ス夕。
6 . 基板と、
前記基板上に設けられ、 第 1 導電形および第 2導電形の半導体層 が交互に積層された 4つの層とを備え、
前記 4つの層のう ち、 光が出射する最上層が、 I n G a P , I n G a A s P , および A l G a l n Pよ り なる群から選択された材料 よ り なる こ とを特徴とする発光サイ リ ス夕。
7 . 前記選択された材料の組成は、 前記発光サイ リ ス夕の基板の材 料と格子整合するよう に選ばれる こ とを特徴とする請求項 6記載の 発光サイ リ ス夕。
8 . 前記基板の材料は、 G a A s である こ とを特徴とする請求項 7 記載の発光サイ リ ス夕。
9 . p形のアノー ド層と、
前記 P形のァノー ド層に接して形成された n形のゲー ト層と、 前記 n形のゲー ト層に接して形成された p形のゲ一 ト層と、 前記 P形のゲ一 ト層に接して形成された n形のカソー ド層とを備 え、
少な ぐとも nゲー ト層に近いァノー ド層の部分の不純物の濃度を nゲー ト層の不純物の濃度よ り低 く したこ とを特徴とする発光サイ リ ス夕。
1 0 . 前記アノー ド層の不純物は、 Z nであるこ とを特徴とする請 求項 9 記載の発光サイ リ ス夕。
1 1 . 前記アノー ド層の不純物は Z nであ り 、 前記 n形のゲー ト層 の不純物は S i である こ とを特徴とする請求項 9記載の発光サイ リ ス夕。
1 2 . 発光動作のための しきい電圧または しきい電流の制御電極を 有する発光素子を複数個配列し、 各発光素子の前記制御電極をその 近傍に位置する少な く とも 1 つの発光素子の制御電極に、 相互作用 抵抗を介して接続し、 各発光素子の発光を制御する電極に、 電圧あ るいは電流を印加する複数本の配線を接続させた構造を有し、 前記発光素子は、 請求項 1 〜 1 1 のいずれかに記載されている発 光サイ リ ス夕である、 自己走査型発光装置。
1 3 , 発光動作のための しきい電圧または しきい電流の制御電極を 有する発光素子を複数個配列 し、 各発光素子の前記制御電極をその 近傍に位置する少な く と も 1 つの発光素子の制御電極に、 電気的に 一方向性を有する電気素子を介して接続し、 各発光素子の発光を制 御する電極に、 電圧あるいは電流を印加する複数本の配線を接続さ せた 自己走査型発光装置において、
前記発光素子は、 請求項 1 〜 1 1 のいずれかに記載されている発 光サイ リ ス夕である、 自己走査型発光装置。
1 4 . 請求項 1 3 記載の自 己走査型発光装置において、
前記一方向性を有する電気素子は、 ダイ オー ドである、 自己走査 型発光装置。
1 5 . 転送動作のための し きい電圧または しきい電流の制御電極を 有する転送素子を複数個配列 し、 各転送素子の前記制御電極をその 近傍に位置する少な く と も 1 つの転送素子の制御電極に、 相互作用 抵抗を介して接続する と共に、 各転送素子に電源ライ ンを電気的手 段を用いて接続し、 かつ各転送素子にク ロ ッ ク ライ ンを接続して形 成した 自 己走査転送素子アレイ と、
しきい電圧またはしきい電流の制御電極を有する発光素子を複数 個配列 した発光素子アレイ とからな り、
前記発光素子アレイ の各制御電極を前記転送素子の制御電極と電 気的手段にて接続し、 各発光素子に発光のための電流を印加するラ ィ ンを設けた自己走査型発光装置において、
前記発光素子は、 請求項 1 〜 1 1 のいずれかに記載されている発 光サイ リ ス夕である、 自己走査型発光装置。
1 6 . 転送動作のための しきい電圧またはしきい電流の制御電極を 有する転送素子を複数個配列 し、 各転送素子の前記制御電極をその 近傍に位置する少な く と も 1 つの転送素子の制御電極に、 電気的に 一方向性を有する電気素子をを介して接続する と共に、 各転送素子 に電源ライ ンを電気的手段を用いて接続し、 かつ各転送素子にク ロ ッ ク ライ ンを接続して形成した 自 己走査転送素子アレイ と、
しきい電圧またはし きい電流の制御電極を有する発光素子を複数 個配列した発光素子アレイ とからな り、
前記発光素子アレイ の各制御電極を前記転送素子の制御電極と電 気的手段にて接続し、 各発光素子に発光のための電流を印加するラ ィ ンを設けた自己走査型発光装置において、
前記発光素子は、 請求項 1 〜 1 1 のいずれかに記載されている端 面発光サイ リ ス夕である、 自己走査型発光装置。
1 7 . 請求項 1 6記載の自己走査型発光装置において、
前記一方向性を有する電気素子は、 ダイ オー ドである、 自己走査型 発光装置。
PCT/JP2000/005442 1999-08-23 2000-08-14 Thyristor electroluminescent et dispositif electroluminescent a auto-balayage WO2001015243A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CA002348632A CA2348632A1 (en) 1999-08-23 2000-08-14 Light-emitting thyristor and self-scanning light-emitting device
CNB00801728XA CN1262022C (zh) 1999-08-23 2000-08-14 发光闸流晶体管及自扫描型发光装置
EP00951986A EP1150359A1 (en) 1999-08-23 2000-08-14 Light-emitting thyristor and self-scanning light-emitting device
KR1020067018530A KR100730506B1 (ko) 1999-08-23 2000-08-14 발광 사이리스터 및 자기 주사형 발광 장치
US09/830,036 US6825500B1 (en) 1999-08-23 2000-08-14 Light-emitting thyristor and self-scanning light-emitting device

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP23488199A JP2001060716A (ja) 1999-08-23 1999-08-23 発光サイリスタおよび自己走査型発光装置
JP11/234884 1999-08-23
JP23488499A JP2001060717A (ja) 1999-08-23 1999-08-23 発光サイリスタおよび自己走査型発光装置
JP11/234881 1999-08-23
JP11/238110 1999-08-25
JP23811099A JP2001068726A (ja) 1999-08-25 1999-08-25 発光サイリスタ

Publications (1)

Publication Number Publication Date
WO2001015243A1 true WO2001015243A1 (fr) 2001-03-01

Family

ID=27332197

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/005442 WO2001015243A1 (fr) 1999-08-23 2000-08-14 Thyristor electroluminescent et dispositif electroluminescent a auto-balayage

Country Status (7)

Country Link
US (2) US6825500B1 (ja)
EP (1) EP1150359A1 (ja)
KR (2) KR100664457B1 (ja)
CN (2) CN1322597C (ja)
CA (1) CA2348632A1 (ja)
TW (1) TW465124B (ja)
WO (1) WO2001015243A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243696A (ja) * 2001-12-13 2003-08-29 Nippon Sheet Glass Co Ltd 自己走査型発光素子アレイチップ
US20060231857A1 (en) * 2003-06-26 2006-10-19 Rj Mears, Llc Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device
KR100599014B1 (ko) * 2005-06-30 2006-07-12 서울옵토디바이스주식회사 이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법
CA2599881C (en) * 2005-07-06 2014-03-11 Lg Innotek Co., Ltd. Nitride semiconductor led and fabrication method thereof
JP2007096160A (ja) * 2005-09-30 2007-04-12 Oki Data Corp 半導体複合装置、及びこれらを用いたプリントヘッド並びに画像形成装置。
DE102005056950A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Halbleitersubstrat aus GaAs und Halbleiterbauelement
JP4595012B2 (ja) * 2008-03-26 2010-12-08 株式会社沖データ 半導体発光装置、光プリントヘッド、および画像形成装置
CN101996908B (zh) * 2009-08-14 2013-03-27 中芯国际集成电路制造(上海)有限公司 晶片的检测方法
JP2012204677A (ja) 2011-03-25 2012-10-22 Fuji Xerox Co Ltd 発光サイリスタ、光源ヘッド、及び画像形成装置
KR102005236B1 (ko) 2012-07-05 2019-07-31 삼성전자주식회사 반사 전극 형성을 위한 콘택층을 포함하는 반도체 발광 소자
US9806224B2 (en) * 2013-01-31 2017-10-31 Osram Opto Semiconductors Gmbh Semiconductor layer sequence and method for producing a semiconductor layer sequence
CN103236477B (zh) * 2013-04-19 2015-08-12 安徽三安光电有限公司 一种led外延结构及其制备方法
KR102139681B1 (ko) 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법
KR101577673B1 (ko) * 2014-06-25 2015-12-16 주식회사 레이토피아 발광장치 및 이의 제조방법
KR101643663B1 (ko) * 2014-11-21 2016-07-29 주식회사 레이토피아 발광 사이리스터 및 이를 이용한 발광장치
CN104993028B (zh) * 2015-05-22 2018-07-06 华灿光电(苏州)有限公司 一种发光二极管外延片
CN105140356B (zh) * 2015-09-01 2018-01-12 山东浪潮华光光电子股份有限公司 一种Al组分渐变式N型LED结构及其制备方法
CN114023857B (zh) * 2021-11-03 2024-01-23 厦门士兰明镓化合物半导体有限公司 Led外延结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028291A (ja) * 1983-07-26 1985-02-13 Mitsubishi Electric Corp 半導体レ−ザ素子
JPH01186684A (ja) * 1988-01-14 1989-07-26 Nec Corp 半導体光メモリ
JPH01212483A (ja) * 1988-02-19 1989-08-25 Nec Corp 半導体装置
JPH06252443A (ja) * 1993-02-26 1994-09-09 Daido Steel Co Ltd A1GaAs半導体ウェハ
JPH0888444A (ja) * 1994-09-20 1996-04-02 Nec Corp 半導体発光素子
JPH09213995A (ja) * 1996-01-30 1997-08-15 Matsushita Electron Corp 発光サイリスタ素子、発光装置および電池モニター
JPH09283794A (ja) * 1996-04-08 1997-10-31 Nippon Sheet Glass Co Ltd 面発光素子および自己走査型発光装置
JPH09283793A (ja) * 1996-04-15 1997-10-31 Nippon Sheet Glass Co Ltd 発光素子およびその製造方法
JPH10284756A (ja) * 1997-04-02 1998-10-23 Daido Steel Co Ltd 発光ダイオード

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790631B2 (ja) * 1988-07-01 1998-08-27 日本板硝子株式会社 自己走査形発光素子アレイ
US5814841A (en) * 1988-03-18 1998-09-29 Nippon Sheet Glass Co., Ltd. Self-scanning light-emitting array
JPH0691263B2 (ja) * 1988-10-19 1994-11-14 株式会社東芝 半導体装置の製造方法
JP2832134B2 (ja) * 1993-06-23 1998-12-02 株式会社 サンモニター 警報付きセンサー装置
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5751753A (en) * 1995-07-24 1998-05-12 Fujitsu Limited Semiconductor laser with lattice mismatch
JPH0985985A (ja) * 1995-09-25 1997-03-31 Nippon Sheet Glass Co Ltd 光プリントヘッドおよびロッドレンズ・ユニット
EP1237203A2 (en) * 1995-09-25 2002-09-04 Nippon Sheet Glass Co., Ltd. Surface light-emitting element and self-scanning type light-emitting device
JP2923480B2 (ja) 1997-04-02 1999-07-26 株式会社藤商事 遊技盤製造用釘打ち機の釘供給装置
JP2001217459A (ja) * 2000-01-31 2001-08-10 Nippon Sheet Glass Co Ltd 発光素子アレイ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028291A (ja) * 1983-07-26 1985-02-13 Mitsubishi Electric Corp 半導体レ−ザ素子
JPH01186684A (ja) * 1988-01-14 1989-07-26 Nec Corp 半導体光メモリ
JPH01212483A (ja) * 1988-02-19 1989-08-25 Nec Corp 半導体装置
JPH06252443A (ja) * 1993-02-26 1994-09-09 Daido Steel Co Ltd A1GaAs半導体ウェハ
JPH0888444A (ja) * 1994-09-20 1996-04-02 Nec Corp 半導体発光素子
JPH09213995A (ja) * 1996-01-30 1997-08-15 Matsushita Electron Corp 発光サイリスタ素子、発光装置および電池モニター
JPH09283794A (ja) * 1996-04-08 1997-10-31 Nippon Sheet Glass Co Ltd 面発光素子および自己走査型発光装置
JPH09283793A (ja) * 1996-04-15 1997-10-31 Nippon Sheet Glass Co Ltd 発光素子およびその製造方法
JPH10284756A (ja) * 1997-04-02 1998-10-23 Daido Steel Co Ltd 発光ダイオード

Also Published As

Publication number Publication date
US20040196708A1 (en) 2004-10-07
US6825500B1 (en) 2004-11-30
EP1150359A1 (en) 2001-10-31
US7009221B2 (en) 2006-03-07
CN1320279A (zh) 2001-10-31
KR100664457B1 (ko) 2007-01-04
CN1322597C (zh) 2007-06-20
CA2348632A1 (en) 2001-03-01
KR100730506B1 (ko) 2007-08-27
CN1262022C (zh) 2006-06-28
KR20060107590A (ko) 2006-10-13
TW465124B (en) 2001-11-21
CN1547267A (zh) 2004-11-17
KR20010085947A (ko) 2001-09-07

Similar Documents

Publication Publication Date Title
WO2001015243A1 (fr) Thyristor electroluminescent et dispositif electroluminescent a auto-balayage
JP3551101B2 (ja) 窒化物半導体素子
JP3656456B2 (ja) 窒化物半導体素子
US7863516B2 (en) Solar cell with epitaxially grown quantum dot material
US7671375B2 (en) Nitride-based semiconductor device of reduced voltage drop, and method of fabrication
JP3063757B1 (ja) 窒化物半導体素子
JP3952210B2 (ja) 窒化物系半導体素子及びその製造方法
JPH09186360A (ja) AlGaInP発光ダイオード
GB2293919A (en) Semiconductor light emitting diode
JP2918139B2 (ja) 窒化ガリウム系化合物半導体発光素子
US20030178631A1 (en) P-n junction-type compound semiconductor light-emitting device, production method thereof, lamp and light source
JPH0964386A (ja) 多接合太陽電池
US20070246719A1 (en) P-N Junction-Type Compound Semiconductor Light-Emitting Diode
JP3250425B2 (ja) 化合物半導体ウエハ及び太陽電池
CN107546287B (zh) 一种太阳能电池及其制作方法
JPH08204215A (ja) 直列接続型太陽電池
JP3900968B2 (ja) pn接合型リン化硼素系半導体発光素子およびその製造方法
JP2001102608A (ja) 太陽電池およびトンネルダイオード
JPH0777200B2 (ja) 化合物半導体装置の製造方法
JP2004356601A (ja) 発光ダイオード
JP2004356600A (ja) 半導体発光素子
JP3951719B2 (ja) リン化硼素系半導体発光素子、その製造方法およびランプ
JP3140037B2 (ja) 半導体発光素子
JP3817322B2 (ja) 半導体発光素子
JP3475564B2 (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00801728.X

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

ENP Entry into the national phase

Ref document number: 2348632

Country of ref document: CA

Ref document number: 2348632

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 09830036

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020017005084

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000951986

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000951986

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2000951986

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067018530

Country of ref document: KR