JP3951719B2 - リン化硼素系半導体発光素子、その製造方法およびランプ - Google Patents

リン化硼素系半導体発光素子、その製造方法およびランプ Download PDF

Info

Publication number
JP3951719B2
JP3951719B2 JP2002018188A JP2002018188A JP3951719B2 JP 3951719 B2 JP3951719 B2 JP 3951719B2 JP 2002018188 A JP2002018188 A JP 2002018188A JP 2002018188 A JP2002018188 A JP 2002018188A JP 3951719 B2 JP3951719 B2 JP 3951719B2
Authority
JP
Japan
Prior art keywords
layer
barrier layer
boron phosphide
boron
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002018188A
Other languages
English (en)
Other versions
JP2003218387A5 (ja
JP2003218387A (ja
Inventor
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002018188A priority Critical patent/JP3951719B2/ja
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to US10/502,597 priority patent/US7465499B2/en
Priority to EP03703063A priority patent/EP1470592B1/en
Priority to DE60334282T priority patent/DE60334282D1/de
Priority to AU2003206129A priority patent/AU2003206129A1/en
Priority to PCT/JP2003/000798 priority patent/WO2003065465A2/en
Publication of JP2003218387A publication Critical patent/JP2003218387A/ja
Publication of JP2003218387A5 publication Critical patent/JP2003218387A5/ja
Application granted granted Critical
Publication of JP3951719B2 publication Critical patent/JP3951719B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＩＩ族窒化物半導体からなる発光層とリン化硼素（ＢＰ）系ＩＩＩ−Ｖ族化合物半導体からなる障壁層とを具備するリン化硼素系半導体発光素子に係わり、特に障壁層が発光層からの発光を外部へ反射する機能を有するリン化硼素系半導体発光素子に関する。
【０００２】
【従来の技術】
元素周期律表のＩＩＩ族に属する硼素（Ｂ）とＶ族元素のリン（Ｐ）とからなるＩＩＩ−Ｖ族化合物半導体としてリン化硼素（ＢＰ）が公知である（Ｎａｔｕｒｅ、１７９（Ｎｏ．４５６９）（１９５７）、１０７５頁参照）。従来に於いて、硼素とリンの双方を構成元素とするリン化硼素系半導体、例えば、ＢXＡｌYＧａ1-X-YＮ1-ZＰZ（０＜Ｘ≦１、０≦Ｙ＜１、０＜Ｘ＋Ｙ≦１、０＜Ｚ≦１）は、発光素子にあって緩衝層として利用されている（特開平２−２８８３７１号公報参照）。また、複数のリン化硼素層とＢXＡｌYＧａ1-X-YＮ1-ZＰZ混晶層とを交互に積層させた超格子構造からｐｎ接合型ヘテロ接合構造の発光層に対する障壁（ｂａｒｒｉｅｒ）層を構成する例が知れている（上記の特開平２−２８８３７１号参照）。因みに、近紫外帯、青色帯及び緑色帯の発光をもたらすための発光層の構成材料には、例えば、窒化ガリウム・インジウム（ＧａXＩｎ1-XＮ：０≦Ｘ≦１）がある（特公昭５５−３８３４号公報参照）。
【０００３】
また、従来にあって、リン化硼素系半導体層を備えてなる発光素子は、例えば、珪素（Ｓｉ）、リン化ガリウム（ＧａＰ）や炭化珪素（ＳｉＣ）等の単結晶材料を基板として構成されている（特開平２−２７５６８２号公報参照）。特に、珪素単結晶基板では、その良好な導電性を利用して基板裏面に電極を形成できるなど、素子を簡便に構成できる利点がある。これらの単結晶材料を基板として、高輝度の例えば、発光ダイオード（ＬＥＤ）を構成するにあって、発光層から出射される発光を素子外部の視野方向へ効率的に反射する反射鏡を設ける技術が知れている（「面発光レーザ」（１９９０年９月２５日、（株）オーム社発行第１版第１刷）、１１８〜１１９頁参照）。レーザダイオード（ＬＤ）にあっては、反射鏡をＩＩＩ族窒化物半導体からなる発光層の上下双方の位置に配置する例がある（「ＩＩＩ族窒化物半導体」（（株）培風館、１９９９年１２月８日発行初版、３０３〜３０５頁参照）。
【０００４】
反射鏡の一種として、ブラッグ（Ｂｒａｇｇ）反射鏡（ＤＢＲ）が知れている（上記の「面発光レーザ」、１１８〜１１９頁参照）。しかし、ブラッグ反射鏡を構成するには、屈折率を相違する半導体薄層を交互に周期的に重層させる必要があり、簡易に構成できない難点があった。特に、上記の従来のＬＤでは、発光層から出射させる波長（＝λ）に関して１／４・λの層厚の砒化ガリウム（ＧａＡｓ）と砒化アルミニウム（ＡｌＡｓ）とを交互に２１周期或いは２６周期積層させた複雑な構造から反射鏡を構成する必要に迫られていた（上記の「ＩＩＩ族窒化物半導体」、３０４頁参照）。
【０００５】
【発明が解決しようとする課題】
本発明は上記の従来技術の欠点を克服すべくなされたもので、従来の如くＤＢＲ等の複雑な構成を余儀なくされる反射鏡ではなく、発光を外部の視野方向へ効率的に反射できる簡易な構造からなる反射鏡を備えたリン化硼素系半導体素子、すなわち、単層のリン化硼素系ＩＩＩ−Ｖ族化合物半導体からなる反射鏡を備えたリン化硼素系半導体発光素子を提供するものである。本発明において、単層とは数量的に唯一の層からなる層であり、単層からなる反射鏡とは、数量的に単一の半導体層からなる反射鏡である。
【０００６】
【課題を解決するための手段】
即ち、本発明は、
（１） 第１の伝導形の珪素（Ｓｉ）単結晶基板と、前記基板上に設けられた、第１の障壁層を構成する元素を含む非晶質層と、該非晶質層上に設けられた、第１の伝導形のリン化硼素（ＢＰ）系ＩＩＩ−Ｖ族化合物半導体からなる単層の第１の障壁層と、該第１の障壁層上に設けられた、窒素（Ｎ）を含むＩＩＩ族窒化物半導体からなる発光層とを具備し、第１の障壁層と発光層とによってヘテロ（異種）接合構造を形成するリン化硼素系半導体発光素子において、前記第１の障壁層が発光層からの発光を外部へ反射する機能を有し、発光層からの発光に対する第１の障壁層の反射率を３０％以上とすることを特徴とするリン化硼素系半導体発光素子。
（２） 前記第１の障壁層と発光層とがｐｎ接合を形成する上記（１）に記載のリン化硼素系半導体発光素子。
（３） 前記発光層上に、第２の伝導形のリン化硼素系ＩＩＩ−Ｖ族化合物半導体からなる第２の障壁層が設けられていることを特徴とする上記（１）または（２）に記載のリン化硼素系半導体発光素子。
（４） 第２の障壁層が、第１の障壁層と実質的に同一の層厚を有することを特徴とする上記（３）に記載のリン化硼素系半導体発光素子。
（５） 第１の障壁層と第２の障壁層が、単量体のリン化硼素（ｂｏｒｏｎ ｍｏｎｏｐｈｏｓｐｈｉｄｅ）から構成されていることを特徴とする上記（３）または（４）に記載のリン化硼素系半導体発光素子。
（６） 第１の障壁層と第２の障壁層の少なくとも一方が、硼素（Ｂ）空孔を占有するリン（Ｐ）の原子濃度とリン空孔を占有する硼素の原子濃度とを略同量とするリン化硼素から構成されていることを特徴とする上記（５）に記載のリン化硼素系半導体発光素子。
（７） 第１の障壁層がリン化硼素（ＢＰ）からなり、第１の障壁層の層厚（ｄ：単位ｎｍ）と発光層からの発光の波長（λ：単位ｎｍ）とが、
λ≒０．１３５・ｄ＋３８０ （但し、４２０ｎｍ≦λ≦４９０ｎｍ）
の関係を有することを特徴とする上記（１）ないし（６）に記載のリン化硼素系半導体発光素子。
である。
【０００７】
また本発明は、
（８） 表面を｛１１１｝結晶面とするＳｉ単結晶基板上に、有機金属化学的気相堆積（ＭＯＣＶＤ）法により、２５０℃以上７５０℃以下の基板温度で、硼素（Ｂ）またはリン（Ｐ）を含む非晶質層を形成した後、リン（Ｐ）を含む雰囲気中で昇温し、然る後、１０００℃±２５℃の基板温度でリン化硼素からなる第１の障壁層を形成することを特徴とする上記（１）ないし（７）に記載のリン化硼素系半導体発光素子の製造方法。
（９） 第１の障壁層上に、第１の障壁層を形成する基板温度より低温で、窒素を含むＩＩＩ族窒化物半導体からなる発光層を形成することを特徴とする上記（８）に記載のリン化硼素系半導体発光素子の製造方法。
である。
【０００８】
また本発明は、
（１０） 上記（１）ないし（７）に記載のリン化硼素系半導体発光素子から作製したランプ。
である。
【０００９】
【発明の実施の形態】
本発明の第１の実施形態では、第１の障壁層を、硼素（Ｂ）とリン（Ｐ）とを構成元素として含むリン化硼素（ＢＰ）系ＩＩＩ−Ｖ族化合物半導体から構成する。例えば、一般式ＢαＡｌβＧａγＩｎ1- α - β - γＰ1- δＭδ（０＜α≦１、０≦β＜１、０≦γ＜１、０＜α＋β＋γ≦１、記号Ｍはリン（Ｐ）以外の第Ｖ族元素を示し、０≦δ＜１である。）で表記されるリン化硼素系ＩＩＩ−Ｖ族化合物半導体から構成できる。より具体的には、リン化アルミニウム・硼素混晶（ＢαＡｌβＰ：０＜α≦１、α＋β＝１）等から構成する。また、例えば、リン化硼素・ガリウム混晶（ＢαＧａγＰ：０＜α≦１、α＋γ＝１）或いはリン化硼素・インジウム混晶（ＢαＩｎ1- αＰ：０＜α≦１）から構成できる。本発明の障壁層とは、発光層の内部に放射再結合を起こすキャリア（ｃａｒｒｉｅｒ；担体）を「閉じ込める」作用を発揮するリン化硼素系ＩＩＩ−Ｖ族化合物半導体層である。従って、第１の障壁層は発光層よりも禁止帯幅を大とするリン化硼素系ＩＩＩ−Ｖ族化合物半導体から構成する。高い禁止帯幅のリン化硼素系ＩＩＩ−Ｖ族化合物半導体層は、室温での禁止帯幅を約３ｅＶとする単量体のリン化硼素（ＢＰ）を利用すると好都合に構成できる。
【００１０】
第１の障壁層をなすリン化硼素系ＩＩＩ−Ｖ族化合物半導体層は、有機金属化学的気相堆積（ＭＯＣＶＤ）法、分子線エピタキシャル（ＭＢＥ）法や、ハライド（ｈａｌｉｄｅ）またはハイドライド（ｈｙｄｒｉｄｅ）を用いる気相エピタキシャル（ＶＰＥ）法等の気相成長手段により、珪素（Ｓｉ）単結晶基板上に形成される。特に、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）を硼素源とする常圧（略大気圧）或いは減圧ＭＯＣＶＤ手段に依れば、トリエチル硼素の被熱に因る易分解性により、基板表面の略全面に略均一な層厚のリン化硼素系半導体層を得るに有効となる。トリエチル硼素を利用するＭＯＣＶＤ反応系には、トリエチル硼素／ボラン（ＢＨ3）／ホスフィン（ＰＨ3）反応系、或いはトリエチル硼素／ジボラン（Ｂ2Ｈ6）／ホスフィン反応系を例示できる。また、トリエチル硼素とターシャリィブチル（ｔｅｒｔ．−ｂｕｔｈｙｌ）ホスフィン等の有機リン化合物とを含む反応系を例示できる。これらのＭＯＣＶＤ反応系を利用すれば、第ＩＩＩ族構成元素、即ち、硼素の原料の反応系への供給量並びに成膜時間の調節により、所望の層厚の第１の障壁層を簡便に得られる利点がある。また、ＭＯＣＶＤ法では、第ＩＩＩ族構成元素源の供給量に対する第Ｖ族元素源の供給比率（所謂、Ｖ／ＩＩＩ比率）の調整に依り、硼素或いはリンの空孔の濃度等を簡便に制御できる。このため、キャリア濃度等の安定したｎ形またはｐ形のリン化硼素系ＩＩＩ−Ｖ族化合物半導体層を得るに優位である。
【００１１】
本発明では、Ｓｉ単結晶基板と発光層との中間に設ける障壁層を便宜上、第１の障壁層と称す。従って、第１の障壁層は、導電性のＳｉ単結晶基板との電気的な導通を確保するため、Ｓｉ単結晶基板と同一の伝導形のリン化硼素系ＩＩＩ−Ｖ族化合物半導体から構成する。例えば、ｐ形の第１の障壁層上に、ｎ形の発光層を接合させて設ければ、ｐｎ接合型単一ヘテロ（ｓｉｎｇｌｅ ｈｅｔｅｒｏ：ＳＨ）構造の発光部を構成できる。発光層は例えば、窒化ガリウム・インジウム（ＧａXＩｎ1-XＮ：０≦Ｘ≦１）やリン化窒化ガリウム（ＧａＰ1-YＮY：０≦Ｙ≦１）などから構成できる。障壁層の伝導形は、通常のホール（Ｈａｌｌ）効果測定等の手段により判定できる。
【００１２】
緩衝層を介在させてＳｉ単結晶基板上に形成することにより、結晶性を良好としたリン化硼素系ＩＩＩ−Ｖ族化合物半導体は、第１の障壁層を構成するに好適に利用できる。特に、第１の障壁層を構成する元素を含む非晶質（ａｍｏｒｐｈｏｕｓ）からなる緩衝層は、Ｓｉ単結晶基板と第１の障壁層との格子定数の不一致を緩和でき、ミスフィット（ｍｉｓｆｉｔ）転位等の少ない結晶性に優れるリン化硼素系ＩＩＩ−Ｖ族化合物半導体層をもたらすに貢献できる。第１の障壁層を構成する元素を含む、緩衝層として用いられる非晶質層は、また第１の障壁層の成膜を促す成長核を、Ｓｉ単結晶基板の表面にもたらす作用を果たせるため、Ｓｉ単結晶基板上へのリン化硼素系ＩＩＩ−Ｖ族化合物半導体層の形成を円滑に進行させる効果を発揮する。例えば、リンと硼素とを含む非晶質層上には、ミスフィト転位の少ない良好な結晶性を有し、且つＳｉ単結晶基板との密着性に優れるリン化硼素系ＩＩＩ−Ｖ族化合物半導体からなる第１の障壁層が形成できる。
【００１３】
例えば、導電性のＳｉ単結晶基板と第１の障壁層との間での電気的な導通を確保するために、緩衝層となる非晶質層の層厚は概して、５０ｎｍ以下、更に望ましくは約１５ｎｍ以下とする。一方、層厚を１ｎｍ以下とする薄い非晶質層では、基板表面を十分に均等に被覆するに至らない。例えば、露呈したＳｉ単基板表面上に直接堆積したリン化硼素半導体層では、高密度の積層欠陥（双晶）が発生するため、結晶性の良好な第１の障壁層を得るに不都合となる。非晶質のリン化硼素半導体層は、ＭＯＣＶＤ法では、成膜温度を２５０℃〜７５０℃とすることで形成できる。成膜温度を低くする程、非晶質を主体とするリン化硼素系緩衝層が得られ易くなるが、２５０℃以下では成膜用原料の分解が充分に進行しないため、成膜は不安定となり不都合となる。ａｓ−ｇｒｏｗｎ状態で非晶質となっているリン化硼素系緩衝層は、被熱により多結晶層に変換する傾向がある。例えば、非晶質層の上部に約８００℃〜約１２００℃の高温で第１の障壁層を積層させる工程中に、被熱により多結晶となる場合がある。ａｓ−ｇｒｏｗｎ状態並びに被熱に因る非晶質層の組織構造並びにその変化は、例えば透過型電子顕微鏡（ＴＥＭ）を利用した断面ＴＥＭ技法等により調査できる。
【００１４】
第１の障壁層の層厚（ｄ：単位ｎｍ）は、発光層から出射される光の波長（λ：単位ｎｍ）に対し、高い反射率を与える厚さに設定する。ここで、発光層から出射される光の波長は、ピーク波長で代表させる。或る特定の波長（＝λ）の光に対する第１の障壁層の反射率は、層厚（＝ｄ）に依存して変化する。例えば、Ｓｉ単結晶基板上に設けたリン化硼素（ＢＰ）層にあって、４２０ｎｍ≦λ≦４９０ｎｍの範囲の光に対して、高い反射率を与える層厚（＝ｄ）は、次の関係式（１）により近似的に求められる。
λ（ｎｍ）≒０．１３５・ｄ＋３８０ ・・・ 関係式（１）
例えば、λ＝４２０ｎｍの青紫光に発光に対して、高い反射率を与える第１の障壁層の層厚は約３００ｎｍとなる。Ｓｉ単結晶基板上に設けられた層厚を約３００〜３２０ｎｍとするリン化硼素からなる単層は、波長を４２０ｎｍとする青紫発光に対し、約３０％〜約４０％を越える反射率を与える。即ち、発光層からの波長λの発光に対し、上記の様に調整された層厚のリン化硼素系ＩＩＩ−Ｖ族化合物半導体層からは、例えそれが単層であっても、発光に対し高い反射率を有する第１の障壁層を構成できる利点がある。
【００１５】
反射率は、レーザ光或いは可視光を光源とした一般的な反射率計や分光エリプソメータなどを利用すれば測定できる。反射率は、或る波長の入射光と、入射光と同一の平面上にある反射光との強度比から計測される。また、或る波長の入射光の強度と、散乱する方位に拘わらず全方位の反射光の強度との比率を基にしても表される。これらは区別することなく反射率として総称される場合があるが、本発明の反射率は、特に入射光と同一平面上の反射光との強度の比率から算出されている値である。Ｓｉ単結晶基板上に形成したアンドープｐ形リン化硼素層の反射率の波長依存性の例を図２に示す。第１の障壁層の反射率が約３０％未満の場合、例えばＬＥＤにあって、外部視野方向に放出される発光の強度には然したる向上は認められない。これはＬＥＤを駆動するための電流（ＬＥＤ駆動電流）が拡散され得る領域の平面積や、発光の取り出し方向に位置する電極に因る光の遮蔽効果等が複雑に影響しているものと察せられる。Ｓｉ単結晶基板上に形成されたリン化硼素系ＩＩＩ−Ｖ族化合物半導体層、特に、３０％以上の反射率を有する単量体のリン化硼素層を第１の障壁層として用いると、外部への発光の取り出し効率に優れるＬＥＤを構成するに効果を奏する。実際には、リン化硼素系ＩＩＩ−Ｖ族化合物半導体層による発光の吸収も起こり得るので、反射率を１００％とするリン化硼素系ＩＩＩ−Ｖ族化合物半導体層は得られがたい。実用上、ＬＥＤの発光強度の向上に貢献する第１の障壁層の反射率は、３０％以上１００％未満である。
【００１６】
第１の障壁層の層厚（＝ｄ）は、それを構成するリン化硼素系ＩＩＩ−Ｖ族化合物半導体層の成膜に要する時間、所謂、成長時間を調整すれば制御できる。Ｓｉ単結晶を基板とする場合、約１０００ｎｍを越える層厚のリン化硼素系ＩＩＩ−Ｖ族化合物半導体層は、灰色、または灰白色或いは灰茶褐色となる。この様な濁色のリン化硼素系ＩＩＩ−Ｖ族化合物半導体層は発光を吸収するため、反射鏡を兼ねる第１の障壁層の構成材料としては不都合となる。従って、第１の障壁層をなすリン化硼素系ＩＩＩ−Ｖ族化合物半導体層の層厚（＝ｄ）は、厚くとも約１０００ｎｍ以下とするのが好適である。上記の関係式（１）に於いて、ｄ＝１０００ｎｍとして、本発明が好適に適用できる発光の波長（＝λ）を求めれば、計算上、約１７３０ｎｍ以下となる。逆に、極端に薄いと、上記の非晶質層の表面を一様に充分に被覆する連続膜を得るのが困難となる。また、成長時間が極端に短期間であり、層厚が薄い場合、非晶質層上では部分的に不規則な膜成長が起こり、従って、段差のある不連続な膜が帰結される。不規則な凹凸（段差）は、光散乱を起こし、一定の方向への反射率の向上を阻害する。発光層との間の均一な接合特性並びに高反射率をもたらす表面の平坦性に優れる第１の障壁層を構成するには、層厚を約１００ｎｍ以上とするリン化硼素系ＩＩＩ−Ｖ族化合物半導体層を利用するのが好適である。
【００１７】
本発明のリン化硼素系半導体発光素子において、発光層を挟んで第１の障壁層と対向して第２の障壁層を設ければ、二重ヘテロ（ｄｏｕｂｌｅ ｈｅｔｅｒｏ：ＤＨ）接合型の発光部を構成できる。本発明の第２の実施形態では、第２の障壁層を、第１の障壁層とは伝導形を逆とするリン化硼素系ＩＩＩ−Ｖ族化合物半導体から構成する。例えば、第１の障壁層をｐ形リン化硼素系ＩＩＩ−Ｖ族化合物半導体から構成し、第２の障壁層はｎ形の半導体層から構成する。第２の障壁層は、発光層と同一或いは反対の何れの伝導形の半導体層からも構成できる。例えば、ｐ形発光層上にｎ形の第２の障壁層を設ける構成とすれば、発光層と第２の障壁層との間でｐｎ接合が形成される。
【００１８】
第２の障壁層は、第１の障壁層と同じく、発光層より禁止帯幅を大とするリン化硼素系ＩＩＩ−Ｖ族化合物半導体から構成するのが好適である。ワイドバンドギャップのリン化硼素系ＩＩＩ−Ｖ族化合物半導体は、室温での禁止帯幅を約３ｅＶとする単量体のリン化硼素を素材として構成できる。第２の障壁層を第１の障壁層と同一のリン化硼素系ＩＩＩ−Ｖ族化合物半導体から構成すると、第１及び第２の障壁層に挟持された発光層に印加される歪みの量を略同等とでき、安定した発光波長と優れた発光強度を帰結する発光層をもたらすに貢献できる。特に第１及び第２の障壁層を、実質的に層厚を同じくする同一のリン化硼素系ＩＩＩ−Ｖ族化合物半導体から構成すれば、発光層と障壁層の構成材料の違いによる熱膨張率等の差異に起因して発光層の上下両側から発光層へ印加される歪みの量をより均等とするに効果を奏する。ここで実質的に層厚が同じとは、層厚の違いが±１０％の範囲であることを言う。上記した如く、Ｓｉ単結晶基板上に設けたリン化硼素からなる単層にあって、反射鏡を兼用する第１の障壁層を構成するに好適な層厚は、関係式（１）で与えられる。従って、第２の障壁層の層厚も、上記の関係式（１）より求められるものとするのが最適である。発光層に印加される歪みの量を均等とすることにより、発光波長が不安定に短波長となるのを回避でき、発光層の禁止帯幅に対応する波長の発光が安定して帰結される利点がある。
【００１９】
リン化硼素系ＩＩＩ−Ｖ族化合物半導体にあって、特に、単量体のリン化硼素（ｂｏｒｏｎ ｍｏｎｏｐｈｏｓｐｈｉｄｅ）は、第１及び第２の障壁層を構成するに好適である。これは、例えばリン硼素・アルミニウム・ガリウム（ＢＡｌＧａＰ）等の多元混晶よりも、構成元素が少なく形成がより容易であることに依る。また単量体のリン化硼素は、成長時に於けるリン（Ｐ）原料と硼素（Ｂ）原料との供給比率（所謂、Ｖ／ＩＩＩ比率）並びに成長速度の調整により、例えば、青色或いは緑色帯の発光をもたらす発光層に障壁作用を発揮するに適する約３ｅＶと広い禁止帯幅が得られるからである。また、アンドープ状態でｎ形またはｐ形の何れの伝導形の低抵抗層が得られるからである。
【００２０】
第１及び第２の障壁層は、硼素（Ｂ）空孔を占有するリン（Ｐ）の原子濃度と、リン空孔を占有する硼素の原子濃度を略同量とするリン化硼素から好適に構成できる。硼素空孔を占有するリンの原子濃度と、リン空孔を占有する硼素の原子濃度とが略同量であるリン化硼素は、ドナー濃度とアクセプター濃度とが拮抗している。従って、残留するドナー或いはアクセプターの濃度は低濃度の状態にある。この様な状態下では、ｎ形或いはｐ形不純物のドーピングに依り、制御されたキャリア濃度或いは抵抗率のｎ形またはｐ形リン化硼素を得るに優位となる。即ち、発光層を挟持してｐｎ接合型ヘテロ接合構造の発光部を構成できる、キャリア濃度にして１×１０19ｃｍ-3の低抵抗率のｎ形またはｐ形リン化硼素からなる障壁層を好都合に構成できる。
【００２１】
リン化硼素系化合物半導体にあって、硼素空孔とリン空孔の濃度の相対比率は、例えば、気相成長手段法にあって、Ｖ族元素原料に対するＩＩＩ族元素原料の供給量の比率、所謂、Ｖ／ＩＩＩ比率をもって調整できる。ＭＯＣＶＤ法では、ＩＩＩ−Ｖ族化合物半導体層を構成するＩＩＩ族及びＶ族元素源は何れも気体である。従って、ＭＯＣＶＤ手段では、Ｖ／ＩＩＩ比率を気体原料の供給流量を変化させることに依って簡易に変更できる。即ち、簡便に硼素空孔とリン空孔の濃度の相対比率を制御できる利点がある。また、ＭＯＣＶＤ気相成長手段に依り、Ｖ／ＩＩＩ比率の調節をもって硼素空孔とリン空孔の濃度が均衡したリン化硼素層を得るには好都合となる成長温度（基板温度）がある。ＭＯＣＶＤ手段では、１０００℃±２５℃の基板温度が障壁層をなす単量体のリン化硼素を形成するに好適である。
【００２２】
リン化硼素からなる障壁層を形成するには、表面を｛１１１｝結晶面とするＳｉ単結晶、所謂、｛１１１｝−Ｓｉ単結晶が最適である。ダイアモンド（ｄｉａｍｏｎｄ）結晶型のＳｉ単結晶にあって、｛１１１｝結晶面には最も密に構成元素が存在するため、外部原子のＳｉ単結晶基板の内部への拡散を防止するに効果的となる。好ましくは｛１１１｝結晶面を表面とする第１の伝導形の｛１１１｝−Ｓｉ単結晶基板上には、有機金属熱分解気相成長法（ＭＯＣＶＤ）法により、２５０℃以上７５０℃以下の基板温度範囲で、硼素（Ｂ）またはリン（Ｐ）を含む非晶質層を形成する。然る後、リン（Ｐ）を含む非晶質層からのリン（Ｐ）の蒸発を抑制するため、リン（Ｐ）を含む雰囲気中で、第１の障壁層の成長温度に昇温する。昇温後、非晶質層上に、第１の伝導形を帰結する不純物をドーピングしつつ、成長時間を制御して、発光の波長（＝λ）に対し、３０％以上の反射率を与える層厚（＝ｄ）の単量体のリン化硼素からなる第１の障壁層を形成する。第１の障壁層の形成に好適となるのは、上記の理由により１０００℃±２５℃である。
【００２３】
第１の障壁層上には、発光層を堆積する。構成元素として易蒸発性の窒素（Ｎ）やリン（Ｐ）等を含むＩＩＩ族窒化物半導体からなる発光層の場合、発光層は第１の障壁層よりも低温で形成するのが適する。上記の易蒸発性の構成元素の揮散を抑制するためである。第１の伝導形またはそれとは反対の第２の伝導形の発光層を形成した後、例えば、第１の障壁層の形成に好適な成長温度と同じ温度で、好ましくは第１の障壁層と同一の層厚の第２の伝導形の第２の障壁層を発光層上に形成する。これにより、伝導形を相違する第１の障壁層及び第２の障壁層と、第１または第２の伝導形の発光層とでｐｎ接合形ＤＨ構造の発光部が構成される。必要とあらば、第２の障壁層上に、例えば、第２の伝導形を有する高いキャリア濃度の低抵抗層を低接触抵抗のオーミック電極を形成するためのコンタクト（ｃｏｎｔａｃｔ）層として配置する。
【００２４】
本発明に係わる発光素子、例えばＬＥＤは、上記の積層構造体にオーミック性の入力電極および出力電極を設けて構成する。第１の伝導形のＳｉ単結晶基板の裏面には、基板とオーミック接触をなす金属材料からなる電極を配置する。例えば、ｎ形のＳｉ単結晶基板の裏面の略全面に、アルミニウム（Ａｌ）或いはアルミニウム・アンチモン（Ａｌ・Ｓｂ）等の合金からなるｎ形オーミック電極を敷設する。Ｓｉ単結晶基板の裏面の略全面にオーミック電極を形成する必要は必ずしも無く、裏面の一部位に限定して、或いは特定の部位を除いて設けても構わない。要は、第１の伝導形のＳｉ単結晶基板にオーミック接触をなす領域が形成されていれば良い。例えば、発光層からの発光の吸収を避けるため、Ｓｉ単結晶基板の一部領域を除去してＬＥＤを構成する場合にあって、残存するＳｉ単結晶基板の裏面上に限定してオーミック電極を設けることができる。また、第２の伝導形の障壁層或いはコンタクト層等の上面には、第２の伝導形の半導体とオーミック接触をなす電極を配置する。例えば、ｐ形のリン化硼素系ＩＩＩ−Ｖ族化合物半導体層の上面に、金・亜鉛（Ａｕ・Ｚｎ）合金からなるｐ形オーミック電極を配置してＬＥＤを構成する。第２の伝導形のリン化硼素系ＩＩＩ−Ｖ族化合物半導体層上に設けるオーミック電極は、発光部に平面的に万遍なくＬＥＤ駆動電流を拡散できる形状とするのが好ましい。
【００２５】
上記のようにして入力電極および出力電極を設けたＬＥＤからは、さらにそれぞれの電極に外部から導線を接続し、ＬＥＤを樹脂で封入することにより、ランプを作製することができる。このようにして作製されたランプは、ＬＥＤの外部への光の取り出し効率が高くなるため、輝度の高いランプとなる。
【００２６】
【作用】
リン化硼素系ＩＩＩ−Ｖ族化合物半導体の単層から構成される第１の障壁層は、発光をもたらす放射再結合を起こすキャリアに対して障壁作用を及ぼすのみで無く、発光層からの発光を反射する反射鏡として作用する。
【００２７】
【実施例】
単量体のリン化硼素（ＢＰ）から構成した、反射鏡としての機能を有する第１の障壁層を具備したＬＥＤを例にして、本発明を具体的に説明する。本実施例に係わるＬＥＤ１０の断面模式図を図１に示す。
【００２８】
ＬＥＤ１０用途の積層構造体１１は硼素（Ｂ）ドープでｐ形の｛１１１｝結晶面を有するＳｉ単結晶を基板１０１として構成した。基板１０１上には、トリエチル硼素（（Ｃ2Ｈ5）3Ｂ）／ホスフィン（ＰＨ3）／水素（Ｈ2）系常圧ＭＯＣＶＤ法により、３５０℃で成長させたリン化硼素低温緩衝層１０２を堆積した。ａｓ−ｇｒｏｗｎ状態で非晶質を主体としてなる低温緩衝層１０２の層厚は約５ｎｍとした。低温緩衝層１０２の表面には、上記のＭＯＣＶＤ気相成長手段を利用して、１０００℃で亜鉛（Ｚｎ）をドーピングしたｐ形ＢＰ層を、反射鏡の機能を有する第１の障壁層１０３として積層した。亜鉛のドーピング源にはジメチル亜鉛（（ＣＨ3）2Ｚｎ）を用いた。第１の障壁層１０３をなすｐ形ＢＰ層のキャリア濃度は約８×１０18ｃｍ-3とした。第１の障壁層１０３の層厚は３７０ｎｍとなるように成長時間を調節した。第１の障壁層１０３をなすｐ形ＢＰ層は、Ｖ／ＩＩＩ比率（＝ＰＨ3／（Ｃ2Ｈ5）3Ｂ供給比率）を３０とし、成長速度は毎分２５ｎｍとして形成した。複素屈折率の虚数部（＝２・ｎ・ｋ、但し、ｎ＝屈折率、ｋ＝消衰係数）の波長依存性から求めた第１の障壁層１０３をなすｐ形ＢＰ層の室温での禁止帯幅は約３．１ｅＶとなった。また、第１の障壁層１０３の表面は一般の蛍光灯下で青緑色を呈し、４２０ｎｍ以上４３０ｎｍ以下の波長の光に対する反射率は約３７％であった。
【００２９】
ｐ形の第１の障壁層１０３上には、ｎ形ＧａＮ0.97Ｐ0.03層を発光層１０４として積層させた。ｎ形のドーパントとして珪素（Ｓｉ）を用い、キャリア濃度は約６×１０17ｃｍ-3とした。発光層１０４の層厚は約１５０ｎｍとした。ｎ形発光層１０４の成長温度は９５０℃とし、成長速度は毎分２５ｎｍとして形成した。複素屈折率の虚数部値の波長依存性から求めたｎ形ＧａＮ0.97Ｐ0.03発光層１０４の室温禁止帯幅は約２．９ｅＶであった。
【００３０】
ｎ形ＧａＮ0.97Ｐ0.03発光層１０４の表面上には、ジシラン（Ｓｉ2Ｈ6）を珪素のドーピング源に用いて形成したｎ形の単量体リン化硼素（ＢＰ）からなる第２の障壁層１０５を積層した。Ｖ／ＩＩＩ比率は５０とし、成長速度は毎分２５ｎｍとした。第１の障壁層１０３と同一の１０００℃で形成した第２の障壁層１０５のキャリア濃度は約３×１０18ｃｍ-3とし、また、層厚は第１の障壁層１０３と同じく約３７０ｎｍとした。吸収係数（α＝４・π・ｋ／η）の波長（η）依存性から求めた第２の障壁層１０５の室温での禁止帯幅は約３．１ｅＶであった。これより、反射鏡の機能を有するｐ形の第１の障壁層１０３と、ｎ形発光層１０４と、ｎ形の第２の障壁層１０５との積層構造から、ｐｎ接合型ダブルヘテロ構造の発光部を構成した。
【００３１】
また、ｎ形の単量体のリン化硼素からなる第２の障壁層１０５の表面には、低接触抵抗のｎ形オーミック電極を形成するためのコンタクト層１０６を堆積させた。コンタクト層１０６は、キャリア濃度を約２×１０19ｃｍ-3とし、層厚を約１２０ｎｍとするｎ形の単量体リン化硼素から構成した。コンタクト層１０６は１０００℃で成長させた。
【００３２】
コンタクト層１０６表面の中央部には、直径を約１２０μｍとする円形のｎ形オーミック（ｏｈｍｉｃ）電極１０７を配置した。ｎ形オーミック電極１０７は金・ゲルマニウム（Ａｕ９５重量％・Ｇｅ５重量％）を一般的な真空蒸着手段に依り被着させて形成した。また、ｐ形のＳｉ単結晶基板１０１の裏面の略全面には、ｐ形オーミック電極１０８を配置してＬＥＤ１０を構成した。ｐ形電極１０８はアルミニウム（Ａｌ）真空蒸着膜から構成した。Ｓｉ単結晶基板１０１を、基板１０１の［２１１］方向に平行及び垂直な方向に裁断して、一辺の長さを約３００μｍとする正方形の平面形状のＬＥＤチップ（ｃｈｉｐ）１０を形成した。
【００３３】
ｎ形オーミック電極１０７とｐ形オーミック電極１０８との間に順方向に２０ミリアンペア（ｍＡ）のＬＥＤ駆動電流を通流した際のＬＥＤ１０の発光ピーク波長は、発光層１０４の室温での禁止帯幅に対応した約４３０ｎｍとなった。本実施例のＬＥＤ１０では、波長４２０ｎｍ〜４３０ｎｍの光に対し、反射率を約３７％とする反射鏡の機能を有する第１の障壁層１０３が具備されているため、一般的な積分球を利用して測定されるチップ状態での輝度は約９ミリカンデラ（ｍｃｄ）となり、高発光強度のリン化硼素系ＬＥＤが提供された。Ｉ−Ｖ特性から求めた順方向電圧（所謂、Ｖf）は約３．６Ｖ（順方向電流＝２０ｍＡ）となった。また、逆方向電圧は約８Ｖ（逆方向電流＝１０μＡ）であり、単量体のリン化硼素からなる第１及び第２の障壁層と発光層との接合により、良好なｐｎ接合特性（整流性）をもたらす発光部が得られることを示すものとなった。
【００３４】
【発明の効果】
本発明に依れば、Ｓｉ単結晶基板と窒素を含むＩＩＩ族窒化物半導体からなる発光層との中間に配置する第１の障壁層を、Ｓｉ単結晶基板と同一の伝導形を有し、且つ発光層からの発せられる光に対し、３０％以上の反射率をもたらす様に層厚を調整された単層のリン化硼素系ＩＩＩ−Ｖ族化合物半導体層から構成することとしたので、Ｓｉ単結晶基板による発光の吸収を抑制でき、外部への発光の取り出し効率に優れる高発光強度のリン化硼素系半導体発光素子を簡易に提供できる。
【００３５】
本発明では、第１の障壁層を、発光に対する反射鏡を兼用できる広い禁止帯幅の単量体のリン化硼素からなる単層から構成したので、発光を外部へ反射する機能を備えたｐｎ接合型ヘテロ構造の発光部を具備した高発光強度のリン化硼素系半導体発光素子を簡易に構成するに効果を上げられる。
【００３６】
また本発明で、第１の障壁層と同一の材料で且つ実質的に同一の層厚の第２の障壁層を利用してｐｎ接合型ダブルヘテロ構造の発光部を構成することとすると、発光層の上下方向から発光層に印加される歪みの量を均等とすることができ、印加された歪みの影響に因る発光波長の不安定な短波長化を回避でき、発光層の禁止帯幅に対応した波長の発光を安定してもたらすリン化硼素系半導体発光素子をもたらすに貢献できる。
【図面の簡単な説明】
【図１】本発明の実施例１に係るＬＥＤの断面模式図である。
【図２】アンドープｐ形リン化硼素層の反射率の波長依存性を示す図である。
【符号の説明】
１０ ＬＥＤ
１１ ＬＥＤ用積層構造体
１０１ Ｓｉ単結晶基板
１０２ 低温緩衝層
１０３ 第１の障壁層
１０４ 発光層
１０５ 第２の障壁層
１０６ コンタクト層
１０７ ｎ形オーミック電極
１０８ ｐ形オーミック電極

Claims (10)

  1. 第１の伝導形の珪素（Ｓｉ）単結晶基板と、前記基板上に設けられた、第１の障壁層を構成する元素を含む非晶質層と、該非晶質層上に設けられた、第１の伝導形のリン化硼素（ＢＰ）系ＩＩＩ−Ｖ族化合物半導体からなる単層の第１の障壁層と、該第１の障壁層上に設けられた、窒素（Ｎ）を含むＩＩＩ族窒化物半導体からなる発光層とを具備し、第１の障壁層と発光層とによってヘテロ（異種）接合構造を形成するリン化硼素系半導体発光素子において、前記第１の障壁層が発光層からの発光を外部へ反射する機能を有し、かつリン化硼素（ＢＰ）からなり、第１の障壁層の層厚（ｄ：単位ｎｍ）と発光層からの発光の波長（λ：単位ｎｍ）とが、λ≒０．１３５・ｄ＋３８０（但し、４２０ｎｍ≦λ≦４９０ｎｍ）の関係を有することを特徴とするリン化硼素系半導体発光素子。
  2. 前記第１の障壁層と発光層とがｐｎ接合を形成する請求項１に記載のリン化硼素系半導体発光素子。
  3. 前記発光層上に、第２の伝導形のリン化硼素系ＩＩＩ−Ｖ族化合物半導体からなる第２の障壁層が設けられていることを特徴とする請求項１または２に記載のリン化硼素系半導体発光素子。
  4. 第２の障壁層が、第１の障壁層と実質的に同一の層厚を有することを特徴とする請求項３に記載のリン化硼素系半導体発光素子。
  5. 第１の障壁層と第２の障壁層が、単量体のリン化硼素（ｂｏｒｏｎｍｏｎｏｐｈｏｓｐｈｉｄｅ）から構成されていることを特徴とする請求項３または４に記載のリン化硼素系半導体発光素子。
  6. 第１の障壁層と第２の障壁層の少なくとも一方が、硼素（Ｂ）空孔を占有するリン（Ｐ）の原子濃度とリン空孔を占有する硼素の原子濃度とを略同量とするリン化硼素から構成されていることを特徴とする請求項５に記載のリン化硼素系半導体発光素子。
  7. 表面を｛１１１｝結晶面とするＳｉ単結晶基板上に、有機金属化学的気相堆積（ＭＯＣＶＤ）法により、２５０℃以上７５０℃以下の基板温度で、硼素（Ｂ）またはリン（Ｐ）を含む非晶質層を形成した後、リン（Ｐ）を含む雰囲気中で昇温し、然る後、１０００℃±２５℃の基板温度でリン化硼素からなる第１の障壁層を形成することを特徴とする請求項１ないし６の何れか１項に記載のリン化硼素系半導体発光素子の製造方法。
  8. 第１の障壁層上に、第１の障壁層を形成する基板温度より低温で、窒素を含むＩＩＩ族窒化物半導体からなる発光層を形成することを特徴とする請求項７に記載のリン化硼素系半導体発光素子の製造方法。
  9. 請求項１ないし６の何れか１項に記載のリン化硼素系半導体発光素子から作製したランプ。
  10. 請求項７または８に記載のリン化硼素系半導体発光素子の製造方法で製造したリン化硼素系半導体発光素子。
JP2002018188A 2002-01-28 2002-01-28 リン化硼素系半導体発光素子、その製造方法およびランプ Expired - Fee Related JP3951719B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002018188A JP3951719B2 (ja) 2002-01-28 2002-01-28 リン化硼素系半導体発光素子、その製造方法およびランプ
EP03703063A EP1470592B1 (en) 2002-01-28 2003-01-28 Boron phosphide based semiconductor device
DE60334282T DE60334282D1 (de) 2002-01-28 2003-01-28 Boronphosphid-Halbleiterbauelement
AU2003206129A AU2003206129A1 (en) 2002-01-28 2003-01-28 Boron phosphide-based semiconductor device, production method thereof, light-emitting diode and boron phosphide-based semiconductor layer
US10/502,597 US7465499B2 (en) 2002-01-28 2003-01-28 Boron phosphide-based semiconductor device, production method thereof, light-emitting diode and boron phosphide-based semiconductor layer
PCT/JP2003/000798 WO2003065465A2 (en) 2002-01-28 2003-01-28 Boron phosphide-based semiconductor device, production method thereof, light-emitting diode and boron phosphide-based semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002018188A JP3951719B2 (ja) 2002-01-28 2002-01-28 リン化硼素系半導体発光素子、その製造方法およびランプ

Publications (3)

Publication Number Publication Date
JP2003218387A JP2003218387A (ja) 2003-07-31
JP2003218387A5 JP2003218387A5 (ja) 2005-05-19
JP3951719B2 true JP3951719B2 (ja) 2007-08-01

Family

ID=27653633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002018188A Expired - Fee Related JP3951719B2 (ja) 2002-01-28 2002-01-28 リン化硼素系半導体発光素子、その製造方法およびランプ

Country Status (1)

Country Link
JP (1) JP3951719B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101954B1 (ko) * 2010-05-24 2012-01-02 고려대학교 산학협력단 확산방지층을 가지는 전극구조체를 구비한 수직형 구조의 그룹 Ⅲ족 ｎ형 질화물계 반도체 소자 및 이를 포함하는 발광다이오드 소자

Also Published As

Publication number Publication date
JP2003218387A (ja) 2003-07-31

Similar Documents

Publication Publication Date Title
JP5169012B2 (ja) 半導体発光素子
US7781777B2 (en) Pn junction type group III nitride semiconductor light-emitting device
JP2008288248A (ja) 半導体発光素子
US20190393381A1 (en) Deep ultraviolet light emitting element and method of manufacturing the same
JP2006332205A (ja) 窒化物半導体発光素子
JP2012129357A (ja) 半導体発光素子
US6835962B2 (en) Stacked layer structure, light-emitting device, lamp, and light source unit
JP3567926B2 (ja) ｐｎ接合型リン化硼素系半導体発光素子、その製造方法および表示装置用光源
US6831293B2 (en) P-n junction-type compound semiconductor light-emitting device, production method thereof, lamp and light source
JP4285837B2 (ja) 窓層を備えたＡｌＧａＩｎＰ発光素子
US6831304B2 (en) P-n junction type boron phosphide-based semiconductor light-emitting device and production method thereof
JP4329166B2 (ja) Ｉｉｉ族窒化物半導体光デバイス
US6774402B2 (en) Pn-juction type compound semiconductor light-emitting device, production method thereof and white light-emitting diode
JP2001119065A (ja) ｐ型窒化物半導体及びその製造方法
JP3951719B2 (ja) リン化硼素系半導体発光素子、その製造方法およびランプ
JP4439400B2 (ja) リン化硼素系半導体発光素子、その製造方法及び発光ダイオード
JP3399407B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP4329165B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP3900968B2 (ja) ｐｎ接合型リン化硼素系半導体発光素子およびその製造方法
JP3577463B2 (ja) Ｉｉｉ族窒化物半導体発光ダイオード
JP2001015803A (ja) ＡｌＧａＩｎＰ発光ダイオード
JP2005294813A (ja) ｐｎ接合型ＩＩＩ族窒化物半導体発光素子
JP3747867B2 (ja) ｐｎ接合型化合物半導体発光素子、その製造方法、ランプ及び光源
JP3646706B2 (ja) リン化硼素系半導体発光ダイオードおよびその製造方法
JP4633251B2 (ja) Ｉｉｉ族窒化物半導体発光ダイオード及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070416

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees