KR20060107590A - 발광 사이리스터 및 자기 주사형 발광 장치 - Google Patents

Abstract

본 발명은 발광 효율이 좋은 발광 사이리스터를 제공한다. 본 발명에 의하면, GaAs 기판상의 GaAs 버퍼층의 위에, p형 및 n형의 AlGaAs층이 교대로 적층된 pnpn 구조 발광 사이리스터에 있어서, GaAs 버퍼층의 바로 위의 AlGaAs층은, Al의 조성이 계단 형상으로 커지도록 변화하고 있거나, Al의 조성이 연속적으로 커지도록 변화하고 있는 것을 특징으로 한다.

AlGaAs층, GaAs 버퍼층, 발광 소자, 격자 부정합, 양자 우물층, 불균일 초격자 구조

Description

발광 사이리스터 및 자기 주사형 발광 장치{Light-emitting thyristor and self-scanning light-emitting device}

도 1은, 버퍼층을 갖는 종래의 발광 사이리스터의 개략 단면도.

도 2는, 최상층에 GaAs층을 사용하는 종래의 발광 사이리스터의 개략 단면도.

도 3은, 도 2의 발광 사이리스터에 있어서 n형 GaAs의 흡수 계수를 도시하는 그래프.

도 4는, 종래의 발광 사이리스터의 개략 단면도.

도 5는, 도 4의 발광 사이리스터의 등가 회로도.

도 6은, 본 발명의 제 1 실시예를 도시하는 도면.

도 7은, 본 발명의 제 2 실시예를 도시하는 도면.

도 8은, 발광 사이리스터의 특성 평가 회로를 도시하는 도면.

도 9는, 임계 전류의 측정예를 도시하는 그래프.

도 10은, 보유 전류의 측정예를 도시하는 그래프.

도 11은, 본 발명의 제 3 실시예를 도시하는 도면.

도 12 및 도 13은, 본 발명의 제 4 실시예를 도시하는 도면.

도 14는, 본 발명의 제 5 실시예를 도시하는 도면.

도 15는, InGaP의 포토 루미네선스 강도를 도시하는 그래프.

도 16은, In_0.5Ga_0.5P층의 광흡수 스팩트럼을, GaAs와 비교하여 도시하는 도면.

도 17은, 발광 사이리스터의 광출력 측정 회로를 도시하는 도면.

도 18은, InGaAsP의 조성도.

도 19는, AlGAlnP의 격자 정수와 에너지 갭의 관계를 도시하는 그래프.

도 20은, 발광 사이리스터의 전류-광출력 특성을 도시하는 도면.

도 21은, 본 발명의 제 7 실시예를 도시하는 도면.

도 22는, 자기 주사형 발광 장치의 제 1 기본 구조의 등가 회로도.

도 23은, 자기 주사형 발광 장치의 제 2 기본 구조의 등가 회로도.

도 24는, 자기 주사형 발광 장치의 제 3 기본 구조의 등가 회로도.

*도면의 주요 부분에 대한 간단한 설명*

10...p형의 GaAs 기판 12...p형 GaAs 버퍼층

14...p형 AlGaAs층 16...n형 AlGaAs층

18...p형 AlGaAs층 20...n형 AlGaAs층

22...음극 전극 24...게이트 전극

26...양극 전극

본 발명은, 발광 효율을 개선한 발광 사이리스터, 및 이러한 발광 사이리스터를 사용한 자기 주사형 발광 장치에 관한 것이다.

면 발광의 발광 사이리스터는 본 출원인에 의한 일본 특개평 2-14584호 공보에 개시되어 있고, 또한 단면 발광의 발광 사이리스터는, 본 출원인에 의한 일본 특개평 9-85985호 공보에 개시되어 있다. 면 발광 사이리스터도 단면 발광 사이리스터도, 기본 구조는 같아서, 예를 들면 GaAs 기판상의 GaAs 버퍼층에 연속하여 AlGaAs층(Al 조성 예를 들면 0.35)을 결정 성장하고 있다.

도 1은, 발광 사이리스터의 기본 구조를 도시하는 개략 단면도이다. 도 1에 있어서, 10은 p형의 GaAs 기판으로, 이 기판상에, p형 GaAs 버퍼층(12), p형 AlGaAs층(14), n형 AlGaAs층(16), p형 AlGaAs층(18), n형 AlGaAs층(20)이 순차 적층되어 있다. AlGaAs층(20)상에는, 음극 전극(22)이, AlGaAs층(18)상에는 게이트 전극(24)이, GaAs 기판의 이면에는 양극 전극(26)이 형성되어 있다.

이 예에서는, p형 GaAs 기판상에 버퍼층을 개재하여 p형층, n형층, p형층, n형층의 순으로 적층되어 있지만, n형 GaAs 기판상에, 버퍼층을 개재하여 n형층, p형층, n형층, p형층의 순으로 적층되는 경우에는, 최상층의 전극은 양극 전극, 최하부의 전극은 음극 전극이 된다.

본 발명자들은, 이와 같은 구조의 발광 사이리스터를 어레이형으로 배열하 고, 배열된 이 발광 사이리스터간에, 적당한 상호 작용을 갖게 함으로써, 자기 주사 기능을 실현할 수 있는 것을 상기 공개 공보에 있어서 개시하여, 광프린터용 광원으로서 실장상 간편하고, 발광 소자의 배열 피치를 상세하게 할 수 있고, 또한, 콤팩트한 자기 주사형 발광 장치를 제작할 수 있는 것 등을 나타내었다.

이상과 같은 구조의 발광 사이리스터에 있어서, GaAs 버퍼층과, 이 버퍼층상의 AlGaAs층의 계면에서는, Al 조성이 크게 변화하는, 예를 들면 Al 조성 0으로부터 Al 조성 0.35로 변화하기 때문에, 격자 정수의 변화는 작지만, 이 급격한 변화에 의해, 이 계면에서 격자가 흐트러지거나, 또는 에너지 밴드의 큰 변형이 생긴다. 이로서, 계면에서의 격자 부정합이 커지고, 전위가 발생한다. 또한 계면에서의 에너지 갭이 커지고, 접합에 의해 에너지 밴드의 변형이 커진다.

이상과 같은 점에서, GaAs 기판상에 GaAs 버퍼층을 개재하여 AlGaAs층을 성장시켜서 형성된 발광 사이리스터에서는, GaAs 버퍼층과 AlGaAs층의 계면에서, 격자 부정합에 따른 격자 결함의 유발, 또한 불명료한 불순물 준위의 형성 등에 의해, 예를 들면 임계 전류치, 보유 전류의 증가에 의해 디바이스 특성이 열화된다는문제가 있었다. 또한 이 계면 부근에서의 캐리어 킬러가 되는 결함의 발생에 의해, 외부 양자 효율이 저하하여 발광 광량이 저하하는 문제점도 있었다.

또한, 도 2에 도시하는 바와 같이 n형 AlGaAs층(20)상에는, 음극 전극(22)과의 음의 접촉을 취하기 위해서 n형 GaAs층(28)이 형성되는 경우가 있다. 또한, 도 2에 있어서, 도 1과 같은 요소에는 동일한 참조 번호를 붙여 도시하고 있다. 이와 같이, 종래의 발광 사이리스터에서는, 전극과의 음의 접촉의 용이성, 재료계의 간 이화를 위해서, 최상층 재료에 GaAs를 사용하고 있었다. 발광 사이리스터의 발광 파장은 약 780㎚이므로, 최상층에 GaAs층을 사용하면 그 흡수단 파장이 약 860㎚이므로, 발광한 빛이 최상층(28)을 통과하는 동안에 일어나 광량 저하가 생긴다.

GaAs층(28)에 의한 광흡수량을 작게 하기 위해서는, GaAs층의 막두께를 얇게 하면 좋지만, 막두께가 얇으면, 또한 다음과 같은 문제가 생긴다. 즉, 음의 전극으로 하기 위해서는, 전극 재료와 GaAs의 합금화가 필요해지지만, 열처리에 의한 원자의 이동거리가 크고, GaAs층(28)의 하층인 AlGaAs층(20)에까지 전극 재료의 합금화 영역이 달한다. 그 결과, AlGaAs의 결정성이 흐트러져서, 빛의 산란 등의 원인이 된다.

도 3은, 297K에 있어서의 n형 GaAs층의 광흡수 스팩트럼을 도시하는 그래프이다. 세로축은 흡수 계수(α)를, 가로축은 광자 에너지를 나타내고 있다. 빛의 흡수량은,

1-e^-αt(단, t는 막두께)

로 표시된다. 이 그래프로부터, 780㎚의 파장의 빛에 대한 흡수 계수는 약 1.5×10⁴인 것을 알 수 있다. 막두께(t)를, 0.02㎛로 하여, 상기 식으로부터 흡수량을 단순 계산하면, 발광 광량의 저하는 3 내지 4%인 것을 알 수 있다. 막두께의 흔들임이나 합금화에 의한 원자 배열의 흐트러짐, 조성의 변화 등이 생기면, 흡수량의 저하가 일어난다.

도 4는, GaAs 기판(10)상에 GaAs 버퍼층(12)을 갖고, 또한 최상층에 GaAs 층(28)을 갖는 발광 사이리스터를 도시한다. 또한, 도 4에 있어서, 도 1 및 도 2와 동일한 요소에는, 동일한 참조 번호를 붙여 도시하고 있다.

일반적으로, pnpn 구조의 발광 사이리스터는, 도 5에 도시하는 바와 같이, 기판측의 pnp 트랜지스터(44)와 기판은 반대측의 npn 트랜지스터(46)와의 조합이라고 생각된다. 즉, 양극이 pnp 트랜지스터(44)의 이미터(emitter)에, 음극이 npn 트랜지스터(46)의 이미터에, 게이트가 npn 트랜지스터(46)의 베이스에 각각 상당한다. 각각의 트랜지스터(44, 46)의 전류 증폭률의 조합에 의해서, 사이리스터의 보유 전류가 결정된다. 즉, 보유 전류를 작게 하기 위해서는, 각각의 트랜지스터의 전류 증폭률(α)을 크게 할 필요가 있다. 전류 증폭률(α)은, 이미터 주입 효율(γ), 수송 효율(β), 컬렉터 접합 애벌란시(avalanche) 증배율(M), 고유 컬렉터 효율(α^*)의 곱으로 주어진다. 이 중, 이미터 주입 효율(γ)을 크게 하기 위해서는, 이미터의 불순물 농도는 베이스의 불순물 농도보다도 높게 설계된다.

p형 불순물인 Zn의 확산 속도는 대단히 빠르고, 에피택시얼(epitaxial) 성막 중에도 n형의 반도체층으로 확산되어, n형 불순물을 보상한다. 이 때문에, 양극층(GaAs층(12) 및 AlGaAs층(14))의 Zn 농도가 n형 게이트층(AlGaAs층(16))의 불순물 Si의 농도보다도 크면, 양극층과 게이트층의 계면 부근의 Si가 거의 보상되어, 트랜지스터의 수송 효율(β)이 저하된다. 또한, 비발광 중심을 만들어, 발광 효율 저하를 초래한다는 문제가 있다.

본 발명의 목적은, GaAs 기판상에 GaAs 버퍼층을 개재하여 AlGaAs층을 성장시켜서 형성된 발광 사이리스터에 있어서, 발광 효율을 개선한 발광 사이리스터를 제공하는 것에 있다.

본 발명의 다른 목적은, 최상층 재료에 GaAs를 사용한 발광 사이리스터에 있어서, 발광 효율을 개선한 발광 사이리스터를 제공하는 것에 있다.

본 발명의 또 다른 목적은, n형 게이트층의 불순물이 Zn인 발광 사이리스터에 있어서, 발광 효율을 개선한 발광 사이리스터를 제공하는 것에 있다.

본 발명의 또 다른 목적은, 이상과 같은 발광 사이리스터를 사용한 자기 주사형 발광 장치를 제공하는 것에 있다.

본 발명의 제 1 실시예는, GaAs 기판상의 GaAs 버퍼층의 위에, p형 및 n형의 AlGaAs층이 교대로 적층된 pnpn 구조 발광 사이리스터에 있어서, 상기 GaAs 버퍼층의 바로 위의 AlGaAs층은 Al의 조성이 계단 형상으로 커지도록 변화하고 있거나, 또는, Al의 조성이 연속적으로 커지도록 변화하고 있는 것을 특징으로 하는 발광 사이리스터이다.

이러한 발광 사이리스터에서는, 상기 AlGaAs층의 Al 조성이 서서히 변화하고 있기 때문에, GaAs 버퍼층과 AlGaAs층의 계면에서의 격자 부정합에 따른 전위 등의 격자 결함을 저감할 수 있고, 또한 계면에서의 에너지 밴드의 극단적인 변형을 완화시킬 수 있다.

Al 조성을 서서히 변화시키는 대신에, 단일 또는 다중 양자 우물 또는 불균 일층을 사용한 불균일 초격자 구조 등의 삽입도 효과가 있다고 생각된다. 이때 고반사 조건을 만족하는 양자 우물층 또는 초격자층으로 함으로써, 기판측으로의 빛이 양자 우물층 또는 초격자층에 의해 반사되기 때문에, 출사 광량의 향상도 기대할 수 있다.

또한, Al의 조성이 계단 형상으로 또는 연속적으로 변화하고 있는 AlGaAs층에서 미스피트(misfit) 전위가 발생할 우려가 있는 경우에는, 미스피트 전위의 전파를 정지시키기 위해서, AlGaAs층 내에 양자 우물층 또는 불균일 초격자 구조를 형성하여도 좋다.

본 발명의 제 2 실시예에 의하면, 최상층의 재료를, 흡수단 파장이 780㎚보다 짧은 재료, 예를 들면 InGaP, InGaAsP 또는 AlGAlnP로 함으로써, 최상층에서의 광흡수를 잃을 수 있다. 이 재료는, GaAs 기판에 대하여 격자 정합하고 있는 것이 바람직하다. 이와 같이, 발광 사이리스터의 발광 파장보다 짧은 파장역에 흡수단 을 갖는 재료를 최상층에 사용함으로써, 출사광의 최상층에서의 광흡수를 없애고, 외부 양자 효율을 높일 수 있다.

본 발명의 제 3 실시예에 의하면, pnpn 구조의 발광 사이리스터에 있어서, 적어도 n게이트층에 가까운 양극층의 부분의 불순물의 농도를, n게이트층의 불순물의 농도보다 낮게 한 것을 특징으로 한다.

pnpn 구조의 발광 사이리스터가, 예를 들면, p형 기판상에, p형의 제 1 층, p형의 제 2 층, n형의 제 3 층, p형의 제 4층, n형의 제 5층, n형의 제 6층이 에피택시얼 성장되어 있는 경우, 이러한 발광 사이리스터는, 기판측의 pnp 트랜지스터 와 기판은 반대측의 npn 트랜지스터의 조합이다.

본 발명에 의하면, 제 1 층, 제 2 층의 불순물 농도를, 제 3 층의 불순물 농도 이하로 함으로써, 제 1 층, 제 2 층으로부터 제 3 층으로의 불순물 확산을 제한한다. 또한, pnp 트랜지스터의 이미터 베이스 접합은 헤테로 접합되어 있기 때문에, 이미터의 불순물 농도가 베이스의 불순물 농도보다도 낮아져도 이미터 주입 효율(γ)은 거의 영향을 받지 않고, 거의 1을 유지할 수 있다.

또한 본 발명에 의하면, 발광 사이리스터를 발광 소자로서 사용함으로써, 이하와 같은 구조의 자기 주사형 발광 장치를 실현할 수 있다.

제 1 구조는, 발광 동작을 위한 임계 전압 또는 임계 전류의 제어 전극을 갖는 발광 소자를 복수 개 배열하여, 각 발광 소자의 상기 제어 전극을 그 근방에 위치하는 적어도 하나의 발광 소자의 제어 전극에, 상호 작용 저항 또는 전기적으로 1 방향성을 갖는 전기 소자를 통해서 접속하고, 각 발광 소자의 발광을 제어하는 전극에, 전압 또는 전류를 인가하는 복수 개의 배선을 접속시킨 자기 주사형 발광 장치이다.

또한 제 2 구조는, 전송 동작을 위한 임계 전압 또는 임계 전류의 제어 전극을 갖는 전송 소자를 복수 개 배열하여, 각 전송 소자의 상기 제어 전극을 그 근방에 위치하는 적어도 하나의 전송 소자의 제어 전극에, 상호 작용 저항 또는 전기적으로 1 방향성을 갖는 전기 소자를 통해서 접속하는 동시에, 각 전송 소자에 전원 라인을 전기적 수단을 사용하여 접속하고, 또한 각 전송 소자에 클록 라인을 접속하여 형성한 자기 주사 전송 소자 어레이와, 임계 전압 또는 임계 전류의 제어 전 극을 갖는 발광 소자를 복수 개 배열한 발광 소자 어레이로 이루어지고, 상기 발광 소자 어레이의 각 제어 전극을 상기 전송 소자의 제어 전극과 전기적 수단으로 접속하여, 각 발광 소자에 발광을 위한 전류를 주입하는 라인을 형성한 자기 주사형 발광 장치이다.

이러한 구조의 자기 주사형 발광 장치에 의하면, 외부 발광 효율이 좋고, 또한, 고정밀화, 컴팩트화, 저 비용화를 도모한 발광 장치를 실현할 수 있다.

이하, 본 발명의 실시예를 도면에 근거하여 상세하게 설명한다.

제 1 실시예

도 6은, 도 1에서 설명한 버퍼층을 갖는 종래의 발광 사이리스터의 문제를 해결한 본 발명의 1실시예를 도시하는 도면이다. GaAs 기판(10)상에 Al_xGa_1-xAs층을, Al 조성(x)을 0(GaAs)부터 서서히 0.35까지 계단 형상으로 증가시키면서, 에피택시얼 성장시키는 상태를 도시하고 있다. 또한, GaAs, AlGaAs의 도전형(n형, p형)에 관계 없이, 에피택시얼 성장 방법은 같기 때문에, 실시예에서는, 도전형을 구별하지 않고 설명한다.

GaAs 기판(10)의 위에, Al원료의 공급량을 바꾸어, Al 조성을 0, 0.1, 0.2, 0.3, 0.35처럼 변화시키면서 AlGaAs층을 에피택시얼 성장한다. 즉, Al 조성이 0인 GaAs층(12; 버퍼층), Al 조성이 0.1인 AlGaAs층(50-1), Al 조성이 0.2인 AlGaAs 층(50-2), Al 조성이 0.3인 AlGaAs층(50-3), Al 조성이 0.35인 AlGaAs층(50-4)을 순차, 에피택시얼 성장한다.

이와 같이 Al 조성이 계단 형상으로 증가된 4개의 AlGaAs층(50-1, 50-2, 50-3, 50-4)은 도 1의 AlGaAs층(14)에 상당하고 있다. 이 경우, GaAs 버퍼층(12) 내지 AlGaAs층(50-4)까지의 전체의 막두께는, 캐리어의 차폐 효율에 의해 설정한다.

이후의 공정은, 도 1의 종래 예와 동일하며, Al 조성이 0.35인 AlGaAs층을 순차 에피택시얼 성장한다.

제 2 실시예

도 7은, 도 1에서 설명한 버퍼층을 갖는 종래의 발광 사이리스터의 문제를 해결한 본 발명의 제 2 실시예를 도시하는 도면으로서, GaAs 버퍼층(12)상에 Al_xGa_1-xAs를, Al 조성(x)을 0에서 0.35까지 연속적으로 변화시키면서 에피택시얼 성장한다. 이러한 Al 조성의 변화는, 에피택시얼 성장시에, Al과 Ga의 공급량의 적어도 한쪽을 연속적으로 변화시킴으로써 실현된다.

이와 같이 하여, GaAs 기판(10)상의 GaAs 버퍼층(12)상에 Al 조성이 0에서 0.35까지 연속적으로 변화한 AlGaAs층(52-1)이 형성되고, 계속해서 Al 조성이 0.35인 AlGaAs층(52-2)이 형성된다.

이러한 2개의 AlGaAs층(52-1, 52-2)은, 도 1의 AlGaAs층(14)에 상당하고 있다.

이 경우, GaAs 버퍼층(12) 내지 AlGaAs층(52-2)까지의 전체의 막두께는, 캐 리어의 차폐 효율에 의해 설정한다.

이후의 공정은, 도 1의 종래 예와 같고, Al 조성이 0.35인 AlGaAs층을 순차 에피택시얼 성장한다.

이상과 같은 제 1 실시예 및 제 2 실시예와 같이, Al 조성을 서서히 변화시킴으로써, GaAs 버퍼층과 AlGaAs층의 계면에서의 격자 부정합에 따른 전위 등의 격자 결함을 저감할 수 있고, 또한 계면에서의 에너지 밴드의 극단적인 변형을 완화시킬 수 있다. 이로서 디바이스 특성으로의 영향을 경감시킨다.

제 1 또는 제 2 실시예의 발광 사이리스터의 임계 전류, 보유 전류, 광출력을 다음과 같은 방법으로 측정하였다. 도 8에 도시하는 바와 같이, 사이리스터(60)의 양극 전극(26), 음극 전극(64), 게이트 전극(66)을, 정전류원(68) 및 정전압원(70)에 접속하고, 정전류원(68)의 출력 전류(I_k)를 변화시켜서, 발광 사이리스터의 음극 전압(V_k)과 게이트 전류(I_g)를 측정하였다. 측정 데이터의 전형적인 예를 도 9에 도시한다. 도 9에 있어서, 게이트 전류(I_g)가 증가에서 감소로 반전하기 직전에 최대가 되는 전류를 구하여, 이것을 임계 전류로 하였다. 한편, 마찬가지로 정전류원(68)의 출력 전류(I_k; 발광 사이리스터(60)의 음극 전류와 같다)를 변화시키면서, 음극 전압(V_k)을 측정하였다. I_k-V_k 특성의 전형적인 예를 도 10에 도시한다. 보유 전류는, 음극 전압이 일정치(예를 들면 0.2V)를 넘는 점으로 정의하였다. 광출력은, 게이트 전극을 저항을 통해서 양극 전극에 접속하고, 출력 전 류(I_k)를 적당한 값(예를 들면 13mA)으로 설정하였을 때의 광출력을 포토 다이오드로 측정함으로써 얻었다. 15 내지 20개의 제 1 또는 제 2 실시예의 발광 사이리스터를 측정하여, 도 1의 종래의 발광 사이리스터와 비교한 바, 임계 전류는 평균으로 약 20% 감소하고, 보유 전류는 평균으로 약 15% 감소하였다. 광출력은 평균으로 약 10% 증가하였다.

제 3 실시예

도 11은, 도 1에서 설명한 버퍼층을 갖는 종래의 발광 사이리스터의 문제를 해결한 본 발명의 제 3 실시예를 도시하는 도면으로, GaAs 기판(10)상의 GaAs 버퍼층(12)의 위에, 양자 우물층(72)을 형성하고, 이 양자 우물층(72)상에 도 1의 종래 구조처럼, AlGaAs층(14), AlGaAs층(16)…을 에피택시얼 성장한 것이다. 이러한 양자 우물층은, 제 1 및 제 2 실시예의 Al 조성이 계단 형상으로 증가된 AlGaAs층 및 Al 조성이 연속적으로 변화한 AlGaAs층과 같은 작용을 하여, GaAs 버퍼층과 AlGaAs층의 계면에서의 격자 부정합에 따른 전위 등의 격자 결함을 저감할 수 있으며, 또한 계면에서의 에너지 밴드의 극단적인 변형을 완화시킬 수 있다.

본 실시예에 있어서의 양자 우물층은, GaAs 버퍼층(12)과 AlGaAs층(14)의 계면이 아니라, AlGaAs층(14) 내에 형성하여도 좋다. 또한, 양자 우물층 대신에, 불균일 초격자 구조를 사용하여도 같은 효과를 얻을 수 있다.

제 4 실시예

상술한 제 1 및 제 2 실시예의 Al 조성이 계단 형상 또는 연속적으로 변화한 AlGaAs층에서는, 격자 부정합에 기인하여 발생하는 미스피트 전위가, 이 AlGaAs층을 전파하여 상층까지 도달하여, 사이리스터 특성에 영향을 줄 우려가 있다. 이러한 미스피트 전위의 전파를 저감 또한 정지하도록 한 실시예를 이하에 설명한다.

도 12에 도시하는 실시예에서는, 도 6의 구조에 있어서, AlGaAs층(50-4) 내에 양자 우물층 또는 불균일 초격자 구조(74)를 형성하고 있다. 이로서, 미스피트 전위의 전파를 정지할 수 있다.

도 13에 도시하는 실시예에서는, 도 7의 구조에 있어서, AlGaAs층(52-2) 내에 양자 우물층 또는 불균일 초격자 구조(76)를 형성하고 있다. 이로서 미스피트 전위의 전파를 정지할 수 있다.

제 5 실시예

도 14는, 도 2에서 설명한, 최상층에 GaAs층을 사용한 종래의 발광 사이리스터의 문제를 해결한 본 발명의 발광 사이리스터의 개략 단면도이다. 구조는, 도 2의 종래 예와 같지만 최상층의 GaAs층을, GaAs 기판에 대하여 격자 정합하는 InGaP로 이루어지는 층(80)으로 교체한 것이다.

In_1-xGa_xP의 경우, GaAs에 격자 정합하는 것은 조성(x)이 약 0.5일 때이다. InGaP의 성장에는 MOCVD를 사용하였다. In 원료로서는 트리 메틸 인듐(TMI), Ga 원료로는 트리 메틸 갈륨(TMG), P 원료로는 포스핀(phosphine)을 사용하였다. 성장 조건은 사용하는 반응로의 구조에 의존하기 때문에, 원하는 조성(x=0.5)을 얻기 위해서는, 조건 제시가 필요하다. 감압 성장법을 이용하는 경우, 성장 온도는 600 내지 700C로 하였다. III족 원료 공급몰비(TMG/TMI)는, 혼정비(混晶比; x/1-x)에 비례하는 것으로서 결정하였다. n형 InGaP를 얻기 위한 도펀트로서는 셀렌을 사용하고, 셀렌의 원료로는 셀렌화 수소를 사용하였다.

광학 특성의 평가를 위해서, GaAs 기판상에 단층의 InGaP를 성장하여 측정 시료로 하였다. 도 15는 실온에서 측정한 In_0.5 Ga_0.5 P의 포토 루미네선스 강도를 도시하고 있다. 발광 중심 파장은 약 660㎚이다. 도 16은 같은 In_0.5 Ga_0.5 P층의 광흡수 스팩트럼을, GaAs(도 3)와 비교하여 도시하고 있다. In_0.5 Ga_0.5 P의 흡수단 파장은 약 650㎚(0.9eV)이고, 780㎚의 파장의 빛에 대한 흡수 계수는 10㎝^­1 이하로, GaAs의 1.5×10⁴㎝^­1과 비교하여 대폭 작은 값이 얻어졌다.

최상층의 음극층을 상기 InGaP층으로서, 발광 사이리스터를 제작하였다. InGaP층의 성장 방법은 상기와 같고, 그 이외의 제조 프로세스는 이미 개시되어 있는 GaAs층을 사용한 경우와 같다. 또한, InGaP층에 대한 음극 전극이 음의 접촉하기 위해서는, 음극 전극의 재료로 AuGeNi를 사용하였다.

광출력을 측정하기 위해서, 발광 사이리스터는 도 17과 같이 결선하였다. 발광 사이리스터(82)의 게이트 전극(84)은 저항(86)을 통해서 양극 전극(88)과 접속하고, 양극 전극(88)과 음극 전극(90) 사이에 정전류원(92)을 접속하고, 일정 음극 전류(예를 들면 10mA) 하에서의 광출력을 포토 다이오드에 의해 측정하였다.

얻어진 광출력은, GaAs층을 사용한 발광 사이리스터의 경우의 전형 값보다 평균으로 약 3% 증가하였다. 이로부터, In_0.5 Ga_0.5 P층의 흡수는 무시할 수 있는 정도인 것을 알 수 있다.

또한, 최상층의 재료로서, In_1­x Ga_x As_1­y P_y를 사용하는 경우, 흡수단 에너지가 큰 측의 조성(x, y)을 사용함으로써, 흡수 계수를 작게 할 수 있다. 이것을 설명하기 위해서, In_1-x Ga_x As_1­y P_y의 조성도를, 도 18에 도시한다. 실선은, 등에너지 갭(Eg)선을, 절선은 등격자 정수선을 나타낸다. 이 조성도에 의하면, 흡수단 에너지가 1.6eV를 도시하는 선(100)이 약 780㎚의 발광 파장에 상당하고 있다. 또한, 격자 정수 5.65Å는, GaAs의 격자 정수에 상당하고 있다. 따라서, 이 상태로부터, GaAs의 격자 정수와 같은 격자 정수를 갖는 조성 중 흑색 원으로 표시하는 점(102)으로부터, 고 에너지측의 조성을 사용함으로써, 흡수 계수를 작게 할 수 있는 것을 알 수 있다.

더욱이, 최상층의 재료로서, Al_x Ga_y In_1-x-y P를 사용하는 경우, GaAs와 격자 정합하도록 각각의 조성(x, y)를 선택할 필요가 있다. 도 19는, AlGAlnP의 격자 정수와 에너지 갭의 관계를 도시하는 그래프이다. 세로축은 격자 정수를, 가로축은 에너지 갭(Eg)을 나타낸다. 도면 중, 사선부(104)가 Al_x Ga_y In_1-x-y P를 취할 수 있는 조성 범위이지만, 이 중 GaAs와 격자 정합하는 것은 실선(106)으로 나타내지는 조성이다. 이 조성에서는, 에너지 갭은 780㎚의 파장에 대하여 충분히 큰 값이기 때문에, 흡수 계수는 GaAs와 비교하여 충분히 작다고 추정할 수 있다.

제 6 실시예

도 4에서 설명한 종래의 발광 사이리스터의 문제를 해결한 본 발명의 발광 사이리스터의 실시예를 설명한다.

도 4의 발광 사이리스터의 구조에 있어서, p형 GaAs층(12), p형 AlGaAs층(14)의 농도만을 변화시킨 발광 사이리스터를 제작하였다. 표 1에, 기판 및 각 층의 화합물, 막두께, 불순물, 불순물 농도를 나타낸다.

표1

층	재료	막두께 (nm)	불순물	불순물 농도(원자/cm3)
				No.1	No.2	No.3	No.4
층 28	GaAs	30	Si	3X1018	3X1018	3X1018	3X1018
층 20	Al0 .3Ga0 .7As	500	Si	3X1018	3X1018	3X1018	3X1018
층 18	Al0 .13Ga0 .87As	800	Zn	1X1017	1X1017	1X1017	1X1017
층 16	Al0 .13Ga0 .87As	200	Si	1X1018	1X1018	1X1018	1X1018
층 14	Al0 .3Ga0 .7As	500	Zn	2X1017	2X1018	5X1017	1X1018
층 12	GaAs	500	Zn	2X1017	2X1018	5X1017	1X1018
기판 10	GaAs		Zn

기판(10)은, GaAs로 이루어지고, 불순물은 Zn이다. 버퍼층(12)은, 두께 500㎚의 GaAs로 이루어지고, 불순물은 Zn이다. 양극층(14)은, 두께 500㎚의 Al_0.3 Ga_0.7 As로 이루어지고, 불순물은 Zn이다. n형 게이트층(16)은, 두께 200㎚의 Al_0.13 Ga_0.87 As로 이루어지고, 불순물은 Si이다. p형 게이트층(18)은, 두께 800㎚의 Al_0.13 Ga_0.87 As로 이루어지고, 불순물은 Zn이다. 음극층(20)은, 두께 500㎚의 Al_0.3 Ga_0.7 As로 이루어지고, 불순물은 Si이다. 음의 접촉층(28)은, 두께 30㎚의 GaAs로 이루어지 고, 불순물은 Si이다.

불순물 농도는, 표 1에 도시하는 바와 같이, 4종류인 No.1, No.2, No.3, No.4를 제작하였다. 표 1의 No.1, No.2, No.3, No.4에 있어서, 4개의 층(16, 18, 20, 28)의 불순물 농도는 동일하다. 즉, 층(16)의 Si의 불순물 농도는 1×10¹⁸/㎤, 층(18)의 Zn의 불순물 농도는 1×10¹⁷/㎤, 층(20)의 Si의 불순물 농도는 3×10¹⁸/㎤ 층(28)의 Si의 불순물 농도는, 3×10¹⁸/㎤이다.

한편, No.1에서는, 층(12, 14)의 Zn의 불순물 농도를, 2×10²⁷/㎤로 하였다. No.2에서는, 층(12, 14)의 Zn의 불순물 농도를, 2×10¹⁸/㎤로 하였다. No.3에서는, 층(12, 14)의 Zn의 불순물 농도를, 5×10¹⁷/㎤로 하였다. No.4에서는, 층(12, 14)의 Zn의 불순물 농도를, 1×10¹⁸/㎤로 하였다.

분명히, No.2, No.4의 경우에는, 층(12, 14)의 불순물 농도가, 층(16)의 Si의 불순물 농도 이하로는 되지 않는다.

이상의 No.1 내지 No.4의 불순물 농도를 갖는 발광 사이리스터에 대해서, 그 전류-광출력 특성을 조사하였다. 얻어진 전류-광출력 특성을 도 20에 도시한다. 층(12, 14)의 Zn 농도가 층(16)의 Si 농도보다 충분히 낮은 No.1의 발광 사이리스터에서는, 발광량이 가장 높아지고 있다. 또한, No.3의 발광 사이리스터에서는, 발광량이 다음으로 높아지고 있다. 그런데, 층(12, 14)의 Zn 농도가 층(16)의 Si 농도와 같거나, 또는 층(16)의 Si 농도보다도 낮은 No.4, No.2의 발광 사이리스터에서는, 발광량이 순차 낮아지고 있다. 이로부터, 층(12, 14)의 Zn 농도를 층(16)의 Si 농도보다 낮게 설정하면, 층(12, 14)에서 층(16)으로의 불순물 확산이 제한되는 결과, 발광 효율이 저하되지 않는 것을 알 수 있다.

제 7 실시예

제 6 실시예에서는, 층(12, 14)의 불순물 농도를, 층(16)의 불순물 농도보다 낮게 하면 효과가 있는 것을 나타내었지만, 층(12, 14)의 불순물 농도를 저하시키면, 이 층의 저항이 증대하여, 사이리스터의 성능에 영향을 준다. 이것을 피하기 위해서, 도 21에 도시하는 바와 같이, 제 6 실시예에 있어서 층(14)을 2개의 층(14-1, 14-2)으로 분할한 발광 사이리스터를 제작하였다. 각 층의 불순물 농도(설정 농도)는 표 2에 나타내는 바와 같이 설정하였다. 분할한 제 2 층 중, 상층(14-1)의 불순물 농도만 2×10¹⁶/㎤로 낮게 하고, 하층(14-2)은 2×10¹⁸/㎤로 하였다. 다른 층의 농도는 제 6 실시예와 같다.

성장 후의 각 층의 불순물 농도를 2차 이온 질량 분석법에 의해서 평가한 결과(실측 농도)를 표 2 중에 나타내었다. 평가 결과에 의하면, 상층(14-2)의 불순물 농도는 설정 농도(2×10¹⁶/㎤)보다 높은 4×10¹⁷/㎤로 되어 있는 것을 알 수 있다. 이것은 상층(14-2)의 성장 중에 Zn이 하층(14-1)으로부터 확산되었기 때문이다.

이 구조의 발광 사이리스터의 전류-광출력 특성 제 6 실시예의 N0.1과 거의 같았다. 따라서 층(14)의 층(16)에 가까운 부분의 불순물 농도가 낮으면 효과가 있는 것을 나타내었다.

표 2

층	재료	막두께 (nm)	불순물	불순물 농도(원자/cm3)
				설정농도	실제측정농도
층 28	GaAs	30	Si	3X1018	3X1018
층 20	Al0 .3Ga0 .7As	500	Si	3X1018	3X1018
층 18	Al0 .13Ga0 .87As	800	Zn	1X1017	1X1017
층 16	Al0 .13Ga0 .87As	200	Si	3X1018	3X1018
층 14-2	Al0 .3Ga0 .7As	100	Zn	2X1016	4X1017
층 14-1	Al0 .3Ga0 .7As	400	Zn	2X1018	2X1018
층 12	GaAs	500	Zn	2X1018	2X1018
기판 10	GaAs

이상의 2개의 실시예에서는, p형 기판을 사용한 경우를 도시하고 있지만, n형 기판의 경우도, 양극층의 불순물 농도를 n게이트층의 불순물 농도보다도 낮으면 좋다. 또한, 여기서는, 확산이 일어나기 쉬운 불순물 Zn에 대해서 설명하였지만, 본 발명은 다른 종류의 불순물에 대해서도 같은 효과가 있다. 즉, 제 5, 6층의 n형 불순물 농도에 대해서도 적용 가능하다.

제 8 실시예

이상과 같은 발광 사이리스터를 적용할 수 있는 자기 주사형 발광 장치의 3개의 기본 구조에 대해서 설명한다.

도 22는, 자기 주사형 발광 장치의 제 1 기본 구조의 등가 회로도이다. 발광 소자로서, 단면 발광 사이리스터… T_-2, T_-1, T₀, T₊₁, T₊₂…를 사용하고, 이들 발 광 사이리스터에는, 각각 게이트 전극… G_-2, G_-1, G₀, G₊₁, G₊₂…가 형성되어 있다. 각각의 게이트 전극에는, 부하 저항(R_L)을 통해서 전원 전압(V_GK)이 인가된다. 또한, 인접하는 게이트 전극은, 상호 작용을 만들기 위해서 저항(R_I)을 통해서 전기적으로 접속되어 있다. 또한, 발광 소자의 양극 전극에, 3개의 전송 클록(ψ₁, ψ₂, ψ₃) 라인이, 각각 3소자 걸러(반복되도록) 접속된다.

이 자기 주사형 발광 소자 어레이의 동작을 설명하면, 우선 전송 클록(ψ₃)이 하이 레벨이 되고, 발광 사이리스터(T₀)가 온되어 있는 것으로 한다. 이때 발광 사이리스터의 특성으로부터, 게이트 전극(G₀)은 영 볼트 가까이까지 내릴 수 있다. 전원 전압(V_GK)을 가령 5볼트로 하면, 부하 저항(R_L), 상호 작용 저항(R_I)으로 이루어지는 저항 네트워크로부터 각 발광 사이리스터의 게이트 전압이 결정된다. 그리고, 발광 사이리스터(T₀) 가까운 사이리스터의 게이트 전압이 가장 저하하고, 이후 순차로 사이리스터(T₀)로부터 떨어짐에 따라 게이트 전압(V(G))은 상승한다. 이것은 다음과 같이 나타낼 수 있다.

V(G₀)<V(G₊₁)= V(G_-1)<V(G₊₂)= V(G_-2)… (1)

이 게이트 전압의 차는, 부하저항(R_L), 상호 작용 저항(R_I)의 값을 적당히 선택함으로써 설정할 수 있다.

발광 사이리스터의 턴온 전압(V_ON)은, 다음 식으로 나타내는 바와 같이, 게이트 전압(V(G))보다 pn 접합의 확산 전위(V_dif)만큼 높은 전압이 되는 것이 알려져 있다.

V_ON≒ V(G)+V_dif………(2)

따라서, 양극에 인가하는 전압을 이 턴온 전압(V_ON)보다 높게 설정하면, 그 발광 사이리스터는 온하게 된다.

그런데 이 발광 사이리스터(T₀)가 온되어 있는 상태에서, 다음 전송 클록(ψ₁)을 하이 레벨로 한다. 이 클록(ψ₁)은 발광 사이리스터(T₊₁와 T_-2)에 동시에 가해지지만, 전송 클록(ψ1)의 하이 레벨의 전압의 값(V_H)을 다음 범위로 설정하면, 발광 사이리스터(T₊₁)만을 온시킬 수 있다.

V(G_-2)+V_dif>V_H> V(G₊₁)+V_dif………(3)

이것으로 발광 사이리스터(T₀, T₊₁)가 동시에 온하게 된다. 그리고 클록(ψ3)을 로 레벨로 하면, 발광 사이리스터(T₀)가 오프가 되어 온상태의 전송을 할 수 있게 된다.

위에서 설명한 바와 같은 원리로부터, 전송 클록(ψ₁, ψ₂, ψ₃)의 하이 레벨 전압을 차례로 서로 조금씩 겹치도록 설정하면, 발광 사이리스터의 온 상태는 순차 전송되어 간다. 이와 같이 하여, 본 발명의 자기 주사형 발광 장치를 실현할 수 있다.

도 23은, 자기 주사형 발광 장치의 제 2 기본 구조의 등가 회로도이다. 이 자기 주사형 발광 장치는, 발광 사이리스터의 게이트 전극간의 전기적 접속 방법으로서 다이오드를 사용하고 있다. 즉, 도 22의 회로의 상호 작용 저항(R_I) 대신에 다이오드(… D_-2, D_-1, D₀, D₊₁, …)를 사용한다. 다이오드는, 전기적으로 1 방향성을 갖기 때문에, 전송 클록 라인은, 2개로 좋고, 각 발광 사이리스터의 양극 전극에, 2개의 전송 클록(ψ₁, ψ₂) 라인이 각각 1소자 걸러 접속된다.

이 자기 주사형 발광 장치의 동작을 설명한다. 우선 전송 클록(ψ₂)이 하이 레벨이 되고, 발광 사이리스터(T₀)가 온되어 있는 것으로 한다. 이때 발광 사이리스터의 특성으로부터 게이트 전극(G₀)은 영 볼트 가까이까지 내릴 수 있다. 전원 전압(V_GK)을 가령 5볼트로 하면, 부하 저항(R_L), 다이오드(D)의 네트워크로부터 각 발광 사이리스터의 게이트 전압이 결정된다. 그리고, 발광 사이리스터(T₀)에 가까운 사이리스터의 게이트 전압이 가장 저하되고, 이후 차례로 발광 사이리스터(T₀)로부터 떨어짐에 따라 게이트 전압은 상승한다.

다이오드 특성의 1 방향성, 비대칭성으로, 전압을 내리는 효과는, 발광 사이리스터(T₀)의 우측 방향으로 밖에 작용하지 않는다. 즉 게이트 전극(G₊₁)은 G₀에 대 하여, 다이오드의 순방향 상승 전압(V_dif)만큼 높은 전압으로 설정되고, 게이트 전극(G₊₂)은 G₊₁에 대하여, 또한 다이오드의 순방향 상승 전압(V_dif)만큼 높은 전압으로 설정된다. 한편, 발광 사이리스터(T₀)의 좌측의 발광 사이리스터(T_-1)의 게이트 전극(G_-1)은, 다이오드(D_-1)가 역 바이어스로 되어 있기 때문에 다이오드(D_-1)에는 전류가 흐르지 않고, 따라서 전원 전압(V_GK)과 같은 전위가 된다.

다음 전송 클록(ψ₁)은, 가장 근접하는 발광 사이리스터(T₊₁, T_-1), 그리고 발광 사이리스터(T₊₃ 및 T_-3) 등에 인가되지만, 이 중에서, 가장 턴온 전압의 가장 낮은 사이리스터는 T₊₁로, 사이리스터(T₊₁)의 턴온 전압은 약 (G₊₁의 게이트 전압+V_dif)이지만, 이것은 V_dif의 약 2배이다. 다음으로 턴온 전압이 낮은 사이리스터는 T₊₃으로, V_dif의 약 4배이다. 발광 사이리스터(T_-1와 T_-3)의 턴온 전압은, 약 (V_GK+ V_dif)가 된다.

이상으로부터, 전송 클록(ψ₁)의 하이 레벨 전압을 V_dif의 약 2배에서 V_dif의 약 4배 사이로 설정하여 놓으면, 발광 사이리스터(T₊₁)만을 온시킬 수 있고, 전송 동작을 행할 수 있다.

도 24는, 자기 주사형 발광 장치의 제 3 기본 구조의 등가 회로도이다. 이 자기 주사형 발광 장치는, 전송부(40)와 발광부(42)를 분리시킨 구조이다. 전송 부(40)의 회로 구성은, 도 23에 도시한 회로 구성과 같고, 전송부(40)의 발광 사이리스터(… T_-1, T₀, T₊₁, T₊₂…)는, 이 실시예에서는 전송 소자로서 사용된다.

발광부(42)는, 기입용 발광 소자(… L_-1, L₀, L₊₁, L₊₂…)로 이루어지고, 이 각 발광 소자의 게이트는, 전송 소자(… T_-1, T₀, T₊₁, T₊₂…)의 게이트(G_-1, G₀, G₊₁…)에 접속되어 있다. 기입용 발광 소자의 양극에는, 기입 신호(S_in)가 더해져 있다.

이하에, 이 자기 주사형 발광 장치의 동작을 설명한다. 지금, 전송 소자(T₀)가 온상태에 있다고 하면, 게이트 전극(G₀)의 전압은, 전원 전압(V_GK)보다 저하하여, 거의 0볼트가 된다. 따라서, 기입 신호(S2n)의 전압이, pn 접합의 확산 전위(V_dif; 약 1볼트) 이상이면, 발광 소자(L₀)를 발광 상태로 할 수 있다.

이에 대하여, 게이트 전극(G_-1)은 약 5볼트이고, 게이트 전극(G₊₁)은 약 1볼트가 된다. 따라서, 발광 소자(L_-1)의 기입 전압은 약 6볼트, 발광 소자(L₊₁)의 기입 신호의 전압은 약 2볼트가 된다. 이로부터, 발광 소자(L₀)에만 기입할 수 있는 기입 신호(S_in)의 전압은, 약 1 내지 2볼트의 범위가 된다. 발광 소자(L₀)가 온, 즉 발광 상태에 들어 가면, 기입 신호(S_in)의 전압은 약 1 볼트로 고정되기 때문에, 다른 발광 소자가 선택되는 에러는 방지할 수 있다.

발광 강도는 기입 신호(S_in)에 흘리는 전류량으로 정해지고, 임의의 강도로 화상 기입이 가능해진다. 또한, 발광 상태를 다음 소자로 전송하기 위해서는, 기입 신호(S_in)의 전압을 한번 영 볼트까지 떨어뜨려서, 발광하고 있는 소자를 일단 오프로 하여 둘 필요가 있다.

본 발명에 의하면, 발광 효율을 개선한 발광 사이리스터를 제공할 수 있다. 또한, 본 발명에 의하면, 발광 소자를 어레이화하여 자기 주사 기능도 가함으로써, 외부 발광 효율을 높인 자기 주사형 발광 장치를 제공할 수 있다.

Claims (9)

1. p형의 양극층과,

   상기 p형의 양극층에 접하여 형성된 n형의 게이트층과,

   상기 n형의 게이트층에 접하여 형성된 p형의 게이트층과,

   상기 p형의 게이트층에 접하여 형성된 n형의 음극층을 구비하고,

   적어도 n게이트층에 가까운 양극층의 부분의 불순물의 농도를, n게이트층의 불순물의 농도보다 낮게 한 것을 특징으로 하는, 발광 사이리스터.
2. 제 1 항에 있어서,

   상기 양극층의 불순물은, Zn인 것을 특징으로 하는, 발광 사이리스터.
3. 제 1 항에 있어서,

   상기 양극층의 불순물은 Zn이고, 상기 n형의 게이트층의 불순물은 Si인 것을 특징으로 하는, 발광 사이리스터.
4. 발광 동작을 위한 임계 전압 또는 임계 전류의 제어 전극을 갖는 발광 소자를 복수 개 배열하고, 각 발광 소자의 상기 제어 전극을 그 근방에 위치하는 적어도 하나의 발광 소자의 제어 전극에, 상호 작용 저항을 통해서 접속하고, 각 발광 소자의 발광을 제어하는 전극에, 전압 또는 전류를 인가하는 복수 개의 배선을 접 속시킨 구조를 갖고,

   상기 발광 소자는 제 1 항 내지 제 3 항 중 어느 한 항에 기재되어 있는 발광 사이리스터인, 자기 주사형 발광 장치.
5. 발광 동작을 위한 임계 전압 또는 임계 전류의 제어 전극을 갖는 발광 소자를 복수 개 배열하여, 각 발광 소자의 상기 제어 전극을 그 근방에 위치하는 적어도 하나의 발광 소자의 제어 전극에, 전기적으로 1 방향성을 갖는 전기 소자를 통해서 접속하고, 각 발광 소자의 발광을 제어하는 전극에, 전압 또는 전류를 인가하는 복수 개의 배선을 접속시킨 자기 주사형 발광 장치에 있어서,

   상기 발광 소자는 제 1 항 내지 제 3 항 중 어느 한 항에 기재되어 있는 발광 사이리스터인, 자기 주사형 발광 장치.
6. 제 5 항에 있어서,

   상기 1 방향성을 갖는 전기 소자는 다이오드인, 자기 주사형 발광 장치.
7. 전송 동작을 위한 임계 전압 또는 임계 전류의 제어 전극을 갖는 전송 소자를 복수 개 배열하고, 각 전송 소자의 상기 제어 전극을 그 근방에 위치하는 적어도 하나의 전송 소자의 제어 전극에, 상호 작용 저항을 통해서 접속하는 동시에, 각 전송 소자에 전원 라인을 전기적 수단을 사용하여 접속하여, 또한 각 전송 소자에 클록 라인을 접속하여 형성한 자기 주사 전송 소자 어레이와,

   임계 전압 또는 임계 전류의 제어 전극을 갖는 발광 소자를 복수 개 배열한 발광 소자 어레이로 이루어지고,

   상기 발광 소자 어레이의 각 제어 전극을 상기 전송 소자의 제어 전극과 전기적 수단으로 접속하고, 각 발광 소자에 발광을 위한 전류를 인가하는 라인을 형성한 자기 주사형 발광 장치에 있어서,

   상기 발광 소자는 제 1 항 내지 제 3 항 중 어느 한 항에 기재되어 있는 발광 사이리스터인, 자기 주사형 발광 장치.
8. 전송 동작을 위한 임계 전압 또는 임계 전류의 제어 전극을 갖는 전송 소자를 복수 개 배열하고, 각 전송 소자의 상기 제어 전극을 그 근방에 위치하는 적어도 하나의 전송 소자의 제어 전극에, 전기적으로 1 방향성을 갖는 전기 소자를 통해서 접속하는 동시에, 각 전송 소자에 전원 라인을 전기적 수단을 사용하여 접속하여, 또한 각 전송 소자에 클록 라인을 접속하여 형성한 자기 주사 전송 소자 어레이와,

   임계 전압 또는 임계 전류의 제어 전극을 갖는 발광 소자를 복수 개 배열한 발광 소자 어레이로 이루어지고,

   상기 발광 소자 어레이의 각 제어 전극을 상기 전송 소자의 제어 전극과 전기적 수단으로 접속하고, 각 발광 소자에 발광을 위한 전류를 인가하는 라인을 형성한 자기 주사형 발광 장치에 있어서,

   상기 발광 소자는 제 1 항 내지 제 3 항 중 어느 한 항에 기재되어 있는 단 면 발광 사이리스터인, 자기 주사형 발광 장치.
9. 제 8 항에 있어서,

   상기 1 방향성을 갖는 전기 소자는 다이오드인, 자기 주사형 발광 장치.

Images