KR20140003124A - 반도체 발광 디바이스 - Google Patents

반도체 발광 디바이스 Download PDF

Info

Publication number
KR20140003124A
KR20140003124A KR1020120070831A KR20120070831A KR20140003124A KR 20140003124 A KR20140003124 A KR 20140003124A KR 1020120070831 A KR1020120070831 A KR 1020120070831A KR 20120070831 A KR20120070831 A KR 20120070831A KR 20140003124 A KR20140003124 A KR 20140003124A
Authority
KR
South Korea
Prior art keywords
light emitting
compound semiconductor
type region
semiconductor light
barrier layer
Prior art date
Application number
KR1020120070831A
Other languages
English (en)
Other versions
KR101369155B1 (ko
Inventor
안도열
Original Assignee
인텔렉추얼디스커버리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔렉추얼디스커버리 주식회사 filed Critical 인텔렉추얼디스커버리 주식회사
Priority to KR1020120070831A priority Critical patent/KR101369155B1/ko
Publication of KR20140003124A publication Critical patent/KR20140003124A/ko
Application granted granted Critical
Publication of KR101369155B1 publication Critical patent/KR101369155B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 효율의 감소를 최소화할 수 있는 동시에 저비용으로 생산이 가능하고 또한 p-도핑을 해결할 수 있는 반도체 발광 디바이스가 개시된다. 이러한 반도체 발광 디바이스는, n-타입 영역, 구리 블렌드 I-VII 화합물 반도체 발광층 및 p-타입 영역을 포함한다. 상기 n-타입 영역은 구리 블렌드 I-VII 화합물 반도체로 구성된다. 상기 구리 블렌드 I-VII 화합물 반도체 발광층은 상기 n-타입 영역에 접촉하도록 형성된다. 상기 p-타입 영역은 상기 구리 블렌드 I-VII 화합물 반도체 발광층과 접촉하며, 상기 n-타입 영역과 대향하도록 형성되고, III-V 화합물 반도체로 구성된다.

Description

반도체 발광 디바이스{SEMICONDUCTOR LIGHT GENERATING DEVICE}
본 발명은 발광 디바이스에 관한 것으로 보다 상세히 반도체 발광 소자에 관한 것이다.
발광 다이오드 등의 반도체 발광 소자는 환경 친화적이고, 저전력 구동이 가능하며, 또한 작은 사이즈로 구현 가능하다. 이러한 장점들로 인해서, 반도체 발광 소자가 개발된 이후, 이러한 반도체 발광 소자는 여러 분야에서 널리 사용되고 있다.
GaN 등 III-V족 질화물 반도체는 디스플레이 광원으로 상용화가 이루어졌으나 고출력, 고휘도 응용을 위해서는 높은 주입 전류 밀도에서의 급속한 발광 효율의 감소를 극복할 수 있는 해결 방안이 요구 되고 있다. 반면 II-V족/I-VII족 반도체는 질화물 반도체에 비해 발광효율이 높고 사파이어어 비해 가격이 저렴하고 대면적 기판이 가능한 ZnO 기판을 사용할 수 있지만 아직 소자 형성을 위한 p-도핑(doping)이 해결되지 않고 있는 실정이다.
본 발명이 해결하고자 하는 과제는, 발광 효율의 감소를 최소화할 수 있는 동시에 저비용으로 생산이 가능하고 또한 p-도핑을 해결할 수 있는 반도체 발광 디바이스를 제공하는 것이다.
이러한 반도체 발광 디바이스는, n-타입 영역, 구리 블렌드 I-VII 화합물 반도체 발광층 및 p-타입 영역을 포함한다. 상기 n-타입 영역은 구리 블렌드 I-VII 화합물 반도체로 구성된다. 상기 구리 블렌드 I-VII 화합물 반도체 발광층은 상기 n-타입 영역에 접촉하도록 형성된다. 상기 p-타입 영역은 상기 구리 블렌드 I-VII 화합물 반도체 발광층과 접촉하며, 상기 n-타입 영역과 대향하도록 형성되고, III-V 화합물 반도체로 구성된다.
이때, 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체는 CuCl, CuBr, CuI 또는 이들의 조합을 포함할 수 있다.
또한, 상기 III-V 화합물 반도체는 GaN, GaP, AlGaN, AlGaP, AlInGaN, AlInGaP 또는 이들의 조합을 포함할 수 있다.
한편, 이러한 반도체 발광 디바이스는, 상기 n-타입 영역과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 사이에 배치된 제 1 배리어층, 및 상기 p-타입 영역과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 사이에 배치된 제 2 배리어층 중 적어도 어느 하나를 더 포함할 수 있다.
이때, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수 있다.
보다 상세히, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 CuIBrCl 타입 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수 있다.
이와 다르게, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 3원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수 있다.
보다 상세히, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 CuICl 타입 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수 있다.
한편, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층에서 자발 분극 필드 및 압전 분극 필드가 반대 방향을 갖도록 구성된 재료 조성을 가질 수 있다.
한편, 상기 n-타입 영역은 실리콘(Si) 기판의 (111) 면 위에 형성될 수 있다.
이와 다르게, 이러한 반도체 발광 디바이스는, 상기 n-타입 영역과 접촉하고, 상기 n-타입 영역보다 높은 불순물 농도를 갖는 n-타입 접촉층을 더 포함하고, 상기 n-타입 접촉층은 실리콘(Si) 기판의 (111) 면 위에 형성될 수도 있다.
이러한 반도체 발광 디바이스는 상기 p-타입 영역에 연결된 투명 전극 및 상기 n-타입 영역에 연결된 금속 전극을 더 포함할 수 있다.
본 발명에 의한 반도체 발광 디바이스의 n-타입 영역과 발광층은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체를 포함하고, p-타입 영역은 III-V 화합물 반도체를 포함함으로써, 고출력, 고휘도 응용을 위해서는 높은 주입 전류 밀도에서의 급속한 발광 효율의 감소를 극복할 수 있으며, p-도핑 문제를 해결할 수 있다.
또한, 또한, 사파이어어 비해 가격이 저렴하고 대면적 기판이 가능한 ZnO 기판을 사용할 수 있게 되어 제조단가를 낮출 수 있다.
또한, 상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층에서 자발 분극 필드 및 압전 분극 필드가 반대 방향을 갖도록 구성된 재료 조성을 가짐으로써, 내부 양자 효율을 보다 향상시킬 수 있다.
도 1은 본 발명의 예시적인 일 실시예에 의한 반도체 발광 디바이스의 예시적인 단면도이다.
도 2는 도 1에서 개시된 반도체 발광 디바이스의 제조과정을 설명하기 위한 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에서 막(또는 층) "위에 형성된다", "상에 형성된다"는 의미는 접촉되도록 직접 형성되는 것 이외에, 그 사이에 다른 막 또는 다른 층이 형성될 수도 있음을 의미하여, 막 또는 층 위에 "직접 형성된다"는 의미는 그 사이에 다른 층이 개재되지 못함을 의미한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 개시는, 특히 하나 이상의 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체(copper blend Ⅰ- Ⅶ compound semiconductor material barrier layer)로 구성되는 n-타입 영역과 활성층, III-V 화합물 반도체로 구성되는 p-타입 영역을 포함하는 하이브리드 타입의 반도체 발광 디바이스들에 관한 방법, 장치 및 시스템에 대한 것이다.
일반적으로, 발광 다이오드 또는 레이저 다이오드와 같은 발광 디바이스에 의해 방출된 컬러는 그것이 형성되는 반도체 재료의 밴드갭에 의해 결정될 수 있다. 특히, 전자기 스펙트럼의 녹색, 청색, 자색 및 자외선 (UV) 부분들의 광은 적색 또는 황색광의 에너지보다 높은 에너지를 갖는다. 그러한 높은 에너지 광은 넓은 밴드갭, 즉 더 높은 에너지를 갖는 광자 (광의 기본 단위) 를 생성할 만큼의 충분한 밴드갭을 갖는 반도체 재료를 사용하여 생성될 수도 있다. "에너지 갭" 으로도 불리는, 밴드갭은 일반적으로 밸런스 밴드의 맨 위와 컨덕션 밴드의 맨 아래 사이의 에너지 차를 지칭하고 광의 발생을 초래할 수도 있는 전자-정공 재결합 프로세스 동안 전자가 더 높은 궤도에서 더 낮은 궤도로 떨어지면서 에너지를 방출할 때 광자 형태로 방출되는 에너지를 결정한다. 더 큰 에너지 감소는 더 높은 에너지 광자, 예를 들면, 전자기 스펙트럼의 녹색, 청색 또는 자외선 (UV) 부분들의 광을 방출할 수도 있다.
GaN과 같은 Ⅲ 족 질화물, 및 ZnSe 또는 ZnS과 같은 특정 II-VI 화합물은 예를 들면, 청색, 녹색 및/또는 UV 고 에너지 광을 생성할 수 있는 넓은 밴드갭 반도체 재료의 몇몇 예들이다. 본 개시는 발광 디바이스들을 형성하기 위하여, n-타입 영역과 활성층으로서, 그러한 종래의 넓은 밴드갭 반도체 재료를 대체할 수도 있는 Ⅰ- Ⅶ족 반도체의 사용을 고려하고, 또한, p-타입 영역으로서, p-도핑이 원활한 III-V족 반도체의 사용을 고려한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.
도 1은 본 발명의 예시적인 일 실시예에 의한 반도체 발광 디바이스의 예시적인 단면도이다.
도 1을 참조하면, 본 발명의 예시적인 일 실시예에 의한 반도체 발광 디바이스(5)는 n-타입 영역(캐소드, 14)과, p-타입 영역(애노드, 18) 사이에 배치된 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(활성층,10)을 포함할 수 있다. 이때, 상기 n-타입 영역(14)과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체를 포함하고, 상기 p-타입 영역(18)은 III-V 화합물 반도체를 포함한다.
보다 상세히, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)은 구리 (I) 염화물 (CuCl), 구리 (I) 브롬화물 (CuBr), 구리 (I) 요오드화물 (CuI) 또는 이들의 조합과 같은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체를 포함할 수도 있다.
구리 블렌드 Ⅰ- Ⅶ 화합물 반도체들의 일부의 밴드갭 에너지들은 표 1에 나타나 있다.
격자상수(옹스트롬) 밴드갭 에너지 (eV)
Si 5.43 1.1 (indirect)
CuCl 5.42 3.399
CuBr 5.68 2.91
CuI 6.05 2.95
그러한 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)은 상대적으로 큰 여기자 결합 에너지 (exciton binding energy), 예를 들면, Ⅲ 족 질화물의 것들에 비해 적어도 2배 더 큰 여기자 결합 에너지를 가질 수 있는데 이로 인해서 양자 효율을 향상시킬 수 있다. 특히, 큰 여기자 결합 에너지를 갖는 Ⅰ- Ⅶ 화합물 반도체들은 예를 들면, 가시 스펙트럼의 청색 영역의 광을 방출하는 발광 디바이스들에서 바람직한 강한 광 천이 (optical transition) 에 적합할 수도 있다. 여기자 결합 에너지는, 반대 전하를 갖는, 정공과 전자들의 상호작용의 척도이고, 정공-전자 재결합 프로세스의 강도를 예측하기 위해 사용될 수도 있다. 예를 들면, CuBr은 약 108meV의 여기자 결합 에너지를 갖는 것으로 알려져 있는데, 이는 ZnO의 여기자 결합 에너지 보다 더 높다. 결과적으로, Ⅰ- Ⅶ 화합물 반도체 기반 발광 디바이스들은 Ⅲ 족 질화물 또는 ZnO 기반 발광 디바이스들과 같은 종래 넓은 밴드갭 반도체들보다 더 큰 광 이득을 갖는 것으로 예상될 수도 있다.
하지만, Ⅰ- Ⅶ 화합물 반도체들을 포함하는 이들 넓은 밴드갭 반도체들은 압전 분극 (piezoelectric polarization) 또는 자발 분극 (spontaneous (voluntary) polarization) 과 같은 특성들을 나타낼 수도 있다. 압전 분극 및 자발 분극은 발광 디바이스를 형성하는 반도체 박막들 간의 격자 상수 차이 및 분극 특성 차이에 의해 생성될 수도 있다. 즉, 발광층들은 상이한 종류의 층들 간의 계면 응력으로부터 발생되는 변형 유도된 압전 효과들에 기인한 큰 내부 필드를 가질 수도 있다. 또한, 자발 분극은 예를 들면 발광층 자체의 이온도 (ionicity) 에 의해 야기될 수도 있다.
큰 내부 필드들은 Ⅰ- Ⅶ 화합물 반도체의 광 전기 특성에 영향을 미쳐서, 전자와 정공 사이의 큰 공간적 분리를 야기하고, 그에 의해 정공과 전자의 효율적인 방사 재결합을 방지하여 원하는 광을 생성할 수 있다. 따라서, Ⅰ- Ⅶ 반도체 재료로 형성된 발광 디바이스들에서 내부 효율을 증가시키기 위해, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10)에 존재할 수도 있는 내부 필드가 감소될 필요가 있을 수도 있다.
구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10) 의 경우에, 그러한 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10) 은 압축 변형되어 광 이득을 향상시킬 수도 있지만, 유도된 압전 효과는 내부 분극 필드 감소 스킴(internal polarization field reduction scheme)의 부재시 광 이득을 감소시킬 수도 있다. Ⅰ- Ⅶ 화합물 반도체로 형성된 발광 디바이스의 구조에서 내부 필드들의 형성의 제어는 발광 디바이스들을 광범위하게 다양한 응용에 적합하게 만드는 상이한 특성들에 이를 수도 있다. 내부 전기장의 방향은 통상적으로 변형 및 성장 배향(growth orientation) 에 의존할 수도 있다. 발광층에서 전체 분극은 자발 분극 및 압전 분극의 합일 수도 있다.
다시 도 1를 참조하면, 제 1 배리어층(12)은 n-타입 영역(14) 과 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10) 사이에 배치되어 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 전체 분극을 감소시킬 수도 있는데, 이는 결국 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서의 내부 필드를 감소시켜, 반도체 발광 디바이스(5) 의 양자 효율을 증가시킨다. 또한, 도 1에 도시된 바처럼, 제 2 배리어층 (13)은 p-타입 영역(18)과 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10) 사이에 배치되어 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 전체 분극을 감소시킬 수도 있다.
제 1 실시형태에 따르면, 제 1 배리어층(12) 및/또는 제 2 배리어층(13)은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료로 구성될 수도 있다. 예를 들면, 제 1 배리어층(12) 및/또는 제 2 배리어층(13)은 4원 재료 (quaternary material), 예를 들면, CuIBrCl 타입 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료로 구성될 수도 있다.
이와 다르게, 제 1 배리어층(12) 및/또는 제 2 배리어층(13)은 3원 재료 (ternary material), 예를 들면, CuICl 타입 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료로 구성될 수도 있다.
제 1 실시형태에 따르면, 제 1 배리어층(12) 및/또는 제 2 배리어층(13)은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 자발 분극 필드 및 압전 분극 필드가 반대 방향을 갖도록 하는 재료 조성을 가질 수도 있다. 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10)에서 자발 분극 필드 및 압전 분극 필드는, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 내부 필드 ("탈분극") 을 감소 또는 상쇄시킬 수 있는 특정 조성들 (예를 들면, 몰분율의 다양한 성분들)을 선택하는 것에 의해 반대 방향을 갖도록 배열되어, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 (10) 에서 변형을 생성할 수도 있다.
제 1 및/또는 제 2 배리어층(12, 13)의 조성들 (예를 들면, 몰 분율의 다양한 성분들)을 제어하는 것에 의해, 제 1 및/또는 제 2 배리어층(12, 13)의 격자 상수가 또한 자발 분극을 감소시키도록 제어될 수도 있다. 부가적으로, 제 1 및/또는 제 2 배리어층(12, 13)의 격자 상수는 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 격자 상수보다 약간 작거나 커서 자발 분극을 감소시킬 수 있다.
구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 내부 분극을 감소 또는 상쇄하기 위한 특정 몰분율을 선택하고 자발 분극을 감소시키기 위한 제 1 및/또는 제 2 배리어층(12, 13)의 특정 몰분율을 선택하는 방법에 대한 더 광범위한 논의가, 예를 들면, 박승환; 안도열; 및 김종욱의 (2008년 5월 2일자), Optical gain in InGaN/InGaAlN quantum well structures, Applied Physics Letters, 92, 171115 및 박승환 & 안도열의 (2009년, 2월 27일자), Internal field engineering in CdZnO/MgZnO quantum well structures, Applied Physics Letters, 94, 083507에서 설명될 수 있다. 위에서 언급된 공개물들 양자 모두의 내용 전부가 참조에 의해 여기에 명시적으로 원용된다. 예를 들면, 그러한 방법들은, 특정 몰분율의 제 1 및/또는 제 2 배리어층(12, 13)을 선택하기 위하여 이용될 수도 있는데, 이는 CuIBrCl-타입 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료 또는 CuICl-타입 구리 3원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함할 수도 있다.
위에서 논의된 바처럼, 내부 필드의 탈분극은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 압전 및 자발 분극의 합의 상쇄에 기인할 수도 있다. 결과적으로, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 전기 및 광 특성이, 예를 들면, 실질적으로 감소되거나 실질적으로 0인 내부 필드를 갖는 것에 의해 향상될 수도 있다. 즉, 발광 디바이스(5)는 내부 필드의 감소 또는 제거에 기인한 광 매트릭스 엘리먼트의 강화의 결과로서 큰 광 이득을 가질 수도 있다.
구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 변형은 압축 또는 인장일 수도 있다. 압축 변형의 경우에서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)는 횡으로, 즉 웨이퍼의 평면에서, 압축된다. 인장 변형의 경우에서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)은 횡 방향을 따라 확장된다. 몇몇 실시형태들에서, 변형은 인장 변형일 수도 있다.
일 실시형태에 따르면, 발광 디바이스(5)는 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10) 및 제 1 및 제 2 배리어층(12, 13) 에 의해 구성되는 적어도 하나의 양자 우물 구조(30)를 포함할 수도 있다. 알려진 바처럼, 양자 우물 구조(30)는 반도체 박층의 밴드갭 보다 더 넓은 밴드갭의 반도체층들 사이에 반도체 박층을 끼워 형성될 수도 있다. 반도체 박층은 "우물층 (well layer)"으로 지칭될 수도 있고, 더 넓은 밴드갭의 반도체층들은 "배리어층들"로 지칭될 수도 있다. 다중 양자 우물 구조는, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)을 제 1 또는 제 2 배리어층(12, 13)으로 교번하는 것과 같이, 폭좁은 밴드갭의 반도체층들과 넓은 밴드갭의 반도체층들을 교번해 적층하여 형성될 수도 있다. 몇몇 실시형태들에서, 양자 우물 구조(30)는 3개 이상의 양자 우물들을 포함할 수도 있고, 몇몇 실시형태들에서, 5개 내지 7개 의 양자 우물들이 제공될 수도 있다. 우물들의 수는, 발광 디바이스의 전체 전력 출력을 증가시키기 위하여 증가될 수도 있다.
몇몇 실시형태들에서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 두께는 약 10 내지 약 50 옹스트롬일 수도 있다. 특정 실시형태들에서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)의 두께는 약 20 옹스트롬일 수도 있고 제 1 및/또는 제 2 배리어층들(12, 13)의 두께는 약 100 옹스트롬일 수도 있다. 양자 우물 구조 (30)의 두께는 약 30옹스트롬 내지 약 250 옹스트롬일 수도 있다. 양자 우물 또는 양자 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 성분들의 몰분율은 발광 디바이스(5)의 원하는 파장 방출을 달성하기 위하여 조정될 수도 있다.
그 구조, 양자 역학, 및 발광 디바이스들의 양자 우물 구조들의 작동에 대한 더 광범위한 논의는 예를 들면, E. Fred Schubert의, Light-Emitting Diodes, 2nd Edition (2006, Cambridge University Press), Sze의, Physics of Semiconductor Materials, 2d Edition (1981, John Wiley & Sons, Inc), 및 Sze의, Modern Semiconductor Device Physics (1998, John Wiley & Sons, Inc) 에서 설명될 수도 있다. 이들 원리들은 일반적으로 이 기술분야에서 잘 이해되어 있으므로 청구항의 요지를 설명하고 뒷받침하는데 필요한 것 이외에 여기에서 반복되지 않을 것이다.
몇몇 실시형태들에서, 제 1 배리어층(12) 및/또는 제 2 배리어층(13) 및 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10), 즉, 양자 우물층은 비도핑될 수도 있다(즉, 실리콘 또는 마그네슘과 같은 불순물로 의도적으로 도핑되지 않을 수도 있다). 다른 실시형태들에서, 제 1 및/또는 제 2 배리어층(12, 13)은 불순물들로 도핑될 수도 있다. 예를 들면, 그러한 불순물들은 아연(Zn), 마그네슘(Mg), 또는 그밖에 유사한 것을 포함할 수도 있는 n-타입 도편트를 포함할 수도 있거나, 또는 산소(O), 황(S), 셀레늄(Se), 또는 그밖에 유사한 것을 포함할 수도 있는 p-타입 도펀트를 포함할 수도 있다.
몇몇 실시형태들에서, n-타입 영역(14)은 Ⅰ- Ⅶ 화합물 반도체를 포함한다. 예를 들면, n-타입 영역(14)은 n-CuCl, n-CuBr, 또는 n-CuI를 포함할 수 있다.
한편, p-타입 영역(18)은 III-V 화합물 반도체를 포함한다. 예를 들면, p-타입 영역(18)은 GaN, GaP, AlGaN, AlGaP, AlInGaN, AlInGaP 또는 이들의 조합을 포함할 수 있다. Ⅰ- Ⅶ 화합물 반도체의 경우, p-도핑이 원할하지 않아, p-타입 영역(18)을 Ⅰ- Ⅶ 화합물 반도체로 구성하기 힘들다. 따라서, 본 발명의 실시예들에서, p-타입 영역(18)은 III-V 화합물 반도체를 이용하여 형성된다. 예컨대, 본 발명의 실시예들에서, p-타입 영역(18)은 p-AlGaP/GaP로 형성된다.
도 1에 도시된 몇몇 실시형태에서, n-타입 영역(14)은 실리콘(Si)으로 형성된 기판(20)의 (111) 면 위에 형성될 수도 있다. 사파이어와 같은 더 값비싼 종래 기판 재료와 비교하여 상대적으로 저렴한 실리콘(Si) 기판이 사용될 수도 있는데, 이는 실리콘의 격자 상수가, 상이한 결정 구조를 가지긴 했지만, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)을 형성하는 Ⅰ- Ⅶ 화합물 반도체의 격자 상수에 가깝기 때문이다. 예를 들면, Si가 다이아몬드 구조를 갖는 것으로 알려져 있는 한편, CuCl은 다이아몬드 구조를 갖는다. 특히, 실리콘(Si) 기판(20)의 (111) 면은, 기판(20) 상에 스택 (stack) 될 수도 있는, CuCl의 결정 구조에 적합할 수도 있으므로 발광 디바이스(5) 를 제조하는데 사용될 수도 있다. 즉, 표 1과 같이, CuBr/CuBrCl I-VII 족 반도체는 격자상수가 실리콘의 (111)면과 유사해 저렴한 대면적 기판위에 성장이 가능하다는 장점이 있다. 더욱이, 표 1에서 볼 수 있는 바와 같이, 실리콘(Si)의 격자 상수는 5.43옹스트롱으로서, 격자상수가 5.45옹스트롱이고 밴드갭이 큰 AlGaP/GaP와도 격자 상수가 유사해 p-type으로 doping 된 AlGaP/GaP와의 하이브리드(hybrid) 구조가 가능하다. 격자상수의 차이는 있지만 p-doped GaN와의 하이브리드 구조도 가능할 것으로 판단된다. 다른 실시형태들에서, 기판(20)은 사파이어, 벌크 갈륨 질화물 (bulk gallium nitride), 또는 그밖에 유사한 것을 포함할 수도 있다.
또 다른 실시형태에서, 발광 디바이스(5)는 부가적으로 p-타입 영역(18)에 연결된 투명 전극 (22)을 포함할 수도 있다. 투명 전극(22)은, 예로서, 인듐 주석 산화물 (예를 들면, 인듐 (Ⅲ) 산화물 (In2O3) 및 주석 (Ⅳ) 산화물 (SnO2) 의 조합), 아연 산화물 (ZnO), 그밖에 유사한 것 및/또는 이들의 조합을 포함할 수도 있다.
몇몇 실시형태들에서, 발광 디바이스(5)는 기판(20)과 n-타입 영역(14) 사이에 배치되고 n-타입 영역(14)의 불순물 농도보다 높은 불순물 농도를 갖는 n-타입 접촉층(16)을 포함할 수도 있다. 몇몇 실시형태들에서, n-타입 접촉층(16)은 Ⅰ- Ⅶ 화합물 반도체를 포함한다. 예를 들면, n-타입 접촉층(16)은 n+ CuCl, n+ CuBr, 또는 n+ CuI를 포함할 수도 있다.
또한, 금속 전극(24)은 n-타입 접촉층(16)에 연결될 수도 있다. 금속 전극 (24)은, 예로서, 알루미늄, 금, 백금, 은, 그밖에 유사한 것 및/또는 이들의 조합으로 형성될 수도 있다. 다르게는, 금속 전극(24)은 n-타입 영역(14)에 연결될 수도 있다. 예를 들면, 금속 전극(24)은, 발광 디바이스(5)가 n-타입 접촉층(16)을 포함하지 않을 수도 있는 경우 n-타입 영역 (14) 에 연결될 수도 있다.
결과적으로, 본 개시의 몇몇 실시형태들에 따라, 반도체 발광 디바이스의 n-타입 영역과 발광층은 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체를 포함하고, p-타입 영역은 III-V 화합물 반도체를 포함함으로써, 고출력, 고휘도 응용을 위해서는 높은 주입 전류 밀도에서의 급속한 발광 효율의 감소를 극복할 수 있으며, p-도핑 문제를 해결할 수 있다.
또한, 발광 디바이스들은 배리어층들의 조성을 제어하는 것에 의한 내부 필드 감소시킴에 의해 Ⅰ- Ⅶ 반도체로 형성될 수도 있다. 내부 필드가 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층(10)에서 감소 또는 상쇄될 수도 있기 때문에, 전자와 정공 사이의 공간상의 거리가 감소되어 전자-정공 재결합 프로세스를 향상시킬 수도 있다. 그러므로, 더 높은 에너지를 갖는 광의 방출이 높은 효율로 달성될 수 있다.
도 2는 도 1에서 개시된 반도체 발광 디바이스의 제조과정을 설명하기 위한 순서도이다.
도 2에서 개시된 반도체 발광 디바이스의 제조과정 및 여기에서 논의된 다른 반도체 발광 디바이스의 제조과정들은, 프로세싱 단계, 기능적인 작동들, 이벤트들 및/또는 행위 등으로서 기술될 수도 있는 다양한 기능적 블록들 또는 동작들을 설명한다. 당업자는 본 개시에 비추어 도 2에 도시된 기능 블록들에 대한 많은 대안들이 다양한 구현들에서 실시될 수도 있음을 인식할 것이다. 예를 들면, 도 2에 도시된 바처럼 반도체 발광 디바이스의 제조과정은 일 특정 순서의 블록들 또는 동작들을 포함하지만, 이들 블록들 또는 동작들이 제시된 순서는 청구항의 요지를 어느 특정 순서로 반드시 제한하지는 않는다. 마찬가지로, 도 2에 도시되지 않은 개재되는 동작들 및/또는 도 2에 도시되지 않은 부가적인 동작들이 채용될 수도 있고/있거나 도 2에 도시된 동작들의 몇몇이, 청구항의 요지의 범위를 이탈함이 없이 제거될 수도 있다.
도 1 및 도 2를 참조하면, 먼저, 단계(S210) 에서, 기판(20)이 제공될 수도 있다. 이때, 기판(20)은 앞서 설명한 바와 같이, 실리콘 기판이 사용될 수 있으며, 바람직하게 (111)면이 노출된 실리콘 기판이 사용될 수 있다.
단계(S220)에서, n-타입 접촉층(16)이 기판(20)상에 성막될 수도 있다. n-타입 접촉층(16)은 MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor phase epitaxy), ALE (atomic layer epitaxy), 및/또는 그밖에 유사한 방법들을 통해 성막될 수도 있다.
단계(S230)에서, n-타입 영역(14)이 n-타입 접촉층(16) 상에 성막될 수도 있다. n-타입 영역(14)은 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다.
단계(S240)에서, 제 1 배리어층(12)이 n-타입 영역(14)상에 성막될 수도 있다. 제 1 배리어층(12)이 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다.
단계(S250)에서, 반도체 발광층(10)이 제 1 배리어층(12) 상에 성막될 수도 있다. 반도체 발광층(10)이 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다.
단계(S260)에서, 제 2 배리어층(13)이 반도체 발광층(10) 상에 성막될 수도 있다. 제 2 배리어층(13)이 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다. 반도체 발광층(10)은 제 1 반도체 재료를 포함할 수도 있고 제 1 및 제 2 배리어층들(12, 13)은 제 2 반도체 재료를 포함할 수도 있다. 일 예에서, 양자 우물은 제 1 반도체 재료의 반도체 발광층이 제 2 반도체 재료의 2개 배리어층들 간에 끼워지는 이중 헤테로구조를 포함할 수도 있다. 예를 들면, 하나의 그러한 이중 헤테로구조는, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체층 (예를 들면, CuCl, CuBr, 또는 CuI) 을 포함하는 제 1 반도체 재료의 반도체 발광층으로서, 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료 (예를 들면, CuIBrCl 또는 CuICl) 를 포함하는 제 2 반도체 재료의 2개 배리어층들 간에 끼워지는, 상기 제 1 반도체 재료의 반도체 발광층을 포함할 수도 있다.
단계(S270)에서, p-타입 영역(18)은 제 2 배리어층(13) 상에 성막될 수도 있다. p-타입 영역(18)은 MBE, MOCVD, HVPE, ALE 및/또는 그밖에 유사한 것을 통해 성막될 수도 있다. n-타입 영역(14) 및 p-타입 영역(18)은 반도체 발광층으로 전하 운반자들을 주입할 수 있는 p-n 접합을 정의할 수도 있다.
단계(S280)에서, 하나 이상의 전극들이 성막될 수도 있다. 예를 들면, 투명 전극(22)이 p-타입 영역(18) 상에 성막될 수도 있다. 또한, 금속 전극(24)이 n-타입 접촉층(16) 상에 (또는 다르게는 n-타입 영역(14) 상에) 성막될 수도 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
5: 반도체 발광 디바이스
10: 구리 블렌드 I-VII 화합물 반도체 발광층
12: 제1 베리어층 14: n-타입 영역
16: n-타입 접촉층 18: p-타입 영역
20: 기판 22: 투명 전극
24: 금속 전극 30: 양자 우물 구조

Claims (12)

  1. 구리 블렌드 I-VII 화합물 반도체로 구성되는 n-타입 영역;
    상기 n-타입 영역에 접촉하도록 형성된 구리 블렌드 I-VII 화합물 반도체 발광층; 및
    상기 구리 블렌드 I-VII 화합물 반도체 발광층과 접촉하며, 상기 n-타입 영역과 대향하도록 형성되고, III-V 화합물 반도체로 구성되는 p-타입 영역;
    을 포함하는 반도체 발광 디바이스.
  2. 제1항에 있어서,
    상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체는 CuCl, CuBr, CuI 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
  3. 제1항에 있어서,
    상기 III-V 화합물 반도체는 GaN, GaP, AlGaN, AlGaP, AlInGaN, AlInGaP 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
  4. 제1항에 있어서,
    상기 n-타입 영역과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 사이에 배치된 제 1 배리어층; 및
    상기 p-타입 영역과 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층 사이에 배치된 제 2 배리어층;
    중 적어도 어느 하나를 더 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
  5. 제4항에 있어서,
    상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
  6. 제4항에 있어서,
    상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 CuIBrCl 타입 4원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
  7. 제4항에 있어서,
    상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 3원 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
  8. 제4항에 있어서,
    상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 CuICl 타입 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 재료를 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
  9. 제4항에 있어서,
    상기 제 1 배리어층 또는 상기 제 2 배리어층 중 적어도 하나는 상기 구리 블렌드 Ⅰ- Ⅶ 화합물 반도체 발광층에서 자발 분극 필드 및 압전 분극 필드가 반대 방향을 갖도록 구성된 재료 조성을 갖는, 반도체 발광 디바이스.
  10. 제1항에 있어서,
    상기 n-타입 영역은 실리콘(Si) 기판의 (111) 면 위에 형성되는 것을 특징으로 하는 반도체 발광 디바이스.
  11. 제1항에 있어서,
    상기 n-타입 영역과 접촉하고, 상기 n-타입 영역보다 높은 불순물 농도를 갖는 n-타입 접촉층을 더 포함하고,
    상기 n-타입 접촉층은 실리콘(Si) 기판의 (111) 면 위에 형성되는 것을 특징으로 하는 반도체 발광 디바이스.
  12. 제 1 항에 있어서,
    상기 p-타입 영역에 연결된 투명 전극; 및
    상기 n-타입 영역에 연결된 금속 전극을 더 포함하는 것을 특징으로 하는 반도체 발광 디바이스.
KR1020120070831A 2012-06-29 2012-06-29 반도체 발광 디바이스 KR101369155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120070831A KR101369155B1 (ko) 2012-06-29 2012-06-29 반도체 발광 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120070831A KR101369155B1 (ko) 2012-06-29 2012-06-29 반도체 발광 디바이스

Publications (2)

Publication Number Publication Date
KR20140003124A true KR20140003124A (ko) 2014-01-09
KR101369155B1 KR101369155B1 (ko) 2014-03-06

Family

ID=50139803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120070831A KR101369155B1 (ko) 2012-06-29 2012-06-29 반도체 발광 디바이스

Country Status (1)

Country Link
KR (1) KR101369155B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017039045A1 (ko) * 2015-09-01 2017-03-09 주식회사 페타룩스 반도체 발광 디바이스
WO2017073915A1 (ko) * 2015-10-29 2017-05-04 주식회사 페타룩스 Pn 접합 소자 및 이를 이용한 전자장치
WO2019146920A1 (ko) * 2018-01-29 2019-08-01 주식회사 페타룩스 전자소자 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783032B2 (ja) * 1993-01-28 1995-09-06 日本電気株式会社 2−6族化合物半導体p形電極構造
JP2006185985A (ja) 2004-12-27 2006-07-13 Sony Corp 発光デバイス及びその製造方法
GB2458443A (en) 2008-02-29 2009-09-23 Univ Dublin City Electroluminescent device
US8058641B2 (en) * 2009-11-18 2011-11-15 University of Seoul Industry Corporation Foundation Copper blend I-VII compound semiconductor light-emitting devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017039045A1 (ko) * 2015-09-01 2017-03-09 주식회사 페타룩스 반도체 발광 디바이스
WO2017073915A1 (ko) * 2015-10-29 2017-05-04 주식회사 페타룩스 Pn 접합 소자 및 이를 이용한 전자장치
WO2019146920A1 (ko) * 2018-01-29 2019-08-01 주식회사 페타룩스 전자소자 제조방법
US11355663B2 (en) 2018-01-29 2022-06-07 Petalux Inc. Method of manufacturing an electronic device

Also Published As

Publication number Publication date
KR101369155B1 (ko) 2014-03-06

Similar Documents

Publication Publication Date Title
TWI688120B (zh) 氮化物半導體發光元件
US8524517B2 (en) Copper blend I-VII compound semiconductor light-emitting devices
JP4341702B2 (ja) Iii族窒化物系半導体発光素子
TWI467802B (zh) 氮化物半導體發光元件
US20080217646A1 (en) Nitride semiconductor light emitting device
TWI569467B (zh) 半導體發光元件
JP7228176B2 (ja) Iii族窒化物半導体発光素子
US20160064598A1 (en) Ultraviolet light-emitting device
JP7209338B2 (ja) 半導体素子
US9318645B2 (en) Nitride semiconductor light-emitting element
CN104810442A (zh) 一种发光二极管外延片及其生长方法
KR101997020B1 (ko) 근자외선 발광 소자
KR100604423B1 (ko) 질화물 반도체 소자
KR101369155B1 (ko) 반도체 발광 디바이스
KR20140102422A (ko) 질화물계 반도체 발광소자
KR20140094807A (ko) 발광소자
KR20000024945A (ko) 더블클래딩-더블헤테로구조를 갖는 질화갈륨계 발광소자의 제작방법
KR100850778B1 (ko) 질화물 반도체 소자
KR100661606B1 (ko) 질화물 반도체 소자
JP6192722B2 (ja) オプトエレクトロニクス半導体ボディ及びオプトエレクトロニクス半導体チップ
KR102444467B1 (ko) 발광 다이오드
KR102206768B1 (ko) 반도체 발광 디바이스
JP5545272B2 (ja) Iii族窒化物半導体発光素子
JP2014003121A (ja) 窒化物半導体発光素子
KR101372845B1 (ko) 질화물계 반도체 발광소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee