WO2001005204A1 - Procede de fabrication d'une carte de circuits imprimes - Google Patents

Procede de fabrication d'une carte de circuits imprimes Download PDF

Info

Publication number
WO2001005204A1
WO2001005204A1 PCT/JP2000/004612 JP0004612W WO0105204A1 WO 2001005204 A1 WO2001005204 A1 WO 2001005204A1 JP 0004612 W JP0004612 W JP 0004612W WO 0105204 A1 WO0105204 A1 WO 0105204A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive paste
conductive
base material
wiring board
printed wiring
Prior art date
Application number
PCT/JP2000/004612
Other languages
English (en)
French (fr)
Inventor
Ryo Enomoto
Takashi Kariya
Hajime Sakamoto
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP19809399A external-priority patent/JP4331331B2/ja
Priority claimed from JP19809299A external-priority patent/JP2001024323A/ja
Priority claimed from JP34386299A external-priority patent/JP4433531B2/ja
Priority claimed from JP2000018172A external-priority patent/JP4545866B2/ja
Priority claimed from JP2000018171A external-priority patent/JP4545865B2/ja
Priority claimed from JP2000081391A external-priority patent/JP4776056B2/ja
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to EP00944386A priority Critical patent/EP1220588B1/en
Priority to US10/030,428 priority patent/US6889433B1/en
Priority to DE60030743T priority patent/DE60030743T2/de
Publication of WO2001005204A1 publication Critical patent/WO2001005204A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/085Using vacuum or low pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a method for manufacturing a printed wiring board (may be referred to as a “circuit board” in this specification), and in particular, to a printed wiring board suitable for manufacturing a multilayer printed wiring board. And a method for producing the same.
  • a general method of filling a conductive paste into a through hole for forming a through hole and an opening for forming a via hole is as follows.
  • the mixture containing the filler and the resin particles is mixed with a solvent, and the mixture is stirred to form a conductive paste.
  • a mask is placed at the position of the through hole or opening, and a squeegee is used thereon.
  • the opening is filled with a high-viscosity paste containing a relatively large amount of conductive filler.
  • the surface dents are small, but air is likely to be entrained during kneading and filling, and air bubbles are likely to remain in the filled conductive paste.
  • the surface dent becomes large.
  • the problem of surface dents also occurs when the squeegee removes the conductive paste in the center of the VH during the squeegee process when printing and filling the conductive paste inside the VH. obtain. Then, when the circuit boards are stacked together, the contact area between the conductive bumps of the circuit board and the conductive circuits of the circuit board stacked on the upper surface side is reduced, or the conductive bumps and the conductive circuits are stacked. There is a possibility that the adhesive may penetrate between them. Further, when the conductive paste contains a large amount of volatile solvent components, the same problem may occur because the volume is reduced at the stage of pre-curing the conductive bumps.
  • a conventional conductive paste uses a liquid epoxy resin as disclosed in, for example, Japanese Patent Application Laid-Open No. 10-63019. This is because a material having good fluidity is preferred to fill the conductive base into the small opening, and at the same time, it is to avoid using a solvent to prevent air bubbles from entering the opening. After the conductive paste is filled into the openings of the circuit board, it is pre-cured and cured to the B stage, and the process proceeds to the next processing step.
  • the conductive bump is to be made of a conductive paste
  • the conductive paste must be: (1) in a state of having appropriate hardness when the conductive bump is formed; During pressing, properties such as a softening temperature higher than the softening temperature of the adhesive bonding between the circuit boards and (3) a glass transition point higher than 150 ° C are required.
  • the conventional conductive paste does not satisfy the above properties, it has been difficult to use it for manufacturing conductive bumps.
  • the multilayer circuit board having the I VH structure is a circuit board having a structure in which V H for electrically connecting between conductor circuits is provided in each interlayer insulating layer constituting the laminate.
  • Such a circuit board is characterized in that the inner layer conductor circuit patterns or the inner layer conductor circuit patterns and the outer layer conductor circuit patterns are electrically connected by a VH (Bleed VH or blind VH) that does not penetrate the wiring board. It is.
  • the above-mentioned multilayer circuit board having the IVH structure is caused by using an uncured resin such as a glass epoxy prepreg in which an epoxy resin is impregnated into a glass cloth as an insulating resin base material in a manufacturing process thereof.
  • an uncured resin such as a glass epoxy prepreg in which an epoxy resin is impregnated into a glass cloth as an insulating resin base material in a manufacturing process thereof.
  • a copper foil is bonded to a pre-preda by hot pressing, and a plurality of circuit boards on which a conductive circuit is formed by etching the copper foil are laminated via an adhesive, and then the laminated circuit boards are collectively assembled.
  • the phenomenon that the position of VH shifts in the XY direction due to shrinkage of the cured resin was observed.
  • the core material is not a conventional insulating base material of an uncured resin but a resin base material of a cured resin, and one or both sides of the core material. It is a proposal for a single-sided circuit board or a double-sided circuit board connected with VH by forming a conductor circuit on the conductor circuit. Accordingly, a method for manufacturing a multilayer circuit board was provided (Japanese Patent Application No. 10-179921). However, this proposal still has the following issues to be solved. Was.
  • a through hole is provided in an insulating base material, a conductive paste is filled into the through hole by a method such as printing, and a filling VH is formed.
  • Conductive circuits were formed on both sides by etching the copper foil.
  • a first invention for solving the above-mentioned problem is a method of filling a predetermined amount of a conductive paste into an opening reaching a conductor circuit from one surface of an insulating base material, and then applying pressure under reduced pressure conditions. .
  • the second invention when the conductive paste is filled into the opening, first, a predetermined amount of a low-viscosity conductive paste is filled to form a first conductive layer, and a high-viscosity conductive paste is formed thereon.
  • This is a method of forming a second conductive layer by filling and filling the paste.
  • a third invention is a method in which a conductive bump formed after the conductive paste is cured has a non-concave surface side in contact with another printed wiring board.
  • an opening is formed by irradiating a laser from above the protective film in a state where the protective film is adhered to one surface of the insulating base material, and the conductive film is formed in the opening.
  • the protective film is peeled off to expose the conductive base, a semi-cured resin adhesive layer is formed on one surface of the insulating base material, and the resin adhesive layer is released.
  • the copper foil is heat-pressed to electrically connect the conductive paste and the copper foil, and then the copper foil is etched to form conductive circuits on both surfaces of the insulating base material.
  • a circuit board having a conductive circuit on one surface of a hard insulating base material and a filling VH reaching the conductive circuit formed in the insulating base material During the manufacturing process, at least the following steps (1) to (3), namely: (1) Conducting an etching process on an insulating base material with copper foil attached on one side to form a conductive circuit (2) a process of attaching a protective film to the other surface of the insulating substrate and irradiating a laser from above the protective film to form a non-through hole reaching the conductor circuit; (3) the non-penetrating process While or after filling the conductive paste in the holes, the insulating paste is pressurized with the conductive paste under a reduced pressure condition to make a filling VH for making an electrical connection with the copper foil. And a forming step.
  • a resin adhesive layer in a semi-cured state is formed on one surface of an insulating base material, a protective film is adhered on the resin adhesive layer, and laser irradiation is performed from the protective film.
  • laser irradiation is performed from the protective film.
  • the sixth invention is a method of filling an opening using a conductive paste containing a conductive filler and a binder obtained by dissolving a thermosetting resin solid at room temperature in a solvent.
  • the first to sixth inventions described above are, as described in claims 2 to 8 of the claims, the first invention and the second to sixth inventions.
  • the present invention can be carried out by appropriately combining the third invention with the third invention, and one of the second to sixth inventions can be carried out independently.
  • the filled conductive paste is filled with appropriate means under appropriate reduced pressure conditions. It is characterized by eliminating air bubbles mixed in the conductive paste by applying pressure.
  • a conductive paste made of at least one or more metal particles selected from silver, copper, gold, nickel, and solder can be used.
  • metal particles those obtained by coating the surface of metal particles with a dissimilar metal can also be used.
  • metal particles in which the surface of copper particles is coated with a noble metal selected from gold and silver can be used.
  • an organic conductive paste obtained by adding a thermosetting resin such as an epoxy resin or a phenol resin, or a thermoplastic resin such as polyphenylene sulfide (PPS) to metal particles can also be used.
  • a thermosetting resin such as an epoxy resin or a phenol resin
  • a thermoplastic resin such as polyphenylene sulfide (PPS)
  • the filling of the conductive paste into the opening can be performed by any method such as a method using printing using a metal mask or a method using a squeegee / dispenser.
  • the pressure reduction conditions and the pressure to be applied are determined according to the viscosity of the conductive paste, the type and amount of the solvent, the opening diameter and the depth of the through-hole and the via hole, and under such appropriate conditions.
  • Pressure application to the conductive paste can be performed, for example, using a known press device or a vacuum laminator for forming a dry film.
  • the conductive paste filled in the opening can be heated to increase its fluidity, thereby shortening the time for removing bubbles.
  • the method for filling a conductive paste according to the present invention can be applied to a case where a conductive paste is filled in a through hole.
  • the conductive paste is filled with one opening end of the through-hole closed, and the pressure is applied to the filled conductive paste by an appropriate pressurizing means under a reduced pressure condition.
  • pressure is applied to the conductive paste under the same reduced pressure condition to eliminate bubbles.
  • the method of filling the conductive paste according to the present invention is not limited to the method of filling the conductive paste into not only the through-holes and openings formed in the hard resin base material but also the through-holes and openings formed in the pre-preda. It can also be applied to
  • the method for filling a conductive paste according to the present invention includes the steps of: A single-sided circuit board for a multilayer printed wiring board having a conductor circuit on both sides and a via hole extending from one side of the insulating base to the other side on which the conductive circuit is formed, or on one or both sides of the insulating base A single-sided circuit board for a multilayer printed wiring board, having a conductor circuit, a via hole extending from one surface of the insulating base material to the other surface on which the conductor circuit is formed, and having a protruding conductor immediately above the via hole.
  • the present invention can be effectively applied to the production and the production of a multilayer printed wiring board formed by laminating those single-sided circuit boards.
  • the low-viscosity conductive paste that is difficult to maintain its shape is preferably a paste having a viscosity force of 0.1 Pa's to 1.0 Pa's.
  • the name XAE1244 is used.
  • OPa's is preferable.
  • a product name TIB-12 of Asahi Chemical Laboratory is available. Is used.
  • a low-viscosity conductive paste is defined as a paste that is less than 100000cps when measured at 5.Orpm using an E-type viscometer, and a high-viscosity conductive paste is also referred to as a high-viscosity conductive paste. Look for pasts over lOOOcps.
  • the present invention can be applied to the case where the conductive paste is filled in the through hole. At this time, with one open end of the through hole sealed, first, one of the conductive pastes is filled by a predetermined amount, and then the other conductive paste is filled. Will be
  • the first conductive layer made of a low-viscosity conductive paste filled so as to be in electrical contact with the conductor circuit is provided in an opening reaching the conductor circuit from one surface of the insulating base material.
  • the second invention provides a circuit board having a conductive circuit on one or both sides of an insulating base material, and a VH extending from one surface of the insulating base material to the other surface on which the conductive circuit is formed.
  • a circuit board that has a conductive circuit on one or both sides of a conductive base material and has a VH that reaches from one surface of the insulating base material to the other surface on which the conductive circuit is formed, and that has a protruding conductor directly above the VH
  • a predetermined amount of a low-viscosity conductive paste is filled into the opening formed in the resin insulating layer, and the high-viscosity conductive paste is placed on the low-viscosity conductive paste.
  • non-concave refers to a flat or convex shape.
  • one surface of an insulating substrate is preliminarily adhered with a release film which can be separated and separated into two layers, and (b) An opening reaching the conductor circuit from the surface of the release coating is formed, (c) a conductive paste is filled into the opening and cured appropriately, and (d) an upper layer portion of the release coating is released.
  • first peeling step press the exposed conductive paste, and (f) peel off the lower layer of the peeling film (second peeling step) It can be done through the process.
  • a paper coating may be used as the release coating in addition to a resin coating such as polyethylene terephthalate (PET).
  • curing the conductive paste appropriately means that the conductive paste has been cured, but has not yet been cured sufficiently. Specifically, it means that the conductive paste exposed from the surface of the insulating substrate has been cured by the pressing step (e) to a degree that it is not soft enough to be flush with the insulating substrate.
  • the surface of the conductive bump that contacts the other circuit board is non-concave, so that even when circuit boards are stacked, conduction with the other circuit board is improved. Can be secured well.
  • the conductive paste that has been appropriately cured is pressed once, even if the surface of the conductive paste that contacts the other circuit board is concave, it is flattened or convex by pressing. be able to. Further, when a cold press is performed for pressing the conductive paste, the hardening of the conductive paste can be regulated, and the surface side where the conductive bump contacts the other circuit board can be easily formed into a desired shape.
  • a circuit board having circuits on both sides (hereinafter referred to as a “double-sided circuit board”)
  • double-sided circuit board a circuit board having circuits on both sides
  • the conductive paste is filled by vacuum pressure defoaming into the VH provided on the insulating base material on which copper foil (conductor circuit) is attached on one side. Since the residual air bubbles can be minimized, a stable interlayer connection resistance can be obtained.
  • the insulating base material used in the fourth invention is not a conventional semi-cured pre-preda, but a hard insulating base material formed of a completely cured resin material.
  • a suitable material when the copper foil is pressed onto the insulating base material by a hot press, the final thickness of the insulating base material does not fluctuate due to the pressing pressure, so the VH displacement is minimized.
  • the via land diameter can be reduced while keeping the limit. Therefore, the wiring density can be improved by reducing the wiring pitch.
  • the thickness of the base material can be kept substantially constant, it is easy to set the laser irradiation conditions when forming the VH for forming the filled VH by laser processing.
  • a protective film is attached to the surface of the insulating substrate on which the copper foil is attached, opposite to the surface thereof, and a laser is applied from above the protective film. Irradiation forms VH, but when manufacturing a single-sided circuit board, the copper foil is first etched to form a conductor circuit, and then opposite to the surface of the insulating substrate on which the conductor circuit is formed. A protective film is attached to the surface on the side, and laser irradiation is performed from above the protective film to form VH.
  • the filled VH is formed by filling the VH of the insulating substrate with a conductive paste and then peeling the protective film from the insulating substrate. It is desirable to form a semi-cured resin adhesive covering the conductive paste exposed on the substrate surface.
  • the protective film is peeled off, and the conductive base exposed on the surface of the insulating base material is removed.
  • the conductive paste and the copper foil are electrically connected to each other by forming a semi-cured resin adhesive covering the metal paste and hot-pressing the copper foil on the insulating substrate surface via the resin adhesive.
  • the resin adhesive is, for example, bisphenol A type epoxy resin Formed with a thickness of 10 ⁇ ! A range of 5050 m is preferred.
  • a circuit board in which conductive circuits are formed on both sides of an insulating base material is suitable as a core board when forming a multilayer circuit board, but the board surface corresponding to each VH has a conductor
  • the via land (pad) as part of the circuit has a diameter of 50 ⁇ ! It is a preferred embodiment that the thickness is formed in the range of 250250 ⁇ m.
  • the single-sided circuit board is suitable as a circuit board for lamination, and it is preferable to form a projecting conductor by exposing a predetermined amount of the conductive paste filled in VH from the substrate surface.
  • the double-sided circuit board and the single-sided circuit board can be manufactured through a partly common manufacturing process, so that the manufacturing cost can be reduced and the copper foil is stuck on one side.
  • the conductive paste is filled into the VH provided on the insulating base material by vacuum pressure degassing, so that the residual air bubbles in the conductive paste can be minimized, and the inter-layer connection resistance can be stabilized. Can be planned.
  • the insulating base material is not a conventional semi-cured prepreg, but a hard insulating base material formed from a completely cured resin material.
  • a material when the copper foil is pressed onto the insulating base material by a hot press, the final thickness of the insulating base material does not fluctuate due to the pressing pressure, so the VH displacement is minimized.
  • the via land diameter can be reduced while keeping the limit. Accordingly, the wiring pitch can be reduced and the wiring density can be improved. Further, since the thickness of the base material can be kept substantially constant, when VH for forming the filled VH is formed by laser processing, the setting of the laser irradiation conditions becomes easy.
  • a copper foil is adhered to one surface of the insulating base material via an appropriate resin adhesive, and a conductive circuit is formed by an etching process.
  • a single-sided copper-clad laminate in which the copper foil is stuck on the insulating base material in advance can be used.
  • a semi-cured resin adhesive layer is interposed on the surface opposite to the surface of the insulating base material to which the copper foil is attached.
  • the protective film is adhered, and a laser beam is irradiated from above the protective film to form VH.
  • the copper foil is etched to form a conductor circuit, and then the VH is formed.
  • a protective film is adhered to the surface of the substrate via a semi-cured resin adhesive layer, and VH is formed by irradiating a laser from above the protective film.
  • the resin adhesive in a semi-cured state is obtained. It is exposed on the surface of the insulating substrate.
  • a circuit board in which such a conductive circuit is formed on one side of an insulating substrate is suitable as a circuit board for lamination, and the conductive paste filled with VH is exposed from the board surface by a predetermined amount. It is preferable to form a projection-like conductor for connection.
  • a semi-cured resin remaining on the insulating base material by a heat press is used.
  • a copper foil is stuck via an adhesive layer.
  • the double-sided circuit board and the single-sided circuit board used for manufacturing the multilayer circuit board can be manufactured through a common manufacturing process, so that the manufacturing cost can be reduced.
  • the conductive paste is filled by vacuum pressurization and defoaming in the VH provided on the insulating base material with copper foil adhered on one side, the residual air bubbles on the conductive paste should be minimized. Therefore, the interlayer connection resistance can be stabilized.
  • the conductive paste contains a thermosetting resin that is solid at normal temperature
  • the pretreatment is performed at a temperature of, for example, about 100 ° C., whereby the resin is cured.
  • the reaction evolves (rather than reaches the B stage) and the solvent evaporates and dries, returning to its original solid state. For this reason, since it becomes a solid at normal temperature, it can be a good material particularly for producing a conductive bump.
  • the softening temperature of the conductive bumps higher than the softening temperature of the adhesive layer for bonding between circuit boards, the conductive bumps can be formed when a plurality of circuit boards are laminated and hot-pressed. However, after the softened adhesive is displaced, the adhesive itself softens to make the contact of the conductive filler dense and lower the electric resistivity, so that the connection between the circuit board layers can be improved.
  • the conductive paste of the conductive paste contains at least one or more metal particles selected from silver, copper, gold, nickel, and solder. Anything can be used. Further, as metal particles, particles obtained by coating the surface of a certain metal particle with a different metal can be used. Specifically copper grains 1
  • Metal particles coated with a noble metal selected from gold and silver on the surface of the element can be used.
  • a binder for the conductive paste a binder to which a thermosetting resin such as an epoxy resin or a phenol resin or a thermoplastic resin such as a polyphenylene sulfide (PPS) can be used.
  • a thermosetting resin such as an epoxy resin or a phenol resin
  • a thermoplastic resin such as a polyphenylene sulfide (PPS)
  • the filling of the conductive paste into the opening can be performed by any method such as a method using printing using a metal mask or a method using a squeegee dispenser.
  • the pressure reduction conditions and the applied pressure are determined according to the viscosity of the conductive paste, the type and amount of the solvent, the opening diameter and the depth of the through-hole VH, and the conductivity under such appropriate conditions.
  • the pressure application to the conductive paste can be performed, for example, by using a known press device or a vacuum laminator for forming a dry film. Further, if necessary, the conductive paste filled in the opening is heated to increase its fluidity, thereby shortening the time for removing bubbles.
  • the method for filling the conductive paste can also be applied to the case where the conductive paste is filled in the through-hole.
  • the conductive paste is filled with one opening end of the through hole sealed, and an appropriate pressing means is applied to the filled conductive paste under reduced pressure. Then, pressure is applied to the conductive paste under the same reduced pressure condition while the other opening end of the through hole is sealed, thereby eliminating bubbles.
  • the present invention can be applied to not only the through-hole formed in the hard resin base material but also the through-hole formed in the pre-preda.
  • a glass cloth epoxy substrate having a thickness of 20 111 to 600; 111 is preferably used.
  • the reason for this is that if the thickness is less than 20 ⁇ m, the strength decreases and handling becomes difficult, and the reliability of the electrical insulation becomes low. If the thickness exceeds 600 ⁇ m, the formation of fine VH and conduction This is because the filling of the paste becomes difficult and the substrate itself becomes thick.
  • Copper foil is adhered to one surface of the insulating base material via an appropriate resin adhesive, and a conductive circuit is formed by an etching process. Instead of sticking the copper foil on the insulating base material, a single-sided copper-clad laminate in which the copper foil is stuck on the insulating base material in advance can be used.
  • Formed by laser irradiation on a glass epoxy substrate with a thickness in the above range VH is a CO2 laser irradiated under the conditions of pulse energy 0.5 mJ to 100 mJ, pulse width 1 s to 100 / s, pulse interval 0.5 ms or more, and shot number 3 to 50.
  • the diameter is preferably 50 ⁇ ! It is desirable to be in the range of ⁇ 250 m. The reason is that if the thickness is less than 50 ⁇ m, it becomes difficult to fill the conductive paste into the VH, and the connection reliability becomes low.If the thickness exceeds 250 ⁇ m, it becomes difficult to increase the density. is there.
  • the conductive paste filled in the VH by vacuum pressure degassing is suitable for reducing the manufacturing cost and improving the yield. .
  • plasma cleaning is preferably performed under the conditions of power, degree of vacuum, reaction gas type, and energization time so that the temperature of the circuit board is 60 ° C. or less.
  • Desmear treatment by plasma cleaning can effectively remove resin residue remaining in VH without damaging the PET film and resin adhesive. Synergistically, a stable inter-layer connection resistance can be obtained.
  • an insulating substrate on which VH is formed is placed on an electrode provided in a chamber of a known plasma cleaning device with its opening facing upward, and the copper foil is insulated.
  • the temperature of the adhesive layer affixed to the base material and the temperature of the adhesive layer or the protective film affixed on the insulating base material during laser processing should be lower than the softening temperature of those resins.
  • the thickness of the copper foil is 3 ⁇ ! 1818 m is desirable, and the hot pressing is performed under appropriate temperature and pressure. More preferably, a heating press is performed under reduced pressure, and by curing only the resin adhesive layer in a semi-cured state, the copper foil can be firmly adhered to the insulating base material. The manufacturing time is reduced as compared to the circuit board used.
  • the copper foil adhered to one side of the insulating base material is subjected to an appropriate etching treatment together with the copper foil previously adhered to the other side of the insulating base material as described above, so that both sides of the insulating base material are processed.
  • a conductor circuit is formed on the substrate.
  • the protective film functions as a printing mask when filling the conductive paste into the VH reaching the copper foil from the surface of the insulating base material.
  • the protective film It has an adhesive layer that can be peeled off from In this protective film, for example, the thickness of the adhesive layer is ⁇ ! ⁇ 20 / m, and the thickness of the film itself is ⁇ ! It is preferably formed from a film having a thickness of about 50 ⁇ .
  • the thickness of the PET film determines the amount of protrusion of the conductive paste from the surface of the insulating base material.If the thickness is less than 10 ⁇ m, the amount of protrusion is too small, resulting in poor connection. On the contrary, if the thickness exceeds 50 ⁇ m, the molten conductive paste spreads too much at the connection interface, so that a fine pattern cannot be formed.
  • a circuit board having a conductive circuit on one or both sides of an insulating base material and having a VH extending from one surface of the insulating base material to the other surface on which the conductive circuit is formed
  • a circuit board having a conductor circuit on one or both sides of an insulating base material and having a VH extending from one surface of the insulating base material to the other surface on which the conductive circuit is formed, and having a protruding conductor directly above the VH
  • a multilayer circuit board formed by laminating those circuit boards.
  • FIG. 1 is a cross-sectional view (1) showing a process for manufacturing a double-sided circuit board according to the first embodiment.
  • FIG. 2 is a sectional view showing a manufacturing process of the double-sided circuit board in the first embodiment (2) It is.
  • FIG. 3 is a cross-sectional view showing a process for manufacturing the single-sided circuit board according to the first embodiment.
  • FIG. 4 is a cross-sectional view of the multilayer circuit board according to the first embodiment.
  • FIG. 5 is a diagram (1) illustrating a method for manufacturing a circuit board having conductive bumps according to the third embodiment.
  • FIG. 6 is a diagram (2) illustrating a method for manufacturing a circuit board provided with conductive bumps according to the third embodiment.
  • FIG. 7 is a diagram showing a part of a process of manufacturing a circuit board according to the fourth embodiment.
  • FIG. 8 is a view showing a part of a process of manufacturing a circuit board to be laminated on a double-sided circuit board in the fourth embodiment.
  • FIG. 9 is a diagram showing a four-layer wiring board in which a double-sided circuit board and a single-sided circuit board according to the fourth embodiment are stacked.
  • the conductive filler 100 parts by weight of flaky silver having an average particle size of 10 ⁇ m was used.
  • a binder 3.2 parts by weight of a novolak type epoxy having a molecular weight of 600 and 3.2 parts by weight of a phenolic resin having a molecular weight of 10,000 to 15,000 are used as a thermosetting resin, and ethyl carbitol is used as a solvent. 6.8 parts by weight of acetate were used.
  • a novolak type epoxy which is a solid at room temperature, and a phenol resin were mixed together, and ethyl carbitol acetate was added thereto, and the resin was dissolved to prepare a binder.
  • a mixture obtained by adding silver to this binder was used as a conductive paste.
  • the pre-curing process initiates the cross-linking reaction and reaches the B stage.
  • the conductive base of the present embodiment is subjected to a thermal drying treatment (for example, treatment at 100 ° C. for 30 minutes), the solvent in which the resin is dissolved is volatilized, and the resin is dried. Return to the solid nature of the resin.
  • the softening temperature in the solid state was higher than 60 ° C.
  • the glass transition point after curing the hexagonal paste at 180 ° C for 70 minutes was 150 ° C or higher.
  • the conductive filler is preferably fine particles of at least one metal of gold, palladium, copper, nickel, tin, and lead, in addition to silver.
  • the average particle size of the metal fine particles is 0.! Les, preferably to be ⁇ 20 m.
  • thermosetting resin that is solid at room temperature for example, a novolak epoxy having a molecular weight of 400 or more can be used.
  • a resin that is solid at room temperature for example, a phenol resin having a molecular weight of 10,000 or more, may be mixed with the novolak epoxy.
  • the phenolic resin is preferably not more than 150 parts by weight based on 100 parts by weight of the novolak epoxy.
  • an insulating substrate 2 having a copper foil 1 attached to one surface is used.
  • the insulating substrate 2 is made of, for example, a glass cloth epoxy resin base material, a glass cloth bismaleimide triazine resin base material, a glass cloth polyphenylene ether resin base material, an aramide non-woven cloth epoxy resin base material, or an aramide non-woven fabric polyimide resin.
  • a resin substrate or the like can be used.
  • the thickness of the insulating substrate 2 is 20 111 to 600 111, and the thickness of the copper foil 1 is 3 ⁇ ! ⁇ 18 ⁇ is desirable.
  • the insulating substrate 2 and the copper foil 1 a single-sided copper-clad laminate obtained by laminating a copper foil with a ⁇ -stage, in which epoxy resin is impregnated in a glass cloth, and hot pressing is used. It is desirable.
  • a semi-cured state is formed on the opposite side (the upper side in FIG. 1) from the side on which the copper foil 1 is adhered.
  • the adhesive layer 3 is provided, and a protective film 4 made of ⁇ ⁇ is attached on the upper surface of the adhesive layer 3.
  • an epoxy resin varnish having a softening temperature of about 60 ° C.
  • the protective film 4 has a thickness of 10 ⁇ ! ⁇ 50 ⁇ m PET film and thickness ⁇ ! On one side of the film. An adhesive layer of about 20 ⁇ is provided.
  • VH 5 reaching the copper foil 1 is formed from the side of the protective film 4 attached to the insulating substrate 2 by, for example, a carbon dioxide laser (FIG. 1 (C)).
  • the conditions of the carbon dioxide gas laser are as follows: a pulse energy of 0.5 mJ to 100 mJ, a pulse width S of 1 ⁇ s to 100 ⁇ s, a pulse interval of 0.5 ms or more, and a shot number of 3 to 50. It is desirable to be within the range. Note that desmearing is desirably performed to remove resin residues from the inner wall surface of VH5.
  • the conductive paste 6 is filled into the VH 5 by a printing method using a metal mask, a method using a squeegee dispenser, or the like. Then, under a reduced pressure of lxlO 3 P a ⁇ 5xl0 3 P a whole substrate, (not shown) suitable press apparatus surface of the exposed side of the conductive paste 6 of the insulating base plate 2 Te Niyotsu, Press for several minutes at 100 ° C. At this time, the conductive paste 6 becomes a solid having appropriate hardness due to drying of the solvent.
  • the tip portion of the conductive paste 6 filled in the VH 5 is in a state of protruding from the adhesive layer 3 as a suitably cured conductive bump 7.
  • the copper foil 8 is heated and pressed on one side (the upper side in FIG. 2) of the insulating substrate 2 via the adhesive layer 3 at a low pressure (vacuum 20 Torr) at, for example, 180 ° C. for 70 minutes. (e.g. 1. 96x10- 2 Pa) was crimped by, to cure the adhesive layer 3 (see FIG. 2 (F)).
  • the surfaces of both copper foils 1 and 8 are etched to form conductor circuits 1A and 8A (see Fig.
  • the double-sided circuit board 9 manufactured in this manner is used as a core board.
  • a single-sided circuit board 10 manufactured by the following manufacturing method can be laminated.
  • a conductive circuit is formed by performing an etching process on the surface of the copper foil 11 using an insulating substrate 12 having a copper foil 11 attached to one side ( (Fig. 3 (B)).
  • an adhesive layer 13 in a semi-cured state is provided, and a protective film 14 is spread over the upper surface of the adhesive layer 13 (see FIG. 3 (C)).
  • Form VH 15 reaching A see Figure 3 (D)).
  • the inside of the VH 1 5, charging the conductive paste 6 of the present invention then, under a reduced pressure of the entire substrate 1 X 1 0 3 Pa ⁇ 5 X 1 0 3 Pa, the insulating substrate 1 2
  • the exposed surface of the conductive paste 6 is pressed with a suitable pressing device (not shown) at, for example, 10 ° C. for several minutes.
  • a suitable pressing device not shown
  • the tip of the conductive base 6 filled in the VH 15 protrudes from the adhesive layer 13 as a suitably cured conductive bump 7. (See Fig. 3 (E)).
  • FIG. 4 shows a cross section of a five-layered multi-layer circuit board 16 in which three single-sided circuit boards 10 are laminated on both sides of a double-sided circuit board 9 (more precisely, one on the lower layer and two on the upper layer). The figure is shown.
  • the multi-layer circuit board 16 is formed by laminating the five-layer circuit boards 9 and 10, and has a temperature of 150 to 200 ° C. C, can be manufactured by performing a heat press at lMPa to 4MPa.
  • the softening temperature of the conductive paste 6 is set higher than the softening temperatures of the adhesive layers 3 and 13.
  • the conductive paste 6 maintains a solid state, while the adhesive layers 3 and 13 are softened.
  • the adhesive may flow between the conductive bumps 7 and the copper foil 8 or between the conductive circuits 1A and 8A. 7 retains an appropriate hardness, so that after the softened adhesive layer 3 is pushed away and comes into contact with the copper foil 8 or the conductor circuits 1 A and 8 A, it also softens itself and removes the conductive filler. Close contact can reduce the electrical resistivity, ensuring a good connection.
  • the conductive paste contains a thermosetting resin that is solid at room temperature, and the solvent is dried by performing the heat drying treatment, so that the conductive paste has an appropriate hardness at room temperature. Since it is solid, it can be a good material especially for producing conductive bumps.
  • the conductive paste of the present invention may also contain a commonly used curing agent. Further, various additives such as a dispersion stabilizer, a plasticizer, an anti-skinning agent, and a viscosity modifier can be used for the conductive paste.
  • the conductive bumps 7 fill the insides of the VHs 5 and 15 and project from the surfaces of the circuit boards 9 and 10. According to the present invention, when at least two circuit boards are stacked, the conductive bumps are located between the layers and electrically connect the two circuit boards according to the present invention. It is only necessary that the inside of the through-hole ⁇ VH of the circuit board on one side be filled.
  • VH is filled with two types of conductive pastes of a low-viscosity conductive paste and a high-viscosity conductive paste.
  • a method of manufacturing a multilayer wiring board using the method will be described.
  • a silver-coated copper powder is used as a low-viscosity conductive paste in a VH formation opening formed by laser processing. Fill a paste with a viscosity of 0.9 Pa's to almost 2/3 of the VH diameter.
  • a low-viscosity conductive paste is superimposed on the low-viscosity conductive paste to form a high-viscosity conductive paste.
  • a paste of 4 Pa's is sequentially filled to form VH. After that, the procedure is as shown in Fig. 1 (D) or Fig. 3 (E).
  • a similar circuit board can be manufactured by using a paste having a viscosity of 3 ⁇ OPa's, including a copper foil and a silver filler, as a high-viscosity conductive paste.
  • a paste having a viscosity of 0.7 Pa-s including a silver-coated copper filler, is used as a low-viscosity conductive paste, and a silver-coated copper filler is used.
  • a similar circuit board can be manufactured by using a paste having a viscosity of 3.5 Pa's as a high-viscosity conductive paste.
  • a copper foil 102 is provided on the entire lower surface of the insulating substrate 104 forming the circuit board 101 (FIG. 5A). After the conductive bumps 103 are formed, the copper foil 102 is etched to form a conductor circuit. As shown in FIG. 5B, two peeling films 105 and 106 are attached to the upper surface of the insulating substrate 104 (hereinafter, the upper peeling film 105 is referred to as the first peeling film). 105 and the lower release coating 106 are referred to as a second release coating 106.) Both release coatings 105 and 106 are made of PET. Although not shown in detail, an adhesive layer is provided on the lower surface side of both peeling films 105 and 106.
  • VH 107 is formed at a predetermined position by a carbon dioxide gas laser (FIG. 5C). VH 107 penetrates both release films 105 and 106 and is open from the upper surface of insulating substrate 104 to copper foil 102.
  • the VH 107 is filled with a silver conductive paste 108 (FIG. 5D).
  • the conductive paste 108 is filled by, for example, a screen printing method using a metal mask, and has a concave central portion due to a squeegee process during manufacturing.
  • the first heat treatment is performed, for example, at 80 ° C. for 10 minutes so that the conductive paste 108 is cured to an appropriate hardness (this first heat treatment is performed depending on the type of the conductive paste 108 used). , Can be changed appropriately). Due to the first heat treatment, the conductive paste 108 in the central portion of the VH 107 may become concave depending on the amount of the solvent contained in the conductive paste 108.
  • first peeling film 105 is peeled (first peeling step).
  • a part of the conductive paste 108 protrudes from the upper surface of the second peeling film 106.
  • a Teflon film is disposed as a release film 109 on the entire upper surface of the second release film 106 including the protruding conductive paste 108, and cold pressing is performed from the upper surface side of the release film 109.
  • the release film 109 By applying the release film 109 in this manner, the finish of the conductive bump 103 can be improved.
  • this cold pressing the conductive paste 108 protruding from the upper surface of the second peeling film 106 is crushed, and the upper surface thereof (the surface in contact with another circuit board.
  • a structure that can be electrically contacted such as a copper foil or a conductive bump, is provided. ), As shown in FIG. 6 (F).
  • the release film 109 is peeled off (FIG. 6 (G)), and in that state, a second heat treatment is performed, for example, at 100 ° C. for 30 minutes.
  • a second heat treatment is performed, for example, at 100 ° C. for 30 minutes.
  • the conductive paste 108 is further hardened to have a predetermined hardness. It is desirable that the second heat treatment be performed at a higher temperature and for a longer time than the first heat treatment.
  • the second peeling film 106 is peeled off from the insulating substrate 104 (second peeling step), so that the circuit board 101 provided with the conductive bump 103 having a non-concave surface in contact with another circuit board. Is formed (Fig. 6 (H)).
  • the conductive paste 108 protrudes from the opening edge of the VH 107 by the above-described pressing process (indicated by reference numeral 108A)
  • the conductive paste 108 is not sufficiently cured. It is removed together with the second release coating 106 by the second release process.
  • the upper surface side (the surface side in contact with another circuit board) of the conductive bump 103 is non-concave, so that even when the circuit board 101 is laminated, the conductive bump 103 Better continuity with the conductor circuit of the circuit board on the side can be secured.
  • the conductive paste 103 which has been appropriately cured by the first heat treatment is pressed, the upper surface side of the conductive paste 108 (the surface side in contact with another circuit board) Even if is concave, it can be made flat or convex by a pressing operation.
  • the conductive paste 108 that is appropriately cured by the first heat treatment is pressed by a cold press, the curing of the conductive 1 "paste 108 can be restricted, and the conductive bump 103 contacts another circuit board.
  • the upper surface side of the circuit board 101 is a surface side that comes into contact with another circuit board.
  • the first invention may be used as a means for hardening the conductive paste 108 of FIG. 5 (D) to an appropriate hardness. can do.
  • a semi-cured adhesive that is, a B-stage adhesive layer 214 is provided on the surface of the insulating substrate 210 opposite to the surface on which the copper foil 212 is adhered.
  • a PET protective film 216 is stuck on the top (see Fig. 7 (b)).
  • Adhesive 2 bonds the copper foil that forms the conductor circuit.
  • the carbon dioxide laser pierces the protective film 216 and the adhesive layer 214 from above the protective film 216 attached to the insulating substrate 210, and reaches the copper foil 212 from the surface of the insulating substrate 210.
  • a through hole 218 is formed (see FIG. 7 (c)).
  • a desmear treatment is performed by a plasma cleaning method.
  • a plasma cleaning method In order to dissipate the heat received by the insulating base material 210 to the electrode in the chamber, it is more effective if the insulating substrate 210 is placed via a heat conductive sheet made of silicone resin containing metal particles. .
  • the conductive paste 220 is filled into the desmeared non-through holes 218 by printing (see FIG. 7D). Thereafter, the entire substrate was fixed on a stage in a vacuum chamber (not shown), under a reduced pressure of l xl 0 3 ⁇ 5x l 0 3 Pa, the exposed side of the conductive paste 220 of the insulating base 210 The surface is pressed for a few minutes with a suitable press (not shown).
  • the protective film 216 was peeled off from the surface of the adhesive layer 214 (see Fig. 7 (e)), and the copper foil 224 was pressed on one side of the insulating substrate 210 via the adhesive layer 214 by a hot press. Then, the adhesive layer 214 is cured (see FIG. 7 (f)). At this time, the copper foil 224 is adhered to the insulating substrate 210 via the cured adhesive layer 214, and the conductive paste 220 and the copper foil 224 are electrically connected.
  • an etching protection film is adhered on each of the copper foils 212 and 224 adhered to both sides of the insulating base material 210, and after being covered with a mask having a predetermined circuit pattern, an etching process is performed to conduct a conductor circuit. 226, 228 (including via land) are formed (see Fig. 7 (g)).
  • a photosensitive dye is applied to the surface of the copper foil 212, 224. After affixing the film resist, exposure and development are performed along a predetermined circuit pattern to form an etching resist, and the metal layer in the portion where the etching resist is not formed is etched to form a conductor circuit pattern including via lands. 226,228 are formed.
  • the etching solution at least one aqueous solution selected from aqueous solutions of sulfuric acid hydrogen peroxide, persulfate, cupric chloride, and ferric chloride is desirable.
  • a pretreatment for etching the copper foils 212 and 224 to form the conductor circuits 226 and 228, to form a fine pattern the entire surface of the copper foil is etched in advance to reduce the thickness to ⁇ ! ⁇ ⁇ ! More preferably, the thickness can be reduced to about 2/1/1!
  • the via land as a part of the conductor circuit has an inner diameter almost similar to the VH diameter, but its outer diameter is 50; ⁇ ! Les, preferably formed in the range of ⁇ 250 m.
  • the surfaces of the conductor circuits (226, 228) formed in the step (2) are roughened (roughened layers are omitted) to form a double-sided circuit board 230 for a core.
  • This roughening treatment is for improving the adhesion to the adhesive layer and preventing peeling (delamination) when forming a multilayer.
  • Examples of the roughening method include soft etching, blackening (oxidation) and reduction, and formation of a needle-shaped alloy made of copper, nickel and phosphorus (manufactured by Ebara Uji Light; trade name: Interplate).
  • the formation of the roughened layer is preferably performed using an etchant.
  • an etchant for example, the surface of a conductor circuit is etched using an etchant from a mixed aqueous solution of a cupric complex and an organic acid. It can be formed by performing a ching process.
  • Such an etchant can dissolve the copper conductor circuit under oxygen-existing conditions such as spray coupling, and the reaction is presumed to proceed as follows.
  • A represents a complexing agent (acting as a chelating agent), and n represents a coordination number.
  • the generated cuprous complex dissolves under the action of an acid and combines with oxygen to form a cupric complex, which again contributes to copper oxidation.
  • the cupric complex used in this embodiment is preferably a cupric complex of an azole.
  • Ets composed of this organic acid-cupric complex The solution can be prepared by dissolving a cupric complex of an azole and an organic acid (optionally, halogen) in water.
  • Such an etching solution is, for example, 10 parts by weight of an imidazole copper (II) complex, Dalicol It is formed from an aqueous solution in which 7 parts by weight of acid and 5 parts by weight of lithium chloride are mixed.
  • the double-sided circuit board is manufactured according to the above steps (1) to (4), and is suitable as a circuit board for a core of a multilayer circuit board.
  • an etching protection film is stuck on the copper foil 212 stuck on one side of the insulating base material 210, and is covered with a mask having a predetermined circuit pattern. 234 (including via land) (see Fig. 8 (b)).
  • a photosensitive dry film resist is attached to the surface of the copper foil 212, and then exposed and developed according to a predetermined circuit pattern to form an etching resist.
  • the conductor layer pattern 234 including the via land is formed by etching the metal layer in the formation portion.
  • the etchant at least one aqueous solution selected from aqueous solutions of sulfuric acid, hydrogen peroxide, persulfate, cupric chloride, and ferric chloride is preferable.
  • the entire surface of the copper foil is etched in advance to reduce the thickness to ⁇ !
  • the thickness can be reduced to about 10 ⁇ , more preferably about 2 ⁇ to 8 ⁇ .
  • the conductive paste 220 filled in the non-through hole 218 has substantially the thickness of the adhesive layer 214 and the thickness of the protective film 216 added from the surface of the insulating substrate 210.
  • the protrusion 236 (hereinafter referred to as the “projecting conductor”) has a height of 5 ⁇ ! The range of ⁇ 30 ⁇ is desirable. The reason is that less than will cause poor connection PT / JP00 / 04612
  • the protruding conductor 236 formed from the conductive paste 220 is preferably in a pre-cured state.
  • the reason is that the protruding conductor 236 is hard even in a semi-cured state, and its tip protrudes from the adhesive layer 214, so that the other circuit boards to be laminated are not cured before the adhesive layer 214 is softened in the lamination pressing stage. This is because electrical contact with the conductor circuit (conductor pad) is possible.
  • the contact area increases due to deformation at the time of hot pressing, so that not only the conduction resistance can be reduced, but also the height variation of the projecting conductor 236 can be corrected.
  • the single-sided circuit board 240 manufactured by the steps (1) and (2) has the conductive circuit 234 on one surface of the insulating base 210 and the conductive substrate 234 on the other surface. It has a protruding conductor 236 formed by exposing a part of the core, and is laminated on the core circuit board 230 manufactured in advance to form a multilayer.
  • the three single-sided circuit board 240, 242, 244 4-layer substrate formed by laminating, heating temperature 150 ° C ⁇ 200 ° C, pressure lM P a The figure shows a multilayer circuit board integrated by a single press molding under conditions of ⁇ 4Mpa. As described above, by heating simultaneously with the pressurization, the adhesive layer 238 of each single-sided circuit board is hardened, and strong adhesion is performed between the adjacent single-sided circuit boards. It is preferable to use a vacuum hot press as the hot press.
  • the entire surface of the insulating base material on the protruding conductor side is formed.
  • an adhesive may be applied to the entire surface on the side of Z and Z or the conductor circuit, and may be formed as an adhesive layer made of a dried uncured resin.
  • This adhesive layer is preferably precured for easy handling, and its thickness is desirably in the range of 5 ⁇ to 50 ⁇ .
  • the multi-layer circuit board is formed into four layers by using the double-sided circuit board for the core and the single-sided circuit board having three layers.
  • the double-sided circuit board and the single-sided circuit board used for manufacturing the multilayer circuit board can be manufactured through a common manufacturing process. / 0 12
  • the manufacturing cost can be reduced, and the conductive paste is filled by vacuum pressure defoaming into the non-through holes provided in the insulating base material with copper foil attached on one side. Residual bubbles can be minimized in the conductive paste, and the interlayer connection resistance can be stabilized.
  • the inside of the non-through hole is desmeared by plasma cleaning, so that the protective film and the resin adhesive are not damaged and the non-through hole is not damaged. Resin residues remaining in the holes can be effectively removed, and a more stable interlayer connection resistance can be obtained in synergy with the filling of the conductive paste by vacuum degassing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明細: プリント配線板の製造方法 技術分野
本発明は、 プリ ン ト配線板 (本明細書中において、 「回路基板」 と言うことが ある。) の製造方法に関するものであり、特に多層プリント配線板を製造するのに 適したプリント配線板の製造方法に関するものである。 背景技術
回路基板を製造する際に、 スルーホール形成用の貫通孔ゃビアホール (V H ) 形成用の開口内へ導電性ペース トを充填する一般的な方法としては、 まず、 導電 性の金属粒子に導電性のフイラ一や樹脂粒子を添加したものを溶剤に混合させ、 その混合物を攪拌して導電性のペース トとし、 しかる後に、 貫通孔あるいは開口 位置にマスクを配置させ、 その上からスキージを用いて導電性ペース トを貫通孔 あるいは開口内に印刷によって充填する方法、 あるいはディスペンサーを用いて 貫通孔あるいは開口内に直接充填する方法等がある。
このような方法によって充填する場合、 上記攪拌時あるいは印刷時において導 電性ペース ト内に気泡が混入するという問題がある。 この問題は、 導電性フイラ 一が多く含まれる高粘度の導電性ペース トを充填する場合に顕著である。 その結 果、 充填された導電性ペース ト内に気泡が残留することとなり、 この気泡が存在 する状態のままで導電性ペーストを硬化させた場合には、 層間接続抵抗が不安定 となったり、 吸湿した気泡に水分が溜まる恐れがある。 特に、 吸湿した場合には、 その後のはんだリフロー処理における高温雰囲気下において水蒸気爆発が起こる 危険性があった。
また、 このような導電性ペース トは、 それが含有する導電性フイラ一の量が多 いほど粘度が大きくなるので、 比較的導電性フィラーを多く含んだ高粘度ペース トを開口内に充填する際には、 表面の凹みは小さくなるが、 混練時および充填時 に空気を巻き込みやすく、 充填された導電性ペースト内に気泡が残留しやすいと いう問題がある。 一方、 比較的導電性フィラーを少なく含んだ低粘度ペース トを 開口内に充填する際には、混練時および充填時に空気を巻き込むことは少ないが、 表面の凹みが大きくなるという問題がある。 充填ペース ト内に気泡が残留する場 合には、 気泡内に水分を含むことが考えられ、 このような場合には、 電子部品と して完成した後、はんだリフロー等の熱処理によってデラミネーションを起こし、 接続抵抗を劣化させることになる。 また、 表面の凹みが大きい場合には、 積層プ レス時に、 導電性ペース トが充分に圧縮されない、 すなわち、 バンプの分だけ下 方に沈むが沈み込む量が少なく、 導電性フィラーが密に接しないので、 接続抵抗 が劣化するという問題が発生しやすい。
また、 表面の凹みの問題は、 V Hの内側に導電性ペース トを印刷充填するとき に、 スキージ処理を行う段階で、 スキージが V H中央の導電性ペース トを搔き取 る場合にも発生し得る。 すると、 回路基板同士を積層するときに、 この回路基板 の導電性バンプと、 上面側に積層される回路基板の導体回路との間の接触面積が 小さくなつてしまったり、 導電性バンプと導体回路との間に接着剤が嚙み込んで しまうことがあり得る。 さらに、 導電性ペース トに揮発性の溶剤成分が多い場合 には、 導電性バンプをプレキュアする段階で体積が減少するので、 同様の問題が 発生し得る。
また従来の導電性ペース トは、 例えば日本国特開平 1 0— 6 0 3 1 9号公報に 開示されているように、 液状エポキシ樹脂が使用されている。 これは、 導電性べ ーストを小さな開口内に充填するために流動性の良好な材質が好まれると同時に、 開口内に気泡が入り込まないように溶剤を使用するのを回避するためである。 この導電性ペーストを回路基板の開口に充填した後には、 プレキュア処理をして Bステージまで硬化させた状態として、 次の処理工程に移る。
ところで、多層回路基板を製造するときには、各回路基板間の接続を図るため に、 回路基板から導電性バンプを突設させておくことがある。 その導電性バンプ を導電性ペース トで作成しょうとした場合には、 その導電性ペース トには、 ①導 電性バンプを形成したときに適度な硬さを備えた状態にあること、 ②熱プレス時 において、 軟化温度が、 各回路基板間を接着する接着剤の軟化温度よりも高いこ と、 ③ガラス転移点が 1 5 0 °Cよりも高いこと等の性質が要求される。 ところが、 従来の導電性ペース トは、 上記のような性質を満足するものではな いため、 導電性バンプの製造に使用することが困難であった。
ところで、 最近の電子機器の小型 ·軽量 ·高速 ·高機能化の要求に応じて、 従 来の貫通孔構造の多層回路基板に代えて、 高密度配線化に対応し易いィンタース テシャル V H構造 (以下、 I V H構造と略記することがある) を有する多層回路 基板が提案されている。 この I V H構造を有する多層回路基板というのは、 積層 体を構成する各層間絶縁層に、 導体回路間を電気的に接続する V Hが設けられて いる構造の回路基板である。 このような回路基板は、 内層導体回路パターン相互 間あるいは内層導体回路パターンと外層導体回路パターン間が、 配線基板を貫通 しない V H (ベリード V Hあるいはブラインド V H ) によって電気的に接続され ていることが特徴である。 それ故に、 かかる I V H構造の多層回路基板は、 貫通 孔を形成するための領域を特別に設ける必要がなく、 各層間接続を微細な V Hだ けで行うことができるため、 電子機器の小型 ·高密度化、 信号の高速伝搬を容易 に実現可能であると期待されている。
しかしながら、 上記 I V H構造の多層回路基板はその製造工程において、 絶縁 性樹脂基材として、 ガラス布にエポキシ樹脂を含浸させたガラスエポキシプリプ レグのような未硬化樹脂を採用していることに起因する問題点があった。 すなわ ち、 プリプレダ上に銅箔を熱プレスによって接着し、 それをエッチングして導体 回路を形成した回路基板の複数枚を接着剤を介して積層し、 その後、 積層された 回路基板を一括して熱プレスすることによって多層化する際、 硬化した樹脂が収 縮するために、 V Hの位置が X Y方向にずれるという現象が見られた。 このよう な位置ずれに対処するには、ビアランド径を予め大きく しておく必要があるため、 精密配線が困難であった。 なお、 この問題点については、 本発明者らは、 従来の ような未硬化樹脂からなる絶縁性基材ではなく、 硬化した樹脂からなる樹脂基材 をコア材とし、 このコア材の片面または両面に導体回路を形成して、 その導体回 路間を充填 V Hで接続した片面回路基板または両面回路基板についての提案であ り、 これらの複数枚を適宜組み合わせて積層し、 一括加熱プレスすることによつ て多層回路基板を製造する方法を提供した (特願平第 1 0 - 1 7 9 1 9 2号)。 ところが、 この提案については、 なお次のような解決すべき課題が残されてい た。 すなわち、 両面回路基板の製造は、 絶縁性基材に貫通孔を設け、 その貫通孔 内へ導電性ペーストを印刷等の方法で充填して充填 V Hを形成した後、 両面に銅 箔を貼付け、 その銅箔をエッチングすることによって両面に導体回路を形成して いた。
しかしながら、 このような両面回路基板と片面回路基板とを積層して多層プリ ン ト配線板を製造する際に、 両面回路基板と片面回路基板とを別個の製造ライン において製造しなければならず、 多層回路基板の製造コス トを押し上げて いるという現実的な問題が残っている。 発明の開示
上記の課題を解決するための第 1の発明は、 絶縁性基材の一面から導体回路に 達する開口内に、 所定量の導電性ペース トを充填した後に、 減圧条件下において 加圧する方法である。
第 2の発明は、 開口内に導電性ペース トを充填する際に、 まず低粘度の導電性 ペース トを所定量だけ充填して第 1の導電層を形成し、 その上に高粘度の導電性 ペース トを重ねて充填して第 2の導電層を形成する方法である。
第 3の発明は、 導電性ペース トが硬化した後に形成された導電性バンプが他の プリ ント配線板に接触する面側を非凹状とする方法である。
第 4の発明は、 導電性バンプを形成するに際し、 絶縁性基材の一面に保護フィ ルムを貼り付けた状態で、保護フィルム上からレーザ照射を行って開口を形成し、 その開口内に導電性ペーストを充填した後に、 保護フィルムを剥離して導電性べ 一ス トを露出させ、 絶縁性基材の一面に半硬化状態の樹脂接着剤層を形成し、 そ の樹脂接着剤層を解して銅箔を加熱圧着して導電性ペース トと銅箔とを電気的に 接続させた後、 銅箔をエツチングして絶縁性基材の両面に導体回路を形成する方 法である。
なお、 この発明の変形として、 硬質の絶縁性基材の片面に導体回路を有し、 こ の絶縁性基材中に前記導体回路に達する充填 V Hが形成された回路基板を製造す るに当たって、 その製造工程中に、 少なく とも以下の①〜③の工程、 すなわち、 ①一面に銅箔が貼付けられた絶縁性基材にエッチング処理を施して導体回路を形 成する工程、 ②前記記絶縁性基材の他の面に、 保護フィルムを貼付け、 その保護 フィルム上からレーザ照射を行って前記導体回路に達する非貫通孔を形成するェ 程、 ③前記非貫通孔内に導電性ペース ト充填しながら、 あるいは充填した後、 前 記絶縁性基材を減圧条件下において前記導電性ペース トを加圧して、 前記銅箔と の電気的接続を行なう充填 V Hを形成する工程、 とを含むことを特徴とする方法 が提供できる。
第 5の発明は、 絶縁性基材の一面に半硬化状態の樹脂接着剤層を形成し、 その 樹脂接着剤層上に保護フィルムを粘着させた後、 その保護フィルム上からレーザ 照射を行って他面の導体回路に達する開口を形成し、 その開口内に導電性ペース トを充填した後に、 保護フィルムを剥離して導電性ペース トを露出させ、 この導 電性ペーストを覆って銅箔を加熱圧着して、 導電性ペース 卜と前記銅箔とを電気 的に接続させた後、 銅箔をエッチングして前記絶縁性基材の両面に導体回路を形 成する方法である。
第 6の発明は、 導電性フィラーと、 常温で固体の熱硬化性樹脂を溶剤に溶解さ せたバインダーとを含有する導電性ペース トを用いて開口を充填する方法である。 なお、 上記の第 1の発明〜第 6の発明は、 特許請求の範囲の請求項 2〜請求項 8に記載したように、 第 1の発明と、 第 2の発明〜第 6の発明のうちの一^ 3の発 明とを適宜組み合わせて実施することが可能である他、 第 2の発明〜第 6の発明 のうちの一つの発明を独立して実施することも可能である。
また、 ①第 2の発明と、 第 3の発明〜第 6の発明のうちの一つの発明とを組み 合わせて実施する他、 ②第 3の発明と、 第 4の発明〜第 6の発明のうちの一つの 発明とを組み合わせて実施すること、 及び③第 4の発明と、 第 5の発明または第 6の発明のうちの一つの発明とを組み合わせて実施することも可能である。 さら に、 第 1の発明〜第 6の発明のうち、 適当な 3種類〜 5種類の発明を組み合わせ て実施することも可能である。 なお、 上記の夫々の組み合せ発明については、 記 述の煩雑を避けるために具体的に記載することは避けるが、 当業者ならば本明細 書の記述から任意の組み合せ発明を容易に実施できるであろう。
第 1 の発明によれば、開口内に、単に導電性ペース トを充填させるだけでなく、 その充填された導電性ペーストを適切な減圧条件下において、 適切な手段を用い て加圧することにより、 導電性ペース ト内に混入した気泡を排除することを特徴 としている。
上記導電性ペース トとしては、 銀、 銅、 金、 ニッケル、 半田から選ばれる少な く とも 1種以上の金属粒子からなる導電性ペース トを使用できる。 また、 前記金 属粒子としては、 金属粒子の表面に異種金属をコーティングしたものも使用でき る。 具体的には銅粒子の表面に金、 銀から選ばれる貴金属を被覆した金属粒子を 使用することができる。
上記導電性ペース トとしては、 金属粒子に、 エポキシ樹脂、 フエノール樹脂な どの熱硬化性樹脂、 ポリフエ二レンスルフイ ド (P P S ) などの熱可塑性樹脂を 加えた有機系導電性ペース トを用いることもできる。
このような導電性ペース トの開口内への充填は、 メタルマスクを用いた印刷に よる方法や、 スクイージゃディスペンザ一を用いた方法等のいずれの方法でも可 能である。 また、 上記減圧条件および印加する圧力は、 導電性ペース トの粘度、 溶剤の種類や量、 スルーホールやビアホールの開口径および深さに応じて決定さ れ、 このような適切な条件下での導電性ペース トへの圧力印加は、 例えば、 公知 のプレス装置やドライフィルム形成用の真空ラミネータを用いて行うことができ る。
さらに、 必要に応じて、 開口内に充填された導電性ペース トを加熱して、 その 流動性を高めることによって、 気泡排除の時間を短縮することができる。
本発明にかかる導電性ペース トの充填方法は、 貫通孔内に導電性ペース トを充 填する場合にも適用することができる。 その際には、 貫通孔の一方の開口端を封 止した状態で導電性ペース トを充填するとともに、 減圧条件下において、 充填さ れた導電性ペース トに対して適切な加圧手段によって圧力を加え、 その後、 貫通 孔の他方の開口端を封止した状態で、 同様の減圧条件下において、 導電性ペース トに対して圧力を加えることによって、 気泡の排除が行なわれる。
なお、 本発明にかかる導電性ペース トの充填方法は、 硬質の樹脂基材に形成し た貫通孔ゃ開口だけでなく、 プリプレダに形成した貫通孔ゃ開口への導電性べ一 ス 卜の充填にも適用され得る。
また、 本発明にかかる導電性ペース トの充填方法は、 絶縁性基材の片面または 両面に導体回路を有し、 この絶縁性基材の一面から導体回路が形成された他の面 に達するビアホールを具える多層プリント配線板用片面回路基板や、 絶縁性基材 の片面または両面に導体回路を有し、 この絶縁性基材の一面から導体回路が形成 された他の面に達するビアホールを具えるとともに、 そのビアホール直上に突起 状導体を具える多層プリント配線板用片面回路基板の製造、 およびそれらの片面 回路基板を積層して形成する多層プリント配線板の製造に効果的に適用され得る。 第 2の発明において、 形状保持し難い低粘度の導電性ペース トとしては、 粘度 力 0. lPa ' s〜l. 0 Pa ' s の範囲であるようなペース トが好ましく、 例えばタッタ 電線の商品名 XAE1244が使用される。 また、 形状保持性が良い高粘度のペース ト としては、 粘度が 1. 0Pa ' s〜10. OPa ' sの範囲であるようなペース トが好ましく、 例えばアサヒ化学研究所の商品名 TIB - 12が使用される。
ここで、低粘度の導電性ペース 卜とは、 E型粘度計を用いて 5. Orpmで測定した 場合に、 lOOOcps 以下であるようなペース トを、 高粘度の導電性ペース トとは、 同じく lOOOcpsを超えるペース トのことをレヽう。
なお、貫通孔内に導電性ペース トを充填する場合にも適用できる。 その際には、 貫通孔の一方の開口端を封止した状態で、 先ずいずれか一方の導電性ペース トを 所定量だけ充填し、 その後、 他方の導電性ペース トを充填することによって行な われる。
また、 第 2の発明では、 絶縁性基材の一面から導体回路に達する開口内に、 導 体回路に電気的接触するように充填された低粘度の導電性ペース トからなる第 1 の導電層を形成するとともに、 低粘度の導電性ペース ト上に充填された高粘度の 導電性ペース トからなる第 2の導電層を形成し、 その第 2の導電層の一部は、 絶 縁性基材の一面から露出するバンプとして機能するように構成される。 かかる構 成によれば、 バンプ高さのばらつきが極めて少なくなるので、 接続安定性に優れ た回路基板を得ることができる。 さらに、 第 2の発明は、 絶縁性基材の片面また は両面に導体回路を有し、 この絶縁性基材の一面から導体回路が形成された他面 に達する V Hを備える回路基板や、 絶縁性基材の片面または両面に導体回路を有 し、 この絶縁性基材の一面から導体回路が形成された他面に達する V Hを具える とともに、 その V H直上に突起状導体を具える回路基板の製造、 およびそれらの 回路基板を積層して多層回路基板を製造する場合に効果的に適用され得る。 第 2の発明によれば、 樹脂絶縁層に形成された開口内に、 まず低粘度の導電性 ペース トを所定量だけ充填し、 その低粘度の導電性ペース ト上に高粘度の導電性 ペース トを順次充填することによって、 導電性ペース トへの気泡の混入を阻止で きるとともに、 表面凹みも阻止できるので、 この方法を回路基板の製造に適用し て、 バンプの高さのばらつきが極めて少なく、 層間接続抵抗の安定性に優れた回 路基板を製造できる。
第 3の発明において、 「非凹状」 とは、 平面状または凸状のことを言う。 なお、 導電性バンプの突出端側を非凹状とするには、例えば(a)絶縁性基材の一面に予め 二層に分離して剥離可能な剥離用被膜を粘着させておき、(b)その剥離用被膜の表 面から導体回路に達する開口を形成し、(c)その開口内に導電性ぺース 卜を充填し て適度に硬化させ、(d)前記剥離用被膜の上層部分を剥離して導電性ペース 卜の一 部を露出させ (第 1剥離工程)、 (e)露出した導電性ペース トをプレスし、 (f)剥離 用被膜の下層部分を剥離する (第 2剥離工程) 工程を経ることによることができ る。 このとき、 剥離用被膜として、 ポリエチレンテレフタレート (P E T ) 等の 樹脂製被膜の他に、 紙製被膜を用いることもできる。 また、 上記(c)の工程におい て、 導電性べ一ス トを適度に硬化させるとは、 導電性ペース トが硬化をしている ものの、 十分に硬化しきるまでには至っていない状態を言い、 具体的には、 絶縁 性基板の表面から露出した導電性ペース トが、 (e)のプレス工程によって、絶縁性 基板と面一になる程度まで柔らかくない程度にまで硬化していることを言う。 第 3の発明によれば、 導電性バンプが他の回路基板に接触する面側は非凹状と されているので、 回路基板を積層する場合にも、 その相手側の回路基板との導通 をより良好に確保できる。 また、 一旦、 適度に硬化させた導電性ペース トをプレ スするので、 導電性ペース トにおいて他の回路基板に接触する面側が凹状化して いたとしても、 プレス操作によって平坦化ないしは凸状化させることができる。 さらに、 導電性ペース トのプレスに、 コールドプレスを行った場合には、 導電性 ペーストの硬化を規制でき、 導電性バンプが他の回路基板に接触する面側を所望 の形状に形成しやすい。
第 4の発明によれば、 両面に回路を備えた回路基板 (以下、 「両面回路基板」 と いうことがある。) だけでなく、 それと一部共通な製造工程を経て片面のみに回路 を備えた回路基板 (以下、 「片面回路基板」 ということがある。) も製造できるの で、 製造コス トの低減を図ることができ、 また、 一面に銅箔 (導体回路) が貼付 けられた絶縁性基材に設けた V H内に、 真空加圧脱泡によって導電性ペース トを 充填するので、 導電性ペース トへの気泡の残留を極力抑えることができるので、 安定した層間接続抵抗を得ることができる。 また、 第 4の発明において用いられ る絶縁性基材は、 従来のような半硬化状態のプリプレダではなく、 完全に硬化し た樹脂材料から形成される硬質の絶縁性基材であり、 このような材料を用いるこ とによって、 絶縁性基材上へ銅箔を加熱プレスによって圧着させる際に、 プレス 圧による絶縁性基材の最終的な厚みの変動がなくなるので、 V Hの位置ずれを最 小限度に抑えて、 ビアランド径を小さくできる。 したがって配線ピッチを小さく して配線密度を向上させることができる。 また、 基材の厚みを実質的に一定に保 つことができるので、 充填 V H形成用の V Hをレーザ加工によって形成する場合 には、 そのレーザ照射条件の設定が容易となる。
第 4の発明にかかる両面回路基板を製造する際には、 まず上記銅箔が貼付けら れた絶縁性基材の表面と反対側の表面に、 保護フィルムを貼付け、 その保護フィ ルム上からレーザ照射を行って V Hを形成するが、 片面回路基板を製造する際に は、 まず上記銅箔をエッチングして導体回路を形成した後、 この導体回路が形成 された絶縁性基材の表面と反対側の表面に、 保護フィルムを貼付け、 その保護フ イルム上からレーザ照射を行って V Hを形成する。
片面回路基板を製造する際には、 上記絶縁性基材の V H内に導電性ペース トを 充填した後、 絶縁性基材から保護フィルムを剥離させることによって、 充填 V H を形成するが、 絶縁性基材表面に露出した導電性ペース トを覆った半硬化の樹脂 接着剤を形成することが望ましい。
また、 両面回路基板を製造する際には、 上記絶縁性基材の V H内に導電性べ一 ス トを充填した後、 保護フィルムを剥離して、 絶縁性基材表面に露出した導電性 ペース トを覆った半硬化状態の樹脂接着剤を形成し、 この樹脂接着剤を介して絶 縁性基材表面に銅箔を加熱プレスすることによって、 導電性ペース トと銅箔とが 電気的に接続される。 樹脂接着剤は、 例えばビスフエノール A型エポキシ樹脂か ら形成され、 その厚みは 10 μ π!〜 50 mの範囲が好ましい。
このように導体回路が絶縁性基材の両面に形成されるような回路基板は、 多層 回路基板を形成する際のコア基板として適切であるが、 各 V Hに対応した基板表 面には、導体回路の一部としてのビアランド(パ ッ ド)が、その口径が 50 π!〜 250 μ mの範囲に形成されるのが好ましい実施の形態である。 また、片面回路基板は、 積層用回路基板として適切であり、 V Hに充填された導電性ペース トを基板表面 から所定量だけ露出させて突起状導体を形成することが好ましい。
第 4の発明によれば、 両面回路基板と片面回路基板とを一部共通な製造工程を 経て製造できるので、 製造コス トの低減を図ることができ、 また、 一面に銅箔が 貼付けられた絶縁性基材に設けた V H内に、 真空加圧脱泡によって導電性ペース トを充填するので、 導電性ペース トへの気泡の残留を極力抑えることができ、 層 間接続抵抗の安定化を図ることができる。
また第 5の発明によれば、 絶縁性基材は、 従来のような半硬化状態のプリプレ グではなく、 完全に硬化した樹脂材料から形成される硬質の絶縁性基材であり、 このような材料を用いることによって、 絶縁性基材上へ銅箔を加熱プレスによつ て圧着させる際に、 プレス圧による絶縁性基材の最終的な厚みの変動がなくなる ので、 V Hの位置ずれを最小限度に抑えて、 ビアランド径を小さくできる。 した がって配線ピッチを小さく して配線密度を向上させることができる。 また、 基材 の厚みを実質的に一定に保つことができるので、 充填 V H形成用の V Hをレーザ 加工によって形成する場合には、 そのレーザ照射条件の設定が容易となる。
上記絶縁性基材の一方の表面には、 適切な樹脂接着剤を介して銅箔が貼り付け られ、 エッチング処理によって導体回路が形成される。 このような絶縁性基材上 への銅箔の貼付に代えて、 絶縁性基材上に予め銅箔が貼付られた片面銅張積層板 を用いることもできる。
第 5の発明にかかる両面回路基板を製造する際には、 まず上記銅箔が貼付けら れた絶縁性基材の表面と反対側の表面に、 半硬化状態の樹脂接着剤層を介して保 護フィルムを粘着させ、 その保護フィルム上からレーザ照射を行って V Hを形成 するが、 片面回路基板を製造する際には、 まず上記銅箔にエッチング処理を施し て導体回路を形成した後、 この導体回路が形成された絶縁性基材の表面と反対側 の表面に、 半硬化状態の樹脂接着剤層を介して保護フィルムを粘着させ、 その保 護フィルム上からレーザ照射を行って V Hを形成する。
片面回路基板を製造する際には、 上記絶縁性基材の V H内に導電性ペース トを 充填した後、 樹脂接着剤層から保護フィルムを剥離させると、 半硬化状態となつ た樹脂接着剤が絶縁性基材表面に露出する。 このような導体回路が絶縁性基材の 片面に形成されるような回路基板は、 積層用回路基板として適切であり、 V Hに 充填された導電性ペース トは、 基板表面から所定量だけ露出されて接続用の突起 状導体を形成することが好ましい。
また、 両面回路基板を製造する際には、 上記絶縁性基材の V H内に導電性べ一 ス トを充填した後、 加熱プレスによって、 絶縁性基材上に残った半硬化状態の樹 脂接着剤層を介して銅箔が貼付けられる。
第 5の発明によれば、 多層回路基板の製造に供される両面回路基板と片面回路 基板とを、 一部共通な製造工程を経て製造できるので、 製造コス トの低減を図る ことができ、 また、 一面に銅箔が貼付けられた絶縁性基材に設けた V H内に、 真 空加圧脱泡によって導電性ペース トを充填するので、 導電性ペース トへの気泡の 残留を極力抑えることができ、 層間接続抵抗の安定化を図ることができる。
第 6の発明によれば、 導電性ペース トには、 常温で固体の熱硬化性樹脂が含ま れているため、例えば 1 0 0 °C程度の温度で前処理することにより、 (樹脂が硬化 反応を起こして、 Bステージに至るというよりも、)溶剤が揮発して乾燥するため、 元の固体状態に戻る。 このため、 常温において固体となるので、 特に導電性バン プを製造するのに良好な素材とできる。 なお、 導電性バンプの軟化温度として、 回路基板間を接着する接着剤層の軟化温度よりも高いものを設定することにより、 複数の回路基板を積層させて熱プレスするときに、 導電性バンプが、 軟化した接 着剤を押しのけた後、 自身も軟ィヒして、 導電性フィラーの接触を密にし、 電気抵 抗率を低下させるため、 各回路基板層間の接続を良好とできる。
上記の第 1の発明〜第 6の発明のそれぞれにおいては、 導電性ペーストの導電 性フイラ一としては、 銀、 銅、 金、 ニッケル、 半田から選ばれる少なく とも 1種 以上の金属粒子を含有するものを使用できる。 また、 金属粒子としては、 ある金 属粒子の表面に異種金属をコーティングしたものも使用できる。 具体的には銅粒 1
12 子の表面に金、 銀から選ばれる貴金属を被覆した金属粒子を使用できる。 また、 導電性ペース トのバインダーとしては、 エポキシ樹脂、 フエノール樹脂などの熱 硬化性樹脂、 ポリフ 二レンスルフイ ド (P P S ) などの熱可塑性樹脂を加えた ものを用いることができる。
このような導電性ペース トの開口内への充填は、 メタルマスクを用いた印刷に よる方法や、 スクイージゃディスペンサーを用いた方法等のいずれの方法でも可 能である。 また、 上記減圧条件および印加する圧力は、 導電性ペース トの粘度、 溶剤の種類や量、 貫通孔ゃ V Hの開口径および深さに応じて決定され、 このよう な適切な条件下での導電性ペース 卜への圧力印加は、 例えば公知のプレス装置や ドライフィルム形成用の真空ラミネータを用いて行うことができる。 さらに、 必 要に応じて、 開口内に充填された導電性ペース トを加熱して、 その流動性を高め ることによって、 気泡排除の時間を短縮できる。 また導電性ペース トの充填方法 は、 貫通孔内に導電性ペース トを充填する場合にも適用できる。 その際には、 貫 通孔の一方の開口端を封止した状態で導電性ペース トを充填するとともに、 減圧 条件下において、 充填された導電性べ一ス トに対して適切な加圧手段によって圧 力を加え、 その後、 貫通孔の他方の開口端を封止した状態で、 同様の減圧条件下 において、 導電性ペース トに対して圧力を加えることによって、 気泡の排除が行 なわれる。 また、 導電性ペース トを充填する場合には、 硬質の樹脂基材に形成し た貫通孔ゃ開口だけでなく、 プリプレダに形成した貫通孔ゃ開口にも適用され得 る。
また、 絶縁十生基材としては、 厚さが 20 111〜600; 111のガラス布エポキシ基材が 用いられるのが好ましい。 その理由は、 20 μ m未満の厚さでは、 強度が低下して 取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、 600 μ mを 超える厚さでは微細な V Hの形成および導電性ペース トの充填が難しくなるとと もに、 基板そのものが厚くなるためである。 絶縁性基材の一方の表面には、 適切 な樹脂接着剤を介して銅箔が貼り付けられ、 エツチング処理によつて導体回路が 形成される。 このような絶縁性基材上への銅箔の貼付に代えて、 絶縁性基材上に 予め銅箔が貼付られた片面銅張積層板を用いることもできる。
上記範囲の厚さを有するガラスェポキシ基板上に、 レーザ照射によって形成さ れる V Hは、 パルスエネルギーが 0. 5mJ〜 100mJ、 ノ ルス幅が 1 s〜 100 / s、 ノ ノレ ス間隔が 0. 5ms以上、 ショ ッ ト数が 3〜50の条件で照射される炭酸ガスレーザに よって形成されることが好ましく、 その口径は、 50 π!〜 250 mの範囲であるこ とが望ましい。 その理由は、 50 μ m未満では V H内に導電性ペース トを充填し難 くなると共に、 接続信頼性が低くなるからであり、 250 μ mを超えると、 高密度化 が困難になるからである。
V Hに導電性ペース トを充填する前に、 V Hの内壁面に残留する樹脂残滓を取 り除くためのデスミァ処理を行うことが接続信頼性確保の点から望ましく、 例え ばプラズマ放電やコロナ放電等を用いたドライデスミァ処理や、 過マンガン酸力 リ ウム溶液等を用いたウエッ トデスミア処理のいずれでも可能である。 上記絶縁 性基材の V Hに対するデスミア処理の後、 真空加圧脱泡法によって、 V H内に充 填される導電性ペース トは、 製造コス トを低減させ、 歩留まりを向上させるのに 好適である。
なお、 上記のうちプラズマクリーニングは、 回路基板の温度が 60 C以下となる ような、 出力、 真空度、 反応ガス種、 通電時間での条件下で行われることが好ま しレ、。 プラズマクリーニングによるデスミア処理によって、 P E Tフィルムゃ樹 脂接着剤に損傷を与えることなく、 V Hに残留する樹脂残滓を効果的に除去する ことができ、 真空加圧脱泡による導電性ペース トの充填と相乗して、 安定した層 間接続抵抗を得ることができる。 プラズマクリーニングは、 V Hが形成された絶 縁性基材を、 その開口を上方に向けた状態で、 公知のプラズマクリーニング装置 のチャンバ一内に設けた電極上に載置し、 銅箔を絶縁性基材に貼付けている接着 剤層およびレーザ加工の際に絶縁性基材上に貼付けられた接着剤層や保護フィル ムの温度が、 それらの樹脂の軟化温度よりも低い温度になるように、 電極自体を 冷却しながらプラズマクリーニングを行うことが望ましく、 そのために、 出力、 真空度、 反応ガス種、 通電時間等の条件が適切に選ばれるべきである。 このよう な処理によれば、 脂残滓がプラズマクリーニングされるとともに、 樹脂接着剤の 軟化に起因する開口の位置ずれや保護フィルムの剥離を効果的に防止できる。 こ の際、 絶縁性基材が受けた熱をチャンバ一内の電極に放熱するために、 金属粒子 を含んだシリコーン樹脂からなる熱伝導性シートを介して載置すれば、 より効果 4 1
14 的である。
また、 銅箔の厚さは、 3μπ!〜 18 m が望ましく、 また加熱プレスは、 適切な温 度および加圧力のもとで行なわれる。 より好ましくは、 減圧下において加熱プレ スが行なわれ、 半硬化状態の樹脂接着剤層のみを硬化することによって、 銅箔を 絶縁性基材に対してしっかり と接着され得るので、 従来のプリプレダを用いた回 路基板に比べて製造時間が短縮される。
絶縁性基材の一面に貼付けられた銅箔は、 前述したように絶縁性基材の他の面 に予め貼付けてある銅箔とともに、 適切なエッチング処理が施されて、 絶縁性基 材の両面に導体回路が形成される。
保護フィルムは、 絶縁性基材の表面から銅箔に達する VH内に導電性ペース ト を充填する際の印刷用マスクとして機能し、 絶縁性基材に VHを形成した後は、 絶縁性基材から剥離されるような粘着剤層を有する。 この保護フィルムは、 例え ば粘着剤層の厚みが Ιμη!〜 20 /m であり、 フィルム自体の厚みが ΙΟμπ!〜 50μπι である Ρ Ε Τフィルムから形成されるのが好ましい。 その理由は、 P ETフィル ムの厚さに依存して、 導電性ペース トの絶縁性基材表面からの突出量が決まるの で、 10μ m未満の厚さでは突出量が小さすぎて接続不良になりやすく、 逆に 50μ mを超えた厚さでは、 溶融した導電性ペース 卜が接続界面において拡がりすぎる ので、 フアインパターンの形成ができないからである。
なお、 上記の各発明については、 絶縁性基材の片面または両面に導体回路を有 し、 この絶縁性基材の一面から導体回路が形成された他面に達する V Hを備えた 回路基板や、 絶縁性基材の片面または両面に導体回路を有し、 この絶縁性基材の 一面から導体回路が形成された他面に達する VHを備えるとともに、 その VH直 上に突起状導体を備える回路基板の製造、 およびそれらの回路基板を積層して形 成する多層回路基板の製造に効果的に適用され得る。 図面の簡単な説明
第 1図は、 第 1実施形態における両面回路基板の製造工程を示す断面図 ( 1) である。
第 2図は、 第 1実施形態における両面回路基板の製造工程を示す断面図 (2) である。
第 3図は、第 1実施形態における片面回路基板の製造工程を示す断面図である。 第 4図は、 第 1実施形態における多層回路基板の断面図である。
第 5図は、 第 3実施形態における導電性バンプを備えた回路基板の製造方法を 示す図 (1 ) である。
第 6図は、 第 3実施形態における導電性バンプを備えた回路基板の製造方法を 示す図 (2 ) である。
第 7図は、 第 4実施形態における回路基板の製造工程の一部を示す図である。 第 8図は、 第 4実施形態における両面回路基板に積層される回路基板の製造ェ 程の一部を示す図である。
第 9図は、 第 4実施形態における両面回路基板と片面回路基板とを積層した 4 層配線板を示す図である。 発明を実施するための最良の形態
く第 1実施形態 >
次に、 本発明の第 1実施形態について、 図 1〜図 4を参照しつつ説明する。 く導電性ペース 卜の調整〉
導電性フィラーとして、平均粒子径が 10 μ mのフレーク状の銀 1 0 0重量部を 用いた。 バインダーとしては、 熱硬化性樹脂として、 分子量が 600のノボラック 型エポキシ 3. 2重量部と分子量が 10000〜15000のフ; ノール樹脂3. 2重量部とを 使用し、 溶剤として、 ェチルカルビトールアセテート 6. 8重量部を使用した。 共 に常温で固体であるノボラック型エポキシとフエノール樹脂とを混合し、 これに ェチルカルビトールァセテ一トを添加して、 樹脂を溶解させてバインダーを調整 した。 このバインダーに、 銀を添加して混合したものを導電性ペース トとした。 従来の低分子量の液状エポキシ樹脂では、 プレキュア処理を施すことにより、 架橋反応が開始されて、 Bステージに至る。 ところが、 本実施形態の導電性べ一 ス トは、 熱乾燥処理 (例えば 100°Cで 30分間の処理) を施すと、 樹脂を溶解して いる溶剤が揮発することにより乾燥して、 元の樹脂の性質としての固体に戻る。 また、 その固体状態における軟化温度は 60°Cよりも高かった。 さらに、 その導電 W 1 /
16 性ペーストを 180°C、 70分間処理して硬化させた後のガラス転移点は、 150°C以上 であった。
①導電性フイラ一は、 銀の他に、 金、 パラジウム、 銅、 ニッケル、 錫、 鉛のう ち少なく とも一種類の金属の微粒子であることが好ましい。 また、 金属微粒子の 平均粒径としては、 0. !〜 20 mであることが好ましレ、。
②また、 常温で固体の熱硬化性樹脂としては、 例えば分子量が 400以上のノボ ラック型エポキシを用いることができる。 この場合に、 ノボラック型エポキシに、 常温で固体の樹脂、 例えば分子量が 10000以上のフエノール樹脂を混合してもよ レ、。 その場合には、 フエノール樹脂は、 ノボラック型エポキシ 100重量部に対し て、 150重量部以下であることが好ましい。
<多層回路基板の製造 >
次に、 上記の導電性ペース トから導電性バンプを形成し、 その導電性バンプに より回路基板間を接続した多層回路基板の製造方法について説明する。
①コア用両面回路基板の製造
図 1 (A)に示すように、片面に銅箔 1が貼り付けられた絶縁性基板 2を使用する。 この絶縁性基板 2は、 例えばガラス布エポキシ樹脂基材、 ガラス布ビスマレイミ ドトリアジン樹脂基材、 ガラス布ポリフエ二レンエーテル樹脂基材、 ァラミ ド不 織布エポキシ樹脂基材、 ァラミ ド不織布ボリイ ミ ド樹脂基材等が使用できる。 ま た、 絶縁性基板 2の厚さは、 20 111〜600 111であり、 銅箔 1 の厚さは、 3 μ η!〜 18 μ ιηであることが望ましい。 絶縁性基板 2と銅箔 1 としては、 特にエポキシ樹脂 をガラスク ロスに含浸させて Βステージとしたプリプレダと、 銅箔とを積層して 加熱プレスすることにより得られた片面銅張積層板を用いることが望ましい。 こ のような絶縁性基板 2において、図 1 (Β)に示すように、銅箔 1が貼り付けられた 面側とは、 逆の面側 (図 1において、 上面側) に半硬化状態の接着剤層 3を設け、 さらに、 その接着剤層 3の上面には、 Ρ Ε Τ製の保護フィルム 4を貼り付ける。 ここで、 接着剤層 3は、 例えば軟化温度が約 60°C程度のエポキシ樹脂ワニスを使 用でき、 その厚さは 10 m〜50 mであることが望ましい。 また、 保護フィルム 4は、 詳細には示さないが、 厚さ 10 μ π!〜 50 μ mの P E T製フィルムと、 そのフィ ルムの一面側に厚さ Ι μ η!〜 20 μ πιの粘着剤層が設けられている。 次に、 絶縁性基板 2に貼り付けられた保護フィルム 4側から、 例えば炭酸ガス レーザによって、 銅箔 1に達する V H 5を形成する (図 1 (C) )。 ここで、 炭酸ガ スレーザの条件は、 ノ ルスエネルギーが 0. 5mJ〜100mJ、 ノ ノレス幅力 S 1 μ s〜100〃 s、 パルス間隔が 0. 5ms以上、 ショ ッ ト数が 3〜50の範囲であることが望ましい。 な お、 V H 5の内壁面から樹脂残滓を取り除くために、 デスミア処理を行うことが 望ましい。
次に、 図 1 (D)に示すように、 V H 5の内部に、 導電性ペース ト 6をメタルマス クを用いた印刷による方法や、 スキージゃデイスペンサを用いた方法等により充 填する。 その後、 基板全体を lxlO 3 P a〜5xl03 P aの減圧下において、 絶縁性基 板 2の導電性ペース ト 6の露出側の表面を適切なプレス装置 (図示せず) によつ て、 100°Cで数分間程度、 加圧する。 このとき、 導電性ペース ト 6は、 溶剤が乾燥 することによって、 適度な硬さの固体となっている。
その後、 保護フィルム 4を剥離すると、 V H 5内に充填された導電性ペース ト 6の先端部分が、 適度に硬化した導電性バンプ 7として、 接着剤層 3から突設し た状態となっている (図 1 (E)を参照)。 次に、 銅箔 8を接着剤層 3を介して絶縁 性基板 2の片面側 (図 2において、 上面側) に、 例えば 180°C、 70分で低圧下 (真 空度 20Torr) において加熱プレス (例えば 1. 96x10— 2Pa) することによって圧着 し、 接着剤層 3を硬化させる (図 2 (F)を参照)。 さらに、 両銅箔 1, 8の表面に、 エッチング処理を施して、 導体回路 1 A、 8 Aを形成する (図 2 (G)を参照)。 な お、 導体回路 1 A , 8 Aの表面は、 例えばメック社製のエッチング液等を使用し て、 粗化処理しておく ことが望ましい。 このようにして製造された両面回路基板 9をコア基板として使用する。 両面回路基板 9の表面および裏面には、 下記に示 す製造方法によって製造される片面回路基板 1 0を積層できる。
②片面回路基板の製造
前述のコア基板の製造方法と異なる点を主に説明する。図 3 (A)に示すように、 片面に銅箔 1 1が貼り付けられた絶縁性基板 1 2を使用し、 銅箔 1 1の表面にェ ツチング処理を施して、 導体回路を形成する (図 3 (B) )。 次に、 半硬化状態の接 着剤層 1 3を設け、 さらに、 その接着剤層 1 3の上面には、 保護フィルム 1 4を 貝占り付ける (図 3 (C)を参照)。 次に、 炭酸ガスレーザを使用して、 導体回路 1 1 Aに達する V H 1 5を形成する (図 3 (D)を参照)。 次に、 V H 1 5の内部に、 本 発明の導電性ペースト 6を充電し、 その後、 基板全体を 1 X 1 0 3 Pa〜 5 X 1 0 3 Paの減圧下において、絶縁性基板 1 2の導電性ペース ト 6の露出側の表面を適切 なプレス装置 (図示せず) によって、 例えば 1 0 o °cで数分間程度、 加圧する。 その後、 保護フィルム 1 4を剥離すると、 V H 1 5内に充填された導電性べ一 ス ト 6の先端部分が、 適度に硬化した導電性バンプ 7として、 接着剤層 1 3から 突設した状態となっている (図 3 (E)を参照)。
③多層回路基板の製造
次に、 両面回路基板 9の表裏両面に、 片面回路基板 1 0を積層して、 多層回路 基板 1 6を製造する。 図 4には、 両面回路基板 9の両面に (より正確には、 下層 に一枚、上層に二枚)、三枚の片面回路基板 1 0を積層した五層の多層回路基板 1 6の断面図を示した。 この多層回路基板 1 6は、 上記五層の回路基板 9 , 1 0を 積層して、 150°C〜200。C、 lMPa〜4MPaの加熱プレスを行うことにより製造できる。 本実施形態によれば、 導電性ペース ト 6の軟化温度は、 接着剤層 3、 1 3の軟 化温度よりも高く設定されているため、 加熱プレスの際には、 温度が上昇するに 従って、 導電性ペース ト 6は固体の状態を保持する一方、 接着剤層 3、 1 3が軟 化する。 接着剤層 3、 1 3の軟化に伴って、 接着剤が導電性バンプ 7と銅箔 8あ るいは導体回路 1 A , 8 Aとの間に流れ込むことも考えられるが、 そのときには 導電性バンプ 7は適度な硬さを保持しているので、 軟化した接着剤層 3を押しの けて銅箔 8あるいは導体回路 1 A , 8 Aに接触した後、 自身も軟化して、 導電性 フィラーを密に接触させ、 電気抵抗率を低下させることができるため、 良好な接 続状態を確保できる。 このように本実施形態によれば、 導電性ペース トには、 常 温で固体の熱硬化性樹脂が含まれており、 熱乾燥処理を施すことにより、 溶媒が 乾燥するため常温で適度な硬さの固体となっているので、 特に導電性バンプを製 造するのに良好な素材とできる。
なお、 本願発明の導電性ペース トには、 一般に使用する硬化剤を含有すること もできる。 さらに、 導電性ペース トには、 分散安定剤、 可塑剤、 皮張り防止剤、 粘度調整剤など各種の添加剤を用いることができる。 また、本実施形態によれば、 導電性バンプ 7は、 V H 5, 1 5内部を充填し、 回路基板 9, 1 0の表面から突 設するようにして形成されているが、 本発明によれば、 導電性バンプは、 少なく とも二枚の回路基板が積層されたときに、 その層間に位置して両回路基板間を電 気的に接続するものであれば足り、 必ずしも一方側の回路基板の貫通孔ゃ V Hの 内部を充填している必要はない。
<第 2実施形態〉
第 1実施形態に記載した導電性ペース ト 6の代わりに、 V Hに対して、 低粘度 の導電性ペーストと高粘度の導電性ペーストとの二種類の導電性ペース トを使用 して充填することができる。 以下に、 その方法を使用して多層配線基板を製造す る方法を説明する。 例えば図 1 (C)あるいは図 3 (D)に示す V H 5のように、 レー ザ加工によって形成された V H形成用開口内に、低粘度の導電性ペース トとして、 銀めつき銅粉をフイラ一とする粘度が 0. 9 Pa ' s であるぺ一ス トを V H径のほぼ 2/3の高さまで充填する。 さらに、 開口径 200 m、 厚みが 100 mのメタルマス クを用いて、 低粘度の導電性ペーストに重ねて高粘度の導電性ペース トとして、 銀めつき銅粉または銀粉をフイラ一とする粘度が 4Pa ' sであるペース トを順次充 填して、 V Hを形成する。 その後は、 図 1 (D)あるいは図 3 (E)以降に示した手順 となる。
<変形例 >
なお、 開口に充填した導電性ペース トとして、 銀めつき銅フイラ一を含み、 粘 度が 0. 7Pa - sであるペース トを低粘度の導電性ペース トとして使用し、 銀めつき 銅フイラ一および銀フイラ一を含み、 粘度が 3· OPa ' sであるペース トを高粘度の 導電性ペーストとして使用しても同様の回路基板を製造できる。
また、 開口に充填した導電性ペース トとして、 銀めつき銅フイラ一を含み、 粘 度が 0. 7Pa - sであるペーストを低粘度の導電性ペース トとして使用し、 銀めつき 銅フィラーを含み、 粘度が 3. 5Pa ' sであるペース トを高粘度の導電性ペーストと して使用しても同様の回路基板を製造できる。
第 2実施形態または変形例によれば、 気泡の存在はまったく見られないととも に、 各層のバンプの高さがほぼ一定の回路基板が製造できた。 なお、 これらの効 果を得るのみであれば、上記したような第 1の発明との組み合わせは必須でない。 ぐ第 3実施形態 > 次に、 図 5〜図 6を参照しつつ、 第 3実施形態について説明する。
回路基板 101 を形成する絶縁性基板 104の下面側の全面には、 例えば銅箔 102 が設けられている (図 5 (A) )。 なお、 この銅箔 102は、 導電性バンプ 103が形成 された後に、 エッチングされて導体回路が形成される。 この絶縁性基板 104の上 面に、 図 5 (B)に示すように、 二枚の剥離用被膜 105, 106を貼り付ける (なお、 以 下、 上側の剥離用被膜 105を第 1剥離用被膜 105 と、 下側の剥離用被膜 106を第 2剥離用被膜 106 と称する。)。 両剥離用被膜 105, 106は、 共に PET製である。 詳 細には図示しないが、 両剥離用被膜 105, 106の下面側には粘着層が設けられてい る。
次に、 所定の位置に、 炭酸ガスレーザにより、 V H 107を形成する (図 5 (C) )。 V H 107は、 両剥離用被膜 105, 106を貫通し、絶縁性基板 104の上面から銅箔 102 に至るまで開口されている。
次に、 この V H 107に銀製の導電性ペース ト 108 を充填する (図 5 (D) )。 この 導電性ペースト 108は、 例えばメタルマスクを用いたスクリーン印刷法によって 充填されており、 作製時のスキージ処理によって中央部分が凹状のものがある。 この状態で、 導電性ペース ト 108が適度な硬度まで硬化するように、 例えば 80°C で 10 分間の第 1熱処理を行う (この第 1熱処理は、 使用される導電性ペース ト 108の種類により、適当に変更できる)。第 1熱処理によって、導電性ペース ト 108 に含有する溶剤の量によっては、 V H 107の中央部分の導電性ペース ト 108が凹 状となることがある。
次に、 図 6 (E)に示すようにして、 第 1剥離用被膜 105のみを剥離する (第 1剥 離工程)。 このとき、 導電性ペース ト 108の一部が、 第 2剥離用被膜 106の上面か ら突出した状態となる。 次に、 突出した導電性ペース ト 108を含む第 2剥離用被 膜 106の上面全面に、例えばテフロンフィルムを離型フィルム 109として配置し、 その離型フィルム 109の上面側からコールドプレスを行う。 このように、 離型フ イルム 109を施しておくことにより、導電性バンプ 103の仕上りを良好とできる。 このコールドプレス処理によって、 第 2剥離用被膜 106の上面側に突出した導電 性ペース ト 108が押しつぶされて、 その上面側 (他の回路基板に接触する面側。 なお、 他の回路基板については図示しないが、 当該回路基板 101 と同様の構成の ものであり、 導電性バンプ 103が接触する位置には、 例えば銅箔や導電性バンプ 等の電気的に接触可能な構成が設けられている。) 、 図 6 (F)に示すように、 非 凹状となる。
プレス処理の後に離型フィルム 109を剥離し (図 6 (G) )、 その状態で、 例えば 100°Cで 30分の第 2熱処理を行う。 第 2熱処理によって、導電性ペース ト 108は、 さらに硬化し、 所定の硬度となる。 なお、 第 2熱処理の条件は、 第 1熱処理の条 件よりも、 高い温度設定でかつ、 長時間をかけることが望ましい。
最後に、 第 2剥離用被膜 106を絶縁性基板 104から剥離する (第 2剥離工程) ことにより、 他の回路基板に接触する面側が非凹状とされた導電性バンプ 103を 備えた回路基板 101が形成される (図 6 (H) )。 なお、 前述のプレス処理によって、 導電性ペース ト 108が V H 107の開口縁から飛び出したところ (符合 108Aにて示 すところ) は、 導電性ペース ト 108が十分には硬化していないため、 第 2剥離ェ 程によって第 2剥離用被膜 106と共に排除される。 この回路基板 101では、 導電 性バンプ 103の上面側 (他の回路基板に接触する面側) が非凹状とされているの で、 回路基板 101を積層する場合にも、 導電性バンプ 103と相手側の回路基板の 導体回路とのより良好な導通を確保できる。
このように、 本実施形態によれば、 第 1熱処理により適度に硬化させた導電性 ペース ト 103をプレスするので、 導電†生ペース ト 108の上面側 (他の回路基板に 接触する面側) が凹状化していたとしても、 プレス操作によって平坦化ないしは 凸状化させることができる。 また、 第 1熱処理によって、 適度に硬化させた導電 十生ペース ト 108 をコールドプレスによってプレスするので、 導電 1"生ペース ト 108 の硬化を規制でき、 導電性バンプ 103が他の回路基板に接触する面側を所望の形 状に形成しやすい。 なお、 上記の実施形態においては、 説明の便宜上、 回路基板 101 の上面側が、 他の回路基板に接触する面側としたが、 本発明によれば、 導電 性バンプを回路基板の下面側に突出させるようにしてもよい。 また、 図 5 (D)の導 電性ペース ト 108を適度な硬度まで硬化する手段に、 第 1の発明を利用すること ができる。
ぐ第 4実施形態〉
以下、本発明にかかる多層回路基板用両面回路基板の製造方法の一例について、 図 7〜図 9を参照にして具体的に説明する。
①本発明にかかる多層回路基板用回路板を製造するに当たって、 絶縁性基材 210の片面に銅箔が 212が貼付けられたものを出発材料として用いる (図 7 (a)参 '昭)
②このような絶縁性基材 210の銅箔 212が貼付けられた表面と反対側の表面に、 半硬化状態の接着剤、 すなわち Bステージの接着剤層 214を設け、 さらに、 その 接着剤層 214の上に P E T製の保護フィルム 216を貼付ける (図 7 (b)参照)。 接 着剤 2 は導体回路を形成する銅箔を接着するものである。
③次いで、 絶縁性基材 210上に貼付けられた保護フィルム 216上から炭酸ガス レーザにより、保護フィルム 216および接着剤層 214を貫通して、絶縁性基材 210 の表面から銅箔 212に達する非貫通孔 218を形成する (図 7 (c)参照)。
④前記③の工程で形成された非貫通孔 218の内壁面に残留する樹脂残滓を取り 除くために、 プラズマクリーニング方法によりデスミア処理を行う。 この際、 絶 縁性基材 210が受けた熱をチャンバ一内の電極に放熱するために、 金属粒子入の シリコーン樹脂からなる熱伝導性シートを介して載置すれば、より効果的である。
⑤次に、デスミァ処理された非貫通孔 218内に印刷によって導電性ペース ト 220 を充填する (図 7 (d)参照)。 その後、 基板全体を真空チェンバー (図示を省略) 内のステージ上に固定し、 l xl 03〜5x l 03 Pa の減圧下において、 絶縁性基材 210 の導電性ペース ト 220の露出側の表面を適切なプレス装置 (図示を省略) によつ て、 数分間だけ加圧する。
⑥その後、 保護フィルム 216を接着剤層 214の表面から剥離させたのち (図 7 (e)参照)、 銅箔 224を接着剤層 214を介して絶縁性基材 210の片面に加熱プレス によって圧着して、 接着剤層 214を硬化させる (図 7 (f)参照)。 その際、銅箔 224 は硬化した接着剤層 214を介して絶縁性基材 210に接着され、導電性ペース ト 220 と銅箔 224 とが電気的に接続される。
⑦次いで、 絶縁性基材 210の両面に貼付けられた銅箔 212, 224上に、 それぞれ エツチング保護フィルムを貼付けて、所定の回路パターンのマスクで披覆した後、 エッチング処理を行って、 導体回路 226, 228 (ビアランドを含む) を形成する (図 7 (g)参照)。 この処理工程においては、 先ず、 銅箔 212, 224の表面に感光性ドラ ィフィルムレジス トを貼付した後、 所定の回路パターンに沿って露光、 現像処理 してエッチングレジス トを形成し、 エッチングレジスト非形成部分の金属層をェ ツチングして、 ビアランドを含んだ導体回路パターン 226,228を形成する。 エツ チング液としては、 硫酸一過酸化水素、 過硫酸塩、 塩化第二銅、 塩化第二鉄の水 溶液から選ばれる少なく とも 1種の水溶液が望ましい。 上記銅箔 212, 224をエツ チングして導体回路 226,228を形成する前処理として、 フアインパターンを形成 しゃすくするため、 あらかじめ、 銅箔の表面全面をエッチングして厚さを Ιμη!〜 ΙΟμΠ!、 より好ましくは 2// 1!1〜8 111程度まで薄くできる。 導体回路の一部として のビアランドは、その内径が VH径とほぼ同様であるが、その外径は、 50; π!〜 250 mの範囲に形成されることが好ましレ、。
⑧次に、 前記⑦の工程で形成した導体回路 226, 228の表面を粗化処理して (粗 化層の表示は省略する)、 コア用の両面回路基板 230を形成する。 この粗化処理は、 多層化する際に、 接着剤層との密着性を改善し、 剥離 (デラミネーシヨ ン) を防 止するためである。 粗化処理方法としては、 例えばソフ トエッチング処理や、 黒 化 (酸化) 一還元処理、 銅一ニッケル一リンからなる針状合金めつき (荏原ユー ジライ ト製:商品名インタ一プレート) の形成、 メック社製の商品名 「メックェ ツチボンド」 なるエッチング液による表面粗化がある。 この実施形態においては、 上記粗化層の形成は、 エッチング液を用いて形成されるのが好ましく、 例えば導 体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエツ チング処理することによって形成できる。 かかるエッチング液は、 スプレーゃバ プリングなどの酸素共存条件下で、銅導体回路を溶解させることができ、反応は、 次のように進行するものと推定される。
C u + C u (II) An → 2 C u ( I ) An/2
2 C u ( I ) An/2 + n/402 + n AH (エアレーシヨン)
→ 2 C u (II) An + n/ 2 H20
式中、 Aは錯化剤 (キレート剤として作用)、 nは配位数を示す。 この式に示 されるように、 発生した第一銅錯体は、 酸の作用で溶解し、 酸素と結合して第二 銅錯体となって、 再び銅の酸化に寄与する。 本実施形態で用いられる第二銅錯体 は、 ァゾール類の第二銅錯体がよい。 この有機酸一第二銅錯体からなるエツ グ液は、 ァゾール類の第二銅錯体および有機酸 (必要に応じてハロゲンィォ: を、 水に溶解して調製できる。 このようなエッチング液は、 例えばイミダゾール 銅(II)錯体 10重量部、 ダリコール酸 7重量部、 塩化力リ ウム 5重量部を混合し た水溶液から形成される。
両面回路基板は、 上記①〜⑧の工程に従って製造され、 多層回路基板のコア用 回路基板として好適である。
次に、 この両面回路基板の表面および裏面にそれぞれ積層される片面回路基板 の製造方法について、 図 8を参照にして説明する。
( 1)まず、絶縁性基材 210の片面に貼付けられた銅箔 212上に、 エッチング保護 フィルムを貼付けて、 所定の回路パターンのマスクで披覆した後、 エッチング処 理を行って、 導体回路 234 (ビアラン ドを含む) を形成する (図 8 ( b )参照)。 こ の処理工程においては、 先ず、 銅箔 212の表面に感光性ドライフィルムレジス ト を貼付した後、 所定の回路パターンに沿って露光、 現像処理してエッチングレジ ス トを形成し、 エッチングレジスト非形成部分の金属層をエッチングして、 ビア ランドを含んだ導体回路パターン 234を形成する。 エッチング液としては、 硫酸 一過酸化水素、 過硫酸塩、 塩化第二銅、 塩化第二鉄の水溶液から選ばれる少なく とも 1種の水溶液が望ましい。 上記銅箔 212をエッチングして導体回路 234を形 成する前処理として、 ファインパターンを形成しやすくするため、 あらかじめ、 銅箔の表面全面をエッチングして厚さを Ι μ π!〜 10 μ πι、 より好ましくは 2 μ πι〜8 μ πι程度まで薄くできる。
(2)絶縁性基材 210の片面に導体回路 234を形成した後、上記両面回路基板の② 〜⑤の工程とほぼ同様な処理を行ない (図 8 (c)〜図 8 (e)参照)、 その後、 保護フ イルム 216を接着剤層 214の表面から剥離させると、 絶縁性基材の片面に導体回 路 234が形成され、 かつその導体回路 234に電気的に接続された充填 V H 222を 備えた片面回路基板 240が製造される (図 8 (f)参照)。 上記保護フィルム 216を 剥離させた状態では、 非貫通孔 218内に充填した導電性ペース ト 220は、 絶縁性 基板 210の表面からほぼ接着剤層 214の厚さと保護フィルム 216の厚さとを加え た分だけ突出しており、 この突出部分 236 (以下、 「突起状導体」 という) の高さ は、 5 μ π!〜 30 μ πιの範囲が望ましい。 その理由は、 未満では、 接続不良を招 P T/JP00/04612
25 きやすく、 を越えると抵抗値が高くなると共に、 加熱プレス工程において 突起状導体 236が熱変形した際に、絶縁性基板の表面に沿つて拡がりすぎるので、 ファインパターンが形成できなくなるからである。
また、 上記導電ペース ト 220から形成される突起状導体 236は、 プレキュアさ れた状態であることが望ましい。 その理由は、 突起状導体 236は半硬化状態でも 硬く、 その先端は接着剤層 214から突出しているので、 積層プレスの段階で接着 剤層 214が軟化する前に、 積層される他の回路基板の導体回路 (導体パッ ド) と 電気的接触が可能となるからである。 また、 加熱プレス時に変形して接触面積が 増大し、 導通抵抗を低くできるだけでなく、 突起状導体 236の高さのばらつきを 是正できる。 このように、 上記(1)〜(2)の工程によって製造される片面回路基板 240は、 絶縁性基材 210の一方の表面に導体回路 234を有し、 他方の表面には導 電性ペース トの一部が露出して形成される突起状導体 236を有しており、 予め製 造されたコア用回路基板 230に積層されて多層化される。
図 9は、 コア用両面回路基板 230 の両面に、 3枚の片面回路基板 240, 242, 244 が積層されてなる 4層基板が、 加熱温度 150°C〜200°C、 加圧力 lMPa〜4Mpaの条 件のもとで、 1 度のプレス成形により一体化された多層回路基板を示している。 このように、 加圧と同時に加熱することで、 各片面回路基板の接着剤層 238が硬 化し、 隣接する片面回路基板との間で強固な接着が行われる。 なお、 熱プレスと しては、 真空熱プレスを用いることが好適である。
なお、 絶縁性基材の表面に予め形成された接着剤層 238に代えて、 各片面回路 基板が製造されて後、 多層化する段階において、 絶縁性基材の突起状導体側の表 面全体および Zまたは導体回路側の表面全体に接着剤を塗布し、 乾燥化した状態 の未硬化樹脂からなる接着剤層として形成することもできる。 この接着剤層は、 取扱が容易になるため、 プレキュアしておくことが好ましく、 その厚さは、 5 μ ηι 〜50 μ ηι の範囲が望ましい。 上述した実施形態では、 コア用両面回路基板と 3層 の片面回路基板とを用いて 4層に多層化したが、 5層あるいは 6層を超える多層 回路基板の製造にも適用できる。
以上説明したように、 本実施形態によれば、 多層回路基板の製造に供される両 面回路基板と片面回路基板とを、 一部共通な製造工程を経て製造できるので、 製 /0 12
26 造コス トの低減を図ることができ、 また、 一面に銅箔が貼付けられた絶縁性基材 に設けた非貫通孔内に、 真空加圧脱泡によって導電性ペーストを充填するので、 導電性ペース 卜への気泡の残留を極力抑えることができ、 層間接続抵抗の安定化 を図ることができる。 また、 非貫通孔内への導電性ペース トの充填前に、 非貫通 孔内をプラズマクリ一二ングによってデスミァ処理することによって、 保護フィ ルムゃ樹脂接着剤に損傷を与えることなく、 非貫通孔に残留する樹脂残滓を効果 的に除去することができ、真空加圧脱泡による導電性ペース トの充填と相乗して、 更に安定した層間接続抵抗を得ることができる。
本発明の技術的範囲は、 上記した各実施形態によって限定されるものではなく、 様々に変形して実施できる。 また、 本発明の技術的範囲は、 均等の範囲にまで及
産業上の利用可能性
本発明によれば、 多層プリント配線板を構成するにあたり、 層間の良好な接続 を確保できるプリント配線板を製造するための方法を提供することができる。

Claims

請求の範囲
1 . 絶縁性基材の片面または両面に導体回路を有し、 この絶縁性基材の一面から 導体回路が形成された他面に達するビアホールを備えるプリン ト配線板の製造方 法であって、 少なくとも、
① 上記絶縁性基材の一面から導体回路に達する開口を形成する工程、
② 前記開口内に、 所定量の導電性ペース トを充填させる工程、
③ 前記導電性ペース トを減圧条件下において加圧する工程、
の各工程を含んで製造されることを特徴とするプリント配線板の製造方法。
2 . 請求項 1に記載のプリント配線板の製造方法であって、 前記②の工程にお いては、 前記開口内に、 低粘度の導電性ペース トを所定量だけ充填し、 その充填 された低粘度の導電性ペーストの上に高粘度の導電性ペース トを重ねて充填する ことを特徴とするプリ ント配線板の製造方法。
3 . 請求項 1に記載のプリント配線板の製造方法であって、 前記③の工程によ つて加圧された前記導電性ペース トによって形成されるとともに前記絶縁性基材 の一面から突出する導電性バンプが他のプリント配線板に接触する面側を非凹状 とすることを特徴とするプリント配線板の製造方法。
4 . 請求項 1に記載のプリント配線板の製造方法であって、 前記①の工程にお いては、 前記絶縁性基材の一面に保護フィルムを貼り付けた状態で、 その保護フ イルム上からレーザ照射を行って前記開口を形成し、 前記③の工程の後に、
④前記保護フィルムを剥離して前記導電性ペース トを露出させ、 前記絶縁性基 材の一面に半硬化状態の樹脂接着剤層を形成し、 その樹脂接着剤層を解して銅箔 を加熱圧着して前記導電性ペーストと前記銅箔とを電気的に接続させる工程、
⑤前記銅箔をエッチングして前記絶縁性基材の両面に導体回路を形成するェ 程、 を含むことを特徴とするプリント配線板の製造方法。
5 . 請求項 1に記載のプリント配線板の製造方法であって、 前記①の工程にお いては、 前記絶縁性基材の一面に半硬化状態の樹脂接着剤層を形成し、 その樹脂 接着剤層上に保護フィルムを粘着させた後、 その保護フィルム上からレーザ照射 を行って前記導体回路に達する開口を形成し、 前記③の工程の後に、
⑥前記保護フィルムを剥離して前記導電性ペース トを露出させ、 この導電性べ ース トを覆って銅箔を加熱圧着して、 前記導電性ペーストと前記銅箔とを電気的 に接続させる工程、
⑦前記銅箔をェツチングして前記絶縁性基材の両面に導体回路を形成するェ 程、 を含むことを特徴とするプリント配線板の製造方法。
6 . 請求項 1に記載のプリント配線板の製造方法であって、 前記②の工程にお ける前記導電性ペース トは、 導電性フィラーと、 常温で固体の熱硬化性樹脂を溶 剤に溶解させたバインダ一とを含有することを特徴とするプリント配線板の製造 方法。
7 . 請求項 1に記載のプリント配線板の製造方法であって、
前記①の工程においては、 前記絶縁性基材の一面に半硬化状態の樹脂接着剤層 を形成し、 その樹脂接着剤層上に保護フィルムを粘着させた後、 その保護フィル ム上からレーザ照射を行って前記導体回路に達する開口を形成し、
前記②の工程においては、 前記開口内に、 導電性フイラ一と常温で固体の熱硬 化性樹脂を溶剤に溶解させたバインダ一とを含有する低粘度の導電性ペース トを 所定量だけ充填させ、 その充填された低粘度の導電性ペース 卜の上に導電性フィ ラーと常温で固体の熱硬化性樹脂を溶剤に溶解させたバインダ一とを含有する高 粘度の導電性ペース トを重ねて充填させ、
前記③の工程によって加圧された前記導電性ペーストによって形成されるとと もに前記絶縁性基材の一面から突出する導電性バンプが銅箔あるいは他のプリン ト配線板に接触する面側を非凹状とし、 その後に、 前記保護フィルムを剥離して 前記導電性ペーストを露出させ、 前記絶縁性基材の一面に半硬化状態の樹脂接着 剤層を形成し、 その樹脂接着剤層を介して前記銅箔あるいは他のプリント配線板 を加熱圧着して前記導電性ペーストと前記銅箔とを電気的に接続させる工程、 を含むことを特徴とするプリント配線板の製造方法。
8 . 請求項 1に記載のプリント配線板の製造方法であって、
前記①の工程においては、 前記絶縁性基材の一面に保護フィルムを貼り付けた 状態で、 その保護フィルム上からレーザ照射を行って前記開口を形成し、 前記②の工程においては、 前記開口内に、 導電性フィラーと常温で固体の熱硬 化性樹脂を溶剤に溶解させたバインダ一とを含有する低粘度の導電性ペース トを 所定量だけ充填させ、 その充填された低粘度の導電性ペース トの上に導電性フィ ラーと常温で固体の熱硬化性樹脂を溶剤に溶解させたバインダーとを含有する高 粘度の導電性ペーストを重ねて充填させ、
前記③の工程によって加圧された前記導電性ペース トによって形成されるとと もに前記絶縁性基材の一面から突出する導電性バンプが銅箔あるいは他のプリン ト配線板に接触する面側を非凹状とし、 その後に、
④前記保護フィルムを剥離して前記導電性ペース トを露出させ、 この導電性べ ース トを覆って前記銅箔あるいは他のプリント配線板を加熱圧着して、 前記導電 性ペーストと前記銅箔とを電気的に接続させる工程、
を含むことを特徴とするプリント配線板の製造方法。
PCT/JP2000/004612 1999-07-12 2000-07-10 Procede de fabrication d'une carte de circuits imprimes WO2001005204A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP00944386A EP1220588B1 (en) 1999-07-12 2000-07-10 Method of manufacturing printed-circuit board
US10/030,428 US6889433B1 (en) 1999-07-12 2000-07-10 Method of manufacturing printed-circuit board
DE60030743T DE60030743T2 (de) 1999-07-12 2000-07-10 Verfahren zum Herstellen einer Leiterplatte

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JP19809399A JP4331331B2 (ja) 1999-07-12 1999-07-12 多層プリント配線板用の片面回路基板およびその製造方法
JP11/198092 1999-07-12
JP19809299A JP2001024323A (ja) 1999-07-12 1999-07-12 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法
JP11/198093 1999-07-12
JP34386299A JP4433531B2 (ja) 1999-12-02 1999-12-02 導電性バンプを備えたプリント基板の製造方法
JP11/343862 1999-12-02
JP11/348409 1999-12-08
JP34840999 1999-12-08
JP11/348410 1999-12-08
JP34841099 1999-12-08
JP2000/018171 2000-01-27
JP2000018172A JP4545866B2 (ja) 1999-12-08 2000-01-27 多層プリント配線板用回路基板の製造方法
JP2000018171A JP4545865B2 (ja) 1999-12-08 2000-01-27 多層プリント配線板用回路基板の製造方法
JP2000/018172 2000-01-27
JP2000/081391 2000-03-23
JP2000081391A JP4776056B2 (ja) 2000-03-23 2000-03-23 導電性ペースト

Publications (1)

Publication Number Publication Date
WO2001005204A1 true WO2001005204A1 (fr) 2001-01-18

Family

ID=27573411

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/004612 WO2001005204A1 (fr) 1999-07-12 2000-07-10 Procede de fabrication d'une carte de circuits imprimes

Country Status (4)

Country Link
US (1) US6889433B1 (ja)
EP (1) EP1220588B1 (ja)
DE (1) DE60030743T2 (ja)
WO (1) WO2001005204A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388449C (zh) * 2002-06-03 2008-05-14 株式会社电装 在基片上形成凸块的方法
JP2015061058A (ja) * 2013-09-20 2015-03-30 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901181B (zh) * 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US20040040651A1 (en) * 2002-08-28 2004-03-04 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
WO2004079795A2 (en) 2003-03-04 2004-09-16 Rohm And Haas Electronic Materials, L.L.C. Coaxial waveguide microstructures and methods of formation thereof
US7083859B2 (en) * 2003-07-08 2006-08-01 Hitachi Chemical Co., Ltd. Conductive powder and method for preparing the same
US8368223B2 (en) * 2003-10-24 2013-02-05 International Rectifier Corporation Paste for forming an interconnect and interconnect formed from the paste
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
US8469708B2 (en) * 2004-09-16 2013-06-25 Kazunori Kusano Kit for diagnosing pulp exposure and a probe syringe
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
US20080136041A1 (en) * 2006-01-24 2008-06-12 Tessera Interconnect Materials, Inc. Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US7417312B2 (en) * 2005-04-22 2008-08-26 International Rectifier Corporation Use of solder paste for heat dissipation
KR20070073730A (ko) * 2005-07-15 2007-07-10 마쯔시다덴기산교 가부시키가이샤 배선 기판, 배선 재료 및 동장 적층판 및 배선 기판의 제조방법
US7956293B2 (en) * 2006-04-03 2011-06-07 Panasonic Corporation Multilayer printed wiring board and manufacturing method thereof
US7523545B2 (en) * 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
EP1973189B1 (en) 2007-03-20 2012-12-05 Nuvotronics, LLC Coaxial transmission line microstructures and methods of formation thereof
US7755174B2 (en) 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
KR100871034B1 (ko) * 2007-06-12 2008-11-27 삼성전기주식회사 인쇄회로기판의 페이스트 범프 형성 방법
US20100252310A1 (en) * 2007-07-27 2010-10-07 Kiyoshige Kojima Composite for multilayer circuit board
JP2009059814A (ja) * 2007-08-30 2009-03-19 Denso Corp 多層プリント基板の製造方法
KR20090047328A (ko) * 2007-11-07 2009-05-12 삼성전기주식회사 도전성 페이스트 및 이를 이용한 인쇄회로기판
CN101466205B (zh) * 2007-12-19 2010-06-16 富葵精密组件(深圳)有限公司 电路板的制作方法
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs
JP2010161298A (ja) * 2009-01-09 2010-07-22 Denso Corp 導電ペーストの充填方法及び多層基板の製造方法
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8020292B1 (en) 2010-04-30 2011-09-20 Ddi Global Corp. Methods of manufacturing printed circuit boards
KR20120050837A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 전도성 필름 및 그 제조방법
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
EP2731783A4 (en) 2011-07-13 2016-03-09 Nuvotronics Llc METHOD FOR PRODUCING ELECTRONIC AND MECHANICAL STRUCTURES
CN104160792B (zh) * 2012-03-09 2017-05-17 三井金属矿业株式会社 印刷布线板的制造方法及激光加工用铜箔
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
WO2015109208A2 (en) 2014-01-17 2015-07-23 Nuvotronics, Llc Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
WO2016094129A1 (en) 2014-12-03 2016-06-16 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
WO2016095076A1 (zh) * 2014-12-15 2016-06-23 李林涛 线路板真空塞孔工艺
KR101901697B1 (ko) * 2016-03-21 2018-11-07 삼성전기 주식회사 코일 장치의 제작 방법 및 코일 장치
WO2019107289A1 (ja) * 2017-11-28 2019-06-06 住友電工プリントサーキット株式会社 フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
KR102450418B1 (ko) * 2018-12-07 2022-09-30 주식회사 엘지에너지솔루션 안전성이 개선된 배터리 모듈, 이러한 배터리 모듈을 포함하는 배터리 팩 및 이러한 배터리 팩을 포함하는 자동차
CN112188733A (zh) * 2019-07-03 2021-01-05 深圳碳森科技有限公司 一种真空塞孔方法
US20240049397A1 (en) * 2022-08-08 2024-02-08 Reophotonics, Ltd. Methods to fill through-holes of a substrate with metal paste

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06262375A (ja) * 1992-06-05 1994-09-20 Matsushita Electric Ind Co Ltd 銅または銅合金の低温拡散接合方法およびそれを用いた導電ペーストおよび多層配線基板の製造方法
JPH09162517A (ja) * 1995-12-12 1997-06-20 Yamaichi Electron Co Ltd 回路基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3352730A (en) * 1964-08-24 1967-11-14 Sanders Associates Inc Method of making multilayer circuit boards
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
US4763403A (en) * 1986-12-16 1988-08-16 Eastman Kodak Company Method of making an electronic component
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5363280A (en) 1993-04-22 1994-11-08 International Business Machines Corporation Printed circuit board or card thermal mass design
CN1044762C (zh) 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
US5652042A (en) * 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
US5759669A (en) * 1995-12-22 1998-06-02 International Business Machines Corporation Apparatus and method for screening green sheet with via hole using porous backing material
JPH1060319A (ja) 1996-08-22 1998-03-03 Asahi Chem Ind Co Ltd 導電性ペースト組成物及びそれを用いた配線基板
EP1250033B1 (en) 1996-12-26 2004-09-08 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electronic component
JPH118471A (ja) 1997-06-18 1999-01-12 Hitachi Ltd 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JP3359540B2 (ja) 1997-06-27 2002-12-24 京セラ株式会社 多層プリント配線基板の製造方法
JPH11112144A (ja) 1997-10-07 1999-04-23 Hitachi Cable Ltd 積層型配線基板の製造方法
JP3348004B2 (ja) 1998-01-29 2002-11-20 山一電機株式会社 多層配線基板およびその製造方法
EP0948247B1 (en) * 1998-04-01 2005-08-31 Mitsui Mining & Smelting Co., Ltd. Method For Making A Multi-Layer Printed Wiring Board
JP4090564B2 (ja) 1998-04-07 2008-05-28 旭化成エレクトロニクス株式会社 導電性ペースト
JP3790361B2 (ja) 1998-04-24 2006-06-28 日本特殊陶業株式会社 導電ペースト組成物およびそれを用いたセラミック配線基板
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06262375A (ja) * 1992-06-05 1994-09-20 Matsushita Electric Ind Co Ltd 銅または銅合金の低温拡散接合方法およびそれを用いた導電ペーストおよび多層配線基板の製造方法
JPH09162517A (ja) * 1995-12-12 1997-06-20 Yamaichi Electron Co Ltd 回路基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1220588A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388449C (zh) * 2002-06-03 2008-05-14 株式会社电装 在基片上形成凸块的方法
JP2015061058A (ja) * 2013-09-20 2015-03-30 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板

Also Published As

Publication number Publication date
DE60030743T2 (de) 2007-09-06
EP1220588A4 (en) 2004-09-22
EP1220588A1 (en) 2002-07-03
EP1220588B1 (en) 2006-09-13
DE60030743D1 (de) 2006-10-26
US6889433B1 (en) 2005-05-10

Similar Documents

Publication Publication Date Title
WO2001005204A1 (fr) Procede de fabrication d&#39;une carte de circuits imprimes
JP4486196B2 (ja) 多層プリント配線板用片面回路基板およびその製造方法
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2000165050A (ja) 高密度相互接続を有する多層ラミネ―ト基板とその製造方法
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
JPWO2004049772A1 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP4592891B2 (ja) 多層回路基板および半導体装置
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP2003318545A (ja) 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP2007281336A (ja) 両面プリント配線板の製造方法および多層プリント配線板
JP4489899B2 (ja) 多層プリント配線板用両面回路基板の製造方法
JP4436946B2 (ja) 片面回路基板の製造方法、および多層プリント配線板の製造方法
JP2003086944A (ja) 多層配線回路基板の製造方法
JP2001024323A (ja) 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法
WO2001060136A1 (fr) Carte imprimee, carte imprimee multicouche et procede de fabrication
JP4776056B2 (ja) 導電性ペースト
JPH1154926A (ja) 片面回路基板およびその製造方法
JP4545866B2 (ja) 多層プリント配線板用回路基板の製造方法
JP2616572B2 (ja) 多層印刷配線板の製造方法
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP4331331B2 (ja) 多層プリント配線板用の片面回路基板およびその製造方法
JP4545865B2 (ja) 多層プリント配線板用回路基板の製造方法
JP4301152B2 (ja) バイアホール形成金属張積層板及びスルーホール形成アンクラッド板
JP2005039136A (ja) 回路基板および回路基板の接続方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10030428

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2000944386

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000944386

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2000944386

Country of ref document: EP