CN100388449C - 在基片上形成凸块的方法 - Google Patents

在基片上形成凸块的方法 Download PDF

Info

Publication number
CN100388449C
CN100388449C CNB03136523XA CN03136523A CN100388449C CN 100388449 C CN100388449 C CN 100388449C CN B03136523X A CNB03136523X A CN B03136523XA CN 03136523 A CN03136523 A CN 03136523A CN 100388449 C CN100388449 C CN 100388449C
Authority
CN
China
Prior art keywords
substrate
sheet material
hole
projection
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03136523XA
Other languages
English (en)
Other versions
CN1467803A (zh
Inventor
坂井田敦资
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1467803A publication Critical patent/CN1467803A/zh
Application granted granted Critical
Publication of CN100388449C publication Critical patent/CN100388449C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在基片上形成多个凸块。首先，将具有底面的孔形成在片材中，并将所述孔填满金属膏。然后，将所述片材这样叠放和定位在所述基片上，即所述片材的所述孔面向所述基片的电极。对所述基片和所述片材一起进行加热和加压，从而所述金属膏被熔化和结合在所述电极上而形成所述凸块。再后，将所述片材从具有凸块的所述基片上分离，从而所述凸块会形成在所述基片上。每个凸块中的一部分均不会缺少，所有凸块都能确实地得以形成。因此，所述凸块能够一致地形成。

Description

在基片上形成凸块的方法
技术领域
本发明涉及一种具有多个凸块的基片、用于形成基片中的多个凸块的方法及将具有多个凸块的基片彼此结合的方法。
背景技术
作为在半导体基片的电极上形成凸块的一种方法，电解镀方法是众所周知的。下面描述日本特开2001-135667号公报和日本特开平9-115257号公报中记载的相关技术中的电解镀方法。
如图7所示，由硅晶片制成的半导体基片11包含多个电极21。光阻掩膜70形成在基片11上，并具有开口，开口用于在电极21的表面上形成凸块60。基片11浸在电镀液4中。
基片11的电极21用作阴极，其浸在电镀液4之中，并且阳极8也浸在电镀液4中。然后，将电源3供给的预定电压加在阳极8和阴极之间，以使溶解在电镀液4中的金属离子沉积在阴极也即电极21的表面上，从而在电极21上形成了凸块60。这样，凸块60通过金属离子的沉积而得以形成。
通常，在光阻掩膜70形成在基片11之前，铜膜沉积在基片11上。也即，铜膜形成在基片11上，光阻掩膜70形成在铜膜上，从而电解镀能够得到稳定，并且金属离子能够正确地沉积。在凸块60形成之后，使用蚀刻方法将不必要的铜膜去除掉。
在上述方法中，例如，光阻掩膜70的开口直径决定凸块60的形状。而且，通过调节光阻掩膜70的预定厚度，能够控制凸块60的高度，并且通过调节开口之间的预定间隔，能够对凸块60之间的间隔进行控制。
最近，根据对形成在半导体芯片上的电子电路的增密的需要，要求对形成在芯片上的电极21和凸块60分别进行最小化和减小它们之间的每个间隔。而且，需要较高的凸块60，目的是降低由于印刷电路板和安装在印刷电路板上的半导体芯片之间热膨胀系数的不同而发生的变形。根据上述方面，电解镀方法具有如下问题。
如果凸块60通过电解镀方法形成，因为电镀液中产生的气态氢能够阻止凸块的沉积，则凸块60的一部分可能会残缺。而且，由于气态氢的作用，一些凸块60可能不能进行沉积和生长。因此，凸块60不能够通过电解镀的方法一致地形成。
此外，如果多个凸块60通过电解镀方法形成，则每个凸块的高度可能不同。随着凸块60的高度的增加，凸块60之间的高度偏差也会增大。这样，由于存在高度偏差，就很难将具有凸块60的半导体芯片固定在印刷电路板。特别是在较高凸块的情况下，芯片不能正确地固定在电路板上。
发明内容
鉴于上述问题，本发明的目的是提供一种具有多个凸块的基片，所书凸块一致地形成在基片上。而且，本发明提供一种在基片上形成多个凸块的方法，每个凸块具有均匀的高度。此外，本发明的另一个目的是提供将具有多个凸块的基片彼此结合的方法。
根据本发明的一个方面，提供了一种在基片上形成凸块的方法，包括如下步骤：在与所述基片的电极位置对应的位置上于片材中形成孔，所述孔具有底面；用金属膏填充所述孔；将所述片材叠放和定位在所述基片上，使所述片材的孔面向所述基片的电极；对所述基片和所述片材一起进行加热和加压，从而所述金属膏被熔化和结合在所述电极上而形成凸块；将所述片材从具有凸块的所述基片上分离；其中，所述片材包含由热塑树脂制成的树脂膜和由金属箔片制成的金属膜；所述孔形成在所述树脂膜中，并且深达所述金属膜的表面，从而所述孔的底面为所述金属膜；所述金属膏由银、锡、金、铜、银和锡的混合物、金和锡的混合物或铜和锡的混合物制成；对所述基片和所述片材一起进行加热和加压的步骤包括在200-270℃和1-10MPa的压力下加热所述基片和所述片材。采用上述方法，每个凸块不会缺损，并且所有凸块都会形成。因此，凸块能够通过上述方法一致地形成。
所述树脂膜的厚度在10-1000μm的范围之内，而所述金属膜的厚度在1-100μm的范围之内。
根据本发明的另一个方面，提供了一种电子装置，包括：基片；多个电极，它们形成在所述基片上；多个凸块，它们形成在所述电极上；其中，所述凸块由熔结的金属膏制成，每个凸块的高度几乎相同，并且每个凸块呈锥形形状，它们的与所述基片的表面平行的横截面从所述基片的表面到所述凸块的顶部逐渐变小。
根据上述方案，每个凸块优选呈锥形形状，其横截面从基片的表面到凸块的顶部逐渐变小。此处，锥形的横截面与基片的表面平行。当将基片固定在另一个基片上时，两个基片之间的间距就能够很容易地得到控制。也即，基片从另一个基片的表面上伸出的高度能够很容易地得到控制，从而可以使间距变得几乎相同，并且基片能够很容易地且准确地与另一个基片对正。
根据本发明的另一个方面，提供了一种将第一基片与第二基片结合的方法，包括如下步骤：在所述第一基片的电极上形成凸块；在与所述第一基片的所述电极的位置对应的位置上于所述第二基片中形成孔，所述孔具有底面；用金属膏填充所述第二基片的所述孔；将所述第一基片叠放和定位在所述第二基片上，使所述第二基片的孔面向所述第一基片的凸块；对所述第二基片和所述第一基片一起进行加热和加压，从而所述金属膏被熔化和结合在所述电极上。这样，第一基片就被结合在第二基片上。
在上述结合方法中，因为第一基片的凸块能够很容易地插入充满金属膏的孔中，当将第一基片叠放在第二基片上时，第一基片能够很容易且准确地定位在第二基片上。而且，在第一和第二基片之间的结合部分会增大，从而第一基片能够牢固地结合在第二基片上。
附图说明
通过参照附图而在下面所作的详细描述，可以使本发明的上述和其他目的、特征及优点变得更为显而易见。附图包括：
图1A-1D是剖视图，它们用于说明根据本发明第一实施例而在半导体基片上形成多个凸块的过程；
图2是剖视图，其表示的是根据第一实施例的插入在热压机中的半导体基片；
图3A是透视图，其表示的是具有多个凸块的半导体晶片，图3B是透视图，其表示的是半导体芯片，以及图3C是剖视图，其表示的是根据第一实施例的固定在印刷电路板上的半导体芯片；
图4A至4D是剖视图，它们用于说明根据本发明第二实施例而在印刷电路板上形成多个凸块的过程；
图5A至5D是剖视图，它们用于说明根据本发明第三实施例而将半导体芯片结合在印刷电路板上的过程；
图6A至6D是剖视图，它们用于说明根据本发明第四实施例而将两个半导体晶片结合起来的过程；
图7是示意性剖视图，其用于说明根据相关技术而在半导体基片上形成多个凸块的过程。
具体实施方式
(第一实施例)
首先参照图1A，准备有片材45。片材45由粘结膜40构成，粘结膜包含膜41和金属膜42。膜41结合在金属膜42上。膜41优选由热塑树脂例如液晶聚合物、聚醚醚酮树脂、聚醚酰亚胺树脂及聚醚醚酮树脂和聚醚酰亚胺树脂的混合物制成。这些材料具有适中的挠性及耐热性，因此图1D中所示的凸块61能够很容易地形成。
优选地，膜41的线性膨胀系数与图1D中所示的半导体基片11的线性膨胀系数几乎相等，这是因为膜41安置在基片11上，然后再被加热。因此，当膜41和基片11之间的线性膨胀系数相差较大时，要在膜41中添加填料，从而使线性膨胀系数的差值得到减小。当基片11和片材45一起被加热和加压时，能够防止由于线性膨胀系数的不同而使得基片11出现缝隙或凸块61发生剪切。
在第一实施例中，膜41由液晶聚合物制成，其厚度是125μm。
金属膜42优选由金属箔片例如铜箔片、铝箔片或类似物制成。如果使用这些金属，孔就能够很容易地形成。在第一实施例中，金属膜42由铜箔片制成，其厚度是18μm。
如图1A所示，通过使用二氧化碳激光器1而使激光束照射在粘结膜40中的膜41的表面上。激光束在膜41上钻孔，从而形成孔44。
构成膜41的热塑树脂的物理性能与构成金属膜42的金属箔片的物理性能大不相同。因此，激光束照射在膜41上的钻取作用与照射在金属膜42上的钻取作用也就会大不相同。也就是说，膜41的钻取能量比金属膜42的钻取能量小得多。因此，在膜41中很容易地钻出多个孔44，而不会钻取金属膜42。孔44深达膜41和金属膜42之间的分界面，因此孔44的底面为金属膜42。这样，每个孔44具有相同的深度，该深度与膜41的厚度相等。而且，激光束能够将孔44成形为不同的形状，该形状与凸块61的形状对应。
在此，孔44在膜41中被安置在预定位置。该预定位置与图1C中所示的半导体基片11的电极21相对应。
在该激光加工过程中，如图1A所示，孔44能够具有锥形形状。锥形孔44具有底面，该底面的面积比膜41表面上的开口面积小。也即，与膜41的表面平行的孔44的横截面在向着孔44的底面方向上逐渐变小。例如，当膜41的厚度是125μm时，膜41表面上的开口直径在120-140μm的范围内，而底面上的孔的直径是100μm。使用这种具有锥形孔44的片材45，在热压过程中形成凸块61之后，就会很容易将粘结膜40从基片11上分离。
尽管片材45由粘结膜40构成，但由热塑树脂制成的单层膜能够被用作片材45，也即片材仅由热塑树脂膜构成。在这种情况下，激光束功率被降低，因此激光束不会钻透树脂膜。
此外，还有其他方法可用于形成孔44。例如，用蚀刻方法形成孔44。
接着，如图1B所示，使用填充机2将金属膏31填满孔44。具体地讲，如图1B所示，填充机2的刮板9振动地从左向右移动，从而金属膏31被挤压在孔44中。
此处，金属膏31以这种方法制备，即粘结树脂和/或有机溶剂被加入在银颗粒和锡颗粒的混合物中，然后混合在一起以形成膏。金颗粒和锡颗粒的混合物或铜颗粒和锡颗粒的混合物也能够用作金属膏31。
然后，如图1C所示，将孔44中填满金属膏31的片材45翻转过来。片材45和半导体基片11被这样叠放在一起，即基片11上的电极21面向填满了金属膏31的孔44。基片11和片材45一起被加热和加压，从而金属膏31被熔化和结合在电极21上。加热和加压操作的执行如下所述。
如图2所示，基片11和片材45通过一对抗粘结膜51、多个缓冲垫52及一对金属板53而插入在一对热压板54之间。每个热压板54具有嵌入在其中的加热器55。抗粘结膜51用于防止基片11和带有片材45结合在基片11周围的其他部件上，并用于保护基片11免遭损坏。抗粘结膜51由聚酰亚胺膜或类似物制成。
缓冲垫52用于均匀地挤压基片11和片材45。缓冲垫52例如使用下述方法由金属纤维制成。金属例如不锈钢被切割成纤维。纤维状不锈钢被成形为板状，从而形成缓冲垫52。在该实施例中，四个缓冲垫52插入在抗粘结膜51和金属板53之间，它们安置在基片11的上侧。每个缓冲垫52的厚度大约1mm。
金属板53用于保护热压板54免遭损坏。金属板53由不锈钢(也即SUS)、钛或类似物制成，其厚度约为2mm。
在没有进行加压时，加热器55在5分钟内将基片11加热到200℃。接着，压力机(未示出)通过一对热压板54向基片11施加1-10MPa的压力。对基片11的加压优选6MPa及更大的压力。然后，基片11在被加压的状态下以200-270℃的温度加热10-30分钟。优选地，基片11以225℃的温度加热15分钟。加热和加压能够在空气中进行。然而，优选加热和加压操作在真空中进行，从而能保护金属膏31和电极21免遭氧化。
在上述过程中，金属膏31被熔化并与电极21相互扩散，从而形成了凸块61。
之后，片材45被从具有凸块61的基片11上拆下。因为片材45是由热塑树脂制成的膜41和非常薄的金属箔片制成的金属膜42构成，尽管片材45存在热滞后，但片材45仍保持着挠性。因此，能够很容易地将片材45拆下。
此时，因为金属膏31与电极21相互扩散，金属膏31被紧紧地结合在基片11的电极21上。另一方面，因为在先前的激光加工过程中，形成在金属膜42和金属膏31之间分界面上的碳保留在界面上而作为防止粘结的抗粘结材料，从而金属膏31不会被粘结在片材45的金属膜42上。片材45也能够很容易地从凸块61上拆下。此外，在通过不同于激光加工的其他方法形成孔44的情况下，在填充金属膏31之前，孔44的内壁涂覆有抗粘结材料，从而片材45在加热和加压之后能够很容易地被拆下。
这样，在电极21上具有凸块61的半导体晶片101就得以完成。
在第一实施例中，因为凸块61的高度与孔44的深度相等，所以每个凸块61的高度几乎相同。而且，因为锥形孔44的形状被翻转传递给凸块61，因此凸块61呈锥形形状。锥形孔44的横截面在向着孔44的底面方向上逐渐变小。因此，与基片11的表面平行的凸块61的横截面在向着凸块61顶部方向上逐渐变小。这样，凸块61就被形成为截头圆锥形状。然而，使用激光加工方法也能够将凸块61形成为其他形状。例如，孔44被形成为预定形状，例如截头棱锥形状，从而孔44的预定形状会被翻转传递给凸块61。这时，凸块61也就形成为预定形状。
凸块61以上述方法形成，该方法与根据现有技术的电解镀方法大不相同。在电解镀方法中，用于形成凸块61的制造时间随着凸块61高度的增加而增加，但在本发明中，即使在凸块61变高的情况下，上述方法的制造时间几乎固定不变。因此，在即使凸块61变高的情况下，制造费用也几乎固定不变。
既然孔44的深度决定凸块61的高度，因此可以通过减小孔44的高度偏差和将金属膏31均匀且充分地填在孔44中而减小基片11上的凸块61的高度偏差。而且，因为凸块61由熔结金属形成，因此凸块61不会发生变形，并且每个凸块61的形状几乎相同。
而且，每个凸块61不会残缺，并且所有凸块61都会成功地形成。因此，与电解镀方法相比，凸块61能够通过上述方法一致地形成。
如图3A和3B所示，在具有凸块61的半导体晶片101完成之后，晶片101被切割成预定块，从而形成了多个半导体芯片12。在此，一片晶片101通常具有多个电子电路图案，每个电子电路图案都相同。例如，图案的数目大约数百或上千个。每个芯片12包含至少一个电子电路图案，并具有多个电极21。通常，电极21的数目大约几十或数千个。因为每个电极21至少有一个凸块61，所以凸块61的数目也与电极21的数目相等或多于电极21的数目。
这样，非常多的芯片12就能够仅由一个晶片101制成。
如图3C所示，芯片12固定在单层印刷电路板13上。芯片12上的凸块61被定位在电路板13上的电极22上，以使它们彼此面对。然后，芯片12被叠放在电路板13上并被加热，从而凸块61会被熔化。在此之后，电路板13和芯片12被冷却，从而熔化后的凸块61就会被凝固并形成为连接部分64。这样，芯片12通过连接部分62结合在电路板13上。
可以如下面所述对第一实施例进行更改和改变。
优选在如图1A中所示的激光加工之前，将保护膜形成在膜41上。保护膜例如由聚对苯二甲酸乙二醇酯制成。在这种情况下，激光束照射在膜41上的保护膜上，因此孔44穿过保护膜而形成。这样，保护膜和膜41都被钻取。在金属膏31填满孔44之后，将保护膜从膜41上拆下。因此，膜41的表面非常洁净。此外，在拆下保护膜之后，金属膏31从膜41的表面上凸出，凸出高度为保护膜的厚度。因为下面原因，金属膏31和电极21在热压过程中很容易而且牢固地结合在一起。
金属膏31包含树脂和有机溶剂。这些成分在热压过程中会被蒸发。因此，在热压过程中，金属膏31的体积减小。为了将金属膏31形成的凸块61牢固地结合在基片11的电极21上，金属膏31需要挤压接触电极21，从而当金属膏在热压过程中熔化时，金属膏和电极21就会相互扩散。在金属膏31从膜41的表面凸出的情况下，凸出的金属膏31可以补偿金属膏31在热压过程体积的减小。这样，金属膏31就会与电极21充分地挤压接触，从而凸块61能够很容易且牢固地结合在电极21上。
此外，孔44形成在膜41中，膜41由热塑树脂制成。在热压过程中，膜41在挤压方向也即图2中所示的垂直方向上发生变形，从而孔44会变小，金属膏31也会与电极21充分地挤压接触。
(第二实施例)
如图4A至4D所示，根据本发明第二实施例的形成凸块的方法应用于印刷电路板。首先，将凸块61形成在三层印刷电路板14上，该电路板由热塑树脂制成。在此，另一多层印刷电路板或单层印刷电路板能够用作电路板14。电路板14包含电极23。考虑到电极23在电路板14上的位置，将孔44形成在片材47中的某一位置上。
片材47由粘结膜46构成，粘结膜46包含膜41、金属膜42及分离膜43。分离膜43形成在膜41上，膜41形成在金属膜42上。此处，分离膜43的厚度为50μm。膜41由热塑树脂制成，而分隔膜43由聚酰亚胺树脂制成。膜41优选与构成电路板14的热塑树脂相同的树脂制成，这样片材47的线性膨胀系数与电路板14的线性膨胀系数几乎相同。构成分离膜43的聚酰亚胺树脂对于热塑树脂具有抗粘结性，其被用作电路板14的绝缘材料。因此，在加热和加压之后，片材47能够很容易地从电路板14上拆下。
分离膜43对于电路板14具有抗粘结性，因此在热压过程之后能够很容易地将片材47从电路板14上拆下。而且，在分离膜43的下表面粗加工之后，使用热压的方法将分离膜43叠放在膜41上。分离膜43的下表面粘结在膜41上，并且由于光洁度较低，分离膜43对于由热塑树脂制成的膜41具有抗粘结性。
通过使用激光器可将孔44成形为预定形状。激光束照射在粘结膜46中的分隔膜43的上表面上，从而孔44深达金属膜42的表面。这样，孔44就形成在膜41和分隔膜43之中，并且底面为金属膜42。
接着，如图4B所示，将金属膏31填满孔44。然后，将带有金属膏31的片材47翻转过来，并将其叠放在电路板14上，从而，如图4C所示，充满金属膏31的孔44面向电路板14的电极23。此处，电路板14包含层间结合导体34，其用于以导电方式将电路板14的层与层连接起来。
然后，通过图2所示的热压方法对电路板14和片材47进行加热和加压。金属膏31被熔化并与电路板14的电极23相互扩散，从而形成了凸块61。当电路板14在热压过程中被加热和加压时，电路板14会被软化。然而，由于片材47包含抗粘结膜43，其对于电路板14具有抗粘结性，所以片材47能够很容易地从电路板14上拆下。因此，当带有抗粘结膜43的片材47从具有凸块61的电路板14上拆下时，形成了具有凸块61的三层印刷电路板102。
此外，三层印刷电路板102能被叠放在另一印刷电路板上，从而能够形成多于三层的多层印刷电路板。
(第三实施例)
通过参照图5A至5D，对根据本发明第三实施例的将具有凸块的基片彼此结合的结合方法进行描述。
首先，准备好具有凸块61的半导体芯片12和双层印刷电路板15。电路板15具有多个由激光器1形成的孔16，并且电路板15的孔16与芯片12的凸块61对应。孔16的底面为印刷电路板24的内层。通过使用填充机2，孔16被填满金属膏32。
其次，如图5C所示，具有凸块61的芯片12被翻转过来，并被叠放在电路板15上，从而芯片12的凸块61面向充满着金属膏32的孔16。然后，使用热压机(未示出)对电路板15和芯片12进行加热和加压。
这样，金属膏32被熔化并与凸块61相互扩散，从而形成连接部分62，并且芯片12被牢固地连接在电路板15上。金属膏32优选由与凸块61的材料相同的材料构成，这样金属膏32就能够熔化并且很容易地与凸块61相互扩散，从而芯片12能够牢固地结合在电路板15上。
而且，因为芯片12的凸块61能被很容易地插在填有金属膏32的孔16中，所以当芯片被叠放在电路板15上时，其能够很容易地且准确地定位在电路板15上。
此外，电路板15的孔16呈锥形形状，从而芯片12的凸块61也呈锥形形状。因此，当孔16的底面设定得例如比凸块61的上表面小时，在将芯片12连接在电路板15上之后，芯片12和电路板15之间的间距能够很容易地得到控制。也即，芯片从电路板15的表面伸出的高度能够很容易地得到控制。因此，间距会变得几乎一致，并且芯片12能够很容易地且准确地与电路板15对正。
另外，芯片12的凸块61被插在填有金属膏32的孔16中，然后熔化凸块61。因此，在芯片12和电路板15之间的结合部分增大，从而芯片12能够牢固地结合在电路板15上。而且，凸块61和金属膏32相互扩散和结合，从而芯片12和电路板15之间的结合也会变强。
该结合方法能够应用于形成芯片尺寸的封装装置(也即，CSP装置)。此处，电路板15用作CSP装置中的重新印刷电路板。
(第四实施例)
根据第四实施例，如图6A至6D所示，均具有凸块的两个半导体基片被结合起来。
首先，准备好具有凸块61的第一晶片101和具有凸块63的第二晶片17。第二晶片17包含多个孔18，它们与第一晶片101的凸块61对应。
如图6A所示，第二晶片17在电极25上具有凸块63。第二晶片17的孔18深达电极25，因此孔18的底面为电极25。孔18的形成如下面所述。与凸块63相反的晶片17的上表面涂覆有光阻掩膜71。然后，光阻掩膜被成形为预定图案，该图案具有多个开口。开口与孔18对应。孔18通过干式蚀刻方法或湿式蚀刻方法形成。在使用湿式蚀刻方法的情况下，除了开口以外的晶片17的所有表面都涂覆有光阻掩膜。除此之外，使用某种蚀刻剂能够将孔18形成为锥形形状。
如图6B所示，孔18被填有金属膏33。如图6C所示，第一晶片101被翻转过来并被叠放在第二晶片17上。然后，对第二晶片17和第一晶片101进行加热和加压，从而金属膏33被熔化并与凸块61相互扩散。这样，第一晶片101被结合在第二晶片17上，从而形成双层半导体晶片103。
之后，将晶片103切割成半导体芯片，每个半导体芯片具有三维电路。
尽管第二晶片17具有凸块63，但凸块63并不是必需的。此处，凸块63用于结合在另一个基片上。此外，凸块63能够在双层半导体晶片103完成之后形成。
尽管第一晶片101被结合在第二晶片17上，但两个印刷电路板能够通过相同的方法结合起来，从而能够形成多层印刷电路板。而且，三个晶片能够被结合起来，从而能够形成多于两层的多层晶片。
尽管这里参照附图结合优选实施例及其改型对本发明进行了充分描述，但应当指出，对于本领域普通技术人员来说，进一步的改变和更改是显而易见的。

Claims (22)

1.一种在基片上形成凸块的方法，包括如下步骤：
在与所述基片的电极位置对应的位置上于片材中形成孔，所述孔具有底面；
用金属膏填充所述孔；
将所述片材叠放和定位在所述基片上，使所述片材的孔面向所述基片的电极；
对所述基片和所述片材一起进行加热和加压，从而所述金属膏被熔化和结合在所述电极上而形成凸块；
将所述片材从具有凸块的所述基片上分离；
所述片材包含由热塑树脂制成的树脂膜和由金属箔片制成的金属膜；
所述孔形成在所述树脂膜中，并且深达所述金属膜的表面，从而所述孔的底面为所述金属膜；
所述金属膏由银、锡、金、铜、银和锡的混合物、金和锡的混合物或铜和锡的混合物制成；
对所述基片和所述片材一起进行加热和加压的步骤包括在200-270℃和1-10MPa的压力下加热所述基片和所述片材。
2.如权利要求1所述的方法，其特征在于：
所述片材包含由热塑树脂制成的树脂膜、由金属箔片制成的金属膜及分离膜；
所述分离膜被叠放在所述树脂膜上，所述树脂膜被叠放在所述金属膜上；
所述分离膜对于所述基片具有抗粘结性；
所述孔形成在所述分离膜和所述树脂膜中，并且深达所述金属膜，从而所述孔的底面为所述金属膜。
3.如权利要求1和2中任一所述的方法，其特征在于：
所述树脂膜由液晶聚合物、聚醚醚酮树脂、聚醚酰亚胺树脂或聚醚醚酮树脂和聚醚酰亚胺树脂的混合物制成。
4.如权利要求1和2中任一所述的方法，其特征在于：
所述树脂膜包含填料，以使所述树脂膜的线性膨胀系数与所述基片的线性膨胀系数相等。
5.如权利要求1和2中任一所述的方法，其特征在于：
所述金属膜由铜或铝制成。
6.如权利要求2所述的方法，其特征在于：
所述分离膜由聚酰亚胺树脂制成。
7.如权利要求1和2中任一所述的方法，其特征在于：
在所述于片材中形成孔的步骤中，所述孔由激光加工而形成。
8.如权利要求1和2中任一所述的方法，其特征在于：
所述孔呈锥形形状，其与所述片材的表面平行的横截面从所述片材的表面到所述孔的底面逐渐变小。
9.如权利要求1和2中任一所述的方法，还包括如下步骤：
在用所述金属膏填充所述孔的步骤之前，用抗粘结材料涂覆所述孔的底面；
其中，所述抗粘结材料可以防止所述金属膏在加热步骤中粘结在所述金属膜上，并有助于对所述基片和所述片材一起加压。
10.如权利要求1和2中任一所述的方法，其特征在于：
在用所述金属膏填充所述孔的该步骤中，所述金属膏从所述片材的表面上凸出。
11.如权利要求1和2中任一所述的方法，还包括如下步骤：
在经过将所述片材从具有凸块的所述基片上分离的步骤之后，将基片切成芯片；
其中，所述基片是半导体晶片。
12.如权利要求1和2中任一所述的方法，其特征在于：
所述基片是单层或多层印刷电路板。
13.如权利要求1和2中任一所述的方法，其特征在于：
所述印刷电路板由作为绝缘材料的热塑树脂制成。
14.如权利要求1和2中任一所述的方法，其特征在于：
所述孔的深度决定所述凸块的高度，因此多个高凸块一致地形成，并且每个凸块的高度几乎相同。
15.如权利要求1和2中任一所述的方法，其特征在于：
所述树脂膜的厚度在10-1000μm的范围之内，而所述金属膜的厚度在1-100μm的范围之内。
16.如权利要求7所述的方法，其特征在于：
所述激光加工由二氧化碳激光器执行。
17.如权利要求1所述的方法，其特征在于：
所述片材包含由热塑树脂制成的树脂膜、由金属箔片制成的金属膜及保护膜；
所述保护膜被叠放在所述树脂膜上，所述树脂膜被叠放在所述金属膜上；
所述孔形成在所述保护膜和所述树脂膜中，并且深达所述金属膜，从而所述孔的底面为所述金属膜；
所述方法还包括如下步骤：
在经过使用金属膏填充所述孔的步骤之后，将所述保护膜从带有所述金属膜的所述树脂膜上分离。
18.如权利要求17所述的方法，其特征在于：
在经过将所述保护膜从带有所述金属膜的所述树脂膜上分离的步骤之后，所述金属膏从所述片材的表面上凸出；
并且所述保护模由聚对苯二甲酸乙二醇酯制成。
19.如权利要求1和2中任一所述的方法，其特征在于：
对所述基片和所述片材一起进行加热和加压的步骤包含如下步骤：
在200℃下，将所述基片和所述片材一起加热5分钟；
对所述基片和所述片材一起以1-10MPa的压力加压；
对所述基片和所述片材一起进行加热和加压的步骤包括对所述基片和所述片材一起加热10-30分钟。
20.如权利要求1和2中任一所述的方法，其特征在于：
在于所述片材中形成所述孔的该步骤中，使用激光加工的方法形成所述孔；
并且在使用激光加工方法于所述片材中形成所述孔的该步骤中，在所述金属膜上形成有碳层，以使所述碳层充当对所述金属膏具有抗粘结性的抗粘结层。
21.如权利要求2和6中任一所述的方法，其特征在于：
在所述分离片材的表面被粗加工之后，将所述分离膜叠放在所述树脂膜上，从而所述分离膜对所述树脂膜具有抗粘结性，所述分离片材的表面叠放在所述树脂膜上。
22.如权利要求1和2中任一所述的方法，其特征在于：
所述基片是半导体晶片或半导体芯片。
CNB03136523XA 2002-06-03 2003-05-23 在基片上形成凸块的方法 Expired - Fee Related CN100388449C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002161735A JP3835352B2 (ja) 2002-06-03 2002-06-03 バンプの形成方法及びバンプを有する基板と他の基板との接合方法
JP161735/2002 2002-06-03

Publications (2)

Publication Number Publication Date
CN1467803A CN1467803A (zh) 2004-01-14
CN100388449C true CN100388449C (zh) 2008-05-14

Family

ID=29561652

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03136523XA Expired - Fee Related CN100388449C (zh) 2002-06-03 2003-05-23 在基片上形成凸块的方法

Country Status (4)

Country Link
US (1) US6936532B2 (zh)
JP (1) JP3835352B2 (zh)
CN (1) CN100388449C (zh)
TW (1) TWI234830B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
DE10252556B3 (de) * 2002-11-08 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils
KR100510518B1 (ko) * 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
WO2004097915A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US20090115042A1 (en) * 2004-06-04 2009-05-07 Zycube Co., Ltd. Semiconductor device having three-dimensional stacked structure and method of fabricating the same
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US20060011712A1 (en) * 2004-07-15 2006-01-19 International Business Machines Corporation Improved decal solder transfer method
US7332424B2 (en) * 2004-08-16 2008-02-19 International Business Machines Corporation Fluxless solder transfer and reflow process
JP5354765B2 (ja) * 2004-08-20 2013-11-27 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置の製造方法
JP4501632B2 (ja) * 2004-10-27 2010-07-14 セイコーエプソン株式会社 半導体装置の製造方法
CN101479839A (zh) * 2006-04-24 2009-07-08 株式会社村田制作所 电子元件、使用该电子元件的电子元件装置及其制造方法
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
US7851342B2 (en) * 2007-03-30 2010-12-14 Intel Corporation In-situ formation of conductive filling material in through-silicon via
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
KR100952678B1 (ko) 2007-12-24 2010-04-13 주식회사 에이디피엔지니어링 솔더 범프 제작용 템플릿
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
JP5708376B2 (ja) * 2011-08-30 2015-04-30 株式会社デンソー センサ装置
TW201501586A (zh) * 2013-06-24 2015-01-01 Hon Hai Prec Ind Co Ltd 電子元件組合及其製造方法
US20160190078A1 (en) 2014-12-27 2016-06-30 EoPlex, Limited Integrated circuit system with carrier construction configuration and method of manufacture thereof
US10636690B2 (en) * 2016-07-20 2020-04-28 Applied Materials, Inc. Laminated top plate of a workpiece carrier in micromechanical and semiconductor processing
US11018028B2 (en) 2018-11-07 2021-05-25 Epistar Corporation Method of applying conductive adhesive and manufacturing device using the same
US20220241852A1 (en) * 2019-05-07 2022-08-04 Alpha Assembly Solutions Inc. Sinter-ready silver films
KR20220061960A (ko) * 2019-09-12 2022-05-13 오르멧 서키츠 인코퍼레이티드 전도성 페이스트로부터 리소그래피 방식으로 규정된 전기적 상호접속부
WO2023119700A1 (ja) * 2021-12-21 2023-06-29 パナソニックＩｐマネジメント株式会社 バンプ製造方法及びそれに用いるインプリント型

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1141507A (zh) * 1995-07-03 1997-01-29 摩托罗拉公司 在基片上形成凸起的方法
JPH09116257A (ja) * 1995-10-23 1997-05-02 Sumitomo Metal Mining Co Ltd ハンダバンプ形成方法
JPH09214117A (ja) * 1996-01-30 1997-08-15 Nec Corp 半田バンプの形成方法
US5775569A (en) * 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
JPH10209204A (ja) * 1997-01-24 1998-08-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2001005204A1 (fr) * 1999-07-12 2001-01-18 Ibiden Co., Ltd. Procede de fabrication d'une carte de circuits imprimes
JP2001135661A (ja) * 1999-11-08 2001-05-18 Nec Corp バンプ形成方法及びバンプ形成に使用するマスク
US6319810B1 (en) * 1994-01-20 2001-11-20 Fujitsu Limited Method for forming solder bumps
CN1340852A (zh) * 2000-08-31 2002-03-20 华泰电子股份有限公司 半导体载体上印刷凸块的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215424B2 (ja) * 1992-03-24 2001-10-09 ユニシス・コーポレイション 微細自己整合特性を有する集積回路モジュール
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
JP3303849B2 (ja) 1999-06-10 2002-07-22 日本電気株式会社 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
JP2001135667A (ja) 1999-08-26 2001-05-18 Seiko Epson Corp バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
JP2002026522A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319810B1 (en) * 1994-01-20 2001-11-20 Fujitsu Limited Method for forming solder bumps
CN1141507A (zh) * 1995-07-03 1997-01-29 摩托罗拉公司 在基片上形成凸起的方法
JPH09116257A (ja) * 1995-10-23 1997-05-02 Sumitomo Metal Mining Co Ltd ハンダバンプ形成方法
JPH09214117A (ja) * 1996-01-30 1997-08-15 Nec Corp 半田バンプの形成方法
US5775569A (en) * 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
JPH10209204A (ja) * 1997-01-24 1998-08-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2001005204A1 (fr) * 1999-07-12 2001-01-18 Ibiden Co., Ltd. Procede de fabrication d'une carte de circuits imprimes
JP2001135661A (ja) * 1999-11-08 2001-05-18 Nec Corp バンプ形成方法及びバンプ形成に使用するマスク
CN1340852A (zh) * 2000-08-31 2002-03-20 华泰电子股份有限公司 半导体载体上印刷凸块的制造方法

Also Published As

Publication number Publication date
CN1467803A (zh) 2004-01-14
US20030222343A1 (en) 2003-12-04
TWI234830B (en) 2005-06-21
TW200400573A (en) 2004-01-01
US6936532B2 (en) 2005-08-30
JP2004014565A (ja) 2004-01-15
JP3835352B2 (ja) 2006-10-18

Similar Documents

Publication Publication Date Title
CN100388449C (zh) 在基片上形成凸块的方法
CN101115353B (zh) 多层印制布线板及其制造方法
CN102037797B (zh) 印刷电路板及其制造方法
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
US7761982B2 (en) Method for manufacturing IC-embedded substrate
US6867471B2 (en) Universal package for an electronic component with a semiconductor chip and method for producing the universal package
US7375421B2 (en) High density multilayer circuit module
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
CN100452382C (zh) 配线板，半导体器件以及制造半导体器件的方法
KR20010060304A (ko) 전자기판, 전도성 소자의 형성방법 및 3차원 회로의형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨패키지의 형성방법, ｉｃ 칩/리드 프레임 패키지의형성방법 및 칩-온-플렉스 패키지의 형성방법
CN103794515A (zh) 芯片封装基板和结构及其制作方法
KR100857165B1 (ko) 회로기판 제조방법
CN109844934B (zh) 用于低温接合的结构和方法
US7759784B2 (en) 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules
KR101374146B1 (ko) 반도체 패키지 제조 방법
US7727861B2 (en) Method and device for contacting semiconductor chips
CN101411253B (zh) 多层布线基板及其制造方法
JP7119583B2 (ja) プリント配線板およびその製造方法
JP4816442B2 (ja) 半導体装置実装パッケージ用多層配線板の製造方法
KR20050101565A (ko) 전자 부품의 제조 방법 및 베이스 시트
JP3168998B2 (ja) 素子実装方法及び半導体装置
JPH10189096A (ja) 基板接合用フィルム及びその製造方法並びにこれを用いた多層回路基板及びその製造方法
TW202414634A (zh) 用於低溫接合的結構和方法
JPH0773754A (ja) 導電部材の製造方法及び電子回路基板の製造方法
JPH05315407A (ja) 金属バンプ付フィルムキャリアの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20150523

EXPY Termination of patent right or utility model