WO2000079580A1 - Procede de fabrication d'un dispositif semi-conducteur - Google Patents

Procede de fabrication d'un dispositif semi-conducteur Download PDF

Info

Publication number
WO2000079580A1
WO2000079580A1 PCT/JP1999/003290 JP9903290W WO0079580A1 WO 2000079580 A1 WO2000079580 A1 WO 2000079580A1 JP 9903290 W JP9903290 W JP 9903290W WO 0079580 A1 WO0079580 A1 WO 0079580A1
Authority
WO
WIPO (PCT)
Prior art keywords
diffusion furnace
gas
temperature
nitrogen
semiconductor wafer
Prior art date
Application number
PCT/JP1999/003290
Other languages
English (en)
French (fr)
Inventor
Nagamasa Shiokawa
Original Assignee
Asahi Kasei Microsystems Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP9355602A priority Critical patent/JPH11186257A/ja
Application filed by Asahi Kasei Microsystems Co., Ltd. filed Critical Asahi Kasei Microsystems Co., Ltd.
Priority to DE19983456T priority patent/DE19983456B4/de
Priority to US09/763,127 priority patent/US6593253B1/en
Priority to PCT/JP1999/003290 priority patent/WO2000079580A1/ja
Priority to KR1020017002165A priority patent/KR20010106449A/ko
Publication of WO2000079580A1 publication Critical patent/WO2000079580A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device that generates a thermal oxide film, and more particularly to a method for manufacturing a semiconductor device that can generate a high-quality thermal oxide film.
  • the thermal oxide film is formed using, for example, a vertical diffusion furnace 10 as shown in FIG.
  • the vertical diffusion furnace 10 includes a cylindrical diffusion furnace 1 made of a quartz tube whose lower end is open. Then, when performing a thermal oxidation treatment, first, a wafer boat 3 on which a plurality of semiconductor wafers are mounted is inserted from the opening, and the opening is sealed. Next, the diffusion furnace 1 is heated from the periphery by the heater 4 arranged around the diffusion furnace 1. Then, in this state, through the gas supply port 5 provided on the upper portion of the diffusion furnace 1 is introduced nitrogen N 2, oxygen O 2, water vapor H 2 0 or the like in a diffusion furnace 1. As a result, the semiconductor wafer on the wafer boat 3 is subjected to a thermal oxidation process.
  • an introduction step of introducing the wafer boat 3 into the diffusion furnace 1 a stabilization step of stabilizing the temperature inside the furnace, an oxidation step of forming an oxide film, an annealing step of performing an annealing process, and a wafer boat 3 outside the furnace.
  • a stabilization step of stabilizing the temperature inside the furnace an oxidation step of forming an oxide film
  • an annealing step of performing an annealing process and a wafer boat 3 outside the furnace.
  • drawer step withdrawing, for each series of steps, nitrogen N 2, oxygen O 2, the atmospheric gas, such as water H 2 0 are appropriately introduced into the diffusion furnace 1.
  • the wafer boat 3 is pulled in a high-purity nitrogen atmosphere in order to avoid oxidation. I'm trying to start.
  • the present applicant considers that when the semiconductor wafer is inserted into the diffusion furnace 1 made of a quartz tube, or when the semiconductor wafer is pulled out from the diffusion furnace 1, Focusing on the fact that oxygen and other impurity gases and particles in the atmosphere are contained in the atmosphere gas due to entrainment in the atmosphere, see, for example, Japanese Patent Application Laid-Open No. Hei 4 (1995) -329960. A series of thermal oxidation treatments were performed using a so-called mouth-lock diffusion furnace equipped with a mouth-lock chamber as shown below.
  • the mouthpiece diffusion furnace 100 is provided with a mouthpiece lock chamber 6 at the lower end opening of a diffusion furnace 1 made of a quartz tube.
  • the load lock chamber 6 is provided with a pump DP for deaeration, and a gate G! For shutting off the diffusion furnace 1 and the load lock chamber 6, and a mouth for shutting off the lock chamber 6 from the outside.
  • a gas inlet 7 for introducing nitrogen gas is provided in a gate G 2 for loading a wafer and a load inlet chamber 6.
  • a thermal oxidation treatment was performed in the following procedure.
  • an oxidation step is performed in a high-purity atmosphere gas of hydrogen gas and oxygen gas.
  • the atmosphere gas in the diffusion furnace 1 is switched to high-purity nitrogen to perform a temperature lowering step.
  • the pump DP is operated to evacuate the load lock chamber 6 and nitrogen gas is introduced through the gas inlet 7.
  • the gate is opened and the wafer boat 3 is moved to the load lock chamber 6.
  • the temperature lowering step and the extracting step were performed in a high-purity nitrogen atmosphere containing no impurity gas such as oxygen in the atmosphere or particles.
  • this thermal oxide film generation method when the cooling step and the extraction E extent, the influence of the stress generated at the interface between the thermal oxide film and the silicon substrate, distortion occurs in the S i 0 2 ZS i binding, to stress It turned out to be a brittle insulating film.
  • the lifetime when the lifetime was measured for the generated thermal oxide film, the lifetime was compared with the thermal oxide film generated using the conventional method using the vertical diffusion furnace 10 shown in FIG. was also found to drop significantly.
  • the present invention has been made in view of the above-mentioned conventional unsolved problems, and has as its object to provide a method of manufacturing a semiconductor device capable of providing a high-quality thermal oxide film. Disclosure of the invention
  • the present invention is a method for manufacturing a semiconductor device in which a semiconductor wafer is subjected to a heat treatment in a diffusion furnace having a load lock chamber, wherein the semiconductor wafer is drawn out of the diffusion furnace.
  • a method of manufacturing a semiconductor device characterized in that the atmosphere gas of the semiconductor wafer is a mixed gas of a nitrogen gas and an oxygen gas that does not substantially change the oxide film thickness of the semiconductor wafer.
  • Atmosphere gas is also the above mixed gas It was made to be.
  • the port-lock chamber is evacuated, and then nitrogen gas is introduced into the port-lock chamber, and the semiconductor gas is introduced into the diffusion furnace while introducing the mixed gas.
  • the wafer was moved to the mouth lock chamber.
  • a moving step of moving the semiconductor wafer from the load lock chamber to the diffusion furnace; and an atmosphere gas of the semiconductor wafer in the moving step and a preceding step in the diffusion furnace until the heat treatment is started. was also used as the mixed gas.
  • the pre-process is a temperature raising process of raising the temperature in the diffusion furnace to a predetermined temperature, and a stabilizing process of stabilizing the temperature in the diffusion furnace after the temperature is raised.
  • the mixed gas contained 0.1 to 10% of oxygen gas.
  • the nitrogen gas and the oxygen gas are high-purity gases having a purity of about 99.999% or more.
  • FIG. 1 is a schematic configuration diagram showing an example of a single-dock diffusion furnace used in the present invention.
  • Figure 2 shows the cumulative rupture rate versus the stress application time, which represents the results of the TDDB evaluation.
  • FIG. 3 is a schematic configuration diagram showing an example of a conventional vertical diffusion furnace. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 schematically shows a load lock diffusion furnace 100 used in the present invention.
  • the load lock diffusion furnace 100 includes a cylindrical diffusion furnace 1 made of a quartz tube having an open lower end, and a load lock chamber 6 provided at an opening of the diffusion furnace 1.
  • a wafer boat 3 on which a plurality of semiconductor wafers are mounted is inserted into the diffusion furnace 1, and the diffusion furnace 1 is disposed around the diffusion furnace 1 by a heater 4. Heat 1 from its surroundings.
  • the gas supply port 5 which conducts the top of the diffusion furnace 1 is introduced nitrogen N 2, oxygen O 2, water vapor H 2 0 or the like in a diffusion furnace 1.
  • the gas introduced through the gas supply port 5 is sequentially exhausted from an exhaust port (not shown), and accordingly, the semiconductor wafer is subjected to a thermal oxidation process.
  • the opening one-locked chamber 6, openable gate G to block, and the gate G 2 of the wafer ⁇ needful in the mouth one-locked chamber 6 is provided between the diffusion furnace 1 and the load lock chamber 6 ing. Further, a pump DP for deaeration and a gas supply port 7 for supplying nitrogen N 2 gas are provided.
  • an introduction step of introducing the wafer boat 3 into the diffusion furnace 1 a heating step of elevating the temperature in the furnace to a desired temperature, a stabilization step of stabilizing the temperature in the furnace, and an oxidation step of forming an oxide film.
  • the gate is closed, the wafer boat 3 is once introduced into the load lock chamber 6, the gate G 2 is closed, and the load lock chamber 6 is closed. Replace the atmosphere with a nitrogen gas atmosphere.
  • the gate Open G and move wafer boat 3 into diffusion furnace 1.
  • the diffusion furnace 1 through the gas supply port 5, by introducing nitrogen N 2 and oxygen 0 2 traces, the furnace environment, the temperature 7 0 0 ° C, nitrogen N 2 9 9%, oxygen 0 2 1% high-purity atmospheric gas is introduced. Then, the gate G, is kept closed, and the diffusion furnace 1 is set to the standby state.
  • the temperature in the furnace is raised to 85 (TC) over 30 minutes while maintaining the atmosphere gas in the standby state (temperature rising step). Then, since the furnace temperature to stabilize and improve the temperature uniformity between the semiconductor wafers in and the semiconductor wafer, 8 5 0 ° C, nitrogen N 2 9 9%, oxygen 0 2 1% high purity Hold the semiconductor wafer in the ambient gas for 15 minutes (stabilization process).
  • the atmosphere gas in the diffusion furnace 1 was exchanged. Nitrogen N 2 was introduced into the diffusion furnace 1, and the atmosphere gas was removed at a temperature of 850 ° C. and a high-purity atmosphere gas of 100% nitrogen. Perform anneal treatment for a minute (anneal step).
  • the lifetime was measured for the thermal oxide film formed by the above steps.
  • the influence of the surface condition of the sample on the semiconductor wafer A sample was generated by growing a negligible thermal oxide film (about 80 OA).
  • This sample was measured using the waveguide method (reflection method). Specifically, the sample is irradiated with infrared light, and the conductivity that changes due to the generated excess carriers is captured as a change in the amount of reflection of the microphone mouth wave, and the slope of the change in the amount of reflection that decreases exponentially is calculated. Seeking lifetime.
  • thermal oxide film formed using a conventional vertical diffusion furnace 10 without a load lock shown in FIG. 3, and a load lock diffusion furnace 100 shown in FIG. thermal oxide film drawer step was generated by performing a nitrogen N 2 1 0 0% of high-purity atmosphere was also measured lifetime Ri by the waveguide method.
  • the thermal oxide film formed using the conventional vertical diffusion furnace 10 was formed by the following steps.
  • the furnace temperature to stabilize and improve the temperature uniformity between the semiconductor wafer within or semiconductor wafer, 8 5 0 ° C, nitrogen N 2 9 9%, oxygen 0 2 1% in the atmosphere gas Then, the semiconductor wafer is held for 15 minutes.
  • the wafer boat 3 is pulled out in a high-purity atmosphere gas of 850 ° C. and nitrogen N 2 100% over 15 minutes (drawing step).
  • a thermal oxide film formed by performing the temperature lowering step and the extracting step in a high-purity atmosphere of nitrogen N 2 100% was formed by the following steps. .
  • the insertion step, the temperature raising step, the oxidation step, and the annealing step are the same as those in the above-described embodiment.
  • the temperature inside the diffusion furnace 1 is increased from 850 ° C to 700 ° C in a high-purity atmosphere gas of nitrogen N 2 100% (actually 99.999% or more). The temperature dropped over 40 minutes.
  • nitrogen N 2 was supplied to the load lock chamber 6 from the gas supply port 7. Then, in the diffusion furnace 1, the wafer boat 3 in an atmosphere of 700 ° C. and nitrogen N 2 100% is placed in a mouth-locking chamber 6 filled with nitrogen N 2 for 20 minutes. Pulled out (drawing process).
  • the lifetime of the thermal oxide film generated by the method of the present invention was 150 to 300 [s
  • the lifetime of the thermal oxide film generated in the conventional vertical diffusion furnace 10 is 150 to 300 [/ s]
  • the temperature reduction step and the extraction step are performed with high purity of nitrogen N 2 100%.
  • the lifetime of the thermally oxidized film formed in a simple atmosphere was 5 s or less.
  • the conventional vertical oxide film can be formed by the same process as that performed when measuring the thermal oxide film and the lifetime described above, based on the method for manufacturing a thermal oxide film according to the present invention.
  • a thermal oxide film was formed using a diffusion furnace 10, and the TDDB evaluation was performed on the thermal oxide film.
  • a sample having an M0S structure having a thermal oxide film with a thickness of 65 A was prepared using each of the generation methods, and several tens of M0S capacitor TEGs (areas of 6500 A ⁇ m 2 )
  • the destruction state current of 1 mA flowing through the sample) when a constant electric field ( ⁇ 12 MV / cm) was continuously applied was investigated. The measurement was performed for one hour.
  • FIG. 2 As a result, the result shown in FIG. 2 was obtained.
  • ⁇ indicates a case where a thermal oxide film was generated by a conventional thermal oxide film generation method using a vertical diffusion furnace 10; Represents the case.
  • the MOS capacitor formed using the thermal oxide film generation method according to the present invention is used. It was confirmed that TEG has a longer membrane life.
  • oxygen 0 2 Is about 0.1 to 10%, preferably about 0.1 to 2%.
  • concentration should be such that it can recover the bond cut due to the strain at the interface between the silicon substrate and the thermal oxide film and does not promote oxidation.
  • oxygen 0 2 introduced in the heating step and stabilizing step is obtained by introducing to prevent mono- Maruetchi the silicon substrate surface in these processes (heat treatment induced electromotive defect), its concentration, It is not limited to 1%. The point is that the concentration should be such that thermal etching can be avoided and oxidation is not promoted.
  • the oxidation step, H 2: 0 2 1: there has been described a case where the WET oxidation carried out 2 in an atmospheric gas satisfying, not limited thereto, 0 2 1 0 0 It is also possible to carry out dry oxidation in an atmosphere gas of%.
  • the present invention is not limited to this.
  • the product When the temperature is not extremely lowered, that is, when the drawing process is performed without performing the temperature lowering process such as when performing the thermal oxidation process at a relatively low temperature, or when the temperature is lowered as a result of the drawing, nitrogen N 2 9 9%, oxygen 0 2 1% to obtain a similar effect even when to carry out a high-purity atmosphere gas can Rukoto.
  • the atmosphere gas of the semiconductor wafer is substantially changed from the nitrogen gas to the oxide film thickness of the semiconductor wafer.
  • a mixed gas with an oxygen gas that does not fluctuate is used, and the oxygen gas is set to 0.1 to 10%. it can.
  • the temperature in the diffusion furnace is lowered to a predetermined temperature, and then the semiconductor wafer is drawn out of the diffusion furnace.
  • the ambient gas is also nitrogen gas. Since a gas mixture with oxygen gas is used, a better thermal oxide film can be obtained.
  • the load lock chamber is evacuated and then nitrogen gas is introduced into the opening lock chamber. Thereafter, the semiconductor wafer is opened while the mixed gas is introduced into the diffusion furnace. Since the semiconductor wafer is moved to the chamber, impurities such as the air can be blocked, and the semiconductor wafer can be easily moved to the mouth lock chamber in an atmosphere gas composed of a high-purity mixed gas.
  • a moving step of moving the semiconductor wafer from the load lock chamber to the diffusion furnace a heating step of elevating the temperature inside the diffusion furnace to a predetermined temperature, and a stabilizing step of stabilizing the temperature inside the diffusion furnace after the temperature rise.
  • Heat treatment in the diffusion furnace Since the atmosphere gas of the semiconductor wafer in the pre-process before the start is mixed gas, a higher quality thermal oxide film can be obtained.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Description

明 細 書 半導体装置の製造方法 技術分野
本発明は、 熱酸化膜を生成する半導体装置の製造方法に関し、 特に、 良質な熱酸化膜を生成することの可能な半導体装置の製造方法に関する ものである。 背景技術
熱酸化膜の生成は、 例えば、 図 3に示すような、 縦型拡散炉 1 0を用 いて行われている。 この縦型拡散炉 1 0は、 その下端が開口した石英チ ュ一ブからなる円筒形の拡散炉 1を備えている。 そして、 熱酸化処理を 行う場合には、 まず、 その開口部から複数の半導体ウェハを搭載したゥ ェハボート 3を挿入し、 開口部を密封する。 次に、 拡散炉 1の周囲に配 置したヒータ 4によって拡散炉 1をその周囲から加熱する。 そして、 こ の状態で、 拡散炉 1の上部に設けられたガス供給口 5を通して、 窒素 N 2 , 酸素 0 2 ， 水蒸気 H 2 0等を拡散炉 1内に導入する。 これによつて 、 ウェハボート 3上の半導体ウェハに対して熱酸化処理を行うようにな つている。
そして、 ウェハボ一ト 3を拡散炉 1内に導入する導入工程、 炉内の温 度を安定させる安定工程、 酸化膜を生成する酸化工程、 ァニール処理を 行うァニール工程、 ウェハボー卜 3を炉外に引き出す引き出し工程等、 一連の工程毎に、 窒素 N 2 ， 酸素 0 2 ， 水分 H 2 0等の雰囲気ガスを、 拡散炉 1内に適宜導入している。 特に、 ァニール工程後には、 酸化が進 むことを回避するために、 高純度の窒素雰囲気中でウェハボート 3を引 き出すようにしている。
しかしながら、 この縦型拡散炉 1 0を用いた熱酸化膜の生成方法では
、 その熱酸化膜のストレス寿命等の点で不十分であった。
そこで、 本出願人は、 上記従来の拡散炉を用いた方法では、 半導体ゥ ェハを石英チューブからなる拡散炉 1内に挿入する際、 或いは半導体ゥ ェハを拡散炉 1から引き出す際に、 大気の巻き込みによって、 酸素や他 の不純物ガス、 また、 大気中のパーティクルが雰囲気ガス中に含まれて しまうことに着目し、 例えば、 日本公開特許公報特開平 4 一 3 2 9 6 3 0号に示すような口一ドロック室を備えた、 いわゆる口一ドロック拡散 炉を用いて一連の熱酸化処理を行ってみた。
この口一ドロック拡散炉 1 0 0は、 図 1に示すように、 石英チューブ からなる拡散炉 1の下端開口部に口一ドロック室 6が設けられている。 そして、 このロードロック室 6には、 脱気用のポンプ D Pが設けられて いると共に、 拡散炉 1とロードロック室 6とを遮断するゲー G ! 、 口 —ドロック室 6と外部とを遮断するウェハ揷入用のゲート G 2 、 ロード 口ック室 6に窒素ガスを導入するガス導入口 7が設けられている。
そして、 このロードロック拡散炉 1 0 0を用いて、 次のような手順で 熱酸化処理を行った。 まず、 拡散炉 1において、 水素ガスと酸素ガスと の高純度な雰囲気ガス中で酸化工程を行う。 次に、 拡散炉 1内の雰囲気 ガスを高純度窒素に切り換えて降温工程を行う。 その後、 ポンプ D Pを 作動させてロードロック室 6を真空にし、 ガス導入口 7を通して窒素ガ スを導入した後、 ゲート を開状態にしてロードロック室 6にウェハ ボート 3を移動する。
以上の方法によって、 大気中の酸素等の不純物ガス、 或いはパーティ クル等を含まない高純度な窒素雰囲気中で、 降温工程及び引き出し工程 を订つた しかしながら、 この熱酸化膜生成方法では、 降温工程及び引き出しェ 程時に、 熱酸化膜とシリコン基板との界面に発生する応力の影響で、 S i 0 2 Z S i結合に歪みが生じ、 ストレスに対して脆い絶縁膜となって しまうことがわかった。 また、 生成した熱酸化膜に対してライフタイム の測定を行ったところ、 従来の図 3に示す縦型拡散炉 1 0を用いた方法 を用いて生成した熱酸化膜に比較してそのライフタイムが大幅に低下し てしまうことも確認された。
そこで、 この発明は、 上記従来の未解決の問題に着目してなされたも のであり、 良質な熱酸化膜を提供することの可能な半導体装置の製造方 法を提供することを目的としている。 発明の開示
ここで、 前記熱酸化膜における問題点は、 これを研究した結果、 降温 或いは引き出し工程における窒素 N 2 の雰囲気ガスの純度の影響により 生じ、 これら工程における高純度な N 2 雰囲気ガス中に、 高純度の微量 の酸素 0 2 を混合させ、 且つ大気等の不純物を含まないようにすること により解決できることを見出し、 以下のような発明を完成させた。
上記目的を達成するために、 本発明は、 ロードロック室を備えた拡散 炉内で半導体ウェハに熱処理を行うようにした半導体装置の製造方法で あって、 前記半導体ウェハを前記拡散炉外に引き出すときの前記半導体 ウェハの雰囲気ガスを、 窒素ガスと前記半導体ウェハの酸化膜厚を実質 的に変動させない程度の酸素ガスとの混合ガスとすることを特徴とする 半導体装置の製造方法を提供する。
ここで、 前記熱処理後、 前記拡散炉内の温度を所定温度まで降温した 後に前記半導体ウェハを前記拡散炉外に引き出すようにし、 拡散炉内の 温度を降温しているときの前記拡散炉内の雰囲気ガスも、 前記混合ガス とするようにした。
また、 前記半導体ウェハが前記拡散炉内にあるときに前記口—ドロッ ク室を真空にした後口一ドロック室に窒素ガスを導入し、 前記拡散炉内 に前記混合ガスを導入しながら前記半導体ウェハを前記口一ドロック室 に移動するようにした。
また、 前記半導体ウェハを前記ロードロック室から前記拡散炉に移動 する移動工程を有し、 この移動工程と前記熱処理を開始するまでの前記 拡散炉内での前工程とにおける前記半導体ウェハの雰囲気ガスも、 前記 混合ガスとするようにした。 前記前工程は、 前記拡散炉内温度を所定温 度まで昇温する昇温工程と、 昇温後の前記拡散炉内温度を安定させる安 定工程である。
さらに、 混合ガスは、 0 . 1〜 1 0 %の酸素ガスを含むようにした。 なお、 前記窒素ガス及び酸素ガスは、 その純度が 9 9 . 9 9 9 %程度 以上の高純度なガスが好ましい。 図面の簡単な説明
図 1は、 本発明で用いた口一ドロック拡散炉の一例を示す概略構成図 、ある。
図 2は、 T D D B評価の結果を表すストレス印加時間に対する累積破 壊率である。
図 3は、 従来の縦型拡散炉の一例を示す概略構成図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を実施例を伴って説明する。
図 1は、 本発明において用いるロードロック拡散炉 1 0 0の概略を示 す構成図である。 このロードロック拡散炉 1 0 0は、 下端が開口した石 英チューブからなる円筒形の拡散炉 1と、 この拡散炉 1の開口部に設け られたロードロック室 6とを備えている。
そして、 半導体ウェハに対して熱酸化処理を行うときには、 まず拡散 炉 1中に、 複数の半導体ウェハを搭載したウェハボ一卜 3を挿入し、 拡 散炉 1の周囲に配置したヒータ 4によって拡散炉 1をその周囲から加熱 する。 この状態で、 拡散炉 1の上部に導通するガス供給口 5を通して、 窒素 N 2 ， 酸素 0 2 ， 水蒸気 H 2 0等を拡散炉 1内に導入する。 これに よって、 ガス供給口 5を通して導入されるガスが順次図示しない排気口 から排気され、 これに伴って、 半導体ウェハに対して熱酸化処理が行わ れるようになっている。
また、 前記口一ドロック室 6には、 拡散炉 1とロードロック室 6との 間を遮断する開閉可能なゲート G , 及び口一ドロック室 6へのウェハ揷 入用のゲート G 2 が設けられている。 さらに、 脱気用のポンプ D P及び 窒素 N 2 ガス供給用のガス供給口 7が設けられている。
そして、 ウェハボート 3を拡散炉 1内に導入する導入工程、 炉内の温 度を所望の温度まで昇温する昇温工程、 炉内の温度を安定させる安定ェ 程、 酸化膜を生成する酸化工程、 ァニール処理を行うァニール工程、 炉 内の温度を所定の温度まで降温する降温工程、 ウェハボ一卜 3を拡散炉 外に引き出す引き出し工程等、 一連の工程毎に、 窒素 N 2 ， 酸素〇2 , 水分 H 2 0等の雰囲気ガスが、 適宜拡散炉 1内に導入されるようになつ ている。
そして、 前記拡散炉 1内にウェハボート 3を導入する際には、 まず、 ゲート を閉じ、 ウェハボート 3を一旦ロードロック室 6内に導入し 、 ゲート G 2 を閉じてロードロック室 6内を大気から窒素ガス雰囲気に 置換する。 これにより、 ウェハボ一卜 3を大気から隔離した後、 ゲート G , を開いて拡散炉 1内にウェハボー卜 3を移動する。
一方、 拡散炉 1からウェハボート 3を引き出す場合には、 まず、 ロー ドロック室 6内に窒素ガスを導入し、 次に、 ウェハボート 3を拡散炉 1 からロードロック室 6に移動する。 その後、 ロードロック室 6からゥェ ハボート 3を引き出すようになつている。
次に、 このロードロック拡散炉 1 G 0を用いた熱酸化膜生成方法を説 明する。 なお、 拡散炉 1及び口一ドロック室 6内に導入される窒素 N 2 ガス及び酸素 0 2 ガスは、 純度が 9 9 . 9 9 9 %以上の高純度な雰囲気 ガスとする。
まず、 拡散炉 1内に、 ガス供給口 5を通して、 窒素 N 2 及び微量の酸 素 0 2 を導入し、 炉内環境を、 温度 7 0 0 °C , 窒素 N 2 9 9 %, 酸素 0 2 1 %の高純度な雰囲気ガスが導入された状態にする。 そして、 ゲート G , を閉に保持して、 拡散炉 1をスタンバイ状態にする。
次に、 ゲート を閉に維持したままゲ一卜 G 2 を開き、 大気中に待 機させていた、 半導体ウェハが載置されたウェハボート 3をロードロッ ク室 6に移動する。
次に、 ゲー卜 G 2 を閉じ、 口一ドロック室 6を密閉した後、 脱気用の ポンプ D Pを作動させて、 ロードロック室 6内を真空にする。 その後、 ガス供給口 7から高純度の窒素 N 2 を導入し密封する。 これにより、 ゥ ェハボー卜 3は、 完全に窒素ガス雰囲気中に隔離されたことになる。 次に、 ゲート を開いて、 7 0 0 °Cに維持され、 窒素 N 2 9 9 % , 0 2 1 %の高純度な混合ガスが導入されスタンバイ状態にされた拡散炉 1内に、 ウェハボート 3を 2 0分かけて挿入した後、 ゲート を閉じ る （挿入工程） 。
次に、 スタンバイ状態の雰囲気ガスを保ったまま、 炉内温度を 3 0分 かけて 8 5 (TCまで昇温する （昇温工程） 。 次に、 炉内温度を安定させて半導体ウェハ内及び半導体ウェハ間の温 度均一性の向上を図るため、 8 5 0 °C， 窒素 N 2 9 9 % , 酸素 0 2 1 % の高純度な雰囲気ガス中で、 半導体ウェハを 1 5分間保持する （安定ェ 程） 。
次に、 拡散炉 1内の雰囲気ガスを、 水素 H 2 ： 0 2 = 1 ： 2を満足す る 8 5 0 °Cの雰囲気ガスに交換し、 例えば 8 5 0 °Cの温度条件下で 3分 間、 W E T酸化を行い、 所望の膜厚の酸化膜を形成する （酸化工程） 。 次に、 拡散炉 1内の雰囲気ガスの交換を行って、 拡散炉 1内に窒素 N 2 を導入し、 8 5 0 °C , 1 0 0 %窒素の高純度な雰囲気ガス中で、 3 0 分間ァニール処理を行う （ァニール工程） 。
次に、 拡散炉 1内の雰囲気ガスを、 再度、 窒素 N 2 9 9 % , 酸素 0 2
1 %の高純度な雰囲気ガスに交換し、 炉内温度を 4 0分かけて 7 0 0 °C まで降温する （降温工程） 。
次に、 ポンプ D Pを作動させてロードロック室 6を真空引きした後、 ガス供給口 7から、 高純度の窒素 N 2 をロードロック室 6に供給し、 口 ードロック室 6内を窒素 N 2 ガスで充満させる。
次に、 ゲート G】 を開いて、 窒素 N 2 9 9 % , 酸素 1 %の高純度な混 合ガスをガス供給口 5から供給しながら、 ウェハボート 3を、 7 0 0 °C の拡散炉 1内から、 窒素雰囲気ガスを充満したロードロック室 6内に、
2 0分かけて引き出す （引き出し工程） 。 その後、 口一ドロック室 6力、 らウェハポート 3を引き出す。
これにより、 ロードロック拡散炉 1 0 0による熱酸化処理に伴う一連 の処理工程が終了する。
以上の工程によって生成した熱酸化膜に対して、 ライフタイムの測定 を行った。 つまり、 まず、 半導体ウェハ上に、 試料の表面状態の影響を 無視できる程度 （8 0 O A程度） の熱酸化膜を成長させて試料を生成し た。 この試料に対し、 導波管法 （反射法） を用いて測定を行った。 具体 的には、 前記試料に赤外光を照射し、 発生した過剰キャリアにより変化 する導電率をマイク口波の反射量の変化として捕らえ、 この指数関数的 に減少する反射量の変化の傾きからライフタイムを求めた。
また、 比較例として、 図 3に示すロードロックを持たない従来の縦型 拡散炉 1 0を用いて生成した熱酸化膜、 及び図 1に示すロードロック拡 散炉 1 0 0において、 降温工程及び引き出し工程を窒素 N2 1 0 0 %の 高純度な雰囲気中で行って生成した熱酸化膜についても、 導波管法によ りライフタイムを測定した。
なお、 従来の縦型拡散炉 1 0を用いて形成した熱酸化膜は以下の工程 により生成した。
まず、 温度 8 5 0 °C， 窒素 N 2 9 9 %， 酸素 02 1 %の高純度な雰囲 気ガスが導入された拡散炉 1内に、 ウェハボ一卜 3を 1 5分かけて挿入 する （挿入工程） 。
次に、 炉内温度を安定させて半導体ウェハ内又は半導体ウェハ間の温 度均一性の向上を図るため、 8 5 0 °C， 窒素 N 2 9 9 %, 酸素 02 1 % の雰囲気ガス中に、 半導体ウェハを 1 5分間保持する。
次に、 水素 H2 ： 02 = 1 ： 2を満足する 8 5 0 °Cの雰囲気ガス中で 例えば 3分間、 WE T酸化を行い、 所望の膜厚の酸化膜を形成する （酸 化工程） 。
次に、 拡散炉 1内の雰囲気ガスの交換を行い、 窒素 N2 を導入し、 8 5 0°C， 窒素 N2 1 0 0 %の高純度な雰囲気ガス中で、 3 0分間ァ二一 ル処理を行う （ァニール工程） 。
次に、 8 5 0 °C, 窒素 N2 1 0 0 %の高純度な雰囲気ガス中で、 ゥェ ハボート 3を、 1 5分かけて引き出す （引き出し工程） 。 また、 図 1に示すロードロック拡散炉 1 0 0において、 降温工程及び 引き出し工程を窒素 N2 1 0 0 %の高純度な雰囲気中で行って形成した 熱酸化膜は、 以下の工程により生成した。
挿入工程、 昇温工程、 酸化工程、 ァニール工程は、 上記実施の形態の 各工程と同様である。
降温工程では、 拡散炉 1内を窒素 N 2 1 0 0 % (実際には 9 9. 9 9 9 %以上） の高純度な雰囲気ガス中で、 8 5 0 °Cから 7 0 0 °Cまで 4 0 分かけて降温した。
次に、 ポンプ DPを作動させてロードロック室 6内を真空引きした後 、 ガス供給口 7から、 窒素 N2 をロードロック室 6に供給した。 そして 、 拡散炉 1内で、 7 0 0 °C， 窒素 N2 1 0 0 %の雰囲気中にあるウェハ ボー卜 3を、 窒素 N2 を充満させた口一ドロック室 6に、 2 0分かけて 引き出した （引き出し工程） 。
なお、 従来の縦型拡散炉 1 0による熱酸化膜の形成方法、 及びロード ロック拡散炉 1 0 0において、 降温工程及び引き出し工程を窒素 N 2 1 0 0 %の高純度な雰囲気中で行う場合の熱酸化膜の形成方法においても 、 拡散炉 1及びロードロック室 6に導入する窒素 N2 ， 酸素 02 は、 そ の純度が 9 9. 9 9 9 %以上の高純度な雰囲気ガスを用いた。
以上の工程によって形成された各熱酸化膜に対して、 ライフタイムの 測定を行ったところ、 本発明による方法で生成した熱酸化膜のライフ夕 ィムは、 1 5 0〜3 0 0 〔 s〕 、 従来の縦型拡散炉 1 0で生成した熱 酸化膜のライフタイムは、 1 5 0~ 3 0 0 〔/ s〕 、 降温工程及び引き 出し工程を窒素 N2 1 0 0 %の高純度な雰囲気中で行って生成した熱酸 化膜のライフタイムは 5 〔 s〕 以下であった。
また、 上述の本発明による熱酸化膜の製造方法に基づいて生成した熱 酸化膜及び前記ライフタイム測定時と同様の工程によって、 従来の縦型 拡散炉 1 0を用いて熱酸化膜を生成し、 これに対して経時破壊 TDDB 評価を行った。 具体的には、 各生成方法を用いて膜厚 6 5 Aの熱酸化膜 を有する M 0 S構造の試料を作成し、 数十個の M 0 Sキャパシタ T E G (面積 6 5 0 0 0 ^m2 ) に一定電界 （― 1 2MV/cm) を印加し続 けたときの、 破壊状況 （試料に 1 mAの電流が流れる状況） を調査した 。 なお、 計測は 1時間行った。
その結果、 図 2に示す結果が得られた。 図 2において、 □は従来の縦 型拡散炉 1 0を用いた熱酸化膜生成法により熱酸化膜を生成した場合を 表し、 ·は本発明による熱酸化膜生成法により熱酸化膜を生成した場合 を表す。 図 2からわかるように、 初期不良等については差はないものの 、 それ以外 （実際に製品として出荷されるもの） については、 本発明に よる熱酸化膜生成法を用 、て生成した MO Sキャパシタ TE Gの方が膜 の寿命が長いことが確認できた。
したがって、 上述のように、 ロードロック拡散炉 1 0 0を用いて、 降 温工程及び引き出し工程を窒素 N 2 9 9 %, 酸素 02 1 %の高純度な雰 囲気ガス中で行うことによって、 ライフタイム及び膜の TDDB評価に おいて共に優れた熱酸化膜を得ることができることを確認することがで きた。
特に、 上記実施の形態ではロードロック拡散炉 1 0 0によって、 口一 ドロック室 6の真空引きを行った後、 ガス供給口 7から高純度な窒素 N 2 をロードロック室 6に導入するようにしている。 このため、 窒素 N2 及び酸素 02 の高純度な雰囲気中で降温工程及び引き出し工程を行うこ とができ、 大気中の不純物が取り込まれることなく、 微量の高純度の〇 2 のみが半導体ウェハの熱酸化膜とシリコン基板との界面に導入される ことになる。 よって、 高品質な熱酸化膜を生成することができる。
また、 降温工程及び引き出し工程の何れか一方の工程のみ上述の窒素 N 2 9 9 , 酸素 02 1 %の混合雰囲気ガス中で行い、 他方は窒素 N2 1 0 0 %の雰囲気ガス中で行うようにした場合について、 そのライフ夕 ィムの測定を行ってみた。 その結果、 ライフタイムは 1 0 0〜1 5 0 〔 μ s] であった。 降温工程及び引き出し工程の何れか一方の工程のみ前 記混合雰囲気ガス中で行った場合、 降温工程及び引き出し工程を共に窒 素 N2 1 0 0 %の雰囲気ガス中で行う場合に比べてかなり良好な膜質と なるが、 降温工程及び引き出し工程の何れか一方の工程だけでなく、 両 工程とも、 窒素 N 2 9 9 %, 酸素 02 1 %の雰囲気ガス中で行う方が、 より良質な熱酸化膜を得ることができることが確認できた。
なお、 上記実施の形態においては、 降温工程及び引き出し工程を共に 、 窒素 N 2 9 9 %, 酸素 02 1 %の高純度な雰囲気ガス中で行うように した場合について説明したが、 酸素 02 は、 0. 1〜1 0 %程度、 好ま しくは 0. 1〜 2 %程度であればよい。 要は、 シリコン基板と熱酸化膜 との界面の歪みによる結合手の切断を回復可能であり、 且つ酸化を促進 しない程度の濃度であればよい。
同様に、 挿入工程、 昇温工程及び安定工程において導入した酸素 02 は、 これら工程におけるシリコン基板表面のサ一マルエッチ （熱処理誘 起欠陥） を防ぐ為に導入したものであり、 その濃度は、 1 %に限るもの ではない。 要は、 サ—マルエッチを回避可能であり、 且つ酸化を促進し ない程度の濃度であればよい。
また、 上記実施の形態においては、 酸化工程を、 H2 ： 02 = 1 ： 2 を満足する雰囲気ガス中で行い WET酸化を行う場合について説明した が、 これに限らず、 02 1 0 0 %の雰囲気ガス中で行いドライ酸化を行 うようにすることも可能である。
さらに、 上記実施の形態においては、 積極的に降温を行う降温工程を 含む場合について説明したが、 これに限らるものではない。 例えば、 積 極的に降温を行わない場合、 つまり、 比較的低温で熱酸化処理を行う場 合等の降温工程を行わずに引き出し工程を行う場合、 また、 引き出しに 伴い結果的に降温が生じる引き出し工程を、 窒素 N 2 9 9 % , 酸素 0 2 1 %の高純度な雰囲気ガス中で行うようにした場合でも同様の効果を得 ることができる。 産業上の利用可能性
以上説明したように、 本発明の半導体装置の製造方法によれば、 半導 体ウェハを拡散炉外に引き出すときには、 半導体ウェハの雰囲気ガスを 、 窒素ガスと半導体ウェハの酸化膜厚を実質的に変動させない程度の酸 素ガスとの混合ガスとし、 酸素ガスを 0 . 1〜1 0 %となるようにした から、 熱酸化膜のライフタイム或いは T D D B評価において優れた熱酸 化膜を得ることができる。
特に、 半導体ウェハに熱処理を行った後、 拡散炉内の温度を所定温度 まで降温してから半導体ウェハを拡散炉外に引き出すときには、 拡散炉 内の温度を降温するときの雰囲気ガスも窒素ガスと酸素ガスとの混合ガ スとしたから、 より優れた熱酸化膜を得ることができる。
また、 半導体ウェハが拡散炉内にあるときに、 ロードロック室を真空 にした後口一ドロック室に窒素ガスを導入し、 その後拡散炉内に混合ガ スを導入しながら半導体ウェハを口一ドロック室に移動するようにした から、 大気等の不純物を遮断し純度の高い混合ガスからなる雰囲気ガス 中での半導体ウェハの口一ドロック室への移動を、 容易に行うことがで きる。
また、 半導体ウェハをロードロック室から拡散炉に移動する移動工程 と、 例えば拡散炉内温度を所定温度まで昇温する昇温工程及び昇温後に 拡散炉内温度を安定させる安定工程といつた、 拡散炉内で行う熱処理を 開始するまでの前工程とにおける半導体ウェハの雰囲気ガスを、 混合ガ スとしたから、 より高品質な熱酸化膜を得ることができる。

Claims

請 求 の 範 囲
1 . 口—ドロック室を備えた拡散炉内で半導体ウェハに熱処理を行うよ うにした半導体装置の製造方法であって、 前記半導体ウェハを前記拡散 炉外に引き出すときの前記半導体ウェハの雰囲気ガスを、 窒素ガスと前 記半導体ウェハの酸化膜厚を実質的に変動させない程度の酸素ガスとの 混合ガスとすることを特徴とする半導体装置の製造方法。
2 . 前記熱処理後、 前記拡散炉内の温度を所定温度まで降温した後に前 記半導体ゥェハを前記拡散炉外に引き出すようにした半導体装置の製造 方法であって、 前記拡散炉内の温度を降温しているときの前記拡散炉内 の雰囲気ガスを、 前記混合ガスとすることを特徴とする請求項の範囲第 1項記載の半導体装置の製造方法。
3 . 前記半導体ウェハが前記拡散炉内にあるときに前記ロードロック室 を真空にした後前記口一ドロック室に窒素ガスを導入し、 前記拡散炉内 に前記混合ガスを導入しながら前記半導体ウェハを前記ロードロック室 に移動することを特徴とする請求の範囲第 1項又は第 2項に記載の半導 体装置の製造方法。
4 . 前記半導体ウェハを前記口—ドロック室から前記拡散炉に移動する 移動工程を有し、 当該移動工程と前記熱処理を開始するまでの前記拡散 炉内での前工程とにおける前記半導体ウェハの雰囲気ガスを、 前記混合 ガスとすることを特徴とする請求の範囲第 1項乃至第 3項の何れかに記 載の半導体装置の製造方法。
5 . 前記前工程は、 前記拡散炉内温度を所定温度まで昇温する昇温工程 及び昇温後の前記拡散炉内温度を安定させる安定工程であることを特徴 とする請求項 4記載の半導体装置の製造方法。
6 . 前記混合ガスは、 0 . 1〜 1 0 %の酸素ガスを含むことを特徴とす る請求の範囲第 1項乃至第 5項の何れかに記載の半導体装置の製造方法
PCT/JP1999/003290 1997-12-24 1999-06-21 Procede de fabrication d'un dispositif semi-conducteur WO2000079580A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9355602A JPH11186257A (ja) 1997-12-24 1997-12-24 半導体装置の製造方法
DE19983456T DE19983456B4 (de) 1999-06-21 1999-06-21 Verfahren zur Herstellung einer Halbleitervorrichtung
US09/763,127 US6593253B1 (en) 1997-12-24 1999-06-21 Method of manufacturing semiconductor device
PCT/JP1999/003290 WO2000079580A1 (fr) 1997-12-24 1999-06-21 Procede de fabrication d'un dispositif semi-conducteur
KR1020017002165A KR20010106449A (ko) 1999-06-21 1999-06-21 반도체 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9355602A JPH11186257A (ja) 1997-12-24 1997-12-24 半導体装置の製造方法
PCT/JP1999/003290 WO2000079580A1 (fr) 1997-12-24 1999-06-21 Procede de fabrication d'un dispositif semi-conducteur

Publications (1)

Publication Number Publication Date
WO2000079580A1 true WO2000079580A1 (fr) 2000-12-28

Family

ID=26440150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/003290 WO2000079580A1 (fr) 1997-12-24 1999-06-21 Procede de fabrication d'un dispositif semi-conducteur

Country Status (3)

Country Link
US (1) US6593253B1 (ja)
JP (1) JPH11186257A (ja)
WO (1) WO2000079580A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020070769A (ko) * 2001-03-02 2002-09-11 미쓰비시덴키 가부시키가이샤 열처리 장치 및 이를 이용한 열처리 방법 및 반도체장치의 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186257A (ja) 1997-12-24 1999-07-09 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法
CN101225550B (zh) * 2007-01-15 2010-05-19 中芯国际集成电路制造(上海)有限公司 改善晶圆缺陷的方法
JP2012174819A (ja) * 2011-02-21 2012-09-10 Sokudo Co Ltd 熱処理装置および熱処理方法
MY188961A (en) * 2013-07-01 2022-01-14 Solexel Inc High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
CN110620030B (zh) * 2018-06-19 2022-07-22 北京北方华创微电子装备有限公司 硅晶片钝化方法和硅晶片的少子寿命的获取方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478137A (ja) * 1990-07-20 1992-03-12 Hitachi Ltd 熱処理装置システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910060B2 (ja) * 1976-03-01 1984-03-06 株式会社日立製作所 半導体装置の製造方法
JPS544069A (en) 1977-06-13 1979-01-12 Hitachi Ltd Producing method of oxide film
KR0155158B1 (ko) * 1989-07-25 1998-12-01 카자마 젠쥬 종형 처리 장치 및 처리방법
US5271732A (en) * 1991-04-03 1993-12-21 Tokyo Electron Sagami Kabushiki Kaisha Heat-treating apparatus
JPH07101675B2 (ja) 1991-05-01 1995-11-01 国際電気株式会社 縦型拡散・ｃｖｄ装置
JP3203708B2 (ja) 1991-10-11 2001-08-27 ソニー株式会社 縦型拡散炉による酸化膜の形成方法
US5352636A (en) * 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
JP3194062B2 (ja) * 1993-08-06 2001-07-30 日本真空技術株式会社 熱酸化膜の形成方法
US6276072B1 (en) * 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
JPH11186257A (ja) 1997-12-24 1999-07-09 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法
JPH11288893A (ja) * 1998-04-03 1999-10-19 Nec Corp 半導体製造装置及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0478137A (ja) * 1990-07-20 1992-03-12 Hitachi Ltd 熱処理装置システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020070769A (ko) * 2001-03-02 2002-09-11 미쓰비시덴키 가부시키가이샤 열처리 장치 및 이를 이용한 열처리 방법 및 반도체장치의 제조 방법

Also Published As

Publication number Publication date
US6593253B1 (en) 2003-07-15
JPH11186257A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
JP3965167B2 (ja) 熱処理方法及び熱処理装置
JP5421736B2 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
JP2008277777A (ja) 半導体装置の製造方法
KR20160046786A (ko) 실리콘 웨이퍼의 열처리방법
JPH1131691A (ja) 炭化けい素半導体装置の熱酸化膜形成方法
WO2000079580A1 (fr) Procede de fabrication d'un dispositif semi-conducteur
JP4914536B2 (ja) 酸化膜形成方法
JP2006203038A (ja) 窒化膜の形成方法、半導体装置の製造方法、キャパシタの製造方法及び窒化膜形成装置
CN108666206B (zh) 基于两步微波等离子体氧化的碳化硅氧化方法
JPH11204517A (ja) シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
TW201234480A (en) Method of modifying insulating film
JP3207402B2 (ja) 半導体用熱処理装置および半導体基板の熱処理方法
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP3757566B2 (ja) シリコン酸化膜の形成方法及び酸化膜成膜装置
JPH11186248A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP2006108243A (ja) 半導体装置の製造方法
JP3233280B2 (ja) 半導体装置の製造方法
JP2005079280A (ja) 酸化方法
KR20010106449A (ko) 반도체 장치의 제조 방법
JPH03134153A (ja) 酸化膜形成方法及びその装置
JPH09283750A (ja) 極薄ゲート酸化膜の形成方法
JPH10284484A (ja) シリコン酸化膜の形成方法
JP3287308B2 (ja) 酸化膜の作製方法
JP2000277526A (ja) 半導体製造装置及びそれを用いた半導体部材の製造方法
JPH11214379A (ja) シリコン酸化膜の形成方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE KR SG US

WWE Wipo information: entry into national phase

Ref document number: 09763127

Country of ref document: US

Ref document number: 1020017002165

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 19983456

Country of ref document: DE

Date of ref document: 20010913

WWE Wipo information: entry into national phase

Ref document number: 19983456

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 1020017002165

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1020017002165

Country of ref document: KR

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607