JP2006108243A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 トレンチ寸法を増大させることなく、トレンチ内壁のエッチングダメージによる表面凹凸を平坦化し、トレンチコーナーの角部を丸める。
【解決手段】 オゾン処理により酸化膜をトレンチ形成後のシリコン基板表面に形成し（ステップＳ５）、その後、水素を含む雰囲気中でアニールし、シリコン基板表面の酸化膜を還元して除去した後に、シリコン原子のマイグレーションを起こさせる（ステップＳ７、Ｓ８）。
【選択図】 図１

Description

本発明は半導体装置の製造方法に関し、特にシリコン基板上にトレンチを形成し、そのトレンチ内部に電界効果トランジタを作成するトレンチゲート型の半導体装置の製造方法に関する。

半導体装置の高集積化、小型化を実現するためには微細化が必須であるが、シリコン基板の表面にＵ字型の深い溝（トレンチ）を掘って、そのトレンチ内部に埋め込みゲート電極を有する素子構造のＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）は、深さ方向でゲート構造を制御できるため、短チャネル化、高集積化を実現するのに有力な構造として知られている。

図１０は、従来のトレンチ型のパワーＭＯＳＦＥＴの断面図である。
従来のトレンチ型のパワーＭＯＳＦＥＴ８００は、シリコン基板８０１上に、主にエピタキシャル成長などで形成された電界緩和領域８０２、電界緩和領域８０２と反対の導電型である拡散層（以下ベース領域という）８０３、電界緩和領域８０２と同一の導電型である拡散層（以下ソース領域という）８０４が形成されている。そしてソース領域８０４、ベース領域８０３を貫通し、電界緩和領域８０２に至るトレンチを形成し、トレンチの内側にゲート絶縁膜８０５を介してゲート電極８０６が埋め込まれている。

このようにＭＯＳＦＥＴをトレンチ内に形成することによって、トランジスタがオン状態となったときに、チャネルがトレンチの側壁に沿って縦方向に形成される。そのため、ゲート電極８０６すなわちトレンチの幅を縮めてもチャネル長を確保することができ、高集積化が可能となる。

このようにトレンチゲート構造とすることによって高集積化が可能であるが、溝を掘るトレンチエッチングの際にエッチングダメージが入ってしまい、そのダメージによりトレンチ側壁及び底部表面に微小な凹凸が生じてしまう。この微小な表面凹凸がチャネルとなる領域とゲート絶縁膜８０５との界面に存在すると、ＭＯＳＦＥＴのオン状態におけるキャリア移動度が低下し、ＭＯＳＦＥＴの駆動力が低下するといった性能低下を招くことになる。またゲート絶縁膜８０５との界面における界面準位密度が増加してゲート絶縁膜８０５の信頼性の低下を招く、あるいは局所的にゲート絶縁膜８０５が薄膜化して耐圧が低下するといった問題が生じる。

また、トレンチコーナーの形状が角ばっているために、コーナーへの電界集中が生じやすく、トレンチゲート耐圧の低下を招くといった問題もあった。
そこで、トレンチ形成時のエッチングダメージを除去するために、トレンチを掘った後の工程で、ゲート絶縁膜を形成する前に等方性エッチングなどの手法によりトレンチ内を少しエッチングする方法や、１０００℃以上の高温の酸化によってトレンチコーナーの角部を丸め、トレンチ内壁を平滑化することによりダメージを除去する方法が知られている。

ところが、トレンチエッチング後のダメージを除去するために行う等方性エッチングや高温での酸化工程は、トレンチ内壁のシリコンを削っているために、トレンチを掘った後でトレンチの大きさ、特にトレンチの幅が広がってしまうという欠点があった。このようにトレンチエッチング後のダメージ除去としての等方性エッチングあるいは高温での酸化は、トレンチ寸法の増大を招くため、半導体素子の微細化が困難になり、高集積化を達成する際の障害となっている。

そこで、トレンチを形成した後にトレンチ寸法を増大させることなく、トレンチ内壁のエッチングダメージによる表面の凹凸を除去する方法として、水素によるアニール処理が提案されている（例えば、特許文献１参照）。

図１１〜１５は、従来の半導体装置の製造方法において、トレンチゲートを形成する際の各工程における半導体装置の断面図である。
まず、シリコン基板８１１表面に、シリコン酸化膜（ＳｉＯ₂膜）８１２を形成し（図１１）、トレンチエッチングする箇所をフォトリソグラフィ技術により開口する（図１２）。続いてトレンチエッチング処理を行い、トレンチ８１３を形成する（図１３）。次に、トレンチ内に残るエッチングに伴って発生する副生成物８１４を、希ふっ酸により除去する。この後、シリコン酸化膜８１２をふっ酸で除去する。そして、水素による還元性雰囲気でのアニールを行って、シリコン表面でのマイグレーション効果によってトレンチ８１３の内壁の表面凹凸を平滑化させるとともに、上側の角部８１３ａと下側の角部８１３ｂを丸めることで（図１４）、トレンチ寸法を増大させることなくエッチングダメージを除去できる。その後、ゲート絶縁膜８１５を形成し、ゲート電極８１６をトレンチ８１３内に埋め込みエッチバックする（図１５）。
特開２００３−２２９４７９号公報

しかし、水素による還元性雰囲気での高温アニールでも以下のような問題があった。
実際に水素アニールでシリコン原子のマイグレーションを起こさせるためには、シリコン基板表面はシリコンでなければならない。通常、シリコン基板表面には自然酸化膜が形成されているが、この水素アニール時には自然酸化膜を還元・除去できるため、シリコン原子のマイグレーションを起こさせることが可能である。しかし、表面の自然酸化膜の膜厚が不均一、すなわち局部的に少し厚い自然酸化膜が存在している場合や、有機汚染が存在するような場合には、有機汚染物が除去されてからその下の自然酸化膜の還元が起こる。そのため、水素アニールの処理時間内に自然酸化膜の還元に時間差を生じ、マイグレーションの妨げとなって、トレンチが希望の形状とならないといった問題や、十分に平坦化できずに凹凸が残ったままとなるといった問題が生じる。十分に自然酸化膜を還元させるためにアニールする時間を延長すると、トレンチ形状を所望の形状に制御することが困難となってしまう。

このように形状異常や表面凹凸が改善されないような箇所が１箇所でも存在すると、水素アニール処理で期待しているトレンチコーナー丸めや、表面凹凸の改善効果が得られなくなるばかりでなく、極端な形状異常が生じた場合には、歩留まりの低下といった問題も生じてきてしまう。

本発明はこのような点に鑑みてなされたものであり、トレンチ寸法を増大させることなく、トレンチ内壁のエッチングダメージによる表面凹凸を平坦化し、トレンチコーナーの角部を丸めることが可能な半導体装置の製造方法を提供することを目的とする。

本発明では上記問題を解決するために、トレンチゲート型の半導体装置の製造方法において、オゾン処理により酸化膜をトレンチ形成後のシリコン基板表面に形成するオゾン処理工程と、前記オゾン処理工程の後に、水素を含む雰囲気中でアニールし、前記シリコン基板表面の前記酸化膜を還元して除去した後に、シリコン原子のマイグレーションを起こさせるアニール工程と、を有することを特徴とする半導体装置の製造方法が提供される。

上記の方法によれば、オゾン処理工程を行うことにより、均一性の高い酸化膜が形成され、次のアニール工程により、その酸化膜を還元し除去させた後に、シリコン原子のマイグレーションを起こさせるので、トレンチ寸法が増大することなくトレンチ内壁の表面凹凸が平坦化し、トレンチコーナーの角部が丸められる。

本発明は、アニール工程の前に、オゾン処理工程により均一性の高い酸化膜をトレンチ形成後のシリコン基板表面に形成し、次のアニール工程により、その酸化膜を還元し除去させた後に、シリコン原子のマイグレーションを起こさせるので、トレンチ寸法を増大させることなく、トレンチ内壁の表面凹凸を平坦化することができ、トレンチコーナーの角部を丸めることができる。

これにより、トレンチ内での局部的なゲート絶縁膜の薄膜化を回避でき、かつ界面準位密度の低い高品質のゲート絶縁膜を形成することができ、トレンチゲート型の半導体装置のゲート絶縁膜の耐圧、信頼性などの電気的諸特性の改善が図れる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態の半導体装置の製造方法の処理の流れを示すフローであり、特にトレンチゲートを形成する工程の流れを示している。

また、図２は、図１の処理を行う処理装置の構成図である。
まず、図２の処理装置を説明する。
処理装置１００は、縦型のバッチ式熱処理装置である。

抵抗発熱ヒータ（以下単にヒータという）１０１は、反応管１０２内を所定の温度に制御するためのもので、図示しない熱電対が反応管１０２内に設置されており、図示しない制御部からの制御信号を受けて反応管１０２内、すなわち反応室の温度を正確に制御する。反応管１０２は高純度の石英から構成され、反応管１０２内を真空にした際にも十分に強度を保つような形状、厚みに設計されており、ヒータ１０１内に設置されている。反応管１０２には、排気口を経由して排気管１０３が接続され、バルブ１０４と真空ポンプ１０５がその先に接続されている。また、図示しないが、真空センサや圧力調整用のＮ₂（窒素）バラスト配管がバルブ１０４と真空ポンプ１０５の間に接続されており、図示しない制御部から制御信号を受けて反応管１０２内の圧力は精密に制御される。

また、反応管１０２下部の排気口の反対側には、ガス導入管が複数個接続されており、例えば、オゾン供給管１０６、水素供給管１０７、酸素供給管１０８、窒素供給管１０９などが接続されている。オゾン供給管１０６の上流側には、オゾン発生器１１０が接続されている。オゾン発生器１１０は、上流側から供給される酸素から、プラズマなどを励起源としてオゾンを生成し、そのオゾンを反応管１０２内にオゾン供給管１０６を通じて供給する。その他の供給管は酸素、水素をプロセスガスとして供給するほか、炉内をパージするための窒素を供給する役目を果たす。また、反応管１０２に収められた高純度石英からなるボート１１１には、被処理体であるシリコン基板１１２を所定のピッチ（間隔）で複数枚、載せることができる。また、ボート１１１は回転機構１１３により自転することが可能で、シリコン基板１１２面内の均一性を向上させることが可能となる。ボート１１１は、ボートエレベータ１１４により上下に移動することが可能で、通常、シリコン基板１１２をボート１１１上に載せる場合には、ボート１１１を反応管１０２から下方に降ろした状態で処理を行う。なお、反応管１０２とそれぞれの供給管１０６〜１０９、排気管１０３、ボートエレベータ１１４などは気密を保つように接続されている。

なお、図２の処理装置１００では、ボート１１１は、反応管１０２内に収められているが、この反応管１０２とボート１１１との間に通常の減圧ＣＶＤ（Chemical Vapor Deposition）で用いられるインナーチューブを配置するようにしてもよい。またその場合は、ガスノズルはボート１１１が収められたインナーチューブ内に配置され、ガスはインナーチューブ内を通って、外部の反応管１０２に出て、最後に排気口を通じて排気される。

また、図２の処理装置１００では、ガスは反応管１０２の下側から流れる構造となっているが、上部から流れる構造となっていてもよい（その場合には、インナーチューブは必ずしも必要ではなく、反応管１０２の上部まで伸びる構造の、長いノズルが必要となる）。

また、圧力制御の方法は、上記では、Ｎ₂バラスト制御としたが、例えば、特開２００２−１７６０４３号公報（段落番号〔００４６〕）に記載されているようなコンビネーションバルブでもよく、排気管１０３の開度を調整して反応管１０２内の圧力を所定の圧力に制御する方式を採用してもよい。

次に、図１を参照して、トレンチ型のＭＯＳＦＥＴを製造する本実施の形態の製造方法を説明する。
図３は、トレンチゲートを形成する前の半導体装置の断面図である。

この図のように、シリコン基板２０１上に、主にエピタキシャル成長などで形成された電界緩和領域２０２、電界緩和領域２０２と反対の導電型の拡散層であるベース領域２０３、そしてこのベース領域２０３の表面の一部に、電界緩和領域２０２と同一の導電型の拡散層であるソース領域２０４が形成されている。さらに、上記の構造の上にシリコン酸化膜２０５を形成し、トレンチエッチングする箇所をフォトリソグラフィ技術により開口した構成となっている。

図１のステップＳ１の処理ではトレンチエッチング処理を行い、図３のような半導体装置にトレンチを形成する。
図４は、トレンチエッチング処理後の半導体装置の断面図である。

トレンチエッチングにより、ソース領域２０４、ベース領域２０３を貫通し、電界緩和領域２０２に達するトレンチ２０６が形成される。
ステップＳ２の処理では洗浄処理を行う。ここでは、トレンチ２０６内にエッチングに伴って発生する副生成物（ＳｉＯ₂やＳｉＯ_x）２０７を希ふっ酸により除去した後に、ウエハ洗浄を行う。ウエハ洗浄は、通常の半導体洗浄で使われるＲＣＡ洗浄（米ＲＣＡ社が開発した洗浄方法で、アンモニア／過酸化水素水や塩酸／過酸化水素水、フッ酸などの薬液でウエハを洗浄する技術）を用いる。この後、ふっ酸によりシリコン酸化膜２０５を除去する。

図５は、洗浄処理後の半導体装置の断面図である。
ステップＳ２の処理後の半導体装置は、ドライエッチングによるダメージが基板中に入っており、かつ、トレンチ２０６の側壁も表面のラフネスが大きい。またトレンチ２０６のコーナーも角ばった形状のままである。

このような工程を経た半導体装置を、図２で示す処理装置１００で処理するシリコン基板１１２として、処理装置１００のボート１１１上にローディングする。続いてボートエレベータ１１４によりボート１１１を上昇させ、反応管１０２内にロードし、反応室内を密閉状態にする。反応管１０２内はこのときにはヒータ１０１によって３００℃以下に制御されている。この工程までが、ボート１１１へのローディング工程（ステップＳ３）となる。

ローディング完了後に、ステップＳ４の圧力・温度・ガス流量調整工程となる。具体的には反応管１０２を密閉状態にした後に約１０分間、窒素を導入し、ボート１１１の上昇に伴い複数のシリコン基板１１２の間に巻き込まれた大気を窒素に置換する。なお、シリコン基板１１２を移戴する際にロードロック室を設けてあらかじめ窒素雰囲気とした状態でボート１１１をロードしてもよい。その場合には、ボート１１１をロードした後、５分間程度窒素を導入すればよい。次に、バルブ１０４を開いて、反応室内を真空引きする。このとき窒素を１０Ｌ／ｍｉｎ程度供給しながら反応室内のガスを真空ポンプ１０５により排出し、所定の圧力、例えば、１０００Ｐａ（１Ｐａ（パスカル）＝０．００７５Ｔｏｒｒ（トール）である）以下になるまで真空引きを続ける。

次に、ステップＳ５のオゾン処理工程を行う。このとき、圧力を例えば１０００Ｐａに保ったまま、反応管１０２内への窒素供給を停止し、オゾン発生器１１０に酸素を供給しオゾンを生成させて反応管１０２内へ導入する。このときオゾンの濃度は例えば１０ｖｏｌ％程度で、供給量は１０Ｌ／ｍｉｎ、オゾン供給時間は例えば、２０分とする。反応室内に導入されたオゾンは、例えば、３００℃に加熱され、活性化され酸素原子ラジカル（Ｏ^*）を生成する。この酸素原子ラジカルが基板表面に接触することで、基板表面に付着している有機物が分解・除去されるとともに、シリコン基板１１２表面に薄い酸化膜が形成される。こうしてできた酸化膜は表面有機物汚染が除去された後に形成されるため、膜厚の均一性が非常によい酸化膜となる。このとき形成される酸化膜の厚さが０．８〜１．５ｎｍの範囲となるようにオゾン供給時間や供給量を調整する。

図６は、オゾン処理後の半導体装置の断面図である。
図のように基板表面と、トレンチ２０６の内部にも膜厚０．８〜１．５ｎｍの均一性が非常によい酸化膜２０８が形成される。

なお、オゾン処理により酸化膜を形成する工程を３００℃以下で行う理由は以下の通りである。オゾン処理中は、所定の温度まで加熱すると、オゾンが活性化されて活性酸化種である酸素原子ラジカルが生成され、シリコン基板１１２表面の有機物汚染が除去されるともに、酸化膜が形成されるが、３００℃を超えるような高温になると有機物汚染の有無が、除去された後の表面の酸化膜の膜厚均一性に影響する。有機物がない箇所の方が酸化時間が長く、厚い酸化膜となるからである。温度はローディング時の温度と同一あるいは異なる温度でもよいが、実際には同一温度の方が好ましい。ローディングの際に温度が多少変化するが、温度条件の変化により安定化のために余分な時間がかかってスループット低下を招くので、均一性の点でわずかながらも変動要因を排除しておいたほうが有利だからである。

また、オゾン処理で形成する酸化膜の膜厚の０．８ｎｍ〜１．５ｎｍは、均一性の点からこの膜厚を設定した。有機物除去・酸化をしたときにこの程度の膜厚に収まることが第１要因で、３００℃の条件ではこの程度の膜厚が制御性の点で優れている。また、これ以上厚くなると、後述する水素アニール工程時の還元効果のばらつきが大きく影響されてしまう。

次に、ステップＳ６の圧力・温度・ガス流量調整工程を行う。ステップＳ５の工程に引き続いて連続で、反応室内をヒータ制御によって昇温する。酸化膜を還元させる水素アニール工程の温度まで昇温する。そのときの昇温速度は１００℃／ｍｉｎ前後である。ここでは次の工程である水素アニール温度の９００℃〜１０５０℃（以下９５０℃とする）まで昇温させる。このとき、窒素を５Ｌ／ｍｉｎ程度供給しながら反応室内を真空引きする。温度が設定温度になった後、温度安定化工程を経て、続く酸化膜を還元させる水素アニール工程へと移行する。

ステップＳ７の水素アニール工程（１）では、ステップＳ６の工程に引き続いて連続で９５０℃に十分に温度が安定した後窒素供給を停止し、反応室内を真空引きする。十分に真空引きした後、水素を供給し、水素を１％以上含むアルゴン、ヘリウムなどの不活性ガス雰囲気中で以下の工程を行う。水素の供給量は例えば、０．１〜１０Ｌ／ｍｉｎで、次のステップＳ８の水素アニール工程（２）と合わせて供給時間は１０秒〜５分間の範囲で設定する。圧力は、例えば、１Ｔｏｒｒ〜７６０Ｔｏｒｒに制御される。ここで水素の還元効果によりオゾン処理で形成された表面の薄い酸化膜が還元されて除去されて基板表面がシリコンとなる（酸化膜還元工程）。

続いてステップＳ８の水素アニール工程（２）では、前工程に引き続いて連続で９５０℃、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力で水素を０．１〜１０Ｌ／ｍｉｎで供給する。この水素アニール中にシリコン原子の表面拡散（マイグレーション）が起こり、トレンチ２０６側壁のラフネスが低減し平坦化するとともに、トレンチ２０６の角部が丸められる。

図７は、水素アニール工程後の半導体装置の断面図である。
オゾン処理によって形成された酸化膜が還元されて除去され、さらに、マイグレーションが起こりトレンチ２０６内を平坦化するとともに角部を丸める。

なお、ステップＳ７、Ｓ８の水素アニール工程において、温度を９００〜１０５０℃、圧力を１Ｔｏｒｒ〜７６０Ｔｏｒｒ、時間を１０秒〜５分に設定する理由は以下のとおりである。まず圧力を常圧で行うのは、酸化膜のエッチング効果が大きいためである。例えば、特許文献１には、２００Ｔｏｒｒの場合にはエッチングレートが１．４ｎｍで、５Ｔｏｒｒでは０．１ｎｍ以下であると記載されている。温度上限を１０５０℃とするのは、トレンチ２０６にボーイング（弓状にくびれた側壁形状）による逆テーパが形成されないようにするためである。ボーイング形状になると、その後のゲート電極埋め込み工程で、ボイド（穴）が発生してしまう。水素アニールを行う時間が長くてもボーイング形状が形成される恐れがあるので、時間は１０秒〜５分の範囲とすることが望ましい。

次に、ステップＳ９の熱酸化工程に移る。熱酸化工程では、ステップＳ８の水素アニール工程（２）に引き続いて連続で、酸化膜を形成する工程へと移行する。ここでは、狙いとするゲート絶縁膜の膜厚により種々の酸化手法が利用できる。例えば、３００Å以下の薄い酸化膜であれば減圧酸化方法が用いられるし、３００Åを超える厚い酸化膜であればパイロジェニック酸化法などが用いられる。酸化温度については、ステップＳ８の水素アニール工程（２）と同じ温度（ここでは９５０℃）とすることが、炉内の温度も一定であるため、温度安定化時間などが不要であるためスループット的に有利である。しかし、更に昇温してより高温で酸化しても、温度を降温して低温側で酸化してももちろんよい。また、パイロジェニック酸化としたが、ドライ酸化方法や塩酸酸化などといった酸化手法を用いても問題ない。なお、この熱酸化の後、ＰＯＡ（Post Oxidation Anneal）工程も連続で行う。

図８は、熱酸化工程後の半導体装置の断面図である。
熱酸化工程により、基板表面にゲート絶縁膜２０９が形成される。このゲート絶縁膜２０９と、トレンチ２０６の内壁のシリコンとの界面は、酸化直前のステップＳ８の水素アニール工程（２）によりトレンチ２０６内が十分に平坦化されているため、界面準位密度の低い安定した界面を得ることができるとともに、ＭＯＳＦＥＴのチャネルとなる部分においてもチャネル移動度の低下を招くことがない。さらにトレンチコーナーなどの角部が丸められることによって、トレンチ２０６内のゲート絶縁膜２０９の局部的な薄膜化を回避できるため、局部的な電界集中が起こらず、かつ、界面準位密度の低い高品質のゲート絶縁膜２０９を形成することができる。これにより、トレンチ型のＭＯＳＦＥＴにおいて、ゲート絶縁膜の信頼性を大きく向上させることができる。

この熱酸化工程（ステップＳ９）の後、ステップＳ１０の圧力・温度・ガス流量調整工程に移る。
ステップＳ１０の圧力・温度・ガス流量調整工程では、温度をローディング温度付近まで降温し（３００℃）、窒素ガスによりパージした状態とする。そしてシリコン基板１１２をアンロードする工程に移行する。

ステップＳ１１のシリコン基板１１２をアンロードする工程では、ボート１１１をアンロード（反応管１０２より下降させる）し、シリコン基板１１２をボート１１１からアンロードして回収する。ここまでが、本実施の形態の半導体装置の製造方法の特徴部である、トレンチゲートを形成する一連の工程である。次はゲート電極形成工程となるが従来と同様であり説明を省略する。

また、これらの一連の熱酸化までの工程でつけた熱酸化膜（前述のゲート絶縁膜２０９）を犠牲酸化膜としてもよい。すなわち、熱酸化し、アンロードした後に再度、酸化膜を希ふっ酸により除去し、最終的にゲート絶縁膜となる酸化膜を、また同じ工程（ボートへのローディング）からはじめて形成しても勿論よい。

このように本実施の形態では、トレンチエッチング後の洗浄後に反応炉にシリコン基板を入れた状態で、オゾン処理によって薄い均一な酸化膜を形成し、その酸化膜を水素アニールによって還元し、さらに基板表面を水素アニールにより原子レベルで平坦化し、トレンチコーナーの形状を丸め、その後に基板表面を熱酸化して酸化膜を形成する。この工程を一度も炉の外に出すことなく、すなわち、大気中に暴露せず炉内で連続して処理することで、基板表面への有機汚染付着、還元する前の酸化膜不均一性といった諸問題を回避することができるため、非常に優れた工程となる。

次に、ゲート絶縁膜の耐圧を評価するために、上記と同様の工程でＭＯＳキャパシタを作成し、電流−電圧特性により、形成した１００ｎｍのゲート絶縁膜の絶縁破壊電界について調査した結果を以下に示す。

なお、トレンチの幅は０．６μｍ、深さは３μｍである。また、ＭＯＳキャパシタはウエハ（図２のシリコン基板１１２に相当している）面内に１６０個作成した。
図９は、ウエハ上に形成したＭＯＳキャパシタの絶縁破壊電圧のヒストグラムであり、（Ａ）はＰ型基板、（Ｂ）はＮ型基板を用いた場合を示す図である。

横軸が絶縁破壊電界（ＭＶ／ｃｍ）で、縦軸がその絶縁破壊電界値を示す１ウエハ中におけるＭＯＳキャパシタの個数である。
また、図９において、データＡは、図１で示した本実施の形態の半導体装置の製造方法の工程で作成したＭＯＳキャパシタについて測定したものである。データＢは図１の工程においてオゾン処理工程のみを行わなかった場合、データＣは図１の工程においてオゾン処理工程及び水素アニール工程（１）、（２）を行わず、熱酸化工程のみを行った場合のものである。これらは、データＡとの比較のために測定した。

この結果からわかるように、データＣではトレンチコーナー丸めがまったく行われないうえに、エッチングダメージによる基板表面の凹凸が平坦化されていないため絶縁破壊電界が小さく、耐圧が非常に低くなることがわかる。データＢにおいても水素アニール処理によるコーナー丸め効果がでてくるため、データＣに比べれば耐圧が向上しているが、全体として耐圧は不十分なままである。これに対し、本実施の形態の工程により作成したＭＯＳキャパシタのデータＡでは、オゾン処理によって水素アニール処理の前処理がなされ、薄くて均一な酸化膜が形成されていて、かつ有機汚染が除去され、同一の炉内で大気に暴露されることなく連続で処理されるがために、水素アニールの効果が如何なく発揮され、絶縁破壊電界が大きく、ゲート耐圧において非常に優れた結果が得られていることがわかった。

以上のように、本実施の形態の半導体装置の製造方法によれば、水素アニール処理によってトレンチのコーナーラウンディング及び表面の原子レベルでの平坦化が行われるため、トレンチ内での局部的な酸化膜の薄膜化を回避できる。さらに、ＳｉＯ₂／Ｓｉ界面を熱酸化による界面とすることで界面準位密度を低下させることができ、ＭＯＳＦＥＴのゲート絶縁膜の耐圧、信頼性などの電気的諸特性の改善が図れる。この水素アニール処理の前処理としてオゾン処理を行うことで、有機物汚染を除去でき、かつ薄い酸化膜を均一に形成することができるので水素アニール処理における膜厚のばらつきを低減することが可能となる。

本実施の形態の半導体装置の製造方法の処理の流れを示すフローであり、特にトレンチゲートを形成する工程の流れを示している。 図１の処理を行う処理装置の構成図である。 トレンチゲートを形成する前の半導体装置の断面図である。 トレンチエッチング処理後の半導体装置の断面図である。 洗浄処理後の半導体装置の断面図である。 オゾン処理後の半導体装置の断面図である。 水素アニール工程後の半導体装置の断面図である。 熱酸化工程後の半導体装置の断面図である。 ウエハ上に形成したＭＯＳキャパシタの絶縁破壊電圧のヒストグラムであり、（Ａ）はＰ型基板、（Ｂ）はＮ型基板を用いた場合を示す図である。 従来のトレンチ型のパワーＭＯＳＦＥＴの断面図である。 従来の半導体装置の製造方法において、トレンチゲートを形成する際の各工程における半導体装置の断面図である（その１）。 従来の半導体装置の製造方法において、トレンチゲートを形成する際の各工程における半導体装置の断面図である（その２）。 従来の半導体装置の製造方法において、トレンチゲートを形成する際の各工程における半導体装置の断面図である（その３）。 従来の半導体装置の製造方法において、トレンチゲートを形成する際の各工程における半導体装置の断面図である（その４）。 従来の半導体装置の製造方法において、トレンチゲートを形成する際の各工程における半導体装置の断面図である（その５）。

符号の説明

１００ 処理装置
１０１ 抵抗発熱ヒータ
１０２ 反応管
１０３ 排気管
１０４ バルブ
１０５ 真空ポンプ
１０６ オゾン供給管
１０７ 水素供給管
１０８ 酸素供給管
１０９ 窒素供給管
１１０ オゾン発生器
１１１ ボート
１１２ シリコン基板
１１３ 回転機構
１１４ ボートエレベータ

Claims (7)

1. トレンチゲート型の半導体装置の製造方法において、
   オゾン処理により酸化膜をトレンチ形成後のシリコン基板表面に形成するオゾン処理工程と、
   前記オゾン処理工程の後に、水素を含む雰囲気中でアニールし、前記シリコン基板表面の前記酸化膜を還元して除去した後に、シリコン原子のマイグレーションを起こさせるアニール工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記オゾン処理工程は、オゾンが活性化され酸素原子ラジカルを生成する温度で行うことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記温度は、３００℃以下であることを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記オゾン処理工程では、前記酸化膜の膜厚を０．８ｎｍ〜１．５ｎｍの範囲で形成することを特徴とする請求項１記載の半導体装置の製造方法。
5. 前記アニール工程では、温度が９００℃〜１０５０℃の範囲、圧力が１Ｔｏｒｒ〜７６０Ｔｏｒｒの範囲、時間が１０秒〜５分間の範囲で、水素を１％以上含む不活性ガス雰囲気中で行うことを特徴とする請求項１記載の半導体装置の製造方法。
6. 前記アニール工程の後に、前記シリコン基板表面にゲート絶縁膜を形成するゲート絶縁膜形成工程を行うことを特徴とする請求項１記載の半導体装置の製造方法。
7. 前記オゾン処理工程と、前記アニール工程及び前記ゲート絶縁膜形成工程とを、大気に暴露することなく、同じ処理室内で連続して処理することを特徴とする請求項６記載の半導体装置の製造方法。
   

Images