WO2000059036A1 - Semiconductor module and method of mounting - Google Patents

Semiconductor module and method of mounting Download PDF

Info

Publication number
WO2000059036A1
WO2000059036A1 PCT/JP1999/001558 JP9901558W WO0059036A1 WO 2000059036 A1 WO2000059036 A1 WO 2000059036A1 JP 9901558 W JP9901558 W JP 9901558W WO 0059036 A1 WO0059036 A1 WO 0059036A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
wiring board
heat sink
semiconductor chip
resin
Prior art date
Application number
PCT/JP1999/001558
Other languages
English (en)
French (fr)
Inventor
Shuji Eguchi
Akira Nagai
Haruo Akahoshi
Takumi Ueno
Toshiya Sato
Masahiko Ogino
Asao Nishimura
Ichiro Anjo
Hideki Tanaka
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to US09/463,431 priority Critical patent/US6627997B1/en
Priority to JP2000608440A priority patent/JP4078033B2/ja
Priority to EP99910728A priority patent/EP1198005A4/en
Priority to PCT/JP1999/001558 priority patent/WO2000059036A1/ja
Priority to KR1020007003149A priority patent/KR20010090354A/ko
Priority to TW089105171A priority patent/TW463334B/zh
Priority to MYPI20001184A priority patent/MY127921A/en
Publication of WO2000059036A1 publication Critical patent/WO2000059036A1/ja
Priority to US10/840,605 priority patent/US6940162B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • a bare chip or a packaged semiconductor chip is mounted on a wiring board, a heat sink is provided on the upper surface of the semiconductor chip, and a resin is filled around the semiconductor chip sandwiched between the wiring board and the heat sink.
  • a method for mounting the same relates to a multi-chip module having a plurality of semiconductor chips mounted on a single wiring board, and a method of mounting the same.
  • Semiconductor modules are used as high-speed or highly integrated memories in electronic devices such as personal computers, servers, and large computers. These electronic devices tend to be smaller, thinner, faster, and more integrated. Accordingly, high-density mounting, narrow-pitch, multi-pin connection, low noise, and low thermal resistance are also required for semiconductor modules.
  • chip-size (or chip-scale) packages (same size as multiple bare chips or chips)
  • CSP Chip-to-Semiconductor
  • US Pat. No. 5,724,729 discloses that a single wiring board A multi-chip module having a structure in which a plurality of semiconductor chips are mounted, a heat dissipation cap is provided on the back surface of the semiconductor chip, and the semiconductor chip and the heat dissipation cap are bonded with a heat conductive adhesive is shown.
  • Japanese Patent Application Laid-Open No. Sho 63-29563 discloses that a flip chip is face-down bonded to a mullite substrate via a bump electrode, and a silicon carbide substrate having excellent heat conductivity is formed on the upper surface of the flip chip by brazing material.
  • a semiconductor device having a structure in which an epoxy resin is filled between a glass substrate and a silicon carbide substrate by bonding using a silicon substrate is shown. Further, a plurality of the above semiconductor devices are mounted on a single substrate, and a heat sink is provided so as to cover upper portions of the plurality of the semiconductor devices.
  • a multi-chip module connected by using a heat member is shown.
  • the above-mentioned conventional technology has several problems as described below.
  • JP-A-63-29563 a plurality of semiconductor devices are mechanically fixed to a heat sink via a heat transfer member. If there is a variation in the heat sink, the heat sink tilts and it is difficult to fix it.
  • JP-A-63-29563 In the described invention, the heat transfer member has a comb shape, so that even if the size of the semiconductor device is slightly varied, the heat sink is hardly inclined. Has become. Further, in the invention described in the publication, although a resin is molded on the side surface of each semiconductor device, since there is a gap between the resins, moisture infiltrates into the gap or condensation of moisture occurs. It is easy to cause deterioration of resin material and insulation.
  • An object of the present invention is to mount a plurality of bare chips or packaged semiconductor chips on a single wiring board, cover the plurality of semiconductor chips with a single radiator plate,
  • a semiconductor module having a structure in which a plate and a plate are joined so as to allow heat conduction and a method for mounting the same, stress applied to individual semiconductor chips is dispersed, and the chip and the heat sink are joined without using a heat transfer member.
  • An object of the present invention is to provide a semiconductor module and a mounting method thereof as described above.
  • Another object of the present invention is to provide a semiconductor module having a structure in which a plurality of semiconductor chips are connected to one wiring board using metal bumps, and one heat sink is arranged on the back surface of the semiconductor chip.
  • the gap between the semiconductor chip and the wiring board is filled with an underfill resin, the semiconductor chip and the heat sink are joined without using a heat transfer member, and the stress applied to each chip is dispersed.
  • Another object of the present invention is to provide a semiconductor module and a method for mounting the same. Disclosure of the invention
  • a plurality of bare chips or packaged semiconductor chips are mounted on one wiring board, and one heat sink is arranged on the plurality of semiconductor chips.
  • a semiconductor module having a structure a periphery of a plurality of semiconductor chips sandwiched between the wiring board and the heat sink is filled with a resin, and the semiconductor chip and the semiconductor chip are interposed through the resin.
  • the semiconductor module is characterized by being connected to the semiconductor module.
  • the method of mounting a bare chip or a packaged semiconductor chip on a wiring board includes a method of mounting the semiconductor chip with the surface on which the circuit is formed facing downward, and mounting the circuit forming surface facing the wiring substrate. There is a method in which the circuit is mounted such that the surface on which the circuit is not formed faces the wiring substrate with the surface facing upward.
  • a semiconductor module of the face-down bonding type in which a semiconductor chip is connected to a wiring board with the circuit formation surface facing down, that is, the pad provided on the circuit formation surface of the semiconductor chip and the pad of the wiring board are made of metal. Connected via bump.
  • the non-circuit-formed surface of the semiconductor chip is bonded to the wiring board using an adhesive, and
  • the pad provided on the circuit forming surface of the chip and the pad of the wiring board are bonded with metal wires.
  • the pad is an input / output terminal, and may be called an electrode, an electrode terminal, or simply a terminal. Therefore, in the second embodiment of the present invention, a plurality of semiconductor chips selected from a bare chip and a packaged semiconductor chip are formed on a single wiring board by metal bumps with the circuit forming surface facing downward.
  • a structure in which one heat sink is electrically connected and one heat sink is disposed above the circuit non-formed surface of the semiconductor chip A resin filled with a gap between the wiring board and the semiconductor chip, between the semiconductor chip and the heat sink, and between the semiconductor chip and the semiconductor chip;
  • a semiconductor module is characterized in that a board and a board are joined by the resin, and the semiconductor chip and the semiconductor chip are connected by the resin.
  • the circuit non-formation surface of a plurality of bare chips or a plurality of packaged semiconductor chips is adhered to one wiring board, and one side is formed on the circuit formation surface side of the semiconductor chip.
  • a semiconductor module in which a plurality of heat radiating plates are arranged, and a pad provided on the circuit forming surface and a pad of the wiring substrate are metal-bonded a plurality of radiating plates are provided between the semiconductor chip and the radiating plate.
  • a resin filled between the semiconductor chips, the semiconductor chip and the heat sink are joined by the resin, and the semiconductor chip and the semiconductor chip are connected to each other.
  • the semiconductor chip and the heat sink may be bonded using an adhesive having thermal conductivity.
  • a heat sink and a semiconductor are used to prevent the metal wires from being pushed by the heat sink.
  • a spacer may be provided between the chip or between the heat sink and the wiring board.
  • a plurality of bare chips or packaged semiconductor chips are mounted on a single wiring board, and a single radiator plate is disposed on the upper surfaces of the plurality of semiconductor chips.
  • a bare chip or a plurality of packaged semiconductor chips are mounted on a wiring board with a circuit forming surface facing upward, and the semiconductor chip and the wiring board are bonded by metal wire bonding.
  • a semiconductor module having a structure in which one heat sink is arranged on a circuit forming surface of the plurality of semiconductor chips, wherein a metal wire is provided between the plurality of semiconductor chips and the heat sink.
  • a resin is filled around a semiconductor chip sandwiched between the heat sink and the wiring board, and the semiconductor chip and the semiconductor chip are separated by the resin.
  • a bare chip or a plurality of packaged semiconductor chips are mounted on a wiring board with a circuit forming surface facing upward, and the semiconductor chip and the wiring board are bonded by metal wire.
  • a spacer for protecting metal wires is provided between the wiring board and the heat sink.
  • the semiconductor module is characterized in that the periphery of the semiconductor chip sandwiched between the heat sink and the wiring board is filled with a resin, and the semiconductor chip and the semiconductor chip are separated by the resin. .
  • the semiconductor module of the present invention is mounted by mounting a plurality of the semiconductor chips on a wiring board, arranging a heat sink, and pouring a resin between the wiring board and the heat sink.
  • a resin mass is placed on the upper surface of a semiconductor chip, a heat sink is put on the resin chip, and a press plate is arranged outside the wiring board and the heat sink, and then heated and pressed.
  • a method in which the resin is melted or softened and flown and filled around the semiconductor chip can be applied.
  • the resin is injected into the mold by foamless molding can be applied : Also, the resin is placed between the semiconductor chip mounted on the wiring board and the heat sink, and the autoclaving is performed. Then, the resin is melted or softened by heating to flow, and the resin is filled around the semiconductor chip.
  • the semiconductor chip is selected from a base chip or a packaged semiconductor chip.
  • the bare chip has a circuit formed on one surface, and has input / output terminals called pads, terminals, electrodes, or electrode terminals. Input / output terminals are often provided on the circuit forming surface side.
  • Packaged semiconductor chips include, for example, CSP.
  • CSP An example of the CSP is described in JP-A-9-321084.
  • a wiring tape is arranged on a circuit forming surface side of a chip via a stress buffer layer, the wiring tape is electrically connected to a pad of the chip, and this connection portion is sealed with a resin.
  • a wiring tape provided with metal bumps is shown.
  • a CSP having this structure is suitable for use in the present invention.
  • Packaged semiconductor chips include CSP, SOJ (Small Outline J—Lead Package), TS0P (Small Outline Package), TCP (Tape Carrier Package), etc. Can be used.
  • SOJ Small Outline J—Lead Package
  • TS0P Small Outline Package
  • TCP Transmission Carrier Package
  • both a bare chip and a packaged semiconductor chip are referred to as a semiconductor chip.
  • mounting means in a narrow sense, a technology in which a semiconductor chip is mounted on a wiring board for electrical connection, and in a broad sense, a heat sink is further joined afterwards.
  • the metal bump referred to in the present invention is the same as the bump electrode described in the prior art. Things.
  • the semiconductor chip is connected to the semiconductor chip by the resin, even if a stress is applied to any one of the chips, the stress is dispersed in all directions through the resin. Therefore, there is little possibility that a chip or a heat sink is cracked. Further, since the bonding between the semiconductor chip and the heat radiating plate is made of resin, the heat sink, that is, the heat radiating plate is unlikely to be inclined as in the case where the heat transfer member is arranged. Further, in a semiconductor module having a structure in which metal bumps are provided between the chip and the wiring board, the resin is filled between the semiconductor chip and the wiring board, so that the heat conductivity from the chip to the wiring board is not good. In addition, resin, which has the effect of preventing metal bumps from being oxidized, also serves to protect the chip and prevent bending of the module.
  • a semiconductor device having a structure in which a semiconductor chip is sandwiched between a substrate and a heat sink and a resin is molded around the chip is described in JP-A-7-11278 and JP-A-9-17827. However, it does not describe how to assemble a multi-chip module.
  • the thermal conductivity of the resin is preferably in the range of 0.5 to 3.5 W / m ⁇ .
  • the thermal conductivity of the resin is less than 0.5 W / m ⁇ ° C, the heat radiation effect is poor.
  • the thermal conductivity exceeds 3.5 W / m ⁇ ° C, a mature conductive filler is blended. In the case of a type of resin that imparts thermal conductivity by heating, the amount of filler becomes too large, the fluidity of the resin decreases, and voids and poor filling are likely to occur.
  • Thermosetting resins are one of the preferred resins. If you use thermosetting resin. Since the viscosity of the resin is significantly reduced during molding heating, it can be filled with a void dress, and the resin is less likely to peel off. When a thermoplastic resin is used, it is desirable to use a mixture of a thermosetting resin component when using a thermoplastic resin because the viscosity of the thermoplastic resin at the time of filling and the heat resistance of the resin composition after cooling are not compatible.
  • a thermosetting resin in the thermoplastic resin a three-dimensional network structure is introduced into the thermoplastic resin by heating and hardening after molding, and a so-called interpenetrating polymer network structure is formed. It will be the moon.
  • the resin having the network interpenetrating structure has the effect of improving heat resistance while taking advantage of the short-time molding of the thermoplastic resin.
  • thermosetting resin an epoxy resin such as an acid anhydride curing type, a phenol curing type, an imidazole catalyst curing type, or an amine curing type can be used. Further, polyfunctional acrylate resin, methacrylate resin, cyanate ester resin, addition type maleimide resin or bismaleimide resin can also be used.
  • thermoplastic resin polyimide resin, polyamide resin, or the like can be used.
  • Thermosetting resin contained in the thermoplastic resin as a characteristic of the heat cured product of the thermosetting resin, the linear expansion coefficient of 1 0ppmZ ° C ⁇ 6 Opp m Z ° C, a glass transition temperature of 8 0 ° C or higher It is desirable that the elastic modulus at room temperature be in the range of 500 MPa to 25 GPa.
  • the coefficient of linear expansion of the thermosetting resin is less than 1 OppniZ ° C, the glass transition temperature is less than 80 ° C, or the elastic modulus at room temperature is less than 500 MPa, the wiring board and the heat sink are reduced by the shrinkage of the resin.
  • the adhesive part with the adhesive is easily peeled off.
  • thermosetting resin exceeds 6 Oppm Z ° C and the elastic modulus at room temperature exceeds 25 GPa, the difference in the coefficient of thermal expansion between the semiconductor chip and the resin or between the wiring board and the resin Large stress caused by Cracks and peeling are likely to occur at the interface between the chip, the chip, the metal bump, and the wiring board.
  • thermoplastic polyimide resin containing an epoxy resin, a maleimide resin or a bismaleimide resin as a thermosetting resin is used in the present invention because the adhesiveness and the hygroscopicity are well-balanced. Suitable for
  • a softening agent such as silicone rubber, acrylamide rubber, nitrile butadiene rubber or the like can be mixed from the viewpoint of improving the adhesive strength and reducing the stress.
  • an inorganic filler can be mixed to adjust the coefficient of linear expansion or to increase the thermal conductivity.
  • the inorganic filler it is desirable to use a spherical filler having a maximum particle size of 50 ⁇ or less and an average particle size in a range of 0.5 to 10 ⁇ m. If the maximum particle size of the inorganic filler exceeds 50 ⁇ m, the filling property of the resin into the narrow gap is reduced, and voids are easily generated.
  • the viscosity of the resin composition sharply increases, so that the resin is not easily filled.
  • very fine fillers tend to agglomerate and disperse poorly. Even if the average particle size exceeds 10 ⁇ m, unfilling of the resin tends to occur.
  • fused silica, synthetic silica, talc, or calcium carbonate is particularly desirable in terms of purity, uniformity of grain shape, and low thermal expansion.
  • crystalline silica, aluminum nitride, silicon nitride, boron nitride, alumina, or the like as a filler. It is desirable to use the above-mentioned inorganic filler in a spherical shape or a shape close to a spherical shape with the corners of the filler cut from the viewpoint of reducing resin viscosity and damage to chips. Good.
  • the cured resin When the gap between the wiring board and the heat sink is filled with thermosetting resin only, the cured resin must have a linear expansion coefficient of 6 Oppm / ⁇ C or less, especially 4 Oppm Z ° C or less. It is desirable to use.
  • Metals such as copper, aluminum, stainless steel, iron, and Kovar, and ceramics such as aluminum nitride, silicon nitride, boron nitride, and alumina can be used for the heat sink.
  • a resin plate containing a filler having excellent heat conductivity such as aluminum nitride, silicon nitride, boron nitride, and alumina, or a resin plate having a metal core can be used.
  • a copper plate can be used after being subjected to nickel plating or the like.
  • the heat sink From the viewpoint of reducing the warpage of the semiconductor module, it is desirable for the heat sink to have a linear expansion coefficient close to the linear expansion coefficient of the wiring board.
  • the difference in linear expansion coefficient between the wiring board and the heat sink is 1 O Below, preferably 5 ppm. C is desirable.
  • the difference between the two coefficients of linear expansion exceeds 10 ppn [Z ° C]
  • the module is likely to warp and the resin is likely to crack.
  • the 100 cycles cannot be satisfied unless the difference between the linear expansion coefficients is less than S ppm / ⁇ C.
  • the thickness of the heat sink is preferably in the range of 10 ⁇ m to 2 bands. If the thickness is less than ⁇ ⁇ , it is too thin to handle. If the plate thickness exceeds 2 ⁇ 1, it is difficult to cut, and it is easy for glue to occur. In addition, the thickness of the semiconductor module itself increases, which is not suitable for use in thin modules.
  • the heat radiating plate may be in the form of a single flat plate, or may be formed by bending the end of the plate into a cap shape.
  • the joint between the heat sink and the semiconductor chip is mainly made of resin, and since the heat of the chip is transmitted to the heat sink through this resin, it is better that the gap between the chip and the heat sink is as narrow as possible. However, if it is too narrow, voids are liable to occur and the resin is liable to peel off. For this reason, the gap between the two is preferably in the range of 10 to 200 ⁇ m.
  • a woven fabric made of glass fiber or organic fiber, an organic printed substrate including nonwoven fabric, a wiring tape such as polyimide, or a ceramic substrate can be used according to the intended use.
  • Organic print substrates are suitable for low-cost semiconductor modules.
  • Flexible polyimide wiring tape is suitable for semiconductor modules that require fine pitch formation.
  • Ceramic substrates are also suitable for semiconductor modules that require heat resistance and high reliability, such as automobiles and industrial electronic equipment.
  • FIGS. 1 (a) and 1 (b) are cross-sectional views of a semiconductor module in which a semiconductor chip is mounted on one side of a wiring board using a metal bump, and FIG. 1 (c) is a top view.
  • Fig. 2 (a) is a cross-sectional view of a semiconductor module in which a semiconductor chip is mounted on one side of a wiring board by metal wire bonding, and (b) is a top view.
  • FIG. 3 is a cross-sectional view showing another example of a semiconductor module in which a semiconductor chip is mounted on one surface of a wiring board using metal bumps.
  • Fig. 4 (a) is a cross-sectional view of a semiconductor module in which a semiconductor chip is mounted on both sides of a wiring board using metal bumps
  • (b) is a top view.
  • Fig. 5 shows the mounting method of the semiconductor module with the structure shown in Fig. 1 (b).
  • FIG. 6 is a flowchart showing a method of mounting the semiconductor module having the structure shown in FIG.
  • FIG. 7 is a flowchart showing a method of mounting the semiconductor module having the structure shown in FIG.
  • FIG. 8 is a process chart showing an example of a method of mounting the semiconductor module having the structure shown in FIG.
  • FIG. 9 is a process chart showing another mounting method of the semiconductor module having the structure shown in FIG.
  • FIG. 10 is a process chart showing another example of a method of mounting a semiconductor module in which a semiconductor chip is mounted on one side of a wiring board by metal wire bonding.
  • FIG. 11 is a process chart showing another example of a method of mounting a semiconductor module in which a semiconductor chip is mounted on both sides of a wiring board using metal bumps.
  • FIG. 1 (a) and (b) show that six semiconductor chips 1 are mounted on one surface of a wiring board 3 using metal bumps 2, and the upper surface of the semiconductor chip is covered with a heat sink 4, and the wiring board and the heat sink are shown.
  • FIG. 1C shows a cross-sectional view of a semiconductor module filled with the resin composition 5 in between, and FIG. 1C shows a top view without the heat sink, and FIG. 1A shows a module shown in FIG. The both ends of the heat sink 4 are bent The end face of the cap is joined to the wiring board.
  • the module shown in Fig. 1 (b) has a flat heat sink.
  • the semiconductor chip 1 may be a bare chip or a semiconductor package such as a CSP. Although not shown in FIG. 1, one end of the metal bump 2 is electrically connected to a bare chip pad. The other end of the metal bump 2 is electrically connected to the pad 20 of the wiring board 3. A method of mounting the semiconductor module having the structure shown in FIG. 1 (b) will be described with reference to FIG.
  • solder flux is applied to the pad 20 of the wiring board 3 to form solder.
  • the semiconductor chip 1 is mounted on a wiring board with the surface on which the metal bumps 2 are provided facing down, and the pads of the wiring board and the metal bumps 2 are connected. I do. In FIG. 5 (b) and thereafter, the illustration of the pad 20 is omitted.
  • the tableted resin composition 5 is placed on the semiconductor chip.
  • the heat sink 4 is placed on the resin composition 5, and is sandwiched between the heat sink 4 and the two press plates 9 from the outside of the wiring board 3.
  • the press plate on the wiring board side was provided with a spacer 10 to prevent the resin composition 5 from flowing out of the press plate.
  • a bare chip was used as the semiconductor chip.
  • a copper pad is provided on the wiring board, Eutectic solder of lead and tin was formed on the copper pad.
  • the bonding between the copper pad and the gold bump 2 was performed by infrared reflow at 240 ° C.
  • the diameter of the metal bump 2 is 0.38 mm, the pitch between the metal bumps is 0.8 mm, and the stand-off height between the chip and the wiring board is about 100 m.
  • Resin composition 5 includes biphenyl type epoxy resin (100 parts by weight), phenol novolak resin curing agent (54 parts), triphenylphosphine curing accelerator (4 parts), epoxy silane coupling agent (3 parts), epoxy resin formulation consisting of carbon colorant (1 part) 20% by weight, spherical fused silica (maximum particle size: 45 ⁇ m f average particle size: 7 ⁇ m) 80% by weight Was kneaded at 60 to 120 ° C. at the kneading port.
  • the linear expansion coefficient of this resin composition after heat curing is 1 Sppm ⁇ C, and the elastic modulus at room temperature is 15 GPa.
  • the glass transition temperature after curing is 120 ° C.
  • the heat sink 4 was a nickel-plated 500 ⁇ m thick copper plate.
  • the compression molding was performed by preheating at 100 ° C. for 10 minutes, then increasing the temperature to 150 ° C., and applying a pressure of 20 kg / cm 2 at that temperature.
  • the resin composition 5 fills the space between the semiconductor chip and the wiring board with the resin, the heat of the semiconductor chip is satisfactorily dissipated to the wiring board side. Also, since the periphery of the metal bump 2 is surrounded by the resin, the metal bump is not easily oxidized. Also, the chip and the chip are connected by resin Therefore, even if stress is applied to any chip, the stress is dispersed. Further, since the heatsink and the chip are joined by resin, the heatsink can be easily attached even if the size of the semiconductor chip varies. In addition, since the same resin is filled in the gap between the wiring board and the heat sink in one process, no interface is formed in the resin, and there is no risk of interface separation. According to this embodiment, in addition to this, there is an effect that all the semiconductor chips can be bonded to the heat sink in a single step.
  • FIG. 2 (a) is a cross-sectional view of a semiconductor module in which six semiconductor chips 1 are mounted on one side of a wiring board 3 by metal wire bonding.
  • (b) is a top view without the heat sink.
  • the six semiconductor chips 1 are sealed together with the metal wires 6 by the resin composition 5.
  • the mounting method of this semiconductor module will be described with reference to FIG.
  • the semiconductor chip 1 is mounted on the wiring board 3 using an insulating adhesive, and the state shown in FIG. 6A is obtained.
  • the adhesive an epoxy resin adhesive having a low elastic modulus at room temperature of 1 GPa or less may be used.
  • the pad 21 provided on the circuit forming surface side of the semiconductor chip 1 and the pad 20 of the wiring board 3 are connected using a metal wire 6 such as a gold wire, and FIG. State.
  • the resin composition 5 is placed on the semiconductor chip.
  • the heat radiating plate 4 is placed on the resin composition 5, and pressure is applied from both sides of the wiring board and the heat radiating plate by the press plates 9, and molding is performed by a compression molding press.
  • reinforcing pins 18 should be provided on the heat sink 4, or spacers 10 should be placed between the upper and lower press plates.
  • Good Fig. 2 (b) shows that the heat sink 4 has 12 cylindrical reinforcing pins 18 It is shown that it is attached and further provided with a spacer 10.
  • the state shown in Fig. 6 (e) is obtained by molding with a compression molding press. After that, the press plate is removed to obtain the module shown in Fig. 6 (f).
  • Heatsink 4 is made of a nickel-plated copper plate and has a linear expansion coefficient of 17 ppm / ° C. The same material as used in Example 1 is used for resin composition 5, and ANSI standard is used for the wiring board.
  • the semiconductor module When a bare chip was used as the semiconductor chip using the FR4 print substrate (linear expansion coefficient: 14 ppmZ ° C) of the above, the semiconductor module was voidless, and the warpage of the entire module was as small as 50 ⁇ m. It was.
  • the semiconductor chip and the heat sink can be joined without using a heat transfer member. Further, since the chips are connected by the resin composition 5, the stress applied to the semiconductor chips is dispersed.
  • FIG. 3 shows a case in which a plurality of semiconductor chips 1 are mounted on one surface of a wiring board 3 using metal bumps 2, and the semiconductor chip 1 and a heat sink 4 are bonded together using an adhesive 7, and the periphery of the plurality of semiconductor chips is A semiconductor module filled with the resin composition 5 is shown. A method of mounting a semiconductor module having this structure will be described with reference to FIG.
  • FIG. 7 (a) a semiconductor chip provided with metal bumps 2 and a wiring board 3 are prepared.
  • the metal bump 2 is connected to the pad 20 of the wiring board 3. Note that the illustration of the pad 20 is omitted from FIG. 7 (b) and thereafter.
  • an adhesive 7 having good thermal conductivity is applied to the upper surface of the semiconductor chip 1 so that the state shown in FIG. 7 (c) is obtained.
  • the adhesive 7 is preferably a sheet-like adhesive. .
  • Suitable adhesive material is epoxy resin, silicone resin, acrylic acid, methacrylate, etc. You.
  • FIG. 7 (d) the heat sink 4 is bonded on the semiconductor chip.
  • FIG. 7 (d) the heat sink 4 is bonded on the semiconductor chip.
  • an epoxy resin adhesive having a thermal conductivity of 1.5 WZm ° C was used as the adhesive 7 as the adhesive 7.
  • a bare chip was used as the chip, and the bonding between the chip and the heat sink was performed by heating at 150 ° C for 1 hour.
  • the low-pressure transfer press was performed by maintaining the temperature at 175 ° C. for 120 seconds under the condition of a pressure of 70 kg / cm 2 .
  • Resin composition 5 contains biphenyl type epoxy resin (100 parts by weight), aralkyl phenol resin curing agent (85 parts), imidazole curing accelerator (2 parts), epoxy silane coupling agent (3 parts) ), Carbon colorant (1 part), 20% by weight of an epoxy resin compound containing 2 parts of a release agent composed of polyethylene and montanic acid ester, and a spherical molten silicone force (maximum particle size: 45 ⁇ m) m, average particle size: 7 ⁇ m) 40% by weight and alumina (maximum particle size: 50 ⁇ m,: average particle size ⁇ ⁇ m) 40% by weight on a kneading roll A mixture kneaded at 20 ° C. was used.
  • the glass transition temperature of this resin composition after heat curing is 125 ° C
  • the coefficient of linear expansion is 1 ⁇ ⁇
  • the elastic modulus at room temperature is 17.5 Gpa
  • the thermal conductivity is 1.2 WZ m ° C.
  • the post-curing of the module after the transfer press was performed at 175 ° C for 2 hours.
  • the semiconductor module thus obtained was voidless, and the warpage of the entire module was as small as 55 / m on a printed substrate (linear expansion coefficient: 13 ppm / ° C) conforming to FR5. .
  • This embodiment is different from the above-described embodiment in that an adhesive 7 is disposed between the semiconductor chip and the heat sink 4.
  • FIG. 4 (a) is a cross-sectional view of a semiconductor module in which a semiconductor chip 1 is mounted on both sides of a wiring board 3 using metal bumps 2, and (b) is a top view without a heat sink.
  • Reference numeral 8 in the figure indicates a copper wiring. The mounting method of the semiconductor module with the structure shown in Figs. 4 (a) and (b) will be described with reference to Fig. 8.
  • a plurality of semiconductor chips 1 are mounted on one surface of the wiring board 3, and the state shown in FIG. 8 (a) is obtained. It should be noted that a pad provided on the wiring board is not shown. Also, in FIG. 4, eight semiconductor chips were mounted on one side of the wiring board, but only three are shown here for simplicity.
  • FIG. 8 (b) the wiring board 3 is turned over, and a plurality of semiconductor chips 1 are mounted on the back surface of the wiring board.
  • the heat sink 4 having the thin film of the resin composition 5 formed on one side is placed on the semiconductor chip 1 so that the resin composition 5 is on the semiconductor chip 1 side. Put on. Then, pressure is applied by a press plate 10 from the outside of the heat sink.
  • the method of forming a thin film of the resin composition 5 on the heat radiating plate 4 is a method of laminating by a hot press, a method of dissolving the resin composition in a solvent, printing the screen on the heat radiating plate, and then heating and volatilizing the solvent. And the like.
  • spacers 10 are attached to both sides of the wiring board, and the gap between the semiconductor chip 1 and the heat sink 4 is increased. Is kept constant.
  • the state shown in Fig. 8 (d) is obtained by compression molding.
  • Fig. 8 (e) remove the press plate and take out the semiconductor module.
  • the multi-chip module mounted by the method shown in Fig. 8 using CSP for the semiconductor chip was void-less and was suitable for use as a memory module for personal computers or servers.
  • FIG. 9 is a process chart showing another mounting method of a semiconductor module in which a plurality of semiconductor chips are mounted on both surfaces of a wiring board.
  • FIG. 9 (a) and (b) are the same as in the fourth embodiment.
  • the pads on the wiring board are not shown.
  • a thin plate of the resin composition 5 is sandwiched between the heat radiating plate and the semiconductor chip, and the heat radiating plate is temporarily pressure-bonded to the chip to obtain a state shown in FIG.
  • FIG. 9 (d) it is inserted into a heating autoclave 13.
  • heat lamination is performed to obtain the state shown in Fig. 9 (e).
  • the temperature of the laminate is raised to a temperature of 100 ° C, then gradually raised to a temperature of 150 ° C, and then to a temperature of 150 ° C.
  • pressurization is performed using nitrogen gas, and the method is carried out by leaving at that temperature for 60 minutes.
  • the semiconductor module is cooled, the pressure is released, and the semiconductor module is taken out to obtain the semiconductor module shown in FIG. 9 (f).
  • the entire body can be pressed uniformly, so that even if the height of the semiconductor chip mounted on the board varies, the chip can be easily joined to the heat sink without damaging the chip. It can be carried out.
  • FIG. 10 is a process diagram showing another example of a method of mounting a semiconductor module in which a semiconductor chip 1 is mounted on one surface of a wiring board 3 by metal wire bonding.
  • FIG. 11 is a process chart showing another mounting method of a semiconductor module in which a plurality of semiconductor chips 1 are mounted on both surfaces of a wiring board 3 using metal bumps 2.
  • semiconductor chips are mounted on both sides of the wiring board, and the state shown in FIG. 11 (a) is obtained.
  • a heat conductive adhesive is applied to the upper surface of the semiconductor chip, and the heat sink 4 is placed on the semiconductor chip 1 as shown in FIG. Glue.
  • the resin composition 5 is inserted into the mold 11 and the resin composition 5 is injected into the mold by using a plunger 12 of a low-pressure transfer press. Since several through holes (through holes) 30 are provided in the wiring board 3, the molten resin composition passes through the through holes and fills all the spaces in the mold. It is better to provide through holes avoiding the wiring part of the wiring board.
  • a channel through which the resin composition flows may be formed on both sides of the wiring board without providing the through hole.
  • Resin composition 5 includes ortho-sol novolak epoxy resin (90 parts by weight), brominated epoxy resin (10 parts by weight), alkylphenol novolak resin curing agent (85 parts by weight), imidazole curing acceleration Agent (2 parts by weight), epoxy silane coupling agent (3 parts by weight), antimony trioxide (6 parts by weight), carbon colorant (1 part by weight), montanic acid ester release agent (1.5 parts by weight) Part) epoxy resin compound consisting of 20% by weight and spherical Melting force (maximum particle size: 45 ⁇ m, average particle size: 7 ⁇ m) was used and kneaded with a kneading roll at 60 to 120 ° C.
  • the glass transition temperature of this resin composition after heat curing is 150 ° C
  • the coefficient of linear expansion is 13 ppmZ ° C
  • the elastic modulus at room temperature is 16.4 GPa.
  • Epoxy resin was used for the adhesive 7.
  • the obtained semiconductor module was voidless.
  • the warpage of the entire module using bare chips was as small as 20 ⁇ m on a printed circuit board (linear expansion coefficient: 13 ppmZ ° C) conforming to FR5.
  • a double-sided mounted semiconductor module can be easily manufactured by transfer press.
  • the following semiconductor module is manufactured by the mounting method shown in Fig. 11.
  • a ceramic substrate made of aluminum nitride (coefficient of thermal expansion: 3.5 ppmZ ° C) was used as the wiring substrate.
  • As the adhesive 7 an epoxy resin adhesive having excellent thermal conductivity (1.5 WZ m ° C) was used.
  • An aluminum plate (coefficient of thermal expansion: 23 ppniZ ° C) was used as the heat sink 4.
  • the bonding between the semiconductor chip (CSP) and the heatsink was performed by heating at 150 ° C for 1 hour to cure the epoxy resin adhesive.
  • the transfer press molding was performed by heating the resin composition 5 at a temperature of 175 ° C. for 120 seconds under a pressure of 0 kg / cm 2 .
  • the obtained semiconductor module was voidless, and the warpage of the entire module was as small as 15 ⁇ , despite the large difference in thermal expansion coefficient between the wiring board and the heat sink. This is because the semiconductor chip is sandwiched between two upper and lower heat sinks. This is considered to be due to the vertical direction.
  • Transpress molding can be performed at a lower pressure than other molding methods, and a semiconductor module with less residual strain can be obtained even in a combination of materials having different coefficients of thermal expansion as in this embodiment.
  • a semiconductor module with semiconductor chips (CSP) mounted on both sides of a wiring board was fabricated by the method shown in Fig. 9.
  • a thermoplastic polyimide resin (melting point: 150 ° C.) was used. After dissolving this resin composition 5 in a solvent, it was applied on a heat sink and dried by heating at a temperature of 10 to 150 ° C. Thus, the resin composition 5 was laminated on the heat sink in a thin film form. The thickness of the resin film is about 1 band.
  • the cured resin composition 5 has a linear expansion coefficient of 50 ppm / and an elastic modulus at room temperature of 6.5 GPa.
  • the inside of the resin composition was voidless, and the resin did not peel off. Resin was sufficiently spread between the chips. Metal bump connection can reduce the chip height compared to wire bonding, and is suitable for obtaining thin semiconductor modules. Also suitable for high-density mounting.
  • a semiconductor module was mounted on the resin composition 5 by a method shown in FIG. 10 using a mixture of thermoplastic polyimide and thermoplastic polyimide (weight ratio 1: 1). Note that a bare chip was used as the semiconductor chip.
  • the obtained module had a voidless shape in which the periphery of the semiconductor chip sandwiched between the wiring board and the heat sink was molded with resin.
  • the warpage of the entire module was as small as 60 ⁇ m on an FR4 printed substrate (linear expansion coefficient: 14 ppniZ ° C).
  • the bonding between the semiconductor chip (CSP) 1 and the wiring board is performed by heating at 180 ° C for 1 hour using insulating low-epoxy epoxy resin (800 MPa at room temperature).
  • insulating low-epoxy epoxy resin 800 MPa at room temperature.
  • the chip and the wiring board were ultrasonically bonded to 220 C.
  • the heat sink 4 was made of nickel-plated copper (linear expansion coefficient: 17 ppmZ ° C).
  • the obtained semiconductor module was void-free, and there was no risk of moisture intrusion or condensation.
  • the warpage of the entire module was as small as 70 ⁇ m on a FR4 printed substrate (linear expansion coefficient: 14 ppm Z ° C).
  • the stress applied to the semiconductor chip is dispersed in all directions via the resin, so that stress concentration does not occur in one chip.
  • the gap between the semiconductor chip and the wiring board is filled with resin, so that heat conduction from the chip to the wiring board is also good.
  • the bonding between the chips and the ripening plate is made of a resin, even if the sizes of the chips vary, all the chips can be easily bonded to the heat sink.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

明 細 書
半導体モジュール及びその実装方法
技術分野
本発明は、 ベアチップまたはパッケ一ジングされた半導体チップを配 線基板に搭載し、 半導体チップの上面に放熱板を設け、 配線基板と放熱 板とによって挾まれた半導体チップの周囲に樹脂を充填してなる半導体 モジュール及びその実装方法に関する。 本発明は特に、 一枚の配線基板 上に複数個の半導体チップを搭載したマルチ · チップモジュール及びそ の実装方法に関する。 背景技術
半導体モジュールは、 パーソナルコンピュータ， サーバー， 大型コン ピュータなどの電子機器における高速あるいは高集積メモリ一として使 用されている。 これらの電子機器は、 小型化， 薄型化， 高速化及び高集 積化される傾向にある。 これらに伴い、 半導体モジュールにおいても、 高密度実装， 狭ピッチ · 多ピン接続， 低ノイズ化及び低熱抵抗化が求め られている。
このような背景から、 複数のベアチップまたはチップとほぼ同等のサ ィズを有するチップサイズ （またはチップスケール） パッケージ （以下
C S Pという） を配線基板へ実装して、 実装密度を高めることが行われ ている。 また、 複数のベアチップまたは c S Pを基板に実装した後、 チ ップの背面に放熱板を接着して、 低熱抵抗化をはかることが行われてい る。
一例として米国特許第 5，724，729 号明細書には、 一枚の配線基板上に 複数個の半導体チップを搭載し、 半導体チップの背面に放熱キャップを 設けて、 半導体チップと放熱キャップとを熱伝導性接着剤によって接着 した構造のマルチ · チップモジュールが示されている。
また特開昭 63— 29563 号公報には、 フリ ップチップをバンプ電極を介 してムライ ト基板にフェースダウンボンディ ングし、 フリ ップチップ上 面に熱伝導性の優れたシリコンカーパイ ド基板をろう材を用いて接着し、 ムライ 卜基板とシリコンカーバイ ド基板との間にエポキシ樹脂を充填し た構造の半導体装置が示されている。 また、 上記半導体装置の複数個を 一枚の基板上に搭載し、 複数個の該半導体装置の上部を覆うようにヒー 卜シンクを設けて、 ヒー トシンクと各半導体装置とを櫛歯状の伝熱部材 を用いて接続した構造のマルチ · チップモジュールが示されている。 しかし、 我々の検討によれば、 上記従来技術には、 以下に述べるよう にいくつかの問題点がある。
まず、 米国特許第 5，724， 729 号明細書に記載されたマルチ ' チップモ ジュールにおいては、 チップとチップとの間が空隙になつているので、 チップに加わる応力が分散されない。 このため、 どれかのチップに応力 が加わつたときに、 応力が加わったチップと放熱キャップとの接合端面 にクラックが入りやすい。 また、 チップを配線基板に接続しているバン プ電極の周囲にアンダーフィル樹脂が充填されていないので、 バンプ電 極が酸化されやすく、 しかもチップに発生する熱が配線基板側へ伝達さ れにくい。
特開昭 63— 29563 号公報に記載されたマルチ · チップモジュールにお いては、 複数個の半導体装置が伝熱部材を介してヒー トシンクへ機械的 に固着されているので、 半導体装置の大きさにばらつきがあった場合に. ヒー 卜シンクが傾いてしまい固着しにくい。 特開昭 63— 29563 号公報に 記載の発明では、 伝熱部材を櫛歯状にしているので、 半導体装置の大き さに多少のばらつきがあっても、 ヒ一 卜シンクが傾きにくい力 櫛歯状 にすることで構造が複雑になっている。 また、 該公報に記載の発明では、 各半導体装置の側面に樹脂がモールドされているものの、 樹脂と樹脂と の間に空隙があるので、 その空隙に水分が浸入したり或いは水分の結露 が生じやすく、 樹脂の材質劣化及び絶縁劣化が生じやすい。
マルチ · チップモジュールにおいて、 半導体チップと配線基板との間 にアンダーフィル樹脂を充填することは、 特開平 7— 86492号公報に記載 されているように周知である。 しかし、 特開平 7— 86492号公報には放熱 板を設けることまでは記載されておらず、 上述の問題点を解決するヒン 卜にならない。
本発明の目的は、 ベアチップ又はパッケージングされた半導体チップ の複数個を一枚の配線基板上に搭載し、 複数個の該半導体チップを一枚 の放熱板で覆って、 各半導体チップと該放熱板とを熱伝導可能に接合し た構造を有する半導体モジュール及びその実装方法において、 個々の半 導体チップに加わる応力が分散され、 チップと放熱板とが伝熱部材を用 いることなく接合されるようにした半導体モジュール及びその実装方法 を提供することにある。
本発明の他の目的は、 複数個の半導体チップが金属バンプを用いて一 枚の配線基板に接続され、 該半導体チップの背面に一枚の放熱板を配置 された構造を有する半導体モジュール及びその実装方法において、 半導 体チップと配線基板との間隙がアンダーフィル樹脂で満たされ、 半導体 チップと放熱板とが伝熱部材を用いることなく接合され、 個々のチップ に加わる応力が分散されるようにした半導体モジュール及びその実装方 法を提供することにある。 発明の開示
本発明の第一の実施態様は、 ベアチップ又はパッケージングされた半 導体チップの複数個が一枚の配線基板上に搭載され、 複数個の該半導体 チップ上に一枚の放熱板が配置された構造を有する半導体モジュールに おいて、 前記配線基板と前記放熱板とによって挟まれた複数個の該半導 体チップの周囲が樹脂で満たされ、 該半導体チップと該半導体チップと が該樹脂を介して繋がっていることを特徴とする半導体モジュールにあ る。
ベアチップ又はパッケージングされた半導体チップを配線基板に搭載 する方法には、 半導体チップの回路が形成された面を下側にし、 該回路 形成面を配線基板に対向させて搭載する方法と、 回路形成面を上側にし 回路非形成面を配線基板と対向させて搭載する方法とがある。 半導体チ ップの回路形成面を下向きにして配線基板に接続する方式即ちフェース ダウンボンディ ング方式の半導体モジュールでは、 半導体チップの回路 形成面に設けられたパッ ドと配線基板のパッ ドとが金属バンプを介して 接続される。 一方、 半導体チップの回路形成面を上側にして配線基板に 搭載する方式即ちフェースアップボンディ ング方式の半導体モジユール では、 半導体チップの回路非形成面が配線基板に接着剤を用いて接合さ れ、 半導体チップの回路形成面に設けられたパッ ドと配線基板のパッ ド とが金属ワイヤボンディ ングされる。 ここで、 パッ ドとは入出力端子の ことであり、 電極， 電極端子或いは単に端子と称されることもある。 従って、 本発明の第二の実施態様は、 ベアチップとパッケージングさ れた半導体チップから選ばれた一方の半導体チップの複数個が回路形成 面を下に向けて金属バンプにより一枚の配線基板に電気的に接続され、 該半導体チップの回路非形成面の上部に一枚の放熱板が配置された構造 を有する半導体モジユールにおいて、 該配線基板と該半導体チップとの 隙間、 該半導体チップと該放熱板との間及び該半導体チップと該半導体 チップとの間に樹脂が充填され、 該半導体チップと該放熱板とが該樹脂 によって接合され、 該半導体チップと該半導体チップとが該樹脂によつ て繋がっていることを特徴とする半導体モジュールにある。
本発明の第三の実施態様は、 複数個のベアチップ又はパッケージング された複数個の半導体チップの回路非形成面が一枚の配線基板に接着さ れ、 該半導体チップの回路形成面側に一枚の放熱板が配置され、 該回路 形成面に設けられたパッ ドと該配線基板のパッ ドとが金属ワイャボンデ ィ ングされている半導体モジュールにおいて、 該半導体チップと該放熱 板との間及び複数個の該半導体チップの間に樹脂が充填され、 該樹脂に よって該半導体チップと該放熱板とが接合され、 該半導体チップと該半 導体チップとが繋がっていることを特徴とする半導体モジュールにある < 本発明による半導体モジュ一ルの製造にあたつては、 半導体チップと 放熱板とを熱伝導性を有する接着剤を用いて接着してもよい。 また、 半 導体チップの回路形成面を上側にして、 配線基板と金属ワイヤボンディ ングする方式の半導体モジュールにおいては、 金属ワイヤが放熱板によ つて押しっぷされないようにするために、 放熱板と半導体チップとの間 或いは放熱板と配線基板との間にスぺーサを設けてもよい。
従って、 本発明の他の実施態様は、 ベアチップ又はパッケージングさ れた半導体チップの複数個が一枚の配線基板に搭載され、 複数個の該半 導体チップの上面に一枚の放熱板が配置された構造を有する半導体モジ ユールにおいて、 前記半導体チップと前記放熱板との間に接着剤層を有 し、 前記配線基板と前記放熱板とによって挟まれた前記半導体チップの 周囲に樹脂が充填され、 該樹脂によって該半導体チップと該半導体チッ プとが繋がっていることを特徴とする半導体モジュールにある。
更に他の実施態様は、 ベアチップ又はパッケージングされた半導体チ ップの複数個が回路形成面を上側に向けて配線基板に搭載され、 該半導 体チップと該配線基板とが金属ワイヤボンディ ングされ、 複数個の該半 導体チップの回路形成面の上に一枚の放熱板が配置された構造を有する 半導体モジュールにおいて、 複数個の該半導体チップと該放熱板との間 に金属ワイヤ保護用スぺーサを有し、 該放熱板と該配線基板とによって 挾まれた半導体チップの周囲に樹脂が充填され、 該半導体チップと該半 導体チップとが該樹脂によって繫がっていることを特徴とする半導体モ ジュールにある。
更に他の実施態様は、 ベアチップ又はパッケージングされた半導体チ ップの複数個が回路形成面を上側にして配線基板に搭載され、 該半導体 チップと該配線基板とが金属ワイヤボンディ ングされ、 複数個の該半導 体チップの回路形成面の上に一枚の放熱板が配置された半導体モジユ ー ルにおいて、 前記配線基板と前記放熱板との間に金属ワイヤ保護用スぺ ーサを有し、 該放熱板と該配線基板とによって挾まれた半導体チップの 周囲が樹脂によって満たされ、 該半導体チップと該半導体チップとが該 樹脂によって繫がっていることを特徴とする半導体モジュールにある。 本発明の半導体モジュールは、 複数個の該半導体チップを配線基板に 搭載した後、 放熱板を配置し、 該配線基板と該放熱板との間に樹脂を注 入することによって実装される。 樹脂を注入する方法としては、 たとえ ば半導体チップの上面に樹脂の固ま りを置き、 その上に放熱板を被せ、 配線基板と放熱板の外側にプレス板を配置して加熱加圧成形し、 樹脂を 溶融或いは軟化流動させて半導体チップの周囲に充填する方法を適用で きる。 また、 配線基板と放熱板と半導体チップとを金型内に入れ、 トラ ンスフアブレス成形によって樹脂を金型内に注入する方法を適用できる : また、 配線基板に搭載された半導体チップと放熱板との間に樹脂の固ま リ を配置してォー 卜ク レ一ブ中に入れ、 加熱して樹脂を溶融或いは軟化 流動させ、 半導体チップの周囲に充填する方法を適用できる。
本発明の他の実施態様は、 後述する実施例の説明により、 更に明瞭に なるであろう。
本発明では、 半導体チップはべァチップ又はパッケ一ジングされた半 導体チップから選ばれる。 ベアチップは、 一方の面に回路が形成されて おり、 またパッ ド， 端子， 電極或いは電極端子等と称される入出力端子 を有する。 入出力端子は回路形成面側に設けられることが多い。
パッケージングされた半導体チップには、 たとえば C S Pがある。
C S Pの一例は特開平 9— 32 1084 号公報に記載されている。 該公報には, チップの回路形成面側に応力緩衝層を介して配線テープを配置し、 配線 テープとチップのパッ ドとを電気的に接続して、 この接続部を樹脂で封 止し、 配線テープに金属バンプを設けたものが示されている。 この構造 の C S Pは、 本発明で用いるのに適している。 パッケージングされた半 導体チップには、 C S Pのほかに S O J (スモールアウ トライン J —リ — ドパッケージ）， T S 0 P (スインスモールアウ トラインパッケージ）, T C P (テープキャリアパッケージ） 等があり、 いずれも使用できる。 なお、 本発明では、 特に断らない限り、 ベアチップ及びパッケージン グされた半導体チップの両方を含めて半導体チップと称する。 又、 本発 明において、 実装 （mount ing ) とは、 狭義には配線基板上に半導体チッ プを搭載して電気的に接続する技術を意味し、 広義にはその後で更に放 熱板を接合する技術或いは樹脂を注入する技術を意味する。 なお、 本発 明で称している金属バンプと従来技術に記載されたバンプ電極とは同じ ものである。
本発明の半導体モジュールは、 半導体チップと半導体チップとが樹脂 で繋がっているので、 どれかのチップに応力が加わっても、 その応力が 樹脂を介して四方に分散される。 従って、 チップや放熱板にクラックが 入るというようなおそれは少ない。 また、 半導体チップと放熱板との接 着が樹脂によってなされているので、 伝熱部材を配置したときのように ヒ一 卜シンク即ち放熱板が傾く ことは少ない。 更に、 チップと配線基板 との間に金属バンプがある構造の半導体モジュールでは、 半導体チップ と配線基板との間に樹脂が充填されるので、 チップから配線基板への熱 伝導性がよくなリ、 しかも金属バンプが酸化されにく という効果がある 樹脂は、 チップの保護及びモジュールの曲がり防止の役目もする。
なお、 半導体チップを基板と放熱板との間に挟み、 チップの周囲に樹 脂をモールドした構造の半導体装置が、 特開平 7— 1 1 278号公報及び特開 平 9— 17827号公報に記載されているが、 マルチ · チップモジュールを組 み立てることまでは記載されていない。
配線基板と放熱板とによって挟まれた半導体チップの周囲に充填され る樹脂は、 狭い空間に充填されるので、 流動性が良いことはもちろんで あるが、 そのほかに半導体チップの熱を配線基板及び放熱板へ逃がす役 目もするので、 熱伝導性が優れていることが望ましい。 具体的には、 樹 脂の熱伝導率は 0 . 5〜 3 . 5 W / m · での範囲にあるのが好ましい。 樹 脂の熱伝導率が 0 . 5 W / m · °C 未満では、 放熱効果が乏しく、 逆に熱 伝導率が 3 . 5 W / m · °C を超えると、 熟伝導性フイラを配合して熱伝 導性を付与するタイプの樹脂の場合に、 フィラの量が多くなりすぎて、 樹脂の流動性が低下し、 ボイ ドゃ充填不良が生じやすい。
熱硬化性樹脂は、 好適な樹脂の一つである。 熱硬化性樹脂を用いれば. 成形加熱時に樹脂粘度が大幅に低下することから、 ボイ ドレスで充填で き、 また樹脂の剥離も生じにく くなる。 熱可塑性樹脂は、 充填時の低粘 度化と冷却後の樹脂組成物の耐熱性とが両立しないので、 熱可塑性樹脂 を使用する場合には、 熱硬化樹脂成分を混ぜて用いることが望ましい。 熱可塑性樹脂中に熱硬化性樹脂を含有することにより、 成形後の加熱硬 化により熱可塑性樹脂中に 3次元網目構造が導入され、 いわゆる網目相 互侵入構造 (interpenetrating polymer network 構造) を する樹月旨 になる。 この網目相互侵入構造の樹脂は、 熱可塑性樹脂が有する短時間 成形の利点を生かしながら、 耐熱性を向上する効果がある。
熱硬化性樹脂には、 酸無水物硬化型， フエノ一ル硬化型， イ ミダゾー ル触媒硬化型またはァミン硬化型などのエポキシ樹脂を用いることがで きる。 また、 多官能性ァクリ レー ト樹脂やメタクリ レー ト樹脂， シァネ ― 卜エステル樹脂， 付加型のマレイ ミ ド樹脂またはビスマレイ ミ ド樹脂 などを用いることもできる。
熱可塑性樹脂には、 ポリイ ミ ド樹脂或いはポリアミ ドィ ミ ド樹脂など を用いることができる。
熱可塑性樹脂中に含有する熱硬化樹脂は、 該熱硬化性樹脂の加熱硬化 物の特性として、 線膨張係数が 1 0ppmZ°C〜 6 OppmZ°C、 ガラス転移 温度が 8 0 °C以上、 室温における弾性率が 5 0 0 M P a〜 2 5 G P aの 範囲にあるものが望ましい。 熱硬化性樹脂の線膨張係数が 1 OppniZ°C 未満、 ガラス転移温度が 8 0°C未満、 または室温における弾性率が 500 MP a未満であると、 樹脂の収縮力により、 配線基板及び放熱板との接 着部が剥離しやすくなる。 また、 熱硬化性樹脂の線膨張係数が 6 Oppm Z°Cを超え、 室温の弾性率が 2 5 G p aを超えると、 半導体チップと樹 脂、 または配線基板と樹脂との熱膨張係数の違いから生じる応力が大き くなリ、 チップ， 金属バンプ及び配線基板のそれぞれの界面に亀裂や剥 離が発生しやすくなる。
熱可塑性のポリイミ ド樹脂に熱硬化性樹脂としてエポキシ樹脂， マレ ィ ミ ド樹脂或いはビスマレイ ミ ド樹脂などを含有したものは、 接着性と 吸湿性とがバランス良く取れているので、 本発明で用いるのに適してい る。
樹脂中には、 接着力の向上と低応力化の観点から、 シリコーンゴム， アタ リルゴム， 二トリルブタジェンゴムなどの可とう化剤を混合するこ とができる。 また、 線膨張係数を調整したり、 熱伝導性を高めるために 無機質の充填剤を混入することができる。 無機質の充填剤としては、 最 大粒径が 5 0 μ πι以下、 平均粒径が 0 . 5〜 1 0 μ m の範囲にある球形 のフイラを用いるのが望ましい。 無機質充填剤の最大粒径が 5 0 μ mを 超えると、 狭い間隙への樹脂の充填性が低下し、 ボイ ドが発生しやすく なる。 無機質充填剤の平均粒径が 0 . 5 μ m 未満であると、 樹脂組成物 の粘度が急激に上昇するため樹脂の未充填が起こりやすい。 さらに、 非 常に細かい充填剤は凝集しやすく、 分散性が悪くなる。 平均粒径が 1 0 μ mを超えても樹脂の未充填が起こりやすい。 樹脂の低熱膨張率化を達 成するためには、 無機質充填剤として、 溶融シリカ， 合成シリカ， タル ク、 または炭酸カルシウムなどを含有することが望ましい。 これらのな かでは、 純度， 粒形の均一性， 低熱膨張性等の点から溶融シリカまたは 合成シリカが特に望ましい。 また、 樹脂の熱伝導性を高めるためには、 充填剤として、 結晶性シリカ， 窒化アルミニウム， シリコンナイ 卜ライ ド， 窒化ボロン， アルミナなどを用いることが望ましい。 以上述べた無 機質の充填剤は、 球形またはフィ ラの角を削った球形に近い形状にして 用いることが、 樹脂の粘度， チップへのダメージを少なくする点から望 ましい。
配線基板と放熱板との間隙を熱硬化性樹脂のみで満たす場合には、 熟 硬化性樹脂の物性として線膨張係数が 6 O ppm/^C 以下、 特に 4 O ppm Z°C以下のものを用いることが望ましい。
放熱板の材料には、 銅， アルミニウム， ステンレス， 鉄， コバールな どの金属， 窒化アルミニウム， シリコンナイ 卜ライ ド， 窒化ボロン， ァ ルミナなどのセラミックスを用いることができる。 また、 窒化アルミ二 ゥム， シリコンナイ トライ ド， 窒化ボロン， アルミナなどのように熱伝 導性の優れたフィラを含有した樹脂板、 或いは金属をコアにした樹脂板 などを用いることができる。 銅板にニッケルめっき等を施して使用する こともできる。
放熱板は、 半導体モジュールの反りを少なくする観点から、 線膨張係 数が配線基板の線膨張係数に近いことが望ましい。 配線基板と放熱板と の線膨張係数の差は 1 O
Figure imgf000013_0001
以下、 好ましくは 5 ppmノ。 C であるこ とが望ましい。 両者の線膨張係数の差が 1 0 ppn【Z°C を超えると、 温度 サイクルの信頼性を評価する試験において、 モジユールに反りが生じ易 く、 また樹脂の亀裂が生じやすい。 また、 一 5 5 °Cから 1 5 0 °Cの温度 サイクル条件では、 両者の線膨張係数の差が S ppm/^C 以下でないと 1 0 0 0サイクルを満足することができない。
放熱板の板厚は、 1 0 μ mから 2匪の範囲が望ましい。 Ι Ο μ πι未満 の板厚であると、 薄すぎて取扱いづらい。 板厚が 2 ΙΜ1を超えると、 切断 しにくいうえ、 ノ リが生じ易い。 また、 半導体モジュール自体の厚さも 厚くなるので、 薄型モジュールの用途には適さない。 放熱板は、 一枚の 平坦な板状でもよく、 また板の端部を折り曲げてキャップ状にしたもの でもよい。 放熱板と半導体チップとの接合は、 主に樹脂によってなされ、 この樹 脂を介してチップの熱が放熱板へ伝達されることから、 チップと放熱板 との間隙は、 できるだけ狭い方がよい。 ただし、 狭すぎると、 ボイ ドが 生じやすく、 また樹脂の剥離が生じ易い。 このことから、 両者の間隙は 1 0〜 2 0 0 μ mの範囲が望ましい。
配線基板の材料には、 ガラス繊維や有機繊維からなる織布， 不織布を 含む有機系プリン 卜基板， ポリイ ミ ドなどの配線テープ、 またはセラミ ック基板などを用途に応じて用いることができる。 有機系プリン 卜基板 は、 低コス ト半導体モジュールに適する。 フレキシブルなポリイ ミ ド配 線テープは、 微細ピッチ形成が必要な半導体モジュールに適する。 また, セラミ ック基板は自動車や産業用電子機器などの耐熱性， 高信頼性が要 求される半導体モジュールに適する。 図面の簡単な説明
第 1 図 （ a ) 及び （ b ) は、 半導体チップを配線基板の片面に金属バ ンプを用いて実装した半導体モジュールの断面図であり、 （ c ) は上面 図である。
第 2図 （ a ) は半導体チップを金属ワイヤボンディ ングにより配線基 板の片面に実装した半導体モジュールの断面図であり、 （ b ) は上面図 である。
第 3図は、 半導体チップを配線基板の片面に金属バンプを用いて実装 した半導体モジュールの他の例を示す断面図である。
第 4図 （ a ) は半導体チップを配線基板の両面に金属バンプを用いて 実装した半導体モジュールの断面図であり、 （ b ) は上面図である。 第 5図は、 第 1 図 （ b ) に示す構造の半導体モジュールの実装方法を 示す工程図である。
第 6図は、 第 2図に示す構造の半導体モジュールの実装方法を示すェ 程図である。
第 7図は、 第 3図に示す構造の半導体モジュールの実装方法を示すェ 程図である。
第 8図は、 第 4図に示す構造の半導体モジュールの実装方法の一例を 示す工程図である。
第 9図は、 第 4図に示す構造の半導体モジュールの他の実装方法を示 す工程図である。
第 1 0図は、 半導体チップを金属ワイヤボンディ ングにより配線基板 の片面に実装した半導体モジュールの実装方法の別の例を示す工程図で ある。
第 1 1 図は、 半導体チップを金属バンプを用いて配線基板の両面に実 装した半導体モジュールの実装方法の別の例を示す工程図である。 発明を実施するための最良の形態
以下、 本発明の半導体モジュール及びその実装方法について、 図面を 参照しながら説明する。 但し、 本発明は、 以下に述べる実施例に限定さ れるわけではない。
実施例 1
第 1 図 （ a ) ( b ) は 6個の半導体チップ 1 を配線基板 3の片面に金 属バンプ 2 を用いて実装し、 半導体チップの上面を放熱板 4で覆い、 配 線基板と放熱板との間に樹脂組成物 5 を充填した半導体モジュールの断 面図を示しており、 （ c ) は放熱板を除いた状態の上面図を示している, 第 1 図 （ a ) に示すモジュールは、 放熱板 4の両端が折り曲ってキヤ ップ状になっており、 キャップの端面が配線基板に接合されている。 一 方、 第 1 図 （ b ) に示すモジュールは、 放熱板が平坦な板状になってい る。 両者を比較した場合には、 放熱特性の点で、 第 1 図 （ a ) の方が優 れる。 半導体チップ 1 は、 ベアチップでも良く、 また C S Pのごとく半 導体パッケージでも良い。 なお、 第 1 図では図示を省略しているが、 金 属バンプ 2の一端はベアチップのパッ ドに電気的に接続されている。 金 属バンプ 2の他端は配線基板 3のパッ ド 2 0に電気的に接続されている。 第 1 図 （ b ) に示す構造の半導体モジュールの実装方法を第 5図に従 つて説明する。
まず、 第 5図 （ a ) に示すように、 金属バンプ 2 を接続した半導体チ ップ 1 と配線基板 3 を準備する。 配線基板 3のパッ ド 2 0には、 半田フ ラックスを塗付し、 半田を形成しておく。
次に第 5図 （ b ) に示すように、 半導体チップ 1 の金属バンプ 2が設 けられた面を下側にして配線基板上に搭載し、 配線基板のパッ ドと金属 バンプ 2 とを接続する。 第 5図 （ b ) 以降では、 パッ ド 2 0の図示が省 略されている。 次に第 5図 （ c ) に示すように、 タブレッ ト化した樹脂 組成物 5 を半導体チップの上に乗せる。 次いで、 第 5図 （ d ) に示すよ うに、 樹脂組成物 5の上に放熱板 4 を置き、 放熱板 4 と配線基板 3の外 側から 2枚のプレス板 9によってはさみ込む。 配線基板側のプレス板に はスぺ一サ 1 0を設けて、 樹脂組成物 5がプレス板の外側へ流れ出ない ようにした。 この状態で、 圧縮成形プレスを行い、 第 5図 （ e ) に示す 状態にする。 この状態で、 しばらく放置してから、 圧力を開放してモジ ユールを取り出し、 第 5図 （ f ) に示す構造のマルチ ♦ チップモジユ ー ルを得る。
半導体チップにはベアチップを用いた。 配線基板には銅パッ ドを設け、 銅パッ ド上に鉛と錫の共晶半田を形成した。 銅パッ ドと金バンプ 2 との 接合は、 2 4 0 °Cの赤外線リフローによって行った。 金属バンプ 2の直 径は 0. 3 8 mmであり、 金属バンプ間のピッチは 0. 8 mm、 チップと配線 基板とのスタン ドオフ高さは、 約 1 0 0 mである。 樹脂組成物 5には、 ビフエニル型エポキシ樹脂 （ 1 0 0重量部） ， フエノールノボラック樹 脂硬化剤 （ 5 4部） ， トリフエニルホスフィ ン硬化促進剤 （4部） ， ェ ポキシシランカップリング剤 （ 3部） ， カーボン着色剤 （ 1部） からな るエポキシ樹脂配合物 2 0重量％と、 球状溶融シリカ （最大粒径 ： 4 5 μ mf 平均粒径 ： 7 μ m ) 8 0重量％を混練口一ルにて 6 0〜 1 2 0 °C の条件で混練したものを用いた。 この樹脂組成物の加熱硬化後の線膨張 係数は 1 Sppm ^C であり、 室温における弾性率は 1 5 G P aである。 また硬化後のガラス転移温度は 1 2 0 °Cである。 放熱板 4には、 ニッケ ルめっきした厚さ 5 0 0 μ mの銅板を用いた。 また、 圧縮成形は、 100 °Cで 1 0分予熱した後、 1 5 0 °Cに昇温させ、 その温度で 2 0 kg/cm2 の圧力をかけることにより行った。
また、 圧縮成形後、 1 5 0 °Cで 1〜 2時間保持し、 後硬化を行った。 この結果、 配線基板として通常使用されている A N S I (American National Standard Institute)規格の F R 4プリン ト基板 （線膨張係数 ： 1 4ppmZ°C)を用いた場合のモジュ一ルの反りは、 2 0 μ πιと小さい ものであった。 これは放熱板として、 線膨張係数 1 7ppmZ°C の銅を用 いて、 樹脂の線膨張係数に近づけたことによる。
本実施例によれば、 樹脂組成物 5が、 半導体チップと配線基板との間 が樹脂で満たされるので、 半導体チップの熱が配線基板側へ良好に放散 される。 また、 金属バンプ 2の周囲が樹脂で囲まれているので、 金属バ ンプが酸化されにくい。 また、 チップとチップとが樹脂で繋がっている ので、 どれかのチップに応力が加わっても、 応力が分散される。 また、 放熱板とチップとの接合が樹脂によってなされているので、 半導体チッ プの大きさにばらつきがあっても放熱板を容易に取り付けることができ る。 また、 配線基板と放熱板との間隙に同一の樹脂が一度の工程によつ て充填されるので、 樹脂内に界面ができたりせず、 界面剥離のおそれも ない。 本実施例によれば、 このほかに、 すべての半導体チップを一度の 工程で放熱板へ接着することができるという効果もある。
実施例 2
第 2図 （ a ) は、 6個の半導体チップ 1 を金属ワイヤボンディ ングに より配線基板 3の片面に実装した半導体モジュールの断面図であり、
( b ) は放熱板を除いた状態の上面図である。 6個の半導体チップ 1 は 金属ワイヤ 6 とともに樹脂組成物 5によリ封止されている。 この半導体 モジュールの実装方法を第 6図に従って説明する。
まず半導体チップ 1 を絶縁性の接着剤を用いて配線基板 3上に搭載し、 第 6図（ a )の状態にする。 接着剤には、 室温における弾性率が 1 G p a 以下の低弾性率のエポキシ樹脂系接着剤を用いるとよい。 次に半導体チ ップ 1 の回路形成面側に設けられたパッ ド 2 1 と配線基板 3のパッ ド 2 0 とを金ワイヤの如き金属ワイヤ 6 を用いて接続し、 第 6図 （ b ) の 状態にする。 次に、 第 6図 （ c ) に示すように樹脂組成物 5 を半導体チ ップ上に乗せる。 その後、 第 6図 （ d ) に示すように、 樹脂組成物 5の 上に放熱板 4 を乗せ、 配線基板と放熱板の両側からプレス板 9で加圧し て、 圧縮成形プレスによる成形を行う。 圧縮成形時に金属ワイヤ 6が押 しつぶされないようにするために、 放熱板 4に補強ピン 1 8 を設けてお くか、 或いは上下のプレス板の間にスぺ一サ 1 0 を配置しておく とよい ( 第 2図 （ b ) では、 放熱板 4に 1 2個の円筒形状をした補強ピン 1 8が 取り付けられ、 更にスぺーサ 1 0が設けられた状態が示されている。 圧 縮成形プレスによる成形によって第 6図 （ e ) に示す状態になる。 その 後、 プレス板を取り外して、 第 6図 （ f ) に示すモジュールを得る。 放熱板 4にニッケルめつきした銅板からなる線膨張係数が 1 7 ppm/ °Cの材料を用い、 樹脂組成物 5に実施例 1 で使用したのと同じ材料を用 い、 配線基板に A N S I規格の F R 4プリン 卜基板 （線膨張係数 ： 1 4 ppmZ °C )を用い、 半導体チップにベアチップを用いたところ、 半導体モ ジュールはボイ ドレスであり、 モジュール全体の反りは 5 0 μ mと小さ いものであった。
本実施例においても、 半導体チップと放熱板とを伝熱部材を用いるこ となく接合できる。 また、 チップとチップとの間が樹脂組成物 5によつ て繋がっているので、 半導体チップに加わる応力が分散される。
実施例 3
第 3図は、 複数の半導体チップ 1 を配線基板 3の片面に金属バンプ 2 を用いて実装し、 半導体チップ 1 と放熱板 4 とを接着剤 7 を用いて接着 し、 複数の半導体チップの周囲に樹脂組成物 5 を充填した半導体モジュ —ルを示している。 この構造の半導体モジュールの実装方法を第 7図に 従って説明する。
まず、 第 7図 （ a ) に示すように、 金属バンプ 2 を設けた半導体チッ プと、 配線基板 3 とを準備する。 次に、 第 7図 （ b ) に示すように、 金 属バンプ 2 を配線基板 3のパッ ド 2 0に接続する。 なお、 第 7図 （ b ) 以降では、 パッ ド 2 0の図示を省略した。 次に、 半導体チップ 1 の上面 に熱伝導性のよい接着剤 7 を塗布して、 第 7図 （ c ) に示す状態にする < 接着剤 7には、 シー ト状のものを用いるのが良い。 接着剤の材料は、 ェ ポキシ樹脂， シリコーン樹脂， ァク リ レー ト， メタクリ レ一 卜等が適す る。 次に、 第 7図 （ d ) に示すように、 半導体チップの上に放熱板 4 を 接着する。 次いで、 第 7図 （ e ) に示すように、 金型 1 1 内に挿入し、 低圧トランスファプレスのプランジャー 1 2 を用いて樹脂成形物 5 を金 型内に注入する。 トランスファプレス成形が終了したならば、 モジユー ルを取り出して、 後硬化を行い、 第 7図 （ g ) の状態にする。 その後、 配線基板の余分な箇所 1 7 を切断して、 第 7図 （h ) に示す半導体モジ ユールを得る。
接着剤 7 には、 熱伝導率が 1 . 5 WZm°C のエポキシ樹脂接着剤を用 いた。 チップにはベアチップを用い、 チップと放熱板との接合は、 150 °Cの温度で 1 時間加熱することにより行った。 低圧トランスファプレス は、 圧力 7 0 kg/cm2 の条件下で、 1 7 5 °Cの温度に 1 2 0秒保持する ことにより行った。 樹脂組成物 5には、 ビフエニル型エポキシ樹脂（100 重量部） ， ァラルキルフエノール樹脂硬化剤 （ 8 5部） ， イ ミダゾ一ル 硬化促進剤 （ 2部） ， エポキシシランカップリ ング剤 （ 3部） ， カーボ ン着色剤 （ 1部） ， ポリエチレン系とモンタン酸エステル系からなる離 型剤 2部を配合したエポキシ樹脂配合物 2 0重量％と、 球状溶融シリ力 (最大粒径 ： 4 5 μ m， 平均粒径 ： 7 μ m) 4 0重量％と、 アルミナ （最 大粒径 ： 5 0 μ m， ： 平均粒径 Ί μ m) 4 0重量％を、 混練ロールに て 6 0〜 1 2 0 °Cの条件で混練したものを用いた。 この樹脂組成物の加 熱硬化後のガラス転移温度は 1 2 5 °C、 線膨張係数は 1 δρρπιΖ^ 、 室 温における弾性率は 1 7. 5 G p a、 熱伝導率は 1 . 2 WZ m°Cである。 卜ランスファプレス後のモジュールの後硬化は 1 7 5 °C， 2時間加熱の 条件で行った。 このようにして得られた半導体モジュールはボイ ドレス であり、 モジュール全体の反りは F R 5に準ずるプリン ト基板 （線膨張 係数 ： 1 3ppm/°C ) において、 5 5 / mと小さいものであった。 本実施例は、 半導体チップと放熱板 4 との間に接着剤 7が配置されて いる点で、 先に示した実施例とは異なる。 接着剤に樹脂組成物 5よりも 熱伝導性の良いものを用いることにより、 先に示した実施例よりも放熱 特性を高めることができる。 この実施例においても、 チップに加わった 応力が樹脂を介して他のチップに伝わるので、 チップに加わる応力が分 散される。
実施例 4
第 4図 （ a ) は、 半導体チップ 1 を配線基板 3の両面に金属バンプ 2 を用いて実装した半導体モジュールの断面図であり、 （ b ) は放熱板を 除いた状態の上面図である。 図中の符号 8は銅配線を示している。 第 4 図 （ a )， ( b ) に示す構造の半導体モジュールの実装方法を第 8図に従 つて説明する。
まず配線基板 3の片面に複数の半導体チップ 1 を実装し、 第 8図（ a ) の状態にする。 なお、 配線基板上にはパッ ドが設けられているカ^ 図示 を省略した。 また、 第 4図では配線基板の片面に 8個の半導体チップが 搭載されていたが、 ここでは簡略化して 3個のみ示した。 次に、 第 8図 ( b ) に示すように、 配線基板 3 を裏返しして、 該配線基板の裏面にも 複数の半導体チップ 1 を実装する。 その後、 第 8図 （ c ) に示すように、 片面に樹脂組成物 5の薄膜を形成した放熱板 4 を、 樹脂組成物 5が半導 体チップ 1側になるようにして半導体チップ 1 の上に乗せる。 そして、 放熱板の外側からプレス板 1 0で加圧する。 放熱板 4上に樹脂組成物 5 の薄膜を形成する方法は、 熱プレスでラミネー トする方法、 樹脂組成物 を溶剤に溶かして放熱板上にスクリ一ン印刷したのち溶剤を加熱揮散さ せる方法等によって行うことができる。 第 8図 （ c ) では、 配線基板の 両面にスぺーサ 1 0 を取り付けて、 半導体チップ 1 と放熱板 4 との間隙 が一定に保たれるようにしている。 圧縮成形によって、 第 8図 （ d ) に 示す状態になる。 その後、 第 8図 （ e ) に示すように、 プレス板を取り 外して、 半導体モジュールを取り出す。 半導体チップに C S Pを用い、 第 8図に示す方法によって実装されたマルチ · チップモジュールはボイ ドレスであり、 パソコンまたはサーバー用のメモリーモジュールとして 使用するのに適していた。
本実施例の実装方法によれば、 両面実装を一括できるという効果もあ る。
実施例 5
第 9図は、 複数の半導体チップを配線基板の両面に実装した半導体モ ジュールの他の実装方法を示す工程図である。
第 9図 （ a ) と （ b ) の工程までは、 実施例 4のときと同様である。 配線基板上のパッ ドは図示を省略した。 次に放熱板と半導体チップとの 間に樹脂組成物 5の薄い板をはさみ、 放熱板をチップへ仮圧着して、 第 9図 （ c ) に示す状態にする。 次いで、 第 9図 （ d ) に示すように、 加 熱ォ一 トク レ一ブ 1 3中に挿入する。 その後、 加熱ラミネ一卜を行い、 第 9図 （ e ) の状態にする。 ラミネー トは、 たとえばオー トクレープを 真空引きした後、 1 0 0 °Cの温度に昇温し、 更に 1 5 0 °Cの温度まで徐 々に昇温し、 1 5 0 °Cの温度になったならば、 窒素ガスを用いて加圧を 行い、 その温度で 6 0分放置する方法によって行われる。 その後、 冷却 し、 圧力を開放して、 半導体モジュールを取り出し、 第 9図 （ f ) に示 す半導体モジュールを得る。
加熱ォー 卜ク レーブでは、 全体を均一に加圧することができるため、 基板に実装した半導体チップの高さにばらつきがあっても、 チップを破 損することなく、 容易に放熱板との接合を行うことができる。 実施例 6
第 1 0図は、 配線基板 3の片面に金属ワイヤボンディ ングにより半導 体チップ 1 を実装した半導体モジュールの実装方法の別の例を示す工程 図である。
第 1 0図 （ a ) と （ b ) までの工程は、 実施例 2のときと同様である ( 配線基板及び半導体チップ上のパッ ドは図示するのを省略した。 この後, キャップ状をした放熱板 4 と半導体チップ 1 との間に円筒形のピン 1 9 を置き、 ピン 1 9 を放熱板とチップとに仮圧着する。 また、 放熱板 4の 端部を配線基板 3に接着する。 このようにして、 第 1 0図 （ c ) に示す 状態にする。 ピン 1 9の材料は、 金属或いは樹脂のどちらでも良い。 た だし、 ピン 1 9には半導体チップに発生した熱を放熱板へ逃がす役目も あるので、 熱伝導性の優れた材料を用いるのがよい。 ピン 1 9は、 スク リーン印刷またはディスペンザ一によって放熱板へ仮圧着することがで きる。 その後、 第 1 0図 （ d ) — 1 に示すように、 金型 1 1 に挿入して. 低圧卜ランスファプレスを用いて樹脂成形物 5 を金型 1 1 内に注入する < 第 1 0図 （ d ) — 2に示すように金型を配置すれば、 4組の半導体モジ ユールを同時に成形することができる。 第 1 0図 （ d ) — 2では、 トラ ンスファプレス成形時に、 樹脂組成物 5は金型ランナー 1 5 を通ってモ ジュール内の間隙に充填される。 また、 成形時に発生するガスと余分な 樹脂は、 エアベン 卜 1 6へ抜ける。 第 1 0図 （ d ) — 1 は、 第 1 0図 ( d ) - 2に示す 4個のキヤビティ一部分のうちの一つを示している。 トランスファプレス成形によって、 第 1 0図 （ e ) に示す状態になり、 この状態からモジュールを取り出して、 後硬化を行うことによって第 1 0図 （ f ) の状態になる。 最終的に、 配線基板の余分な箇所 1 7 を切 断して、 第 1 0図 （ g ) に示す構造の半導体モジュールが得られる。 本実施例によれば、 複数個のマルチ * チップモジュールに対して、 一 度に樹脂を注入できるという効果がある。
実施例 7
第 1 1 図は、 複数の半導体チップ 1 を配線基板 3の両面に金属バンプ 2 を用いて実装した半導体モジュールの別の実装方法を示す工程図であ る。
実施例 4で述べたのと同様の方法で、 配線基板の両面に半導体チップ を搭載し、 第 1 1 図 （ a ) の状態にする。 次に、 熱伝導性の接着剤を半 導体チップの上面に塗付し、 第 1 1 図 （ b ) に示すように放熱板 4 を半 導体チップ 1 の上に乗せて、 チップと放熱板とを接着する。 その後、 第 1 1 図 （ c ) に示すように、 金型 1 1 内に挿入して、 低圧トランスファ プレスのプランジャ一 1 2 を用いて樹脂組成物 5 を金型内に注入する。 配線基板 3には、 貫通穴 （スルーホール） 3 0が数力所設けてあるので、 溶融した樹脂組成物はスルーホールを通って、 金型内のすべての空間に 充填される。 スルーホールは配線基板の配線部分を避けて設けるのがよ い。 スルーホールを設けずに、 配線基板の両面に樹脂組成物が流れる流 路を形成してもよい。 トランスファプレス成形によって、 第 1 1 図（ d ) に示すように金型内を樹脂で満たしてから、 モジュールを取り出して後 硬化を行い、 第 1 1 図 （ e ) に示す構造のものを得る。
樹脂組成物 5には、 オルソク レゾ一ルノボラックエポキシ樹脂 （ 9 0 重量部） ， ブロム化エポキシ樹脂 （ 1 0重量部） ， アルキルフエノ ール ノボラック樹脂硬化剤 （ 8 5重量部） ， イ ミダゾール硬化促進剤 （ 2重 量部） ， エポキシシランカップリング剤 （ 3重量部） ， 三酸化アンチモ ン （ 6重量部） ， カーボン着色剤 （ 1重量部） ， モンタン酸エステル系 離型剤（ 1 . 5重量部） からなるエポキシ樹脂配合物 2 0重量％と、 球状 溶融シリ力 （最大粒径 ： 4 5 μ m， 平均粒径 ： 7 μ m) 8 0重量％とを. 混練ロールにて 6 0〜 1 2 0°Cの条件で混練したものを用いた。 この樹 脂組成物の加熱硬化後のガラス転移温度は 1 5 0°C、 線膨張係数は 1 3 ppmZ°C 、 室温における弾性率は 1 6.4 G P a である。 接着剤 7には. エポキシ樹脂を用いた。 得られた半導体モジュールはボイ ドレスであつ た。 また、 ベアチップを用いたときのモジュール全体の反りは F R 5に 準ずるプリ ン ト基板 （線膨張係数 ： 1 3ppmZ°C)において 2 0 μ mと小 さいものであった。
本実施例に示すように、 半導体チップを実装する配線基板にスル一ホ ールを設置することにより、 両面実装の半導体モジュールを トランスフ ァプレスで容易に製造することができる。
実施例 8
第 1 1 図に示す実装方法により、 以下に述べる半導体モジュールを製
JHし 7こ。
配線基板には、 窒化アルミニウムからなるセラミックス基板 （熱膨張 率 ： 3. 5ppmZ°C)を用いた。 接着剤 7には、 熱伝導性（ 1. 5 WZ m°C ) の優れたエポキシ樹脂接着剤を用いた。 放熱板 4には、 アルミニウム板 (熱膨張率 ： 2 3ppniZ°C)を用いた。 半導体チップ（C S P)と放熱板と の接着は、 1 5 0°Cの温度で 1 時間加熱しエポキシ樹脂接着剤を硬化さ せることにより行った。 卜ランスファプレス成形は、 圧力 Ί 0 kg/cm2 の条件下で、 樹脂組成物 5 を 1 7 5°Cの温度で 1 2 0秒加熱することに より行った。
得られた半導体モジュールはボイ ドレスであり、 モジュール全体の反 りは配線基板と放熱板の熱膨張率差が大きいにもかかわらず、 1 5 μ πι と小さいものであった。 これは半導体チップが上下二枚の放熱板で挟ま れており、 上下対象になつているためと考えられる。
卜ランスファプレス成形は他の成形法に比べて低圧成形が可能で、 本 実施例のように熱膨張率の異なる材料の組合せにおいても残留歪の少な い半導体モジュールを得ることができる。 実施例 9
半導体チップ （C S P ) を配線基板の両面に実装した半導体モジユ ー ルを第 9図に示す方法により作った。 樹脂組成物 5には、 熱可塑性ポリ ィ ミ ド樹脂 （融点 ： 1 5 0 °C ) を用いた。 この樹脂組成物 5 を溶剤に溶 解した後、 放熱板上に塗付し、 1 0 〜 1 5 0 °Cの温度で加熱乾燥した。 これにより、 樹脂組成物 5は、 放熱板上に薄膜状にラミネー トされた。 樹脂薄膜の厚さは約 1匪である。 硬化後の樹脂組成物 5の線膨張係数は 5 0 ppm/ 、 室温における弾性率は 6 . 5 G p aである。
得られた半導体モジュールは樹脂組成物内がボイ ドレスであり、 かつ 樹脂の剥離もなかった。 チップとチップとの間には、 樹脂が十分に行き 渡っていた。 金属バンプ接続は、 ワイヤボンディ ングに比べてチップ高 さを低くでき、 薄型の半導体モジュールを得るのに適する。 また、 高密 度実装に適する。
実施例 1 0
樹脂組成物 5に、 熱可塑性ポリイ ミ ドと熱可塑性ポリアミ ドイ ミ ドの 混合物 （重量比 1 ： 1 ) を用いて、 第 1 0図に示す方法により半導体モ ジュールを実装した。 なお、 半導体チップにはベアチップを用いた。 得 られたモジュールは、 配線基板と放熱板とによって挟まれた半導体チッ プの周囲が、 樹脂でモールドされており、 ボイ ドレスであった。 モジュ ール全体の反りは F R 4プリン ト基板 （線膨張係数 ： 1 4 ppniZ °C )にお いて、 6 0 μ mと小さいものであった。 実施例 1 1
第 6図に示す実装方法によって、 以下に述べる半導体モジュールを作 つた。
半導体チップ （C S P ) 1 と配線基板との接合は、 絶縁性の低弹性ェ ポキシ樹脂 （室温において 8 0 0 M P a ) を用いて、 1 8 0 °Cの温度で 1 時間加熱することによって行った。 2 5 μ m径の金ワイャを用いて、 チップと配線基板を 2 2 0 Cとを超音波接合した。 樹脂組成物 5には、 熱可塑性ポリイ ミ ドにエポキシ樹脂， フエノ ールノボラック系硬化剤， 卜 リフエニルホスフィ ン硬化触媒及びエポキシシラン系カツプリング剤 を混ぜたものを用いた。 放熱板 4には、 ニッケルめつきした銅 （線膨張 係数 ： 1 7 ppmZ°C )を用いた。
得られた半導体モジュールはボイ ドレスであり、 水分の浸入または結 露が生じるおそれはなかった。 またモジユール全体の反りは F R 4プリ ン ト基板 （線膨張係数 ： 1 4 ppmZ°C )において 7 0 μ mと小さいもので めった。 産業上の利用可能性
本発明によれば、 半導体チップに加わる応力が樹脂を介して四方に分 散されるので、 一つのチップに応力集中が生じることがない。 半導体チ ップを配線基板に金属バンプを用いて接続する構造のモジュールでは、 半導体チップと配線基板との隙間が樹脂で満たされるので、 チップから 配線基板への熱伝導も良好である。 また、 チップと放熟板との接合が樹 脂によってなされるので、 チップの大きさにばらつきがあっても、 すべ てのチップを容易に放熱板へ接合することができる。
このようなことから、 マルチ · チップモジュールとして非常に好適で あり、 高速， 高集積メモリ として使用するのに適している

Claims

請 求 の 範 囲 . ベアチップまたはパッケージングされた半導体チップから選ばれた 半導体チップが一枚の配線基板上に複数個搭載され、 複数個の該半導 体チップ上に一枚の放熱板が配置された構造を有する半導体モジユー ルにおいて、 前記配線基板と前記放熱板とによって挟まれた複数個の 該半導体チップの周囲が樹脂で満たされ、 該半導体チップと該半導体 チップとが該樹脂を介して繋がっていることを特徴とする半導体モジ ユーソレ。 . 請求の範囲 1 において、 ベアチップ又はパッケージングされた半導 体チップの複数個が金属バンプによリ前記配線基板に接続され、 該配 線基板と該半導体チップとの間隙に樹脂が充填されていることを特徴 とする半導体モジュール。. 請求の範囲 1 において、 ベアチップ又はパッケージングされた半導 体チップが回路形成面を上側にして前記配線基板に接着され、 該半導 体チップと該配線基板とが金属ワイヤボンディ ングされていることを 特徴とする半導体モジュール。 . ベアチップ又はパッケージングされた半導体チップの複数個が一枚 の配線基板に搭載され、 複数個の該半導体チップの上面に一枚の放熱 板が配置された構造を有する半導体モジュールにおいて、 前記半導体 チップと前記放熱板との間に接着剤層を有し、 前記配線基板と前記放 熱板とによって挟まれた前記半導体チップの周囲に樹脂が充填され、 該樹脂によって該半導体チップと該半導体チップとが繋がっているこ とを特徴とする半導体モジュール。 . ベアチップ又はパッケージングされた半導体チップの複数個が回路 形成面を上側にして配線基板に搭載され、 該半導体チップと該配線基 板とが金属ワイヤボンディ ングされ、 複数個の該半導体チップの回路 形成面の上に一枚の放熱板が配置された構造を有する半導体モジュ一 ルにおいて、 該半導体チップと該放熱板との間に金属ワイヤ保護用ス ぺーサを有し、 該放熱板と該配線基板とによって挟まれた半導体チッ プの周囲に樹脂が充填され、 該半導体チップと該半導体チップとが該 樹脂を介して繫がっていることを特徴とする半導体モジュール。 . ベアチップ又はパッケージングされた半導体チップの複数個が回路 形成面を上側にして配線基板に搭載され、 該半導体チップと該配線基 板とが金属ワイヤボンディ ングされ、 複数個の該半導体チップの回路 形成面の上に一枚の放熱板が配置された半導体モジュ一ルにおいて、 前記配線基板と前記放熱板との間に金属ワイヤ保護用スぺーサを有し. 該放熱板と該配線基板とによって挟まれた半導体チップの周囲が樹脂 によって満たされ、 該半導体チップと該半導体チップとが該樹脂によ つて槃がっていることを特徴とする半導体モジュール。 . 請求の範囲 1 ， 4， 5， 6のいずれかにおいて、 前記樹脂組成物が 熱硬化性樹脂からなることを特徴とする半導体モジュール。. 請求の範囲 7において、 前記熱硬化性樹脂中に、 無機質の充填剤を 含有したことを特徴とする半導体モジュール。. 請求の範囲 7において、 前記樹脂組成物の熱伝導率が 0 . 5〜 3 . 5 W / m · °Cの範囲にあることを特徴とする半導体モジュール。 0 . ベアチップ又は半導体パッケージから選ばれた半導体チップの複 数個を一枚の配線基板上に搭載し、 該半導体チップの上方に放熱板を 配置して、 該配線基板と該放熱板とによって挟まれた空間に樹脂組成 物を充填してなる半導体モジュールの実装方法において、 前記配線基 板上に前記半導体チップを搭載した後、 該半導体チップの上に該放熱 板を置き、 該配線基板と該放熱板とによって挟まれた空間のすべてを 満たすように前記樹脂組成物を注入することを特徴とする半導体モジ ユールの実装方法。
1 . 請求の範囲 1 0において、 前記半導体チップと前記放熱板との間 に前記樹脂組成物の固ま り を置き、 該放熱板と該配線基板の外側から プレス板で加圧しつつ該樹脂組成物を加熱して該樹脂組成物を流動さ せ、 該配線基板と該放熱板とによつて挟まれた空間に該樹脂組成物を 充填することを特徴とする半導体モジュールの実装方法。
2 . 請求の範囲 1 0において、 前記半導体チップを前記配線基板に搭 載した後、 該半導体チップの上に前記放熱板を置いて金型内に挿入し、 トランスファファプレス成形により樹脂組成物を該金型内に注入する ことを特徴とする半導体モジュールの実装方法。
3 . 請求の範囲 1 2において、 前記半導体チップと前記放熱板とを接 着剤を用いて予め接着した後、 前記金型内に挿入することを特徴とす る半導体モジュールの実装方法。
4 . 請求の範囲 1 0において、 前記半導体チップを前記配線基板上に 搭載した後、 該半導体チップ上に樹脂組成物を仮付けした前記放熱板 を被せ、 これらをオー トク レーブ中に入れて加熱することを特徴とす る半導体モジュールの実装方法。
5 . 複数個の半導体チップを回路形成面を上にして一枚の配線基板上 に搭載し、 該回路形成面に設けられたパッ ドを該配線基板のパッ ドに 金属ワイヤボンディ ングにより電気的に接続し、 複数個の該半導体チ ップ上に一枚の放熱板を被せて、 該配線基板と該放熱板とによって挟 まれた空間に樹脂組成物を注入する半導体モジュールの実装方法にお いて、 前記半導体チップ上に前記放熱板を被せる際に両者の間に金属 ワイヤ保護用スぺーサを置き、 その後、 該放熱板と該配線基板とによ つて挟まれた空間のすべてに樹脂組成物を充填することを特徴とする 半導体モジュールの実装方法。
6 . 複数個の半導体チップを回路形成面を上にして一枚の配線基板上 に搭載し、 該回路形成面に設けられたパッ ドを該配線基板のパッ ドに 金属ワイヤボンディ ングにより電気的に接続し、 複数個の該半導体チ ップ上に一枚の放熱板を被せて、 該配線基板と該放熱板とによって挾 まれた空間に樹脂組成物を注入する半導体モジュールの実装方法にお いて、 前記配線基板と前記半導体チップとの間に金属ワイヤ保護用ス ぺ一サを置き、 その後、 該放熱板と該配線基板とによって挟まれた空 間のすべてに樹脂組成物を充填することを特徴とする半導体モジュ一 ルの実装方法。
PCT/JP1999/001558 1999-03-26 1999-03-26 Semiconductor module and method of mounting WO2000059036A1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US09/463,431 US6627997B1 (en) 1999-03-26 1999-03-26 Semiconductor module and method of mounting
JP2000608440A JP4078033B2 (ja) 1999-03-26 1999-03-26 半導体モジュールの実装方法
EP99910728A EP1198005A4 (en) 1999-03-26 1999-03-26 SEMICONDUCTOR MODULE AND ITS MOUNTING METHOD
PCT/JP1999/001558 WO2000059036A1 (en) 1999-03-26 1999-03-26 Semiconductor module and method of mounting
KR1020007003149A KR20010090354A (ko) 1999-03-26 1999-03-26 반도체 모듈 및 그 실장 방법
TW089105171A TW463334B (en) 1999-03-26 2000-03-21 Semiconductor module and a method for mounting the same
MYPI20001184A MY127921A (en) 1999-03-26 2000-03-23 Semiconductor module and a method for mounting the same
US10/840,605 US6940162B2 (en) 1999-03-26 2004-05-07 Semiconductor module and mounting method for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/001558 WO2000059036A1 (en) 1999-03-26 1999-03-26 Semiconductor module and method of mounting

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09/463,431 A-371-Of-International US6627997B1 (en) 1999-03-26 1999-03-26 Semiconductor module and method of mounting
US09463431 A-371-Of-International 1999-03-26
US10/302,986 Continuation US6784541B2 (en) 1999-03-26 2002-11-25 Semiconductor module and mounting method for same

Publications (1)

Publication Number Publication Date
WO2000059036A1 true WO2000059036A1 (en) 2000-10-05

Family

ID=14235295

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/001558 WO2000059036A1 (en) 1999-03-26 1999-03-26 Semiconductor module and method of mounting

Country Status (7)

Country Link
US (1) US6627997B1 (ja)
EP (1) EP1198005A4 (ja)
JP (1) JP4078033B2 (ja)
KR (1) KR20010090354A (ja)
MY (1) MY127921A (ja)
TW (1) TW463334B (ja)
WO (1) WO2000059036A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP2007287820A (ja) * 2006-04-14 2007-11-01 Renesas Technology Corp 電子装置及びその製造方法
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
JP2009224582A (ja) * 2008-03-17 2009-10-01 Rohm Co Ltd モジュールパッケージ
JP2010157672A (ja) * 2009-01-05 2010-07-15 Nanya Sci & Technol Co Ltd 保護バーを有する半導体パッケージ構造
JP2010161425A (ja) * 2010-04-26 2010-07-22 Panasonic Corp モジュールの製造方法と、その製造設備
JP2010164005A (ja) * 2009-01-16 2010-07-29 Denso Corp グロープラグ通電制御装置
JP2011192747A (ja) * 2010-03-12 2011-09-29 Nitto Shinko Kk 半導体モジュールの製造方法
JP2012069783A (ja) * 2010-09-24 2012-04-05 Yokohama Rubber Co Ltd:The 熱伝導性シリコーン組成物およびこれを用いる実装基板
JP2015076542A (ja) * 2013-10-10 2015-04-20 信越化学工業株式会社 ウエハの封止方法及びウエハレベル封止用樹脂組成物
JP2018101768A (ja) * 2016-12-16 2018-06-28 東洋インキＳｃホールディングス株式会社 複合部材

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
DE60128656T2 (de) * 2000-02-25 2007-10-04 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
CN1901177B (zh) 2000-09-25 2010-05-12 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
TW469609B (en) * 2000-10-11 2001-12-21 Ultratera Corp Chipless package semiconductor device and its manufacturing method
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US20020199159A1 (en) * 2001-06-22 2002-12-26 Vinson Dong Naked chip motherboard module
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
DE10142971A1 (de) * 2001-09-01 2003-03-27 Eupec Gmbh & Co Kg Leistungshalbleitermodul
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US20050136640A1 (en) * 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
JP2004031510A (ja) * 2002-06-24 2004-01-29 Towa Corp 樹脂部材
JP3673776B2 (ja) * 2002-07-03 2005-07-20 株式会社日立製作所 半導体モジュール及び電力変換装置
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
CA2455024A1 (en) 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
JP3846437B2 (ja) * 2003-03-17 2006-11-15 株式会社日立製作所 自動車用コントロールユニット
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
US7061103B2 (en) * 2003-04-22 2006-06-13 Industrial Technology Research Institute Chip package structure
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
US6874573B2 (en) * 2003-07-31 2005-04-05 National Starch And Chemical Investment Holding Corporation Thermal interface material
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US7495344B2 (en) * 2004-03-18 2009-02-24 Sanyo Electric Co., Ltd. Semiconductor apparatus
JP4123175B2 (ja) * 2004-03-23 2008-07-23 株式会社日立製作所 半導体装置
US7133286B2 (en) * 2004-05-10 2006-11-07 International Business Machines Corporation Method and apparatus for sealing a liquid cooled electronic device
DE102004027074B4 (de) * 2004-06-02 2009-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JPWO2006109383A1 (ja) * 2005-04-05 2008-10-09 日本電気株式会社 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
EP1960189A4 (en) * 2005-12-15 2009-01-28 Nat Starch Chem Invest MULTILAYER ADHESIVE FILM FOR STACKING PLATES
TWI307915B (en) * 2006-06-26 2009-03-21 Univ Nat Cheng Kung Method for manufacturing heat sink of semiconductor device
KR100782119B1 (ko) * 2006-09-27 2007-12-05 박웅기 오토클레이브 장치
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
KR100849792B1 (ko) * 2007-04-23 2008-07-31 삼성전기주식회사 칩 부품의 제조방법
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US20090166844A1 (en) * 2007-12-26 2009-07-02 Xuejiao Hu Metal cover on flip-chip matrix-array (fcmx) substrate for low cost cpu assembly
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
KR100882108B1 (ko) * 2008-06-02 2009-02-06 삼성전기주식회사 칩 부품의 제조방법
EP2314443B1 (en) 2009-10-23 2014-04-23 Iveco Magirus Ag Method for the manufacture of an anti-slippery running surface in a structure of vehicle bodywork
IL211532A0 (en) 2010-03-05 2011-06-30 Rohm & Haas Elect Mat Methods of forming photolithographic patterns
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP5926890B2 (ja) * 2011-03-04 2016-05-25 オリンパス株式会社 配線板、配線板の製造方法、および撮像装置
EP2565913B1 (en) * 2011-06-22 2019-03-20 Huawei Device Co., Ltd. Method for encapsulating of a semiconductor
US9105500B2 (en) * 2012-07-13 2015-08-11 International Business Machines Corporation Non-hermetic sealed multi-chip module package
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US9165876B2 (en) * 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and methods for forming the same
JP6017492B2 (ja) 2014-04-24 2016-11-02 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
JP5944445B2 (ja) 2014-07-18 2016-07-05 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
US10283466B2 (en) * 2016-05-31 2019-05-07 Semiconductor Components Industries, Llc Polymer resin and compression mold chip scale package
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
US10833024B2 (en) 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
JP2018125460A (ja) * 2017-02-02 2018-08-09 株式会社ジェイテクト 半導体装置
US20190214328A1 (en) * 2018-01-10 2019-07-11 Feras Eid Stacked die architectures with improved thermal management
KR20240017263A (ko) * 2022-07-29 2024-02-07 주식회사 엘엑스세미콘 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147466A (ja) * 1993-11-24 1995-06-06 Fujitsu Ltd 電子部品ユニット及びその製造方法
JPH10303363A (ja) * 1997-04-30 1998-11-13 Sony Corp 電子部品及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
JPH0458551A (ja) * 1990-06-28 1992-02-25 Nec Corp マルチチップモジュール
JPH05109952A (ja) * 1991-10-15 1993-04-30 Fujitsu Ltd 半導体モジユール
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
EP0751561A4 (en) * 1994-03-18 1997-05-07 Hitachi Chemical Co Ltd PROCESS FOR MANUFACTURING SEMICONDUCTOR PACKAGES AND SEMICONDUCTOR PACKAGES
JPH088354A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd 半導体装置およびその製法
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
JPH0982882A (ja) * 1995-09-20 1997-03-28 Nec Corp マルチチップモジュール
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
US5877552A (en) * 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
JP3058266B2 (ja) * 1997-11-19 2000-07-04 日本電気株式会社 半導体集積回路装置及びその半導体ベアチップ実装方法
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147466A (ja) * 1993-11-24 1995-06-06 Fujitsu Ltd 電子部品ユニット及びその製造方法
JPH10303363A (ja) * 1997-04-30 1998-11-13 Sony Corp 電子部品及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1198005A4 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP2007287820A (ja) * 2006-04-14 2007-11-01 Renesas Technology Corp 電子装置及びその製造方法
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
JP2009224582A (ja) * 2008-03-17 2009-10-01 Rohm Co Ltd モジュールパッケージ
JP2010157672A (ja) * 2009-01-05 2010-07-15 Nanya Sci & Technol Co Ltd 保護バーを有する半導体パッケージ構造
JP2010164005A (ja) * 2009-01-16 2010-07-29 Denso Corp グロープラグ通電制御装置
JP2011192747A (ja) * 2010-03-12 2011-09-29 Nitto Shinko Kk 半導体モジュールの製造方法
JP2010161425A (ja) * 2010-04-26 2010-07-22 Panasonic Corp モジュールの製造方法と、その製造設備
JP2012069783A (ja) * 2010-09-24 2012-04-05 Yokohama Rubber Co Ltd:The 熱伝導性シリコーン組成物およびこれを用いる実装基板
JP2015076542A (ja) * 2013-10-10 2015-04-20 信越化学工業株式会社 ウエハの封止方法及びウエハレベル封止用樹脂組成物
JP2018101768A (ja) * 2016-12-16 2018-06-28 東洋インキＳｃホールディングス株式会社 複合部材
JP7077526B2 (ja) 2016-12-16 2022-05-31 東洋インキＳｃホールディングス株式会社 複合部材

Also Published As

Publication number Publication date
EP1198005A1 (en) 2002-04-17
US6627997B1 (en) 2003-09-30
MY127921A (en) 2006-12-29
EP1198005A4 (en) 2004-11-24
JP4078033B2 (ja) 2008-04-23
TW463334B (en) 2001-11-11
KR20010090354A (ko) 2001-10-18

Similar Documents

Publication Publication Date Title
JP4078033B2 (ja) 半導体モジュールの実装方法
US6784541B2 (en) Semiconductor module and mounting method for same
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
JP3392590B2 (ja) チップ・キャリア・モジュール及びその生成方法
US6081997A (en) System and method for packaging an integrated circuit using encapsulant injection
EP1134804B1 (en) Thermally enhanced semiconductor carrier
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP4705748B2 (ja) 半導体装置の製造方法
US20090108429A1 (en) Flip Chip Packages with Spacers Separating Heat Sinks and Substrates
US20060272150A1 (en) Module and method for fabricating the same
US7061103B2 (en) Chip package structure
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2017045995A (ja) 電子部品装置の製造方法及び電子部品装置
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
KR20040030659A (ko) 칩 리드 프레임
JP2004327556A (ja) 半導体装置及びその製造方法
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
TWI332694B (en) Chip package structure and process for fabricating the same
JPH0832183A (ja) 半導体素子パッケージ
JP3406073B2 (ja) 樹脂封止型半導体装置
JP3539528B2 (ja) 半導体装置およびその製造方法
KR20080025649A (ko) 반도체 다이 패키지 및 그 제조 방법과, 반도체 다이패키지로부터의 열 발산 방법
JP2003197680A (ja) 半導体装置の製造方法
TW565898B (en) Method for producing a package for semiconductor chips

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 09463431

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1999910728

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020007003149

Country of ref document: KR

AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 608440

Kind code of ref document: A

Format of ref document f/p: F

WWP Wipo information: published in national office

Ref document number: 1020007003149

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1999910728

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020007003149

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1999910728

Country of ref document: EP