WO2000045367A1 - Dispositif d'affichage d'images - Google Patents

Dispositif d'affichage d'images Download PDF

Info

Publication number
WO2000045367A1
WO2000045367A1 PCT/JP2000/000432 JP0000432W WO0045367A1 WO 2000045367 A1 WO2000045367 A1 WO 2000045367A1 JP 0000432 W JP0000432 W JP 0000432W WO 0045367 A1 WO0045367 A1 WO 0045367A1
Authority
WO
WIPO (PCT)
Prior art keywords
horizontal
correction
correction data
memory
input
Prior art date
Application number
PCT/JP2000/000432
Other languages
English (en)
French (fr)
Inventor
Hiroaki Satou
Tetsuro Shiota
Hiroshi Miyai
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to DE60009395T priority Critical patent/DE60009395T2/de
Priority to US09/646,632 priority patent/US6570611B1/en
Priority to CA002326333A priority patent/CA2326333C/en
Priority to EP00901947A priority patent/EP1067507B1/en
Publication of WO2000045367A1 publication Critical patent/WO2000045367A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Definitions

  • the present invention relates to an image display device capable of improving the uniformity of luminance and chromaticity on a display screen.
  • a video signal input from a video input terminal 1 is converted by a signal processing circuit 2 into R, G, and B primary color video signals.
  • the input video signal is also input to the sync separation circuit 8, where the horizontal sync signal and the vertical sync signal are separated.
  • the separated horizontal synchronization signal is input to the phase synchronization circuit 9, and the phase synchronization circuit 9 generates a clock phase-synchronized with the horizontal synchronization signal.
  • the clock and the vertical synchronizing signal are input to the address counter 65, and the correction data recorded in the memory 64 is read out based on the calculated address data.
  • This correction data is converted into an analog value by a DA conversion circuit 62, and an image display device, for example, a liquid crystal panel is driven by a video signal obtained by adding the analog correction value to an input video signal using an addition circuit 61. I do.
  • the following steps are performed to record the correction data in the memory 64.
  • a video signal of a certain level is input to the image display device, and this video is displayed on the screen.
  • the brightness level is measured by the imaging camera for each area where the display screen is appropriately divided, and is stored in the memory 64 as the DC difference data from the target brightness level—the brightness correction data. .
  • the memory 164 in which the correction data is recorded is incorporated in the brightness correction circuit of the image display device.
  • the reading of the correction data is performed by calculating the address of the memory corresponding to the display area divided at the time of luminance measurement from the horizontal and vertical synchronization signals of the input signal. As described above, the uniformity defect on the display screen is corrected.
  • a basic configuration of an image display device includes: a first look-up table memory for correcting a gamma curve of an input video signal and correcting a gradation of a display image; A second look-up table memory for generating uniformity correction data on the screen, a position information generating unit for generating uniformity correction data corresponding to a screen position, A uniformity correction data generating unit for synthesizing correction data respectively output from the look-up table memory and the position information generating unit; and a video signal after gradation correction read from the first look-up table memory.
  • An arithmetic processing circuit for performing correction using the uniformity correction data output from the correction data creation unit, wherein the display image uniformity correction is performed over all gradations.
  • the position information generating unit includes: a first memory that holds horizontal uniformity correction data of a display image; a second memory that holds vertical uniformity correction data; A configuration including: a timing generation circuit that generates an address to be input to the memory; and a calculation unit that calculates position information of uniformity correction data from an output of the first memory and an output of the second memory. It is desirable to do. As a result, one memory capacity can be reduced, and both high accuracy and low cost can be achieved.
  • a first memory for holding horizontal uniformity correction data of a display image and a second memory for holding vertical uniformity correction data are provided.
  • a calculation unit for calculating the position information of the uniformity correction data from the data is provided.
  • the image display device having the above-described basic configuration is modified as follows. You can also. That is, a correction position setting input unit, a CPU that binarizes horizontal and vertical position information based on an input from the correction position setting input unit, and the binarized position information is written and held by the CPU.
  • the image processing apparatus further includes a correction position setting unit configured to include a horizontal and vertical position setting unit and configured to set a uniformity correction position.
  • the position information generation unit includes a timing generation circuit that generates an address corresponding to a horizontal and vertical position of an image, and the horizontal and vertical address signals each having one input.
  • a configuration is provided that includes two function operation units that calculate the set values as the other inputs, respectively, and an operation unit that calculates the position information of the uniformity correction data from the outputs of the two function operation units.
  • a correction amount interpolation calculation unit including an interpolation calculation unit and an addition calculation unit is provided at a stage subsequent to the second look-up memory, and uniformity correction data is interpolated by the correction amount interpolation calculation unit. It can be configured to output correction data.
  • the interpolation calculation reduces the memory and makes it possible to easily perform the uniformity correction adjustment in the gradation direction.
  • the image display device having the above basic configuration can be further modified as follows. That is, a correction position setting input unit, a CPU that binarizes horizontal and vertical position information based on an input from the correction position setting input unit, and the binarized position information is written and held by the CPU.
  • the image processing apparatus further includes a correction position setting unit configured to set a uniformity correction position, the correction position setting unit including a plurality of horizontal and vertical position setting units.
  • the position information generating section is provided with a tie for generating addresses corresponding to the horizontal and vertical positions of the image.
  • a timing generating circuit two function operation units each of which receives the horizontal and vertical address signals as one input; and calculates a setting value of the horizontal and vertical position setting unit as the other input; and the two functions.
  • a calculation unit for calculating position information of the uniformity correction data from an output of the calculation unit.
  • the horizontal and vertical position setting switching means switches the horizontal position setting for performing the uniformity correction at the vertical address timing and the vertical position setting at the horizontal address timing.
  • FIG. 1 is a block diagram illustrating a configuration of an image display device according to Embodiment 1 of the present invention
  • FIG. 2 is a block diagram illustrating a configuration of an image display device according to Embodiment 2 of the present invention
  • FIG. FIG. 4 is a block diagram illustrating a configuration of an image display device according to Embodiment 3 of the present invention
  • FIG. 4 is a block diagram illustrating a configuration of the image display device according to Embodiment 4 of the present invention
  • FIG. 5 is an operation of the image display device of FIG.
  • FIG. 6 is a block diagram showing a configuration of an image display device according to a fifth embodiment of the present invention.
  • FIG. 7 is an operation explanatory diagram of the image display device of FIG. 6, and FIG. FIG.
  • FIG. 9 is a block diagram showing the configuration of the image display device
  • FIG. 9 is an operation explanatory diagram of the image display device of FIG. 8
  • FIG. 10 is a block diagram showing the configuration of the conventional image display device.
  • FIG. 1 is a block diagram showing a configuration of the image display device according to the first embodiment.
  • a video signal input from a video input terminal 1 is converted by a signal processing circuit 2 into R, G, and B primary color video signals.
  • the input video signal is also input to the sync separation circuit 8, where the horizontal sync signal and the vertical sync signal are separated.
  • the separated horizontal synchronizing signal is input to the phase synchronizing circuit 9, and the phase synchronizing circuit 9 generates a horizontal synchronizing clock phase-synchronized with the horizontal synchronizing signal of the input video signal.
  • the position information generator 1OA includes a timing generator 11 and a memory 12.
  • the timing generation circuit 11 receives the horizontal synchronization signal, the vertical synchronization signal, and the horizontal synchronization clock to generate addresses corresponding to blocks in which the display area is divided in a grid pattern.
  • the memory 112 stores in advance R, G, and B correction data corresponding to each area obtained by dividing the display area horizontally and vertically in a grid pattern. Therefore, by inputting the address corresponding to the divided area from the timing generation circuit 11 to the memory 12, the correction data of R, G, and B corresponding to each divided area is read out.
  • the read correction data is input to the correction data creation unit 6.
  • the R, G, and B video signals output from the signal processing circuit 2 are digitized by an A / D conversion circuit 3, and are converted into a first lookup table memory 4 for gradation correction and a second lookup table memory for uniformity correction. Each of them is inputted to the second look-up table memory 15.
  • the first look-up table memory 14 stores data for correcting the transmission gamma curve and the gamma force of the display device with respect to the input video signal and enabling the desired gradation expression. . This data was obtained by preliminarily capturing the R, G, and B gamma curves and chromaticity using a colorimeter and calculating the gradation correction data from the data. As a result, the gradation-corrected video signal is calculated.
  • the second look-up table 5 stores data for reversely correcting the uniformity unevenness for each gradation. This data was also calculated from the data of the uniformity unevenness on the display screen for each of the R, G, and B gradations by using the color difference colorimeter. As a result, uniformity correction data corresponding to the level of the input video signal is generated, and this data is input to the correction data creation unit 6.
  • the correction data generator 6 corrects the correction data corresponding to the uniformity of the location on the display screen output from the position information generator 1 OA and the level of the video signal output from the second look-up table memory 15.
  • the correction data corresponding to the uniformity irregularity is synthesized by using the first multiplier 19. By controlling the amount of correction for each divided area of the display screen according to the level of the input signal using the synthesized output, it is possible to significantly reduce the unevenness of uniformity due to the variation of the gamma curve for each pixel. Become.
  • a multiplier is used for the correction data creating unit 6, but an adder may be used.
  • the correction data subjected to the arithmetic processing in this way is input to the arithmetic processing circuit 7, and the multiplication with the output of the first lookup memory 14 is performed by the second multiplier 18.
  • the uniformity of the video signal whose gradation has been corrected by the first lookup memory 4 is corrected, and this output signal is output from the video signal output terminal 20.
  • the output video signal is obtained by performing both the gradation correction and the uniformity correction on the display screen corresponding to the gradation.
  • a multiplier is used for the arithmetic processing circuit 7, but an adder may be used.
  • FIG. 2 is a block diagram showing a configuration of the image display device according to the second embodiment.
  • the same elements as those in the embodiment shown in FIG. 1 are denoted by the same reference numerals, and perform the same operations.
  • the embodiment of FIG. 2 is different from the embodiment of FIG. 1 in the configuration of the position information generating unit 10B.
  • the position information generator 10 B includes a timing generator 11, a first memory 13 for storing horizontal correction data, a second memory 14 for storing vertical correction data, and an arithmetic operation. It consists of 16 parts.
  • the timing generation circuit 11 receives the vertical synchronization signal, the horizontal synchronization signal, and the horizontal synchronization clock synchronized with the horizontal synchronization signal, thereby generating an address corresponding to a block in which the display area is divided into a horizontal and vertical grid pattern. appear. Therefore, by inputting the address corresponding to this divided area from the timing generation circuit 11 to the first memory 13 and the second memory 114, the correction of R, G, B corresponding to each divided area is performed. Each day is read. Furthermore, the horizontal correction data read from the first memory 13 and the vertical correction data read from the second memory 14 are stored in the respective operation units 16. Is entered.
  • the correction data in the horizontal direction and the correction data in the vertical direction are multiplied by a third multiplier 17 constituting the operation unit 16 and output to the correction data creation unit 6.
  • a multiplier is used for the arithmetic unit 16, but an adder may be used.
  • Correction of uniformity requires a sufficient amount of data depending on the resolution, and has the problem of increasing the amount of memory and leading to cost increases.
  • the capacity of the memory 12 in the first embodiment is the product of the amounts of correction data in the horizontal and vertical directions, and a large-capacity memory is required. Therefore, as in the present embodiment, the horizontal correction data and the vertical correction data are read from separate memories and operated to obtain the total capacity of the first and second memories 13 and 14. Is the sum of the correction data amounts in the horizontal and vertical directions, so that the amount of memory can be reduced, and the cost can be reduced while maintaining the performance.
  • the R, G, and B video signals output from the signal processing circuit 2 are digitized, and a first look-up table memory 4 for gradation correction and a second look-up table memory 5 for uniformity correction 5 Respectively.
  • the video signal whose gradation has been corrected using the first lookup table is output to the arithmetic processing circuit 7.
  • the uniformity correction data corresponding to the level of the video signal output from the second look-up table memory 5 is input to the correction data generator 6.
  • the correction data generator 6 uses the first multiplier 19 to generate correction data corresponding to the uniformity of the location on the display screen, which is output from the position information generator 10B, and The correction data corresponding to the uniformity unevenness due to the level of the video signal output from the lookup table memory 5 is synthesized. As a result, it is possible to control the correction amount for each divided region of the display screen according to the level of the input signal, and to greatly reduce the uniformity unevenness due to the variation of the gamma curve for each pixel.
  • the correction data creation unit uses a multiplier, but may be an adder.
  • the corrected data processed in this manner is input to the arithmetic processing circuit 7 and multiplied by the output of the first look-up memory 4 by the second multiplier 18.
  • This output signal is output from the video signal output terminal 20.
  • the output video signal is obtained by performing both the gradation correction and the uniformity correction on the display screen corresponding to the gradation.
  • a multiplier is used for the arithmetic processing circuit 7, but an adder may be used.
  • FIG. 3 is a block diagram showing a configuration of the image display device according to the third embodiment.
  • the same elements as those in the embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and perform the same operation.
  • the embodiment of FIG. 3 is different from the embodiment of FIG. 2 in the configuration of the position information generating unit 10C.
  • the position information generating unit 10C is characterized in that a mouth-to-pass fill unit 15 is inserted between the first memory 13 and the calculating unit 16.
  • the horizontal correction data read by the first memory 13 is input to the low-pass filter 15 and is input to the arithmetic unit 16.
  • Correction of uniformity requires a sufficient amount of data in accordance with the resolution, and has the problem of increasing the amount of memory and increasing the cost.
  • a simple low-pass filter 15 in the horizontal direction alone, and by reading out the vertical correction data and the horizontal correction data from separate memories and calculating them, the amount of memory can be reduced. It is possible and cost reduction becomes possible.
  • FIG. 4 is a block diagram showing the configuration of the image display device according to the fourth embodiment.
  • the same elements as those in the embodiment shown in FIG. 1 are denoted by the same reference numerals, and perform the same operations.
  • FIG. 4 differs from the embodiments of FIGS. 1 to 3 in that the configuration of the position information generating unit 10D and the correction position setting unit 27A are provided.
  • the correction position setting section 27 A includes a correction position setting input section 26, a CPU 25, a horizontal position setting section 23, and a vertical position setting section 24.
  • the operation will be described with reference to FIG. Figure 5 (a) shows the display image divided into grids. If there is color unevenness in the upper left part of the image as shown in the figure, the position is input from the correction position setting input unit 26 such as a sunset panel.
  • the CPU 25 binarizes and writes the position information to the horizontal and vertical position setting units 23 and 24 based on the position information.
  • the horizontal position setting section Binary data “00” is written to 23, and binary data “01” is written and held in the vertical position setting unit 24.
  • the position information generation unit 10D includes a timing generation circuit 11 and function operation circuits 21 and 22, and an operation unit 16.
  • the horizontal and vertical address signals generated by the timing generation circuit 11 and the binary data held in the horizontal and vertical position setting sections 23 and 24 are input to the function operation circuits 21 and 22. And vertical uniformity correction data are calculated and output.
  • the function operation circuits 21 and 22 include a comparison circuit 28, an operation circuit 29 including a plurality of multiplication circuits, an addition circuit 30, and an output control circuit 31. You. The operation will be described below.
  • the lower bits of the address signal are input to the arithmetic circuit 29, and the result is added by the adder 30.
  • Output sigma a- X of the adder circuit i::! Up ⁇ n an integer, X: 7 dress signal lower bits Bok value), and by selecting the coefficients a ⁇ , position a desired correction waveform It can be represented by a function.
  • the waveform changes periodically in the horizontal and vertical directions.
  • the upper two bits of the address signal and the two bits of the position setting data are input to the comparison circuit 28.
  • the output control circuit 31 outputs the operation result of the operation circuit 29.
  • the operation result is output during the period 52 in FIG. 5 (a) in the horizontal direction
  • the period 50 in the vertical direction of FIG. 5 (a) Outputs the result of the operation.
  • Waveforms 40 and 41 in FIG. 5A show the upper two bits in the vertical address signal
  • waveforms 42 and 43 show the upper two bits in the horizontal address signal.
  • the input of the comparison circuit 28 has been described as two bits, but may be three bits or more.
  • the horizontal and vertical directions from the function operation circuits 21 and 22 are obtained.
  • the correction data is output and input to the operation unit 16.
  • the horizontal correction data and the vertical correction data are multiplied by a third multiplier 17 and output to the correction data generator 6.
  • the multiplier 17 is used for the arithmetic unit 16, but an adder may be used.
  • the process of performing the uniformity correction using the position information output of the arithmetic unit 16 is the same as that of the first embodiment.
  • the video signal output from the video signal output terminal 20 is subjected to gradation correction and gradation Thus, the uniformity correction on the display screen corresponding to is realized.
  • the correction is performed using the intersection of the grids shown in FIG. 5 (a) as a representative point.
  • the shape of the correction function generated at each intersection is the same regardless of the position. Therefore, the circuit scale of the function operation circuits 21 and 22 and the horizontal and vertical position setting units 23 and 24 may be small.
  • FIG. 6 is a block diagram showing a configuration of the image display device according to the fifth embodiment.
  • the same elements as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and perform the same operations.
  • FIG. 6 and the embodiments in FIGS. 1 to 4 are different from the embodiment in FIG. 6 in that the second lookup table 5 is followed by a correction amount interpolation calculation unit 3 composed of an interpolation calculation unit 33 and an addition circuit unit 34. 2 in that they are arranged.
  • the configuration and operation of the position information generation unit 10 are the same as those in the first embodiment, and the horizontal and vertical position information is output as data and input to the correction data creation unit 6. .
  • the first look-up table 4 stores tone correction data that enables a desired tone expression as in the first embodiment, and stores the tone-corrected video signal data in the arithmetic processing circuit 7. Output to
  • the following operation is performed to create data to be stored in the second lookup table 5.
  • RGB signals are input at the same input level (so-called all white signal), digitized by A / D conversion circuit 3, first look-up table 4 for gradation correction, and second look-up table for uniformity correction To look-up table 5 of.
  • the upper bits of the video signal are input to the second lookup table 5.
  • the lower bits of the signal are input to the interpolation calculator 33, and the video signal level is adjusted so that the lower bits of the signal become zero. Therefore, no output is output from the interpolation calculation unit 33. If data having no uniformity correction amount is stored in advance in the second look-up table 5, there is no uniformity correction data input to the correction data creation unit 6, and the arithmetic processing circuit 7 is output stored de Isseki the first look-up table 4, the storage of movies image output terminal 2 0 c then the second is uniformity correction is output image is not performed from the look-up table 5 Change the data over time to find the correction amount that improves the uniformity.
  • the relationship between the gradation and the correction amount is obtained as shown in FIG. 7 (a), and this is stored in the second look-up table 5 and stored.
  • the lower bits of the signal are input to the interpolation calculator 33, and the interpolation calculation is performed between the correction amounts of the two gradations obtained as shown in FIG. 7 (a).
  • the interpolation operation either a method of linear interpolation by linear function approximation or a method of constructing a non-recursive filter and calculating from the correction amount of 3 or more gradations is used.
  • the output of the interpolation operation unit 33 and the data stored in the second lookup table 5 are added by the adder circuit 34, and as a result, an interpolated correction data as shown in FIG. Input to the data creation unit 6.
  • FIG. 8 is a block diagram showing a configuration of the image display device according to the sixth embodiment. Note that the same elements as those in the embodiment shown in FIGS. 1 and 4 are denoted by the same reference numerals, and perform the same operations.
  • a correction position setting unit 27B is used instead of the correction position setting unit 27A in the embodiment of FIG.
  • the correction position setting section 27B is composed of a correction position setting input section 26, a CPU 23, a horizontal position setting section 23, a vertical position setting section 24, and a setting switching circuit 35, 36.
  • a plurality of (h) horizontal positions can be set in the horizontal position setting section 23, and a plurality (k) of vertical positions can be set in the vertical position setting section 24. .
  • the correction position setting input unit 26 is a means such as a touch panel corresponding to the position of the image.
  • Information on the position to be corrected is input to CPU 25 through the correction position setting input section 26.
  • the CPU 25 inputs and holds a plurality of position data corresponding to the horizontal and vertical position addresses of the image to the horizontal and vertical position setting units 23 and 24.
  • the upper bits of the vertical address are input to the setting switching circuit 35, and horizontal position settings 1 to h are sequentially selected and output according to the timing of the address signal.
  • the horizontal position setting of the horizontal period 52 is output at the timing of the vertical period 50
  • the horizontal position setting of the horizontal period 53 is output at the timing of the vertical period 51.
  • the CPU 25 sets the horizontal position setting section 23 so that it can be performed.
  • the CPU 25 is set so that the vertical position of the vertical period 50 can be output at the timing of the horizontal period 52 and the vertical position of the vertical period 53 can be output at the timing of the horizontal period 51.
  • Set the position setting part 24 is set so that the vertical position of the vertical period 50 can be output at the timing of the horizontal period 52 and the vertical position of the vertical period 53 can be output at the timing of the horizontal period 51.
  • the setting changeover circuits 35, 36 The position information is sent to the function operation units 21 and 22, respectively.
  • the operations after the function operation unit are the same as those in the fourth embodiment, and uniformity correction of a plurality of color unevenness regions shown in FIG. 9 can be performed.
  • Cost reduction is possible with a circuit configuration that reduces memory capacity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Image Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Description

明 細 書 画像表示装置 技術分野
本発明は、 表示画面上の輝度、 色度の均一性を改善することのできる 画像表示装置に関するものである。 背景技術
近年の表示画面の大型化に伴い、 従来の C R T方式の直視テレビに加 え、 C R Tプロジェクター、 液晶プロジェクター、 プラズマディスプレイ 等の様々な表示デバイスが市場に参入している。 これらの画像表示装置 において、 用途に応じて高度の輝度、 色度の画面均一性が求められてい る。 ここでは、 液晶プロジェクターを例に説明する。 表示領域の大型化 に伴い、 装置を構成する光源、 光学系および画像表示素子である液晶の 特性のばらつきが原因となる画面上の輝度ムラ、 色ムラの均一性不良が 問題となっている。 従って、 前記要因の重ね合わせによる均一性不良を 補正する回路を画像表示装置に組み込むことが必要となってきている。 その一例として、 特開昭 6 1 - 2 4 3 4 9 5号公報に記載の技術があげ られる。 その従来例の構成を、 図 1 0に示す画像表示装置のブロック図 を参照して説明する。
図 1 0において、映像入力端子 1より入力された映像信号は、信号処 理回路 2によって R、 G、 Bの原色映像信号に変換される。 一方入力映 像信号は、 同期分離回路 8にも入力され、 水平同期信号及び垂直同期信 号が分離される。 分離された水平同期信号は、 位相同期回路 9に入力さ れ、 位相同期回路 9は、 水平同期信号に位相同期したクロックを発生す る。 クロックと垂直同期信号はアドレスカウン夕 6 5に入力され、 算出 されたアドレスデータに基づきメモリ 6 4に記録された補正デ一夕が読 み出される。 この補正データを D _ A変換回路 6 2でアナログ値に変換 し、 このアナログ補正値を加算回路 6 1を用いて入力映像信号に加算し た映像信号により、 画像表示装置、 例えば液晶パネルを駆動する。
メモリ 6 4に補正データを記録するために、 以下の工程が行われる。 まず画像表示装置に一定レベルの映像信号を入力し、 スクリーンにこの 映像を表示する。 次に表示画面を適当に分割した領域毎に、 その輝度レ ベルを撮像カメラで測定し、 目標としている輝度レベルとの直流差分デ —夕を輝度補正デ一夕として、 メモリー 6 4に記録する。 補正デ一夕が 記録されたメモリ一 6 4は、 画像表示装置の輝度補正回路に組み込まれ る。 この補正データの読み出しは、 入力信号の水平、 垂直同期信号から 輝度測定時に分割された表示領域に対応するメモリ一のァドレスを算出 することにより行われる。 以上のようにして、 表示画面上の均一性不良 が補正される。
しかしながら、 補正データの基となる輝度測定が一定の輝度レベルで 行われているため、 低輝度 （黒レベル近辺） の映像信号入力から高輝度 (白レベル近辺） の映像信号入力までの全領域に渡り輝度および色ムラ が補正されているとは必ずしも言えない。 発明の開示
上記課題を解決するために、 本発明の画像表示装置の基本構成は、 入 力映像信号のガンマカーブを補正し、 表示画像の階調補正を行う第一の ルックアツプテーブルメモリーと、 階調毎に画面上の均一性補正デ一夕 を発生する第二のルックアップテーブルメモリーと、 画面位置に対応し た均一性補正データを発生する位置情報発生部と、 前記第二のルックァ ップテーブルメモリー及び前記位置情報発生部からそれぞれ出力される 補正データを合成する均一性補正データ作成部と、 前記第一のルックァ ップテーブルメモリーから読み出された階調補正後の映像信号を前記補 正データ作成部から出力される均一性補正データを用いて補正を行う演 算処理回路とを備え、 表示画像の均一性補正を全階調にわたり行うこと を特徴とする。
上記構成により、 入力映像信号の階調毎に画像表示位置に応じた均一 性の補正が可能であり、 映像信号の階調補正と同時に、 低輝度 （黒レベ ル近辺） の映像信号入力から高輝度 （白レベル近辺） の映像信号入力ま での全領域に渡り、 輝度および色ムラの無い画像表示が可能となる。 上記基本構成において、 前記位置情報発生部を、 表示映像の水平方向 の均一性補正デ一夕を保持する第一のメモリーと、 垂直方向の均一性補 正データを保持する第二のメモリーと、 前記メモリ一に入力するァドレ スを発生するタイミング発生回路と、 前記第一のメモリーの出力と前記 第二のメモリーの出力から均一性補正データの位置情報を算出する演算 部とを備えた構成とすることが望ましい。 それにより、 メモリ一容量の 削減を可能とし、 高精度と低価格を両立することが可能となる。
また、 前記位置情報発生部の他の例として、 表示映像の水平方向の均 一性補正データを保持する第一のメモリーと、 垂直方向の均一性補正デ 一夕を保持する第二のメモリ一と、 前記メモリ一に入力するアドレスを 発生するタイミング発生回路と、 前記第一のメモリーからの出力を平滑 化する口一パスフィルターと、 前記口一パスフィルターの出力と前記第 二のメモリーの出力から均一性補正データの位置情報を算出する演算部 を備えた構成とすることができる。 それにより、 メモリー容量の削減を 可能とし、 更に安価に構成することが可能である。
さらに、 上記基本構成の画像表示装置を、 以下のように変形して構成 することもできる。 すなわち、 補正位置設定入力手段と、 前記補正位置 設定入力手段からの入力に基づき水平及び垂直の位置情報を 2値化する C P Uと、 前記 C P Uにより前記 2値化した位置情報が書き込まれ保持 される水平及び垂直位置設定部とを含んで構成された、 均一性補正位置 を設定する補正位置設定部を更に備える。 併せて、 前記位置情報発生部 を、 映像の水平及び垂直位置に相当するァドレスを発生するタイミング 発生回路と、 前記水平及び垂直アドレス信号を各々一方の入力とし、 前 記水平及び垂直位置設定部の設定値を各々他方の入力として演算する 2 個の関数演算部と、 前記 2個の関数演算部の出力から均一性補正データ の位置情報を算出する演算部とを備えた構成とする。 この構成により、 メモリ一削減を可能としコスト低減となると共に、 均一性補正位置を設 定する補正位置設定部により、 補正位置の簡単な設定による均一性調整 が可能となる。
上記基本構成において、 前記第二のルックアツプテ一ブルメモリーの 後段に、 補間演算部及び加算演算部により構成された補正量補間演算部 を設け、 前記補正量補間演算部により均一性補正データを補間した補正 データを出力するように構成することができる。 補間演算により、 メモ リの削減を行うと共に、 階調方向の均一性補正調整を簡単に行うことが 可能となる。
上記基本構成の画像表示装置は、 さらに、 以下のように変形して構成 することもできる。 すなわち、 補正位置設定入力手段と、 前記補正位置 設定入力手段からの入力に基づき水平及び垂直の位置情報を 2値化する C P Uと、 前記 C P Uにより前記 2値化した位置情報が書き込まれ保持 される複数の水平及び垂直位置設定部とを含んで構成された、 均一性補 正位置を設定する補正位置設定部を更に備える。 併せて、 前記位置情報 発生部を、 映像の水平及び垂直位置に相当するァドレスを発生するタイ ミング発生回路と、 前記水平及び垂直ァドレス信号を各々一方の入力と し、 前記水平及び垂直位置設定部の設定値を各々他方の入力として演算 する 2個の関数演算部と、 前記 2個の関数演算部の出力から均一性補正 データの位置情報を算出する演算部とを備えた構成とする。 前記水平及 び垂直位置設定切替手段により、 均一性補正を行う水平位置設定を垂直 アドレス夕イミングで、 垂直位置設定を水平ァドレスタイミングで切り 替える。
このように、 均一性補正を行う水平位置設定を垂直ァドレスタイミン グ、 垂直位置設定を水平ァドレスタイミングでそれぞれ切り替えること により、 複数点の均一性補正が可能となる。 図面の簡単な説明
図 1は本発明の実施の形態 1における画像表示装置の構成を示すプロ ック図、 図 2は本発明の実施の形態 2における画像表示装置の構成を示 すブロック図、 図 3は本発明の実施の形態 3における画像表示装置の構 成を示すブロック図、 図 4は本発明の実施の形態 4における画像表示装 置の構成を示すブロック図、 図 5は図 4の画像表示装置の動作説明図、 図 6は本発明の実施の形態 5における画像表示装置の構成を示すブロッ ク図、 図 7は図 6の画像表示装置の動作説明図、 図 8は本発明の実施の 形態 6における画像表示装置の構成を示すブロック図、 図 9は図 8の画 像表示装置の動作説明図、 図 1 0は従来の画像表示装置の構成を示すブ ロック図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態について、 図面を参照して説明する。 . (実施の形態 1 ) 図 1は実施の形態 1における画像表示装置の構成を示すプロック図で ある。 図 1において、 映像入力端子 1より入力された映像信号は、 信号 処理回路 2によって R、 G、 Bの原色映像信号に変換される。 一方入力 映像信号は、 同期分離回路 8にも入力されて、 水平同期信号及び垂直同 期信号が分離される。 分離された水平同期信号は、 位相同期回路 9に入 力され、 位相同期回路 9は、 入力映像信号の水平同期信号に位相同期し た水平同期クロックを発生する。
位置情報発生部 1 O Aは、 タイミング発生回路 1 1と、 メモリー 1 2 から構成される。 タイミング発生回路 1 1は、 水平同期信号、 垂直同期 信号、 水平同期クロックが入力されることにより、 表示領域を碁盤目状 に分割したブロックに対応したァドレスを発生する。メモリ一 1 2には、 表示領域を水平、 垂直に碁盤目状に分割した各々の領域に対応する R、 G、 Bの補正データがあらかじめ格納されている。 従ってタイミング発 生回路 1 1からこの分割領域に対応するアドレスをメモリー 1 2に入力 することにより、 各分割領域に対応する R、 G、 Bの補正デ一夕がそれ ぞれ読み出される。 読み出された補正データは、 補正データ作成部 6に 入力される。
また信号処理回路 2から出力される R、 G、 Bの映像信号は、 A— D 変換回路 3によりデジタル化され、 階調補正用の第一のルツクアツプテ 一ブルメモリー 4と均一性補正用の第二のルックアップテーブルメモリ 一 5に各々入力される。 第一のルックアップテーブルメモリ一 4には、 入力映像信号に対して伝送ガンマカーブや表示デバイスのガンマ力一ブ を補正し、所望の階調表現を可能とするようなデータが格納されている。 このデータは、 あらかじめ色彩色差計で R、 G、 Bのガンマカーブ、 色 度を取り込み、 そのデ一夕から階調補正データを演算処理することによ り得られたものである。 それにより、 階調補正された映像信号が演算処 理回路 7に出力される。 また第二のルックアップテーブル 5には、 均一 性ムラを階調毎に逆補正するようなデータが格納されている。 このデ一 夕も、 あらかじ色彩色差計で R、 G、 Bの階調毎の表示画面上の均一性 ムラのデータをとりこみ、 これらのデ一夕から算出されたものである。 これにより、入力映像信号のレベルに応じた均一性補正データを発生し、 このデータが補正データ作成部 6に入力される。
補正データ作成部 6では、 位置情報発生部 1 O Aから出力される表示 画面上の場所の均一性ムラに対応した補正データと、 第二のルックアツ プテーブルメモリ一 5から出力される映像信号のレベルによる均一性ム ラに対応した補正データを、 第一の乗算器 1 9を用いることにより合成 する。 その合成出力により、 入力信号のレベルに応じて表示画面の分割 領域毎の補正量を制御することにより、 画素毎のガンマカーブのばらつ きによる均一性ムラを、 大幅に低減することが可能となる。 上記の例で は、 補正デ一夕作成部 6には乗算器を用いているが、 加算器でもよい。 このように演算処理された補正データは演算処理回路 7に入力され、 第一のルックアップメモリ一 4の出力との乗算が、 第二の乗算器 1 8で 行うわれる。 それにより、 第一のルックアップメモリー 4で階調補正さ れた映像信号の均一性補正が行われ、 この出力信号は映像信号出力端子 2 0から出力される。 この出力される映像信号は、 階調補正と、 階調に 対応した表示画面上の均一性の補正の両方がなされたものとなる。 上記 の例では演算処理回路 7に乗算器を用いているが、 加算器を用いてもよ い。
(実施の形態 2 )
図 2は、 実施の形態 2における画像表示装置の構成を示すプロック図 である。 なお図 1に示した実施の形態における要素と同一の要素につい ては同一符号を付し、 同一の動作をするものとする。 図 2の実施の形態と図 1の実施の形態とは、 位置情報発生部 1 0 Bの 構成において相違する。 位置情報発生部 1 0 Bは、 タイミング発生回路 1 1、 水平方向の補正デ一夕を格納する第一のメモリ一 1 3、 垂直方向 の補正データを格納する第二のメモリー 1 4、 及び演算部 1 6から構成 される。
タイミング発生回路 1 1は、 垂直同期信号、 水平同期信号、 水平同期 信号に同期した水平同期クロックが入力されることにより、 表示領域を 水平、 垂直に碁盤目状に分割したブロックに対応したァドレスを発生す る。 従ってタイミング発生回路 1 1から、 この分割領域に対応するアド レスを第一のメモリー 1 3と第二のメモリ一 1 4に入力することにより、 各分割領域に対応する R、 G、 Bの補正デ一夕がそれぞれ読み出される。 さらに、 第一のメモリー 1 3で読み出された水平方向の補正デ一夕と、 第二のメモリ一 1 4から読み出された垂直方向の補正データは、 おのお の演算部 1 6に入力される。 水平方向の補正データと垂直方向の補正デ —夕は、 演算部 1 6を構成する第三の乗算器 1 7で乗算され、 補正デ一 夕作成部 6に出力される。 上記の例では演算部 1 6に乗算器を用いてい るが、 加算器を用いてもよい。
均一性の補正には、 解像度に応じて充分なデータ量が求められ、 メモ リーの量が増大しコストアツプにつながるという問題がある。 例えば実 施の形態 1におけるメモリ 1 2の容量は、 水平及び垂直方向の補正デー 夕量の積となり、 大容量メモリが必要である。 そこで、 本実施形態のよ うに、 水平方向の補正デ一夕と垂直方向の補正データを別々のメモリ一 から読み出し演算することにより、 第 1、 及び第 2メモリ 1 3、 1 4の 容量の合計は、 水平及び垂直方向の補正データ量の和となるので、 メモ リー量の削減が可能となり、 性能を保ったままコストダウンが可能とな る。 信号処理回路 2から出力される R、 G、 Bの映像信号は、 デジタル化 され、 階調補正用の第一のルックアップテーブルメモリー 4と、 均一性 補正用の第二のルックアップテーブルメモリー 5に各々入力される。 第 一のルックアップテーブルを用いて階調補正された映像信号は、 演算処 理回路 7に出力される。 また第二のルックアップテーブルメモリー 5か ら出力される、 映像信号のレベルに応じた均一性補正データは、 補正デ 一夕作成部 6に入力される。
補正データ作成部 6では、 第一の乗算器 1 9を用いることにより、 位 置情報発生部 1 0 Bから出力される、 表示画面上の場所の均一性ムラに 対応した補正データと、 第二のルックアップテーブルメモリー 5から出 力される映像信号のレベルによる均一性ムラに対応した補正データの合 成を行う。 それにより、 入力信号のレベルに応じて表示画面の分割領域 毎の補正量を制御し、 画素毎のガンマカーブのばらつきによる均一性ム ラを大幅に低減することが可能となる。 上記の例では補正デ一夕作成部 は乗算器を用いているが、 加算器でもよい。
このように演算処理された補正デ一夕は演算処理回路 7に入力され、 第一のルックアツプメモリー 4の出力との乗算が第二の乗算器 1 8で行 われる。 それにより、 第一のルックアップメモリー 4で階調補正された 映像信号の均一性補正が行われる。 この出力信号が、 映像信号出力端子 2 0から出力される。 この出力される映像信号は、 階調補正と階調に対 応した表示画面上の均一性の補正の両方がなされたものとなる。 上記の 例では演算処理回路 7に乗算器を用いているが、加算器を用いてもよい。
(実施の形態 3 )
図 3は実施の形態 3における画像表示装置の構成を示すプロック図で ある。 なお、 図 1及び図 2に示した実施の形態における要素と同一の要 素については同一符号を付し、 同一の動作をするものとする。 図 3の実施の形態と図 2の実施の形態とは、 位置情報発生部 1 0 Cの 構成において相違する。 位置情報発生部 1 0 Cは、 第一のメモリ一 1 3 と演算部 1 6の間に口一パスフィル夕一 1 5が挿入されている点が特徴 である。 第一のメモリー 1 3で読み出された水平方向の補正データは、 ローパスフィルター 1 5に入力され、 演算部 1 6に入力される。 この構 成による効果は以下の通りである。
均一性の補正には、 解像度に応じて充分なデ一夕量が求められ、 メモ リーの量が増大しコストアップにつながるという問題がある。 しかし水 平方向だけでも簡単なローパスフィルター 1 5を揷入し、 また垂直方向 の補正データと水平方向の補正デ一夕を別々のメモリ一から読み出し、 演算することにより、 メモリ一量の削減が可能となり、 コストダウンが 可能となる。
(実施の形態 4 )
図 4は実施の形態 4における画像表示装置の構成を示すプロック図で ある。 なお図 1に示した実施の形態における要素と同一要素については 同一符号を付し、 同一の動作をするものとする。
図 4の実施の形態と図 1〜 3の実施の形態とは、 位置情報発生部 1 0 Dの構成、 および補正位置設定部 2 7 Aが設けられている点において相 違する。
補正位置設定部 2 7 Aは、 補正位置設定入力部 2 6、 C P U 2 5、 水 平位置設定部 2 3 , 垂直位置設定部 2 4より構成される。 その動作を図 5を参照して説明する。 図 5 ( a ) は、 表示画像を碁盤目に分割して示 したものである。同図に示すように画像左上方部分に色むらがある場合、 夕ツチパネル等の補正位置設定入力部 2 6からその位置を入力する。 C P U 2 5はその位置情報に基づき、 水平及び垂直位置設定部 2 3、 2 4 に位置情報を 2値化して書き込む。 図 5 ( a ) の場合、 水平位置設定部 23へは 2値データ" 00"、垂直位置設定部 24へは 2値データ" 0 1 " が書き込まれ保持される。
位置情報発生部 1 0 Dは、 タイミング発生回路 1 1、 関数演算回路 2 1 , 22, 演算部 1 6により構成される。 関数演算回路 2 1、 22へは、 タイミング発生回路 1 1により発生された水平及び垂直アドレス信号、 及び水平及び垂直位置設定部 2 3、 24に保持された 2値化データが入 力され、 水平及び垂直方向の均一性補正データが演算出力される。
関数演算回路 2 1、 2 2は図 5 (b) に示すように、 比較回路 2 8、 複数の乗算回路で構成される演算回路 2 9、 加算回路 30、 出力制御回 路 3 1により構成される。 以下にその動作を説明する。 アドレス信号の 下位ビットは、 演算回路 2 9に入力され、 その結果が加算回路 3 0で加 算される。 加算回路の出力は∑ a- X ( i ： ：!〜 nまでの整数、 X ： 7 ドレス信号の下位ビッ卜の値） となり、係数 a ±を選択することにより、 所望の補正波形を位置の関数で表すことができる。
またアドレス下位ビットにより演算を行うため、 水平及び垂直方向に 周期変化する波形となる。 比較回路 2 8へは、 アドレス信号の上位 2ビ ットと位置設定データ 2ビットが入力される。 比較回路 2 8は、 入力 2 系統の値が一致した場合に A=B信号が出力され、 出力制御回路 3 1よ り演算回路 2 9の演算結果が出力される。 関数演算回路 2 1の場合、 水 平方向の図 5 (a) における 52の期間で演算結果が出力され、 関数演 算回路 2 2の場合、 垂直方向の図 5 (a) における 5 0の期間で演算結 果が出力される。 図 5 (a) の波形 40、 4 1は、 垂直アドレス信号に おける上位 2ビットを示し、 波形 42、 43は、 水平アドレス信号にお ける上位 2ビットを示す。 なお比較回路 2 8の入力は、 2ビットとして 説明したが 3ビット以上としても良い。
以上の処理により、 関数演算回路 2 1、 2 2から水平及び垂直方向の 補正データがそれぞれ出力され、 演算部 1 6に入力される。 水平方向の 補正データと垂直方向の補正データは第三の乗算器 1 7で乗算され補正 データ作成部 6に出力される。 上記構成では演算部 1 6に乗算器 1 7を 用いているが、 加算器を用いてもよい。 演算部 1 6の位置情報出力を用 いて均一性補正を行う処理については、 実施の形態 1と同様であり、 映 像信号出力端子 2 0から出力される映像信号は、 階調補正と階調に対応 した表示画面上の均一性補正が実現される。
以上の構成においては、 図 5 ( a ) に示す碁盤目の交点を代表点とし て補正が行われる。 各交点に発生する補正関数の形状は位置によらず同 一である。 従って、 関数演算回路 2 1 、 2 2、 および水平、 垂直位置設 定部 2 3、 2 4の回路規模は小さいものでよい。
(実施の形態 5 )
図 6は実施の形態 5における画像表示装置の構成を示すプロック図で ある。 なお図 1に示した実施の形態 1における要素と同一の要素につい ては同一符号を付し、 同一の動作をするものとする。
図 6の実施の形態と図 1 〜 4の実施の形態とは、 第二のルックアップ テーブル 5の後段に、 補間演算部 3 3、 加算回路部 3 4により構成され る補正量補間演算部 3 2が配置されている点において相違する。 なお、 位置情報発生部 1 0の構成及び動作は、 実施の形態 1の場合と同様であ り、 水平及び垂直方向の位置情報がデータとして出力され、 補正デ一夕 作成部 6に入力される。
第一のルックアップテーブル 4は、 実施の形態 1と同様に、 所望の階 調表現を可能とするような階調補正データを格納し、 階調補正された映 像信号データを演算処理回路 7に出力する。
本実施の形態においては、 第二のルックアップテーブル 5に格納する データを作成するため、 以下の操作を行なう。 映像信号入力端子 1より R G B各信号入力レベルが等しい （いわゆる全白信号） を入力し、 A / D変換回路 3によりデジタル化し、 階調補正用の第一のルックアップテ 一ブル 4、 及び均一性補正用の第二のルックアップテーブル 5に入力す る。
ここで、 第二のルックアップテーブル 5へは、 映像信号の上位ビット を入力する。 また補間演算部 3 3には信号下位ビットを入力するが、 こ の信号下位ビッ卜がゼロとなるように、 映像信号レベルを調整して入力 する。 従って、 補間演算部 3 3からは出力が出ない。 第二のルックアツ プテーブル 5へは、予め、均一性補正量のないデ一夕を格納しておくと、 補正データ作成部 6に入力される均一性補正データがなく、 演算処理回 路 7からは第一のルックアップテーブル 4の格納デ一夕が出力され、 映 像出力端子 2 0からは均一性補正が行なわれていない映像が出力される c 次に第二のルックアップテーブル 5の格納デ一夕を変化させ、 均一性が 改善される補正量を求める。 以上の処理を映像信号入力のいくつかの信 号レベルについて行なうと、 図 7 ( a ) のような階調と補正量の関係が 求まり、 これを第二のルックアツプテーブル 5の格納デ一夕とする。 次に補間演算部 3 3に信号下位ビットを入力し、 図 7 ( a ) のように 求めた 2階調の補正量間に対して、 補間演算を行なう。 補間演算は、 1 次関数近似により直線補間する方法、 非巡回型フィル夕を構成して 3階 調以上の補正量から演算する方法のいずれかを用いる。 補間演算部 3 3 の出力と第二のルックアップテーブル 5の格納データは加算回路 3 4で 加算され、 その結果図 7 ( b ) のような補間された補正デ一夕が出力さ れ、 補正データ作成部 6に入力される。
以降の動作は実施の形態 1と同様であり、 階調補正、 階調に対応した 表示画面上の均一性の両方が実現される。
(実施の形態 6 ) 図 8は実施の形態 6における画像表示装置の構成を示すプロック図で ある。 なお図 1及び図 4に示した実施の形態における要素と同一の要素 については同一符号を付し、 同一の動作をするものとする。
図 8の実施の形態は、 図 4の実施の形態における補正位置設定部 2 7 Aに替えて、 補正位置設定部 2 7 Bを用いたものである。 補正位置設定 部 2 7 Bは、 補正位置設定入力部 2 6、 C P U 2 3、 水平位置設定部 2 3、 垂直位置設定部 2 4、 設定切替回路 3 5、 3 6により構成される。 水平位置設定部 2 3には、 複数 （h ) の水平位置を設定することが可能 であり、 垂直位置設定部 2 4には、 複数 （k ) の垂直位置を設定するこ とが可能である。
次に、 図 9のように、 画像上複数の部分に色むらがあり、 補正を必要 とする場合の動作を説明する。 補正位置設定入力部 2 6は、 画像の位置 に対応した夕ツチパネル等の手段とする。 補正位置設定入力部 2 6によ り、 補正を行なう位置に関する情報を C P U 2 5に入力する。 C P U 2 5は、画像の水平及び垂直位置ァドレスに対応した複数の位置データを、 水平及び垂直位置設定部 2 3、 2 4に入力し保持する。 設定切替回路 3 5へは、 垂直アドレスの上位ビットが入力されており、 アドレス信号の タイミングにより水平位置設定 1から hが順次選択出力される。
図 9の場合を例に取ると、 水平期間 5 2の部分の水平位置設定を垂直 期間 5 0のタイミングで、 また水平期間 5 3の部分の水平位置設定を垂 直期間 5 1のタイミングで出力出来るよう、 C P U 2 5は水平位置設定 部 2 3への設定を行なう。 同様に垂直期間 5 0の部分の垂直位置設定を 水平期間 5 2の夕イミングで、 また垂直期間 5 3の部分の垂直位置設定 を水平期間 5 1のタイミングで出力出来るよう、 C P U 2 5は垂直位置 設定部 2 4への設定を行なう。
以上の処理を行なうことにより、 設定切替回路 3 5、 3 6より、 補正 位置情報が関数演算部 2 1、 2 2へそれぞれ送られる。 関数演算部以降 の動作は実施の形態 4と同様であり、 図 9に示す複数の色むら領域の均 一性補正を行なうことができる。 産業上の利用の可能性
本発明によれば、 以下の効果を奏することができる。
1 ) 低輝度 （黒レベル近辺） の映像信号入力から高輝度 （白レベル近 辺） の映像信号入力までの全領域に渡り、輝度および色ムラが補正され、 入力映像信号の全階調に対して表示画面上に均一性ムラの無い表示を可 能とする。
2 ) メモリー容量を削減する回路構成により、 コスト削減が可能であ る。
3 ) 補正位置 ·階調毎の補正量の設定を、 簡単な方法で実現可能であ る。
4 ) 画像内の複数の均一性補正が可能である。

Claims

請 求 の 範 囲
1 . 入力映像信号のガンマカーブを補正し、表示画像の階調補正を行 う第一のルックアップテーブルメモリーと、 階調毎に画面上の均一性補 正データを発生する第二のルックアップテーブルメモリ一と、 画面位置 に対応した均一性補正データを発生する位置情報発生部と、 前記第二の ルックァップテーブルメモリ一及び前記位置情報発生部からそれぞれ出 力される均一性補正データを合成する補正データ作成部と、 前記第一の ルックァップテーブルメモリ一から読み出された階調補正後の映像信号 を前記補正データ作成部から出力される均一性補正データを用いて補正 を行う演算処理回路とを備え、 表示画像の均一性補正を全階調にわたり 行うことを特徴とする画像表示装置。
2 . 前記位置情報発生部が、 表示映像の水平方向の均一性補正データ を保持する第一のメモリ一と、 垂直方向の均一性補正デ一夕を保持する 第二のメモリーと、 前記メモリーに入力するァドレスを発生する夕イミ ング発生回路と、 前記第一のメモリーの出力と前記第二のメモリ一の出 力から均一性補正データの位置情報を算出する演算部とを備えて構成さ れたことを特徴とする請求項 1記載の画像表示装置。
3 . 前記位置情報発生部が、 表示映像の水平方向の均一性補正データ を保持する第一のメモリーと、 垂直方向の均一性補正データを保持する 第二のメモリーと、 前記メモリ一に入力するァドレスを発生する夕イミ ング発生回路と、 前記第一のメモリ一からの出力を平滑化するローパス フィルターと、 前記ローパスフィルターの出力と前記第二のメモリ一の 出力から均一性補正データの位置情報を算出する演算部を備えて構成さ れたことを特徴とする請求項 1記載の画像表示装置。
4 . 補正位置設定入力手段と、 前記補正位置設定入力手段からの入力 に基づき水平及び垂直の位置情報を 2値化する C P Uと、 前記 C P Uに より前記 2値化した位置情報が書き込まれ保持される水平及び垂直位置 設定部とを含んで構成された、 均一性補正位置を設定する補正位置設定 部を更に備え、
前記位置情報発生部が、 映像の水平及び垂直位置に相当するアドレス を発生するタイミング発生回路と、 前記水平及び垂直ァドレス信号を 各々一方の入力とし、 前記水平及び垂直位置設定部の設定値を各々他方 の入力として演算する 2個の関数演算部と、 前記 2個の関数演算部の出 力から均一性補正データの位置情報を算出する演算部とを備えて構成さ れたことを特徴とする請求項 1記載の画像表示装置。
5 . 前記第二のルックアップテーブルメモリーの後段に、 補間演算部 及び加算演算部により構成された補正量補間演算部を設け、 前記補正量 補間演算部により均一性補正デ一夕を補間した補正デ一夕を出力するよ うに構成されたことを特徴とする請求項 1記載の画像表示装置。
6 . 補正位置設定入力手段と、 前記補正位置設定入力手段からの入力 に基づき水平及び垂直の位置情報を 2値化する C P Uと、 前記 C P Uに より前記 2値化した位置情報が書き込まれ保持される複数の水平及び垂 直位置設定部とを含んで構成された、 均一性補正位置を設定する補正位 置設定部を更に備え、
前記位置情報発生部が、 映像の水平及び垂直位置に相当するアドレス を発生するタイミング発生回路と、 前記水平及び垂直ァドレス信号を 各々一方の入力とし、 前記水平及び垂直位置設定部の設定値を各々他方 の入力として演算する 2個の関数演算部と、 前記 2個の関数演算部の出 力から均一性補正データの位置情報を算出する演算部とを備えて構成さ れ、
前記水平及び垂直位置設定切替手段により、 均一性補正を行う水平位 置設定を垂直ァドレスタイミングで、 垂直位置設定を水平ァドレスタイ ミングで切り替えることを特徴とする請求項 1記載の画像表示装置。
PCT/JP2000/000432 1999-01-29 2000-01-27 Dispositif d'affichage d'images WO2000045367A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE60009395T DE60009395T2 (de) 1999-01-29 2000-01-27 Bildanzeige
US09/646,632 US6570611B1 (en) 1999-01-29 2000-01-27 Image display
CA002326333A CA2326333C (en) 1999-01-29 2000-01-27 Image display device
EP00901947A EP1067507B1 (en) 1999-01-29 2000-01-27 Image display

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2190799 1999-01-29
JP11/21907 1999-01-29
JP15170499A JP3659065B2 (ja) 1999-01-29 1999-05-31 画像表示装置
JP11/151704 1999-05-31

Publications (1)

Publication Number Publication Date
WO2000045367A1 true WO2000045367A1 (fr) 2000-08-03

Family

ID=26359046

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/000432 WO2000045367A1 (fr) 1999-01-29 2000-01-27 Dispositif d'affichage d'images

Country Status (7)

Country Link
US (1) US6570611B1 (ja)
EP (1) EP1067507B1 (ja)
JP (1) JP3659065B2 (ja)
CN (1) CN1129889C (ja)
CA (1) CA2326333C (ja)
DE (1) DE60009395T2 (ja)
WO (1) WO2000045367A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2556079C2 (ru) * 2010-02-04 2015-07-10 Нокиа Корпорейшн Ввод данных пользователем

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209358A (ja) * 2000-01-26 2001-08-03 Seiko Epson Corp 表示画像のムラ補正
US6633343B2 (en) * 2000-03-14 2003-10-14 Matsushita Electric Industrial Co., Ltd. Dynamic gamma correction apparatus
JP4201070B2 (ja) * 2000-06-28 2008-12-24 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置のガンマ電圧の修正装置および方法
JP2002158946A (ja) * 2000-11-20 2002-05-31 Seiko Epson Corp プロジェクタおよび画像歪補正方法
JP3879714B2 (ja) * 2000-12-01 2007-02-14 セイコーエプソン株式会社 液晶表示装置、画像データ補正回路、および電子機器
JP3473600B2 (ja) 2000-12-01 2003-12-08 セイコーエプソン株式会社 液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器
JP2002297111A (ja) * 2001-03-30 2002-10-11 Minolta Co Ltd 液晶表示装置
TW508560B (en) * 2001-04-03 2002-11-01 Chunghwa Picture Tubes Ltd Method for performing different anti-compensation processes by segments on image gray levels inputted to plasma flat display
JP3719411B2 (ja) * 2001-05-31 2005-11-24 セイコーエプソン株式会社 画像表示システム、プロジェクタ、プログラム、情報記憶媒体および画像処理方法
JP3606270B2 (ja) * 2001-07-09 2005-01-05 セイコーエプソン株式会社 電気光学装置の駆動方法、画像処理回路、電子機器、および補正データ生成方法
CN1228757C (zh) * 2001-07-27 2005-11-23 索尼公司 非线性处理器件和图像显示设备
US7088052B2 (en) 2001-09-07 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
KR20030032245A (ko) * 2001-10-17 2003-04-26 비오이 하이디스 테크놀로지 주식회사 티에프티 엘씨디의 데이타 보상 방법 및 그 회로
KR100442597B1 (ko) * 2001-10-31 2004-08-02 삼성전자주식회사 자동이득제어 기능을 가지는 카메라를 구비한 이동통신단말기에서 디스플레이 밝기 제어를 위한 주변 밝기판정방법과 그를 이용한 디스플레이 밝기 제어방법
US7466296B2 (en) * 2001-12-31 2008-12-16 Himax Technologies Limited Apparatus and method for gamma correction in a liquid crystal display
US7038721B2 (en) * 2002-02-15 2006-05-02 Koninklijke Philips Electronics N.V. Gamma correction circuit
US6911781B2 (en) * 2002-04-23 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and production system of the same
KR100555303B1 (ko) * 2002-12-11 2006-03-03 엘지.필립스 엘시디 주식회사 감마 전압 생성 장치 및 방법
JP3754965B2 (ja) * 2003-02-28 2006-03-15 キヤノン株式会社 映像表示装置
JP3968584B2 (ja) * 2003-10-02 2007-08-29 船井電機株式会社 パネル表示テレビジョン
JP4100383B2 (ja) * 2003-10-31 2008-06-11 セイコーエプソン株式会社 画像信号処理装置、画像信号処理方法、電気光学装置および電子機器
JP4103886B2 (ja) * 2003-12-10 2008-06-18 セイコーエプソン株式会社 画像信号の補正方法、補正回路、電気光学装置および電子機器
JP2005277573A (ja) * 2004-03-23 2005-10-06 Pioneer Electronic Corp 画質補償装置、画質補償方法及び画質補償用プログラム並びに情報記録媒体
CN1318890C (zh) * 2004-06-04 2007-05-30 友达光电股份有限公司 液晶显示器的动态画面信号灰阶处理装置及其方法
JP2006259663A (ja) * 2004-06-30 2006-09-28 Canon Inc 画像処理方法、画像表示装置、映像受信表示装置および画像処理装置
US7196644B1 (en) * 2004-07-01 2007-03-27 Seagate Technology Llc Decoupling of analog input and digital output
US8285041B2 (en) * 2004-09-14 2012-10-09 Olympus Corporation Image processing apparatus, image recording apparatus, and image processing method
JP5127121B2 (ja) * 2004-09-14 2013-01-23 キヤノン株式会社 表示装置及び表示方法
US20060092329A1 (en) * 2004-10-29 2006-05-04 Canon Kabushiki Kaisha Image display apparatus and correction apparatus thereof
US20060100046A1 (en) * 2004-11-08 2006-05-11 Canon Kabushiki Kaisha Image forming apparatus
JP4501847B2 (ja) 2005-02-23 2010-07-14 セイコーエプソン株式会社 画像表示装置、画像表示装置の補正値作成方法、及び画像表示装置の補正値作成プログラム、及びこのプログラムが記録された記録媒体
JP4760098B2 (ja) * 2005-03-31 2011-08-31 セイコーエプソン株式会社 画像表示装置の補正値作成方法、画像表示装置の補正値作成プログラム、画像表示装置、及び補正処理装置
JP2006345436A (ja) * 2005-06-10 2006-12-21 Fuji Xerox Co Ltd 画像処理装置及び画像処理システム
JP2007081611A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 表示画面補正パラメータ設定方法
JP4770619B2 (ja) * 2005-09-29 2011-09-14 ソニー株式会社 表示画像補正装置、画像表示装置、表示画像補正方法
JP4490899B2 (ja) * 2005-10-19 2010-06-30 株式会社ナナオ 調整方法及び表示装置
US7911498B2 (en) * 2005-12-12 2011-03-22 Novatek Microelectronics Corp. Compensation device for non-uniform regions in flat panel display and method thereof
JP4542988B2 (ja) * 2005-12-21 2010-09-15 株式会社ナナオ 補正方法及び表示装置
JP5180436B2 (ja) * 2006-01-10 2013-04-10 株式会社ジャパンディスプレイイースト ディスプレイ装置
KR20070118371A (ko) * 2006-06-12 2007-12-17 삼성전자주식회사 디스플레이장치 및 그 제어방법
US8098336B2 (en) * 2006-10-24 2012-01-17 Sony Corporation System and method for using partial interpolation to undertake 3D gamma adjustment of microdisplay having dynamic iris control
US8570278B2 (en) 2006-10-26 2013-10-29 Apple Inc. Portable multifunction device, method, and graphical user interface for adjusting an insertion point marker
US7856605B2 (en) 2006-10-26 2010-12-21 Apple Inc. Method, system, and graphical user interface for positioning an insertion marker in a touch screen display
JP4369953B2 (ja) 2006-12-06 2009-11-25 株式会社 日立ディスプレイズ 画像補正方法及び画像表示装置
JP4870609B2 (ja) * 2007-04-17 2012-02-08 株式会社ナナオ 調整方法、調整システム、表示装置、調整用装置及びコンピュータプログラム
JP4789874B2 (ja) * 2007-06-18 2011-10-12 株式会社ナナオ 補正方法、表示装置及びコンピュータプログラム
US8650507B2 (en) * 2008-03-04 2014-02-11 Apple Inc. Selecting of text using gestures
US8201109B2 (en) 2008-03-04 2012-06-12 Apple Inc. Methods and graphical user interfaces for editing on a portable multifunction device
US20100235734A1 (en) 2009-03-16 2010-09-16 Bas Ording Methods and Graphical User Interfaces for Editing on a Multifunction Device with a Touch Screen Display
JP4809453B2 (ja) 2009-04-15 2011-11-09 株式会社ナナオ 表示装置、表示システム及び補正方法
JP5279625B2 (ja) * 2009-06-11 2013-09-04 東京特殊電線株式会社 表示画像補正方法および画像表示装置
US8612874B2 (en) 2010-12-23 2013-12-17 Microsoft Corporation Presenting an application change through a tile
US20120304132A1 (en) 2011-05-27 2012-11-29 Chaitanya Dev Sareen Switching back to a previously-interacted-with application
US9658766B2 (en) 2011-05-27 2017-05-23 Microsoft Technology Licensing, Llc Edge gesture
US9104307B2 (en) 2011-05-27 2015-08-11 Microsoft Technology Licensing, Llc Multi-application environment
US9104440B2 (en) 2011-05-27 2015-08-11 Microsoft Technology Licensing, Llc Multi-application environment
US9158445B2 (en) 2011-05-27 2015-10-13 Microsoft Technology Licensing, Llc Managing an immersive interface in a multi-application immersive environment
US9092130B2 (en) 2011-05-31 2015-07-28 Apple Inc. Devices, methods, and graphical user interfaces for document manipulation
US9146670B2 (en) 2011-09-10 2015-09-29 Microsoft Technology Licensing, Llc Progressively indicating new content in an application-selectable user interface
US8933952B2 (en) 2011-09-10 2015-01-13 Microsoft Corporation Pre-rendering new content for an application-selectable user interface
CN107492331B (zh) * 2016-06-13 2020-11-13 威强电工业电脑股份有限公司 建立均匀化补偿对应表的方法
US10097739B2 (en) * 2016-09-16 2018-10-09 Kabushiki Kaisha Toshiba Processing device for performing gamma correction
US11379113B2 (en) 2019-06-01 2022-07-05 Apple Inc. Techniques for selecting text
CN110570802B (zh) * 2019-09-18 2023-02-28 晟合微电子(肇庆)有限公司 数字伽马校正系统及包括该校正系统的显示驱动芯片
CN111402163A (zh) * 2020-03-17 2020-07-10 武汉精立电子技术有限公司 一种gamma校正系统及方法
CN112614473B (zh) * 2020-12-08 2022-06-24 北京集创北方科技股份有限公司 一种数据处理方法及系统、存储介质及终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084551A (ja) * 1996-09-06 1998-03-31 Nec Corp 色むら補正装置
JPH10313418A (ja) * 1997-03-12 1998-11-24 Seiko Epson Corp デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器
JPH11109927A (ja) * 1997-10-03 1999-04-23 Sony Corp 非線形補正回路及びそれを用いた画像表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526051A (en) * 1993-10-27 1996-06-11 Texas Instruments Incorporated Digital television system
WO1997036281A1 (en) * 1996-03-25 1997-10-02 Rainbow Displays, Inc. Tiled, flat-panel displays with color-correction capability
US6166781A (en) * 1996-10-04 2000-12-26 Samsung Electronics Co., Ltd. Non-linear characteristic correction apparatus and method therefor
US6310650B1 (en) * 1998-09-23 2001-10-30 Honeywell International Inc. Method and apparatus for calibrating a tiled display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084551A (ja) * 1996-09-06 1998-03-31 Nec Corp 色むら補正装置
JPH10313418A (ja) * 1997-03-12 1998-11-24 Seiko Epson Corp デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器
JPH11109927A (ja) * 1997-10-03 1999-04-23 Sony Corp 非線形補正回路及びそれを用いた画像表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1067507A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2556079C2 (ru) * 2010-02-04 2015-07-10 Нокиа Корпорейшн Ввод данных пользователем

Also Published As

Publication number Publication date
CA2326333A1 (en) 2000-08-03
JP2000284773A (ja) 2000-10-13
DE60009395T2 (de) 2005-03-17
EP1067507B1 (en) 2004-03-31
CA2326333C (en) 2003-04-29
CN1293807A (zh) 2001-05-02
DE60009395D1 (de) 2004-05-06
US6570611B1 (en) 2003-05-27
EP1067507A4 (en) 2002-11-04
EP1067507A1 (en) 2001-01-10
JP3659065B2 (ja) 2005-06-15
CN1129889C (zh) 2003-12-03

Similar Documents

Publication Publication Date Title
WO2000045367A1 (fr) Dispositif d'affichage d'images
US20080158246A1 (en) Digital color management method and system
JPH11113019A (ja) 画像表示装置
KR20050050614A (ko) 화상 변환 장치, 화상 변환 방법, 및, 화상 투사 장치
KR20030093129A (ko) 화상 처리 장치, 화상 처리 방법, 화상 표시 장치, 및이동 전자 기기
US20120001959A1 (en) Electro-optical device, image processing circuit, and electronic device
JP4892222B2 (ja) 画像表示装置およびその補正装置
US20080043145A1 (en) Image Processing Apparatus, Image Processing Method, and Image Display Apparatus
JP2007121479A (ja) デジタルガンマ補正回路およびデジタルガンマ補正方法
JPH10313418A (ja) デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器
KR20050032625A (ko) 컬러 화상을 변환하는 방법 및 장치
JP2004140702A (ja) 映像信号処理装置、ガンマ補正方法及び表示装置
JP3309738B2 (ja) 画像表示装置
JP2002108298A (ja) デジタル信号処理回路およびその処理方法、並びに表示装置、液晶表示装置および液晶プロジェクタ
EP0774871A2 (en) Projector equipped with corrector circuit for color phase irregularities and brightness irregularities
JPH10341451A (ja) 輝度むら補正装置
JP2005208413A (ja) 画像処理装置及び画像表示装置
JPH10313416A (ja) デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器
JP2000069432A (ja) 走査線変換装置
JP5132081B2 (ja) 表示装置
JP2004120366A (ja) 画像処理装置、および画像処理方法
JPH10313417A (ja) デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器
JP2001249655A (ja) 表示装置
JP2006085139A (ja) 画像表示装置及びその駆動回路、及び画像出力装置
JP2001069435A (ja) プロジェクタの台形歪み補正回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00800098.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09646632

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2326333

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2000901947

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000901947

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2000901947

Country of ref document: EP