WO2000017993A1 - Dispositif d'alimentation, procede d'alimentation, dispositif electronique portatif et montre electronique - Google Patents

Dispositif d'alimentation, procede d'alimentation, dispositif electronique portatif et montre electronique Download PDF

Info

Publication number
WO2000017993A1
WO2000017993A1 PCT/JP1999/005078 JP9905078W WO0017993A1 WO 2000017993 A1 WO2000017993 A1 WO 2000017993A1 JP 9905078 W JP9905078 W JP 9905078W WO 0017993 A1 WO0017993 A1 WO 0017993A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
terminal
voltage
supply line
rectifier
Prior art date
Application number
PCT/JP1999/005078
Other languages
English (en)
French (fr)
Inventor
Teruhiko Fujisawa
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to US09/554,775 priority Critical patent/US6366485B1/en
Priority to JP2000571549A priority patent/JP3460698B2/ja
Priority to EP99943389A priority patent/EP1056190B1/en
Priority to DE69928496T priority patent/DE69928496T8/de
Publication of WO2000017993A1 publication Critical patent/WO2000017993A1/ja
Priority to HK01103456A priority patent/HK1033045A1/xx

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C10/00Arrangements of electric power supplies in time pieces
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0083Converters characterised by their input or output configuration
    • H02M1/0085Partially controlled bridges
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H02M7/2195Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a power supply device, a power supply method, a portable electronic device using the device, and an electronic timepiece.
  • the present invention efficiently rectifies generated AC power and supplies it as power.
  • the present invention relates to a technique for suppressing a leak current in a power generation state or the like.
  • a built-in generator can be operated at any time, and troublesome battery replacement work can be eliminated.
  • a diode bridge circuit can be generally used as the rectifier circuit.
  • a diode bridge circuit generates a loss due to the voltage drop of two diodes, so it is suitable for rectification of generators used in small and portable electronic devices, that is, generators that generate small-amplitude AC voltage. Absent.
  • the AC power generated between both terminals of the generator is full-wave rectified.
  • the rectified or rectified current can be obtained by using a charged capacitor. As a result, the load can be driven directly by the current.
  • a leak current that is, a minute current flows in the opposite direction, actually flows through the first and second diodes. For this reason, when the generator is in a no-power state or when its electromotive voltage has a small amplitude, the voltage at both terminals of the generator shifts from the reference potential, so that the first or second transistor is completely turned off. Does not turn off.
  • the voltage at the terminal of the generator in such a case is stabilized at the level of the voltage division ratio determined by the resistance of the diode due to the leakage current and the resistance of the transistor that is not completely turned off. Then, the transistor is slightly turned on due to this stable level, so that the power charged in the capacitor is discharged and the power is wasted.
  • small and portable electronic devices require an extremely low current consumption of about several hundreds of ⁇ . The effects of can not be ignored.
  • An object of the present invention is to efficiently rectify the generated AC electromotive force and supply it as electric power.
  • An object of the present invention is to provide a power supply device, a power supply method, and a portable electronic device and an electronic timepiece using the power supply device, in which the leakage current in the case of small amplitude is extremely low. Disclosure of the invention
  • a first aspect of the present invention is a power supply device for supplying power based on first and second power supply lines, wherein the power supply device is connected to one terminal supplied with an AC voltage and the first power supply line.
  • a first rectifier unit, a second rectifier unit connected to the other terminal to which the AC voltage is supplied, and the first power supply line, the one terminal and the second power supply A first switching unit connected between the other terminal and the second power supply line; and- a first switching unit connected between the other terminal and the second power supply line; If the forward current does not flow through the first rectifier unit, the second switching is performed. The unit is turned off. If the forward current does not flow through the second rectifier unit, the first switch is controlled. And a control unit for controlling the unit to be turned off.
  • the first aspect of the present invention is characterized in that the first rectifying unit and the second rectifying unit are each a diode.
  • the diode as the first rectifier has a leak current larger than a leak current when the first switching means is in an off state
  • the second rectifier means Is characterized in that the leak current is larger than the leak current when the second switching means is in the off state.
  • the diodes as the first and second rectifier units are integrated on a P-type or N-type substrate, and the first power supply line is When integrated on the N-type substrate, it is higher than the second power supply line, and when integrated on the P-type substrate, it is lower than the second power supply line. It is characterized by.
  • the first aspect of the present invention is characterized in that the first and second switching units are each a field effect transistor.
  • a first aspect of the present invention is a radio communication device, comprising: a parasitic diode of a field effect transistor as the first switching unit; a parasitic diode of a field effect transistor as the second switching unit; The first rectifier unit and the second rectifier unit form a bridge circuit.
  • control unit includes: a first control unit that controls the second switching unit to be off when a forward current does not flow through the first rectification unit. And a second control unit that controls the first switching unit to be turned off when a forward current does not flow through the second rectifying unit. .
  • control unit includes: comparing a voltage level based on the one terminal with a voltage level based on the first power supply line; It is determined whether or not a forward current has flowed through the first rectifier unit, and by comparing a voltage level based on the other terminal with a voltage level based on the first power supply line, It is characterized in that it is determined whether or not a forward current has flowed through the rectifier unit 2.
  • the first power supply line has a higher potential than the second power supply line
  • the control unit has a voltage level at one terminal of the first power supply line. It is determined whether or not a forward current has flowed through the first rectifier unit based on whether or not a voltage level obtained by adding a predetermined voltage level to the first terminal is higher than the first voltage level. It is characterized in that whether or not a forward current has flowed through the second rectifier unit is determined based on whether or not a voltage level obtained by adding a predetermined voltage level to the level of the power supply line has been exceeded.
  • the first power supply line has a lower level than the second power supply line
  • the control unit has a voltage level of one terminal that is lower than that of the first power supply line. It is determined whether a forward current has flowed through the first rectifier unit based on whether the voltage level is less than a voltage level obtained by subtracting a predetermined voltage level from the level, and the voltage level of the other terminal is determined. It is characterized by determining whether or not a forward current has flowed through the second rectifier unit based on whether or not the voltage level is less than a voltage level obtained by subtracting a predetermined voltage level from the level of the first power supply line. I have.
  • control unit is characterized in that a predetermined voltage level is offset.
  • the predetermined voltage level is a voltage corresponding to a forward voltage of a corresponding rectifier unit.
  • the first aspect of the present invention is characterized in that at least the first switching unit, the second switching unit, and the control unit are formed on one semiconductor substrate.
  • a first aspect of the present invention includes a power storage unit that stores power supplied via a first power supply line and a second power supply line, and supplies power from the power storage unit to a control unit. It is characterized by:
  • the first aspect of the present invention provides a method using a first power supply line and a second power supply line.
  • the power storage unit stores the supplied power, and boosts the output voltage of the power storage unit, and supplies the boosted power as a power source for the control unit.
  • the first aspect of the present invention is characterized in that the first power supply line is set to a reference potential.
  • the first aspect of the present invention is characterized in that an AC power generation unit for generating AC power to supply an AC voltage is provided.
  • a first rectifying unit connected to one terminal to which an AC voltage is supplied and a first power supply line, and another terminal to which the AC voltage is supplied, A second rectifying unit connected to the first power supply line, a first switching unit connected between one terminal and the second power supply line, and a second switching unit connected to the other terminal and the second power supply unit.
  • a second switching unit connected between the first rectifier unit and the first rectifier unit, the second switching unit being connected between the first rectifier unit and the power supply line. If the forward current is not flowing, the second switching unit is turned off, and if the forward current is not flowing through the second rectifying unit, the first switching unit is turned off. It is characterized by.
  • a third aspect of the present invention provides a power generation unit for generating an AC voltage between one terminal and the other terminal, and a first rectification unit connected to the one terminal and the first power supply line.
  • a second rectifying unit connected to the other terminal and the first power supply line; and a first switching unit connected between the one terminal and the second power supply line.
  • Unit, the second switching unit connected between the other terminal and the second power supply line, and the second switching unit if no forward current flows through the first rectifying unit.
  • a control unit for controlling the first switching unit to be off when the unit is controlled to be off and no forward current is flowing to the second rectifying unit; and a first and second unit for controlling the first switching unit to be off.
  • a processing unit that executes a predetermined process using the power supplied based on the power supply line. It is characterized by having a Me.
  • a fourth aspect of the present invention provides a power generation unit for generating an AC voltage between one terminal and the other terminal, and a first rectification unit connected to the one terminal and the first power supply line.
  • a second rectifying unit connected to the other terminal and the first power supply line, and a first switching unit connected between the one terminal and the second power supply line.
  • Control unit that turns off the first switching unit if no forward current flows through the second rectification unit, and the power supplied based on the first and second power supply lines. Therefore, a time measurement unit for measuring time is provided.
  • FIG. 1 is a circuit diagram showing a configuration of a power supply device according to a first embodiment of the present invention.
  • FIG. 2 is a circuit diagram illustrating an example of a comparator according to the first embodiment.
  • FIG. 3 is a timing chart for explaining the operation of the power supply device according to the first embodiment.
  • FIGS. 4A and 4B are flowcharts for explaining the operation of the power supply device according to the first embodiment.
  • FIG. 5 is a circuit diagram showing a configuration of a power supply device according to the second embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing an example of a comparison in the second embodiment.
  • FIGS. 7A and 7B are flowcharts for explaining the operation of the power supply device according to the second embodiment.
  • FIG. 8 is a circuit diagram showing a configuration of a power supply device according to a third embodiment of the present invention.
  • FIG. 9 is a cross-sectional view when a diode is formed on an N-type substrate.
  • FIG. 10 is a circuit diagram showing a case where the diodes Dl and D2 are formed as parasitic bipolar transistors.
  • FIG. 11 is a diagram showing a schematic configuration of an electronic timepiece to which the power supply device according to the embodiment of the present invention is applied.
  • FIG. 12 is a block diagram showing a configuration of the electronic timepiece.
  • FIG. 13 is an explanatory diagram of the configuration of the step-up / step-down circuit.
  • FIG. 14 is an explanatory diagram of the operation of the step-up / step-down circuit.
  • FIG. 15 is a circuit diagram showing a configuration of a general power supply device. BEST MODE FOR CARRYING OUT THE INVENTION-
  • two diodes out of four diodes constituting a diode bridge circuit functioning as a rectifier circuit are transistors.
  • a power supply device having a rectifier circuit replaced with the following will be described.
  • Fig. 15 shows the circuit configuration of a power supply device using a rectifier circuit in which two diodes of the four diodes constituting the diode bridge circuit are replaced with transistors.
  • one terminal AG 1 of the generator 100 is connected to the higher voltage Vdd of the power supply via a diode D 1 and the other terminal AG 2 is connected via a diode D 2.
  • the terminal AG1 is connected to the lower voltage Vss of the power supply via an N-channel field effect transistor 121, and the terminal AG2 is connected to the lower voltage Vss via a transistor 122 of the same type.
  • the gate of the transistor 121 is connected to the terminal AG2, and the gate of the transistor 122 is connected to the terminal AG1.
  • the capacitor 140 charges the rectified current, and the load 150 executes various processes in the electronic device using the load as a power supply.
  • the transistor 121 is turned on, so that the current flows from the terminal D2 diode D2 to the capacitor 140 to the transistor 121 to the terminal AG. It flows on a closed route called 1. As a result, the capacitor 140 is charged.
  • the AC power generated between the terminals AG1 and AG2 is full-wave rectified, and the loss due to the voltage drop during the full-wave rectification is equivalent to one diode.
  • the load 150 can be driven directly by the charged capacitor 140 or directly by the rectified current.
  • a leak current IL that is, a minute current flows in the opposite direction, actually flows through the diodes Dl and D2.
  • a leakage current IL flows from the high-level power supply (Vdd) to the low-level power supply (Vss) via the diode D1 and the transistor 121, or the high-level power supply (Vdd) changes to the low-level power supply.
  • the leakage current IL flows toward (Vs s) via the diode D 2 and the transistor 122.
  • the generator 100 when the generator 100 is in a no-power generation state or when its electromotive voltage has a small amplitude, the voltages of the terminals AG1 and AG2 shift from the reference potential, so that the transistors 121 and 122 are completely turned off. Does not turn off.
  • the voltage at the terminal AG 1 (AG2) is equal to the resistance of the diode D l (D 2) due to the leakage current and the resistance of the transistor 121 (122) that is not completely turned off. It is stabilized at the level of the partial pressure ratio determined by. Then, due to this stable level, the transistors 121 and 122 are slightly turned on, so that the power charged in the capacitor 140 is discharged and the power is wasted. Was.
  • FIG. 1 is a circuit diagram showing a configuration of a power supply device according to a first embodiment of the present invention.
  • the power supply device according to the present embodiment includes one terminal AG1 and another terminal AG2, to which an AC voltage is supplied by a generator 100, which includes diodes D1 and D2, respectively.
  • the configuration is the same as that of the general power supply device shown in FIG.
  • the transistor 121 that connects the terminal AG1 to the lower voltage Vss of the power supply is turned on / off by the comparison result of the comparator 202 inverted by the inverter 123.
  • the transistor 122 that connects the terminal AG 2 to the lower voltage V ss. Is a comparator in which the transistor 122 is inverted by the inverter 124. This is different from the above-described general power supply device in that the on / off control is performed according to the comparison result.
  • the comparator 201 has a function of determining whether or not a forward current has flowed through the diode D1.
  • the forward current flows through the diode D1 because the voltage at the terminal AG1 is higher than the voltage at which the voltage at the terminal AG1 is higher by the forward voltage of the diode D1. This is the case with a higher rank.
  • the level shifter 251 shifts the higher voltage Vdd to the higher side by the voltage Voffsetl corresponding to the forward voltage of the diode D1, and this level shift is performed.
  • the voltage is supplied to the positive input terminal (+) of the comparator 201.
  • the voltage of the terminal AG1 is supplied to the negative input terminal (-) of the comparator 201.
  • the comparator 202 has a function of determining whether or not a forward current has flowed through the diode D 2.
  • the forward current flows through the diode D 2. The case where the voltage of the terminal AG2 is higher than the voltage of the higher voltage Vdd which is set to the higher voltage by the forward voltage of the diode D2.
  • the level shifter 252 shifts the higher-order voltage V dd to the higher-order side by a voltage Voffset2 corresponding to the forward voltage of the diode D2, and this level shift is performed. Voltage is supplied to the positive input terminal (+) of the comparator 202.
  • the voltage of the terminal AG2 is supplied to the negative input terminal (1) of the comparator 202. Therefore, when a forward current flows through the diode D2, the output signal of the comparator 20.2 becomes "L" level.
  • the level shifters 25 1 and 25 2 are provided on the positive input terminal (+) side of the comparators 21 1 and 22 2, respectively. ) Side.
  • the voltage of the terminal AG 1 is lower than the voltage Voffset3 corresponding to the forward voltage of the diode D 1.
  • the level is shifted to the negative side, and this level-shifted voltage is supplied to the negative input terminal (1) of the comparator 201.
  • the voltage of the terminal AG2 is level-shifted to the lower side by a voltage Voffset4 corresponding to the forward voltage of the diode D2, and this level-shifted voltage is applied to the negative input terminal (1) of the comparator 202. Supplied to
  • the comparators 201 and 202 have a configuration that can determine whether or not a forward current has flowed in consideration of the forward voltage of the diodes Dl and D2. It is. Therefore, not only a configuration in which one of the voltages supplied to the input terminals of the comparators 201 and 202 is level-shifted, but also a configuration in which both are level-shifted may be used.
  • Voffset3 Voffset4
  • the level shifters 25 1 and 25 2 use external circuits for the comparators 21 1 and 20 2, respectively. It is also possible to adopt a configuration in which the comparator is incorporated in the comparator and the level shifter is incorporated in the comparator. Further, a configuration may be employed in which the level shifters 251, 252 are integrated with the transistors 121, 122. Such integration can greatly contribute to miniaturization.
  • an example of the comparisons 201 and 202 will be described with reference to FIG. In this case, since the comparator 201 and the comparator 202 have the same configuration, the comparison 201 will be mainly described.
  • the comparator 201 includes a pair of load transistors 211, 212, a pair of input transistors 213, 214, an output transistor 215, and a constant current source 215. 216 and 217.
  • the load transistors 2 1 1 and 2 12 and the output transistors 2 15 are of the P-channel field-effect type, while the input transistors 2 13 and 214 are of the N-channel field-effect type. It is.
  • the gates of the input transistors 213 and 2 ⁇ 14 become the negative input terminal (1) and the positive input terminal (+) of the comparator 201 (202), respectively, while the drain of the output transistor 215 outputs The end is OUT.
  • the difference between the currents (voltages) flowing into the gates of the input transistors 2 13 and 2 14 is amplified, and the difference appears at the terminal A. Since only the current value is accepted, the difference current (voltage) is amplified to a large extent and flows into the gate of the transistor 215.
  • the drain voltage of the transistor 215, which is the output terminal of the comparator 201, is the output terminal of the transistor 215, and the gate current (voltage) of the transistor 214, which is the positive input terminal (+), is the negative input terminal. If the gate current (voltage) exceeds the value of 13 slightly, it will swing to the higher voltage Vdd. On the other hand, if the gate current (voltage) of the transistor 214 does not exceed the gate current (voltage) of the transistor 213 which is the negative input terminal (1), the transistor 214 largely swings to the lower voltage Vss.
  • Compare Nights 201 and 202 are based on Rebel Shift 251, 252.
  • the threshold voltage Vth of the input transistors 213 and 214 in FIG. 2 can be changed.
  • the threshold voltage Vth of the transistor 213 on the negative input terminal (1) side is made smaller than that of the transistor 214 on the positive input terminal (+) side, the level shift signal in FIG. The same operation and effect as 251 and 252 can be realized.
  • the voltage at terminal AG1 is higher than the voltage (Vdd + Voffsetl). As shown in Fig. 3, the voltage at terminal AG1 shifts the higher voltage Vdd to the higher voltage by voltage Voffsetl. When the voltage is higher than the shifted voltage (Vdd + Voffsetl), that is, when a forward current flows through the diode D1, the output of the comparator 201 becomes “L” level. For this reason, the output of the inverter 122 becomes the “H” level, and the transistor 122 is turned on. Therefore, in this case, current flows in a closed route of terminal AG1 diode D1 to capacitor 140 ⁇ transistor 122 ⁇ terminal AG2, and capacitor 140 is charged.
  • the voltage at terminal AG2 is higher than the voltage (Vdd + Voffset2).
  • the voltage at terminal AG2 is the voltage obtained by shifting the higher voltage Vdd to the higher voltage by voltage Voffset2 ( If it is higher than Vdd + Voffset2), that is, if a forward current flows through the diode D2, the output of the comparator 202 becomes "L” level.
  • the output of the inverter 123 becomes “H” level, and the transistor 121 is turned on. Therefore, in this case, the current flows in a closed route of terminal AG2 diode D2 capacitor 140 ⁇ transistor 121 ⁇ terminal AG1.
  • the capacitor 140 is charged.
  • the generator 100 When the generator 100 is in a non-power generation state, the voltages of the terminals AG1 and AG2 are stabilized at the reference potential Vdd due to the leak current of the diodes D1 and D2. However, since the closed route via the capacitor 140 is cut off, there is no discharge by the rectifier circuit.
  • Step Sal When the voltage at the negative input terminal (1) is higher than the higher voltage Vdd + the offset voltage of the comparator, It is determined whether or not the forward current is flowing through the diode D1 based on whether or not the absolute value is also an absolute value (Step Sal).
  • step Sa2 If the decision result in the step Sa1 is "Yes", the transistor 122 is turned on (step Sa2).
  • step Sa3 determines whether or not a forward current flows through the diode D2 depending on whether or not the voltage at the negative input terminal (1) exceeds the higher voltage Vdd + the offset voltage of the comparator.
  • step Sb1 If the decision result in the step Sb1 is "Yes”, the transistor 121 is turned on (step Sb2). On the other hand, if the decision result in the step Sb1 is "No”, the operation of turning off the transistor 12.1 (step Sb3) is repeatedly executed.
  • the transistors 122 and 121 are completely turned off. It does not flow in the direction from AG1, AG2 to the lower voltage Vss.
  • the off-state leakage current of the field effect transistors 121 and 122 is much smaller than that of the diode.
  • the parasitic diodes D3 and D4 of the transistors 121 and 122 are It occurs in the direction shown by the broken line in FIG. Therefore, even when the comparators 201 and 202 do not operate due to insufficient storage of the capacitor 140, such as at the first start-up, the direction from the source to the drain of the transistors 121 and 122 is It is possible to pass current through
  • the capacitor 140 can be charged by rectification of the diode bridge including the parasitic diodes D3 and D4, the diodes Dl and D2. Obviously, even if the voltage generated by the generator 100 has a small amplitude, the capacitor 140 can be charged by rectification of the diode bridge including the parasitic diodes D3 and D4, the diodes Dl and D2. Obviously, even if the voltage generated by the generator 100 has a small amplitude, the capacitor 140 can be charged by rectification of the diode bridge including the parasitic diodes D3 and D4, the diodes Dl and D2. Becomes
  • the parasitic transistor may be turned on to cause latch-up which is a phenomenon unique to CMOLSIL.
  • this latch-up can be sufficiently prevented by integrated circuit technologies such as guard bands and trench isolation.
  • a Schottky diode using a metal / semiconductor junction has a smaller delay in switching from the forward direction to the reverse direction and a smaller forward voltage than a diode using a PN junction. It is said that its rectification efficiency is large.
  • the Schottky diode has a large leakage current, and is not suitable for application to a rectifier circuit of a power supply device in a small portable electronic device.
  • the transistors 122 and 121 are completely turned off and include the capacitor 140. The closed route is blocked.
  • the diodes Dl and D2 and the comparators 201 and 02 are connected to the higher voltage Vdd, and the transistors are connected to the lower voltage Vss.
  • the power supply device is different from the first embodiment in that the diodes Dl and D2 and the comparators 203 and 204 are connected to the lower voltage Vss and the transistors D and D are connected to the lower voltage Vss. It is configured to be connected to the lower voltage Vss.
  • the transistor 126 that cuts off the terminal AG2 and the higher voltage Vdd when the forward current does not flow through the diode D1 is a P-channel type.
  • the transistor 125, which cuts off the terminal AG1 and the higher voltage Vdd when no forward current flows through the transistor 125, is also a P-channel type.
  • the forward current flows through the diode D1 because the voltage at the terminal AG1 is lower than the voltage obtained by shifting the lower voltage Vss to the lower side by the voltage Voffsetl corresponding to the forward voltage of the diode D1. Is the case. Therefore, unlike the first embodiment, the level shifter 253 shifts the level to the lower side by the voltage Voffsetl from the lower side voltage Vss.
  • the comparator 203 sets its output signal to the “H” level and turns on the transistor 126.
  • the output of the comparator 203 is- The signal is set to the “L” level, and the transistor 126 is completely turned off.
  • the forward current flows through the diode D2 because the voltage at the terminal AG2 is lower than the voltage obtained by shifting the lower voltage Vss by a voltage Voffset2 corresponding to the forward voltage of the diode D2. Is also lower, the level shifter 254 is level-shifted to the lower side by the voltage Voffset2 from the lower side voltage Vss.
  • the comparator 204 sets its output signal to the “H” level and turns on the transistor 125.
  • the output signal is set to the “L” level, and the transistor 125 is completely turned off.
  • the comparator 203 (204) is composed of a pair of load transistors 231 and 232, a pair of input transistors 233 and 234, an output transistor 235, and a constant current source 236, 237.
  • the load transistors 231 and 232 and the output transistor 235 are of the N-channel field effect type, while the input transistors 233 and 234 are of the P-channel field effect type.
  • the gates of the input transistors 233 and 234 are the negative input terminal (1) and the positive input terminal (+) of the comparator 203 (204), respectively, while the source of the output transistor 235 is connected to the output terminal OUT. Has become.
  • the comparator 203 (204) has a polarity completely opposite to that of the comparator 201 (202) (see FIG. 2) connected to the higher voltage Vdd.
  • FIG. 7 shows an operation flowchart of the comparison.
  • the forward current is applied to diode D1. It is determined whether or not is flowing (step Sal 1).
  • step Sa 11 If the judgment result in the step Sa 11 is “Yes”, the transistor 126 is turned off. Is turned on (step Sa12).
  • step Sa 11 determines whether or not a forward current is flowing through the diode D2 based on whether or not the voltage of the negative input terminal (-) exceeds the lower voltage Vss—the offset voltage of the comparator (step Sb l 1).
  • step Sb11 If the decision result in the step Sb11 is "Yes", the transistor 125 is turned on (step Sb12).
  • step Sb13 the operation of turning off the transistor 125 (step Sb13) is repeatedly executed.
  • the transistors 126 and 125 are completely turned off. It does not flow in the direction from the terminals AG1, AG2 to the lower voltage Vss.
  • the off-state leakage current of the field effect transistors 125 and 126 is much smaller than that of the diode. For this reason, according to the power supply device according to the second embodiment, the leak current in the case of no power generation or in the case where the electromotive voltage has a small amplitude is extremely low as in the case of the first embodiment.
  • the parasitic diodes D3 and D4 of the transistors 125 and 126 are It occurs in the direction shown by the broken line in FIG. Therefore, even when the comparators 203 and 204 do not operate due to insufficient storage of the capacitor 140, such as at the first start-up, the direction from the source to the drain of the transistors 125 and 126 is It is possible to pass current through
  • the capacitor 140 can be charged by rectification of the diode bridge including the parasitic diodes D3 and D4, the diodes Dl and D2. Obviously, even if the voltage generated by the generator 100 has a small amplitude, the capacitor 140 can be charged by rectification of the diode bridge including the parasitic diodes D3 and D4, the diodes Dl and D2. Obviously, even if the voltage generated by the generator 100 has a small amplitude, the capacitor 140 can be charged by rectification of the diode bridge including the parasitic diodes D3 and D4, the diodes Dl and D2. Becomes
  • the outputs of the comparators 201 and 202 are inverted by inverters 123 and 124, respectively.
  • the power supply device has a configuration in which the inputs of the comparators are exchanged so that the inverters 123 and 124 are not used.
  • the voltage of the terminal AG 1 is supplied to the positive input terminal (+) of the comparator 205 in FIG. 8, while the negative input terminal (1) is supplied to the high side by the level shifter 25 1.
  • a voltage is supplied in which the voltage Vdd is level-shifted to the higher side by the voltage Voffsetl.
  • the comparator 205 sets its output signal to the “L” level and turns on the transistor 122.
  • the comparator 205 sets the output signal to the “H” level, and completely turns off the transistor 122.
  • the voltage of the terminal A G2 is supplied to the positive input terminal (+) of the comparator 206.
  • the negative input terminal (1) of the comparator 206 is supplied with a voltage obtained by level-shifting the higher voltage Vdd to a higher voltage by the voltage Voffset2 by the level shifter 255.
  • the configuration can be simplified accordingly.
  • the transistors 121 and 122 (125 and 126), the comparators 201 and 202 (203 and 204 or 205 and 206), and the level shifters 251 and 252 (253 and 254) are integrated. It can be integrated with evenings 123 and 124 (excluding the third embodiment).
  • the diodes Dl and D2 are integrated together, it is possible to reduce the circuit scale and cost, etc.
  • the diode When the substrate used for integration is N-type, the diode is generally configured as shown in FIG. 9, and therefore, its forward current flows in the direction indicated by 1.
  • NPN-type bipolar transistors are parasitically formed as shown in the figure. Then, when a forward current flows in the direction indicated by 1, this current may be a trigger to turn on a parasitic bipolar transistor.
  • D2 when the diodes Dl and D2 are connected to the lower voltage Vss and the diodes Dl and D2 are integrated using an N-type substrate, as shown in FIG. 1, D2 may be a parasitic NPN-type bipolar transistor. In such a case, if the forward current flows in the direction of 1, the collector current flows in the direction shown by 2, so that the higher voltage V dd and the terminal AG 1 or AG 2 are short-circuited and the rectification occurs. May not work properly.
  • the diodes D 1 and D 2 are set to a high level as in the first embodiment shown in FIG. 1 so that a parasitic NPN-type bipolar transistor is not formed. It is considered that it is desirable to adopt a configuration that is connected to the side voltage Vdd. Conversely, when integrating on a P-type substrate, the diode DI s D 2 is set to a low level as in the second embodiment shown in FIG. 5 so that a parasitic PNP-type bipolar transistor is not formed. It is considered that it is desirable to configure the connection to the side voltage V ss.
  • FIG. 11 is a diagram showing a schematic configuration of this electronic timepiece.
  • a generator 100 suitable for a wristwatch is composed of a stay 1 1 2 around which a coil 110 is wound, and a disk-shaped mouth 1 1 1 which is magnetized with two poles.
  • the rotating weight 1 16 rotates and this movement rotates the row 1 1 4 by the wheel train mechanism 1 18. ing. Therefore, according to such a generator 100, AC power is generated between the terminals AG1 and AG2 located at both ends of the coil 110 by the rotation of the rotary weight 1 16. Becomes Then, the AC power generated by the generator 100 is subjected to full-wave rectification by the charging circuit 400, charged in the capacitor 160, and supplied to the processing section 600.
  • the processing unit 600 drives the timepiece device 151 with the power charged in the capacitor 160 or the power that has been full-wave rectified by the power supply device 500.
  • the clock device 15 1 is composed of a crystal oscillator, a counter circuit, a stepping mode, and the like.
  • the clock signal generated by the crystal oscillator is divided by the counter circuit.
  • the time is measured based on the frequency division result, and the time is displayed by driving the stepping mode.
  • FIG. 12 is a block diagram showing an electrical configuration of the electronic timepiece.
  • this electronic timepiece uses the power supply device according to the first embodiment. Further, the power supply device 500 of the electronic timepiece includes a step-up / step-down circuit 300.
  • the step-up / step-down circuit 300 boosts the charging voltage of the capacitor 140 as necessary, charges the capacitor 160, and supplies the load of the electronic timepiece to the processing unit 600, the inverters 123 and 124, the comparators 201 and 202, etc. It supplies power to each part of the circuit.
  • the step-up / step-down circuit 300 is configured such that a power supply voltage represented by a line voltage (absolute value) between the lower voltage Vss and the higher voltage Vdd as a reference potential is a lower voltage (or When the value decreases to a value near that, the boosting factor is increased by one step.
  • the voltage step-up / step-down circuit 300 decreases the voltage step-up factor by one step when the voltage rises to the voltage upper limit value (or a value near the voltage limit value).
  • step-up / step-down circuit 300 will be described in detail.
  • the step-up / step-down circuit 300 includes a switch SW1 in which one terminal is connected to the high-potential side terminal of the capacitor 140, one terminal connected to the other terminal of the switch SW1, and the other terminal.
  • Switch SW2 connected to the low-potential side terminal of the high-capacity secondary power supply 48, capacitor 300a with one terminal connected to the connection point between switch SW1 and switch SW2, and the other of capacitor 300a
  • One terminal is connected to the terminal, the other terminal is connected to the switch SW3 connected to the low-potential terminal of the capacitor 140, one terminal is connected to the low-potential terminal of the capacitor 160, and the other terminal is connected to the capacitor.
  • Switch SW4 one terminal of which is connected to the connection point between the high potential side terminal of capacitor 140 and the high potential side terminal of capacitor 160, and switch SW4 connected to the connection point between capacitor 300a and switch SW3. And, other than switch SW1 1 One terminal is connected to the switch SW12, and the other terminal is connected to the connection point between the switch SW11 and the switch SW12.The other terminal is connected to the low-potential side terminal of the capacitor 140.
  • One terminal is connected to a connection point between the switch SW 14 having the other terminal connected to the low potential side terminal of the capacitor 160 and the switch SW 11 and the switch SW 12, and the capacitor 300 a is connected to the switch SW 3. And a switch SW21 having the other terminal connected to the connection point.
  • a voltage detection circuit that detects a power supply voltage and a control circuit that controls the step-up / step-down operation based on the detection result of the voltage detection circuit are provided.
  • control circuit performs switching control of the step-up / step-down magnification based on the power supply voltage detection result of the voltage detection circuit.
  • step-up / step-down circuit 300 operates based on the step-up / step-down clock CKUD created by the external reference clock generation circuit.
  • step-up / step-down circuit 300 The operation of the step-up / step-down circuit 300 will be described with reference to FIG.
  • the step-up / step-down circuit 300 operates based on a step-up / step-down clock CKUD input from the outside.
  • a switch is used. Turn on SW1, turn off switch SW2, turn on switch SW3, turn off switch SW4, turn on switch SWl1, turn off switch SW12, turn on switch SW13, turn off switch SW14, turn off switch SW21.
  • the buck-boost circuit 3 ⁇ is charged until power is supplied from the capacitor 140 to the capacitors 300a and 300b, and the voltages of the capacitors 300a and 300b are almost equal to the voltage of the capacitor 140. It will be done.
  • switch SW1 is turned off, switch SW2 is turned on, switch SW3 is turned off, switch SW4 is turned off, switch SW11 is turned off, switch SW11 is turned off, and switch SW12 is turned off. Turn off SW13, turn on switch SW14, and turn on switch SW21.
  • the capacitor 140, the capacitor 300.a and the capacitor 300b are serially connected, and the capacitor 160 is charged with three times the voltage of the capacitor 140, thereby realizing the triple boosting.
  • the Rukoto is the capacitor 160 is charged with three times the voltage of the capacitor 140, thereby realizing the triple boosting.
  • the power supply voltage Vss is maintained within the operable voltage range even when the capacitor 140 is not sufficiently charged.
  • the transistors 121 and 122 can be controlled by the comparators 201 and 202, and a small-amplitude AC voltage can be rectified.
  • the driving capability of the inverters 123 and 124 that supply the gate voltages of the transistors 121 and 121 can be increased, the on-resistance of the transistors 121 and 122 can be reduced and the rectification efficiency can be increased.
  • the capacitor 140 can be charged by the rectification of the bridge.
  • the reason for applying the power supply device according to the first embodiment to this electronic timepiece is as follows. That is, in this electronic timepiece, since the reference potential is the higher voltage Vdd, in order to obtain, for example, -1.5 V as the voltage Vss, if the maximum step-up multiple of the step-up / step-down circuit 300 is three times, at least the voltage -0.5 V is required as Vs s'.
  • the power supply device according to the second embodiment is applied as the power supply device of the electronic timepiece, -0.5 V is applied to the input terminal of the Comparator I / O 203 (204) as Vss, as shown in FIG. Are level shifted).
  • the threshold voltage Vth of a transistor used for a watch is about 0.6 V, so that the constant current source 236 (see FIG. 6) is in an unsaturated state. As a result, sufficient current does not flow, and normal comparison operation cannot be performed.
  • the high-order voltage Vdd which is the reference potential
  • the reference potential is the lower voltage Vss, it is considered preferable to apply the power supply device according to the second embodiment.
  • the transistors 12 Is 122, 125, and 126 are of the N-channel or P-channel field-effect type, but are of the NPN or PNP type bipolar transistor. Evening may be used. However, in the case of a bipolar transistor, since the saturation voltage between the emitter and the collector is usually about 0.3 V, when the electromotive voltage of the generator 100 is small, the field effect type should be used as described above. desirable.
  • the main body for charging power is the capacitor 140.
  • the power can be stored. It may be a battery.
  • a type in which a rotating motion is generated by a restoring force of a mainspring and the like, and an electromotive force is generated by the rotating motion for example, a type in which a rotating motion is generated by a restoring force of a mainspring and the like, and an electromotive force is generated by the rotating motion, Alternatively, a type may be used in which self-excited vibration or displacement is applied to generate electric power by the piezoelectric effect. In short, the form is not limited as long as it generates AC power.
  • the electronic devices to which the power supply device according to the above embodiment is applied include a liquid crystal television, a video tape recorder, a notebook personal computer, a mobile phone, and a PDA (Personal Digital Assistant).
  • 'Personal information terminals), calculators, etc. are examples, and the point is that the invention can be applied to any electronic device that consumes power.
  • electric circuits and mechanical systems can be operated with electric power supplied from a generator without using a primary battery, so that they can be used anytime and anywhere, and are troublesome. Battery No replacement is required, and there are no problems associated with battery disposal.
  • the control unit turns off the second switching unit, and the second rectifier unit turns off the second switching unit. If no forward current flows, the first switching unit is turned off by the control unit.
  • the components including the first rectifier unit and the second rectifier unit can be easily integrated, the circuit scale can be reduced. Therefore, the space can be effectively used even in electronic devices such as wristwatches having a large space constraint.
  • the integration of each part makes it possible to reduce manufacturing costs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Rectifiers (AREA)

Description

明 細 書 電力供給装置、 電力供給方法、 携帯型電子機器および電子時計 技術分野
本発明は、 電力供給装置、 電力供給方法、 および、 この装置を用いた携帯型電子 機器、 ならびに、 電子時計に係り、 特に発電された交流電力を効率良く整流して電 力として供給し、 無発電状態等でのリーク電流を抑制するための技術に関する。 背景技術
腕時計装置のような小型携帯型の電子機器にあっては、 発電機を内蔵すれば、 い つでも動作させることができ、 また、 煩わしい電池の交換作業を不要とすることが できる。 ここで、 発電機によって発電される電力が交流であれば、 一般に、 整流回 路としてダイオードブリッジ回路が用いることが考えられる。 しかし、 ダイオード ブリッジ回路では、 ダイオード 2個分の電圧降下による損失が発生するので、 小型 携帯型の電子機器に用いられる発電機、 すなわち、 小振幅の交流電圧を発電する発 電機の整流には適さない。
そこで、 4個のダイオードのうら、 2個のダイオードをトランジスタに置換した' 整流回路が提案されている。
このような構成において、 発電機の第 1の端子の電圧レベルが、 発電によって対 応する第 1のトランジスタのしき '値電圧を越えると、 当該第 1のトランジスタが オンするので、 電流は、 第 1の端子 第 1のダイオード コンデンサ 第 1のトラ ンジス夕→第 2の端子という閉ルートで流れる。 この結果、 コンデンサが充電され る
一方、 発電機の第 2の端子の電圧レベルが、 対応する第 2のトランジスタのしき い値電圧を越えると、 当該第 2のトランジスタがオンするので、 電流は、 第 2の端 子—第 2のダイォ一ド→コンデンサ "^第 2のトランジスタ 第 1の端子という閉ル —卜で流れる。 この結果、 コンデンサが充電される。
したがって、発電機の両端子間において発生した交流電力は全波整流されるので、 . しかも、 全波整流に際しての電圧降下による損失はダイオード 1個分で済むので、 . 発電機 0が小振幅の交流電圧を発電する場合であっても、 充電されたコンデンサに よって、 あるいは、 整流された電流によって直接、 負荷を駆動させることができる こととなった。
ところで、 第 1および第 2のダイオードには、 実際にはリーク電流、 すなわち、 逆方向に微小電流が流れる。 このため、 発電機が無発電状態の場合や、 その起電圧 が小振幅である場合に、 発電機の両端子の電圧は、 基準電位からシフトするので、 第 1あるいは第 2のトランジスタが完全にオフとならない。
したがって、 このような場合における発電機の端子の電圧は、 リーク電流による ダイオードの抵抗分と、 完全にはオフとならない結果生じるトランジスタの抵抗分 とで定まる分圧比のレベルで安定することになる。 そして、 この安定したレベルに より トランジスタは若干オン気味となるので、 せっかくコンデンサ充電した電力が 放電されてしまい、 無駄に電力が消費されるという事態を招くことになつた。
特に、 小型携帯型の電子機器にあっては、 その消費電流が数百 η Α程度という極 めて低い値が要求されるものもあるため、 数十 η Α程度といわれるダイォ一ドリ一 ク電流の影響は無視することができない。
本発明は、 上述した問題に鑑みてなされものであり、 その目的とするところは、 発電された交流起電力を効率良く整流して電力として供給するとともに、 無発電状 態の場合や起電圧が小振幅である場合でのリーク電流を極めて低く抑えた電力供給 装置、 電力供給方法、 および、 この装置を用いた携帯型電子機器、 ならびに、 電子 時計を提供することにある。 発明の開示
本発明の第 1の態様は、 第 1および第 2の電源ラインに基づいて電力を供給する 電力供給装置であって、 交流電圧が給電される一方の端子と前記第 1の電源ライン とに接続された第 1の整流ュニットと、 前記交流電圧が給電される他方の端子と前 記第 1の電源ラインとに接続された第 2の整流ュニッ 卜と、 前記一方の端子と前記 第 2の電源ラインとの間に接続された第 1のスィツチングュニットと、 前記他方の 端子と前記第 2の電源ラインとの間に接続された第 2のスィツチングュニッ 卜と、 - 前記第 1の整流ュニットに順方向電流が流れていなければ前記第 2のスィツチング. ュニッ トをオフに制御し、 前記第 2の整流ュニッ卜に順方向電流が流れていなけれ ば前記第 1のスィツチングュニッ トをオフに制御する制御ュニッ 卜とを具備するこ とを特徴としている。
さらに本発明の第 1の態様は、 前記第 1の整流ユニットおよび第 2の整流ュニッ トは、 それぞれダイオードであることを特徴としている。
さらに本発明の第 1の態様は、 前記第 1の整流手段としてのダイオードは、 その リーク電流が前記第 1のスイッチング手段がオフ状態にある場合のリーク電流より も大きく、 前記第 2の整流手段としてのダイオードは、 そのリーク電流が前記第 2 のスィツチング手段がオフ状態にある場合のリーク電流よりも大きいことを特徴と 一している。
また、 本発明の第 1の態様は、 前記第 1および第 2の整流ユニッ トとしてのダイ オードは、 P型あるいは N型基板で集積化されるものであり、 前記第 1の電源ライ ンは、 前記 N型基板で集積化される場合には前記第 2の電源ラインよりも高位であ り、 前記 P型基板で集積化される場合には前記第 2の電源ラインよりも低位である ことを特徴としている。
また、 本発明の第 1の態様は、 前記第 1および第 2のスイッチングユニットは、 それそれ電界効果型トランジスタであることを特徴としている。
さらに本発明の第 1の態様は、 前記第 1のスィヅチングュニッ トとしての電界効 果型トランジスタの寄生ダイオードと、 前記第 2のスイッチングユニッ トとしての 電界効果型トランジスタの寄生ダイオードと、 前記第 1の整流ユニッ トと、 前記第 2の整流ュニヅ卜とによってプリッジ回路が構成されることを特徴としている。
また、 本発明の第 1の態様の前記制御ユニッ トは、 前記第 1の整流ユニッ トに順 方向電流が流れていなければ、 前記第 2のスイッチングュニットをオフに制御する 第 1の制御ュニッ卜と、前記第 2の整流ュニッ 卜に順方向電流が流れていなければ、 前記第 1のスィツチングュニッ トをオフに制御する第 2の制御ュニッ 卜とを備えて いることを特徴としている。
また、 本発明の第 1の態様の前記制御ユニットは、 前記一方の端子に基づく電圧 レベルと、 前記第 1の電源ラインに基づく電圧レベルとを比較することによって、 - 前記第 1の整流ュニッ 卜に順方向電流が流れたか否かを判別し、 前記他方の端子に. 基づく電圧レベルと、 前記第 1の電源ラィンに基づく電圧レベルとを比較すること によって、 前記第 2の整流ュニッ卜に順方向電流が流れたか否かを判別することを 特徴としている。
また、 本発明の第 1の態様は、 第 1の電源ラインは第 2の電源ラインよりも高電 位であって、 制御ユニッ トは、 一方の端子の電圧レベルが、 第 1の電源ラインのレ ベルよりある所定の電圧レベルを加算した電圧レベルを超えたか否かに基づいて第 1の整流ュニッ 卜に順方向電流が流れたか否かを判別し、 他方の端子の電圧レベル が第 1の電源ラインのレベルよりある所定の電圧レベルを加算した電圧レベルを超 えたか否かに基づいて第 2の整流ュニッ 卜に順方向電流が流れたか否かを判別する ことを特徴としている。
また、 本発明の第 1の態様は、 第 1の電源ラインは第 2の電源ラインよりも低亀 位であって、 制御ユニッ トは、 一方の端子の電圧レベルが、 第 1の電源ラインのレ ベルよりある所定の電圧レベルを減算した電圧レベル未満であるか否かに基づいて 第 1の整流ュニッ 卜に順方向電流が流れたか否かを判別し、 他方の端子の電圧レべ ルが第 1の電源ラインのレベルよりある所定の電圧レベルを減算した電圧レベル未 満であるか否かに基づいて第 2の整流ュニッ卜に順方向電流が流れたか否かを判別 することを特徴としている。
さらに本発明の第 1の態様の制御ュニッ 卜は、 所定電圧レベルをオフセッ卜する ことを特徴としている。
さらに本発明の第 1の態様における所定電圧レベルは、 対応する整流ュニッ 卜の 順方向電圧に相当する電圧であることを特徴としている。
また、 本発明の第 1の態様は、 少なくとも第 1のスイッチングユニット、 第 2の スィツチングュニッ ト及び制御ュニッ トは、 一つの半導体基板上に形成されている ことを特徴としている。
また、 本発明の第 1の態様は、 第 1の電源ライン及び第 2の電源ラインを介して 供給された電力を蓄電する蓄電ュニッ 卜を備え、 蓄電ュニッ 卜から制御ュニッ 卜に 電源を供給することを特徴としている。
また、 本発明の第 1の態様は、 第 1の電源ライン及び第 2の電源ラインを介して 供給された電力を蓄電する蓄電ユニッ トと、 蓄電ユニットの出力電圧を昇圧し、 昇' 圧後の電力を制御ュニッ卜の電源として供給することを特徴としている。
さらに本発明の第 1の態様は、 第 1の電源ラインは基準電位に設定されることを 特徴としている。
さらに本発明の第 1の態様は、 交流電圧を給電すべく交流電力を発電する交流発 電ュニットを備えたことを特徴としている。
また、 本発明の第 2の態様は、 交流電圧が給電される一方の端子と第 1の電源ラ インとに接続された第 1の整流ュニッ 卜と、 交流電圧が給電される他方の端子と第 1の電源ラインとに接続された第 2の整流ュニッ トと、 一方の端子と第 2の電源ラ インとの間に接続された第 1のスイッチングユニッ トと、 他方の端子と第 2の電源 ラインとの間に接続された第 2のスィツチングュニッ卜とを備え、 第 1および第 2 の電源ラインに基づいて電力を供給する電力供給方法であって、 第 1の整流ュニッ トに順方向電流が流れていなければ第 2のスィツチングュ二ットをオフに制御し、 第 2の整流ュニッ 卜に順方向電流が流れていなければ第 1のスィツチングュニッ 卜 をオフに制御することを特徴としている。
また、 本発明の第 3の態様は、 一方の端子および他方の端子間に交流電圧を発生 させる発電ュニッ トと、 一方の端子と第 1の電源ラインとに接続された第 1の整流 ュニッ卜と、他方の端子と第 1の電源ラインとに接続された第 2の整流ュニ'ソ卜と、 一方の端子と第 2の電源ラインとの間に接続された第 1のスィヅチングュニットと、 他方の端子と第 2の電源ラインとの間に接続された第 2のスイッチングュニッ卜と、 第 1の整流ュニッ卜に順方向電流が流れていなければ、 第 2のスィツチングュニッ トをオフに制御し、 第 2の整流ユニッ トに順方向電流が流れていなければ、 第 1の スィヅチングュニヅ トをオフに制御する制御ュニヅ卜と、 第 1および第 2の電源ラ インに基づいて供給された電力によって、 所定の処理を実行する処理ュニッ 卜とを 具備することを特徴としている。
また、 本発明の第 4の態様は、 一方の端子および他方の端子間に交流電圧を発生 させる発電ュニットと、 一方の端子と第 1の電源ラインとに接続された第 1の整流 ュニッ卜と、他方の端子と第 1の電源ラインとに接続された第 2の整流ュニッ卜と、 一方の端子と第 2の電源ラインとの間に接続された第 1のスィヅチングュニヅトと、 他方の端子と第 2の電源ラインとの間に接続された第 2のスイッチングュニッ卜と、 第 1の整流ュニッ トに順方向電流が流れていなければ第 2のスイッチングュニヅ ト をオフに制御し、 第 2の整流ュニッ 卜に順方向電流が流れていなければ第 1のスィ ツチングュニッ トをオフに制御する制御ュニッ 卜と、 第 1および第 2の電源ライン に基づいて供給された電力によって、 時刻を計時する計時ユニッ トとを具備するこ とを特徴としている。 図面の簡単な説明
図 1は、 本発明の第 1実施形態にかかる電力供給装置の構成を示す回路図である。 図 2は、 第 1実施形態におけるコンパレー夕の一例を示す回路図である。
図 3は、 第 1実施形態にかかる電力供給装置の動作を説明するためのタイミング チャートである。
図 4 ( a ) および (b ) は、 それぞれ第 1実施形態にかかる電力供給装置の動作 を説明するためのフローチャートである。
図 5は、 本発明の第 2実施形態にかかる電力供給装置の構成を示す回路図である。 図 6は、 第 2実施形態におけるコンパレ一夕の一例を示す回路図である。
図 7 ( a ) および (b ) は、 それぞれ第 2実施形態にかかる電力供給装置の動作 を説明するためのフローチャートである。
図 8は、 本発明の第 3実施形態にかかる電力供給装置の構成を示す回路図である。 図 9は、 N型基板にダイオードを形成する場合の断面図である。
図 1 0は、 ダイオード D l、 D 2が寄生バイポーラトランジスタと化した場合を 示す回路図である。
図 1 1は、 本発明の実施形態にかかる電力供給装置を適用した電子時計の概略構 成を示す図である。
図 1 2は、 同電子時計の構成を示すブロック図である。
図 1 3は、 昇降圧回路の構成説明図である。
図 1 4は、 昇降圧回路の動作説明図である。
図 1 5は、 一般的な電力供給装置の構成を示す回路図である。 発明を実施するための最良の形態 ―
以下、 本発明を実施するための形態について図面を参照して説明する。
[ 1 ] 一般的な電源供給回路の構成
まず、 本発明の好適な実施形態を説明するに先立ち、 本発明の理解を深めるべく、 整流回路として機能するダイォードプリッジ回路を構成する 4個のダイオードのう ち 2個のダイォ一ドをトランジスタに置換した整流回路を有する電源供給装置につ いて説明する。
図 15に、 ダイオードプリッジ回路を構成する 4個のダイオードのうち 2個のダ ィォードをトランジスタに置換した整流回路を用いた電源供給装置の回路構成を示 す。
図 15に示されるように、 発電機 100の一方の端子 AG 1はダイオード D 1を 介して、 また、 他方の端子 AG 2はダイオード D 2を介して、 それぞれ電源の高位 側電圧 Vd dに接続されている。 さらに、 端子 AG 1は、 Nチャネル電界効果型の トランジスタ 12 1を介して、 また、 端子 AG 2は、 同型のトランジスタ 122を 介して、 それぞれ電源の低位側電圧 Vs sに接続されている。 そして、 トランジス 夕 12 1のゲートは端子 AG 2に、 トランジスタ 122のゲートは端子 AG 1に、 それぞれ接続されている。
なお、 コンデンサ 140は整流された電流を充電するものであり、 負荷 150は、 これを電源として、 当該電子機器において各種処理を実行するものである。
このような構成において、 端子 AG 1の電圧レベルが、 発電によってトランジス 夕 122のしきい値電圧を越えると、 トランジスタ 122がオンするので、 電流は、 端子 AG 1→ダィォ一ド D 1→コンデンサ 140 トランジスタ 122→端子 AG 2という閉ルートで流れる。 この結果、 コンデンサ 140が充電される。
一方、 端子 AG 2の電圧レベルが、 トランジスタ 12 1のしきい値電圧を越える と、 トランジスタ 1 21がオンするので、 電流は、 端子 AG 2 ダイオード D 2→ コンデンサ 140~>トランジスタ 12 1→端子 AG 1という閉ルートで流れる。 こ の結果、 コンデンサ 140が充電される。
したがって、 端子 AG 1、 AG2間において発生した交流電力は全波整流される ので、 しかも、 全波整流に際しての電圧降下による損失はダイオード 1個分で済む。 この結果、 発電機 100が小振幅の交流電圧を発電する場合であっても、 充電さ. れたコンデンサ 140によって、 あるいは、 整流された電流によって直接、 負荷 1 50を駆動させることができる。
ところで、 ダイオード D l、 D2には、 図 15に破線矢印で示すように、 実際に はリーク電流 IL、 すなわち、 逆方向に微小電流が流れる。
より詳細には、 高位側電源 (Vdd) から低位側電源 (Vs s) に向かってダイ オード D 1及びトランジスタ 121を介してリーク電流 ILが流れ、 あるいは、 高位 側電源 (Vdd) から低位側電源 (Vs s) に向かってダイオード D 2及び卜ラン ジス夕 122を介してリーク電流 ILが流れることとなる。
このため、 発電機 100が無発電状態の場合や、 その起電圧が小振幅である場合 に、 端子 AG 1、 AG 2の電圧は、 基準電位からシフトするので、 トランジスタ 1 21、 122が完全にオフとならない。
したがって、 このような場合における端子 AG 1 (AG2) の電圧は、 リーク電 流によるダイオード D l (D 2) の抵抗分と、 完全にはオフとならない結果生じる トランジスタ 121 ( 122) の抵抗分とで定まる分圧比のレベルで安定すること になる。 そして、 この安定したレベルにより トランジスタ 121、 122は若干ォ ン気味となってしまい、 せっかくコンデンサ 140に充電した電力が放電されてし まい、 無駄に電力が消費されるという事態を招くこととなっていた。
[2} 第 1実施形態
[2. 1] 第 1実施形態の構成
図 1は、 本発明の第 1実施形態にかかる電力供給装置の構成を示す回路図である。 図 1に示されるように、 本実施形態にかかる電力供給装置は、 発電機 100によ つて交流電圧が給電される一方の端子 AG 1および他方の端子 AG 2が、 それぞれ ダイオード D 1、 D 2を介して電源の高位側電圧 Vddに接続される点において、 図 15に示した一般的な電力供給装置の構成と同様である。
しかし、 本第 1実施形態にかかる電力供給装置は、 端子 AG 1を電源の低位側電 圧 Vs sに接続するトランジスタ 121が、 ィンバ一夕 123によって反転された コンパレー夕 202の比較結果によりオンオフ制御される点で上述した一般的な電 力供給装置と異なっている。 また、 本第 1実施形態にかかる電力^給装置は、 端子 A G 2を低位側電圧 V s s . に接続するトランジスタ 1 2 2が、 ィンバ一夕 1 2 4によって反転されたコンパレ —夕 2 0 1の比較結果によりオンオフ制御される点において、 上記一般的な電力供 給装置と異なっている。
この場合において、 コンパレータ 2 0 1は、 ダイオード D 1に順方向電流が流れ たか否かを判別する機能を有している。
ところで、 本第 1実施形態においては、 ダイオード D 1に順方向電流が流れるの は、 端子 A G 1の電圧が高位側電圧 V d dをダイオード D 1の順方向電圧だけ高位 側にレベルした電圧よりもさらに高位である場合である。
そこで、 本第 1実施形態においてほ、 レベルシフ夕 2 5 1によって、 高位側電圧 V d dがダイオード D 1の順方向電圧に相当する電圧 Voffsetlだけ高位側にレベル シフ卜されて、 このレベルシフ卜された電圧がコンパレータ 2 0 1の正入力端 (+ ) に供給される構成となっている。
さらに、 本第 1実施形態においては、 端子 A G 1の電圧がコンパレー夕 2 0 1の 負入力端 (―) に供給される構成となっている。
したがって、 ダイオード D 1に順方向電流が流れる場合には、 コンパレータ 2 0 1の出力信号は 「L」 レベルとなる。
また、 ダイオード D 1に順方向電流が流れない場合には、 コンパレ一夕 2 0 1の 出力信号は 「H」 レベルとなる。
同様に、 コンパレー夕 2 0 2は、 ダイオード D 2に順方向電流が流れたか否かを 判別する機能を有しており、 本第 1実施形態においては、 ダイオード D 2に順方向 電流が流れるのは、 端子 A G 2の電圧が高位側電圧 V d dをダイオード D 2の順方 向電圧だけ高位側にレベルした電圧よりもさらに高位である場合である。
そこで、 本第 1実施形態においては、 レベルシフ夕 2 5 2によって、 高位側電圧 V d dがダイォ一ド D 2の順方向電圧に相当する電圧 Voffset2だけ高位側にレベル シフトされて、 このレベルシフトされた電圧がコンパレー夕 2 0 2の正入力端 (+ ) に供給される構成となっている。
さらに本第 1実施形態においては、 端子 A G 2の電圧がコンパレー夕 2 0 2の負 入力端 (一) に供給される構成となっている。 したがって、 ダイオード D 2に順方向電流が流れる場合には、 コンパレー夕 2 0 . 2の出力信号は 「L」 レベルとなる。
また、 ダイオード D 2に順方向電流が流れない場合には、 コンパレータ 2 0 2の 出力信号は 「H」 レベルとなる。
本第 1実施形態においては、 レベルシフ夕 2 5 1、 2 5 2は、 それぞれコンパレ —夕 2 0 1、 2 0 2の正入力端 (+ ) 側に設けられているが、 負入力端 (―) 側に 設ける構成としても良い。
より具体的には、 レベルシフ夕 2 5 1、 2 5 2を負入力端 (一) 側に設ける場合 には、 端子 A G 1の電圧が、 ダイオード D 1の順方向電圧に相当する電圧 Voffset3 だけ低位側にレベルシフトされて、 このレベルシフ卜された電圧がコンパレ一夕 2 0 1の負入力端 (一) に供給される。 また、 端子 A G 2の電圧が、 ダイオード D 2 の順方向電圧に相当する電圧 Voffset4だけ低位側にレベルシフ卜されて、 このレべ ルシフトされた電圧がコンパレー夕 2 0 2の負入力端 (一) に供給される。
要は、 コンパレー夕 2 0 1、 2 0 2が、 ダイオード D l、 D 2の順方向電圧を考 慮して、 順方向電流が流れたか否かを判別することができる構成とすれば足りるの である。 このため、 コンパレー夕 2 0 1、 2 0 2の各入力端に供給される電圧の一 方をレベルシフ卜する構成だけではなく、 双方をレベルシフ 卜する構成でも構わな い。
また、 通常、 ダイオード D l、 D 2を同型とすれば、 その順方向電圧が略同一と なるので、 Voffsetl = Voffset2 ( Voffset3= Voffset4) とすれば足りる。 し かしながら、 整流性能等を重視する場合であれば、 ダイオード D l、 D 2の特性に 合わせて、 Voffsetl ( Voffset3) 、 Voffset2 ( Voffset4) を個別に設定するほ うが好ましい。
加えて、 図 1に示したでは、 レベルシフ夕 2 5 1、 2 5 2は、 それぞれコンパレ —夕 2 0 1、 2 0 2に対して外部回路の態様を採っているが、 レベルシフ夕 2 5 1 をコンパレー夕 2 0 1に内蔵し、 レベルシフ夕 2 5 2をコンパレー夕 2 0 2に内蔵 する構成を採ることも可能である。 さらに、 トランジスタ 1 2 1、 1 2 2とともに レベルシフ夕 2 5 1、 2 5 2を集積化する構成としても良い。 このように集積化す れば、 小型化に大いに寄与することが可能となる。 ここで、 コンパレー夕 201、 202の一例について図 2を参照して説明する。 . この場合において、 コンパレー夕 20 1およびコンパレー夕 202は同一構成で あるので、 コンパレ一夕 201を主として説明する。
図 2に示されるように、 コンパレータ 201 (202) は、 一対の負荷トランジ ス夕 2 1 1、 2 12と、 一対の入力トランジスタ 213、 2 14と、 出力卜ランジ ス夕 215と、 定電流源 216、 217と、 を備えて構成される。
コンパレ一夕 20 1の構成要素のうち、 負荷トランジスタ 2 1 1、 2 12および 出カトランジス夕 2 1 5は Pチャネル電界効果型であるが、 入カトランジス夕 2 1 3、 214は Nチャネル電界効果型である。
そして、 入力トランジスタ 2 13、 2·14の各ゲートが、 それぞれコンパレ一夕 20 1 ( 202 ) の負入力端 (一) 、 正入力端 (+ ) となる一方、 出カトランジス 夕 215のドレインが出力端 OUTとなっている。
このようなコンパレー夕 20 1の構成において、 負荷トランジスタ 21 1、 2 1 2は、 カレントミラー回路となるので、 その負荷トランジスタ 21 1、 212に流 入する各電流値は互いに等しい。
したがって、 入力トランジスタ 2 13, 2 14のゲートに流入する電流 (電圧) 差が増幅されて、 その差が端子 Aに現れるが、 これを途中で受ける負荷卜ランジス 夕 2 1 1、 2 12は同じ電流値しか受容しないので、 その差電流 (電圧) は、 次第 に大きく増幅されてトランジスタ 215のゲートに流入することとなる。
この結果、 コンパレ一夕 20 1の出力端 OUTたるトランジスタ 2 15のドレイ ンの電圧は、 正入力端 (+ ) たるトランジスタ 2 14のゲート電流 (電圧) が負入 力端 (一) たるトランジスタ 2 13のゲート電流 (電圧) を少しでも越えると、 高 位側電圧 Vddに大きく振られる。 また、 トランジスタ 214のゲート電流 (電圧) が負入力端 (一) たるトランジスタ 2 13のゲート電流 (電圧) を越えなければ、 反対に低位側電圧 Vs sに大きく振られることとなる。
このようなコンパレー夕 201 (202) によれば、 トランジスタ 2 1 1、 2 1 2を能動負荷として用いているので、 定電流源 2 16, 2 1 7以外に抵抗を 1個も 用いないで済む。 このため、 集積化する場合に極めて有利となる。
ところで、 コンパレ一夕 201、 202は、 レベルシフ夕 25 1、 252によつ てレベルシフトされた電圧を入力する構成となっているが、 このような構成は、 図. 2における入カトランジス夕 213、 214のしきい値電圧 Vt hを異ならせるこ とでも可能である。
より具体的には、 負入力端 (一) 側のトランジスタ 213のしきい値電圧 Vt h を、 正入力端 (+ ) 側のトランジスタ 214のそれよりも小さくすれば、 図 1にお けるレベルシフ夕 251、 252と同等の作用効果を実現できる。
この場合において、 入カトランジス夕 213、 214のしきい値電圧 Vt hを異 ならせるには、 トランジスタサイズを変えることや、 不純物の打ち込みなどのプロ セス的な方法などによって可能である。
[2. 2] 第 1実施形態の動作
次に、 本第 1実施形態にかかる電力供給装置の動作について、 図 3を参照して説 明する。
[2. 2. 11 端子 AG 1の電圧が電圧 (Vd d+Voffsetl) よりも高位である 図 3に示されるように、 端子 AG 1の電圧が、 高位側電圧 Vddを電圧 Voffsetl だけ高位側にシフトした電圧 (Vd d+Voffsetl) よりも高位である場合、 すなわ ち、 ダイオード D 1に順方向電流が流れる場合、 コンパレ一夕 201の出力が 「L」 レベルとなる。 このため、 インバー夕 124の出力が 「H」 レベルとなって、 トラ ンジス夕 122がオンすることになる。 したがって、 この場合、 電流は、 端子 AG 1 ダイォード D 1~>コンデンサ 140→トランジスタ 122→端子 AG 2という 閉ルートで流れて、 コンデンサ 140が充電されることとなる。
[2. 2. 2] 端子 AG 2の電圧が電圧 (Vd d + Voffset2) よりも高位である 逆に、 端子 AG2の電圧が、 高位側電圧 Vddを電圧 Voffset2だけ高位側にシフ 卜した電圧 (Vd d+Voffset2) よりも高位である場合、 すなわち、 ダイオード D 2に順方向電流が流れる場合、 コンパレー夕 202の出力が 「L」 レベルとなる。 このため、 ィンバ一夕 123の出力が 「H」 レベルとなって、 トランジスタ 121 がオンすることになる。 したがって、 この場合、 電流は、 端子 AG 2 ダイオード D 2 コンデンサ 140→トランジスタ 121→端子 AG 1という閉ルートで流れ て、 コンデンサ 140が充電されることとなる。
[2. 2. 3] 端子 AG 1の電圧が電圧 (Vdd + Voffsetl) よりも低位である 場合および端子 AG 2の電圧が電圧 (Vdd + Voffset2) よりも低位である場合 —方、 端子 AG 1の電圧が電圧 (Vdd+Voffsetl) よりも低位である場合、 お よび、 端子 AG2の電圧が電圧 (Vdd+Voffset2) よりも低位である場合、 すな わち、 ダイオード 1) 1、 D 2のいずれにも順方向電流が流れない場合、 コンパレ一 夕 20 1、 202の出力がいずれも 「H」 レベルとなる。 このため、 ィンバ一夕 1 23、 124の出力がそれぞれ 「L」 レベルとなって、 トランジスタ 12 1、 12 2が完全にオフすることになる。 したがって、 この場合、 コンデンサ 140を経由 する閉ルートが遮断されることになるので、 コンデンサ 140は充電されないし、 整流回路による放電もない。
また、 発電機 100が無発電状態である場合、 端子 AG 1、 AG 2の電圧は、 ダ ィオード D 1、 D 2のリーク電流により基準電位たる Vddで安定することになり、 この場合でも同様に、 コンデンサ 140を経由する閉ルートが遮断されることにな るので、 整流回路による放電もない。
[2. 2. 4] 全体動作
このような動作を図 4に示されるフローチャートを参照して説明すれば、 コンパ レ一夕 20 1は、 その負入力端 (一) の電圧が、 高位側電圧 Vd d+コンパレー夕 のオフセッ ト電圧よりも絶対値で大きいか否かにより、 ダイォ一ド D 1に順方向電 流が流れているか否かを判別する (ステップ Sa l) 。
ステップ S a 1における判別結果が 「Ye s」 であれば、 トランジスタ 122を オンする (ステップ S a 2) 。
一方、 ステップ S a 1における判別結果が 「No」 であれば、 トランジスタ 12 2をオフする (ステップ S a3) という動作を繰り返して実行することになる。 同様に、 コンパレー夕 202は、 その負入力端 (一) の電圧が高位側電圧 Vdd + コンパレ一夕のオフセット電圧を越えているか否かにより、 ダイオード D 2に順方 向電流が流れているか否かを判別する (ステップ Sb l)
ステップ Sb 1における判別結果が 「Ye s」 であれば、 トランジスタ 12 1を オンする (ステヅプ Sb 2) 。 一方、 ステップ Sb 1における判別結果が 「No」 であれば、 トランジスタ 12. 1をオフする (ステップ Sb3) という動作を繰り返して実行することになる。
このように、 本実施形態にかかる電力供給装置にあっては、 ダイオード D l、 D 2に順方向電流が流れない場合には、 トランジスタ 122、 121が完全にオフす るので、 電流が、 端子 AG1、 AG2から低位電圧 Vs sへの方向には流れない。 一方、 電界効果型であるトランジスタ 121、 122のオフ時のリーク電流は、 ダイオードのそれと比べるとはるかに少ない。 これらのため、 本第 1実施形態にか かる電力供給装置によれば、 無発電状態の場合や起電圧が小振幅である場合におけ るリーク電流を極めて低く抑えることが可能となる。
また、 トランジスタ 121、 122のソースは低位側電圧 Vs sに接続され、 そ のドレインは、 電圧 Vs sよりも高位側に接続されているため、 トランジスタ 12 1、 122の寄生ダイオード D 3、 D4は、 図 1において破線で示される方向で発 生する。 このため、 第 1回目の起動時など、 コンデンサ 140の蓄電が不十分であ る等の理由によってコンパレー夕 201、 202が動作しない場合であっても、 ト ランジス夕 121、 122のソースから ドレイン方向に電流を流すことは可能とな る。
したがって、 発電機 100の発電された電圧が小振幅であっても、 その寄生ダイ オード D3、 D4、 ダイオード D l、 D 2からなるダイオードブリッジの整流によ つて、 コンデンサ 140を充電することが可能となる。
この場合において、 寄生ダイオード D 3、 D 4に充電電流が流れると、 寄生トラ ンジス夕が導通状態となって C M 0 S L S Iに特有の現象であるラッチアップを 引き起こすおそれがある。 しかしながら、 このラッチアップは、 ガードバンドや、 トレンチ分離などの集積回路技術によつて防止することは十分可能である。
[2. 3] 第 1実施形態の変形例
さて、 一般に、 金属/半導体の接合を用いたショッ トキーダイオードは、 PN接 合を用いたダイオードよりも、順方向から逆方向に切り換わる時間の遅れが少なく、 かつ、 その順方向電圧も小さいので、 その整流効率が大きいとされる。
その反面、 ショッ トキーダイオードは、 リーク電流が大きいので、 小型携帯電子 機器における電力供給装置の整流回路に適用するのは不向きであった。 しかしながら、 本第 1実施形態にかかる電力供給装置にあっては、 ダイオード D. 1、 D 2に順方向電流が流れない場合には、 トランジスタ 122、 121が完全に オフされて、 コンデンサ 140を含む閉ルートが遮断される。
従って、 ダイオード D l、 D2に、 リーク電流が大きいショットキーダイオード を適用するのも十分に可能となる。
この結果、 整流効率を高めることも可能となる。
[3] 第 2実施形態
[3. 1] 第 2実施形態の構成
次に、 本発明の第 2実施形態にかかる電力供給装置の構成について図 5を参照し て説明する。
上述した第 1実施形態にあっては、 ダイオード D l、 D2およびコンパレー夕 2 01、 02を高位側電圧 V d dに、 トランジスタを低位側電圧 V s sに、 それぞ れ接続する構成としていた。
これに対し、 第 2実施形態にかかる電力供給装置は、 第 1実施形態とは逆に、 ダ ィオード D l、 D 2およびコンパレ一夕 203、 204を低位側電圧 Vs sに、 ト ランジス夕を低位側電圧 Vs sに、 それぞれ接続する構成としたたものである。
ただし、 本実施形態にあっては、 ダイオード D 1に順方向電流が流れない場合に 端子 AG 2と高位側電圧 Vd dとを遮断するトランジスタ 126は Pチャネル型と なり、 同様に、 ダイオード D 2に順方向電流が流れない場合に端子 AG 1と高位側 電圧 Vddとを遮断するトランジスタ 125も Pチャネル型となる。
さらに、 ダイオード D 1に順方向電流が流れるのは、 端子 AG 1の電圧が、 低位 側電圧 Vs sをダイオード D 1の順方向電圧に相当する電圧 Voffsetlだけ低位側に シフトした電圧よりもさらに低位である場合である。 このため、 レベルシフ夕 25 3は、 第 1実施形態とは異なり、 低位側電圧 V s sよりも電圧 Voffsetlだけ低位側 にレベルシフ卜することとなる。
そして、 コンパレー夕 203は、 ダイオード D 1に順方向電流が流れる場合に、 その出力信号を 「H」 レベルとして、 卜ランジス夕 126をオンとする。 また、 、 コンパレー夕 203は、 ダイオード D 1に順方向電流が流れない場合に、 その出力 - 信号を 「L」 レベルとして、 トランジスタ 126を完全にオフすることとなる。 同様に、 ダイオード D 2に順方向電流が流れるのは、 端子 AG 2の電圧が、 低位 側電圧 Vs sをダイォ一ド D 2の順方向電圧に相当する電圧 Voffset2だけ低位側に シフトした電圧よりもさらに低位である場合であるため、 レベルシフ夕 254は、 低位側電圧 V s sよりも電圧 Voffset2だけ低位側にレベルシフ卜することとなる。 そして、 コンパレー夕 204は、 ダイオード D 2に順方向電流が流れる場合に、 その出力信号を 「H」 レベルとして、 トランジスタ 125をオンとする。 また、 コ ンパレ一夕 204は、 ダイォ一ド D 2に順方向電流が流れない場合に、 その出力信 号を 「L」 レベルとして、 トランジスタ 125を完全にオフすることとなる。
[3. 1. 1] コンパレー夕の構成
ここで、 低位側電圧 Vs sに接続されるコンパレー夕 203、 204の一例につ いて図 6を参照して説明する。
図 6に示されるように、 コンパレー夕 203 ( 204) は、 一対の負荷トランジ ス夕 23 1、 232と、 一対の入カトランジス夕 233、 234と、 出カトランジ ス夕 235と、 定電流源 236、 237とから構成される。 このうち、 負荷トラン ジス夕 23 1、 232および出カトランジス夕 235は Nチャネル電界効果型であ るが、 入力卜ランジス夕 233、 234は Pチャネル電界効果型である。 そして、 入力卜ランジス夕 233、 234の各ゲートが、 それぞれコンパレー夕 203 (2 04) の負入力端 (一) 、 正入力端 (+ ) となる一方、 出力トランジスタ 235の ソースが出力端 OUTとなっている。
このようにコンパレー夕 203 (204) は、 高位側電圧 Vddに接続されるコ ンパレ一夕 201 (202) (図 2参照) とは、 全く逆極性で構成される。
[3. 1. 2] 動作
ここで、 コンパレ一夕の動作を図 7を参照して説明する。
図 7にコンパレ一夕の動作フローチャートを示す。
コンパレ一夕 203は、 その負入力端 (―) の電圧が、 低位側電圧 Vs s—コン パレー夕のオフセッ ト電圧よりも絶対値で小さいか否かにより、 ダイォ一ド D 1に 順方向電流が流れているか否かを判別する (ステップ Sa l 1) 。
ステップ S a 1 1における判別結果が 「Ye s」 であれば、 トランジスタ 126 をオンする (ステップ S a 12) 。
一方、 ステップ S a 11における判別結果が 「No Jであれば、 トランジスタ 1 26をオフする (ステップ S a 13) という動作を繰り返して実行することになる。 同様に、 コンパレ一夕 204は、 その負入力端 (―) の電圧が低位側電圧 Vs s —コンパレー夕のオフセット電圧を越えているか否かにより、 ダイオード D2に順 方向電流が流れているか否かを判別する (ステップ Sb l 1) 。
ステップ S b 11における判別結果が 「Ye s」 であれば、 トランジスタ 125 をオンする (ステップ Sb 12) 。
一方、 ステップ Sb 11における判別結果が 「No」 であれば、 トランジスタ 1 25をオフする (ステップ Sb l 3) という動作を繰り返して実行することになる。 このように、 本第 2実施形態にかかる電力供給装置にあっては、 ダイオード D l、 D 2に順方向電流が流れない場合には、 トランジスタ 126、 125が完全にオフ するので、 電流が、 端子 AG1、 AG 2から低位電圧 Vs sへの方向には流れない。 一方、 電界効果型であるトランジスタ 125、 126のオフ時のリーク電流は、 ダイオードのそれと比べるとはるかに少ない。 これらのため、 本第 2実施形態にか かる電力供給装置によれば、 第 1実施形態の場合と同様に無発電状態の場合や起電 圧が小振幅である場合におけるリーク電流を極めて低く抑えることが可能となる。 また、 トランジスタ 125、 126のソースは低位側電圧 Vs sに接続され、 そ のドレインは、 電圧 Vs sよりも高位側に接続されているため、 トランジスタ 12 5、 126の寄生ダイオード D3、 D4は、 図 5において破線で示される方向で発 生する。 このため、 第 1回目の起動時など、 コンデンサ 140の蓄電が不十分であ る等の理由によってコンパレー夕 203、 204が動作しない場合であっても、 ト ランジス夕 125、 126のソースから ドレイン方向に電流を流すことは可能とな る。
したがって、 発電機 100の発電された電圧が小振幅であっても、 その寄生ダイ オード D3、 D4、 ダイオード D l、 D 2からなるダイオードブリッジの整流によ つて、 コンデンサ 140を充電することが可能となる。
この場合において、 寄生ダイオード D3、 D4に充電電流が流れると、 寄生トラ ンジス夕が導通状態となって CMOS L S Iに特有の現象であるラッチアップを 引き起こすおそれがある。 しかしながら、 このラッチアップは、 ガードバンドや、 . トレンチ分離などの集積回路技術によつて防止することは十分可能である。
本第 2実施形態における他の動作については、 第 1実施形態と同様である。 した がって、 その効果も第 1実施形態と全く同等である。
[ 4 ] 第 3実施形態
[ 4 . 1 ] 第 3実施形態の構成
次に、 本発明の第 3実施形態にかかる電力供給装置の構成について図 8を参照し て説明する。
上述した第 1実施形態にあっては、 コンパレー夕 2 0 1、 2 0 2の各出力をイン バ一夕 1 2 3、 1 2 4によってそれぞれ反転する構成としていた。
これに対し、 本第 3実施形態にかかる電力供給装置は、 コンパレータの入力を入 れ替えることによって、 インバー夕 1 2 3、 1 2 4を用いない構成としたたもので ある。
すなわち、 図 8におけるコンパレ一夕 2 0 5の正入力端 (+ ) には、 端子 A G 1 の電圧が供給される一方、 その負入力端 (一) には、 レベルシフ夕 2 5 1によって 高位側電圧 V d dが電圧 Voffsetlだけ高位側にレベルシフ卜された電圧が供給され ている。
このため、 コンパレー夕 2 0 5は、 ダイオード D 1に順方向電流が流れる場合に、 その出力信号を 「L」 レベルとして、 トランジスタ 1 2 2をオンとする。
また、 コンパレー夕 2 0 5は、 ダイオード D 1に順方向電流が流れない場合に、 その出力信号を 「H」 レベルとして、 トランジスタ 1 2 2を完全にオフすることと なる。
同様に、 コンパレー夕 2 0 6の正入力端 (+ ) には、 端子 A G 2の電圧が供給さ れる。
また、 コンパレータ 2 0 6の負入力端 (一) には、 レベルシフ夕 2 5 2によって 高位側電圧 V d dが電圧 Voffset2だけ高位側にレベルシフトされた電圧が供給され ている。
このため、 コンパレ一夕 2 0 6は、 ダイオード D 2に順方向電流が流れる場合に、 その出力信号を 「L」 レベルとして、 トランジスタ 121をオンとする一方、 ダイ. オード D 1に順方向電流が流れない場合に、 その出力信号を 「H」 レベルとして、 トランジスタ 121を完全にオフすることとなる。
このような第 3実施形態によれば、 インバー夕を不要とするので、 その分、 構成 を簡略化することが可能となる。
なお、 同様に、 第 2実施形態においても、 コンパレータ 203、 204の入力を 入れ替えることによってィンバ一夕 123、 124を用いない構成とすることが可 能である。 [5] ダイオード D 1、 D 2の集積化
上述した各実施形態にあっては、 トランジスタ 121、 122 ( 125、 126) 、 コンパレー夕 201、 202 ( 203、 204あるいは 205、 206) 、 レベル シフ夕 251、 252 (253、 254) を、 ィンバ一夕 123、 124 (第 3実 施形態を除く) とともに集積化することが可能である。 ここで、 さらに、 ダイォ一 ド D l、 D 2も併せて集積化すれば、 回路規模の縮小や、 コストダウン等を図るこ とも可倉 ¾となる。
しかし、 ダイオード D l、 D 2も集積化する場合には、 条件によって整流が正常 に動作しないという不都合も考えられる。 そこで、 この不都合について検討するこ ととする。
集積化する際の基板が N型である場合、 一般に、 ダイオードは、 図 9に示される ように構成されるため、 その順方向電流が①で示される方向に流れる。
しかし、 N型の基板まで含めて考えると、 図に示されるような NPN型のバイポ —ラトランジス夕が寄生的に構成されてしまう。 そして、 順方向電流が①で示され る方向に流れると、 この電流がトリガとなって、 寄生的なバイポーラトランジスタ がオンとなってしまうおそれがある。
ここで、 ダイオード D l、 D 2を低位側電圧 Vs sに接続する場合に、 N型基板 を用いてダイオード D l、 D 2を集積化すると、 図 10に示されるように、 ダイォ —ド D 1、 D 2が寄生的な NPN型のバイポーラトランジスタとなってしまう場合 がある。 このような場合に、 順方向電流が①の方向で流れると、 コレクタ電流が②で示さ れる方向に流れるので、 高位側電圧 V d dと端子 A G 1または A G 2とが短絡状態 となって、 整流が正常に動作しなくなってしまう、 という不都合が生じる可能性が ある。
したがって、 N型基板で集積化する場合には、 寄生的な N P N型のバイポーラト ランジス夕が構成されないように、 図 1に示される第 1実施形態のようにダイォー ド D 1、 D 2を高位側電圧 V d dに接続する構成とするのが望ましいと考えられる。 反対に、 P型基板で集積化する場合には、 寄生的な P N P型のバイポーラ卜ラン ジス夕が構成されないように、 図 5に示される第 2実施形態のようにダイォード D I s D 2を低位側電圧 V s sに接続する構成するのが望ましいと考えられる。
[ 6 ] 電子時計
次に、 本発明の電力供給装置を適用した電子機器の一例たる電子時計 (腕時計) について説明する。
[ 6 . 1 ] 電子時計の概略構成
図 1 1は、 この電子時計の概略構成を示す図である。
図 1 1に示されるように、 腕時計に好適な発電機 1 0 0は、 コイル 1 1 0が卷回 されたステ一夕 1 1 2と、 2極磁化されたディスク状の口一夕 1 1 4とを備えてお り、 腕時計を装着したユーザが手を振ると、 回転錘 1 1 6が旋回運動し、 当該運動 が輪列機構 1 1 8によってロー夕 1 1 4を回転させる構成となっている。 したがつ て、 このような発電機 1 0 0によれば、 回転錘 1 1 6の旋回によってコイル 1 1 0 の両端に位置する端子 A G 1、 A G 2の間には交流電力が発生することとなる。 そして、 発電機 1 0 0によって発電された交流電力は、 充電回路 4 0 0によって 全波整流されて、 コンデンサ 1 6 0に充電されるとともに、 処理部 6 0 0に供給さ れる。
処理部 6 0 0は、 コンデンサ 1 6 0に充電された電力、 または、 電力供給装置 5 0 0によって全波整流された電力によって時計装置 1 5 1を駆動するものである。 時計装置 1 5 1は、 水晶発振器や、 カウン夕回路、 ステッピングモー夕などから構 成されており、 水晶発振器によって生成されるクロック信号をカウン夕回路で分周 し、 この分周結果に基づいて時刻を計時するとともに、 ステッピングモ一夕を駆動 して、 時刻等を表示するようになっている。
[6. 2] 電子時計の電気的構成
図 12は、 この電子時計の電気的構成を示すブロック図である。
図 12に示されるように、 この電子時計は、 上記第 1実施形態にかかる電力供給 装置を用いている。 さらに、 この電子時計の電力供給装置 500は、 昇降圧回路 3 00を備えている。
この昇降圧回路 300は、 コンデンサ 140の充電電圧を必要に応じて昇圧して コンデンサ 160に充電し、 この電子時計の負荷である処理部 600、 インバー夕 123、 124、 コンパレー夕 201、 202等の回路各部に電源として供給する ものである。 詳細には、 昇降圧回路 300は、 低位側電圧 Vs sと基準電位たる高 位側電圧 Vddとの線間電圧 (絶対値) で示される電源電圧が回路各部の動作可能 な電圧下限値 (もしくはその近傍値) に低下すると、 昇圧倍数を 1段階上げる。 ま た、 昇降圧回路 300は、 電圧上限値 (もしくはその近傍値) に上昇すると昇圧倍 数を 1段階下げる。
ここで、 昇降圧回路 300について詳細に説明する。
昇降圧回路 300は、 図 13に示すように、 コンデンサ 140の高電位側端子に 一方の端子が接続されたスィッチ SW1と、 スイ チ SW1の他方の端子に一方の 端子が接続され、 他方の端子が高容量 2次電源 48の低電位側端子に接続されたス イッチ SW2と、 スィッチ SW 1とスィッチ SW2との接続点に一方の端子が接続 されたコンデンサ 300 aと、 コンデンサ 300 aの他方の端子に一方の端子が接 続され、 他方の端子がコンデンサ 140の低電位側端子に接続されたスィツチ SW 3と、 一方の端子がコンデンサ 160の低電位側端子に接続され、 他方の端子がコ ンデンサ 300 aとスィツチ SW3との接続点に接続されたスィヅチ SW4と、 コ ンデンサ 140の高電位側端子とコンデンサ 160の高電位側端子との接続点に一 方の端子が接続されたスイッチ SW1 1と、 スィッチ SW1 1の他方の端子に一方 の端子が接続され、 他方の端子がコンデンサ 140の低電位側端子に接続されたス ィツチ SW 12と、 スィツチ SW 1 1とスィヅチ SW 12との接続点に一方の端子 が接続されたコンデンサ 300 bと、 コンデンサ 300 bの他方の端子に一方の端 子が接続され、 スィッチ SW 12とコンデンサ 140の低電位側端子との接続点に. 他方の端子が接続されたスィツチ SW 13と、 一方の端子がコンデンサ 300 bと スィッチ SW13との接続点に接続され、 他方の端子がコンデンサ 160の低電位 側端子に接続されたスィツチ SW 14と、 スィツチ SW 1 1とスィツチ SW 12と の接続点に一方の端子が接続され、 コンデンサ 300 aとスィッチ SW3との接続 点に他方の端子が接続されたスィツチ SW21と、 を備えて構成されている。
この場合において、 昇降圧回路 300の周辺回路としては、 電源電圧を検出する 電圧検出回路と、 電圧検出回路の検出結果に基づいて昇降圧動作を制御する制御回 路が設けられている。
そして、 制御回路は、 電圧検出回路の電源電圧検出結果に基づいて昇降圧倍率の 切替制御を行っている。
そして、 昇降圧回路 300は、 外部の基準クロック生成回路で作成された昇降圧 クロヅク CKUDに基づいて動作している。
この昇降圧回路 300の動作について、 図 14を参照して、 3倍昇圧時を例とし て説明する。
昇降圧回路 300は、 外部より入力された昇降圧クロック CKUDに基づいて動作 しており、 3倍昇圧時には、 図 14に示すように、 第 1の昇圧クロヅクタイ ミング (パラレル接続タイミング) においては、 スィッチ SW1をオン、 スィヅチ SW2 をオフ、 スィッチ SW3をオン、 スィッチ SW4をオフ、 スィッチ SWl 1をオン、 スィッチ SW12をオフ、 スィッチ SW13をオン、 スィッチ SW14をオフ、 ス ィツチ SW21をオフとする。
この場合において、 昇降圧回路 3 ΰ θは、 コンデンサ 300 aおよびコンデンサ 300 bにコンデンサ 140から電源が供給され、 コンデンサ 300 aおよびコン デンサ 300 bの電圧がコンデンサ 140の電圧とほぼ等しくなるまで充電がなさ れることとなる。
次に第 2の昇圧クロックタイミング (シリアル接続タイミング) においては、 ス イッチ SW1をオフ、 スィッチ SW2をオン、 スィッチ SW3をオフ、 スィッチ S W4をオフ、 スィッチ SW1 1をオフ、 スィッチ SW12をオフ、 スィッチ SW 1 3をオフ、 スィッチ SW14をオン、 スィッチ SW2 1をオンとする。 この場合において、 昇降圧回路 300は、 コンデンサ 140、 コンデンサ 300. aおよびコンデンサ 300 bはシリアルに接続されて、 コンデンサ 140の電圧の 3倍の電圧でコンデンサ 160が充電され、 3倍昇圧が実現されることとなる。
同様にして、 2倍昇圧、 1. 5倍昇圧、 昇圧なし (1倍昇圧) 、 1/2倍降圧を 実現することができる。
このような昇降圧回路 300を設けているため、 コンデンサ 140の充電が不十 分な場合であっても、 電源電圧 Vs sは動作可能電圧の範囲内に維持される。
従って、 コンパレー夕 201、 202によるトランジスタ 121、 122の制御 が可能となって、 小振幅の交流電圧を整流することが可能となる。
また、 トランジスタ 121、 121のゲート電圧を供給するインバー夕 123、 124の駆動能力も高められるので、 トランジスタ 121、 122のオン抵抗が低 下して整流効率を高めることも可能となる。
さらに、 コンデンサ 140の蓄電が不十分で場合であって、 昇圧によってもコン パレ一夕 201、 202が動作しない場合であっても、 寄生ダイオード D 3、 D4、 ダイオード D l、 D 2からなるダイオードブリッジの整流によって、 コンデンサ 1 40を充電することが可能な点は上述した通りである。
また、 この電子時計において、 上記第 1実施形態にかかる電力供給装置を適用し た理由は、' 次の通りである。 すなわち、 この電子時計においては、 基準電位を高位 側電圧 Vddとしているため、 電圧 Vs sとして例えば- 1.5Vを得るには、 昇降圧 回路 300の最高昇圧倍数が 3倍であれば、 少なくとも、 電圧 Vs s' として- 0.5 Vが必要となる。 ここで、 電子時計の電力供給装置として、 第 2実施形態にかかる 電力供給装置を適用すると、 コンパレ一夕 203 (204) の入力端には、 Vss, として- 0.5Vが (図 5にあってはレベルシフトされて) 印加される。
しかしながら、 時計用に適用されるトランジスタでは、 そのしきい値電圧 Vt h は 0.6V程度であるため、 定電流源 236 (図 6参照) が非飽和状態となる。 このた め、 電流が十分に流れないため、 正常な比較動作が行われなくなってしまう。 こ れに対して第 1実施形態にかかる電力供給装置では、 コンパレー夕の入力端には基 準電位たる高位側電圧 Vddが (図 1にあってはレベルシフトされて) 印加される ため、 回路的に安定であり、 望ましいと言えるからである。 反対に、 上述した電子時計において、 基準電位を低位側電圧 Vs sとする場合に は、 第 2実施形態にかかる電力供給装置を適用するのが望ましいと考えられる。
[7] 実施形態の変形例
[7. 1] 第 1変形例
上記第 1、 第 2、 第 3実施形態および電子時計にあっては、 トランジスタ 12 Is 122、 125、 126を Nチャネルあるいは Pチャネル電界効果型としたが、 N PN型あるいは PNP型のバイポ一ラトランジス夕を用いても良い。 ただし、 バイ ポーラトランジスタにあっては、 ェミツ夕/コレクタ間の飽和電圧が通常 0.3V程度 であるので、 発電機 100の起電圧が小さい場合には、 上述のように電界効果型と するのが望ましい。
[7. 2] 第 2変形例
上記第 1、 第 2、 第 3実施形態および電子時計にあっては、 電力を充電する主体 をコンデンサ 140としたが、 電力を蓄電することが可能であれば十分であり、 例 えば、 二次電池であっても良い。
[7. 3] 第 3変形例
また、 発電機 100としては、 図 10に示されるもののほか、 例えば、 ゼンマイ などの復元力により回転運動を発生させて、 この回転運動によって起電力を発生さ せるタイプや、 圧電体に対して外部あるいは自励による振動や変位を加えて、 その 圧電効果によって電力を発生させるタイプなどであっても良い。 要は、 交流電力を 発電するものであれば、 その形式は問われない。
[7. 4] 第 4変形例
さらに、 上記実施形態にかかる電力供給装置が適用される電子機器としては、 上 記電子時計のほか、 液晶テレビや、 ビデオテープレコーダ、 ノート型パーソナルコ ンビュー夕、 携帯電話、 PDA (Personal Digital Assistanし '個人情報端末) 、 電卓などが例として挙げられ、 要は、 電力を消費する電子機器であれば、 いかなる ものに対しても適用可能である。 そして、 このような電子機器においては、 一次電 池を使わず、 発電機から供給される電力で、 電子回路系や機構系を稼働させること ができるので、 いつでもどこでも使用することができるとともに、 煩わしい電池の 交換を不要にでき、 さらに、 電池の廃棄に伴う問題も生じることもない。
[ 7 . 5 ] 第 5変形例
以上の説明においては、 発電機を備える構成について説明したが、 発電機を備え ない携帯機器であっても、 外部の交流電源 (例えば、 商用電源) から電力を供給さ れ、 上記実施形態の整流回路を用いて整流を行い、 蓄電装置 (コンデンサ、 二次電 池等) に電力を蓄える構成を有するものであれば、 適用が可能である。
この場合においても、 整流が行われていない場合におけるリーク電流による無駄 な電力の消費が抑えられ、 より低消費電力化を図ることが可能となる。 [ 8 ] 実施形態の効果
以上説明したように本実施形態によれば、 第 1の整流ュニットに順方向電流が流 れない場合には制御ユニットによって第 2のスイッチングュニヅ 卜がオフされ、 第 2の整流ュニッ卜に順方向電流が流れない場合には制御ュニットによって第 1のス ィツチングュニッ卜がオフされる。
したがって、 第 1および第 2の整流ユニッ トのいずれにも順方向電流が流れない 場合、 すなわち、 整流が行われていない場合、 第 1および第 2のスイッチングュニ ヅ 卜はオフにされて、 上記いずれの閉ルートも遮断されるので、 第 1の整流ュニッ トおよび第 2の整流ュニッ卜のリーク電流による無駄な電力の消費が抑えられ、 よ り低消費電力化を図ることが可能となる。
また、 本実施形態によれば、 第 1の整流ユニットおよび第 2の整流ユニッ トを含 めた各部の集積化が容易であるため、 回路規模の縮小化を図ることが可能となる。 このため、 空間的制約の大きい腕時計などの電子機器にあっても、 スペースを有効 に活用することが可能となる。 さらに、 各部の集積化によって、 製造コストの低減 化を図ることも可能となる。

Claims

1 . 第 1および第 2の電源ラインに基づいて電力を供給する電力供給装置であつ て、
交流電圧が給電される一方の端子と前記第 1の電源ラインとに接続された第 1の 整流手段と、
前記交流電圧が給電される他口方の端子と前記第 1の電源ラインとに接続された第 盲
2の整流手段と、
前記一方の端子と前記第 2の電源ラインとの間に接続された第
の- 1のスイッチング 手段と、
前記他方の端子と前記第 2の電源ラインとの間に接続された第 2のスィツチング 囲
手段と、
前記第 1の整流手段に順方向電流が流れていなければ前記第 2のスィヅチング手 段をオフに制御し、 前記第 2の整流手段に順方向電流が流れていなければ前記第 1 のスィツチング手段をオフに制御する制御手段と
を具備することを特徴とする電力供給装置。
2 . 前記第 1の整流手段および第 2の整流手段は、 それぞれダイオードである ことを特徴とする請求の範囲第 1項記載の電力供給装置。
3 . 前記第 1の整流手段としてのダイオードは、 そのリーク電流が前記第 1のス ィツチング手段がオフ状態にある場合のリーク電流よりも大きく、 前記第 2の整流 手段としてのダイオードは、 そのリーク電流が前記第 2のスィッチング手段がォフ 状態にある場合のリーク電流よりも大きいことを特徴とする請求の範囲第 2項記載 の電力供給装置。
4 . 前記第 1および第 2の整流手段としてのダイオードは、 P型あるいは N型基 板で集積化されるものであり、
前記第 1の電源ラインは、 前記 N型基板で集積化される場合には前記第 2の電源 ラインよりも高位であり、 前記 P型基板で集積化される場合には前記第 2の鼋源ラ インよりも低位である
ことを特徴とする請求の範囲第 2項記載の電力供給装置。
5 . 前記第 1および第 2のスイッチング手段は、 それぞれ電界効果型トランジス. 夕であることを特徴とする請求の範囲第 1項記載の電力供給装置。
6 . 前記第 1のスィッチング手段としての電界効果型トランジスタの寄生ダイォ —ドと、 前記第 2のスイッチング手段としての電界効果型トランジスタの寄生ダイ オードと、 前記第 1の整流手段と、 前記第 2の整流手段とによってブリッジ回路が 構成される
ことを特徴とする請求の範囲第 5項記載の電力供給装置。
7 . 前記制御手段は、
前記第 1の整流手段に順方向電流が流れていなければ前記第 2のスィツチング手 段をオフに制御する第 1の制御手段と、
前記第 2の整流手段に順方向電流が流れていなければ前記第 1のスィツチング手 段をオフに制御する第 2の制御手段と
を備えていることを特徴とする請求の範囲第 1項記載の電力供給装置。
8 . 前記制御手段は、
前記一方の端子に基づく電圧レベルと、 前記第 1の電源ラインに基づく電圧レべ ルとを比較することによって、 前記第 1の整流手段に順方向電流が流れたか否かを 判別し、
前記他方の端子に基づく電圧レベルと、 前記第 1の電源ラインに基づく電圧レべ ルとを比較することによって、 前記第 2の整流手段に順方向電流が流れたか否かを 判別する
ことを特徴とする請求の範囲第 1項記載の電力供給装置。
9 . 前記第 1の電源ラインは前記第 2の電源ラインよりも高電位であって、 前 記制御手段は、 一方の端子の電圧レベルが、 第 1の電源ラインのレベルよりある所 定の電圧レベルを加算した電圧レベルを超えたか否かに基づいて第 1の整流手段に 順方向電流が流れたか否かを判別し、
他方の端子の電圧レベルが第 1の電源ラインのレベルよりある所定の電圧レベル を加算した電圧レベルを超えたか否かに基づいて第 2の整流手段に順方向電流が流 れたか否かを判別することを特徴とする請求の範囲第 8項記載の電力供給装置。
1 0 . 前記第 1の電源ラインは前記第 2の電源ラインよりも低電位であって、 前記制御手段は、 一方の端子の電圧レベルが、 第 1の電源ラインのレベルよりあ. る所定の電圧レベルを減算した電圧レベル未満であるか否かに基づいて第 1の整流 手段に順方向電流が流れたか否かを判別し、
他方の端子の電圧レベルが第 1の電源ラインのレベルよりある所定の電圧レベル を減算した電圧レペル未満であるか否かに基づいて第 2の整流手段に順方向電流が 流れたか否かを判別することを特徴とする請求の範囲第 8項記載の電力供給装置。
1 1 . 前記制御手段は、 前記所定電圧レベルをオフセットすることを特徴とする 請求の範囲第 9項または第 1 0項記載の電力供給装置。
1 2 . 前記所定電圧レベルは、 対応する整流手段の順方向電圧に相当する電圧で あることを特徴とする請求の範囲第 9項ないし第 1 1項のいずれかに記載の電力供
1 3 . 少なくとも前記第 1のスイッチング手段、 前記第 2のスイッチング手段及 び前記制御手段は、 一つの半導体基板上に形成されていることを特徴とする請求の 範囲第 1項記載の電力供給装置。
1 4 . 前記第 1の電源ライン及び前記第 2の電源ラインを介して供給された電力 を蓄電する蓄電手段を備え、
前記蓄電手段から前記制御手段に電源を供給することを特徴とする請求の範囲第 1項記載の電力供給装置。
1 5 . 前記第 1の電源ライン及び前記第 2の電源ラィンを介して供給された電力 を蓄電する蓄電手段と、
前記蓄電手段の出力電圧を昇圧し、 昇圧後の電力を前記制御手段の電源として供 給することを特徴とする請求の範囲第 1項記載の電力供給装置。
1 6 . 前記第 1の電源ラインは基準電位として設定されることを特徴とする請求 の範囲第 1 5項記載の電力供給装置。
1 7 . 前記交流電圧を給電すべく交流電力を発電する交流発電手段を備えたこと を特徴とする請求の範囲第 1項ないし第 1 6項のいずれかに記載の電力供給装置。
1 8 . 交流電圧が給電される一方の端子と第 1の電源ラインとに接続された第 1 の整流手段と、
前記交流電圧が給電される他方の端子と前記第 1の電源ラインとに接続された第 2の整流手段と、
前記一方の端子と第 2の電源ラインとの間に接続された第 1のスィツチング手段 と、
前記他方の端子と前記第 2の電源ラインとの間に接続された第 2のスイッチング 手段と
を備え、 前記第 1および第 2の電源ラインに基づいて電力を供給する電力供給方 法であって、
前記第 1の整流手段に順方向電流が流れてレ、なければ前記第 2のスイッチング手 段をオフに制御し、 前記第 2の整流手段に順方向電流が流れていなければ、 前記第 1のスイッチング手段をオフに制御する
ことを特徴とする電力供給方法。
1 9 . 一方の端子および他方の端子間に交流電圧を発生させる発電手段と、 前記一方の端子と第 1の電源ラインとに接続された第 1の整流手段と、
前記他方の端子と前記第 1の電源ラインとに接続された第 2の整流手段と、 前記一方の端子と第 2の電源ラインとの間に接続された第 1のスィツチング手段 と、
前記他方の端子と前記第 2の電源ラインとの間に接続された第 2のスイッチング 手段と、
前記第 1の整流手段に順方向電流が流れていなければ前記第 2のスィツチング手 段をオフに制御し、 前記第 2の整流手段に順方向電流が流れていなければ前記第 1 のスィヅチング手段をオフに制御する制御手段と、
前記第 1および第 2の電源ラインに基づいて供給された電力によって、 所定の処 理を実行する処理手段と
を具備することを特徴とする携帯型電子機器。
2 0 . 一方の端子および他方の端子間に交流電圧を発生させる発電手段と、 前記一方の端子と第 1の電源ラインとに接続された第 1の整流手段と、
前記他方の端子と前記第 1の電源ラインとに接続された第 2の整流手段と、 前記一方の端子と第 2の電源ラインとの間に接続された第 1のスイッチング手段 と、 前記他方の端子と前記第 2の電源ラインとの間に接続された第 2のスィ 手段と、
前記第 1の整流手段に順方向電流が流れていなければ前記第 2のスィツチング手 段をオフに制御し、 前記第 2の整流手段に順方向電流が流れていなければ前記第 1 のスィツチング手段をオフに制御する制御手段と、
前記第 1および第 2の電源ラインに基づいて供給された電力によって、 時刻を計 時する計時手段と
を具備することを特徴とする電子時計。
PCT/JP1999/005078 1998-09-17 1999-09-17 Dispositif d'alimentation, procede d'alimentation, dispositif electronique portatif et montre electronique WO2000017993A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US09/554,775 US6366485B1 (en) 1998-09-17 1999-09-17 Power source device, power supplying method, portable electronic equipment, and electronic timepiece
JP2000571549A JP3460698B2 (ja) 1998-09-17 1999-09-17 電力供給装置、電力供給方法、携帯型電子機器および電子時計
EP99943389A EP1056190B1 (en) 1998-09-17 1999-09-17 Power supply device, power supply method, portable electronic device, and electronic watch
DE69928496T DE69928496T8 (de) 1998-09-17 1999-09-17 Stromversorgungsgerät, stromversorgungsverfahren, tragbares elektronisches gerät und elektronische uhr
HK01103456A HK1033045A1 (en) 1998-09-17 2001-05-18 Power supply device, power supply method, portableelectronic device, and electronic watch

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/263341 1998-09-17
JP26334198 1998-09-17

Publications (1)

Publication Number Publication Date
WO2000017993A1 true WO2000017993A1 (fr) 2000-03-30

Family

ID=17388134

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/005078 WO2000017993A1 (fr) 1998-09-17 1999-09-17 Dispositif d'alimentation, procede d'alimentation, dispositif electronique portatif et montre electronique

Country Status (7)

Country Link
US (1) US6366485B1 (ja)
EP (1) EP1056190B1 (ja)
JP (1) JP3460698B2 (ja)
CN (1) CN1171375C (ja)
DE (1) DE69928496T8 (ja)
HK (1) HK1033045A1 (ja)
WO (1) WO2000017993A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009201265A (ja) * 2008-02-21 2009-09-03 Masatoshi Imori インダクタンスを使用しない電圧降下の小さい整流装置
US9048731B2 (en) 2013-06-26 2015-06-02 Kabushiki Kaisha Toshiba Rectifying apparatus

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004029439A1 (de) * 2004-06-18 2006-02-02 Infineon Technologies Ag Gleichrichter-Schaltkreis, Schaltkreis-Anordnung und Verfahren zum Herstellen eines Gleichrichter-Schaltkreises
WO2007064602A2 (en) * 2005-12-01 2007-06-07 Illinois Tool Works Inc. Electrical generator
US7177164B1 (en) 2006-03-10 2007-02-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low power, high voltage power supply with fast rise/fall time
US8942018B2 (en) 2008-08-20 2015-01-27 ConvenientPower HK Ltd. Single-phase self-driven full-bridge synchronous rectification
US8711593B2 (en) * 2008-08-20 2014-04-29 ConvenientPower HK Ltd. Generalized AC-DC synchronous rectification techniques for single- and multi-phase systems
US7893754B1 (en) 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit
US8634218B2 (en) * 2009-10-06 2014-01-21 Power Integrations, Inc. Monolithic AC/DC converter for generating DC supply voltage
US8300440B2 (en) * 2009-12-04 2012-10-30 ConvenientPower HK Ltd. AC-DC converter and AC-DC conversion method
US8310845B2 (en) * 2010-02-10 2012-11-13 Power Integrations, Inc. Power supply circuit with a control terminal for different functional modes of operation
US8913409B2 (en) * 2010-02-12 2014-12-16 City University Of Hong Kong Self-driven AC-DC synchronous rectifier for power applications
US20120307537A1 (en) * 2011-05-30 2012-12-06 Stmicroelectronics S.R.L. Rectifier circuit, method for operating the rectifier circuit, and energy harvesting system comprising the rectifier circuit
US9729081B1 (en) * 2012-01-13 2017-08-08 Maxim Integrated Products, Inc. Powered device having semi-active bridge
WO2014080537A1 (en) * 2012-11-21 2014-05-30 Mitsubishi Electric Corporation Electric power converter with a voltage controller and a current controller
DE102013104944A1 (de) 2013-05-14 2014-11-20 Endress + Hauser Gmbh + Co. Kg Synchrongleichrichter, Verwendung eines solchen Synchrongleichrichters in einem Schaltnetzteil, sowie Schaltnetzteil
US9455621B2 (en) 2013-08-28 2016-09-27 Power Integrations, Inc. Controller IC with zero-crossing detector and capacitor discharge switching element
KR20160009115A (ko) * 2014-07-14 2016-01-26 삼성전자주식회사 교류 전압을 정류된 전압으로 변환하기 위한 정류 회로
US9667154B2 (en) 2015-09-18 2017-05-30 Power Integrations, Inc. Demand-controlled, low standby power linear shunt regulator
US9602009B1 (en) 2015-12-08 2017-03-21 Power Integrations, Inc. Low voltage, closed loop controlled energy storage circuit
US9629218B1 (en) 2015-12-28 2017-04-18 Power Integrations, Inc. Thermal protection for LED bleeder in fault condition
TWI693769B (zh) * 2018-11-28 2020-05-11 緯創資通股份有限公司 供電系統、電子裝置及其供電方法
US10622911B1 (en) * 2018-12-03 2020-04-14 Astec International Limited Rectifier circuits for electrical power supplies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0052860A2 (de) * 1980-11-26 1982-06-02 Deutsche ITT Industries GmbH Monolithisch integrierte Gleichrichter-Brückenschaltung
US4777580A (en) * 1985-01-30 1988-10-11 Maxim Integrated Products Integrated full-wave rectifier circuit
US5510972A (en) * 1994-06-29 1996-04-23 Philips Electronics North America Corporation Bridge rectifier circuit having active switches and an active control circuit
JPH08304568A (ja) * 1995-05-11 1996-11-22 Citizen Watch Co Ltd 電子式自動巻腕時計の発電回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7410158A (nl) * 1973-08-23 1975-02-25 Intel Corp Voedingsinrichting voor een elektronisch uurwerk.
JPS5798888A (en) * 1980-12-11 1982-06-19 Seiko Epson Corp Electronic wrist watch
JPS62144566A (ja) * 1986-02-14 1987-06-27 Seiko Epson Corp 電子時計用昇圧回路
JP3174245B2 (ja) * 1994-08-03 2001-06-11 セイコーインスツルメンツ株式会社 電子制御時計
US5540729A (en) * 1994-12-19 1996-07-30 Medtronic, Inc. Movement powered medical pulse generator having a full-wave rectifier with dynamic bias
KR0173949B1 (ko) * 1995-10-16 1999-05-01 김광호 전파브리지 정류회로
DE69623814T2 (de) * 1995-12-29 2003-08-07 Em Microelectronic Marin Sa Aktiver gleichrichter mit minimalen energieverlusten
US6421261B1 (en) * 1996-11-13 2002-07-16 Seiko Epson Corporation Power supply apparatus with unidirectional units

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0052860A2 (de) * 1980-11-26 1982-06-02 Deutsche ITT Industries GmbH Monolithisch integrierte Gleichrichter-Brückenschaltung
US4777580A (en) * 1985-01-30 1988-10-11 Maxim Integrated Products Integrated full-wave rectifier circuit
US5510972A (en) * 1994-06-29 1996-04-23 Philips Electronics North America Corporation Bridge rectifier circuit having active switches and an active control circuit
JPH08304568A (ja) * 1995-05-11 1996-11-22 Citizen Watch Co Ltd 電子式自動巻腕時計の発電回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1056190A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009201265A (ja) * 2008-02-21 2009-09-03 Masatoshi Imori インダクタンスを使用しない電圧降下の小さい整流装置
US9048731B2 (en) 2013-06-26 2015-06-02 Kabushiki Kaisha Toshiba Rectifying apparatus

Also Published As

Publication number Publication date
US6366485B1 (en) 2002-04-02
EP1056190A1 (en) 2000-11-29
DE69928496D1 (de) 2005-12-29
CN1171375C (zh) 2004-10-13
EP1056190B1 (en) 2005-11-23
HK1033045A1 (en) 2001-08-10
DE69928496T8 (de) 2006-09-21
CN1277750A (zh) 2000-12-20
DE69928496T2 (de) 2006-06-08
EP1056190A4 (en) 2003-03-05
JP3460698B2 (ja) 2003-10-27

Similar Documents

Publication Publication Date Title
WO2000017993A1 (fr) Dispositif d'alimentation, procede d'alimentation, dispositif electronique portatif et montre electronique
JP3632209B2 (ja) 電力供給装置および携帯型電子機器
JP3487289B2 (ja) 電力供給装置、電力供給方法、携帯型電子機器および電子時計
JP3472879B2 (ja) 過充電防止方法、充電回路、電子機器および時計
WO1989006834A1 (en) Electronic wrist watch with power generator
JP3678075B2 (ja) 電源装置およびその制御方法、携帯型電子機器、計時装置およびその制御方法
KR20060046370A (ko) 승압 회로를 갖는 전자 기기
JP4105314B2 (ja) Dc−dcコンバータ回路および電池駆動型装置
US6476580B1 (en) Electronic apparatus and control method for electronic apparatus
JP2003309978A (ja) 電力供給装置、電力供給方法、携帯型電子機器および電子時計
JP3205756B2 (ja) 電子機器
JP3472878B2 (ja) 過充電防止方法、充電回路、電子機器および時計
JPH1073675A (ja) 可逆コンバータによって調整される継続的電力供給回路
JP3903911B2 (ja) 電力供給装置および携帯型電子機器
JP3575305B2 (ja) 電力供給装置、その制御方法、携帯型電子機器および電子時計
JP3581547B2 (ja) 電子機器
JP2004032980A (ja) 過充電防止方法、充電回路、電子機器および時計
JP3679581B2 (ja) 電子機器
JP3872198B2 (ja) 電子機器
JP3680697B2 (ja) 電子時計およびその駆動制御方法
JPH10111371A (ja) 電力供給装置、発電装置、電子機器、電力供給方法および電力供給装置の制御方法
CN112311226A (zh) 升压电路
JPH03148092A (ja) 電子時計
JP2003235167A (ja) 過充電防止方法、充電回路、電子機器および時計
JP2000284841A (ja) 電位固定回路及びこの回路を用いた電子機器、電子時計

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99801615.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999943389

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09554775

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999943389

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1999943389

Country of ref document: EP