JPS62144566A - 電子時計用昇圧回路 - Google Patents
電子時計用昇圧回路Info
- Publication number
- JPS62144566A JPS62144566A JP3045586A JP3045586A JPS62144566A JP S62144566 A JPS62144566 A JP S62144566A JP 3045586 A JP3045586 A JP 3045586A JP 3045586 A JP3045586 A JP 3045586A JP S62144566 A JPS62144566 A JP S62144566A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- mos
- booster circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electromechanical Clocks (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子時計に１″Ａするものである。その中でも
液晶表示素子を駆動させるための昇圧回路に関するもの
である。
液晶表示素子を駆動させるための昇圧回路に関するもの
である。
本発明の目的は電圧損失、磁力損失とも極少で、かつ小
型、製造容易な昇圧回路を提供する事にある。
型、製造容易な昇圧回路を提供する事にある。
従来、液晶表示腕時計において、液晶を駆動するのに必
要な高い電圧を得るために昇圧回路が用いられている。
要な高い電圧を得るために昇圧回路が用いられている。
また、液晶のダイナミック、駆動においても高厄圧が必
要なため昇圧回路がノ目いられている。従来の代表的な
昇圧回路としては、： トランスを用いた昇圧回路、。
要なため昇圧回路がノ目いられている。従来の代表的な
昇圧回路としては、： トランスを用いた昇圧回路、。
云 コンデンサとダイオードを用いたジエンケル形昇圧
回路。
回路。
がある。第１図にトランスを用いた昇圧（ロ）謔を、第
２図にジエンケル形昇圧回路を示す。第２図において（
＆）は倍電圧昇圧回路、（ｂ）は４倍電圧昇圧回路であ
る。、＠１図、第２図中のＱ、Ｑはそれぞれ昇圧用方形
波信号、及びその反転信号であり、回路動作については
既に良く知られているので省略する。
２図にジエンケル形昇圧回路を示す。第２図において（
＆）は倍電圧昇圧回路、（ｂ）は４倍電圧昇圧回路であ
る。、＠１図、第２図中のＱ、Ｑはそれぞれ昇圧用方形
波信号、及びその反転信号であり、回路動作については
既に良く知られているので省略する。
これら従来の昇圧回路は、個別部品が大きい、多い、ま
たダイオードによる損失があるといった欠点がある。第
１図の回路では形の大きいトランスという個別部品が必
要である。第２図のジエンケル形昇圧回路ではコンデン
サとダイオードが多数必要である。このダイオードには
順方向電圧降下を減らすためにショットキ・ダイオード
というやや特殊な個別部品としてのダイオードが用いら
れている。また、ダイオードを使用している限り、順方
向電圧降下による電圧損失、電力損失は避けられない。
たダイオードによる損失があるといった欠点がある。第
１図の回路では形の大きいトランスという個別部品が必
要である。第２図のジエンケル形昇圧回路ではコンデン
サとダイオードが多数必要である。このダイオードには
順方向電圧降下を減らすためにショットキ・ダイオード
というやや特殊な個別部品としてのダイオードが用いら
れている。また、ダイオードを使用している限り、順方
向電圧降下による電圧損失、電力損失は避けられない。
電圧に１列してはダイオード１１固描りα２ｖ位の損失
があり、低温域では更に大きくなる。電力損失に関して
は第１図より第２図の回路の方が良いが、それでも大体
、８５％以下であるう本発明においては線形スイッチン
グ素子であるＭＯＳトランジスタを用いてコンデンサー
を充放電させ、昇圧を行なう。ＭＯＳトランジスタは時
計用ｒｃ上に集積できるから、個別部品は少なくなり、
時計に組込み易くなる。またダイオードの様な非線形素
子を使用しないから理想的な昇圧比が得られる。例えば
倍電圧昇圧回路においては昇圧比は１．９９倍以上の値
が得られている。更にダイオードの順方向電圧降下によ
る電力損失も無い事から、電力変換効率も９０％以上と
いう高い値が得られている。以上の様に本発明は従来の
昇圧回路の欠点の多くを取り除いたものである。
があり、低温域では更に大きくなる。電力損失に関して
は第１図より第２図の回路の方が良いが、それでも大体
、８５％以下であるう本発明においては線形スイッチン
グ素子であるＭＯＳトランジスタを用いてコンデンサー
を充放電させ、昇圧を行なう。ＭＯＳトランジスタは時
計用ｒｃ上に集積できるから、個別部品は少なくなり、
時計に組込み易くなる。またダイオードの様な非線形素
子を使用しないから理想的な昇圧比が得られる。例えば
倍電圧昇圧回路においては昇圧比は１．９９倍以上の値
が得られている。更にダイオードの順方向電圧降下によ
る電力損失も無い事から、電力変換効率も９０％以上と
いう高い値が得られている。以上の様に本発明は従来の
昇圧回路の欠点の多くを取り除いたものである。
第３図に本発明によるコンデンサー、線形スイッチング
素子からなる倍電圧昇圧回路の原理を示す。１は電源′
電池、紬 〜Ｓ、はスイッチング素子、７．８は個別コ
ンデン乎である。Ｅ、は電源電圧、Ｅ、は昇圧出力電圧
である。
素子からなる倍電圧昇圧回路の原理を示す。１は電源′
電池、紬 〜Ｓ、はスイッチング素子、７．８は個別コ
ンデン乎である。Ｅ、は電源電圧、Ｅ、は昇圧出力電圧
である。
第６図（、）において、先づコンデンサ７を電源電圧Ｅ
、まで充電する。この時Ｓ、は閉じＳ、は接咄されてい
る。一方コンデンサ８はＳ、が開いているので何も影響
を受けない。次に第５図のｆｂ）の状態になる。この時
Ｓ、は開きＳ、は遡源側に接続されるので、電源電池１
とコンデンサ７は直列に接７：洸される。従ってコンデ
ンサー７の先端には＋ａ ＃、’ＬｔＬ池の電圧Ｅ１と
コンデンサー７に充゛成された磁圧Ｅ、との和、つまり
２Ｅ、 という電圧が現われる。そしてＳ、が閉じられ
るとコンデンサー８けこの゛電圧２Ｅ、 で充電され
ろう４６図の（ａ）と（ｂ）の状、西が交互にくりかえ
される墨によってコンデンサー８の・端子電圧Ｅ、は完
全に２Ｅｌとなり、完全倍イ圧の昇圧回路が実現される
っこの出力電圧Ｅ、を基にして更゛に倍４圧昇圧をくり
１区せば２″！倍圧回路が実現できるし、又 ２ｍ倍昇
圧′成圧に゛電源電圧Ｅ１を６回７漬み重ねると（２°
＋ｔ）陪昇圧回路が実現できる７つまり、本発明におい
ては任意のｎ＠昇圧回路が実現できる。ただし、ｍ、ｌ
Ｘ ｎは１以上の自然数である。
、まで充電する。この時Ｓ、は閉じＳ、は接咄されてい
る。一方コンデンサ８はＳ、が開いているので何も影響
を受けない。次に第５図のｆｂ）の状態になる。この時
Ｓ、は開きＳ、は遡源側に接続されるので、電源電池１
とコンデンサ７は直列に接７：洸される。従ってコンデ
ンサー７の先端には＋ａ ＃、’ＬｔＬ池の電圧Ｅ１と
コンデンサー７に充゛成された磁圧Ｅ、との和、つまり
２Ｅ、 という電圧が現われる。そしてＳ、が閉じられ
るとコンデンサー８けこの゛電圧２Ｅ、 で充電され
ろう４６図の（ａ）と（ｂ）の状、西が交互にくりかえ
される墨によってコンデンサー８の・端子電圧Ｅ、は完
全に２Ｅｌとなり、完全倍イ圧の昇圧回路が実現される
っこの出力電圧Ｅ、を基にして更゛に倍４圧昇圧をくり
１区せば２″！倍圧回路が実現できるし、又 ２ｍ倍昇
圧′成圧に゛電源電圧Ｅ１を６回７漬み重ねると（２°
＋ｔ）陪昇圧回路が実現できる７つまり、本発明におい
ては任意のｎ＠昇圧回路が実現できる。ただし、ｍ、ｌ
Ｘ ｎは１以上の自然数である。
実際の昇圧比の上限はスイッチング素子、及びコンデン
サの耐圧によって制限される。
サの耐圧によって制限される。
ここで本発明の昇圧回路における電力変換効率をごく簡
単に計算してみる。本発明による回路の基本動作はコン
デンサーの充放電であり、第４図（、）、 （ｂ）の様
に示される。ここで１７本はスイッチング素子Ｓ、−Ｓ
、のＯＮ抵抗であり、すべて同じ抵抗値Ｒを持つものと
仮定する。また、負荷電流を■とし、他の電流は電力変
換効率が１００％であると仮定して図示しである。
単に計算してみる。本発明による回路の基本動作はコン
デンサーの充放電であり、第４図（、）、 （ｂ）の様
に示される。ここで１７本はスイッチング素子Ｓ、−Ｓ
、のＯＮ抵抗であり、すべて同じ抵抗値Ｒを持つものと
仮定する。また、負荷電流を■とし、他の電流は電力変
換効率が１００％であると仮定して図示しである。
実際に抵抗を流れるｔ流ｉは過渡電流であるが、である
ので、定常′電流Ｉで説明する。
ので、定常′電流Ｉで説明する。
第４図において（ａ）は光磁時、（ｂ）は放市時の状、
憾を示し、負荷抵抗１８に電流Ｉを供給するためには図
中に示される様な電流が訛れなければならない。
憾を示し、負荷抵抗１８に電流Ｉを供給するためには図
中に示される様な電流が訛れなければならない。
（−）と（ｂ）との時間比を１：１とすると、抵抗１７
で消費される損失心力Ｐ ＬｏＳ Ｓは、Ｐ ＬｏＳ
Ｓ （ｈ）＝２ Ｘ （２Ｉ ）２Ｘ （Ｒ＋ Ｒ）Ｐ
ＬｏＳＳ（ｂ）＝了Ｘ （２Ｉ ）２Ｘ （Ｒ＋Ｒ）、
’、 ＰＬｏＳＳ ＝ （２Ｉ ）”Ｘ２ Ｒ一方電源
電池１から供給される電力ＰＲはＰＲ：（２Ｉ）Ｘｇ。
で消費される損失心力Ｐ ＬｏＳ Ｓは、Ｐ ＬｏＳ
Ｓ （ｈ）＝２ Ｘ （２Ｉ ）２Ｘ （Ｒ＋ Ｒ）Ｐ
ＬｏＳＳ（ｂ）＝了Ｘ （２Ｉ ）２Ｘ （Ｒ＋Ｒ）、
’、 ＰＬｏＳＳ ＝ （２Ｉ ）”Ｘ２ Ｒ一方電源
電池１から供給される電力ＰＲはＰＲ：（２Ｉ）Ｘｇ。
従って、この回路の損失εは
ε＝ＰＬｏＳＳ／ＰＢ＝４１Ｒ／Ｅ。
となる。これは負荷電流が増えると損失が増大する事を
示していると同時に、スイッチング素子のＯＮ抵抗を減
少させる事によって損失を減らせる事をも示している。
示していると同時に、スイッチング素子のＯＮ抵抗を減
少させる事によって損失を減らせる事をも示している。
後述の様にこの損失は少ない。
また、負荷電流の増大に伴う出力電圧の低下については
、スイッチング素子のＯＮ抵抗の減少、コンデンサーの
容量の増力口、昇圧動作周波数を上げる等の刈求によっ
て防ぐことができる。
、スイッチング素子のＯＮ抵抗の減少、コンデンサーの
容量の増力口、昇圧動作周波数を上げる等の刈求によっ
て防ぐことができる。
４５図Ｖこ、本発明によるＭＯＳトランジスタを使った
倍准圧昇圧回路を、第６図にそのタイミングチャートを
示す。電源１ぽ池１、コンデンサー７゜８は４６図と同
じでめり、Ｐ−ＭＯＳ２０．Ｃ−ＭｏＳ２？＋、Ｐ−Ｍ
ｏＳ２２の各ＭＯＳトランジスタは第３図のｓＩｎ
２．ｓ、の拗きをする。
倍准圧昇圧回路を、第６図にそのタイミングチャートを
示す。電源１ぽ池１、コンデンサー７゜８は４６図と同
じでめり、Ｐ−ＭＯＳ２０．Ｃ−ＭｏＳ２？＋、Ｐ−Ｍ
ｏＳ２２の各ＭＯＳトランジスタは第３図のｓＩｎ
２．ｓ、の拗きをする。
３４け低心圧系−高は正系Ｃ−ＭＯＳインメーフエイス
回路であり、、Ｐ−ＭＯＳ２２のスイッチング信号を低
電圧から高４圧に変換される。又、：ａＯＳトランジス
タ２０．２２のサブストレート電極は必ずル５図にある
方向、ヱ！βち、各々のドレインニ圧極に接続して、Ｍ
ＯＳトランジスタの舒生ダイオードがコンデンサー０元
４・イ流に対して゛墳方向となるようにしなければｔら
ない。でないとせっかくの昇圧゛電圧が寄生ダイオード
によって電源！４リヘ逆流してしまう。このように接続
すること１°でより昇圧回路の自起動が確実になる利点
も有する。すなわち自起動の初期においてＰ−ＭＯＳト
ランジスタ２２のゲート１Ｌ圧に十分な件圧′覗圧がか
からず、従ってスイッチング素子としテ拗らかない場合
でも、舒生ダイオードの幼果によってＰ−ＭＯＳトラン
ジスタ２０．２２ｉ、ｌ：ダイオードと做せる。
回路であり、、Ｐ−ＭＯＳ２２のスイッチング信号を低
電圧から高４圧に変換される。又、：ａＯＳトランジス
タ２０．２２のサブストレート電極は必ずル５図にある
方向、ヱ！βち、各々のドレインニ圧極に接続して、Ｍ
ＯＳトランジスタの舒生ダイオードがコンデンサー０元
４・イ流に対して゛墳方向となるようにしなければｔら
ない。でないとせっかくの昇圧゛電圧が寄生ダイオード
によって電源！４リヘ逆流してしまう。このように接続
すること１°でより昇圧回路の自起動が確実になる利点
も有する。すなわち自起動の初期においてＰ−ＭＯＳト
ランジスタ２２のゲート１Ｌ圧に十分な件圧′覗圧がか
からず、従ってスイッチング素子としテ拗らかない場合
でも、舒生ダイオードの幼果によってＰ−ＭＯＳトラン
ジスタ２０．２２ｉ、ｌ：ダイオードと做せる。
この時、回路は膓２図（ａ）のジエンケル形昇圧回路を
形成しており、損失は大きいが昇圧を開始する。
形成しており、損失は大きいが昇圧を開始する。
ある程度まで出力電圧が高くなるとＰ−ＭＯＳトランジ
スタ２２はスイッチング素子として働き始め、本発明に
よる昇圧回路となる。回路の動作はＰ−ＭＯＳトランジ
スタ２０ば、スイッチング信号ＢがＣ−ＭＯＳインバー
タ２１で反転された１により、ｐ−ｖｏｓトランジスタ
２２はスイッチング信号Ｃが反転及び覗圧変換された信
号（５）によって夫々スイッチングされ、切換スイッチ
となるＣ−ＭＯＳインバータ２１固よりなるＣ−ＭＯＳ
バッファ２３にはスイッチング信号人が人力されコンデ
ンサ７の一方の端子の＋’を位を切換えることにより１
．″、湾３ＬＡの説明の叩く動作する。その１山の特数
としてスイッチング素子２５，２０．２２を駆動するス
イッチング信号を・π６図Ａ、Ｂ、Ｃとし、それぞれの
パルス１１幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くシている。
スタ２２はスイッチング素子として働き始め、本発明に
よる昇圧回路となる。回路の動作はＰ−ＭＯＳトランジ
スタ２０ば、スイッチング信号ＢがＣ−ＭＯＳインバー
タ２１で反転された１により、ｐ−ｖｏｓトランジスタ
２２はスイッチング信号Ｃが反転及び覗圧変換された信
号（５）によって夫々スイッチングされ、切換スイッチ
となるＣ−ＭＯＳインバータ２１固よりなるＣ−ＭＯＳ
バッファ２３にはスイッチング信号人が人力されコンデ
ンサ７の一方の端子の＋’を位を切換えることにより１
．″、湾３ＬＡの説明の叩く動作する。その１山の特数
としてスイッチング素子２５，２０．２２を駆動するス
イッチング信号を・π６図Ａ、Ｂ、Ｃとし、それぞれの
パルス１１幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くシている。
従〉Ｋのジエンケル形昇圧ｉｕＪ路と似た条注で第５図
の回路を４５．験した結〉）りを４７０に示す。動１′
目周波教は２５６ ＨＺ ％ コンデンサー７．８は
共に０・４７μＦ、 ｉ七ＣＡのＣＩ） ４ ｕ ０
０ Ａ フリーズのＣ−ＭＯＳトランジスタを用い、Ｅ
ｌ＝５，００ｏｖで測定した７ＣＤ４０００Ａシリーズ
には入カ尿護回路があるのでこれによるリーク屯流？防
ぐ罠め、若干の回路を追〃口した。第７図縦紬は昇圧比
と成力変換効率−であり、昇圧比の測定値はＸ印で表わ
されているがたいへん−を秀である。
の回路を４５．験した結〉）りを４７０に示す。動１′
目周波教は２５６ ＨＺ ％ コンデンサー７．８は
共に０・４７μＦ、 ｉ七ＣＡのＣＩ） ４ ｕ ０
０ Ａ フリーズのＣ−ＭＯＳトランジスタを用い、Ｅ
ｌ＝５，００ｏｖで測定した７ＣＤ４０００Ａシリーズ
には入カ尿護回路があるのでこれによるリーク屯流？防
ぐ罠め、若干の回路を追〃口した。第７図縦紬は昇圧比
と成力変換効率−であり、昇圧比の測定値はＸ印で表わ
されているがたいへん−を秀である。
負荷抵抗が２００にΩ以上の時１．昇圧比は１．９倍以
上という数値であり、たいへん満足できるものであった
。電力変換効率の測定値は・印で鏝ゎされているが、こ
れもかなり良い成績であり、広い範囲で効率９０％シ越
えている。高抵抗負荷Ｈ１＋１（微少′ゼ流負荷ｔｌＩ
Ｑ ）で効率が落ちているが、これは使用ＭＯ３トラン
ジスタ自身、又はその人力保護回路によるリーク−流が
１μ人程めったためである。
上という数値であり、たいへん満足できるものであった
。電力変換効率の測定値は・印で鏝ゎされているが、こ
れもかなり良い成績であり、広い範囲で効率９０％シ越
えている。高抵抗負荷Ｈ１＋１（微少′ゼ流負荷ｔｌＩ
Ｑ ）で効率が落ちているが、これは使用ＭＯ３トラン
ジスタ自身、又はその人力保護回路によるリーク−流が
１μ人程めったためである。
従って時計用としてリーク［に流の少いＣ−ＭＯＳ−ｒ
ｃでつくれば高抵抗負荷側での効率も９０％以上になる
と考えられるつ低抵抗側ｏ１１での効率が落ちているの
に第４図で説明したスイッチング素子のＯＮ抵抗による
もので、大ｄ 量Ｍ ＯＳ トランジスタの便用により
効率の改善が期待できる。
ｃでつくれば高抵抗負荷側での効率も９０％以上になる
と考えられるつ低抵抗側ｏ１１での効率が落ちているの
に第４図で説明したスイッチング素子のＯＮ抵抗による
もので、大ｄ 量Ｍ ＯＳ トランジスタの便用により
効率の改善が期待できる。
以上の様に従来の昇圧回路により優れたデータが得られ
、荷に昇圧比は優秀である。また、このデータからモノ
リンツクＩＣ上に薄膜集積された小容酸コンデンサーを
使っても充分に液晶を駆動できると予想される。
、荷に昇圧比は優秀である。また、このデータからモノ
リンツクＩＣ上に薄膜集積された小容酸コンデンサーを
使っても充分に液晶を駆動できると予想される。
更に本発明においては倍電圧ばかりでなくｎ倍昇圧回路
が実現できる。ここでｎは２以上の自然奴である。その
−例？第８図に示す。簡単のため図は簡略図で説明する
。Ｓ、〜Ｓ、は線形スイッチング素子ヲ表わし、７，８
．４２はコンデンサーである。第８図（ａ）、 （ｂＬ
（ｃ）の状態が順次くり返され、４倍昇圧＋ｔｌｆ４
Ｅ＋ が得られる。
が実現できる。ここでｎは２以上の自然奴である。その
−例？第８図に示す。簡単のため図は簡略図で説明する
。Ｓ、〜Ｓ、は線形スイッチング素子ヲ表わし、７，８
．４２はコンデンサーである。第８図（ａ）、 （ｂＬ
（ｃ）の状態が順次くり返され、４倍昇圧＋ｔｌｆ４
Ｅ＋ が得られる。
Ｉ北８図（ａンにおいては先づ、コンデンサー７を電源
１圧Ｅ１にまで光透する。次に（ｂ）において、電源ゼ
准１とコンデンサー７を直列に接続し、得られた電圧２
ｇ、でコンデンサー８を充電する。何サイクルか故にコ
ンデンサー８はほぼ電圧２ＥＩにまで光トロされる。次
に（ｃ）でば４源ＦＬ池１とコンデンサー７．８とを直
列に接、続し、得られた電圧４ｇ、でコンデンサ−４２
を充電する。何サイクルか麦にコンデンサー４２はほぼ
電圧４Ｂ、ＶＣまで充電される。
１圧Ｅ１にまで光透する。次に（ｂ）において、電源ゼ
准１とコンデンサー７を直列に接続し、得られた電圧２
ｇ、でコンデンサー８を充電する。何サイクルか故にコ
ンデンサー８はほぼ電圧２ＥＩにまで光トロされる。次
に（ｃ）でば４源ＦＬ池１とコンデンサー７．８とを直
列に接、続し、得られた電圧４ｇ、でコンデンサ−４２
を充電する。何サイクルか麦にコンデンサー４２はほぼ
電圧４Ｂ、ＶＣまで充電される。
以上の様に（ａ） ＝（ｂ） −（ｃ） −（ｄ）−・
・・・・ と順次サイクルを１「ねてゆく。従来の７工
ンケル形昇圧回路ではｍ１固のコンデンサーとｍコの７
ヨツトキ・ダイオードでｒｎ＠昇圧であったが１．−Ｊ
８図の千４成ではｍ１尚のコンデンサーとＩＣとで２ｍ
−１＠４Ｉｆであり、コンデンサーの数が少くてすむ。
・・・・ と順次サイクルを１「ねてゆく。従来の７工
ンケル形昇圧回路ではｍ１固のコンデンサーとｍコの７
ヨツトキ・ダイオードでｒｎ＠昇圧であったが１．−Ｊ
８図の千４成ではｍ１尚のコンデンサーとＩＣとで２ｍ
−１＠４Ｉｆであり、コンデンサーの数が少くてすむ。
これ（パよ本発明においては単なる整流素子（ダイオー
ド）の代りにデジタル信号によって制御されるスイッチ
ング素子を用いてかり、このボによって初めて可能とな
ったものである。
ド）の代りにデジタル信号によって制御されるスイッチ
ング素子を用いてかり、このボによって初めて可能とな
ったものである。
更に本発明は正確な゛妊数倍の昇圧比が傅られるのでダ
イナミック液晶、駆動用心源としても非常に有用である
。
イナミック液晶、駆動用心源としても非常に有用である
。
例えば一般的なＶ−ＳＶダイナミック駆動回路において
ｉｄ ４ ｆｉ ４圧４源（５す電源）を必要とする。
ｉｄ ４ ｆｉ ４圧４源（５す電源）を必要とする。
しかもそれらの電圧の比が安定したものでなくてはいけ
ない。本発明による昇圧回路を用いれば４圧比の正確な
多喧成圧４源が簡単に実現できる。
ない。本発明による昇圧回路を用いれば４圧比の正確な
多喧成圧４源が簡単に実現できる。
すなわち、ある一定電圧源（０，Ｅ＋ ）乞もとにし
て、十万回と一方向とにそれぞれ本発明による倍電圧昇
圧回路を用いれば、（Ｅｌ＋ ｏ、 ｇ、、 ２”ｌ）
といった正確な！ｄ圧此の４値亀圧Ｉｔ源が得られる。
て、十万回と一方向とにそれぞれ本発明による倍電圧昇
圧回路を用いれば、（Ｅｌ＋ ｏ、 ｇ、、 ２”ｌ）
といった正確な！ｄ圧此の４値亀圧Ｉｔ源が得られる。
ｙ４ ＨＩＣ液晶ダイナミック駆動にしいては、駆動電
圧に温度補償を必ｄとする事が多いが、本発明による多
１直覗圧Ｉ戎源回路ではもとになっている′？４Ｌ源シ
圧ｆｌｕ Ｅ ｌの温度補償のみで良い。
圧に温度補償を必ｄとする事が多いが、本発明による多
１直覗圧Ｉ戎源回路ではもとになっている′？４Ｌ源シ
圧ｆｌｕ Ｅ ｌの温度補償のみで良い。
油の昇圧電圧はＥ、の補償に追従して補償される。
この様に、本亀明・はダイナミックで動電源回路として
も矩常に有望である。
も矩常に有望である。
以上の１．父に、本光明はＭ ＯＳトランジスタを線形
スイッチング素子として用い、しかも、そのサブストレ
ート１４ 噛をドレイン？イ極に接続したことから、コ
ンデンサーからの逆流による効率低下がないばかりか、
始動時に２いても、ＭＯＳトランジスタがダイオードと
して慟さ昇圧ｔｒテなうので起−ＪＪＪｊ生が極めて艮
好な昇圧回路となる。
スイッチング素子として用い、しかも、そのサブストレ
ート１４ 噛をドレイン？イ極に接続したことから、コ
ンデンサーからの逆流による効率低下がないばかりか、
始動時に２いても、ＭＯＳトランジスタがダイオードと
して慟さ昇圧ｔｒテなうので起−ＪＪＪｊ生が極めて艮
好な昇圧回路となる。
第１図は従来のトランスな使用した昇圧回路。
１・・・・・・電源電池。２・・・・・・昇圧用矩形波
発生回路。 ３・・・・・・昇圧用トランス。４・・・・・・整流用
ダイオード。Ｅ、・・・・・・電源α圧。Ｅ２・・・・
・・昇圧出力、よ圧。 第２図は従来のジエンケル型件圧回路。（ａ）は倍電圧
昇圧回路であり、（ｂ）は４倍ｄ圧昇圧回路である。 ５、６．９．１０．１１．１２・・・・・・ショットキ
・バリヤ・ダイオード。 ７、８．１３．１４．１５．１６・・・・・・昇圧用コ
ンデンサー。 第３図は本発明によるコンデンサーとスイッチング素子
による倍゛１雄圧昇圧回路の１ｍ単な動作説明図。（ａ
）は充電期間、（ｂ）は昇圧、放准期間の状態の動作を
表わしている。 Ｓ、、Ｓ、、Ｓ、 ・・・・・・線形スイッチング素
子。 第４図は本発明による昇圧回路の１に力損失についての
簡単な説明図。（、）は光成時、（ｂ）は昇圧、放屯時
の状態を示す。 １７・・・・・スイッチング素子’）ｌ＋８２＋３３の
ＯＮ抵抗で抵抗値Ｒを有する。 １８・・・・・・負荷抵抗。 １・・・・・・負荷抵抗１８に供給される負荷電流。 第５図は本発明によるコンデンサーとＭＯＳスイッチン
グ素子を使った倍電圧昇圧回路。 ２０．２２・−−−−−Ｐ −Ｍ ＯＳヌインチングト
ランジスタ。 ２１・・・・・Ｃ−ＭＯＳインバーターによるインター
フェイス。 ２６・・・・・・スイッチング素子として働（Ｃ−ＭＯ
Ｓバッファ。 ６４・・・・・・低淑圧系−高電圧系のインターフェイ
ス回路。 Ａ・・・・・・・・Ｃ−ＭＯＳパンファ２３のスイッチ
ング制ｆ４信号。 Ｂ・・・・・・・・Ｐ−ＭＯ３Ｔｒ２０のスインチング
制御信号。 Ｃ・・・・・・・・Ｐ−、Ｖｌｏ Ｓ Ｔ ｒ ２２の
スインチング制御信号。 Ｄ・・・・・・・・昇圧出力。 第６図は６５図のＮ路のタイミングチャート。 第７図は一α５図の回路の昇圧比、及び雷力更喚効率と
負荷抵抗との関係を示すグラフ。 ・印・・・・・・成力変換効率。×印・・・・・・昇圧
比。 第８図は本兄明による２ｍ倍昇圧回路の簡単な説明図。 （、）はコンデンサ７への充電時、（ｂ、ｌはコンデン
サ８への充電時、（ｃ）は最終昇圧及び放置の時の状態
を示す。 Ｓ４＋Ｓ３ ・・・・・・スイッチング素子。 ４２・・・・・・コンデンサー。」 以上 出願人 セイコーエプソン株式会社 第１図 第２図 （α） 、ＳＪ 第Ｊ図 （α） 第４図 第５図 第す図 第７図 （ｂ） 第２図 手 続 捕 １ピ 占 （自発） 昭和６１年３ 月１７［］ １１１１件の、Ｉ乏示 昭（ｎ乙／年特許願第３ρ郭Ｔ号 ２、発明の名称 昇圧回路 ３ 補Ｉ］４へする名 ・１ｆ件との関係 出願人 東京都新宿区西新宿２丁目４番１号 （２３６）セイコーエプソン株式会社 ４ （、ユ ７、 代表取締役 服 部 −部
〒１０４ 東京都中央区３ＳＣ槁２ 丁１’Ｊ ６番２
１号Ｚ 図面 第４図、第５図、第６図を別紙の如く補
正する。 五 図面 第７図、第８〆Ｉを削除する。 、）、７．−、ｌ’、、’、ｚｉ″□′）明 細
書 １、発明の名称 昇圧回路 ２、特許請求の範囲 （１）電源電池、第１及び第２のコンデンサ、第１及び
第２のスイッチ素子及び切換スイッチよシなり前記第１
及び第２のスイッチ素子はゲート電極、第１及び第２の
電極を有するＭＯＳ トランジスタによって構成され、
前記電源電池の第１の極性の出力端は前記ｔＪ１のスイ
ッチ素子の第１の電極と接続され、前記第１のスイッチ
素子の第２の電極は前記第１のコンデンサの第１の端子
に接続され、前記第２のスイッチ素子の第１の電極は前
記第１のコンデンサの前記第１の端子に接続され、前記
第２のコンデンサの第１の端子は前記第２のスイッチ素
子の第２の電極に接続され、前記第１のコンデンサの第
２の端子は前記切換スイッチを介して前記電源電池の第
１の極性又は第２の極性の出力端に交互に接続され、前
記第２のコンデンサの第２の端子は前記電源電池の第２
の極性の出力端に接続され、前記第１及び第２のスイッ
チ素子を構成するＭＯＳトランジスタの前記ゲート電極
にはそれぞれ異なるタイピングで反転するスイッチング
制御信号が入力されることを特徴とする昇圧回路。 （２）電源電池、第１及び第２のコンデンサ、第１及び
第２のスイッチ素子及び切換スイッチよりなり前記第１
及び第２のスイッチ素子はゲート電極、第１及び第２の
電極を有するＭＯＳトランジスタによって構成され、前
記電源電池の第１の極性の出力端は前記第１のスイッチ
素子の第１の電極と接続され、前記第１のスイッチ素子
の第２の電極は前記第１のコンデンサの第１の端子に接
続され、前記第２のスイッチ素子の第１の電極は前記第
１のコンデンサの前記第１の端子に接続され、前記第２
のコンデンサの第１の端子は、；ｊ、記第２のスイッチ
素子の第２の電極に接続され、前記第１のコンデンサの
第２の端子は前記切換スイッチを介して前記電源電池の
第１の極性又は第２の極性の出力端に交互に接続され、
前記第２のコンデンサの第２の端子は前記電源電池の第
２の極性の出力端に接続され、前記第１のスイッチ素子
を構成するＭＯＳ トランジスタと前記切換スイッチは
そ路。 （３）電源電池、第１及び第２のコンデンサ、第１及び
第２のスイッチ素子及び切換スイッチよりなり前記第１
及び第２のスイッチ素子はゲート電極、第１及び第２の
電極を有するＭＯＳトランジスタによって構成され、前
記電源電池の＠１の極性の出力端は前記第１のスイッチ
素子の第１の電極と接続され、前記第１のスイッチ素子
の第２の電極は前記第１のコンデンサの第１の端子に接
続され、前記第２のスイッチ素子の第１の電極は前記第
１のコンデンサの前記第１の端子に接続され、前記第２
のコンデンサの第１の端子は前記第２のスイッチ素子の
第２の電極に接続され、前記第１のコンデンサの第２の
端子は前６ピ切換スイツチを介して前記電源電池の第１
の極性又は第２の極性の出力端に交互に接続され、前記
第２のコンデンサの第２の端子は前記電源電池の第２の
極性の出力端に接続され、前記第２のスイッチ素子を構
成するＭＯＳトランジスタと前記切換スイッチはそれぞ
れ異なるタイミングで反転するスイッチング・制御信号
によって制御されることを特徴とする昇圧回路。 ム 発明の詳細な説明 本発明はＭＯＳトランジスタとコンデンサーよりなる昇
圧回路に関するものである。 本−発明の目的は電圧損失、電力損失とも極少で、かつ
小−型、製造容易な昇圧回路を提供する事にある。 従来、液晶表示腕時計において、液晶を駆動するのに必
要な高い電圧を得るために昇圧回路が用いられている。 また、液晶のダイナばツク駆動においても高電圧が必要
なため昇圧回路が用いられている。従来の代表的な昇圧
回路としては、１、トランスを用いた昇圧回路。 Ｚ コンドンサとダイオードを用いたジエンケル形昇圧
回路。 がある。第１図にトランスを用いた昇圧回路を、第２図
にジエンケル形昇圧回路を示す。第２図において（ａ）
は倍電圧昇圧回路、（ｂ）は４′倍電圧昇圧回路である
。８１図において１は電源電池、２は昇圧用短形波発生
回路、３は昇圧用トランス、４は整流用ダイオード、Ｅ
、は電源電圧、Ｅ２は昇圧出力電圧をそれぞれ表わして
いる。第２図において５，６，９，１０，１１．１２は
ショットキーダイオード、７，８，１！ｌ、１４，１５
．１６は昇圧用コンデンサーをそれぞれ表わしている。 第１図、第２図中のＱ、Ｑはそれぞれ昇圧用方形波信号
、及びその反転信号で、５す、回路動作については既に
良く知られているので省略する。 これら従来の昇圧回路は、個別部品が大きい、多い、ま
たダイオードによる損失があるといった欠点がある。第
１図の回路では形の大きいトランスという個別部品が必
要である。第２図のジエンケル形昇圧回路ではコンデン
サとダイオードが多数必要である。このダイオードには
順方向電圧降下を減らすためにショットキ・ダイオード
というやや特殊な個別部品としてのダイオードが用いら
れている。また、ダイオードを使用している限り、順方
向電圧降下による電圧損失、電力損失は避けられない。 電圧に関してはダイオード１個当り０．２Ｖ位の損失が
あり、低温域では更に大きくなる。電力損失に関しては
第１図より第２図の回路の方が良いが、それでも大体、
８５％以下である。 本発明においては線形スイッチング素子であるＭＯＳト
ランジスタ金用いてコンデンサーを充放電させ、昇圧を
行なう。ＭＯＳトランジスタは時計用工Ｃ上に集積でき
るから、個別部品は少なくなり、時計に組込み易くなる
。またタイオードの様な非線形素子を使用しないから理
想的な昇圧比が得られる。例えば倍電圧昇圧回路におい
ては外圧比は１．９９倍以上の値が得られている。更に
スイッチング素子となる複数のＭＯＳトランジスタのゲ
ート信号の反転タイミングを相当にずらすことにより、
もれ電流を完全に防止し９０％以上の高い電力変換動を
可能としている。以上の様に本発明は従来の昇圧回路の
欠点の多くを取り除いたものである。 第３図に本発明によるコンデンサー、線形スイッチング
素子からなる倍電圧昇圧回路の原理を示す。１は電源電
池、８１〜Ｓ、はスイッチング素子、７，８は個別コン
デンサである。Ｅｌは電源１圧、Ｅ２は昇圧電圧である
。 第３図（ａ）において、先づコンデンサ７を電源電圧Ｅ
１まで充電する。この時Ｓｌは閉じＳ２は接地されてい
る。一方コンデンサ８ばＳ３が開いているので何も彰２
連を受けない。次、て、Ｈ７３：ｌ 、Ｚ ：・０状噸
になる。この時Ｓ１は開きＳ２は電源側に接続されるの
で、電源′上池１とコンデンサ７は直列に接続される。 従ってコンデンサー７の先端には電源電池の電圧Ｅ、と
コンデンサー７に充電された電圧Ｅ１との和、つまり２
Ｅ、 という電圧が現われる。そしてＳ３が閉じられる
とコンデンサー８はこの電圧２Ｅ、で光電される。第５
図の（ａ）と（ｂ）の状態が交互にくり返される事によ
ってコンデンサー８の端子電圧Ｅ２は完全に２１． と
なり、完全倍電圧の昇圧回路が実現される。この出力電
圧Ｅ２を基にして更に倍電圧昇圧をくり返せば２ｍ倍圧
回路が実現できるし、又、２ｒｒ′倍昇圧電圧に電源電
圧Ｅ、を２回積み重ねると（２＋ｔ）倍昇圧回路が実現
できる。つまり、この昇圧原理を用いれば任意のｎ倍昇
圧回路が実現できる。ただし、ｍ、 ｔ、ｎは１以上
の自然数である。 実際の昇圧比の上限はスイッチング素子、及びコンデン
サの耐圧によって制限される。 第４図に、本発明によるＭｏ８）ランシスタを使った倍
電圧昇圧回路を、第５図にそのタイミングチャートを示
す。電源電池１、コンデンサー７゜８は第３図と同じで
わり、Ｐ−Ｍｏ８トランジスタ２０．Ｃ−ＭＯＳインバ
ータ２３．Ｐ−ＭＯＳトランジスタ２２の各ＭＯ８）ラ
ンシスタは第３図のＳｌ ＋ ８２＋ Ｊの働きを
する。３４は低電圧系−高電圧系Ｃ−ＭＯＳインターフ
エイヌ回路であυ、Ｐ−Ｍｏ８）ランシスタ２２のスイ
ッチング制御信号Ｃを低電圧から高電圧に変換する。 又、Ｍｏ８）ランシスタ２０．２２のサブストレート電
極は必ず第４図にある方向、即ち、各々のドレイン電極
に接続して、Ｍｏ８）ランシスタの寄生ダイオードがコ
ンデンサーの充電電流に対して順方向となるようにしな
ければならない。でないとせっかくの昇圧電圧が寄生ダ
イオードによって電源側へ逆流してしまう。回路の動作
はＰ−Ｍｏ８）ランシスタ２０は、スイッチング信号制
御ＢがＣ−ＭＯＳインバータ２１で反転されたＢにより
、Ｐ−Ｍｏ８）ランシスタ２２はスイッチング制御信号
Ｃが反転及び電圧変換された信号Ｃによって夫々スイッ
チングされ、切換スイッチとなるＣ−ＭＯＳインバータ
２個よりなる（３−ＭＯＳバッファ２３にはスイッチン
グ制御信号Ａが入力されコンデンサ７の一方の端子の電
位を切換えることにより、第３図の説明の如く動作する
。ここでスイッチング素子２３，２０．２２を駆動する
スイッチング制御信号を第６図Ａ、Ｂ、Ｏとし、それぞ
れのパルス幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くしている−これは、第３図（
ａ）の状態から第３図（ｂ）の状態に変化する際にスイ
ッチＳ１と８３が一瞬であっても同時にオンすると２Ｅ
１に充電されたコンデンサー８の電荷が電池Ｅ、を介し
て放電するおそれがある。特にスイッチ”’１＋ Ｓ
３をＭＯＳトランジスタで構成し、同じタイミングで反
転する信号で制御すると、第４図のＭｏ８）ランシスタ
２０が完全にオフする前にＭｏＳトランジスタ２２がオ
ンしてしまい、コンデンサー８の電荷が放電され昇圧動
車が低下する。そこで本発明では第５図のようにスイッ
チ制御信号ＢとＣの反転タイミングをずらし、信号Ｂが
ハイからローに変化し、Ｍｏ８）ランシスタ２０が完全
にオフしてから一定時間後に、信号Ｃがローからハイに
変化し、Ｍｏ８ ｌ−ランシスタ２２がオンするように
構成されている。同様に第１図（′ｂ）から（Ｃ）に状
態が変わる際にもスイッチＳ３がオフしてからスイッチ
Ｓ１がオンするように第５図のスイッチング制御信号Ｃ
がハイからローに変化した後に信号Ｂがローからハイに
変化し、電荷のもれを防止している。 また、スイッチング制御信号とＢの関係も同様な関係と
なっている。即ち、第３図（ａ（から（ｂ）に変化する
際に、スイッチＳ、がオンする前にスイッチＳ２が切換
わって［７まうとコンデンサー７の電荷が放電されてし
まう。そこで第５図のスイッチング制御信号Ａは、信号
Ｂがハイかローに変化しＭｏ８ ）ランシスター２０が
完全にオフした後にローからハイに変化しコンデンサー
７の一方の予電圧を電池電圧Ｅ１に変化させてコンデン
サー７の電荷の放電を防止している。同様に第３図（ｂ
）から（ａ）に変化する際には、スイッチＳ２が切換っ
た後にスイッチＳ１がオンするように第５図の信号Ｂは
、信号Ａがハイからローに変化した後にローからハイに
変化し＞ｓ ＯＳ）ランシスター２０がオンするように
構成して電荷のもれを防止している。 １ このように本発明では、Ｍｏ８）ランシスタ２０．
２２のスイッチング制御信号Ｂ、Ｃの反転タイミングを
ずらしコンデンサー８の電荷もれを防止すると共にスイ
ッチング”＋ｆｉＩＩ御信号Ａ、Ｂの反転タイミングを
ずらしてコンデンサー８の′？！Ｌ荷もれを防止し、さ
らにスイッチング制御信号Ａ、 Ｃの反転タイミング
をずらすことによってもコンデンサー８の電荷もれを防
止し、これら信号の関係を単独又は組み合せて用いるこ
とにより昇圧回路の昇圧効率を著しく高めることができ
る。 さらに、第５図のスイッチング制御信号ＡとＣについて
も信号Ａがローからハイに変化した後に信号Ｃがローか
らハイに変化して、第５図（ａ）から（１））に変化す
る際に、スイッチＳ２がロー側にあるときにスイッチＳ
、がオンしてコンデンサー８の電荷がもれるのを防止し
、同様に、第３図（１））おら（ａ）に変化するときに
、スイッチＳ、がスイッチＳ、がオフになるよう先に切
換わってしまい、コンデンサー８の電荷がもれるのを防
止するため、第５図の信号Ｃがハイからローに変化した
後に信号Ａがハイからローに変化するようになっている
。 従来のジエンケル形外圧回路と似た条件で第５図の回路
を実験した結暇を第６図に示す８．動作周波数は２５６
Ｈ２，コンデンサー７．８゛は共に１．４７μＦ’、Ｒ
ＯＡｖ）Ｃ！Ｄ４［ＩＤ０ＡシリーズのＣ−ＭＯＳトラ
ンジスタを用い、Ｅ、：３０００Ｖで測定した。ＣＤ４
０００Ａシリーズには入力保護回路があるのでこれによ
るリーク電流金防ぐため、若干の回路を追加した。第６
図縦軸は昇圧比と電力変換効率−であり、電力変換動率
は・印昇圧比の値はＸ印で表わされているがたいへん優
秀である。負荷抵抗が２００にΩ以上の時、昇圧比は１
．９倍以上という数値であシ、たいへん満足できるもの
であった。電力変換効率の測定値は・印で表わされてい
るが、これもかなり良い成績であり、広い範囲で効率９
０チを越えている。高抵抗負荷側（微少電流負荷側）で
効率が落ちているが、これは使用ＭＯ８トランジスタ自
身、又はその入力保護回路によるリーク電流が１μＡ程
あったためである。 従って時計用としてリーク電流の少いＣ−ＦＪ ＯＳ−
工Ｃでつくれば高抵抗負荷側での効率も９０％以上にな
ると考えられる。 以上の様に、本発明の昇圧回路は制御信号Ａ。 Ｂ、Ｃの反転タイミングを相互にすらしたことから従来
の昇圧回路により優れそデータが得られている。また、
このデータからモノリシツクエＣ上に薄膜集積された小
容量コンデンサーを使っても充分に液晶を駆動できると
予想される。 以上の様に１本発明はＭＯＳトランジスタを線形スイッ
チング素子として用い、しかも、そのスイッチ制御信号
の反転タイピングをずらし、コンデンサーの電荷のもれ
を防止したことにより、極めて高い効率が得られ、電子
時計等に最適な昇圧回路となる− ４、図面の簡単な説明 第１図は従来のトランスを使用した昇圧回路図。 第２図は従来のジエンケル型昇圧回路。（ａ）は倍電圧
昇圧Ｉ′ｏ回路図であり、（１））は４倍電圧昇ロー１
ｃ１込に「４１噂 右、ス、− 第３図は本発明によるコンデンサーとスイッチング素子
による倍電圧昇圧回路の簡単な動作説明図。（ａ）は充
電期間、（ｂ）け昇圧、放電期間の状態の動作を表わし
ている。 第４図は本発明によるコンデンサーとＭＯＳスイッチン
グ素子を使った倍電圧昇圧回路図。 第５図は第４図の回路の８−制御信号Ａ、Ｂ、Ｃのタイ
ミングチャート。 第６図は第５図の回路の昇圧比、及び電力変換効率と負
荷抵抗との関係を示すグラフ。 ２０．２２・・・・・・Ｐ−ＭＯＳスイッチングトラン
ジスタ。 ２１・・・・・・０−ＭＯＳインバーターによるインタ
ーフェイス。 ２３・・・・・・スイッチング素子として知１くＣ−Ｍ
ＯＳバッファ。 ６４・・・・・・低電圧系−高電圧系のインク−フェイ
ス回路。 Ａ・・・・・・・・・Ｃ−ＭＯＳバッファ２３のスイッ
チング制御信号。 Ｂ・・・・・・・・・Ｐ−ＭＯ８Ｔｒ２０のスイッチン
グ制御信号。 Ｃ・・・・・・・・・Ｐ−ＭＯ８Ｔｒ２２のスイッチン
グ制御信号。 Ｄ・・・・・・・・・昇圧出力。 以 上
発生回路。 ３・・・・・・昇圧用トランス。４・・・・・・整流用
ダイオード。Ｅ、・・・・・・電源α圧。Ｅ２・・・・
・・昇圧出力、よ圧。 第２図は従来のジエンケル型件圧回路。（ａ）は倍電圧
昇圧回路であり、（ｂ）は４倍ｄ圧昇圧回路である。 ５、６．９．１０．１１．１２・・・・・・ショットキ
・バリヤ・ダイオード。 ７、８．１３．１４．１５．１６・・・・・・昇圧用コ
ンデンサー。 第３図は本発明によるコンデンサーとスイッチング素子
による倍゛１雄圧昇圧回路の１ｍ単な動作説明図。（ａ
）は充電期間、（ｂ）は昇圧、放准期間の状態の動作を
表わしている。 Ｓ、、Ｓ、、Ｓ、 ・・・・・・線形スイッチング素
子。 第４図は本発明による昇圧回路の１に力損失についての
簡単な説明図。（、）は光成時、（ｂ）は昇圧、放屯時
の状態を示す。 １７・・・・・スイッチング素子’）ｌ＋８２＋３３の
ＯＮ抵抗で抵抗値Ｒを有する。 １８・・・・・・負荷抵抗。 １・・・・・・負荷抵抗１８に供給される負荷電流。 第５図は本発明によるコンデンサーとＭＯＳスイッチン
グ素子を使った倍電圧昇圧回路。 ２０．２２・−−−−−Ｐ −Ｍ ＯＳヌインチングト
ランジスタ。 ２１・・・・・Ｃ−ＭＯＳインバーターによるインター
フェイス。 ２６・・・・・・スイッチング素子として働（Ｃ−ＭＯ
Ｓバッファ。 ６４・・・・・・低淑圧系−高電圧系のインターフェイ
ス回路。 Ａ・・・・・・・・Ｃ−ＭＯＳパンファ２３のスイッチ
ング制ｆ４信号。 Ｂ・・・・・・・・Ｐ−ＭＯ３Ｔｒ２０のスインチング
制御信号。 Ｃ・・・・・・・・Ｐ−、Ｖｌｏ Ｓ Ｔ ｒ ２２の
スインチング制御信号。 Ｄ・・・・・・・・昇圧出力。 第６図は６５図のＮ路のタイミングチャート。 第７図は一α５図の回路の昇圧比、及び雷力更喚効率と
負荷抵抗との関係を示すグラフ。 ・印・・・・・・成力変換効率。×印・・・・・・昇圧
比。 第８図は本兄明による２ｍ倍昇圧回路の簡単な説明図。 （、）はコンデンサ７への充電時、（ｂ、ｌはコンデン
サ８への充電時、（ｃ）は最終昇圧及び放置の時の状態
を示す。 Ｓ４＋Ｓ３ ・・・・・・スイッチング素子。 ４２・・・・・・コンデンサー。」 以上 出願人 セイコーエプソン株式会社 第１図 第２図 （α） 、ＳＪ 第Ｊ図 （α） 第４図 第５図 第す図 第７図 （ｂ） 第２図 手 続 捕 １ピ 占 （自発） 昭和６１年３ 月１７［］ １１１１件の、Ｉ乏示 昭（ｎ乙／年特許願第３ρ郭Ｔ号 ２、発明の名称 昇圧回路 ３ 補Ｉ］４へする名 ・１ｆ件との関係 出願人 東京都新宿区西新宿２丁目４番１号 （２３６）セイコーエプソン株式会社 ４ （、ユ ７、 代表取締役 服 部 −部
〒１０４ 東京都中央区３ＳＣ槁２ 丁１’Ｊ ６番２
１号Ｚ 図面 第４図、第５図、第６図を別紙の如く補
正する。 五 図面 第７図、第８〆Ｉを削除する。 、）、７．−、ｌ’、、’、ｚｉ″□′）明 細
書 １、発明の名称 昇圧回路 ２、特許請求の範囲 （１）電源電池、第１及び第２のコンデンサ、第１及び
第２のスイッチ素子及び切換スイッチよシなり前記第１
及び第２のスイッチ素子はゲート電極、第１及び第２の
電極を有するＭＯＳ トランジスタによって構成され、
前記電源電池の第１の極性の出力端は前記ｔＪ１のスイ
ッチ素子の第１の電極と接続され、前記第１のスイッチ
素子の第２の電極は前記第１のコンデンサの第１の端子
に接続され、前記第２のスイッチ素子の第１の電極は前
記第１のコンデンサの前記第１の端子に接続され、前記
第２のコンデンサの第１の端子は前記第２のスイッチ素
子の第２の電極に接続され、前記第１のコンデンサの第
２の端子は前記切換スイッチを介して前記電源電池の第
１の極性又は第２の極性の出力端に交互に接続され、前
記第２のコンデンサの第２の端子は前記電源電池の第２
の極性の出力端に接続され、前記第１及び第２のスイッ
チ素子を構成するＭＯＳトランジスタの前記ゲート電極
にはそれぞれ異なるタイピングで反転するスイッチング
制御信号が入力されることを特徴とする昇圧回路。 （２）電源電池、第１及び第２のコンデンサ、第１及び
第２のスイッチ素子及び切換スイッチよりなり前記第１
及び第２のスイッチ素子はゲート電極、第１及び第２の
電極を有するＭＯＳトランジスタによって構成され、前
記電源電池の第１の極性の出力端は前記第１のスイッチ
素子の第１の電極と接続され、前記第１のスイッチ素子
の第２の電極は前記第１のコンデンサの第１の端子に接
続され、前記第２のスイッチ素子の第１の電極は前記第
１のコンデンサの前記第１の端子に接続され、前記第２
のコンデンサの第１の端子は、；ｊ、記第２のスイッチ
素子の第２の電極に接続され、前記第１のコンデンサの
第２の端子は前記切換スイッチを介して前記電源電池の
第１の極性又は第２の極性の出力端に交互に接続され、
前記第２のコンデンサの第２の端子は前記電源電池の第
２の極性の出力端に接続され、前記第１のスイッチ素子
を構成するＭＯＳ トランジスタと前記切換スイッチは
そ路。 （３）電源電池、第１及び第２のコンデンサ、第１及び
第２のスイッチ素子及び切換スイッチよりなり前記第１
及び第２のスイッチ素子はゲート電極、第１及び第２の
電極を有するＭＯＳトランジスタによって構成され、前
記電源電池の＠１の極性の出力端は前記第１のスイッチ
素子の第１の電極と接続され、前記第１のスイッチ素子
の第２の電極は前記第１のコンデンサの第１の端子に接
続され、前記第２のスイッチ素子の第１の電極は前記第
１のコンデンサの前記第１の端子に接続され、前記第２
のコンデンサの第１の端子は前記第２のスイッチ素子の
第２の電極に接続され、前記第１のコンデンサの第２の
端子は前６ピ切換スイツチを介して前記電源電池の第１
の極性又は第２の極性の出力端に交互に接続され、前記
第２のコンデンサの第２の端子は前記電源電池の第２の
極性の出力端に接続され、前記第２のスイッチ素子を構
成するＭＯＳトランジスタと前記切換スイッチはそれぞ
れ異なるタイミングで反転するスイッチング・制御信号
によって制御されることを特徴とする昇圧回路。 ム 発明の詳細な説明 本発明はＭＯＳトランジスタとコンデンサーよりなる昇
圧回路に関するものである。 本−発明の目的は電圧損失、電力損失とも極少で、かつ
小−型、製造容易な昇圧回路を提供する事にある。 従来、液晶表示腕時計において、液晶を駆動するのに必
要な高い電圧を得るために昇圧回路が用いられている。 また、液晶のダイナばツク駆動においても高電圧が必要
なため昇圧回路が用いられている。従来の代表的な昇圧
回路としては、１、トランスを用いた昇圧回路。 Ｚ コンドンサとダイオードを用いたジエンケル形昇圧
回路。 がある。第１図にトランスを用いた昇圧回路を、第２図
にジエンケル形昇圧回路を示す。第２図において（ａ）
は倍電圧昇圧回路、（ｂ）は４′倍電圧昇圧回路である
。８１図において１は電源電池、２は昇圧用短形波発生
回路、３は昇圧用トランス、４は整流用ダイオード、Ｅ
、は電源電圧、Ｅ２は昇圧出力電圧をそれぞれ表わして
いる。第２図において５，６，９，１０，１１．１２は
ショットキーダイオード、７，８，１！ｌ、１４，１５
．１６は昇圧用コンデンサーをそれぞれ表わしている。 第１図、第２図中のＱ、Ｑはそれぞれ昇圧用方形波信号
、及びその反転信号で、５す、回路動作については既に
良く知られているので省略する。 これら従来の昇圧回路は、個別部品が大きい、多い、ま
たダイオードによる損失があるといった欠点がある。第
１図の回路では形の大きいトランスという個別部品が必
要である。第２図のジエンケル形昇圧回路ではコンデン
サとダイオードが多数必要である。このダイオードには
順方向電圧降下を減らすためにショットキ・ダイオード
というやや特殊な個別部品としてのダイオードが用いら
れている。また、ダイオードを使用している限り、順方
向電圧降下による電圧損失、電力損失は避けられない。 電圧に関してはダイオード１個当り０．２Ｖ位の損失が
あり、低温域では更に大きくなる。電力損失に関しては
第１図より第２図の回路の方が良いが、それでも大体、
８５％以下である。 本発明においては線形スイッチング素子であるＭＯＳト
ランジスタ金用いてコンデンサーを充放電させ、昇圧を
行なう。ＭＯＳトランジスタは時計用工Ｃ上に集積でき
るから、個別部品は少なくなり、時計に組込み易くなる
。またタイオードの様な非線形素子を使用しないから理
想的な昇圧比が得られる。例えば倍電圧昇圧回路におい
ては外圧比は１．９９倍以上の値が得られている。更に
スイッチング素子となる複数のＭＯＳトランジスタのゲ
ート信号の反転タイミングを相当にずらすことにより、
もれ電流を完全に防止し９０％以上の高い電力変換動を
可能としている。以上の様に本発明は従来の昇圧回路の
欠点の多くを取り除いたものである。 第３図に本発明によるコンデンサー、線形スイッチング
素子からなる倍電圧昇圧回路の原理を示す。１は電源電
池、８１〜Ｓ、はスイッチング素子、７，８は個別コン
デンサである。Ｅｌは電源１圧、Ｅ２は昇圧電圧である
。 第３図（ａ）において、先づコンデンサ７を電源電圧Ｅ
１まで充電する。この時Ｓｌは閉じＳ２は接地されてい
る。一方コンデンサ８ばＳ３が開いているので何も彰２
連を受けない。次、て、Ｈ７３：ｌ 、Ｚ ：・０状噸
になる。この時Ｓ１は開きＳ２は電源側に接続されるの
で、電源′上池１とコンデンサ７は直列に接続される。 従ってコンデンサー７の先端には電源電池の電圧Ｅ、と
コンデンサー７に充電された電圧Ｅ１との和、つまり２
Ｅ、 という電圧が現われる。そしてＳ３が閉じられる
とコンデンサー８はこの電圧２Ｅ、で光電される。第５
図の（ａ）と（ｂ）の状態が交互にくり返される事によ
ってコンデンサー８の端子電圧Ｅ２は完全に２１． と
なり、完全倍電圧の昇圧回路が実現される。この出力電
圧Ｅ２を基にして更に倍電圧昇圧をくり返せば２ｍ倍圧
回路が実現できるし、又、２ｒｒ′倍昇圧電圧に電源電
圧Ｅ、を２回積み重ねると（２＋ｔ）倍昇圧回路が実現
できる。つまり、この昇圧原理を用いれば任意のｎ倍昇
圧回路が実現できる。ただし、ｍ、 ｔ、ｎは１以上
の自然数である。 実際の昇圧比の上限はスイッチング素子、及びコンデン
サの耐圧によって制限される。 第４図に、本発明によるＭｏ８）ランシスタを使った倍
電圧昇圧回路を、第５図にそのタイミングチャートを示
す。電源電池１、コンデンサー７゜８は第３図と同じで
わり、Ｐ−Ｍｏ８トランジスタ２０．Ｃ−ＭＯＳインバ
ータ２３．Ｐ−ＭＯＳトランジスタ２２の各ＭＯ８）ラ
ンシスタは第３図のＳｌ ＋ ８２＋ Ｊの働きを
する。３４は低電圧系−高電圧系Ｃ−ＭＯＳインターフ
エイヌ回路であυ、Ｐ−Ｍｏ８）ランシスタ２２のスイ
ッチング制御信号Ｃを低電圧から高電圧に変換する。 又、Ｍｏ８）ランシスタ２０．２２のサブストレート電
極は必ず第４図にある方向、即ち、各々のドレイン電極
に接続して、Ｍｏ８）ランシスタの寄生ダイオードがコ
ンデンサーの充電電流に対して順方向となるようにしな
ければならない。でないとせっかくの昇圧電圧が寄生ダ
イオードによって電源側へ逆流してしまう。回路の動作
はＰ−Ｍｏ８）ランシスタ２０は、スイッチング信号制
御ＢがＣ−ＭＯＳインバータ２１で反転されたＢにより
、Ｐ−Ｍｏ８）ランシスタ２２はスイッチング制御信号
Ｃが反転及び電圧変換された信号Ｃによって夫々スイッ
チングされ、切換スイッチとなるＣ−ＭＯＳインバータ
２個よりなる（３−ＭＯＳバッファ２３にはスイッチン
グ制御信号Ａが入力されコンデンサ７の一方の端子の電
位を切換えることにより、第３図の説明の如く動作する
。ここでスイッチング素子２３，２０．２２を駆動する
スイッチング制御信号を第６図Ａ、Ｂ、Ｏとし、それぞ
れのパルス幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くしている−これは、第３図（
ａ）の状態から第３図（ｂ）の状態に変化する際にスイ
ッチＳ１と８３が一瞬であっても同時にオンすると２Ｅ
１に充電されたコンデンサー８の電荷が電池Ｅ、を介し
て放電するおそれがある。特にスイッチ”’１＋ Ｓ
３をＭＯＳトランジスタで構成し、同じタイミングで反
転する信号で制御すると、第４図のＭｏ８）ランシスタ
２０が完全にオフする前にＭｏＳトランジスタ２２がオ
ンしてしまい、コンデンサー８の電荷が放電され昇圧動
車が低下する。そこで本発明では第５図のようにスイッ
チ制御信号ＢとＣの反転タイミングをずらし、信号Ｂが
ハイからローに変化し、Ｍｏ８）ランシスタ２０が完全
にオフしてから一定時間後に、信号Ｃがローからハイに
変化し、Ｍｏ８ ｌ−ランシスタ２２がオンするように
構成されている。同様に第１図（′ｂ）から（Ｃ）に状
態が変わる際にもスイッチＳ３がオフしてからスイッチ
Ｓ１がオンするように第５図のスイッチング制御信号Ｃ
がハイからローに変化した後に信号Ｂがローからハイに
変化し、電荷のもれを防止している。 また、スイッチング制御信号とＢの関係も同様な関係と
なっている。即ち、第３図（ａ（から（ｂ）に変化する
際に、スイッチＳ、がオンする前にスイッチＳ２が切換
わって［７まうとコンデンサー７の電荷が放電されてし
まう。そこで第５図のスイッチング制御信号Ａは、信号
Ｂがハイかローに変化しＭｏ８ ）ランシスター２０が
完全にオフした後にローからハイに変化しコンデンサー
７の一方の予電圧を電池電圧Ｅ１に変化させてコンデン
サー７の電荷の放電を防止している。同様に第３図（ｂ
）から（ａ）に変化する際には、スイッチＳ２が切換っ
た後にスイッチＳ１がオンするように第５図の信号Ｂは
、信号Ａがハイからローに変化した後にローからハイに
変化し＞ｓ ＯＳ）ランシスター２０がオンするように
構成して電荷のもれを防止している。 １ このように本発明では、Ｍｏ８）ランシスタ２０．
２２のスイッチング制御信号Ｂ、Ｃの反転タイミングを
ずらしコンデンサー８の電荷もれを防止すると共にスイ
ッチング”＋ｆｉＩＩ御信号Ａ、Ｂの反転タイミングを
ずらしてコンデンサー８の′？！Ｌ荷もれを防止し、さ
らにスイッチング制御信号Ａ、 Ｃの反転タイミング
をずらすことによってもコンデンサー８の電荷もれを防
止し、これら信号の関係を単独又は組み合せて用いるこ
とにより昇圧回路の昇圧効率を著しく高めることができ
る。 さらに、第５図のスイッチング制御信号ＡとＣについて
も信号Ａがローからハイに変化した後に信号Ｃがローか
らハイに変化して、第５図（ａ）から（１））に変化す
る際に、スイッチＳ２がロー側にあるときにスイッチＳ
、がオンしてコンデンサー８の電荷がもれるのを防止し
、同様に、第３図（１））おら（ａ）に変化するときに
、スイッチＳ、がスイッチＳ、がオフになるよう先に切
換わってしまい、コンデンサー８の電荷がもれるのを防
止するため、第５図の信号Ｃがハイからローに変化した
後に信号Ａがハイからローに変化するようになっている
。 従来のジエンケル形外圧回路と似た条件で第５図の回路
を実験した結暇を第６図に示す８．動作周波数は２５６
Ｈ２，コンデンサー７．８゛は共に１．４７μＦ’、Ｒ
ＯＡｖ）Ｃ！Ｄ４［ＩＤ０ＡシリーズのＣ−ＭＯＳトラ
ンジスタを用い、Ｅ、：３０００Ｖで測定した。ＣＤ４
０００Ａシリーズには入力保護回路があるのでこれによ
るリーク電流金防ぐため、若干の回路を追加した。第６
図縦軸は昇圧比と電力変換効率−であり、電力変換動率
は・印昇圧比の値はＸ印で表わされているがたいへん優
秀である。負荷抵抗が２００にΩ以上の時、昇圧比は１
．９倍以上という数値であシ、たいへん満足できるもの
であった。電力変換効率の測定値は・印で表わされてい
るが、これもかなり良い成績であり、広い範囲で効率９
０チを越えている。高抵抗負荷側（微少電流負荷側）で
効率が落ちているが、これは使用ＭＯ８トランジスタ自
身、又はその入力保護回路によるリーク電流が１μＡ程
あったためである。 従って時計用としてリーク電流の少いＣ−ＦＪ ＯＳ−
工Ｃでつくれば高抵抗負荷側での効率も９０％以上にな
ると考えられる。 以上の様に、本発明の昇圧回路は制御信号Ａ。 Ｂ、Ｃの反転タイミングを相互にすらしたことから従来
の昇圧回路により優れそデータが得られている。また、
このデータからモノリシツクエＣ上に薄膜集積された小
容量コンデンサーを使っても充分に液晶を駆動できると
予想される。 以上の様に１本発明はＭＯＳトランジスタを線形スイッ
チング素子として用い、しかも、そのスイッチ制御信号
の反転タイピングをずらし、コンデンサーの電荷のもれ
を防止したことにより、極めて高い効率が得られ、電子
時計等に最適な昇圧回路となる− ４、図面の簡単な説明 第１図は従来のトランスを使用した昇圧回路図。 第２図は従来のジエンケル型昇圧回路。（ａ）は倍電圧
昇圧Ｉ′ｏ回路図であり、（１））は４倍電圧昇ロー１
ｃ１込に「４１噂 右、ス、− 第３図は本発明によるコンデンサーとスイッチング素子
による倍電圧昇圧回路の簡単な動作説明図。（ａ）は充
電期間、（ｂ）け昇圧、放電期間の状態の動作を表わし
ている。 第４図は本発明によるコンデンサーとＭＯＳスイッチン
グ素子を使った倍電圧昇圧回路図。 第５図は第４図の回路の８−制御信号Ａ、Ｂ、Ｃのタイ
ミングチャート。 第６図は第５図の回路の昇圧比、及び電力変換効率と負
荷抵抗との関係を示すグラフ。 ２０．２２・・・・・・Ｐ−ＭＯＳスイッチングトラン
ジスタ。 ２１・・・・・・０−ＭＯＳインバーターによるインタ
ーフェイス。 ２３・・・・・・スイッチング素子として知１くＣ−Ｍ
ＯＳバッファ。 ６４・・・・・・低電圧系−高電圧系のインク−フェイ
ス回路。 Ａ・・・・・・・・・Ｃ−ＭＯＳバッファ２３のスイッ
チング制御信号。 Ｂ・・・・・・・・・Ｐ−ＭＯ８Ｔｒ２０のスイッチン
グ制御信号。 Ｃ・・・・・・・・・Ｐ−ＭＯ８Ｔｒ２２のスイッチン
グ制御信号。 Ｄ・・・・・・・・・昇圧出力。 以 上
Claims (1)
- 電源電池、第１及び第２のコンデンサ、第１及び第２の
スイッチ素子及び切換スイッチよりなり前記第１及び第
２のスイッチ素子はゲート電極、第１及び第２の電極及
びサブストレート電極を有するＭＯＳトランジスタによ
って構成され、前記電源電池の第１の極性の出力端は前
記第１のスイッチ素子の第１の電極と接続され、前記第
１のスイッチ素子の第２の電極は前記第１のコンデンサ
の第１の端子に接続され、前記第２のスイッチ素子の第
１の電極は前記第１のコンデンサの前記第１の端子に接
続され、前記第２のコンデンサの第１の端子は前記第２
のスイッチ素子の第２の電極に接続され、前記第１のコ
ンデンサの第２の端子は前記切換スイッチを介して前記
電源電池の第１の極性又は第２の極性の出力端に交互に
接続され、前記第２のコンデンサの第２の端子は前記電
源電池の第２の極性の出力端に接続され、前記第１及び
第２のスイッチ素子を構成するＭＯＳトランジスタの前
記ゲート電極にはそれぞれ異なるタイミングで反転する
スイッチング信号が入力されることを特徴とする電子時
計用昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045586A JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045586A JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51131019A Division JPS6024431B2 (ja) | 1976-10-29 | 1976-10-29 | 電子時計用昇圧回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3287793A Division JPH06327236A (ja) | 1991-11-01 | 1991-11-01 | 昇圧方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62144566A true JPS62144566A (ja) | 1987-06-27 |
| JPH056424B2 JPH056424B2 (ja) | 1993-01-26 |
Family
ID=12304376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045586A Granted JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144566A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510814A (en) * | 1993-08-31 | 1996-04-23 | Sharp Kabushiki Kaisha | Drive voltage generating device for liquid crystal display device |
| EP1056190A1 (en) * | 1998-09-17 | 2000-11-29 | Seiko Epson Corporation | Power supply device, power supply method, portable electronic device, and electronic watch |
| JP2002262546A (ja) * | 2001-03-01 | 2002-09-13 | Citizen Watch Co Ltd | 昇圧システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4860227A (ja) * | 1971-12-03 | 1973-08-23 |
-
1986
- 1986-02-14 JP JP3045586A patent/JPS62144566A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4860227A (ja) * | 1971-12-03 | 1973-08-23 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510814A (en) * | 1993-08-31 | 1996-04-23 | Sharp Kabushiki Kaisha | Drive voltage generating device for liquid crystal display device |
| EP1056190A1 (en) * | 1998-09-17 | 2000-11-29 | Seiko Epson Corporation | Power supply device, power supply method, portable electronic device, and electronic watch |
| EP1056190A4 (en) * | 1998-09-17 | 2003-03-05 | Seiko Epson Corp | POWER SUPPLY DEVICE, POWER SUPPLY PROCESS, PORTABLE ELECTRONIC DEVICE AND ELECTRONIC CLOCK |
| JP2002262546A (ja) * | 2001-03-01 | 2002-09-13 | Citizen Watch Co Ltd | 昇圧システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056424B2 (ja) | 1993-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0585925B1 (en) | Voltage converting circuit | |
| US8665255B2 (en) | Power supply circuit and display device including the same | |
| US5668703A (en) | Boost converter for driving a capacitive load | |
| JPH05244766A (ja) | チャージポンプ回路 | |
| JP2004229431A (ja) | チャージポンプ型ｄｃ／ｄｃコンバータ | |
| JP3675457B2 (ja) | 昇圧クロック生成回路及び半導体装置 | |
| JPH04168971A (ja) | Ｄｃ―ｄｃコンバータ | |
| JPH08289533A (ja) | 薄膜トランジスタ液晶表示装置用直流−直流コンバータ | |
| WO1983003174A1 (en) | Pulse generation circuit | |
| JPS58106619A (ja) | モノリシツク分圧器 | |
| US8314648B2 (en) | Power supply circuit and display device including the same | |
| US20020089369A1 (en) | Voltage conversion circuit | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JPH0476489A (ja) | 電子機器 | |
| JPS62144566A (ja) | 電子時計用昇圧回路 | |
| JPH06327236A (ja) | 昇圧方法 | |
| JP3205756B2 (ja) | 電子機器 | |
| US4275437A (en) | Semiconductor circuit for voltage conversion | |
| KR100909837B1 (ko) | 단위전하펌프 | |
| JPS6024431B2 (ja) | 電子時計用昇圧回路 | |
| KR20090017196A (ko) | 게이트라인 구동용 하이전압발생기 및 로우전압발생기 | |
| JPH07194098A (ja) | 昇圧回路及び昇圧回路用コントローラ | |
| KR100926677B1 (ko) | 단위전하펌프 | |
| JP2001309643A (ja) | 電子機器 | |
| JP2001245468A (ja) | 昇圧回路 |