JPS6024431B2 - 電子時計用昇圧回路 - Google Patents
電子時計用昇圧回路Info
- Publication number
- JPS6024431B2 JPS6024431B2 JP51131019A JP13101976A JPS6024431B2 JP S6024431 B2 JPS6024431 B2 JP S6024431B2 JP 51131019 A JP51131019 A JP 51131019A JP 13101976 A JP13101976 A JP 13101976A JP S6024431 B2 JPS6024431 B2 JP S6024431B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- booster circuit
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/02—Conversion or regulation of current or voltage
- G04G19/04—Capacitive voltage division or multiplication
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
- Dc-Dc Converters (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明は電子時計に関するものである。
その中でも液晶表示素子を駆動させるための昇圧回路に
関するものである。本発明の目的は電圧損失、電力損失
とも極少で、かつ小型、製造容易な昇圧回路を提供する
事にある。
関するものである。本発明の目的は電圧損失、電力損失
とも極少で、かつ小型、製造容易な昇圧回路を提供する
事にある。
従来、液晶表示腕時計において、液晶を駆動するのに必
要な高い電圧を得るために昇圧回路が用いられている。
要な高い電圧を得るために昇圧回路が用いられている。
また、液晶のダイナミック駆動においても高電圧が必要
なため昇圧回路が用いられている。従来の代表的な昇圧
回路としては、ー トランスを用いた昇圧回路。一 コ
ンデンサとダイオードを用いたシエンケル形昇圧回路。
なため昇圧回路が用いられている。従来の代表的な昇圧
回路としては、ー トランスを用いた昇圧回路。一 コ
ンデンサとダイオードを用いたシエンケル形昇圧回路。
がある。
第１図にトランスを用いた昇圧回路を、第２図にシェン
ケル形昇圧回路を示す。第２図においてａは倍電圧昇圧
回路、ｂは４倍電圧昇圧回路である。第１図、第２図中
のＱ，Ｑはそれぞれ昇圧用方形波信号、及びその反転信
号であり、回路動作については既に良く知られているの
で省略する。これら従来の昇圧回路は、個別部品が大き
い、多い、またダイオードによる損失があるといった欠
点がある。
ケル形昇圧回路を示す。第２図においてａは倍電圧昇圧
回路、ｂは４倍電圧昇圧回路である。第１図、第２図中
のＱ，Ｑはそれぞれ昇圧用方形波信号、及びその反転信
号であり、回路動作については既に良く知られているの
で省略する。これら従来の昇圧回路は、個別部品が大き
い、多い、またダイオードによる損失があるといった欠
点がある。
第１図の回路では形の大きいトランスという個別部品が
必要である。第２図のシェンケル形昇圧回路ではコンデ
ンサとダイオードが多数必要である。このダイオードに
は順万向電圧降下を減らすためにショットキ・ダイオー
ドというやや特殊な個別部品としてのダイオードが用い
られている。また、ダイオードを使用している限り、順
方向電圧降下による電圧損失、電力損失は避けられない
。電圧に関してはダイオード１個当り０．２Ｖ位の損失
があり、低温城では更に大きくなる。電力損失に関して
は第１図より第２図の回路の方が良いが、それでも大体
、８５％以下である。本発明においては線形スイッチ素
子であるＭＯＳトランジスタを用いてコンデンサーを充
放電させ、昇圧を行なう。
必要である。第２図のシェンケル形昇圧回路ではコンデ
ンサとダイオードが多数必要である。このダイオードに
は順万向電圧降下を減らすためにショットキ・ダイオー
ドというやや特殊な個別部品としてのダイオードが用い
られている。また、ダイオードを使用している限り、順
方向電圧降下による電圧損失、電力損失は避けられない
。電圧に関してはダイオード１個当り０．２Ｖ位の損失
があり、低温城では更に大きくなる。電力損失に関して
は第１図より第２図の回路の方が良いが、それでも大体
、８５％以下である。本発明においては線形スイッチ素
子であるＭＯＳトランジスタを用いてコンデンサーを充
放電させ、昇圧を行なう。
ＭＯＳトランジスタは時計用ＩＣ上に集積できるから、
個別部品は少なくなり、時計に組込み易くなる。またダ
イオードの様な非線形素子を使用しないから理想的な昇
圧比が得られる。例えば倍亀圧昇圧回路においては昇庄
比は１．９針音以上の値が得られている。更にダイオー
ドの順方向電圧降下による電力損失も無い事から、電力
変換効率も９０％以上という高い値が得られている。以
上の様に本発明は従釆の昇圧回路の欠点の多くを取り除
いたものである。第３図に本発明によるコンデンサー、
線形スィッチグ素子からなる倍電圧昇圧回路の原理を示
す。
個別部品は少なくなり、時計に組込み易くなる。またダ
イオードの様な非線形素子を使用しないから理想的な昇
圧比が得られる。例えば倍亀圧昇圧回路においては昇庄
比は１．９針音以上の値が得られている。更にダイオー
ドの順方向電圧降下による電力損失も無い事から、電力
変換効率も９０％以上という高い値が得られている。以
上の様に本発明は従釆の昇圧回路の欠点の多くを取り除
いたものである。第３図に本発明によるコンデンサー、
線形スィッチグ素子からなる倍電圧昇圧回路の原理を示
す。
１は電源電池、Ｓ，〜Ｓ３はスィッチグ素子、７，８は
個別コンデンサである。
個別コンデンサである。
Ｅ，は電源電圧、Ｅ２は昇圧出力電圧である。第３図ａ
において、先づコンデンサ７を電源電圧Ｅ，まで充電す
る。
において、先づコンデンサ７を電源電圧Ｅ，まで充電す
る。
この時Ｓ，は閉じＳ２は接地されている。一方コンデン
サ８はＳ３が開いているので何も影響を受けない。次に
第３図のｂの状態になる。この時Ｓ，は開きＳ２は電源
側に接続されるので、電源電池１とコンデンサ７は直列
に姿緩される。従ってコンデンサー７の先端には電源電
池の電圧Ｅ，とコンデンサー７に充電された電圧Ｅ，と
の和、つまり２Ｅ，という電圧が現われる。そしてＳ３
が閉じられるとコンデンサー８はこの電圧２Ｅ，で充電
される。第３図のａとｂの状態が交互にくりあえされる
事によってコンデンサー８の端子電圧Ｅ２は完全に２Ｅ
，となり、完全倍電圧の昇技回路が実現される。この世
力電圧Ｅ２を基にして更に倍電圧昇圧をくり返せば２ｍ
倍電回路が実現できるし、又、２ｍ倍昇庄に電源電圧Ｅ
，を〆回積み重ねると（２ｍ＋〆）情昇圧回路が実現で
きる。つまり、本発明においては任意のｎ倍昇圧回格が
実現できる。ただし、ｍ、夕、ｎは１以上の自然数であ
る。実際の昇圧比の上限はスイッチング素子、及びコン
デンサの耐圧によって制限される。
サ８はＳ３が開いているので何も影響を受けない。次に
第３図のｂの状態になる。この時Ｓ，は開きＳ２は電源
側に接続されるので、電源電池１とコンデンサ７は直列
に姿緩される。従ってコンデンサー７の先端には電源電
池の電圧Ｅ，とコンデンサー７に充電された電圧Ｅ，と
の和、つまり２Ｅ，という電圧が現われる。そしてＳ３
が閉じられるとコンデンサー８はこの電圧２Ｅ，で充電
される。第３図のａとｂの状態が交互にくりあえされる
事によってコンデンサー８の端子電圧Ｅ２は完全に２Ｅ
，となり、完全倍電圧の昇技回路が実現される。この世
力電圧Ｅ２を基にして更に倍電圧昇圧をくり返せば２ｍ
倍電回路が実現できるし、又、２ｍ倍昇庄に電源電圧Ｅ
，を〆回積み重ねると（２ｍ＋〆）情昇圧回路が実現で
きる。つまり、本発明においては任意のｎ倍昇圧回格が
実現できる。ただし、ｍ、夕、ｎは１以上の自然数であ
る。実際の昇圧比の上限はスイッチング素子、及びコン
デンサの耐圧によって制限される。
ここで本発明の昇圧回路における電力変換効率をごく簡
単に計算してみる。
単に計算してみる。
本発明による回路の基本動作はコンデンサーの充放電で
あり、第４図ａ，ｂの様に示される。ここで１７はスィ
ッチグ素子Ｓ，〜Ｓ３のＯＮ抵抗であり、すべて同じ抵
抗値Ｒを持つものと仮定する。また、負荷電流を１とし
、他の電流は電力変換効率が１００％であると仮定して
図示している。実際に抵抗を流れる電流ｉは過渡電流で
あるが、Ｐ−ＳＳ＝手ノ客Ｒｉｄｔ＝葦′３ｉｄｔ＝Ｒ
×Ｉ であるので、定常電流１で説明する。
あり、第４図ａ，ｂの様に示される。ここで１７はスィ
ッチグ素子Ｓ，〜Ｓ３のＯＮ抵抗であり、すべて同じ抵
抗値Ｒを持つものと仮定する。また、負荷電流を１とし
、他の電流は電力変換効率が１００％であると仮定して
図示している。実際に抵抗を流れる電流ｉは過渡電流で
あるが、Ｐ−ＳＳ＝手ノ客Ｒｉｄｔ＝葦′３ｉｄｔ＝Ｒ
×Ｉ であるので、定常電流１で説明する。
第４図においてａは充電時、ｂは放電時の状態を示し、
負荷抵抗１８に電流１を供給するためには図中に示され
る様な電流が流れなければならない。
負荷抵抗１８に電流１を供給するためには図中に示され
る様な電流が流れなければならない。
ａとｂとの時間比を１：１とすると、抵抗１７で消費さ
れる損失電力ＰＬＳＳは、ＰＬＳＳ‘ａ’＝裏Ｘ（２１
）２×（Ｒ十Ｒ）Ｐ−ＳＳ【ｂ）＝季×（２１）２×（
Ｒ＋Ｒ）／．Ｐ−ＳＳ＝（２１）２×波一方電源電池１
から供給される電力Ｐ８はＰＢ＝（２１）×Ｅ， 従って、この回路の損失ご‘ま ．＝ＰＬＳＳ／ＰＢ＝４１Ｒ／Ｅ， となる。
れる損失電力ＰＬＳＳは、ＰＬＳＳ‘ａ’＝裏Ｘ（２１
）２×（Ｒ十Ｒ）Ｐ−ＳＳ【ｂ）＝季×（２１）２×（
Ｒ＋Ｒ）／．Ｐ−ＳＳ＝（２１）２×波一方電源電池１
から供給される電力Ｐ８はＰＢ＝（２１）×Ｅ， 従って、この回路の損失ご‘ま ．＝ＰＬＳＳ／ＰＢ＝４１Ｒ／Ｅ， となる。
これは負荷電流が増えると損失が増大する事を示してい
ると同時に、スイツチグ素子のＯＮ抵抗を減少させる事
によって損失を減らせる事をも示している。後述の様に
この損失は少ない。また、負荷電流の増大に伴う出力電
圧の低下については、スイッチグ素子のＯＮ抵抗の減少
、コンデンサーの容量の増加、昇圧動作周波数を上げる
等の対策によって防ぐことができる。
ると同時に、スイツチグ素子のＯＮ抵抗を減少させる事
によって損失を減らせる事をも示している。後述の様に
この損失は少ない。また、負荷電流の増大に伴う出力電
圧の低下については、スイッチグ素子のＯＮ抵抗の減少
、コンデンサーの容量の増加、昇圧動作周波数を上げる
等の対策によって防ぐことができる。
第５図に、本発明によるＭＯＳトランジスタを使った倍
電圧昇氏回路を、第６図にそのタィミングチヤートを示
す。
電圧昇氏回路を、第６図にそのタィミングチヤートを示
す。
電源電池１、コンデンサー７，８は第３図と同じであり
、Ｐ‐ＭＯＳ２０，Ｃ一ＭＯＳ２３，Ｐ‐Ｍ０６２２の
各ＭＯＳトランジス外ま第３図のＳ，，Ｓ２，Ｓ３の働
きをする。３４は低電圧系‐高電圧系Ｃ‐ＭＯＳインタ
ーフェイス回路であり、Ｐ‐ＭＯＳ２２のスィツチグ信
号を低電圧から高電圧に変換される。
、Ｐ‐ＭＯＳ２０，Ｃ一ＭＯＳ２３，Ｐ‐Ｍ０６２２の
各ＭＯＳトランジス外ま第３図のＳ，，Ｓ２，Ｓ３の働
きをする。３４は低電圧系‐高電圧系Ｃ‐ＭＯＳインタ
ーフェイス回路であり、Ｐ‐ＭＯＳ２２のスィツチグ信
号を低電圧から高電圧に変換される。
又、ＭＯＳトランジスタ２０，２２のサブストレート噂
極は必ず第５図にある方向、即ち、各々のドレィン電極
に接続して、ＭＯＳトランジスタの寄生ダイオードがコ
ンデンサーの充電電流に対して順方向となるようにしな
ければならない。でないとせっかくの昇圧電圧が寄生ダ
イオ一日こよって電源側へ逆流してしまう。このように
接続することにより昇圧回路の自起動が確実になる利点
も有する。すなわち自起動の初期においてＰ一ＭＯＳト
ランジ‐スタ２０，２２に十分なゲート電圧がかからず
、従ってスィッチグ素子として鰯らかない場合でも、寄
生ダイオードの効果によってＰ‐ＭＯＳトランジスタ２
０，２２はダイオードと磯せる。この時、回路は第２図
ａのシェンケル形昇圧回路を形成しており、損失は大き
いが昇圧を開始する。ある程度まで出力電圧が高くなる
とＰ一ＭＯＳトランジスタ２０，２２はスィッチグ素子
として働き始め、本発明による昇圧回路となる。回路の
動作はＰ一ＭＯＳトランジスタ２０は、スイツチグ信号
ＢがＣ一ＭＯＳィンバータ２１で反転されたＢにより、
Ｐ一ＭＯＳトランジスタ２２はスイツチグ信号Ｃが反転
及び電圧変換された信号ｃによって夫々スイッチグミれ
、切換スイッチとなるｃ‐ＭＯＳィンバータ２３にはス
ィッチグ信号Ａが入力ざれコンデンサ７の一方の端子の
電位を切換えることにより、第３図の説明の如く動作す
る。その他の特徴としてスイツチグ素子２３，２０，２
２を駆動するスィッチグ信号を第６図Ａ，Ｂ，Ｃとし、
それぞれのパルス幅をわずかに違える事により、スィツ
チグ素子の相互間の干渉を無くしている。従来のシェン
ケル形昇圧回路と似た条件で第５の回路を実験した結果
を第７図に示す。
極は必ず第５図にある方向、即ち、各々のドレィン電極
に接続して、ＭＯＳトランジスタの寄生ダイオードがコ
ンデンサーの充電電流に対して順方向となるようにしな
ければならない。でないとせっかくの昇圧電圧が寄生ダ
イオ一日こよって電源側へ逆流してしまう。このように
接続することにより昇圧回路の自起動が確実になる利点
も有する。すなわち自起動の初期においてＰ一ＭＯＳト
ランジ‐スタ２０，２２に十分なゲート電圧がかからず
、従ってスィッチグ素子として鰯らかない場合でも、寄
生ダイオードの効果によってＰ‐ＭＯＳトランジスタ２
０，２２はダイオードと磯せる。この時、回路は第２図
ａのシェンケル形昇圧回路を形成しており、損失は大き
いが昇圧を開始する。ある程度まで出力電圧が高くなる
とＰ一ＭＯＳトランジスタ２０，２２はスィッチグ素子
として働き始め、本発明による昇圧回路となる。回路の
動作はＰ一ＭＯＳトランジスタ２０は、スイツチグ信号
ＢがＣ一ＭＯＳィンバータ２１で反転されたＢにより、
Ｐ一ＭＯＳトランジスタ２２はスイツチグ信号Ｃが反転
及び電圧変換された信号ｃによって夫々スイッチグミれ
、切換スイッチとなるｃ‐ＭＯＳィンバータ２３にはス
ィッチグ信号Ａが入力ざれコンデンサ７の一方の端子の
電位を切換えることにより、第３図の説明の如く動作す
る。その他の特徴としてスイツチグ素子２３，２０，２
２を駆動するスィッチグ信号を第６図Ａ，Ｂ，Ｃとし、
それぞれのパルス幅をわずかに違える事により、スィツ
チグ素子の相互間の干渉を無くしている。従来のシェン
ケル形昇圧回路と似た条件で第５の回路を実験した結果
を第７図に示す。
動作周波数は２５６ＨＺ、コンデンサー７，８は共に０
．４７〆Ｆ，ＲＣＡのＣＤ４０００Ａシリーズのｃ一Ｍ
ＯＳトランジスタを用い、Ｅ，＝３０００Ｖで測定した
。ＣＤ４０００ＡシＩＪーズには入力保護回路があるの
でこれによるリーク電流を防ぐため、若干の回路を追加
した。第７図縦軸は昇圧比と電力変換効率一であり、昇
圧比の測定値は×印で表わされているがたいへん優秀で
ある。負荷抵抗が２００ＫＯ以上の時、昇庄比は１．針
音以上という数値であり、たいへん満足できるものであ
った。電力変換効率の測定値は・印で表わされているが
、これもかなり良い成績であり、広い範囲で効率９０％
を越えている。高抵抗負荷側（微少電流負荷側）で効率
が落ちているが、これは使用ＭＯＳトランジスタ自身、
又はその入力保護回路によるリーク電流が１仏Ａ程あっ
たためである。従って時計用としてリーク電流の少いＣ
−ＭＯＳ−ＩＣでつくれば高抵抗負荷側での効率も９０
％以上になると考えられる。
．４７〆Ｆ，ＲＣＡのＣＤ４０００Ａシリーズのｃ一Ｍ
ＯＳトランジスタを用い、Ｅ，＝３０００Ｖで測定した
。ＣＤ４０００ＡシＩＪーズには入力保護回路があるの
でこれによるリーク電流を防ぐため、若干の回路を追加
した。第７図縦軸は昇圧比と電力変換効率一であり、昇
圧比の測定値は×印で表わされているがたいへん優秀で
ある。負荷抵抗が２００ＫＯ以上の時、昇庄比は１．針
音以上という数値であり、たいへん満足できるものであ
った。電力変換効率の測定値は・印で表わされているが
、これもかなり良い成績であり、広い範囲で効率９０％
を越えている。高抵抗負荷側（微少電流負荷側）で効率
が落ちているが、これは使用ＭＯＳトランジスタ自身、
又はその入力保護回路によるリーク電流が１仏Ａ程あっ
たためである。従って時計用としてリーク電流の少いＣ
−ＭＯＳ−ＩＣでつくれば高抵抗負荷側での効率も９０
％以上になると考えられる。
低抵抗負荷側での効率が落ちているのは第４図で説明し
たスィッチグ素子のＯＮ抵抗によるもので、大容量ＭＯ
Ｓトランジスタの使用により効率の改善が期待できる。
以上の様に従来の昇圧回路より優れたデータが得られ、
特に昇圧比は優秀である。また、このデータからモノリ
シックＩＣ上に薄膜集積された小容量コンデンサーを使
っても充分に液晶を駆動できると予想される。更に本発
明においては倍電圧ばかりでなくｎ培昇圧回路が実現で
きる。
たスィッチグ素子のＯＮ抵抗によるもので、大容量ＭＯ
Ｓトランジスタの使用により効率の改善が期待できる。
以上の様に従来の昇圧回路より優れたデータが得られ、
特に昇圧比は優秀である。また、このデータからモノリ
シックＩＣ上に薄膜集積された小容量コンデンサーを使
っても充分に液晶を駆動できると予想される。更に本発
明においては倍電圧ばかりでなくｎ培昇圧回路が実現で
きる。
ここでｎ‘ま２以上の自然数である。その一例を第８図
に示す。簡単のため図は簡略図で説明する。Ｓ，〜Ｓ５
は線形スィッチグ素子を表わし、７，８，４２はコンデ
ンサーである。第８図ａ，ｂ，ｃの状態が順次くり返さ
れ、４倍昇圧電圧４Ｅ，が得られる。第８図ａにおいて
は先づ、コンデンサー７を電源電圧Ｅ，にまで充電する
。
に示す。簡単のため図は簡略図で説明する。Ｓ，〜Ｓ５
は線形スィッチグ素子を表わし、７，８，４２はコンデ
ンサーである。第８図ａ，ｂ，ｃの状態が順次くり返さ
れ、４倍昇圧電圧４Ｅ，が得られる。第８図ａにおいて
は先づ、コンデンサー７を電源電圧Ｅ，にまで充電する
。
次にｂにおいて、電源電池１とコンデンサー７を直列に
接続し、得られた電圧２Ｅ，でコンデンサー８を充電す
る。何サイクルが後にコンデンサー８はほぼ電圧２Ｅ，
にまで充電される。次にｃでは電源電池１とコンデンサ
ー７，８とを直列に接続し、得られた電圧４Ｅ，でコン
デンサー４２を充電する。何サイクルか後にコンデンサ
ー４２はほぼ電圧４Ｅ，にまで充電される。以上の様に
ａ→ｂ→ｃ→ｄ→・・・と順次サイクルを重ねてゆく。
接続し、得られた電圧２Ｅ，でコンデンサー８を充電す
る。何サイクルが後にコンデンサー８はほぼ電圧２Ｅ，
にまで充電される。次にｃでは電源電池１とコンデンサ
ー７，８とを直列に接続し、得られた電圧４Ｅ，でコン
デンサー４２を充電する。何サイクルか後にコンデンサ
ー４２はほぼ電圧４Ｅ，にまで充電される。以上の様に
ａ→ｂ→ｃ→ｄ→・・・と順次サイクルを重ねてゆく。
従来のシェンケル形昇圧回路ではｍ個のコンデンサーと
ｍコのショットキ・ダイオードでｍ倍昇圧であったが、
第８図の構成ではｍ個のコンデンサーとＩＣとで２ｍ−
１倍昇圧であり、コンデンサーの数が少くてすむ。これ
は本発明においては単なる整流素子（ダイオード）の代
りにデジタル信号によって制御されるスィッチグ素子を
用いており、この単によって初めて可能となったもので
ある。
ｍコのショットキ・ダイオードでｍ倍昇圧であったが、
第８図の構成ではｍ個のコンデンサーとＩＣとで２ｍ−
１倍昇圧であり、コンデンサーの数が少くてすむ。これ
は本発明においては単なる整流素子（ダイオード）の代
りにデジタル信号によって制御されるスィッチグ素子を
用いており、この単によって初めて可能となったもので
ある。
更に本発明は正確な整数倍の昇庄比が得られるのでダイ
ナミック液晶駆動用電源としても非常に有用である。
ナミック液晶駆動用電源としても非常に有用である。
例えば一般的なＶ一３Ｖダイナミック駆動回路において
は４値電圧電源（３電源）を必要とする。
は４値電圧電源（３電源）を必要とする。
しかもそれらの電圧の比が安定したものでなくてはいけ
ない。本発明による昇圧回路を用いれば電圧比の正確な
多億電圧電源が簡単に実現できる。すなわち、ある一定
電圧源（０，Ｅ，）をもとにして、十万向と一方向とに
それぞれ本発明による倍電圧昇圧回路を用いれば、（一
Ｅ，，○，Ｅ，，２Ｅ，）といった正確な電圧比の４値
電圧電源が得られる。
ない。本発明による昇圧回路を用いれば電圧比の正確な
多億電圧電源が簡単に実現できる。すなわち、ある一定
電圧源（０，Ｅ，）をもとにして、十万向と一方向とに
それぞれ本発明による倍電圧昇圧回路を用いれば、（一
Ｅ，，○，Ｅ，，２Ｅ，）といった正確な電圧比の４値
電圧電源が得られる。
更に液晶ダイナミック駆動においては駆動電圧に温度補
償を必要とする事が多いが、本発明による多値電圧電源
回路ではもとになっている電源電圧値Ｅ，の温度補償の
みで良い。他の昇氏電圧はＥ，の補償に追従して補償さ
れる。この様に、本発明はダイナミック駆動電源回路と
しても非常に有望である。以上の様に、本発明はＭＯＳ
トランジスタを線形スイッチグ素子として用い、しかも
、そのサブストレート電極をドレィン電極に接続したこ
とかり、コンデンサーからの逆流による効率低下がない
ばかりか、始動時においても、ＭＯＳトランジスタがダ
イオードとして働き昇圧を行なうので起動性が極めて良
好な昇圧回路となる。
償を必要とする事が多いが、本発明による多値電圧電源
回路ではもとになっている電源電圧値Ｅ，の温度補償の
みで良い。他の昇氏電圧はＥ，の補償に追従して補償さ
れる。この様に、本発明はダイナミック駆動電源回路と
しても非常に有望である。以上の様に、本発明はＭＯＳ
トランジスタを線形スイッチグ素子として用い、しかも
、そのサブストレート電極をドレィン電極に接続したこ
とかり、コンデンサーからの逆流による効率低下がない
ばかりか、始動時においても、ＭＯＳトランジスタがダ
イオードとして働き昇圧を行なうので起動性が極めて良
好な昇圧回路となる。
第１図は従来のトランスを使用した昇圧回路。
１……電源電池、２…・・・昇圧用短形波発生回路、３
・・・・・・昇圧用トランス、４・・・・・・整流用ダ
イオード、Ｅ．・・・・・・電源電圧、Ｅ２・・・・・
・昇圧出力電圧。 第２図は従釆のシェンケル型昇圧回路。ａは倍鰭圧昇圧
回路であり、ｂは４倍電圧昇圧回路である。５，６，９
，１０，１１，１２……シヨツトキ・バリヤ・ダイオー
ド。 ７，８，１３，１４，１５，１６・・・・・・昇圧用コ
ンデンサー。 第３図は本発明によるコンデンサーとスィッチグ素子に
よる倍電圧昇圧回路の簡単な動作説明図。ａは充電期間
、ｂは昇圧、放電期間の状態の動作を表わしている。Ｓ
，．Ｓ２，Ｓ３・・・・・・線形スイツチグ素子。 第４図は本発明による昇圧回路の電力損失についての簡
単な説明図。 ａは充電時、ｂは昇圧、放電時の状態を示す。１７・・
・・・・スィッチグ素子Ｓ，，Ｓ２，Ｓ３のＯＮ抵抗で
抵抗値Ｒを有する。 １８・・・・・・負荷抵抗。 １・・・・・・負荷抵抗１８に供球君される負荷電流。 第５図は本発明によるコンデンサーとＭＯＳスィッチグ
素子を使った倍電圧昇圧回路。２０，２２……Ｐ一ＭＯ
Ｓスイッチグトランジスタ。 ２１…Ｃ一ＭＯＳインバータによるインターフェイス。 ２３・・・・・・スィッチグ素子として働くＣ‐ＭＯＳ
バッファ。３４・・・・・・低電圧系一高電圧系のイン
ターフェイス回路。 Ａ……Ｃ一ＭＯＳバッファ２３のスィツチグ制御信号。
Ｂ……Ｐ−ＭＯＳＴｒ２０のスィツチグ制御信号。Ｃ・
・・・・・Ｐ−ＭＯＳＴｒ２２のスィッチグ制御信号。
Ｄ・・・・・・昇圧出力。第６図は第５図の回路のタイ
ミングチャート。 第７図は第５図の回路の昇圧比、及び電力変換効率と負
荷抵抗との関係を示すグラフ。・印・・・・・・電力変
換効率。 ×印・・・・・・昇圧比。第８図は本発明による２ｍ倍
昇圧回路の簡単な説明図。ａはコンデンサ７への充電時
、ｂはコンデンサ８への充電時、ｃは最終昇圧及び放電
の時の状態を示す。Ｓ４，Ｓ５．・・・・・スィツチグ
素子。 ４２・・・・・・コンデンサー。 多１翼 多２総 多３図 ※４趣 多５鶴 そら釘 多７１割 凌ぎの
・・・・・・昇圧用トランス、４・・・・・・整流用ダ
イオード、Ｅ．・・・・・・電源電圧、Ｅ２・・・・・
・昇圧出力電圧。 第２図は従釆のシェンケル型昇圧回路。ａは倍鰭圧昇圧
回路であり、ｂは４倍電圧昇圧回路である。５，６，９
，１０，１１，１２……シヨツトキ・バリヤ・ダイオー
ド。 ７，８，１３，１４，１５，１６・・・・・・昇圧用コ
ンデンサー。 第３図は本発明によるコンデンサーとスィッチグ素子に
よる倍電圧昇圧回路の簡単な動作説明図。ａは充電期間
、ｂは昇圧、放電期間の状態の動作を表わしている。Ｓ
，．Ｓ２，Ｓ３・・・・・・線形スイツチグ素子。 第４図は本発明による昇圧回路の電力損失についての簡
単な説明図。 ａは充電時、ｂは昇圧、放電時の状態を示す。１７・・
・・・・スィッチグ素子Ｓ，，Ｓ２，Ｓ３のＯＮ抵抗で
抵抗値Ｒを有する。 １８・・・・・・負荷抵抗。 １・・・・・・負荷抵抗１８に供球君される負荷電流。 第５図は本発明によるコンデンサーとＭＯＳスィッチグ
素子を使った倍電圧昇圧回路。２０，２２……Ｐ一ＭＯ
Ｓスイッチグトランジスタ。 ２１…Ｃ一ＭＯＳインバータによるインターフェイス。 ２３・・・・・・スィッチグ素子として働くＣ‐ＭＯＳ
バッファ。３４・・・・・・低電圧系一高電圧系のイン
ターフェイス回路。 Ａ……Ｃ一ＭＯＳバッファ２３のスィツチグ制御信号。
Ｂ……Ｐ−ＭＯＳＴｒ２０のスィツチグ制御信号。Ｃ・
・・・・・Ｐ−ＭＯＳＴｒ２２のスィッチグ制御信号。
Ｄ・・・・・・昇圧出力。第６図は第５図の回路のタイ
ミングチャート。 第７図は第５図の回路の昇圧比、及び電力変換効率と負
荷抵抗との関係を示すグラフ。・印・・・・・・電力変
換効率。 ×印・・・・・・昇圧比。第８図は本発明による２ｍ倍
昇圧回路の簡単な説明図。ａはコンデンサ７への充電時
、ｂはコンデンサ８への充電時、ｃは最終昇圧及び放電
の時の状態を示す。Ｓ４，Ｓ５．・・・・・スィツチグ
素子。 ４２・・・・・・コンデンサー。 多１翼 多２総 多３図 ※４趣 多５鶴 そら釘 多７１割 凌ぎの
Claims (1)
- １ 電源電池、第１及び第２のコンデンサ、第１及び第
２のスイツチ素子及び切換スイツチよりなり前記第１及
び第２のスイツチ素子はゲート電極、第１及び第２の電
極及びサブストレート電極を有するＭＯＳトランジスタ
によつて構成され、前記電源電池の第１の極性の出力端
は前記第１のスイツチ素子の第１の電極と接続され、前
記第１のスイツチ素子の第２の電極は前記第１のコンデ
ンサの第１の端子に接続され、前記第２のスイツチ素子
の第１の電極は前記第１のコンデンサの前記第１の端子
に接続され、前記第２のコンデンサの第１の端子は前記
第２のスイツチ素子の第２の電極に接続され、前記第１
のコンデンサの第２の端子は前記切換スイツチを介して
前記電源電池の第１の極性又は第２の極性の出力端に交
互に接続され、前記第２のコンデンサの第２の端子は前
記電源電池の第２の極性の出力端に接続され、前記第１
及び第２のスイツチ素子を構成するＭＯＳトランジスタ
の前記サブストレート電極はそれぞれ前記第１及び第２
のＭＯＳトランジスタの前記第２の電極に接続され、前
記第１及び第２のスイツチ素子を構成するＭＯＳトラン
ジスタは前記第１及び前記第２のコンデンサの充電電流
に対して順方向の寄生ダイオードを形成していることを
特徴とする電子時計用昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51131019A JPS6024431B2 (ja) | 1976-10-29 | 1976-10-29 | 電子時計用昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51131019A JPS6024431B2 (ja) | 1976-10-29 | 1976-10-29 | 電子時計用昇圧回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50107343A Division JPS5230470A (en) | 1975-09-03 | 1975-09-03 | Electronic clock |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045586A Division JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5322473A JPS5322473A (en) | 1978-03-01 |
| JPS6024431B2 true JPS6024431B2 (ja) | 1985-06-12 |
Family
ID=15048085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51131019A Expired JPS6024431B2 (ja) | 1976-10-29 | 1976-10-29 | 電子時計用昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024431B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799691A (en) * | 1981-09-24 | 1982-06-21 | Sharp Kk | Liquid crystal driver |
| JPS6320191Y2 (ja) * | 1986-04-18 | 1988-06-06 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4951535A (ja) * | 1972-09-27 | 1974-05-18 |
-
1976
- 1976-10-29 JP JP51131019A patent/JPS6024431B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4951535A (ja) * | 1972-09-27 | 1974-05-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5322473A (en) | 1978-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8665255B2 (en) | Power supply circuit and display device including the same | |
| EP0292148B1 (en) | Charge pump circuitry having low saturation voltage and current-limited switch | |
| EP0585925B1 (en) | Voltage converting circuit | |
| US3824447A (en) | Booster circuit | |
| JPH0519311B2 (ja) | ||
| US5668703A (en) | Boost converter for driving a capacitive load | |
| KR0139664B1 (ko) | 박막 트랜지스터 액정 표시장치용 직류-직류 컨버터 | |
| JPH07508873A (ja) | ハーフブリッジ駆動回路 | |
| JPS646618B2 (ja) | ||
| KR20170041217A (ko) | 낮은 입력 전압 밴드갭 기준 아키텍처 및 회로를 위한 방법 및 장치 | |
| JPH09312968A (ja) | チャージポンプ回路 | |
| JPH06334119A (ja) | 昇圧用半導体集積回路及びその半導体集積回路を用いた電子機器 | |
| JP2005012944A (ja) | 昇圧クロック生成回路及び半導体装置 | |
| JP3505324B2 (ja) | チャージポンプ回路 | |
| JPH06327236A (ja) | 昇圧方法 | |
| US8314648B2 (en) | Power supply circuit and display device including the same | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| TW200534567A (en) | DC-DC converter | |
| JPS6024431B2 (ja) | 電子時計用昇圧回路 | |
| Yoo et al. | A low-ripple poly-Si TFT charge pump for driver-integrated LCD panel | |
| CA1132192A (en) | Voltage converter circuit | |
| JP2001211637A (ja) | チャージポンプ回路 | |
| JPH056424B2 (ja) | ||
| KR100909837B1 (ko) | 단위전하펌프 | |
| US7038528B2 (en) | High voltage generator incorporated in an integrated circuit |