JPH06327236A - 昇圧方法 - Google Patents
昇圧方法Info
- Publication number
- JPH06327236A JPH06327236A JP3287793A JP28779391A JPH06327236A JP H06327236 A JPH06327236 A JP H06327236A JP 3287793 A JP3287793 A JP 3287793A JP 28779391 A JP28779391 A JP 28779391A JP H06327236 A JPH06327236 A JP H06327236A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- power supply
- booster circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Dc-Dc Converters (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 コンデンサーの充放電を所定のタイミングで
行なうことにより、低消費電力で効率を向上させる。 【構成】 スイッチング素子Ｓ１を閉、Ｓ２を接地して
コンデンサー７を電源電圧Ｅ１まで充電する。次にＳ１
は開き、Ｓ２を電源側に接続し、電源電池１とコンデン
サー７を直列接続する。コンデンサー７の先端には電源
電池の電圧Ｅ１とコンデンサー７に充電された電圧Ｅ１
との和の電圧２Ｅ１が現われる。Ｓ３が閉じるとコンデ
ンサー８は電圧２Ｅ１で充電される。Ｓ１とＳ２が瞬時
でも同時にオンすると、２Ｅ１に充電されたコンデンサ
ー８の電荷が、電池Ｅ１を介して放電するので、スイッ
チ制御信号の反転のタイミングをずらせる。
行なうことにより、低消費電力で効率を向上させる。 【構成】 スイッチング素子Ｓ１を閉、Ｓ２を接地して
コンデンサー７を電源電圧Ｅ１まで充電する。次にＳ１
は開き、Ｓ２を電源側に接続し、電源電池１とコンデン
サー７を直列接続する。コンデンサー７の先端には電源
電池の電圧Ｅ１とコンデンサー７に充電された電圧Ｅ１
との和の電圧２Ｅ１が現われる。Ｓ３が閉じるとコンデ
ンサー８は電圧２Ｅ１で充電される。Ｓ１とＳ２が瞬時
でも同時にオンすると、２Ｅ１に充電されたコンデンサ
ー８の電荷が、電池Ｅ１を介して放電するので、スイッ
チ制御信号の反転のタイミングをずらせる。
Description
【０００１】
【産業上の利用分野】本発明は電子時計に関するもので
ある。その中でも液晶表示素子を駆動させるための昇圧
回路に関するものである。
ある。その中でも液晶表示素子を駆動させるための昇圧
回路に関するものである。
【０００２】本発明の目的は電圧損失、電力損失とも極
少で、かつ小型、製造容易な昇圧回路を提供する事にあ
る。
少で、かつ小型、製造容易な昇圧回路を提供する事にあ
る。
【０００３】
【従来の技術】従来、液晶表示腕時計において、液晶を
駆動するのに必要な高い電圧を得るために昇圧回路が用
いられている。また、液晶のダイナミック駆動において
も高電圧が必要なため昇圧回路が用いられている。従来
の代表的な昇圧回路としては、 １．トランスを用いた昇圧回路。
駆動するのに必要な高い電圧を得るために昇圧回路が用
いられている。また、液晶のダイナミック駆動において
も高電圧が必要なため昇圧回路が用いられている。従来
の代表的な昇圧回路としては、 １．トランスを用いた昇圧回路。
【０００４】２．コンデンサーとダイオードを用いたシ
ェンケル形昇圧回路。
ェンケル形昇圧回路。
【０００５】がある。図１にトランスを用いた昇圧回路
を、図２にシェンケル形昇圧回路を示す。図２におい
て、（ａ）は倍電圧昇圧回路、（ｂ）は４倍電圧昇圧回
路である。
を、図２にシェンケル形昇圧回路を示す。図２におい
て、（ａ）は倍電圧昇圧回路、（ｂ）は４倍電圧昇圧回
路である。
【０００６】図１において１は電源電池、２は昇圧用短
形波発生回路、３は昇圧用トランス、４は整流用ダイオ
ード、Ｅ1 は電源電圧、Ｅ2 は昇圧出力電圧をそれぞれ
表わしている。図２において５，６，９，１０，１１，
１２はショットキ・ダイオード、７，８，１３，１４，
１５，１６は昇圧用コンデンサーをそれぞれ表わしてい
る。図１、図２中のＱ、バーＱはそれぞれ昇圧用方形波
信号、及びその反転信号であり、回路動作については既
に良く知られているので省略する。
形波発生回路、３は昇圧用トランス、４は整流用ダイオ
ード、Ｅ1 は電源電圧、Ｅ2 は昇圧出力電圧をそれぞれ
表わしている。図２において５，６，９，１０，１１，
１２はショットキ・ダイオード、７，８，１３，１４，
１５，１６は昇圧用コンデンサーをそれぞれ表わしてい
る。図１、図２中のＱ、バーＱはそれぞれ昇圧用方形波
信号、及びその反転信号であり、回路動作については既
に良く知られているので省略する。
【０００７】
【発明が解決しようとする課題】これら従来の昇圧回路
は、個別部品が大きい、多い、またダイオードによる損
失があるといった欠点がある。図１の回路では形の大き
いトランスという個別部品が必要である。図２のシェン
ケル形昇圧回路ではコンデンサーとダイオードが多数必
要である。このダイオードには順方向電圧降下を減らす
ためにショットキ・ダイオードというやや特殊な個別部
品としてのダイオードが用いられている。また、ダイオ
ードを使用している限り、順方向電圧降下による電圧損
失、電力損失は避けられない。電圧に関してはダイオー
ド１個当り０．２Ｖ位の損失があり、低温域では更に大
きくなる。電力損失に関しては図１より図２の回路の方
が良いが、それでも大体、８５％以下である。
は、個別部品が大きい、多い、またダイオードによる損
失があるといった欠点がある。図１の回路では形の大き
いトランスという個別部品が必要である。図２のシェン
ケル形昇圧回路ではコンデンサーとダイオードが多数必
要である。このダイオードには順方向電圧降下を減らす
ためにショットキ・ダイオードというやや特殊な個別部
品としてのダイオードが用いられている。また、ダイオ
ードを使用している限り、順方向電圧降下による電圧損
失、電力損失は避けられない。電圧に関してはダイオー
ド１個当り０．２Ｖ位の損失があり、低温域では更に大
きくなる。電力損失に関しては図１より図２の回路の方
が良いが、それでも大体、８５％以下である。
【０００８】本発明はかかる点に鑑み、低消費電力で効
率のよい昇圧回路を提供することを目的とする。
率のよい昇圧回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明においては線形ス
イッチング素子であるＭＯＳトランジスタを用いてコン
デンサーを充放電させ、昇圧を行なう。ＭＯＳトランジ
スタは時計用ＩＣ上に集積できるから、個別部品は少な
くなり、時計に組込み易くなる。またダイオードの様な
非線形素子を使用しないから理想的な昇圧比が得られ
る。例えば倍電圧昇圧回路においては昇圧比は１．９９
倍以上の値が得られている。更にダイオードの順方向電
圧降下による電力損失も無い事から、電力変換効率も９
０％以上という高い値が得られている。
イッチング素子であるＭＯＳトランジスタを用いてコン
デンサーを充放電させ、昇圧を行なう。ＭＯＳトランジ
スタは時計用ＩＣ上に集積できるから、個別部品は少な
くなり、時計に組込み易くなる。またダイオードの様な
非線形素子を使用しないから理想的な昇圧比が得られ
る。例えば倍電圧昇圧回路においては昇圧比は１．９９
倍以上の値が得られている。更にダイオードの順方向電
圧降下による電力損失も無い事から、電力変換効率も９
０％以上という高い値が得られている。
【００１０】
【作用】そしてコンデンサーの充放電を所定のタイミン
グで行なうことにより、低消費電力で効率のよい昇圧回
路を提供できる。
グで行なうことにより、低消費電力で効率のよい昇圧回
路を提供できる。
【００１１】
【実施例】図３に本発明によるコンデンサー、線形スイ
ッチング素子からなる倍電圧昇圧回路の原理を示す。１
は電源電池、Ｓ1 〜Ｓ3 はスイッチング素子、７、８は
個別コンデンサーである。Ｅ1 は電源電圧、Ｅ2 は昇圧
出力電圧である。
ッチング素子からなる倍電圧昇圧回路の原理を示す。１
は電源電池、Ｓ1 〜Ｓ3 はスイッチング素子、７、８は
個別コンデンサーである。Ｅ1 は電源電圧、Ｅ2 は昇圧
出力電圧である。
【００１２】図３（ａ）において、先ずコンデンサー７
を電源電圧Ｅ1 まで充電する。この時Ｓ1 は閉じ、Ｓ2
は接地されている。一方コンデーサー８はＳ3 が開いて
いるので何も影響を受けない。次に図３（ｂ）の状態に
なる。この時Ｓ1 は開き、Ｓ2 は電源側に接続されるの
で、電源電池１とコンデンサー７は直列に接続される。
従ってコンデンサー７の先端には電源電池の電圧Ｅ1 と
コンデンサー７に充電された電圧Ｅ1 との和、つまり２
Ｅ1 という電圧が現われる。そしてＳ3 が閉じられると
コンデンサー８はこの電圧２Ｅ1 で充電される。図３
（ａ）と（ｂ）の状態が交互に繰りかえされる事によっ
てコンデンサー８の端子電圧Ｅ2 は完全に２Ｅ1 とな
り、完全倍電圧の昇圧回路が実現される。この出力電圧
Ｅ2 を基にして更に倍電圧昇圧を繰り返せば２m 倍圧回
路が実現できるし、又２m 倍昇圧電圧に電源電圧Ｅ1 を
ｌ回積み重ねると（２m ＋ｌ）倍昇圧回路が実現でき
る。つまり、本発明においては任意のｎ倍昇圧回路が実
現できる。ただし、ｍ、ｌ、ｎは１以上の自然数であ
る。
を電源電圧Ｅ1 まで充電する。この時Ｓ1 は閉じ、Ｓ2
は接地されている。一方コンデーサー８はＳ3 が開いて
いるので何も影響を受けない。次に図３（ｂ）の状態に
なる。この時Ｓ1 は開き、Ｓ2 は電源側に接続されるの
で、電源電池１とコンデンサー７は直列に接続される。
従ってコンデンサー７の先端には電源電池の電圧Ｅ1 と
コンデンサー７に充電された電圧Ｅ1 との和、つまり２
Ｅ1 という電圧が現われる。そしてＳ3 が閉じられると
コンデンサー８はこの電圧２Ｅ1 で充電される。図３
（ａ）と（ｂ）の状態が交互に繰りかえされる事によっ
てコンデンサー８の端子電圧Ｅ2 は完全に２Ｅ1 とな
り、完全倍電圧の昇圧回路が実現される。この出力電圧
Ｅ2 を基にして更に倍電圧昇圧を繰り返せば２m 倍圧回
路が実現できるし、又２m 倍昇圧電圧に電源電圧Ｅ1 を
ｌ回積み重ねると（２m ＋ｌ）倍昇圧回路が実現でき
る。つまり、本発明においては任意のｎ倍昇圧回路が実
現できる。ただし、ｍ、ｌ、ｎは１以上の自然数であ
る。
【００１３】実際の昇圧比の上限はスイッチング素子、
及びコンデンサーの耐圧によって制限される。
及びコンデンサーの耐圧によって制限される。
【００１４】ここで本発明の昇圧回路における電力変換
効率をごく簡単に計算してみる。本発明による回路の基
本動作はコンデンサーの充放電であり、図４（ａ）、
（ｂ）の様に示される。ここで１７本はスイッチング素
子Ｓ1 〜Ｓ3 のＯＮ抵抗であり、すべて同じ抵抗値Ｒを
持つものと仮定する。また、負荷電流をＩとし、他の電
流は電力変換効率が１００％であると仮定して図示して
ある。
効率をごく簡単に計算してみる。本発明による回路の基
本動作はコンデンサーの充放電であり、図４（ａ）、
（ｂ）の様に示される。ここで１７本はスイッチング素
子Ｓ1 〜Ｓ3 のＯＮ抵抗であり、すべて同じ抵抗値Ｒを
持つものと仮定する。また、負荷電流をＩとし、他の電
流は電力変換効率が１００％であると仮定して図示して
ある。
【００１５】実際に抵抗を流れる電流ｉは過度電流であ
るが、
るが、
【００１６】
【数１】
【００１７】であるので定常電流Ｉで説明する。
【００１８】図４において（ａ）は充電時、（ｂ）は放
電時の状態を示し、負荷抵抗１８に電流Ｉを供給するた
めには図中に示される様な電流が流れなければならな
い。（ａ）と（ｂ）との時間比を１：１とすると、抵抗
１７で消費される損失電力ＰＬOＳＳは、
電時の状態を示し、負荷抵抗１８に電流Ｉを供給するた
めには図中に示される様な電流が流れなければならな
い。（ａ）と（ｂ）との時間比を１：１とすると、抵抗
１７で消費される損失電力ＰＬOＳＳは、
【００１９】
【数２】
【００２０】一方電源電池１から供給される電力PBは
【００２１】
【数３】ＰＢ＝（２Ｉ）×Ｅ1 従って、この回路の損失εは
【００２２】
【数４】ε＝ＰＬOＳＳ／ＰＢ＝４ＩＲ／Ｅ1 となる。これは負荷電流が増えると損失が増大する事を
示していると同時に、スイッチング素子のＯＮ抵抗を減
少させる事によって損失を減らせる事も示している。後
述の様にこの損失は少ない。
示していると同時に、スイッチング素子のＯＮ抵抗を減
少させる事によって損失を減らせる事も示している。後
述の様にこの損失は少ない。
【００２３】また、負荷電流の増大に伴う出力電圧の低
下については、スイッチング素子のＯＮ抵抗の減少、コ
ンデンサーの容量の増加、昇圧動作周波数を上げる等の
対策によって防ぐことができる。
下については、スイッチング素子のＯＮ抵抗の減少、コ
ンデンサーの容量の増加、昇圧動作周波数を上げる等の
対策によって防ぐことができる。
【００２４】図５に、本発明によるＭＯＳトランジスタ
を使った倍電圧昇圧回路を、図６にそのタイミングチャ
ードを示す。電源電池１、コンデンサー７、８は図３と
同じであり、Ｐ−ＭＯＳ２０、Ｃ−ＭＯＳ２３、Ｐ−Ｍ
ＯＳ２２の各ＭＯＳトランジスタは図３のＳ1 、Ｓ2 、
Ｓ3 の働きをする。３４は低電圧系−高電圧系Ｃ−ＭＯ
Ｓインターフェイス回路であり、Ｐ−ＭＯＳ２２のスイ
ッチング信号を低電圧から高電圧に変換される。又、Ｍ
ＯＳトランジスタ２０、２２のサブストレート電極は必
ず図５にある方向、即ち、各々のドレイン電極に接続し
て、ＭＯＳトランジスタの寄生ダイオードがコンデンサ
ーの充電電流に対して順方向となるようにしなければな
らない。でないとせっかくの昇圧電圧が寄生ダイオード
によって電源側へ逆流してしまう。こうように接続する
ことにより昇圧回路の自起動が確実になる利点も有す
る。すなわち自起動の初期においてＰ−ＭＯＳトランジ
スタ２２のゲート電圧に十分な昇圧電圧がかからず、従
ってスイッチング素子として働かない場合でも、寄生ダ
イオードの効果によってＰ−ＭＯＳトランジスタ２０、
２２はダイオードと做せる。この時、回路は図２（ａ）
のシェンケル形昇圧回路を形成しており、損失は大きい
が昇圧を開始する。ある程度まで出力電圧が高くなると
Ｐ−ＭＯＳトランジスタ２２はスイッチング素子として
働き始め、本発明による昇圧回路となる。回路の動作は
Ｐ−ＭＯＳトランジスタ２０は、スイッチング信号Ｂが
Ｃ−ＭＯＳインバータ２１で反転されたバーＢにより、
Ｐ−ＭＯＳトランジスタ２２はスイッチング信号Ｃが反
転及び電圧変換された信号（バーＣ）によって夫々スイ
ッチングされ、切換スイッチとなるＣ−ＭＯＳインバー
タ２個よりなるＣ−ＭＯＳバッファ２３にはスイッチン
グ信号Ａが入力されコンデンサー７の一方の端子の電位
を切換ることにより、図３の説明の如く動作する。その
他の特徴としてスイッチング素子２３、２０、２２を駆
動するスイッチング信号を図６Ａ、Ｂ、Ｃとし、それぞ
れのパルス幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くしている。
を使った倍電圧昇圧回路を、図６にそのタイミングチャ
ードを示す。電源電池１、コンデンサー７、８は図３と
同じであり、Ｐ−ＭＯＳ２０、Ｃ−ＭＯＳ２３、Ｐ−Ｍ
ＯＳ２２の各ＭＯＳトランジスタは図３のＳ1 、Ｓ2 、
Ｓ3 の働きをする。３４は低電圧系−高電圧系Ｃ−ＭＯ
Ｓインターフェイス回路であり、Ｐ−ＭＯＳ２２のスイ
ッチング信号を低電圧から高電圧に変換される。又、Ｍ
ＯＳトランジスタ２０、２２のサブストレート電極は必
ず図５にある方向、即ち、各々のドレイン電極に接続し
て、ＭＯＳトランジスタの寄生ダイオードがコンデンサ
ーの充電電流に対して順方向となるようにしなければな
らない。でないとせっかくの昇圧電圧が寄生ダイオード
によって電源側へ逆流してしまう。こうように接続する
ことにより昇圧回路の自起動が確実になる利点も有す
る。すなわち自起動の初期においてＰ−ＭＯＳトランジ
スタ２２のゲート電圧に十分な昇圧電圧がかからず、従
ってスイッチング素子として働かない場合でも、寄生ダ
イオードの効果によってＰ−ＭＯＳトランジスタ２０、
２２はダイオードと做せる。この時、回路は図２（ａ）
のシェンケル形昇圧回路を形成しており、損失は大きい
が昇圧を開始する。ある程度まで出力電圧が高くなると
Ｐ−ＭＯＳトランジスタ２２はスイッチング素子として
働き始め、本発明による昇圧回路となる。回路の動作は
Ｐ−ＭＯＳトランジスタ２０は、スイッチング信号Ｂが
Ｃ−ＭＯＳインバータ２１で反転されたバーＢにより、
Ｐ−ＭＯＳトランジスタ２２はスイッチング信号Ｃが反
転及び電圧変換された信号（バーＣ）によって夫々スイ
ッチングされ、切換スイッチとなるＣ−ＭＯＳインバー
タ２個よりなるＣ−ＭＯＳバッファ２３にはスイッチン
グ信号Ａが入力されコンデンサー７の一方の端子の電位
を切換ることにより、図３の説明の如く動作する。その
他の特徴としてスイッチング素子２３、２０、２２を駆
動するスイッチング信号を図６Ａ、Ｂ、Ｃとし、それぞ
れのパルス幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くしている。
【００２５】これは、図３（ａ）の状態から図３（ｂ）
の状態に変化する際にスイッチＳ1とＳ3 が一瞬であっ
ても同時にオンすると２Ｅ1 に充電されたコンデンサー
８の電荷が電池Ｅ1 を介して放電するおそれがある。特
にスイッチＳ1 、Ｓ3 をＭＯＳトランジスタで構成し、
同じタイミングで反転する信号で制御すると、図４のＭ
ＯＳトランジスタ２０が完全にオフする前にＭＯＳトラ
ンジスタ２２がオンしてしまい、コンデンサー８の電荷
が放電され昇圧動率が低下する。そこで本発明では図５
のようにスイッチ制御信号ＢとＣの反転タイミングをず
らし、信号Ｂがハイからローに変化し、ＭＯＳトランジ
スタ２０が完全にオフしてから一定時間後に、信号Ｃが
ローからハイに変化し、ＭＯＳトランジスタ２２がオン
するように構成されている。同様に図３（ｂ）から
（ａ）に状態が変わる際にもスイッチＳ3 がオフしてか
らスイッチＳ1 がオンするように図５のスイッチング制
御信号Ｃがハイからローに変化した後に信号Ｂがローか
らハイに変化し、電荷のもれを防止している。
の状態に変化する際にスイッチＳ1とＳ3 が一瞬であっ
ても同時にオンすると２Ｅ1 に充電されたコンデンサー
８の電荷が電池Ｅ1 を介して放電するおそれがある。特
にスイッチＳ1 、Ｓ3 をＭＯＳトランジスタで構成し、
同じタイミングで反転する信号で制御すると、図４のＭ
ＯＳトランジスタ２０が完全にオフする前にＭＯＳトラ
ンジスタ２２がオンしてしまい、コンデンサー８の電荷
が放電され昇圧動率が低下する。そこで本発明では図５
のようにスイッチ制御信号ＢとＣの反転タイミングをず
らし、信号Ｂがハイからローに変化し、ＭＯＳトランジ
スタ２０が完全にオフしてから一定時間後に、信号Ｃが
ローからハイに変化し、ＭＯＳトランジスタ２２がオン
するように構成されている。同様に図３（ｂ）から
（ａ）に状態が変わる際にもスイッチＳ3 がオフしてか
らスイッチＳ1 がオンするように図５のスイッチング制
御信号Ｃがハイからローに変化した後に信号Ｂがローか
らハイに変化し、電荷のもれを防止している。
【００２６】また、スイッチング制御信号とＢの関係も
同様な関係となっている。即ち、図３（ａ）から（ｂ）
に変化する際に、スイッチＳ1 がオンする前にスイッチ
Ｓ2が切換わってしまうとコンデンサー７の電荷が放電
されてしまう。そこで図５のスイッチング制御信号Ａ
は、信号Ｂがハイかローに変化しＭＯＳトランジスタ２
０が完全にオフした後にローからハイに変化しコンデン
サー７の一方の子電圧を電池電圧Ｅ1 に変化させてコン
デンサー７の電荷の放電を防止している。同様に図３
（ｂ）から（ａ）に変化する際には、スイッチＳ2 が切
換わった後にスイッチＳ1 がオンするように図５の信号
Ｂは、信号Ａがハイからローに変化した後にローからハ
イに変化しＭＯＳトランジスタ２０がオンするように構
成して電荷のもれを防止している。
同様な関係となっている。即ち、図３（ａ）から（ｂ）
に変化する際に、スイッチＳ1 がオンする前にスイッチ
Ｓ2が切換わってしまうとコンデンサー７の電荷が放電
されてしまう。そこで図５のスイッチング制御信号Ａ
は、信号Ｂがハイかローに変化しＭＯＳトランジスタ２
０が完全にオフした後にローからハイに変化しコンデン
サー７の一方の子電圧を電池電圧Ｅ1 に変化させてコン
デンサー７の電荷の放電を防止している。同様に図３
（ｂ）から（ａ）に変化する際には、スイッチＳ2 が切
換わった後にスイッチＳ1 がオンするように図５の信号
Ｂは、信号Ａがハイからローに変化した後にローからハ
イに変化しＭＯＳトランジスタ２０がオンするように構
成して電荷のもれを防止している。
【００２７】このように本発明では、ＭＯＳトランジス
タ２０、２２のスイッチング制御信号Ｂ、Ｃの反転タイ
ミングをずらしコンデンサー８の電荷もれを防止すると
共にスイッチング制御信号Ａ、Ｂの反転タイミングをず
らしてコンデンサー８の電荷もれを防止し、さらにスイ
ッチング制御信号Ａ、Ｃの反転タイミングをずらすこと
によってもコンデンサー８の電荷もれを防止し、これら
信号の関係を単独又は組み合せて用いることにより昇圧
回路の昇圧動率を著しく高めることができる。さらに図
５のスイッチング制御信号ＡとＣについても信号Ａがロ
ーからハイに変化した後に信号Ｃがローからハイに変化
して、図３（ａ）から（ｂ）に変化する際に、スイッチ
Ｓ2 がロー側にあるときスイッチＳ3 がオンしてコンデ
ンサー８の電荷がもれるのを防止し、同様に、図３
（ｂ）から（ａ）に変化するときに、スイッチＳ2 がス
イッチＳ3 がオフになるよう先に切換わってしまい、コ
ンデンサー８の電荷がもれるのを防止するため、図６の
信号Ｃがハイからローに変化した後に信号Ａがハイから
ローに変化するようになっている。
タ２０、２２のスイッチング制御信号Ｂ、Ｃの反転タイ
ミングをずらしコンデンサー８の電荷もれを防止すると
共にスイッチング制御信号Ａ、Ｂの反転タイミングをず
らしてコンデンサー８の電荷もれを防止し、さらにスイ
ッチング制御信号Ａ、Ｃの反転タイミングをずらすこと
によってもコンデンサー８の電荷もれを防止し、これら
信号の関係を単独又は組み合せて用いることにより昇圧
回路の昇圧動率を著しく高めることができる。さらに図
５のスイッチング制御信号ＡとＣについても信号Ａがロ
ーからハイに変化した後に信号Ｃがローからハイに変化
して、図３（ａ）から（ｂ）に変化する際に、スイッチ
Ｓ2 がロー側にあるときスイッチＳ3 がオンしてコンデ
ンサー８の電荷がもれるのを防止し、同様に、図３
（ｂ）から（ａ）に変化するときに、スイッチＳ2 がス
イッチＳ3 がオフになるよう先に切換わってしまい、コ
ンデンサー８の電荷がもれるのを防止するため、図６の
信号Ｃがハイからローに変化した後に信号Ａがハイから
ローに変化するようになっている。
【００２８】従来のシェンケル形昇圧回路と似た条件で
図５の回路を実験した結果を図７に示す。動作周波数は
２５６ＨZ 、コンデンサー７、８は共に０．４７μＦ、
ＲＣＡのＣＤ４０００ＡシリーズのＣ−ＭＯＳトランジ
スタを用い、Ｅ1 ＝３，０００Ｖで測定した。ＣＤ４０
００Ａシリーズには入力保護回路があるのでこれによる
リーク電流を防ぐため、若干の回路を追加した。図７縦
軸は昇圧比と電力変換効率一であり、昇圧比の測定値は
×印で表わされているがたいへん優秀である。負荷抵抗
が２００ＫΩ以上の時、昇圧比は１．９倍以上という数
値であり、たいへん満足できるものであった。電力変換
効率の測定値は・印で表わされているが、これもかなり
良い成績であり、広い範囲で効率９０％を越えている。
高抵抗負荷側（微少電流負荷側）で効率が落ちている
が、これは使用ＭＯＳトランジスタ自身、又はその入力
保護回路によるリーク電流が１μＡ程あったためであ
る。
図５の回路を実験した結果を図７に示す。動作周波数は
２５６ＨZ 、コンデンサー７、８は共に０．４７μＦ、
ＲＣＡのＣＤ４０００ＡシリーズのＣ−ＭＯＳトランジ
スタを用い、Ｅ1 ＝３，０００Ｖで測定した。ＣＤ４０
００Ａシリーズには入力保護回路があるのでこれによる
リーク電流を防ぐため、若干の回路を追加した。図７縦
軸は昇圧比と電力変換効率一であり、昇圧比の測定値は
×印で表わされているがたいへん優秀である。負荷抵抗
が２００ＫΩ以上の時、昇圧比は１．９倍以上という数
値であり、たいへん満足できるものであった。電力変換
効率の測定値は・印で表わされているが、これもかなり
良い成績であり、広い範囲で効率９０％を越えている。
高抵抗負荷側（微少電流負荷側）で効率が落ちている
が、これは使用ＭＯＳトランジスタ自身、又はその入力
保護回路によるリーク電流が１μＡ程あったためであ
る。
【００２９】従って時計用としてリーク電流の少ないＣ
−ＭＯＳ−ＩＣでつくれば高抵抗負荷側での効率も９０
％以上になると考えられる。低抵抗負荷側での効率が落
ちているのは図４で説明したスイッチング素子のＯＮ抵
抗によるもので、大容量ＭＯＳトランジスタの使用によ
り効率の改善が期待できる。
−ＭＯＳ−ＩＣでつくれば高抵抗負荷側での効率も９０
％以上になると考えられる。低抵抗負荷側での効率が落
ちているのは図４で説明したスイッチング素子のＯＮ抵
抗によるもので、大容量ＭＯＳトランジスタの使用によ
り効率の改善が期待できる。
【００３０】
【発明の効果】以上のように従来の昇圧回路により優れ
たデータが得られ、特に昇圧比は優秀である。また、こ
のデータからモノリシックＩＣ上に薄膜集積された小容
量コンデンサーを使っても充分に液晶を駆動できると予
想される。
たデータが得られ、特に昇圧比は優秀である。また、こ
のデータからモノリシックＩＣ上に薄膜集積された小容
量コンデンサーを使っても充分に液晶を駆動できると予
想される。
【００３１】更に本発明においては倍電圧ばかりでなく
ｎ倍昇圧回路が実現できる。ここでｎは２以上の自然数
である。その一例を図８に示す。簡単のため図は簡略図
で説明する。Ｓ1 〜Ｓ5 は線形スイッチング素子を表わ
し、７、８、４２はコンデンサーである。図８（ａ）、
（ｂ）、（ｃ）の状態が順次繰り返され、４倍昇圧電圧
４Ｅ1 が得られる。
ｎ倍昇圧回路が実現できる。ここでｎは２以上の自然数
である。その一例を図８に示す。簡単のため図は簡略図
で説明する。Ｓ1 〜Ｓ5 は線形スイッチング素子を表わ
し、７、８、４２はコンデンサーである。図８（ａ）、
（ｂ）、（ｃ）の状態が順次繰り返され、４倍昇圧電圧
４Ｅ1 が得られる。
【００３２】図８（ａ）においては先ず、コンデンサー
７を電源電圧Ｅ1 にまで充電する。次に（ｂ）におい
て、電源電池１とコンデンサー７を直列に接続し、得ら
れた電圧２Ｅ1 でコンデンサー８を充電する。何サイク
ルか後にコンデンサー８はほぼ電圧２Ｅ1 にまで充電さ
れる。次に（ｃ）では電源電池１とコンデンサー７、８
とを直列に接続し、得られた電圧４Ｅ1 でコンデンサー
４２を充電する。何サイクルか後にコンデンサー４２は
ほぼ電圧４Ｅ1 にまで充電される。
７を電源電圧Ｅ1 にまで充電する。次に（ｂ）におい
て、電源電池１とコンデンサー７を直列に接続し、得ら
れた電圧２Ｅ1 でコンデンサー８を充電する。何サイク
ルか後にコンデンサー８はほぼ電圧２Ｅ1 にまで充電さ
れる。次に（ｃ）では電源電池１とコンデンサー７、８
とを直列に接続し、得られた電圧４Ｅ1 でコンデンサー
４２を充電する。何サイクルか後にコンデンサー４２は
ほぼ電圧４Ｅ1 にまで充電される。
【００３３】以上の様に（ａ）→（ｂ）→（ｃ）→
（ｄ）→・・・・・と順次サイクルを重ねてゆく。従来
のシェンケル形昇圧回路ではｍ個のコンデンサーとｍ個
のショットキ・ダイオードでｍ倍昇圧であったが、図８
の構成ではｍ個のコンデンサーとＩＣとで２m-1 倍昇圧
であり、コンデンサーの数が少なくてすむ。これは本発
明においては単なる整流素子（ダイオード）の代わりに
デジタル信号によって制御されるスイッチング素子を用
いており、この事によって初めて可能となったものであ
る。
（ｄ）→・・・・・と順次サイクルを重ねてゆく。従来
のシェンケル形昇圧回路ではｍ個のコンデンサーとｍ個
のショットキ・ダイオードでｍ倍昇圧であったが、図８
の構成ではｍ個のコンデンサーとＩＣとで２m-1 倍昇圧
であり、コンデンサーの数が少なくてすむ。これは本発
明においては単なる整流素子（ダイオード）の代わりに
デジタル信号によって制御されるスイッチング素子を用
いており、この事によって初めて可能となったものであ
る。
【００３４】更に本発明は正確な整数倍の昇圧比が得ら
れるのでダイナミック液晶駆動用電源としても非常に有
用である。
れるのでダイナミック液晶駆動用電源としても非常に有
用である。
【００３５】例えば一般的なＶ−３Ｖダイナミック駆動
回路においては４値電圧電源（３電源）を必要とする。
しかもそれらの電圧の比が安定したものでなくてはいけ
ない。本発明による昇圧回路を用いれば電圧比の正確な
多値電圧電源が簡単に実現できる。すなわち、ある一定
電圧源（０，Ｅ1 ）をもとにして、＋方向と−方向とに
それぞれ本発明による倍電圧昇圧回路を用いれば、（−
Ｅ1 ，０，Ｅ1 ，２Ｅ1 ）といった正確な電圧比の４値
電圧電源が得られる。
回路においては４値電圧電源（３電源）を必要とする。
しかもそれらの電圧の比が安定したものでなくてはいけ
ない。本発明による昇圧回路を用いれば電圧比の正確な
多値電圧電源が簡単に実現できる。すなわち、ある一定
電圧源（０，Ｅ1 ）をもとにして、＋方向と−方向とに
それぞれ本発明による倍電圧昇圧回路を用いれば、（−
Ｅ1 ，０，Ｅ1 ，２Ｅ1 ）といった正確な電圧比の４値
電圧電源が得られる。
【００３６】更に液晶ダイナミック駆動においては駆動
電圧に温度補償を必要とする事が多いが、本発明による
多値電圧電源回路ではもとになっている電源電圧値Ｅ1
の温度補償のみで良い。
電圧に温度補償を必要とする事が多いが、本発明による
多値電圧電源回路ではもとになっている電源電圧値Ｅ1
の温度補償のみで良い。
【００３７】他の昇圧電圧はＥ1 の補償に追従して補償
される。この様に、本発明はダイナミック駆動電源回路
としても非常に有望である。
される。この様に、本発明はダイナミック駆動電源回路
としても非常に有望である。
【００３８】以上の様に、本発明はＭＯＳトランジスタ
を線形スイッチング素子として用い、しかも、そのサブ
ストレート電極をドレイン電極に接続したことから、コ
ンデンサーからの逆流による効率低下がないばかりか、
始動時においても、ＭＯＳトランジスタがダイオードと
して働き昇圧を行なうので起動性が極めて良好な昇圧回
路となる。
を線形スイッチング素子として用い、しかも、そのサブ
ストレート電極をドレイン電極に接続したことから、コ
ンデンサーからの逆流による効率低下がないばかりか、
始動時においても、ＭＯＳトランジスタがダイオードと
して働き昇圧を行なうので起動性が極めて良好な昇圧回
路となる。
【００３９】以上の様に、本発明の昇圧回路は制御信号
Ａ、Ｂ、Ｃの反転タイミングを相互にずらしたことから
従来の昇圧回路により優れたデータが得られている。ま
た、このデータからモノリシックＩＣ上に薄膜集積され
た小容量コンデンサーを使っても充分に液晶を駆動でき
ると予想される。
Ａ、Ｂ、Ｃの反転タイミングを相互にずらしたことから
従来の昇圧回路により優れたデータが得られている。ま
た、このデータからモノリシックＩＣ上に薄膜集積され
た小容量コンデンサーを使っても充分に液晶を駆動でき
ると予想される。
【００４０】以上の様に、本発明はＭＯＳトランジスタ
を線形スイッチング素子として用い、しかも、そのスイ
ッチ制御信号の反転タイミングをずらし、コンデンサー
の電荷のもれを防止したことにより、極めて高い動率が
得られ、電子時計等に最適な昇圧回路となる。
を線形スイッチング素子として用い、しかも、そのスイ
ッチ制御信号の反転タイミングをずらし、コンデンサー
の電荷のもれを防止したことにより、極めて高い動率が
得られ、電子時計等に最適な昇圧回路となる。
【図１】 従来のトランスを使用した昇圧回路。
【図２】 従来のシェンケル形昇圧回路。（ａ）は倍電
圧昇圧回路、（ｂ）は４倍電圧昇圧回路。
圧昇圧回路、（ｂ）は４倍電圧昇圧回路。
【図３】 本発明によるコンデンサーとスイッチング素
子による倍電圧昇圧回路の簡単な動作説明図。（ａ）は
充電期間、（ｂ）は昇圧、放電期間の状態の動作を表わ
している。
子による倍電圧昇圧回路の簡単な動作説明図。（ａ）は
充電期間、（ｂ）は昇圧、放電期間の状態の動作を表わ
している。
【図４】 本発明による昇圧回路の電力損失についての
簡単な説明図。（ａ）は充電時、（ｂ）は昇圧、放電時
の状態を示す。
簡単な説明図。（ａ）は充電時、（ｂ）は昇圧、放電時
の状態を示す。
【図５】 本発明によるコンデンサーとＭＯＳスイッチ
ング素子を使った倍電圧昇圧回路。
ング素子を使った倍電圧昇圧回路。
【図６】 図５の回路タイミングチャート。
【図７】 図５の回路昇圧比、及び電力交換効率と負荷
抵抗との関係を示すグラフ。
抵抗との関係を示すグラフ。
【図８】 本発明による２m 倍昇圧回路の簡単な説明
図。（ａ）はコンデンサー７への充電時、（ｂ）はコン
デンサー８への充電時、（ｃ）は最終昇圧及び放電の時
の状態を示す。
図。（ａ）はコンデンサー７への充電時、（ｂ）はコン
デンサー８への充電時、（ｃ）は最終昇圧及び放電の時
の状態を示す。
１・・・・・電源電池 ２・・・・・昇圧用矩形波発生回路 ３・・・・・昇圧用トランス ４・・・・・整流用ダイオード Ｅ1 ・・・・電源電圧 Ｅ2 ・・・・昇圧出力電圧 ５、６、９、１０、１１、１２・・・ショットキ・バリ
ヤ・ダイオード ７、８、１３、１４、１５、１６・・昇圧用コンデンサ
ー Ｓ1 、Ｓ2 、Ｓ3 ・・・・・・・・・・線形スイッチン
グ素子 １７・・・スイッチング素子Ｓ1 、Ｓ2 、Ｓ3 のＯＮ抵
抗で抵抗値Ｒを有する １８・・・負荷抵抗 Ｉ・・・負荷抵抗１８に供給される負荷電流 ２０、２２・・・Ｐ−ＭＯＳスイッチングトランジスタ ２１・・・・・・Ｃ−ＭＯＳインバーターによるインタ
ーフェイス ２３・・・・・・スイッチング素子として働くＣ−ＭＯ
Ｓバッファ ３４・・・・・・低電圧系−高電圧系のインターフェイ
ス回路 Ａ・・・・・・Ｃ−ＭＯＳバッファ２３のスイッチング
制御信号 Ｂ・・・・・・Ｐ−ＭＯＳＴr ２０のスイッチング制御
信号 Ｃ・・・・・・Ｐ−ＭＯＳＴr ２２のスイッチング制御
信号 Ｄ・・・・・・昇圧出力 ・印・・・・・・電力変換効率 ×印・・・・・・昇圧比 Ｓ4 、Ｓ3 ・・・スイッチング素子 ４２・・・・・・コンデンサー
ヤ・ダイオード ７、８、１３、１４、１５、１６・・昇圧用コンデンサ
ー Ｓ1 、Ｓ2 、Ｓ3 ・・・・・・・・・・線形スイッチン
グ素子 １７・・・スイッチング素子Ｓ1 、Ｓ2 、Ｓ3 のＯＮ抵
抗で抵抗値Ｒを有する １８・・・負荷抵抗 Ｉ・・・負荷抵抗１８に供給される負荷電流 ２０、２２・・・Ｐ−ＭＯＳスイッチングトランジスタ ２１・・・・・・Ｃ−ＭＯＳインバーターによるインタ
ーフェイス ２３・・・・・・スイッチング素子として働くＣ−ＭＯ
Ｓバッファ ３４・・・・・・低電圧系−高電圧系のインターフェイ
ス回路 Ａ・・・・・・Ｃ−ＭＯＳバッファ２３のスイッチング
制御信号 Ｂ・・・・・・Ｐ−ＭＯＳＴr ２０のスイッチング制御
信号 Ｃ・・・・・・Ｐ−ＭＯＳＴr ２２のスイッチング制御
信号 Ｄ・・・・・・昇圧出力 ・印・・・・・・電力変換効率 ×印・・・・・・昇圧比 Ｓ4 、Ｓ3 ・・・スイッチング素子 ４２・・・・・・コンデンサー
【手続補正書】
【提出日】平成３年１２月２日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 昇圧方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】本発明は液晶表示素子等を駆動さ
せるための昇圧方法に関するものである。
せるための昇圧方法に関するものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】本発明の目的は電圧損失、電力損失とも極
少で、かつ小型、製造容易な昇圧方法を提供する事にあ
る。
少で、かつ小型、製造容易な昇圧方法を提供する事にあ
る。
Claims (1)
- 【請求項１】 電源電池、第１及び第２のコンデンサ
ー、第１及び第２のスイッチ素子及び切換スイッチより
なり前記第１及び第２のスイッチ素子はゲート電極、第
１及び第２の電極及びサブストレート電極を有するＭＯ
Ｓトランジスタによって構成され、前記電源電池の第１
の極性の出力端は前記第１のスイッチ素子の第１の電極
と接続され、前記第１のスイッチ素子の第２の電極は前
記第１のコンデンサーの第１の端子に接続され、前記第
２のスイッチ素子の第１の電極は前記第１のコンデンサ
ーの前記第１の端子に接続され、前記第２のコンデンサ
ーの第１の端子は前記第２のスイッチ素子の第２の電極
に接続され、前記第１のコンデンサーの第２の端子は前
記切換スイッチを介して前記電源電池の第１の極性又は
第２の極性の出力端に交互に接続され、前記第２のコン
デンサーの第２の端子は前記電源電池の第２の極性の出
力端に接続され、前記第１及び第２のスイッチ素子を構
成するＭＯＳトランジスタの前記ゲート電極にはそれぞ
れ異なるタイミングで反転するスイッチング信号が入力
されることを特徴とする電子時計用昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3287793A JPH06327236A (ja) | 1991-11-01 | 1991-11-01 | 昇圧方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3287793A JPH06327236A (ja) | 1991-11-01 | 1991-11-01 | 昇圧方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045586A Division JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06327236A true JPH06327236A (ja) | 1994-11-25 |
Family
ID=17721823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3287793A Pending JPH06327236A (ja) | 1991-11-01 | 1991-11-01 | 昇圧方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06327236A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09131048A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 昇圧回路 |
| JPH10177079A (ja) * | 1996-12-09 | 1998-06-30 | Asulab Sa | 発電機を備えた時計 |
| EP1037367A2 (en) * | 1999-03-11 | 2000-09-20 | Seiko Epson Corporation | Voltage booster circuit, voltage boosting method, and electronic unit |
| US6534961B2 (en) | 2000-05-19 | 2003-03-18 | Per-Olof Brandt | Compact DC/DC converter circuit |
| JP2008225435A (ja) * | 2006-10-10 | 2008-09-25 | Epson Imaging Devices Corp | 液晶表示装置及び電源回路 |
| KR100873560B1 (ko) * | 2002-07-09 | 2008-12-12 | 매그나칩 반도체 유한회사 | 루프 제어형 직류 승압기 |
| US8059075B2 (en) | 2006-10-10 | 2011-11-15 | Sony Corporation | Liquid crystal display device and power supply circuit |
| US8982675B2 (en) | 2010-09-02 | 2015-03-17 | Seiko Instruments Inc. | Power supply unit and electronic timepiece |
| CN106788371A (zh) * | 2016-12-23 | 2017-05-31 | 深圳市超力源科技有限公司 | 一种低压大电流控制电路 |
| CN114583928A (zh) * | 2022-05-06 | 2022-06-03 | 成都复锦功率半导体技术发展有限公司 | 基于自激振荡的电源升压驱动电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4860227A (ja) * | 1971-12-03 | 1973-08-23 |
-
1991
- 1991-11-01 JP JP3287793A patent/JPH06327236A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4860227A (ja) * | 1971-12-03 | 1973-08-23 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09131048A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 昇圧回路 |
| JPH10177079A (ja) * | 1996-12-09 | 1998-06-30 | Asulab Sa | 発電機を備えた時計 |
| EP1037367A2 (en) * | 1999-03-11 | 2000-09-20 | Seiko Epson Corporation | Voltage booster circuit, voltage boosting method, and electronic unit |
| EP1037367A3 (en) * | 1999-03-11 | 2000-11-02 | Seiko Epson Corporation | Voltage booster circuit, voltage boosting method, and electronic unit |
| US6556064B1 (en) | 1999-03-11 | 2003-04-29 | Seiko Epson Corporation | Voltage boosting circuit and method |
| US6534961B2 (en) | 2000-05-19 | 2003-03-18 | Per-Olof Brandt | Compact DC/DC converter circuit |
| KR100873560B1 (ko) * | 2002-07-09 | 2008-12-12 | 매그나칩 반도체 유한회사 | 루프 제어형 직류 승압기 |
| JP2008225435A (ja) * | 2006-10-10 | 2008-09-25 | Epson Imaging Devices Corp | 液晶表示装置及び電源回路 |
| JP4501084B2 (ja) * | 2006-10-10 | 2010-07-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置及び電源回路 |
| US8059075B2 (en) | 2006-10-10 | 2011-11-15 | Sony Corporation | Liquid crystal display device and power supply circuit |
| TWI385627B (zh) * | 2006-10-10 | 2013-02-11 | Japan Display West Inc | 液晶顯示裝置及電源電路 |
| US8982675B2 (en) | 2010-09-02 | 2015-03-17 | Seiko Instruments Inc. | Power supply unit and electronic timepiece |
| CN106788371A (zh) * | 2016-12-23 | 2017-05-31 | 深圳市超力源科技有限公司 | 一种低压大电流控制电路 |
| CN114583928A (zh) * | 2022-05-06 | 2022-06-03 | 成都复锦功率半导体技术发展有限公司 | 基于自激振荡的电源升压驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10140944B2 (en) | Display device compensating clock signal with temperature | |
| US8665255B2 (en) | Power supply circuit and display device including the same | |
| EP1134879B1 (en) | Semiconductor booster circuit | |
| JP4632113B2 (ja) | 液晶表示装置の駆動電圧発生回路及びその方法 | |
| US3824447A (en) | Booster circuit | |
| US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
| KR0139664B1 (ko) | 박막 트랜지스터 액정 표시장치용 직류-직류 컨버터 | |
| US5668703A (en) | Boost converter for driving a capacitive load | |
| JPH0519311B2 (ja) | ||
| US4053821A (en) | Voltage multiplier circuit | |
| WO2007066587A1 (ja) | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 | |
| JPH06327236A (ja) | 昇圧方法 | |
| JPH06334119A (ja) | 昇圧用半導体集積回路及びその半導体集積回路を用いた電子機器 | |
| US7821326B2 (en) | Charge pump | |
| KR0167692B1 (ko) | 반도체 메모리장치의 차아지 펌프회로 | |
| US8314648B2 (en) | Power supply circuit and display device including the same | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| TW200534567A (en) | DC-DC converter | |
| CA1132192A (en) | Voltage converter circuit | |
| JP3205756B2 (ja) | 電子機器 | |
| JP2003284325A (ja) | チャージポンプ回路およびチャージポンプ回路を備えた表示装置 | |
| Yoo et al. | A low-ripple poly-Si TFT charge pump for driver-integrated LCD panel | |
| US6232826B1 (en) | Charge pump avoiding gain degradation due to the body effect | |
| KR100909837B1 (ko) | 단위전하펌프 | |
| JPS6024431B2 (ja) | 電子時計用昇圧回路 |