JP2002262546A - 昇圧システム - Google Patents

Abstract

(57)【要約】 【課題】 昇圧充電効率の優れた昇圧システムを提供す
る。 【解決手段】 複数のコンデンサとスイッチング素子か
らなる昇圧手段９０を用い、電源手段１０から第１のコ
ンデンサ９１ｅへ充電し、以降は電源手段１０に充電済
みのコンデンサを全て直列化して次段のコンデンサを充
電し、コンデンサあるいは電源手段１０を組み合わせて
蓄電手段３０に昇圧出力する。この際、昇圧手段９０の
昇圧動作１サイクルでの第１のコンデンサ９１ｅの充電
時間と放電時間を等しく設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源手段からこれ
より端子電圧の高い蓄電手段に昇圧出力し充電を行う昇
圧システムに関するものであり、特に充電式電子時計に
代表される、熱電発電器などの電源手段から蓄電手段へ
充電する機能を有する電子機器に用いる昇圧回路システ
ムの構成に関するものである。

【０００２】

【従来の技術】従来は１次電池などの電源電圧を複数の
コンデンサへ充電し接続状態を切り換えることで高電圧
を発生し、この出力を用いて定格電圧の高い電子機器を
動作させる昇圧回路は実用化されていた。ここではその
従来の昇圧回路について図８を用いて説明する。これは
特開昭５２−３０４７０号公報に開示された昇圧回路を
基にしている。なおこの形式の昇圧回路は昇圧倍率に対
して、使用するコンデンサ数が少ないという特徴があ
る。

【０００３】この従来の昇圧回路は、１次電池である電
源手段１００と、ＭＯＳ電界効果型トランジスタ（以下
ＦＥＴと記す）であるスイッチ１０１〜スイッチ１０５
と、コンデンサである昇圧コンデンサ１０６，１０７
と、昇圧コンデンサよりも比較的容量の大きいコンデン
サである蓄電手段１０９とで構成されている。実際は蓄
電手段１０９に並列に液晶表示装置など、電源手段１０
０の端子電圧より高い電圧で動作する負荷回路が接続し
てあるが、ここでは省略する。

【０００４】まず図８（ａ）に示したようにスイッチ１
０１とスイッチ１０２を制御して電源手段１００に昇圧
コンデンサ１０６を並列に接続し昇圧コンデンサ１０６
を充電する。蓄電手段１０９に負荷が接続していなけれ
ば昇圧コンデンサ１０６は電源手段１００の開放電圧ま
で充電される。

【０００５】つぎに電源手段１００に昇圧コンデンサ１
０６を直列に接続した電圧で昇圧コンデンサ１０７を充
電する。この結果、昇圧コンデンサ１０７は電源手段１
００の開放電圧の２倍の電圧まで充電される（図８
（ｂ））。

【０００６】さらに電源手段１００に昇圧コンデンサ１
０６と昇圧コンデンサ１０７を直列に接続した電圧で蓄
電手段１０９を充電する。この結果、昇圧コンデンサ１
０９は電源手段１００の開放電圧の４倍の電圧まで充電
される（図８（ｃ））。

【０００７】

【発明が解決しようとする課題】従来は、昇圧出力に接
続される負荷に対して昇圧出力の電圧値を維持すること
が求められており、そのために昇圧周波数と昇圧コンデ
ンサ容量や蓄電手段の容量を適切に設定する必要性につ
いては考慮されていた。しかしながら昇圧動作のタイミ
ングに関しては特に考慮されておらず、単に回路中の分
周回路などから得られる最も生成しやすい波形によるタ
イミングで制御されていた。例えば図８を用いて説明し
た特開昭５２−３０４７０号公報においては、各スイッ
チの切り換えタイミングについては詳しい開示がなく、
特に４倍などの高倍率を得るために最適なコンデンサの
切り換えタイミングについては考慮されていなかった。

【０００８】一方、充電式の電子時計に代表される電子
機器では、電源手段としては温度差を与えることで発電
する熱電発電器を用いたものが近年実用化されてきてい
る。この場合、蓄電手段としてはリチウムイオン電池な
どの２次電池がよく利用される。この熱電発電器は、一
般的に発電電圧が低いため、昇圧して発電電力を利用す
ることが必要であるが、図８に示したような従来の昇圧
回路を応用しようとしても、適切な切り換えタイミング
が特に知られておらず、方針なしに設定したタイミング
で昇圧を行うと充電効率が非常に悪いという問題があっ
た。

【０００９】［発明の目的］そこで本発明は上記課題点
を解決して、昇圧倍率に対して少ないコンデンサ数で充
電電流効率が向上する昇圧システムを提供することであ
る。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明の昇圧システムは、下記記載の手段を採用す
る。本発明の昇圧システムは、電力供給を行う電源手段
と、コンデンサとスイッチング素子とからなる昇圧ブロ
ックを複数段有する昇圧手段と、前記電源手段の電力を
前記昇圧手段を介して蓄える蓄電手段と、前記電源手段
の出力で第１の昇圧ブロックのコンデンサを充電し、第
２の昇圧ブロック以降は、少なくとも前段の昇圧ブロッ
クのコンデンサの出力で充電し、少なくとも１つの昇圧
ブロックのコンデンサの充電時間が、他の昇圧ブロック
のコンデンサの充電時間と異ならせるように前記昇圧手
段を制御する制御手段とを有することを特徴とする。

【００１１】［作用］本発明の昇圧システムは、昇圧手
段中の各コンデンサに対する充電時間を昇圧倍率に応じ
て適切なタイミングで制御する制御手段を有しており、
所定の昇圧倍率において最も充電電流効率が向上するよ
うに昇圧手段中のコンデンサの充放電タイミングを制御
するよう設定している。

【００１２】このため、電源手段として熱電発電素子の
ような内部抵抗が高く発生電圧が低い電源を用いても蓄
電手段への充電電流が高い効率で得られるようになる。
熱電発電素子は、ゼーベック効果によって温度差に比例
した電圧を発生する熱電対を複数設けたものである。

【００１３】したがって最も少ない使用コンデンサ数と
いうメリットを生かしつつ電源手段から効率よく電力を
取り出すことが可能な昇圧システムを実現することが可
能となる。

【００１４】

【発明の実施の形態】以下、本発明の昇圧システムを実
施するための最適な形態について図面を用いて説明す
る。図１は本発明の昇圧システムを電子時計に適用した
実施の形態における全体回路構成を示す回路図である。
また図２は本発明の第１の実施の形態における制御手段
および発電検出手段の具体的な回路例を示す回路図であ
る。そして図３は本発明の第１の実施の形態の回路要部
の電圧を示す波形図である。図４は本発明の第２の実施
の形態における制御手段の具体的な回路例を示す回路図
である。そして図５は本発明の第２の実施の形態の回路
要部の電圧を示す波形図である。図６は本発明の第３の
実施の形態における制御手段の具体的な回路例を示す回
路図である。そして図７は本発明の第３の実施の形態の
回路要部の電圧を示す波形図である。

【００１５】［第１の実施の形態の構成説明：図１，図
２］まず図１（図２を一部利用）を用いて本発明の昇圧
システムを電子時計に適用したときの第１の実施の形態
の構成について説明する。

【００１６】電源手段１０は外部に存在するエネルギを
電気エネルギに変換する熱電発電器（発電素子ブロッ
ク）である。本実施の形態の電子時計は電源手段１０と
して、温度差により発電を行う熱電素子をエネルギ源と
する電子時計を想定している。この電源手段１０は本発
明の昇圧システムでの発電手段にも相当する。

【００１７】また特に図示はしていないが、本実施の形
態における電子時計は熱電対を複数直列化した熱電素子
を、温接点側を裏蓋に接触させ、また冷接点側を裏蓋と
熱絶縁されたケースに接触させるように配置し、腕時計
携帯時にケースと裏蓋との間に発生する温度差により得
られる発電エネルギで時計を駆動するような構造になっ
ている。電源手段１０としては電源手段１０に生じる１
℃の温度差で約０．８Ｖの熱起電力（電圧）が得られ、
また内部抵抗は１０ＫΩであるものを用いている。

【００１８】ダイオード４０は電源手段１０への発電エ
ネルギの逆流を防止するスイッチング素子として電源手
段１０に接続している。すなわちダイオード４０のカソ
ードは電源手段１０の負極に接続している。そしてダイ
オード４０のアノードは、後述の制御手段５０および蓄
電手段３０の負極に接続している。

【００１９】リチウムイオン２次電池である蓄電手段３
０は、電源手段１０の発電エネルギを蓄え、電源手段１
０が発電していない時でも後述の制御手段５０を動作可
能とする目的で備えてある。蓄電手段３０の正極は接地
している。

【００２０】一方、制御手段５０は一般的な電子時計に
用いられる水晶振動子の発振信号を分周してモータの駆
動波形や各種クロック波形を発生する波形生成手段２５
（図２参照）およびその他の論理回路などで構成してい
る。また制御手段５０は波形生成手段２５の発生する駆
動波形で回転するステッピングモータや輪列や時刻表示
指針や文字板などからなる時計ブロック２６（図２参
照）を含んでいる。これについては一般的であるので特
に説明を省略する。それ以外の制御手段５０の構成につ
いては後述する。なお、制御手段５０の制御回路部分は
一般的な電子時計と同様にＮチャネルＦＥＴとＰチャネ
ルＦＥＴを形成したＣＭＯＳ集積回路を用いている。

【００２１】また電源手段１０の正極および制御手段５
０の正極は接地しており、電源手段１０とダイオード４
０と制御手段５０とで回路が閉じている。

【００２２】一方、発電検出手段７０は電源手段１０の
発電状態を検知する回路などからなる回路ブロックであ
る。発電検出手段７０の正極は接地し、負極は蓄電手段
３０の負極に接続している。また発電検出手段７０は昇
圧許可信号Ｓ１を出力しこれを制御手段５０に入力して
いる。なお発電検出手段７０の詳細な構成についても後
述する。

【００２３】制御手段５０は前述のように発振回路およ
び分周回路などからなる波形生成手段２５を有してお
り、ここから昇圧クロックＳ２（図２参照）および発電
検出クロックＳ３を出力している。昇圧クロックＳ２は
４ＫＨｚの矩形波である。なお本実施の形態では一般的
な電子時計と同様に３２７６８Ｈｚの振動子を用いるこ
とを仮定しているため、正確には４ＫＨｚとは４０９６
Ｈｚであり、２ＫＨｚは２０４８Ｈｚであるが以降この
ように略記する。

【００２４】また発電検出クロックＳ３は２秒周期であ
りハイレベルとなる時間が６１マイクロ秒であるような
パルス波形である。発電検出クロックＳ３は発電検出手
段７０へ接続している。なお発電検出クロックＳ３の生
成方法は容易であるのでこれについての説明は省略す
る。

【００２５】さらに、制御手段５０は昇圧信号群である
第１〜第３の昇圧信号Ｓ９１ａ〜Ｓ９１ｃと、第４〜第
６の昇圧信号Ｓ９２ａ〜Ｓ９２ｃと、第７〜第１０の昇
圧信号Ｓ９３ａ〜Ｓ９３ｄとを出力する。これらの昇圧
信号は後述の昇圧手段９０に接続している。

【００２６】昇圧手段９０は、蓄電手段３０よりも出力
電圧が低い電源手段１０の出力を昇圧し、蓄電手段３０
を充電するための昇圧回路である。昇圧手段９０は電源
手段１０が入力側であり、蓄電手段３０が出力側であ
る。なお昇圧手段９０の詳細な構成については後述す
る。以上のようにして本発明の昇圧システムを適用した
電子時計を構成する。

【００２７】［昇圧手段の構成説明：図１］つづいて図
１を用いて本発明の実施の形態における昇圧手段９０の
構成について説明する。

【００２８】昇圧手段９０は３つの昇圧ブロック、すな
わち第１の昇圧ブロック９１と第２の昇圧ブロック９２
と第３の昇圧ブロック９３とで構成している。またそれ
ぞれの昇圧ブロック９１〜９３はコンデンサおよびこの
コンデンサの充放電を制御するスイッチング素子とから
なる回路ブロックである。

【００２９】第１の昇圧ブロック９１は、第１の昇圧ス
イッチ９１ａと第２の昇圧スイッチ９１ｂと第３の昇圧
スイッチ９１ｃと第１のコンデンサ９１ｅとで構成して
いる。以下同様に第２の昇圧ブロック９２は、第４の昇
圧スイッチ９２ａと第５の昇圧スイッチ９２ｂと第６の
昇圧スイッチ９２ｃと第２のコンデンサ９２ｅとで構成
している。また第３の昇圧ブロック９３は、第７の昇圧
スイッチ９３ａと第８の昇圧スイッチ９３ｂと第９の昇
圧スイッチ９３ｃと第１０の昇圧スイッチ９３ｄと第３
のコンデンサ９３ｅとで構成している。

【００３０】第１の昇圧コンデンサ９１ｅと第２の昇圧
コンデンサ９２ｅと第３の昇圧コンデンサ９３ｅは全て
容量値が０．６８μＦのコンデンサであるとする。また
第１の昇圧スイッチ９１ａと第４の昇圧スイッチ９２ａ
と第７の昇圧スイッチ９３ａはＰチャネルＭＯＳＦＥＴ
であり、その他の昇圧スイッチは全てＮチャネルのＭＯ
ＳＦＥＴである。

【００３１】第１の昇圧スイッチ９１ａのドレイン端子
は第１のコンデンサ９１ｅの正極に接続し、ソース端子
を接地している。第４の昇圧スイッチ９２ａのドレイン
端子は第２のコンデンサ９２ｅの正極に接続し、ソース
端子を接地している。第７の昇圧スイッチ９３ａのドレ
イン端子は第３のコンデンサ９３ｅの正極に接続し、ソ
ース端子を接地している。

【００３２】第２の昇圧スイッチ９１ｂのドレイン端子
は第１のコンデンサ９１ｅの正極に接続し、ソース端子
を昇圧入力端子としている。第５の昇圧スイッチ９２ｂ
のドレイン端子は第２のコンデンサ９２ｅの正極に接続
し、ソース端子を第１の昇圧コンデンサ９１ｅの負極に
接続している。第８の昇圧スイッチ９３ｂのドレイン端
子は第３のコンデンサ９３ｅの正極に接続し、ソース端
子を第２の昇圧コンデンサ９２ｅの負極に接続してい
る。

【００３３】第３の昇圧スイッチ９１ｃのソース端子は
第１のコンデンサ９１ｅの負極に接続し、ドレイン端子
を昇圧入力端子と共通にしている。第６の昇圧スイッチ
９２ｃのソース端子は第２のコンデンサ９２ｅの負極に
接続し、ドレイン端子を第１の昇圧コンデンサ９１ｅの
負極に接続している。第９の昇圧スイッチ９３ｃのソー
ス端子は第３のコンデンサ９３ｅの負極に接続し、ドレ
イン端子を第２の昇圧コンデンサ９２ｅの負極に接続し
ている。

【００３４】第１０の昇圧スイッチ９３ｄのドレイン端
子は第３のコンデンサ９３ｅの負極に接続し、ソース端
子を昇圧出力端子としている。

【００３５】なお、第１〜第３の昇圧スイッチ９１ａ〜
９１ｃの各ゲート端子には第１〜第３の昇圧信号Ｓ９１
ａ〜Ｓ９１ｃが、第４〜第６の昇圧スイッチ９２ａ〜９
２ｃの各ゲート端子には第４〜第６の昇圧信号Ｓ９２ａ
〜Ｓ９２ｃが、第７〜第１０の昇圧スイッチ９３ａ〜９
３ｄの各ゲート端子には第７〜第１０の昇圧信号Ｓ９３
ａ〜Ｓ９３ｄがそれぞれ順に接続している。このように
して第１の昇圧ブロック９１から第３の昇圧ブロック９
３を直列的に接続する。

【００３６】さらに昇圧入力端子は電源手段１０の負極
（Ｖ１０）に接続しており、昇圧出力端子は蓄電手段３
０の負極に接続している。以上のようにして本発明の昇
圧手段を構成する。

【００３７】［制御手段および発電検出手段の構成説
明：図２］つぎに図２を用いて本発明の実施の形態にお
ける制御手段５０および発電検出手段７０の構成につい
て説明する。本実施の形態は偶数倍率昇圧の例として、
制御手段は昇圧手段に６倍昇圧動作させるような構成と
してある。なお６倍昇圧動作とは、電源手段１０の電圧
をコンデンサを経由することで等価的に６倍になるよう
に（取り出せる電流値は１／６）動作させることであ
る。

【００３８】制御手段５０は、前述した波形生成手段２
５の他に、第１のリングカウンタ５１と第１のワンショ
ット回路５２と第２のワンショット回路５３と第３のワ
ンショット回路５４と、第１のインバータ５５と第２の
インバータ５６と第３のインバータ５７と第１のアンド
ゲート５８と第２のアンドゲート５９と第１のナンドゲ
ート６０と第２のナンドゲート６２と第４のインバータ
６３とで構成している。なおラッチとインバータを除く
論理ゲートは特に明記していない場合は２入力である。

【００３９】第１のリングカウンタ５１は６個のデータ
ラッチを直列に接続したカウンタ回路であり、第１のラ
ッチ５１ａ〜第６のラッチ５１ｆで構成している。第１
のラッチ５１ａの出力は第２のラッチ５１ｂのデータ端
子に入力し、それ以降も同様にラッチの出力を次段のデ
ータ入力に接続している。さらに第６のラッチ５１ｆの
出力は第１のラッチ５１ａのデータ端子に接続すること
でデータの循環動作が可能となっている。なお第１のア
ンドゲート５８により昇圧クロックＳ２と昇圧許可信号
Ｓ１との論理積の波形を生成し、この第１のアンドゲー
ト５８の出力を第１のラッチ〜第６のラッチの入力に接
続している。このため全てのデータラッチは昇圧許可信
号Ｓ１がハイレベルの間は昇圧クロックＳ２の立ち下が
りに同期してラッチデータの更新動作を行う。

【００４０】さらに第１のラッチ５１ａは出力をセット
（ハイレベルに設定）可能な初期化端子を有し、また第
２のラッチ５１ｂ〜ラッチ５１ｆは出力をリセット（ロ
ウレベルに設定）可能な初期化端子を有している。これ
らの初期化端子には昇圧許可信号Ｓ１が接続しており、
昇圧許可信号Ｓ１がロウレベルとなると上記の初期化動
作（セットあるいはリセット）をするようになってい
る。

【００４１】第１のワンショット回路５２および第２の
ワンショット回路５３および第３のワンショット回路５
４は、ナンドゲートを３つ組み合わせた一般的な波形生
成回路であり、スタート端子の信号の立ち上がりからス
トップ端子の信号の立ち下がりまでの期間だけ、ロウレ
ベルとなるようなパルスを出力する回路ブロックであ
る。

【００４２】第２のアンドゲート５９は、第１のリング
カウンタ５１の最終ビットの否定信号、すなわち第６の
ラッチ５１ｆの否定出力と昇圧許可信号Ｓ１との論理積
を第１のワンショット回路５２のスタート端子に入力し
ている。また、第１のワンショット回路５２のストップ
端子には第４のラッチ５１ｄの否定出力が接続してい
る。

【００４３】第２のワンショット回路５３のスタート端
子には第１のワンショット回路５２の出力が接続し、第
２のワンショット回路５３のストップ端子には第２のア
ンドゲート５９の出力が接続している。

【００４４】第３のワンショット回路５４のスタート端
子には第２のワンショット回路５３の出力が接続し、第
３のワンショット回路５４のストップ端子には第１のラ
ッチ５１ａの否定出力が接続している。

【００４５】第１のワンショット回路５２〜第３のワン
ショット回路５４の出力にはそれぞれ順に第１のインバ
ータ５５〜第３のインバータ５７が接続している。

【００４６】また第１のナンドゲート６０と第４のイン
バータ６３の２つを用いて、第１のワンショット回路５
２の出力と昇圧許可信号Ｓ１との論理積を出力するよう
に接続している。すなわち第１のナンドゲート６０の出
力は第１のワンショット回路の出力と昇圧許可信号Ｓ１
との論理積の否定信号を出力し、さらにこの否定信号を
第４のインバータ６３が出力する。

【００４７】また第２のナンドゲート６２は第３のワン
ショット回路６２の出力と昇圧許可信号Ｓ１との論理積
の否定信号を出力するように接続している。

【００４８】なお、第１のワンショット回路５２の出力
は第１の昇圧信号Ｓ９１ａとし、第１のインバータ５５
の出力は第３の昇圧信号Ｓ９１ｃおよび第８の昇圧信号
Ｓ９３ｂおよび第１０の昇圧信号Ｓ９３ｄとし、第１の
ナンドゲート６０の出力は第７の昇圧信号Ｓ９３ａと
し、第４のインバータ６３の出力は第２の昇圧信号Ｓ９
１ｂとし、第２のインバータ５６の出力は第６の昇圧信
号Ｓ９２ｃとし、第３のインバータ５７の出力は第５の
昇圧信号Ｓ９２ｂおよび第９の昇圧信号Ｓ９３ｃとし、
第２のナンドゲート６２の出力は第４の昇圧信号Ｓ９２
ａとして前述の通りにそれぞれ昇圧手段９０の各昇圧ス
イッチのゲート端子に接続している。

【００４９】［発電検出手段の構成説明：図２］また発
電検出手段７０は、コンパレータ７１と定電圧回路７２
とラッチ７３とノアゲート７４とで構成している。

【００５０】コンパレータ７１は一般的な比較回路であ
り、コンパレータ７１の負入力端子には電源手段１０の
負極が接続し、コンパレータ７１の正入力端子には定電
圧回路の定電圧出力端子が接続している。

【００５１】定電圧回路７２も同様に一般的な定電圧を
出力する回路（電圧レギュレータ）であり、ここでは定
電圧回路７２の出力電圧は−０．６Ｖを出力している。

【００５２】ラッチ７３はデータラッチ回路でありコン
パレータ７１の出力を取り込み、保持するようになって
いる。ラッチ７３の入力端子には発電検出クロックＳ３
が接続し、ラッチ動作は発電検出クロックＳ３の立ち下
がりタイミングに同期するようになっている。

【００５３】ノアゲート７４はラッチ７３の否定出力と
発電検出クロックＳ３との論理和の否定信号を出力する
よう接続している。ノアゲート７４の出力は昇圧許可信
号Ｓ１としている。

【００５４】またコンパレータ７１および定電圧回路７
２にはイネーブル端子があり、ここにも発電検出クロッ
クＳ３が接続している。したがってコンパレータ７１お
よび定電圧回路７２は発電検出クロックＳ３がハイレベ
ルとなる間のみ動作し、それ以外は通電されないように
なっている。以上のようにして本実施の形態における制
御手段５０および発電検出手段７０を構成する。

【００５５】［制御手段の動作説明］つぎに制御手段５
０のみの動作について簡単に説明する。昇圧許可信号Ｓ
１がロウレベルのときは、第１のワンショット回路５２
のスタート端子にはロウレベルの信号が、また第２のワ
ンショット回路５３および第３のワンショット回路５４
のストップ端子にはロウレベルの信号が入力されるので
第１のインバータ５５〜第３のインバータ５７はロウレ
ベルを出力する。なお第１のリングカウンタ５１につい
ては、第１のラッチ５１ａはセットされるのでハイレベ
ルを出力しその他のデータラッチはリセットされるので
ロウレベルを出力する。

【００５６】また昇圧許可信号Ｓ１がロウレベルであれ
ば第３のアンドゲート６０の出力はロウレベルであり、
第１のナンドゲート６２の出力はハイレベルとなる。

【００５７】このときは各昇圧スイッチのうちＰチャネ
ルのスイッチはゲート端子がハイレベルとなり、Ｎチャ
ネルのスイッチはゲート端子がロウレベルとなるので、
全ての昇圧スイッチは非導通状態となる。したがって昇
圧許可信号Ｓ１がロウレベルのときは全ての昇圧手段９
０は昇圧動作をせず、電源手段１０から遮断されるよう
に制御される。

【００５８】昇圧許可信号Ｓ１がハイレベルのときは、
第１のリングカウンタ５１については第１のラッチ５１
ａのみにセットされていたハイレベルのデータが昇圧ク
ロックＳ２が立ち下がる毎に第２のラッチ５１ｂ以降に
逐次伝達されていくため、各ラッチの出力はハイレベル
となる幅が昇圧クロックＳ２の周期である２４４マイク
ロ秒間で周波数が６８３Ｈｚのパルスを出力する。

【００５９】そして第１のインバータ５５は、昇圧許可
信号Ｓ１がハイレベルになったタイミングから第４のラ
ッチ５１ｄのデータが立ち上がるまでの７３２マイクロ
秒間ハイレベルになるパルスを出力する。

【００６０】また第２のインバータ５６は、第１のイン
バータ５５の出力がロウレベルに立ち下がった直後から
第６のラッチ５１ｆのデータがハイレベルに立ち上がる
までの４８８マイクロ秒間ハイレベルになるパルスを出
力する。

【００６１】第６のラッチ５１ｆの出力が立ち下がると
第１のラッチ５１ａのデータが再びハイレベルとなり、
以降は各ラッチ間でハイレベルパルスが順に循環するよ
うに動作する。

【００６２】第３のインバータ５７は第２のインバータ
５６のパルスがロウレベルになったタイミングから第１
のラッチ５１ａの出力がロウレベルに立ち下がる２４４
マイクロ秒間ハイレベルになるパルスを出力する。

【００６３】一方第４のインバータ６３は第１のインバ
ータ５５の出力と同様の波形を出力する。さらに第１の
ナンドゲート６２は第３のインバータ５７の出力と同様
の波形を出力する。

【００６４】したがって昇圧許可信号Ｓ１がハイレベル
のときは、第１のインバータ５５は約７３２マイクロ秒
間ハイレベルとなり、第２のインバータ５６は第１のイ
ンバータ５５の出力パルスが立ち下がった後に約４８８
マイクロ秒間ハイレベルとなり、第３のインバータ５７
は第２のインバータ５６の出力パルスが立ち下がった後
に約２４４マイクロ秒間ハイレベルとなるような波形を
出力する。なお第１〜第３のインバータのハイレベルと
なる周波数は６８３Ｈｚであり、かつハイレベルとなる
時間比は３：２：１である。

【００６５】［動作説明：図１〜図３］つぎに本発明の
昇圧システムの全体動作について説明を行う。この実施
の形態は昇圧手段９０に偶数倍昇圧動作の例である６倍
昇圧を行うように動作する。

【００６６】まず制御手段５０が動作可能となる端子電
圧まで蓄電手段３０が充電されるまでは、電源手段１０
が比較的高い電圧、たとえば１．３Ｖ程度を発生できる
ような環境下に設置すればよい。その際はダイオード４
０を介して電源手段１０の発電電力を蓄電手段３０へ流
すことができ、これにより蓄電手段３０の充電が行われ
る。蓄電手段３０の端子電圧が１．０Ｖを超える程度ま
で充電されれば、制御手段５０が動作を開始する。なお
いったん蓄電手段３０が制御手段５０が動作する電圧ま
で充電した後は、電源手段１０の端子電圧はやや低い
０．８Ｖ程度となっても利用可能となる。

【００６７】制御手段５０が動作を開始すれば、波形生
成手段２５は所定のパルス波形を出力する。発電検出ク
ロックＳ３は２秒周期で６１マイクロ秒間だけハイレベ
ルとなり、この間は発電検出手段７０の定電圧回路７２
およびコンパレータ７１はイネーブル状態となり電圧検
出動作を行う。すなわち定電圧回路は−０．６Ｖを出力
しコンパレータ７１はこの電圧値と電源手段１０の発電
電圧値とを比較する。このときは電源手段１０は発電状
態であるのでコンパレータ７１の出力はハイレベルとな
り、発電検出クロックＳ３の立ち下がるタイミングでラ
ッチがコンパレータの出力を取り込む。したがって昇圧
許可信号Ｓ１はロウレベルからハイレベルへと変化す
る。ただし発電検出クロックＳ３がハイレベルの間は昇
圧許可信号Ｓ１はロウレベルとなるので、発電検出手段
７０が発電検出動作をしている間は昇圧手段９０は非導
通となり電源手段１０とは遮断される。

【００６８】すると制御手段５０は昇圧手段の動作のた
めの信号として所定の波形を各昇圧信号に出力する。す
なわち第１のインバータ５５の出力がハイレベルである
間は（図３における期間Ｔ１）、第１の昇圧ブロック９
１中の第１の昇圧スイッチ９１ａと第３の昇圧スイッチ
９１ｃがオンするので、第１のコンデンサ９１ｅは電源
手段１０の両端に並列に接続され、第１のコンデンサ９
１ｅを充電する（ただし期間Ｔ１の最初だけは発電検出
動作のために６１マイクロ秒だけ昇圧動作が停止するた
め第１のコンデンサ９１ｅの充電時間が短いが、これは
２秒に一回だけしか起きないため性能上は問題ない）。

【００６９】つぎに第２のインバータ５６の出力がハイ
レベルになる間は（期間Ｔ２）、第１の昇圧ブロック９
１中の第１の昇圧スイッチ９１ａと第３の昇圧スイッチ
９１ｃとはオフし、逆に第１の昇圧ブロック中９１の第
２の昇圧スイッチ９１ｂをオンし、かつ第２の昇圧ブロ
ック９２中の第５の昇圧スイッチ９２ａと第７の昇圧ス
イッチ９２ｃとがオンするので、第１のコンデンサ９１
ｅに電源手段１０とを直列に接続した両端に第２のコン
デンサ９２ｅを接続し第２のコンデンサ９２ｅを充電す
る。

【００７０】つぎに第３のインバータ５７の出力がハイ
レベルになる間は（期間Ｔ３）、第５の昇圧スイッチ９
２ａがオフし、かつ第６の昇圧スイッチ９２ｂがオンす
るので、第１のコンデンサ９１ｅと第２のコンデンサ９
２ｅと電源手段１０とを直列に接続した両端に第３のコ
ンデンサ９３ｅを接続し、第３のコンデンサ９３ｅを充
電する。

【００７１】その後は上記と同様に再び第１のインバー
タ５５の出力はハイレベルとなるが、その期間には（期
間Ｔ１）、第２の昇圧ブロック９２および第３の昇圧ブ
ロック９３においては、第５の昇圧スイッチ９２ａと第
１０の昇圧スイッチ９３ｂと第１２の昇圧スイッチ９３
ｄとがオンする。したがって第１のコンデンサ９１ｅが
電源手段１０によって充電されるのと平行して、第２の
コンデンサ９２ｅと第３のコンデンサ９３ｅとを直列に
接続した両端に蓄電手段３０を接続し、蓄電手段３０を
充電する。

【００７２】このような動作をすることで、第１のコン
デンサ９１ｅには７３２マイクロ秒間充電を行い、第２
のコンデンサ９２ｅには４８８マイクロ秒間充電を行
い、第３のコンデンサ９３ｅには２４４マイクロ秒間充
電を行い、かつ第１のコンデンサ９１ｅに充電している
間に昇圧出力を行うことで６倍昇圧動作を行う。

【００７３】なおこのときの昇圧動作の周波数は６８３
Ｈｚであり、また第１のコンデンサ９１ｅの充電（およ
び昇圧出力）と、第２のコンデンサ９２ｅの充電と、第
３のコンデンサ９３ｅの充電とに要する時間の比は ３：２：１ と、昇圧動作１サイクルを３分割するように制御されて
いる。

【００７４】上記の説明では６倍昇圧動作をする昇圧手
段について説明を行ったが、他の昇圧倍率であっても本
発明を適用可能である。つぎは奇数倍昇圧の例として、
５倍昇圧動作をするように構成した昇圧システムの実施
の形態について説明する。

【００７５】［第２の実施の形態の構成説明：図１，図
４］図１と図４を用いて本発明の昇圧システムを電子時
計に適用した第２の実施の形態について説明する。本実
施の形態における電源手段１０や蓄電手段３０や昇圧手
段９０や発電検出手段７０の構成は上記第１の実施の形
態と同じであり、第１の実施の形態と異なるのは制御手
段５０の内部の構成のみである。ただし本実施の形態の
制御手段５０も第１の実施の形態と類似した回路構成で
あるので、特に異なる部分のみに注目して説明する。

【００７６】本実施の形態の制御手段は、第１のアンド
ゲート５８と第２のアンドゲート５９と、第２のリング
カウンタ１５１と第４のワンショット回路１５２と第５
のワンショット回路１５３と第６のワンショット回路１
５４と、第４のインバータ１５５と第５のインバータ１
５６と第６のインバータ１５７と第４のアンドゲート１
６０と第３のナンドゲート１６１と第４のナンドゲート
１６２と第５のアンドゲート１６３と第５のナンドゲー
ト１６４とで構成している。なお第１のアンドゲート５
８および第２のアンドゲート５９は本実施の形態におい
ても第１の実施の形態と機能的に同等のため共通して使
用するものとする。

【００７７】第２のリングカウンタ１５１は第１の実施
の形態での６倍昇圧回路の実施の形態とほぼ同様である
が、ラッチを５個接続した５ビットのリングカウンタと
してある。本実施の形態ではこれらを第１〜第５のラッ
チ１５１ａ〜１５１ｅとする。

【００７８】また第４〜第６のワンショット回路１５４
〜１５６、第４〜第６のインバータ１５５〜１５７、第
４〜第５のアンドゲート１６０，１６３、第３〜第５の
ナンドゲート１６１，１６２，１６４も第１の実施の形
態で用いた論理ゲートとそれぞれ同様のものである。

【００７９】第１のアンドゲート５８は昇圧許可信号Ｓ
１と昇圧クロックＳ２の論理積を出力し第２のリングカ
ウンタ１５１へ接続している。第１のアンドゲート５８
の出力の立ち下がりで第２のリングカウンタ１５１のカ
ウント動作が行われる。また第２のアンドゲート５９は
第２のリングカウンタ１５１の最終ビットの否定信号、
すなわち第２のリングカウンタ１５１中の第５のラッチ
１５１ｅの否定出力と昇圧許可信号Ｓ１との論理積を出
力する。

【００８０】第４のワンショット回路１５２はスタート
端子には第２のラッチ１５１ｂの否定出力が接続し、ス
トップ端子には第２のアンドゲート５９の出力がそれぞ
れ接続している。

【００８１】第５のワンショット回路１５３はスタート
端子には第２のラッチ１５１ｂの否定出力が接続し、ス
トップ端子には第１のラッチ１５１ａの否定出力がそれ
ぞれ接続している。

【００８２】第６のワンショット回路１５４はスタート
端子には第３のラッチ１５１ｃの否定出力が接続し、ス
トップ端子には第１のラッチ１５１ａの否定出力がそれ
ぞれ接続している。

【００８３】第４〜第６のワンショット回路１５２〜１
５４の出力には、第４〜第６のインバータ１５５〜１５
７が接続している。

【００８４】第４のアンドゲート１６０は、第４のワン
ショット回路１５２の出力と昇圧許可信号Ｓ１との論理
積を出力するよう接続している。

【００８５】第３のナンドゲート１６１は、第５のワン
ショット回路１５３と昇圧許可信号Ｓ１との論理積の否
定信号を出力するよう接続している。

【００８６】第４のナンドゲート１６２は、第６のワン
ショット回路１５４と昇圧許可信号Ｓ１との論理積の否
定信号を出力するよう接続している。

【００８７】第５のアンドゲート１６３は、第２のリン
グカウンタ１５１中の第４のラッチ１５１ｄの否定出力
と昇圧許可信号Ｓ１との論理積を出力するよう接続して
いる。

【００８８】第５のナンドゲート１６４は、第２のリン
グカウンタ１５１中の第５のラッチ１５１ｅの否定出力
と昇圧許可信号Ｓ１との論理積の否定信号を出力するよ
うに接続している。

【００８９】なお、第４のインバータ１５５の出力は第
２の昇圧信号Ｓ９１ｂとし、第４のアンドゲート１６０
の出力は第３の昇圧信号Ｓ９１ｃとし、第３のナンドゲ
ート１６１の出力は第１の昇圧信号Ｓ９１ａとし、第４
のナンドゲート１６２の出力は第４の昇圧信号Ｓ９２ａ
とし、第５のアンドゲート１６３の出力は第６の昇圧信
号Ｓ９２ｃとし、第５のナンドゲート１６４の出力は第
７の昇圧信号Ｓ９３ａとし、第２のリングカウンタ１５
１中の第４のラッチ１５１ｄの出力は第５の昇圧信号Ｓ
９２ｂおよび第９の昇圧信号Ｓ９３ｃとし、第２のリン
グカウンタ１５１中の第５のラッチ１５１ｅの出力は第
８の昇圧信号Ｓ９３ｂおよび第１０の昇圧信号Ｓ９３ｄ
として第１の実施の形態と同様にそれぞれ昇圧手段９０
の各昇圧スイッチのゲート端子に接続している。以上の
ようにして本実施の形態における制御手段５０を構成す
る。

【００９０】［動作説明：図４〜図５］つぎに本実施の
形態の昇圧システムの全体動作について説明を行う。こ
れは制御手段５０の動作および昇圧手段９０の昇圧動作
のみが異なるだけであるので、この部分についてのみ説
明する。

【００９１】制御手段５０が動作を開始後に、発電検出
手段７０が発電状態をモニタした結果、昇圧許可信号Ｓ
１がハイレベルとなれば、制御手段５０は昇圧手段の動
作のための信号として所定の波形を各昇圧信号に出力す
る。すなわち図５における期間Ｔ１の間は、第１の昇圧
ブロック９１中の第１の昇圧スイッチ９１ａと第３の昇
圧スイッチ９１ｃがオンするので第１のコンデンサは電
源手段１０の両端に並列に接続され、第１のコンデンサ
９１ｅを充電する。

【００９２】つぎのＴ２の期間では、第１の昇圧ブロッ
ク９１中の第１の昇圧スイッチ９１ａと第３の昇圧スイ
ッチ９１ｃとはオフし、逆に第１の昇圧ブロック中９１
の第２の昇圧スイッチ９１ｂをオンし、かつ第２の昇圧
ブロック９２中の第５の昇圧スイッチ９２ａと第７の昇
圧スイッチ９２ｃとがオンするので、第１のコンデンサ
９１ｅに電源手段１０とを直列に接続した両端に第２の
コンデンサ９２ｅを接続し第２のコンデンサ９２ｅを充
電する。

【００９３】つぎにＴ３の期間では、第５の昇圧スイッ
チ９２ａと第７の昇圧スイッチ９２ｃとがオフし、逆に
第６の昇圧スイッチ９２ｂがオンし、さらに第９の昇圧
スイッチ９３ａと第１１の昇圧スイッチ９３ｃとがオン
するので、第１のコンデンサ９１ｅと第２のコンデンサ
９２ｅと電源手段１０とを直列に接続した両端に第３の
コンデンサ９３ｅを接続し、第３のコンデンサ９３ｅを
充電する。

【００９４】そしてつぎのＴ４の期間では、第３の昇圧
スイッチ９１ｃがオンし、第７の昇圧スイッチ９２ｃが
オンし、第１０の昇圧スイッチ９３ｂと第１２の昇圧ス
イッチ９３ｄとがオンするので、電源手段１０と第３の
コンデンサ９３ｅとを直列に接続した両端に蓄電手段３
０を接続し、蓄電手段３０を充電する。

【００９５】このような動作をすることで、第１のコン
デンサ９１ｅには４８８マイクロ秒間充電を行い、第２
のコンデンサ９２ｅには２４４マイクロ秒間充電を行
い、第３のコンデンサ９３ｅには２４４マイクロ秒間充
電を行い、さらに蓄電手段３０に２４４マイクロ秒間出
力を行うことで５倍昇圧動作を行う。

【００９６】なおこのときの昇圧動作の周波数は８１９
Ｈｚであり、また第１のコンデンサ９１ｅの充電と、第
２のコンデンサ９２ｅの充電と、第３のコンデンサ９３
ｅの充電と、昇圧出力とに要する時間の比は ２：１：１：１ と、昇圧動作１サイクルを４分割するように制御されて
いる。

【００９７】このような制御手段を第１の実施の形態の
制御手段５０の代わりに用いれば、５倍昇圧回路として
動作させることが可能となる。

【００９８】上記の説明では５倍昇圧動作をする昇圧手
段について説明を行ったが、さらに２のべき乗倍昇圧の
例として、８倍昇圧動作をするように構成した昇圧シス
テムの実施の形態について説明する。

【００９９】［第３の実施の形態の構成説明：図１，図
６］図１と図６を用いて本発明の昇圧システムを電子時
計に適用した第３の実施の形態について説明する。本実
施の形態における電源手段１０や蓄電手段３０や昇圧手
段９０や発電検出手段７０の構成も前述の第１の実施の
形態と同じであり、第１の実施の形態と異なるのは制御
手段５０の内部の構成のみである。ただし本実施の形態
の制御手段５０も第１の実施の形態と類似した回路構成
であるので、特に異なる部分のみに注目して説明する。

【０１００】本実施の形態の制御手段は、第１のアンド
ゲート５８と第２のアンドゲート５９と、第３のリング
カウンタ２５１と第７のワンショット回路２５２と第８
のワンショット回路２５３と第９のワンショット回路２
５４と、第６のアンドゲート２６０とで構成している。
なお第１のアンドゲート５８および第２のアンドゲート
５９は本実施の形態においても第１の実施の形態と機能
的に同等のため共通して使用するものとする。

【０１０１】第３のリングカウンタ２５１は第１の実施
の形態での６倍昇圧システムの実施の形態とほぼ同様で
あるが、ラッチを８個接続した８ビットのリングカウン
タとしてある（本実施の形態ではこれらを第１〜第８の
ラッチ２５１ａ〜２５１ｈとする）。

【０１０２】また第７〜第９のワンショット回路２５２
〜２５４、第７〜第９のインバータ２５５〜２５７、第
６のアンドゲート２６０も第１の実施の形態で用いた論
理ゲートとそれぞれ同様のものである。

【０１０３】第１のアンドゲート５８は昇圧許可信号Ｓ
１と昇圧クロックＳ２の論理積を出力し第３のリングカ
ウンタ２５１へ接続している。第１のアンドゲート５８
の出力の立ち下がりで第３のリングカウンタ２５１のカ
ウント動作が行われる。また第２のアンドゲート５９は
第３のリングカウンタ２５１の最終ビットの否定信号、
すなわち第３のリングカウンタ２５１中の第８のラッチ
２５１ｈの否定出力と昇圧許可信号Ｓ１との論理積を出
力する。

【０１０４】第７のワンショット回路２５２はスタート
端子には第２のアンドゲート５９の出力が接続し、スト
ップ端子には第３のリングカウンタ２５１中の第４のラ
ッチ２５１ｄの否定出力がそれぞれ接続している。

【０１０５】第８のワンショット回路２５３はスタート
端子には第７のワンショット回路２５２の出力が接続
し、ストップ端子には第６のラッチ２５１ｆの否定出力
がそれぞれ接続している。

【０１０６】第９のワンショット回路２５４はスタート
端子には第８のワンショット回路２５８の出力が接続
し、ストップ端子には第２のアンドゲート５９の出力が
それぞれ接続している。

【０１０７】第７〜第９のワンショット回路２５２〜２
５４の出力には第７〜第９のインバータ２５５〜２５７
が接続している。

【０１０８】第６のアンドゲート２６０は第４のワンシ
ョット回路１５２の出力と昇圧許可信号Ｓ１との論理積
を出力するよう接続している。

【０１０９】なお、第７のワンショット回路２５２の出
力は第１の昇圧信号Ｓ９１ａとし、第７のインバータ２
５５の出力は第２の昇圧信号Ｓ９１ｂとし、第６のアン
ドゲート２６０の出力は第３の昇圧信号Ｓ９１ｃとし、
第８のワンショット回路２５３の出力は第４の昇圧信号
Ｓ９２ａとし、第８のインバータ２５６の出力は第６の
昇圧信号Ｓ９２ｃとし、第９のインバータ２５７の出力
は第５の昇圧信号Ｓ９２ｂとし、第３のリングカウンタ
２５１中の第７のラッチ２５１ｇの出力は第９の昇圧信
号Ｓ９３ｃとし、第３のリングカウンタ２５１中の第７
のラッチ２５１ｇの否定信号出力は第７の昇圧信号Ｓ９
３ａとし、第３のリングカウンタ２５１中の第８のラッ
チ１５１ｈの出力は第８の昇圧信号Ｓ９３ｂおよび第１
０の昇圧信号Ｓ９３ｄとして第１の実施の形態と同様に
それぞれ昇圧手段９０の各昇圧スイッチのゲート端子に
接続している。以上のようにして本実施の形態における
制御手段５０を構成する。

【０１１０】［動作説明：図６〜図７］つぎに本実施の
形態の昇圧システムの全体動作について説明を行う。こ
れも制御手段５０の動作および昇圧手段９０の昇圧動作
のみが異なるだけであるので、この部分についてのみ説
明する。

【０１１１】制御手段５０が動作を開始後に、発電検出
手段７０が発電状態をモニタした結果、昇圧許可信号Ｓ
１がハイレベルとなれば、制御手段５０は昇圧手段の動
作のための信号として所定の波形を各昇圧信号に出力す
る。すなわち図７における期間Ｔ１の間は、第１の昇圧
ブロック９１中の第１の昇圧スイッチ９１ａと第３の昇
圧スイッチ９１ｃがオンするので第１のコンデンサは電
源手段１０の両端に並列に接続され、第１のコンデンサ
９１ｅを充電する。

【０１１２】つぎのＴ２の期間では、第１の昇圧ブロッ
ク９１中の第１の昇圧スイッチ９１ａと第３の昇圧スイ
ッチ９１ｃとはオフし、逆に第１の昇圧ブロック中９１
の第２の昇圧スイッチ９１ｂをオンし、かつ第２の昇圧
ブロック９２中の第５の昇圧スイッチ９２ａと第７の昇
圧スイッチ９２ｃとがオンするので、第１のコンデンサ
９１ｅに電源手段１０とを直列に接続した両端に第２の
コンデンサ９２ｅを接続し第２のコンデンサ９２ｅを充
電する。

【０１１３】つぎにＴ３の期間では、第５の昇圧スイッ
チ９２ａと第７の昇圧スイッチ９２ｃとがオフし、逆に
第６の昇圧スイッチ９２ｂがオンし、さらに第９の昇圧
スイッチ９３ａと第１１の昇圧スイッチ９３ｃとがオン
するので、第１のコンデンサ９１ｅと第２のコンデンサ
９２ｅと電源手段１０とを直列に接続した両端に第３の
コンデンサ９３ｅを接続し、第３のコンデンサ９３ｅを
充電する。

【０１１４】そしてつぎのＴ４の期間では、第９の昇圧
スイッチ９３ａと第１１の昇圧スイッチ９３ｃとがオフ
し、逆に第１０の昇圧スイッチ９３ｂと第１２の昇圧ス
イッチ９３ｄとがオンするので、電源手段１０と第１の
コンデンサ９１ｅと第２のコンデンサ９２ｅと第３のコ
ンデンサ９３ｅとを直列に接続した両端に蓄電手段３０
を接続し、蓄電手段３０を充電する。

【０１１５】このような動作をすることで、第１のコン
デンサ９１ｅには９７６マイクロ秒間充電を行い、第２
のコンデンサ９２ｅには４８８マイクロ秒間充電を行
い、第３のコンデンサ９３ｅには２４４マイクロ秒間充
電を行い、さらに蓄電手段３０に２４４マイクロ秒間出
力を行うことで８倍昇圧動作を行う。

【０１１６】なおこのときの昇圧動作の周波数は５１２
Ｈｚであり、また第１のコンデンサ９１ｅの充電と、第
２のコンデンサ９２ｅの充電と、第３のコンデンサ９３
ｅの充電と、昇圧出力とに要する時間の比は ４：２：１：１ と、昇圧動作１サイクルを４分割するように制御されて
いる。

【０１１７】このような制御手段を第１の実施の形態の
制御手段５０の代わりに用いれば、昇圧手段を８倍昇圧
回路として動作させることが可能となる。

【０１１８】なお上記までの実施の形態においては、第
１のコンデンサ９１ｅに蓄えた電荷は第２のコンデンサ
９２ｅやそれ以降の昇圧ブロックのコンデンサへの充電
に利用されるため、第１のコンデンサ９１ｅに充電する
時間としては第２のコンデンサ９２ｅやそれ以降のコン
デンサを充電するのと同じかそれより長い時間に設定し
たことが昇圧効率の向上につながっている。

【０１１９】さらに言えば、 ｛第１のコンデンサ９１ｅに充電する時間｝ ≧ ｛第２のコンデンサ９２ｅに充電する時間｝ ≧ ｛第３のコンデンサ９３ｅに充電する時間｝ なる関係が成立するように制御手段５０の制御動作を設
定したことが昇圧効率の向上につながっている。これは
本発明の昇圧システムでは、次段のコンデンサを充電す
るのに前段までの全てのコンデンサに蓄えられた電荷を
利用しているためである。

【０１２０】一方、１サイクルを４分割できるタイミン
グとして、上記８倍昇圧回路の実施の形態とは異なる、
分周回路から最も簡単に得られる波形を用いれば（普通
の４ＫＨｚと２ＫＨｚの矩形波およびそれらの否定信号
を合成すれば）簡単に２ＫＨｚの１サイクルを４等分に
するタイミングを生成できる。

【０１２１】そこで１サイクルを４等分したタイミン
グ、すなわち第１のコンデンサ９１ｅの充電と、第２の
コンデンサ９２ｅの充電と、第３のコンデンサ９３ｅの
充電と、昇圧出力とに要する時間の比を １：１：１：１ として本昇圧システムに昇圧動作をさせた場合、すなわ
ち第１のコンデンサ９１ｅに充電する時間を１サイクル
の２５％に設定した場合では最大でもおよそ７５％の充
電効率であった。

【０１２２】この形式の昇圧システムにおいて、実用的
とみなせる最低限のレベルである８０％の以上の効率を
得るには、第１のコンデンサ９１ｅに充電する時間は、
１サイクルが（２ＫＨｚのクロックの１周期分である）
４８８マイクロ秒の場合、少なくとも１３５マイクロ秒
は必要であった（第１のコンデンサ９１ｅの充電時間・
充放電時間比は（２８／１００））。また逆に第１のコ
ンデンサ９１ｅに充電する時間を多くしても効率は低下
し、同じく８０％の効率を得るには多くとも３５３マイ
クロ秒に抑えなくてはならなかった。第１のコンデンサ
９１ｅの充電時間・充放電時間比は（７２／１００）。

【０１２３】以上のことを整理すると、上記までの実施
の形態で用いた形式の昇圧システムにおいて実用レベル
の昇圧充電効率を得るには、昇圧手段９０の初段である
第１のコンデンサ９１ｅの充電に割り当てる総時間を、
同コンデンサの総充放電時間の２８〜７２％にすること
が必要であることが分かる。

【０１２４】これは他の昇圧倍率においても同様である
が、第１のコンデンサ９１ｅに充電する時間に対して放
電時間が多すぎると蓄電手段３０に移動する電荷が不足
し、逆に放電時間が短すぎると第１のコンデンサ９１ｅ
に電荷が残るため、いずれの状態でも第１のコンデンサ
９１ｅの充放電動作点が適切でなくなることが原因であ
る。

【０１２５】なお本発明における上記までの実施の形態
においては、第１のコンデンサ９１ｅに充電する時間は
各昇圧倍率についてそれぞれ最も適切となるように設定
してある。

【０１２６】ここで、第３の実施の形態で示した８倍昇
圧動作の場合を例として説明を加えると、第１のコンデ
ンサ９１ｅに注目すれば、第２のコンデンサ９２ｅや第
３のコンデンサ９３ｅの充電には第１のコンデンサ９１
ｅに蓄えられた電荷を用いており、この間第１のコンデ
ンサ９１ｅは放電されている。この時間の合計は９７６
マイクロ秒である。一方第１のコンデンサ９１ｅに充電
する時間は９７６マイクロ秒であり昇圧動作１サイクル
での第１のコンデンサ９１ｅの充電時間と放電時間とは
等しく設定してある。

【０１２７】そのうえ本発明における上記までの実施の
形態においては、第１のコンデンサ９１ｅの他に、さら
に第２のコンデンサ９２ｅおよび第３のコンデンサ９３
ｅの充電時間比についてもさらに適切な設定にしてあ
る。

【０１２８】上記と同様に第３の実施の形態で示した８
倍昇圧動作の場合を例として説明を加えると、第２のコ
ンデンサ９２ｅに注目すれば、第３のコンデンサ９３ｅ
や昇圧出力時には第２のコンデンサ９２ｅに蓄えられた
電荷を用いており、この間第２のコンデンサ９２ｅは放
電されている。この時間の合計は４８８マイクロ秒であ
る。また第２のコンデンサ９２ｅに充電する時間は４８
８マイクロ秒であり昇圧動作１サイクルでの第２のコン
デンサ９２ｅの充電時間と放電時間の合計とは等しい。
さらに第３のコンデンサ９３ｅでも充電される時間と放
電される時間とは２４４マイクロ秒で等しくなってい
る。詳しくは説明しないがこれは第２の実施の形態で示
した５倍昇圧動作の場合でも同様で、各コンデンサの充
電時間と放電時間は等しくなるよう設定してある。

【０１２９】このように制御することによりそれぞれの
昇圧用コンデンサの動作点は最も効率の良くなる点の付
近に安定するため、電源手段１０から蓄電手段３０への
昇圧充電効率を最大にすることが可能となる。本発明の
手段によれば、スイッチング素子のジュール熱による損
失がないものとすれば、昇圧充電効率は１００％になる
が、実際はジュール熱による損失が発生し、９０％から
９５％の昇圧充電効率となる。

【０１３０】ただし第１の実施の形態における６倍昇圧
動作では、電源手段１０を昇圧出力に直接用いず、コン
デンサのみを直列接続することで蓄電手段３０に昇圧出
力をしているため、昇圧出力に用いる第２，３のコンデ
ンサ９２ｅ，９３ｅに１サイクルのうちに蓄えられた電
荷だけが極めて短時間に蓄電手段３０へ移動することで
蓄電手段３０への充電がなされる。これは蓄電手段３０
の内部抵抗が電源手段１０の内部抵抗に比べて無視でき
るほど小さいためであり、したがって６倍昇圧の例に代
表される偶数倍率昇圧（２のべき乗倍を除く）では少な
くとも第１のコンデンサ９１ｅ以外の昇圧コンデンサに
ついては充電時間と放電時間とをあえて等しく設定しな
くても高い効率が得られる。

【０１３１】この際、第１の実施の形態における６倍昇
圧動作の場合では、昇圧手段９０が昇圧出力する間は、
これと平行して第１のコンデンサ９１ｅの充電がなされ
るため、昇圧動作１サイクルのいずれのタイミングにお
いても電源手段１０には昇圧用コンデンサが接続し、電
源手段１０が無負荷の状態になるような空き時間がない
ように設定されており、電源手段１０から常に電力を取
り出せるようになっている。

【０１３２】上記までに示したように、本発明の昇圧シ
ステムによれば偶数倍、２のべき乗倍、奇数倍、すなわ
ちいずれの昇圧倍率であっても高い効率が得られる昇圧
動作を行わせることが可能である。

【０１３３】たとえばその他の倍率の例をあげると、３
倍昇圧動作の場合は、第２の実施の形態で説明した５倍
昇圧動作を参考にして第１のコンデンサの充電と、第２
のコンデンサの充電と、昇圧出力とに要する時間の比は １：１：１ となるように設定すればよい。

【０１３４】また４倍昇圧動作の場合は、第３の実施の
形態で説明した８倍昇圧動作を参考にして第１のコンデ
ンサの充電と、第２のコンデンサの充電と、第３のコン
デンサの充電と、昇圧出力とに要する時間の比は ２：１：１ となるように設定すればよい。

【０１３５】さらに１０倍昇圧動作の場合は、さらに第
４のコンデンサを追加することが必要であるが、第１の
実施の形態で説明した６倍昇圧動作を参考にして第１の
コンデンサの充電（および昇圧出力）と、第２のコンデ
ンサの充電と、第３のコンデンサの充電と、第４のコン
デンサの充電と、とに要する時間の比は ５：３：１：１ となるように設定すればよい。なおコンデンサを４個用
いた場合は１６倍昇圧までが可能であり、以降昇圧倍率
が増えた場合、多くともその対数値に比例した（詳しく
は底が２の対数値の）コンデンサの数だけで高い昇圧倍
率を実現することが可能である。

【０１３６】特に１６倍昇圧の場合は、第３の実施の形
態で説明した８倍昇圧動作を参考にして第１のコンデン
サの充電と、第２のコンデンサの充電と、第３のコンデ
ンサの充電と、第４のコンデンサの充電と、昇圧出力と
に要する時間の比は ８：４：２：１：１ となるように設定すればよい。

【０１３７】また昇圧手段９０中に用いるコンデンサに
ついては、コンデンサの容量値が大きく、各コンデンサ
への充電中にコンデンサの端子電圧の変動が小さくなる
ように設定することが必要である。これには電源手段１
０の内部抵抗の値と接続したコンデンサの全容量値との
積である時定数に対し、そのコンデンサへの充電時間が
短くなるよう設定すればよい。

【０１３８】特に本発明の実施形態では、上記の時定数
は第１のコンデンサ９１ｅについては６．８ミリ秒であ
るのに対し昇圧動作１サイクルは約１ミリ秒であるの
で、上記時定数に対して充電時間が充分に小さく設定し
てあり、このことも高い昇圧効率を実現する条件となっ
ている。

【０１３９】なお本発明の実施の形態では、昇圧倍率は
それぞれの実施の形態においては固定してあったが、当
然ながら電源手段や蓄電手段の電圧状態に対して適切な
昇圧倍率を選択できるような構成をとることは容易に実
現可能である。この際、昇圧倍率を選択する方法に関し
ては例えば特願平１０−５３４１４２号公報が適してい
る。これに関して詳しくは説明しないが、これは電源手
段の端子電圧と蓄電手段の端子電圧との比率に応じて昇
圧倍率を決定するというものである。

【０１４０】また蓄電手段には制御手段を並列に接続し
ていたが、これらを別々の電源系にして蓄電手段と制御
手段とに昇圧出力を分配する方法など、既に実用化され
ている技術との組み合わせも考えられる。

【０１４１】リングカウンタ５１、１５１、２５１は、
発電手段が発電状態でないときは計数動作を停止するこ
とが、消費電力削減の点から好ましい。さらに蓄電手段
としては電気２重層コンデンサを用いたり、電源手段に
太陽電池を選んでも本発明の実施の形態と同様の動作が
得られる。

【０１４２】以上の実施形態では、昇圧ブロックのコン
デンサ９１ｅ、９２ｅ、９３ｅは同じ容量値を用いる例
で説明したが、各コンデンサの容量値は異なるもので構
成してもよく、そのときも充電電流効率が良好な昇圧シ
ステムが得られる。すなわち、昇圧手段の昇圧動作１サ
イクルにおける昇圧ブロックのコンデンサの充電時間が
次段の昇圧ブロックのコンデンサの充電時間と等しいか
それより大きくなるように昇圧手段を制御するように構
成すれば、昇圧ブロックのコンデンサ９１ｅ、９２ｅ、
９３ｅの容量値は同じでも異なっても、前述の効果は発
揮される。

【０１４３】

【発明の効果】上記までの説明で明らかであるが、本発
明の昇圧システムは、３以上の任意の整数倍の昇圧倍率
であっても簡素な構成で昇圧することを実現している。

【０１４４】さらに昇圧手段中の各コンデンサに対する
充電時間を昇圧倍率に応じて適切なタイミングで制御す
ることで、高い充電効率を実現している。

【０１４５】したがって本発明の昇圧システムによれ
ば、少ないコンデンサ数の簡素な構成でかつ昇圧充電効
率が極めて高い昇圧動作が可能な昇圧システムを提供す
ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態における昇圧システムの全
体の回路構成を示した回路図である。

【図２】本発明の昇圧システムの第１の実施の形態にお
ける制御手段および発電検出手段の回路構成例を示した
回路図である。

【図３】本発明の昇圧システムの第１の実施の形態にお
ける要部電圧波形を示した波形図である。

【図４】本発明の昇圧システムの第２の実施の形態にお
ける制御手段の回路構成例を示した回路図である。

【図５】本発明の昇圧システムの第２の実施の形態にお
ける要部電圧波形を示した波形図である。

【図６】本発明の昇圧システムの第３の実施の形態にお
ける制御手段の回路構成例を示した回路図である。

【図７】本発明の昇圧システムの第３の実施の形態にお
ける要部電圧波形を示した波形図である。

【図８】従来技術の昇圧回路を示した回路図である。

【符号の説明】

１０ 電源手段 ２５ 波形生成手段 ２６ 時計ブロック ３０ 蓄電手段 ４０ ダイオード ５０ 制御手段 ７０ 発電検出手段 ９０ 昇圧手段 ９１ 第１の昇圧ブロック ９２ 第２の昇圧ブロック ９３ 第３の昇圧ブロック

Claims (23)

【特許請求の範囲】
1. 【請求項１】 電力供給を行う電源手段と、 コンデンサとスイッチング素子とからなる昇圧ブロック
   を複数段有する昇圧手段と、 前記電源手段の電力を前記昇圧手段を介して蓄える蓄電
   手段と、 前記電源手段の出力で第１の昇圧ブロックのコンデンサ
   を充電し、第２の昇圧ブロック以降は各昇圧ブロックの
   コンデンサを前記電源手段と第１から前段までの昇圧ブ
   ロックのコンデンサを直列化した出力で充電し、前記昇
   圧手段の昇圧動作１サイクルにおける昇圧ブロックのコ
   ンデンサの充電時間が次段の昇圧ブロックのコンデンサ
   の充電時間と等しいかそれより大きくなるように前記昇
   圧手段を制御する制御手段とを有することを特徴とする
   昇圧システム。
2. 【請求項２】 電力供給を行う電源手段と、 コンデンサと複数のスイッチング素子とからなる昇圧ブ
   ロックを複数段有する昇圧手段と、 前記電源手段の電力を前記昇圧手段を介して蓄える蓄電
   手段と、 前記電源手段の出力で第１の昇圧ブロックのコンデンサ
   を充電し、第２の昇圧ブロック以降は各昇圧ブロックの
   コンデンサを前記電源手段と第１から前段までの昇圧ブ
   ロックのコンデンサを直列化した出力で充電し、前記昇
   圧手段の昇圧動作１サイクルにおける前記第１の昇圧ブ
   ロックのコンデンサの充電時間が該コンデンサの放電時
   間の合計と等しくなるように前記昇圧手段を制御する制
   御手段とを有することを特徴とする昇圧システム。
3. 【請求項３】 前記昇圧手段の昇圧動作１サイクルにお
   いて前記第１の昇圧ブロックのコンデンサの容量値と電
   源手段の内部抵抗値との積より該コンデンサの充電時間
   が小さくなるように設定したことを特徴とする請求項１
   または２に記載の昇圧システム。
4. 【請求項４】 前記制御手段は前記昇圧手段に含まれる
   いずれかのコンデンサあるいは前記蓄電手段を前記電源
   手段が常に充電するように前記昇圧手段を動作させるこ
   とを特徴とする請求項１または２に記載の昇圧システ
   ム。
5. 【請求項５】 前記制御手段は全ての昇圧ブロックのコ
   ンデンサを充電した後に全ての昇圧ブロックのコンデン
   サと前記電源手段とを直列化して昇圧出力することで前
   記昇圧手段に２のべき乗倍昇圧動作をさせるよう制御す
   ることを特徴とする請求項１または２に記載の昇圧シス
   テム。
6. 【請求項６】 前記制御手段は前記第１の昇圧ブロック
   のコンデンサを充電している間に前記第１の昇圧ブロッ
   ク以外の昇圧ブロックのコンデンサを直列化して昇圧出
   力することで前記昇圧手段に２のべき乗を除く偶数倍昇
   圧動作をさせるよう制御することを特徴とする請求項１
   または２に記載の昇圧システム。
7. 【請求項７】 前記制御手段は全ての昇圧ブロックのコ
   ンデンサを充電した後に第１の昇圧ブロックのコンデン
   サ以外の昇圧ブロックのコンデンサと前記電源手段とを
   直列化して昇圧出力することで前記昇圧手段に奇数倍昇
   圧動作をさせることを特徴とする請求項１または２に記
   載の昇圧システム。
8. 【請求項８】 前記昇圧手段の昇圧動作１サイクルにお
   いて前記昇圧手段の昇圧ブロックのそれぞれのコンデン
   サの全充電時間が該コンデンサの全放電時間と等しくな
   るように設定したことを特徴とする請求項５または７に
   記載の昇圧システム。
9. 【請求項９】 前記制御手段は昇圧手段の昇圧動作１サ
   イクルの半分の時間で前記第１の昇圧ブロックのコンデ
   ンサを充電するよう制御することを特徴とする請求項５
   または６に記載の昇圧システム。
10. 【請求項１０】 前記制御手段は前記昇圧手段の昇圧動
    作１サイクルの昇圧倍率分の１の時間で最終段の昇圧ブ
    ロックのコンデンサに充電するよう前記昇圧手段を制御
    することを特徴とする請求項５、６、または７に記載の
    昇圧システム。
11. 【請求項１１】 前記制御手段は前記昇圧手段の昇圧動
    作１サイクルの昇圧倍率分の１の時間で昇圧出力するよ
    う制御することを特徴とする請求項５または７に記載の
    昇圧システム。
12. 【請求項１２】 前記昇圧手段の昇圧倍率は３以上の整
    数であることを特徴とする請求項１または２に記載の昇
    圧システム。
13. 【請求項１３】 前記制御手段は第１の昇圧ブロックの
    コンデンサの充電時間と第２の昇圧ブロックのコンデン
    サの充電時間と昇圧出力する時間との比を １：１：１ に設定したことで前記昇圧手段が３倍昇圧動作を行うよ
    う制御することを特徴とする請求項２に記載の昇圧シス
    テム。
14. 【請求項１４】 前記制御手段は第１の昇圧ブロックの
    コンデンサの充電時間と第２の昇圧ブロックのコンデン
    サの充電時間と昇圧出力する時間との比を ２：１：１ に設定したことで前記昇圧手段が４倍昇圧動作を行うよ
    う制御することを特徴とする請求項２に記載の昇圧シス
    テム。
15. 【請求項１５】 前記制御手段は第１の昇圧ブロックの
    コンデンサの充電時間と第２の昇圧ブロックのコンデン
    サの充電時間と第３の昇圧ブロックのコンデンサの充電
    時間と昇圧出力する時間との比を ２：１：１：１ に設定したことで前記昇圧手段が５倍昇圧動作を行うよ
    う制御することを特徴とする請求項２に記載の昇圧シス
    テム。
16. 【請求項１６】 前記制御手段は第１の昇圧ブロックの
    コンデンサの充電時間と第２の昇圧ブロックのコンデン
    サの充電時間と第３の昇圧ブロックのコンデンサの充電
    時間と ３：２：１ に設定したことで前記昇圧手段が６倍昇圧動作を行うよ
    う制御することを特徴とする請求項２に記載の昇圧シス
    テム。
17. 【請求項１７】 前記制御手段は第１の昇圧ブロックの
    コンデンサの充電時間と第２の昇圧ブロックのコンデン
    サの充電時間と第３の昇圧ブロックのコンデンサの充電
    時間と昇圧出力する時間との比を ４：２：１：１ に設定したことで前記昇圧手段が８倍昇圧動作を行うよ
    う制御することを特徴とする請求項２に記載の昇圧シス
    テム。
18. 【請求項１８】 前記制御手段は第１の昇圧ブロックの
    コンデンサの充電時間と第２の昇圧ブロックのコンデン
    サの充電時間と第３の昇圧ブロックのコンデンサの充電
    時間と第４の昇圧ブロックのコンデンサの充電時間との
    比を ５：３：１：１ に設定したことで前記昇圧手段が１０倍昇圧動作を行う
    よう制御することを特徴とする請求項２に記載の昇圧シ
    ステム。
19. 【請求項１９】 前記制御手段は第１の昇圧ブロックの
    コンデンサの充電時間と第２の昇圧ブロックのコンデン
    サの充電時間と第３の昇圧ブロックのコンデンサの充電
    時間と第４の昇圧ブロックのコンデンサの充電時間と昇
    圧出力する時間との比を ８：４：２：１：１ に設定したことで前記昇圧手段が１６倍昇圧動作を行う
    よう制御することを特徴とする請求項２に記載の昇圧シ
    ステム。
20. 【請求項２０】 前記制御手段は循環信号を生成するリ
    ングカウンタを備え、 前記循環信号を生成する前記リングカウンタの出力信号
    をもとに前記昇圧手段の昇圧制御を行うことを特徴とす
    る請求項１または２に記載の昇圧システム。
21. 【請求項２１】 前記リングカウンタは前記発電手段が
    非発電状態の間は計数動作を停止することを特徴とする
    請求項２０に記載の昇圧システム。
22. 【請求項２２】 前記発電手段の発電状態を検知する発
    電検出手段を備えることを特徴とする請求項１または２
    に記載の昇圧システム。
23. 【請求項２３】 前記電源手段が、熱電発電素子である
    ことを特徴とする請求項１または２に記載の昇圧システ
    ム。