JPH08262161A

JPH08262161A - 昇圧回路を用いる電子時計とその駆動方法

Info

Publication number: JPH08262161A
Application number: JP6362795A
Authority: JP
Inventors: Akio Nakajima; 章夫中島
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1995-03-23
Filing date: 1995-03-23
Publication date: 1996-10-11

Abstract

(57)【要約】（修正有）【構成】外部エネルギーにより電気エネルギーを発生
する電源１と、順次に充放電を繰り返す少なくとも２つ
の昇圧回路を有する昇圧手段２と、基準電圧発生回路１
１と電圧比較回路１２とを有し基準電圧発生回路１１の
基準電圧と昇圧手段２の容量出力端子の電圧とを比較し
て昇圧手段２の充放電を制御する第１の電圧比較手段４
と、電源１に逆流防止ダイオードを介して接続する時計
出力手段６と、昇圧手段２の昇圧出力端子に接続する蓄
積手段３とを有することを特徴とする昇圧回路を用いる
電子時計とその駆動方法。【効果】少なくとも２つの昇圧回路を有する昇圧手段
の１つの昇圧回路を蓄積手段に順次接続することで、充
電時間を短縮し、内部抵抗が大きな電源でも効率良く電
力を充電することが可能な昇圧回路を有する電子時計を
提供することである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は外部エネルギーにより比
較的低い電圧の電気エネルギーを発生するエネルギー発
生手段を電源とし、その電源の電圧を昇圧する昇圧回路
を用いる電子時計とその駆動方法に関するものである。

【０００２】

【従来の技術】従来の電子時計に使われる昇圧の技術と
して、例えば、特開昭４８ー６０２２７号公報に開示さ
れた昇圧回路がある。図１０は特開昭４８ー６０２２７
号公報に記載の昇圧回路の構成を示す回路図である。図
１１は図１０に示す従来例の昇圧回路の各々の容量に電
荷を蓄積する様子を示す等価回路である。図１２は図１
０に示す従来例の昇圧回路の昇圧出力容量に電荷を蓄積
する様子を示す等価回路である。

【０００３】従来例の昇圧回路の構成を図１０を用いて
説明する。従来例の昇圧回路は電源Ｅと、スイッチ操作
回路１０１と、複数（図では３個）の昇圧容量Ｃと、昇
圧出力容量ＣＯと、昇圧容量Ｃと昇圧出力容量ＣＯとの
接続を切り替えるＮ型電界効果トランジスタ（以下ＮＦ
ＥＴと記載する）Ｓ１〜Ｓ１０と、ＮＦＥＴＳ１〜Ｓ１
０を制御するインバータＩ１とで構成し、ＲＬは負荷抵
抗である。

【０００４】次に図１０に示す従来例の昇圧回路の構成
の回路図と、図１１と図１２とに示す等価回路とを用い
て従来例の昇圧回路の動作を説明する。まず、スイッチ
操作回路１０１の出力信号Ｐ１を”ロウ”にして、ＮＦ
ＥＴＳ１〜Ｓ６を”オン”とし、ＮＦＥＴＳ７〜Ｓ１０
を”オフ”とし、図１１に示すように、３個の昇圧容量
Ｃを各々電源Ｅに並列に接続して電源電圧に等しくなる
まで充電する。

【０００５】次に、スイッチ操作回路１０１の出力信号
Ｐ１を”ハイ”にして、ＮＦＥＴＳ１〜Ｓ６を”オフ”
とし、ＮＦＥＴＳ７〜Ｓ１０を”オン”とし、図１２に
示すように、３個の昇圧容量Ｃと電源Ｅとを直列に接続
して昇圧出力容量ＣＯを充電する。以後出力信号Ｐ１を
切り替えることより、昇圧出力容量ＣＯに昇圧出力を得
るようにする昇圧回路である。

【０００６】

【発明が解決しようとする課題】しかしながら、従来例
の昇圧回路は、昇圧出力容量ＣＯに充電するときに複数
の昇圧容量Ｃに電源も直列に接続するが、昇圧出力容量
ＣＯの容量値が大きいため、内部抵抗の大きい電源では
充電の時定数が大きくなり、昇圧出力容量ＣＯの充電に
時間がかかり、また、電源の内部抵抗による抵抗損のた
め、昇圧出力容量に効率良く電力を取り出せないという
第１の課題がある。

【０００７】さらに、従来例の昇圧回路は、昇圧容量Ｃ
の充電電圧が電源Ｅの電圧と等しくなるまで充電をし続
けるため、容量Ｃに取り出し得る電力が少なくなり、充
電効率が低下するという第２の課題がある。

【０００８】上記の第２の課題について、図１３を用い
て詳しく説明する。グラフの横軸は時間軸であり、電源
Ｅの内部抵抗値をＲとし、昇圧容量の並列合成容量値を
Ｃとした時定数ＲＣを基準に目盛ってある。縦軸は電圧
および電力を表しており、容量Ｃを電源電圧Ｅでフル充
電したときの値を１に規格化して示してある。

【０００９】よく知られているように、電圧Ｅの電源に
電源の内部抵抗値Ｒと等しい値の負荷抵抗Ｒを接続した
ときに、回路としての整合がとれ、負荷に最大の電力が
取り出せる。このときの電力ＷｒはＷｒ＝（Ｅ²／４Ｒ）ｔと表せ、グラフ上の右上がりの直線Ｗｒとなる。

【００１０】抵抗Ｒの代わりに容量値Ｃの容量を接続す
ると、充電電流ＩｃはＩｃ＝（Ｅ／Ｒ）ｅｘｐ（−ｔ／ＲＣ）充電電圧ＶｃはＶｃ＝Ｅ（１−ｅｘｐ（−ｔ／ＲＣ））と表せ、グラフ上の一点鎖線Ｖｃとなる。また、容量に
蓄えられる電力ＷｃはＩｃとＶｃからＷｃ＝∫ＶｃＩｃｄｔ＝（Ｅ²Ｃ／２）（１−ｅｘｐ
（−ｔ／ＲＣ））と表せ、グラフ上の点線Ｗｃとなる。

【００１１】図１３のグラフに示すように、電源と負荷
をつないでからｔ＝２ＲＣ秒後には、電源と整合がとれ
た抵抗負荷ＲにはＷｒ＝Ｅ²Ｃ／２、初期電荷がない容
量値Ｃの容量にはこの値の約７５％の電力が取り出せ
る。このときの充電電圧Ｖｃはまだ電源電圧Ｅの約８６
％にしかならない。さらに２ＲＣ秒後には充電電圧Ｖｃ
は電源電圧の約９８％とほぼ電源電圧と等しくなるもの
の、取り出せる電力が抵抗負荷では２倍のＷｒ＝Ｅ²Ｃ
となるのに対して、容量負荷ＣではＷｃはほぼＥ²Ｃ／
２になるだけであり、充電効率は５０％程度になってし
まう。

【００１２】本発明の目的は、上記の課題を解決し、充
電時間を短縮し、内部抵抗が大きな電源でも効率良く電
力を充電することが可能な昇圧回路を有する電子時計を
提供することである。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の昇圧回路を用いる電子時計の構成は、下記
記載の構成とする。

【００１４】外部エネルギーにより電気エネルギーを発
生する電源と、順次に充放電を繰り返す少なくとも２つ
の昇圧回路を有する昇圧手段と、基準電圧発生回路と電
圧比較回路とを有し基準電圧発生回路の基準電圧と昇圧
手段の容量出力端子の電圧とを比較して昇圧手段の充放
電を制御する第１の電圧比較手段と、電源に逆流防止ダ
イオードを介して接続する時計出力手段と、昇圧手段の
昇圧出力端子に接続する蓄積手段とを有することを特徴
とする。

【００１５】また本発明の昇圧回路を用いる電子時計の
駆動方法は下記記載の方法とする。

【００１６】外部エネルギーにより電気エネルギーを発
生する電源と、少なくとも２つの昇圧回路を有する昇圧
手段と、基準電圧発生回路と電圧比較回路とを有する第
１の電圧比較手段と、電源に逆流防止ダイオードを介し
て接続する時計出力手段と、昇圧手段の昇圧出力端子に
接続する蓄積手段とを有し、昇圧手段の１つの昇圧回路
を蓄積手段への放電に用い、その他の昇圧回路は内部の
容量を電源に並列にして充電し、時計出力手段のサンプ
ル信号出力端子の信号で充電中の昇圧回路の容量の電圧
を第１の電圧比較手段の基準電圧発生回路の基準電圧と
電圧比較回路で比較し、容量の電圧が基準電圧以上にな
る昇圧回路から順次蓄積手段に放電することを特徴とす
る。

【００１７】また、外部エネルギーにより電気エネルギ
ーを発生する電源と、少なくとも２つの昇圧回路を有す
る昇圧手段と、基準電圧発生回路と電圧比較回路とを有
する第１の電圧比較手段と、電源に逆流防止ダイオード
を介して接続する時計出力手段と、昇圧手段の昇圧出力
端子に接続する蓄積手段とを有し、昇圧手段の１つの昇
圧回路を蓄積手段への放電に用い、その他の昇圧回路は
内部の容量を電源に並列にして充電し、時計出力手段の
サンプル信号出力端子の信号で充電中の昇圧回路の容量
の電圧を、容量の充電特性の変極点の近傍を第１の電圧
比較手段の基準電圧発生回路の基準電圧とする電圧比較
回路で比較し、容量の電圧が基準電圧以上になる昇圧回
路から順次蓄積手段に放電することを特徴とする。

【００１８】さらに、外部エネルギーにより電気エネル
ギーを発生する電源と、順次に充放電を繰り返す少なく
とも２つの昇圧回路を有する昇圧手段と、基準電圧発生
回路と電圧比較回路とを有し基準電圧発生回路の基準電
圧と昇圧手段の容量出力端子の電圧とを比較して昇圧手
段の充放電を制御する第１の電圧比較手段と、電源に逆
流防止ダイオードを介して接続する時計出力手段と、昇
圧手段の昇圧出力端子に接続する蓄積手段とを有し、蓄
積手段への充電時には逆流防止ダイオードを逆バイアス
にし、電源の内部抵抗の影響を排除して充電することを
特徴とする。

【００１９】

【作用】少なくとも２つの昇圧回路を有する昇圧手段の
内１つの昇圧回路は蓄積手段を充電するために接続し、
その充電電圧により逆流防止ダイオードを逆バイアスに
し、蓄積手段を電源から分離し、電源の内部抵抗の影響
がなくすことで、抵抗値の減少と共に時定数も小さくな
り、昇圧回路の充電電圧を蓄積手段に速やかに充電する
ことができる。

【００２０】さらに、昇圧手段の１つの昇圧回路を蓄積
手段への放電に用い、その他の昇圧回路は内部の容量を
電源に並列にして充電し、時計出力手段のサンプル信号
出力端子の信号で充電中の昇圧回路の容量の電圧を第１
の電圧比較手段の基準電圧発生回路の基準電圧と電圧比
較回路で比較し、容量の電圧が基準電圧以上になる昇圧
回路から順次蓄積手段に放電することで、蓄積手段に常
に充電を行うことが可能である。

【００２１】さらに、昇圧手段の１つの昇圧回路を蓄積
手段への放電に用い、その他の昇圧回路は内部の容量を
電源に並列にして充電し、時計出力手段のサンプル信号
出力端子の信号で充電中の昇圧回路の容量の電圧を、容
量の充電特性の変極点の近傍を第１の電圧比較手段の基
準電圧発生回路の基準電圧とする電圧比較回路で比較
し、容量の電圧が基準電圧以上になる昇圧回路から順次
蓄積手段に放電することで効率の良い充放電が可能であ
る。

【００２２】

【実施例】以下、本発明による実施例を図を用いて説明
する。図１は本発明の実施例における電子時計の回路構
成を示すブロック図である。

【００２３】まず、本発明の実施例における電子時計の
構成を図１を用いて説明する。本発明の実施例における
電子時計は、電源１と昇圧手段２と蓄積手段３と第１の
電圧比較手段４と第２の電圧比較手段５と時計出力手段
６とスイッチ手段７と逆流防止手段８とで構成してい
る。

【００２４】電源１の高電位側はグランドであり、昇圧
手段２と蓄積手段３と第１の電圧比較手段４と第２の電
圧比較手段５と時計出力手段６とのグランド端子に接続
し、電源１の低電位側は電源電圧であり、昇圧手段２の
ロジック電源端子と、第１の電圧比較手段４の基準電源
端子と、逆流防止ダイオード８のカソード端子に接続し
ている。

【００２５】また、逆流防止ダイオード８のアノード端
子は、第１の電圧比較手段４と第２の電圧比較手段５と
時計出力手段６とのロジック電源端子と、第２の電圧比
較手段５の第１の制御端子と、スイッチ手段７の一方の
端子とに接続している。

【００２６】また、昇圧手段２の昇圧出力端子は、蓄積
手段３の電源端子と、第２の電圧比較手段５の第２の制
御端子と、スイッチ手段７の他方の端子とに接続してい
る。

【００２７】また、昇圧手段２の第１の容量出力端子
は、第１の電圧比較手段４の第１の比較端子に接続し、
昇圧手段２の第２の容量出力端子は、第１の電圧比較手
段４の第２の比較端子に接続している。

【００２８】また、第１の電圧比較手段４の切換信号出
力端子は、昇圧手段２の切換端子に接続し、第２の電圧
比較手段５の出力端子は、スイッチ手段７の制御端子に
接続している。

【００２９】さらに、時計出力手段６のサンプル信号出
力端子は、昇圧手段２のパルス端子と第１の電圧比較手
段４のイネーブル端子とに接続し、時計出力手段６のパ
ワーオンリセット出力端子は第１の電圧比較手段４のリ
セット入力端子に接続している。

【００３０】電源１はゼーベック効果の原理に従って発
電する熱電式発電器であり、図示してないが、Ｐ型半導
体材料とＮ型半導体材料とを直列に接続する素子対を多
数個組み合わせたモジュールである。

【００３１】熱電式発電器は一方を熱極、他方を冷極と
して温度差を与えることによって発電し、腕時計用の電
源として使うには、例えば、腕時計内部で人間の皮膚に
接する裏側を熱極、大気に接する表側を冷極となるよう
に構成する。

【００３２】次に、各ブロックの回路構成について図を
用いて説明する。図２は本発明の実施例における電源と
昇圧手段との内部構成を示す回路図である。

【００３３】図２に示す電源１は熱電素子対を多数個組
み合わせた熱電式発電器であり、等価的に電圧源２０と
内部抵抗２１とで表し、図１に示す時計出力手段６を起
動させるに必要な１〜２ボルト程度の開放電圧を得るた
めに、数千個の熱電素子対を用い、内部抵抗２１が数十
キロオーム以上になる電源である。

【００３４】図２に示す電源１の内部抵抗２１は、電圧
源２０に対して高電位側に接地しているが、これは等価
的に表しただけであり、電圧源２０の内部に等分に分布
していると考えるのが一般的である。

【００３５】また、図２に示す昇圧手段は、第１の昇圧
回路１５と第２の昇圧回路１６と制御回路１７とで構成
している。

【００３６】図２に示す第１の昇圧回路１５は、第１の
容量２２と第２の容量２３と第１のＮチャネルＭＯＳト
ランジスタ（以下Ｎ−ＭＯＳＴと記載する）２６と第２
のＮ−ＭＯＳＴ２７と第３のＮ−ＭＯＳＴ２８と第４の
Ｎ−ＭＯＳＴ３５とＰチャネルＭＯＳトランジスタ（以
下Ｐ−ＭＯＳＴと記載する）２９とで構成している。

【００３７】また、図２に示す第２の昇圧回路１６は、
第１の昇圧回路１５と同じ回路構成であり、第１の容量
出力端子が第２の容量出力端子に変わるだけであるの
で、第２の昇圧回路１６の回路構成の説明は省略する。

【００３８】また、図２に示す制御回路１７は、第１の
２入力ＡＮＤ回路３６とインバータ３７と第２の２入力
ＡＮＤ回路３８とで構成している。

【００３９】次に、それぞれの回路の構成要素の接続状
態について説明する。

【００４０】第１の２入力ＡＮＤ回路３６の一方の入力
端子は、第２の２入力ＡＮＤ回路３８の一方の入力端子
とパルス端子とに接続し、パルス端子は図１に示す時計
出力手段６のサンプル信号出力端子に接続している。

【００４１】第１の２入力ＡＮＤ回路３６の他方の入力
端子は、インバータ３７の入力端子と、第２の昇圧回路
１６を構成する第３のＮ−ＭＯＳＴ２８と第４のＮ−Ｍ
ＯＳＴ３５とＰ−ＭＯＳＴ２９との制御端子と切換端子
とに接続し、切換端子は図１の第１の電圧比較手段４の
切換信号出力端子に接続している。

【００４２】第１の２入力ＡＮＤ回路３６の出力端子
は、第１の昇圧回路１５を構成する第１のＮ−ＭＯＳＴ
２６と第２のＮ−ＭＯＳＴ２７との制御端子に接続して
いる。

【００４３】インバータ３７の出力端子は、第２の２入
力ＡＮＤ回路３８の他方の入力端子と第１の昇圧回路１
５を構成する第３のＮ−ＭＯＳＴ２８と第４のＮ−ＭＯ
ＳＴ３５とＰ−ＭＯＳＴ２９との制御端子とに接続して
いる。

【００４４】第２の２入力ＡＮＤ回路３８の出力端子
は、第２の昇圧回路１６を構成する第１のＮ−ＭＯＳＴ
２６と第２のＮ−ＭＯＳＴ２７との制御端子に接続して
いる。

【００４５】電源１の高電位側はグランドであり、第１
の昇圧回路１５と第２の昇圧回路１６とを構成する第１
の容量２２の一方の端子とＰ−ＭＯＳＴ２９の一方の端
子とに接続し、電源１の低電位側は電源電圧であり、第
１の昇圧回路１５と第２の昇圧回路１６とを構成する第
１のＮ−ＭＯＳＴ２６と第２のＮ−ＭＯＳＴ２７と一方
の端子とに接続している。

【００４６】第１の昇圧回路１５と第２の昇圧回路１６
とを構成する第１の容量２２の他方の端子は、第１のＮ
−ＭＯＳＴ２６の他方の端子と第３のＮ−ＭＯＳＴ２８
の一方の端子とに接続している。

【００４７】また、第１の昇圧回路１５を構成する第１
の容量２２の他方の端子は、第１の容量出力端子に接続
し、第１の容量出力端子は図１に示す第１の電圧比較手
段４の第１の比較端子に接続している。

【００４８】また、第２の昇圧回路１６とを構成する第
１の容量２２の他方の端子は、第２の容量出力端子に接
続し、第２の容量出力端子は図１に示す第１の電圧比較
手段４の第２の比較端子に接続している。

【００４９】第１の昇圧回路１５と第２の昇圧回路１６
とを構成するＰ−ＭＯＳＴ２９の他方の端子は、第３の
Ｎ−ＭＯＳＴ２８の他方の端子と第２の容量２３の一方
の端子とに接続している。

【００５０】第１の昇圧回路１５と第２の昇圧回路１６
とを構成する第２の容量２３の他方の端子は、第２のＮ
−ＭＯＳＴ２７の他方の端子と第４のＮ−ＭＯＳＴ３５
の一方の端子とに接続している。

【００５１】第１の昇圧回路１５と第２の昇圧回路１６
とを構成する第４のＮ−ＭＯＳＴ３５の他方の端子は昇
圧出力端子にぞれぞれ接続している。

【００５２】図７は本発明の実施例における第１の電圧
比較手段の内部構成を示す回路図である。

【００５３】図７に示す第１の電圧比較手段は、第１の
抵抗４５と第２の抵抗４６とＰ−ＭＯＳＴ４７とで構成
する基準電圧発生回路１１と、第１の比較器４０と第２
の比較器４１とバッファ４２とインバータ４３とセット
・リセット・フリップフロップ（以下ＳＲ−ＦＦと記載
する）４４と２入力ＮＡＮＤ回路４９とで構成する電圧
比較回路１２とで構成している。

【００５４】次に、図７に示す基準電圧発生回路１１と
電圧比較回路１２との各構成要素の接続状態について説
明する。

【００５５】まず、基準電圧発生回路１１を構成するＰ
−ＭＯＳＴ４７の一方の端子と電圧比較回路１２のグラ
ンド端子とは、図１に示す電源１の高電位側に接続し、
Ｐ−ＭＯＳＴ４７の他方の端子は、第１の抵抗４５の一
方の端子に接続している。

【００５６】第１の抵抗４５の他方の端子は、第２の抵
抗４６の一方の端子と、電圧比較回路１２を構成する第
１の比較器４０と第２の比較器４１との反転入力端子に
接続し、第２の抵抗４６の他方の端子は基準電源端子に
接続し、基準電源端子は図１に示す電源１の低電位側に
接続し、Ｐ−ＭＯＳＴ４７の制御端子はイネーブル端子
に接続し、イネーブル端子は図１に示す時計出力手段６
のサンプル信号出力端子に接続している。

【００５７】第１の比較器４０の非反転入力端子は第２
の比較端子に接続し、第２の比較端子は図２に示す第２
の昇圧回路１６の第２の容量出力端子に接続し、第２の
比較器４１の非反転入力端子は第１の比較端子に接続
し、第１の比較端子は図２に示す第１の昇圧回路１５の
第１の容量出力端子に接続している。

【００５８】第１の比較器４０の出力端子はバッファ４
２のを介して２入力ＮＡＮＤ回路４９の一方の入力端子
に接続し、２入力ＮＡＮＤ回路４９の他方の入力端子は
リセット入力端子に接続し、リセット入力端子は図１に
示す時計出力手段６のパワーオンリセット出力端子に接
続している。

【００５９】また、２入力ＮＡＮＤ回路４９の出力端子
はＳＲ−ＦＦ４４のセット端子に接続し、第２の比較器
４１の出力端子はインバータ４３のを介してＳＲ−ＦＦ
４４のリセット端子に接続している。

【００６０】ＳＲ−ＦＦ４４の出力端子は切換信号出力
端子に接続し、切換信号出力端子は図１および図２に示
す昇圧手段２の切換端子に接続している。

【００６１】また、電圧比較回路１２のロジック電源端
子は、図１に示す逆流防止ダイオード８のアノード端子
に接続している。

【００６２】また、基準電圧発生回路１１の基準電圧
は、Ｐ−ＭＯＳＴ４７のオン抵抗と第１の抵抗４５との
抵抗値の合計と第２の抵抗４６との抵抗値とによって決
定している。

【００６３】しかし、Ｐ−ＭＯＳＴ４７のオン抵抗の温
度特性が第１の抵抗４５と第２の抵抗４６との温度特性
にほぼ等しいときには基準電圧は安定しているが、温度
特性が異なるときには、Ｐ−ＭＯＳＴ４７のオン抵抗は
第１の抵抗４５と第２の抵抗４６との抵抗値に対して充
分小さな抵抗値にする必要がある。

【００６４】図８は本発明の実施例における蓄積手段と
第２の電圧比較手段と時計出力手段との内部構成を示す
回路図である。

【００６５】図８に示す蓄積手段３は一般的な充電用の
容量５２であり、第２の電圧比較手段５は比較器５３と
インバータ５４とで構成し、時計出力手段６は時計シス
テム５１と時計システム５１の電源を安定するための容
量５０とで構成し、スイッチ手段７はＮ−ＭＯＳＴ５５
で構成している。

【００６６】図８に示す時計システム５１の内部構成は
図示していないが、水晶発振回路、分周回路、波形生成
回路、駆動回路、電気機械変換器、輪列、表示等からな
る一般的な水晶腕時計である。

【００６７】次に、図８に示す蓄積手段３と第２の電圧
比較手段５と時計出力手段６との接続状態について説明
する。

【００６８】蓄積手段３を構成する容量５２の一方の端
子と、第２の電圧比較手段５のグランド端子と、時計出
力手段６を構成する容量５０の一方の端子と、時計出力
手段６を構成する時計システム５１のグランド端子とは
図１に示す電源１の高電位側に接続している。

【００６９】また、蓄積手段３を構成する容量５２の他
方の端子と、第２の電圧比較手段５を構成する比較器５
３の非反転入力端子と、スイッチ手段７を構成するＮ−
ＭＯＳＴ５５の他方の端子とは、図１および図２に示す
昇圧手段２の昇圧出力端子に接続している。

【００７０】また、スイッチ手段７を構成するＮ−ＭＯ
ＳＴ５５の一方の端子と、第２の電圧比較手段５のロジ
ック電源端子と、第２の電圧比較手段５を構成する比較
器５３の反転入力端子と、時計出力手段６を構成する容
量５０の他方の端子と、時計出力手段６を構成する時計
システム５１のロジック電源端子とは、図１に示す逆流
防止ダイオード８のアノード端子に接続している。

【００７１】また、第２の電圧比較手段５を構成する比
較器５３の出力端子はインバータ５４を介してスイッチ
手段７を構成するＮ−ＭＯＳＴ５５の制御端子に接続し
ている。

【００７２】図３は本発明の実施例における第２の昇圧
回路の充電電圧を蓄積手段に充電する様子を示す動作説
明図であり、図４は本発明の実施例における第１の昇圧
回路の第１の容量の電圧をサンプリングしている様子を
示す動作説明図である。

【００７３】図５は本発明の実施例における第１の昇圧
回路の充電電圧を蓄積手段に充電する様子を示す動作説
明図であり、図６は本発明の実施例における第２の昇圧
回路の第１の容量の電圧をサンプリングしている様子を
示す動作説明図である。

【００７４】図９は本発明の実施例における第１の電圧
比較手段の出力波形を示す波形図であり、図１３は本発
明の実施例における電源の内部抵抗値に等しい抵抗負荷
を接続したときと容量負荷を接続したときとの発生電力
を比較するグラフである。

【００７５】まず、図１３のグラフを用いて図２に示す
第１の昇圧回路と第２の昇圧回路とを構成する第１の容
量２２と第２の容量２３との充電の様子を説明する。

【００７６】図２に示す第１の昇圧回路１５と第２の昇
圧回路１６とを構成する第１の容量２２と第２の容量２
３との並列合成容量をＣとした時定数ＲＣを基準に横軸
を目盛り、縦軸は電圧および電力を表し、容量Ｃを電源
電圧Ｅでフル充電したときの値を１に規格化してある。

【００７７】よく知られているように、電圧Ｅの電源に
電源の内部抵抗値Ｒと等しい値の負荷抵抗Ｒを接続した
ときに、回路としての整合がとれ、負荷に最大の電力が
取り出せる。このときの電力ＷｒはＷｒ＝（Ｅ²／Ｒ）ｔと表せ、グラフ上の右上がりの直線Ｗｒとなる。

【００７８】抵抗Ｒの代わりに容量値Ｃの容量を接続す
ると、充電電流ＩｃはＩｃ＝（Ｅ／Ｒ）ｅｘｐ（−ｔ／ＲＣ）充電電圧ＶｃはＶｃ＝Ｅ（１−ｅｘｐ（−ｔ／ＲＣ））と表せ、グラフ上の一点鎖線Ｖｃとなる。また、容量に
蓄えられる電力ＷｃはＩｃとＶｃからＷｃ＝∫ＶｃＩｃｄｔ＝（Ｅ²Ｃ／２）（１−ｅｘｐ
（−ｔ／ＲＣ））と表せ、グラフ上の点線Ｗｃとなる。

【００７９】電源と負荷とをつないでからｔ＝２ＲＣ秒
後には、電源と整合がとれた抵抗負荷ＲにはＷｒ＝Ｅ²
Ｃ／２、初期電荷がない容量値Ｃの容量にはＷｒの約７
５％の電力が取り出せる。されに２ＲＣ秒後には抵抗負
荷Ｒは２倍のＷｒ＝Ｅ²Ｃとなるが、容量負荷ＣのＷｃ
はＥ²Ｃ／２に近づくだけであり、抵抗負荷に比較して
５０％程度の電力しか取り出せない。

【００８０】したがって、複数の容量を用いて、充電時
間をｔ＝２ＲＣ以下にとり、充電した容量の電力を蓄電
手段に移している間に他の容量に充電する方式とすれ
ば、７５％程度の効率で電力を取り出し得ることにな
る。

【００８１】また、容量の電力曲線Ｗｃはｔ≒０．７Ｒ
Ｃのとき変極点Ｍをもち、この点では直線Ｗｒとほぼ同
じ勾配になり、この付近を中心にして充電放電を繰り返
せば、さらに効率よく電力を取り出すことが可能であ
る。

【００８２】例えば、容量に初期電荷を与えておき、電
位Ｅ２から充電を開始し、電位Ｅ１で終了すると、この
間の抵抗負荷の電力の増加量ΔＷｒと容量負荷での電力
の増加量ΔＷｃはほぼ等しくなり、電源と整合した抵抗
負荷とほぼ同じ電力を取り出すことができる。

【００８３】次に、本発明の実施例における昇圧回路を
有する電子時計の動作を図を用いて説明する。

【００８４】まず、電源１の熱電式発電器の熱極と冷極
とに温度差が発生すると電圧が発生し、昇圧手段２と逆
流防止ダイオード８のカソード端子と第１の電圧比較手
段４の基準電源端子とに負の１〜２ボルト程度の電圧を
供給する。

【００８５】電圧発生直前の逆流防止ダイオード８のア
ノード端子は、ほぼ電源１の高電位側（グランド電位）
となっているが、逆流防止ダイオード８のカソード端子
に負の１〜２ボルト程度の電圧が発生するとアノード端
子もカソード端子とほぼ等しい電圧が発生する。

【００８６】逆流防止ダイオード８のアノード端子にカ
ソード端子とほぼ等しい電圧が発生すると、第１の電圧
比較手段４と第２の電圧比較手段５と時計出力手段６と
のロジック電源端子と第２の電圧比較手段５を構成する
比較器５３の反転入力端子とに負の１〜２ボルト程度の
電圧を供給する。

【００８７】この時、昇圧手段２は動作しておらず、昇
圧手段２の昇圧出力端子に接続する蓄積手段３の容量５
２の他方の端子と第２の電圧比較手段５を構成する比較
器５３の非反転入力端子とスイッチ手段７の他方の端子
との電圧は、ほぼ電源１の高電位側（グランド電位）に
なっており、比較器５３の出力端子は”ハイ”、またイ
ンバータ５４の出力端子は”ロウ”を出力し、スイッチ
手段７のＮ−ＭＯＳＴ５５を”オフ”にする。

【００８８】また、時計出力手段６のロジック電源端子
が負の１〜２ボルト程度の電圧となることで、時計シス
テム５１が動作を開始する。そのとき、時計システム５
１は電源発生直後パワーオンリセット端子に”ロウ”の
信号を出力し、サンプル信号出力端子は”ハイ”の信号
を出力する。

【００８９】電源発生直後、図７の第１の電圧比較手段
を構成する基準電圧発生回路１１のＰ−ＭＯＳＴ４７の
制御端子には、イネーブル入力端子に”ハイ”の信号が
印加されるためＰ−ＭＯＳＴ４７は”オフ”し、基準電
圧発生回路１１の基準電圧は、電圧比較回路１２の第１
の比較器４０と第２の比較器４１との反転入力端子に負
の１〜２ボルトの電源電圧を出力する。

【００９０】また、電源発生直後、図２に示す第１の昇
圧回路１５と第２の昇圧回路１６とを構成する第１の容
量出力端子と第２の容量出力端子とは、ほぼ電源１の高
電位側（グランド電位）となっているので、図７に示す
電圧比較回路１２の第１の比較器４０と第２の比較器４
１との非反転入力端子は”ハイ”となり、電圧比較回路
１２の第１の比較器４０と第２の比較器４１との出力端
子は”ハイ”となっている。

【００９１】したがって、図７に示すインバータ４３の
出力端子は”ロウ”の信号をＳＲ−ＦＦ４４のリセット
端子に出力し、またバッファ４２の出力端子である２入
力ＮＡＮＤ回路４９の一方の入力端子は”ハイ”となっ
ている。

【００９２】さらに、２入力ＮＡＮＤ回路４９の他方の
入力端子に接続するリセット入力端子は、時計出力手段
６のパワーオンリセット出力端子の信号が”ロウ”とな
り、２入力ＮＡＮＤ回路４９の出力端子はパワーオンリ
セット出力端子の信号が”ロウ”の間”ハイ”の信号を
ＳＲ−ＦＦ４４のセット端子に出力することで、ＳＲ−
ＦＦ４４の出力端子は”ハイの信号を出力して、初期状
態が決定される。

【００９３】次に、図２〜図７を用いて昇圧手段２と第
１の電圧比較手段４との詳細な動作説明をする。図２に
示す制御回路１７のパルス端子と切換端子とは、初期状
態の設定により”ハイ”になっており、第１の昇圧回路
１５を構成する第１のＮ−ＭＯＳＴ２６と第２のＮ−Ｍ
ＯＳＴ２７とを”オン”にする。

【００９４】また、第１の昇圧回路１５を構成する第３
のＮ−ＭＯＳＴ２８と第４のＮ−ＭＯＳＴ２３５とを”
オフ”にして、Ｐ−ＭＯＳＴ２９を”オン”にする。

【００９５】また、第２の昇圧回路１６を構成する第１
のＮ−ＭＯＳＴ２６と第２のＮ−ＭＯＳＴ２７とを”オ
フ”にし、第２の昇圧回路１６を構成する第３のＮ−Ｍ
ＯＳＴ２８と第４のＮ−ＭＯＳＴ２３５とを”オン”に
して、Ｐ−ＭＯＳＴ２９を”オフ”にする。

【００９６】以上の状態を示す図は、図３に示すように
第１の昇圧回路１５を構成する第１の容量２２と第２の
容量２３とは電源１に並列に接続し充電を行っている状
態であり、第２の昇圧回路１６を構成する第１の容量２
２と第２の容量２３とは直列に接続し第２の容量２３の
他方の端子は図８に示す蓄積手段３の容量５２の他方の
端子に接続し、容量５２に電荷を蓄積する状態になって
いる。

【００９７】図７に示すイネーブル端子は”ハイ”のま
まで、基準電圧発生回路１１の基準電圧は”ロウ”のま
まであることにより、第１の比較器４０と第２の比較器
４１との非反転入力端子の電圧レベルが多少変化した
り、リセット端子が”ロウ”から”ハイ”に換わってい
てもＳＲ−ＦＦ４４の出力端子は”ハイ”を維持してい
る。

【００９８】次に、時計出力手段６のサンプル信号出力
端子はサンプリングのための”ロウ”のパルスを出力す
ると、図２に示すパルス端子と図７に示すイネーブル端
子とが”ロウ”となる。

【００９９】図２に示す制御回路１７の切換端子は”ハ
イ”であり、パルス端子は”ロウ”になることで、第１
の昇圧回路１５を構成する第１のＮ−ＭＯＳＴ２６と第
２のＮ−ＭＯＳＴ２７と第３のＮ−ＭＯＳＴ２８と第４
のＮ−ＭＯＳＴ２３５とは”オフ”になり、第１の昇圧
回路１５を構成するＰ−ＭＯＳＴ２９は”オン”にな
る。

【０１００】また、第２の昇圧回路１６を構成する第１
のＮ−ＭＯＳＴ２６と第２のＮ−ＭＯＳＴ２７とは”オ
フ”し、第２の昇圧回路１６を構成する第３のＮ−ＭＯ
ＳＴ２８と第４のＮ−ＭＯＳＴ２３５とは”オン”にな
り、第２の昇圧回路１６を構成するＰ−ＭＯＳＴ２９
は”オフ”になり、第１の昇圧回路１５を構成する第１
の容量２２の電圧をサンプリングする。

【０１０１】以上のサンプリング状態を示す図は、図４
に示すように第１の昇圧回路１５を構成する第１の容量
２２と第２の容量２３とは電源１の低電位側から分離さ
れ充電を中断した状態になり、第２の昇圧回路１６を構
成する第１の容量２２と第２の容量２３とは直列に接続
し、第２の容量２３の他方の端子は図８に示す蓄積手段
３の容量５２の他方の端子に接続し、容量５２に電荷を
蓄積する状態になっている。

【０１０２】そのとき、図７に示すイネーブル端子は”
ロウ”となり、基準電圧発生回路１１のＰ−ＭＯＳＴ４
７は”オン”し、設定してある基準電圧は第１の比較器
４０と第２の比較器４１との反転入力端子に入力し、第
１の比較器４０と第２の比較器４１との非反転入力端子
に入力する第１の比較端子と第２の比較端子との電圧レ
ベルを比較する。

【０１０３】この時、第１の比較器４０の非反転入力は
ほぼグランドレベルになっており、第１の比較器４０の
反転入力端子に入力する基準電圧発生回路１１の基準電
圧より高いため、第１の比較器４０の出力端子は”ハ
イ”を出力し、ＳＲ−ＦＦ４４のセット端子を”ロウ”
にする。

【０１０４】また、第２の比較器４１の非反転入力端子
は図４に示す第１の昇圧回路１５を構成する第１の容量
２２の充電電圧を入力し、第２の比較器４１の反転入力
端子に入力する基準電圧発生回路１１の基準電圧と比較
して、基準電圧より低い充電電圧のときに、第２の比較
器４１の出力端子は”ロウ”を出力し、ＳＲ−ＦＦ４４
のリセット端子を”ハイ”にして、ＳＲ−ＦＦ４４の出
力端子である切換信号出力端子を”ロウ”にする。

【０１０５】切換信号出力端子を”ロウ”になると、図
２に示す制御回路１７の切換端子は、”ロウ”になり、
パルス端子が”ハイ”のときは、第１の昇圧回路１５を
構成する第１のＮ−ＭＯＳＴ２６と第２のＮ−ＭＯＳＴ
２７とを”オフ”にする。

【０１０６】また、第１の昇圧回路１５を構成する第３
のＮ−ＭＯＳＴ２８と第４のＮ−ＭＯＳＴ２３５とを”
オン”にして、Ｐ−ＭＯＳＴ２９を”オフ”にする。

【０１０７】また、第２の昇圧回路１６を構成する第１
のＮ−ＭＯＳＴ２６と第２のＮ−ＭＯＳＴ２７とを”オ
ンにし、第２の昇圧回路１６を構成する第３のＮ−ＭＯ
ＳＴ２８と第４のＮ−ＭＯＳＴ２３５とを”オフ”にし
て、Ｐ−ＭＯＳＴ２９を”オン”にする。

【０１０８】以上の状態を示す図は、図５に示すように
第２の昇圧回路１６を構成する第１の容量２２と第２の
容量２３とは電源１に並列に接続し充電を行っている状
態であり、第１の昇圧回路１５を構成する第１の容量２
２と第２の容量２３とは直列に接続し第２の容量２３の
他方の端子は図８に示す蓄積手段３の容量５２の他方の
端子に接続し、容量５２に電荷を蓄積する状態になって
いる。

【０１０９】この時、図７に示すイネーブル端子は”ハ
イ”のままで、基準電圧発生回路１１の基準電圧は”ロ
ウ”のままであることにより、第１の比較器４０と第２
の比較器４１との非反転入力端子の電圧レベルが多少変
化してもＳＲ−ＦＦ４４の出力端子は”ロウ”を維持し
ている。

【０１１０】次に、時計出力手段６のサンプル信号出力
端子はサンプリングのための”ロウ”のパルスを出力す
ると、図２に示すパルス端子と図７に示すイネーブル端
子とが”ロウ”となる。

【０１１１】図２に示す制御回路１７の切換端子は”ロ
ウ”であり、パルス端子は”ロウ”になることで、第２
の昇圧回路１６を構成する第１のＮ−ＭＯＳＴ２６と第
２のＮ−ＭＯＳＴ２７と第３のＮ−ＭＯＳＴ２８と第４
のＮ−ＭＯＳＴ２３５とは”オフ”になり、第１の昇圧
回路１５を構成するＰ−ＭＯＳＴ２９は”オン”にな
る。

【０１１２】また、第１の昇圧回路１５を構成する第１
のＮ−ＭＯＳＴ２６と第２のＮ−ＭＯＳＴ２７とは”オ
フ”し、第２の昇圧回路１６を構成する第３のＮ−ＭＯ
ＳＴ２８と第４のＮ−ＭＯＳＴ２３５とは”オン”にな
り、第２の昇圧回路１６を構成するＰ−ＭＯＳＴ２９
は”オフ”になり、第２の昇圧回路１６を構成する第１
の容量２２の電圧をサンプリングする。

【０１１３】以上のサンプリング状態を示す図は、図６
に示すように第２の昇圧回路１６を構成する第１の容量
２２と第２の容量２３とは電源１の低電位側から分離さ
れ充電を中断した状態になり、第１の昇圧回路１５を構
成する第１の容量２２と第２の容量２３とは直列に接続
し、第２の容量２３の他方の端子は図８に示す蓄積手段
３の容量５２の他方の端子に接続し、容量５２に電荷を
蓄積する状態になっている。

【０１１４】そのとき、図７に示すイネーブル端子は”
ロウ”となり、基準電圧発生回路１１のＰ−ＭＯＳＴ４
７は”オン”し、設定してある基準電圧は第１の比較器
４０と第２の比較器４１との反転入力端子に入力し、第
１の比較器４０と第２の比較器４１との非反転入力端子
に入力する第１の比較端子と第２の比較端子との電圧レ
ベルを比較する。

【０１１５】この時、第２の比較器４１の非反転入力
は、第２の比較器４１の反転入力端子に入力する基準電
圧発生回路１１の基準電圧より高いため、第２の比較器
４１の出力端子は”ハイ”を出力し、ＳＲ−ＦＦ４４の
リセット端子を”ロウ”にする。

【０１１６】また、第１の比較器４０の非反転入力端子
は図６に示す第２の昇圧回路１６を構成する第１の容量
２２の充電電圧を入力し、第１の比較器４０の反転入力
端子に入力する基準電圧発生回路１１の基準電圧と比較
して、基準電圧より低い充電電圧のときに、第１の比較
器４０の出力端子は”ロウ”を出力し、ＳＲ−ＦＦ４４
のセット端子を”ハイ”にして、ＳＲ−ＦＦ４４の出力
端子である切換信号出力端子を”ハイ”にする。

【０１１７】以上のように、図２に示す第１の昇圧回路
１５と第２の昇圧回路１６とを構成する第１の容量２２
の充電電圧を図７に示す第１の電圧比較手段４で検出し
て、第１の昇圧回路１５と第２の昇圧回路１６とを交互
に充電と放電とを繰り返し、図８に示す蓄積手段３の容
量５２の充電電圧をほぼ一定に保つようにする。

【０１１８】また、図８に示す第２の電圧比較手段５を
構成する比較器５３の非反転入力端子は、図２に示す昇
圧手段２の昇圧出力端子が接続し、昇圧電圧が第２の電
圧比較手段５の比較器５３の反転入力端子の電圧より低
くなると、スイッチ手段７のＮ−ＭＯＳＴ５５を”オ
ン”にする。

【０１１９】このことにより、蓄積手段３に充電された
充電電圧が時計出力手段６に供給され、時計出力手段６
を構成する時計システム５１を駆動することが可能とな
る。

【０１２０】蓄積手段３がさらに充電されると、逆流防
止ダイオード８は逆バイアスされてカットオフし、時計
出力手段６と電源１の低電位側である電源電圧とは電気
的に分離し、時計出力手段６の駆動エネルギーはすべて
蓄積手段３から供給されることになる。

【０１２１】図９の（ａ）は図７に示す第１の電圧比較
手段４の信号の波形を示し、図９の（ｂ）は図２に示す
第１の容量出力端子である図７に示す第１の電圧比較手
段４の第１の比較端子の波形を示し、図９の（ｃ）は図
２に示す第２の容量出力端子である図７に示す第１の電
圧比較手段４の第２の比較端子の波形を示す。

【０１２２】図９の（ｂ）と（ｃ）との電位Ｅ１と電位
Ｅ２とは図１３に示す変極点Ｍの近傍で効率の良い電力
を取り出す電位を示しており、図９に示す波形は、図７
に示す基準電圧発生回路１１の基準電圧は電位Ｅ１に設
定したときの波形図である。

【０１２３】本発明の蓄積手段３は、二次電池、電気二
重層容量等充電可能なものを使用する。蓄積手段として
二次電池を採用するときは、充電し続けても二次電池の
電圧はほぼ一定値を示すので、昇圧手段２の第１の昇圧
回路１５の容量２２、２３を直列接続したときに二次電
池の電圧よりやや高くなるように容量２２、２３の電位
Ｅ２を設定して、この値を検出して第２の昇圧回路１６
に切り換えて充電するようにしてもよい。

【０１２４】また、電気二重層容量を採用するときは、
充電にともなって電圧が上昇していくので電位Ｅ２も上
昇するため、電位Ｅ１を検出して切り換える。

【０１２５】本発明の実施例の電位Ｅ１を図９で電源電
圧の６０％程度に設定したが、蓄積手段３の充電電圧が
上昇することから、電位Ｅ１を蓄積手段の充電電圧の上
昇にともなって、上昇させてもよく、あらかじめ、より
高く設定してもよい。

【０１２６】本発明の実施例では、充電電圧を検出して
制御する例を示したが、充電時間で制御してもよく、電
源の内部抵抗が予め分かっていれば、充電時間が２ＲＣ
以下になるように２組の昇圧回路を制御回路で切り換え
てもよい。

【０１２７】本発明の実施例では昇圧手段２として２つ
の昇圧回路で交互に蓄積手段３に充電することを説明し
たが、昇圧回路を構成する第１の容量と第２の容量との
容量値を実施例より大きくした２つ以上の昇圧回路を用
い、順次切り替えて蓄積手段３を充電しても良いことは
明らかである。

【０１２８】

【発明の効果】本発明の実施例によると、少なくとも２
つの昇圧回路を有する昇圧手段の内１つの昇圧回路は蓄
積手段を充電するために接続し、その充電電圧により逆
流防止ダイオードを逆バイアスにし、蓄積手段を電源か
ら分離し、電源の内部抵抗の影響がなくすことで、抵抗
値の減少と共に時定数も小さくなり、昇圧回路の充電電
圧を蓄積手段に速やかに充電することができる。

【０１２９】さらに、昇圧手段の１つの昇圧回路を蓄積
手段への放電に用い、その他の昇圧回路は内部の容量を
電源に並列にして充電し、時計出力手段のサンプル信号
出力端子の信号で充電中の昇圧回路の容量の電圧を第１
の電圧比較手段の基準電圧発生回路の基準電圧と電圧比
較回路で比較し、容量の電圧が基準電圧以上になる昇圧
回路から順次蓄積手段に放電することで、蓄積手段に常
に充電を行うことが可能である。

【０１３０】さらに、昇圧手段の１つの昇圧回路を蓄積
手段への放電に用い、その他の昇圧回路は内部の容量を
電源に並列にして充電し、時計出力手段のサンプル信号
出力端子の信号で充電中の昇圧回路の容量の電圧を、容
量の充電特性の変極点の近傍を第１の電圧比較手段の基
準電圧発生回路の基準電圧とする電圧比較回路で比較
し、容量の電圧が基準電圧以上になる昇圧回路から順次
蓄積手段に放電することで効率の良い充放電が可能であ
る。

【０１３１】したがって、比較的低い発生電圧で、発生
電力も小さく、内部抵抗の大きい熱電式発電のような電
力をエネルギー源とする電源を用いても、本発明の実施
例のような充電効率の良い昇圧回路を用いる電子時計を
実現できる。

【図面の簡単な説明】

【図１】本発明の実施例における電子時計の回路構成を
示すブロック図である。

【図２】本発明の実施例における電源と昇圧手段との内
部構成を示す回路図である。

【図３】本発明の実施例における第２の昇圧回路の充電
電圧を蓄積手段に充電する様子を示す動作説明図であ
る。

【図４】本発明の実施例における第１の昇圧回路の第１
の容量の電圧をサンプリングしている様子を示す動作説
明図である。

【図５】本発明の実施例における第１の昇圧回路の充電
電圧を蓄積手段に充電する様子を示す動作説明図であ
る。

【図６】本発明の実施例における第２の昇圧回路の第１
の容量の電圧をサンプリングしている様子を示す動作説
明図である。

【図７】本発明の実施例における第１の電圧比較手段の
内部構成を示す回路図である。

【図８】本発明の実施例における蓄積手段と第２の電圧
比較手段と時計出力手段との内部構成を示す回路図であ
る。

【図９】本発明の実施例における第１の電圧比較手段の
出力波形を示す波形図である。

【図１０】従来例の昇圧回路の回路構成を示す回路図で
ある。

【図１１】従来例の昇圧回路を構成する各々の容量が充
電される様子を示す図である。

【図１２】従来例の昇圧回路を構成する昇圧出力容量が
充電される様子を示す図である。

【図１３】本発明の実施例における電源の内部抵抗値に
等しい抵抗負荷を接続したときと容量負荷を接続したと
きとの発生電力を比較するグラフである。

【符号の説明】

１電源２昇圧手段３蓄積手段４第１の電圧比較手段５第２の電圧比較手段６時計出力手段７スイッチ手段８逆流防止手段

Claims

【特許請求の範囲】

【請求項１】外部エネルギーにより電気エネルギーを
発生する電源と、順次に充放電を繰り返す少なくとも２
つの昇圧回路を有する昇圧手段と、基準電圧発生回路と
電圧比較回路とを有し基準電圧発生回路の基準電圧と昇
圧手段の容量出力端子の電圧とを比較して昇圧手段の充
放電を制御する第１の電圧比較手段と、電源に逆流防止
ダイオードを介して接続する時計出力手段と、昇圧手段
の昇圧出力端子に接続する蓄積手段とを有することを特
徴とする昇圧回路を用いる電子時計。
【請求項２】外部エネルギーにより電気エネルギーを
発生する電源と、少なくとも２つの昇圧回路を有する昇
圧手段と、基準電圧発生回路と電圧比較回路とを有する
第１の電圧比較手段と、電源に逆流防止ダイオードを介
して接続する時計出力手段と、昇圧手段の昇圧出力端子
に接続する蓄積手段とを有し、昇圧手段の１つの昇圧回
路を蓄積手段への放電に用い、その他の昇圧回路は内部
の容量を電源に並列にして充電し、時計出力手段のサン
プル信号出力端子の信号で充電中の昇圧回路の容量の電
圧を第１の電圧比較手段の基準電圧発生回路の基準電圧
と電圧比較回路で比較し、容量の電圧が基準電圧以上に
なる昇圧回路から順次蓄積手段に放電することを特徴と
する昇圧回路を用いる電子時計の駆動方法。
【請求項３】外部エネルギーにより電気エネルギーを
発生する電源と、少なくとも２つの昇圧回路を有する昇
圧手段と、基準電圧発生回路と電圧比較回路とを有する
第１の電圧比較手段と、電源に逆流防止ダイオードを介
して接続する時計出力手段と、昇圧手段の昇圧出力端子
に接続する蓄積手段とを有し、昇圧手段の１つの昇圧回
路を蓄積手段への放電に用い、その他の昇圧回路は内部
の容量を電源に並列にして充電し、時計出力手段のサン
プル信号出力端子の信号で充電中の昇圧回路の容量の電
圧を、容量の充電特性の変極点の近傍を第１の電圧比較
手段の基準電圧発生回路の基準電圧とする電圧比較回路
で比較し、容量の電圧が基準電圧以上になる昇圧回路か
ら順次蓄積手段に放電することを特徴とする昇圧回路を
用いる電子時計の駆動方法。
【請求項４】外部エネルギーにより電気エネルギーを
発生する電源と、順次に充放電を繰り返す少なくとも２
つの昇圧回路を有する昇圧手段と、基準電圧発生回路と
電圧比較回路とを有し基準電圧発生回路の基準電圧と昇
圧手段の容量出力端子の電圧とを比較して昇圧手段の充
放電を制御する第１の電圧比較手段と、電源に逆流防止
ダイオードを介して接続する時計出力手段と、昇圧手段
の昇圧出力端子に接続する蓄積手段とを有し、蓄積手段
への充電時には逆流防止ダイオードを逆バイアスにし、
電源の内部抵抗の影響を排除して充電することを特徴と
する昇圧回路を用いる電子時計の駆動方法。