WO2000017929A1 - Dispositif ferroelectrique et composant a semi-conducteur - Google Patents

Dispositif ferroelectrique et composant a semi-conducteur Download PDF

Info

Publication number
WO2000017929A1
WO2000017929A1 PCT/JP1998/004259 JP9804259W WO0017929A1 WO 2000017929 A1 WO2000017929 A1 WO 2000017929A1 JP 9804259 W JP9804259 W JP 9804259W WO 0017929 A1 WO0017929 A1 WO 0017929A1
Authority
WO
WIPO (PCT)
Prior art keywords
ferroelectric
thin film
lower electrode
electrode
layer
Prior art date
Application number
PCT/JP1998/004259
Other languages
English (en)
French (fr)
Inventor
Tetsuo Fujiwara
Toshihide Nabatame
Takaaki Suzuki
Kazutoshi Higashiyama
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to PCT/JP1998/004259 priority Critical patent/WO2000017929A1/ja
Priority to KR10-2000-7001874A priority patent/KR100408467B1/ko
Priority to EP98943084A priority patent/EP1117132A1/en
Priority to CN988140306A priority patent/CN1292931A/zh
Publication of WO2000017929A1 publication Critical patent/WO2000017929A1/ja
Priority to US10/681,173 priority patent/US6917065B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Definitions

  • the present invention relates to a ferroelectric device, and more particularly to a nonvolatile ferroelectric memory.
  • the present invention relates to a device suitable for a semiconductor device represented by (FeRAM), embedded logic equipped with a nonvolatile memory, DRAM using a ferroelectric as a capacitor, and the like.
  • FeRAM semiconductor device represented by
  • embedded logic equipped with a nonvolatile memory
  • DRAM using a ferroelectric as a capacitor
  • Ferroelectric memory is said to be an ideal memory because it has the same access speed as DRAM, but has excellent characteristics such as non-volatile operation and low power consumption operation.
  • the ferroelectric memory oxidation with Tsuyo ⁇ conductor material in the capacitor, for example, P b (Z r, T i ⁇ 3 (PZT), SrBi 2 Ta 2 0 9 (SBT) Bae Robusukai Bok-type crystal structure such as An object is applied, and information is recorded according to the direction of the remanent polarization.
  • the electrode material for transmitting electric signals to the ferroelectric thin film of the capacitor is chemically stable and has excellent high-temperature oxidation resistance in order to prevent the electrode material itself from being deteriorated in the crystallization heat treatment step.
  • Noble metal materials such as Pt and Ir are used.
  • Japanese Patent Application Laid-Open No. 9-102590 discloses a ferroelectric capacitor having a structure in which PZT is a ferroelectric thin film and Pt is an electrode material.
  • the ferroelectric material in the heat treatment process in an oxygen atmosphere for forming an oxide of a ferroelectric material, although stability is maintained in terms of oxidation of the electrode material, the ferroelectric material is converted from the electrode material in the heat treatment process. No consideration has been given to the problem of disappearance of the constituent elements of the ferroelectric oxide into the oxide. As described above, since the ferroelectric thin film is depleted of oxygen immediately after its formation and its crystalline state is unstable, a crystallization heat treatment is required to supply oxygen and stabilize the crystalline state. . In order to obtain a ferroelectric element having sufficient polarization characteristics, the crystallization heat treatment temperature must be about 500 ° C. or more and about 800 ° C. or less.
  • the metal element constituting the ferroelectric oxide diffuses from the ferroelectric thin film to the lower electrode, and the composition fluctuates near the interface between the ferroelectric thin film and the gate electrode of the ferroelectric thin film.
  • An area, that is, an altered layer is generated.
  • Pb in PZT diffuses into Pt of the lower electrode during the crystallization heat treatment step, and the vicinity of the electrode interface in the PZT film
  • Pb-poor altered layer was formed.
  • the presence of this altered layer is In addition to deteriorating the initial polarization characteristics of the body capacitor, when the polarization is repeatedly inverted as a memory, the polarization characteristics are significantly degraded.
  • An object of the present invention is to prevent the formation of an altered layer in a ferroelectric thin film of a ferroelectric memory.
  • Another object of the present invention is to provide an electrode material that reduces stress at the interface between the ferroelectric thin film and the electrode.
  • Another object of the present invention is to enable a ferroelectric memory having high polarization characteristics and small deterioration during repeated use.
  • the ferroelectric thin film is a perovskite oxide containing a metal element
  • the upper electrode includes an intermetallic compound of the metal element and a noble metal.
  • the ferroelectric thin film is a velovskite oxide containing a metal element
  • the upper electrode and the lower electrode are: It is characterized by including an intermetallic compound of the metal element and a noble metal.
  • the ferroelectric thin film is a belovskite oxide containing a metal element, and the number of the upper electrode and the lower electrode is small.
  • One of the layers includes an intermetallic compound of the metal element and the noble metal from the interface of the ferroelectric thin film; It has a multilayer structure in which layers of metal are stacked in order.
  • the buffer layer is a transition metal or a nitride thereof
  • the ferroelectric thin film contains a metal element.
  • a perovskite oxide, and the lower electrode includes a layer containing an intermetallic compound of the metal element and a noble metal.
  • the metal element is Pb
  • the noble metal is Pt
  • the intermetallic compound is a mixture of Pt and Pb such that the content of Pb is 40% or less in atomic%. It is an intermetallic compound, and the transition metal element is desirably T i.
  • Fig. 15 shows the equilibrium diagram of the binary system of PL-Pb (Metal Data Book, 3rd revised edition, p. 580, Maruzen, 1993, edited by The Institute of Metals, Japan).
  • Pb does not form a solid solution with P, so when Pb is added to Pt,?
  • an intermetallic compound PtPb having an Ll 2 type crystal structure When the addition amount of P b is 2 5% in atomic percent, woven single-phase cord P t 3 P Mr form.
  • the intermetallic compound content of the P t and P b such that 4 0% or less in atomic percent P b that are described in the present invention is intended primarily refer to this P t 3 P b.
  • phase structure may not always be as shown in the equilibrium phase diagram as shown in FIG. 15, and therefore, a structure not shown in this phase diagram may be used.
  • An intermetallic compound of Pt and Pb containing 40 atomic% or less of Pb is desirable.
  • the intermetallic compound is, in addition L l 2 type crystal structure, as long as it has a phase of crystalline structure as a basic structure of face-centered cubic lattice, the above-mentioned The same effects as those having the PtPb intermetallic compound phase can be obtained.
  • Pt—Pb intermetallic compound indicates such an intermetallic compound of Pt and Pb having a Pb content of 40 atomic% or less.
  • the lower electrode layer has a crystal structure based on a face-centered cubic lattice, and has a U 1 1 1) orientation, a (1 0 0) orientation, or a (1 1 0) orientation. It is characterized by the following. Furthermore, both the ferroelectric thin film and the lower electrode have a (111) orientation, a (100) orientation, or a (110) orientation as a main orientation. In this document, “strong orientation”, “high orientation”, and “primary orientation” are used as synonyms.
  • the f-part electrode has a first layer made of a metal having a face-centered cubic lattice, and a second layer made of an alloy containing the metal and having a basic structure of the face-centered cubic lattice. And a lattice constant difference between the first layer and the second layer is within 3.5%.
  • at least one of the upper electrode and the toe electrode has a fii-centered cubic f as a base tree structure, and the difference between the lattice constant of the lower electrode and the lattice constant of the ferroelectric thin film is within 1%. It is desirable that
  • the thickness of the ferroelectric thin film is 100 A or less.
  • the operation when the Pt—Pb intermetallic compound electrode according to the present invention is used for the upper electrode will be described. Since the upper electrode is formed after the crystallization heat treatment of the ferroelectric thin film is completed, it does not affect the deterioration of the ferroelectric thin film in the crystallization heat treatment step. On the other hand, the subsequent LSI formation process In the process, it is known that the presence of hydrogen generated at the time of, for example, a passivation process for forming an insulating protective film or at the time of packaging greatly affects the polarization characteristics of a ferroelectric element. When the upper electrode is made of Pt, the hydrogen molecules are decomposed by the catalytic effect of Pt, and the transition to the active hydrogen state is easy.
  • the active hydrogen reaches the interface between the upper electrode and the ferroelectric thin film and combines with oxygen in the ferroelectric thin film. Therefore, an altered layer lacking oxygen is generated near the electrode interface of the ferroelectric thin film, and the polarization characteristics are remarkably deteriorated. Also, if the lattice constant mismatch between the upper electrode and the ferroelectric thin film is large, lattice distortion occurs near the interface between the ferroelectric thin film and the upper electrode, which also degrades the polarization characteristics. Since the Pt-Pb intermetallic compound according to the present invention has a lower ability to decompose hydrogen molecules and activate hydrogen than pure Pt, if it is used for the upper electrode, it can be used to form a ferroelectric thin film by active hydrogen.
  • P t a P b intermetallic compounds since very close to the lattice constant of the PZT lattice constant is a ferroelectric thin film, if for them using the upper electrode, the upper electrode and the ferroelectric thin film near the interface The stress due to the lattice distortion that occurs in the substrate can be greatly reduced. Furthermore, the force that requires some heat treatment steps even after the formation of the upper electrode, and the use of a Pt-Pb intermetallic compound for the upper electrode prevents the diffusion of Pb in PZT into the electrode during the heat treatment. In addition, the formation of altered layers in PZT can be suppressed.
  • a ferroelectric element having a high polarization characteristic with little deterioration can be obtained by adopting a structure having the Pt_Pb intermetallic compound in the upper electrode.
  • a Pt—Pb intermetallic compound layer is used as an electrode material sandwiching a ferroelectric thin film of a perovskite oxide containing Pb such as PZT.
  • the heat treatment temperature at this time depends on the ferroelectric material, but in the case of PZT, it ranges from about 600 ° C to about 800 ° C, which is higher than that of the conventional Si process. It becomes a warm region. If the existing lower electrode is oxidized in the course of this crystallization heat treatment, the electrical conductivity is impaired, the adhesion is reduced, and the ferroelectric thin film is peeled off. A material with excellent oxidation resistance is required. Therefore, in the present invention, an alloy containing Pt as a main component is used as an electrode material.
  • Pb in PZT diffuses into the Pt electrode during the crystallization heat treatment, resulting in the formation of an altered layer in the ferroelectric thin film whose composition has fluctuated and polarization characteristics. Has deteriorated.
  • the Pt-Pb intermetallic compound according to the present invention is used for the f-part electrode, the diffusion of Pb from PZT to the electrode can be greatly reduced, and the formation of an altered layer in the ferroelectric thin film can be suppressed. is there.
  • the driving force for the diffusion of a metal element between different phases is its chemical potential difference, which is a function of the concentration difference of the diffusion element.
  • the Pb concentration difference between the PZT and the electrode will be small, and the driving force for diffusion will be reduced.
  • the content of Pb must be 50% or less in atomic%. If this content is exceeded, the melting point will deteriorate and heat
  • the electrode melts during the treatment process and adversely affects the smoothness and microstructure of the ferroelectric film.
  • the actual diffusion amount of the element depends on temperature and time, in addition to the driving force of the diffusion, but the time required for the actual crystallization heat treatment is often as short as several minutes. If the difference in Pb concentration between PZT and the electrode is kept small, diffusion will not be a problem.
  • a method is also conceivable in which the diffusion of Pb into the Pt electrode is predicted in advance, and PZT is formed with a Pb-rich composition.
  • diffusion still occurs, It cannot be prevented that the composition changes internally.
  • the polarization characteristics will be greatly degraded by repeating the polarization inversion.
  • the PZT composition after diffusion that is, after the crystallization heat treatment.
  • the optimal composition of PZT can be formed from the beginning, and also from the viewpoint of controlling the PZT composition. It is advantageous.
  • the difference between the lattice constant of PZT and the lattice constant of the lower electrode is reduced by ffl the Pt-Pb interdigitated material in the lower electrode, and high-quality materials with reduced stress due to lattice distortion at the interface are reduced.
  • a ferroelectric film is obtained.
  • it is effective to use a PL 3 P b intermetallic compound having L 1 2 type crystal structure.
  • the Ll 2 type crystal structure is a crystal structure having a regular atomic arrangement as shown in Fig. 16 based on a face-centered cubic lattice (FCC).
  • 101 is 1 ⁇ atom and 102 is?
  • An arsenic atom, 105 represents a Ti atom or a Z ⁇ atom.
  • the lattice constant is 4.058 A.
  • the lattice constant of Pt (3.92 A) of Pt in the left column of Fig. 16 the ferroelectric material in Fig. 16 right
  • the lattice constant of the PZT of the bevelskite-type crystal structure in the column (literature value (K.Kakegawa, et.al., Solid State Commun., 24, 769 (1977)) the difference is 5 5% 0.5.
  • PZT formation onto P t 3 P b is compared with the case of directly formed on the P t, more lattice distortion is small and high-quality stresses little A PZT thin film can be obtained, and as described above, since the lattice constant difference between the lower electrode and PZT is within 1%, PZT can be formed in an orientation (high orientation) that is close to the orientation of the lower electrode. In this case, it is self-evident that the above-mentioned Pb diffusion suppression effect can be obtained at the same time. A ferroelectric element having high characteristics can be obtained.
  • the PL electrode formed on the Ti or TiN buffer layer has a (11 It is known that PZT can easily be oriented on the (1) plane because it is easily oriented strongly on the (1) plane.
  • the orientation to the Pt force (111) plane is obtained from the correlation between PL and Ti, which are the physical properties such as crystal structure and lattice constant. Since the Pt-Pb intermetallic compound according to the present invention is not much different from Pt in crystal structure and lattice constant, it is formed on the Ti buffer layer instead of Pt as the lower electrode.
  • the Pt_Pb intermetallic compound has a smaller lattice constant difference from PZT than Pt
  • the Pt lower electrode having the (111) orientation as the main orientation is used.
  • the lower electrode layer has a two-layer structure, consisting of a Si single crystal substrate, Ti buffer layer, first lower electrode layer Pt, second lower electrode layer Pt-Pb intermetallic compound, and PZT ferroelectric thin film.
  • the second lower electrode layer Pt—Pb has higher orientation.
  • the orientation of the Ti buffer layer is directly changed to the lower electrode layer Pt—Pb metal. Since these are not directly transmitted to the intermetallic compound or the first lower electrode layer Pt, these lower electrode layers cannot have high orientation. In other words, since high orientation of the PZT ferroelectric thin film cannot be realized, the polarization characteristics cannot be improved.
  • a layer having a crystal structure having a face-centered cubic lattice as a basic structure is used as an electrode, whereby the orientation of a PZT ferroelectric thin film is reduced. It can be formed.
  • a metal with a face-centered cubic structure that is more reliably oriented on the buffer layer is used as the lower electrode first layer, on which diffusion is prevented and interface stress is reduced. It is effective to provide a lower electrode second layer having such a function.
  • the material of the lower electrode second layer is a face-centered cubic lattice or a crystal structure having a basic structure of a face-centered cubic lattice, and the lower electrode first layer is formed. If the alloy contains a metal element that has the following characteristics and the difference between the lattice constants of the first and second layers is within 3.5%, high orientation can be realized over the entire electrode, and the ferroelectric thin film High orientation can be achieved.
  • the interface strain between the lower electrode and the ferroelectric thin film is small as described above, it also has the effect of suppressing the characteristic deterioration due to repeated polarization inversion.
  • FIG. 1 is a sectional view of a ferroelectric element according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing the dependence of the polarization characteristic deterioration of the ferroelectric capacitor on the upper electrode due to the reduction heat treatment in the example of the present invention.
  • FIG. 3 is a diagram showing a hysteresis line 111! Of a ferroelectric capacitor which changes according to a reduction heat treatment temperature in an embodiment of the present invention.
  • FIG. 4 is a diagram showing the dependence of the remanent polarization value on the upper electrode Pb composition before and after the reduction heat treatment in the example of the present invention.
  • FIG. 5 is a diagram showing the dependence of the coercive electric field value on the composition of the upper electrode Pb in the example of the present invention.
  • FIG. 6 is a diagram showing the upper electrode dependence of the film fatigue characteristics in the example of the present invention.
  • FIG. 7 is a diagram showing hysteresis curves before and after a fatigue test in an example of the present invention.
  • FIG. 8 is a view showing an XRD diffraction pattern in an example of the present invention.
  • FIG. 9 is a sectional view of a ferroelectric device according to an embodiment of the present invention.
  • FIG. 10 is an XRD diffraction pattern of the example of the present invention.
  • FIG. 11 shows the lower electrode of the embodiment of the present invention. It is a figure which shows a lattice constant.
  • FIG. 12 is a schematic diagram of an atomic arrangement of a lower electrode and a ferroelectric thin film of a ferroelectric element according to an embodiment of the present invention.
  • FIG. 13 is a sectional view of a ferroelectric device according to an embodiment of the present invention.
  • FIG. 14 is a cross-sectional view of the ferroelectric element according to the embodiment of the present invention.
  • FIG. 15 is a binary equilibrium diagram of Pt-Pb.
  • the first 6 is a diagram showing P t, P t 3 P b , the crystal structure of PZT.
  • FIG. 17 is a sectional view of a ferroelectric memory according to an embodiment of the present invention.
  • FIG. 18 is a schematic diagram of a semiconductor device according to an embodiment of the present invention.
  • FIG. 19 is a conceptual diagram of the embedded logic according to the embodiment of the present invention.
  • FIG. 20 is a conceptual diagram of a non-contact type IC card according to an embodiment of the present invention. BEST MODE FOR C
  • 11 is a substrate
  • 15 is a buffer layer
  • 16 is a lower electrode
  • 17 is an upper electrode
  • 20 is a Pt-Pb intermetallic compound lower electrode
  • 21 is a first layer of a Pt lower electrode
  • 2 3 is the Pt 3 Pb lower electrode
  • 25 is the P electrode — Pb gold ⁇ HU compound upper electrode
  • 26 is the Pt lower electrode
  • 27 is the PL upper electrode
  • 30 is the PZT ferroelectric Thin film
  • 4 UP t 3 Pb upper electrode first layer
  • 4 4 is Pt upper electrode second layer
  • 61 is Si substrate
  • 62 is Si 0 2 layer
  • 67 is source
  • 6 8 is a drain portion
  • 69 is a metal layer
  • 71 is an upper electrode
  • 73 is a lower electrode
  • 75 is a ferroelectric thin film
  • 77 is a buffer layer
  • 79 is a substrate
  • 101 is 1 ⁇ 1.
  • Atoms 102 is 13 atoms, 105 is exactly 1 atom or Zr atom, 110 is oxygen atom, 210 is non-contact IC card, 202 is transmitting / receiving device, 203 Is a data exchange device, 204 is a microcomputer chip with built-in memory, 205 is an antenna coil, 206 is a ferroelectric memory element, 207 is data.
  • FIG. 1 is a schematic cross-sectional view of the capacitor portion of the ferroelectric device according to the present investigation.
  • Substrate 11 is a Si wafer substrate including a SiO 2 layer formed by thermal oxidation
  • buffer layer 15 is a Ti layer formed to a thickness of 200 A by sputtering while heating to 300 ° C. It is.
  • the lower electrode 26 was a Pt layer having a thickness of 1700 A formed by a sputtering method by heating the substrate temperature to 300 ° C.
  • the substrate temperature was 300 ° C. and the film thickness was about 2500 A.
  • heat treatment was performed at 65 ° C for 2 minutes by a rapid thermal method (Rapid Thermal Annealing: R ⁇ ) in a low oxygen concentration atmosphere.
  • the obtained PZT thin film was confirmed by X-ray diffraction analysis to be a highly oriented film having the (111) plane as the main orientation.
  • the Pt—Pb intermetallic compound electrode according to the present invention was used for the upper electrode 25.
  • Two targets, Pt and Pb, can be used at the same time, and a binary sputter device that can independently control the sputtering rate in each target is used.
  • Part The electrode film was formed with a thickness of 170 A.
  • a plurality of upper electrodes were formed in which the Pb composition was changed from 0% to 40% in atomic% in order to investigate the Pb composition range effective for the resistance to hydrogen reduction degradation.
  • the substrate temperature during film formation was room temperature and 300 ° C.
  • Figure 2 shows the change in the remanent polarization value with respect to the reduction heat treatment temperature when Pt, P-25 at.% Pb and Pt-4 O at.% Pb were used as the upper electrode.
  • the remanent polarization value decreases at a reduction heat treatment temperature of 150 ° C. or higher to 30 (the force at which the ferroelectric properties almost disappear in TC).
  • % Pb and Pt — 40 at.% Pb In the upper electrode, even if the reduction heat treatment temperature was increased to 350 ° C, it was possible to greatly suppress the deterioration of the polarization characteristics. .
  • FIG. 3 shows these hysteresis curves.
  • the Pt upper electrode which is a comparative example in the left column (lower column) of FIG. 3, is linear at 300 ° C., but the PL in the column of FIG. P b, and PL in the right column of FIG. 3 (upper column) — 40 a L.% Pb No significant deterioration in hysteresis characteristics was observed even at the reduction heat treatment at 300 ° C. . That is, the catalytic effect of Pt could be reduced by the P L -P b upper electrode of the present example.
  • Figure 4 shows the remanent polarization after the ⁇ S ⁇ heat treatment at 250 ° C for 10 minutes [11] and the Pb composition of the Pt-Pb upper electrode.
  • the normalized remanent polarization on the vertical axis is normalized by the remanent polarization value of each upper electrode before the original heat treatment.
  • the Pb composition range of the Pt—Pb upper electrode is desirably 10% or more.
  • FIG. 5 shows the dependence of the coercive electric field Ec of the ferroelectric device capacitor of this example on the Pb composition of the Pt-Pb upper electrode block.
  • Reduce hydrogen degradation Therefore, when a new material is applied to the upper electrode, there is a concern that the coercive electric field value will increase due to the work function with the ferroelectric material.
  • the coercive electric field value increases, the voltage for inverting the polarization increases, which is not preferable when used as a memory.
  • the coercive electric field value does not change much as compared with the conventional Pt even if the Pb composition in the upper electrode increases, which is suitable for memory driving. Value.
  • the marks indicate the values after the oxygen treatment for removing the damage. ⁇ indicates 250 ° C,
  • FIG. 6 shows the results of evaluating the film fatigue characteristics of the ferroelectric capacitor of this example.
  • an applied voltage of 5 V, 500 kHz was repeatedly applied, and the polarization Pr characteristics were examined.
  • the present embodiment of the P t- 2 5 at.% P b (P t 3 P b) upper electrode shown by Pride goes FIG ⁇ circles.)
  • Fig. 7 shows the hysteresis curves after these fatigue tests (before and after Fatigue, respectively).
  • the remanent polarization value has deteriorated to about ⁇ : minutes after passing through a polarization f of 10 ′ ° [ill].
  • FIG. 8 shows the result of XRD analysis of the ferroelectric capacitor of this example. (1) shows the result of forming a Pt—25at.% Pb upper electrode, and (2) shows the result after oxygen heat treatment at 65 ° C.
  • the upper electrode film is an intermetallic compound PPb, and the highly oriented PZT Above, to form the P t 3 P b film whose main orientation of the (1 1 1) orientation.
  • the force described for the sputtering method as a method for forming a PZT film is not particularly limited, and a spin coating method using an organic metal or an acetate as a raw material, a coating method, a spray method, or the like.
  • the mist method, the M-CVD method, the method, and the laser deposition method may be used.
  • the force described in the binary sputtering method in which the target of Pt and Pb was applied is not particularly limited.
  • a sputtering method using a laser beam, a vapor deposition method using an electron beam laser, or the like may be used.
  • a method of forming a Pt—Pb intermetallic compound layer by alternately laminating thin films and thin films and performing heat treatment may be used.
  • a method of implanting Pb ions in a high vacuum after or while forming a Pt layer or a method of implanting Pt ions and Pb ions
  • An ion beam applied film forming method such as an ion beam deposition method in which the above-mentioned ions are directly laminated in a high vacuum may be used.
  • FIG. 9 is a schematic cross-sectional view of the capacitor part of the ferroelectric element according to the present embodiment.
  • the substrate 11 and the buffer layer 15 are the same as those shown in the embodiment i.
  • the substrate 11 was a Si wafer substrate including two Si S layers formed by thermal oxidation
  • the buffer layer 15 was formed to a thickness of 200 A by sputtering while heating to 300 ° C.
  • the Ti layer was a two-layer structure of the lower electrode layer 21 composed of PL and the lower electrode second layer 23 composed of Pt 3 Pb intermetallic compound.
  • the lower electrode first layer 21 was formed at 100 A by heating the Pt to 300 ° C. by a sputtering method.
  • the two targets Pt and Pb can be used at the same time, and the Pt—25at ⁇ % Pb composition is obtained using a binary sputtering system that can independently control the sputtering rate for each target.
  • the P-type Pb intermetallic compound layer was formed as the lower electrode second layer 23. At this time, the temperature of the S plate was 300 ° C. and the film thickness was 100 A.
  • a PZT thin film of the same composition was also formed by sputtering.
  • the substrate temperature was room temperature and the film thickness was 100 OA.
  • a heat treatment at 65 "C for 2 minutes was performed in a low oxygen concentration atmosphere by a rapid heating method (Rapid Thermal Annealing: RTA).
  • the upper electrode 17 was formed into a two-layer structure of the upper electrode first layer 40 and the upper electrode second layer 44 from the side in contact with the ferroelectric interface '.
  • Pt 3 Pb is formed to a thickness of 100 A as the upper electrode first layer 40 in the same manner as the lower electrode second layer 23, and the lower electrode second layer 44 is formed as the upper electrode second layer 44.
  • layer 2 1 A Pt layer was formed to a thickness of 100 A by sputtering.
  • FIG. 10 shows the state before the ferroelectric thin film 30 is formed, that is, the lower electrode second layer in the ferroelectric capacitor structure of the present embodiment shown in FIG.
  • the (111) plane is strongly oriented.
  • P t 3 P b lattice constants 4. 0 3 ⁇ 4.04 A about the lattice constant of P t was 3.9 1.
  • FIG. 11 shows the lattice constant of the lower electrode layer when the Pb composition of the lower electrode second layer 23 is changed.
  • the value of the lattice constant of the Pt 3 Pb intermetallic compound layer of the lower electrode second layer 23 is larger than the Pt of the lower electrode first layer 21, and is smaller than the value of the ferroelectric thin film PZT. It is close.
  • the value of the lattice constant of the PLP b intermetallic compound layer of the lower T pole second layer 23 is shown by a white circle when the substrate is grown at room temperature, and a black circle when the film is formed at 300 ° C.
  • the value of the lattice constant of Pt of the lower electrode first layer 21 is indicated by a white triangle when the film is formed at room temperature, and a black triangle when the film is formed at 300 ° C.
  • the value of the case of the inductive S-body thin film PZT is shown in the hatched area in the upper part of the figure.
  • the ferroelectric thin film 30 was formed and the crystallization heat treatment was completed, it was similarly analyzed by X-ray diffraction.
  • the PZT ferroelectric layer was strongly oriented on the (111) plane, It was confirmed that the constant was 4.04 A.
  • FIG. 12 shows a schematic diagram of the atomic arrangement from the lower electrode to the ferroelectric thin film in this case.
  • P t of the lower electrode first layer P t 3 P b of the lower electrode second layer, PZT ferroelectric thin film, since the strongly oriented to both (1 1 1) plane, as shown in the first 2 Figure Will be taken.
  • FIG. 12 schematically shows only one 1 1) ⁇ in each layer. Also, 1 1 0 in the figure is Oxygen atom, 102 represents 13 atoms, and 101 represents [atom.
  • the lattice constants of P t, P t ;, P b, and P ZT obtained in this example are 3.91 ⁇ , 4.04 A, and 4.04 ⁇ ⁇ ⁇ ⁇ , respectively, the distance between adjacent atoms on the (11 I) plane is , 2.76 ⁇ , 2.85 ⁇ , 2.85 5.
  • the upper electrode is a first layer of Pt : and Pb and a second layer of Pt. Providing the second layer of the top It pole on Pt has the following effects. After the upper electrode is formed, the upper electrode is formed by etching, but due to the effects of halogen gas and resist material used in this etching step,
  • the upper electrode second layer PL in which protects P t 3 P b, to prevent the etching step, the deterioration of the film Moho alley in Atsushingu steps Regis Bok removal.
  • This Pt 3 Pb is used during PZT crystallization heat treatment and other processes during PZT. Of course, it also has the effect of preventing Pb from diffusing into the electrode.
  • the effect of preventing Pb diffusion and the three effects of interface strain reduction and high orientation formation described above minimizes the formation of an altered layer near the electrode interface, which causes polarization characteristics deterioration, and thus achieves this implementation.
  • the thickness of the PZT ferroelectric layer can be reduced to 80 OA. By reducing the thickness of the PZT ferroelectric layer, it became possible to lower the voltage for driving the memory.
  • it has an effect of suppressing hydrogen reduction deterioration its characteristics do not deteriorate even after a wiring process that causes hydrogen generation. Therefore, it has become possible to mount these ferroelectric elements in an embedded logic having a two-layer wiring structure.
  • the ferroelectric element in this embodiment has a low coercive electric field.
  • Such a ferroelectric capacitor section is not limited to a nonvolatile ferroelectric memory, but can be used as a DRAM capacitor utilizing its dielectric properties.
  • FIG. 13 shows the ferroelectric element according to the tree example.
  • FIG. 3 is a cross-sectional view of the capacitor portion of FIG.
  • the substrate 11 is a Si wafer substrate and includes a Si 2 layer formed by thermal oxidation.
  • a buffer layer 15 of Ti was formed at a thickness of 200 A by sputtering while ripening to 300 ° C.
  • a PL—Pb intermetallic compound thin film is sputtered as a lower electrode 20 on the buffer layer 15. 100 A was formed by the method.
  • a sintered body having a composition of Pt—25 at.% Pb was used as a sputtering target, and the substrate heating temperature during film formation was set at 300.
  • this Pt—Pb intermetallic compound thin film has a crystal structure based on a face-centered cubic structure with a lattice constant of 4.04 A, and is a highly oriented film of the (111) plane. confirmed.
  • Ferroelectric thin film 3 0 as P b (Z r .. 52 T i .. 48) was formed at 0 3 same sputtering a PZT thin film of the composition.
  • the substrate temperature ranged from room temperature to 450 ° C., and the film thickness was about 1200 ° C.
  • heat treatment was performed at 65 ° C for 2 minutes in oxygen by rapid thermal annealing (RTA).
  • RTA rapid thermal annealing
  • an upper electrode 25 of Pt—Pb intermetallic compound was formed in the same manner as the lower electrode 20 to form 100 A.
  • both the upper and lower electrodes are intermetallic compounds with Llz- type crystal structure.
  • the entire electrode layer is an intermetallic compound in both the upper and lower parts.
  • the same effect can be obtained when intermetallic compound crystal grains exist in part of the electrode layer. Therefore, it does not deviate from the scope of the tree development.
  • X-ray diffraction analysis confirmed that the PZT thin film was strongly oriented to the (111) plane. This is realized because the lower electrode is oriented in the (111) plane and its lattice constant is close to the lattice constant of PZT.
  • the ferroelectric element in this embodiment has a low coercive electric field.
  • FIG. 14 is a sectional view of a capacitor portion of a ferroelectric element according to another embodiment of the present invention.
  • the substrate 11 and the buffer layer 15 are the same as those in Examples 1-3.
  • a PL layer having a thickness of 1000 A is formed in the same manner as in the second embodiment.
  • a Pb layer is formed to a thickness of 100 A by the same sputtering method
  • a PZT layer is formed to a thickness of 120 OA by the same method as in the first embodiment.
  • a heat treatment at 50 U C for 2 minutes was performed in oxygen by a rapid heating method.
  • the plate temperature was kept constant at 300 ° C. During the crystallization heat treatment, Pb becomes P and diffuses into the layer.
  • the ferroelectric element in this embodiment has a low coercive electric field.
  • FIG. 17 is a schematic sectional view of a ferroelectric memory cell according to the embodiment.
  • Si having a source part 67 and a drain part 68 was applied to an Si substrate 61, which was oxidized to form a Si0 2 layer 62 having a thickness of 250 A.
  • a mask is patterned to form a convex Si 2 film at the center of the substrate, and then a polycrystalline Si with a crotch thickness of 450 A is formed on the resulting convex by CVD, followed by surface oxidation.
  • a Si0 2 layer 62 having a film thickness of 250 A was formed to fabricate an M0S transistor.
  • a 200 nm-thick Ti knofer layer 15 was formed while heating to 300 ° C.
  • the obtained ferroelectric memory cell has remnant polarization in the direction of application. was gotten.
  • writing to the re-memory can be performed. Also, by detecting the change in the stored charge capacity in the hysteresis characteristics of the ferroelectric obtained at a voltage higher than the coercive electric field,
  • the electrode material according to the present invention for the capacitor portion of the ferroelectric memory, it was possible to provide a ferroelectric memory having high polarization characteristics and little deterioration when repeatedly used.
  • the ferroelectric element according to the present invention is formed as a capacitor in a semiconductor MOS portion.
  • a similar effect can be obtained in a ferroelectric memory having a structure in which a ferroelectric capacitor is formed on a gate of a semiconductor field effect transistor.
  • FIG. 18 is a schematic diagram of a semiconductor device using the ferroelectric memory cell according to the present example.
  • the F-part electrodes are 73a, 73b, 74c
  • the upper electrodes are 7la, 71b so that the ferroelectric capacitors shown in the first embodiment are two-dimensionally arranged. , 7 1 c... and arranged in stripes so as to be perpendicular to each other.
  • Each capacitor uses Pt—Pb intermetallic compound for the upper and lower electrodes and PZT for the ferroelectric thin film 75 as in the first embodiment.
  • the gate electrodes 73 a, 73 b, 74 c,... Buffer layer 77 is provided between the gate electrodes 73 a, 73 b, 74 c,... Buffer layer 77 is provided.
  • one cell of the ferroelectric two-dimensional array element is selected and located near the capacitor section, not shown.
  • a voltage is applied to perform writing or reading, and the memory is driven.
  • FIG. 19 is a schematic diagram of embedded logic using the ferroelectric memory cell according to the present embodiment. It consists of a single-chip mixed logic, external interface section 301, CPU unit 302, and ferroelectric memory section 303.
  • the CPU unit 302 is composed of an address unit 305, an execution unit 306, an instruction unit 307, and a bus unit 308.
  • the ferroelectric memory unit 303 And information via the bus unit 308.
  • the embedded logic performs data communication with an external information device (not shown) via the external interface unit 301. Data communication may be performed wirelessly using radio waves or infrared rays, or may be performed via connection lines.
  • the strong memory unit 30:] requires an R ⁇ M unit for storing programs and a RAM unit that can write and read data as needed.
  • the ferroelectric memory section 303 is constituted by a ferroelectric memory alone. Ferroelectric memory is non-volatile and can be written and read at high speed, so it functions as both ROM and RAM. By configuring the memory section solely with ferroelectric memory, the areas of the ROM section and the RAM section can be arbitrarily allocated.
  • This ferroelectric memory element has the capacitor structure shown in the first embodiment.
  • Pt 3 Pb is used for the upper electrode, there is little deterioration due to hydrogen and excellent film fatigue properties. Even if the wiring process is performed twice or more after the formation of the ferroelectric capacitor, it is possible to provide embedded logic without deterioration in polarization characteristics.
  • FIG. 20 shows a non-contact type using a ferroelectric memory cell according to the present embodiment.
  • the non-contact type IC card indicated by 201 is a transmitter / receiver 202, a microcomputer chip with built-in memory 204, an antenna coil
  • the antenna coil 205 converts an electric wave including data 207 transmitted from an external data exchange device 203 into a voltage, and transmits and receives the data to a memory via the transmission / reception device 202. It drives the built-in microcomputer chip 204.
  • the data 207 is transmitted to the external data conversion device 203 by the reverse route.
  • a ferroelectric memory element 206 according to the present invention is incorporated in the microcomputer chip 204 with a built-in memory.
  • the ferroelectric memory element 206 employs the ferroelectric thin film PZT shown in Embodiment 2 having a structure with a thickness of 100 A or more. Can be reduced.
  • the PL—Pb intermetallic compound according to the present invention is used for the upper electrode, it is possible to suppress the deterioration of the PST characteristics due to hydrogen, and thus the ferroelectric material without the deterioration of the polarization characteristics Memory can be provided. In addition, it is possible to provide a ferroelectric memory in which the distortion between the PZT and the electrode interface is reduced and the deterioration is less repeated. Also, if a Pt-Pb intermetallic compound is used for the lower electrode, the diffusion of Pb from PZT to the electrode can be greatly reduced, and the formation of an altered layer in the ferroelectric thin film can be suppressed.
  • the present invention it is possible to prevent the formation of an altered layer in a ferroelectric thin film of a ferroelectric memory. Further, according to the present invention, it is possible to provide an electrode material which reduces stress at the interface between the ferroelectric thin film and the electrode. Further, according to the present invention, it is possible to provide a ferroelectric memory having high polarization characteristics and small deterioration when used repeatedly. Industrial applicability
  • the present invention relates to a semiconductor device represented by a ferroelectric element, in particular, a nonvolatile ferroelectric memory (FeRAM), an embedded logic equipped with a nonvolatile memory, a DRAM using a ferroelectric as a capacitor, and the like.
  • a ferroelectric element in particular, a nonvolatile ferroelectric memory (FeRAM), an embedded logic equipped with a nonvolatile memory, a DRAM using a ferroelectric as a capacitor, and the like.
  • FeRAM nonvolatile ferroelectric memory
  • DRAM using a ferroelectric as a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

' 明 細 書
強誘電体素子及び半導体装置 技術分野
本発明は、 強誘電体素子に係わり、 特に不揮発性強誘電体メモリ
( F e R A M ) 、 不揮発性メモリ搭載の混載ロジック、 強誘電体をキヤ パシタに用いた D R A M等に代表される半導体装置に好適なものに関す るものである。 背景技術
強誘電体メモリは、 D R A M並みのアクセス速度でありながら、 不揮 発性かつ低消費電力動作が可能であるなど優れた特性を持っており、 理 想のメモリ と言われている。 この強誘電体メモリは、 キャパシタに強誘 電体材料、 例えば P b ( Z r、T i 〇3 ( P Z T ) ， SrBi2 Ta2 09 (SBT) 等のぺロブスカイ 卜型結晶構造を有する酸化物を適用し、 その残留分極 の向きにより情報の記録を行っている。
これら強^電体酸化物の形成には、 ·度薄 を形成した後に酸素雰囲 気中での熱処理、 すなわち結晶化熱処理工程を必要とする。 従って、 キ ャパシタの強誘電体薄膜に電気信号を伝達するための電極材料には、 こ の結晶化熱処理工程における電極材料自身の劣化を防ぐために、 化学的 に安定で高温耐酸化性に優れた P t， I r等の貴金属材料が用いられて いる。 例えば、 特開平 9— 102590 号公報では、 P Z Tを強誘電体薄膜、 P t を電極材料とした構成の強誘電体キャパシタが開示されている。 発明の開示 上記従来技術では、 キャパシタ形成後の別のプロセスで発生する水素 によって、 強誘電体の分極特性が劣化する問題に関して考慮されていな レ、。 この水素とは、 例えば絶縁保護膜形成のためのパッシベーシヨン処 理ゃ、 パッケージング工程の際に発生するものであり、 これにより強誘 電体素子の分極特性が大きく劣化することが知られている。 上部電極を P tにすると、 P tの触媒効果により水素分子を分解し活性な水素の状 態に遷移させやすい。 活性な水素は、 上部電極と強誘電体薄膜との界面 に到達し、 強誘電体薄膜中の酸素と結合する。 そのため、 強誘電体薄膜 の電極界面近傍に酸素が欠乏した変質層が生成し、 分極特性を著しく劣 化させる。
また、 上記従来技術では、 強誘電体材料の酸化物を形成させるための 酸素雰囲気中熱処理工程における、 電極材料の酸化という点に関しては 安定性を維持するものの、 熱処理工程における強誘電体から電極材料へ の強誘電体酸化物構成元素の拡散消失という問題に関しては考慮されて いない。 前述したように、 強誘電体膜薄膜は、 成膜直後の段階では酸素 が欠乏し結晶状態が不安定であるため、 酸素を供給し結晶状態を安定化 させるための結晶化熱処理が必要となる。 十分な分極特性を持つ強誘電 体素子を得るためには、 この結晶化熱処理温度は約 5 0 0 °C以上約 800 °C以下程度にまでしなければならない。 その際、 強誘電体薄膜から下部 電極に対して、 強誘電体酸化物を構成する金属元素の拡散が生じ、 強誘 電体薄膜の ド部電極との界面近傍付近に、 組成が変動した微少領域、 す なわち変質層が生成されてしまう。 P Z Tを強誘電体薄膜、 P t を電極 とした構成の強誘電体素子では、 結晶化熱処理工程中に P Z T中の P b が下部電極の P t内に拡散し、 P Z T膜中の電極界面近傍に P b - poor な変質層が生成するという問題があった。 この変質層の存在は、 強誘電 体キャパシタの初期分極特性を劣化させるだけではなく、 メモリ として 繰り返し分極反転させたとき、 分極特性の劣化が顕著になってしまう。
また、 上記従来技術では、 P Z Tと P t との格子定数の差が比較的大 きいことから、 その界面付近に格子歪みによる応力が存在していた。 こ の界面における応力によっても、 分極特性が劣化するという問題があつ た。
本発明は上記問題点に鑑みてなされたものである。 本発明の目的は、 強誘電体メモリの強誘電体薄膜における変質層の生成を防止することで ある。
本発明の他の目的は、 強誘電体薄膜と電極界面における応力を低減す るような電極材料を提供することである。
本発明の他の目的は、 分極特性が高く、 繰り返し使用時の劣化が小さ い強誘電体メモリを可能にすることにある。
上記目的を達成するために本発明では、 上部電極と強誘電体薄膜と下 部電極を有する強誘電体素子において、 前記強誘電体薄膜が金属元素を 含んだぺロブスカイ 卜型酸化物であり、 前記上部電極が、 前記金属元素 と貴金属との金属間化合物を含むことを特徴とする。
また、 上部電極と強誘電体薄膜と下部電極を有する強誘電体素子にお いて、 前記強誘電体薄膜が金属元素を含んだベロブスカイ 卜型酸化物で あり、 前記上部電極及び前記下部電極が、 前記金属元素と貴金属との金 属間化合物を含むことを特徴とする。
また、 上部電極と強誘電体薄膜と下部電極を有する強誘電体素子にお いて、 前記強誘電体薄膜が金属元素を含んだベロブスカイ 卜型酸化物で あり、 かつ前記上部電極， 下部電極の少なく とも一方が、 強誘電体薄膜 の界面から、 前記金属元素と貴金属との金属間化合物を含む層、 前記貴 金属からなる層の順番に積層されている多層構造を有することを特徴と する。
また、 基板上にバッファ層， 下部電極， 強誘電体薄膜が順次積層され ている強誘電体素子において、 前記バッファ層が遷移金属またはその窒 化物であり、 前記強誘電体薄膜が金属元素を含んだベロブスカイ ト型酸 化物であリ、 かつ前記下部電極が、 前記金属元素と貴金属との金属間化 合物を含む層を備えたことを特徴とする。
ここで、 前記金属元素が P bであり、 前記貴金属が P tであり、 前記 金属間化合物が、 P bの含有量が原子％で 4 0 %以下であるような P t と P bとの金属間化合物であり、 前記遷移金属元素が、 T i であること が望ましい。
第 1 5図に、 P L — P b二元系平衡状態図を示すが （日本金属学会編 金属データブック改訂 3版， 5 8 0頁， 丸善， 1 9 9 3年） 、 これによ ると平衡状態では P し に P bは固溶しないため、 P tに P b を添加して いく と、 ？ を含まなぃ と、 L l 2 型結晶構造を持つ金属間化合物 P t P b との 2相組織となる。 そして P bの添加量が原子％で 2 5 % になると、 P t 3 P し の単相紐織が形成する。 本発明で述べている P b の含有量が原子％で 4 0 %以下であるような P t と P bとの金属間化合 物とは、 主としてこの P t 3 P b を指すものである。 しかし本発明のよ うに薄膜材料を対象とした場合、 必ずしも第 1 5図のような平衡状態図 の通りの相構造とならない可能性があるため、 この状態図に示されてい ないような構造も含んだ P b量が 4 0原子％以下の P t と P bとの金属 間化合物が望ましい。
本発明では、 前記金属間化合物が、 L l 2 型結晶構造以外でも、 面心 立方格子を基本構造とする結晶構造からなる相を有していれば、 上述の P t P b 金属間化合物相を有している場合と同様の効果が得られるも のである。
以下の説明では、 P t— P b金属間化合物と記した場合は、 このよう な P b量が 4 0原子％以下の P t と P bとの金属間化合物を指すもので ある。
また本発明では、 前記下部電極層が面心立方格子を基本とする結晶構 造を有し、 かつ U 1 1 ) 配向、 または（ 1 0 0 )配向、 または（ 1 1 0 ) 配向を主たる配向としていることを特徴とする。 さらに、 前記強誘電体 薄膜と前記下部電極がともに （ 1 1 1 ) 配向または （ 1 0 0 ) 配向、 ま たは （ 1 1 0 ) 配向を主たる配向としていることを特徴とする。 なお、 本書では、 「強く配向」 ， 「高配向」 ， 「主たる配向」 は同義として使 用している。
さらに本発明による強誘電体素子は、 f部電極が、 面心立方格子を有 する金属からなる第 1層と、 面心立方格子を基本構造とし、 かつ前記金 属を含む合金からなる第 2層との多層構造であり、 前記第 1層と前記第 2層との格子定数差が 3 . 5 % 以内であることを特徴とする。 さらに、 上部電極， ト—部電極の少なく とも ·方が、 fii心立方格 f を基木構造とし、 かつ前記下部電極の格子定数と前記強誘電体薄膜の格子定数との差が 1 %以内であることが望ましい。
また、 本発明では、 前記強誘電体薄膜の膜厚が 1 0 0 0 A以下である ことを特徴とする。
次に、 本発明による P t— P b金属間化合物電極を上部電極に用いた 場合の作用について説明する。 上部電極は、 強誘電体薄膜の結晶化熱処 理が終了した後形成するので、 結晶化熱処理工程における強誘電体薄膜 の劣化に対しては影響を与えない。 その一方で、 その後の L S I形成プ ロセスにおいて、 例えば絶縁保護膜形成のためのパッシべ一ション処理 や、 パッケージングの際に発生する水素の存在が、 強誘電体素子の分極 特性に大きく影響することが知られている。 上部電極を P t にすると、 P tの触媒効果により水素分子を分解し活性な水素の状態に遷移させや すい。 活性な水素は、 上部電極と強誘電体薄膜との界面に到達し、 強誘 電体薄膜中の酸素と結合する。 そのため、 強誘電体薄膜の電極界面近傍 に酸素が欠乏した変質層が生成し、 分極特性を著しく劣化させる。 また、 上部電極と強誘電体薄膜の格子定数のミスマッチが大きいと、 強誘電体 薄膜と上部電極との界面近傍に格子歪みが生じ、 そのことによっても、 分極特性は劣化してしまう。 本発明による P t— P b金属間化合物は、 水素分子を分解し水素を活性な状態にする能力が純 P t よりも低いので、 上部電極に用いれば、 活性な水素による強誘電体薄膜へのァタ ックが抑 制できる。 また、 P t a P b 金属間化合物は、 格子定数が強誘電体薄膜 である P Z Tの格子定数と極めて近いことから、 これらを上部電極に使 用すれば、 上部電極と強誘電体薄膜界面近傍に発生する格子歪みによる 応力が大幅に低減できる。 さらに、 上部電極形成後にも熱処理工程がい くつか必要になる力、 上部電極に P t 一 P b金属間化合物を用いれば、 熱処理中に P Z T中の P bが電極中に拡散することを防止し、 P Z T内 での変質層の生成を抑制できる。 この場合、 P bの含有量が原子％で 5 0 %を超えてしまうと、 融点が低下し、 熱処理工程後に膜形状が劣化 するため不適である。 以上の効果により、 上部電極に P t _ P b金属間 化合物を有する構造にすれば、 劣化の少ない高い分極特性を持つ強誘電 体素子を得ることができる。
次に、 本発明による P t 一 P b金属間化合物電極を下部電極に用いた 場合の作用について説明する。 前述したように本発明では、 P Z Tに代表されるような P bを含むぺ ロブスカイ 卜型酸化物の強誘電体薄膜を挟む電極材料として、 P t— P b金属間化合物層を用いる。
下部電極を形成した基板上に、 スパッタ法， ゾルゲル法， C V D法等 の手法で形成した直後の強誘電体薄膜の結晶は、 酸素が不足し結晶性が 不完全である。 そこで、 安定した分極特性を持つ強誘電体薄膜を得るた めには、 酸素含有雰 ffl気における結晶化熱処理が必要である。 この時の 熱処理温度は強誘電体の物質に依存するが、 P Z Tの場合は約 6 0 0 °C から約 8 0 0 °Cまでの範囲であリ、 従来の S i プロセスには無かった高 温領域となる。 この結晶化熱処理の過程で、 既に存在する下部電極が酸 化してしまうと、 電気伝導度が損なわれたり、 密着性が低下して強誘電 体薄膜が剥離してしまうため、 下部電極材料には耐酸化性が優れた物質 が必要となる。 そこで本発明では、 P t を主成分とした合金を電極材料 として用いる。
しかしながら従来用いられてきた純 P tでは、 結晶化熱処理中に PZT 中の P bが P t電極中に拡散することにより、 強誘電体薄膜の中に組成 変動した変質層が生成し、 分極特性を劣化させてきた。 本発明による P t - P b金属間化合物を f部電極に用いれば、 P Z Tから電極への P bの拡散を大幅に低減でき、 強誘電体薄膜の変質層生成を抑制するこ とが可能である。 異相間における金属元素の拡散の駆動力は、 その化学 ポテンシャル差であり、 それは拡散元素の濃度差の関数である。 P bの 拡散に着目 した場合、 移動先である電極内にあらかじめ P bが含まれて いれば、 P Z Tと電極の間で P b濃度差が小さくなり、 拡散の駆動力が 低減される。 その場合、 含有する P b量は、 原子％で 5 0 %以下である ことが必要である。 この含有量を超えるような場合、 融点が劣化し、 熱 処理工程中に電極が溶融し、 強誘電体膜の平滑性や微細組織に悪影響を 及ぼすため不適である。 また、 実際の元素の拡散量は、 拡散の駆動力以 外に、 温度， 時間に依存するが、 実際の結晶化熱処理に必要な時間は数 分間と短時間である場合が多く、 本発明のように P Z T —電極間での P b濃度差を小さく しておけば、 拡散は問題にならない。
P t電極への P bの拡散をあらかじめ予測し、 P Z Tを P b— richな 組成にして形成する方法も考えられるが、 この場合も拡散が生じること には変わりはなく、 P t電極界面近傍と内部での組成変動が生じること は防止できない。 強誘電体薄膜の上下方向に組成勾配が存在すると、 仮 に初期の分極特性が高いものであっても、 分極反転を繰り返すことによ つて、 分極特性が大きく劣化してしまう。 また、 拡散前の最適な組成を 見つけることが難しいばかりでなく、 拡散後、 すなわち結晶化熱処理後 の P Z T組成の制御が極めて困難である。 一方、 本発明のように、 あら かじめ P t電極中に P bを含有させる手法であれば、 P Z Tの組成は初 めから最適な組成を形成することができ、 P Z T組成制御の観点からも 有利である。
また、 下部電極に P t— P b企屈間化 物を fflいることによって、 P Z Tの格子定数と下部電極の格子定数差が小さくなり、 界面での格子 歪みによる応力が低減された高品質な強誘電体膜が得られる。 特に、 L 1 2型結晶構造を有する P L 3 P b金属間化合物を用いることが有効で ある。 L l 2 型結晶構造とは、 面心立方格子 （F C C ) を基本構造とし た第 1 6図に示すような規則的な原子配列をもった結晶構造である。 図 中、 1 0 1 は 1^ 原子、 1 0 2は？ ヒ原子、 1 0 5はT i原子又はZ Γ 原子を示す。 第 1 6図中欄の L 1 2 型結晶構造を持つ P t 3 P b は、 文 献値 P* Vi l lars and L. D. Calvert , "Pearson s Handbook of Crystal lographic Data for I nterraetal 1 ic Phases" ASM
International, (1991)によれば格子定数が 4.0 5 8 A であり、 第 1 6 図左欄の F C Cである P tの格子定数 3.9 2 A に比べ、 強誘電体材料 である第 1 6図右欄のベロブスカイ 卜型結晶構造の P Z Tの格子定数 (文献値 (K.Kakegawa,et,al. , Solid State Commun. , 24, 769 (1977)) 4.0 3 6 Aに極めて近い値となり、 その格子定数差は 0. 5 5 %となる。 従って、 P t 3 P b 上への P Z Tの形成は、 P t上に直接形成する場合 に比べて、 より格子歪みが少なく、 応力がほとんど無い高品質な P Z T 薄膜が得られる。 また、 前述したように、 下部電極と P Z Tとの格子定 数差が 1 %以内であるため、 P Z Tが下部電極の配向に対して近似した 配向 （高い配向） で形成できる。 この場合、 前述した P b拡散抑制効果 が同時に得られることは自明であり、 変質層， 界面応力の無い高配向 P Z T薄膜により、 分極特性の高い強誘電体素子が得られる。
さらに、 高い分極特性を得るためには、 強誘電体薄膜を配向させて形 成することが必要である。 そのためには、 下部電極を配向形成させるこ とが有効であるが、 S i 単結晶基板上では、 T i あるいは T i Nのバッ ファ層の上に形成した P L ド部 ¾極は （ 1 1 1 ) 面に強く配向しやすく、 その影響を受け P Z Tも （ 1 1 1 ) 面に配向形成が可能なことが知られ ている。 P t力 （ 1 1 1 ) 面に配向するのは、 結晶構造， 格子定数等の 物性値に閬する P L と T i との相関から得られるものである。 本発明に よる P t — P b金属間化合物は、 結晶構造， 格子定数の点で P t と大き く異ならないので、 下部電極として P tの代りに T iバッファ層の上に 形成して同様な （ i l l ) 配向を主たる配向とすることが可能となる。 前述した様に、 P t _ P b金属間化合物の方が P tよりも P Z Tとの格 子定数差が小さいため、 （ 1 1 1 ) 配向を主たる配向とした P t下部電 極上よりも （ 1 1 1 ) 配向を主たる配向とした P t— P b金属間化合物 下部電極上に P Z Tを形成した方が、 より高い配向性を持つ P Z Tを容 易に形成することができる。 下部電極層を 2層構造として、 S i単結晶 基板， T iバッファ層， 第一の下部電極層 P t ， 第二の下部電極層 P t 一 P b金属間化合物， P Z T強誘電体薄膜の順番で積層しても P Z Tの 配向形成に大きな効果を持つ。 この場合は、 第一の下部電極層 P tが、 T iバッファ層上で確実に配向するため、 第二の下部電極層 P t — P b がより高い配向性を持つことになる。 このように配向した下部電極から ェピタキシャル成長することにより、 高配向で界面での応力が小さい良 質な P Z T強誘電体薄膜を得ることができ、 高い分極特性を得ることが できる。
一方で、 この T iバッファ層と下部電極層の間に別の層を設けた場合、 例えば拡散バリア層等を設けると、 T i バッファ層の配向が直接下部電 極層 P t — P b金属間化合物あるいは第一の下部電極層 P t に直接伝わ らず、 これら下部電極層が高い配向性を持つことができなくなる。 すな わち、 P Z T強誘電体薄膜の高い配向が実現できないため、 分極特性を 向上させることができない。
本発明では、 下部電極の配向を達成するために面心立方格子を基本構 造とする結晶構造からなる層を電極とするものであり、 そのことによつ て、 P Z T強誘電体薄膜の配向形成が可能になるものである。 また、 強 誘電体薄膜の配向形成をより高めるためには、 バッファ層上でよリ確実 に配向する面心立方構造の金属を下部電極第 1層とし、 その上に拡散防 止， 界面応力低減といった機能を持たせた下部電極第 2層を設けること が効果的である。 この場合、 下部電極第 2層の材料は面心立方格子、 ま たは面心立方格子を基本構造とする結晶構造で、 下部電極第 1層を構成 する金属元素を含んでいる合金であり、 かつ第 1層と第 2層の格子定数 差が 3 . 5 % 以内であれば、 電極全体で高配向性が実現でき、 さらには 強誘電体薄膜の高配向性が達成できるものである。 また、 強誘電体薄膜 と下部電極との格子定数の差が 1 %以内であれば、 下部電極の配向した 原子配列に影響を受け、 強誘電体薄膜の配向がさらに高まるものである c さらにこの場合は、 前述したように下部電極と強誘電体薄膜の界面歪み が小さいため、 繰り返し分極反転に対して特性劣化が抑制できる効果も 併せ持つ。
以上説明したように、 本発 i では高い分極特性と繰リ返し分極反転に 対して特性の劣化しない強誘電体素子を得ることが可能となる。 図面の簡単な説明
第 1 図は、 本発明の実施例による強誘電体素子の断面図である。 第 2 図は、 本発明の実施例における還元熱処理による強誘電体キャパシタの 分極特性劣化の上部電極依存性を示す図である。 第 3図は、 本発明の実 施例における還元熱処理温度により変化する強誘電体キャパシタのヒス テリシス 111!線を^す図である。 笫 4図は、 本発明の実施例における還元 熱処理前後の残留分極値の上部電極 P b組成依存性を示す図である。 第 5図は、 本発明の実施例における抗電界値の上部電極 P b組成依存性を 示す図である。 第 6図は、 本発明の実施例における膜疲労特性の上部電 極依存性を示す図である。 第 7図は、 本発明の実施例における疲労試験 前後のヒステリシス曲線を示す図である。 第 8図は、 本発明の実施例に おける X R D回折パターンを示す図である。 第 9図は、 本発明の実施例 による強誘電体素子の断面図である。 第 1 0図は、 本発明の実施例の X R D回折パターンである。 第 1 1 図は、 本発明の実施例の下部電極の 格子定数を示す図である。 第 1 2図は、 本発明の実施例による強誘電体 素子の下部電極と強誘電体薄膜の原子配置模式図である。 第 1 3図は、 本発明の実施例による強誘電体素子の断面図である。 第 1 4図は、 本発 明の実施例による強誘電体素子の断面図である。 第 1 5図は、 P t— P bの二元系平衡状態図である。 第 1 6図は、 P t， P t 3 P b , PZTの 結晶構造を示す図である。 第 1 7図は、 本発明の実施例による強誘電体 メモリの断面図である。 第 1 8図は、 本発明の実施例による半導体装置 の模式図である。 第 1 9図は、 本発明の実施例による混載ロジックの概 念図である。 第 2 0図は、 本発明の実施例による非接触型 I Cカー ドの 概念図である。 発明を実施するための最良の形態
以下、 本発明を実施例により、 図面を用いて、 具体的に説明する。 図 中で用いられる符号は、 以下の通りである。 1 1 は基板、 1 5はバッフ ァ層、 1 6は下部電極、 1 7は上部電極、 2 0は P t — P b金属間化合 物下部電極、 2 1 は P t下部電極第 1層、 2 3は P t 3 P b 下部電極第 、 2 5は P し — P b金^ HU化 物上部電極、 2 6は P t 下部電極、 2 7は P L上部電極、 3 0は P Z T強誘電体薄膜、 4 (U P t 3 P b 上 部電極第 1層、 4 4は P t上部電極第 2層、 6 1 は S i基板、 6 2は S i 02 層、 6 7はソース部、 6 8はドレイ ン部、 6 9は金属層、 7 1 は上部電極、 7 3は下部電極、 7 5は強誘電体薄膜、 7 7はバッファ層、 7 9は基板、 1 0 1 は1^ 1.原子、 1 0 2は 13原子、 1 0 5は丁 1原子 または Z r原子、 1 1 0は酸素原子、 2 0 1 は非接触型 I Cカー ド、 2 0 2は送受信装置、 2 0 3はデータ交換装置、 2 04はメモリ内蔵マ イコンチップ、 2 0 5はアンテナコイル、 2 0 6は強誘電体メモリ素子、 2 0 7はデータである。
(実施例 1 )
第 1 図は、 本究明による強誘電体素子のキャパシタ部の断面模式図で ある。 基板 1 1 は熱酸化で形成した S i 02 層を含む S i ウェハ基板、 バッファ層 1 5は 3 0 0 °Cに加熱しながらスパッタ法で膜厚 2 0 0 Aに 形成した T i層である。 下部電極 2 6は、 基板温度を 3 0 0°Cに加熱し てスパッタ法で形成した膜厚 1 7 0 0 Aの P t層とした。
強誘電体薄膜 3 0は、 P b ( Z r。.52 T i。.，β)〇3組成の P Z T薄膜 を同じくスパッタ法で形成した。 基板温度は 3 0 0 °C、 膜厚は約 2500 A とした。 その後、 結晶化熱処理として、 急速加熱法 （Rapid Thermal Annealing： R ΤΛ ) にて 6 5 0 °C， 2分間の熱処理を低酸素濃度雰囲 気中で実施した。 ここで得られた P Z T薄膜は、 X線回折解析により ( 1 1 1 ) 面を主たる配向とした高配向膜であることを確認した。
本実施例では、 上部電極 2 5に本発明による P t— P b金属間化合物 電極を用いた。 P t と P bの 2つのターゲッ トを同時に使用でき、 それ ぞれのタ一ゲッ 卜におけるスパッタ速度を独立に制御できる 2元スパッ タ装 を川いて、 各 P b組成の P L — Γ b 1:部 ¾極膜を 1 7 0 0 Aの膜 厚で形成した。 本実施例では、 耐水素還元劣化特性に有効な P b組成範 囲を調べるために、 P b組成を原子％で 0 %から 4 0 %まで変化させた 複数の上部電極を形成した。 成膜中の基板温度は室温と 3 0 0 °Cの.2種 類とした。 これらの P b組成範囲のうち少なく とも原子％で 1 0 %の P bを含有していれば、 上部電極膜中に金属間化合物 P t 3 P b 相を有 していることを X R Dにより確認した。 上部電極形成後、 P Z T薄膜へ のダメージを除去する目的で、 酸素熱処理 （ 2 nd ァニール） を施した。 また水素劣化特性を評価するために、 H e— 3 %H2 雰囲気中での還元 熱処理を実施し、 その前後で、 分極—電圧曲線、 すなわちヒステリシス 曲線の測定を行い、 強誘電体キャパシタの耐水素劣化特性を評価した。 第 2図は、 P t， P - 2 5 at . % P b , P t - 4 O at . % P bを上部 電極とした場合の残留分極値の還元熱処理温度に対する変化を示したも のである。 比較例である P t上部電極では、 還元熱処理温度 1 5 0 °C以 上で残留分極値が低下し 3 0 (TCではほとんど強誘電特性が無くなって しまう力 本実施例による P t — 2 5 at . % P b、 及び P t — 4 0 at . % P b上部電極では、 還元熱処理温度を 3 5 0 °Cまで増加させても、 分極 特性の劣化を大きく抑制することが可能であった。
第 3図には、 これらのヒステリシス曲線を示した。 第 3図左欄（下欄） の比較例である P t 上部電極では 3 0 0 °Cで直線的になっているが、 本 実施例による第 3図中欄の P L — 2 5 &に％ P b 、 及び第 3図右欄 （上 欄） の P L — 4 0 a L. % P b 上部電極では、 3 0 0 °Cの還元熱処理によ つても、 ヒステリシス特性に大きな劣化は認められない。 すなわち、 本 実施例の P L - P b上部電極によって P tの触媒効果を減少させること ができた。
笫 4図は、 2 5 0 °C , 1 0分 [11]の }S元熱処理後の残留分極と、 P t ― P b上部電極の P b組成の閣係を示した。 縦軸の規格化した残留分極は、 それぞれの上部電極の 元熱処理前の残留分極値で規格化したものであ る。 上部電極の P し に p b を添加していく と、 水素劣化が抑制されてお り、 特に P b組成 1 0 %以上で効果が大きいことが分かる。 従って、 耐 還元特性の観点では、 P t — P b上部電極の P b組成範囲は、 1 0 %以 上であることが望ましい。
第 5図は、 本実施例の強誘電体素子キャパシタにおける抗電界 E cの、 P t - P b上部電極屮の P b組成依存性を示した。 水素劣化を抑制させ るために、 新物質を上部電極に適用した場合、 強誘電体物質との仕事関 数の関係で、 抗電界値が大きくなることが懸念される。 抗電界値が大き くなると、 分極反転させるための電圧が上昇し、 メモリ として使用する 場合に好ましくない。 本実施例による P t— P b上部電極では、 上部電 極中の P b組成が増加しても、 抗電界値は従来の P tの場合に比べて大 きく変化せず、 メモリ駆動に好適な値を有している。 なお、 図中で、 口 印は、 ダメージ除去のための酸素処理後の値を示す。 〇印は、 2 5 0 °C，
1 0分間の H e - 3 % II 2 雰圆気中の還元熱処理後の値を示す。
第 6図は、 本実施例の強誘電体キャパシタの膜疲労特性評価結果であ る。 評価条件として、 5 V， 5 0 0 KH zの印加電圧を繰り返し与え、 分極 P r特性をみた。 本実施例による P t— 2 5 at. % P b ( P t 3 P b ) 上部電極の場合 （図屮黑丸奢で示す。 ） 、 比較例の P t上部電極の場合
(図中白丸〇で示す。 ） に比べて、 繰り返し分極反転による分極特性の 劣化が少なく、 脱疲労特性が向上することを確認した。
第 7図には、 これらの疲労試験 ι¾後のヒステリシス曲線 （それぞれ、 Fatigue前、 Fatigue後で す） を示した。 第 7図左欄の比較例の P t上 部電極では、 1 0 ' ° [illの分極 f を経た後、 残留分極値は ΐ:分程度まで 劣化している。 第 7図右欄の本実施例による P t— 2 5 at. % P b
( P P b ) 上部電極では、 1 0'° la]の分極反転後も残留分極値の劣 化は小さい。 これは、 P ， P b と P Z Tの界面歪が低減されたことに よるものである。 そのことを示すために、 XR Dによる解析を行った。 第 8図は、 本実施例の強誘電体キャパシタを X R Dで分析した結果で ある。 （ 1 ) は P t— 2 5at.% P b 上部電極を形成した段階、 （ 2 ) はそれを 6 5 0 °Cで酸素熱処理した後の結果である。 いずれも、 上部電 極膜は金属間化合物 P P b であり、 （ 1 1 1 ) に高配向した P Z T 上に、 （ 1 1 1 ) 配向を主たる配向とする P t 3 P b 膜が形成している。 XRD結果では、 格子定数 4. 0 4 A に対応する （ 1 1 1 )， （ 2 2 2 ) のピークと、 格子定数 3. 9 1 A に対応する （ 1 1 1 )， （ 2 2 2 ) ピ一 クが強く検出されている。 前者は、 格子定数がほとんど同じである PZT と P t 3 P b 、 後者は下部電極である P t を示す。 すなわち、 P Z Tと 格子整合性に優れた P t 3 P b 上部電極が形成されていた。 酸素熱処理 後の X R Dパターンでは P b〇の存在を示す微少なピークが 2 Θ = 20° 〜4 0 ° の領域で得られているが、 上部電極の大部分は P t 3 P b のま まの格子定数， 配向性で存在している。 このように、 P L 3 P b 上部電 極と、 P Z Tとの格子定数差がほとんど同じとなることから、 界面の整 合性が高ま り界面歪が減少し、 そのことによって膜疲労特性が向上した。 以上の様に、 上部電極に本実施例による P t — P b金属間化合物電極 を用いることによって、 水素による劣化が少なく、 膜疲労特性に優れた 強誘電体素子を得ることができた。
ここで、 P Z T膜の成膜法としてスパッタ法について説明した力 、 特 に成膜法は限定されるものでは無く、 有機金属， 酢酸塩を原料と したス ピンコー ト法， 塗布法， スプレー法， ミ ス 卜法及び M〇 C V D法， 法， レーザ蒸着法を川いても良い。
さらに、 ここでは P L _ P b金属間化合物層の成膜法として、 P t と P bのタ一ゲッ 卜を川いた 2元のスパッタ法について説叨した力 特に 限定するものではなく、 合金ターゲッ トを用いたスパッタ法や、 電子ビ —ムゃレーザによる蒸着法等を用いても良い。 また、 薄膜と 薄 膜を交互に積層し、 熱処现することで P t — P b金属間化合物層を形成 する方法を用いても良い。 さらには P t層を形成した後、 あるいは形成 しながら高真空中で P bイオンを注入する方法や、 P tのイオンと P b のィォンを高真空中で直接積層するィォンビームデポジシヨン法等のィ オンビ一ム応用成膜法を用いても良い。
(実施例 2 )
第 9図は、 本実施例による強誘電体素子のキャパシタ部の断面模式図 である。 基板 1 1 ， バッファ層 1 5は、 実施例 i で示したものと同じも のである。 すなわち、 基板 1 1 は熱酸化で形成した S i 〇2 層を含む S i ウェハ基板、 ノ ッファ層 1 5は 3 0 0 °Cに加熱しながらスパッタ法 で膜厚 2 0 0 Aに形成した T i層である。 本実施例では、 下部電極 1 6 を P Lからなる下部 '®極笫 1層 2 1 と P t 3 P b 金属間化合物からなる 下部電極第 2層 2 3 との 2層構造とした。 下部電極第 1層 2 1 は、 スパ ッタ法により P tを 3 0 0 °Cに加熱しながら 1 0 0 0 A形成した。 つづ いて、 P t と P bの 2つのターゲッ トを同時に使用でき、 それぞれのタ ーゲッ 卜におけるスパッタ速度を独立に制御できる 2元スパッタ装置を 用いて、 P t — 2 5at^ % P b組成の P し Ί P b金属間化合物層を下部電 極第 2層 2 3 として形成した。 この時の S板温度は 3 0 0 °C、 膜厚は 1 0 0 0 Aとした。
強^^体簿膜 3 0は、 P b ( Z r。.5 Z T .4 S) 0。組成の P Z T薄膜 を同じくスパッタ法で形成した。 本実施例では基板温度は室温、 膜厚は 1 0 0 O Aとした。 その後、 結晶化熱処理として、 急速加熱法 （Rapid Thermal Annealing : R TA ) にて 6 5 0 "C , 2分間の熱処理を低酸素 濃度雰囲気中で実施した。
続いて、 上部電極 1 7 を、 強誘電体界面'に接した方から上部電極第一 層 4 0， 上部電極第 二層 4 4の 2層構造とした。 上部電極第一層 4 0と して下部電極第二層 2 3 と同様な方法で P t 3 P b を膜厚で 1 0 0 0 A 形成し、 上部電極第二層 4 4 として下部電極第一層 2 1 と同様な方法で P t層をスパッタ法にて膜厚で 1 0 0 0 A形成した。
第 1 0図は、 第 9図に示した本実施例の強誘電体キャパシタ構造にお いて、 強誘電体薄膜 3 0を形成する前、 すなわち下部電極第 2層の
P t 3 P b 金属間化合物層を形成した段階での X R D結果である。
( 1 1 1 ) 面を主たる配向とした P tの影響を受けて P t 3 P b 力
( 1 1 1 ) 面に強く配向形成している。 P t 3 P b 格子定数は 4. 0 3 〜4.04 A程度、 P tの格子定数は 3. 9 1 であった。
第 1 1 図は、 下部電極第 2層 2 3の P b組成を変化させた場合の、 下 部電極層の格子定数を示したものである。 いずれも場合も、 下部電極第 2層 2 3の P t 3 P b 金属間化合物層の格子定数の値は、 下部電極第 1 層 2 1 の P t より大きく、 強誘電体薄膜 P Z Tの値に近いものとなって いる。 なお、 下部 T 極第 2層 2 3の P L P b 金属間化合物層の格子定 数の値は、 室温成股した場合を白丸印〇で示し、 3 0 0°Cで成膜した場 合を黒丸印 ·で示す。 下部電極第 1層 2 1 の P tの格子定数の値は、 室 温成膜した場合を白三角印△で示し、 3 0 0 °Cで成膜した場合を黒三角 V印で示す。 強誘 S体薄膜 P Z Tの格『-定数の値は、 図中上部のハッチ ング領域で^す。
強誘電体薄膜 3 0を形成し、 結晶化熱処理を終了した後、 同様に X線 回折により解析したところ、 この P Z T強誘電体層は （ 1 1 1 ) 面に強 く配向しており、 格子定数が 4. 0 4 Aであることが確認できた。
第 1 2図に、 この場合の下部電極から強誘電体薄膜までの原子配列模 式図を示す。 下部電極第 1層の P t、 下部電極第 2層の P t 3 P b 、 強 誘電体薄膜の P Z T、 ともに （ 1 1 1 ) 面に強く配向しているので、 第 1 2図に示す様な原了-配列をとることになる。 第 1 2図では、 模式的に 各層における 1 1 ) Ιύΐを 1 つだけ示している。 また、 図中 1 1 0は 酸素原子、 1 0 2は 13原子、 1 0 1 は [原子を表す。
本実施例で得られた P t， P t ;, P b 、 P Z Tの格子定数はそれぞれ 3.9 1 Α, 4.04 A, 4.04 Αであるので、 （ 1 1 I ) 面における際 近接原子間距離はそれぞれ、 2.7 6 Α, 2.8 5 Α, 2.8 5 Α となる。
P t と P Z Tの格子定数差は約 3.9 % であるため、 下部電極の P t上 に直接 P Z Tを形成すると、 界面にこの格子定数差の大きさに起因する 応力が存在することになる。 この界面での応力は、 強誘電体特性の劣化 の原因となるものである。 一方、 P t a P b と P Z Tの格子定数差はほ とんど無いことから、 本実施例のように P Z Tに直接接する電極部に P t 3 P b を用いれば、 界面での応力がほとんど無い状態が実現できる。 また、 上部電極第一層に P t 3 P b を用いているため、 実施例 1で示 した様に水素による分極特性の劣化も防ぐことが可能となる。 さらに、 強誘電体薄股の上ド界面での格子 ¾が緩和されているので、 実施例 1 と 同様、 繰り返し分極反転による膜疲労特性も大きく向上する。
本実施例では、 上部電極を P t :, P b の第 1層、 P tの第 2層として いる。 P tの上部 It極第 2層を設けることには、 以下の効果がある。 上 部電極股成股後、 エッチング加工にて上部電極を形成するが、 このエツ チング工程時に用いるハロゲンガスやレジス ト材料の影響により、
P t P b 股が変 Ϊ する 能性があり、 上部電極と配線とのコンタク ト 性が劣化する可能性がある。 P Lの上部電極第 2層により、 P t 3 P b を保護し、 エッチング工程， レジス 卜除去のアツシング工程での膜モホ ロジの劣化を防止するものである。 この上部電極第 2層に川いる物質と して、 ここでは P し を例にあげた力、 W, T a , I r， R u , P d， N i， C uを用いても同様な効果を有するものである。
この P t 3 P b は、 P Z T結晶化熱処理等のプロセス中で P Z T中の P bが電極に拡散することを防止する効果も当然有するものである。 こ の P b拡散防止効果と、 前述の界面歪み低減、 高配向形成の 3つの効果 により、 分極特性劣化の原因となる電極界面近傍での変質層生成を最大 限に抑制することで、 本実施例では P Z T強誘電体層の膜厚を 8 0 O A まで薄くすることが可能となった。 P Z T強誘電体層の膜厚を薄くする ことで、 メモリ駆動のための電圧を低くすることが可能となった。 また、 水素還元劣化抑制効果を有するため、 水素発生の原因となる配線工程を 経ても特性が劣化しない。 従って、 これら強誘電体素子を 2層配線構造 をもつ混載ロジックに搭載することが可能となった。
これらの効果により、 本実施例における強誘電体素子は、 低い抗電界
( E c ) を維持し、 かつ工程劣化の少ない大きな残留分極 （ P r ) を得 ることが可能となり、 低電圧でのメモリ駆動が実現できた。 さらに、 繰 り返し分極反転を経た後にも、 P rの低下がほとんど無い強誘電体素子 を得ることが可能となった。
このような強誘電体キャパシタ部は、 不揮発性強誘電体メモリ として の適） のみに限らず、 その 誘電性を利用した D R A M用キャパシタと しても利川できるものである。
(実施例 3 )
第 1 3図は、 木実施例による強誘電体素？ "のキャパシタ部の断面図で あり、 上部電極 2 5， 強誘電体薄膜 3 0 , 部電極 2 0， バッファ層
1 5 , 基板 1 1 からなるものである。
基板 1 1 は S i ウェハ基板であり、 熱酸化で形成した S i 〇2 層を含 むものである。 その表 に T i によるバッファ層 1 5 を 3 0 0 °Cに加熟 しながらスパッタ法で膜厚 2 0 0 Aに形成した。 次に、 このバッファ層 1 5上に、 下部電極 2 0として P L — P b金属間化合物薄膜をスパッタ 法で 1 0 0 0 A形成した。 その際、 スパッタ用ターゲッ トとして P t— 2 5 at. % P b の組成の焼結体を用い、 成膜中の基板加熱温度を 3 0 0 でとした。 この P t— P b金属間化合物薄膜は X線回折解析によリ格子 定数 4.04 Aの面心立方構造を基本とした結晶構造で、 かつ （ 1 1 1 ) 面の高配向膜であることを確認した。
強誘電体薄膜 3 0として P b (Z r。.52 T i。.48) 03組成の P Z T薄 膜を同じくスパッタ法で形成した。 基板温度は室温から 4 5 0°Cの範囲、 膜厚は約 1 2 0 0 Λとした。 その後、 結晶化熱処理として、 急速加熱法 (Rapid Thermal Annealing : R TA ) にて 6 5 0 °C， 2分間の熱処理 を酸素中で実施した。 さらに、 下部電極 2 0と同様な方法で P t— P b 金属間化合物の上部電極 2 5を 1 0 0 0 A形成した。
このようにして得られた強誘電体素子を T EM— E D X分析， SIMS分 析、 及び I C P分析をした結果、 P Z T薄膜から上部， 下部電極への P bの拡散はほとんど認められず、 所定の組成の P Z T薄膜が得られて おり、 P Z T薄膜中に変質層が生成していないことを確認した。 また、 上部電極， 下部電極ともに L l z 型結晶構造を有する金属間化合物
P t P b が形成していることを確認した。 ここでは、 上部， ド部とも に電極層全体が金属間化合物となっていたが、 電極層の一部に金属間化 合物の結晶粒が存在するような場合においても、 同様な効果がえられる ため、 木発叨の範圆を逸脱するものではない。 さらに、 X線回折解析に より、 この P Z T薄膜は （ 1 1 1 ) 面に強く配向していることも確認し た。 これは、 下部電極が （ 1 1 1 ) 面に配向しており、 その格子定数と P Z Tの格子定数が近いことから、 ェピタキシャル形成がおこ り実現し たものである。 X線回折のピーク位置ゃ電子線回折の結果から得られた この金属間化合物 P t a P b の格チ定数は、 P t単独の格子定数よりも 大きくなつており、 P Z Tの格子定数に極めて近いものになっていた。 したがって、 下部電極界面での格子歪みは低減され、 界面応力が抑制さ れている。 上部電極にも金属間化合物 P t 3 P b 合金を用いたため、 上 部電極界面での応力が小さくなり、 その後の保護絶縁皮膜形成時等に問 題になる耐水素特性にも優れていた。
これらの効果により、 本実施例における強誘電体素子は、 低い抗電界
( E c ) を維持し、 かつ大きな残留分極 （ P r ) を得ることが可能とな つた。 さらに、 繰り返し分極反転を経た後にも、 P rの低下がほとんど 無い強誘電体素子を得ることが可能となった。
(実施例 4 )
第 1 4図は、 本発明の別の実施例による強誘電体素子のキャパシタ部 の断面図である。
基板 1 1， バッファ層 1 5は、 ^施例 1〜 3 と同じものである。 本実 施例では、 バッファ層形成後、 まず実施例 2 と同様な方法で、 膜厚で 1 0 0 0 Aの P L層を形成する。 続いて、 同じくスパッタ法にて、 P b 層を膜厚で 1 0 0 A形成する そして、 実施例 1 と同様な方法で P Z T 層を膜^で 1 2 0 O A形成し、 結晶化熱処理として 、速加熱法にて ΰ50 UC 2分間の熱処理を酸素中で実施した。 スパッタによる P t層， P b層， P Z T層形成の問は、 «板温度は 3 0 0 °Cで一定とした。 結晶化熱処理 中に、 P bが P し層中へ拡散する。 第 1 4図に示すような P Lの下部電 極第一層 2 1 と、 P t a P b 金属間化合物を含んだ下部電極第 2層 2 3 との 2層構造からなる "F部電極 1 6が形成された。 その後、 上部電極 2 7 として P t層をスパッタ法にて膜厚で 1 0 0 0 A形成して強誘電体 キャパシタとした。
下部電極 1 6， P Z T強誘電体薄膜 3 0 を形成した後に X線回折によ リ確認したところ、 どちらの時点でも、 形成膜は （ 1 1 1 ) 面に強く配 向していた。 これは、 T i のバッファ層 1 5の配向の影響を受けて P t 層が配向形成した結果であり、 T i バッファ層の直上に介在層を設ける ことなく P t層を形成した結果である。 仮に T i バッファ層と P t層の 間に別の物質による介在層が存在すると、 下部電極 1 6， 強誘電体 3 0 ともに、 高い配向は得ることができなくなる。
これらの効果により、 本実施例における強誘電体素子は、 低い抗電界
( E c ) を維持し、 かつ大きな残留分極 （ P r ) を得ることが可能とな つた。 さらに、 繰り返し分極反転を経た後にも、 P rの低下がほとんど 無い強誘電体素子を得ることが可能となった。
(実施例 5 )
第 1 7図は、 木実施例にかかる強誘電体メモリセルの概略断面図であ る。
作製方法を以下に示す。 まず、 ソース部 6 7及びドレイ ン部 6 8 を持 つ S i を S i 基板 6 1 に川い、 これを表面酸化して膜厚 2 5 0 Aの Si02 層 6 2を形成した。 マスク一パターニングして基板中央に凸部 S i 〇2 膜を作製し、 次に得られた凸郃に C V D法により股厚 4 5 0 0 Aの S i のポリク リスタルを形成し、 さらに表面酸化して膜厚 2 5 0 Aの S i02層 6 2 を形成して M 0 S部トランジスタを作製した。 得られた半導体 M0S 部に対応したキャパシタ部として、 まず 3 0 0 °Cに加熱しながら膜厚 2 0 0 0 Aの T i ノ ッファ層 1 5 を形成した。 この上に、 実施例 1 で作 製された P t 3 P b下部電極 2 0， P Z T強誘電体薄膜 3 0， P t 3 P b 上部電極 2 5からなる構造の強誘電体素子を形成することで、 強誘電体 メモリセルを得た。 図中では模式的に表示している力 \ ドレイン部 6 8 は P し 3 P b 上部電極 2 「)ヘアルミニゥム等の導電体 1 7 1 により接続 される。 また、 場合により、 ドレイ ン部 6 8は P L 3 P b 下部電極 2 0 へアルミニウム等の導電体により接続される。 これにより、 いわゆる 1 MO S 1 キャパシタ型の強誘電体メモリセルが構成される。
得られた強誘電体メモリセルは、 強誘電体素子の上部電極から下部電 極へ、 または下部電極から上部電極へ抗電界以上の電圧を印加すること で、 印加方向に極性の向いた残留分極が得られた。 この残留分極の向き を判断して " 0 " または " 1 " の状態に対応させることによリメモリへ の書き込みが行える。 また、 抗電界以上の電圧で得られる強誘電体のヒ ステリシス特性における蓄積電荷容量の変化を検出することによって
" 0 " または " 1 " の読み出しができるメモリセルである。 このように、 強誘電体メモリのキャパシタ部に、 本発明による電極材料を用いること により、 分極特性が高く、 繰り返し使用時の劣化が小さい強誘電体メモ リ を提供することができた。
ここでは、 本発明による強誘電体素子を半導体 MO S部のキャパシタ と して形成した場合について説明した。 半導体電界効果トランジスタの ゲー 卜上に強誘電体素子によるキャパシタが形成されている構造の強誘 電体メモリにおいても、 同様な効^が られるものである。
(実施例 6 )
第 1 8図は、 本実施例にかかる強誘電体メモリセルを用いた半導体装 置の模式図である。 本半導体装置は、 実施例 1 で示した強誘電体キャパ シタが 2次元に配列するように、 F部電極を 7 3 a， 7 3 b， 7 4 c， 上部電極を 7 l a , 7 1 b , 7 1 c…となるように互いに直行する ような縞状に配置した。 各々のキャパシタは、 実施例 1 と同じく上下電 極に P t — P b金属間化合物、 強誘電体薄膜 7 5に P Z Tを用いている。 また、 ド部電極 7 3 a , 7 3 b , 7 4 c , …と基板 7 9の間には、 T i のバッファ層 7 7 を設けている。
アクセス回路によリ下部電極群， 上部電極群よりそれぞれ 1 つを選択 することで、 強誘電体 2次元配列素子のうちの 1 つのセルを選択し、 キ ャパシタ部近傍に位置する図示していない トランジスタを駆動すること で電圧を印加し書き込みまたは読み出しを行い、 メモリとして駆動する ものである。
(実施例 7 )
第 1 9図は、 本実施例にかかる強誘電体メモリセルを用いた混載ロジ ックの模式図である。 1 チップの混載ロジック力、 外部インターフェイ ス部 3 0 1 と C P Uュニッ ト 3 0 2 と強誘電体メモリ部 3 0 3より構成 される。 C P Uユニッ ト 3 0 2は、 ア ドレスユニッ ト 3 0 5， 実行ュニ ッ ト 3 0 6， 命令ユニッ ト 3 0 7， バスユニッ ト 3 0 8から構成されて おり、 強誘電体メモリ部 3 0 3 とバスユニッ ト 3 0 8 を介して情報をや り取りする。 混載ロジックは、 外部インターフェイス部 3 0 1 を介して、 図示しない外部の情報機器とデータ通信を行う。 データ通信は、 電波や 赤外線を使用して、 ワイアレスで行う場合と、 接続線を介して行う場合 が有る。 強^ ' 体メモリ部 3 0 ：]はプログラム格納のための R〇M部と、 データを随時書き込みと読み出しができる R A M部が必要であり、 従来 は例えば R O M部に EEPROM, R A M部に D R A Mを用いる等、 2種以上 のメモリ を必要としていた。 本実施例では、 強誘電体メモリ部 3 0 3 を 強誘電体メモリ単独で構成している。 強誘電体メモリは、 不揮発性でか つ高速書き込み， 読み出しが可能であることから、 R O M部， R A M部 両方の働きをする。 メモリ部を強誘電体メモリ単独で構成することによ リ、 R O M部と R A M部の領域を任意に割り振ることが可能となる。 こ の強誘電体メモリ素子は、 実施例 1 に示したキャパシタ構造を有してお り、 上部電極に P t 3 P b を用いているため、 水素による劣化が少なく、 膜疲労特性にも優れている。 強誘電体キャパシタ形成後の配線工程が 2 回以上となっても、 分極特性の劣化の無い混載ロジックを提供すること が可能である。
(実施例 8 )
第 2 0図は、 本実施例にかかる強誘電体メモリセルを用いた非接触型
1 Cカー ドの概念図である。 2 0 1で示した非接触型 I Cカー ドは、 送 受信装置 2 0 2， メモリ内蔵マイコンチップ 2 0 4， アンテナコイル
2 0 5を備えており、 外部にあるデータ交換装置 2 0 3から発信される データ 2 0 7 を含む電波をアンテナコイル 2 0 5によって電圧に変換し、 送受信装置 2 0 2 を介して、 メモリ内蔵マイコンチップ 2 0 4 を駆動す るものである。 また、 逆のルー 卜で外部にあるデータ変換装置 2 0 3へ データ 2 0 7が送信される。 メモリ内蔵マイコンチップ 2 0 4の内部に は、 本発明による強誘電体メモリ素子 2 0 6が組み込まれている。 本実 施例では、 この強誘電体メモリ素子 2 0 6に、 実施例 2で示した強誘電 体薄膜 P Z Tが膜厚 1 0 0 0 A以 ドの構造のものを採用しており、 駆動 電圧を低 ドさせることが可能となつた。
以上の様に、 本発明による P L — P b金属間化合物を上部電極に用い れば、 水素による Pス Tの特性劣化を抑制することが可能となるため、 分極特性の劣化の無い強誘電体メモリが提供できる。 また、 P Z Tの電 極界面との歪みを低減し、 繰り返し劣化の少ない強誘電体メモリ を提供 できる。 また P t — P b金属間化合物を下部電極に用いれば、 P Z Tか ら電極への P bの拡散を大幅に低減でき、 強誘電体薄膜の変質層生成を 抑制することが可能となる。 さらに、 上部電極の場合と同様、 歪みのほ とんど無い界面が形成できるので、 繰り返し劣化が抑制され、 また高配 向な P Z T形成が可能となるため、 分極特性の優れた強誘電体メモリが 提供できる。
本発明によれば、 強誘電体メモリの強誘電体薄膜における変質層の生 成を防止できる。 また、 本発明によれば、 強誘電体薄膜と電極界面にお ける応力を低減するような電極材料を提供することができる。 また、 本 発明によれば、 分極特性が高く、 繰り返し使用時の劣化が小さい強誘電 体メモリ を可能にすることができる。 産業上の利用可能性
本発明は、 強誘電体素子、 特に不揮発性強誘電体メモリ（F e R A M )、 不揮発性メモリ搭載の混載ロジック、 強誘電体をキャパシタに用いた D R A M等に代表される半導体装置や、 これらを用いた I Cカー ドなど の電子機器に用いられる。

Claims

請 求 の 範 囲
1 . 上部電極と強誘電体薄膜と下部電極を有する強誘電体素子において、 前記強誘電体薄膜が金属元素を含んだベロブスカイ 卜型酸化物であり、 前記上部電極が、 前記金屈元素と貴金属との金属間化合物を含むことを 特徴とする強誘電体素子。
2 . 上部電極と強誘電体薄膜と下部電極を有する強誘電体素子において、 前記強誘電体薄膜が金属元素を含んだベロブスカイ 卜型酸化物であリ、 前記上部電極及び前記下部電極が、 前記金属元素と貴金属との金属間化 合物を含むことを特徴とする強誘電体素子。
3 . 上部電極と強誘電体薄膜と下部電極を有する強誘電体素子において、 前記強誘電体薄膜が金属元素を含んだベロブスカイ 卜型酸化物であリ、 かつ前記上部電極， 下部電極の少なく とも一方が、 強誘電体薄膜の界面 から、 前記金属元素と貴金属との金属間化合物を含む層、 前記貴金属か らなる層の順番に積層されている多層構造を有することを特徴とする強 誘電体素子。
4 . 基板上にバッファ層， 下部電極， 強誘電体薄膜が順次積層されてい る強^ ' 体^チにおいて、 1 バッファ層が遷移金 1 またはその窒化物 であり、 前記強誘電体薄膜が金属元素を含んだベロブスカイ 卜型酸化物 であり、 かつ前記下部電極が、 前記金属元素と貴金属との金属間化合物 を含む層を備えたことを特徴とする強誘電体素子。
5 . 請求項 1 _ 4記載の強誘電体素子において、 前記金属元素が P bで あり、 前記貴金属が P Lであり、 前記金属間化合物が、 の含有量が 原子％で 5 0 %以下であるような P t との金属間化合物であり、 前記遷 移金属元素が、 T i であることを特徴とする強誘電体素子。
6 . 上部電極と強誘電体薄膜と下部電極を有する強誘電体素子において、 前記強誘電体薄膜が金属元素を含んだベロブスカイ 卜型酸化物であり、 前記上部電極が、 P tに P bを原子％で 1 0 %以上 5 0 %以下の範囲で 含んでいること物質からなることを特徴とする強誘電体素子。
7 . 請求項 1 — 6記載の強誘電体素子において、 前記金属間化合物が、 P t P b の組成式で表される L I 2 型結晶構造を有していることを特 徴とする強誘電体素子。
8 . 請求項 1 一 6記載の強誘電体素子において、 前記金属間化合物が、 面心立方格子を基本構造とする結晶構造からなることを特徴とする強誘 電体素子。
9 . 請求項 1 _ 6記載の強誘電体素子において、 前記下部電極層が、 面 心立方格子を基本構造とする結晶構造を有し、 かつ （ 1 1 1 ) 配向、 ま たは （ 1 0 0 ) 配向、 または （ 1 1 0 ) gil向を主たる配向としているこ とを特徴とする強誘電体素子。
1 0 . 請求項 9記載の強誘電体素子において、 前記強誘電体薄膜と前記 下部電極がともに（ 1 1 1 )配向または（ 1 0 0 )配向、 または （ 1 1 0 ) 配向を主たる配向としていることを特徴とする強誘電体素子。
1 1 . 上部電極と強誘^体薄膜と ド部^極からなる強誘電体^子におい て、 前記下部電極が、 面心立方格子を有する金属からなる第 1層と、 面 心立方格子を基本構造とし、 かつ前記金属を含む合金からなる第 2層と の多層構造であり、 前記第 1層と前記第 2層との格子定数差が 3 . 5 % 以内であることを特徴とする強誘電体素子。
1 2 . 上部電極と強誘電体薄膜と下部電極からなる強誘電体素子におい て、 前記上部電極、 前記下部電極の少なく とも一方が、 面心立方格子を 基本構造とし、 かつ前記下部電極の格子定数と前記強誘電体薄膜の格子 定数との差が 1 %以内であることを特徴とする強誘電体素子。
1 3 . 上部電極と強誘電体薄膜と下部電極からなる強誘電体素子におい て、 前記上部電極、 前記下部電極の少なく とも一方が、 面心立方格子を 基本構造とし、 かつ前記下部電極の格子定数と前記強誘電体薄膜の格子 定数との差が 1 %以内であることを特徴とする強誘電体素子。
1 4 . 請求項 1 一 6記載の強誘電体素子において、 前記強誘電体薄膜の 膜厚が 1 0 0 0 A以下であることを特徴とする強誘電体素子。
1 5 . 請求項 1 一 1 4記載の強誘電体素子が、 半導体電界効果卜ランジ スタのゲー 卜上に形成されていることを特徴とする強誘電体メモリセル。
1 6 . 請求項 1 一 1 4記載の強誘電体素子が、 半導体 M O S部のキャパ シタとして形成されていることを特徴とする強誘電体メモリセル。
1 7 . 請求項 1 5， 1 6記載の強誘電体メモリセルを有することを特徴 とする半導体装置。
1 8 . 請求項 1 5， 1 6記載の強誘電体メモリセルを有することを特徴 とする混載ロジック。
1 9 . 請求項 1 5 , 1 6記載の強誘電体メモリセルを有することを特徴 とする I C力一 ド。
PCT/JP1998/004259 1998-09-22 1998-09-22 Dispositif ferroelectrique et composant a semi-conducteur WO2000017929A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP1998/004259 WO2000017929A1 (fr) 1998-09-22 1998-09-22 Dispositif ferroelectrique et composant a semi-conducteur
KR10-2000-7001874A KR100408467B1 (ko) 1998-09-22 1998-09-22 강유전체 소자 및 반도체 장치
EP98943084A EP1117132A1 (en) 1998-09-22 1998-09-22 Ferroelectric device and semiconductor device
CN988140306A CN1292931A (zh) 1998-09-22 1998-09-22 铁电电容器与半导体器件
US10/681,173 US6917065B2 (en) 1998-09-22 2003-10-09 Ferroelectric capacitor and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/004259 WO2000017929A1 (fr) 1998-09-22 1998-09-22 Dispositif ferroelectrique et composant a semi-conducteur

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09486233 A-371-Of-International 1998-09-22
US10/229,075 Continuation US20030001189A1 (en) 1998-09-22 2002-08-28 Ferroelectric capacitor and semiconductor device

Publications (1)

Publication Number Publication Date
WO2000017929A1 true WO2000017929A1 (fr) 2000-03-30

Family

ID=14209035

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/004259 WO2000017929A1 (fr) 1998-09-22 1998-09-22 Dispositif ferroelectrique et composant a semi-conducteur

Country Status (4)

Country Link
EP (1) EP1117132A1 (ja)
KR (1) KR100408467B1 (ja)
CN (1) CN1292931A (ja)
WO (1) WO2000017929A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110934A (ja) * 2000-09-29 2002-04-12 Fujitsu Ltd 半導体装置およびその製造方法
JP2003031863A (ja) * 2001-07-18 2003-01-31 Sony Corp 圧電体薄膜素子
JP2004207304A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
JP2008042190A (ja) * 2006-07-14 2008-02-21 Canon Inc 圧電体の製造方法、圧電体素子及び液体吐出ヘッド
US7473949B2 (en) 2002-12-10 2009-01-06 Fujitsu Limited Ferroelectric capacitor and method of manufacturing the same
US20170256552A1 (en) * 2016-03-01 2017-09-07 Namlab Ggmbh Application of Antiferroelectric Like Materials in Non-Volatile Memory Devices

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228569B2 (ja) * 2001-11-28 2009-02-25 セイコーエプソン株式会社 電子デバイス用基板の製造方法及び電子デバイスの製造方法
JP3680282B2 (ja) * 2002-07-23 2005-08-10 松下電器産業株式会社 強誘電体ゲートデバイス
JP2004165351A (ja) * 2002-11-12 2004-06-10 Fujitsu Ltd 半導体装置の製造方法
KR100718525B1 (ko) * 2002-12-10 2007-05-16 후지쯔 가부시끼가이샤 강유전체 커패시터 및 그 제조 방법
WO2004066388A1 (ja) * 2003-01-17 2004-08-05 Fujitsu Limited 強誘電体キャパシタおよびその製造方法
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
FR2914492A1 (fr) * 2007-03-27 2008-10-03 Soitec Silicon On Insulator Procede de fabrication de structures avec couches ferroelectriques reportees.
CN101894843B (zh) * 2010-06-04 2012-02-22 清华大学 基于锆钛酸铅存储介质的铁电动态随机存储器及制备方法
CN104657677A (zh) * 2015-03-05 2015-05-27 北京安普诺信息技术有限公司 一种基于交换数据流的文件标密方法
DE102016102501A1 (de) * 2016-02-12 2017-08-17 Technische Universität Darmstadt Mikroelektronische Elektrodenanordnung
CN111370567B (zh) * 2020-03-20 2023-04-18 南通大学 一种基于机械应变调控BaTiO3铁电薄膜中极化旋转的使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199746A (ja) * 1990-11-29 1992-07-20 Matsushita Electric Ind Co Ltd 薄膜強誘電体の製造方法
JPH0563205A (ja) * 1991-09-03 1993-03-12 Sharp Corp 半導体装置
JPH1093050A (ja) * 1996-02-22 1998-04-10 Toshiba Corp 薄膜キャパシタおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144799B2 (ja) * 1990-11-30 2001-03-12 松下電器産業株式会社 半導体装置およびその製造方法
KR100228038B1 (ko) * 1996-02-22 1999-11-01 니시무로 타이죠 박막캐패시터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199746A (ja) * 1990-11-29 1992-07-20 Matsushita Electric Ind Co Ltd 薄膜強誘電体の製造方法
JPH0563205A (ja) * 1991-09-03 1993-03-12 Sharp Corp 半導体装置
JPH1093050A (ja) * 1996-02-22 1998-04-10 Toshiba Corp 薄膜キャパシタおよびその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS, issued October 1994, p. 54-57, NOBUYUKI MORIWAKI, "New Phase brought by 256K bit Nonvolatile Memory (in Japanese)". *
HIDEHARU FUJII ET AL.: "Present Condition of FeRAM and its Application (in Japanese)", JOURNAL OF SHM,, vol. 12, 1 November 1996 (1996-11-01), pages 26 - 30 *
TAKATA NAKAO.: "Study on Application of Ferroelectric Thin Film to NDRO Nonvolatile Memory (in Japanese)", IEICE,, vol. 93, no. 350, 25 November 1993 (1993-11-25), pages 53 - 59 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110934A (ja) * 2000-09-29 2002-04-12 Fujitsu Ltd 半導体装置およびその製造方法
JP2003031863A (ja) * 2001-07-18 2003-01-31 Sony Corp 圧電体薄膜素子
US7473949B2 (en) 2002-12-10 2009-01-06 Fujitsu Limited Ferroelectric capacitor and method of manufacturing the same
JP2004207304A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
US7186570B2 (en) 2002-12-24 2007-03-06 Seiko Epson Corporation Method of manufacturing ceramic film, method of manufacturing ferroelectric capacitor, ceramic film, ferroelectric capacitor, and semiconductor device
JP4609621B2 (ja) * 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP2008042190A (ja) * 2006-07-14 2008-02-21 Canon Inc 圧電体の製造方法、圧電体素子及び液体吐出ヘッド
US20170256552A1 (en) * 2016-03-01 2017-09-07 Namlab Ggmbh Application of Antiferroelectric Like Materials in Non-Volatile Memory Devices
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices

Also Published As

Publication number Publication date
KR100408467B1 (ko) 2003-12-06
KR20010030570A (ko) 2001-04-16
CN1292931A (zh) 2001-04-25
EP1117132A1 (en) 2001-07-18

Similar Documents

Publication Publication Date Title
JP3190896B2 (ja) 強誘電体集積回路の製造方法
WO2000017929A1 (fr) Dispositif ferroelectrique et composant a semi-conducteur
KR100351025B1 (ko) 산소함유보호층을 지닌 강유전체집적회로 및 그의 제조방법
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
US7064374B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
US6917065B2 (en) Ferroelectric capacitor and semiconductor device
JPH11307734A (ja) 強誘電体集積回路とその製造方法
JPH10189906A (ja) 半導体メモリセルのキャパシタ構造及びその作製方法
US8309999B2 (en) Semiconductor device and method of manufacturing the same
JP4884104B2 (ja) キャパシタを含む半導体装置及びその製造方法
EP1675161A1 (en) Ferroelectric material, manufacturing method and ferroelectric memory
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
WO2007063573A1 (ja) 半導体装置とその製造方法
JP4104342B2 (ja) 半導体装置の製造方法
JPH11307731A (ja) 強誘電体集積回路の製造方法
JP2007266429A (ja) 半導体装置及びその製造方法
KR19990083292A (ko) 강유전체집적회로의제조방법
JP2000164815A (ja) 集積回路及びその製造方法
JP4996113B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
US6381119B1 (en) Electronic thin film material, dielectric capacitor, and nonvolatile memory
JP2004335491A (ja) 強誘電体膜と強誘電体膜の製造方法および強誘電体キャパシタならびに強誘電体メモリ
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP2012009774A (ja) 半導体装置の製造方法
JPH10189894A (ja) 層状強誘電体薄膜及びその形成方法、並びに半導体メモリセル用キャパシタ及びその作製方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98814030.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1998943084

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020007001874

Country of ref document: KR

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1020007001874

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09486223

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998943084

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1998943084

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020007001874

Country of ref document: KR