KR20010030570A - 강유전체 소자 및 반도체 장치 - Google Patents

강유전체 소자 및 반도체 장치 Download PDF

Info

Publication number
KR20010030570A
KR20010030570A KR1020007001874A KR20007001874A KR20010030570A KR 20010030570 A KR20010030570 A KR 20010030570A KR 1020007001874 A KR1020007001874 A KR 1020007001874A KR 20007001874 A KR20007001874 A KR 20007001874A KR 20010030570 A KR20010030570 A KR 20010030570A
Authority
KR
South Korea
Prior art keywords
ferroelectric
thin film
lower electrode
layer
electrode
Prior art date
Application number
KR1020007001874A
Other languages
English (en)
Other versions
KR100408467B1 (ko
Inventor
데쯔오 후지와라
도시히데 나바따메
다까아끼 스즈끼
가즈또시 히가시야마
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010030570A publication Critical patent/KR20010030570A/ko
Application granted granted Critical
Publication of KR100408467B1 publication Critical patent/KR100408467B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

불휘발성 강유전체 메모리(FeRAM)에 있어서, 프로세스 중의 수소나, PZT 중의 Pb의 전극으로의 확산에 의해, PZT와 전극과의 계면 근방 부근에 변질층이 생성된다. 또한, 전극과 강유전체 박막의 계면에는, 격자 상수차에 기인하는 응력이 잔류한다. 이 변질층과 계면 응력의 존재에 의해, 강유전체 캐패시터의 초기 분극 특성이 열화할 뿐만 아니라, 메모리로서 반복 분극 반전시켰을 때, 분극 특성의 열화가 현저하게 된다. 이상의 과제가 있고, 이것을 해결하는 수단으로서, 상부 전극과 강유전체 박막과 하부 전극을 갖는 강유전체 소자에 있어서, 상기 강유전체 박막이 Pb를 포함한 페로브스카이트형 산화물이고, 또한 상기 상부 전극 및 상기 하부 전극이, Pt와 Pb와의 금속간 화합물을 포함하는 것을 특징으로 한다. 또한, 이들을 이용한 전자 기기에 관해서 개시한다.

Description

강유전체 소자 및 반도체 장치{FERROELECTRIC CAPACITOR AND SEMICONDUCTOR DEVICE}
강유전체 메모리는, DRAM과 같은 액세스 속도이면서, 불휘발성 또한 저소비전력 동작이 가능한 우수한 특성을 갖고 있어, 이상적인 메모리라고 알려져 있다. 이 강유전체 메모리는, 캐패시터에 강유전체 재료, 예를 들면 Pb(ZrxTi1-x)O3(PZT), SrBi2Ta2O9(SBT) 등의 페로브스카이트형 결정구조를 갖는 산화물을 적용하여, 그 잔류분극의 방향에 의해 정보의 기록을 행하고 있다.
이들 강유전체 산화물의 형성에는, 한번 박막을 형성한 후에 산소분위기 중에서의 열처리, 즉 결정화 열처리공정을 필요로 한다. 따라서, 캐패시터의 강유전체박막에 전기신호를 전달하기 위한 전극재료에는, 이 결정화 열처리공정에서의 전극재료 자신의 열화를 막기 위해서, 화학적으로 안정하고 고온 내산화성에 우수한 Pt, Ir 등의 귀금속 재료가 이용되고 있다. 예를 들면, 특개평9-102590호 공보에서는, PZT을 강유전체 박막, Pt을 전극재료로 한 구성의 강유전체 캐패시터가 개시되어 있다.
본 발명은, 강유전체 소자에 관한 것으로, 특히 불휘발성 강유전체 메모리(FeRAM), 불휘발성 메모리 탑재의 혼재 로직, 강유전체를 캐패시터에 이용한 DRAM 등에 대표되는 반도체장치에 적합한 것에 관한 것이다.
제1도는 본 발명의 실시예에 의한 강유전체 소자의 단면도이다.
제2도는 본 발명의 실시예에 있어서의 환원 열처리에 의한 강유전체 캐패시터의 분극 특성 열화의 상부 전극 의존성을 도시한 도면이다.
제3도는 본 발명의 실시예에 있어서의 환원 열처리 온도에 의해 변화하는 강유전체 캐패시터의 히스테리시스 곡선을 도시한 도면이다.
제4도는 본 발명의 실시예에 있어서의 환원 열처리 전후의 잔류 분극치의 상부 전극 Pb 조성 의존성을 도시한 도면이다.
제5도는 본 발명의 실시예에 있어서의 항전계치(抗電界値)의 상부 전극 Pb 조성 의존성을 도시한 도면이다.
제6도는 본 발명의 실시예에 있어서의 막 피로특성의 상부 전극 의존성을 도시한 도면이다.
제7도는 본 발명의 실시예에 있어서의 피로시험 전후의 히스테리시스 곡선을 도시한 도면이다.
제8도는 본 발명의 실시예에 있어서의 XRD 회절 패턴을 도시한 도면이다.
제9도는 본 발명의 실시예에 의한 강유전체 소자의 단면도이다.
제10도는 본 발명의 실시예의 XRD 회절 패턴이다.
제11도는 본 발명의 실시예의 하부 전극의 격자 상수를 도시한 도면이다.
제12도는 본 발명의 실시예에 의한 강유전체 소자의 하부 전극과 강유전체 박막의 원자배치 모식도이다.
제l3도는 본 발명의 실시예에 의한 강유전체 소자의 단면도이다.
제14도는 본 발명의 실시예에 의한 강유전체 소자의 단면도이다.
제15도는 Pt-Pb의 2원계 평형상태도이다.
제16도는 Pt, Pt3Pb, PZT의 결정구조를 도시한 도면이다.
제17도는 본 발명의 실시예에 의한 강유전체 메모리의 단면도이다.
제18도는 본 발명의 실시예에 의한 반도체장치의 모식도이다.
제19도는 본 발명의 실시예에 의한 혼재 로직의 개념도이다.
제20도는 본 발명의 실시예에 의한 비접촉형 IC 카드의 개념도이다.
상기 종래 기술에서는, 캐패시터 형성후의 별도의 프로세스에서 발생하는 수소에 의해서, 강유전체의 분극 특성이 열화하는 문제에 관해서 고려되어 있지 않다. 이 수소란, 예를 들면 절연보호막 형성을 위한 패시베이션 처리나, 패키징 공정 시에 발생하는 것으로, 이에 따라 강유전체 소자의 분극특성이 크게 열화하는 것이 알려져 있다. 상부 전극을 Pt로 하면, Pt의 촉매효과에 의해 수소 분자를 분해하여 활성인 수소의 상태로 천이시키기 쉽다. 활성인 수소는, 상부 전극과 강유전체 박막의 계면에 도달하여, 강유전체 박막중의 산소와 결합한다. 그 때문에, 강유전체 박막의 전극 계면 근방에 산소가 결핍한 변질층이 생성하여, 분극특성을 현저하게 열화시킨다.
또한, 상기 종래 기술에서는, 강유전체 재료의 산화물을 형성시키기 위한 산소 분위기 중 열처리공정에서의, 전극재료의 산화라는 점에 관해서는 안정성을 유지하지만, 열처리공정에서의 강유전체로부터 전극재료로의 강유전체 산화물 구성 원소의 확산 소실이라는 문제에 관해서는 고려되어 있지 않다. 상술한 바와 같이, 강유전체막 박막은, 성막 직후의 단계에서는 산소가 결핍하여 결정상태가 불안정하기 때문에, 산소를 공급하여 결정상태를 안정화시키기 위한 결정화 열처리가 필요해 진다. 충분한 분극특성을 갖는 강유전체 소자를 얻기 위해서는, 이 결정화 열처리 온도는 약500℃ 이상 약800℃ 이하 정도여야 한다. 그 때, 강유전체 박막으로부터 하부 전극에 대하여, 강유전체 산화물을 구성하는 금속원소의 확산이 생겨, 강유전체 박막의 하부 전극과의 계면 근방 부근에, 조성이 변동한 미소영역, 즉 변질층이 생성되어 버린다. PZT를 강유전체 박막, Pt를 전극으로 한 구성의 강유전체 소자는 결정화 열처리공정 중에 PZT 중의 Pb가 하부 전극의 Pt 내로 확산하여, PZT막 중의 전극 계면 근방에 Pb-poor인 변질층이 생성한다고 하는 문제가 있었다. 이 변질층의 존재는, 강유전체 캐패시터의 초기 분극특성을 열화시킬 뿐만 아니라, 메모리로서 반복하여 분극반전시켰을 때, 분극특성의 열화가 현저하게 된다.
또한, 상기 종래 기술에서는, PZT과 Pt와의 격자 상수의 차가 비교적 크기때문에, 그 계면 부근에 격자 왜곡에 의한 응력이 존재하고 있었다. 이 계면에 있어서의 응력에 의해서도, 분극특성이 열화하는 문제가 있었다.
본 발명은 상기 문제점에 감안하여 이루어진 것이다. 본 발명의 목적은, 강유전체 메모리의 강유전체 박막에 있어서의 변질층의 생성을 방지하는 것이다.
본 발명의 다른 목적은, 강유전체 박막과 전극계면에 있어서의 응력을 저감하는 전극재료를 제공하는 것이다.
본 발명의 다른 목적은, 분극특성이 높고, 반복 사용시의 열화가 작은 강유전체 메모리를 가능하게 하는 것이다.
상기 목적을 달성하기 위해 본 발명에서는, 상부 전극과 강유전체 박막과 하부 전극을 갖는 강유전체 소자에 있어서, 상기 강유전체 박막이 금속 원소를 함유한 페로브스카이트형 산화물이고, 상기 상부 전극이 상기 금속원소와 귀금속과의 금속간 화합물을 포함하는 것을 특징으로 한다. ·
또한, 상부 전극과 강유전체 박막과 하부 전극을 갖는 강유전체 소자에 있어서, 상기 강유전체 박막이 금속원소를 포함한 페로브스카이트형 산화물이고, 상기 상부 전극 및 상기 하부 전극이 상기 금속원소와 귀금속과의 금속간 화합물을 포함하는 것을 특징으로 한다.
또한, 상부 전극과 강유전체 박막과 하부 전극을 갖는 강유전체 소자에 있어서, 상기 강유전체 박막이 금속 원소를 포함한 페로브스카이트형 산화물이고, 또한 상기 상부 전극, 하부 전극의 적어도 한쪽이, 강유전체 박막의 계면으로부터, 상기 금속원소와 귀금속과의 금속간 화합물을 포함하는 층, 상기 귀금속으로 이루어지는 층의 순서로 적층되어 있는 다층 구조를 갖는 것을 특징으로 한다.
또한, 기판상에 버퍼층, 하부 전극, 강유전체 박막이 차례로 적층되어 있는 강유전체 소자에 있어서, 상기 버퍼층이 천이금속 또는 그 질화물이고, 상기 강유전체 박막이 금속 원소를 포함한 페로브스카이트형 산화물이고, 또한 상기 하부 전극이, 상기 금속원소와 귀금속과의 금속간 화합물을 포함하는 층을 구비한 것을 특징으로 한다.
여기서, 상기 금속원소가 Pb이고, 상기 귀금속이 Pt이고, 상기 금속간 화합물이, Pb의 함유량이 원자%로 40% 이하인 Pt와 Pb와의 금속간 화합물이고, 상기 천이금속 원소가, Ti인 것이 바람직하다.
제15도에, Pt-Pb 2원계 평형상태도를 도시하였지만(일본 금속학회편 금속데이터북 개정3판, 580페이지, 마루젠, 1993년), 이것에 의하면 평형상태에서는 Pt에 Pb는 고체 용융하지 않기 때문에, Pt에 Pb를 첨가하여 가면, Pb를 포함하지 않은 Pt와, Ll2형 결정구조를 갖는 금속간 화합물 Pt3Pb와의 2상 조직이 된다. 그리고 Pb의 첨가량이 원자%로 25%가 되면, Pt3Pb의 단상 조직이 형성한다. 본 발명에서 기술되어 있는 Pb의 함유량이 원자%로 40% 이하인 Pt와 Pb와의 금속간 화합물이란, 주로 이 Pt3Pb를 가리킨다. 그러나 본 발명과 같이 박막 재료를 대상으로 한 경우, 반드시 제15도의 평형상태도와 같은 구조가 되지 않을 가능성이 있기 때문에, 이 상태도에 도시되어 있지 않은 구조도 포함한 Pb량이 40원자% 이하의 Pt와 Pb와의 금속간 화합물이 바람직하다.
본 발명에서는, 상기 금속간 화합물이, L12형 결정구조 이외일지라도, 면심입방격자를 기본 구조로 하는 결정구조로 이루어지는 상을 갖고 있으면, 상술한 Pt3Pb 금속간 화합물상을 갖고 있는 경우와 마찬가지의 효과가 얻어지는 것이다.
이하의 설명에서는, Pt-Pb 금속간 화합물이라고 기재한 경우는, 이러한 Pb 량이 40원자% 이하의 Pt와 Pb와의 금속간 화합물을 가리키는 것이다.
또한 본 발명에서는, 상기 하부 전극층이 면심입방격자를 기본으로 하는 결정구조를 지니고, 또한 (l11) 배향, 또는 (100) 배향, 또는 (110) 배향을 주된 배향으로 하고 있는 것을 특징으로 한다. 또한, 상기 강유전체 박막과 상기 하부 전극이 모두 (11l) 배향 또는 (100) 배향, 또는 (110) 배향을 주된 배향으로 하고 있는 것을 특징으로 한다. 또, 본서에서는 「강하게 배향」, 「고배향」, 「주된 배향」은 동의로서 사용하고 있다.
또한 본 발명에 따른 강유전체 소자는, 하부 전극이, 면심입방격자를 갖는 금속으로 이루어지는 제1층과, 면심입방격자를 기본구조로 하고, 또한 상기 금속을 함유하는 합금으로 이루어지는 제2층과의 다층구조이고, 상기 제1층과 상기 제2층과의 격자 상수차가 3.5% 이내인 것을 특징으로 한다. 또한, 상부 전극, 하부 전극의 적어도 한편이, 면심입방격자를 기본 구조로 하고, 또한 상기 하부 전극의 격자 상수와 상기 강유전체 박막의 격자 상수와의 차가 1% 이내인 것이 바람직하다.
또한, 본 발명에서는, 상기 강유전체 박막의 막 두께가 1000Å 이하인 것을 특징으로 한다.
다음에, 본 발명에 의한 Pt-Pb 금속간 화합물 전극을 상부 전극에 이용한 경우의 작용에 대하여 설명한다. 상부 전극은, 강유전체 박막의 결정화 열처리가 종료한 후 형성하기 때문에, 결정화 열처리공정에서의 강유전체 박막의 열화에 대해서는 영향을 끼치지 않는다. 그 한편에, 그 후의 LSI 형성 프로세스에 있어서, 예를 들면 절연 보호막 형성을 위한 패시베이션 처리나, 패키징 시에 발생하는 수소의 존재가, 강유전체 소자의 분극 특성에 크게 영향하는 것이 알려져 있다. 상부 전극을 Pt로 하면, Pt의 촉매 효과에 의해 수소 분자를 분해하여 활성인 수소의 상태로 천이시키기 쉽다. 활성인 수소는, 상부 전극과 강유전체 박막과의 계면에 도달하여, 강유전체 박막중의 산소와 결합한다. 그 때문에, 강유전체 박막의 전극계면 근방에 산소가 결핍한 변질층이 생성하여 분극특성을 현저히 열화시킨다. 또한, 상부 전극과 강유전체 박막의 격자 상수의 미스매치가 크면, 강유전체 박막과 상부 전극과의 계면 근방에 격자 왜곡이 생기고, 그것에 의해서도, 분극 특성은 열화하여 버린다. 본 발명에 의한 Pt-Pb 금속간 화합물은, 수소 분자를 분해하여 수소를 활성인 상태로 하는 능력이 순 Pt보다도 낮기 때문에, 상부 전극에 이용하면, 활성인 수소에 의한 강유전체 박막에의 어택을 억제할 수 있다. 또한, Pt3Pb 금속간 화합물은, 격자 상수가 강유전체 박막인 PZT의 격자 상수와 매우 가까운 것부터, 이들을 상부 전극에 사용하면, 상부 전극과 강유전체 박막 계면 근방에 발생하는 격자 왜곡에 의한 응력을 대폭 저감할 수 있다. 또한, 상부 전극 형성후에도 열처리공정이 몇가지 필요하게 되지만, 상부 전극에 Pt-Pb 금속간 화합물을 이용하면, 열처리중에 PZT 중의 Pb가 전극중에 확산하는 것을 방지하여, PZT 내에서의 변질층의 생성을 억제할 수 있다. 이 경우, Pb의 함유량이 원자%로 50%를 넘게되면, 융점이 저하하여, 열처리공정 후에 막 형상이 열화하기 때문에 적당하지 않다. 이상의 효과에 의해, 상부 전극에 Pt-Pb 금속간 화합물을 갖는 구조로 하면, 열화가 적은 높은 분극 특성을 갖는 강유전체 소자를 얻을 수 있다.
다음에, 본 발명에 의한 Pt-Pb 금속간 화합물 전극을 하부 전극으로 이용한 경우의 작용에 관해서 설명한다.
상술한 바와 같이 본 발명에서는, PZT에 대표되는 Pb를 포함하는 페로브스카이트형 산화물의 강유전체 박막을 사이에 둔 전극재료로서, Pt-Pb 금속간 화합물층을 이용한다.
하부 전극을 형성한 기판상에, 스퍼터법, 졸겔법, CVD법 등의 수법으로 형성한 직후의 강유전체박막의 결정은, 산소가 부족하여 결정성이 불완전하다. 그래서, 안정된 분극 특성을 갖는 강유전체 박막을 얻기 위해서는, 산소 함유 분위기에 서의 결정화 열처리가 필요하다. 이 때의 열처리 온도는 강유전체의 물질에 의존하지만, PZT의 경우는 약600℃ 내지 약800℃ 까지의 범위이고, 종래의 S1 프로세스에는 없던 고온 영역이 된다. 이 결정화 열처리의 과정에서, 이미 존재하는 하부 전극이 산화하여 버리면, 전기전도도가 손상하거나, 밀착성이 저하하여 강유전체 박막이 박리되어 버리기 때문에, 하부 전극재료에는 내산화성이 우수한 물질이 필요하게 된다. 그래서 본 발명에서는, Pt를 주성분으로 하는 합금을 전극재료로서 이용한다.
그러나 종래 이용되어 온 순 Pt는, 결정화 열처리 중에 PZT 중의 Pb가 Pt 전극중에 확산함으로써, 강유전체 박막의 속에 조성 변동한 변질층이 생성하여, 분극특성을 열화시켜 왔다. 본 발명에 의한 Pt-Pb 금속간 화합물을 하부 전극에 이용하면, PZT에서 전극으로의 Pb의 확산을 대폭 저감할 수 있어, 강유전체 박막의 변질층 생성을 억제하는 것이 가능하다. 이상(異相) 간에 있어서의 금속 원소의 확산의 구동력은, 그 화학 포텐셜차이고, 그것은 확산 원소의 농도차의 함수이다. Pb의 확산에 착안한 경우, 이동선(移動先)인 전극내에 미리 Pb가 포함되어 있으면, PZT와 전극의 사이에서 Pb 농도차가 작아져서 확산의 구동력이 저감된다. 그 경우, 함유하는 Pb량은 원자%로 50% 이하일 필요가 있다. 이 함유량을 초과하는 경우, 융점이 열화하여, 열처리 공정중에 전극이 용융하여, 강유전체막의 평활성이나 미세 조직에 악영향을 미치기 때문에 적당하지 않다. 또한, 실제 원소의 확산량은, 확산의 구동력 이외에, 온도, 시간에 의존하지만, 실제의 결정화 열처리에 필요한 시간은 수분간과 단시간인 경우가 많아, 본 발명과 같이 PZT-전극 사이에서의 Pb 농도차를 적게 해 두면, 확산은 문제가 되지 않는다.
Pt 전극에의 Pb의 확산을 미리 예측하여, PZT를 Pb-rich인 조성으로 하여 형성하는 방법도 생각할 수 있지만, 이 경우도 확산이 생기는 것에는 변함이 없고, Pt 전극 계면 근방과 내부에서의 조성 변동이 생기는 것은 방지할 수 없다. 강유전체 박막의 상하 방향으로 조성 구배가 존재하면, 만일 초기의 분극 특성이 높더라도, 분극 반전을 반복함으로써, 분극 특성이 크게 열화하여 버린다. 또한, 확산전의 최적의 조성을 찾아 내는 것이 어려울 뿐만 아니라, 확산후, 즉 결정화 열처리 후의 PZT 조성의 제어가 매우 곤란하다. 한편, 본 발명과 같이, 미리 Pt 전극중에 Pb를 함유시키는 수법이라면, PZT의 조성은 처음부터 최적의 조성을 형성할 수가 있어, PZT 조성제어의 관점에서도 유리하다.
또한, 하부 전극에 Pt-Pb 금속간 화합물을 이용함으로써, PZT의 격자 상수와 하부 전극의 격자 상수차가 작아져, 계면에서의 격자 왜곡에 의한 응력이 저감된 고품질의 강유전체막을 얻을 수 있다. 특히, Ll2형 결정구조를 갖는 Pt3Pb 금속간 화합물을 이용하는 것이 유효하다. Ll2형 결정 구조란, 면심입방격자(FCC)를 기본 구조로 한 제16도에 도시한 규칙적인 원자 배열을 갖은 결정 구조이다. 도면 중, 101은 Pt 원자, 102는 Pb 원자, 105는 Tl 원자 또는 Zr 원자를 나타낸다. 제16도의 가운데 란의 Ll2형 결정구조를 갖는 Pt3Pb는, 문헌치 P.Villars and L.D.Calvert, "Pearson's Handbook of Crystallographic Data for Intermetallic Phases" ASM International, (199l)에 따르면 격자 상수가 4.058Å이고, 제16도 좌측란의 FCC인 Pt의 격자 상수 3.92Å에 비하여, 강유전체 재료인 제16도 우측란의페로브스카이트형 결정 구조의 PZT의 격자 상수(문헌치(K.Kakegawa,et,al., Solid State Commun.,24,769 (1977)) 4.036Å에 매우 가까운 값이 되어, 그 격자 상수차는 0.55%rk 된다. 따라서, Pt2Pb 위에의 PZT의 형성은, Pt 상에 직접 형성하는 경우에 비하여, 보다 격자 왜곡이 적고, 응력이 거의 없는 고품질인 PZT 박막이 얻어진다. 또한, 상술한 바와 같이, 하부 전극과 PZT와의 격자 상수차가 1% 이내이기 때문에, PZT가 하부 전극의 배향에 대하여 근사한 배향(높은 배향)으로 형성할 수 있다. 이 경우, 전술한 Pb 확산 억제 효과가 동시에 얻어지는 것은 자명하고, 변질층, 계면 응력이 없는 고배향 PZT 박막에 의해, 분극 특성이 높은 강유전체 소자가 얻어진다.
또한, 높은 분극 특성을 얻기 위해서는, 강유전체 박막을 배향시켜 형성할 필요가 있다. 그것을 위해서는, 하부 전극을 배향 형성시키는 것이 유효하지만, Sl 단결정 기판상에서는, Tl 혹은 TiN의 버퍼층 위에 형성한 Pt 하부 전극은 (lll)면에 강하게 배향하기 쉽고, 그 영향을 받아 PZT도 (ll1)면에 배향 형성이 가능한 것이 알려져 있다. Pt가 (l11)면에 배향하는 것은, 결정 구조, 격자 상수 등의 물성치에 관한 Pt과 Ti와의 상관으로부터 얻어지는 것이다. 본 발명에 의한 Pt-Pb 금속간 화합물은, 결정 구조, 격자 상수의 점에서 Pt와 크게 다르지 않기 때문에, 하부 전극으로서 Pt 대신에 Ti 버퍼층 위에 형성하여 동일한 (111) 배향을 주된 배향으로 하는 것이 가능해진다. 전술한 바와 같이, Pt-Pb 금속간 화합물의 쪽이 Pt보다도 PZT와의 격자 상수차가 작기 때문에, (111) 배향을 주된 배향으로 한 Pt 하부 전극상보다도 (111) 배향을 주된 배향으로 한 Pt-Pb 금속간 화합물 하부 전극상에 PZT를 형성한 쪽이, 보다 높은 배향성을 갖는 PZT를 용이하게 형성할 수 있다. 하부 전극층을 2층 구조로 하여, Sl 단결정 기판, Ti 버퍼층, 제1 하부 전극층 Pt, 제2 하부 전극층 Pt-Pb 금속간 화합물, PZT 강유전체 박막의 순서로 적층하더라도 PZT의 배향 형성에 큰 효과를 갖는다. 이 경우는, 제1 하부 전극층 Pt이, Tl 버퍼층 상에서 확실하게 배향하기 때문에, 제2 하부 전극층 Pt-Pb가 보다 높은 배향성을 갖게 된다. 이와 같이 배향된 하부 전극부터 에피택셜 성장함으로써, 고 배향으로 계면에서의 응력이 작은 양질의 PZT 강유전체 박막을 얻는 수 있어, 높은 분극 특성을 얻을 수 있다.
한편, 이 Ti 버퍼층과 하부 전극층 사이에 별도의 층을 설치한 경우, 예를 들면 확산 배리어층등을 설치하면, Ti 버퍼층의 배향이 직접 하부 전극층 Pt-Pb 금속간 화합물 혹은 제1 하부 전극층 Pt에 직접 전해지지 않아, 이들 하부 전극층이 높은 배향성을 갖을 수 없게 된다. 즉, PZT 강유전체 박막이 높은 배향을 실현할 수 없기 때문에, 분극 특성을 향상시킬 수 없다.
본 발명에서는, 하부 전극의 배향을 달성하기 위해서 면심입방격자를 기본 구조로 하는 결정 구조로 이루어지는 층을 전극으로 하는 것으로, 그것에 의해, PZT 강유전체 박막의 배향 형성이 가능하게 되는 것이다. 또한, 강유전체 박막의 배향 형성을 보다 높이기 위해서는, 버퍼층상에서 보다 확실히 배향하는 면심입방구조의 금속을 하부 전극 제1층으로 하고, 그 위에 확산 방지, 계면 응력 저감이라는 기능을 갖게 한 하부 전극 제2층을 설치하는 것이 효과적이다. 이 경우, 하부 전극 제2층의 재료는 면심입방격자, 또는 면심입방격자를 기본 구조로 하는 결정구조이고, 하부 전극 제l층을 구성하는 금속 원소를 포함하고 있는 합금이고, 또한 제l층과 제2층의 격자 상수차가 3.5% 이내이면, 전극 전체로 고배향성을 실현할 수 있고, 또한 강유전체 박막의 고배향성을 달성할 수 있는 것이다. 또한, 강유전체 박막과 하부 전극과의 격자 상수의 차가 1% 이내이면, 하부 전극의 배향한 원자 배열에 영향을 받아, 강유전체 박막의 배향이 더욱 높아지는 것이다. 또한 이 경우는, 상술한 바와 같이 하부 전극과 강유전체 박막의 계면 왜곡이 작기 때문에, 반복 분극 반전에 대하여 특성 열화를 억제할 수 있는 효과도 더불어 갖는다 ．
이상 설명한 바와 같이, 본 발명에서는 높은 분극 특성과 반복 분극 반전에 대하여 특성의 열화가 없는 강유전체 소자를 얻는 것이 가능해진다.
이하, 본 발명을 실시예에 따라, 도면을 이용하여 구체적으로 설명한다. 도면 중에서 이용되는 부호는 이하와 같다. 참조 번호 11는 기판, 15는 버퍼층, 16은 하부 전극, l7은 상부 전극, 20은 Pt-Pb 금속간 화합물 하부 전극, 21은 Pt 하부 전극 제1층, 23은 Pt3Pb 하부 전극 제2층, 25는 Pt-Pb 금속간 화합물 상부 전극, 26은 Pt 하부 전극, 27은 Pt 상부 전극, 30은 PZT 강유전체 박막, 40은 Pt3Pb 상부 전극 제1층, 44는 Pt 상부 전극 제2층, 61은 Sl 기판, 62는 SiO2층, 67은 소스부, 68은 드레인부, 69는 금속층, 71은 상부 전극, 73은 하부 전극, 75는 강유전체 박막, 77은 버퍼층, 79은 기판, l01은 Pt 원자, l02은 Pb 원자, 105는 Ti 원자 또는 Zr원자, 110은 산소 원자, 201은 비접촉형 IC 카드, 202는 송수신 장치, 203은 데이터 교환 장치, 204는 메모리 내장 마이크로컴퓨터칩, 205은 안테나 코일, 206은 강유전체 메모리 소자, 207는 데이터이다.
(실시예 l)
제1도는 본 발명에 의한 강유전체 소자의 캐패시터부의 단면 모식도이다. 기판(11)은 열산화로 형성한 SiO2층을 포함하는 Si 웨이퍼 기판, 버퍼층(15)은 300℃로 가열하면서 스퍼터법으로 막 두께 200Å으로 형성한 Ti층이다. 하부 전극(26)은 기판 온도를 300℃로 가열하여 스퍼터법으로 형성한 막 두께 1700Å의 Pt층으로 하였다.
강유전체 박막(3O)은 Pb(Zr0.52Ti0.48)O3조성의 PZT 박막을 도일하게 스퍼터법으로 형성하였다. 기판 온도는 300℃, 막 두께는 약 2500Å으로 하였다. 그 후, 결정화 열처리로서, 급속 가열법(Rapld Thermal Annealing : RTA)으로 650℃, 2분간의 열처리를 저산소 농도 분위기속에서 실시하였다. 여기서 얻어진 PZT 박막은, X선 회절 해석에 의해 (11l)면을 주된 배향으로 한 고 배향막인 것을 확인하였다.
본 실시예에서는, 상부 전극(25)에 본 발명에 의한 Pt-Pb 금속간 화합물 전극을 이용하였다. Pt와 Pb의 2개의 타겟을 동시에 사용할 수 있고, 각각의 타겟에 있어서의 스퍼터 속도를 독립으로 제어할 수 있는 2원 스퍼터 장치를 이용하여, 각 Pb 조성의 Pt-Pb 상부 전극막을 1700Å의 막 두께로 형성하였다. 본 실시예에서는, 내 수소 환원 열화 특성에 유효한 Pb 조성 범위를 조사하기 위해서, Pb 조성을 원자%로 0%로부터 40%까지 변화시킨 복수의 상부 전극을 형성하였다. 성막중의 기판 온도는 실온과 300℃의 2종류로 하였다. 이들 Pb 조성 범위 중 적어도 원자%로 10%의 Pb를 함유하고 있으면, 상부 전극막중에 금속간 화합물 Pt3Pb 상을 갖고 있는 것을 XRD에 의해 확인하였다. 상부 전극 형성후, PZT 박막에의 손상을 제거할 목적으로, 산소 열처리(2nd 어닐링)를 실시하였다. 또한 수소열화특성을 평가하기 위해서, He-3% H2분위기중에서의 환원 열처리를 실시하고, 그 전후에, 분극-전압곡선 즉 히스테리시스 곡선의 측정을 행하여, 강유전체 캐패시터의 내 수소 열화 특성을 평가하였다.
제2도는 Pt, Pt-25at.%Pb, Pt-40at.%Pb를 상부 전극으로 한 경우의 잔류 분극치의 환원 열처리 온도에 대한 변화를 도시한 것이다. 비교예인 Pt 상부 전극에서는, 환원 열처리 온도 150℃ 이상에서 잔류분극치가 저하하여 300℃에서는 거의 강유전 특성이 없어져 버리지만, 본 실시예에 의한 Pt-25at.%Pb, 및 Pt-40at.% Pb 상부 전극에서는, 환원 열처리온도를 350℃까지 증가시키더라도, 분극 특성의 열화를 크게 억제하는 것이 가능하였다.
제3도에는 이들의 히스테리시스 곡선을 도시하였다. 제3도 좌측란(하부란)의 비교예인 Pt 상부 전극에서는 300℃에서 직선적으로 되어 있지만, 본 실시예에의한 제3도 중란의 Pt-25at.%Pb, 및 제3도 우측란(상부란)의 Pt-40at.%Pb 상부 전극에서는, 300℃의 환원 열처리에 의해서도, 히스테리시스 특성에 큰 열화는 인정되지 않는다. 즉, 본 실시예의 Pt-Pb 상부 전극에 의해서 Pt의 촉매 효과를 감소시킬 수 있었다.
제4도는 250℃, 10분간의 환원 열처리 후의 잔류 분극과, Pt-Pb 상부 전극의 Pb 조성의 관계를 도시하였다. 종축의 규격화한 잔류 분극은, 각각의 상부 전극의 환원 열처리 전의 잔류 분극치로 규격화한 것이다. 상부 전극의 Pt에 Pb를 첨가하여 가면, 수소 열화가 억제되어 있고, 특히 Pb 조성 10% 이상에서 효과가 큰 것을 알 수 있다. 따라서, 내 환원 특성의 관점에서는, Pt-Pb 상부 전극의 Pb 조성 범위는 10% 이상인 것이 바람직하다.
제5도는 본 실시예의 강유전체소자 캐패시터에 있어서의 항전계 Ec의, Pt-Pb 상부 전극중의 Pb 조성 의존성을 도시하였다. 수소 열화를 억제시키기 위해서, 신물질을 상부 전극에 적용한 경우, 강유전체 물질과의 일함수의 관계로, 항전계치가 커질 염려가 있다. 항전계치가 커지면, 분극 반전시키기 위한 전압이 상승하여, 메모리로서 사용하는 경우 바람직하지 못하다. 본 실시예에 의한 Pt-Pb 상부 전극으로서는, 상부 전극중의 Pb 조성이 증가하더라도, 항전계치는 종래 Pt의 경우에 비하여 크게 변화하지 않고, 메모리 구동에 바람직한 값을 갖고 있다. 또, 도면 중에서, □인은 손상 제거를 위한 산소 처리후의 값을 나타낸다. ○인은 250℃, 10분간의 He-3%H2분위기중의 환원 열처리 후의 값을 도시한다.
제6도는 본 실시예의 강유전체 캐패시터의 막 피로 특성평가 결과이다. 평가 조건으로서, 5V, 500KHz의 인가 전압을 반복하여, 분극 Pr 특성을 보았다. 본 실시예에 의한 Pt-25at.%Pb(Pt3Pb) 상부 전극의 경우(도면 중 흑원 ●으로 도시한다.), 비교예의 Pt 상부 전극의 경우(도면 중 백원 ○으로 도시한다.)와 비교하여, 반복 분극 반전에 의한 분극 특성의 열화가 적고, 막 피로 특성이 향상하는 것을 확인하였다.
제7도에는 이들 피로시험 전후의 히스테리시스곡선(각각, Fatigue 전, Fatigue 후에 도시한다)를 도시하였다. 제7도 좌측란의 비교예의 Pt 상부 전극에서는, 1010회의 분극 반전을 거친 후, 잔류 분극치는 절반 정도까지 열화하고 있다. 제7도 우측란의 본 실시예에 의한 Pt-25at.%Pb(Pt3Pb) 상부 전극에서는, 1O10회의 분극 반전후에도 잔류 분극치의 열화는 작다. 이것은, Pt3Pb와 PZT의 계면 왜곡이 저감됨에 따른 것이다. 그것을 나타내기 위해서, XRD 에 의한 해석을 행하였다.
제8도는 본 실시예의 강유전체 캐패시터를 XRD로 분석한 결과이다. (1)은 Pt-25at.%Pb 상부 전극을 형성한 단계, (2)는 그것을 650℃에서 산소 열처리한 후의 결과이다. 어느것이나, 상부 전극막은 금속간 화합물 Pt3Pb이고, (11l)에 고 배향한 PZT상에, (111) 배향을 주된 배향으로 하는 Pt3Pb막이 형성하고 있다. XRD 결과로서는, 격자 상수 4.04Å에 대응하는 (111), (222)의 피크와, 격자 상수 3.9lÅ에 대응하는 (111), (222)의 피크가 강하게 검출되어 있다. 전자는, 격자 상수가 거의 동일한 PZT와 Pt3Pb, 후자는 하부 전극인 Pt를 나타낸다. 즉, PZT과 격자정합성에 우수한 Pt3Pb 상부 전극이 형성되어 있었다. 산소 열처리 후의 XRD 패턴에서는 PbO의 존재를 나타내는 미소한 피크가 2θ=20°∼4 O°의 영역에서 얻어지고 있지만, 상부 전극의 대부분은 Pt3Pb 그대로의 격자 상수, 배향성으로 존재하고 있다. 이와 같이, Pt3Pb 상부 전극과, PZT와의 격자 상수차가 거의 동일해 지는 것부터, 계면의 정합성이 높아져 계면 왜곡이 감소하고, 그에 따라 막피로 특성이 향상하였다.
이상과 같이, 상부 전극에 본 실시예에 의한 Pt-Pb 금속간 화합물 전극을 이용함으로써, 수소에 의한 열화가 적고, 막피로 특성에 우수한 강유전체 소자를 얻을 수 있었다.
여기서, PZT막의 성막법으로서 스퍼터법에 관해서 설명하였지만, 특히 성막법은 한정되는 일 없이, 유기 금속, 초산염을 원료로 한 스핀코트법, 도포법, 스프레이법, 미스트법 및 MOCVD법, MBE법, 레이저증착법을 이용하여도 된다.
또한, 여기에서는 Pt-Pb 금속간 화합물층의 성막법으로서, Pt와 Pb의 타겟을 이용한 2원 스퍼터법에 관해서 설명하였지만, 특별히 한정하지 않고, 합금 타겟을 이용한 스퍼터법이나, 전자빔이나 레이저에 의한 증착법 등을 이용하여도 좋다. 또한, Pt 박막과 Pb 박막을 교대로 적층하여, 열처리 함으로써 Pt-Pb 금속간 화합물층을 형성하는 방법을 이용하여도 좋다. 또한, Pt층을 형성한 후, 혹은 형성하면서 고 진공중에서 Pb 이온을 주입하는 방법이나, Pt의 이온과 Pb의 이온을 고 진공중에서 직접 적층하는 이온빔피착법 등의 이온빔 응용성막법을 이용하여도 된다.
(실시예2)
제9도는 본 실시예에 의한 강유전체 소자의 캐패시터부의 단면 모식도이다. 기판(11), 버퍼층(l5)은 실시예1에서 도시한 것과 같다. 즉, 기판(11)은 열산화로 형성한 SiO2층을 포함하는 Sl 웨이퍼 기판, 버퍼층(15)은 300℃로 가열하면서 스퍼터법으로 막 두께 200Å으로 형성한 Tl층이다. 본 실시예에서는, 하부 전극(l6)을 Pt로 이루어지는 하부 전극 제1층(21)과 Pt3Pb 금속간 화합물로 이루어지는 하부 전극 제2층(23)과의 2층 구조로 하였다. 하부 전극 제1층(21)은, 스퍼터법에 의해 Pt를 300℃로 가열하면서 1000Å 형성하였다. 계속하여, Pt와 Pb의 2개의 타겟을 동시에 사용할 수 있어, 각각의 타겟에 있어서의 스퍼터 속도를 독립적으로 제어할 수 있는 2원 스퍼터장치를 이용하여, Pt-25at.%Pb 조성의 Pt3Pb 금속간 화합물층을 하부 전극 제2층(23)으로서 형성하였다. 이 때의 기판온도는 300℃, 막 두께는 1000Å으로 하였다.
강유전체 박막(3O)은 Pb(Zr0.52Ti0.48)O3조성의 FZT 박막을 동일하게 스퍼터법으로 형성하였다. 본 실시예에서는, 기판 온도는 실온, 막 두께는 1000Å으로 하였다. 그 후, 결정화 열처리로서, 급속 가열법(Rapld Thermal Annealing : RTA)으로 650℃, 2분간의 열처리를 저산소 농도 분위기속에서 실시하였다.
계속해서, 상부 전극(17)을, 강유전체 계면에 접한 쪽부터 상부 전극 제1 층(40), 상부 전극 제2층(44)의 2층 구조로 하였다. 상부 전극 제1층(40)으로서 하부 전극 제2층(23)과 동일한 방법으로 Pt3Pb를 막 두께 1000Å 형성하고, 상부 전극 제2층(44)으로서 하부 전극 제1층(21)과 동일한 방법으로 Pt층을 스퍼터법으로 막 두께 1000Å 형성하였다.
제10도는 제9도에 도시한 본 실시예의 강유전체 캐패시터 구조에 있어서, 강유전체 박막(30)을 형성하기 전, 즉 하부 전극 제2층의 Pt3Pb 금속간 화합물층을 형성한 단계에서의 XRD 결과이다.
(111)면을 주된 배향으로 한 Pt의 영향을 받아 Pt3Pb가 (l11)면에 강하게 배향 형성하고 있다. Pt3Pb 격자상수는 4.O3∼4.04Å 정도, Pt의 격자상수는 3.91이었다.
제11도는 하부 전극 제2층(23)의 Pb 조성을 변화시킨 경우의, 하부 전극층의 격자상수를 나타낸 것이다. 어느 경우도, 하부 전극 제2층(23)의 Pt3Pb 금속간 화합물층의 격자상수의 값은, 하부 전극 제1층(21)의 Pt보다 크고, 강유전체 박막 PZT의 값에 가깝게 되어 있다. 또, 하부 전극 제2층(23)의 Pt3Pb 금속간 화합물층의 격자상수의 값은, 실온 성막한 경우를 백원 ○으로 나타내고, 300℃에서 성막한 경우를 흑원 ●으로 나타낸다. 하부 전극 제1층(21)의 Pt의 격자상수의 값은, 실온 성막한 경우를 백삼각 △으로 나타내고, 300℃에서 성막한 경우를 흑삼각 ▼으로 나타내었다. 강유전체 박막 PZT의 격자 상수의 값은, 도면 중상부의 해칭 영역으로 나타낸다.
강유전체 박막(30)을 형성하여, 결정화 열처리를 종료한 후, 마찬가지로 X 선 회절에 의해 해석하였더니, 이 PZT 강유전체층은 (111)면에 강하게 배향하고 있고, 격자 상수가 4.04Å인 것을 확인할 수 있었다.
제12도에 이 경우의 하부 전극으로부터 강유전체 박막까지의 원자배열 모식도를 도시한다. 하부 전극 제1층의 Pt, 하부 전극 제2층의 Pt3Pb, 강유전체 박막의 PZT, 모두 (11l)면에 강하고 배향하고 있기 때문에, 제12도에 도시한 바와 같은 원자 배열을 취하게 된다. 제12도에서는, 모식적으로 각층에 있어서의 (111)면을 1개만 나타내고 있다. 또한, 도면 중 110은 산소원자, 102는 Pb 원자, 101는 Pt 원자를 나타낸다.
본 실시예에서 얻어진 Pt, Pt3Pb, PZT의 격자상수는 각각 3.91Å, 4.04Å, 4.04Å이기 때문에, (111)면에서의 근접원자 사이 거리는 각각 2.76Å, 2.85Å, 2.85Å이 된다. Pt와 PZT의 격자 상수차는 약 3.9%이기 때문에, 하부 전극의 Pt 상에 직접 PZT을 형성하면, 계면에 이 격자상수차의 크기에 기인하는 응력이 존재하게 된다. 이 계면에서의 응력은, 강유전체 특성의 열화 원인이 되는 것이다. 한편, Pt3Pb와 PZT의 격자 상수차는 거의 없기 때문에, 본 실시예와 같이 PZT에 직접 접하는 전극부에 Pt3Pb를 이용하면, 계면에서의 응력이 거의 없는 상태를 실현할 수 있다.
또한, 상부 전극 제1층에 Pt3Pb를 이용하고 있기 때문에, 실시예1에 도시한 것 같이 수소에 의한 분극특성의 열화도 방지할 수 있다. 또한, 강유전체 박막의 상하 계면에서의 격자 왜곡이 완화되어 있기 때문에, 실시예1와 마찬가지로, 반복하여 분극 반전에 의한 막 피로 특성도 크게 향상한다.
본 실시예에서는, 상부 전극을 Pt3Pb 의 제1층, Pt의 제2층으로 하고 있다. Pt의 상부 전극 제2층을 설치하는 것에는 이하의 효과가 있다. 상부 전극막 성막후, 에칭가공으로 상부 전극을 형성하지만, 이 에칭 공정시에 이용하는 할로겐가스나 레지스트 재료의 영향에 의해, Pt3Pb막이 변질될 가능성이 있어, 상부 전극과 배선의 컨택트성이 열화할 가능성이 있다. Pt의 상부 전극 제2층에 의해, Pt3Pb를 보호하여, 에칭 공정, 레지스트 제거의 애싱 공정에서의 막 모폴로지의 열화를 방지하는 것이다. 이 상부 전극 제2층에 이용하는 물질로서, 여기서는 Pt를 예로 들었지만, W, Ta, Ir, Ru, Pd, Ni, Cu를 이용하여도 마찬가지의 효과를 갖는다.
이 Pt3Pb는 PZT 결정화 열처리 등의 프로세스 중에서 PZT 중의 Pb가 전극에 확산하는 것을 방지하는 효과도 당연히 갖고 있다. 이 Pb 확산방지 효과와, 전술한 계면 왜곡 저감, 고배향 형성의 3개의 효과에 의해, 분극특성 열화의 원인이 되는 전극계면 근방에서의 변질층 생성을 최대한으로 억제함으로써, 본 실시예에서는 PZT 강유전체층의 막 두께를 800Å까지 얇게 할 수 있게 되었다. PZT 강유전체층의 막 두께를 얇게 함으로써, 메모리 구동을 위한 전압을 낮게 할 수 있게 되었다. 또한, 수소환원 열화억제 효과를 갖기 때문에, 수소 발생의 원인이 되는 배선공정을 거쳐도 특성이 열화하지 않는다. 따라서, 이들 강유전체 소자를 2층 배선구조를 갖는 혼재논리에 탑재하는 것이 가능해졌다.
이들 효과에 의해, 본 실시예에 있어서의 강유전체 소자는, 낮은 항전계(Ec) 를 유지하고, 또한 공정 열화가 적은 큰 잔류분극(Pr)을 얻는 것이 가능해져서, 저전압에서의 메모리 구동을 실현할 수 있었다. 또한, 반복하여 분극반전을 거친 후에도, Pr의 저하가 거의 없는 강유전체 소자를 얻는 것이 가능해졌다.
이러한 강유전체 캐패시터부는, 불휘발성 강유전체 메모리로서의 적용에만 한하지 않고, 그 고유전성을 이용한 DRAM용 캐패시터로서도 이용할 수 있는 것이다. ·
(실시예3)
제13도는 본 실시예에 의한 강유전체 소자의 캐패시터부의 단면도이고, 상부 전극(25), 강유전체 박막(30), 하부 전극(20), 버퍼층(15), 기판(11)으로 이루어지는 것이다.
기판(11)은 Sl 웨이퍼 기판이고, 열산화로 형성한 SlO2층을 포함하는 것이다. 그 표면에 Tl에 의한 버퍼층(15)을 300℃로 가열하면서 스퍼터법으로 막 두께 200Å 형성하였다. 다음에, 이 버퍼층(15) 상에, 하부 전극(20)으로서 Pt-Pb 금속간 화합물 박막을 스퍼터법으로 l000Å 형성하였다. 그 때, 스퍼터용 타겟으로서 Pt-25at.%Pb의 조성의 소결체를 이용하여, 성막중인 기판 가열온도를 300℃로 하였다. 이 Pt-Pb 금속간 화합물 박막은 X선 회절 해석에 의해 격자상수 4.04Å의 면심입방구조를 기본으로 한 결정구조이고, 또한 (111)면의 고배향막인 것을 확인하였다.
강유전체 박막(30)으로서 Pb(Zr0.52Ti0.48)O3조성의 PZT 박막을 동일하게 스퍼터법으로 형성하였다. 기판 온도는 실온으로부터 450℃의 범위, 막 두께는 약 1200Å으로 하였다. 그 후, 결정화 열처리로서, 급속가열법(Rapld Thermal Annealing : RTA)으로 650℃, 2분간의 열처리를 산소 중에서 실시하였다. 또한, 하부 전극(20)과 마찬가지 방법으로 Pt-Pb 금속간 화합물의 상부 전극(25)을 1000Å 형성하였다.
이러한 방식으로 얻어진 강유전체 소자를 TEM-EDX 분석, SIMS 분석, 및 ICP 분석을 한 결과, PZT 박막으로부터 상부, 하부 전극으로의 Pb의 확산은 거의 인지되지 않고, 소정 조성의 PZT 박막이 얻어지고 있어, PZT 박막 중에 변질층이 생성하지 않는 것을 확인하였다. 또한, 상부 전극, 하부 전극 모두 Ll2형 결정구조를 갖는 금속간 화합물 Pt3Pb를 형성하고 있는 것을 확인하였다. 여기서는, 상부, 하부와도 1에 전극층 전체가 금속간 화합물로 되어 있었지만, 전극층의 일부에 금속간 화합물의 결정립이 존재하는 경우에 있어서도 마찬가지인 효과가 얻어지기 때문에, 본 발명의 범위를 일탈할만한 것이 아니다. 또한, X선 회절 해석에 의해, 이 PZT 박막은 (1l1)면에 강하게 배향하고 있는 것도 확인하였다. 이것은, 하부 전극이 (111)면에 배향하고 있어, 그 격자상수와 PZT의 격자상수가 가까운 것부터, 에피택셜 형성을 실현한 것이다. X선 회절의 피크 위치나 전자선 회절의 결과로부터 얻어진 이 금속간 화합물 Pt3Pb의 격자상수는, Pt 단독의 격자상수보다도 크게되어 있고, PZT의 격자상수에 매우 가깝게 되어 있었다. 따라서, 하부 전극 계면에서의 격자왜곡은 저감되어, 계면응력이 억제되어 있다. 상부 전극에도 금속간 화합물 Pt3Pb 합금을 이용하였기 때문에, 상부 전극 계면에서의 응력이 작아져, 그 후의 보호 절연피막 형성시간 등에 문제가 되는 내수소 특성에도 우수하였다.
이들 효과에 의해, 본 실시예에 있어서의 강유전체 소자는, 낮은 항전계(Ec) 를 유지하며, 또한 큰 잔류분극(Pr) 을 얻는 것이 가능해졌다. 또한, 반복하여 분극반전을 거친 후에도, Pr의 저하가 거의 없는 강유전체 소자를 얻는 것이 가능해졌다.
(실시예4)
제14도는 본 발명의 별도의 실시예에 의한 강유전체 소자의 캐패시터부의 단면도이다.
기판(11), 버퍼층(15)은 실시예1∼3와 같다. 본 실시예에서는, 버퍼층 형성 후, 우선 실시예2와 동일한 방법으로, 막 두께 1000Å의 Pt층을 형성한다. 계속해서, 동일하게 스퍼터법으로, Pb층을 막 두께 100Å 형성한다. 그리고, 실시예1와 동일한 방법으로 PZT층을 막 두께 120Å 형성하여, 결정화 열처리로서 급속가열법으로 650℃ 2분간의 열처리를 산소 중에서 실시하였다. 스퍼터에 의한 Pt층, Pb층, PZT층 형성 동안은, 기판 온도는 300℃로 일정하게 하였다. 결정화열처리 중에, Pb가 Pt층 중으로 확산한다. 제14도에 도시한 바와 같은 Pt의 하부 전극 제1층(21)과, Pt3Pb 금속간 화합물을 포함한 하부 전극 제2층(23)과의 2층구조로 이루어지는 하부 전극(16)이 형성되었다. 그 후, 상부 전극(27)으로서 Pt층을 스퍼터법으로 막 두께 l000Å 형성하여 강유전체 캐패시터로 하였다.
하부 전극(16), PZT 강유전체 박막(30)을 형성한 후에 X선 회절에 의해 확인한 바, 어느 시점에서도 형성막은 (11l)면에 강하게 회절하고 있다. 이것은, Tl 버퍼층(15)의 배향의 영향을 받아 Pt층이 배향 형성한 결과이고, Ti 버퍼층의 바로 윗쪽에 개재층을 설치하지 않고 Pt층을 형성한 결과이다. 만일 Tl 버퍼층과 Pt층의 사이에 별도의 물질에 의한 개재층이 존재하면, 하부 전극(16), 강유전체(30) 모두, 높은 배향은 얻을 수 없게 된다.
이들 효과에 의해, 본 실시예에 있어서의 강유전체 소자는, 낮은 항전계(Ec)를 유지하고, 또한 큰 잔류분극 (Pr)을 얻는 것이 가능해졌다. 또한, 반복 분극반전을 거친 후에도, Pr의 저하가 거의 없는 강유전체 소자를 얻는 것이 가능해졌다.
(실시예5)
제17도는 본 실시예에 관한 강유전체 메모리 셀의 개략단면도이다.
제작방법을 이하에 도시한다. 우선, 소스부(67) 및 드레인부(68)를 갖는 Si를 Si 기판(61)으로 이용하여, 이것을 표면 산화하여 막 두께 250Å의 SiO2층(62)을 형성하였다. 마스크-패터닝하여 기판 중앙에 볼록부 SiO2막을 제작하고, 다음에 얻어진 볼록부에 CVD법으로 막 두께 4500Å의 Si의 폴리크리스탈을 형성하고, 또한 표면 산화하여 막 두께 250Å의 SiO2층(62)을 형성하여 MOS부 트랜지스터를 제작하였다. 얻어진 반도체 M0S부에 대응한 캐패시터부로서, 우선 300℃로 가열하면서 막 두께 2000Å의 Ti 버퍼층(15)을 형성하였다. 이 후에, 실시예1에서 제작된 Pt3Pb 하부 전극(20), PZT 강유전체 박막(30), Pt3Pb 상부 전극(25)으로 이루어지는 구조의 강유전체 소자를 형성함으로써, 강유전체 메모리 셀을 얻었다. 도면 중에서는 모식적으로 표시하고 있지만, 드레인부(68)는 Pt3Pb 상부 전극(25)으로 알루미늄 등의 도전체(171)에 의해 접속된다. 또한, 경우에 따라, 드레인부(68)는 Pt3Pb 하부 전극(2O)으로 일루미늄 등의 도전체로 접속된다. 이에 따라, 소위 1 M0S 1 캐패시터형의 강유전체 메모리 셀이 구성된다.
얻어진 강유전체 메모리 셀은, 강유전체 소자의 상부 전극에서 하부 전극으로, 또는 하부 전극에서 상부 전극으로 항전계 이상의 전압을 인가함으로써, 인가 방향으로 극성이 향하는 잔류분극이 얻어졌다. 이 잔류분극의 방향을 판단하여 “0" 또는 "1"의 상태로 대응시킴으로써 메모리에의 기록을 행할 수 있다. 또한, 항전계 이상의 전압으로 얻어지는 강유전체의 히스테리시스 특성에 있어서의 축적 전하용량의 변화를 검출함으로써 “0" 또는 “l"의 판독이 가능한 메모리 셀이다. 이와 같이, 강유전체 메모리의 캐패시터부에, 본 발명에 의한 전극재료를 이용함으로써, 분극특성이 높고, 반복 사용시의 열화가 작은 강유전체 메모리를 제공할 수가 있었다.
여기서는, 본 발명에 의한 강유전체 소자를 반도체 M0S부의 캐패시터로서 형성한 경우에 관해서 설명하였다. 반도체 전계 효과 트랜지스터의 게이트상에 강유전체 소자에 의한 캐패시터가 형성되어 있는 구조의 강유전체 메모리에 있어서도, 동일한 효과가 얻어지는 것이다.
(실시예6)
제18도는 본 실시예에 관한 강유전체 메모리 셀을 이용한 반도체장치의 모식도이다. 본 반도체장치는, 실시예 l에서 도시한 강유전체 캐패시터가 2차원으로 배열하도록, 하부 전극을 73a, 73b, 74c, ···, 상부 전극을 71a, 71b, 71c, ··· 가 되도록 상호 직행하는 줄무늬형으로 배치하였다. 각각의 캐패시터는, 실시예1와 같이 상하전극에 Pt-Pb 금속간 화합물, 강유전체 박막(75)에 PZT를 이용하고 있다. 또한, 하부 전극 73a, 73b, 74c,·‥와 기판(79)의 사이에는, Tl의 버퍼층(77)을 설치하고 있다.
액세스 회로에 의해 하부 전극군, 상부 전극군에서 각각 1개를 선택함으로써, 강유전체 2차원 배열소자 중의 l개의 셀을 선택하여, 캐패시터부 근방에 위치하는 도시하지 않은 트랜지스터를 구동함으로써 전압을 인가하여 기록 또는 판독을 행하여, 메모리로서 구동하는 것이다.
(실시예7)
제19도는 본 실시예에 관한 강유전체 메모리 셀을 이용한 혼재논리의 모식도이다. 1칩의 혼재 로직가, 외부 인터페이스부(301)와 CPU 유닛(302)과 강유전체메모리부(303)로 구성된다. CPU 유닛(302)은, 어드레스 유닛(305), 실행 유닛(306), 명령 유닛(307), 버스유닛(308)으로 구성되어 있고, 강유전체 메모리부(303)와 버스유닛(308)을 통해 정보를 주고 받는다. 혼재논리는, 외부 인터페이스부(301)를 통해, 도시하지 않은 외부의 정보기기와 데이터통신을 행한다. 데이터통신은, 전파나 적외선을 사용하여, wireless로 행하는 경우와, 접속선을 통해 행하는 경우가 있다. 강유전체 메모리부(303)는 프로그램 저장을 위한 ROM부와, 데이터를 수시 기록과 판독이 가능한 RAM부가 필요하고, 종래는 예를 들면 ROM부에 EEPR0M, RAM부에 DRAM을 이용하는 등, 2종 이상의 메모리를 필요로 하고 있었다. 본 실시예에서는, 강유전체 메모리부(303)를 강유전체 메모리 단독으로 구성하고 있다. 강유전체 메모리는, 불휘발성이고 또한 고속 기록, 판독이 가능하기 때문에, ROM부, RAM부 양쪽의 기능을 한다. 메모리부를 강유전체 메모리단독으로 구성함으로써, ROM부와 RAM부의 영역을 임의로 할당하는 것이 가능해진다. 이 강유전체 메모리 소자는, 실시예1에 도시한 캐패시터 구조를 갖고 있고, 상부 전극에 Pt3Pb를 이용하고 있기 때문에, 수소에 의한 열화가 적고, 막 피로 특성에도 우수하다. 강유전체 캐패시터 형성 후의 배선 공정이 2회 이상이 되더라도, 분극 특성의 열화가 없는 혼재논리를 제공하는 것이 가능하다.
(실시예8)
제20도는 본 실시예에 관한 강유전체 메모리 셀을 이용한 비접촉형 IC 카드의 개념도이다. 20l에서 도시한 비접촉형 IC 카드는, 송수신장치(202), 메모리내장 마이크로컴퓨터칩(204), 안테나 코일(205)을 구비하고 있고, 외부에 있는 데이터 교환장치(203)로부터 발신되는 데이터 207을 포함하는 전파를 안테나 코일(205)에 의해 전압으로 변환하여, 송수신 장치(202)를 통해, 메모리내장 마이크로컴퓨터칩(204)을 구동하는 것이다. 또한, 반대 루트에서 외부에 있는 데이터 변환장치(203)로 데이타(207)가 송신된다. 메모리 내장 마이크로컴퓨터칩(204)의 내부에는, 본 발명에 의한 강유전체 메모리소자(206)가 조립되고 있다. 본 실시예에서는, 이 강유전체 메모리소자(206)에, 실시예2에 도시한 강유전체 박막 PZT이 막 두께 1000Å 이하의 구조의 것을 채용하고 있어, 구동 전압을 저하시키는 일이 가능해졌다. ·
이상과 같이, 본 발명에 의한 Pt-Pb 금속간 화합물을 상부 전극에 이용하면, 수소에 의한 PZT의 특성 열화를 억제하는 것이 가능해지기 때문에, 분극 특성의 열화가 없는 강유전체 메모리를 제공할 수 있다. 또한, PZT의 전극계면과의 왜곡을 저감하고, 반복하여 열화가 적은 강유전체 메모리를 제공할 수 있다. 또한 Pt-Pb 금속간 화합물을 하부 전극으로 이용하면, PZT에서 전극에의 Pb의 확산을 대폭 저감할 수 있고, 강유전체 박막의 변질층 생성을 억제하는 것이 가능해진다. 또한, 상부 전극의 경우와 마찬가지로, 왜곡의 거의 없는 계면을 형성할 수 있기 때문에, 반복하여 열화가 억제되고, 또한 고배향의 PZT 형성이 가능해지기 때문에, 분극 특성이 우수한 강유전체 메모리를 제공할 수 있다.
본 발명에 따르면, 강유전체 메모리의 강유전체 박막에 있어서의 변질층의 생성을 방지할 수 있다. 또한, 본 발명에 따르면, 강유전체 박막과 전극계면에 있어서의 응력을 저감하는 전극재료를 제공할 수 있다. 또한, 본 발명에 따르면, 분극특성이 높고, 반복 사용시의 열화가 작은 강유전체 메모리를 가능하게 할 수가 있다.
본 발명은, 강유전체 소자, 특히 불휘발성 강유전체 메모리(FeRAM), 불휘발성 메모리 탑재의 혼재 로직, 강유전체를 캐패시터에 이용한 DRAM 등으로 대표되는 반도체 장치나, 이들을 이용한 IC 카드 등의 전자기기에 이용된다.

Claims (19)

  1. 상부 전극과 강유전체 박막과 하부 전극을 갖는 강유전체 소자에 있어서,
    상기 강유전체 박막은 금속 원소를 함유한 페로브스카이트형 산화물(perovskite-type oxide)이고, 상기 상부 전극은 상기 금속 원소와 귀금속과의 금속간 화합물을 포함하는 것을 특징으로 하는 강유전체 소자.
  2. 상부 전극과 강유전체 박막과 하부 전극을 갖는 강유전체 소자에 있어서,
    상기 강유전체 박막은 금속 원소를 함유한 페로브스카이트형 산화물이고, 상기 상부 전극 및 상기 하부 전극은 상기 금속 원소와 귀금속과의 금속간 화합물을 포함하는 것을 특징으로 하는 강유전체 소자.
  3. 상부 전극과 강유전체 박막과 하부 전극을 갖는 강유전체 소자에 있어서,
    상기 강유전체 박막은 금속 원소를 함유한 페로브스카이트형 산화물이고, 또한 상기 상부 전극, 상기 하부 전극의 적어도 한쪽이, 상기 강유전체 박막의 계면으로부터, 상기 금속 원소와 귀금속과의 금속간 화합물을 포함하는 층, 및 상기 귀금속으로 이루어지는 층의 순서로 적층되어 있는 다층 구조를 갖는 것을 특징으로 하는 강유전체 소자.
  4. 기판상에 버퍼층, 하부 전극, 강유전체 박막이 차례로 적층되어 있는 강유전체 소자에 있어서,
    상기 버퍼층은 천이 금속 또는 그 질화물이고, 상기 강유전체 박막은 금속 원소를 포함한 페로브스카이트형 산화물이고, 또한 상기 하부 전극은 상기 금속 원소와 귀금속과의 금속간 화합물을 포함하는 층을 구비한 것을 특징으로 하는 강유전체 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 금속 원소는 Pb이고, 상기 귀금속은 Pt이고, 상기 금속간 화합물은 Pb의 함유량이 원자%로 50% 이하인 Pt와의 금속간 화합물이며, 상기 천이 금속 원소는 Ti인 것을 특징으로 하는 강유전체 소자.
  6. 상부 전극과 강유전체 박막과 하부 전극을 갖는 강유전체 소자에 있어서,
    상기 강유전체 박막은 금속 원소를 함유한 페로브스카이트형 산화물이고, 상기 상부 전극은 Pt에 Pb를 원자%로 l0% 이상 50% 이하의 범위로 포함하고 있는 물질로 이루어지는 것을 특징으로 하는 강유전체 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 금속간 화합물은 Pt3Pb의 조성식으로 표시되는 Ll2형 결정 구조를 갖고 있는 것을 특징으로 하는 강유전체 소자.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 금속간 화합물은 면심입방격자를 기본 구조로 하는 결정 구조로 이루어지는 것을 특징으로 하는 강유전체 소자.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 하부 전극층은 면심입방격자를 기본 구조로 하는 결정 구조를 갖고, 또한 (111) 배향, 또는 (l00) 배향, 또는 (110) 배향을 주된 배향으로 하는 것을 특징으로 하는 강유전체 소자.
  10. 제9항에 있어서, 상기 강유전체 박막과 상기 하부 전극이 모두 (111) 배향 또는 (100) 배향, 또는 (l10) 배향을 주된 배향으로 하는 것을 특징으로 하는 강유전체 소자.
  11. 상부 전극과 강유전체 박막과 하부 전극으로 이루어지는 강유전체 소자에 있어서,
    상기 하부 전극은 면심입방격자를 갖는 금속으로 이루어지는 제1층과, 면심입방격자를 기본 구조로 하고, 또한 상기 금속을 포함하는 합금으로 이루어지는 제2층과의 다층 구조이며, 상기 제1층과 상기 제2층과의 격자 상수차가 3.5% 이내인 것을 특징으로 하는 강유전체 소자.
  12. 상부 전극과 강유전체 박막과 하부 전극으로 이루어지는 강유전체 소자에 있어서,
    상기 상부 전극, 상기 하부 전극의 적어도 한쪽은 면심입방격자를 기본 구조로 하고, 또한 상기 하부 전극의 격자 상수와 상기 강유전체 박막의 격자 상수와의 차가 1% 이내인 것을 특징으로 하는 강유전체 소자.
  13. 상부 전극과 강유전체 박막과 하부 전극으로 이루어지는 강유전체 소자에 있어서,
    상기 상부 전극, 상기 하부 전극의 적어도 한쪽은 면심입방격자를 기본 구조로 하고, 또한 상기 하부 전극의 격자 상수와 상기 강유전체 박막의 격자 상수와의 차가 1% 이내인 것을 특징으로 하는 강유전체 소자.
  14. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 강유전체 박막의 막 두께는 1000Å 이하인 것을 특징으로 하는 강유전체 소자.
  15. 제1항 내지 제14항 중 어느 한 항의 강유전체 소자는 반도체 전계 효과 트랜지스터의 게이트상에 형성되어 있는 것을 특징으로 하는 강유전체 메모리 셀.
  16. 제1항 내지 제14항 중 어느 한 항의 강유전체 소자는 반도체 MOS부의 캐패시터로서 형성되어 있는 것을 특징으로 하는 강유전체 메모리 셀.
  17. 제15항, 제16항 기재의 강유전체 메모리 셀을 갖는 것을 특징으로 하는 반도체 장치.
  18. 제15항, 제16항 기재의 강유전체 메모리 셀을 갖는 것을 특징으로 하는 혼재 로직.
  19. 제15항, 제16항 기재의 강유전체 메모리 셀을 갖는 것을 특징으로 하는 IC 카드.
KR10-2000-7001874A 1998-09-22 1998-09-22 강유전체 소자 및 반도체 장치 KR100408467B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/004259 WO2000017929A1 (fr) 1998-09-22 1998-09-22 Dispositif ferroelectrique et composant a semi-conducteur

Publications (2)

Publication Number Publication Date
KR20010030570A true KR20010030570A (ko) 2001-04-16
KR100408467B1 KR100408467B1 (ko) 2003-12-06

Family

ID=14209035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7001874A KR100408467B1 (ko) 1998-09-22 1998-09-22 강유전체 소자 및 반도체 장치

Country Status (4)

Country Link
EP (1) EP1117132A1 (ko)
KR (1) KR100408467B1 (ko)
CN (1) CN1292931A (ko)
WO (1) WO2000017929A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110934A (ja) * 2000-09-29 2002-04-12 Fujitsu Ltd 半導体装置およびその製造方法
JP2003031863A (ja) * 2001-07-18 2003-01-31 Sony Corp 圧電体薄膜素子
JP4228569B2 (ja) * 2001-11-28 2009-02-25 セイコーエプソン株式会社 電子デバイス用基板の製造方法及び電子デバイスの製造方法
CN100338776C (zh) * 2002-07-23 2007-09-19 松下电器产业株式会社 铁电门器件
JP2004165351A (ja) * 2002-11-12 2004-06-10 Fujitsu Ltd 半導体装置の製造方法
US7473949B2 (en) 2002-12-10 2009-01-06 Fujitsu Limited Ferroelectric capacitor and method of manufacturing the same
EP1571710A1 (en) * 2002-12-10 2005-09-07 Fujitsu Limited Ferroelectric capacitor and its manufacturing method
JP4609621B2 (ja) * 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
CN100470807C (zh) * 2003-01-17 2009-03-18 富士通株式会社 铁电电容器及其制造方法
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
JP5354876B2 (ja) * 2006-07-14 2013-11-27 キヤノン株式会社 圧電体の製造方法、圧電体素子及び液体吐出ヘッド
FR2914492A1 (fr) * 2007-03-27 2008-10-03 Soitec Silicon On Insulator Procede de fabrication de structures avec couches ferroelectriques reportees.
CN101894843B (zh) * 2010-06-04 2012-02-22 清华大学 基于锆钛酸铅存储介质的铁电动态随机存储器及制备方法
CN104657677A (zh) * 2015-03-05 2015-05-27 北京安普诺信息技术有限公司 一种基于交换数据流的文件标密方法
DE102016102501A1 (de) * 2016-02-12 2017-08-17 Technische Universität Darmstadt Mikroelektronische Elektrodenanordnung
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
CN111370567B (zh) * 2020-03-20 2023-04-18 南通大学 一种基于机械应变调控BaTiO3铁电薄膜中极化旋转的使用方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199746A (ja) * 1990-11-29 1992-07-20 Matsushita Electric Ind Co Ltd 薄膜強誘電体の製造方法
JP3144799B2 (ja) * 1990-11-30 2001-03-12 松下電器産業株式会社 半導体装置およびその製造方法
JPH0563205A (ja) * 1991-09-03 1993-03-12 Sharp Corp 半導体装置
JP3595098B2 (ja) * 1996-02-22 2004-12-02 株式会社東芝 薄膜キャパシタ
KR100228038B1 (ko) * 1996-02-22 1999-11-01 니시무로 타이죠 박막캐패시터

Also Published As

Publication number Publication date
CN1292931A (zh) 2001-04-25
WO2000017929A1 (fr) 2000-03-30
EP1117132A1 (en) 2001-07-18
KR100408467B1 (ko) 2003-12-06

Similar Documents

Publication Publication Date Title
KR100408467B1 (ko) 강유전체 소자 및 반도체 장치
KR100351025B1 (ko) 산소함유보호층을 지닌 강유전체집적회로 및 그의 제조방법
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US6351006B1 (en) Ferroelectric capacitor with means to prevent deterioration
US6917065B2 (en) Ferroelectric capacitor and semiconductor device
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
JP4884104B2 (ja) キャパシタを含む半導体装置及びその製造方法
US20040232468A1 (en) Barrier layers for protecting metal oxides from hydrogen degradation
JPH10189906A (ja) 半導体メモリセルのキャパシタ構造及びその作製方法
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US6743643B2 (en) Stacked memory cell having diffusion barriers
US6512256B1 (en) Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
KR100334354B1 (ko) 강유전체집적회로의 제조방법
EP1363317A2 (en) Ferroelectric capacitor, method of manufacturing same, and semiconductor memory device
EP1331661B1 (en) Ferroelectric memory cell and methods for manufacture thereof
JP3819003B2 (ja) 容量素子及びその製造方法
JP2000068465A (ja) 半導体装置及びその形成方法
JPH11307733A (ja) 強誘電体集積回路の製造方法
KR20070007073A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081110

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee