WO2004066388A1 - 強誘電体キャパシタおよびその製造方法 - Google Patents

強誘電体キャパシタおよびその製造方法 Download PDF

Info

Publication number
WO2004066388A1
WO2004066388A1 PCT/JP2003/000379 JP0300379W WO2004066388A1 WO 2004066388 A1 WO2004066388 A1 WO 2004066388A1 JP 0300379 W JP0300379 W JP 0300379W WO 2004066388 A1 WO2004066388 A1 WO 2004066388A1
Authority
WO
WIPO (PCT)
Prior art keywords
ferroelectric
layer
lower electrode
capacitor according
ferroelectric capacitor
Prior art date
Application number
PCT/JP2003/000379
Other languages
English (en)
French (fr)
Inventor
Masaki Kurasawa
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2003/000379 priority Critical patent/WO2004066388A1/ja
Priority to JP2004567106A priority patent/JPWO2004066388A1/ja
Priority to EP03701774A priority patent/EP1585176A4/en
Priority to CNB038223007A priority patent/CN100470807C/zh
Publication of WO2004066388A1 publication Critical patent/WO2004066388A1/ja
Priority to US11/062,856 priority patent/US20050167713A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Definitions

  • the present invention relates to a ferroelectric capacitor mainly used for a nonvolatile memory device and a method for manufacturing the same.
  • PZT [P b (Z r x T i ! _ X) O Form 3] is a Berobusukai preparative crystal structure materials having ferroelectric properties and electrical-optical properties, non-volatile memory device having a large spontaneous polarization And electro-optical devices.
  • the formation of the ferroelectric thin film has been performed by various film forming methods.
  • thin film formation technology can be divided into physical vapor deposition (PVD) technology and chemical processing technology.
  • the PVD technology used for forming the ferroelectric thin film includes an electron beam evaporation method, a sputtering method, and a laser abrasion method.
  • Chemical processing techniques include chemical solution deposition (CSD) and chemical vapor deposition (CVD).
  • P VD technology mainly 1 0- 5 P a film can be formed at a low pressure of less, high purity and high cleaning degree is obtained, has a Ruiu advantage compatibility is obtained between the semiconductor integrated circuit technology, It has disadvantages such as low deposition rate, difficulty in controlling stoichiometric composition, and high temperature annealing after deposition.
  • the CSD method has advantages such as uniformity of molecules, high deposition rate, reproducibility of composition, and easy introduction of dopants.However, cracks occur in the film due to heat treatment after deposition, Impurities are not used because There are also problems such as the necessity of changing the starting materials in order to change the composition.
  • MOCVD has the advantages of excellent film uniformity and composition controllability, high film density, high deposition rate, and excellent step coverage.
  • the step coverage obtained by the MOC VD method cannot be obtained by other methods.
  • the composition of the film, for example, PZT can be easily changed by using the same raw material and the flow rate of each raw material.
  • Pt is used as the lower electrode, as is often done with ferroelectric capacitors.
  • an amorphous layer formed by sputtering or sol-gel method is deposited.
  • An object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a ferroelectric capacitor having good morphology and formed such that a ferroelectric has a dominant orientation axis.
  • the present invention includes a lower electrode layer, a ferroelectric layer on the lower electrode layer, and an upper electrode layer on the ferroelectric layer, wherein the ferroelectric material has a dominant orientation axis on the lower electrode layer.
  • the lower electrode layer has a multilayer structure, and the lower electrode layer is made of a ferroelectric constituent element or a compound composed of a constituent element that is larger as the layer is closer to the ferroelectric layer.
  • a ferroelectric capacitor having a diffusion coefficient to a lower electrode.
  • the ferroelectric capacitor according to the present invention includes the steps of: forming a ferroelectric layer by metal organic chemical vapor deposition; heating the substrate when forming the ferroelectric layer; Yes, including at least one species
  • the ferroelectric layer is formed on the lower electrode by flowing the metal raw material, and the constituent elements of the first layer in contact with the ferroelectric layer of the lower electrode and the constituent elements of the ferroelectric layer are changed. It can be manufactured by a method including a step of alloying or compounding.
  • FIG. 1 is a cross-sectional SEM image of a PZT film grown on Pt.
  • FIG. 2 is a cross-sectional SEM image of the PZT film formed on Ir.
  • FIG. 3 is an X-ray diffraction pattern of the PZT film formed on Ir shown in FIG.
  • FIG. 4 (a) to 4 (e) are schematic diagrams showing the steps of manufacturing the ferroelectric capacitor of Example 1.
  • FIG. 4 (a) to 4 (e) are schematic diagrams showing the steps of manufacturing the ferroelectric capacitor of Example 1.
  • FIG. 5 is an XRD pattern of the PZT film of Example 1.
  • FIG. 6 is a graph showing the dependence of the amount of polarization on the applied voltage in the PZT film of Example 1.
  • FIG. 7 (a) to 7 (f) are schematic diagrams showing the steps of manufacturing the ferroelectric capacitor of Example 2.
  • FIG. 7 (a) to 7 (f) are schematic diagrams showing the steps of manufacturing the ferroelectric capacitor of Example 2.
  • FIG. 8 is an SEM image of the ferroelectric film of Example 2.
  • FIG. 9 is a schematic cross-sectional view of the semiconductor device of the third embodiment.
  • 10 (a) to 10 (h) are schematic views showing a manufacturing process of the semiconductor device of the third embodiment.
  • the present invention it is necessary to adopt a configuration in which the lattice constant mismatch between the material forming the first layer in contact with the ferroelectric layer of the lower electrode and the material forming the ferroelectric layer is reduced.
  • the lattice constant mismatch between the material forming the first layer in contact with the ferroelectric layer of the lower electrode and the material forming the ferroelectric layer is reduced.
  • the ferroelectric capacitor according to the present invention comprises a ferroelectric constituent element or a concentration of a compound consisting of a constituent element in the i-th and (i + 1) -th lower electrode layers counted from the ferroelectric layer side.
  • ni and ni + 1 respectively, then iii> ni + 1 .
  • the first layer in contact with the ferroelectric layer of the lower electrode may be formed of an alloy or a compound containing a ferroelectric constituent element.
  • the ferroelectric layer contains, for example, Pb and Ti, or Pb, Zr, and Ti as constituent elements.
  • the ferroelectric layer contains, for example, Pb and Ti, or Pb, Zr and Ti as constituent elements, and further comprises La, Ca, Sr, and Nb It contains at least one member selected from the group.
  • the ferroelectric layer is made of, for example, a ferroelectric containing Pb and Ti or Pb, Zr and Ti as constituent elements, and has a crystal orientation plane of (111).
  • the ferroelectric layer is made of, for example, a ferroelectric containing Pb and Ti, or Pb, Zr, and Ti as constituent elements, and has a crystal orientation plane of (001).
  • the thickness of the first layer in contact with the ferroelectric layer of the lower electrode may be, for example, 20 nm or less.
  • the first layer in contact with the ferroelectric layer of the lower electrode contains, for example, Pt as a constituent element, and the second lower electrode layer in contact with the first lower electrode layer It contains Ir as a constituent element.
  • the ferroelectric layer is made of a perovskite ferroelectric containing Pb, and Pb is formed immediately before the formation of the ferroelectric layer.
  • the first lower electrode layer is formed of a compound containing Pb by flowing an organic metal material containing, a carrier gas, and an oxidizing gas, and then a ferroelectric layer is formed.
  • the ferroelectric layer is made of, for example, a ferroelectric containing Pb, Zr, and Ti as constituent elements.
  • Pb (THD) 2 is used as a Pb raw material
  • Z r material as Z r (DMF D) 4 is used
  • T i (i P r O ) 2 (THD) 2 as a T i raw material is used.
  • a ferroelectric thin film can be formed on this lower electrode so as to have a dominant orientation axis.
  • a material having strong self-orientation and a small lattice mismatch with the thin film may be used for the underlayer.
  • a thin film is formed into a two-layer structure, and a crystal nucleus called an initial layer or a seed layer is grown as the first layer, and the thin film is grown using the nucleus as a nucleus.
  • the process becomes complicated and parameter control during thin film growth becomes difficult, and it is desirable to make the process as simple as possible.
  • PZT Pt with small lattice mismatch is often used.
  • FIG. 1 shows a cross-sectional SEM image of the PZT film grown on Pt. A reaction layer of Pt and Pb was observed at the interface between PZT and Pt, indicating that the morphology was deteriorated due to the volume expansion of the reaction layer of Pt and Pb.
  • FIG. 2 shows a cross-sectional SEM image of the PZT film formed on Ir. No reactant was found at the interface between PZT and Ir, and a good interface was formed. However, as shown in Fig. 3, the orientation is random.
  • a Pt layer having a smaller thickness than Ir is deposited on Ir, and a Pb material is first supplied to form a PbPt alloy on Ir.
  • Pb supplied on Pt diffuses and reacts with Pt, but the reaction between Ir and Pb is lower than Pt, so the diffusion of Pb is suppressed at the Pt-Ir interface.
  • Pb diffuses uniformly in the Pt layer in the horizontal direction with respect to the substrate. This As a result, a uniform PtPb alloy is formed on Ir.
  • the thickness of Pt is small and Pb diffuses more evenly, the volume expansion due to alloying is uniform, and no local expansion occurs. Since the PtPb alloy has a smaller lattice mismatch with PZT than Pt, the subsequent PZT layer is significantly influenced by the orientation of PtPb and is significantly oriented.
  • a 6-inch Si (100) substrate was used as the substrate.
  • a 100 nm thick SiO 2 layer was formed (Fig. 4 (a)).
  • An Ir layer was formed thereon with a thickness of 150 nm by sputtering (FIG. 4 (b)).
  • T i layer as an adhesion layer between the S i O 2 and I r, may form a T i 0 2 layers.
  • a PtPb layer was deposited to a thickness of about 10 nm by a sputtering method using a PtPb alloy target (FIG. 4 (c)).
  • Metalorganic vapor phase deposition was used to deposit PZT.
  • organometallic materials include Pb (THD) 2 [lead bis (tetramethylheptanedione)], Zr (DMHD) 4 [zirconium dimethyl trakis (dimethylheptadionate)], and Ti (iPr).
  • the starting material was a liquid obtained by dissolving these materials in a THF (tetrahydrofuran) solvent at a concentration of 0.3 mol ZL.
  • the flow rate of the liquid raw material was controlled by a liquid mass flow controller, and the liquid raw material was introduced into a vaporizer maintained at 260 ° C to be gasified.
  • carrier gas N 2
  • the gasified organometallic raw material and carrier gas are transferred to the gas It was mixed with oxygen gas in the mixing chamber and introduced into the CVD reaction chamber through the shower head.
  • - as a wafer using a P b P t / I r / S i O 2 / S i obtained above.
  • the wafer is placed on the susceptor above the heating heater and heated for 240 seconds so that the substrate temperature becomes uniform at 580 ° C.
  • the pressure in the reaction chamber was adjusted so as to be 670 Pa in total pressure.
  • the flow rate of oxygen gas was 250 sccm.
  • the source gas vaporized by the vaporizer was flowed to the exhaust line and was not sent to the CVD reaction chamber.
  • the raw material gas is mixed with oxygen gas in the gas mixing chamber, and introduced into the reaction chamber through the glass head.
  • Each raw material was adjusted to a ratio of 0.78 in PbZ (Zr + Ti) flow ratio and 0.46 in Zr / (Zr + Ti) flow ratio.
  • TH FZ (Pb + Zr + Ti) Flowed at a flow rate of 1.33 and introduced into the vaporizer.
  • the valve connecting the vaporizer to the exhaust line is closed, and at the same time, the pulp of the piping from the vaporizer to the gas mixing chamber is opened, and the carrier gas is introduced into the mixing chamber. Meanwhile, oxygen gas was also introduced into the mixing chamber and mixed with the raw material gas.
  • the gas mixed in the gas mixing chamber was sent to the deposition chamber maintained at 670 Pa through the shower head, and was deposited on the substrate to a thickness of 120 nm (Fig. 4 (d)).
  • the PZT film formed by the above method has a strong (111) orientation as shown in FIG. (111)
  • the orientation ratio is 90% or more.
  • the X-ray diffraction pattern when PZT is deposited directly on Ir is also shown. Further, as shown in FIG. 6, it has a polarization amount of 60 C / C m 2 or more at an applied voltage of 1.8 V.
  • Example 2 A 6-inch Si (100) substrate was used as the substrate.
  • An SiO 2 layer having a thickness of 100 nm was formed by thermally oxidizing the Si substrate (FIG. 7 (a)).
  • An Ir layer with a thickness of 15 O nm was formed thereon by sputtering (Fig. 7 (b)).
  • T i layer as an adhesion layer between the S i O 2 and I r may form a T i 0 2 layers.
  • a Pt layer was deposited to a thickness of about 10 nm by sputtering (Fig.
  • Metalorganic vapor phase deposition was used to deposit PZT.
  • organometallic materials include Pb (DPM) 2 [lead bis (dipipalylmethanate)], Zr (DMHD) 4 [zirconium tetrakis (dimethylheptadionate)], Ti (iPrO) ) 2 (DMP) 2 [titanium (disopropoxy) bis (dipipalloylmethanate)] was used.
  • the starting material was a liquid obtained by dissolving these materials in a THF (tetrahydrofuran) solvent at a concentration of 0.3 mol /.
  • the flow rate of the liquid raw material was controlled by a liquid mass flow controller, and the liquid raw material was introduced into a vaporizer maintained at 260 ° C. and gasified.
  • carrier gas N 2
  • the gasified organometallic raw material and carrier gas were mixed with oxygen gas in the gas mixing chamber at the top of the reaction chamber, and introduced into the CVD reaction chamber through the shower head.
  • oxygen gas was also introduced into the mixing chamber and mixed with the source gas.
  • the gas mixed in the gas mixing chamber was sent to the deposition chamber maintained at 670 Pa through the shower head, and the film was formed on the substrate to a thickness of 120 nm (Fig. 7 ( e))).
  • the I r O x was formed with a thickness of about 1 0 0 nm as by Ri upper electrode Supattari ring method to form a capacitor (FIG. 7 (f)).
  • the PZT film formed by the above method shows 90% or more (111) orientation as in the case of Example 1.
  • FIG. 8 shows a cross-sectional SEM image of the PZT film.
  • the Pt layer is thin, the volume expansion due to the reaction between Pt and Pb at the PZT / Pt interface as seen on the thick Pt (see Fig. 1) can be seen. And a good interface state is obtained.
  • Example 3
  • FIG. 9 is a schematic cross-sectional view showing the structure of a semiconductor device according to this embodiment
  • FIG. 10 is a process cross-sectional view showing a method for manufacturing a semiconductor device.
  • a memory cell transistor having a gate electrode formed through a gate insulating film and source / drain diffusion layers formed on the silicon substrate on both sides of the gate electrode is formed on the silicon substrate. Is formed.
  • An interlayer insulating film is formed on the silicon substrate on which the memory cell transistor is formed.
  • a plug electrically connected to the source Z drain diffusion layer is embedded in the interlayer insulating film.
  • a bit line electrically connected to the source / drain diffusion layer via a plug is formed on the interlayer insulating film.
  • An interlayer insulating film is further formed on the interlayer insulating film on which the bit lines are formed.
  • a plug electrically connected to the source Z drain diffusion layer is embedded in the interlayer insulating film.
  • a barrier metal and a lower electrode are formed on the interlayer insulating film with the buried plugs.
  • Ir is used as the lower electrode, Ir is formed, followed by a PtPb layer or a Pt layer.
  • a capacitor dielectric film made of a PZT film is formed on the lower electrode.
  • an upper electrode made of P t and I r or I r O x, are formed on the dielectric film.
  • a ferroelectric capacitor including the lower electrode, the capacitor dielectric film, and the upper electrode is formed.
  • an element separation film is formed on a silicon substrate by, for example, a shear wrench method.
  • the gate electrode formed via the gate insulating film and the silicon on both sides of the gate electrode are formed in the same manner as in a normal MOS transistor formation method.
  • a memory cell transistor having a source Z drain diffusion layer formed on a substrate is formed (FIG. 10 (a)).
  • a silicon oxide film is deposited on the silicon substrate on which the memory cell transistors are formed by, for example, a CVD method, and silicon oxide is deposited.
  • An interlayer insulating film made of an oxide film is formed.
  • the surface of the interlayer insulating film is polished by, for example, CMP (chemical mechanical polishing), and the surface of the interlayer insulating film is planarized.
  • CMP chemical mechanical polishing
  • a tungsten (W) film is deposited by a sputtering method, and then polished by a CMP method until the surface of the interlayer insulating film is exposed. This forms a plug that is embedded in the contact hole and electrically connected to the source nodrain diffusion layer.
  • the W film is patterned by lithography and etching techniques, and the W film is formed, and the source Z drain diffusion layer is formed through a plug.
  • the connected bit lines are formed (Fig. 10 (c)).
  • a silicon oxide film is deposited on the interlayer insulating film on which the bit lines are formed, for example, by a CVD method, to form an interlayer insulating film made of the silicon oxide film.
  • a W film is deposited by a sputtering method, and then polished by a CMP method until the surface of the interlayer insulating film is exposed.
  • a plug is formed which is embedded in the contact hole and electrically connected to the source / drain diffusion layer.
  • a paria metal and a lower electrode Ir are formed with a thickness of 150 nm (FIG. 10E).
  • organometallic materials include Pb (DPM) 2 [lead bis (dipipalloyl methanate)], Zr (DMHD) 4 [zirconium tetrakis (dimethylheptadionate)], Ti (iPrO ) 2 (DPM)
  • a liquid obtained by dissolving these materials in a THF (tetrahydrofuran) solvent at a concentration of 0.3 mol L was used as a starting material.
  • the flow rate of the liquid raw material was controlled by a liquid mass flow controller, and introduced into a vaporizer maintained at 260 ° C. to gasify the raw material.
  • carrier gas (N 2 ) was simultaneously introduced into the vaporizer at a flow rate of 300 sccm.
  • the gasified organometallic raw material and carrier gas were mixed with oxygen gas in a gas mixing chamber at the upper part of the reaction chamber, and introduced into the CVD reaction chamber through a shutter head.
  • the source gases Pb, Zr and Ti are mixed with oxygen gas in a gas mixing chamber and introduced into the reaction chamber through a shower head. Adjust each raw material to a ratio of 0.78 in Pb / (Zr + Ti) flow ratio, 0.46 in Zr / (Zr + Ti) flow ratio, and only THF solvent To TH (P b + Zr + Ti) Flowed at a flow rate of 1.33, and introduced into the vaporizer.
  • the valve connecting the exhaust line to the vaporizer is closed, and at the same time, the valve of the pipe from the vaporizer to the gas mixing chamber is opened, and the carrier gas is introduced into the mixing chamber. Meanwhile, oxygen gas was also introduced into the mixing chamber and mixed with the raw material gas.
  • the gas mixed in the gas mixing chamber was sent to the deposition chamber maintained at 670 Pa through the shower head to form a film on the substrate to a thickness of 120 nm (Fig. 1 0 (f)).
  • the present invention it is possible to provide a ferroelectric capacitor having good morphology and formed so that the ferroelectric has a dominant orientation axis.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

下部電極層、下部電極層上の強誘電体層および強誘電体層上の上部電極層を含み、下部電極層上に強誘電体が支配的配向軸を有するように形成されており、下部電極層は多層構造を有し、それらの下部電極の層は強誘電体層に近い層ほど大きい強誘電体の構成元素または構成元素からなる化合物の下部電極への拡散係数を有する強誘電体キャパシタ。強誘電体層が有機金属気相堆積法により形成され、この強誘電体層の形成に際して、基板を加熱する工程と、強誘電体層の構成元素の少なくとも１種を含む有機金属原料を流すことにより、下部電極上に強誘電体層を形成するとともに、下部電極の強誘電体層に接する第１の層の構成元素と強誘電体層の構成元素とを合金化または化合物化する工程を含む方法により製造する。モルフォロジが良く、強誘電体が支配的配向軸を有するように形成された強誘電体キャパシタが得られる。

Description

強誘電体キャパシタぉよびその製造方法
技術分野
本発明は、 主として不揮発性記憶装置に用いられる、 強誘電体キ ャパシタおよびその製造方法に関する。
明 背景技術
P Z T 〔 P b ( Z r x T i !_x ) O書3 〕 は、 強誘電特性および電 気光学的特性を有するベロブスカイ ト型結晶構造材料であり、 大き な自発分極を有する不揮発性メモリ装置や電気光学装置等に用いら れる。
これまで強電体薄膜の形成は様々な成膜方法により行われてきた 。 一般に、 薄膜形成技術は物理蒸着 （P VD) 技術および化学処理 技術に分けられる。
強誘電体薄膜の形成に用いられる P VD技術には、 電子ビーム蒸 着法、 スパッタ リ ング法、 レーザアブレーシヨ ン法等がある。 化学 処理技術としては、 化学溶液堆積法 （C S D法） と化学気相堆積法 ( C V D法） がある。
P VD技術は、 主に 1 0— 5 P a以下という低圧力で成膜でき、 高 純度と高洗浄度が得られ、 半導体集積回路技術との互換性が得られ るいう利点を有するが、 低堆積速度、 化学量論組成制御の困難性、 堆積後の高温度ァニール等の欠点を有する。
C S D法は、 分子の一様性、 高堆積速度、 組成の再現性、 ドーパ ント導入の容易さ等の利点を持つが、 堆積後の熱処理によ り膜にク ラックが発生することや真空槽を用いないため不純物が混入するこ とがあり、 また組成を変更するためには出発原料の変更をしなけれ ばならない等の問題もある。
上記の技術のうち、 強誘電体薄膜の形成には有機金属気相体積 （
MO C VD) 法が最も期待されている。 MO CVD法には、 優れた 膜均一性および組成制御性、 高膜密度、 高堆積速度、 優れた段差被 覆性等の利点がある。 特に、 MO C VD法により得られる段差被覆 性は、 他の方法では得られないものである。 さらに、 膜の組成、 例 えば P Z T、 を同一の原料を用いて各原料の流量で容易に変更する こ とができる。
強誘電体薄膜の形成に関する MO CVD法の報告と しては、 液体 原料をガスでパブリ ングし、 キャ リ アガスで反応室におく るパブリ ング法を用いるものが多いが、 低成膜速度が問題である （例えば、 特開平 5— 1 7 2 8 6号公報参照） 。 また、 Ρ Ζ Τを成膜する際に 用いる P b液体原料としてはテ トラエチル鉛系の有毒な原料しかな く、 問題である。 毒性のない原料を用いる観点から、 固体有機原料 を昇華させて反応室に送る昇華法があるが、 この方法は組成、 膜厚 等の再現性に乏しい （例えば、 特開 2 0 0 2— 3 1 9 5 8 1号公報 参照） 。
最近、 液体有機原料または固体有機材料等を有機溶媒に溶かして 原料とし、 液体原料を気化器でガス化して反応室に導入し、 薄膜を 形成する溶液気化有機金属気相堆積法が研究されている。 この方法 は、 再現性が良く、 高成膜速度が得られる可能性を持つものと期待 されているが、 高い結晶性、 配向性を持つ強誘電体膜が得られたと いう報告はほとんど無く、 ほとんどが無配向膜か、 （ 1 0 0 ) 配向 であり、 すべての結晶粒の分極を利用できる （ 1 1 1 ) 配向を得た という報告は皆無である。
強誘電体キャパシタでよく行われているように P t を下部電極に 用いた場合、 スパッタ法やゾル ♦ ゲル法で行こなわれているァモル ファス層を堆積した.後、 急速熱処理を用い、 さらに P t の （ 1 1 1
) 面の強い自己配向性を利用して強誘電体を配向させる方法ある。 しかし、 基板を加熱し、 薄膜を堆積させながら結晶化を行う、 例え ば、 有機金属堆積法の場合には、 例えば、 P Z Tでは、 P bが顕著 に下部電極側へ拡散し、 P t との合金を形成し、 体積膨張を起こし て著しくモルフォロジが悪くなるという問題があった。
下部電極に I r を用いた場合には、 P t に比べて P b との反応性 は低いため反応層ができず、 モルフォロジは比較的良い。 しかし、 P t に比べて自己配向性が弱く、 さらに P Z Tとの格子不整合が P t と比べて大きい。 それによ り強誘電体が配向し難いという問題が あつに。 発明の開示
本発明は、 上記の如き従来技術の問題点を解消し、 モルフォロジ が良く、 強誘電体が支配的配向軸を有するよ うに形成された強誘電 体キャパシタを提供することを目的とする。
本発明は、 上記課題を解決するため、 下部電極層、 下部電極層上 の強誘電体層および強誘電体層上の上部電極層を含み、 下部電極層 上に強誘電体が支配的配向軸を有するよ うに形成されており、 かつ 、 下部電極層は多層構造を有し、 それらの下部電極の層は強誘電体 層に近い層ほど大きい強誘電体の構成元素または構成元素からなる 化合物の下部電極への拡散係数を有する、 強誘電体キャパシタを提 供する。
本発明に係る上記強誘電体キャパシタは、 強誘電体層を有機金属 気相堆積法により形成し、 この強誘電体層の形成に際して、 基板を 加熱する工程と、 強誘電体層の構成元素の少なく とも 1種を含む有 機金属原料を流すことによ り、 下部電極上に強誘電体層を形成する と ともに、 下部電極の強誘電体層に接する第 1の層の構成元素と強 誘電体層の構成元素とを合金化または化合物化する工程を含む方法 により製造することができる。 図面の簡単な説明
図 1は、 P t上に成長させた P Z T膜の断面 S EM像である。 図 2は、 I r上に形成した P Z T膜の断面 S EM像である。
図 3は、 図 2に示す I r上に形成した P Z T膜の X線回折パター ンである。
図 4 ( a ) 〜図 4 ( e ) は、 実施例 1の強誘電体キャパシタの製 造工程を示す模式図である。
図 5は、 実施例 1の P Z T膜の X R Dパターンである。
図 6は、 実施例 1の P Z T膜における分極量の印加電圧依存性を 示すグラフである。
図 7 ( a ) 〜図 7 ( f ) は、 実施例 2の強誘電体キャパシタの製 造工程を示す模式図である。
図 8は、 実施例 2の強誘電体膜の S EM像である。
図 9は、 実施例 3の半導体装置の略示断面図である。
図 1 0 ( a ) 〜図 1 0 ( h) は、 実施例 3の半導体装置の製造ェ 程を示す模式図である。 発明を実施するための最良の形態
本発明においては、 下部電極の強誘電体層に接している第 1の層 を構成する材料と強誘電体層を構成する材料との格子定数の不整合 が小さくなるような構成を採用することによって、 強誘電体層が支 配的配向軸を有するように形成された強誘電体キャパシタを得るこ とが可能となる。
好ましい態様においては、 本発明に係る強誘電体キャパシタは、 強誘電体層側から数えて i番目および i + 1番目の下部電極層中の 強誘電体の構成元素または構成元素からなる化合物の濃度をそれぞ れ n i および n i + 1 と したときに、 ii i > n i + 1 であってよレヽ。 ま た、 下部電極の強誘電体層に接している第 1 の層が強誘電体の構成 元素を含む合金または化合物により形成されていてもよい。
強誘電体層は、 例えば、 P bおよび T i 、 または P b、 Z rおよ び T i を構成元素と して含む。 あるいは、 強誘電体層は、 例えば、 P bおよび T i 、 または P b、 Z rおよび T i を構成元素と して含 み、 さ らに L a、 C a、 S rおよび N bからなる群から選ばれる少 なく とも 1種を含む。
強誘電体層は、 例えば、 P bおよび T i 、 または P b、 Z rおよ び T i を構成元素として含む強誘電体からなり、 結晶配向面が （ 1 1 1 ) である。 あるいは、 強誘電体層は、 例えば、 P bおよび T i 、 または P b、 Z rおよび T i を構成元素と して含む強誘電体から なり、 結晶配向面が （ 0 0 1 ) である。
下部電極の強誘電体層に接している第 1の層の膜厚は、 例えば、 2 0 n m以下であってよい。 下部電極の強誘電体層に接している第 1の層は、 例えば、 P t を構成元素と して含むものであり、 この第 1 の下部電極層に接している第 2の下部電極層が I r を構成元素と して含むものである。
また、 本発明に係る強誘電体キャパシタの製造方法の好ましい態 様においては、 強誘電体層は P bを含むぺロブスカイ ト型強誘電体 からなり、 強誘電体層の形成の直前に P bを含む有機金属原料とキ ャリ アガス、 酸化ガスを流すことによ り第 1 の下部電極層が P bを 含む化合物によ り形成され、 その後強誘電体層が形成される。 ある いは、 強誘電体層は、 例えば、 P b、 Z rおよび T i を構成元素と して含む強誘電体からなり、. P b原料と して P b (THD) 2 が用 いられ、 Z r原料として Z r (DMF D) 4 が用いられ、 T i原料 と して T i ( i P r O) 2 (THD) 2 が用いられる。
本発明に従い、 上記した如き下部電極を'用いることによって、 こ の下部電極上に強誘電体薄膜を支配的配向軸を有するように形成さ せることができる。
一般に薄膜を配向させるときには、 自己配向性が強く、 薄膜との 格子不整合の小さい材料を下地層に用いることがある。 また、 薄膜 を 2層構造として 1層目に初期層もしく はシー ド層と呼ばれる結晶 核を成長させ、 それを核と して薄膜を成長させることもある。 しか し、 後者の場合には、 薄膜の量産を考えた'場合にプロセスの複雑化 や薄膜成長の際のパラメータ制御が困難となり、 できる限りプロセ スは簡便にすることが望まれる。 例えば、 P Z Tの場合には、 格子 不整合の小さい P t が用いられる場合が多い。
図 1 に P t上に成長させた P Z T膜の断面 S E M像を示す。 P Z Tと P t との界面に P t と P bの反応層が観測され、 P t と P bの 反応層の体積膨張により、 モルフォロジが悪化していることがわか る。 図 2には I r上に形成した P Z T膜の断面 S EM像を示す。 P Z Tと I r との界面には反応物は見られず、 良好な界面が形成され ている。 しかし、 図 3に示すように、 配向性はランダムな配向とな つている。
そこで、 I r上に I r に比べて膜厚の小さい P t層を堆積させ、 まず P b原料を供給して I r上に P b P t合金を形成する。 P t上 に供給された P bは P tへ拡散して反応するが、 I r と P bの反応 は P t に比べて低いため、 P t 一 I r界面で P bの拡散が抑えられ 、 P bは P t層内で基板に対して水平方向に均一に拡散する。 これ によ り I r上に均一な P t P b合金が形成される。 さらに、 P t の 膜厚が小さく、 P bがさらに均 に拡散するため、 合金化による体 積膨張も均一で、 局所的な膨張は起こらない。 この P t P b合金は P t に比べてもさらに P Z Tとの格子不整合が小さいため、 その後 の P Z T層は P t P bの配向性に影響され、 著しく配向する。
以下、 実施例によ り本発明をさ らに説明する。 ただし、 本発明は 、 これらの実施例によ り何ら限定されるものではない。
実施例 1
基板と して 6インチ S i ( 1 0 0 ) 基板を用いた。 S i基板を熱 酸化することによ り厚さ 1 O O n mの S i O2 層を形成した （図 4 ( a ) ) 。 その上にスパッタ リ ング法を用いて I r層を 1 5 0 n m の厚さで形成した （図 4 ( b ) ) 。 S i O2 と I r との間に密着層 と して T i層、 T i 02 層を形成してもよい。 上記 I r層上に、 ス パッタ リ ング法により P t P bの合金ターゲッ トを用いて P t P b 層を約 1 0 n mの厚さで堆積させた （図 4 ( c ) ) 。
次に、 P Z Tの成膜プロセスを説明する。
P Z Tの成膜には有機金属気相堆積法を用いた。 有機金属材料と しては、 P b (THD) 2 〔鉛ビス (テ トラメチルヘプタンジオン ) 〕 、 Z r (DMHD) 4 〔ジルコ二ゥムテ トラキス （ジメチルへ プタジオナート） 〕 、 T i ( i P r O) 2 (THD) 2 〔チタン （ ジイソプロボキシ） ビス （テ トラメチルヘプタンジオン） 〕 を用い た。 これらの材料を T H F (テ トラヒ ドロフラン） 溶媒に 0. 3モ ル ZLの濃度で溶かした液体を出発原科とした。 この液体原料を、 液体マスフ ローコ ン ト ローラによ り流量を制御して、 2 6 0 °Cに保 持した気化器に導入してガス化した。 このとき、 キャリ アガス （N 2 ) を、 3 0 0 s c c mの流量で、 同時に気化器に導入した。 ガス 化された有機金属原料およびキャリ アガスを反応室上部にあるガス 混合室で酸素ガスと混合し、 シャワーへッ ドを通して C V D反応室 へ導入した。 - ウェハと して、 上記で得られた P b P t / I r / S i O2 / S i を用いた。 ウェハを加熱用ヒータ上部のサセプタに乗せ、 基板温度 が 5 8 0 °Cで均一になるように 2 4 0秒間加熱する。 反応室の圧力 を全圧で 6 7 0 P a となるように調整した。 酸素ガスの流量を 2 5 0 0 s c c mと した。 ウェハの加熱中は気化器で気化した原料ガス を排気ラインに流し、 C V D反応室へは送らなかった。
ウェハ加熱後、 原料ガスをガス混合室で酸素ガスと混合し、 シャ ヮーヘッ ドを通して反応室へ導入する。 各原料を、 P b Z ( Z r + T i ) 流量比で 0. 7 8、 Z r / ( Z r + T i ) 流量比で 0. 4 6 の割合に調整し、 さらに THF溶媒のみを TH FZ ( P b + Z r + T i ) 流量比で 1. 3 3の割合で流し、 気化器に導入した。 基板加 熱工程後、 気化器から排気ラインを結ぶバルブを閉じ、 同時に気化 器からガス混合室に向かう配管のパルプを開け、 混合室にキャリ ア ガスと ともに導入する。 一方、 酸素ガスも混合室に導入し、 原料ガ スと混合した。 ガス混合室で混合されたガスは、 シャワーヘッ ドを 通して、 6 7 0 P aに維持された堆積室に送られ、 基板上に 1 2 0 n mの膜厚となるまで成膜した （図 4 ( d ) ) 。
次いで、 P Z T膜上に P t、 I rや I r Ox などの上部電極を形 成する （図 4 ( e ) ) 。
以上の方法によ り形成された P Z T膜は、 図 5に示すように強く ( 1 1 1 ) 配向している。 （ 1 1 1 ) 配向率は 9 0 %以上である。 参考と して I r上に直接 P Z Tを成膜した場合の X線回折パターン も示す。 また、 図 6に示すように印加電圧 1 . 8 Vで 6 0 C/ C m2 以上の分極量を持つ。
実施例 2 基板として 6インチ S i ( 1 0 0 ) 基板を用いた。 S i基板を熱 酸化することによ り厚さ l O O n mの S i O2 層を形成した （図 7 ( a ) ) 。 その上にスパッタリ ング法を用いて I r層を 1 5 O n m の厚さで形成した （図 7 ( b ) ) 。 S i O2 と I r との間に密着層 と して T i層、 T i 02 層を形成してもよい。 上記 I r層上に、 ス パッタリ ング法によ り P t層を約 1 0 n mの厚さで堆積させた （図
7 ( c ) ) 。
次に、 P Z Tの成膜プロセスを説明する。
P Z Tの成膜には有機金属気相堆積法を用いた。 有機金属材料と しては、 P b (D PM) 2 〔鉛ビス （ジピパロィルメ タナー ト） 〕 、 Z r (DMHD) 4 〔ジルコニウムテ トラキス (ジメチルヘプタ ジオナー ト） 〕 、 T i ( i P r O) 2 (DM P ) 2 〔チタン (ジィ ソプロボキシ） ビス （ジピパロィルメ タナー ト） 〕 を用いた。 これ らの材料を TH F (テ トラヒ ドロフラン） 溶媒に 0. 3モル/ の 濃度で溶かした液体を出発原料とした。 この液体原料を、 液体マス フローコントローラにより流量を制御して、 ., 2 6 0 °Cに保持した気 化器に導入してガス化した。 このとき、 キャ リ アガス （N2 ) を、 3 0 0 s c c mの流量で、 同時に気化器に導入した。 ガス化された 有機金属原料およびキヤリ ァガスを反応室上部にあるガス混合室で 酸素ガスと混合し、 シャワーへッ ドを通して C V D反応室へ導入し た。
ウェハと して、 上記で得られた P t / I r / S i O2 / S i を用 いた。 ウェハを加熱用ヒータ上部のサセプ 'タに乗せ、 基板温度が 5
8 0 °Cで均一になるよ うに 2 4 0秒間加熱する。 反応室の圧力を全 圧で 6 7 0 P a となるよ うに調整した。 酸素ガスの流量を 2 5 0 0 s c c mとした。 ウェハの加熱中は気化器で気化した原料ガスを排 気ライ ンに流し、 C V D反応室へは送らなかった。 ウェハ加熱後、 最初に P b (D PM) 2 ZTH F原料のみを 0. 2〜 0. 5 m l /分の流量で 1 0〜 3 0秒間ウェハ上に供給する。 これにより P t層と P bが反応し、 P t P b層が形成される （図 7 ( d ) ) 。 その後、 Z r、 T i原料を供給し、 気化した P b、 Z r 、 T i原料ガスをガス混合室で酸素ガスと混合し、 シャワーヘッ ド を通して反応室へ導入する。 各原料を、 P b _ ( Z r + T i ) 流量 比で 0. 7 8、 Z r / ( Z r + T i ) 流量比で 0. 4 6の割合に調 整し、 さらに TH F溶媒のみを T H F / (P b + Z r + T i ) 流量 比で 1. 3 3の割合で流し、 気化器に導入した。 基板加熱工程後、 気化器から排気ラインを結ぶパルプを閉じ、 同時に気化器からガス 混合室に向かう配管のパルプを開け、 混合室にキヤリ ァガスと とも に導入する。 一方、 酸素ガスも混合室に導入し、 原料ガスと混合し た。 ガス混合室で混合されたガスは、 シャワーヘッ ドを通して、 6 7 0 P aに維持された堆積室に送られ、 基板上に 1 2 0 n mの膜厚 となるまで成膜した （図 7 ( e ) ) 。
スパッタリ ング法によ り上部電極として I r Ox を約 1 0 0 n m の厚さで形成し、 キャパシタを形成した （図 7 ( f ) ) 。
以上の方法により形成された P Z T膜は、 実施例 1の場合と同様 に 9 0 %以上の （ 1 1 1 ) 配向を示す。 この P Z T膜の断面 S EM 像を図 8に示す。 この構造では P t層が薄いため、 膜厚が厚い P t 上に形成されたような P Z T / P t界面での P t と P bの反応によ る体積膨張 （図 1参照） は見られず、 良好な界面状態が得られる。 実施例 3
ここでは、 実際の半導体回路基板上に強誘電体キャパシタを形成 するプロセスを説明する。
図 9はこの実施例による半導体装置の構造を示す略示断面図、 図 1 0は半導体装置の製造方法を示す工程断面図である。 はじめに、 半導体装置の構造について図 9を用いて説明する。 シリ コン基板上には、 ゲ.一ト絶縁膜を介して形成されたゲート電 極とゲー ト電極の両側のシリ コ ン基板に形成されたソース/ ドレイ ン拡散層とを有するメモリセルトランジスタが形成されている。 メ モリセルトランジスタが形成されたシリ コン基板上には、 層間絶縁 膜が形成されている。 層間絶縁膜には、 ソース Z ドレイ ン拡散層に 電気的に接続されたプラブが埋め込まれている。 層間絶縁膜上には プラグを介してソース/ ドレイン拡散層に電気的に接続されたビッ ト線が形成されている。 ビッ ト線が形成された層間絶縁膜上には、 さらに層間絶縁膜が形成されている。 層間絶縁膜にはソース Z ドレ ィン拡散層に電気的に接続されたプラグが埋め込まれている。
プラブが埋め込まれた層間絶縁膜上にはパリアメタルおよび下部 電極が形成されている。 下部電極と して I r を用いた場合には、 I r、 次いで P t P b層または P t層が形成されている。 下部電極上 には P Z T膜よ りなるキャパシタ誘電体膜が形成されている。 誘電 体膜上には、 P tや I r、 または I r O x からなる上部電極が形成 されている。 これによ り下部電極、 キャパシタ誘電体膜および上部 電極からなる強誘電体キャパシタが構成されている。
次に、 半導体装置の製造方法について図 1 0を用いて説明する。 まず、 シリ コ ン基板に、 例えば、 シヤ ロー ト レンチ法によ り、 素 子分離膜を形成する。 次いで、 素子分離膜によ り画定された素子領 域上に、 通常の M O S ト ラ ンジスタの形成方法と同様にして、 ゲー ト絶縁膜を介して形成されたゲート電極とゲート電極の両側のシリ コン基板に形成されたソース Z ドレイン拡散層とを有するメ モリセ ルトランジスタを形成する （図 1 0 ( a ) ) 。
次いで、 メモリセルトランジスタが形成されたシリ コン基板上に 、 例えば、 C V D法によ りシリ コ ン酸化膜を堆積させ、 シリ コ ン酸 化膜からなる層間絶縁膜を形成する。
次いで、 例えば、 C M P (化学的機械的研磨） 法により層間絶縁 膜の表面を研磨し、 層間絶縁膜の表面を平坦化する。
次いで、 リ ソグラフィー技術およびエッチング技術により、 層間 絶縁膜にソース Z ドレイ ン拡散層に達するコ ンタク トホールを形成 する （図 1 0 ( b ) ) 。
次いで、 例えば、 スパッタ リ ング法によ りタ ングステン （W ) 膜 を堆積させた後、 層間絶縁膜の表面が露出するまで C M P法によ り 研磨する。 こ う して、 コンタク トホール内に埋め込まれた、 ソース ノドレイ ン拡散層に電気的に接続されたブラグを形成する。
次いで、 例えば、 スパッタ リ ング法により W膜を堆積させた後、 リ ソグラフィー技術およびエッチング技術によ り W膜をパターニン グし、 w膜からなり、 プラグを介してソース Z ドレイ ン拡散層に接 続されたビッ ト線を形成する （図 1 0 ( c ) ) 。
次いで、 ビッ ト線が形成された層間絶縁膜上に、 例えば、 C V D 法によりシリ コン酸化膜を堆積させ、 シリ コ ン酸化膜よ りなる層間 絶縁膜を形成する。
次いで、 リ ソグラフィー技術およびエッチング技術によ り、 層間 絶縁膜にソース/ ドレイ ン拡散層に達するコ ンタク トホールを形成 する （図 1 0 ( d ) ) 。
次いで、 例えば、 スパッタ リ ング法によ り W膜を堆積しさせた後 、 層間絶縁膜の表面が露出するまで C M P法により研磨する。 こう して、 コ ンタ ク トホール内に埋め込まれた、 ソース/ ドレイ ン拡散 層に電気的に接続されたプラブを形成する。
次いで、 パリアメタルおよび下部電極である I r を 1 5 0 n mの 厚さで形成する （図 1 0 ( e ) ) 。
次に、 P Z Tの成膜プロセスを説明する。 有機金属材料と しては、 P b (D PM) 2 〔鉛ビス （ジピパロイ ルメタナート） 〕 、 Z r (DMHD) 4 〔ジルコニウムテ トラキス (ジメチルヘプタジオナー ト） 〕 、 T i ( i P r O) 2 (D P M)
2 〔チタン （ジイ ソプロボキシ） ビス （ジピパロィルメタナート）
〕 を用いた。 これらの材料を TH F (テ トラヒ ドロフラン） 溶媒に 0. 3モル Lの濃度で溶かした液体を出発原料とした。 この液体 原料を、 液体マスフローコント ローラによ り流量を制御して、 2 6 0 °Cに保持した気化器に導入してガス化した。 このとき、 キャリ ア ガス （N2 ) を、 3 0 0 s c c mの流量で、 同時に気化器に導入し た。 ガス化された有機金属原料およびキヤリァガスを反応室上部に あるガス混合室で酸素ガスと混合し、 シャヮ一へッ ドを通して C V D反応室へ導入した。
ウェハとして、 上記で得られた P t / I r Z S i O2 / S i を用 いた。 ウェハを加熱用ヒータ上部のサセプタに乗せ、 基板温度が 5 8 0 °Cで均一になるように 2 4 0秒間加熱する。 反応室の圧力を全 圧で 6 7 0 P a となるよ うに調整した。 酸素ガスの流量を 2 5 0 0 s c c mと した。 ウェハの加熱中は気化器で気化した原料ガスを排 気ラインに流し、 C V D反応室へは送らなかった。
下部電極として P t層を用いた場合には、 ウェハ加熱後、 最初に P b (D PM) 2 ノ TH F原料を 0. 2〜 0. 5 m l Z分の流量で 1 0〜 3 0秒間ウェハ上に供給する。 これによ り P t層と P bが反 応して P t P b層が形成される。 その後、 P Z Tを成膜する。 下部 電極と して P t P bを用いた場合にはこのプロセスは行わない。
P b、 Z rおよび T i の原料ガスをガス混合室で酸素ガスと混合 し、 シャワーヘッ ドを通して反応室へ導入する。 各原料を、 P b / ( Z r + T i ) 流量比で 0. 7 8、 Z r / ( Z r + T i ) 流量比で 0. 4 6の割合に調整し、 さらに TH F溶媒のみを TH (P b + Z r + T i ) 流量比で 1. 3 3の割合で流し、 気化器に導入した 。 基板加熱工程後、 気化器から排気ライ ンを結ぶパルブを閉 'じ、 同 時に気化器からガス混合室に向かう配管のバルブを開け、 混合室に キャリアガスとともに導入する。 一方、 酸素ガスも混合室に導入し 、 原料ガスと混合した。 ガス混合室で混合されたガスは、 シャワー へッ ドを通して、 6 7 0 P aに維持された堆積室に送られ、 基板上 に 1 2 0 n mの膜厚となるまで成膜した （図 1 0 ( f ) ) 。
次いで、 P Z T膜上に P t： 、 I r または I r Ox を堆積させ、 上 部電極を形成する （図 1 0 ( g ) ) 。
次いで、 リ ソグラフィー技術およびエッチング技術によ りパター ニングおよびエッチングを行い、 下部電極、 誘電体および上部電極 を分離して、 強誘電体キャパシタを形成する （図 1 0 (h) ) 。 産業上の利用可能性
本発明によれば、 モルフォロジが良く、 強誘電体が支配的配向軸 を有するように形成された強誘電体キャパシタを提供することがで さる。

Claims

1 . 下部電極層、 下部電極層上の強誘電体層および強誘電体層上 の上部電極層を含み、 下部電極層上に強誘電体が支配的配向軸を有 するように形成されており、 かつ、 下部電極層は多層構造を有し、 それらの下部電極の層は強誘電体層に近い層ほど大きい強誘電体の 構成元素または構成元素からなる化合物の下部電極への拡散係数を 有する、 強誘電体キャパシタ。
2. 強誘電体層側から数えて iの番目および i + 1番目の下部電極 層中の強誘電体の構成元素または構成元素からなる化合物の濃度を それぞれ ri i および n i + 1 と したときに、囲 ri i > n i +1 である、 請 求項 1に記載の強誘電体キャパシタ。
3. 下部電極の強誘電体層に接している第 1の層が強誘電体の構 成元素を含む合金または化合物により形成されている、 請求項 1 ま たは 2に記載の強誘電体キャパシタ。
4. 強誘電体層が P bおよび T i 、 または P b、 Z rおよび T i を構成元素と して含む、 請求項 1〜 3のいずれかに記載の強誘電体 キャパシタ。
5. 強誘電体層が P bおよび T i 、 または P b、 Z rおよび T i を構成元素と して含み、 さらに L a、 C a、 S rおよび N bからな る群から選ばれる少なく とも 1種を含む、 請求項 1〜 3のいずれか に記載の強誘電体キャパシタ。
6. 強誘電体層が P bおよび T i 、 または P b、 Z rおよび T i を構成元素と して含む強誘電体からなり、 結晶配向面が （ 1 1 1 ) である、 請求項 1〜 5のいずれかに記載の強誘電体キャパシタ。
7. 強誘電体層が P bおよび T i 、 または P b、 Z rおよび T i を構成元素と して含む強誘電体からなり、 結晶配向面が （ 0 0 1 ) である、 請求項 1〜 5のいずれかに記載の強誘電体キャパシタ。
8. 下部電極の強誘電体層に接している第 1の層の膜厚が 2 0 η m以下である、 請求項 1〜 7のいずれかに記載の強誘電体キャパシ タ。
9. 下部電極の強誘電体層に接している第 1の層が P t を構成元 素として含むものであり、 この第 1の下部電極層に接している第 2 の下部電極層が I r を構成元素と して含むものである、 請求項 1〜 8のいずれかに記載の強誘電体キャパシタ。
1 0. 請求項 1 に記載した強誘電体キャパシタを製造するための 方法であって、 強誘電体層が有機金属気相堆積法によ り形成され、 この強誘電体層の形成に際して、 基板を加熱する工程と、 強誘電体 層の構成元素の少なく とも 1種を含む有機金属原料を流すことによ り、 下部電極上に強誘電体層を形成すると ともに、 下部電極の強誘 電体層に接する第 1の層の構成元素と強誘電体層の構成元素とを合 金化または化合物化する工程を含む、 強誘電体キャパシタの製造方 法。
1 1 . 強誘電体層が P bを含むベロブスカイ ト型強誘電体からな り、 強誘電体層の形成の直前に P bを含む有機金属原料とキヤリァ ガス、 酸化ガスを流すことによ り第 1の下部電極層を P bを含む化 合物により形成し、 その後強誘電体層を形成する、 請求項 1 0に記 载の方法。
1 2. 強誘電体層が P b、 Z rおよび T i を構成元素として含む 強誘電体からなり、 P b原料と して P b (THD) 2 が用いられ、 Z r原料と して Z r (DMF D) 4 が用いられ、 T i原料として T i ( i P r O) 2 (THD) 2 が用いられる、 請求項 1 0に記載の 方法。
1 3. 請求項 1に記載した強誘電体キャパシタを含む半導体装置
1 4 . 記憶装置である、 請求項 1 3に記載の半導体装置
PCT/JP2003/000379 2003-01-17 2003-01-17 強誘電体キャパシタおよびその製造方法 WO2004066388A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2003/000379 WO2004066388A1 (ja) 2003-01-17 2003-01-17 強誘電体キャパシタおよびその製造方法
JP2004567106A JPWO2004066388A1 (ja) 2003-01-17 2003-01-17 強誘電体キャパシタおよびその製造方法
EP03701774A EP1585176A4 (en) 2003-01-17 2003-01-17 FERROELECTRIC CAPACITOR AND METHOD FOR PRODUCING THE SAME
CNB038223007A CN100470807C (zh) 2003-01-17 2003-01-17 铁电电容器及其制造方法
US11/062,856 US20050167713A1 (en) 2003-01-17 2005-02-23 Ferroelectric capacitor and method of production of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/000379 WO2004066388A1 (ja) 2003-01-17 2003-01-17 強誘電体キャパシタおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/062,856 Continuation US20050167713A1 (en) 2003-01-17 2005-02-23 Ferroelectric capacitor and method of production of same

Publications (1)

Publication Number Publication Date
WO2004066388A1 true WO2004066388A1 (ja) 2004-08-05

Family

ID=32750555

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/000379 WO2004066388A1 (ja) 2003-01-17 2003-01-17 強誘電体キャパシタおよびその製造方法

Country Status (5)

Country Link
US (1) US20050167713A1 (ja)
EP (1) EP1585176A4 (ja)
JP (1) JPWO2004066388A1 (ja)
CN (1) CN100470807C (ja)
WO (1) WO2004066388A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294345A (ja) * 2007-05-28 2008-12-04 Seiko Epson Corp 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
KR101763434B1 (ko) 2011-06-24 2017-08-01 서울시립대학교 산학협력단 태양전지 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409818B (zh) * 2016-10-17 2019-01-22 北京工业大学 一种非破坏性得到柔性铁电薄膜电容的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0698918A1 (en) * 1994-08-01 1996-02-28 Texas Instruments Incorporated A conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5508953A (en) * 1993-05-14 1996-04-16 Texas Instruments Incorporated Capacitor, electrode structure, and semiconductor memory device
JPH11204744A (ja) * 1998-01-14 1999-07-30 Sony Corp 強誘電体材料、キャパシタおよびメモリならびにそれらの製造方法
WO1999042282A1 (en) * 1998-02-20 1999-08-26 Advanced Technology Materials, Inc. A-site and/or b-site modified pbzrtio3 materials and films
JPH11261028A (ja) * 1998-03-12 1999-09-24 Toshiba Corp 薄膜キャパシタ
JP2000351784A (ja) * 1999-04-30 2000-12-19 Pohang Eng College 有機金属錯体およびその製造方法並びにそれを用いた有機金属化学成長法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001189A1 (en) * 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
EP1117132A1 (en) * 1998-09-22 2001-07-18 Hitachi, Ltd. Ferroelectric device and semiconductor device
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6396094B1 (en) * 2000-05-12 2002-05-28 Agilent Technologies, Inc. Oriented rhombohedral composition of PbZr1-xTixO3 thin films for low voltage operation ferroelectric RAM
JP2002212129A (ja) * 2001-01-12 2002-07-31 Mitsubishi Materials Corp 金属キレート錯体及びその合成方法
JP4428500B2 (ja) * 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508953A (en) * 1993-05-14 1996-04-16 Texas Instruments Incorporated Capacitor, electrode structure, and semiconductor memory device
EP0698918A1 (en) * 1994-08-01 1996-02-28 Texas Instruments Incorporated A conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
JPH11204744A (ja) * 1998-01-14 1999-07-30 Sony Corp 強誘電体材料、キャパシタおよびメモリならびにそれらの製造方法
WO1999042282A1 (en) * 1998-02-20 1999-08-26 Advanced Technology Materials, Inc. A-site and/or b-site modified pbzrtio3 materials and films
JPH11261028A (ja) * 1998-03-12 1999-09-24 Toshiba Corp 薄膜キャパシタ
JP2000351784A (ja) * 1999-04-30 2000-12-19 Pohang Eng College 有機金属錯体およびその製造方法並びにそれを用いた有機金属化学成長法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1585176A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294345A (ja) * 2007-05-28 2008-12-04 Seiko Epson Corp 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
KR101763434B1 (ko) 2011-06-24 2017-08-01 서울시립대학교 산학협력단 태양전지 및 그 제조방법

Also Published As

Publication number Publication date
CN100470807C (zh) 2009-03-18
JPWO2004066388A1 (ja) 2006-05-18
EP1585176A1 (en) 2005-10-12
EP1585176A4 (en) 2007-10-03
US20050167713A1 (en) 2005-08-04
CN1682371A (zh) 2005-10-12

Similar Documents

Publication Publication Date Title
US5572052A (en) Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
KR100269851B1 (ko) 반도체장치의 제조방법
JP5719849B2 (ja) 薄膜製造方法
US6800567B2 (en) Method for forming polyatomic layers
JP3133922B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
US6333066B1 (en) Method for forming PZT thin film using seed layer
TW527665B (en) Chemical vapor deposition process for fabricating layered superlattice materials
JPH10182291A (ja) 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ
JP3109485B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP3971645B2 (ja) 半導体装置の製造方法
US7629183B2 (en) Method for manufacturing semiconductor device and computer storage medium
US7811834B2 (en) Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same
JP3137004B2 (ja) 半導体素子のキャパシタ構造の作製方法
EP1115148A1 (en) Vapor growth method for metal oxide dielectric film and vapor growth device for metal oxide dielectric material
US20050167713A1 (en) Ferroelectric capacitor and method of production of same
WO2002013251A1 (fr) Procede de depot en phase vapeur pour film dielectrique en oxyde metallique
JP2001220676A (ja) 強誘電体材料薄膜の成膜方法とその用途
US6863726B2 (en) Vapor phase growth method of oxide dielectric film
JP4628954B2 (ja) 酸化物薄膜製造方法
JPH0689986A (ja) 電子デバイスおよびその製造方法
JP2004079695A (ja) Ｐｚｔ強誘電体薄膜の形成方法、並びにそれにより形成したｐｚｔ強誘電体薄膜及びこれを用いた半導体装置
JP2004281762A (ja) 強誘電体薄膜の形成方法
JP3886921B2 (ja) 化学気相堆積方法
JP2005166965A (ja) 薄膜製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004567106

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2003701774

Country of ref document: EP

Ref document number: 11062856

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038223007

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003701774

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2003701774

Country of ref document: EP