WO2000016394A1 - Dispositif semi-conducteur a contact par pression - Google Patents

Dispositif semi-conducteur a contact par pression Download PDF

Info

Publication number
WO2000016394A1
WO2000016394A1 PCT/JP1998/004104 JP9804104W WO0016394A1 WO 2000016394 A1 WO2000016394 A1 WO 2000016394A1 JP 9804104 W JP9804104 W JP 9804104W WO 0016394 A1 WO0016394 A1 WO 0016394A1
Authority
WO
WIPO (PCT)
Prior art keywords
ring
gate electrode
shaped
gate
semiconductor device
Prior art date
Application number
PCT/JP1998/004104
Other languages
English (en)
French (fr)
Inventor
Katsumi Satoh
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to DE69838880T priority Critical patent/DE69838880T2/de
Priority to EP98941836A priority patent/EP1030355B1/en
Priority to US09/530,598 priority patent/US6423988B1/en
Priority to JP53304999A priority patent/JP3351537B2/ja
Priority to PCT/JP1998/004104 priority patent/WO2000016394A1/ja
Publication of WO2000016394A1 publication Critical patent/WO2000016394A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Definitions

  • the present invention relates to a structure of a pressure contact type semiconductor device used for a power conversion device. ⁇ Background technology
  • the operation principle and structure of the GCT thyristor are described in, for example, European Patent Publication EP 078 5627 A2 (Japanese Patent Application Laid-Open No. 9-1201039). Report V 0 I.71 No.12 pp 61-66.
  • the features are summarized as follows. In other words, in the GCT series, the shape of the gate terminal that comes into contact with the ring gate electrode and is drawn out of the insulating cylinder is changed from the conventional GTO thyristor to the ring shape. At the same time, the connection between the GCT thyristor and the gate drive circuit has also been improved from the lead wire configuration of the GT0 thyristor to a multilayer board configuration.
  • FIG. 3 is a longitudinal sectional view showing the structure of a conventional GCT device 1P including an external gate drive device 2P for controlling the GCT device 1P.
  • the GCT device 1 P since the GCT device 1 P has a symmetrical structure with respect to the central axis CAP, Only one side structure is shown.
  • the stack electrode 3P is an electrode for pressurizing the GCT device 1P and extracting current.
  • 4 P is a semiconductor substrate
  • a wafer gate electrode 4 Pa in contact with the gate electrode region is formed in a ring shape on the outermost peripheral portion of the first main surface, and the gate electrode 4 P
  • a plurality of cathode electrodes 4Pb are formed concentrically on the first main surface of the semiconductor substrate 4P inside a.
  • Reference numerals 5P and 6P denote a cathode strain buffer plate and a cathode post electrode, respectively, which are sequentially stacked on the cathode electrode 4Pb of the semiconductor substrate 4P.
  • an anode electrode (not shown) is formed entirely, and an anode strain buffer plate 7P and an anode post electrode 8P are sequentially formed on the anode electrode. Is loaded.
  • Reference numeral 9P denotes a ring electrode whose first surface (lower surface) is in surface contact with the gate electrode 4Pa of the semiconductor substrate 4P, and 10P denotes (for example, iron-42% nickel alloy).
  • This is a ring-shaped gate terminal of a metal plate, and the inner peripheral end of the inner peripheral flat portion 10PI is the second surface of the ring gate electrode 9P (facing the first surface). (Upper surface) It is slidably disposed on the upper surface.
  • the elastic body 11P such as a disc spring or a wave panel is connected to the above-mentioned end of the inner peripheral flat portion 10PI of the ring-shaped gate terminal 10P via the annular insulator 12P.
  • the ring gate electrode 9P is pressed against the gate electrode 4Pa. By this pressing, the gate electrode 4P a, the ring gate electrode 9P and the ring-shaped gate terminal 10P are electrically connected to each other.
  • Reference numeral 13P denotes an insulating sheet for insulating the ring gate electrode 9P from the cathode strain buffer plate 5P and the force source electrode 6P facing the ring gate electrode 9P.
  • the ring-shaped gate terminal 10 P is made up of the inner peripheral flat portion 10 PI, an intermediate portion or a fixed portion 10 PF, and an outer peripheral flat portion 10 PO in addition to the inner peripheral flat portion 10 PI.
  • a bent portion 10 Pd is provided in a portion of the PI that is not in surface contact with the ring gate electrode 9 P, and a bent portion 10 Pa is also provided in an intermediate portion of the outer peripheral flat portion 10 P0. Is formed.
  • reference numeral 14P denotes an insulating cylinder made of ceramics, which is vertically divided with an intermediate portion 10PA of the ring-shaped gate terminal 10P interposed therebetween, and has a projection 14Pa.
  • the fixing portion 10PA of the ring-shaped gate terminal 10P and the insulating tube 14P are air-tightly fixed to each other by brazing.
  • the outer circumference of the insulation tube 14 P The part of the outer peripheral flat portion 10 PO of the ring-shaped gate terminal 10 P drawn out from the side surface to the outside is slightly closer to the inner peripheral side than the outer peripheral end of the ring-shaped gate terminal 10 P.
  • a plurality of mounting holes 10Pb for connecting the terminal 10P to the gate drive device 2P are provided at predetermined intervals in the circumferential direction.
  • the end portion 14 Pb 1 of the first L-shaped portion that is bent outward from the upper surface of the insulating tube 14 P and the one end portion of the first flange 15 P having a leaning shape are:
  • the end of the second L-shaped part 14 Pb 2 and one end of the second flange 16 P, which are hermetically fixed by arc welding and protrude from the lower surface of the insulating cylinder 14 P, are similarly arced. Airtightly fixed by welding.
  • the other ends of the first and second flanges 15P and 16P are fixed to a part of the cut portions of the force source post electrode 6P and the end node post electrode 8P, respectively.
  • the GCT device 1P has a structure that is sealed from the outside. The interior is replaced with an inert gas.
  • 17 P is a plate-like control electrode formed of an annular metal plate concentrically arranged with the ring-shaped gate terminal 10 P, and is pressed against the force source post electrode 6 P by the stack electrode 3 P. Have been. Further, the plate-shaped control gate electrode 18 P made of an annular metal plate is arranged so as to be concentric with the ring-shaped gate terminal 10 P, similarly to the plate-shaped control electrode 17 P. The inner peripheral end is electrically connected to the outer peripheral end of the ring-shaped gate terminal 10 P outer peripheral flat surface 10 PO.
  • the two electrodes 17P and 18P are formed as a laminated substrate with an insulating substrate 30P interposed.
  • connection of both electrodes 17P and 18P to the GCT device 1P is realized by the following members 19P and 20P. That is, 19 P is an insulating sleeve for insulating the ring-shaped gate terminal 10 P and the plate-shaped control gate electrode 18 P from the plate-shaped control electrode 17 P, and 20 P is a plate-shaped A ring-shaped gate terminal 10 P and a plate-shaped control gate electrode 18 via an insulating sleeve 19 P between the control electrode 17 P and the plate-shaped control gate electrode 18 P P is a connecting part composed of bolts and nuts for electrically connecting the P to each other. Nuts in the connecting part 20P correspond to the plate-like control gate corresponding to the mounting hole 10Pb.
  • the plate-like control electrode 17 P and the plate-like control gate electrode 18 P are each directly connected to the gate drive device 2 P.
  • the GCT element secures its interrupting capability by instantaneously changing the gate current with a gradient of several thousand AZs to a value almost equal to the interrupting current, so that any The key is to provide a uniform signal to the semiconductor substrate and operate the semiconductor substrate uniformly.
  • the GCT device 1P via the laminated substrates 17P and 18P (here, the GCT device 1P is used to Depending on the mounting structure between the external gate drive device 2P and the mounting structure of the external gate drive device 2P, and the variation in the mounting condition, the gate current of the ring-shaped gate terminal 10P of the GCT element will be uniform and the gate current will be uniform. Often, the situation is not provided.
  • FIG. 4 is a plan view of the GCT apparatus 1 P schematically illustrating this problem.
  • the laminated substrates 17 P, 18 P, and 30 P of FIG. It is shown as That is, in FIG. 4, the details of the vertical cross-sectional view regarding the disconnection I-II correspond to FIG. 3, and FIG. 4 simply shows the mounting state of the laminated board 21 and the ring-shaped gate terminal 10P. It is shown only schematically.
  • the current path IP 1 to the portion located on the gate drive device 2 P side in the mounting portion 22 between the laminated substrate 21 and the ring-shaped gate terminal 10 P The wiring resistance is smaller than that of the current path IP2 to the mounting part 22 located on the side opposite to the gate drive device 2P.
  • Such a wiring structure is capable of supplying a gate current to the ring-shaped gate terminal 10 P via the laminated substrate 21 and extracting a reverse gate current from the ring-shaped gate terminal 10 P. Is uneven. If a uniform gate current is not supplied to the ring-shaped gate terminal 10P, the uniform operation of each segment in the semiconductor substrate 4P will be impaired, and the above-mentioned demand cannot be satisfied. Such problems occur not only at turn-on but also at turn-off.
  • the present invention has been made to solve the above problems, and has a uniform gate formed on a laminated substrate, a ring-shaped gate terminal, a gate electrode, and a gate terminal comprising a gate electrode. It is an object of the present invention to provide a press-contact type semiconductor device capable of supplying a current and achieving uniform operation of elements despite the increase in diameter of a semiconductor substrate.
  • the invention according to a first aspect is a pressure-contact type semiconductor device, comprising: a disk-shaped semiconductor substrate having a gate electrode region disposed at an outermost periphery thereof; one side of which is in contact with the gate electrode region, and the other side is an external device. And a gate terminal means for uniformly supplying the gate current to the gate electrode region.
  • the invention according to a second aspect is the press-contact type semiconductor device according to the first aspect, wherein the gate terminal means functions as a resistance having a resistivity of 0.1 ⁇ ⁇ cm or more.
  • the invention according to a third aspect is the pressure-contact type semiconductor device according to the second aspect, wherein the gate terminal means comprises: an annular gate electrode formed on a surface of the gate electrode region; A ring-shaped gate electrode of an annular body contacting the ring-shaped electrode; a ring-shaped gate terminal of an annular plate having an inner peripheral end in contact with the ring-gated electrode; And a laminated substrate that is in contact with the outer peripheral end of the terminal and extends to the outside on the other side.
  • the invention according to a fourth aspect is the pressure-contact type semiconductor device according to the third aspect, wherein at least one of the ring-shaped gate terminal, the ring gate electrode, and the gate electrode is provided. 0. It is characterized by being a resistor having a resistivity of ⁇ ⁇ ⁇ ⁇ cm or more.
  • the invention according to a fifth aspect is the pressure-contact type semiconductor device according to the third aspect, wherein the gate terminal portion is disposed between the ring-shaped gate terminal and the ring-gate electrode. It is characterized by further comprising a ring-shaped resistor provided.
  • the invention according to a sixth aspect is the pressure-contact type semiconductor device according to the third aspect, wherein the gate terminal is disposed between the gate electrode and the ring gate electrode. It is characterized by further comprising a ring-shaped resistor.
  • the invention according to a seventh aspect is the press-contact type semiconductor device according to the third aspect, wherein the gate terminal portion includes the outer peripheral end of the ring-shaped gate terminal, and the outer peripheral end. And a resistor disposed between the portion of the laminated substrate and the portion of the laminated substrate that comes into contact therewith.
  • the invention according to an eighth aspect is the pressure-contact type semiconductor device according to the third aspect, wherein at least one of the ring-shaped gate terminal, the ring-gate electrode, and the gate electrode is provided.
  • One is characterized by being covered with a resistor film.
  • the invention according to a ninth aspect is a pressure-contact type semiconductor device, comprising: a disk-shaped semiconductor substrate having a gate electrode region disposed at an outermost periphery thereof; one side of which is in contact with the gate electrode region, and the other side is pulled out to the outside.
  • a gate terminal is provided to extend the gate current path and to uniformly supply the gate current to the gate electrode region.
  • the invention according to a tenth aspect is the press-contact type semiconductor device according to the ninth aspect, wherein the gate terminal portion includes a resistor having a resistivity of 0.1 . ⁇ / cm or more.
  • the invention according to an eleventh aspect is the pressure-contact type semiconductor device according to the tenth aspect, wherein the gate terminal portion comprises an annular gate electrode formed on a surface of the gate electrode region.
  • An annular ring gate electrode in contact with the gate electrode; a ring-shaped gate terminal of an annular plate having an inner peripheral end in contact with the ring gate electrode;
  • a laminated substrate that is in contact with the outer peripheral side end of the ring-shaped gate terminal and has the other side extended to the outside, wherein the ring-shaped gate terminal, the ring gate electrode, and the gate electrode At least one of the resistors is the resistor.
  • An invention according to a twelfth aspect is the press-contact type semiconductor device according to the ninth aspect, wherein the gate terminal portion is an annular gate electrode formed on a surface of the gate electrode region.
  • the gate terminal portion is an annular gate electrode formed on a surface of the gate electrode region.
  • a ring-shaped resistor in contact with the gate electrode; a ring-shaped ring electrode in contact with the resistor; and an inner peripheral end in contact with the ring-gate electrode.
  • a ring-shaped gate terminal of an annular plate having one end in contact with the outer peripheral end of the ring-shaped gate terminal and the other end extending to the outside; And a substrate.
  • the invention according to a thirteenth aspect is the pressure-contact type semiconductor device according to the ninth aspect, wherein the gate terminal portion is an annular gate electrode formed on a surface of the gate electrode region.
  • the gate terminal portion is an annular gate electrode formed on a surface of the gate electrode region.
  • a ring-shaped gate electrode in contact with the gate electrode, a ring-shaped resistor in contact with the ring-gate electrode, and an inner peripheral end in contact with the resistor.
  • the invention according to a fourteenth aspect is the pressure-contact type semiconductor device according to the ninth aspect, wherein the gate terminal portion comprises an annular gate formed on a surface of the gate electrode region.
  • a resistor is provided in contact with the outer peripheral end of the ring-shaped gate terminal, and a laminated board having one side in contact with the resistor and the other side extending to the outside. It is characterized by
  • the invention according to a fifteenth aspect is the pressure-contact type semiconductor device according to the ninth aspect, wherein the gate terminal portion is an annular gate formed on a surface of the gate electrode region.
  • the present invention makes it possible to supply a substantially uniform gate current to the semiconductor substrate, and to prevent the occurrence of non-uniform operation. Similarly, the present invention can make the reverse gate current extraction uniform.
  • FIG. 1 is a longitudinal sectional view showing an example of the structure of a press contact type semiconductor device according to the present invention.
  • FIG. 2 is a diagram showing the results of an experiment performed to select the resistivity of a ring-shaped gate terminal according to the present invention.
  • FIG. 3 is a longitudinal sectional view showing an example of the structure of a conventional pressure contact type semiconductor device.
  • FIG. 4 is a plan view schematically showing a problem in the conventional pressure contact type semiconductor device.
  • FIG. 1 is a longitudinal sectional view showing the structure of a GCT device 1 as an example of a press-contact type semiconductor device according to the present embodiment, including an external gate drive device 2.
  • the GCT device 1 has a symmetrical structure with respect to the central axis C A ”, and only the structure on one side is shown. Further, the structure shown in FIG. 1 corresponds to the longitudinal sectional view taken along the line I-II shown in FIG.
  • Each reference numeral in FIG. 1 indicates the following component. That is, 2 is a gate drive device for controlling the GCT device 1, and 3 is a stack electrode that pressurizes the GCT device 1 and extracts current.
  • Reference numeral 4 denotes a semiconductor substrate (wafer) having a pnpn structure and having thousands of segments arranged concentrically in parallel. The first main surface or the outermost peripheral portion of the surface has A gate electrode 4a made of aluminum that is in electrical contact with the gate electrode region at the outermost periphery of the substrate, formed in a ring shape, and further, a semiconductor substrate 4 located inside the gate electrode 4a.
  • a plurality of cathode electrodes 4b are formed concentrically on the first main surface of the first electrode.
  • Reference numerals 5 and 6 denote a force strain buffer plate and a cathode post electrode sequentially loaded on the cathode electrode 4b of the semiconductor substrate 4, respectively, and a second principal surface (first surface) corresponding to the back surface of the semiconductor substrate 4.
  • An anode electrode (not shown) is entirely formed on the surface opposite to the main surface.
  • An anode strain buffer plate 7 and an anode post electrode 8 are sequentially stacked on the anode electrode. ing.
  • Reference numeral 9 denotes a ring gate electrode whose first surface (lower surface) is in surface contact with the gate electrode 4a of the semiconductor substrate 4, and reference numeral 10 denotes a ring-shaped gate terminal made of a metal plate.
  • the inner peripheral end of the flat portion 10I is slidably provided on the second surface (the upper surface facing the first surface) of the ring gate electrode 9.
  • the elastic body 11 such as a countersink or a wave spring is connected to the ring gate via the annular insulator 12 together with the above-described end of the inner peripheral flat portion 10 I of the ring gate terminal 10. Electrode 9 is pressed against gate electrode 4a.
  • the gate electrode 4a, the ring gate electrode 9, and the ring-shaped gate terminal 10 are electrically connected to each other.
  • 13 is for insulating the ring gate electrode 9 from the cathode strain buffer plate 5 and the cathode post electrode 6 which face each other. It is an insulation sheet.
  • the ring-shaped gate terminal 10 includes an inner peripheral portion 10 OF and an intermediate or fixed portion 1 OF and an outer peripheral flat portion 10 O in addition to the inner peripheral flat portion 10 I.
  • a bent portion 10d is provided in a portion that is not in surface contact with the ng-gate electrode 9, and a bent portion 10a is also formed in an intermediate portion of the outer peripheral flat portion 100.
  • reference numeral 14 denotes an insulating cylinder made of ceramics (for example, alumina), which is divided into upper and lower portions with an intermediate portion 10F of the ring-shaped gate terminal 10 interposed therebetween. It has a part 14a and contains the main parts 4, 5, 7, 9, 10, 10, 11, 12 in the cylinder.
  • the fixing portion 10F of the ring-shaped gate terminal 10 and the insulating tube 14 are air-tightly fixed to each other by brazing. Further, in the outer peripheral flat portion 10 O of the ring-shaped gate terminal 10 drawn out from the outer peripheral side surface portion of the insulating cylinder 14, the inner peripheral portion side is slightly shifted from the outer peripheral end by a small amount.
  • FIG. 2 is a top view of the ring-shaped gate terminal 10.
  • the end 14 b 1 of the first L-shaped portion bent and protruded outward from the upper surface of the insulating cylinder 14 and one end of the ring-shaped first flange 15 are formed by an arc.
  • the end 14b2 of the second L-shaped portion and one end of the second flange 16 protruding from the lower surface of the insulating cylinder 14 are hermetically sealed by welding. It is fixed.
  • the GCT device 1 has a structure that is sealed from the outside. The interior is replaced with an inert gas.
  • reference numeral 17 denotes a plate-like control electrode made of an annular metal plate which is disposed concentrically with the ring-shaped gate terminal 10 and is pressed against the cathode post electrode 6 by the stack electrode 3. .
  • the plate-shaped control gate electrode 18 made of an annular metal plate is arranged concentrically with the ring-shaped gate terminal 10 as in the case of the plate-shaped control electrode 17. At the peripheral end, it is electrically connected to the outer peripheral end of the outer peripheral flat portion 10 O of the ring-shaped gate terminal 10.
  • the two electrodes 17 and 18 sandwich the insulating substrate 30.
  • the connection between the electrodes 17 and 18 and the GCT device 1 is as follows. This is realized by materials 19 and 20.
  • reference numeral 19 denotes an insulating sleeve for insulating the ring-shaped gate terminal 10 and the plate-shaped control gate electrode 18 from the plate-shaped control electrode 17, and 20 denotes a plate-shaped control electrode 17.
  • Bolts, nuts, and the like, and the nuts in the connection product 20 correspond to the mounting holes provided in the plate-shaped control gate electrode 18 corresponding to the mounting holes 10b. It passes through the mounting hole 10b.
  • the plate-shaped control electrode 17 and the plate-shaped control gate electrode 18 are each directly connected to the gate drive device 2.
  • the electrodes 17 and 18 and the insulating substrate 30 have a laminated structure.
  • one side of the plate-shaped control gate electrode 18 contacts the outer peripheral end of the ring-shaped gate terminal 10, and the other side extends to the external gate drive device (external gate circuit) 2.
  • This is an elongated laminated substrate.
  • the gate electrode 4 a, the ring gate electrode 9, the ring-shaped gate terminal 10, and the laminated substrate 18 supply a gate current from the gate drive device 2 at turn-on to the gate of the semiconductor substrate 4.
  • a reverse current is drawn from the gate electrode area at the time of turn-off, and a current path for flowing the current to the gate drive device 2 is formed.
  • the members 4 a, 9, 10, 18 are collectively referred to herein as “gate terminals”.
  • This GCT device 1 is different from the conventional GCT device in that a gate current can be uniformly supplied to the gate electrode region of the semiconductor substrate 4 and a reverse gate current can be uniformly extracted from the gate electrode region.
  • the above-mentioned gate terminal portion is designed. That is, the gate terminal portion is designed so as to function as a resistor having a resistivity of more than 0.1 ⁇ ⁇ cm. In other words, the gate terminal section is provided with a resistor having a resistivity equal to or more than 0.1 ⁇ ⁇ cm.
  • a ring-shaped ring-shaped gate terminal of a ring-shaped body is made of a metal material (alloy) having a resistivity of at least 0.1 0.1 ⁇ ⁇ cm. It is configured.
  • the operation principle of the semiconductor device of the present invention is as follows. That is, when a resistor that can function as a resistor is positively inserted into the path from the laminated substrate 18 to the gate electrode 4a via the ring-shaped gate terminal 10, the gate current Is concentrated The voltage drop that occurs in the resistor located at the portion where the resistor is located (for example, the mounting portion 22 on the current path IP1 side in Fig. 4) becomes larger than the voltage drop at the other portion, and the gate current is difficult to flow in the central portion. As a result, the gate current is shunted to other parts where the gate current is small.
  • the inventor of the present application uses the ring-shaped gate terminal 10 as a resistor that can positively function as a resistor. Then, through experiments, it was verified how much the resistivity of the ring-shaped gate terminal 10 can be controlled so that the terminal 10 can effectively function as a resistor to prevent the concentration of gate current. .
  • Figure 2 shows the results.
  • FIG. 2 shows the results of relative evaluation, with the cut-off withstand voltage being 1 when the resistivity of the ring-shaped gate terminal 10 is 0.166 ⁇ ⁇ cm.
  • the ring-shaped gate terminal 10 sufficiently functions as a resistor and is controllable. It can be seen that the current can be improved. That is, when a conductive material having a resistivity of more than 0.1 ⁇ / cm is used as the material of the terminal 10, the resistance value at the gate terminal portion, which is a supply path of the gate current, changes from the laminated substrate 18 to the mounting portion. It does not depend on the wiring resistance in the current path portion (or mounting portion) up to the ring-shaped gate terminal 10 via 22 (Fig. 4), but on the resistance value of the ring-shaped gate terminal 10. It is determined that the gate current flows uniformly from the laminated substrate 18 into the ring-shaped gate terminal 10 as a result. Extraction of reverse gate current I think the same at the time.
  • Materials having a resistivity of 0.1 ⁇ ⁇ cm or more include Ni—Cr—Fe alloy (for example, 0.10 3 0 ⁇ ⁇ cm) and Ni—Cr alloy (for example, Resistivity (0.130 mQ.cm) and Fe—Cr—A1 alloy (for example, resistivity 0.166 0 ⁇ ⁇ cm).
  • Ni—Cr—Fe alloy for example, 0.10 3 0 ⁇ ⁇ cm
  • Ni—Cr alloy for example, Resistivity (0.130 mQ.cm)
  • Fe—Cr—A1 alloy for example, resistivity 0.166 0 ⁇ ⁇ cm.
  • the ring-shaped gate terminal 10 itself is configured as a resistor, but instead, the gate electrode 4 a or the ring gate electrode 9 Even if it is positively configured as a resistor, the same effect can be obtained.
  • the resistivity of the gate electrode 4 a or the ring gate electrode 9 be 0.1 ⁇ ⁇ cm or more as in the case of the ring-shaped gate terminal 10.
  • the gate electrode 4a or Z and the ring gate electrode 9 together with the ring-shaped gate terminal 10 may be configured as a resistor having the above-mentioned resistivity.
  • At least one of the ring-shaped gate terminal, the ring gate electrode, and the gate electrode is configured as a resistor having a resistivity of 0.1 mQ.cm or more. It does.
  • a ring-shaped resistor may be inserted between the gate electrode 4a and the ring gate electrode 9, or the connection between the ring-shaped gate terminal 10 and the ring gate electrode 9 may be made.
  • a ring-shaped resistor may be inserted between them, and the same effect can be obtained in these cases. Also in these cases, it is preferable that the resistivity of the ring-shaped resistor to be inserted is set to be equal to or more than 0.1 ⁇ ⁇ cm.
  • the resistivity of the resistor film is not less than 0.1. ⁇ ⁇ cm.
  • the resistor to be inserted is preferably a ring-shaped resistor having a resistivity of 0.1 ⁇ ⁇ ⁇ cm or more.
  • the concept of this modification (d) can be applied not only to the GCT thyristor shown in Fig. 1 but also to a GTO thyristor having a lead-shaped gate terminal.
  • the GCT thyristor which is one aspect of the present invention, can be used as a large power element in a power application device such as a reactive power generator (Static Var Generator), a back-to-back device, or a frequency converter. It is. Further, the GCT thyristor can be applied to industrial large-capacity chambers such as steel rolling mills.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

明 細 書
圧接型半導体装置
技術分野
本発明は、 電力変換装置に使用される圧接型半導体装置の構造に関するもので ある。 ― 背景技術
大容量パワーエレク トロニクス装置の分野では、 高耐圧化及び大電流化の要求 に応えるべく、 従来の G T 0 (G a t e 丁 u r n— o f f ) サイリス夕に代わ るものとして、 最大遮断電流 40 0 0 A及びターンオフ蓄積時間 3 ^ s以下のス ナパ、レス G C T ( G a t e - C o mm u t a t e d T u r n— o f f ) サイリ ス夕が実現されているところである。
G C Tサイ リス夕の動作原理及びその構造については、 例えばヨーロッパ特許 公開公報 E P 078 5627 A 2 (特開平 9一 20 1 039号公報） ゃ特開平 8 — 3 3 05 7 2号公報や三菱電機技報 V 0 I . 7 1の No. 1 2の p p 6 1— 6 6に開示されている。 その特徴を要約すれば、 次の通りである。 即ち、 G CTサ ィリス夕においては、 リ ングゲ一卜電極に接し且つ絶縁筒の外部に引き出される ゲ一ト端子の形状を、 従来の G TOサイリス夕のリ一ド状からリ ング状に置き換 えると共に、 G C Tサイリス夕とゲー ト ドライブ回路との接続をも、 GT0サイ リス夕のリー ド線構成から積層基板による構成に改良している。 これにより、 ゲ 一ト端子及びゲ一ト配線のィンダク夕ンスを G T 0サイリス夕のィンダク夕ンス の約 1 / 1 0 0までに低減化しており、 ターンオフの際に流す逆方向のゲ一ト電 流をゲ一ト電極の全円周面より等方的に供給することが可能となり、 併せて夕一 ンオフ蓄積時間の短縮が可能になっている。 又、 G C Tサイリス夕のゥヱハ構造 については、 従来の GT0サイリス夕のゥヱハ構造と同様に、 数千個のセグメ ン 卜が同心円状に数段構成で並列的に配置され、 その最外周部にゲ一ト電極と界面 をなすゲ一ト電極領域が配置されている。
図 3は、 G C T装置 1 Pを制御するための外部のゲ一ト ドライブ装置 2 Pをも 含めて、 従来の G C T装置 1 Pの構造を示す縦断面図である。 尚、 図 3において は、 GCT装置 1 Pは中心軸 CAPに関して左右対称の構造を有するので、 その 一方側の構造のみが示されている。
図 3中の各参照符号は次の各要素を示す。 即ち、 スタック電極 3 Pは G C T装 置 1 Pを加圧すると共に電流を取り出すための電極である。 4 Pは半導体基板
(ウェハ） であり、 その第 1主面の最外周部上には、 ゲ一卜電極領域と接するァ ルミニゥムのゲー卜電極 4 P aがリ ング状に形成され、 更にゲ一ト電極 4 P aの 内側の半導体基板 4 Pの第 1主面上には複数のカソード電極 4 P bが同心円状に 形成されている。 5 P及び 6 Pはそれぞれ半導体基板 4 Pのカソ一ド電極 4 P b 上に順次に積載されたカソード歪緩衝板及びカソードポス卜電極であり、 半導体 基板 4 Pの裏面にあたる第 2主面 （第 1主面と反対側の面） 上には図示しないァ ノード電極が全面的に形成されており、 当該ァノ一ド電極上に順次にァノード歪 緩衝板 7 P及びァノ一ドポスト電極 8 Pが積載されている。 又、 9 Pはその第 1 表面 （下面） が半導体基板 4 Pのゲー卜電極 4 P aに面接触するリ ングゲ一ト電 極であり、 1 0 Pは （例えば鉄一 4 2 %ニッケル合金である） 金属板のリ ング状 ゲ一卜端子であり、 その内周平面部 1 0 P Iの内周側端部がリ ングゲ一 卜電極 9 Pの第 2表面 （上記第 1表面と対向する上面） 上に摺動可能に配設されている。 しかも、 皿バネ又は波パネのような弾性体 1 1 Pは、 環状絶縁体 1 2 Pを介して、 リ ング状ゲ一 ト端子 1 0 Pの内周平面部 1 0 P Iの上記端部と共に、 リ ングゲ一 ト電極 9 Pをゲート電極 4 P aに対して押圧している。 この押圧により、 ゲート 電極 4 P a , リ ングゲ一ト電極 9 P及びリ ング状ゲ一ト端子 1 0 Pは互いに電気 的に接続される。 又、 1 3 Pはリ ングゲ一ト電極 9 Pを対面するカソ一ド歪緩衝 板 5 P及び力ソ一ドポス卜電極 6 Pから絶縁するための絶縁シ一トである。 リ ン グ状ゲ一ト端子 1 0 Pは、 上記の内周平面部 1 0 P Iの他、 更に中間部ないしは 固着部 1 0 P F及び外周平面部 1 0 P Oより成り、 内周平面部 1 0 P Iの内でリ ングゲ一ト電極 9 Pと面接触していない部分には曲がり部 1 0 P dが設けられ、 かつ外周平面部 1 0 P 0の途中部分にも曲がり部 1 0 P aが形成されている。 一方、 1 4 Pはセラミ ックスからなる絶縁筒であり、 リ ング状ゲート端子 1 0 Pの中間部 1 0 P Aを挟んで上下に分割されており、 しかも突起部 1 4 P aを有 する。 そして、 リ ング状ゲート端子 1 0 Pの固着部 1 0 P Aと絶縁筒 1 4 Pとは、 ろう付け接合によって気密に互いに固着されている。 また、 絶縁筒 1 4 Pの外周 側面から外部に引き出されたリ ング状ゲ一ト端子 1 0 Pの外周平面部 1 0 P Oの 内で、 その外周端よりも若干内周部側に寄った部分には、 当該リ ング状ゲート端 子 1 0 Pをゲ一 ト ドライブ装置 2 Pに連結するための複数個の取り付け穴 1 0 P bが円周方向に向けて所定の間隔で設けられている。 更に、 絶縁筒 1 4 Pの上面 より外側に向けて折れ曲がって突出した第 1 L字部の端部 1 4 P b 1 と、 リーング 状の第 1 フランジ 1 5 Pの一方の端部とは、 アーク溶接によって気密に固着され ており、 絶縁筒 1 4 Pの下面より突出した第 2 L字部の端部 1 4 P b 2及び第 2 フランジ 1 6 Pの一方の端部も、 同様にアーク溶接によって気密に固着されてい る。 そして、 第 1及び第 2フランジ 1 5 P , 1 6 Pの他方の端部は、 それぞれ力 ソードポスト電極 6 P及び了ノードポスト電極 8 Pの切込み部の一部に固着され ている。 これにより、 G C T装置 1 Pは外部に対して密閉された構造になってい る。 尚、 この内部は不活性ガスで置換されている。
更に、 1 7 Pはリング状ゲ一ト端子 1 0 Pと同心となるように配接された環状 金属板からなる板状制御電極であり、 スタック電極 3 Pによって力ソードポスト 電極 6 Pに圧接されている。 又、 環状金属板からなる板状制御ゲート電極 1 8 P は、 板状制御電極 1 7 Pと同様に、 リ ング状ゲ一ト端子 1 0 Pと同心となるよう に配置されると共に、 その内周側端部においてリ ング状ゲ一ト端子 1 0 Pの外周 平面部 1 0 P Oの外周側端部と電気的に接続されている。 尚、 両電極 1 7 P， 1 8 Pは絶縁基板 3 0 Pを介在して積層基板化されている。 両電極 1 7 P， 1 8 P の G C T装置 1 Pへの接続は、 次の部材 1 9 P , 2 0 Pによって実現される。 即 ち、 1 9 Pは、 リ ング状ゲート端子 1 0 P及び板状制御ゲート電極 1 8 Pを板状 制御電極 1 7 Pから絶縁するための絶縁スリーブであり、 2 0 Pは、 板状制御電 極 1 7 Pと板状制御ゲ一ト電極 1 8 Pとの間に絶縁スリ一ブ 1 9 Pを介してリ ン グ状ゲ一ト端子 1 0 P及び板状制御ゲート電極 1 8 Pを互いに電気的に接続する ための、 ボルト ' ナツ ト等より成る接続部品であり、 接続部品 2 0 Pの内のナツ トは、 取り付け穴 1 0 P bに対応して板状制御ゲ一ト電極 1 8 Pに設けられた取 り付け穴と取り付け穴 1 0 P bとを貫通している。 そして、 板状制御電極 1 7 P 及び板状制御ゲート電極 1 8 Pはそれぞれゲ一ト ドライブ装置 2 Pに直結されて いる。 以上述べた G C Tサイリス夕の開発により、 パワーエレク トロニクス用半導体 装置の大容量化及び高速化が実現可能となったわけであるが、 G C Τサイリス夕 の更なる大容量化及び高速化が要求されている。 しかし、 この要求を実現するに あたっては、 以下に示す新たな問題点が生じている。
即ち、 遮断電流の更なる向上を図るためには、 互いに並列接続される G C_Tセ グメ ン卜の数を増やすことが必要になる。 その要求に応じるためには、 （ i ) 半 導体基板 4 Pの大口径化を進める必要性があるとともに、 （ i i ) そのような更 なる大口径化が進んでも半導体基板 4 P内の各セグメ ン卜の均一動作を維持する 必要性がある。 そこで、 半導体基板 4 Pの最外周部に形成された全ゲート電極領 域に対してターンオン時には均一にゲ一ト信号を与えると共に、 ターンオフ時に は全ゲ一ト電極領域より均一に逆ゲート電流を引抜くための構造が、 半導体基板 4 Pの大口径化の進展に応じて実現されることが必要となっている。 特に G C T 素子はゲ一卜電流を数千 A Z sの勾配を持って瞬時に遮断電流とほぼ等しい値 に変化させることでその遮断能力を確保しているので、 ゲ一ト電極領域に対して 如何に均一に信号を与えて、 半導体基板を均一動作させるかが、 ポイントである。 ところが、 図 3で例示したような従来構成に係る G C T装置 1 Pにおいては、 積層基板 1 7 P， 1 8 Pを介しての G C T素子 （ここでは G C T装置 1 Pから積 層基板 1 7 P , 1 8 Pを除いた部分に該当） と外部のゲート ドライブ装置 2 Pと の取付け構造やその取付け状態のバラツキによって、 G C T素子のリ ング状ゲ一 卜端子 1 0 Pに均一なゲ一ト電流が供給されない状況がしばしば生じる。
図 4はこの問題点を模式的に示す G C T装置 1 Pの平面図であり、 同図 4では、 図 3の積層基板 1 7 P , 1 8 P , 3 0 Pを一体化して積層基板 2 1 として示して いる。 即ち、 図 4中、 断線 I 一 I Iに関する縦断面図の詳細が図 3に該当してお り、 図 4は単に積層基板 2 1 とリ ング状ゲ一ト端子 1 0 Pとの取付け状態を模式 的に示しているにすぎない。 同図 4に示される通り、 積層基板 2 1 とリ ング状ゲ ―卜端子 1 0 Pとの取付け部分 2 2の内でゲ一 ト ドライブ装置 2 P側に位置する 部分への電流経路 I P 1は、 ゲー卜 ドライブ装置 2 Pとは反対側に位置する取付 け部分 2 2側への電流経路 I P 2よりも、 その配線抵抗は小さい。 従って、 ゲー 卜電流の多くはゲー卜 ドライブ装置 2 P側の取付け部分 2 2に集中することにな る。 このような配線構造が、 積層基板 2 1を介してのリ ング状ゲート端子 1 0 P へのゲー卜電流の供給及びリ ング状ゲ一ト端子 1 0 Pからの逆ゲ一ト電流の引抜 きを不均一なものとしているのである。 そして、 もし均一なゲート電流がリ ング 状ゲ一ト端子 1 0 Pに供給されない場合には、 半導体基板 4 P内の各セグメント の均一動作は損なわれることとなり、 上述した要求に応えきれなくなる。 こ一のよ うな問題点はターンオン時のみならず、 ターンオフ時にも生ずる。
発明の開示
本発明は上記のような問題点を解決するためになされたものであり、 積層基板、 リ ング状ゲ一 ト端子、 リ ングゲ一ト電極及びゲート電極より成るゲ一ト端子部に 均一なゲート電流を供給可能として、 半導体基板の大口径化にも拘わらず、 素子 の均一動作化を達成できる圧接型半導体装置を提供することを目的とする。
第 1局面にかかる発明は、 圧接型半導体装置において、 その最外周部にゲート 電極領域が配置された円板状の半導体基板と、 その一方側が前記ゲ一ト電極領域 に接し且つその他方側が外部に引き延ばされてゲ一ト電流の経路を形成すると共 に、 前記ゲ一 ト電極領域に前記ゲ一卜電流を均一に供給するゲ一卜端子手段とを 備えることを特徴とする。
第 2局面にかかる発明は、 上記第 1局面に記載の圧接型半導体装置であって、 前記ゲート端子手段は抵抗率が 0 . 1 ΙΉ Ω · c m以上の抵抗として機能すること を特徴とする。
第 3局面にかかる発明は、 上記第 2局面に記載の圧接型半導体装置であって、 前記ゲ一ト端子手段は、 前記ゲート電極領域の表面上に形成された環状のゲート 電極と、 前記ゲー ト電極に接触する環状体のリ ングゲート電極と、 前記リングゲ 一ト電極に接触する内周側端部を有する環状板のリ ング状ゲ一 ト端子と、 その一 方側が前記リ ング状ゲ一ト端子の外周側端部と接触すると共に、 その他方側が前 記外部にまで引き延ばされている積層基板とを備えることを特徴とする。
第 4局面にかかる発明は、 上記第 3局面に記載の圧接型半導体装置であって、 前記リ ング状ゲート端子、 前記リ ングゲ一ト電極及び前記ゲー 卜電極の内の少な く とも一つは 0 . Ι ΙΉ Ω · c m以上の抵抗率を有する抵抗体であることを特徴と する。 第 5局面にかかる発明は、 上記第 3局面に記載の圧接型半導体装置であつて、 前記ゲー卜端子部は、 前記リ ング状ゲ一ト端子と前記リ ングゲ一ト電極との間に 配設されたリ ング状抵抗体を更に備えることを特徴とする。
第 6局面にかかる発明は、 上記第 3局面に記載の圧接型半導体装置であつて、 前記ゲ一卜端子部は、 前記ゲート電極と前記リ ングゲ一ト電極との間に配設—され たリ ング状抵抗体を更に備えることを特徴とする。
第 7局面にかかる発明は、 上記第 3局面に記載の圧接型半導体装置であつて、 前記ゲ一ト端子部は、 前記リ ング状ゲート端子の前記外周側端部と、 前記外周側 端部と接触する前記積層基板の部分との間に配設された抵抗体を更に備えること を特徴とする。
第 8局面にかかる発明は、 上記第 3局面に記載の圧接型半導体装置であつて、 前記リ ング状ゲ一ト端子、 前記リ ングゲ一ト電極及び前記ゲー ト電極の内の少な く とも一つは抵抗体膜で被覆されていることを特徴とする。
第 9局面にかかる発明は、 圧接型半導体装置において、 その最外周部にゲート 電極領域が配置された円板状の半導体基板と、 その一方側が前記ゲート電極領域 に接し且つその他方側が外部に引き延ばされてゲート電流の経路を形成すると共 に、 前記ゲー 卜電極領域に前記ゲート電流を均一に供給するために配設されたゲ ―ト端子部とを備えることを特徴とする。
第 1 0局面にかかる発明は、 上記第 9局面に記載の圧接型半導体装置であって、 前記ゲート端子部は、 抵抗率が 0 . Ι ιη Ω · c m以上の抵抗体を備えることを特 徴とする。
第 1 1局面にかかる発明は、 上記第 1 0局面に記載の圧接型半導体装置であつ て、 前記ゲー ト端子部は、 前記ゲート電極領域の表面上に形成された環状のゲ一 ト電極と、 前記ゲート電極に接触する環状体のリングゲート電極と、 前記リ ング ゲ一ト電極に接触する内周側端部を有する環状板のリ ング状ゲ一ト端子と、 その 一方側が前記リ ング状ゲート端子の外周側端部と接触すると共に、 その他方側が 前記外部にまで引き延ばされている積層基板とを備え、 前記リ ング状ゲート端子、 前記リングゲ一ト電極及び前記ゲート電極の内の少なく とも一つは前記抵抗体で あることを特徴とする。 第 1 2局面にかかる発明は、 上記第 9局面に記載の圧接型半導体装置であって、 前記ゲート端子部は、 前記ゲ一ト電極領域の表面上に形成された環状のゲ一ト電 極と、 前記ゲー卜電極に接触するリ ング状の抵抗体と、 前記抵抗体に接触する環 状体のリ ングゲ一ト電極と、 前記リ ングゲ一ト電極に接触する内周側端部を有す る環状板のリ ング状ゲ一ト端子と、 その一方側が前記リ ング状ゲ一卜端子の—外周 側端部と接触すると共に、 その他方側が前記外部にまで引き延ばされている積層 基板とを備えることを特徴とする。
第 1 3局面にかかる発明は、 上記第 9局面に記載の圧接型半導体装置であって、 前記ゲ一卜端子部は、 前記ゲ一ト電極領域の表面上に形成された環状のゲート電 極と、 前記ゲート電極に接触する環状体のリ ングゲ一ト電極と、 前記リ ングゲ一 卜電極に接触するリ ング状の抵抗体と、 前記抵抗体に接触する内周側端部を有す る環状板のリ ング状ゲート端子と、 その一方側が前記リ ング状ゲ一ト端子の外周 側端部と接触すると共に、 その他方側が前記外部にまで引き延ばされている積層 基板とを備えることを特徴とする。
第 1 4局面にかかる発明は、 上記第 9局面に記載の圧接型半導体装置であって、 前記ゲ一ト端子部は、 前記ゲ一ト電極領域の表面上に形成された環状のゲ一ト電 極と、 前記ゲ一 卜電極に接触する環状体のリ ングゲ一 卜電極と、 前記リングゲ一 ト電極に接触する内周側端部を有する環状板のリ ング状ゲ一ト端子と、 前記リ ン グ状ゲ一ト端子の外周側端部と接触する抵抗体と、 その一方側が前記抵抗体と接 触すると共に、 その他方側が前記外部にまで引き延ばされている積層基板とを備 えることを特徴とする。
第 1 5局面にかかる発明は、 上記第 9局面に記載の圧接型半導体装置であって、 前記ゲ一卜端子部は、 前記ゲ一卜電極領域の表面上に形成された環状のゲ一 ト電 極と、 前記ゲ一ト電極に接触する環状体のリ ングゲ一ト電極と、 前記リ ングゲ一 卜電極に接触する内周側端部を有する環状板のリング状ゲー 卜端子と、 その一方 側が前記リ ング状の前記外周側端部と接触すると共に、 その他方側が前記外部に まで引き延ばされている積層基板とを備え、 前記リング状ゲー ト端子、 前記リン グゲート電極及び前記ゲート電極の内の少なく とも一つは抵抗体膜で被覆されて いることを特徴とする。 第 1 6局面にかかる発明は、 圧接型半導体装置において、 その表面上に環状の ゲ一ト電極が形成された円板状の半導体基板と、 前記ゲ一ト電極に接触する環状 体のリ ングゲ一ト電極と、 前記リ ングゲ一ト電極に接触する内周側端部を有する 環状板のリ ング状ゲ一ト端子とを備え、 前記リ ング状ゲ一ト端子は 0 . 1 ιη Ω · c m以上の抵抗率を有する抵抗体であることを特徴とする。 ― 本発明の第 1ないし第 1 6の各局面における半導体装置によれば、 積層基板か らリ ング状ゲ一ト端子及びリ ングゲ一ト電極を介してゲ一卜電極に至る経路に抵 杭として機能しうる抵抗体が配設されているので、 もし均一なゲ一ト電流が供給 されない場合には、 ゲ一ト電流が集中している部分に位置する抵抗体における電 圧降下が大きくなり、 その部分に於いてはゲー ト電流が流れにく くなる結果、 ゲ —ト電流が少ない他の部分にゲート電流が分流される。 このため、 本発明は、 半 導体基板に対してほぼ均一なゲー 卜電流の供給を可能にし、 不均一動作の発生の 防止を実現することができる。 同様に、 本発明は逆ゲート電流の引抜きをも均一 化することができる。
本発明の目的、 特徴、 局面及び利点に関しては、 上述したものの他それ以外の ものも含めて、 添付図面と共に以下に詳述する。
図面の簡単な説明
図 1は、 本発明に係る圧接型半導体装置の構造の一例を示す縦断面図である。 図 2は、 本発明に係るリ ング状ゲート端子の抵抗率を選定するために行った実 験結果を示す図である。
図 3は、 従来の圧接型半導体装置の構造の一例を示す縦断面図である。
図 4は、 従来の圧接型半導体装置における問題点を模式的に指摘するための平 面図である。 発明を実施するための最良の形態
(実施の形態 1 )
図 1は、 外部のゲート ドライブ装置 2をも含めて、 本実施の形態に係る圧接型 半導体装置の一例である G C T装置 1の構造を示す縦断面図である。 但し、 図 1 においては、 G C T装置 1は中心軸 C Aに関して左右対称の構造を有するの」で、 その一方側の構造のみが示されている。 又、 図 1に示す構造は、 図 4に示す断線 I - I Iに関する縦断面図に該当している。
図 1中の各参照符号は次の各構成要素を示す。 即ち、 2は G C T装置 1を制御 するためのゲ一卜 ドライブ装置、 3は G C T装置 1を加圧すると共に電流を取り 出すスタツク電極である。 4は p n p n構造を有し、 且つ数千個のセグメン卜が 同心円状に並列的に配置された半導体基板 （ウェハ） であり、 その第 1主面ない しは表面の最外周部上には、 同基板の最外周部におけるゲー 卜電極領域と電気的 に接するアルミニウムのゲ一ト電極 4 a力 リ ング状に形成され、 更に、 ゲ一ト電 極 4 aよりも内側に位置する半導体基板 4の第 1主面上には、 複数のカソ一 ド電 極 4 bが同心円状に形成されている。
5及び 6はそれぞれ半導体基板 4のカソ一ド電極 4 b上に順次に積載された力 ソ一ド歪緩衝板及びカソ一ドポスト電極であり、 半導体基板 4の裏面にあたる第 2主面 （第 1主面と反対側の面） 上には図示しないアノード電極が全面的に形成 されており、 当該ァノ一ド電極上に順次にァノ一ド歪緩衝板 7及びァノードポス ト電極 8が積載されている。
又、 9はその第 1表面 （下面） が半導体基板 4のゲート電極 4 aに面接触する リ ングゲート電極であり、 1 0は金属板からなるリ ング状ゲー ト端子であり、 そ の内周平面部 1 0 Iの内周側端部がリ ングゲ一ト電極 9の第 2表面 （上記第 1表 面と対向する上面） 上に摺動可能に配設されている。 しかも、 皿パネ又は波バネ のような弾性体 1 1は、 環状絶縁体 1 2を介して、 リ ングゲ一 ト端子 1 0の内周 平面部 1 0 Iの上記端部と共に、 リ ングゲ一ト電極 9をゲー卜電極 4 aに対して 押圧している。 この押圧により、 ゲート電極 4 a , リ ングゲ一 ト電極 9及びリ ン グ状ゲ一ト端子 1 0は互いに電気的に接続される。 又、 1 3はリ ングゲ一ト電極 9を対面するカソ一ド歪緩衝板 5及びカソ一ドポスト電極 6から絶縁するための 絶縁シ一トである。 リ ング状ゲート端子 1 0は、 上記の内周平面部 1 0 Iの他、 更に中間部ないしは固着部 1 O F及び外周平面部 1 0 Oより成り、 内周平面部 1 0 Iの内でリ ングゲ一ト電極 9と面接触していない部分には曲がり部 1 0 dが設 けられ、 かつ外周平面部 1 0 0の途中部分にも曲がり部 1 0 aが形成されている。 一方、 1 4はセラミ ックス （例えばアルミナ） からなる絶縁筒であり、 リ—ング 状ゲート端子 1 0の中間部 1 0 Fを挟んで上下に分割されており、 しかも、 その 外周側面部に突起部 1 4 aを有し、 筒内に主要部 4， 5 , 7， 9 , 1 0， 1 1， 1 2を内包している。 そして、 リング状ゲ一ト端子 1 0の固着部 1 0 Fと絶縁筒 1 4とは、 ろう付け接合によって気密に互いに固着されている。 また、 絶縁筒 1 4の外周側面部から外部に引き出されたリ ング状ゲ一 卜端子 1 0の外周平面部 1 0 Oの内で、 その外周端よりも若干量だけ内周部側に寄った部分には、 当該リ ン グ状ゲ一 卜端子 1 0をゲー卜 ドライブ装置 2に連結するための複数個の取り付け 穴 1 0 bが円周方向に向けて所定の間隔で設けられている。 この点を、 リ ング状 ゲ一卜端子 1 0の上面図である図 2に示す。 更に、 絶縁筒 1 4の上面より外側に 向けて折れ曲がって突出した第 1 L字部の端部 1 4 b 1 と、 リ ング状の第 1フラ ンジ 1 5の一方の端部とは、 アーク溶接によって気密に固着されており、 絶縁筒 1 4の下面より突出した第 2 L字部の端部 1 4 b 2及び第 2フランジ 1 6の一方 の端部も、 同様にアーク溶接によって気密に固着されている。 そして、 第 1及び 第 2フランジ 1 5， 1 6の他方の端部は、 それぞれカソ一ドポスト電極 6及びァ ノードポスト電極 8の切込み部の一部に固着されている。 これにより、 G C T装 置 1は外部に対して密閉された構造になっている。 尚、 この内部は不活性ガスで 置換されている。
更に、 1 7はリ ング状ゲ一 ト端子 1 0と同心となるように配接された環状金属 板からなる板状制御電極であり、 スタック電極 3によってカソ一ドポスト電極 6 に圧接されている。 又、 環状金属板からなる板状制御ゲート電極 1 8は、 板状制 御電極 1 7と同様に、 リ ング状ゲ一ト端子 1 0と同心となるように配置されると 共に、 その内周側端部においてリ ング状ゲート端子 1 0の外周平面部 1 0 Oの外 周側端部と電気的に接続されている。 そして、 両電極 1 7， 1 8は絶縁基板 3 0 をサンドィツチしている。 両電極 1 7， 1 8と G C T装置 1 との接続は、 次の部 材 1 9 , 2 0によって実現される。 即ち、 1 9は、 リ ング状ゲート端子 1 0及び 板状制御ゲ一 ト電極 1 8を板状制御電極 1 7から絶縁するための絶縁スリーブで あり、 2 0は、 板状制御電極 1 7と板状制御ゲート電極 1 8との間に絶縁スリ一 ブ 1 9を介してリ ング状ゲ一 卜端子 1 0及び板状制御ゲ一卜電極 1 8を互いに電 気的に接続するための、 ボルト ' ナツ ト等より成る接続部品であり、 接続き 品 2 0の内のナツ トは、 取り付け穴 1 0 bに対応して板状制御ゲ一ト電極 1 8に設け られた取り付け穴と取り付け穴 1 0 bとを貫通している。 そして、 板状制御電極 1 7及び板状制御ゲ一ト電極 1 8はそれぞれゲ一ト ドライブ装置 2に直結されて いる。 このように、 両電極 1 7， 1 8及び絶縁基板 3 0は積層構造をなしている。 特に、 板状制御ゲート電極 1 8は、 その一方側がリ ング状ゲート端子 1 0の外周 側端部と接触すると共に、 その他方側が外部のゲ一ト ドライブ装置 （外部ゲート 回路） 2にまで引延ばされた積層基板である。
以上の構造において、 ゲート電極 4 a、 リ ングゲート電極 9、 リ ング状ゲート 端子 1 0及び積層基板 1 8は、 ターンオン時にゲ一ト ドライブ装置 2よりゲ一ト 電流を半導体基板 4のゲ一 卜電極領域へ供給すると共に、 ターンオフ時にゲ一卜 電極領域より逆ゲ一ト電流を引抜いて同電流をゲ一ト ドライブ装置 2まで流すた めの電流経路をなしており、 この経路を構成する上記部材 4 a , 9， 1 0 , 1 8 を、 ここでは 「ゲート端子部」 と総称する。
本 G C T装置 1が従来の G C T装置と異なる点は、 半導体基板 4のゲー卜電極 領域にゲ一ト電流を均一に供給可能とし且つゲ一ト電極領域より逆ゲ一ト電流を 均一に引抜き可能となるように、 上記のゲ一ト端子部が設計されている点にある。 即ち、 ゲート端子部は、 抵抗率が 0 . Ι ιη Ω · c m以上の抵抗として機能するよ うに設計されている。 換言すれば、 ゲート端子部は 0 . Ι πι Ω · c m以上の抵抗 率の抵抗体を備えている。 ここでは、 そのようなゲート端子部を実現する一例と して、 環状体のリ ング状ゲート端子 1 1 3カ^ 0 . 1 ιτι Ω · c m以上の抵抗率を 有する金属材 （合金） で以て構成されている。
本発明の半導体装置における動作原理は次の点にある。 即ち、 積層基板 1 8か らリ ング状ゲート端子 1 0を介してゲ一ト電極 4 aに至る経路中に抵抗として機 能しうる抵抗体を積極的に挿入するときには、 経路中、 ゲート電流が集中してい る部分 （例えば図 4における電流経路 I P 1側の取付部分 2 2 ) に位置する抵抗 体で生ずる電圧降下がその他の部分における電圧降下よりも大きくなり、 当該集 中部分ではゲート電流が流れにく くなる結果、 ゲート電流が少ない他の部分にゲ ―ト電流が分流されることになる。 この点を利用することにより、 外部ゲート回 路の取付け状態や外部ゲート回路の構造状の問題から生じるバラツキがあつ一ても、 半導体基板にほぼ均一なゲ一ト電流の供給を可能にし、 G C T素子の不均一動作 を防止することができる。 この点は、 逆ゲート電流の引抜きについても同様であ る。
かかる観点から、 本願発明者は、 リ ング状ゲート端子 1 0を積極的に抵抗とし て機能しうる抵抗体として用いている。 そして、 リ ング状ゲー ト端子 1 0の抵抗 率をどの程度までに制御すれば、 同端子 1 0がゲート電流の集中防止のために有 効に抵抗体として機能しうるかを、 実験を通じて検証した。 その結果を図 2に示 す。
図 2に示す実験の着眼点は次の点にある。 即ち、 素子の動作を均一化すること で、 遮断耐量 （可制御電流） が改善される。 そこで、 本実験では、 リ ング状ゲ一 ト端子 1 0の材質を変えてその抵抗率を変えることで、 リ ング状ゲ一ト端子 1 0 の抵抗率の、 遮断耐量 （可制御電流） への影響を調べた。 その際、 測定回路系の 条件及び外部ゲート回路を固定し、 リ ング状ゲート端子 1 0の抵抗率のみの、 遮 断耐量への影響を測定した。 尚、 図 2は、 リ ング状ゲート端子 1 0の抵抗率が 0 . 1 6 6 ΙΏ Ω · c mであるときの遮断耐量を 1 として、 相対評価をした結果である。 図 2より明らかな通り、 リ ング状ゲート端子 1 0の抵抗率を 0 . l m Q ' c m 以上とすることにより、 リ ング状ゲ一ト端子 1 0が抵抗体として十分に機能し、 可制御電流の改善が得られることがわかる。 即ち、 同端子 1 0の材料として抵抗 率が 0 . Ι πι Ω · c m以上の導電性物質を用いるときには、 ゲート電流の供給経 路たるゲート端子部における抵抗値は、 積層基板 1 8から取付部 2 2 (図 4 ) を 介してリ ング状ゲート端子 1 0に至るまでの電流経路部分 （ないしは取付け部分） での配線抵抗によって決まるのではなく、 リング状ゲート端子 1 0の抵抗値によ つて決定付けられることとなり、 その結果、 ゲート電流が均一に積層基板 1 8か らリ ング状ゲ一ト端子 1 0内に流入するものと考えられる。 逆ゲ一ト電流の引抜 きのときも同様と考える。
抵抗率が 0. 1 ΙΏΩ · c m以上となる材質としては、 N i — C r— F e合金 (例えば、 抵抗率 0. 1 0 3 0πιΩ · cm) や、 N i - C r合金 （例えば、 抵抗 率 0. 1 30 0mQ . cm) や、 F e— C r - A 1合金 （例えば、 抵抗率 0. 1 66 0 ιηΩ · c m) 等を挙げることができる。 ―
(変形例）
(a) 実施の形態 1に示す圧接型半導体装置においては、 リ ング状ゲート端 子 1 0自体を抵抗体として構成したが、 これに代えて、 ゲート電極 4 aまたはリ ングゲ一ト電極 9を積極的に抵抗体として構成しても、 同等の効果が得られる。 この場合、 ゲート電極 4 a又はリ ングゲート電極 9の抵抗率は、 リング状ゲート 端子 1 0の場合と同様に 0. 1 πιΩ · c m以上とするのが好ましい。 又、 リ ング 状ゲ一卜端子 1 0と共にゲー 卜電極 4 a又は Z及びリングゲ一 卜電極 9をも全て 上記の抵抗率を有する抵抗体として構成しても良い。 即ち、 本発明の圧接型半導 体装置では、 リング状ゲート端子、 リ ングゲート電極及びゲー ト電極の内の少な く とも 1つを 0. l mQ . c m以上の抵抗率を有する抵抗体として構成するので ある。
(b) また、 ゲ一ト電極 4 aとリ ングゲ一ト電極 9との間にリング状の抵抗 体を挿入しても良く、 または、 リ ング状ゲート端子 1 0とリ ングゲート電極 9と の間にリ ング状の抵抗体を挿入しても良く、 これらの場合にも同等の効果が得ら れる。 これらの場合にも、 挿入すべきリ ング状の抵抗体の抵抗率を 0. Ι ιταΩ · c m以上とするのが好ましい。
( c) 又、 リ ング状ゲート端子 1 0、 リ ングゲート電極 9及びゲート電極 4 aの内の少なく とも 1つを抵抗体膜で被覆しても、 同等の効果が得られる。 これ らの場合にも、 抵抗体膜の抵抗率は 0. Ι ΙΏΩ · c m以上とするのが好ましい。
(d) 更に、 リ ング状ゲート端子 1 0の外周側端部と積層基板 1 8との間に 抵抗体を配設しても、 同等の効果が得られる。 この場合、 挿入すべき抵抗体は 0. 1 ΙΏΩ · c m以上の抵抗率を有するリ ング状のものとするのが好ましい。 特に本 変形例 （ d) における考え方は、 図 1の G C Tサイリス夕にだけでなく、 リード 状ゲ一ト端子を有する GTOサイリスタにも適用可能である。 以上、 本発明の実施の形態を詳細に開示し記述したが、 以上の記述は本発明の 適用可能な局面を例示したものであって、 本発明はこれに限定されるものではな い。 即ち、 記述した局面に対する様々な修正や変形例を、 この発明の範囲から逸 脱することの無い範囲内で考えることが可能である。
産業上の利用の可能性 ― 本発明に係る圧接型半導体装置は、 様々な応用装置において用いられる。 例え ば、 本発明の一態様である G C Tサイリス夕に関しては、 これを、 無効電力発生 装置 （Static Var Generator) や Back to Back装置や周波数変換装置等の電力応 用装置における大電力素子として利用可能である。 又、 G C Tサイリス夕を、 鉄 鋼圧延機等の工業用大容量ィンバ一夕に応用することも可能である。

Claims

請求の範囲
1 . その最外周部にゲート電極領域が配置された円板状の半導体基板と、 その一方側が前記ゲ一ト電極領域に接し且つその他方側が外部に引き延ばされ てゲ一ト電流の経路を形成すると共に、 前記ゲート電極領域に前記ゲート電流を 均一に供給するゲ一卜端子手段とを備えることを特徴とする、 ― 圧接型半導体装置。
2 . 請求の範囲第 1項記載の圧接型半導体装置であって、
前記ゲート端子手段は抵抗率が 0 . Ι πι Ω · c m以上の抵抗として機能するこ とを特徴とする、
圧接型半導体装置。
3 . 請求の範囲第 2項記載の圧接型半導体装置であつて、
前記ゲート端子手段は、
前記ゲート電極領域の表面上に形成された環状のゲート電極と、
前記ゲー卜電極に接触する環状体のリングゲ一卜電極と、
前記リングゲ一ト電極に接触する内周側端部を有する環状板のリング状ゲート 端子と、
その一方側が前記リング状ゲ一ト端子の外周側端部と接触すると共に、 その他 方側が前記外部にまで引き延ばされている積層基板とを備えることを特徴とする、 圧接型半導体装置。
4 . 請求の範囲第 3項記載の圧接型半導体装置であつて、
前記リング状ゲ一ト端子、 前記リングゲ一ト電極及び前記ゲ一ト電極の内の少 なくとも一つは 0 . Ι ιη Ω · c m以上の抵抗率を有する抵抗体であることを特徴 とする、
圧接型半導体装置。
5 . 請求の範囲第 3項記載の圧接型半導体装置であつて、
前記ゲ一ト端子手段は、
前記リング状ゲート端子と前記リングゲ一ト電極との間に配設されたリング状 抵抗体を更に備えることを特徴とする、
圧接型半導体装置。
6 . 請求の範囲第 3項記載の圧接型半導体装置であつて、
前記ゲート端子手段は、
前記ゲ一ト電極と前記リングゲ一ト電極との間に配設されたリング状抵抗体を 更に備えることを特徴とする、
圧接型半導体装置。 一
7 . 請求の範囲第 3項記載の圧接型半導体装置であつて、
前記ゲ一ト端子手段は、
前記リング状ゲート端子の前記外周側端部と、 前記外周側端部と接触する前記 積層基板の部分との間に配設された抵抗体を更に備えることを特徴とする、 圧接型半導体装置。
8 . 請求の範囲第 3項記載の圧接型半導体装置であつて、
前記リング状ゲ一ト端子、 前記リングゲ一ト電極及び前記ゲート電極の内の少 なくとも一つは抵抗体膜で被覆されていることを特徴とする、
圧接型半導体装置。
9 . その最外周部にゲート電極領域が配置された円板状の半導体基板と、 その一方側が前記ゲ一ト電極領域に接し且つその他方側が外部に引き延ばされ てゲ一ト電流の経路を形成すると共に、 前記ゲート電極領域に前記ゲ一ト電流を 均一に供給するために配設されたゲ一ト端子部とを備えることを特徴とする、 圧接型半導体装置。
1 0 . 請求の範囲第 9項記載の圧接型半導体装置であつて、
前記ゲ一ト端子部は、
抵抗率が 0 . 1 πι Ω · c m以上の抵抗体を備えることを特徴とする、 圧接型半導体装置。
1 1 . 請求の範囲第 1 0項記載の圧接型半導体装置であって、
前記ゲート端子部は、
前記ゲ一ト電極領域の表面上に形成された環状のゲート電極と、
前記ゲ一ト電極に接触する環状体のリングゲ一ト電極と、
前記リングゲ一ト電極に接触する内周側端部を有する環状板のリング状ゲート 端子と、 その一方側が前記リ ング状ゲート端子の外周側端部と接触すると共に、 その他 方側が前記外部にまで引き延ばされている積層基板とを備え、
前記リ ング状ゲ一ト端子、 前記リ ングゲ一ト電極及び前記ゲ一ト電極の内の少 なく とも一つは前記抵抗体であることを特徴とする、
圧接型半導体装置。 一 1 2 . 請求の範囲第 9項記載の圧接型半導体装置であって、
前記ゲート端子部は、
前記ゲ一ト電極領域の表面上に形成された環状のゲ一ト電極と、
前記ゲ一卜電極に接触するリ ング状の抵抗体と、
前記抵抗体に接触する環状体のリ ングゲ一卜電極と、
前記リングゲ一卜電極に接触する内周側端部を有する環状板のリ ング状ゲ一ト 端子と、
その一方側が前記リ ング状ゲ一 卜端子の外周側端部と接触すると共に、 その他 方側が前記外部にまで引き延ばされている積層基板とを備えることを特徴とする、 圧接型半導体装置。
1 3 . 請求の範囲第 9項記載の圧接型半導体装置であつて、
前記ゲート端子部は、
前記ゲート電極領域の表面上に形成された環状のゲ一ト電極と、
前記ゲート電極に接触する環状体のリ ングゲ一ト電極と、
前記リ ングゲ一ト電極に接触するリ ング状の抵抗体と、
前記抵抗体に接触する内周側端部を有する環状板のリ ング状ゲート端子と、 その一方側が前記リ ング状ゲート端子の外周側端部と接触すると共に、 その他 方側が前記外部にまで引き延ばされている積層基板とを備えることを特徴とする、 圧接型半導体装置。
1 4 . 請求の範囲第 9項記載の圧接型半導体装置であって、
前記ゲ一ト端子部は、
前記ゲ一ト電極領域の表面上に形成された環状のゲ一ト電極と、
前記ゲ一卜電極に接触する環状体のリ ングゲ一ト電極と、
前記リ ングゲ一ト電極に接触する内周側端部を有する環状板のリ ング状ゲ一ト 端子と、
前記リ ング状ゲ一ト端子の外周側端部と接触する抵抗体と、
その一方側が前記抵抗体と接触すると共に、 その他方側が前記外部にまで引き 延ばされている積層基板とを備えることを特徴とする、
圧接型半導体装置。 一
1 5 . 請求の範囲第 9項記載の圧接型半導体装置であって、
前記ゲート端子部は、
前記ゲ一ト電極領域の表面上に形成された環状のゲ一卜電極と、
前記ゲート電極に接触する環状体のリ ングゲ一ト電極と、
前記リ ングゲ一卜電極に接触する内周側端部を有する環状板のリング状ゲー 卜 端子と、
その一方側が前記リ ング状の前記外周側端部と接触すると共に、 その他方側が 前記外部にまで引き延ばされている積層基板とを備え、
前記リ ング状ゲート端子、 前記リ ングゲ一ト電極及び前記ゲ一ト電極の内の少 なく とも一つは抵抗体膜で被覆されていることを特徴とする、
圧接型半導体装置。
1 6 . その表面上に環状のゲ一ト電極が形成された円板状の半導体基板と、 前記ゲー 卜電極に接触する環状体のリングゲ一ト電極と、
前記リ ングゲ一ト電極に接触する内周側端部を有する環状板のリ ング状ゲート 端子とを備え、
前記リ ング状ゲート端子は 0 . Ι ιη Ω · c m以上の抵抗率を有する抵抗体である ことを特徴とする、
圧接型半導体装置。
PCT/JP1998/004104 1998-09-10 1998-09-10 Dispositif semi-conducteur a contact par pression WO2000016394A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE69838880T DE69838880T2 (de) 1998-09-10 1998-09-10 Druckkontakt-halbleiteranordnung
EP98941836A EP1030355B1 (en) 1998-09-10 1998-09-10 Press contact semiconductor device
US09/530,598 US6423988B1 (en) 1998-09-10 1998-09-10 Pressure-contact semiconductor device
JP53304999A JP3351537B2 (ja) 1998-09-10 1998-09-10 圧接型半導体装置
PCT/JP1998/004104 WO2000016394A1 (fr) 1998-09-10 1998-09-10 Dispositif semi-conducteur a contact par pression

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/004104 WO2000016394A1 (fr) 1998-09-10 1998-09-10 Dispositif semi-conducteur a contact par pression

Publications (1)

Publication Number Publication Date
WO2000016394A1 true WO2000016394A1 (fr) 2000-03-23

Family

ID=14208984

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/004104 WO2000016394A1 (fr) 1998-09-10 1998-09-10 Dispositif semi-conducteur a contact par pression

Country Status (5)

Country Link
US (1) US6423988B1 (ja)
EP (1) EP1030355B1 (ja)
JP (1) JP3351537B2 (ja)
DE (1) DE69838880T2 (ja)
WO (1) WO2000016394A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005054543A1 (de) * 2005-11-14 2007-05-31 Peter Köllensperger Halbleiterschalter mit integrierter Ansteuerschaltung
EP2161746A1 (en) 2008-09-08 2010-03-10 Converteam Technology Ltd Semiconductor switching devices
GB2529338B (en) * 2013-05-13 2019-03-20 Abb Schweiz Ag Spacer system for a semiconductor switching device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04352457A (ja) * 1991-05-30 1992-12-07 Mitsubishi Electric Corp 圧接型半導体装置及びその製造方法
JPH05218397A (ja) * 1992-01-31 1993-08-27 Meidensha Corp 圧接型半導体素子
JPH07312420A (ja) * 1994-05-18 1995-11-28 Toyo Electric Mfg Co Ltd 圧接形半導体装置のゲート電極構造
JPH08186135A (ja) * 1994-12-27 1996-07-16 Toyo Electric Mfg Co Ltd 圧接形半導体装置および製造方法
JPH08330572A (ja) * 1995-05-31 1996-12-13 Mitsubishi Electric Corp 圧接型半導体素子及びその製造方法並びに圧接型半導体装置
JPH09201039A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体スイッチング装置、半導体スイッチング素子及びその制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3616185A1 (de) * 1986-05-14 1987-11-19 Semikron Elektronik Gmbh Halbleiterbauelement
JPS63236360A (ja) * 1987-03-25 1988-10-03 Hitachi Ltd ゲ−トタ−ンオフサイリスタ
DE4227063A1 (de) * 1992-08-15 1994-02-17 Abb Research Ltd Abschaltbares Hochleistungs-Halbleiterbauelement
DE19505387A1 (de) 1995-02-17 1996-08-22 Abb Management Ag Druckkontaktgehäuse für Halbleiterbauelemente
JPH1022433A (ja) * 1996-07-08 1998-01-23 Daido Steel Co Ltd 耐食性に優れたＦｅ─Ｃｒ合金系リードフレーム材およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04352457A (ja) * 1991-05-30 1992-12-07 Mitsubishi Electric Corp 圧接型半導体装置及びその製造方法
JPH05218397A (ja) * 1992-01-31 1993-08-27 Meidensha Corp 圧接型半導体素子
JPH07312420A (ja) * 1994-05-18 1995-11-28 Toyo Electric Mfg Co Ltd 圧接形半導体装置のゲート電極構造
JPH08186135A (ja) * 1994-12-27 1996-07-16 Toyo Electric Mfg Co Ltd 圧接形半導体装置および製造方法
JPH08330572A (ja) * 1995-05-31 1996-12-13 Mitsubishi Electric Corp 圧接型半導体素子及びその製造方法並びに圧接型半導体装置
JPH09201039A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体スイッチング装置、半導体スイッチング素子及びその制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1030355A4 *

Also Published As

Publication number Publication date
DE69838880D1 (de) 2008-01-31
EP1030355A1 (en) 2000-08-23
EP1030355B1 (en) 2007-12-19
EP1030355A4 (en) 2006-02-01
US6423988B1 (en) 2002-07-23
DE69838880T2 (de) 2008-12-11
JP3351537B2 (ja) 2002-11-25

Similar Documents

Publication Publication Date Title
JP3291977B2 (ja) 圧接型半導体素子及びその製造方法並びに圧接型半導体装置
WO2000016394A1 (fr) Dispositif semi-conducteur a contact par pression
EP1065730B1 (en) Compression contacted semiconductor device
JP2000049330A (ja) 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置
JP3390653B2 (ja) 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JP3480901B2 (ja) 圧接形半導体素子および電力変換装置
JP3609430B2 (ja) 圧接型半導体装置
US6339231B1 (en) Gate commutated turn-off thyristor module
JP2004247384A (ja) 圧接型半導体装置
JP3371068B2 (ja) 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
US12112994B2 (en) Power semiconductor module having a pressure device acting on a switching device
JP4137309B2 (ja) ゲート転流型半導体装置
JP4125908B2 (ja) 半導体装置
JPH0719784B2 (ja) 平形半導体装置
JPS62271440A (ja) 圧接型半導体装置
JP3371069B2 (ja) 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JP3324317B2 (ja) 逆導通型半導体スイッチング装置
JPH10245205A (ja) オゾン発生装置用放電セル
JPH10270675A (ja) 圧接型半導体装置
JP3376243B2 (ja) 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JPH02220452A (ja) 半導体装置
JPH1065100A (ja) ゲートターンオフサイリスタスタック
JPH10245206A (ja) オゾン発生装置用放電セル
JP2003032091A (ja) パワーデバイス用半導体スイッチング装置
JPS62229847A (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1998941836

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09530598

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1998941836

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1998941836

Country of ref document: EP