WO1998029261A1 - Dispositif a semiconducteur et son procede de production - Google Patents

Dispositif a semiconducteur et son procede de production Download PDF

Info

Publication number
WO1998029261A1
WO1998029261A1 PCT/JP1996/003815 JP9603815W WO9829261A1 WO 1998029261 A1 WO1998029261 A1 WO 1998029261A1 JP 9603815 W JP9603815 W JP 9603815W WO 9829261 A1 WO9829261 A1 WO 9829261A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
pads
pad
substrate
semiconductor device
Prior art date
Application number
PCT/JP1996/003815
Other languages
English (en)
French (fr)
Inventor
Mitsuo Usami
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to AU11741/97A priority Critical patent/AU1174197A/en
Priority to PCT/JP1996/003815 priority patent/WO1998029261A1/ja
Priority to EP96942655A priority patent/EP1034942A4/en
Priority to JP53333398A priority patent/JP3828581B2/ja
Priority to US09/319,729 priority patent/US6259158B1/en
Publication of WO1998029261A1 publication Critical patent/WO1998029261A1/ja
Priority to US09/861,583 priority patent/US6841871B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a semiconductor device in which various semiconductor chips having small pitches of external extraction electrodes (pads) are mounted on a substrate such as a card, and a method for manufacturing the same.
  • a substrate such as a card
  • IC force code (edited by the Institute of Electronics, Information and Communication Engineers, published by Ohmsha,
  • Figure 13 shows the cross-sectional structure of a typical main part.
  • the conventional IC force includes a module substrate 44 having a conductive circuit, an IC chip 43 mounted on the module substrate, and a node on the IC chip. And a bonding wire 41 connecting the terminal 42 and the terminal of the module board.
  • Figure 4 shows a plan view of the IC chip with the wires bonded.
  • the semiconductor active area 102 of the IC chip 101 and the bonding pad 42 are in different areas.
  • the bonding wire head 1 32 is a portion at the tip of the bonding wire 41.
  • Fig. 5 shows a cross section of the bonding part shown in Fig. 4.
  • a bonding pad 42 is formed on the IC chip 44. It is strongly pressed by the bonding wire heads 13 2 during bonding. The bonding wire 41 is pressed against the pad by mechanical action. For this reason, if there is an active element under the bonding pad, the element may be broken, and conventionally, it was not possible to arrange the active element.
  • the size of the bonding pad is 0.1 to 0.15 mm square, and the number of bonding pads is 2
  • the bonding pad occupies a large area on the IC chip.
  • the thickness of the IC chip is about 200 to 400 micron. At such a thickness, the IC chip may be broken when a bending stress is applied thereto, especially when the main semiconductor material of the IC chip is fragile silicon. there were. The larger the IC chip, the more pronounced the tendency. Conventionally, in order to prevent cracking of the IC chip, it was necessary to select a bending-resistant material as a casing material so that bending stress is not applied to the IC chip. In order to prevent this problem, an IC card using a flexible IC chip thinned to about 1 m is disclosed in Japanese Patent Application Laid-Open No. 3-87299.
  • the thinning IC chip is placed on the surface of the card substrate, so that when the card is subjected to bending stress, the tension is particularly high. It was found that there was a problem that the IC chip was torn if the tension was too high.
  • Japanese Patent Laid-Open No. 6-193267 discloses a method of providing a structure near the center in the thickness direction of the Ic card.
  • the IC chip pad and the electrode provided by printing on the circuit board are installed so that they are exposed on the same surface, and the IC chip pad and the circuit board electrode are placed between the IC chip pad and the circuit board electrode.
  • These wires are electrically connected by forming them by printing using a conductive base.
  • the use of the conductive paste eliminates the need for a wire bonding step, and is economical in manufacturing IC cards.
  • the pitch of the pad formed on the existing IC chip is as small as 100 to 150 Xm, so that connection by wire bonding can be supported, but the silver paste screw can be used. That is, it is not possible to handle this by printing on screen. That is, it is a problem that it is difficult to reduce the printing precision to 200 / m or less with the current technology. This poses a problem when the conventional IC chip for wire bonding is used as it is.
  • An object of the present invention is to provide a semiconductor device in which a narrow-pitch pad formed on an IC chip and an electrode provided on a substrate are electrically connected by a wiring formed by printing, and to stabilize the semiconductor device.
  • An object of the present invention is to provide a method of manufacturing a semiconductor device which is connected by connecting.
  • Another object of the present invention is to provide a highly reliable semiconductor device in which a narrow-pitch pad formed on an IC chip is electrically connected to an electrode printed on a substrate, and a number of steps. With no increase in An object of the present invention is to provide a low-cost method for manufacturing a semiconductor device. Disclosure of the invention
  • the above object is achieved by providing a second pad electrically connected to a first pad provided on an IC chip on the IC chip. Since the second pad can be provided at a desired position, each wiring connecting the plurality of second pads and the plurality of electrodes provided on the substrate can be formed by printing. Also, by aligning the positions of the plurality of second pads and the plurality of electrodes provided on the substrate, the second pad and the electrodes provided on the substrate are electrically connected to each other so as to face each other. can do. By providing a conductive adhesive between the second pad and the electrode provided on the substrate, connection reliability can be improved.
  • the above object is to provide an IC chip having a plurality of pads, a step of forming a first insulating film having a first opening through which the pads are exposed, and a step of forming the first insulating film.
  • Forming a first metal film on the substrate having the following: having an opening in a region extending from the first opening onto the first insulating film to be a second pad; and Forming a second insulating film such that the first metal film is exposed, and selectively forming a second metal on the exposed first metal film; Removing the insulating film, forming the second pad made of the first and second metal films by removing the exposed first metal film, and removing the second pad. Electrically connecting the electrode provided on the insulating substrate to the electrode provided on the insulating substrate. Achieved.
  • the second pad is formed in the active area of the IC chip. Thus, it is not necessary to increase the chip area for forming a new pad, and the upper surface of the IC chip can be used effectively.
  • the bumps for the first pad and the second pad can be formed in the same process, there is no increase in the manufacturing cost of the IC chip.
  • the reliability of the second pad can be improved by using the second metal film as a gold plating film which is a commonly used technique.
  • the thickness of the insulating substrate to 0.25 mm or less and the thickness of the IC chip to 100 im or less, preferably 50 xm, each becomes flexible, and Can be easily fixed. That is, when the IC chip is flexible in this way, even if the surface of the insulating substrate has irregularities, the IC chip can be deformed and fixed to the insulating substrate.
  • the first insulating film as a film of a commonly used polyimide resin, silicon nitride or silicon oxide, or a combination thereof, reliability is improved.
  • a second insulating substrate is provided so as to face the insulating substrate, and the IC chip is sandwiched therebetween.
  • the IC chip is formed of the insulating substrate and has a neutral surface.
  • the board on which the Ic chip is mounted is not limited to a card board.
  • a conventional IC chip having a narrow pitch pad can be easily connected to an electrode provided on a substrate by screen printing or the like using a silver paste.
  • the present invention it is possible to increase the pad pitch and the pad size by forming a pad which is an enlargement of the conventional bonding pad, so that the present invention is suitable for silver paste screen printing technology.
  • the pad pitch With the pad pitch, the board pattern can be formed stably and the chips can be connected.
  • the enlarged pad can be provided on the semiconductor active area, so that the chip size can be reduced.
  • the size can be reduced by a factor of 0.5.
  • FIG. 1 is a plan view showing a connection portion between a pad of an IC chip according to the present invention and an electrode provided on an insulating substrate
  • FIG. 2 is a pad and a insulating substrate of the IC chip according to the present invention
  • FIG. 3 is an example of a circuit configuration diagram of an IC chip according to the present invention
  • FIG. 4 is an example of a conventional IC chip in which wires are bonded
  • FIG. 5 is a cross-sectional view of a main part of a conventional IC chip in which a wire is bonded to a conventional IC chip
  • FIG. 6 is a view showing a process flow of the IC chip according to the present invention.
  • FIG. 1 is a plan view showing a connection portion between a pad of an IC chip according to the present invention and an electrode provided on an insulating substrate
  • FIG. 2 is a pad and a insulating substrate of the IC chip according to the present invention.
  • FIG. 3 is an example of a circuit configuration diagram
  • FIG. 7 is a cross-sectional view of a main part of a semiconductor device
  • FIG. 7 is a plan view of a main part showing a connection part between a pad of an IC chip according to the present invention and an electrode provided on an insulating substrate
  • FIG. FIG. 9 is a plan view of the specific IC chip
  • FIG. 9 is a circuit configuration diagram of the IC chip shown in FIG. 8, and
  • FIG. 10 is provided on a pad and an insulating substrate of the IC chip according to the present invention.
  • FIG. 11 is a plan view (a) and a cross-sectional view (b) of an essential part of an IC card according to the present invention, showing a connection portion with a connected electrode.
  • FIG. 12 is an IC card according to the present invention.
  • FIG. 13 is a cross-sectional view of a main part showing a connection portion between an IC chip and a substrate of a conventional IC card.
  • FIG. 14 is a cross-sectional view of a main part of an IC card according to the present invention.
  • FIG. 5 is a cross-sectional view of an essential part of the IC chip, and
  • FIG. 16 is a conceptual diagram of an IC force manufactured using the IC chip shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows a connection portion between a pad of an IC chip according to the present invention and an electrode 103 provided on an insulating substrate.
  • a second pad (enlarged pad) 104 electrically connected to the first pad (small pad) 105 is placed on the active area 102 of the IC chip 101. Is provided. In the active area 102, a semiconductor transistor, a diode resistance element, and the like are formed. These are connected to each other by wiring as needed, and have specific functions such as memory and logic.
  • the enlarged pad 104 is connected to the small pad 105.
  • the small node 106 is a testing pad for testing the circuit operation of the IC chip 101, and need not be formed when testing is not required.
  • the enlarged pad 104 is connected to the electrode 103 by a conductive adhesive.
  • FIG. 2 shows a cross section of A and A ′ shown in FIG.
  • a printed electrode 103 is provided on the card substrate 121.
  • the IC chip 101 is provided with an active area in which a plurality of semiconductor elements 124 connected by wirings 125 are formed.
  • an enlarged pad 104 connected to a small pad 105.
  • the enlarged pad 104 and the electrode 103 are electrically connected to each other by an anisotropic conductive adhesive film containing conductive particles 126 and are fixed to each other.
  • Fig. 3 shows the internal circuit configuration of the IC chip 101.
  • the IC chip 101 used here is for wireless use, and has an electric circuit that converts electric power radio waves supplied to operate the IC into a predetermined voltage and data stored in the IC chip.
  • a modulation and demodulation circuit for wirelessly transmitting the signal is provided.
  • I C is connected to an antenna coil 90.
  • a circuit that detects a potential and generates a reference voltage in the case of a regulator, a circuit that generates a power supply voltage with a small impedance from the reference potential, and a power-on reset is performed after the potential is determined.
  • Reset reset circuit, digital / analog connection circuit, analog / digital conversion circuit, clock amplifier amplifies minute voltage from antenna coil to large amplitude clock waveform Circuit.
  • Figure 6 shows the manufacturing process of the enlarged pad 104.
  • Fig. 6 (a) shows the semiconductor element 1 2 4 and the wiring 1 on the silicon substrate 1 4 5
  • FIG. 1 shows a cross section of a main part of a semiconductor device in a state where a polyimide resin film (first insulating film) 14 1 (about 10 Hm) is formed. Then, a laminated film (first metal film) of titanium (Ti) and gold (Au) (approximately 200 nm mZ approximately 200 nm) is deposited (see FIG. 6 (b)).
  • a resist film (second insulating film) 147 having an opening serving as an enlarged pad region and a wiring region for connecting the enlarged pad and the small pad is formed, and furthermore, this opening is formed.
  • a gold (Au) film (second metal film) 148 is selectively plated in the part with a thickness of about 15 Aim (Fig. 6 (c)).
  • a bump made of a gold film and a first metal film is formed on the small pad to which the enlarged pad is not connected.
  • an enlarged pad is formed in an inactive area of the IC chip 101.
  • the IC chip 101 is provided with a wire bonding pad (small node) 105 and an expansion node 104, and this expansion pad 104 is provided. Is electrically connected to one of a group of wire-bonding pads (small pads) by a node wiring 12.
  • the enlarged pad 104 is electrically connected to the electrode 103 provided on the substrate.
  • This IC chip As 101 a well-known microprocessor can be used.
  • the conventional microprocessor has, for example, a pad pitch of about 150 / m, and is provided with 40 or more pads including those for internal circuit testing. Even with such a narrow pitch pad, the card board can be formed by using an anisotropic conductive adhesive film by using an expanded pad electrically connected to a desired small pad. It can be easily connected to screen printed wiring using a silver paste on the top.
  • FIG. 8 is a plan view of an example of the IC chip according to the present invention. On the IC chip 101, six enlarged pads (size 300 x 600 micron) are provided.
  • CLK is the clock signal input
  • M ⁇ DO is the test signal input
  • RES is the reset signal input
  • VCC is the power supply voltage (+5 V) input
  • IZO is the data input / output
  • VSS is the ground input.
  • Fig. 9 shows the configuration inside the IC chip shown in Fig. 8.
  • a memory and a processor are provided.
  • Each terminal is a power supply terminal (VDD, VSS), an input / output terminal (IZO), a reset terminal (RES), a memory control terminal (MODE0), and a clock terminal (CLK).
  • EEPR ⁇ M is an electrically writable read-only memory
  • ROM is a read-only memory by mask (not re-writable)
  • RAM is a randomly accessible memory
  • CPU is a read-only memory. It is a unit that controls operations.
  • FIG. 10 shows a cross-sectional view of the connection between the IC chip 101 of the semiconductor device shown in FIG. 7 and the wiring on the substrate.
  • a substrate electrode 103 having a desired shape is formed by printing.
  • the conductive material used for printing is silver paste.
  • an enlarged pad 104 is provided on the IC chip 101, and the substrate electrode 103 and the enlarged pad 104 are connected by conductive particles 126.
  • the size of the conductive particles is a fine particle having a diameter of 5 to 10 im, which is obtained by attaching gold to a plastic particle and giving a gold finish, or a nickel fine particle. .
  • These fine particles are dispersed in the adhesive 127, and the particles sandwiched between the substrate electrode 103 and the enlarged pad 104 may contribute to the connection of the electrodes. it can. In the drawing, vertical conduction is obtained. On the other hand, in the lateral direction, the state of dispersion of the fine particles is maintained, so that the non-conductivity remains.
  • Such an adhesive is called an anisotropic conductive adhesive.
  • the silver paste formed on the substrate is solidified by annealing beforehand, and the substrate is stored as a printed electrode. It can be taken out when necessary for production and connected to an IC chip.
  • the IC chip and the substrate can be connected to each other via an anisotropic conductive adhesive without using wire bonding, the wiring length can be reduced.
  • a thin IC card can be provided by using a thin IC chip of 5 or less and a substrate of 0.25 mm or less.
  • thermosetting resin as the main component of the adhesive, it is possible to prevent corrosion of the conductive film at the connection portion, to eliminate the step between the IC chip and the substrate, and to shorten the bonding. It has the effect of being able to do it in time.
  • the interval between the enlarged pads can be adjusted to the interval between the wirings that can be formed by printing.
  • the size of the enlarged pad can be adjusted according to the printing alignment accuracy. That is, the size of the enlarged pad may be increased as the alignment accuracy is lower.
  • FIG. 11 and 16 An IC card manufactured by using the IC chip shown in Embodiments 1 and 2 will be described with reference to FIGS. 11 and 16.
  • FIG. The IC chip 101 and the capacitor chip 33 are fixed to the card board 121 with an anisotropic conductive adhesive, and the force board 1 Connected to the printed electrode formed in 21. Condensate chips 33 are for smoothing.
  • PET polyethyl terephthalate
  • vinyl chloride or polycarbonate
  • a coil 90 having a desired shape is formed on the card substrate 121 by screen printing of a silver paste.
  • An insulating film having a via hole 34 is provided on the coil 90, and one end of the coil 90 is connected to the wiring 160 on the insulating film 150 on the coil by the via hole 34.
  • the coil terminal is connected to IC chip 101 by connecting the coil wiring below.
  • This IC card is a wireless type, and is a non-contact type IC card capable of exchanging data without contact and receiving energy by electromagnetic waves.
  • An expanded pad of gold film is provided on the surface of the IC chip 101 and the capacitor chip 33, and is printed on the force-feed substrate 122 with an anisotropic conductive adhesive. Connected to wiring.
  • the pattern of the coil 90 serving as an antenna is a dipole type and can receive radio waves corresponding to high frequencies.
  • the pattern of the antenna has various forms depending on the application, and is not limited to those described here.
  • the IC chip has a My chip 802 and a wireless chip 804. These can be one chip. However, by separating these, a large quantity of my chips can be used, so that the wireless (non-contact) semiconductor device according to the present invention is comparatively small. For mass production, it can be manufactured at low cost.
  • the expansion pad 800 is provided on the My chip 802 and is connected to the expansion pad 820 of the wireless chip 804 via the printed circuit board wiring 803. ing.
  • the board wiring pattern forms a coil pattern 805.
  • the capacitor connected to the coil pattern 805 is used for tuning, and by providing this, the distance that can be operated wirelessly can be increased.
  • the smoothing coil can be provided in the wireless chip, but need not be.
  • a low-cost and highly reliable non-contact IC card can be provided.
  • the IC chip 101 is fixed on the card substrate 12 1, and is further sandwiched by the second card substrate 52, The reliability can be further improved.
  • a printed electrode 103 is provided on the lower card substrate 121, and an electrical connection is made between the enlarged pad of the IC chip 101 by an anisotropic conductive adhesive film. .
  • the pad of this IC chip is an enlarged pad as shown in FIG. 7, and the IC chip and the printed electrode 103 of the substrate 121 are stably connected.
  • the thickness of the printed electrode, wiring and coil using silver paste can be in the range of 10 to 50 m.
  • the thickness of the IC chip can be used in the range of 1 zm to 200 m, particularly preferably 10 / xm to 100 m.
  • the thickness of the upper and lower card substrates can be used in the range of 10 m to 500 m, and particularly preferably 50 im to 250 m.
  • the upper and lower card boards Laminate with adhesive 5 3. l Using an IC chip with a thickness of less than OO ⁇ m, the difference between the neutral plane of the IC chip and the neutral plane of the completed card is determined by the difference between the thickness of the finished card and the thickness of the chip. As shown in Fig.
  • the IC chip bending follows the card bending, as shown in Fig. 12. This makes it possible to provide a highly reliable IC card that is resistant to bending. In particular, by making the thicknesses of the card substrate 12 1 and the card substrate 52 almost the same, the IC chip is arranged at or near the neutral surface of the card. And high reliability can be obtained.
  • FIG. Figure 14 shows a cross-sectional view of the card.
  • the IC chip 101 is arranged between the upper card board 52 and the lower card board 121 with the neutral plane 61 of the card as the axis of symmetry.
  • the IC chip 101 is connected to the lower printed electrode 103 with an anisotropic conductive adhesive.
  • a conductive film 63 formed by printing is also provided on the back side of the IC chip 101, that is, on the side where there are no elements or nodes, and is in contact with the IC chip.
  • the material type and thickness are selected so that the structure is mirror-symmetrical to the neutral surface of the IC chip.
  • the upper conductive film 63 has a shield effect for high frequencies.
  • the lower electrode 103 is electrically connected to the enlarged pad of the IC chip. Both are formed by silver paste screen printing so that the thickness is the same. Also, select a force board so that the upper and lower sides have the same thickness. However, for each configuration, the specified thickness An error of ⁇ 15% of this is acceptable. By making the upper and lower elastic coefficients closer, the stress on the IC chip can be further reduced.
  • FIG. Figure 15 shows the elements that make up the active area of a semiconductor.
  • an insulating gate type transistor or a bipolar transistor is formed in a region separated by the element isolation oxide film 901.
  • the insulated gate transistor has a source region 912 and a drain region 913 composed of an impurity doped layer, and a source electrode 92 and a drain electrode 9 connected to the source region 912 and the drain region 913, respectively. And a gate electrode 903 for controlling a current flowing between the source region 912 and the drain region 913.
  • the bipolar transistor is composed of a collector layer 908, a base layer 910, an emitter layer 909, a collector electrode 907 connected to them, and a base electrode 90. 5.
  • Emitting electrodes 906 are provided. By connecting these electrodes with wiring, a memory or logic circuit is formed. These areas are the active area.
  • a flexible magnetic force substrate can be used as the upper and lower substrates.
  • a magnetic card substrate By using a magnetic card substrate, and by providing an area where magnetic information is stored in a part of the IC card, the magnetic card and the IC card can be combined with a single card. Can be shared.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)

Description

明細書 半導体装置及びその製造方法 技術分野
本発明は、 外部取り出し電極 （パッ ド） のピッチが小さい各種半 導体チップをカード等の基板に実装 した半導体装置及びその製 造方法に関する。 背景技術
現在量産されている I C力一 ド の構造に関 しては、 「 I C 力 ー ド」 （社団法人電子情報通信学会編、 オーム社発行、 第
1 版、 1 9 9 0 年 5 月 2 5 曰 発行、 第 3 3 頁） に開示され ている。 その代表的な要部の断面構造を図 1 3 に示す。 図 1 3 に示すよ う に、 従来の I C 力一 ド は導体回路を有する モジュール基板 4 4 と、 こ のモジュール基板に実装された I Cチッ プ 4 3 と、 I Cチッ プ上のノ° ッ ド 4 2 とモジュ一 ル基板の端子を接続するボ ンディ ングワイ ヤ 4 1 と を備え ている。
ワイ ヤ一がボンディ ングされた I C チッ プの平面図を第 4 図に示す。 こ の ワイ ヤーを使う 方式では、 I C チッ プ 1 0 1 の半導体ァク ティ ブエ リ ァ 1 0 2 とボ ンディ ングパ ッ ド 4 2 は別の領域にあ る。 ポ ンディ ングワイ ヤへ ッ ド 1 3 2 はボ ンディ ングワイ ヤ 4 1 の先端にあ る部分である。
第 4 図に示 したボ ンディ ング部分の断面を第 5 図に示す。 I C チッ プ 4 4 の上にはボンディ ングパ ッ ド 4 2 が形成さ れてお り 、 ボンディ ングの と き にボ ンディ ングワイ ヤへ ッ ド 1 3 2 によっ て強く 押しつけ られる。 ボ ンディ ングワイ ャ 4 1 は機械的作用 によっ てパ ッ ド に圧着する。 そのため に、 ボンディ ングパ ッ ド の下にアク ティ ブ素子が有る と壊 れる こ とがあ り 、 従来はアク ティ ブ素子を配置する こ と力 できなかっ た。
また、 例えば I C タ グで用 いる よ う な 0 . 3 m m角の I C チッ プでは、 ボンディ ングパ ッ ド のサイ ズは 0 . 1 か ら 0 . 1 5 m m角、 ボンディ ングパ ッ ド数は 2 か ら 1 0 程度であ るが、 ボ ンディ ングパ ッ ドが I C チ ッ プに 占める面積は大 きな もの になる。
なお、 I Cチッ プの厚さ は、 約 2 0 0 〜 4 0 0 ミ ク ロ ンで ある。 こ のよ う な厚さでは、 特に I C チ ッ プの主な半導体 材料が脆い シ リ コ ンである場合には、 I C チ ッ プに曲げ応 力が加え られる と割れて し ま う 恐れがあ っ た。 I Cチッ プ が大きいほ ど こ の傾向は顕著になる。 I C チ ッ プの割れを 防止するために従来は I C チッ プに曲げ応力がかか らない よ う にケ一シング材料と して曲げに強い材料を選択して用 いる必要があっ た。 こ の問題を防 ぐために、 1 m程度に 薄く したフ レキシブルな I Cチッ プを用 いた I C カー ドが 特開平 3 — 8 7 2 9 9 号公報に開示されている。 しか しな が ら 、 こ こ に示された I C カー ドでは、 薄膜化された I C チ ッ プがカー ド基板の表面に配置されているためカー ド に 曲げ応力が働く と、 特に引 っ 張 り 張力 の場合 I C チッ プが 裂けて し ま う と い う 問題のあ る こ とが判明 した。
こ のよ う な問題を解決する方法と して、 薄型 I C チッ プ を I cカー ドの厚さ方向のほぼ中央付近に設ける構造とす る方法が、 特開平 6 — 1 9 3 2 6 7 号公報に開示されてい る。 こ の技術は I Cチッ プのパッ ド と回路基板に印刷によ り設けられた電極とが同 じ面に露出するよ う に設置し、 I Cチッ プのパッ ド と回路基板の電極との間の配線を導電べ ース ト を用いて印刷で形成する こ とによ り電気的に接続し ている。 導電ペース ト を用いる こ とによ り 、 ワイ ヤボンデ イ ングの工程が不要とな り 、 I Cカー ド を製造する上で経 済的である。
しかしながら、 上記の導電べ一ス ト を用いた印刷で I C チッ プのパッ ド を接続する場合次のよ う な問題のある こ と が明 らかになった。 すなわち、 既存の I Cチッ プ上に形成 されたパッ ド のピッチは 1 0 0 カゝ ら 1 5 0 X mと小さ いた め、 ワイヤボンディ ングによる接続な ら対応できるが、 銀 ペース トのスク リ ーン印刷では対応できないという こ とで ある。 即ち、 現状の技術では、 印刷精度を 2 0 0 / m以下 にする こ とが困難である とい う 問題である。 これは、 従来 のワイ ヤボンディ ングを行う I Cチッ プをそのまま使用す る ときに問題となる。
本発明の目的は、 I Cチッ プ上に形成された狭ピッチの パッ ド と基板上に設けられた電極とが印刷で形成された配 線で電気的に接続された半導体装置およびそれら を安定し て接続する半導体装置の製造方法を提供する こ とである。
本発明の他の 目的は、 I Cチッ プ上に形成された狭 ピ ッ チのパ ッ ド と基板上に印刷された電極とが電気的に接続さ れた信頼性の高い半導体装置および工程数の増加を伴わな い低コス トな半導体装置の製造方法を提供する こ とである。 発明の開示
上記目的は、 I Cチップに設けられた第 1のパッ ドに電気的に接 続された第 2のパッ ドを前記 I Cチップ上に設けることにより達成 される。 第 2のパッ ドは所望の位置に設けることができるので複数 の第 2のパッ ドと基板に設けられた複数の電極とを接続するそれぞ れの配線を印刷で形成することができる。 また、 複数の第 2のパッ ドと基板に設けられた複数の電極との位置の整合を取ることにより， 第 2のパッ ドと基板に設けられた電極とをそれぞれ対向させて電気 的に接続することができる。 第 2のパッ ドと基板に設けられた電極 との間に導電性接着材を設けることにより、 接続の信頼性を高める ことができる。
また、 上記目的は、 複数のパッ ドを有する I Cチップを準備する 工程と、 前記パッ ドが露出する第 1 の開口部を有する第 1 の絶縁膜 を形成する工程と、 前記第 1の絶縁膜を有する前記基板上に第 1の 金属膜を形成する工程と、 前記第 1の開口部から前記第 1 の絶縁膜 上に延伸し第 2のパッ ドとなる領域に開口部を有し、 かつ前記第 1 の金属膜が露出するような第 2の絶縁膜を形成する工程と、 露出し た前記第 1の金属膜上に第 2の金属を選択的に形成する工程と、 前 記第 2の絶縁膜を除去する工程と、 露出した前記第 1 の金属膜を除 去して第 1 と第 2の金属膜からなる第 2のパッ ドを形成する工程と、 前記第 2のパッ ドと絶縁性基板に設けられた電極とを電気的に接続 する工程とを有することを特徴とする半導体装置の製造方法により 達成される。
なお、 第 2のパッ ドを I Cチップのァクティブ領域に形成するこ とにより、 新たなパッ ド形成のためにチップ面積を大きくする必要 が無く、 I Cチップの上面を有効に使う ことができる。
また、 第 1 のパッ ドへのバンプと第 2のパッ ドとを同じ工程で作 成できるので、 I Cチップの製造コス トの増加はない。
また、 複数の第 2のパッ ドと絶縁性基板上の電極との位置を対応 させることにより、 I Cチップの絶縁性基板へのフェースダウンボ ンディングが可能となり第 2パッ ドと前記電極との間の距離を短く でき、 配線抵抗を低減できる。
また、 前記第 2の金属膜を慣用技術である金メッキ膜とすること により第 2のパッ ドの信頼性を高めることができる。
また、 絶縁性基板の厚さを 0 . 2 5 m m以下、 I Cチップの厚さ を 1 0 0 i m以下、 望ましくは 5 0 x mとすることによりそれぞれ がフレキシブルになり、 I Cチップの絶縁性基板への固着が容易に 行える。 すなわち、 この様に I Cチップがフレキシブルな場合には 絶縁性基板の表面に凹凸があっても、 I Cチップが変形して当該絶 縁性基板に固着することが可能となる。
また、 複数の第 2のパッ ドへの配線は互いに交差しない配置とす ることにより互いのショートを防止できる。
また、 第 1 の絶縁膜を慣用 されているポ リ イ ミ ド樹脂、 窒 化珪素または酸化珪素かまたはそれ ら の組合せの膜とする こ と によ り 、 信頼性が高 く なる。
また、前記絶縁性基板に対向させて第 2 の絶縁性基板を設 けて I C チ ッ プを挟み込み、 前記 I C チ ッ プがそれ ら の絶 縁性基板で形成される 中立面の 士 1 5 パーセ ン ト以内の領 域に配置される よ う にする こ と によ り 、 I C チッ プの破損 を低減する こ とができる。 T J
6 なお、 I cチッ プを実装する基板と してはカー ド基板に限 定される ものではない。
本発明によれば、従来の狭ピッチパ ッ ドを有する I Cチッ プを、 銀ペース ト を用いたスク リ ーン印刷等によって基板 に設けられた電極とを容易に接続する こ とができる。
即ち、 本発明によれば、 従来のボンディ ングパッ ド を拡大 したパッ ド を形成してパッ ド ピッチおよびパッ ドサイ ズの 拡大を図る こ とができるので、 銀ペース トスク リ ーン印刷 技術に見合ったパッ ド ピッチとなっ て、 安定に基板パター ンを形成してチッ プを接続する こ とができる。
また、 拡大パッ ドは半導体アクティ ブエリ アの上に設け る こ とができるのでチッ プサイ ズを縮小できる。 例えば、 銀ペース ト対応の場合、 0 . 5 倍のサイ ズ縮小も可能であ る。 図面の簡単な説明
第 1図は本発明に係る I Cチップのパッ ドと絶縁性基板に設けら れた電極との接続部を示す平面図、 第 2図は本発明に係る I Cチッ プのパッ ドと絶縁性基板に設けられた電極との接続部を示す要部断 面図、 第 3図は本発明に係る I Cチッ プ回路構成図の一例、 第 4 図は従来のワイ ヤがボンディ ングされた I Cチッ プの平 面図、 第 5 図は従来の I Cチッ プにワイ ヤがボンディ ング された I Cチッ プの要部断面図、 第 6 図は本発明に係る I Cチッ プのプロセス フ ローを示すための半導体装置の要部 断面図、 第 7 図は本発明に係る I Cチップのパッ ドと絶縁性基板 に設けられた電極との接続部を示す要部平面図、 第 8図は本発明に 係る具体的な I Cチップの平面図、 第 9図は第 8図に示した I Cチ ップの回路構成図、 第 1 0図は本発明に係る I Cチップのパッ ドと 絶縁性基板に設けられた電極との接続部を示す要部断面図、 第 1 1 図は本発明に係る I Cカードの平面図 （ a ) 及び要部断面図 （b ) 、 第 1 2図は本発明に係る I Cカードの要部断面図、 第 1 3図は従来 の I Cカードの I Cチップと基板との接続部を示す要部断面図、 第 1 4図は本発明に係る I Cカードの要部断面図、 第 1 5図は I Cチ ップの要部断面図、 第 1 6図は第 9図に示した I Cチップを用いて 製造した I C力一ドの概念図である。 発明を実施するための最良の形態
(実施例 1 )
本発明を第 1図を用いて説明する。第 1 図は本発明に係る I Cチ ップのパッ ドと絶縁性基板に設けられた電極 1 0 3との接続部を示 す。 I Cチッ プ 1 0 1 のアクティ ブエリ ア 1 0 2 上に、 第 1 のパッ ド （小パッ ド） 1 0 5 に電気的に接続された第 2 の パッ ド （拡大パッ ド） 1 0 4 が設けられている。 このァク ティ ブエリ ア 1 0 2 には、 半導体 ト ラ ンジスタやダイ ォー ド抵抗素子などが形成されている。 これらは必要に応じて 互いに配線で結線されてお り 、 特定のメモ リ や論理などの 機能を有する。 拡大パッ ド 1 0 4 は小パッ ド 1 0 5 に接続 されている。 なお、 小ノ°ッ ド 1 0 6 は I Cチッ プ 1 0 1 の 回路動作をテス トするためのテスティ ングパッ ドであ り 、 テス トが不要の場合には形成する必要は無い。
また拡大パッ ド 1 0 4 は電極 1 0 3 に導電性接着剤によ り接続されている。 第 1 図で示した Aと A ' の断面を第 2 図に示す。 カー ド 基板 1 2 1 の上には印刷された電極 1 0 3 が設け られてい る。 また、 I Cチッ プ 1 0 1 には配線 1 2 5 で結線された 複数の半導体素子 1 2 4 が形成されたアクティ ブエリ アが 設けられている。 その上には小パッ ド 1 0 5 に接続された 拡大パッ ド 1 0 4が設けられている。 拡大パッ ド 1 0 4 と 電極 1 0 3 とは、 導電性粒子 1 2 6 を含む異方導電性接着 フィ ルムによ り電気的に接続される と と もに、 互いに固定 される。
I Cチッ プ 1 0 1 の内部回路構成図を第 3 図に示す。こ こ で用いた I Cチッ プ 1 0 1 は無線用であ り 、 内部には I C を動作させるために供給される電力用電波を所定の電圧に 変換する電気回路や I Cチッ プ内の蓄積データ を無線で送 るための変調復調回路が設けられている。 また、 I C はァ ンテナ用のコイル 9 0 に接続されている。 なお、 接触式の
1 Cカー ドではこれらの回路は不要である。
なお、 スター夕は電位を検出して基準電圧を発生する回 路、 レギユ レ一夕は基準電位か らィ ンピ一ダンスの小さな 電源電圧を発生する回路、 パワーオン リ セ ッ ト は電位確定 後に リ セ ッ ト を解除する回路、 デジアナ接続回路はアナ口 グデジタル回路の変換をする回路、 ク ロ ッ ク アンプはア ン テナコイルか らの微少電圧を大振幅のク ロ ッ ク波形に増幅 する回路である。
第 6 図に拡大パッ ド 1 0 4 の製造工程を示す。 第 6 図 ( a ) はシ リ コ ン基板 1 4 5 に半導体素子 1 2 4 と配線 1
2 5 とを形成した後、 小パッ ド 1 0 5 が露出する開口部を 有するポ リ イ ミ ド樹脂膜 （第 1 の絶縁膜） 1 4 1 (約 1 0 H m ) が形成された状態の半導体装置の要部断面を示す。 その後、 チタ ン （ T i ) と金 （ A u ) の積層膜 （第 1 の金 属膜） （約 2 0 0 n mZ約 2 0 0 n m) を蒸着する （第 6 図 （ b ) に
その後、拡大パッ ド領域および拡大パッ ド と小パッ ド とを 接続する配線領域となる開口部を有する レジス ト膜 （第 2 の絶縁膜） 1 4 7 を形成し、 さ ら に、 こ の開口部内に選択 的に金 （ A u ) 膜 （第 2 の金属膜） 1 4 8 を約 1 5 Ai mの 厚さでメ ツキする （第 6 図 （ c ) ) 。
その後、 レジス ト膜 1 4 7 を除去する （第 6 図 （ d ) ) 。 さ ら に、 その上部に金膜 1 4 8 が形成されてお らず、 露出 した第 1 の金属膜 1 4 6 をエッチングによ り 除去する （第 6 図 （ e ) ) 。
なお、 図示していないが、 拡大パッ ドが接続されない小パ ッ ド上には金メ ッキ膜と第 1 の金属膜の積層膜か らなるバ ンプが形成される。
(実施例 2 )
第 7 図を用いて他の実施例を説明する。 本実施例では、 拡大パッ ドが I Cチッ プ 1 0 1 の非アクティ ブ領域に形成 された例である。 I Cチッ プ 1 0 1 にはワイヤボンディ ン グパッ ド （小ノ\°ッ ド） 1 0 5 と、 拡大ノ\°ッ ド 1 0 4 が設け られてお り 、 こ の拡大パッ ド 1 0 4 はワイ ヤボンディ ング パッ ド （小パッ ド） 群の一つとノ\°ッ ド配線 1 2 によ り電気 的に接続されている。 拡大パッ ド 1 0 4 は基板に設けられ た電極 1 0 3 と電気的に接続されている。 こ の I Cチッ プ 1 0 1 と しては周知のマイ ク ロプロセッサを用いる こ とが できる。
従来のマイ ク ロプロセッサは、例えばパッ ド ピッチが 1 5 0 / m程度であ り 、 内部回路テス ト用を含めて 4 0個以上 のパッ ドが設けられている。 この様な狭ピッチのパッ ドで あっても、 所望の小パッ ド と電気的に接続された拡大パッ ドを用いる こ とによ り 、 異方導電性接着フィ ルムを用いて、 カー ド基板上に銀べ一ス ト を用いてスク リ ーン印刷された 配線と容易に接続する こ とができる。
なお、異方導電性接着フィ ルムで I Cチッ プのパッ ド とカ 一 ド基板の銀ペース ト を用いた印刷電極とを接続する とき には、 I Cチッ プのパッ ドの少なく と も表面を金のよ う に 非酸化性の材料で形成する こ とが接続の信頼性を確保する う えで望ま しい。 従来の電極上に金膜をメ ツキで形成する 技術は T A B ( T a p e A u t o m a t e d B o n d i n g ) を行う ときに慣用されている。 本発明では、 従来 の小パッ ド表面への金膜形成と同一の工程で拡大パッ ドを 形成できるので工程の増加はない。
なお、拡大パッ ドが必要なパッ ド数は I Cカー ドの場合に は 6 か ら 8 程度でよい。 従って、 4 0 個程度のワイヤボン ディ ングパッ ド （小パッ ド） のう ちか ら選択的に選び拡大 ノ ッ ド と接続すればよい。 第 8 図に本発明に係る I Cチッ プの一例の平面図を示す。 I Cチッ プ 1 0 1 の上には拡大 パッ ド （サイズ 3 0 0 X 6 0 0 ミ ク ロ ン） 6個が設けられ ている。
なお、 C L Kはク ロ ッ ク信号入力部、 M〇 D O はテス ト信 号入力部、 R E S はリ セッ ト信号入力部、 V C C は電源電 圧 （ + 5 V ) 入力部、 I Z Oはデ一夕入出力部、 V S S は グラ ン ド入力部である。
第 8 図に示した I Cチッ プの中の構成を第 9 図に示す。 実際の I Cチッ プ 1 0 1 の中には、 メモ リ やプロセッサが 設けられている。 それぞれの端子は電源端子 （ V D D , V S S ) や入出力端子 （ I Z O ) 、 リ セッ ト端子 （ R E S ) 、 メモ リ 制御端子 （ M O D E 0 ) 、 ク ロ ッ ク端子 （ C L K ) である。
なお、 E E P R〇 Mは電気的に書き込みが可能な リ ー ドォ ンリ メモ リ 、 R O Mはマスク による リ ー ドオン リ メモ リ （書 き換え不可） 、 R A Mはラ ンダムアクセスが可能なメモ リ 、 C P Uは演算をつかさ どるュニッ トである。
第 7 図に示した半導体装置の I Cチッ プ 1 0 1 と基板上 の配線との接続部の断面図を第 1 0 図に示す。 基板 1 2 1 の上には所望の形状を有する基板電極 1 0 3 が、 印刷によ り形成されている。 印刷に用いた導電性材料は銀ペース ト である。
一方 I Cチッ プ 1 0 1 の上には拡大パッ ド 1 0 4が設け られてお り 、 基板電極 1 0 3 と拡大パッ ド 1 0 4 は導電性 粒子 1 2 6 によって接続されている。 この導電性粒子のサ ィ ズは 5 〜 1 0 i mの直径をもつ微粒子であって、 プラス チッ ク粒子にチタ ンを付着して金のメ ツキをほどこ したも のや、 ニッケルの微粒子である。 この微粒子は接着剤 1 2 7 の中に分散されてお り 、 基板電極 1 0 3 と拡大パッ ド 1 0 4 の間に挟まったものが、 電極の接続に寄与する こ とが できる。 図面では、 縦方向の導通がとれる。 一方、 横方向 は微粒子の分散状態が維持されているので非導通のままで ある。 この様な接着剤を異方導電性接着材と呼ぶ。
異方導電性接着剤を用いた接続の場合には、あ らかじめ基 板に形成した銀ペース ト をァニールする こ とによ り 固化し て印刷電極と して当該基板を保存しておき、 生産上必要な ときに取 り 出して I Cチッ プと接続する こ とができる。 また、ワイ ヤボンディ ングを使用せず I Cチッ プと基板と を異方導電性接着材を介して対向させて接続する こ とがで きるので配線長を短く できる。
I Cチッ プと基板とを対向させた場合でも、 5 以下 の薄い I Cチッ プと 0 . 2 5 m m以下の基板とを用いる こ とによ り 、 薄い I Cカー ド を提供できる。
また、接着材の主成分をエポキシ系の熱硬化型樹脂とする こ とによ り 、 接続部分での導電体膜の腐食を防止できる、 I Cチッ プと基板の段差を解消できる、 接着を短時間で行 う こ とができる等の効果がある。
また、 拡大パッ ドの間隔は、 印刷で形成できる配線の間隔 に調整する こ とができる。 また、 拡大パッ ドのサイ ズは、 印刷の位置合わせ精度に応じて調整できる。 即ち、 合わせ 精度が低いほど拡大パッ ドのサイ ズを大き く すればよい。
(実施例 3 )
実施例 1 や 2 で示した I Cチッ プを用いて製造した I C カー ドを第 1 1 図および第 1 6 図を用いて説明する。 I C チッ プ 1 0 1 とコ ンデンサチッ プ 3 3 は異方導電性接着材 でカー ド基板 1 2 1 に固定される と と もに、 力一 ド基板 1 2 1 に形成された印刷電極に接続される。 なお、 コ ンデン サチッ プ 3 3 は平滑用である。 カー ド基板 1 2 1 の材料は P E T (ポ リ ェチルテレフタ レー ト） や塩化ビニール、 ポ リ カーポネイ トなどを使用する こ とができる。 さ ら にカー ド基板 1 2 1 の上には所望の形状を有する コイル 9 0 が銀 ペース 卜のスク リ ーン印刷によって形成される。 コイル 9 0 の上にはバイ ァホール 3 4 を有する絶縁膜が設けられて お り 、 コイル 9 0 の一端はバイ ァホール 3 4 によって、 コ ィル上の絶縁膜 1 5 0 上の配線 1 6 0 と下のコイル配線を 接続する こ とによ り I Cチッ プ 1 0 1 にコイル端子が接続 されるよ う にする。 この I Cカー ドは無線式であ り 、 非接 触でデータのや り取り ができ、 またエネルギを電磁波で受 け取る こ とができる非接触タイ プの I Cカー ドである。 I Cチッ プ 1 0 1 およびコ ンデンサチッ プ 3 3 の表面には金 膜の拡大パッ ドが設けられてお り 、 異方導電性接着剤によ り 、 力一 ド基板 1 2 1 に印刷された配線に接続されている。 なお、アンテナとなる上記コイル 9 0 のパターンはダイ ポ ール型で高周波対応の電波を受ける こ とができる。 アンテ ナのパターンは用途によって様々な形態があ り 、 こ こに記 載される ものに限定される ものではない。
次に、 I Cチッ プ 1 0 1 とコイルとの接続関係を第 1 6 図を用いて説明する。 I Cチッ プはマイ コ ンチッ プ 8 0 2 と無線チッ プ 8 0 4 を有している。 これらは一つのチッ プ にする こ と もできる。 但し、 これら を分ける こ とによ り大 量生産されたマイ コ ンチッ プを用いる こ とができるので、 本発明に係る無線式 （非接触式） の半導体装置を比較的少 量生産する場合には低コス 卜で製造できる。
拡大パッ ド 8 0 1 はマイ コ ンチッ プ 8 0 2 の上に設け ら れてお り 、 無線チッ プ 8 0 4 の拡大パッ ド 8 2 0 と印刷基 板配線 8 0 3 を介して接続されている。 また基板配線パ夕 —ンはコイルパターン 8 0 5 を構成する。
コイルパターン 8 0 5 に接続されているコ ンデンサチッ プは同調用であ り 、 これを設ける こ とによ り 無線で操作で きる距離を大き く する こ とができる。
平滑用コイルは無線チッ プ内に設ける こ とができるが、な く ても良い。
本発明によ り 、低コス トで信頼性の高い非接触 I Cカー ド を提供する こ とができる。
なお、 第 1 2 図に示すよう に、 カー ド基板 1 2 1 上に I C チッ プ 1 0 1 を固定し、 さ らに第 2 のカー ド基板 5 2 で挟 み込むこ とによ り 、 よ り信頼性を高める こ とができる。 下 側のカー ド基板 1 2 1 の上には印刷電極 1 0 3 が設け られ、 異方導電性接着フィ ルムで I Cチッ プ 1 0 1 の拡大パッ ド との間の電気的接続がと られる。 この I Cチッ プのパッ ド は第 7 図に示すよう な拡大パッ ドであ り 、 安定に I Cチッ プと基板 1 2 1 の印刷電極 1 0 3 とが接続される。
銀ペース ト を用いた印刷電極や配線、コイルの厚さは 1 0 か ら 5 0 mの範囲で用いる こ とができる。 I Cチッ プの 厚さ は 1 z m〜 2 0 0 mで用いる こ とができ、 特に 1 0 /x m〜 1 0 0 mが望ま しい。 上と下のカー ド基板の厚さ は 1 0 m〜 5 0 0 mの範囲で用いる こ とができ、 特に 5 0 i m〜 2 5 0 が望ま しい。 上下のカー ド基板は、 接着剤 5 3 で張り 合わせる。 l O O ^ m以下の厚さの I C チッ プを用い、 I Cチッ プの中立面と出来上がっ たカー ド の中立面の位置の差を出来上がったカー ド の厚さの 3 0 ノ\° 一セン ト以内に納めるよ う にする こ とによ り第 1 2 図に示 すよ う に、 カー ドの曲げに対して、 I Cチッ プの曲げが追 従する構造となる。 これによ り 、 曲げに強く 信頼性の高い I Cカー ドを提供できる。 特にカー ド基板 1 2 1 とカー ド 基板 5 2 の厚さ をほぼ同 じにする こ とによ り I Cチッ プは カー ドの中立面又はその近傍に配置されるため、 曲げ応力 に対して高い信頼性が得られる。
I Cチッ プを力 ― ドの中立面に、よ り正確に配置する構成 を第 1 4 図を用いて説明する。 第 1 4 図はカー ドの断面図 を示している。 本カー ドの中立面 6 1 を線対称軸に して、 上側のカー ド基板 5 2 と下側のカー ド基板 1 2 1 の間に I Cチッ プ 1 0 1 が配置されている。 この I Cチッ プ 1 0 1 は下側の印刷電極 1 0 3 と異方導電性接着剤で接続されて いる。 一方、 I Cチッ プ 1 0 1 の裏面側すなわち、 素子や ノ°ッ ドがない側にも印刷で形成された導電体膜 6 3 が設け られてお り 、 I Cチッ プに接している。 このよ う に I Cチ ッ プの中立面に対して鏡面対象な構造となるよ う に、 材料 の種類および厚さ を選択する。 上側の導電体膜 6 3 は、 高 周波に対する シ一ル ド効果を有する。 下側の電極 1 0 3 は I Cチッ プの拡大パッ ド と電気的に接続される。 いずれも 厚さが同じになるよ う に銀ペース トのスク リ ーン印刷で形 成する。 また、 上側と下側の厚さが同 じになるよ う に力一 ド基板を選択する。 ただし、 各構成において、 所定の厚さ の ± 1 5 パーセン トの誤差は許容範囲である。 上と下の弾 性係数を近づける こ とによって、 I Cチッ プへの応力をよ り緩和する こ とができる。
次に、 I Cのアクティ ブ領域を構成する素子の一例を第 1 5 図を用いて説明する。 第 1 5 図は半導体のアクティ ブ エリ アを構成する素子を示している。 シリ コ ン基板 1 4 5 の表面には素子分離用酸化膜 9 0 1 で分離された領域に絶 縁ゲー ト型 ト ラ ンジスタやバイポーラ ト ラ ンジスタが形成 されている。
絶縁ゲー ト型 ト ラ ンジスタは、不純物 ド一プ層か らなる ソ —ス領域 9 1 2 および ド レイ ン領域 9 1 3 と、 それぞれに 接続されたソース電極 9 0 2 および ド レイ ン電極 9 0 4 と、 ソース領域 9 1 2 および ド レイ ン領域 9 1 3 の間に流れる 電流を制御するゲー ト電極 9 0 3 とを有する。
ノ イポーラ ト ラ ンジス夕は、 コ レク タ層 9 0 8 、 ベ一ス層 9 1 0 、 エミ ッ 夕層 9 0 9 およびそれら に接続されたコ レ ク タ電極 9 0 7 、 ベース電極 9 0 5 、 エミ ッ 夕電極 9 0 6 を有する。 これらの電極を配線で結線する こ とによって、 メモ リや論理回路を構成する。 これらの領域がアクティ ブ エリ アである。
なお、上側や下側の基板と してフ レキシブルな磁気力一 ド 基板を使用する こ と もできる。 磁気カー ド基板を用いる こ とによ り 、 また、 I Cカー ドの一部に磁気情報を蓄積した 領域を設ける こ とによ り 、 磁気カー ド と I Cカー ド とを一 枚のカー ドで共用する こ とができる。

Claims

請求の範囲 . 半導体チップと、
前記半導体チップに所定のピッチで形成された複数の第 1のパ ッ ドと、
前記複数の第 1のパッ ドに電気的に接続された複数の第 2のパ ッ ドと、
絶縁性基板と、
前記絶縁性基板に形成された複数の電極と、
印刷により形成され、 前記複数の第 2のパッ ドと前記複数の電 極とを電気的に接続する配線とを有することを特徴とする半導体 . I Cチップと、
前記 I Cチップに所定のピッチで形成された複数の第 1のパッ ドと、
前記複数の第 1のパッ ドのなかの一つにそれぞれ電気的に接続 され、 前記第 1のパッ ドよりも数の少ない第 2のパッ ドと、 絶縁性基板と、
前記絶縁性基板に形成された複数の電極とを有し、
前記複数の第 2のパッ ドのなかの一つと前記複数の電極の一つ とがそれぞれ電気的に接続されていることを特徴とする半導体装 . I Cチップと、
前記 I Cチップに所定のピッチで設けられた複数の第 1のパッ ドと、
前記複数の第 1のパッ ドに個々に電気的に接続された複数の第 2のパッ ドと、
絶縁性基板と、
前記絶縁性基板上に印刷により形成された複数の電極とを有し、 前記複数の第 2のパッ ドは、 前記複数の電極に対向して配置さ れ、 かつ、 互いに対向する前記第 2のパッ ドと電極とは個々に電 気的に接続されていることを特徴とする半導体装置。
4. 前記第 2のパッ ドと前記電極とは導電性接着材で電気的に接続 されていることを特徴とする特許請求の範囲第 3項記載の半導体 装置。
5. 前記 I Cチップは、 1 0 m〜 1 0 0 mの範囲の厚さを有す ることを特徴とする特許請求の範囲第 3項記載の半導体装置。
6. 前記絶縁性基板は、 5 0 m〜 2 5 0 t mの範囲の厚さを有す ることを特徴とする特許請求の範囲第 3項記載の半導体装置。
7. 前記 I Cチップは、 前記絶縁性基板に対向して設けられた第 2 の絶縁性基板で挟まれていることを特徴とする特許請求の範囲第
3項記載の半導体装置。
8. 前記第 2のパッ ドは、 前記第 1 のパッ ドよりも大きい面積を有 することを特徴とする特許請求の範囲第 3項記載の半導体装置。
9. 前記第 2のパッ ドは、 前記トランジスタが形成されたァクティ ブ領域上に設けられていることを特徴とする特許請求の範囲第 3 項記載の半導体装置。
1 0. 前記 I Cチップと前記第 2の絶縁性基板との間に導電膜が形 成されていることを特徴とする特許請求の範囲第 7項記載の半導 体装置。
1 1. マイクロプロセッサを含む I Cチップと、
前記 I Cチップに所定のピッチで設けられた複数の第 1のパッ ドと、
前記複数の第 1のパッ ドに個々に電気的に接続された複数の第 2のパッ ドと、
絶縁性基板と、
前記絶縁性基板上に印刷により形成されたアンテナおよび複数 の電極とを有し、
前記アンテナは前記複数の電極の少なく とも一つと電気的に接 続され、
前記複数の第 2のパッ ドは、 前記複数の電極に対向して配置さ れ、 かつ、 互いに対向する前記第 2のパッ ドと電極とは個々に電 気的に接続されていることを特徴とする半導体装置。
2 . 前記複数の第 2のパッ ド間の距離は 2 0 0 // m以上離れてい ることを特徴とする特許請求の範囲第 1 1項記載の半導体装置。 3 . 前記複数の第 2のパッ ドは互いに絶縁されていることを特徴 とする特許請求の範囲第 1 1項記載の半導体装置。
4 . 複数のパッ ドを有する I Cチップを準備する工程と、
前記パッ ドが露出する第 1 の開口部を有する第 1 の絶縁膜を形 成する工程と、
前記第 1の絶縁膜を有する前記基板上に第 1 の金属膜を形成す る工程と、
前記第 1 の開口部から前記第 1の絶縁膜上に延伸し第 2のパッ ドとなる領域に開口部を有し、 かつ前記第 1 の金属膜が露出する ような第 2の絶縁膜を形成する工程と、
露出した前記第 1 の金属膜上に第 2の金属を選択的に形成する 工程と、
前記第 2の絶縁膜を除去する工程と、 露出した前記第 1の金属膜を除去して第 1 と第 2の金属膜から なる第 2のパッ ドを形成する工程と、
前記第 2のパッ ドと絶縁性基板に設けられた電極とを接続する 配線を印刷により形成する工程とを有することを特徴とする半導 体装置の製造方法。
5 . 複数の電極を有する絶縁性基板を準備する工程と、
複数のパッ ドを有する I Cチップを準備する工程と、
前記複数のパッ ドが露出する複数の第 1の開口部を有する第 1 の絶縁膜を形成する工程と、
前記複数の第 1の絶縁膜を有する前記基板上に第 1の金属膜を 形成する工程と、
前記複数の第 1の開口部の一つからそれぞれ前記第 1の絶縁膜 上に延伸し、 前記複数のパッ ドよりも数の少ない複数の第 2のパ ッ ドとなる領域に開口部を有し、 かつ前記第 1の金属膜が露出す るような第 2の絶縁膜を形成する工程と、
露出した前記第 1 の金属膜上に第 2の金属を選択的に形成する 工程と、
前記第 2の絶縁膜を除去する工程と、
露出した前記第 1 の金属膜を除去して第 1 と第 2の金属膜から なる複数の第 2のパッ ドを形成する工程と、
前記複数の第 2のパッ ドのなかの一つと、 前記絶縁性基板に設 けられた前記複数の電極の一つとをそれぞれ電気的に接続するェ 程とを有することを特徴とする半導体装置の製造方法。
6 . 印刷により形成された複数の電極を有する絶縁性基板を準備 する工程と、
複数のパッ ドを有する I Cチップを準備する工程と、 前記パッ ドが露出する第 1の開口部を有する第 1の絶縁膜を形 成する工程と、
前記第 1 の絶縁膜を有する前記基板上に第 1 の金属膜を形成す る工程と、
前記第 1の開口部から前記第 1の絶縁膜上に延伸し第 2のパッ ドとなる領域であって、 前記複数の電極の位置に対向するように 配置された複数の開口部を有し、 かつ前記第 1の金属膜が露出す るような第 2の絶縁膜を形成する工程と、
露出した前記第 1 の金属膜上に第 2の金属を選択的に形成する 工程と、
前記第 2の絶縁膜を除去する工程と、
露出した前記第 1の金属膜を除去して第 1 と第 2の金属膜から なる複数の第 2のパッ ドを形成する工程と、
前記複数の第 2のパッ ドが、 前記絶縁性基板に設けられた前記 複数の電極と対向するように前記 I Cチップを位置決めし、 互い に対向する前記第 2のパッ ドと前記電極とを電気的に接続するェ 程とを有することを特徴とする半導体装置の製造方法。
7 . 前記第 2のパッ ドの数は前記第 1のパッ ドの数よりも少ない ことを特徴とする特許請求の範囲第 1 6項記載の半導体装置の製 造方法。
8 . 前記第 1の絶縁膜は、 ポリイミ ド樹脂膜、 窒化珪素膜又は酸 化珪素膜を含むことを特徴とする特許請求の範囲第 1 6項記載の 半導体装置の製造方法。
9 . 前記絶縁性基板に対向して設けられ、 前記 I Cチップを挟む ように第 2の絶縁性基板を形成する工程をさらに有することを特 徴とする特許請求の範囲第 1 6項記載の半導体装置の製造方法。
2 0 . 前記第 2のパンプは、 トランジスタが形成された前記 I Cチ ップのァクティブ領域上に形成することを特徴とする特許請求の 範囲第 1 6項記載の半導体装置の製造方法。
2 1 . 前記第 2のパッ ドと前記電極とを異方導電性接着剤で接続す ることを特徴とする特許請求の範囲第 1 6項記載の半導体装置の 製造方法。
2 2 . 前記第 2の絶縁性基板には、 印刷により導電膜が形成されて いることを特徴とする特許請求の範囲第 1 9項記載の半導体装置 の製造方法。
2 3 . 印刷により形成されたアンテナと、 少なく とも一つが前記ァ ンテナに電気的に接続された複数の電極を有する絶縁性基板を準 備する工程と、
複数のパッ ドを有する I Cチップを準備する工程と、
前記パッ ドが露出する第 1 の開口部を有する第 1 の絶縁膜を形 成する工程と、
前記第 1の絶縁膜を有する前記基板上に第 1 の金属膜を形成す る工程と、
前記第 1の開口部から前記第 1の絶縁膜上に延伸し第 2のパッ ドとなる領域であって、 前記複数の電極の位置に対向するように 配置された複数の開口部を有し、 かつ前記第 1の金属膜が露出す るような第 2の絶縁膜を形成する工程と、
露出した前記第 1 の金属膜上に第 2の金属を選択的に形成する 工程と、
前記第 2の絶縁膜を除去する工程と、
露出した前記第 1 の金属膜を除去して第 1 と第 2の金属膜から なる複数の第 2のパッ ドを形成する工程と、 前記複数の第 2のパッ ドが、 前記絶縁性基板に設けられた前記 複数の電極と対向するように前記 I Cチップを位置決めし、 互い に対向する前記第 2のパッ ドと前記電極とを電気的に接続するェ 程とを有することを特徴とする半導体装置の製造方法。
4 . アクティ ブ素子が形成された領域を有する半導体チ ッ プと、
前記領域上に形成され、 開口部を有する絶縁膜と、 前記絶縁膜上に形成され、 前記開口部を介して前記 ァクティ ブ素子に接続された平面電極と、
基板と、
前記基板上に形成され、 前記平面電極に導電性接着 剤で接続された第 2 の電極と、
前記基板に対向して設けられ、前記チッ プを覆う よ う に 形成された第 2 の基板とを有する こ とを特徴とする半導 体装置。
5 . 間隔の狭い第 1 のボンディ ングパッ ド群と、 前記第 1 のボンディ ングパッ ド群と電気的に接続され、前記第 1 のボンディ ングパッ ド群の間隔よ り も広い間隔を有する 第 2 のボンディ ングパッ ド群とを有するチッ プと、
基板と、
前記基板上に印刷された複数の電極とを有し、
前記ボンディ ングパッ ド群が前記複数の電極に対向す るよ う に、前記チッ プを前記基板にフェースダウ ン状に配 置して前記第 2 のボンディ ングパッ ド群のなかの一つ と 前記電極の一つとが接続されている こ と を特徴とする半 導体装置。
6 . 前記電極または前記平面電極う ちの少な く と も一つ は、金メ ッキによ り 形成されている こ とを特徴とする特許 請求の範囲第 2 4項記載の半導体装置。
7 . 前記絶縁膜は、 ポ リ イ ミ ド樹脂または窒化珪素また は酸化珪素かまたはそれらの組合せである こ とを特徴と する特許請求の範囲第 2 4項記載の半導体装置。
8 . 前記チッ プの厚さが、 2 0 0 ミ ク ロ ン以下であ り 、 前記チッ プの中立面が前記基板と第 2 の基板で構成され るカー ドの中立面の 3 0 パーセン ト以内にある I Cカー ドである こ とを特徴とする特許請求の範囲第 2 4項記載 の半導体装置。
9 . 前記基板は磁気カー ド基板である こ とを特徴とする 特許請求の範囲第 2 8 項記載の半導体装置。
0 . 前記チッ プは前記基板よ り もフ レキシブルである こ とを特徴とする特許請求の範囲第 2 6 項記載の半導体装 置。
1 . 前記導電性接着剤は、 異方導電性接着剤である こ と を特徴とする特許請求の範囲第 2 4項記載の半導体装置。 2 . 前記チッ プの下面に前記導電性接着剤と同 じ電極材 料の層が設けられている こ とを特徴とする特許請求の範 囲第 2 8 項記載の半導体装置。
3 . 絶縁性基板と、
前記絶縁性基板上に印刷された第 1および第 2の電極と、 前記第 1及び第 2の電極の位置に対向して配置され、 かつ前記 第 1及び第 2の電極にそれぞれ接続された第 3および第 4のパッ ドを備えた I Cチップとを有することを特徴とする半導体装置。
PCT/JP1996/003815 1996-12-26 1996-12-26 Dispositif a semiconducteur et son procede de production WO1998029261A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
AU11741/97A AU1174197A (en) 1996-12-26 1996-12-26 Semiconductor device and method of manufacturing the same
PCT/JP1996/003815 WO1998029261A1 (fr) 1996-12-26 1996-12-26 Dispositif a semiconducteur et son procede de production
EP96942655A EP1034942A4 (en) 1996-12-26 1996-12-26 SEMICONDUCTOR ARRANGEMENT AND MANUFACTURING METHOD THEREFOR
JP53333398A JP3828581B2 (ja) 1996-12-26 1996-12-26 半導体装置及びその製造方法
US09/319,729 US6259158B1 (en) 1996-12-26 1996-12-26 Semiconductor device utilizing an external electrode with a small pitch connected to a substrate
US09/861,583 US6841871B2 (en) 1996-12-26 2001-05-22 Semiconductor device utilizing pads of different sizes connected to an antenna

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/003815 WO1998029261A1 (fr) 1996-12-26 1996-12-26 Dispositif a semiconducteur et son procede de production

Publications (1)

Publication Number Publication Date
WO1998029261A1 true WO1998029261A1 (fr) 1998-07-09

Family

ID=14154299

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/003815 WO1998029261A1 (fr) 1996-12-26 1996-12-26 Dispositif a semiconducteur et son procede de production

Country Status (5)

Country Link
US (2) US6259158B1 (ja)
EP (1) EP1034942A4 (ja)
JP (1) JP3828581B2 (ja)
AU (1) AU1174197A (ja)
WO (1) WO1998029261A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1148440A1 (en) * 1998-12-17 2001-10-24 Hitachi, Ltd. Semiconductor device and production method thereof
FR2809533A1 (fr) * 2000-07-03 2001-11-30 Commissariat Energie Atomique Microsysteme monolithique a mosaique de composants
JP2002216093A (ja) * 2001-01-24 2002-08-02 Hitachi Maxell Ltd 半導体チップ
JP2005202943A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008097644A (ja) * 1998-12-17 2008-04-24 Hitachi Ltd 半導体装置
US7942338B2 (en) * 2003-12-19 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259158B1 (en) * 1996-12-26 2001-07-10 Hitachi, Ltd. Semiconductor device utilizing an external electrode with a small pitch connected to a substrate
JPH1111055A (ja) * 1997-06-20 1999-01-19 Toshiba Corp 無線モジュール及び無線カード
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
US6372525B1 (en) * 1999-12-20 2002-04-16 Taiwan Semiconductor Manufacturing Company Wafer-level antenna effect detection pattern for VLSI
JP2001188891A (ja) * 2000-01-05 2001-07-10 Shinko Electric Ind Co Ltd 非接触型ｉｃカード
DE60123004T2 (de) * 2000-05-12 2006-12-21 Dai Nippon Printing Co., Ltd. Kontaktloser datenträger
US6765806B1 (en) * 2001-06-12 2004-07-20 Lsi Logic Corporation Composition with EMC shielding characteristics
US7417328B2 (en) * 2001-10-23 2008-08-26 Via Technologies, Inc. External power ring with multiple tapings to reduce IR drop in integrated circuit
CN100352051C (zh) * 2002-04-17 2007-11-28 威盛电子股份有限公司 用于降低集成电路的压降的具有多重狭长带的外部电源环
JP3093308U (ja) * 2002-10-08 2003-05-09 アルプス電気株式会社 カードコネクタ構造
MXPA05005820A (es) * 2002-12-06 2006-02-08 Jt Corp Metodo para la fabricacion de tarjeta de circuito integrado mediante laminacion de varias hojas.
TWI278084B (en) * 2004-10-19 2007-04-01 Advanced Semiconductor Eng Chip scale package with micro antenna and method for manufacturing the same
JP4386008B2 (ja) 2004-11-11 2009-12-16 セイコーエプソン株式会社 実装基板及び電子機器
CN101111938B (zh) * 2005-01-28 2010-08-11 株式会社半导体能源研究所 半导体器件和制造它的方法
CN101156162B (zh) 2005-03-31 2012-05-16 株式会社半导体能源研究所 无线芯片以及具有无线芯片的电子设备
US7928910B2 (en) * 2005-03-31 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic device having wireless chip
TWI292945B (en) * 2006-02-24 2008-01-21 Chipmos Technologies Inc Chip package
FR2927441B1 (fr) * 2008-02-13 2011-06-17 Yannick Grasset Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif
JP5248224B2 (ja) * 2008-07-09 2013-07-31 リンテック株式会社 電子回路及びｉｃタグ
FR2949018B1 (fr) * 2009-08-06 2012-04-20 Rfideal Connexion ohmique au moyen de zones de connexion elargies dans un objet electronique portatif
US10909440B2 (en) 2013-08-22 2021-02-02 Texas Instruments Incorporated RFID tag with integrated antenna
JP2016081051A (ja) * 2014-10-10 2016-05-16 株式会社半導体エネルギー研究所 機能パネル、装置、情報処理装置
EP3151167B1 (en) * 2015-09-30 2020-05-20 Nxp B.V. Dual-interface ic card module

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63267598A (ja) * 1987-04-27 1988-11-04 株式会社日立製作所 半導体装置およびその製造方法
JPH0387299A (ja) * 1989-08-31 1991-04-12 Sharp Corp Ｉｃカード
JPH04341896A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体装置及びメモリーカード
EP0637841A2 (en) 1993-08-04 1995-02-08 Hitachi, Ltd. Thin film semiconductor device and fabrication method
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
WO1996022620A1 (en) 1995-01-19 1996-07-25 Cubic Memory, Inc. Conductive epoxy flip-chip
JPH08287208A (ja) * 1995-04-13 1996-11-01 Sony Chem Corp 非接触式ｉｃカード及びその製造方法
WO1996037917A1 (en) 1995-05-23 1996-11-28 Hitachi, Ltd. Semiconductor assembly
JPH0945724A (ja) * 1995-07-28 1997-02-14 Mitsumi Electric Co Ltd 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
US5135890A (en) * 1989-06-16 1992-08-04 General Electric Company Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
DE4032397A1 (de) * 1990-10-12 1992-04-16 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
JP3179595B2 (ja) * 1992-11-12 2001-06-25 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP2970411B2 (ja) 1993-08-04 1999-11-02 株式会社日立製作所 半導体装置
JPH0815167A (ja) 1994-06-24 1996-01-19 Canon Inc 異物検査装置及びそれを用いた半導体デバイスの製造 方法
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
US5733814A (en) * 1995-04-03 1998-03-31 Aptek Industries, Inc. Flexible electronic card and method
JPH08316411A (ja) * 1995-05-18 1996-11-29 Hitachi Ltd 半導体装置
US5744383A (en) * 1995-11-17 1998-04-28 Altera Corporation Integrated circuit package fabrication method
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
US6259158B1 (en) * 1996-12-26 2001-07-10 Hitachi, Ltd. Semiconductor device utilizing an external electrode with a small pitch connected to a substrate
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
FR2769389B1 (fr) * 1997-10-07 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
WO2000003354A1 (fr) * 1998-07-08 2000-01-20 Dai Nippon Printing Co., Ltd. Carte a circuit integre sans contact et son procede de fabrication

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
JPS63267598A (ja) * 1987-04-27 1988-11-04 株式会社日立製作所 半導体装置およびその製造方法
JPH0387299A (ja) * 1989-08-31 1991-04-12 Sharp Corp Ｉｃカード
JPH04341896A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体装置及びメモリーカード
EP0637841A2 (en) 1993-08-04 1995-02-08 Hitachi, Ltd. Thin film semiconductor device and fabrication method
WO1996022620A1 (en) 1995-01-19 1996-07-25 Cubic Memory, Inc. Conductive epoxy flip-chip
JPH08287208A (ja) * 1995-04-13 1996-11-01 Sony Chem Corp 非接触式ｉｃカード及びその製造方法
WO1996037917A1 (en) 1995-05-23 1996-11-28 Hitachi, Ltd. Semiconductor assembly
JPH0945724A (ja) * 1995-07-28 1997-02-14 Mitsumi Electric Co Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1034942A4

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1148440A1 (en) * 1998-12-17 2001-10-24 Hitachi, Ltd. Semiconductor device and production method thereof
US7298029B2 (en) 1998-12-17 2007-11-20 Hitachi, Ltd. Semiconductor devices and manufacturing method therefor
JP2008097644A (ja) * 1998-12-17 2008-04-24 Hitachi Ltd 半導体装置
EP1148440B1 (en) * 1998-12-17 2010-06-16 Hitachi, Ltd. Device with semiconductor chip
JP4589375B2 (ja) * 1998-12-17 2010-12-01 株式会社日立製作所 半導体装置
FR2809533A1 (fr) * 2000-07-03 2001-11-30 Commissariat Energie Atomique Microsysteme monolithique a mosaique de composants
JP2002216093A (ja) * 2001-01-24 2002-08-02 Hitachi Maxell Ltd 半導体チップ
JP4690561B2 (ja) * 2001-01-24 2011-06-01 日立マクセル株式会社 半導体チップ
JP2005202943A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置
US7942338B2 (en) * 2003-12-19 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8313035B2 (en) 2003-12-19 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US6259158B1 (en) 2001-07-10
US20010028103A1 (en) 2001-10-11
JP3828581B2 (ja) 2006-10-04
EP1034942A4 (en) 2005-07-06
AU1174197A (en) 1998-07-31
EP1034942A1 (en) 2000-09-13
US6841871B2 (en) 2005-01-11

Similar Documents

Publication Publication Date Title
WO1998029261A1 (fr) Dispositif a semiconducteur et son procede de production
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
US7291929B2 (en) Semiconductor device and method of manufacturing thereof
US7884459B2 (en) Semiconductor device suitable for a stacked structure
US6165814A (en) Thin film capacitor coupons for memory modules and multi-chip modules
TW464996B (en) Semiconductor device and its manufacturing process
US6208019B1 (en) Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
JP2001015679A (ja) 半導体装置及びその製造方法
WO1999004419A1 (fr) Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre
JPS62230027A (ja) 半導体装置の製造方法
US20020063331A1 (en) Film carrier semiconductor device
JP2003037344A (ja) 回路装置およびその製造方法
JP2003016407A (ja) 非接触型ｉｃカードとその製造方法
JPH06344692A (ja) 薄型モジュール
KR100787547B1 (ko) 반도체 장치와 삼차원 실장 반도체 장치 및 반도체 장치의제조 방법
JP2002033437A (ja) 半導体装置及びその製造方法
JP2003258196A (ja) 半導体装置及びその製造方法
JPH104122A (ja) 半導体装置
JP4123131B2 (ja) 半導体装置
JP2006013555A (ja) 半導体装置
JPH11121642A (ja) 半導体装置およびその製造方法
JP2007180762A (ja) 半導体装置
JPH10116930A (ja) 半導体装置及びその製造方法
JPH1065057A (ja) 半導体装置及びその製造方法
JPH07114223B2 (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AL AM AU BB BG BR CA CN CZ EE FI GE HU IL IS JP KG KR LK LR LT LV MD MG MK MN MX NO NZ PL RO SG SI SK TR TT UA US UZ VN AM AZ BY KG KZ MD RU TJ TM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): KE LS MW SD SZ UG AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09319729

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1996942655

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1996942655

Country of ref document: EP