WO1997037357A1

WO1997037357A1 - Schaltungsanordnung mit einer testschaltung

Info

Publication number: WO1997037357A1
Application number: PCT/DE1997/000623
Authority: WO
Inventors: Thomas Zettler; Diether Sommer; Georg Georgakos
Original assignee: Siemens Aktiengesellschaft
Priority date: 1996-03-28
Filing date: 1997-03-26
Publication date: 1997-10-09
Also published as: KR20000005054A; CN1218572A; ES2143862T3; DE19612441C2; JP3267301B2; DE19612441A1; BR9708454A; JPH11507166A; EP0891623B1; DE59701136D1; EP0891623A1; RU2183361C2; ATE189849T1

Abstract

Die Erfindung bezieht sich auf eine Schaltungsanordnung mit einer vorbestimmten Anzahl von auf einem Halbleitersubstrat (26) in regelmässiger Anordnung nebeneinander ausgebildeten Gruppenleitungen (WL0, ..., Wlm, BL0, ..., BLm), an denen eine Vielzahl von auf dem Halbleitersubstrat (26) und im wesentlichen gleichartig zueinander ausgebildeten elektronischen Elementarschaltungen (7) angeschlossen ist, wobei eine Testschaltung zur Überprüfung der elektronischen Funktionsfähigkeit der Elementarschaltungen (7) und/oder der Gruppenleitungen (WL0, ..., Wlm, BL0, ..., BLm) vorgesehen ist, welche gleichfalls auf dem Halbleitersubstrat (26) der Schaltungsanordnung integriert ausgebildet ist und eine den Gruppenleitungen (WL0, ..., Wlm, BL0, ..., BLm) zugeordnete Schalteinrichtung (30) aufweist, vermittels welcher wenigstens eine vorbestimmte Gruppenleitung (Wln, BLn) mit einem ersten Prüfsignal und eine weitere, gegenüber der vorbestimmten Gruppenleitung (Wln, BLn) unmittelbar benachbart angeordnete Gruppenleitung (Wln', Bln', n'=n-1, n'=n+1) mit einem zweiten, gegenüber dem ersten Prüfsignal einen unterschiedlichen Prüfpegel aufweisenden Prüfsignal beaufschlagbar ist, und eine den Gruppenleitungen (WL0, ..., Wlm, BL0, ..., BLm) zugeordnete Detektionseinrichtung (31) vorgesehen ist, welche ein von den mit dem ersten bzw. zweiten Prüfsignal beaufschlagten Gruppenleitungen (Wln, BLn bzw. Wln', BLn') abgeleitetes Ausgangssignal erfasst.

Description

Beschreibung

Bezeichnung der Erfindung: Schaltungsanordnung mit einer 5 Testschaltung

Die Erfindung Dezieht sich auf eine Schaltungsanorαnung mit einer vorbestimmten Anzahl von auf einem Halbleitersubstrat in regelmäßiger Anordnung nebeneinander ausgebildeten Grup- C penleitungen, an denen eine Vielzahl von auf dem Halbleiter¬ substrat und im wesentlichen gleichartig zueinander ausgebil¬ deten elektronischen Ξlementarscnaltungen angeschlossen ist, wobei eine Testscnaltung zur Überprüfung der elektromscnen Funktionsfamgκeιt der Elementarschaltungen und/oder der 5 Gruppenleitungen vorgesehen ist.

Nach der Herstellung einer hochintegrierten Halbleiterschal- tung ist es erforderlich, deren dynamischen und statischen Funktionsfahιgκeιten zu überprüfen, was für den Hersteller 0 die Durchfuhrung von zumeist aufwendigen Testprozeduren be¬ deutet. Aufgrund der hohen Zahl aller möglichen logiscnen Zu¬ stande bei den m aller Regel komplexen Schaltungen ist eine umfassende Prüfung der Schaltungen nur mit hohem Zeitaufwand moglicn. Da die Testkosten msbesonoers bei hochintegrierten 5 Halbleiterspeicher einen wesentlichen Anteil der Produktions¬ kosten darstellen, sind Testverfahren und Testschaltungen er¬ wünscht, welche in kurzer Zeit eine möglichst hohe Fehlerab¬ deckung gewährleisten. Eine möglichst frühzeitige Aussondie¬ rung defekter Schaltungen aus αem Produktionsablauf bringt C eine Entlastung der Fertigungsanlagen und tragt so zur Zeit- und Kostenersparnis bei. Gegenwartig wird eine typische Test¬ folge speziell für einen elektrisch loschbaren und program¬ mierbaren Halbleiterspeicher (EEPROM) wie folgt verwendet. Vor Beginn der eigentlichen Testfolge werden sämtliche Spei- : cnerzellen geloscht, und anschließend werden entweder alle

Speicnerzellen oder die nach einem vorbestimmten Muster aus¬ gewählten Speicnerzellen auf bestimmte Logikwerte proqram- miert. Danach kann in der Regel eine sogenannte Streßbehand¬ lung mit erhöhter Temperatur und/oder mit einer überhöhten Drainspannung erfolgen. Bei einem nachfolgenden Testlauf wer¬ den die Funktionen der Speicherzellen und Schaltungskomponen- ten des EEPROMs überprüft, beispielsweise durch Bestimmen der Schwellspannungsverschiebung der Speicherzellen. Nach einem erneuten Loschen der Speicherzellen wird eine nochmalige Streßbehandlung, gegebenenfalls mit einer erhöhten Gatespan¬ nung der Speicherzellen durchgeführt und es wird der Funkti- onstest unter Bestimmung der Schwellspannungsverschiebung der Speicherzellen wiederholt. Zum Schluß werden die Datemnhalte des EEPROM geloscht. Bei D. Rhein und H. Freitag, „Mikroelek¬ tronische Speicher" Seite 117, Springer-Verlag Wien New York, sind schaltungstechnische Maßnahmen zur Vereinfachung derar- tiger Prufprozesse erläutert. Beim sogenannten Gang Program¬ ming Mode kann durch paralleles Programmieren von zwei oder vier Bytes die Programmierzeit reduziert werden. Beim soge¬ nannten Füll Array Streß Mode werden hohe Streßspannungen an samtliche Wort- bzw. Bitleitungen gleichzeitig angelegt, um Störungen im normalen Betrieb an den nicht selektierten Zel¬ len nachzubilden. Beim sogenannten Individual Cell Threshold Mode arbeiten alle Leseschaltungen mit normaler Betriebsspan¬ nung, wahrend an den Wortleitungen die Spannung zwischen Null Volt und der Programmierspannung (typischerweise etwa +18 V) variiert wird, wodurch die individuelle Zelleinsatzspannung bestimmt werden kann. Bei sämtlichen der bisher bekannt ge¬ wordenen Tests ist es erforderlich, eine Speicherzelle mehr¬ mals zu programmieren und wieder zu loschen. Dies ist aber gerade bei einem EEPROM sehr zeitaufwendig, und bedingt ent- sprechend lange Testzeiten, da zum Programmieren bzw. Loschen eines EEPROMs bis zu 50 ms/Byte benotigt werden. Andere aus DRAM-Tests bekannte Algorithmen (beispielsweise der sogenann¬ te March Test) sind aufgrund der hohen Zahl der benotigten Programmierzyklen insbesondere für Flash-EEPROMs nicht ein- setzbar. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Gattung anzugeben, welche mit möglichst geringem schaltungstechnischen Mehrauf¬ wand ein schnelles und dabei ausreichend aussagekraftiges Te¬ stergebnis über die Funktionsfahigkeit der Schaltungsanord¬ nung ermöglicht.

Diese Aufgabe wird durch die Schaltungsanordnung nach An¬ spruch 1 gelost.

Erfindungsgemaß ist vorgesehen, daß die Testschaltung gleich¬ falls auf dem Halbleitersubstrat der Schaltungsanordnung in¬ tegriert ausgebildet ist und eine den Gruppenleitungen zuge¬ ordnete Schalteinrichtung aufweist, vermittels welcher wenig- stens eine vorbestimmte Gruppenleitung mit einem ersten Pruf- signal und eine weitere, gegenüber der vorbestimmten Gruppen¬ leitung unmittelbar benachbart angeordneten Gruppenleitung mit einem zweiten, gegenüber dem ersten Prufsignal einen un¬ terschiedlichen Prufpegel aufweisenden Prufsignal beauf- schlagbar ist. Weiterhin ist eine den Gruppenleitungen zuge¬ ordnete Detektionseinrichtung vorgesehen, welche ein von den mit dem ersten bzv< . zweiten Prufsignal beaufschlagten Grup¬ penleitungen abgeleitetes Ausgangssignal erfaßt.

Der Erfindung liegt die Erkenntnis zugrunde, die m vielen

Fallen vorhandene räumliche Symmetrie bzw. reguläre Anordnung einer Vielzahl von strukturell gleichartig angeordneten Ele¬ mentarschaltungen für einen schaltungstechnisch einfach auf¬ gebauten und mit Kurzen Prufzeiten durchfuhrbaren Durchgangs- und/oder ünterbrechungstest der Gruppenleitungen auszunutzen. In vielen Fallen nat sich herausgestellt, daß ein hoher An¬ teil herstellungsbedingter Fehler durch Unterbrechungs- und Durchgangstests der Gruppenleitungen ermittelt werden kann. Dadurch werden insbesondere fehlerhafte Gruppenleitungen festgestellt, unα ebenso lassen sich die von Elementarschal¬ tungen verursachten, fehlerhaften elektrischen Verbindungen zwischen Gruppenleitungen untereinander und zwischen Gruppen- leitungen unα anderen Leitungen ermitteln. Durchgangs- und Unterbrechungstests von Gruppenleitungen lassen sich im Ge¬ gensatz zu Funktionsuberprufungen der Elementarschaltungen sehr schnell durchfuhren. Die mit der erfindungsgemaßen Test- schaltung durchfuhrbaren Testlaufe ergeben m kürzester Zeit eine hohe Fehlerabdeckung, welche einer effizienten Voraus¬ wahl fehlerhafter Bauteile zugrundegelegt werden kann. Em wesentlicher Vorteil der Erfindung besteht darin, daß die Testschaltung schaltungstechnisch sehr einfach ausgebildet werden kann unα aus nur wenigen zusätzlich auf dem Halblei¬ tersubstrat vorzusehenden Komponenten besteht, so daß die Testschaltung als fester Bestandteil der Halbleiterschaltung auf dem gleicnen Halbleitersubstrat integriert ist. In vielen Fallen können ohnehin vorhandene Schaltungs"teιle der zu te- stenden Schaltung gleichzeitig für bestimmte Bestandteile der Testschaltung verwendet werden, so daß die zusätzlich beno¬ tigte Flache αer Testschaltung auf dem Halbleitersubstrat ge¬

Bei einer in Hinblick auf kurze Testzeiten vorteilhaften Wei¬ terbildung der Erfindung kann vorgesehen sein, daß vermittels der den Gruppenleitungen zugeordneten Schalteinrichtung sämt¬ liche geradzahligen Gruppenleitungen mit dem ersten Prufsi¬ gnal und sämtliche ungeradzahligen Gruppenleitungen mit dem zweiten Prufsignal beaufschlagbar sind, und die den Gruppen¬ leitungen zugeordnete Detektionsemrichtung -jeweils das von den mit dem ersten bzw. zweiten Prufsignal beaufschlagten ge¬ radzahligen bzw. ungeradzahligen Gruppenleitungen abgeleitete Ausgangssignal erfaßt. Dies ermöglicht, mit nur einem emzi- gen Test, bei dem zwei verschiedene Prufsignale an geradzah¬ lige und ungeradzahlige Gruppenleitungen angelegt werden, gleichzeitig eine Vielzahl nebeneinander verlaufender Grup¬ penleitungen auf Durchgang und Unterbrechung zu prüfen und festzustellen, ob Kurzschlüsse zwischen benachbarten Gruppen- leitungen Destehen. In Weiterbildung der erfindungsgemaßen Schaltungsanordnung kann vorgesehen sein, daß quer zu den Gruppenleitungen eine vorbestimmte Anzahl von nebeneinanderliegend auf dem Halblei¬ tersubstrat ausgebildeten Kollektivierungen vorgesehen ist, wobei an jeder Kreuzungsstelle von Gruppen- und Kollektivlei- tungen eine mit der Gruppen- und der Kollektivierung der je¬ weiligen Kreuzungsstelle elektrisch gekoppelte Elementar- schaltung vorgesehen ist. Vorzugsweise sind die Elementar¬ schaltungen matrixförmig angeordnet, und jeder Gruppen- bzw. Kollektivierung wird dabei eine Zeile bzw. Spalte der ma- trixformigen Anordnung zugeordnet. Dies eröffnet die Möglich¬ keit, durch Vergleich der Prufsignale auf den Gruppenleitun¬ gen mit denen auf den durch die jeweilige Elementarschaltung mit einer Gruppenleitung verknüpfte Kollektivierung die Ele- mentarschaltungen auf Durchgang zu prüfen und hierbei Rück¬ schlüsse auf die ordnungsgemäße Funktion der Elementarschal¬ tungen zu ziehen.

Bei einer schaltungstechnisch besonders einfachen Ausgestal- tung kann vorgesehen sein, daß eine der Anzahl der Gruppen¬ leitungen entsprechende Zahl von Schaltern vorgesehen ist, welche vermittels eines Auswahlsignals für ein Durchschalten entweder des ersten oder des zweiten Prufsignals auf eine Gruppenleitung angesteuert sind, wobei die Steuereingange der den geradzahligen Gruppenleitungen zugeordneten Schalter ge¬ meinsam an eine erste Auswahlleitung und der den ungeradzah- ligen Gruppenleitungen zugeordneten Schalter gemeinsam an ei¬ ne zweite Auswahlleitung gekoppelt sind. Die beiden Auswahl- leitungen und die jeweils jeder Gruppenleitung zugeordneten Schalter bilden hierbei die einzigen zusätzlich auf dem Halb¬ leitersubstrat auszubildenden Komponenten der Testschaltung. Sowohl die Auswahlleitungen, als auch die Schalter lassen sich in allen gangigen Halbleiter-Technologien (CMOS, TTL, usw.) realisieren. Wird bei den Auswahlleitungen und den Schaltern der Testschaltung die gleiche Halbleiter-Technolo¬ gie verwendet wie bei den Gruppenleitungen und Elementar¬ schaltungen der zu testenden Schaltung, bleibt der entwick- lungs- und produktionstechnische Mehraufwand für die Schalt- einrichtung gering.

Um einzelne defekte Gruppenleitungen zu identifizieren, kann vorgesehen sein, daß die Schalteinrichtung eine einzige vor- bestiτrante Gruppenleitung mit dem ersten Prüfsignal und alle weiteren Gruppenleitungen mit dem zweiten Prüfsignal beauf¬ schlagt. Dieser Test ermöglicht neben der Feststellung eines Kurzschlusses zwischen zwei beliebigen Gruppenleitungen auch die eindeutige Identifikation einer fehlerhaften Gruppenlei¬ tung. Zur Identifikation sind hierbei so viele Testläufe er¬ forderlich, wie Gruppenleitungen vorhanden sind. Pro Testlauf wird eine einzige Gruppenleitung mit dem ersten Prüfsignal, alle anderen mit dem zweiten Prüfsignal beaufschlagt.

Für eine besonders schnelle Erkennung von Kurzschlüssen zwi¬ schen benachbarten Gruppenleitungen kann vorgesehen sein, daß die Schalteinrichtung jeder Gruppenleitung zugeordnete, von zwei Auswahlleitungen wechselweise angesteuerte und mit der zugeordneten Gruppenleitung ausgangsseitig gekoppelte Schal¬ ter aufweist, wobei die den vorbestimmten Gruppenleitungen zugeordneten Schalter eingangseitig an einem ersten Eingangs- signal und die den weiteren Gruppenleitungen zugeordneten Schalter eingangsseitig an einem zweiten Eingangsεignal lie- gen, und daß die Detektionseinrichtung eine den geradzahligen Gruppenleitungen zugeordnete erste Detektionsleitung, eine den ungeradzahligen Gruppenleitungen zugeordnete zweite De¬ tektionsleitung und jeder Gruppenleitung zugeordnete, steuer- eingangseitig mit den Gruppenleitungen elektrisch gekoppelte Detektionsschalter aufweist, wobei die Detektionεschalter eingangsseitig auf einem vorbestimmten konstanten Bezugspo¬ tential liegen und ausgangsseitig der Zuordnung an eine ge¬ radzahlige bzw. ungeradzahlige Gruppenleitung entsprechend an die erste bzw. zweite Detektionsleitung elektrisch gekoppelt sind, wobei die Detektionseinrichtung eine an die erste De¬ tektionsleitung gekoppelte erste Stromerkennungsschaltung und eine an die zweite Detektionsleitung gekoppelte zweite Stromerkennungsschaltung aufweist. Wenn diese Detektionsein¬ richtung an den geradzahligen bzw. ungeradzahligen Gruppen¬ leitungen andere als von der Schalteinrichtung an den gerad¬ zahligen bzw. ungeradzahligen Gruppenleitungen beaufschlagte Prufsignale registriert, läßt dies auf mindestens einen Kurz¬ schluß zwischen wenigstens, zwei benachbarten Gruppenleitungen oder aber auch auf eine defekte Detektionsleitung schließen.

Zur Identifizierung defekter Gruppenleitungen kann außerdem vorgesehen sein, daß die Detektionseinrichtung jeder Gruppen¬ leitung zugeordnete elektrisch gekoppelte Signalerkennungs- schaltungen aufweist. In den meisten Fällen sind bei Halblei- terschaltungen der eingangs erwähnten Gattung jeder Gruppen¬ leitung zugeordnete, alε SignalerkennungsSchaltungen verwend- bare Schaltungen ohnehin vorhanden, was für die Detektions¬ einrichtung keinen zusätzlichen schaltungstechnischen Aufwand erfordert.

Diese Ausführung kann dadurch weiter ausgebildet sein, daß die Detektionseinrichtung eine Anzahl entsprechend der Zahl der Gruppenleitungen zugeordnete Selektionsschalter aufweist, welche zwischen den Gruppenleitungen und Signalerkennungs- Schaltungen geschaltet sind und über eine gemeinsame Selekti¬ onsleitung angesteuert werden. Dies ermöglicht beispielswei- se, auf einem vorbestimmten Potential liegende Gruppenleitun¬ gen durch ein Umschalten der Selektionsschalter auf den Sperrzustand abzutrennen und zu prüfen, ob die Gruppenleitun¬ gen sich nicht entladen und damit tatsächlich isoliert sind, oder ob sie sich entladen, was auf eine fehlerhafte Verbin- düng mit benachbarten Gruppenleitungen oder anderen Schal¬ tungsteilen bedeutet.

Bei einer schaltungstechnisch besonders einfachen Realisie¬ rung der Schalteinrichtung kann vorgesehen sein, daß die Schalter für das erste und zweite Prüfsignal Schalttranεisto- ren oder mit einem schaltbaren Masseanschluß versehene Inver- ter darstellen. Diese Bauelemente können ohne zusätzlichen Fertigungsaufwand auf dem Halbleitersubstrat zur Integration der erfindungsgemaßen Testschaltung hergestellt werden.

Bei einer besonders bevorzugten Anwendung der erfmdungsgema- ßen Schaltungsanordnung kann vorgesehen sein, daß die Elemen¬ tarschaltungen an den Kreuzungsstellen von Gruppen- und Kol¬ lektivierungen Speicherzellen eines auf dem Halbleiter¬ substrat ausgebildeten Halbleiterspeichers darstellen. Beson¬ ders bei Halbleiterspeichern fuhren die Durchgangs-, Unter- brechungs und Kurzschlußtests der Gruppenleitungen zu einer

Zeitersparnis. Das Programmieren, Loschen und Lesen der Spei¬ cherzellen eines Halbleiterspeichers erfordert viel Zeit, insbesondere wenn es sich um einen elektrisch programmierba¬ ren und loschbaren Halbleiterspeicher handelt. Ein dem Stand der Technik entsprechendes Testverfahren dauert dabei bis zu 50 ms/Byte, wahrend die erfindungsgemaßen Tests typischerwei¬ se weniger als etwa 50 ns/Byte benotigen, was einem Großenun- terschied um den Faktor 10⁶ entspricht.

Für alle Typen von Halbleiterspeichern kann vorgesehen sein, daß die Gruppenleitungen Wort- oder Bitleitungen, die Kollek¬ tivierungen Bit- oder Wortleitungen, die Detektionsleitungen Senseleitungen, die Detektionsschalter die an die Senselei¬ tungen gekoppelten Schalter, die erste und zweite Stromerken- nungsschaltung an die Senseleitungen gekoppelte Leseverstar- ker und die Signalerkennungsschaltungen an die Bitleitungen gekoppelte Leseverstarker darstellen, welche die in einem Halbleiterspeicher ohnehin vorhandenen Schaltungsbestandteile darstellen und in vorteilhafter Weise für die Durchfuhrung eines Test vermittels der erfindungsgemaßen Schaltung heran¬ gezogen werden. Dies erfordert bei einem Halbleiterspeicher keinen zusätzlichen schaltungstechnischen Aufwand für die De¬ tektionseinrichtung, für die ausschließlich bereits vorhande¬ ne Schaltungskomponenten verwendet werden können.

Von Vorteil können aus den der Auswahlleitung und jeder Wort- leitung zugeordneten Transistoren der Schalteinrichtung dem einer Wortleitung zugeordneten, in einem Halbleiterspeicher ohnehin vorhandenen Wortleitungstreiber vorgeschaltet sein. Dadurch können für einen wesentlichen Bestandteil der Schalt- einrichtung, welcher die für die Prüfsignale notwendigen Spannungen erzeugt, bereits vorhandene verhältnismäßig auf¬ wendige Einrichtungen genutzt werden.

Der aus Transistoren bestehenden Schalteinrichtung soll fer¬ ner eine Wechselschalteinrichtung vorgeschaltet sein, welche eine Auswahlleitung an eine von null verschiedene, vorzugs¬ weise positive Spannung oder an eine Nullspannung koppelt. Dazu kann für die Nullspannung ein bereits vorhandener Mas¬ seanschluß und für die positive Spannung beispielsweise die VersorgungsSpannung oder eine andere auf dem Halbleiter- substrat verfügbare Spannung verwendet werden.

Bei einer weiteren Ausführung kann vorgesehen sein, daß die an die Bitleitungen gekoppelte Schalteinrichtung die in einem Halbleiterspeicher vorhandene Vorrichtung zum Anlegen der Programmierspannung an die Bitleitungen darstellt. Der schal¬ tungstechnische Mehraufwand für die Testschaltung besteht in diesem Fall lediglich in den beiden Auswahlleitungen bzw. in der Selektionε- oder Trennleitung für die gesamte Speicherma¬ trix, sowie einen Transistor bzw. Inverter für jede Gruppen- leitung. Alle weiteren Bestandteile der Testschaltung wie

Wortleitungstreiber und Programmierspannungserzeuger für die Schalteinrichtung und Leεeverstärker und Senseleitungen für die Detektionseinrichtung sind in einer Halbleiterspeicher¬ vorrichtung ohnehin vorhanden.

Bei einer bevorzugten Anwendung der erfindungsgemäßen Test- schaltung bei einem Test von Halbleiterspeichern, insbesonde¬ re von elektrisch programmierbaren und löεchbaren Halbleiter¬ speichern wird vorteilhafter Weise ausgenutzt, daß ein großer Teil der prozeßbedingten Ausfälle auf Metallisierungs- und Polykurzschlüεεe εowie Gateoxid-Kurzεchlüsse zurückzuführen sind. Die erfindungsgemäße Testεchaltung überprüft die oben beschriebenen statischen Verbindungen, ohne Zellen zu pro¬ grammieren, und ermöglicht damit in kürzester Zeit eine hohe Fehlerabdeckung.

Weitere Merkmale, Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausfüh¬ rungsbeispielen anhand der Zeichnung. Es zeigt:

Figur 1 den schematischen Aufbau einer Speicherzelle eines EEPROMs mit Wort- und Bitleitungen;

Figur 2 ein schematisches Schaltbild einer Schaltungsanord¬ nung mit einer Testschaltung für einen Wortleitungs- test und einen Senseleitungstest eines EEPROMs gemäß einem ersten Ausfuhrungsbeispiel;

Figur 3A ein schematisches Schaltbild einer Schaltungsanord¬ nung mit einer Testschaltung für einen Wortleitungs- test und einen Senseleitungstest eines EEPROMs gemäß einem zweiten Ausfuhrungsbeispiel;

Figur 3B ein schematisches Schaltbild des internen Aufbaus eines in der in Figur 3A dargestellten Schaltungsan¬ ordnung enthaltenen Inverters

Figur 4 ein schematisches Schaltbild einer Schaltungsanord¬ nung mit einer Testschaltung für einen Bitleitungs- test eines EEPROMs mit Spannungsleseverstarkern gemäß einem dritten Ausfuhrungsbeispiel;

Figur 5 ein schematisches Schaltbild einer Schaltungsanord¬ nung mit einer Testschaltung für einen Bitleitungs- test eines EEPROMs mit Stromleseverstarkern gemäß ei¬ nem dritten Ausfuhrungsbeispiel; und Figur 6 em schematisches Schaltbild einer Schaltungsanord¬ nung mit einer Testschaltung für einen Bitleitungs- test für ein EEPROM mit Stromleseverstarkern.

Da bei elektrisch programmierbaren und loschbaren Halbleiter¬ speichern die erfindungsgemaße Testschaltung besonders vor¬ teilhaft angewendet werden kann, beziehen sich die nachfol¬ gend naher erläuterten Ausfuhrungsbeispiele sämtlich auf elektrisch programmierbare und loschbare Halbleiterspeicher mit OTP- (einmal programmierbaren) oder Flash- (mehrfach pro¬ grammierbaren Speicherzellen. In Figur 1 ist schematisch eine einzelne Speicherzelle eines elektrisch programmierbaren und loschbaren Halbleiterspeichers dargestellt. Der Anwendungsbe¬ reich der erfindungsgemaßen Schaltung ist dabei allerdings nicht auf programmierbare Festwertspeicher oder andere nicht fluchtige Speicher beschrankt, sondern erstreckt sich auch auf beliebig andere Speichertypen und Logikschaltungen mit regelmäßig angeordneten Elementarschaltungen.

Figur 1 zeigt eine Speicherzelle 7 als Beispiel einer Elemen¬ tarschaltung bestehend aus einer Steuerelektrode 1, einer po¬ tentialungebundenen Elektrode 2, einer Dramelektrode 3 und einer Sourceelektrode 4. Die potentialungebundene Elektrode 2 ist von einem Isolator 5 umgeben. Die Steuerelektrode 1 ist an die der der Speicherzelle 7 übergeordneten Zeile zugeord¬ neten Wortleitung WL, die Dramelektrode 3 an die der der Speicherzelle übergeordneten Spalte zugeordneten Bitleitung BL elektrisch gekoppelt. Die Sourceanschlusse 4 der Speicher¬ zellen sind miteinander gekoppelt und liegen auf einem ge- meinsamen, festlegbaren Potential. Diese Speicherzelle funk¬ tioniert in an sich bekannter Weise wie folgt. Den beiden Zu¬ standen der Speicherzelle 7 entspricht der geladene und der ungeladene Zustand der potentialungebundenen Elektrode 2. Zum Programmieren werden Ladungen m die potentialungebundene Elektrode 2 injiziert, indem an die Steuerelektrode 1 eme positive Hochspannung gegen die Dramelektrode 3 angelegt wird. Der Wert der positiven Hochspannung liegt typischerwei- se bei etwa + 18 Volt. Zum Loschen werden Elektronen von der potentialungebundenen Elektrode 2 entfernt, beziehungsweise es werden Locher m die potentialungebundene Elektrode 2 in¬ jiziert, indem eine negative Hochspannung an die Steuerelek- trode 1 gegen die Dramelektrode 3 gelegt wird, deren Wert typischerweise bei etwa - 12 Volt liegt. Diese betragsmaßig die Versorgungsspannung übersteigenden Spannungen sind not¬ wendig, um die vom Isolator 5 aufgebaute Potentialbamere zu überwinden. Aufgrund der hohen elektrischen Feldstarke können Elektronen die Potentialbamere der Isolatoren durchtunneln („Fowler-Nordheim-Effect") oder es können in Nahe der Drame¬ lektrode entstandene heiße Elektronen der Isolator überwinden („Channel-Hot-Elektron-Effect") . Zum Lesen wird eine positive Spannung von etwa 5 Volt zwischen der Steuerelektrode 1 und der Dramelektrode 3 angelegt, die jedoch nicht ausreicht, den Ladungszustand der potentialungebundenen Elektrode 2 zu andern .

Figur 2 zeigt em erstes Ausfuhrungsbeispiel einer erfin- dungsgemaßen Schaltungsanordnung mit einer vorbestimmten An¬ zahl von auf dem Halbleitersubstrat 26 in regelmäßiger Anord¬ nung nebeneinander ausgebildeten Wortleitungen WLO, WL1, WL2, WL3, welche vorliegend in allgemeiner Form auch als Gruppen¬ leitungen bezeichnet sind, sowie quer zu den Wortleitungen in vorbestimmter Anzahl nebeneinanderliegend auf dem Halbleiter¬ substrat 26 ausgebildeter Bitleitungen BLO, BL1, BL2, BL3, die vorliegend allgemein auch als Kollektivierungen bezeich¬ net sind. An jeder Kreuzungsstelle der Wort- und Bitleitungen ist eine als Elementarschaltung bezeichnete Speicherzelle 7 eines elektrisch programmierbaren und loschbaren Halbleiter¬ speichers 28 gekoppelt. Zur Ansteuerung der Wortleitungen WLO bis WL3 sind Wortleitungstreiber 8 vorgesehen, welche in an sich bekannter Weise mit (nicht naher dargestellten) Adress¬ dekoderschaltungen verbunden sind. Zum Auslesen der auf den Bitleitungen BLO bis BL3 anliegenden Dateninhalte aus den

Speicherzellen 7 sind Leseverstarkerschaltungen 6 vorgesehen, deren Aufbau und Wirkungsweise dem Fachmann ebenfalls gelau- fig ist. Die Wortleitungen WLO bis WL3 εind über Senseleitun¬ gen 15 und 16 über Senseleitungstransistoren 13, 14 mit Lese- verstärkern 29 gekoppelt, wobei die Senseleitungen 15 und 16 über eine Spannungsteiler mit dem Widerstand 17 mit der Ver- sorgungsSpannung V_dd gekoppelt sind, wodurch die Leseverstär¬ ker 29 alε Stromerkennungsschaltungen arbeiten. Die Wortlei¬ tungstreiber 8, Leseverstärkerschaltungen 6, sowie Stromlese- verεtärkerεchaltungen 29 mit den Senseleitungen 15 und 16 sind als Bestandteile eines elektrisch löschbaren und pro- grammierbaren Halbleiterspeichers dem Fachmann geläufige

Schaltungsbestandteile, erfordern somit keine nähere Funkti¬ onsbeschreibung. Erfindungsgemäß ist eine Schalteinrichtung 30 bestehend aus Schalttranεistoren 9 und 10, sowie Auswahl- leitungen 11 und 12 vorgesehen, deren Wirkungsweise nachste- hend im einzelnen erläutert wird.

Mit dem in Figur 2 dargestellten ersten Auεführungsbeispiel läßt sich folgender Testlauf durchführen. Die geradzahligen Wortleitungen WLO, WL2 werden von den Wortleitungstreibern 8 auf null Volt vorgeladen und durch die Schalttransistoren 9 der Schalteinrichtung 30 abgetrennt. Die ungeradzahligen Wortleitungen WL1, WL3 werden von den Wortleitungstreibern 8 über die Schalttransiεtoren 10 mit der Lesespannung beauf¬ schlagt. Nur in einer der beiden Senεeleitungen 15 oder 16 darf Strom fließen. Wird in beiden Senεeleitungen 15 und 16 Strom durch die Stromleseverstärker 29 nachgewiesen, besteht entweder ein Kurzschluß zwischen zwei benachbarten Wortlei¬ tungen WLO, ..., WL3, oder es liegt ein Dekoderfehler vor. Wird in keiner der beiden Senseleitung 15, 16 Strom nachge- wiesen, ist entweder die Senseleitung 16 unterbrochen, oder eε liegt ein Dekoderfehler vor. Der Testlauf wird mit ver¬ tauschten Rollen der geradzahligen Wortleitungen WLO, WL2 und der ungeradzahligen Wortleitungen WL1, WL3 wiederholt. Dieser Testlauf gibt also Hinweise auf mögliche Kurzschlüsse zwi- sehen benachbarten Wortleitungen WLO, ..., WL3, Unterbrechun¬ gen von Senseleitungen 15, 16 oder Dekoderfehler. Die Kurz¬ schlüsse zwischen benachbarten Wortleitungen WLO, ..., WL3 können beispielsweise Metallisierungε- oder Polykurzschlüsse sein, oder durch die an die Elektroden der Elementarschaltun¬ gen angrenzenden Oxidschichten verursacht werden. In diesem Testlauf werden die oben genannten Verbindungen statisch überprüft ohne die Speicherzellen 7 zu programmieren. Dadurch wird in kurzer Zeit eine verhältnismäßig hohe Fehlerabdeckung erreicht .

Das in der Figur 3A dargestellte zweite Auεführungsbeispiel einer erfindungsgemaßen Schaltungsanordnung unterscheidet sich vom in Figur 2 dargestellten ersten Ausführungsbeispiel im Aufbau der prüfsignalerzeugenden Schalteinrichtung 30. An¬ stelle der Schalttranεiεtoren 9, 10 und der Auswahlleitungen 11, 12 weist diese Schalteinrichtung 30 jeweilε einer Wort- leitung WLO, ... , WL3 zugeordnete Inverter 18 auf, welche auεgangsseitig an die Wortleitungen WLO, ..., WL3 gekoppelt sind. Die Masseanschlüsse der Spannungsversorgungsklemmen der Inverter 18 εind untereinander gekoppelt und über eine Trenn¬ leitung 19 und einen als Trennschalter arbeitenden Transiεtor 20 mit der Masse 27 verbunden. Diese Inverter 18 können in

Halbleiterspeichern als Wortleitungstreiber 8 bereitε vorhan¬ den εein. Als Detektionεeinrichtung 31 werden wie beim zwei¬ ten Ausführungεbeispiel die den Bitleitungen BLO, ..., B13 zugeordneten Leseverεtärker 6, die Senseleitungen 15, 16, die Senseleitungstransistoren 13, 14 und die jeweilε den Sense¬ leitungen 15, 16 zugeordneten, über einen Widerstand 17 an die VersorgungsSpannung V_dd gekoppelten, als Stromerkennungε- εchaltung arbeitenden Leseverstärker 29 genutzt. In der Figur 3B ist der interne Aufbau des Inverterε 18 dargeεtellt, wel- eher auε einer zwiεchen Versorgungεspannung und Trennleitung geεchalteter Reihenschaltung eines p-Kanal-Transistors 32 und eineε n-Kanal-Tranεiεtorε 33 beεteht. Der gemeinεame Steuer- anεchluß der Transistoren 32, 33 entspricht dem Eingang deε Inverterε 18, und gemeinεame Koppelpunkt der Elektroden der Transistoren 32, 33 dem Auεgang des Inverters 18. Mit dem in den Figuren 3A und 3B dargestellten zweiten Aus¬ fuhrungsbeispiel laßt sich der folgende Testlauf durchfuhren. Der der Trennleitung 19 zugeordnete Trennschalter 20 ist zu¬ nächst leitend, wodurch die beiden Spannungsversorgungsklem- men der Inverter 18 zwischen der Versorgungsspannung V_dd und der Masse 27 liegen. Eme Wortleitung WLn wird ausgewählt, und mittels des ihr zugeordneten Inverters 18 mit einer Lese¬ spannung beaufschlagt. Die anderen Wortleitungen WLn' (n'≠n) werden über die ihnen zugeordneten Inverter 18 aktiv auf null Volt getrieben. Nun wird der Trennschalter 20 gesperrt und dadurch alle den Wortleitungen WLn und Win' zugeordneten In¬ verter 18 von der Masseversorgung abgetrennt. Dadurch sind die mit null Volt vorgeladenen Wortleitungen WLn' nicht mehr potentialgebunden. Liegt em Kurzschluß zwischen der ausge- wählten Wortleitung WLn und einer benachbarten Wortleitung

Win', wobei n'= n-1 oder n'= n+1 ist, vor, so treibt der der Wortleitung Win zugeordnete Inverter 18 eine über einen Kurz¬ schluß verbundene benachbarte Wortleitung WLn' auf eine Span¬ nung, welche zwischen der Lesespannung und der Nullspannung liegt. In diesem Fall fließt in beiden Senseleitungen 15, 16 Strom, welcher von den Leseverstarkern 29 nachgewiesen wird. Strom in beiden Senseleitungen 15, 16 kann außer einem Anzei¬ chen für einen Kurzschluß zwischen der ausgewählten Wortlei¬ tung WLn und einer benachbarten Wortleitung WLn' auch em Hinweis auf einen Dekoderfehler sein. Wird in keiner Sense- leitung 15 und 16 Strom nachgewiesen, ist die ausgewählte Wortleitung WLn oder eine der Senseleitungen 15 oder 16 un¬ terbrochen, oder es liegt em Dekoderfehler vor. Nacheinander wird jede Wortleitung WLO, ..., WL3 pro Testlauf als diejeni- ge Wortleitung WLn ausgewählt, welche mit der Lesespannung beaufschlagt wird. Werden auf dem Halbleitersubstrat 26 be¬ reits vorhandene, den Senseleitungen 15, 16 zugeordnete Lese- verstarker 29 nicht als Stromleseverstarker ausgeführt und stellen somit keinen Strompfad zur Versorgungsspannung V_dd sicher, müssen beispielsweise als Lastelement arbeitende Wi¬ derstände oder Transistoren im Widerstandsbetrieb eingeführt werden. Auf diese Weise können auch hochohmige Spannungslese- verεtärker alε Stromerkennungsschaltungen 29 verwendet wer¬ den.

Figur 4 zeigt ein drittes Ausfuhrungsbeispiel einer erfin- dungsgemäßen Schaltungsanordnung für einen Bitleitungstest zur Identifikation fehlerhafter Bitleitungen BLO, ..., BL3, welche in diesem und den folgenden Ausführungsbeispielen die Gruppenleitungen darεtellen, eineε elektrisch programmierba¬ ren und löεchbaren Halbleiterspeichers 28 mit als Spannungε- detektoren arbeitenden, an die Bitleitungen BLO, ..., BL3 ge¬ koppelten Leseverstärkern 6, welche die Detektionseinrichtung 31 bilden. Als prüfsignalerzeugende Schalteinrichtung 30 sind jeder Bitleitung BLO, ..., BL3 zugeordnete Schalttranεiεtoren 9, 10 zwiεchen den Bitleitungen BLO, ..., BL3 und einem zwi- sehen einer vorbestimmten poεitiven Spannung V, und der Masse 27 schaltbaren Wechselschalter 21. Die Steuereingänge der den geradzahligen Bitleitungen BLO, BL2 zugeordneten Schalttran- εiεtoren 9 εind miteinander und an die erεte Auεwahlleitung 11 gekoppelt. Die Steuereingänge der den ungeradzahligen Bit- leitungen BL1, BL3 zugeordneten Schalttranεiεtoren 10 sind miteinander und an die zweite Auswahlleitung 12 gekoppelt. Die jeder Bitleitung BLO, ..., BL3 zugeordneten, alε Span¬ nungssensor arbeitenden Leseverstärker 6 mit hochohmigem Ein¬ gang, welche Detektionseinrichtung 31 bilden, sind auf einem Halbleiterspeicher bereits vorhandenen,

Mit dem in Figur 4 dargestellten dritten Ausfuhrungsbeispiel läßt sich der folgende Testlauf durchführen. Der gemeinsame Anschluß der Sourceelektroden 4 aller Speicherzellen 7 und alle Wortleitungen WLO WL3 liegen während des gesamten

Teεtablaufε auf null Volt. Alle Bitleitungen BLO, ..., BL3 werden durch die Auswahlleitungen 11, 12 angesteuerten Tran- εiεtoren 9, 10 und den auf die positive Spannung V_^ geschal¬ teten Wechselschalter 21 auf die positive Spannung V. vorge- laden. Registriert beim anschließenden Auslesen aller Bitlei¬ tungen BLO, ..., BL3 ein Leseverεtärker 6 den Null-Volt- Pegel, so ist die entsprechende Bitleitung BLO, ..., BL3 un- terbrochen. Danach werden die geradzahligen Bitleitungen BLO, BL2 durch die leitenden Transistoren 9 und den auf Masse 27 geschalteten Wechselschalter 21 auf null Volt gelegt, während die ungeradzahligen Bitleitungen BL1, BL3 durch die sperren- den Transiεtoren 10 floaten. Beim anschließenden Auslesen al¬ ler Bitleitungen BLO, ... , BL3 muß an den Leseverstärkern 6 der geradzahligen Bitleitungen BLO, BL2 der Null-Volt-Pegel und an den Leseverstärkern 6 der ungeradzahligen Bitleitungen BLl, BL3 die vorgeladene positive Spannung V_^ anliegen. Wird an einer ungeradzahligen Bitleitung BLl, BL3 der Null-Volt- Pegel gemesεen, so besteht ein Kurzschluß zwischen einer un¬ geradzahligen Bitleitung BLl, BL3 und einer benachbarten ge¬ radzahligen Bitleitung BLO, BL2 oder die betreffende ungerad¬ zahlige Bitleitung BLl, BL3 iεt unterbrochen und somit nicht auf die positive Spannung V, vorgeladen worden. Der Testab¬ lauf wird wiederholt, in dem die geradzahligen Bitleitungen BLO, BL2 und die ungeradzahligen Bitleitungen BLl, BL3 und ihre Rollen vertauschen.

Figur 5 zeigt ein viertes Ausführungsbeiεpiel, welcheε im we¬ sentlichen eine Erweiterung deε in Figur 4 dargestellten dritten Ausführungsbeispiels ist. Die Leseverstärker 6 arbei¬ ten im Gegensatz zum dritten Ausführungsbeispiel als Strom- εenεoren. Zuεätzlich εind in jeder Bitleitung BLO, ..., BL3 zwiεchen den Bitleitungen BLO, ..., BL3 und den Leseverstär¬ kern 6 als Selektionsschalter arbeitende Transistoren 22 zwi¬ schengeschaltet. Die Steuereingänge der Selektionsschalter 22 sind miteinander an eine Selektionsleitung 23 gekoppelt.

Mit dem in Figur 5 dargestellten vierten Ausführungsbeispiel lassen sich die folgenden vier Testläufe durchführen. Alle Wortleitungen WLO, ..., WL3 und der gemeinsame Anschluß der Sourceelektroden 4 der Speicherzellen 7 liegen bei allen vier Testläufen auf dem Nul1-Volt-Pegel . Beim ersten Testlauf wer- den zunächst durch die Selektionεleitung 23 die Selektions- εchalter 22 gesperrt und alle Bitleitungen BLO, ..., BL3 ab¬ getrennt und über die Leseverstärker 6 ausgelesen. Wird in einem der Leseverstärker 6 Strom nachgewiesen, so liegt in der entsprechenden Bitleitung BLO, ..., BL3 ein Tunneloxid- Interpolydielektrikum-Durchbruch oder ein beispielsweise durch ein Metallpartikel verursachter direkter Kurzschluß mit einer Wortleitung WLO, ..., WL3 vor. Bei einem zweiten Test- lauf werden durch Anlegen der VersorgungεSpannung V_dd an die Auswahlleitungen 11, 12 alle Bitleitungen BLO, ..., BL3 auf null Volt getrieben und über die Leεeverstärker 6 ausgelesen. Wird in einer der Bitleitungen BLO, ..., BL3 kein Strom nach- gewiesen, εo ist die entsprechende Bitleitung BLO, ..., BL3 unterbrochen. Der dritte Testlauf besteht darin, die gerad¬ zahligen Bitleitungen BLO, BL2 auf null Volt zu legen, wäh¬ rend die ungeradzahligen Bitleitungen BLl, BL3 potentialunge¬ bunden bleiben. Werden alle Bitleitungen BLO, ..., BL3 über die Leseverεtärker 6 ausgelesen, müεεen die den geradzahligen Bitleitungen BLO, BL2 zugeordneten Leseverstärker 6 Strom nachweisen, und die den ungeradzahligen Bitleitungen BLl, BL3 zugeordneten Leseverεtärker 6 dürfen keinen Strom nachweisen. Fließt in einer ungeradzahligen Bitleitung BLl, BL3 Strom, εo besteht ein niederohmiger Kurzschluß zwiεchen zwei Bitleitun¬ gen BLO, ..., BL3. Voraussetzung für die Detektion ist, daß die Tranεiεtoren 9, 10 der Schalteinrichtung 30 mehr alε ei¬ nen Leεeverstärker 6 mit null Volt übertreiben können. Der Nachteil des Testlaufes besteht darin, daß ein hochohmiger Kurzschluß zwischen zwei Bitleitungen BLO, ..., BL3 unter Um¬ ständen keinen ausreichenden Strom in der nicht getriebenen Bitleitung BLO, ..., BL3 verursacht und dadurch unerkannt bleibt. Der dritte Testlauf wird wiederholt, indem die gerad¬ zahligen und ungeradzahligen Bitleitungen BLO, ..., BL3 ihre Rollen vertauschen. Im vierten Teεtlauf ermöglichen die alε Selektionεεchalter arbeitenden Tranεistoren 22 ein Erkennen eines hochohmigen Kurzschlusseε. Zunächst werden alle Bitlei¬ tungen BLO, ..., BL3 durch die Schalter 9, 10 von der Masse 27 abgetrennt, und danach über die Leseverstärker 6 auf einen positiven Pegel V, getrieben. Nun werden durch ein Sperren der Selektionsschalter 22 die Leseverstärker 6 abgetrennt, wodurch die Ladung auf den Bitleitungen BLO, ..., BL3 erhal- ten bleibt. Danach werden für eine vorbestimmte Zeit durch Anlegen der Versorgungsspannung V_dd an die erste Auswahlen- tung 11 die geradzahligen Bitleitungen BLO, BL2 aktiv mit null Volt getrieben, während durch Anlegen der Nullspannung an die zweite Auswahleitung 12 die ungeradzahligen Bitleitun¬ gen BLl, BL3 potentialungebunden auf dem positiven Pegel V. liegen. Während dieser vorbestimmten Zeit kann über einen eventuell vorhandenen hochohmigen Kurzschluß zwischen zwei Bitleitungen BLO, ..., BL3 eine potentialungebundene Bitlei- tung BLl, BL3 entladen werden. Nach Ablauf der vorbestimmten Zeit werden alle Bitleitungen BLO, ..., BL3 durch geöffnete Selektionsschalter 22 ausgelesen und innerhalb einer kurzen Zeit von den Leseverstärkern 6 wieder abgetrennt. Dieε iεt notwendig, da eine über einen hochohmigen Kurzschluß entlade- ne Bitleitung BLO, .., BL3 sich in kurzer Zeit wieder auf den positiven Pegel V. aufladen würde, und der Defekt somit uner¬ kannt bleiben würde. Das Ergebnis der geradzahligen Bitlei¬ tungen BLO, BL2 und der ungeradzahligen Bitleitungen BLl, BL3 muß den Zuständen Strom bzw. kein Strom entsprechen. Wird in einer ungeradzahligen Bitleitung BLl, BL3 Strom nachgewiesen, besteht ein Kurzschluß zwischen zwei Bitleitungen BLO, ..., BL3. Der Testablauf wird mit vertauschten Rollen der gerad¬ zahligen und ungeradzahligen Bitleitungen BLO, ..., BL3 wie¬ derholt, indem an die erste Auswahlleitung 11 die Nullspan- nung und an die zweite Auswahlleitung 12 die Versorgungsspan- nung V^ angelegt werden.

In der Figur 6 ist ein fünftes Ausführungsbeispiel darge¬ stellt, bei welchem die prüfsignalerzeugende Schalteinrich- tung 30 sich auf der selben Seite der Speichermatrix wie die Detektionseinrichtung 31 befindet. Damit können zwar keine Durchgangstests von Bitleitungen BLO, ..., BL3 durchgeführt werden, aber die Bitleitungen BLO, ..., BL3 können über den Programierpfad mit Spannungen beaufschlagt werden, wodurch Transistoren eingespart werden. Jede Bitleitung BLO, ..., BL3 ist über einen Schalttransiεtor 9, 10 an eine Latch-Schaltung 24, 25 gekoppelt. Die Leεeverεtärker 6 arbeiten als Treiber und Stromsensoren und sind damit gleichzeitig Bestandteile der Schalteinrichtung 30 und der Detektionseinrichtung 31. Die Koppelpunkte der den Latch-Schaltungen 24, 25 abgewandten Elektroden der Schalttransistoren 9, 10 auf den Bitleitungen BLO, ..., BL3 liegen zwischen den Selektionsεchaltern 22 und den Speicherzellen 7. Die Steuereingänge der den geradzahli¬ gen Bitleitungen BLO, BL2 zugeordneten Schalttransistoren 9 sind miteinander an die erste Auswahlleitung 11 gekoppelt. Die Steuereingänge der den ungeradzahligen Bitleitungen BLl, BL3 zugeordneten Schalttransiεtoren 10 εind an die zweite Auεwahlleitung 12 gekoppelt.

Mit dem in Figur 6 dargestellten fünften Ausführungsbeispiel lassen sich die folgenden vier Testläufe durchführen. Alle Wortleitungen WLO, ..., WL3 und der gemeinsame Anschluß der Sourceelektroden 4 der Speicherzellen 7 liegen bei allen vier Testläufen auf dem Null-Volt-Pegel. Beim ersten Testlauf wer¬ den zunächst durch die Auswahlleitungen 11, 12 die Schalter 9, 10 gesperrt und alle Bitleitungen BLO, ..., BL3 abgetrennt und durch Schließen der Selektionsschalter 22 über die Lese¬ verstärker 6 ausgelesen. Registriert einer der Leseverstärker 6 Strom, so liegt in der diesem Leseverstärker 6 zugeordneten Bitleitung BLO, ..., BL3 ein Tunneloxid- Interpolydielektrikum-Durchbruch oder ein beispielsweise durch ein Metallpartikel verursachter direkter Kurzschluß mit einer Wortleitung WLO, ..., WL3 vor. Bei einem zweiten Test¬ lauf werden durch Anlegen der Nullspannung an die Latch- Schaltungen 24, 25 und die zweite Auswahlleitung 12 und durch Anlegen der Versorgungsspannung V_dd an die erste Auswahllei- tung 11 die geradzahligen Bitleitungen BLO, BL2 auf null Volt gelegt, während die ungeradzahligen Bitleitungen BLl, BL3 po¬ tentialfrei gelegt werden. Werden alle Bitleitungen BLO, ..., BL3 über die Leseverstärker 6 ausgelesen, müssen die den ge¬ radzahligen Bitleitungen BLO, BL2 zugeordneten Leseverstärker 6 Strom und die den ungeradzahligen Bitleitungen BLl, BL3 zu¬ geordneten Leseverεtärker 6 keinen Strom registrieren. Fließt in einer ungeradzahligen Bitleitung BLl, BL3 Strom, so be- steht ein niederohmiger Kurzschluß zwischen zwei Bitleitungen BLO, ..., BL3. Voraussetzung für die Detektion ist, daß die Transiεtoren 9, 10 der Schalteinrichtung 30 mehr alε einen Leεeverεtärker 6 mit null Volt übertreiben können. Der Nach- teil deε Testlaufes besteht darin, daß ein hochohmiger Kurz¬ schluß zwiεchen zwei Bitleitungen BLO, ... , BL3 unter Umstän¬ den keinen ausreichenden Strom in der nicht getriebenen Bit- leitung BLO, ..., BL3 verursacht und dadurch unerkannt bleibt. Der zweite Testlauf wird wiederholt, indem die gerad- zahligen und ungeradzahligen Bitleitungen BLO, ..., BL3 ihre Rollen vertauschen. Im dritten Testlauf ermöglicht der als Selektionsεchalter arbeitende Transiεtor 22 ein Erkennen ei¬ neε hochohmigen Kurzεchluεεeε . Zunächεt werden alle Latch- Schaltungen 24, 25 an die Verεorgungεεpannung V_dd gelegt, und durch Sperren der Selektionεchalter 22 die Bitleitungen BLO, ... , BL3 von den Leεeverεtärkern 6 abgetrennt . Danach werden über die Ausgänge der Latch-Schaltungen 24, 25 alle Bitlei¬ tungen BLO, ..., BL3 auf die VersorgungsSpannung V_dd gelegt. Durch Sperren der Schalter 9, 10, 22 werden die Latch- Schaltungen 24, 25 abgetrennt, wobei die Ladung auf den Bit¬ leitungen BLO, ..., BL3 erhalten bleibt. Alle Latch- Schaltungen 24, 25 werden an die Nullspannung gelegt. Jetzt werden für eine vorbestimmte Zeit die geradzahligen Bitlei¬ tungen BLO, BL2 aktiv mit null Volt getrieben, während die ungeradzahligen Bitleitungen BLl, BL3 potentialungebunden auf dem positiven Pegel V, liegen. Während dieser vorbestimmten Zeit kann über einen eventuell vorhandenen hochohmigen Kurz¬ schluß zwischen zwei Bitleitungen BLO, ..., BL3 eine poten¬ tialungebundene Bitleitung BLl, BL3 entladen werden. Nach Ab- lauf der vorbestimmten Zeit werden alle Bitleitungen BLO, ... , BL3 durch geöffnete Selektionsεchalter 22 ausgelesen, und innerhalb einer kurzen Zeit von den Latch-Schaltungen 24, 25 auf die Nullspannunung gelegt. Dies ist notwendig, da die über den hochohmigen Kurzschluß entladene Bitleitleitung BLO, . . , BL3 sich in kurzer Zeit wieder auf den positiven Pegel V_^ aufladen würde, und der Defekt somit unerkannt bleiben würde. Daε Ergebniε der geradzahligen Bitleitungen BLO, BL2 und der ungeradzahligen Bitleitungen BLl, BL3 muß den Zustän¬ den Strom bzw. kein Strom entsprechen. Fließt in einer unge¬ radzahligen Bitleitungen BLl, BL3 Strom, so besteht ein Kurz¬ schluß zwischen zwei Bitleitungen BLO, ..., BL3. Der Testab¬ lauf wird mit vertauschten Rollen der geradzahligen und unge¬ radzahligen Bitleitungen BLO, ..., BL3 wiederholt, indem an die erste Auswahlleitung ll die Nullspannung und an die zwei¬ te Auswahlleitung 12 die VersorgungsSpannung V_dd angelegt werden.

Claims

Patentansprüche

1. Schaltungsanordnung mit einer vorbestimmten Anzahl von auf einem Halbleitersubstrat (26) in regelmäßiger Anordnung ne- benemander ausgebildeten Gruppenleitungen (WLO, ..., Wim, BLO, ..., BLm) , an denen eine Vielzahl von auf dem Halblei¬ tersubstrat (26) und im wesentlichen gleichartig zueinander ausgebildeten elektronischen Elementarschaltungen (7) ange¬ schlossen ist, wobei eine Testschaltung zur Überprüfung der elektronischen Funktionsfahigkeit der Elementarschaltungen (7) und/oder der Gruppenleitungen (WLO, ..., Wim, BLO, ..., BLm) vorgesehen ist, dadurch gekennzeichnet, daß die Testschaltung gleichfalls auf dem Halbleitersubstrat (26) der Schaltungsanordnung integriert ausgebildet ist und eme den Gruppenleitungen (WLO, ..., Wim, BLO, ..., BLm) zugeord¬ nete Schalteinrichtung (30) aufweist, vermittels welcher we¬ nigstens eine vorbestimmte Gruppenleitung (Win, BLn) mit ei¬ nem ersten Prufsignal und eme weitere, gegenüber der vorbe- stimmten Gruppenleitung (Win, BLn) unmittelbar benachbart an¬ geordneten Gruppenleitung (Win', Bin', n'=n-l, n'=n+l) mit einem zweiten, gegenüber dem ersten Prufsignal emen unter¬ schiedlichen Prufpegel aufweisenden Prufsignal beaufschlagbar ist, und eme den Gruppenleitungen (WLO, ..., Wim, BLO, ..., BLm) zugeordnete Detektionseinrichtung (31) vorgesehen ist, welche ein von den mit dem ersten bzw. zweiten Prufsignal be¬ aufschlagten Gruppenleitungen (Win, BLn bzw. Win', BLn') ab¬ geleitetes Ausgangssignal erfaßt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich¬ net, daß vermittels der den Gruppenleitungen (WLO, ..., Wim, BLO, ..., BLm) zugeordneten Schalteinrichtung (30) samtliche geradzahligen Gruppenleitungen (WLO, WL2, ..., BLO, BL2, ...) mit dem ersten Prufsignal und sämtliche ungeradzahligen Grup- penleitungen (WL1, WL3, ..., BLl, BL3, ...) mit dem zweiten

Prufsignal beaufschlagbar sind, und die den Gruppenleitungen (WLO, ..., WLm, BLO, ..., BLm) zugeordnete Detektionsemrich- tung (31) jeweils das von den mit dem ersten bzw. zweiten Prufsignal beaufschlagten geradzahligen bzw. ungeradzahligen Gruppenleitungen (WLO, WL2, ..., BLO, BL2, ... bzw. WL1, W13, ..., BLl, BL3, ...) abgeleitete Ausgangssignal erfaßt.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch ge¬ kennzeichnet, daß quer zu den Gruppenleitungen (WLO, ..., Wim, BLO, ..., BLm) eine vorbestimmte Anzahl von nebeneman- derliegend auf dem Halbleitersubstrat (26) ausgebildeten Kol- lektivleitungen (BLO, ..., Blq oder WL1, ..., Wlq) vorgesehen ist, wobei an jeder Kreuzungsstelle von Gruppen- und Kollek¬ tivierungen eine mit der Gruppen- und der Kollektivierung der jeweiligen Kreuzungsstelle elektrisch gekoppelte Elemen¬ tarschaltung (7) vorgesehen ist.

4. Schaltungsanordnung nach Anspruch 1 bis 3, dadurch gekenn¬ zeichnet, daß eine der Anzahl der Gruppenleitungen (WLO, ..., Wim, BLO, ..., BLm) entsprechende Zahl von Schaltern (9, 10, 18) vorgesehen ist, welche vermittels eines Auswahlsignals für ein Durchschalten entweder des ersten oder des zweiten

PrüfSignals auf eine Gruppenleitung (WLO, ..., Wim, BLO, ..., BLm) angesteuert sind.

5. Schaltungsanordnung nach Anspruch 1 bis 4, dadurch gekenn- zeichnet, daß die Steuereingange der den geradzahligen Grup¬ penleitungen (WLO, WL2, ..., BLO, BL2, ...), zugeordneten Schalter (9) gemeinsam an eine erste Auswahlleitung (11) und der den ungeradzahligen Gruppenleitungen (WL1, WL3, ..., BLl, BL3, ...) zugeordneten Schalter (10) gemeinsam an eme zweite Auswahlleitung (12) gekoppelt sind.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich¬ net, daß die Schalteinrichtung (30) eine einzige vorbestimmte Gruppenleitung (WLn) mit dem ersten Prufsignal und alle wei- teren Gruppenleitungen (WLn' , n'≠n) mit dem zweiten Prufsi¬ gnal beaufschlagt (Fig. 3A) .

7. Schaltungsanordnung nach Anspruch l und 2, dadurch gekenn¬ zeichnet, daß die Schalteinrichtung (30) jeder Gruppenleitung (WLO, ..., Wim, BLO, ..., BLm) zugeordnete, von zwei Auswahl¬ leitungen (11, 12) wechselweise angesteuerte und mit der zu- geordneten Gruppenleitung (WLO, WL2, ..., BLO, BL2, ... oder WL1, WL3, ..., BLl, BL3, ...) ausgangsseitig gekoppelte Schalter (9, 10) aufweist, wobei die den vorbestimmten Grup¬ penleitungen (WLl, ... , Wim, BLl, ... , BLm) zugeordneten Schalter (9 oder 10) eingangseitig an einem ersten Eingangs- signal und die den weiteren Gruppenleitungen (WLl, W13, ..., BLl, BL3, ... oder WLO, W12, ..., BLO, BL2, ...) zugeordneten Schalter (10 oder 9) eingangsseitig an einem zweiten Ein¬ gangssignal liegen (Fig. 2).

8. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch ge¬ kennzeichnet, daß die Detektionseinrichtung (31) eine den ge¬ radzahligen Gruppenleitungen zugeordnete erste Detektionslei¬ tung (15) , eine den ungeradzahligen Gruppenleitungen zugeord¬ nete zweite Detektionsleitung (16) und jeder Gruppenleitung (WLO, ..., Wim, BLO, ..., Bim) zugeordnete, Steuereingangs- seitig mit den Gruppenleitungen (WLO, ... , Wim, BLO, ... , Bim) elektrisch gekoppelte Detektionεschalter (13, 14) auf¬ weist, wobei die Detektionsεchalter eingangsseitig auf einem vorbestimmten konstanten Bezugspotential liegen und ausgangs- seitig der Zuordnung an eine geradzahlige bzw. ungeradzahlige

Gruppenleitung (WLO, WL2 BLO, BL2, ... bzw. WLl,

WL3, ... , BLl, BL3, ...) entsprechend an die erste bzw. zweite Detektionsleitung (15 bzw. 16) elektrisch gekoppelt sind.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeich¬ net, daß die Detektionseinrichtung (31) jeweils eine an die Detektionsleitungen (15, 16) gekoppelte Stromerkennungsschal¬ tung (29) aufweist.

10. Schaltungsanordnung nach Anspruch l oder 2, dadurch ge¬ kennzeichnet, daß die Detektionseinrichtung (31) jeder Grup¬ penleitung (WLO, ..., WLm, BLO, ..., BLm) zugeordnete elek- trisch gekoppelte Signalerkennungsschaltungen (6) aufweist (Fig. 4, 5, 6) .

11. Schaltungsanordnung nach Anspruch 10, dadurch gekenn- zeichnet, daß die Detektionseinrichtung (31) eme Anzahl ent¬ sprechend der Zahl der Gruppenleitungen (WLO, ..., Wim, BLO, ..., BLm) zugeordnete Selektionsschalter (22) aufweist, wel¬ che zwischen den Gruppenleitungen und Signalerkennungsschal¬ tungen (6) geschaltet sind und über eine gemeinsame Selekti- onsleitung (23) angesteuert werden.

12. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeich¬ net, daß die Schalter für das erste oder zweite Prufsignal Schalttransistoren (9, 10) (Fig. 2, 3 , 4, 6) oder mit einem schaltbaren Masseanschluß versehene Inverter (18) (Fig. 3A) darstellen.

13. Schaltungsanordnung nach Anspruch 3 bis 12, dadurch ge¬ kennzeichnet, daß die Elementarschaltungen (7) an den Kreu- zungsstellen von Gruppen- und Kollektivierungen (WLO,

...,WLm und BLO, ..., BLm) Speicherzellen (7) eines auf dem Halbleitersubstrat (26) ausgebildeten Halbleiterspeichers darstellen.

14. Schaltungsanordnung nach Anspruch 1 bis 13, dadurch ge¬ kennzeichnet, daß die Gruppenleitungen Wort- oder Bitleitun¬ gen (WLO, ..., WLm oder BLO, ..., BLm), die Kollektivierun¬ gen Bit- oder Wortleitungen (BLO, ..., BLm oder WLO, ..., WLm) , die Detektionsleitungen Senseleitungen (15, 16) , die Detektionsschalter die an die Senseleitungen (15, 16) gekop¬ pelten Schalter (13, 14), die erste und zweite Stromerken¬ nungsschaltung an die Senseleitungen gekoppelte Leseverstar- ker (29) und die Signalerkennungsschaltungen an die Bitlei¬ tungen (BLO, ..., BLm) gekoppelte Leseverstarker (6) darstel- len.

15. Schaltungsanordnung nach Anspruch 1 bis 14, dadurch ge¬ kennzeichnet, daß die den Wortleitungen (WLO, ... , WLm) zuge¬ ordnete Schalteinrichtung (30) dem einer Wortleitung (WLO,

... , WLm) zugeordneten und in einem Halbleiterspeicher ohne- hin vorhandenen Wortleitungstreiber (8) vorgeschaltet ist.

16. Schaltungsanordnung nach Anspruch 1 bis 15, dadurch ge¬ kennzeichnet, daß der Schalteinrichtung (30) eine Wechsel- schalteinrichtung (21) vorgeschaltet ist, welche eine Auε- wahlleitung (9, 10) an eine von null verschiedene, vorzugs¬ weise positive Spannung (VJ oder an eine Nullspannung (27) koppelt.

17. Schaltungsanordnung nach Anspruch 1 und 16, dadurch ge- kennzeichnet, daß die an die Bitleitungen (BLO, ..., BLm) ge¬ koppelte Schalteinrichtung (30) die in einem Halbleiterspei¬ cher vorhandene Vorrichtung (24, 25) zum Anlegen der Program¬ mierspannung an die Bitleitungen (BLO, ..., BLm) darstellt.