WO1995016276A1 - Display device and its manufacture - Google Patents

Description

明 細 書 表示素子及びその製造方法 技術分野

本発明は液晶表示素子及びその製造方法に係り、 特に線状の輝度欠陥を解消し て均一な表示画面を備えた液晶表示素子及びその製造方法に関する。 背景技術

薄膜 トラ ンジスタ （Thin F l im Transi stor ; 以下、 T F Tと略称） をスィ ッチ 素子と して表示画素電極アレイを構成したアクティ ブマ ト リ クス型液晶表示素子 を例にあげて従来の技術を説明する。

アクティ ブマ ト リ クス型液晶表示素子の基本構成は、 表示画素電極ァレイの形 成されたアレイ基板と、 対向電極の形成された対向基板との間隙に液晶物質を封 入してなる。 前記アレイ基板上には、 T F Τ及びこれに接続された表示画素電極 がマ 卜 リ クス状に形成され、 さ らに行方向に配列された各 T F Τのゲー トに共通 に接続された走査線、 及び列方向に配列された各 T F Τの ドレイ ン電極に共通に 接続された信号線、 表示画素電極に絶縁層を介し相対して配置され、 蓄積容量を 構成する蓄積容量線等が、 必要に応じて形成されている。

これらの電極群や T F Τ等の半導体素子は、 一般に薄膜パターン形成技術つま り フ ォ ト フアブリケーショ ン技術を適用して作製される。

例えば一般の薄膜パターン形成プロセスでは、 先ず薄膜材料を基板上にスパッ タ リ ング法や C V D法などの所定の成膜方法を用いて成膜した後、 この薄膜をい わゆる P E P (フォ トエッチングプロセス） により所望の形状にパターニングす る。

即ち、 基板上に成膜された薄膜上にフ オ ト レジス トをコーティ ングし、 これを 露光処理することにより所定パターンに現像する。 つまり所望パターンの遮光体 を有するフ ォ トマスクを基板上方に位置合わせしてセッ ト し、 このフ ォ トマスク を介して上方からフ オ ト レジス トに光を照射して、 露光処理を行なう _n 次いでその露光されたフ ォ ト レジス 卜を現像する。 そ して現像されたフ ォ ト レ ジス 卜をマスク と して、 基板上に成膜されている薄膜の不要部分をエッチング除 去して所望のパターンを得る。 さ らにこの工程を電極や半導体素子を構成する各 薄膜の層数に対応する工程数繰り返すことによって、 所望の素子を作製すること ができる。

と ころで、 近年の液晶表示素子をはじめと して光学素子の大容量化に伴い、 大 面積の表示素子に対応する薄膜形成およびそのパターニング技術が要求されてい る。

例えば、 前記の露光処理を行なうに際し、 露光装置の光学系の能力には一定の 制約があるので、 一度に露光処理が可能な面積は限られている。 そこで、 いわゆ る分割露光 （ステツパ） 方式を適用することによって大面積の露光処理を行なう 方法が用いられている。

このステツパを用いた分割露光方式は、 露光処理を行なう基板上の領域を図 1 1 に示すような複数の露光ェリァに分割し、 一回の露光処理 （ショ ッ ト） ごとに その一つの分割露光エリアを露光処理し、 これを分割数だけ繰り返す （ステッ プ アン ドリ ピー トする） こ とで、 基板全面に亙って露光処理を行なう ものである。 このような露光を行なうこ とによって、 露光装置が一度に処理可能な面積を超え て大面積にわたる露光処理を行なう ことが可能となる。

しかしながら、 このステツパ方式を適用することによって、 作製されたァクテ ィ ブマ ト リ クス型液晶表示装置には、 異なる露光エリア間で同じ画像信号を入力 したにも関わらずこれに応答する画素の輝度が異なるという現象が生じるという 問題がある。 特に、 隣接する露光ェリァ間で輝度差が大き く なると、 露光ェリァ の境界線がその表示画面上で 「継ぎ目」 と して視認されてしまい、 高精細度な画 像表示が要求されるアクティ ブマ ト リ クス型液晶表示装置の表示品位を著しく低 下させていた。

この露光エリァ間の輝度差は、 次の理由によって生じるものと考えられる。 即ち、 液晶表示素子などの容量駆動型の表示素子においては、 画素容量とこの 画素に寄生する寄生容量との間で入力信号の分圧が生じ、 実際に画素容量に印加 される電圧は、 入力信号から寄生容量に分圧された分だけシフ 卜 した量となる。 この寄生容量の大きさは、 T F T ( Th in F i l m Trans i stor) と信号配線との重 なりなど、 表示素子の各画素を構成している構造物の各薄膜パターンどう しの重 なり量に依存するが、 各薄膜層の露光処理に使用するフ ォ トマスクが所定位置か らずれてセッ 卜されると、 続く工程で現像されたフ ォ ト レジス トパターン及びェ ッチングされた薄膜パターンも所定位置からずれるこ と となる。 従って下層の薄 膜パターンに対して定められた位置より もずれて上層の薄膜パターンが形成され、 重なり量が設計された値と異なった値となる。

さ らには、 露光装置の駆動系の精度などに起因して、 ある露光エリ アと他の露 光ェリ アではフォ トマスクのずれ量つま りマスクァライメ ン トのずれが異なるこ とがあり、 その結果、 異なった露光エリ ァどう しの間でそのエリァごとに薄膜パ ターン間の重なり量及びこれによつて決定される寄生容量の値が異なるため、 画 素容量に印加される電圧のシフ ト量も異なった露光エリァどう しの間で異なって しま う。

このため、 従来の製造方法を適用して作製された液晶表示素子では、 異なる露 光ェリァ間での輝度差が発生し、 表示むらの原因となつていた。

特に隣接する露光ェリ アでそれぞれのエリアに属する画素に等しい画像信号を 入力したとき、 一方のエリ ァに属する画素と他方のエリアに属する画素との間で 光透過率差が 0. 5%以上あると、 これが領域の 「継ぎ目」 と して視認されてしま う ことが、 従来の製造方法により作製された液晶表示素子の表示画面を官能試験 をはじめと して種々の実験により検証した結果、 判明した。

本発明は、 このような技術的背景に鑑みて成されたもので、 上記の如き 「継ぎ 目」 のように視認される線状の輝度欠陥を解消して、 均一な表示画面を備えた液 晶表示素子を提供することを目的と している。 発明の開示

本発明は、 表示素子を複数のェリアに分割してフ ォ ト レジス トの露光等を行な つて単位画素をアレイ状に記列されたパターンに形成し、 液晶表示素子のような 表示素子を作製するにあたり、 その分割した複数の表示エリ ア （小領域） どう し の輝度差が生じる場合に、 その互いに隣接している境界線近傍の輝度の変化勾配 を緩やかにすることにより、 エリ ア間の 「継ぎ目」 を視認上目立たな くすること を基本的な技術思想と している。

即ち、 本発明の表示素子及びその製造方法においては、 互いに隣接する表示ェ リ ァどう しのそれぞれに属する画素が境界領域で互いに入り組んだ配置で混在す るように、 その小領域の境界線を取ることにより、 互いの小領域どう しの境界線 近傍の領域での画素の見かけの輝度差を平均化するこ とができる。

従って、 従来の直線的な境界線による分割の場合には、 その境界線の左右ある いは上下で表示ェリ アどう しの輝度差が全く急峻に現れていたので、 その境界線 での輝度差が著しく視認されていたものが、 本発明によれば、 一方の表示エリア から他方の表示ェリ ァへの輝度変化のカーブが緩やかとなり、 表示ェリアどう し の境界線の輝度差を視認上ほとんど全く 目立たなくすることができる。

また、 本発明の表示素子の製造方法においては、 表示素子を構成する薄膜を小 領域に分割してフ ォ ト レジス トの露光あるいは薄膜のパターニングを行なう際に、 互いに隣接する小領域の境界線を非直線状となるように設定する。 その結果、 一 方のパターニングエリ アに属する画素と他方のパターニングエリアに属する画素 がそのエリアどう しの境界線の近傍の領域で混在することとなるので、 パター二 ング時のマスクずれ等に起因した両エリアに属する画素どう しの輝度特性のばら つきが生じても、 その境界線の近傍の領域での見かけの輝度を平均化することが できる。

これにより、 例えば分割露光時のショ ッ トむらによる隣接露光ェリ ア間での輝 度変化を緩衝化し、 ェリァの境界線を視認上目立たなくすることができる。 なお、 本発明の導電層もし く は誘電体層とは、 C r、 A 1 等のメ タル層、 ァモ ルフ ァスシリ コン膜などの半導体層、 前記半導体層に不純物を導入した ドーピン グ層、 S i O x膜、 S i N X膜などの絶縁膜のいずれを選択しても良い。

また、 上記の境界線の近傍の領域とは、 少なく ともその隣接する両ェリ アどう しの境界線に位置している画素を含む領域である。 その幅については、 表示素子 ごとの輝度特性等のパラメ一夕に依存して種々変化するので一概には限定できな いが、 表示素子ごとに、 その境界線における見かけの輝度差が視認されなく なる ような幅に亙って設けることが望ま しい。 図面の簡単な説明

図 1 は、 本発明に係る一実施例にて作製された液晶表示装置の、 一画素部分の 概略平面構造を示す図である。 図 2は、 図 1 における A— A ' 線に沿った部分の 断面構造を示す図である。 図 3は、 本発明に係る液晶表示装置のアレイ基板上の 薄膜が形成された領域を複数のシ ョ ッ ト領域に分割して各領域ごとに露光処理を 行なう工程を概念的に示す図である。 図 4は、 図 3における隣接するショ ッ ト領 域 （小領域） どう しの境界線近傍を部分的に拡大して示す図である。 図 5は、 実 際の画素パターンに本発明に係る小領域の分割を適用して作製された液晶表示素 子の画素アレイを、 部分的に拡大して示す図である。 図 6は、 本発明の一実施例 の製造方法において用いられるフ ォ トマスクのマスクパターンの外郭形状を示す 図である。 図 7は、 2重露光領域で形成されたパターンが細く く びれた形状とな る場合を示す図である。 図 8は、 本実施例のァクティ ブマ ト リ クス型液晶表示素 子の理論上の印加電圧 （信号線電圧） —透過率曲線を示す図である。 図 9は、 本 発明に係る境界線を構成する画素の配列をランダムなピッチとなるようにした場 合を示す図である。 図 1 0は、 本発明に係る境界線を、 1画素内を境界線が複数 回横切るように設定した場合を示す図である。 図 1 1 は、 従来の、 ステツパを用 いた分割露光方式表示素子のパターニング工程を示す図である。 発明を実施するための最良の形態

以下、 本発明の実施例を図面に基づいて詳細に説明する。 本実施例においては、 本発明をアクティ ブマ ト リ クス型液晶表示装置に適用した場合の一例についてを 示す。 図 1 は本発明に係る製造方法によつて作製されたァレイ基板の一画素の概 略平面図を示す図、 図 2は図 1 における A— A ' 断面を示す図である。

アレイ基板上には、 T F T 5 2及びこれに接続される表示画素電極 9が複数個 マ ト リ クス状に配列され、 T F T 5 2はアレイ基板の行方向にわたって走査線 5 0で連結されており、 一方、 列方向にわたつて信号線 5 1で連結されている。 各 T F T 5 2は、 走査線 5 0 と一体のゲー ト電極 2、 及びその上にゲー ト絶縁 膜 4、 半導体層 5を介して対向配置されたソース電極 7、 及び ドレイ ン電極 8に よつてその主要部が構成されている。

ソース電極 7は表示画素電極 9 に接続されている。 一方、 ドレイ ン電極 8は信 号線 5 1 と一体的に形成されている。 そ してソース電極 7及び ドレイ ン電極 8 と 半導体層 5 との層間には、 ォ一ミ ッ クコ ンタク ト層 6が介挿されている。

また、 表示画素電極 9の下には、 必要に応じてゲー ト絶縁膜 4を介して表示画 素電極 9 と対向するように蓄積容量電極 3が形成されており、 この蓄積容量電極 3 とこれに対向する部分の表示画素電極 9 とこれら両者に挟まれた部分のゲ一卜 絶縁膜 4 とによって蓄積容量が形成される。

次に、 上記ような構造の本発明に係るァレイ基板の製造製工程を説明する。 ガラスなどの光透過性の電気絶縁性基板 1の上に T a膜をスパッタ リ ング法を 用いて堆積し、 次いでこれを P E P法を用いて所望の形状にパターニングし、 行 方向に連続する走査線 5 0及び外部回路との接続のための接続端子 （図示省略） を形成する。

次いで、 S i O x 膜、 a— S i 膜、 n + a— S i膜を順次 C V D法により堆積 し、 a— S i 膜、 n + a— S i膜を P E P法を用いて所望の形状にパターニング し、 半導体層 5、 ォー ミ ック コンタク ト層 6を形成する。

さ らに、 I T 0 ( Indium Tin Oxide) 膜をスパッタ リ ング法を用いて堆積し、 P E P法を用いて表示画素電極 9 の形状にパターニングする。

この後、 A 1膜をスパッタ リ ング法により堆積し、 P E P法により ソース電極 7、 ドレイ ン電極 8及びこれと一体の信号線 5 1を形成する。

なお、 上記の各電極層及び半導体層の P E P工程は基本的に、 パターニングさ れる材料を薄膜形成する工程、 その上の全面にフ ォ ト レジス トを塗布形成するェ 程、 そのフォ 卜 レジス トを所定のパタ一ンが描画されたフオ トマスクを用いて露 光する工程、 その露光後のフオ ト レジス トを現像処理して所定パターン （レジス ト像） を得る工程、 このフ ォ ト レジス トをマスク と して薄膜の不要部分をゥェッ トエッチングまたはケミ カル ドライエッチングなどのフ ォ トエッチングによるパ ターニング技術を用いて除去して、 所望の形状にパターニングする工程から、 そ のプロセスの主要部が構成されている。

上記の露光工程において、 ァレイ基板上の薄膜形成領域を複数のシ ョ ッ ト領域 に分割し、 各領域ごとに露光処理を行なう。 図 3 はその概念図である。 同図に示 すように、 本実施例においては基板上の領域を 4つのショ ッ ト領域 a、 b、 c、 dに分割し、 そのそれぞれの領域で露光処理を行なう分割露光方式を用いた。 図 4は、 これをさ らに詳細に説明する模式図であり、 図 3に一点鎖線で示した 隣接ショ ッ ト領域どう しの境界線 3 0 1の近傍を拡大して示す図である。 図 4に おいて 1ドッ トは 1単位画素の形成領域を示しており、 その黒 ドッ ト 4 0 1で示 した単位画素と白 ドッ ト 4 0 2で示した単位画素とは、 互いに別のシ ョ ッ 卜領域 に属する単位画素であることを示す。 つまり黒 ドッ ト 4 0 1で示した各単位画素 は図 4中の右側の小領域に属しており、 白 ドッ ト 4 0 2で示した各単位画素は左 側の小領域に属している。

図 4に示すように、 画素の縦方向の配列方向を基準と して、 異なる ショ ッ ト領 域に属する単位画素が行方向に 3画素、 列方向に 6画素のピッチで規則的に混在 するように、 両領域の境界線 3 0 1を取ってある。 つまりそのような非直線状と なるように各小領域の外郭線である境界線 3 0 1を設定している。

図 5は、 上記の小領域の分割を実際の画素パターンに適用して作製された液晶 表示素子の、 各画素アレイを部分的に拡大して示す図である。 図中、 鎖線 5 0 1 は隣接するシ ョ ッ ト領域どう しの境界線つまり前記の図 3における境界線 3 0 1 を示しており、 この鎖線で示したパターンに従つて実際の露光処理を行なうため のフ ォ トマスクパターンの外郭線がパターン設計される。

図 6はこのようなフォ トマスクの概略平面図である。 同図に示す如く、 本実施 例においては、 1層の導電層も しく は誘電体層を露光処理するにあたり 4つのシ ヨ ッ トエリア _a、 b、 c、 dに対応して、 合計 4枚のフ ォ トマスク 6 0を用いて いる。 その各々のフォ トマスク 6 0は、 ガラスや人工石英などの透明基体 （サブ ス ト レー ト） 6 1上に、 C rなどの遮光層 6 2を所定パターンに形成することで 作製される。 例えば、 信号線 5 1をパターニングする際の露光処理に用いられる フ ォ トマスクの遮光層 6 2は、 信号線 5 1の射影バターンとなるように形成され ている。 また隣接ショ ッ 卜領域に対応するフォ トマスク、 例えばマスク a とマス ク bは、 その境界部分の遮光層 6 2パターンが平面的に互いに嵌合している形状 に形成されている。 このよ うな 4枚のフ ォ トマスク a、 b、 c、 dを 4つのシ ョ ッ ト領域ごとにそ れぞれ対応させて用いて分割露光を行なう。 そしてこれに続く エツチング処理に よって、 薄膜のパターニングを行なう。

この露光処理及びエッチング処理を、 ァレイ基板を構成する各薄膜層ごとに行 なって、 図 1、 図 5に示すような画素を配列形成したアレイ基板を得る。

なお、 本実施例においては、 ショ ッ ト領域の境界近傍では、 いわゆる 2重露光 処理を行なっている。

2重露光処理は、 ある 1ショ ッ ト領域の露光時に、 そのショ ッ 卜の辺縁分が部 分的に、 その前に既に露光処理を施した隣接する前ショ ッ 卜の領域に重なるよう に、 露光処理を施すものである。 これは、 ショ ッ ト領域どう しの境界線近傍で未 露光の領域が残るといつた露光不良を防止するために行なわれる。

実際には、 既露光領域の端部を再び露光するようにフ ォ トマスクの位置を調整 (ァライメ ン ト） して露光処理を行なう もので、 例えば図 3に破線で示したよう な境界線がある程度の重なり幅を持った 2重線となるように調整 （ァライメ ン卜） される。

また 2重露光処理を受けた領域では、 フ ォ ト レジス トの露光量が他の露光部分 に比べて多いため、 これを現像した際にフォ ト レジス トのパターン幅が狭く なる 場合がある。 従って、 これをマスクと してパターニングされた薄膜のパターン形 状は、 例えば図 7に示すように 2重露光領域 7 0 1で配線パターン 7 0 2が細く く びれた形状となる場合もある。

2重露光領域に形成される画素と他の領域に形成される画素では、 そのように パターン形状 （パターン幅） が異なったものとなる場合があるため、 2重露光領 域を過度に大き くすることは均一な表示性能を得るうえで好ま しく ない。

従って、 本実施例においては基本的には 2重露光を 1単位画素領域内に収まる ピッチと した。 具体的にはその値は 10 m以下が好ま しく、 本実施例では 6 m に設定した。 その結果、 2重露光領域での輝度むらの発生は見受けられず、 良好 な表示が実現できた。 あるいは、 このようなパターンのく びれが悪影響を及ぼさ ない程度に収まるように予め 2重露光の重なり幅をその液晶表示素子の特性等に 応じて適宜に設定すれば良いことは言うまでもない。 さて、 上記の製造方法で得られたアレイ基板を、 図 2に示すように対向基板 2 1 と組み合わせて封着し、 その間隙に液晶物質を注入して得られたァクティ ブマ ト リ クス型液晶表示素子を作製した。 なお、 図 2 に示すように対向基板 2 1の内 表面には I T 0などの透明電極材料からなる対向電極 2 2が全面に形成されてお り、 さ らに、 アレイ基板 2 0 と対向基板 2 1の液晶と接する部分には配向膜 （図 示省略） を必要に応じて形成する。 また、 対向基板 2 2の表示画素電極の間隙に 対向する領域に遮光層を形成しても良く、 さ らにまた表示画素電極に対向する領 域に R、 G、 Bのカラーフィ ルタ層を形成しても良い。

このよ うな本発明に係る液晶表示素子を、 実際に点灯させて次のような要領で 表示品位の評価を行なつた。

先ず、 表示画面上の輝度を複数ボイ ン 卜で測定するこ とによ り、 シ ョ ッ ト領域 間の輝度差を確認した。

即ち、 信号線 5 1全てに等しい画像信号を入力し、 表示画面の輝度を輝度計を 用いて、 各シ ョ ッ ト領域ごとに画面上の複数の位置で測定し、 その平均値を各シ ョ ッ ト領域の輝度の代表値と して比較した。

図 8は、 本実施例のァクティ ブマ ト リ クス型液晶表示素子の理論上の印加電圧 (信号線電圧） —透過率曲線つまり V-T curve を示す図である。 この図 8におい て、 信号線電圧とは実際に信号線に入力される電圧の値を示しており、 透過率は 信号線電圧が 0 Vであるときの輝度を 100 %と したときの相対値と して換算され た数値を示すものである。 本実施例の評価方法においては、 信号線 5 1 に約 2. 5 Vの電圧を入力して、 理論的には全ての画素が 50 %の透過率となる条件でそのと きの輝度を測定した。

その結果を透過率差に換算すると、 異なるショ ッ ト領域どう しの間で 0. 6 %の 透過率差があることが判った。

次に、 本実施例のァクティ ブマ ト リ クス型液晶表示素子を実際に目視すること により、 ショ ッ ト領域の境界線が視認できるか否かについて官能試験を行なった。 具体的には、 暗室内部に本実施例の表示素子を配置し、 上記の輝度測定の際と同 じ駆動条件で画面を一様な電圧印加で表示させて、 境界線を視認できるか否かを、 対象者数延べ 100人にて試験した。 その結果、 対象者全員が境界線を視認できないという結果が得られた。 さ らに、 観察角度を変えて目視検査を行なったが、 やはり ショ ッ ト領域どう しの間での境 界線は全く視認されないという結果となつた。

さ らには、 上記実施例と同様の工程で、 上記実施例とは異なる画素ピッチ等の 仕様に作製したアクティ ブマ ト リ クス型液晶表示素子についても前記と同様の試 験を行なつたところ、 隣接するシ ョ ッ ト領域どう しの透過率差が 1. 0%あつたが、 このときのシ ョ ッ ト領域の境界線は、 全く視認されないという結果となつた。

このように、 本発明に係る表示素子においては、 隣接するシ ョ ッ 卜領域どう し の境界線が全く視認されることなく、 従って極めて良好な表示を実現することが できる。 また、 本発明の表示素子の製造方法によれば、 そのフォ トフ アブリケー シ ヨ ンプロセスにおけるマスクァライメ ン トずれ等に起因して、 隣接するショ ッ ト領域 （小領域） の画素どう しの間に輝度差が生じても、 その輝度差が境界線と しては視認され無く することができ、 その結果、 製造歩留を大幅に向上させるこ とができる。

また本発明の製造方法 、 上記の実施例のショ ッ ト数より もさ らにショ ッ ト数 を増加させた場合でも適用可能である。 従って、 表示素子のさ らなる大面積化に 対しても十分に対応することが可能である。

なお、 本発明は上記実施例のみには限定されず、 この他にも種々の変型が可能 である。 例えば、 パターニング方法と していわゆる P E P法以外の方法を用いる ことも可能である。 また、 T F T素子の構造は上記の構造に限られるものではな く 、 例えば T F Tのチャネル領域の半導体層上に S i O x 等の絶縁材料からなる チャネル保護膜を形成しても良い。 その場合、 チャネル保護膜のパターニングを 行なう際にも本発明の製造方法が適用可能であることは言うまでもない。

また、 上記の各電極層、 誘電体層の形成工程順は、 上記実施例のみには限定さ れるものではなく、 必要に応じて積層順を組み替える、 あるいは任意の複数層を —度の露光処理に続いて一括してエツチングしてパターニング処理を施すこと等 も可能であることは言うまでもない。

さ らには、 画素の配列形状についても上記実施例のような矩形パターンの単位 画素の縦横マ ト リ ッ クス配列の他にも、 任意に変更することができることは言う までもない。

また上記実施例においては、 シ ョ ッ 卜領域の境界で一方の領域に属する画素と 他方の領域に属する画素が規則的に入り組むようなショ ッ ト領域の分割方法を用 いたが、 分割方法はこれのみには限定されないことは言うまでもなく、 種々の変 形が可能である。

例えば、 双方のシ ョ ッ ト領域の画素どう しが互いに入り組む奥行き、 即ち行方 向のピッチを、 0. 5 c m以上、 特に好ま しく は 1 c m以上にすると、 輝度の変化 率が大幅に緩和され、 瞵接ショ ッ ト領域間の輝度差が 1%以上と大きい場合でも、 確実に境界線を視認上目立たなくすることができた。

また、 上記行方向のピッチは必ずしも規則的なピッチに設定するこ とのみには 限定されない。 例えば図 9にその概念図を示すように、 境界線を構成する画素の 配列をラ ンダムなピッチとなるようにしても良い。 具体的には、 単位画素の幅す なわち単位画素の行方向のピッチを基準と して、 互いの領域の画素どう しの入り 組むピッチが乱数的に変化するように、 そのピッチを乱数に基づいて単位画素の 行方向のピッチの乱数倍となるように設定する。 この場合の実施例と して、 単位 画素の幅を 100 z mと し、 乱数を 0〜 90の間の値をとるように設定した。 従って、 最大のピッチは 0. 9 c mとなり、 各行のピッチの値はこれ以下の値で乱数的に振 動しているように設定されている。

このようにピッチを乱数的に決定すると、 以下の理由から、 特に液晶表示素子 にカラーフィ ルタを組み込んだカラー液晶表示装置の場合に有効であるこ とが判 明した。

即ち、 境界線の設定方法によっては、 境界線が R、 G、 B O 3原色に対応する 各画素のうちの、 特定の 1色の画素のみを通って設定される場合がある。 この場 合、 境界線が通る画素の輝度は、 一方のショ ッ 卜領域と他方のショ ッ ト領域との 間の、 ある特定色の成分の輝度のほぼ平均の値となる。 ところが R、 G、 Bの各 色で視感度が異なるため、 境界線が通る画素の輝度は、 R、 G、 B成分の合成さ れた左右のショ ッ ト領域の輝度の平均からは大幅にずれる可能性が高い。 すると、 隣接ショ ッ ト領域間の輝度差によっては、 輝度差の大きい部分が境界線と して視 認される可能性がある。 これに対して、 境界線の行方向のピッチをラ ンダムにすれば、 境界線がある特 定色の画素のみを通る可能性は、 ほとんど無く なる。 すると、 境界線の通る画素 の輝度は概ね R、 G、 B成分の合成された左右のシ ョ ッ 卜領域の輝度の平均値と なり、 その輝度が一方のショ ッ ト領域の輝度に対して大きな差を有するこ とは無 く なる。 こ う して境界線の視認される確率をさ らに効果的に低減することができ る。

また、 図 1 0に示すように、 1画素内を境界線が複数回横切るように設定して もよい。 同図に示す方法では、 1画素を 3分割されるように露光エリ アの境界線 を設定する。 これにより、 さ らに輝度の変化率を緩和する効果が相乗される。 例えば、 表示画素電極 9 と信号線 5 1の露光時のフ ォ トマスクの位置ずれによ り、 上側の露光エリ ア aに属する部分と下側の露光エリア bに属する部分とで表 示画素電極 9 と信号線 5 1の距離が変化した場合を想定する。 すると、 表示画素 電極 9 と信号線 5 1 との間の寄生容量が露光ェリ ア a と bで異なり、 この寄生容 量の影響で液晶容量に印加される電圧も変動を受け、 ェリァ間で異なつた値とな る。 これを、 図 1 0に示す方法では、 一画素で表示画素電極 9 と信号線 5 1の配 線間距離が 2種類存在するように設定するので、 寄生容量値は露光エリア aに属 する画素と露光ェリア bに属する画素との中間の値となり、 電圧の変動値も双方 のエリ ア中間の値となる。 このような画素を双方のエリア間に介在させることに よって、 さ らに輝度の変化率を緩和することが可能となる。

また、 本実施例においては、 パターニングされる各層 （薄膜） のショ ッ ト領域 の境界線は、 同一の単位画素領域を通るように設定した。 即ち、 各層の薄膜ごと に境界線が異なる画素を通るようにすると、 上記の寄生容量の変動が各層の薄膜 ごとに異なった画素で発生することになり、 その結果、 寄生容量の変動に起因し て輝度の変化が境界線領域の近傍でどのように起こり得るかを予測することが困 難となる。 これに対して、 各層の境界線が同一の単位画素領域を通るようにする ことによって、 その境界線の通る画素で左右のショ ッ ト領域の輝度が平均化され るため、 輝度分布の予測 （つまり輝度分布の設定） が容易となる。 従って、 境界 線を視認されないようにするという本発明による効果の予測を、 より簡易で確実 なものとすることができる。 また、 本発明は、 以上の方法を組み合わせて用いることも可能であるこ とは言 うまでもない。 例えば、 境界線が部分的にランダムピッチを有するようにしても 良く、 あるいはラ ンダムピッチを有する部分の境界線の繰り返しが一つの境界線 を構成するようにしても良い。 このような複数の要素を組み合わせて最適の方法 を適宜に選択すれば良い。

このように、 上記実施例のァクティ ブマ ト リ クス型液晶表示素子においては、 露光等の際に分割した隣接エリア （隣接する小領域） どう し間の境界線を視認上 目立たなくすることができ、 表示品質の高い画面を実現できる。 また、 上記実施 例のァクティ ブマ ト リ クス型液晶表示素子の製造方法を適用することによって、 露光ェリ ァ間に輝度差が生じた場合でも、 エリァ間の境界線を視認上目立たなく することができるので、 製造上の歩留を向上させることができる。 産業上の利用可能性

以上、 詳細な説明で明示したように、 本発明によれば、 透過率の異なる隣接領 域間の境界線を視認上目立たなく することができ、 またその薄膜工程の製造方法 においてもァレイ基板の各種構造物の歩留を大幅に向上するこ とができる。

3 -

Claims

請 求 の 範 囲

1 . 絶縁基板上に導電体層及び誘電体層を積層形成し、 前記導電体層も しく は誘電体層の形成領域を複数の小領域に分割してパターニングを行なう こ とによ り単位画素を所定配列に形成する工程を備えた表示素子の製造方法であつて、 互いに隣接する前記小領域の境界線を非直線状に設定するこ とを特徴とする表 示素子の製造方法。

2 . 絶縁基板上に導電体層もしく は誘電体層からなる第 1 の薄膜及び第 2の 薄膜を積層形成し、 前記第 1の薄膜及び第 2の薄膜の形成領域を複数の小領域に 分割してパターニングを行なう こ とにより単位画素を所定配列に形成する工程を 備えた表示素子の製造方法であつて、

前記第 1の薄膜の互いに隣接する前記小領域の境界線及び前記第 2の薄膜の互 いに隣接する前記小領域の境界線をともに非直線状に設定するとともに、 前記第 1の薄膜の境界線と第 2の薄膜の境界線を、 ともに同一の単位画素領域を通るよ うに設定することを特徴とする表示素子の製造方法。

3 . 前記表示素子は液晶ディ スプレイであることを特徴とする請求項 1記載 の表示素子の製造方法。

4 . 前記パターニングを光照射手段を用いることにより行なう ことを特徴と する請求項 1記載の表示素子の製造方法。

5 . 絶縁基板上に導電体層及び誘電体層を積層形成し、 前記導電体層も しく は誘電体層の形成領域を複数の小領域に分割してパターニングを行なう こ とによ り単位画素を所定配列に形成する工程を備えた表示素子の製造方法であつて、 互いに降接する前記小領域の境界線を非直線状に設定するとともに、 前記境界線を、 任意の前記単位画素を複数回横切るように設定することを特徴 とする表示素子の製造方法。

6 . 絶縁基板上に導電体層及び誘電体層を積層形成し所定形状にパターニン グしてなる単位画素アレイを備えた表示素子において、

前記単位画素ァレイが異なる光透過率特性を呈する複数の小領域に分割され、 かつ隣接する前記小領域の境界線の始点と終点とを結ぶ直線上に光透過率の異な る単位画素が混在することを特徴とする表示素子。

7. 前記光透過率の異なる単位画素どう しの光透過率差が 0.5%以上である こ とを特徴とする請求項 6記載の表示素子。

8. 前記表示素子は液晶ディ スプレイであることを特徴とする請求項 6記載 の表示素子。