JP2003005218A - 液晶表示装置の製造方法及びマスク製造装置 - Google Patents

Abstract

(57)【要約】 【課題】分割露光によって基板を製造する際に利用され
るマスクを容易に再設計できるとともに、分割領域の継
ぎ目を視認し難くして品位良好な表示画面を表示するこ
とが可能な液晶表示装置の製造方法及びマスク製造装置
を提供することを目的とする。 【解決手段】各分割領域を囲む分割線は、所定の画素数
分の領域にわたってジグザグ形状を有するメインパター
ンＢａ、Ｂｂ、Ｂｃと、このメインパターンに連結可能
であるとともにメインパターンより小さい画素数分の領
域にわたってジグザグ形状を有する少なくとも１つのサ
ブパターンＢｄ、Ｂｅとを組み合わせることによって形
成されたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示装置の
製造方法及びマスク製造装置に係り、特に、アクティブ
マトリクス型液晶表示装置に適用される基板の製造方法
及びこの基板を分割露光する際に用いられるマスクの製
造装置に関する。

【０００２】

【従来の技術】液晶表示装置は、走査線や信号線などの
配線、画素電極などの電極、薄膜トランジスタなどのス
イッチ素子を有している。これらは、導電体または誘電
体からなる薄膜を成膜する成膜工程、この薄膜上にフォ
トレジストを塗布する塗布工程、塗布されたフォトレジ
ストを所定のパターンを有するマスクを介して露光する
露光工程、露光されたフォトレジストを現像する現像工
程、フォトレジストが除去されて露出した薄膜を除去す
るエッチング工程などを繰り返すことによって形成され
る。

【０００３】近年、液晶表示装置の大画面化に伴い、大
画面用の基板は、分割露光方式の露光処理を行うことに
よって形成されている。すなわち、基板を複数の領域に
分割して各領域のフォトレジストを順次対応するマスク
を介して露光している。

【０００４】上述したような分割露光では、基板を水平
方向及び垂直方向にそれぞれ分割する水平分割線及び垂
直分割線において、露光時のマスクの合わせずれが生じ
た場合、継ぎ目が視認される場合がある。特に、直線的
な分割線においては、ずれが生じたときにより継ぎ目が
視認されやすくなる。このため、液晶表示装置に表示さ
れる表示画面の品位の低下といった問題が発生する。

【０００５】この対策として、分割線をジグザグに形成
することにより、境界の特性の変化勾配を緩衝化して継
ぎ目を視認し難くしている。この境界において、ジグザ
グ状の分割線が配置される分割領域の幅は、できる限り
大きくして変化勾配を緩やかにすることが望ましい。

【０００６】分割露光に使用されるマスクは、一般に、
ＣＡＤシステムを用いて設計される。すなわち、マスク
パターン設計の手順としては、液晶表示パネルの大きさ
のパターンを設計基準を満たすように設計完了後、マス
クの大きさ、及びマスクの枚数に合うように分割する。
分割線は、特性上影響のない場所に沿って形成される。

【０００７】液晶表示パネルの設計パターン及び分割線
の設計パターンに対応した設計データは、ＣＡＤシステ
ムの記憶媒体であるメモリに保存される。これらの設計
データに基づいて、液晶表示パネル及び分割線の設計パ
ターンに対応したマスクパターンを生成し、遮光帯と称
される遮光領域のパターンを追加することによってマス
クが完成する。

【０００８】

【発明が解決しようとする課題】しかしながら、マスク
における分割線のパターンが複雑化し、しかも継ぎ目に
おいて、隣接する各マスクを確実に噛み合わせるため
に、マスクの設計及び検査に多大な時間を費やしてい
る。このため、製造コストの増大を招くといった問題が
発生する。

【０００９】そこで、この発明は、上述した問題点に鑑
みなされたものであって、その目的は、分割領域の継ぎ
目を視認し難くすることが可能な液晶表示装置の製造方
法及びこの製造方法で適用可能なマスクの製造装置を提
供することにある。

【００１０】また、この発明の目的は、品位良好な表示
画面を表示することが可能な液晶表示装置の製造方法を
提供することにある。

【００１１】さらに、この発明の目的は、分割露光によ
って基板を製造する際に利用されるマスクを容易に設計
できるマスク製造装置を提供することにある。

【００１２】

【課題を解決するための手段】上記課題を解決し目的を
達成するために、請求項１は、一対の基板間に液晶組成
物を挟持した液晶表示装置の製造方法において、絶縁基
板に配置された導電体層及び誘電体層の少なくとも１層
の薄膜を複数の分割領域に分割してパターニングする工
程を備え、各分割領域を囲む分割線は、所定の画素数分
の領域にわたってジグザグ形状を有するメインパターン
と、前記メインパターンに連結可能であるとともに前記
メインパターンより小さい画素数分の領域にわたってジ
グザグ形状を有する少なくとも１つのサブパターンとを
組み合わせることによって形成されたことを特徴とす
る。

【００１３】請求項９は、絶縁基板に配置された導電体
層及び誘電体層の少なくとも１層の薄膜を複数の分割領
域に分割してパターニングする際に用いられるマスクの
製造装置において、ａ１画素×ｂ画素（ａ１及びｂは自
然数である）分の領域にわたってジグザグ形状を有する
メインブロックのマスクパターンに対応した第１マスク
データと、前記メインブロックに連結可能であるととも
にａ２画素×ｂ画素（ａ２はａ１より小さい自然数であ
る）分の領域にわたってジグザグ形状を有するサブブロ
ックのマスクパターンに対応した第２マスクデータと、
各分割領域を囲む分割線に沿ってメインブロックのマス
クパターンを配置し、ａ１画素より狭い領域に少なくと
も１つのサブブロックのマスクパターンを配置して、各
分割領域に対応した前記マスクの分割線を形成するパタ
ーンレイアウトプログラムと、を記憶する記憶手段を備
えたことを特徴とする。

【００１４】

【発明の実施の形態】以下、この発明の液晶表示装置の
製造方法及びマスク製造装置の一実施の形態について図
面を参照して説明する。

【００１５】この発明の実施の形態に係る液晶表示装置
は、図１及び図２に示すように、アレイ基板１００と、
アレイ基板１００に対して所定の間隔をおいて対向配置
された対向基板２００と、アレイ基板１００と対向基板
２００との間の所定のギャップに保持された液晶組成物
を含む液晶層３００とを有した液晶表示パネル１０を備
えている。

【００１６】このような液晶表示パネル１０において、
画像を表示する表示領域１０２は、アレイ基板１００と
対向基板２００とを貼り合わせる外縁シール部材１０６
によって囲まれた領域内に形成されている。表示領域１
０２内から引出された配線や駆動回路、電源供給配線な
どを有する周辺領域１０４は、外縁シール部材１０６の
外側の領域に形成されている。

【００１７】表示領域１０２において、アレイ基板１０
０は、図１に示すように、マトリクス状に配置されたｍ
ｘｎ個の画素電極１５１、これら画素電極１５１の行方
向に沿って形成されたｍ本の走査線Ｙ、これら画素電極
１５１の列方向に沿って形成されたｎ本の信号線Ｘ、ｍ
ｘｎ個の画素電極１５１に対応して走査線Ｙおよび信号
線Ｘの交差位置近傍にスイッチング素子として配置され
たｍｘｎ個の薄膜トランジスタすなわち画素ＴＦＴ１２
１を有している。

【００１８】また、周辺領域１０４において、アレイ基
板１００は、走査線Ｙを駆動する走査線駆動回路１８、
信号線Ｘを駆動する信号線駆動回路１９などを有してい
る。これら走査線駆動回路１８や信号線駆動回路１９
は、ｎチャネル型薄膜トランジスタ及びＰチャネル型薄
膜トランジスタからなる相補型の回路によって構成され
ている。これらの薄膜トランジスタは、ポリシリコン薄
膜を活性層とする例えばトップゲート型薄膜トランジス
タである。

【００１９】液晶容量ＣＬは、画素電極１５１、対向電
極２０４、及びこれらの電極間に挟持された液晶層３０
０によって形成される。また、補助容量Ｃｓは、液晶容
量ＣＬと電気的に並列に形成される。この補助容量Ｃｓ
は、絶縁層を介して対向配置された一対の電極、すなわ
ち、画素電極１５１と同電位の補助容量電極６１と、所
定の電位に設定された補助容量線５２とによって形成さ
れる。

【００２０】次に、この液晶表示装置の製造方法につい
て説明する。

【００２１】すなわち、厚さ０．７ｍｍのガラス基板１
０１上に、ポリシリコン薄膜からなる半導体層１１２、
ゲート絶縁膜１１３、走査線Ｙと一体のゲート電極１１
４、層間絶縁膜１１５、ソース電極１１６Ｓと一体の信
号線Ｘ、ドレイン電極１１６Ｄ、パッシベーション膜１
１９、カラーフィルタ層１３０、画素電極１２０、配向
膜１６０を順に形成する。

【００２２】これら、走査線や信号線などの金属配線
部、ポリシリコン薄膜の半導体層を有するＴＦＴ、誘電
体によって形成された各種絶縁膜、画素電極などの電極
部は、薄膜を成膜した後に所定の形状にパターニングさ
れることによって形成される。すなわち、これらは、導
電体層または誘電体層からなる薄膜を成膜する成膜工
程、この薄膜上にフォトレジストを塗布する塗布工程、
塗布されたフォトレジストを所定のパターンを有するマ
スクを介して露光する露光工程、露光されたフォトレジ
ストを現像する現像工程、フォトレジストが除去されて
露出した薄膜を除去するエッチング工程などを繰り返す
ことによって形成される。

【００２３】一方、厚さ０．７ｍｍのガラス基板２０１
上に、対向電極２０３と、配向膜２０７とを備えた対向
基板２００を形成する。

【００２４】続いて、対向基板２００の配向膜２０７の
周辺に沿って接着剤を注入口を除いて印刷し、アレイ基
板１００から対向電極２０３に電圧を印加するための電
極転移材を接着剤の周辺の電極転移電極上に形成する。

【００２５】続いて、それぞれの配向膜１６０及び２０
７が対向するように、且つ、それぞれのラビング方向が
９０度となるように、アレイ基板１００及び対向基板２
００を配置し、加熱して接着剤を硬化させ、両基板を貼
り合わせる。

【００２６】続いて、注入口から液晶組成物を注入し、
この注入口を紫外線硬化樹脂によって封止する。

【００２７】このようにして、液晶表示装置を製造す
る。

【００２８】上述したような製造方法において、大画面
用の基板を製造する際には、薄膜上に配置されたフォト
レジストの露光工程では、分割露光方式が採用される。

【００２９】例えば、アレイ基板１００は、図３に示す
ように、複数の分割線によって複数の分割領域に分割さ
れている。すなわち、アレイ基板１００は、６箇所の分
割領域Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆに分割されている。各領
域は、ほぼ矩形形状をなし、垂直方向に分割する第１及
び第２垂直分割線２１−１〜２１−２、及び、水平方向
に分割する水平分割線２２によって分割されている。

【００３０】これら第１及び第２垂直境界線２１−１〜
２１−２、及び、水平境界線２２は、隣り合う分割領域
間において、各分割線をほぼ中心にある程度の幅を持っ
た緩衝領域２３内において、ジグザグ状に形成されてい
る。これらの分割線を挟んで隣接する各分割領域は、互
いに噛み合うようなパターンを有している。

【００３１】複数の分割領域に分割する水平分割線２２
及び垂直分割線２１−１，２２−２は、上述した例で
は、非直線的、すなわちジグザグ状に形成されている。
例えば、分割領域Ａと分割領域Ｂとの間の垂直分割線２
１−１は、図５に示すように、ジグザグ状に形成されて
いる。

【００３２】分割線を挟んだ両側の領域における画素特
性に差が生じた場合、その分割線が視認される。このた
め、この例では、垂直分割線２１−１は、各画素領域の
垂直方向及び水平方向のほぼ中央を通過するように形成
されている。したがって、分割線付近の各画素領域を、
分割線によって２分割することにより、分割線に沿った
１画素領域は、隣接する２つの分割領域で別々に形成さ
れることになる。これにより、分割線を挟んだ両側の領
域で画素特性に差が生じた場合であっても、分割線に沿
った各画素領域において、異なる画素特性を吸収し、分
割線を目立ちにくくすることが可能となる。

【００３３】ここでは、垂直分割線２１−２についての
み説明したが、他の分割線についても同様に、各画素領
域の垂直方向及び水平方向のほぼ中央を通過するように
形成されている。

【００３４】したがって、画面全体において、分割領域
の継ぎ目を視認しにくくすることが可能となり、品位良
好な表示画面を表示することが可能となる。

【００３５】ところで、分割露光に用いられる露光装置
は、各分割領域を露光するためのマスクパターンをレチ
クルに収容して備えている。すなわち、露光装置は、例
えば図３に示した分割領域Ａに対応した図４に示すよう
なマスクパターンＭＡの他に、分割領域Ｂ、Ｃ、Ｄ、
Ｅ、Ｆにそれぞれ対応したマスクパターンＭＢ、ＭＣ、
ＭＤ、ＭＥ、ＭＦを備えている。各マスクパターンは、
所定配列の画素などが形成される表示領域に対応した表
示パターン１０２Ｍと、駆動回路などが形成される周辺
領域に対応した周辺マスクパターン１０４Ｍと、遮光帯
パターンＳＰとを備えている。

【００３６】上述したように、各分割領域を囲む水平分
割線及び垂直分割線を含む分割線は、ジグザグ形状を有
するパターンによって形成されている。すなわち、この
分割線は、所定の画素数分の領域にわたってジグザグ形
状を有するメインパターンと、このメインパターンに連
結可能であるとともにメインパターンより小さい画素数
分の領域にわたってジグザグ形状を有する少なくとも１
つのサブパターンとを組み合わせることによって形成さ
れている。

【００３７】各分割領域に対応したマスクは、このよう
なジグザグ形状の分割線を形成するために、メインパタ
ーンを形成するメインブロックと、サブパターンを形成
するサブブロックとを有している。

【００３８】例えば、分割領域Ａに対応したマスクパタ
ーンＭＡの水平分割線は、図６に示すように、水平方向
に沿って繰り返し配置されたｈ１画素×ｖ画素（ｈ１及
びｖは自然数である）分の領域にわたってジグザグ形状
を有するメインブロックＢａと、ｈ２画素×ｖ画素（ｈ
２はｈ１より小さい自然数である）分の領域にわたって
ジグザグ形状を有するサブブロックＢｄとを組み合わせ
ることによって形成されている。

【００３９】また、分割領域Ａに対応したマスクパター
ンＭＡの垂直分割線は、図６に示すように、垂直方向に
沿って繰り返し配置されたｈ画素×ｖ１画素（ｈ及びｖ
１は自然数である）分の領域にわたってジグザグ形状を
有するメインブロックＢｂと、ｈ画素×ｖ２画素（ｖ２
はｖ１より小さい自然数である）分の領域にわたってジ
グザグ形状を有するサブブロックＢｅとを組み合わせる
ことによって形成されている。

【００４０】水平分割線と垂直分割線との交差部は、ｈ
画素×ｖ画素のメインブロックＢｃによって形成され
る。

【００４１】各分割領域に対応した各マスクパターン
は、マスクの製造装置により、以下にようにして形成さ
れる。このマスク製造装置は、パターンを描画するため
のＣＡＤシステムを備えている。

【００４２】図７に示すように、このＣＡＤシステム５
０は、システム全体を制御するＣＰＵ５２と、各種情報
を表示する表示部５４と、各種情報を入力する入力部５
６と、各種データやプログラムを記憶する記憶手段とし
て機能するメモリ部５８と、を備えて構成されている。

【００４３】メモリ部５８は、システムを制御するため
の制御プログラムのほかに、分割領域の分割線に沿って
配置されるメインブロックのマスクパターンに対応した
第１マスクデータ、分割線に沿って配置されるサブブロ
ックのマスクパターンに対応した第２マスクデータ、分
割線に沿ってメインブロックのマスクパターンを配置
し、メインブロックを配置する領域より狭い領域にサブ
ブロックの各種マスクパターンを配置してマスクの分割
線を形成するパターンレイアウトプログラムなどを記憶
している。また、このメモリ部５８は、表示領域１０２
に形成される所定配列の画素などのパターンに対応した
データ、周辺領域１０４に形成される駆動回路などのパ
ターンに対応したデータなども記憶している。

【００４４】このようなＣＡＤシステム５０では、ま
ず、入力部５６を介してアレイ基板全体のパターンが描
画される。表示領域１０２は、同じ画素パターンの繰り
返しで形成されるため、１個のパターンを設計した後、
画素数分だけマトリクス状に配置することによって設計
される。周辺領域１０４は、駆動回路や外部との接続パ
ッド、製造工程で使用されるマーク類を配置することに
よって設計される。

【００４５】表示領域１０２及び周辺領域１０４を設計
基準を満たすように設計完了後、マスクの大きさ、及び
マスクの枚数に合うように分割する分割線を設計する。
各分割線は、表示領域１０２及び周辺領域１０４それぞ
れ特性上影響のない場所に沿って形成される。

【００４６】マスク製造装置は、これら第１マスクデー
タ及び第２マスクデータからなる設計データに基づいて
マスクパターンを生成し、さらに、遮光領域に遮光帯の
パターンを追加し、これらのデータに基づいて各分割領
域ごとに対応したマスクを製造する。

【００４７】このとき、ＣＡＤシステム５０では、パタ
ーンレイアウトプログラムに基づいて、まず、交差部に
メインブロックＢｃを配置した後、水平方向に沿って画
面端に向かってメインブロックＢａを配置するととも
に、垂直方向に沿って画面端に向かってメインブロック
Ｂｂを繰り返し配置する。

【００４８】続いて、メインブロックを配置することが
できなかった水平方向端にサブブロックＢｄを配置する
とともに、垂直方向端にサブブロックＢｅを配置するこ
とによってマスクの水平分割線及び垂直分割線が形成さ
れる。

【００４９】ここでは、図８に示すように、水平方向に
沿って交差部から順次画面端に向かってメインブロック
Ｂａを配置した場合を例に説明する。

【００５０】メインブロックＢａは、例えば、図９の
（ｅ）に示すように、１５画素×５画素分のブロックで
ある。この他に、サブブロックＢｄとして、ｈ２画素×
５画素分のブロックが用意されている。ｈ２は、２のｎ
乗（ｎ＝０、１、２、３、４…）に相当する数である。
すなわち、サブブロックとしては、図９の（ａ）に示す
ように、１画素×５画素分のブロックＢｄ１、図９の
（ｂ）に示すように、２画素×５画素分のブロックＢｄ
２、図９の（ｃ）に示すように、４画素×５画素分のブ
ロックＢｄ４、図９の（ｄ）に示すように、８画素×５
画素分のブロックＢｄ８などを用意する。

【００５１】これらのメインブロックＢａ及びサブブロ
ックＢｄは、すべて同一位置で連結可能なジグザグ形状
を有している。図９の（ａ）乃至（ｅ）に示した例で
は、すべてのブロックは、それぞれのジグザグパターン
の端部が垂直方向に沿った略中間点に位置するように形
成されている。

【００５２】図８に示すように、このメインブロックＢ
ａを水平方向に沿って画面端に向けて配置した場合に、
画面端で１５画素分より狭い１３画素分の領域Ｈが余っ
たとする。この場合、サブブロックＢｄ１、サブブロッ
クＢｄ４、及びサブブロックＢｄ８をそれぞれ１個ずつ
組み合わせることにより、図１０に示すように、１３画
素数分の領域Ｈにジグザグ形状を形成することが可能と
なる。

【００５３】このように、２のｎ乗分の画素数に相当す
る幅を有するサブブロックを用意しておくことにより、
これらのサブブロックを組み合わせることによって、い
かなる画素数分の領域であっても確実にジグザグ形状を
形成することができる。

【００５４】さらに、メインブロックも２のｎ乗分の画
素数に相当する幅に形成することにより、どのような画
素数分の領域であってもサブブロックとの組み合わせに
よってジグザグ形状を形成することが可能となる。

【００５５】なお、上述した実施の形態では、分割領域
Ａを例にとって説明したが、他の分割領域に対応するマ
スクも同様に形成することができる。

【００５６】上述したように、この発明の液晶表示装置
の製造方法及びこの製造方法で適用可能なマスクの製造
装置によれば、分割線のジグザグ形状に対応したマスク
データは、５乃至３０画素分の幅を有する領域をまとめ
て１ブロックとしたメインブロックを繰り返し配置する
ことによって形成されている。このため、マスクを設計
するためのＣＡＤシステムにおいて、メモリ部に記憶さ
れるマスクデータのデータ量を大幅に削減することが可
能となる。なお、このメインブロックの大きさは、画素
サイズや分割線の長さなどから最適な数値が決定され
る。

【００５７】分割線を形成するために配置されたメイン
ブロックの数は、分割線に沿って並べた時にできるだけ
画面端で余る領域を小さくするように設定される。この
余る領域の分割線を直線状に形成した場合、この直線部
が５ｍｍ以下であれば、視認されることはないが、それ
以上長い場合には、視認されるおそれがある。

【００５８】液晶表示パネルにおける１画素のサイズ
は、大きくても水平方向幅が１００ミクロンで垂直方向
幅が３００ミクロン程度である。したがって、水平方向
に５０画素分程度の直線状の分割線が形成されても視認
されにくい。通常用いられるメインブロックは、水平方
向に９０画素分程度の幅を有するとともに垂直方向に２
０画素分程度の幅を有する。このため、例えば、水平方
向に沿ってメインブロックを配置して分割線を形成した
とき、直線状の分割線を形成した場合に視認されやすい
５０画素分以上であり且つメインブロックの水平方向幅
より小さい９０画素未満程度の幅が余った場合には、２
のｎ乗画素分の幅を有する複数のサブブロックを組み合
わせることによって、容易にジグザグ形状の分割線を形
成することが可能となる。

【００５９】これにより、分割領域の継ぎ目を視認しに
くくすることができ、しかも品位良好な表示画面を表示
することが可能となる。また、マスクの設計及び検査に
要する時間を短縮することができ、製造コストを削減す
ることが可能となる。

【００６０】

【発明の効果】以上説明したように、この発明によれ
ば、分割領域の継ぎ目を視認し難くすることが可能な液
晶表示装置の製造方法及びこの製造方法で適用可能なマ
スクの製造装置を提供することができる。また、この発
明によれば、品位良好な表示画面を表示することが可能
な液晶表示装置の製造方法を提供することができる。さ
らに、この発明によれば、分割露光によって基板を製造
する際に利用されるマスクを容易に設計できるマスク製
造装置を提供することができる。

【図面の簡単な説明】

【図１】図１は、この発明の液晶表示装置の製造方法に
よって製造される液晶表示パネルの構造を概略的に示す
斜視図である。

【図２】図２は、図１に示した液晶表示パネルの断面構
造を概略的に示す断面図である。

【図３】図３は、この発明の液晶表示装置の製造方法に
よる分割露光を説明するためのアレイ基板の分割例を示
す図である。

【図４】図４は、分割露光において用いられる、図３に
示した分割領域Ａに対応したマスクを概略的に示す図で
ある。

【図５】図５は、各画素領域における分割線の通過位置
を示す図である。

【図６】図６は、図４に示した分割領域Ａに対応したマ
スクの分割線を形成するメインブロック及びサブブロッ
クを示す図である。

【図７】図７は、この発明のマスク製造装置に適用され
るＣＡＤシステムの構成を概略的に示す図である。

【図８】図８は、水平方向の分割線を形成するために配
置されたメインブロックと、残りの余り領域とを説明す
るための図である。

【図９】図９の（ａ）は、第１のサブブロックを示す図
であり、図９の（ｂ）は、第２のサブブロックを示す図
であり、図９の（ｃ）は、第３のサブブロックを示す図
であり、図９の（ｄ）は、第４のサブブロックを示す図
であり、図９の（ｅ）は、メインブロックを示す図であ
る。

【図１０】図１０は、図８に示した余り領域にサブブロ
ックを配置して分割線を形成したときの図である。

【符号の説明】

２１−１〜２１−２…垂直分割線 ２２…水平分割線 ２３…緩衝領域 ５０…ＣＡＤシステム ５８…メモリ部 １００…アレイ基板 １０２…表示領域 １０３…境界線 １０４…周辺領域 ２００…対向基板 ３００…液晶層 Ｂａ、Ｂｂ、Ｂｃ…メインブロック Ｂｄ、Ｂｅ…サブブロック

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０３Ｆ 7/20 ５０１ Ｇ０３Ｆ 7/20 ５０１ ５Ｆ０４６ Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/30 ５１４Ａ Ｆターム(参考） 2H088 HA01 HA02 HA08 HA14 MA20 2H090 HC05 HC10 HC11 JA09 JB02 LA01 LA04 2H092 GA13 JA24 JB61 KA04 MA13 MA16 MA17 2H095 BA05 BB02 2H097 CA12 GB00 LA12 5F046 AA11

Claims (10)

【特許請求の範囲】
1. 【請求項１】一対の基板間に液晶組成物を挟持した液晶
   表示装置の製造方法において、 絶縁基板に配置された導電体層及び誘電体層の少なくと
   も１層の薄膜を複数の分割領域に分割してパターニング
   する工程を備え、 各分割領域を囲む分割線は、所定の画素数分の領域にわ
   たってジグザグ形状を有するメインパターンと、前記メ
   インパターンに連結可能であるとともに前記メインパタ
   ーンより小さい画素数分の領域にわたってジグザグ形状
   を有する少なくとも１つのサブパターンとを組み合わせ
   ることによって形成されたことを特徴とする液晶表示装
   置の製造方法。
2. 【請求項２】前記分割線は、前記薄膜を水平方向に分割
   する水平分割線、及び前記薄膜を垂直方向に分割する垂
   直分割線の少なくとも一方であることを特徴とする請求
   項１に記載の液晶表示装置の製造方法。
3. 【請求項３】前記工程は、前記薄膜を成膜する工程と、 前記薄膜上にフォトレジストを塗布する工程と、 前記フォトレジストを所定のマスクを介して分割露光す
   る工程と、 前記フォトレジストを現像する工程と、 前記薄膜を前記フォトレジストに対応するようにエッチ
   ングする工程と、を備えたことを特徴とする請求項１に
   記載の液晶表示装置の製造方法。
4. 【請求項４】前記各分割領域に対応した前記マスクの分
   割線は、ａ１画素×ｂ画素（ａ１及びｂは自然数であ
   る）分の領域にわたってジグザグ形状を有するメインブ
   ロックと、ａ２画素×ｂ画素（ａ２はａ１より小さい自
   然数である）分の領域にわたってジグザグ形状を有する
   少なくとも１つのサブブロックとを組み合わせることに
   よって形成されたことを特徴とする請求項３に記載の液
   晶表示装置の製造方法。
5. 【請求項５】前記サブブロックは、５ｍｍ以下の領域に
   配置されることを特徴とする請求項４に記載の液晶表示
   装置の製造方法。
6. 【請求項６】前記ａ１は、２のｎ乗（ｎ＝０、１、２、
   ３、４…）であることを特徴とする請求項４に記載の液
   晶表示装置の製造方法。
7. 【請求項７】前記ａ２は、２のｎ乗（ｎ＝０、１、２、
   ３、４…）であることを特徴とする請求項４に記載の液
   晶表示装置の製造方法。
8. 【請求項８】すべての種類の前記サブブロックは、同一
   位置で連結可能なジグザグ形状を有することを特徴とす
   る請求項４に記載の液晶表示装置の製造方法。
9. 【請求項９】絶縁基板に配置された導電体層及び誘電体
   層の少なくとも１層の薄膜を複数の分割領域に分割して
   パターニングする際に用いられるマスクの製造装置にお
   いて、 ａ１画素×ｂ画素（ａ１及びｂは自然数である）分の領
   域にわたってジグザグ形状を有するメインブロックのマ
   スクパターンに対応した第１マスクデータと、 前記メインブロックに連結可能であるとともにａ２画素
   ×ｂ画素（ａ２はａ１より小さい自然数である）分の領
   域にわたってジグザグ形状を有するサブブロックのマス
   クパターンに対応した第２マスクデータと、 各分割領域を囲む分割線に沿ってメインブロックのマス
   クパターンを配置し、ａ１画素より狭い領域に少なくと
   も１つのサブブロックのマスクパターンを配置して、各
   分割領域に対応した前記マスクの分割線を形成するパタ
   ーンレイアウトプログラムと、 を記憶する記憶手段を備えたことを特徴とするマスク製
   造装置。
10. 【請求項１０】前記ａ２は、２のｎ乗（ｎ＝０、１、
    ２、３、４…）であることを特徴とする請求項９に記載
    のマスク製造装置。