JP5019190B2

JP5019190B2 - 液晶表示装置の製造方法及びマスク製造装置

Info

Publication number: JP5019190B2
Application number: JP2001193324A
Authority: JP
Inventors: 登樫本
Original assignee: Japan Display Central Inc
Current assignee: Japan Display Central Inc
Priority date: 2001-06-26
Filing date: 2001-06-26
Publication date: 2012-09-05
Anticipated expiration: 2021-06-26
Also published as: JP2003005218A

Description

【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置の製造方法及びマスク製造装置に係り、特に、アクティブマトリクス型液晶表示装置に適用される基板の製造方法及びこの基板を分割露光する際に用いられるマスクの製造装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、走査線や信号線などの配線、画素電極などの電極、薄膜トランジスタなどのスイッチ素子を有している。これらは、導電体または誘電体からなる薄膜を成膜する成膜工程、この薄膜上にフォトレジストを塗布する塗布工程、塗布されたフォトレジストを所定のパターンを有するマスクを介して露光する露光工程、露光されたフォトレジストを現像する現像工程、フォトレジストが除去されて露出した薄膜を除去するエッチング工程などを繰り返すことによって形成される。
【０００３】
近年、液晶表示装置の大画面化に伴い、大画面用の基板は、分割露光方式の露光処理を行うことによって形成されている。すなわち、基板を複数の領域に分割して各領域のフォトレジストを順次対応するマスクを介して露光している。
【０００４】
上述したような分割露光では、基板を水平方向及び垂直方向にそれぞれ分割する水平分割線及び垂直分割線において、露光時のマスクの合わせずれが生じた場合、継ぎ目が視認される場合がある。特に、直線的な分割線においては、ずれが生じたときにより継ぎ目が視認されやすくなる。このため、液晶表示装置に表示される表示画面の品位の低下といった問題が発生する。
【０００５】
この対策として、分割線をジグザグに形成することにより、境界の特性の変化勾配を緩衝化して継ぎ目を視認し難くしている。この境界において、ジグザグ状の分割線が配置される分割領域の幅は、できる限り大きくして変化勾配を緩やかにすることが望ましい。
【０００６】
分割露光に使用されるマスクは、一般に、ＣＡＤシステムを用いて設計される。すなわち、マスクパターン設計の手順としては、液晶表示パネルの大きさのパターンを設計基準を満たすように設計完了後、マスクの大きさ、及びマスクの枚数に合うように分割する。分割線は、特性上影響のない場所に沿って形成される。
【０００７】
液晶表示パネルの設計パターン及び分割線の設計パターンに対応した設計データは、ＣＡＤシステムの記憶媒体であるメモリに保存される。これらの設計データに基づいて、液晶表示パネル及び分割線の設計パターンに対応したマスクパターンを生成し、遮光帯と称される遮光領域のパターンを追加することによってマスクが完成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、マスクにおける分割線のパターンが複雑化し、しかも継ぎ目において、隣接する各マスクを確実に噛み合わせるために、マスクの設計及び検査に多大な時間を費やしている。このため、製造コストの増大を招くといった問題が発生する。
【０００９】
そこで、この発明は、上述した問題点に鑑みなされたものであって、その目的は、分割領域の継ぎ目を視認し難くすることが可能な液晶表示装置の製造方法及びこの製造方法で適用可能なマスクの製造装置を提供することにある。
【００１０】
また、この発明の目的は、品位良好な表示画面を表示することが可能な液晶表示装置の製造方法を提供することにある。
【００１１】
さらに、この発明の目的は、分割露光によって基板を製造する際に利用されるマスクを容易に設計できるマスク製造装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、
請求項１は、
一対の基板間に液晶組成物を挟持した液晶表示装置の製造方法において、
絶縁基板に配置された導電体層及び誘電体層の少なくとも１層の薄膜を複数の分割領域に分割してパターニングする工程を備え、
各分割領域を囲む分割線は、所定の画素数分の領域にわたってジグザグ形状を有するメインパターンと、前記メインパターンに連結可能であるとともに前記メインパターンより小さい画素数分の領域にわたってジグザグ形状を有する少なくとも１つのサブパターンとを組み合わせることによって形成されたことを特徴とする。
【００１３】
請求項９は、
絶縁基板に配置された導電体層及び誘電体層の少なくとも１層の薄膜を複数の分割領域に分割してパターニングする際に用いられるマスクの製造装置において、
ａ１画素×ｂ画素（ａ１及びｂは自然数である）分の領域にわたってジグザグ形状を有するメインブロックのマスクパターンに対応した第１マスクデータと、
前記メインブロックに連結可能であるとともにａ２画素×ｂ画素（ａ２はａ１より小さい自然数である）分の領域にわたってジグザグ形状を有するサブブロックのマスクパターンに対応した第２マスクデータと、
各分割領域を囲む分割線に沿ってメインブロックのマスクパターンを配置し、ａ１画素より狭い領域に少なくとも１つのサブブロックのマスクパターンを配置して、各分割領域に対応した前記マスクの分割線を形成するパターンレイアウトプログラムと、
を記憶する記憶手段を備えたことを特徴とする。
【００１４】
【発明の実施の形態】
以下、この発明の液晶表示装置の製造方法及びマスク製造装置の一実施の形態について図面を参照して説明する。
【００１５】
この発明の実施の形態に係る液晶表示装置は、図１及び図２に示すように、アレイ基板１００と、アレイ基板１００に対して所定の間隔をおいて対向配置された対向基板２００と、アレイ基板１００と対向基板２００との間の所定のギャップに保持された液晶組成物を含む液晶層３００とを有した液晶表示パネル１０を備えている。
【００１６】
このような液晶表示パネル１０において、画像を表示する表示領域１０２は、アレイ基板１００と対向基板２００とを貼り合わせる外縁シール部材１０６によって囲まれた領域内に形成されている。表示領域１０２内から引出された配線や駆動回路、電源供給配線などを有する周辺領域１０４は、外縁シール部材１０６の外側の領域に形成されている。
【００１７】
表示領域１０２において、アレイ基板１００は、図１に示すように、マトリクス状に配置されたｍｘｎ個の画素電極１５１、これら画素電極１５１の行方向に沿って形成されたｍ本の走査線Ｙ、これら画素電極１５１の列方向に沿って形成されたｎ本の信号線Ｘ、ｍｘｎ個の画素電極１５１に対応して走査線Ｙおよび信号線Ｘの交差位置近傍にスイッチング素子として配置されたｍｘｎ個の薄膜トランジスタすなわち画素ＴＦＴ１２１を有している。
【００１８】
また、周辺領域１０４において、アレイ基板１００は、走査線Ｙを駆動する走査線駆動回路１８、信号線Ｘを駆動する信号線駆動回路１９などを有している。これら走査線駆動回路１８や信号線駆動回路１９は、ｎチャネル型薄膜トランジスタ及びＰチャネル型薄膜トランジスタからなる相補型の回路によって構成されている。これらの薄膜トランジスタは、ポリシリコン薄膜を活性層とする例えばトップゲート型薄膜トランジスタである。
【００１９】
液晶容量ＣＬは、画素電極１５１、対向電極２０４、及びこれらの電極間に挟持された液晶層３００によって形成される。また、補助容量Ｃｓは、液晶容量ＣＬと電気的に並列に形成される。この補助容量Ｃｓは、絶縁層を介して対向配置された一対の電極、すなわち、画素電極１５１と同電位の補助容量電極６１と、所定の電位に設定された補助容量線５２とによって形成される。
【００２０】
次に、この液晶表示装置の製造方法について説明する。
【００２１】
すなわち、厚さ０．７ｍｍのガラス基板１０１上に、ポリシリコン薄膜からなる半導体層１１２、ゲート絶縁膜１１３、走査線Ｙと一体のゲート電極１１４、層間絶縁膜１１５、ソース電極１１６Ｓと一体の信号線Ｘ、ドレイン電極１１６Ｄ、パッシベーション膜１１９、カラーフィルタ層１３０、画素電極１２０、配向膜１６０を順に形成する。
【００２２】
これら、走査線や信号線などの金属配線部、ポリシリコン薄膜の半導体層を有するＴＦＴ、誘電体によって形成された各種絶縁膜、画素電極などの電極部は、薄膜を成膜した後に所定の形状にパターニングされることによって形成される。すなわち、これらは、導電体層または誘電体層からなる薄膜を成膜する成膜工程、この薄膜上にフォトレジストを塗布する塗布工程、塗布されたフォトレジストを所定のパターンを有するマスクを介して露光する露光工程、露光されたフォトレジストを現像する現像工程、フォトレジストが除去されて露出した薄膜を除去するエッチング工程などを繰り返すことによって形成される。
【００２３】
一方、厚さ０．７ｍｍのガラス基板２０１上に、対向電極２０３と、配向膜２０７とを備えた対向基板２００を形成する。
【００２４】
続いて、対向基板２００の配向膜２０７の周辺に沿って接着剤を注入口を除いて印刷し、アレイ基板１００から対向電極２０３に電圧を印加するための電極転移材を接着剤の周辺の電極転移電極上に形成する。
【００２５】
続いて、それぞれの配向膜１６０及び２０７が対向するように、且つ、それぞれのラビング方向が９０度となるように、アレイ基板１００及び対向基板２００を配置し、加熱して接着剤を硬化させ、両基板を貼り合わせる。
【００２６】
続いて、注入口から液晶組成物を注入し、この注入口を紫外線硬化樹脂によって封止する。
【００２７】
このようにして、液晶表示装置を製造する。
【００２８】
上述したような製造方法において、大画面用の基板を製造する際には、薄膜上に配置されたフォトレジストの露光工程では、分割露光方式が採用される。
【００２９】
例えば、アレイ基板１００は、図３に示すように、複数の分割線によって複数の分割領域に分割されている。すなわち、アレイ基板１００は、６箇所の分割領域Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆに分割されている。各領域は、ほぼ矩形形状をなし、垂直方向に分割する第１及び第２垂直分割線２１−１〜２１−２、及び、水平方向に分割する水平分割線２２によって分割されている。
【００３０】
これら第１及び第２垂直境界線２１−１〜２１−２、及び、水平境界線２２は、隣り合う分割領域間において、各分割線をほぼ中心にある程度の幅を持った緩衝領域２３内において、ジグザグ状に形成されている。これらの分割線を挟んで隣接する各分割領域は、互いに噛み合うようなパターンを有している。
【００３１】
複数の分割領域に分割する水平分割線２２及び垂直分割線２１−１，２２−２は、上述した例では、非直線的、すなわちジグザグ状に形成されている。例えば、分割領域Ａと分割領域Ｂとの間の垂直分割線２１−１は、図５に示すように、ジグザグ状に形成されている。
【００３２】
分割線を挟んだ両側の領域における画素特性に差が生じた場合、その分割線が視認される。このため、この例では、垂直分割線２１−１は、各画素領域の垂直方向及び水平方向のほぼ中央を通過するように形成されている。したがって、分割線付近の各画素領域を、分割線によって２分割することにより、分割線に沿った１画素領域は、隣接する２つの分割領域で別々に形成されることになる。これにより、分割線を挟んだ両側の領域で画素特性に差が生じた場合であっても、分割線に沿った各画素領域において、異なる画素特性を吸収し、分割線を目立ちにくくすることが可能となる。
【００３３】
ここでは、垂直分割線２１−２についてのみ説明したが、他の分割線についても同様に、各画素領域の垂直方向及び水平方向のほぼ中央を通過するように形成されている。
【００３４】
したがって、画面全体において、分割領域の継ぎ目を視認しにくくすることが可能となり、品位良好な表示画面を表示することが可能となる。
【００３５】
ところで、分割露光に用いられる露光装置は、各分割領域を露光するためのマスクパターンをレチクルに収容して備えている。すなわち、露光装置は、例えば図３に示した分割領域Ａに対応した図４に示すようなマスクパターンＭＡの他に、分割領域Ｂ、Ｃ、Ｄ、Ｅ、Ｆにそれぞれ対応したマスクパターンＭＢ、ＭＣ、ＭＤ、ＭＥ、ＭＦを備えている。各マスクパターンは、所定配列の画素などが形成される表示領域に対応した表示パターン１０２Ｍと、駆動回路などが形成される周辺領域に対応した周辺マスクパターン１０４Ｍと、遮光帯パターンＳＰとを備えている。
【００３６】
上述したように、各分割領域を囲む水平分割線及び垂直分割線を含む分割線は、ジグザグ形状を有するパターンによって形成されている。すなわち、この分割線は、所定の画素数分の領域にわたってジグザグ形状を有するメインパターンと、このメインパターンに連結可能であるとともにメインパターンより小さい画素数分の領域にわたってジグザグ形状を有する少なくとも１つのサブパターンとを組み合わせることによって形成されている。
【００３７】
各分割領域に対応したマスクは、このようなジグザグ形状の分割線を形成するために、メインパターンを形成するメインブロックと、サブパターンを形成するサブブロックとを有している。
【００３８】
例えば、分割領域Ａに対応したマスクパターンＭＡの水平分割線は、図６に示すように、水平方向に沿って繰り返し配置されたｈ１画素×ｖ画素（ｈ１及びｖは自然数である）分の領域にわたってジグザグ形状を有するメインブロックＢａと、ｈ２画素×ｖ画素（ｈ２はｈ１より小さい自然数である）分の領域にわたってジグザグ形状を有するサブブロックＢｄとを組み合わせることによって形成されている。
【００３９】
また、分割領域Ａに対応したマスクパターンＭＡの垂直分割線は、図６に示すように、垂直方向に沿って繰り返し配置されたｈ画素×ｖ１画素（ｈ及びｖ１は自然数である）分の領域にわたってジグザグ形状を有するメインブロックＢｂと、ｈ画素×ｖ２画素（ｖ２はｖ１より小さい自然数である）分の領域にわたってジグザグ形状を有するサブブロックＢｅとを組み合わせることによって形成されている。
【００４０】
水平分割線と垂直分割線との交差部は、ｈ画素×ｖ画素のメインブロックＢｃによって形成される。
【００４１】
各分割領域に対応した各マスクパターンは、マスクの製造装置により、以下にようにして形成される。このマスク製造装置は、パターンを描画するためのＣＡＤシステムを備えている。
【００４２】
図７に示すように、このＣＡＤシステム５０は、システム全体を制御するＣＰＵ５２と、各種情報を表示する表示部５４と、各種情報を入力する入力部５６と、各種データやプログラムを記憶する記憶手段として機能するメモリ部５８と、を備えて構成されている。
【００４３】
メモリ部５８は、システムを制御するための制御プログラムのほかに、分割領域の分割線に沿って配置されるメインブロックのマスクパターンに対応した第１マスクデータ、分割線に沿って配置されるサブブロックのマスクパターンに対応した第２マスクデータ、分割線に沿ってメインブロックのマスクパターンを配置し、メインブロックを配置する領域より狭い領域にサブブロックの各種マスクパターンを配置してマスクの分割線を形成するパターンレイアウトプログラムなどを記憶している。また、このメモリ部５８は、表示領域１０２に形成される所定配列の画素などのパターンに対応したデータ、周辺領域１０４に形成される駆動回路などのパターンに対応したデータなども記憶している。
【００４４】
このようなＣＡＤシステム５０では、まず、入力部５６を介してアレイ基板全体のパターンが描画される。表示領域１０２は、同じ画素パターンの繰り返しで形成されるため、１個のパターンを設計した後、画素数分だけマトリクス状に配置することによって設計される。周辺領域１０４は、駆動回路や外部との接続パッド、製造工程で使用されるマーク類を配置することによって設計される。
【００４５】
表示領域１０２及び周辺領域１０４を設計基準を満たすように設計完了後、マスクの大きさ、及びマスクの枚数に合うように分割する分割線を設計する。各分割線は、表示領域１０２及び周辺領域１０４それぞれ特性上影響のない場所に沿って形成される。
【００４６】
マスク製造装置は、これら第１マスクデータ及び第２マスクデータからなる設計データに基づいてマスクパターンを生成し、さらに、遮光領域に遮光帯のパターンを追加し、これらのデータに基づいて各分割領域ごとに対応したマスクを製造する。
【００４７】
このとき、ＣＡＤシステム５０では、パターンレイアウトプログラムに基づいて、まず、交差部にメインブロックＢｃを配置した後、水平方向に沿って画面端に向かってメインブロックＢａを配置するとともに、垂直方向に沿って画面端に向かってメインブロックＢｂを繰り返し配置する。
【００４８】
続いて、メインブロックを配置することができなかった水平方向端にサブブロックＢｄを配置するとともに、垂直方向端にサブブロックＢｅを配置することによってマスクの水平分割線及び垂直分割線が形成される。
【００４９】
ここでは、図８に示すように、水平方向に沿って交差部から順次画面端に向かってメインブロックＢａを配置した場合を例に説明する。
【００５０】
メインブロックＢａは、例えば、図９の（ｅ）に示すように、１５画素×５画素分のブロックである。この他に、サブブロックＢｄとして、ｈ２画素×５画素分のブロックが用意されている。ｈ２は、２のｎ乗（ｎ＝０、１、２、３、４…）に相当する数である。すなわち、サブブロックとしては、図９の（ａ）に示すように、１画素×５画素分のブロックＢｄ１、図９の（ｂ）に示すように、２画素×５画素分のブロックＢｄ２、図９の（ｃ）に示すように、４画素×５画素分のブロックＢｄ４、図９の（ｄ）に示すように、８画素×５画素分のブロックＢｄ８などを用意する。
【００５１】
これらのメインブロックＢａ及びサブブロックＢｄは、すべて同一位置で連結可能なジグザグ形状を有している。図９の（ａ）乃至（ｅ）に示した例では、すべてのブロックは、それぞれのジグザグパターンの端部が垂直方向に沿った略中間点に位置するように形成されている。
【００５２】
図８に示すように、このメインブロックＢａを水平方向に沿って画面端に向けて配置した場合に、画面端で１５画素分より狭い１３画素分の領域Ｈが余ったとする。この場合、サブブロックＢｄ１、サブブロックＢｄ４、及びサブブロックＢｄ８をそれぞれ１個ずつ組み合わせることにより、図１０に示すように、１３画素数分の領域Ｈにジグザグ形状を形成することが可能となる。
【００５３】
このように、２のｎ乗分の画素数に相当する幅を有するサブブロックを用意しておくことにより、これらのサブブロックを組み合わせることによって、いかなる画素数分の領域であっても確実にジグザグ形状を形成することができる。
【００５４】
さらに、メインブロックも２のｎ乗分の画素数に相当する幅に形成することにより、どのような画素数分の領域であってもサブブロックとの組み合わせによってジグザグ形状を形成することが可能となる。
【００５５】
なお、上述した実施の形態では、分割領域Ａを例にとって説明したが、他の分割領域に対応するマスクも同様に形成することができる。
【００５６】
上述したように、この発明の液晶表示装置の製造方法及びこの製造方法で適用可能なマスクの製造装置によれば、分割線のジグザグ形状に対応したマスクデータは、５乃至３０画素分の幅を有する領域をまとめて１ブロックとしたメインブロックを繰り返し配置することによって形成されている。このため、マスクを設計するためのＣＡＤシステムにおいて、メモリ部に記憶されるマスクデータのデータ量を大幅に削減することが可能となる。なお、このメインブロックの大きさは、画素サイズや分割線の長さなどから最適な数値が決定される。
【００５７】
分割線を形成するために配置されたメインブロックの数は、分割線に沿って並べた時にできるだけ画面端で余る領域を小さくするように設定される。この余る領域の分割線を直線状に形成した場合、この直線部が５ｍｍ以下であれば、視認されることはないが、それ以上長い場合には、視認されるおそれがある。
【００５８】
液晶表示パネルにおける１画素のサイズは、大きくても水平方向幅が１００ミクロンで垂直方向幅が３００ミクロン程度である。したがって、水平方向に５０画素分程度の直線状の分割線が形成されても視認されにくい。通常用いられるメインブロックは、水平方向に９０画素分程度の幅を有するとともに垂直方向に２０画素分程度の幅を有する。このため、例えば、水平方向に沿ってメインブロックを配置して分割線を形成したとき、直線状の分割線を形成した場合に視認されやすい５０画素分以上であり且つメインブロックの水平方向幅より小さい９０画素未満程度の幅が余った場合には、２のｎ乗画素分の幅を有する複数のサブブロックを組み合わせることによって、容易にジグザグ形状の分割線を形成することが可能となる。
【００５９】
これにより、分割領域の継ぎ目を視認しにくくすることができ、しかも品位良好な表示画面を表示することが可能となる。また、マスクの設計及び検査に要する時間を短縮することができ、製造コストを削減することが可能となる。
【００６０】
【発明の効果】
以上説明したように、この発明によれば、分割領域の継ぎ目を視認し難くすることが可能な液晶表示装置の製造方法及びこの製造方法で適用可能なマスクの製造装置を提供することができる。また、この発明によれば、品位良好な表示画面を表示することが可能な液晶表示装置の製造方法を提供することができる。さらに、この発明によれば、分割露光によって基板を製造する際に利用されるマスクを容易に設計できるマスク製造装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、この発明の液晶表示装置の製造方法によって製造される液晶表示パネルの構造を概略的に示す斜視図である。
【図２】図２は、図１に示した液晶表示パネルの断面構造を概略的に示す断面図である。
【図３】図３は、この発明の液晶表示装置の製造方法による分割露光を説明するためのアレイ基板の分割例を示す図である。
【図４】図４は、分割露光において用いられる、図３に示した分割領域Ａに対応したマスクを概略的に示す図である。
【図５】図５は、各画素領域における分割線の通過位置を示す図である。
【図６】図６は、図４に示した分割領域Ａに対応したマスクの分割線を形成するメインブロック及びサブブロックを示す図である。
【図７】図７は、この発明のマスク製造装置に適用されるＣＡＤシステムの構成を概略的に示す図である。
【図８】図８は、水平方向の分割線を形成するために配置されたメインブロックと、残りの余り領域とを説明するための図である。
【図９】図９の（ａ）は、第１のサブブロックを示す図であり、図９の（ｂ）は、第２のサブブロックを示す図であり、図９の（ｃ）は、第３のサブブロックを示す図であり、図９の（ｄ）は、第４のサブブロックを示す図であり、図９の（ｅ）は、メインブロックを示す図である。
【図１０】図１０は、図８に示した余り領域にサブブロックを配置して分割線を形成したときの図である。
【符号の説明】
２１−１〜２１−２…垂直分割線
２２…水平分割線
２３…緩衝領域
５０…ＣＡＤシステム
５８…メモリ部
１００…アレイ基板
１０２…表示領域
１０３…境界線
１０４…周辺領域
２００…対向基板
３００…液晶層
Ｂａ、Ｂｂ、Ｂｃ…メインブロック
Ｂｄ、Ｂｅ…サブブロック

Claims

一対の基板間に液晶組成物を挟持した液晶表示装置の製造方法において、
絶縁基板に配置された導電体層及び誘電体層の少なくとも１層の薄膜を複数の分割領域に分割してパターニングする工程を備え、
各分割領域を囲む分割線は、所定の画素数分の領域にわたってジグザグ形状を有するメインパターンと、前記メインパターンに連結可能であるとともに前記メインパターンより小さい画素数分の領域にわたってジグザグ形状を有する少なくとも１つのサブパターンとを組み合わせることによって形成されたことを特徴とする液晶表示装置の製造方法。
前記分割線は、前記薄膜を水平方向に分割する水平分割線、及び前記薄膜を垂直方向に分割する垂直分割線の少なくとも一方であることを特徴とする請求項１に記載の液晶表示装置の製造方法。
前記工程は、前記薄膜を成膜する工程と、
前記薄膜上にフォトレジストを塗布する工程と、
前記フォトレジストを所定のマスクを介して分割露光する工程と、
前記フォトレジストを現像する工程と、
前記薄膜を前記フォトレジストに対応するようにエッチングする工程と、を備えたことを特徴とする請求項１に記載の液晶表示装置の製造方法。
前記各分割領域に対応した前記マスクの分割線は、ａ１画素×ｂ画素（ａ１及びｂは自然数である）分の領域にわたってジグザグ形状を有するメインブロックと、ａ２画素×ｂ画素（ａ２はａ１より小さい自然数である）分の領域にわたってジグザグ形状を有する少なくとも１つのサブブロックとを組み合わせることによって形成されたことを特徴とする請求項３に記載の液晶表示装置の製造方法。
前記ａ１は、２のｎ乗（ｎ＝０、１、２、３、４…）であることを特徴とする請求項４に記載の液晶表示装置の製造方法。
前記ａ２は、２のｎ乗（ｎ＝０、１、２、３、４…）であることを特徴とする請求項４に記載の液晶表示装置の製造方法。
すべての種類の前記サブブロックのそれぞれのジグザグ形状の端部は、垂直方向に沿った略中間点に位置するように形成されたことを特徴とする請求項４に記載の液晶表示装置の製造方法。
一対の基板間に液晶組成物を挟持した液晶表示装置の製造に用いられるマスクの製造装置であって、絶縁基板に配置された導電体層及び誘電体層の少なくとも１層の薄膜を複数の分割領域に分割してパターニングする際に用いられるマスクの製造装置において、
ａ１画素×ｂ画素（ａ１及びｂは自然数である）分の領域にわたってジグザグ形状を有するメインブロックのマスクパターンに対応した第１マスクデータと、
前記メインブロックに連結可能であるとともにａ２画素×ｂ画素（ａ２はａ１より小さい自然数である）分の領域にわたってジグザグ形状を有するサブブロックのマスクパターンに対応した第２マスクデータと、
各分割領域を囲む分割線に沿ってメインブロックのマスクパターンを配置し、ａ１画素より狭い領域に少なくとも１つのサブブロックのマスクパターンを配置して、各分割領域に対応した前記マスクの分割線を形成するパターンレイアウトプログラムと、
を記憶する記憶手段を備えたことを特徴とするマスク製造装置。
前記ａ２は、２のｎ乗（ｎ＝０、１、２、３、４…）であることを特徴とする請求項８に記載のマスク製造装置。