TWI825361B - 檢查裝置、檢查系統以及檢查方法 - Google Patents

檢查裝置、檢查系統以及檢查方法 Download PDF

Info

Publication number
TWI825361B
TWI825361B TW109139305A TW109139305A TWI825361B TW I825361 B TWI825361 B TW I825361B TW 109139305 A TW109139305 A TW 109139305A TW 109139305 A TW109139305 A TW 109139305A TW I825361 B TWI825361 B TW I825361B
Authority
TW
Taiwan
Prior art keywords
test
boundary scan
control unit
circuit
inspection
Prior art date
Application number
TW109139305A
Other languages
English (en)
Other versions
TW202142884A (zh
Inventor
岡本学
今堀翔也
Original Assignee
日商愛斯佩克股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛斯佩克股份有限公司 filed Critical 日商愛斯佩克股份有限公司
Publication of TW202142884A publication Critical patent/TW202142884A/zh
Application granted granted Critical
Publication of TWI825361B publication Critical patent/TWI825361B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2849Environmental or reliability testing, e.g. burn-in or validation tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

獲得可以讓實質產品之可信賴性上升之檢查裝置。系統控制器11,在環境形成裝置3對電路基板X施加特定環境壓力的狀態下,經由在測試控制器13對電路基板X執行邊界掃描測試,對電路基板X執行複數次邊界掃描測試。

Description

檢查裝置、檢查系統以及檢查方法
本發明係有關於檢查裝置、檢查系統、以及檢查方法,特別係有關於用以對檢查對象執行邊界掃描測試之檢查裝置、檢查系統、以及檢查方法。
已知邊界掃描測試,為遵循JTAG(Joint Test Action Group)之一種將實裝半導體設備的電路基板作為對象之檢查。在邊界掃描測試中, 主要檢查電路基板上實裝的半導體設備之焊接故障,或複數個半導體設備間的配線開路故障或短路故障等。
在下述之專利文獻1中,揭露了執行邊界掃描測試之系統。該系統包括主機、主控制器、以及可編程開關。在可編程開關中,連接複數個從屬目標(slave target)裝置。從屬目標裝置為遵循JTAG之實裝複數個積體電路之電路基板。可編程開關選擇包含於任一從屬目標裝置之任意之積體電路,將該積體電路連接主控制器。主機以及主控制器將該積體電路作為對象,執行邊界掃描測試。 [先前技術文獻] [專利文獻]
日本特開2000-148528號公報(第8圖)
[發明所欲解決的課題]
根據上述專利文獻1所揭露之測試系統,在連接可編程開關之複數個從屬目標裝置之中,可以將包含於由可編程開關選擇之任一從屬目標裝置上的任意積體電路作為對象,執行邊界掃描測試。
此處,經過量產工程交貨之實質產品,可能被暴露在溫度、濕度、振動等各種嚴苛的環境因素的狀況下被使用。因此,若根據上述專利文獻1揭露之測試系統,執行邊界掃描測試時,由於實質產品之使用狀況不如預期,而有實質產品之可信賴性低的問題。
另外,將複數個電路基板作為對象執行邊界掃描測試的手法,可以考量下述(1)~(3)之手法。
(1)之手法如第13圖所示,是在底板上之複數個連接器上插入複數個電路基板,將時鐘測試埠(Test Clock Port)(TCK)、測試模式選擇埠(TMS)、以及測試重設埠(TRST)對複數個電路基板並聯連接,同時將測試資料輸入埠(TDI)以及測試資料輸出埠(TDO)串聯連接於複數個電路基板之間的手法。
(2)之手法可以在具有位址辨識功能之系統位準裝置(system level device)實裝於各電路基板時採用,如第14圖所示,是在底板上之複數個連接器插入複數個電路基板,將所有時鐘測試埠(TCK)、 測試模式選擇埠(TMS)、測試重設埠(TRST)、測試資料輸入埠(TDI)、以及測試資料輸出埠(TDO)對複數個電路基板並聯連接之手法。
(3)之手法如第15圖所示,是準備複數個電路基板與同樣數量之複數個測試控制器,將電路基板與測試控制器一對一連接,經由各測試控制器對各電路基板執行邊界掃描測試之手法。
然而,在上述(1)之手法中,由於測試資料輸入埠(TDI)以及測試資料輸出埠(TDO)串聯連接於複數個電路基板間,在任意電路基板中發生測試資料之配線開路故障或短路故障時,就變得無法對剩下的所有電路基板執行邊界掃描測試。像這樣,在上述(1)之手法中,因為有妨礙對複數個電路基板連續執行邊界掃描測試的因素,而有測試效率變差、測試成本增大之課題。
另外,為了採用上述(2)之手法,由於需要在電路基板實裝具有位址辨識功能之系統位準裝置,而有測試成本增大之課題。另外,起因於焊接故障等,而使具有位址辨識功能之系統位準裝置本身發生故障的情況下,會變得無法對該電路基板執行邊界掃描測試。因此,在上述(2)的手法中,因為有妨礙邊界掃描測試之執行的因素,而有測試效率變差、測試成本增大之課題。
另外,在上述(3)之手法中,由於需要準備複數個電路基板與同樣數量之複數個測試控制器,而有測試成本增大之課題。
有鑑於上述情形,本發明之第一目的為獲得可以提升實質產品之可信賴性之檢查裝置、檢查系統、以及檢查方法。另外,第二目的為獲得可以削減測試成本之檢查裝置、檢查系統、以及檢查方法。 [用以解決課題的手段]
關於本發明之一種態樣之檢查裝置,與可以收容作為檢查對象之電路基板之環境形成裝置可通訊地連接,包括:測試控制部,控制將前述電路基板作為對象之邊界掃描測試;以及主控制部;其中,前述主控制部,在前述環境形成裝置對前述電路基板施加特定環境壓力的狀態下,經由讓前述測試控制部對前述電路基板執行前述邊界掃描測試,對前述電路基板執行複數次前述邊界掃描測試。
根據本態樣,檢查對象之電路基板被收容於環境形成裝置,主控制部在環境形成裝置對電路基板施加特定環境壓力的狀態下,經由讓測試控制部對電路基板執行邊界掃描測試,對電路基板執行複數次邊界掃描測試。像這樣,在施加被假設作為實質產品之使用狀況的特定環境壓力的狀態下,經由對電路基板執行複數次邊界掃描測試,由於可以高準確度地評估該狀況下有無發生故障,可以提升實質產品的可信賴性。
在上述的態樣中,前述測試控制部在判定滿足特定條件時,也可以讓針對前述電路基板之前述邊界掃描測試之執行間隔差異化 。
根據本態樣,測試控制部在判定滿足特定條件時,讓針對前述電路基板之前述邊界掃描測試之執行間隔差異化。因此,判定滿足容易發生故障的條件時,經由設定較短的執行間隔,可以早期發現故障之發生。另一方面,判定滿足不容易發生故障的條件時,經由設定較長的執行間隔,可以預防測試結果的資料量增大。
在上述態樣中,前述環境形成裝置施加溫度壓力作為前述環境壓力,前述測試控制部,在前述溫度壓力固定之第一期間內,以第一執行間隔執行前述邊界掃描測試,在前述溫度壓力轉變之第二期間內,以較第一執行間隔更短之第二執行間隔執行前述邊界掃描測試也可以。
根據本態樣,測試控制部,在溫度壓力固定之第一期間內,以第一執行間隔執行前述邊界掃描測試,在溫度壓力轉變之第二期間內,以較第一執行間隔更短之第二執行間隔執行前述邊界掃描測試。由於第一期間較第二期間不容易發生故障,經由將較長的第一期間設為邊界掃描測試之執行間隔,可以預防測試結果之資料量增大。另一方面,由於第二期間較第一期間容易發生故障,經由將較短的第二期間設為邊界掃描測試之執行間隔,可以早期發現故障之發生。
在上述的態樣中,前述環境形成裝置施加振動壓力作為前述環境壓力;前述測試控制部,在施加與前述電路基板之共振頻率相異之頻率的前述振動壓力的第一期間內,以第一執行間隔執行前述邊界掃描測試,在施加相當於前述共振頻率之頻率的前述振動壓力的第二期間內,以較前述第一執行間隔更短之第二執行間隔執行前述邊界掃描測試也可以。
根據本態樣,測試控制部,在施加與電路基板之共振頻率相異之頻率的振動壓力的第一期間內,以第一執行間隔執行邊界掃描測試,在施加相當於共振頻率之頻率的前述振動壓力的第二期間內,以較第一執行間隔更短之第二執行間隔執行前述邊界掃描測試。由於第一期間較第二期間不容易發生故障,經由將較長的第一期間設為邊界掃描測試之執行間隔,可以預防測試結果之資料量增大。另一方面,由於第二期間較第一期間容易發生故障,經由將較短的第二期間設為邊界掃描測試之執行間隔,可以早期發現故障之發生。
在上述態樣中,於前述環境形成裝置,收容作為前述電路基板之複數個電路基板;前述測試控制部,以各個前述複數個電路基板作為對象,控制前述邊界掃描測試;更包括連接轉換部,可以轉換前述測試控制部與收容於前述環境形成裝置之前述複數個電路基板之間的連接,使前述複數個電路基板之中的一者之電路基板連接前述測試控制部;前述主控制部,在前述環境形成裝置對前述複數個電路基板施加前述環境壓力的狀態下執行如下處理:讓前述連接轉換部反覆執行連接處理,依序將前述電路基板之一者連接前述測試控制部;經由與前述連接處理連動,針對前述電路基板中之一者,讓前述測試控制部執行前述邊界掃描測試,以對各個前述複數個電路基板執行複數次前述邊界掃描測試也可以。
根據本態樣,連接轉換部反覆執行使電路基板之中的一者連接前述測試控制部的連接處理,測試控制部針對與連接處理連動之電路基板中之一者執行邊界掃描測試。結果,由於利用一個測試控制部連續對各複數個電路基板執行邊界掃描測試,可以有效率地對複數個電路基板執行邊界掃描測試,可以削減測試成本。
在上述的態樣中,前述主控制部,前述邊界掃描測試之不合格之測試結果之累積值達到預設之閾值以上時,也可以讓前述環境形成裝置停止或減少施加前述環境壓力。
根據本態樣,主控制部,在前述邊界掃描測試之不合格之測試結果之累積值達到預設之閾值以上時,停止或減少於前述環境形成裝置施加前述環境壓力。藉由如此,可以預防對沒有發生故障的電路基板繼續施加額外的環境壓力。
在上述態樣中,前述主控制部也可以在前述複數個電路基板之中有電路基板在前述邊界掃描測試之測試結果為不合格時,從由前述連接轉換部轉換之轉換對象中排除該電路基板,對其他電路基板繼續前述邊界掃描測試。
根據本態樣,主控制部在複數個電路基板之中有電路基板在邊界掃描測試之測試結果為不合格時,根據連接轉換部從轉換對象排除該電路基板,對其他電路基板繼續邊界掃描測試。藉由如此,可以對沒有發生故障的電路基板,執行預設之期望時間或期望次數等的邊界掃描測試。另外,對發生故障的電路基板,藉由根據前述連接轉換部從轉換對象排除該電路基板,之後不對該電路基板執行邊界掃描測試。因此,可以預防對發生故障之電路基板執行無謂的測試。
在上述態樣中,也可以更包括記憶部,在每次對前述電路基板執行前述邊界掃描測試時,將前述邊界掃描測試之執行時間資訊、前述環境壓力之施加條件、以及前述邊界掃描測試之測試結果相關聯並記憶。
根據本態樣,每次對電路基板執行邊界掃描測試時,將邊界掃描測試之執行時間資訊、環境壓力之施加條件、以及邊界掃描測試之測試結果相關聯並記憶。因此,有電路基板發生故障,邊界掃描測試之測試結果為不合格時,由於很容易獲得在該故障發生之時間點的邊界掃描測試之執行次數或環境壓力之施加條件等,可以簡化故障發生原因之分析。
關於本發明之一種態樣之檢查系統,包括:環境形成裝置,可以收容作為檢查對象之電路基板;以及檢查裝置,與前述環境形成裝置可通訊地連接;其中,前述檢查裝置包括:測試控制部,控制將前述電路基板作為對象之邊界掃描測試;以及主控制部;其中,前述主控制部,在前述環境形成裝置對前述電路基板施加特定環境壓力的狀態下,經由讓前述測試控制部對前述電路基板執行前述邊界掃描測試,對前述電路基板執行複數次前述邊界掃描測試。
根據本態樣,檢查對象之電路基板被收容於環境形成裝置,主控制部,在環境形成裝置對電路基板施加特定環境壓力的狀態下,經由讓測試控制部對電路基板執行邊界掃描測試,對電路基板執行複數次邊界掃描測試。藉由如此,在施加被假設作為實質產品之使用狀況的特定環境壓力的狀態下,經由對電路基板執行複數次邊界掃描測試,由於可以高準確度地評估該狀況下有無發生故障,可以提升實質產品的可信賴性。
關於本發明之一種態樣之檢查方法,包括:步驟(A),經由環境形成裝置,對收容於前述環境形成裝置之電路基板,施加特定環境壓力;以及步驟(B),經由前述步驟(A),在對前述電路基板施加前述環境壓力的狀態下,對前述電路基板執行複數次邊界掃描測試。
根據本態樣,檢查對象之電路基板被收容於環境形成裝置,在步驟 (B)中,在對前述電路基板施加前述環境壓力的狀態下,對前述電路基板執行複數次邊界掃描測試。藉由如此,在施加被假設作為實質產品之使用狀況的特定環境壓力的狀態下,經由對電路基板執行複數次邊界掃描測試,由於可以高準確度地評估該狀況下有無發生故障,可以提升實質產品的可信賴性。 [發明的效果]
根據本發明,可以提升實質產品之可信賴性。
以下針對本發明之實施型態,利用圖面進行詳細說明。另外,在相異的圖面中,標上同樣符號的要素,表示為相同或相應的要素。
第1圖簡化地顯示關於本發明之實施型態之檢查系統1之構成之示意圖。如第1圖所示之檢查系統1包括檢查裝置2與環境形成裝置3。在環境形成裝置3中,包含在製品之設計開發階段中,以試作品作為對象,用以執行環境試驗之環境試驗裝置、恆溫器、及恆濕器;以及在製品之交貨前測試中,以實質產品作為對象,用以執行篩選試驗之燒機裝置。檢查裝置2為控制環境形成裝置3之動作之控制裝置,通訊連接環境形成裝置3。
第2圖簡化地顯示檢查裝置2之構成之方塊圖。如第2圖的連接關係所示,檢查裝置2包含系統控制器11(主控制部)、腔室監測器12、測試控制器13(測試控制部)、掃描器單元14(連接轉換部)、記憶部15、顯示部16、以及通訊部17。另外,雖然於圖示中省略,檢查裝置2包括作為瞬間斷電之對策的無停電電源。
測試控制器13,是用以控制對檢查對象之複數個電路基板X(詳述於後)執行之邊界掃描測試的控制器。測試控制器13在邊界掃描測試中,進行測試資料(測試模式)之生成、以及測試時鐘之生成等之處理。
掃描器單元14,將複數個電路基板X之中的一個電路基板連接到測試控制器13,轉換測試控制器13與複數個電路基板X之連接。
系統控制器11,包含CPU等之處理器,與ROM及RAM等之記憶體,整體地控制系統全體之動作。系統控制器11,在環境形成裝置3對複數個電路基板X施加特定環境壓力的狀態下,於掃描器單元14反覆執行將電路機板之一者依序與測試控制器13連接的連接處理。另外,系統控制器11,經由針對與前述連接處理連動之前述電路基板中之一者,讓前述測試控制器13執行前述邊界掃描測試,以對各個前述複數個電路基板執行前述邊界掃描測試複數次。此處,「連動」指的是:與經由掃描器單元14之轉換連接,以及經由測試控制器13執行邊界掃描測試彼此同步之意。
記憶部15,可以是半導體記憶體或者硬碟等任意之記憶裝置。顯示部16,可以是液晶顯示幕或者有機EL顯示幕等任意之顯示裝置。系統控制器11與腔室監測器12,舉例而言,可以經由RS-232C電纜互相連接。系統控制器11與測試控制器13,舉例而言,可以經由USB電纜互相連接。系統控制器11與掃描器單元14,舉例而言,可以經由I/O電纜互相連接。通訊部17與環境形成裝置3之通訊部25(詳述於後),舉例而言,可以經由RS-485電纜互相連接。
第3圖簡化地顯示環境形成裝置3之構成之方塊圖。如第3圖所示,環境形成裝置3,包括環境控制器21、腔室22、溫度感測器23、溫度調整器24、以及通訊部25。腔室22之內收容檢查對象之複數個電路基板X (X1~XN)。複數個電路基板X1~XN對中繼單元26(參照第2圖) 並聯連接。第3圖中之「(N)」之符號,表示整合電路基板X1~XN與中繼單元26之間之N條之並聯配線。雖然於圖示中省略,在各電路基板X中,遵循JTAG(Joint Test Action Group)之場式可程式化邏輯閘陣列(Field Programmable Gate Array,FPGA)等之半導體設備,經由球柵陣列(Ball Grid Array,BGA)等之連接方式焊接等,實裝於印刷電路板上。
環境形成裝置3,是用以對檢查對象之複數個電路基板X1~XN施加溫度、濕度、振動等之特定環境壓力之裝置。在本實施型態中,將說明利用環境試驗裝置之一者之冷熱衝擊裝置作為環境形成裝置3的例子。冷熱衝擊裝置,藉由週期性地反覆將腔室22內之溫度設定為高溫的期間(高溫暴露期間)以及設定為低溫的期間(低溫暴露期間),將作為環境壓力之冷熱衝擊,施加到腔室22內收容之檢查對象上。
環境控制器21之構成,包括CPU等之處理器,以及ROM以及RAM等之記憶體。環境控制器21,控制用以調整腔室22內之溫度的溫度調整器24(加熱器以及冷卻器)之動作。溫度感測器23測定腔室22內之溫度,將該溫度資訊輸入到環境控制器21。經由將該溫度資訊(或者顯示腔室22之狀態的狀態資訊)從環境控制器21經由通訊部25傳送到檢查裝置2,腔室22內之溫度(或者腔室22之狀態)可以由檢查裝置2之腔室監測器12(參照第2圖)監測。檢查裝置2之掃描器單元14與腔室22內收容之電路基板X1~XN,經由中繼單元26互相連接。
第4圖簡化地顯示掃描器單元14。掃描器單元14具有與檢查對象之複數個電路基板X1~XN相同數量(或更多)之複數個通道C(C1~CN)。通道數(N),舉例而言,為256。各通道C包含常開接點式之開關S(S1~SN)。各開關S之一端的端子連接測試控制器13,另一端的端子經由中繼單元26連接電路基板X。各開關S,也可以配置為由連接後述之測試存取埠G0之各埠與後述之測試存取埠G1之各埠的複數個開關組成之開關群。
經由系統控制器11之開關控制,藉由將開關S1~SN之中的一個開關S關上,該開關S連接之電路基板X之一者連接到測試控制器13。也就是說,開關S1~SN之轉換控制以及通道C1~CN之選擇控制為等價,藉由關上一個開關S,即選擇對應之通道C。在第4圖中,藉由關上開關S1而選擇通道C1,顯示了電路基板X1連接到測試控制器13的情況。
第5圖為在第4圖所示的構成之中,將測試控制器13與電路基板X1之間的連接構成抽出顯示之示意圖。測試控制器13包含測試存取埠G0,電路基板X1包含測試存取埠G1。測試存取埠G0、G1,包括:測試資料輸入埠(TDI)、測試時鐘埠(TCK)、測試模式選擇埠(TMS)、測試重設埠(TRST)、以及測試資料輸出埠(TDO)。測試控制器13之測試存取埠G0以及電路基板X1之測試存取埠G1,經由開關S1一對一連接。
另外,除了各測試存取埠G0、G1包含之5個埠可以全部經由開關S1轉換之上述構成,也可以採用5個埠之中,開關S1只可以轉換期望之埠之構成。舉例而言,也可以採用只有測試資料輸入埠(TDI)以及測試資料輸出埠(TDO)之兩個埠可以經由開關S1轉換之構成。
第6圖部分地顯示藉由環境形成裝置3之溫度循環之一例之示意圖。時刻T0從常溫狀態開始,在時刻T1,開始從常溫狀態往高溫狀態之加熱控制,在時刻T2,往高溫狀態之遷移結束。在高溫狀態下之腔室22內之溫度,舉例而言為85℃。從時刻T2到時刻T3為止,維持高溫狀態,此期間成為高溫暴露期間。高溫暴露期間,舉例而言,為30分鐘。在時刻T3,開始從高溫狀態往低溫狀態之冷卻控制,在時刻T4,往低溫狀態之遷移結束。在低溫狀態下之腔室22內的溫度,舉例而言,為-40℃。從時刻T4到時刻T5為止維持低溫狀態,此期間成為低溫暴露期間。低溫暴露期間,舉例而言,為30分鐘。在時刻T5,開始從低溫狀態往高溫狀態之加熱控制,在時刻T6,往高溫狀態之遷移結束。從時刻T2到時刻T6為止,一連串的循環成為溫度循環之單位循環,該單位循環會反覆執行期望的循環次數(例如1000循環)。
第6圖所示之箭號P,顯示開始執行對電路基板X1~XN之邊界掃描測試之時序。每一個箭號P表示對各電路基板X1~XN各執行一次邊界掃描測試。以上述「對電路基板X1~XN執行邊界掃描測試」作為「一套邊界掃描測試」,每套邊界掃描測試之間的執行間隔(也就是連續之箭號P之間的時間間隔),在所有高溫暴露期間(T2~T3)、從高溫往低溫遷移期間(T3~T4)、低溫暴露期間(T4~T5)、以及從低溫往高溫遷移期間(T5~T6),皆有共通的時間間隔W0。時間間隔W0,舉例而言,為8分鐘。
第7圖顯示系統控制器11在對電路基板X1~XN的邊界掃描測試中,執行之處理流程之流程圖。作為檢查的準備階段,檢查對象之複數個電路基板X1~XN被收容於環境形成裝置3之腔室22內,經由電纜以及中繼單元26(參照第2圖),複數個電路基板X1~XN與掃描器單元14互相連接。
檢查之準備結束時,首先在步驟SP101中,系統控制器11設定檢查對象之電路基板X之張數、環境形成裝置3的溫度循環之控制序列,每套邊界掃描測試之間的執行間隔、以及檢查完成條件等各種檢查條件。檢查結束條件為邊界掃描測試的期望套數、或者溫度循環之期望循環數等。
接下來,在步驟SP102中,系統控制器11藉由發出檢查開始指令開始檢查。環境控制器21藉由取得檢查開始指令,遵循經由系統控制器11設定之溫度循環之控制序列,開始進行腔室22之溫度控制。
接下來,在步驟SP103中,系統控制器11判定邊界掃描測試之測試開始條件是否被滿足。舉例而言,做為測試開始條件,第一套之測試開始條件可以是第一次往高溫暴露期間之遷移結束,第二次以後之測試開始條件,可以是從前次之測試開始時刻開始,已經過特定時間間隔W0。系統控制器11從腔室監測器12取得顯示腔室22內之溫度的溫度資訊,藉由根據該溫度資訊偵測往第一次高溫暴露期間之遷移結束,判定第一套之邊界掃描測試之測試開始條件已被滿足。
根據步驟SP103之判定的結果,邊界掃描測試之測試開始條件沒有被滿足的情況下(也就是根據步驟SP103之判定結果為否的情況下),系統控制器11會待機,直到測試開始條件被滿足為止。
另一方面,邊界掃描測試之測試開始條件被滿足的情況下(也就是根據步驟SP103之判定結果為是的情況下),接下來,在步驟SP104中,系統控制器11藉由向掃描器單元14輸入開關轉換命令,選擇前端的通道C1。藉由如此,對應通道C1之電路基板X1連接到測試控制器13。
接下來,在步驟SP105中,系統控制器11藉由將執行命令輸入到測試控制器13,以電路基板X1作為對象,在測試控制器13執行邊界掃描測試。舉例而言,測試控制器13執行用以檢查設置於電路基板X1之測試存取埠G1是否為正常機能的基礎設施測試,其後,執行互連測試,該互連測試用以檢查實裝於電路基板X1上之對應JTAG的設備之焊接故障,或複數個對應JTAG的設備之間的配線之開路故障或短路故障等。
另外,測試控制器13,除了上述之基礎設施測試以及互連測試以外,也可以藉由經過對應JTAG之設備,從測試存取埠G1存取電路基板X1上之各種半導體設備等,追加執行各種選擇性測試。選擇性測試,為如下所述之記憶體測試、叢集測試、連接器測試、開關測試、以及上拉測試/下拉測試等。
記憶體測試為藉由從對應JTAG之設備存取不對應JTAG之記憶體設備,檢查記憶體設備之連接故障或動作故障之測試。
叢集測試為藉由從對應JTAG之設備存取不對應JTAG之邏輯設備,檢查邏輯設備之連接故障或動作故障之測試。
連接器測試為檢查對應JTAG之設備以及外部輸入輸出用的連接器之間的接觸不良之測試。
開關測試為評估對應JTAG之設備的開關狀態(高或低)之測試。
上拉/下拉測試為評估連接到對應JTAG之設備的上拉電阻或下拉電阻之實裝的測試。
接下來,在步驟SP106中,系統控制器11從測試控制器13取得以電路基板X1作為對象之邊界掃描測試之測試結果(例如合格或不合格)。另外,系統控制器11經由通訊部25、17,從環境控制器21取得經由溫度感測器23測定的溫度資訊,該溫度資訊顯示執行測試時腔室22內之溫度。接著,系統控制器11將時間資訊、上述溫度資訊以及上述測試之結果與通道名(C1)相關連,保存於記憶部15,該時間資訊顯示以電路基板X1作為對象執行邊界掃描測試之時刻。
第8圖顯示抽取保存於記憶部15之一部分之測試結果之示意圖。在第8圖中,顯示在關於各通道C之5次邊界掃描測試的執行時間點上,通道C1、C2之測試結果。在此例中,任意測試結果皆為合格(OK)。如第8圖所示之測試結果,可以在檢查裝置2所包含之顯示部16(參照第2圖)中顯示。
接下來,在步驟SP107中,系統控制器11判定掃描器單元14正在選擇的通道是否為最後之通道CN。
根據步驟SP107之判定結果,最後之通道CN沒有被選擇的情況下(也就是根據步驟SP107的判定結果為「否」的情況下),接下來,在步驟SP108 中,系統控制器11將開關轉換命令輸入掃描器單元14。藉由如此,選擇通道會被更新為下一個通道。系統控制器11,直到根據步驟SP107之判定結果為「是」為止,反覆進行步驟SP105到步驟SP108之處理。
另一方面,在步驟SP107中,最後之通道CN被選擇的情況下(也就是根據步驟SP107的判定結果為「是」的情況下),接下來,在步驟SP109中,系統控制器11判定檢查結束條件是否已被滿足。舉例而言,邊界掃描測試之特定套數被設定作為檢查結束條件時,系統控制器11進行以下之處理。也就是說,系統控制器11,目前為止已執行結束之邊界掃描測試之套數(累積套數)未達前數特定套數時,判定未滿足檢查結束條件。另一方面,在上述累積套數達到上述特定套數時,系統控制器11判定滿足檢查結束條件。
根據步驟SP109之判定結果,檢查結束條件沒有被滿足的情況下(也就是根據步驟SP109之判定結果為「否」的情況),系統控制器11反覆進行步驟SP103到步驟SP109之處理,直到檢查結束條件被滿足為止。
另一方面,檢查結束條件被滿足的情況下(也就是根據步驟SP109之判定結果為「是」的情況),系統控制器11藉由發出檢查結束指令結束檢查。藉由取得檢查結束指令,環境形成裝置3停止往電路基板X1~XN施加環境壓力。
另外,以上的說明中,雖然於環境形成裝置3內收容複數個電路基板X1~XN,然而不限定於此例,也可以只收容一張以上的電路基板X。另外,在以上的說明中,雖然藉由高溫以及低溫之溫度循環的冷熱衝擊作為環境壓力進行施加,不限於此例,也可以是高溫或低溫之一定溫度之溫度壓力、濕度壓力、溫濕度壓力、或者上述壓力與振動壓力之組合。
像這樣,根據有關本實施型態之檢查系統1,檢查對象之電路基板X被收容於環境形成裝置3。接著,系統控制器11,在環境形成裝置3對電路基板X施加特定的環境壓力之狀態下,藉由讓測試控制器13對電路基板X執行邊界掃描測試,對電路基板X執行複數次邊界掃描測試。像這樣,施加假設之特定環境壓力的狀態作為實質產品的使用狀況,藉由對電路基板X執行複數次邊界掃描測試,由於可以高準確度地評估該狀況下有無發生故障,可以提升實質產品的可信賴性。
另外,根據關於本實施型態之檢查系統1,掃描器單元14反覆執行連接處理,該連接處理將複數個電路基板X1~XN之中之一者,依序連接到測試控制器13,測試控制器13對與該連接處理連動之一個電路基板X執行邊界掃描測試。結果,由於利用一個測試控制器13對複數個電路基板X1~XN之各者連續執行邊界掃描測試,可以有效率地對複數個電路基板X1~XN執行邊界掃描測試,可以削減測試成本。
另外,根據關於本實施型態之檢查系統1,如第8圖所示,每次對複數個電路基板X1~XN之各者執行邊界掃描測試時,會將邊界掃描測試之執行時間資訊、環境壓力施加條件、邊界掃描測試之測試結果相關聯並記憶。因此,某電路基板X發生故障使邊界掃描測試之測試結果不合格時,由於很容易獲得在該故障發生之時間點的邊界掃描測試之執行次數或環境壓力之施加條件等,可以簡化故障發生原因之分析。 <第一變形例>
在上述實施型態中,如第6圖所示,雖然每一套邊界掃描測試之間的執行間隔,無論是關於固定溫度壓力之溫度固定期間、或是關於溫度壓力遷移之溫度遷移期間,都設定為同樣的時間間隔W0,但也可以將溫度固定期間與溫度遷移期間設定為不同的時間間隔。
第9圖部分地顯示藉由環境形成裝置3之溫度循環之一例之示意圖。每套邊界掃描測試之間的執行間隔(也就是連續的箭號P之間的時間間隔),關於溫度固定期間(T2~T3、T4~T5、T6~T7)之時間間隔被設定為W1,關於溫度遷移期間(T3~T4、T5~T6、T7~T8)之時間間隔被設定為W2。時間間隔W1比時間間隔W0更長,舉例而言,為10分鐘。時間間隔W2比時間間隔W0更短,舉例而言,為6分鐘。另外,雖然此例中時間間隔W1被設定為比時間間隔W2更長,然而不限定於此條件,舉例而言,時間間隔W1也可以被設定為比時間間隔W2更短。
系統控制器11,從腔室監測器12取得顯示環境形成裝置3之腔室22內之溫度的溫度資訊。接著,舉例而言,若腔室22內之溫度為高溫設定溫度(例如85℃)或低溫設定溫度(例如-40℃),系統控制器11判定現在為溫度固定期間,將執行間隔設定為時間間隔W1。另一方面,舉例而言,若腔室22內之溫度比低溫設定溫度高,且比高溫設定溫度低,系統控制器11判定現在為溫度遷移期間,將執行間隔設定為時間間隔W2。
另外,系統控制器11也可以藉由從環境控制器21取得顯示腔室22內之溫度之溫度資訊,或者藉由從環境控制器21取得顯示腔室22之狀態(溫度固定狀態或溫度遷移狀態)的狀態資訊,判定現在為溫度固定期間或溫度遷移期間。另外,系統控制器11也可以藉由根據預設之溫度循環之控制序列推定現在腔室22之狀態,判定現在為溫度固定期間或溫度遷移期間。
根據本變形例,測試控制器13藉由系統控制器11之控制,在溫度壓力固定之溫度固定期間(第一期間),以時間間隔W1(第一執行間隔)執行邊界掃描測試,溫度壓力遷移之溫度遷移期間(第二期間),以較時間間隔W1更短之時間間隔W2(第二執行間隔)執行邊界掃描測試。與溫度遷移期間相較之下,由於溫度固定期間較不易發生故障,藉由將邊界掃描測試之執行間隔設定為比較長的時間間隔W1,可以預防測試結果之資料量增大。另一方面,由於半導體設備由線膨脹係數不同之複數種類材質組成,溫度遷移期間比溫度固定期間更容易發生故障。因此,藉由在溫度遷移期間,將邊界掃描測試之執行間隔設定為較短的時間間隔W2,可以早期發現故障之發生。
另外,作為回應條件而改變邊界掃描測試之執行間隔的其他例子,也可以採用回應檢查之經過時間而縮短執行間隔之配置,或者在已知故障發生率會急增的壓力施加時間的情況下,在該壓力施加時間經過後,縮短執行間隔之配置。 <第二變形例>
在上述第一變形例中,在向電路基板X施加溫度壓力的檢查中,雖然將邊界掃描測試之執行間隔設定為較長的時間間隔W1以及較短的時間間隔W2,在向電路基板X施加的震動壓力檢查之中,也可以用相同之設定進行。
第10圖部分地顯示藉由環境形成裝置3之振動循環之一例之示意圖。預先藉由將電路基板X作為對象之共振點探查試驗,求得檢查對象之電路基板X之共振頻率K。
環境形成裝置3,對電路基板X施加在特定頻率範圍內連續變化之各種頻率的震動壓力。測試控制器13,藉由系統控制器11之控制,在施加與電路基板X之共振頻率K不同之頻率的震動壓力的第一期間(T0~T1、T2~T3、T4~T5),以較長的時間間隔W1執行邊界掃描測試。另一方面,在施加與電路基板X之共振頻率K相同或近似之頻率的震動壓力的第二期間(T1~T2、T3~T4),以較短的時間間隔W2執行邊界掃描測試。另外,在此例中,雖然時間間隔W1被設定為比時間間隔W2更長,不限定於此條件,舉例而言,也可以將時間間隔W1設定為比時間間隔W2更短。
根據本變形例,由於第一期間相較於第二期間更不容易發生故障,藉由將邊界掃描測試的執行間隔設定為較長的時間間隔W1,可以預防測試結果之資料量增大。另一方面,由於第二期間相較於第一期間更容易發生故障,藉由將邊界掃描測試的執行間隔設定為較短的時間間隔W2,可以早期發現故障之發生。 <第三變形例>
在上述實施型態中,如第7圖之步驟SP109所示,雖然在預先規定之檢查結束條件(期望邊界掃描測試套數等)被滿足為止會繼續檢查,也可以隨著特定條件強制結束檢查。
第11圖顯示系統控制器11在對電路基板X1~XN的邊界掃描測試中執行之處理流程之流程圖。以第7圖所示之流程圖為基礎,在步驟SP107與步驟SP109之間追加了步驟SP201。
在步驟SP201中,系統控制器11判定特定之檢查強制結束條件是否已被滿足。檢查強制結束條件,作為檢查條件之一部分,於步驟SP101被設定。檢查強制結束條件,舉例而言,為邊界掃描測試之測試結果為不合格(NG)之電路基板X之張數(累積值)達到特定閾值Z以上。然而,與電路基板X是相異或相同無關,只要邊界掃描測試之不合格(NG)的測試結果數(累積值)達到閾值Z以上,就可以作為檢查結束條件。閾值Z被設定為1以上之任意自然數。
根據步驟SP201之判定結果,強制結束條件沒有被滿足的情況下(也就是根據步驟SP201的判定結果為「否」的情況),移動到步驟SP109。
另一方面,檢查強制結束條件被滿足的情況下(也就是根據步驟SP201的判定結果為「是」的情況),系統控制器11藉由發出檢查結束指令結束檢查。環境形成裝置3,經由取得檢查結束指令,結束對電路基板X1~XN施加環境壓力。另外,除了檢查被強制結束的上述構成,也可以採用繼續檢查,降低由環境形成裝置3施加之環境壓力的構成。舉例而言,在施加高溫以及低溫之溫度壓力的情況下,藉由讓高溫以及低溫中至少一者之設定溫度接近常溫,可以降低溫度壓力。
根據本變形例,系統控制器11,在邊界掃描測試之不合格(NG)的測試結果數(累積值)達到特定之閾值Z以上時,讓環境形成裝置3停止(強制結束)或降低施加環境壓力。藉由如此,可以預防對沒有發生故障之電路基板X繼續施加額外的環境壓力。 <第四變形例>
在上述第三變形例中,雖然在邊界掃描測試之不合格(NG)的測試結果數(累積值)達到閾值Z以上時,檢查會被強制結束,然而,也可以從下一次開始的邊界掃描測試之檢查對象中排除測試結果為不合格之電路基板X,繼續檢查。
第12圖顯示系統控制器11在對電路基板X1~XN的邊界掃描測試中執行之處理流程之流程圖。以第7圖所示之流程圖為基礎,在步驟SP106與步驟SP107之間追加了步驟SP301、步驟SP302。
在步驟SP301中,系統控制器11判定於步驟SP106中取得之與通道C有關之邊界掃描測試之測試結果是否為不合格(NG)。
根據步驟SP301的判定結果,測試結果為並非不合格時(也就是根據步驟SP301之判定結果為「否」時),移動到步驟SP107。
另一方面,測試結果為不合格時(也就是根據步驟SP301之判定結果為「是」時),接下來,在步驟SP302中,系統控制器11將該通道C從下次開始的邊界掃描測試之檢查對象之中排除。舉例而言,將排除之通道的清單保存於系統控制器11可以參照之記憶體,並於該清單資訊追加該通道C。
在下次開始的邊界掃描測試中,藉由在步驟SP108中將該通道C排除於通道更新對象之中,從掃描器單元14之轉換對象中排除該通道C。因此,可以跳過該通道C,以剩下的通道作為對象執行邊界掃描測試。
根據本變形例,系統控制器11在複數個電路基板X1~XN之中,有電路基板之邊界掃描測試之測試結果為不合格時,經由掃描器單元14從轉換對象中排除該電路基板,可以繼續對其他電路基板進行邊界掃描測試。藉由如此,可以對沒有發生故障的電路基板,執行預設之期望時間或者期望次數之邊界掃描測試。另外,對發生故障之電路基板,經由掃描器單元14從轉換對象中排除該電路基板,不再對該電路基板執行此後的邊界掃描測試。因此,可以預防對發生故障的電路基板執行無謂的測試。
1:檢查系統 2:檢查裝置 3:環境形成裝置 11:系統控制器 12:腔室監測器 13:測試控制器 14:掃描器單元 15:記憶部 16:顯示部 17:通訊部 25:通訊部 26:中繼單元 C,C1~CN:通道 G0,G1:測試存取埠 P:箭號(執行邊界掃描測試) S,S1~SN:開關 TDI:測試資料輸入埠 TCK:時鐘測試埠 TMS:測試模式選擇埠 TRST:測試重設埠 TDO:測試資料輸出埠 T0~T8:時刻 W0,W1,W2:時間間隔 X,X1~XN:電路基板 SP101~SP109:流程圖步驟 SP201:流程圖步驟 SP301~SP302:流程圖步驟
[第1圖]簡化地顯示關於本發明之實施型態之檢查系統之構成之示意圖。 [第2圖]簡化地顯示檢查裝置之構成之方塊圖。 [第3圖]簡化地顯示環境形成裝置之構成之方塊圖。 [第4圖]簡化地顯示掃描器單元之構成之示意圖。 [第5圖]顯示測試控制器以及電路基板之構成之示意圖。 [第6圖]部分地顯示藉由環境形成裝置之溫度循環之一例之示意圖。 [第7圖]顯示系統控制器在邊界掃描測試中執行之處理流程之流程圖。 [第8圖]顯示抽取保存於記憶部之一部分之測試結果之示意圖。 [第9圖]部分地顯示藉由環境形成裝置之溫度循環之一例之示意圖。 [第10圖]部分地顯示藉由環境形成裝置之振動循環之一例之示意圖。 [第11圖]顯示系統控制器在邊界掃描測試中執行之處理流程之流程圖。 [第12圖]顯示系統控制器在邊界掃描測試中執行之處理流程之流程圖。 [第13圖]顯示以複數個電路基板作為對象執行邊界掃描測試之手法之示意圖。 [第14圖]顯示以複數個電路基板作為對象執行邊界掃描測試之手法之示意圖。 [第15圖]顯示以複數個電路基板作為對象執行邊界掃描測試之手法之示意圖。
2:檢查裝置
11:系統控制器
12:腔室監測器
13:測試控制器
14:掃描器單元
15:記憶部
16:顯示部
17:通訊部
25:通訊部
26:中繼單元

Claims (7)

  1. 一種檢查裝置,與可以收容作為檢查對象之電路基板之環境形成裝置可通訊地連接,包括:測試控制部,控制將前述電路基板作為對象之邊界掃描測試;以及主控制部;其中,前述主控制部,在前述環境形成裝置對前述電路基板施加特定環境壓力的狀態下,經由讓前述測試控制部以特定執行間隔對前述電路基板執行前述邊界掃描測試,對前述電路基板執行複數次前述邊界掃描測試;回應於施加前述環境壓力的經過時間而縮短前述特定執行間隔。
  2. 如請求項1之檢查裝置,其中:於前述環境形成裝置,收容作為前述電路基板之複數個電路基板;前述測試控制部,以各個前述複數個電路基板作為對象,控制前述邊界掃描測試;更包括連接轉換部,可以轉換前述測試控制部與收容於前述環境形成裝置之前述複數個電路基板之間的連接,使前述複數個電路基板之中的一者連接前述測試控制部;前述主控制部,在前述環境形成裝置對前述複數個電路基板施加前述環境壓力的狀態下執行如下處理:讓前述連接轉換部反覆執行連接處理,依序將前述電路基板之一者連接前述測試控制部;經由與前述連接處理連動,針對前述電路基板中之一者,讓前述測試控制部執行前述邊界掃描測試,以對各個前述複數個電路基板執行複數次前述邊界掃描測試。
  3. 如請求項1之檢查裝置,其中前述主控制部在前述邊界掃描測 試之不合格之測試結果之累積值達到預設之閾值以上時,讓前述環境形成裝置停止或減少施加前述環境壓力。
  4. 如請求項2之檢查裝置,其中前述主控制部在前述複數個電路基板之中有電路基板在前述邊界掃描測試之測試結果為不合格時,從由前述連接轉換部轉換之轉換對象中排除該電路基板,對其他電路基板繼續前述邊界掃描測試。
  5. 如請求項1之檢查裝置,更包括記憶部,在每次對前述電路基板執行前述邊界掃描測試時,將前述邊界掃描測試之執行時間資訊、前述環境壓力之施加條件、以及前述邊界掃描測試之測試結果相關聯並記憶。
  6. 一種檢查系統,包括:環境形成裝置,可以收容作為檢查對象之電路基板;以及檢查裝置,與前述環境形成裝置可通訊地連接;其中,前述檢查裝置包括:測試控制部,控制將前述電路基板作為對象之邊界掃描測試;以及主控制部;其中,前述主控制部,在前述環境形成裝置對前述電路基板施加特定環境壓力的狀態下,經由讓前述測試控制部以特定執行間隔對前述電路基板執行前述邊界掃描測試,對前述電路基板執行複數次前述邊界掃描測試;回應於施加前述環境壓力的經過時間而縮短前述特定執行間隔。
  7. 一種檢查方法,包括:步驟(A),經由環境形成裝置,對收容於前述環境形成裝置之電路基板,施加特定環境壓力;以及步驟(B),經由前述步驟(A),在對前述電路基板施加前述環境壓力的狀態下,以特定執行間隔對前述電路基板執行複數次邊界掃描測試; 於前述步驟(B)中,回應於施加前述環境壓力的經過時間而縮短前述特定執行間隔。
TW109139305A 2019-11-14 2020-11-11 檢查裝置、檢查系統以及檢查方法 TWI825361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-206188 2019-11-14
JP2019206188A JP7482617B2 (ja) 2019-11-14 2019-11-14 検査装置、検査システム、及び検査方法

Publications (2)

Publication Number Publication Date
TW202142884A TW202142884A (zh) 2021-11-16
TWI825361B true TWI825361B (zh) 2023-12-11

Family

ID=75807419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109139305A TWI825361B (zh) 2019-11-14 2020-11-11 檢查裝置、檢查系統以及檢查方法

Country Status (3)

Country Link
JP (1) JP7482617B2 (zh)
CN (1) CN112798924B (zh)
TW (1) TWI825361B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9371749B2 (en) 2012-02-08 2016-06-21 Dana Automotive Systems Group, Llc Hybrid valve stem seal retainer assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210738A (ja) * 1985-07-08 1987-01-19 Fujitsu Ltd 装置機能の診断方法
JPH1183957A (ja) * 1997-09-09 1999-03-26 Matsushita Electric Ind Co Ltd 検査装置及び検査方法
TWI223096B (en) * 2002-10-08 2004-11-01 Leadtek Research Inc Test board for testing semiconductor device
US7818640B1 (en) * 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller
WO2018036559A1 (zh) * 2016-08-26 2018-03-01 华为技术有限公司 Jtag调试装置以及jtag调试方法
CN107750394A (zh) * 2015-07-24 2018-03-02 英特尔公司 控制外部的已封装存储器设备的方法和系统级封装逻辑

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311432A (ja) * 1989-06-08 1991-01-18 Hitachi Ltd 情報処理装置の試験方式
JPH05150000A (ja) * 1991-11-28 1993-06-15 Toshiba Corp 半導体デバイスの自動試験装置
JPH10267976A (ja) * 1997-03-27 1998-10-09 Matsushita Electric Ind Co Ltd 加速信頼性試験法
US6425101B1 (en) * 1998-10-30 2002-07-23 Infineon Technologies North America Corp. Programmable JTAG network architecture to support proprietary debug protocol
KR20050089889A (ko) * 2003-01-28 2005-09-08 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 물리적 동작 파라미터 감지용 집적 센서를 갖는 집적 회로장치와 이러한 장치를 갖는 전자 시스템의 테스트 방법 및이를 포함하는 전자 장치
JPWO2006025140A1 (ja) * 2004-09-02 2008-05-08 松下電器産業株式会社 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置
JP2006170923A (ja) 2004-11-16 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータ
JP2007241572A (ja) 2006-03-07 2007-09-20 Osaka Gas Co Ltd 設備監視システム
JP2008147245A (ja) 2006-12-06 2008-06-26 Toshiba Corp 劣化診断回路及び半導体集積回路
JP2009281817A (ja) * 2008-05-21 2009-12-03 Denso Corp 回路基板の検査装置
JP2011185746A (ja) * 2010-03-09 2011-09-22 Tatsumo Kk プリント基板の検査方法及びこれに用いる検査装置
JP6210738B2 (ja) 2013-06-05 2017-10-11 独立行政法人国立高等専門学校機構 画像処理装置及び医用画像診断装置
CN104614668A (zh) * 2015-02-27 2015-05-13 北京精密机电控制设备研究所 一种电路板测试系统
JP7119310B2 (ja) * 2017-08-31 2022-08-17 富士電機株式会社 半導体試験装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210738A (ja) * 1985-07-08 1987-01-19 Fujitsu Ltd 装置機能の診断方法
JPH1183957A (ja) * 1997-09-09 1999-03-26 Matsushita Electric Ind Co Ltd 検査装置及び検査方法
TWI223096B (en) * 2002-10-08 2004-11-01 Leadtek Research Inc Test board for testing semiconductor device
US7818640B1 (en) * 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller
CN107750394A (zh) * 2015-07-24 2018-03-02 英特尔公司 控制外部的已封装存储器设备的方法和系统级封装逻辑
WO2018036559A1 (zh) * 2016-08-26 2018-03-01 华为技术有限公司 Jtag调试装置以及jtag调试方法

Also Published As

Publication number Publication date
JP7482617B2 (ja) 2024-05-14
CN112798924A (zh) 2021-05-14
JP2021081199A (ja) 2021-05-27
CN112798924B (zh) 2024-08-06
TW202142884A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US6407567B1 (en) IC Device burn-in method and apparatus
US5030905A (en) Below a minute burn-in
TWI825361B (zh) 檢查裝置、檢查系統以及檢查方法
US10684930B2 (en) Functional testing of high-speed serial links
JPS63274885A (ja) 半導体集積回路をバ−ン・イン中に試験する方法及び回路基板
US8751183B2 (en) Tester having system maintenance compliance tool
TW552424B (en) Screening of semiconductor integrated circuit devices
KR20140078170A (ko) 제이택 인터페이스 보드
TW201200886A (en) Burn-in board, burn-in device and burn-in system
JP2005191522A (ja) ウェハバーンインシステムにおけるvsパラメータ測定装置
US7282938B2 (en) Testing apparatus and method for providing temperature stress to electronic component
JP6050025B2 (ja) プリント回路基板上に取り付けられた電子回路装置の電気接続を自動的に測定する方法及び装置
JP4840730B2 (ja) デバイステスタ、タイミング校正方法
JP2009288064A (ja) 半導体試験装置及び方法
JP2007333387A (ja) 半導体検査装置
US11639960B2 (en) Integrated circuit spike check apparatus and method
JP2000147069A (ja) 半導体集積回路及びその試験方法
WO2022252743A1 (zh) 测试装置和方法
JP2013040789A (ja) バーンイン試験装置、バーンイン試験方法およびプログラム
CN102053219B (zh) 金属电迁移测试设备及方法
CN110376504B (zh) 一种关于ic高压损伤模拟系统及方法
JP4863786B2 (ja) 接触試験装置および接触試験方法
JP2002221557A (ja) バーンイン試験装置及び方法
JP4062424B2 (ja) メモリテストシステム及びメモリテスト方法
CN114323345A (zh) 卫星和载荷热响应自动测试系统及方法