JP2013040789A - バーンイン試験装置、バーンイン試験方法およびプログラム - Google Patents

Abstract

【課題】バーンイン試験に要する時間を短縮する。
【解決手段】バーンイン試験装置（１）は、ストップモードを備えるマイクロコンピュータ（５）のバーンイン試験を行う。バーンイン試験中に、マイクロコンピュータは、動作状態を経て、ストップモードを実行した後、リセットを実行する。測定部（３２）は、複数のマイクロコンピュータの各々が待機モードを実行した後、リセットを実行する前に、電源電流（Ｉ）を測定する。検出部（３３１）は、測定部によってリセットの実行前に測定された電源電流値を用いて、不良率の上昇を検出する。指示部（３３２）は、検出部によって不良率の上昇が検出された場合、バーンイン試験の停止を恒温槽（２）に指示する。
【選択図】図１

Description

本発明は、バーンイン試験装置およびバーンイン試験方法に関する。

検査工程では、信頼性を確認するために、半導体装置のバーンイン試験が広く行われている。ここでは、半導体装置として、パッケージングされたマイクロコンピュータを例に挙げる。

バーンイン試験装置は、実際に想定される使用環境よりも厳しい環境を恒温槽の炉の内部に作りだし、この炉の内部でマイクロコンピュータを高いストレスにさらす。典型的には、バーンイン試験装置は、高温（例えば、摂氏１２５度）または低温（例えば、摂氏０度）に保持された炉の内部で、定格電源電圧以上の電圧をマイクロコンピュータに一定時間（例えば、２４時間）与える。

通常、マイクロコンピュータは、ロット単位で製造される。多くの場合、バーンイン試験は、ロット単位で行われる。不本意ながら、ロット単位で個体差が発生しやすいため、ロット当たりの不良率にばらつきがある。ロット当たりの不良率が高いほど、１回のバーンイン試験当たりの不良品の個数も増える。そのため、バーンイン試験で不良率が高かったロットには、収束性を見るため、再度バーンイン試験が課せられる。ここで言う、不良率は、恒温槽に収納されたマイクロコンピュータの個数に対する不良品（不良のマイクロコンピュータ）の個数で表される割合である。再度バーンイン試験を行う際には、事前に良品（良品のマイクロコンピュータ）のみが取り出され、その良品にバーンイン試験が課せられる。

バーンイン試験では、時間が経過するにつれて、発見される不良品の数が減少する。基本的に、バーンイン試験は、一定時間（例えば、２４時間）が経過するまで、終了することはない。そのため、バーンイン試験の開始からまもなく不良率が高いことが分かっても、一定時間が経過するまで、再度バーンイン試験を行うことが困難である。

この課題を解決すべく、バーンイン試験の所要時間を短縮するための関連技術が特許文献１に開示されている。特許文献１には、試験の種類ごとに不良率を測定し、その不良率が上がった場合、バーンイン試験を中断する技術が開示されている。

特開２０００−３２９８１７号公報

近年、生産コストの削減が要望されている。そのため、新規購入せずとも、手元にある既存のバーンイン試験装置を改良することにより、バーンイン試験の所要時間を短縮できる技術が望まれている。

特許文献１の技術を既存のバーンイン試験装置に適用させる場合、恒温槽部とパターン制御部との間でデータの授受を行う通信装置が別途必要である。既存のバーンイン試験装置のハードウェアを改良しなければならないため、多額の設備投資が必要となる。その上、ハードウェアの改良は、ソフトウェアの改良と比べて手間がかかる。

以下、［発明を実施するための形態］で使用される符号を括弧内に付記し、［課題を解決するための手段］を説明する。この符号は、［特許請求の範囲］の記載と［発明を実施するための形態］の記載との対応関係を明らかにするために付加されたものである。この符号を［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明のバーンイン試験装置（１）は、恒温槽（２）に収納された複数の半導体装置（５）のバーンイン試験中に、前記複数の半導体装置の各々の良否によって値が変化する電源電流値（Ｉ）を測定する測定部（３２）と、前記測定部の測定結果を用いて、前記バーンイン試験中の前記複数の半導体装置に対する不良率の上昇を検出する検出部（３３１）と、前記検出部によって前記不良率の上昇が検出された場合、バーンイン試験の停止を前記恒温槽に指示する指示部（３３２）とを有する。
前記複数の半導体装置の各々は、動作状態から待機状態に移行する待機モードを備え、前記動作状態を経て前記待機モードを実行した後、リセットを実行する。
前記測定部は、前記複数の半導体装置の各々が前記待機モードを実行した後（ｔ_ｂ）、前記リセットを実行する前に（ｔ_ｋ）、前記電源電流値を測定する。
前記検出部は、前記測定部によって前記リセットの実行前に測定された前記電源電流値を用いて、前記不良率の上昇を検出する。

本発明のバーンイン検査方法は、恒温槽に収納された複数の半導体装置のバーンイン試験中に、前記複数の半導体装置の各々の良否によって値が変化する電源電流値を測定するステップ（ＳＴ５４）と、前記電源電流値を測定するステップでの測定結果を用いて、前記バーンイン試験中の前記複数の半導体装置に対する不良率の上昇を検出するステップ（ＳＴ５５）と、前記不良率の上昇を検出するステップで前記不良率の上昇が検出された場合、バーンイン試験の停止を前記恒温槽に指示するステップ（ＳＴ５６）とを有する。
前記複数の半導体装置の各々は、動作状態から待機状態に移行する待機モードを備え、前記動作状態を経て前記待機モードを実行した後、リセットを実行する。
前記電源電流値を測定するステップでは、前記複数の半導体装置の各々が前記待機モードを実行した後、前記リセットを実行する前に、前記電源電流値を測定する。
前記不良率の上昇を検出するステップでは、前記測定部によって前記リセットの実行前に測定された前記電源電流値を用いて、前記不良率の上昇を検出する。

本発明のプログラムは、恒温槽に収納された複数の半導体装置のバーンイン試験中に、前記複数の半導体装置の各々の良否によって値が変化する電源電流値を測定する測定部を備えたバーンイン試験装置のコンピュータに実行させるプログラムであって、前記測定部が前記電源電流値を測定する手順と、前記測定部の測定結果を用いて、前記バーンイン試験中の前記複数の半導体装置に対する不良率の上昇を検出する手順と、前記不良率の上昇が検出された場合、バーンイン試験の停止を前記恒温槽に指示する手順とを有する。
前記複数の半導体装置の各々は、動作状態から待機状態に移行する待機モードを備え、前記動作状態を経て前記待機モードを実行した後、リセットを実行する。
前記本発明のプログラムは、前記測定部が前記電源電流値を測定する手順では、前記複数の半導体装置の各々が前記待機モードを実行した後、前記リセットを実行する前に、前記電源電流値を測定し、前記不良率の上昇を検出する手順では、前記リセットの実行前に測定された前記電源電流値を用いて、前記不良率の上昇を検出することを前記バーンイン試験装置の前記コンピュータに実行させるプログラムである。

本発明によれば、バーンイン試験に要する時間を短縮することができる。

図１は、第１の実施の形態に係るバーンイン試験装置１の構成例を示す機能ブロック図である。 図２は、図１に示す任意のマイクロコンピュータ５の主要構成例を示すブロック図である。 図３は、正常なロットのバーンイン試験を行った場合に得られる電源電流値Ｉを示す図である。 図４は、不良なロットのバーンイン試験を行った場合に得られる電源電流値Ｉを示す図である。 図５は、図１に示す任意のバーンイン試験ボード４の構成例を示すブロック図である。 図６は、第１の実施の形態に係るバーンイン試験に関する検査工程のフローチャートである。 図７は、図６のステップＳＴ５に示すバーンイン試験方法の詳細なフローチャートである。 図８は、正常なロットのバーンイン試験を行った場合に得られる電源電流値Ｉを示す図である。 図９は、不良なロットのバーンイン試験を行った場合に得られる電源電流値Ｉを示す図である。 図１０は、第２の実施の形態に係るバーンイン試験方法の詳細なフローチャートである。

以下、本発明の実施の形態を図面に関連づけて説明する。

［第１の実施の形態］
１．バーンイン試験装置１の構成例
第１の実施の形態について説明する。図１は、第１の実施の形態に係るバーンイン試験装置１の構成例を示す機能ブロック図である。バーンイン試験装置１は、炉２１を備える恒温槽２と、主制御部３とを有する。バーンイン試験装置１は、恒温槽２の炉２１に収納された複数個のマイクロコンピュータ５のバーンイン試験を行う。マイクロコンピュータ５は、パッケージジングされた半導体装置の一形態である。マイクロコンピュータ５は、ウェハレベルであってもよい。

バーンイン試験装置１の概略は、以下の通りである。バーンイン試験装置１は、基本的に、設定時間（例えば、２４時間）が経過するまで、バーンイン試験を継続する。上述したように、バーンイン試験の開始からまもなく不良率が上昇しても、設定時間が経過するまで、バーンイン試験が終了しない。そこで、バーンイン試験装置１は、バーンイン試験中に、不良率の上昇を検出した場合、バーンイン試験を停止する。この場合、バーンイン試験の開始からの経過時間が設定時間に達していなくても、一旦バーンイン試験が終了するので、再度バーンイン試験を行うまでに要する時間を短縮することができる。

バーンイン試験装置１は、不良率の上昇を以下のように検出する。ここで言う、不良率は、炉２１に収容されている全てのマイクロコンピュータ５の個数をｐ（ｐ：２以上の整数）とし、ｐ個のマイクロコンピュータ５の内、不良品の個数をｑ（ｑ：ｐを超えない２以上の整数）とするとき、ｑ／ｐで表される割合である。詳細は後述するが、バーンイン試験装置１は、ｑ／ｐで表される不良率を直接算出することにより、不良率の上昇を検出するのではなく、電源電流値Ｉを用いることにより、不良率の上昇を検出する。バーンイン試験の開始後、ｐ個のマイクロコンピュータ５の各々は、後述のストップモードを実行した後、リセットを実行する。電源電流値Ｉは、ｐ個のマイクロコンピュータ５がリセットをそれぞれ実行する直前に測定される。

このときに測定された電源電流値Ｉは、正常なロットのバーンイン試験を行った場合と、不良なロットのバーンイン試験を行った場合とで、大きく異なることが分かっている。ここで、正常なロットとは、バーンイン試験を行っても、不良品が見つからないロットを言う。つまり、炉２１の内部にあるｐ個のマイクロコンピュータ５に対してバーンイン試験を行った場合、不良品の個数ｑは０である。これに対し、不良なロットとは、正常なロットとは反対に、不良品の個数ｑが１以上であるロットを言う。

正常なロットの場合、電源電流値Ｉは、微小である（例えば、２μＡ）。これに対し、不良なロットの場合、電源電流値Ｉは、正常なロットの場合に測定された電源電流値Ｉよりも大きく、リセットの実行前の値からさほど低下しない。バーンイン試験装置１は、この性質を利用して、不良率の上昇を検出している。

１．１．恒温槽２
以下、バーンイン試験装置１の各構成要素について説明する。恒温槽２は、炉２１に加え、制御部２２と、ヒータ部２３とを有する。

恒温槽２は、主制御部３からの指示に従って、バーンイン試験の間、炉２１の内部の温度を一定に保持する。炉２１は、その内部に、ｍ枚（例えば、２０枚）のバーンイン試験ボード４を収納可能である。炉２１は、Ｉ／Ｏ（Input/Output）ポート２１１や各種制御機器なども備えている。Ｉ／Ｏ（Input/Output）ポート２１１は、ｍ枚のバーンイン試験ボード４と主制御部３との間で送受信される各種信号の入出力を行う。各種制御機器には、例えば、制御チップなどを備え、ｍ枚のバーンイン試験ボード４の動作を制御するマザーボードがある。

ｍ枚のバーンイン試験ボード４は、恒温槽２の接地面に対して垂直方向に、一定間隔で多段に配置されている。ｍ枚のバーンイン試験ボード４には、マイクロコンピュータ５がｎ個（例えば、５０個）ずつ装着されているとする。この場合、炉２１の内部にある全てのマイクロコンピュータ５の個数は、ｎ×ｍ＝ｑ個である。この他、ｍ枚のバーンイン試験ボード４は、電源電圧ＶＤＤが伝搬される電源電圧線、グラウンド線、リセット信号ＲＳＴ_０が伝搬されるリセット信号線、クロック信号ＣＬＫが伝搬されるクロック信号線などをそれぞれ備えている。

制御部２２は、ヒータ部２３や炉２１が備える各種制御機器を制御する。制御部２２の主な動作は、以下の通りである。第１に、制御部２２は、主制御部３から制御信号ＣＴＬ＝“ＳＴＡＲＴ”を受けた場合、炉２１の内部の温度が高温（例えば、摂氏１２５度程度）となるように、ヒータ部２３を制御する。第２に、制御部２２は、主制御部３から制御信号ＣＴＬ＝“ＳＴＯＰ”を受けた場合、バーンイン試験の停止に関する制御を行う。その際に、制御部２２は、炉２１の内部の温度が常温（室温）に戻るように、ヒータ部２３を制御する。また、制御部２２は、炉２１の各種制御機器を停止させる。

ヒータ部２２は、ヒータおよびファンなどで構成されている。ヒータ部２２は、制御部２２の制御に従って、炉２１を加熱する。

本実施の形態では、炉２１の温度を高温にする場合を例示した。この他、恒温槽２は、炉２１の温度を低温（例えば、摂氏０度）や常温に保持することもできる。恒温槽２の構成は、一例であって、バーンイン試験を行うことができれば、本実施の形態に限定されるものではない。

１．２．主制御部３
主制御部３は、電源電圧部３１と、測定部３２と、ＣＰＵ３３と、ＲＯＭ３４と、メモリ３５と、クロック信号発生部３６と、リセット信号発生部３７と、タイマ３８と、操作部３９とを有する。制御部３は、恒温槽２の動作を制御する。

本発明のコンピュータは、ＣＰＵ３３と、ＲＯＭ３４と、メモリ３５と、タイマ３８と、操作部３９とによって構成されている。コンピュータが持つ機能は、ＣＰＵ３３がプログラム３４１を実行し、ＲＯＭ３４、メモリ３５を始めとする制御部３の各構成要素と協働することで実現される。

電源電圧部３１は、例えば、低電圧回路で構成されている。電源電圧部３１は、電源電圧ＶＤＤを炉２１の内部にある全てのマイクロコンピュータ５にそれぞれ供給する。電源電圧ＶＤＤは、基本的に、マイクロコンピュータ５の定格電圧である。バーンイン試験の内容に応じて、電源電圧ＶＤＤは、マイクロコンピュータ５にストレスを与えるのに必要な程度に、定格電圧よりも高い電圧であってもよい。

測定部３２は、例えば、電流計で構成されている。測定部３２は、ＣＰＵ３３の指示に従って、ｍ枚のバーンイン試験ボード４からＩ／Ｏポート２１１を介して得られる電源電流値Ｉを測定する。ｍ枚のバーンインボード試験ボード４には、バーンイン試験ボード４ごとに電源電流が流れている。電源電流値Ｉは、ｍ枚のバーンインボード試験ボード４からそれぞれ得られる電源電流値の平均値である。

ＣＰＵ３３は、中央演算処理装置である。機能的に、ＣＰＵ３３は、検出部３３１と、指示部３３２とで構成されている。なお、検出部３３１および指示部３３２は、ＣＰＵ３３の処理手順を表している。コＣＰＵ３３は、ＲＯＭ３４にアクセスして、プログラム３４１を読み出す。ＣＰＵ３３は、読み出したプログラム３４１をメモリ３５に展開する。ＣＰＵ３３は、メモリ３５にアクセスしながら、プログラム３４１を実行する。

ＲＯＭ３４は、フラッシュメモリなどに代表される不揮発性の記憶装置である。ＲＯＭ３４は、プログラム３４１を記憶している。プログラム３４１は、バーンイン試験に関する処理手順をプログラム言語で記述したものである。

メモリ３５は、ＲＡＭ（Random Access Memory）などに代表される揮発性の記憶装置である。メモリ３５は、ＣＰＵ３３のワークエリアとして機能する。

外部クロック信号発生部３６は、例えば、水晶発振器、位相同期回路などで構成されている。外部クロック信号発生部３６は、外部クロック信号ＣＬＫを発生させる。外部クロック信号ＣＬＫは、炉２１の内部にあるｐ個のマイクロコンピュータ５間の同期をとるための信号である。外部クロック信号発生部３６は、発生させた外部クロック信号ＣＬＫを全てのマイクロコンピュータ５にそれぞれ供給する。

外部リセット信号発生部３７は、外部リセット信号ＲＳＴ_Ｏを発生させる。外部リセット信号ＲＳＴ_Ｏは、炉２１の内部にある全てのマイクロコンピュータ５をそれぞれリセットするための信号である。外部リセット信号発生部３７は、発生させた外部リセット信号ＲＳＴ_Ｏを全てのマイクロコンピュータ５にそれぞれ供給する。

タイマ３８は、バーンイン試験開始からの経過時間を計測している。タイマ３８は、経過時間が設定時間（例えば、２４時間）に達すると、その旨をＣＰＵ３３に通知する。

操作部３９は、複数の操作キー（不図示）を備えている。例えば、操作部３９により、バーンイン試験の設定時間がＣＰＵ３３に入力される。

２．マイクロコンピュータ５の構成例
図２は、図１に示す任意のマイクロコンピュータ５の主要構成例を示すブロック図である。マイクロコンピュータ５は、ＣＰＵ５１と、ＲＡＭ５２と、ＲＯＭ５３と、周辺回路５４と、内部クロック回路５５とを主に備えている。これに加え、マイクロコンピュータ５は、（１）ストップモードと、（２）テストモードとを備えている。

（１）ストップモード
ストップモードは、スタンバイ（待機）モードとも呼ばれる。マイクロコンピュータ５は、電源が投入された場合、基本的に動作状態である。動作状態では、ＣＰＵ５１を始め、マイクロコンピュータ５の各構成要素が動作している。マイクロコンピュータ５は、ストップモードを実行した場合、動作状態からストップ状態に移行する。ストップ状態では、内部クロック回路５５以外の動作が停止している。そのため、マイクロコンピュータ５の出力電圧は、動作時と比べて非常に小さい。また、マイクロコンピュータ５の出力電流も、動作時と比べて非常に小さい。なお、内部クロック回路５５は、ＣＰＵ５１、ＲＡＭ５２、ＲＯＭ５３および周辺回路５４の同期をとるためのクロック信号を発生させる回路である。

（２）テストモード
マイクロコンピュータ５は、テストモードを実行した場合、周辺回路５４の良否を自己診断する。周辺回路５４は、Ａ／Ｄ変換器、Ｄ／Ａ変換器、ウォッチドッグ、ウォッチタイマ、シリアルインターフェースなどで構成されている。

バーンイン試験において、マイクロコンピュータ５は、以下の動作をそれぞれ行う。先ず、マイクロコンピュータ５は、テストモードを実行する。テストモードの実行は、マイクロコンピュータ５を動作状態にさせ、マイクロコンピュータ５全体の活性化を図るためである。このように、活性化を図るためにテストモードを実行するため、バーンイン試験中に自己診断による良否を把握することができる。

テストモードの終了後、マイクロコンピュータ５は、ストップモードを実行する。ストップモードの実行により、マイクロコンピュータ５は、動作状態からストップ状態に移行する。最後に、マイクロコンピュータ５は、リセットを実行する。リセットの実行により、マイクロコンピュータ５は、電源が投入されたときの状態（起動時の状態）に戻る。このリセットは、マイクロコンピュータ５の内部リセット信号（ＲＳＴ）によって実行される。マイクロコンピュータ５は、これら一連の動作をバーンイン試験が終了するまで繰り返す。

この２つのモードを備えていれば、半導体装置は、例えば、システムＬＳＩ（Large Scale Integration）であってもよい。

３．マイクロコンピュータ５の良否と電源電流値Ｉとの関係
３．１．正常なロットの場合
図３は、正常なロットのバーンイン試験を行った場合に得られる電源電流値Ｉを示す図である。図３（Ａ）は、テストモード／リセットの回数を示す。図３（Ｂ）は、内部リセット信号ＲＳＴを示す。図３（Ｃ）は、電源電流値Ｉを示す。

図３（Ａ）に示すｋ（＝１）回目のテストモード／リセットに着目する。炉２１の内部にある全てのマイクロコンピュータ５は、テストモードをそれぞれ実行すると、そのモードに対応した動作をそれぞれ開始する。そのため、図３（Ｃ）に示すように、電源電流値Ｉは、０から時間ｔ_ａにかけて上昇する。なお、ｋ＝２回目以降、電源電流値Ｉは、リセットが実行されたときの値（Ｉ_ｍｉｎ）から上昇する。

やがて、全てのマイクロコンピュータ５の動作がそれぞれ安定、即ち、活性化する。そのため、電源電流値Ｉは、時間ｔ_ａからｔ_ｂにかけて最大値Ｉ_ｍａｘとなる。全てのマイクロコンピュータ５は、このテストモードが終了した時間ｔ_ｂにて、ストップモードをそれぞれ実行する。マイクロコンピュータ５が動作状態からストップ状態にそれぞれ移行したため、図３（Ｃ）に示すように、電源電流値Ｉは時間ｔ_ｂからｔ_ｃにかけて、Ｉ_ｍａｘから最小値Ｉ_ｍｉｎまで低下する。

そして、全てのマイクロコンピュータ５は、時間ｔ_ｋにてリセットをそれぞれ実行する。このとき、図３（Ｂ）に示すように、全てのマイクロコンピュータ５の内部リセット信号ＲＳＴは、Ｈ（ハイ）レベルからＬ（レベル）にそれぞれ切り替わる。この切り替わりの時点で、電源電流値Ｉは、最小値Ｉ_ｍｉｎ（例えば、２μＡ程度）に保持されている。これらのことは、ｋ＋１回目およびｋ＋２回目のテストモードにおいても同様である。以上述べたように、正常なロットの場合、電源電流値Ｉは、最小値Ｉ_ｍｉｎまで低下する。

３．２．不良なロットの場合
図４は、不良なロットのバーンイン試験を行った場合に得られる電源電流値Ｉを示す図である。図４（Ａ）は、テストモード／リセットの回数を示す。図４（Ｂ）は、内部リセット信号ＲＳＴを示す。図４（Ｃ）は、電源電流値Ｉを示す。

図４（Ａ）に示すｋ回目のテストモード／リセットにおいて、炉２１の内部にある全てのマイクロコンピュータ５には、不良箇所が見つからなかったとする。しかしながら、ｋ＋１回目のテストモード／リセットにて、ｐ個のマイクロコンピュータ５の内、ｑ個のマイクロコンピュータ５に不良箇所が見つかったとする。

ｋ＋１回目のテストモード／リセットに着目する。全てのマイクロコンピュータ５は、テストモードが終了した時間ｔ_ｅにて、ストップモードをそれぞれ実行する。全てのマイクロコンピュータ５が動作状態からストップ状態にそれぞれ移行したため、図４（Ｃ）に示すように、電源電流値Ｉは時間ｔ_ｅからｔ_ｆにかけて、最大値Ｉ_ｍａｘから低下する。

しかしながら、不良品のマイクロコンピュータ５がある場合、全てのマイクロコンピュータ５が時間ｔ_ｋ＋１にてリセットをそれぞれ実行しても、電源電流値Ｉが最小値Ｉ_ｍｉｎまで低下しないことが分かっている。故障モードによっては、電源電流値Ｉが最大値Ｉ_ｍａｘから低下しない場合もある。上述したように、リセットの実行前にテストモードを実行するのは、全てのマイクロコンピュータ５を活性化させることで、Ｉ_ｍａｘから最小値Ｉ_ｍｉｎまでの低下を明確にするためである。なお、ｋ＋１回目のリセットにおいて、時間ｔ_ｋ＋１以降に電源電流値Ｉが０まで低下するのは、バーンイン試験の停止に伴うものである。

以上のことから、炉２１の内部にある全てのマイクロコンピュータ５がリセットをそれぞれ実行したとき、その直前の電源電流値Ｉが最小値Ｉ_ｍｉｎよりも高ければ、ｐ個のマイクロコンピュータ５の中にｑ＝１個以上の不良品があることが分かる。即ち、不良率が上昇したことが分かる。なお、このことは、恒温槽２の内部の温度には、依存しない。

４．ＣＰＵ３３の処理
図１に示すＣＰＵ３３の処理を説明する。検出部３３１は、測定部３２によって測定された電源電流値Ｉを用いて、炉２１の中にあるバーンイン試験中の全マイクロコンピュータ５に対する不良率の上昇を検出する。その詳細は以下の通りである。

上述したように、炉２１の内部にある全てのマイクロコンピュータ５の各々は、ストップモードを実行した後、リセットを実行する。測定部３２は、このリセットの実行直前に、電源電流値Ｉを測定している。

検出部３３１は、電源電流値Ｉを測定部３２から入力すると、電源電流値Ｉを正常値ＴＨと比較する。正常値ＴＨは、全てのマイクロコンピュータ５が良品である場合に、測定部３２によって得られる電源電流値である。つまり、正常値ＴＨは、正常なロットのバーンイン試験を行った場合に得られる最小値Ｉ_ｍｉｎである。正常値ＴＨは、予めプログラム３４１に記述されている。検出部３３１は、電源電流値Ｉが正常値ＴＨよりも高い場合、不良率が上昇したと判断する。実用的には、不良率の上昇を検出できる程度に許容誤差範囲を設け、最小値Ｉ_ｍｉｎに許容誤差α（＞０）を加算した値Ｉ_ｍｉｎ＋αを正常値ＴＨに設定することができる。検出部３３１は、不良率の上昇を検出した場合、その旨を示す検出信号Ｓ１を指示部３３２に出力する。

指示部３３２は、検出部３３１から検出信号Ｓ１を受けると、検出信号Ｓ１をトリガとして、制御信号ＣＴＬ＝“ＳＴＯＰ”を恒温槽２の制御部２２に出力する。制御信号ＣＴＬ＝“ＳＴＯＰ”は、バーンイン試験の停止を指示するための信号である。これに加え、指示部３３２は、バーンイン試験の開始後、タイマ３８によって計測された経過時間が設定時間に達した場合も、制御信号ＣＴＬ＝“ＳＴＯＰ”を恒温槽２の制御部２２に出力する。この他、指示部３３２は、制御信号ＣＴＬ＝“ＳＴＡＲＴ”を恒温槽２の制御部２２に出力する。制御信号ＣＴＬ＝“ＳＴＡＲＴ”は、バーンイン試験の開始を指示する信号である。

５．バーンインボード試験ボード４の詳細
図５は、図１に示す任意のバーンイン試験ボード４の構成例を示すブロック図である。検出部３３１によって不良率の上昇が検出された場合、ｐ個のマイクロコンピュータ５の中に、ｑ＝１個以上の不良品があることが分かる。しかしながら、どのマイクロコンピュータ５が不良品であるかということを、電源電流値Ｉを用いて把握することは難しい。

そこで、バーンイン試験ボード４は、ｎ個の発光素子４１と、ｎ個の遮断部４２とを備えている。バーンイン試験ボード４の各ソケットには、ｎ個のマイクロコンピュータ５が装着されている。

ｎ個の発光素子４１は、例えば、それぞれＬＥＤ（Light Emitting Diode）である。ｎ個の発光素子４１は、ｎ個のマイクロコンピュータ５の各々に割り当てられている。ｎ個の発光素子４１は、ｎ個のマイクロコンピュータ５の各々の良否を視覚的に識別させる役割を持つ。後述の各遮断部４２のオン／オフ状態に依存するが、基本的に、ｎ個の発光素子４１は、電源電圧線ＶＤＤＬに電源電圧ＶＤＤが印加され、かつ、グラウンド線ＧＮＤＬにグラウンド電位Ｇ０１が印加された場合に、それぞれ発光する。

ｎ個の遮断部４２は、例えば、それぞれ双安定リレーで構成されている。ｎ個の遮断部４２は、ｎ個のマイクロコンピュータ５の各々に割り当てられている。ｎ個の遮断部４２は、入力端子ａと出力端子ｂとをそれぞれ備える。各入力端子ａは、電源電圧線ＶＤＤＬに接続されている。各出力端子ｂは、ｎ個のマイクロコンピュータ５に接続されている。

バーンイン試験の開始前に、ｎ個の遮断部４２は、入力端子ａを出力端子ｂに電気的にそれぞれ接続させている。即ち、入力端子ａおよび出力端子ｂの間は、オン状態である。ｎ個の遮断部４２は、このオン状態を、リセット信号ＲＳＴがｎ個の遮断部４２にそれぞれ入力されるまで保持する。オン状態の場合、電源電圧線ＶＤＤＬに電源電圧ＶＤＤが印加されると、ｎ個のマイクロコンピュータ５に電源電圧ＶＤＤがそれぞれ入力される。これと共に、ｎ個の発光素子４１がそれぞれ発光する。

バーンイン試験の開始後、マイクロコンピュータ５がストップモードを実行する。良品の場合、その出力電圧は、動作時と比べて非常に小さい。そのため、良品に対応した遮断部４２の入力端子ａおよび出力側ｂ間は、オン状態である。

これに対し、不良品の場合、その出力電圧は、動作時からさほど低下しない。このことは、上述した電源電流値Ｉと同様である。この場合、不良品に対応した遮断部４２の入力端子ａおよび出力端子ｂ間は、オン状態からオフ状態に切り替わる。

バーンイン試験の終了後、ｍ枚のバーンイン試験ボード４は、恒温槽２からそれぞれ取り出される。その後、例えば人手により、電源電圧線ＶＤＤＬに電源電圧ＶＤＤが印加され、かつ、グラウンド線ＧＮＤＬにグラウンド電位ＧＮＤが印加される。このとき、良品に対応する遮断部４２の入力端子ａおよび出力端子ｂ間は、オン状態である。そのため、良品に対応する発光素子４１が発光する。これに対し、不良品に対応する遮断部４２の入力端子ａおよび出力端子ｂ間は、オフ状態である。そのため、不良品に対応する発光素子４１は発光しない。このように、バーンイン試験後、発光素子４１の発光の有無を見ることにより、良品のマイクロコンピュータ５を容易に把握することができる。

６．バーンイン試験に関する検査工程
図６は、第１の実施の形態に係るバーンイン試験に関する検査工程のフローチャートである。

バーンイン試験に入る前に、予めロット単位でマイクロコンピュータ５の組み立てが行われる（ステップＳＴ１）。具体的には、マイクロコンピュータ５としての半導体チップがパッケージングされる。

次に、バーンイン試験の開始前に不良品をできるだけ排除するため、テスタによる選別が行われる（ステップＳＴ２）。具体的には、テスタがステップＳＴ１で組み立てられた複数のマイクロコンピュータ５の電気的特性をそれぞれ検査する。

ステップＳＴ２で検査に合格したマイクロコンピュータ５には（Ｐａｓｓ）、バーンイン試験が課される。ここでは、ステップＳＴ１で組み立てられた複数個のマイクロコンピュータ５の内、ｐ個のマイクロコンピュータ５が検査に合格したとする。例えば、ハンドラは、ｍ枚のバーンイン試験ボード４に、ｎ個ずつマイクロコンピュータ５を装着する。そして、作業員または挿抜機器がｍ枚のバーンイン試験ボード４を炉２１の内部に収納する（ステップＳＴ３）。一方、ステップＳＴ２で検査に合格しなかったマイクロコンピュータ５は（Ｆａｉｌ）、不良品として取り扱われ、廃棄される（ステップＳＴ４）。

次に、バーンイン試験装置１は、恒温槽２の炉２１に収納されたｐ個のマイクロコンピュータ５のバーンイン試験を行う（ステップＳＴ５）。その詳細は、以下の通りである。ＣＰＵ３３は、操作部３９からバーンイン試験の開始の指示を受けると、プログラム３４１を実行する。すると、電源電圧部３１は、電源電圧ＶＤＤを全てのマイクロコンピュータ５に供給する。これと共に、クロック信号発生部３６は、外部クロック信号ＣＬＫを全てのマイクロコンピュータ５に供給する。更に、指示部３３２は、制御信号ＣＴＬ＝“ＳＴＡＲＴ”を恒温槽２の制御部２２に出力する。制御部２２は、制御信号ＣＴＬ＝“ＳＴＡＲＴ”を受けて、炉２１の内部の温度が高温となるように、ヒータ部２３を制御する。

詳細は後述するが、ステップＳＴ５でバーンイン試験中に不良率の上昇が検出された場合、バーンイン試験装置１は、バーンイン試験を停止する。そして、ｐ個のマイクロコンピュータ５の内、良品のみのバーンイン試験が再度行われる。

バーンイン試験の終了後、作業員または挿抜機器がｍ枚のバーンイン試験ボード４を炉２１から取り出す（ステップＳＴ６）。その後、作業員は、発光している発光素子４１を目視で確認することで、ｐ個のマイクロコンピュータ５の中から良品を取り出す。そして、ステップＳＴ２と同様に、テスタがその良品を選別する（ステップＳＴ７）。

ステップＳＴ７で検査に合格したマイクロコンピュータ５は（Ｐａｓｓ）、製品として出荷される（ステップＳＴ８）。一方、ステップＳＴ７で検査に合格しなかったマイクロコンピュータ５は（Ｆａｉｌ）、不良品として取り扱われ、廃棄される（ステップＳＴ９）。

図６に示す検査工程は、特に限定される物ではなく、生産ラインなどに応じて、種々の変更が可能である。例えば、ステップＳＴ７の後、恒温槽２を低温に保持してステップＳＴ５のバーンイン試験を行ってもよい。

７．バーンイン試験方法
図７は、図６のステップＳＴ５に示すバーンイン試験方法の詳細なフローチャートである。

先ず、炉２１の内部にある全てのマイクロコンピュータ５は、テストモードをそれぞれ実行する（ステップＳＴ５１）。テストモードの実行後、全てのマイクロコンピュータ５は、自己診断に合格したか否かをそれぞれ判断する（ステップＳＴ５２）。全てのマイクロコンピュータ５は、自己診断にそれぞれ合格した場合に（Ｐａｓｓ）、ストップモードをそれぞれ実行する（ステップＳＴ５３）。一方、全てのマイクロコンピュータ５は、自己診断にそれぞれ合格しなかった場合（Ｆａｉｌ）、ステップＳＴ５１を実行する。即ち、全てのマイクロコンピュータ５は、自己診断に合格するまで、テストモードを実行し続ける。

全てのマイクロコンピュータ５がストップモードをそれぞれ実行した後、測定部３２は、ＣＰＵ３３の指示により、電源電流値Ｉを測定する（ステップＳＴ５４）。次に、検出部３３１は、電源電流値Ｉを用いて、不良率の上昇を検出する（ステップＳＴ５５）。

検出部３３１によって、不良率の上昇が検出された場合（ＹＥＳ）、バーンイン試験装置１は、バーンイン試験を停止する（ステップＳＴ５６）。その際に、検出部３３１は、検出信号Ｓ１を指示部３３２に出力する。指示部３３２は、検出部３３１から検出信号Ｓ１を受けると、検出信号Ｓ１をトリガとして、制御信号ＣＴＬ＝“ＳＴＯＰ”を恒温槽２の制御部２２に出力する。制御部２２は、指示部３３２から制御信号ＣＴＬ＝“ＳＴＯＰ”を受けると、バーンイン試験の停止に関する制御を行う。

バーンイン試験の終了後、ステップＳＴ６と同様に、作業員または挿抜機器がｍ枚のバーンイン試験ボード４を炉２１から取り出す（ステップＳＴ５７）。その後、作業員は、発光している発光素子４１を目視で確認することで、ｐ個のマイクロコンピュータ５の中から良品を選別する。この段階で、不良品は破棄される。次に、作業員または挿抜機器が、良品のマイクロコンピュータ５のみを装着したｍ枚（ｍ枚以下でもよい）のバーンイン試験ボード４を炉２１に入れる（ステップＳＴ５８）。その後、ステップＳＴ５が再度実行される。

一方、ステップＳＴ５５において、不良率の上昇が検出されなかた場合（ＮＯ）、全てのマイクロコンピュータ５は、リセットをそれぞれ実行する（ステップＳＴ５９）。

タイマ３８は、バーンイン試験開始からの経過時間を計測している（ステップＳＴ５１０）。経過時間が設定時間に達した場合（ＹＥＳ）、タイマ３８は、その旨をＣＰＵ３３に通知する。そして、バーンイン試験装置１は、バーンイン試験を停止する（ステップＳＴ５１１）。

一方、ステップＳＴ５１０において、経過時間が設定時間に達していない場合（ＮＯ）、ステップＳＴ５１が再度実行される。

８．まとめ
本実施の形態によれば、炉２１の内部にあるｐ個のマイクロコンピュータ５の各々は、テストモード、ストップモード、リセットを順に実行する。測定部３２は、マイクロコンピュータ５の各々がリセットを実行する直前に、電源電流値Ｉを測定する。検出部３３１は、この測定された電源電流値Ｉを用いて、不良率の上昇を検出する。不良率が上昇した場合、指示部３３２は、バーンイン試験の停止を恒温槽２に指示する。

このことにより、バーンイン試験の所要時間をより短縮することができる。取り分け、不良なロットのバーンイン試験を行う場合に、より顕著な効果を奏する。基本的に、既存のバーンイン試験装置の多くは、恒温槽と、測定部と、コンピュータを備えている。上述したように、本実施の形態では、ＣＰＵ３３がプログラム３４１を実行するので、既存のバーンイン試験装置に本プログラムを導入するだけで、本実施の形態を実施することが可能である。ハードウェアの改良が不要であるので、設備投資の削減を図ることができる。

また、従来例のように、既存のバーンイン試験装置を改良するにあたり、配線の接続などの作業が不要である。そのため、バーンイン試験ボードに装着できるマイクロコンピュータの個数が制約を受けることはない。

市場に流通しているバーンイン試験装置の中には、バーンイン試験の最中に試験結果を見ることができるモニタを備えたものがある。しかしながら、このバーンイン試験装置は、モニタがないバーンイン試験装置と比べて非常に高価である。そのため、多くの場合、モニタを備えたバーンイン試験装置は、高い信頼性が要求される一部の製品にのみに用いられる。

これに対し、本実施の形態では、モニタが不要でありながら、バーンイン試験の所要時間を従来よりも短縮することができる。そのため、あらゆる製品にバーンイン試験を課すことができる。

［第２の実施の形態］
第２の実施の形態について説明する。第１の実施の形態では、図７に示すステップＳＴ５２において、全てのマイクロコンピュータ５が自己診断に合格した場合（Ｐａｓｓ）、ストップモードをそれぞれ実行する。その後、電源電流値Ｉが測定される。しかしながら、全てのマイクロコンピュータ５が自己診断に合格したとしても、ストップモードの実行後、電源電流値Ｉが最小値Ｉ_ｍｉｎまで低下しない場合がある。

１．正常なロットの場合
この点について説明する。図８は、正常なロットのバーンイン試験を行った場合に得られる電源電流値Ｉを示す図である。図８（Ａ）は、テストモード／リセットの回数を示す。図８（Ｂ）は、内部リセット信号ＲＳＴを示す。図８（Ｃ）は、電源電流値Ｉを示す。

図８（Ａ）に示すｋ回目のテストモード／リセットに着目する。図８（Ｃ）に示す時間ｔ_ｂにて、全てのマイクロコンピュータ５がストップモードをそれぞれ実行したとする。不良品を含まない正常なロットであれば、時間ｔ_ｃにて、電源電流値Ｉが最小値Ｉ_ｍｉｎまで低下する。これは、第１の実施の形態で述べた通りである（図３参照）。しかしながら、自己診断で不合格であったマイクロコンピュータ５がある場合、その故障モードによっては、時間ｔ_ｃにおいても電源電流値Ｉが最大値Ｉ_ｍａｘのままである場合がある。

２．不良なロットの場合
図９は、不良なロットのバーンイン試験を行った場合に得られる電源電流値Ｉを示す図である。図９（Ａ）は、テストモード／リセットの回数を示す。図９（Ｂ）は、内部リセット信号ＲＳＴを示す。図９（Ｃ）は、電源電流値Ｉを示す。

図９（Ａ）に示すｋ＋１回目のテストモード／リセットに着目する。図９（Ｃ）に示す時間ｔ_ｅにて、全てのマイクロコンピュータ５がリセットモードを実行する。この場合、時間ｔ_ｆにて、電源電流値Ｉが最小値Ｉ_ｍｉｎまで低下する。これは、図８に示す正常なロットの場合と対照的である。

そこで、本実施の形態に係るバーンイン試験方法は、図１０に示すフローに従う。ステップＳＴ５２ａにおいて、全てのマイクロコンピュータ５は、自己診断にそれぞれ合格しなかった場合（Ｆａｉｌ）、ストップモードをそれぞれ実行する。一方、全てのマイクロコンピュータ５は、自己診断にそれぞれ合格した場合（Ｐａｓｓ）、ステップＳＴ５１を実行する。

ステップＳＴ５５ａにおいて、検出部３３１は、不良率の上昇を検出するにあたって、電源電流値Ｉを正常値ＴＨ_ａと比較する。第１の実施の形態では、正常値ＴＨは、最小値Ｉ_ｍａｘであった。これに対し、本実施の形態では、正常値ＴＨ_ａは、図８に示すように、正常なロットのバーンイン試験を行った場合に得られる電源電流値、即ち、最大値Ｉ_ｍａｘである。検出部３３１は、電源電流値Ｉが正常値ＴＨ_ａよりも低い場合、不良率が上昇したと判断する。第１の実施の形態の場合と同様に、不良率の上昇を検出できる程度に許容誤差範囲を設け、最小値Ｉ_ｍａｘに許容誤差α（＞０）を減算した値Ｉ_ｍａｘ−αを正常値ＴＨに設定することができる。

このことにより、第１の実施の形態の効果に加え、故障モードによっては電源電流値Ｉが最小値Ｉ_ｍｉｎまで低下しないという場合にも対応することができる。

［第３の実施の形態］
第３の実施の形態について説明する。第１の実施の形態では、図７に示すステップＳＴ５５において、検出部３３１が、不良率の上昇を検出する際に、電源電流値Ｉを正常値ＴＨと比較する。これに対し、本実施の形態では、図７に示すステップＳＴ５５において、検出部３３１が以下の処理を行うことにより、不良率の上昇を検出する。

第１の実施の形態で述べたように、全てのマイクロコンピュータ５の各々は、テストモード（ステップＳＴ５１）、ストップモード（ステップＳＴ５３）、リセット（ステップＳＴ５９）を順に実行するという過程を、バーンイン試験の開始からの経過時間が設定時間に達するまで（ステップＳＴ５１０）繰り返す。

検出部３３１は、電源電流値Ｉを既定値ＴＨと比較する代りに、以下の２つの電源電流値Ｉ同士を比較する。１つ目は、ｋ回目のリセットが実行される直前（時間ｔ_ｋ）に測定部３２によって測定されたｋ回目の電源電流値Ｉ_ｋである。２つ目は、ｋ＋１回目のリセットが実行される直前（時間ｔ_ｋ＋１）に測定部３２によって測定されたｋ＋１回目の電源電流値Ｉ_ｋ＋１である。

検出部３３１は、ｋ＋１回目の電源電流値Ｉ_ｋ＋１をｋ回目の電源電流値Ｉ_ｋと比較する。検出部３３１は、ｋ＋１回目の電源電流値Ｉ_ｋ＋１がｋ回目の電源電流値Ｉ_ｋよりも高い場合（Ｉ_ｋ＜Ｉ_ｋ＋１）、不良率が上昇したと判断する。なお、この比較の際に、ｋ回目の電源電流値Ｉ_ｋは、メモリ３５に格納される。したがって、検出部３３１は、メモリ３５から電源電流値Ｉ_ｋを読み出した上で、これをｋ＋１回目の電源電流値Ｉ_ｋ＋１と比較する。

図４に示す不良のロットの場合、時間ｔ_ｋでは、電源電流値Ｉは、最小値Ｉ_ｍｉｎである。これに対し、時間ｔ_ｋ＋１では、電源電流値Ｉは、最小値Ｉ_ｍｉｎよりも高い。したがって、ｋ＋１回目の電源電流値Ｉ_ｋ＋１がｋ回目の電源電流値Ｉ_ｋよりも高い場合、不良率が上昇したことが分かる。

なお、本実施の形態を第２の実施の形態と組み合わせる場合、検出部３３１は、ｋ＋１回目の電源電流値Ｉ_ｋ＋１がｋ回目の電源電流値Ｉ_ｋよりも低い場合（Ｉ_ｋ＞Ｉ_ｋ＋１）、不良率が上昇したと判断する。

基本的に、バーンイン試験では、同じロットのマイクロコンピュータ５が試験対象となる。したがって、電源電流値Ｉを既定値ＴＨと比較するよりも、２つの電源電流値Ｉ_ｋ、Ｉ_ｋ＋１同士を比較する方が、不良率の上昇を検出する精度が高い。また、リセットの実行ごとに得られる電源電流値Ｉをモニタすることができれば、上述の過程がバーンイン試験中に何回繰り返されたかを把握することができる。この回数を把握は、バーンイン試験の妥当性を見るのに有効である。

本実施の形態を第１の実施の形態または第２の実施の形態と組み合わせることで、多額の設備投資をすることなく、マイクロコンピュータのバーンイン試験に要する時間を短縮することができる。

１：バーンイン試験装置
２：恒温槽
３：制御部
４：バーンイン試験ボード
５：マイクロコンピュータ
２１：炉
２２：制御部
２３：ヒータ部
３１：電源電圧部
３２：測定部
３３：ＣＰＵ
３３１：検出部
３３２：指示部
３４：ＲＯＭ
３４１：プログラム
３５：メモリ
３６：クロック信号発生部
３７：リセット信号発生部
３８：タイマ
３９：操作部

Claims (5)

1. 恒温槽に収納された複数の半導体装置のバーンイン試験中に、前記複数の半導体装置の各々の良否によって値が変化する電源電流値を測定する測定部と、
   前記測定部の測定結果を用いて、前記バーンイン試験中の前記複数の半導体装置に対する不良率の上昇を検出する検出部と、
   前記検出部によって前記不良率の上昇が検出された場合、バーンイン試験の停止を前記恒温槽に指示する指示部と
   を有し、
   前記複数の半導体装置の各々は、
   動作状態から待機状態に移行する待機モードを備え、前記動作状態を経て前記待機モードを実行した後、リセットを実行し、
   前記測定部は、
   前記複数の半導体装置の各々が前記待機モードを実行した後、前記リセットを実行する前に、前記電源電流値を測定し、
   前記検出部は、
   前記測定部によって前記リセットの実行前に測定された前記電源電流値を用いて、前記不良率の上昇を検出する
   バーンイン試験装置。
2. 前記検出部は、
   前記電源電流値を正常値と比較し、比較の結果、前記電源電流値が前記正常値と異なる場合に、前記不良率が上昇したと判断し、
   前記正常値は、
   前記複数の半導体装置の各々が良品である場合に、前記測定部によって得られる電源電流値である
   請求項１に記載のバーンイン試験装置。
3. 前記複数の半導体装置の各々は、
   前記待機モードを実行した後、前記リセットを実行する過程を、前記バーンイン試験の開始からの経過時間が設定時間に達するまで複数回繰り返し、
   前記測定部は、
   前記複数の半導体装置の各々が前記複数回繰り返すリセットの内、ｋ（ｋ≧１）回目のリセットの実行前に前記ｋ回目の電源電流値を測定し、ｋ＋１回目のリセットの実行前に前記ｋ＋１回目の電源電流値を測定し、
   前記検出部は、
   前記ｋ＋１回目の電源電流値を前記ｋ回目の電源電流値と比較し、前記ｋ＋１回目の電源電流値が前記ｋ回目の電源電流値と異なる場合に、前記不良率が上昇したと判断する
   請求項１に記載のバーンイン試験装置。
4. 恒温槽に収納された複数の半導体装置のバーンイン試験中に、前記複数の半導体装置の各々の良否によって値が変化する電源電流値を測定するステップと、
   前記電源電流値を測定するステップでの測定結果を用いて、前記バーンイン試験中の前記複数の半導体装置に対する不良率の上昇を検出するステップと、
   前記不良率の上昇を検出するステップで前記不良率の上昇が検出された場合、バーンイン試験の停止を前記恒温槽に指示するステップと
   を有し、
   前記複数の半導体装置の各々は、
   動作状態から待機状態に移行する待機モードを備え、前記動作状態を経て前記待機モードを実行した後、リセットを実行し、
   前記電源電流値を測定するステップでは、
   前記複数の半導体装置の各々が前記待機モードを実行した後、前記リセットを実行する前に、前記電源電流値を測定し、
   前記不良率の上昇を検出するステップでは、
   前記測定部によって前記リセットの実行前に測定された前記電源電流値を用いて、前記不良率の上昇を検出する
   バーンイン検査方法。
5. 恒温槽に収納された複数の半導体装置のバーンイン試験中に、前記複数の半導体装置の各々の良否によって値が変化する電源電流値を測定する測定部を備えたバーンイン試験装置のコンピュータに実行させるプログラムであって、
   前記測定部が前記電源電流値を測定する手順と、
   前記測定部の測定結果を用いて、前記バーンイン試験中の前記複数の半導体装置に対する不良率の上昇を検出する手順と、
   前記不良率の上昇が検出された場合、バーンイン試験の停止を前記恒温槽に指示する手順と
   を有し、
   前記複数の半導体装置の各々は、
   動作状態から待機状態に移行する待機モードを備え、前記動作状態を経て前記待機モードを実行した後、リセットを実行し、
   前記測定部が前記電源電流値を測定する手順では、
   前記複数の半導体装置の各々が前記待機モードを実行した後、前記リセットを実行する前に、前記電源電流値を測定し、
   前記不良率の上昇を検出する手順では、
   前記リセットの実行前に測定された前記電源電流値を用いて、前記不良率の上昇を検出する
   ことを前記バーンイン試験装置の前記コンピュータに実行させるプログラム。

Images