JP2006170923A - 半導体装置評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータ - Google Patents

Abstract

【課題】 半導体デバイスに対する熱ストレス耐性を、従来評価技術に対してより正確に評価することを実現する半導体評価装置等を提供する。
【解決手段】 半導体デバイス１０１を密閉した温度環境に保管する保存炉１０２と、保存炉１０２に装填された半導体デバイス１０１に微少電流の定電流を供給し、予め設定された時間間隔で半導体デバイス１０１にかかった電圧値、抵抗値および抵抗変動率を計測する計測装置１０４と、計測装置１０４の測定時間、電圧値、抵抗値および抵抗変動率をモニタするコンピュータ１０５とを備える。これにより、従来技術で課題となっていた温度サイクルを回避し、予め設定された計測時間間隔ごとに評価デバイスの劣化進行を正確にモニタでき、熱ストレスを正確に評価することが可能となる。
【選択図】 図１

Description

本発明は、半導体素子を含む半導体デバイスなどの評価デバイスに対する熱ストレス耐性を評価する半導体評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータに関するものである。

デバイスの集積化に伴い、半導体素子は微細化、および多層化技術が要求されている。この微細化に伴い、配線遅延を低減させるため誘電率の低い層間絶縁膜材料がプロセス設計に適用されているが、反面、膜の機械的・熱的強度が弱いという特性を持つ。一方、多層化技術については、層間絶縁膜や配線などを構成する部材の熱膨張係数の違いにより熱ストレスが生じるため、半導体デバイスとしての熱ストレス耐性の確保が求められている。したがって、今後の微細化技術に伴い、熱ストレス耐性を保障するにあたって、プロセスやデバイスの構造の最適化と、熱ストレスを定量的に見極める評価技術の確立が必要とされる。

熱ストレスに関しては、配線の熱ストレス耐性が問題視されている。これは、シングルダマシン、あるいはデュアルダマシンプロセスによって形成されたビアホールに対して、接続された下層配線が大面積である場合に、配線の高抵抗が発生する現象である。すなわち、熱ストレスによって、大面積を有する下層配線に内在するボイドが拡散・集合し、このボイドがビアホール周辺で成長することにより高抵抗不良となると考えられている。この不良は、SIV不良（Stress-Induced Voiding）とよばれている。

このSIVに関する評価技術については、図１４に示すように、ウエハレベルの半導体デバイス５０３、高温保存炉５０５、計測テスタ（オートプローバ）５０４を用いて評価している。評価にあたっては、図１４（a）に示すように、高温保存前に半導体デバイス５０３の初期抵抗R０を計測テスタ５０４で測定する。ここで計測テスタ５０４は、測定器５０１と、プローブ針５０２を有する。この後、このウエハを、金属ウエハカセット５０６に装填し、図１４（b）のように、任意の保存温度に設定された高温保存炉５０５に所定の時間ｔに達するまで放置する。所定の時間に達した後、ウエハを室温で熱降下させ、図１４（ｃ）のように、高温保存後の半導体デバイス５０３の抵抗RNを計測する。計測して得られたデータを用いて、ある抵抗変動率ΔR（＝（RN−R0）/R0×１００）以上のデバイスを不良品と解釈して、任意の保存温度における保存時間ｔの不良数として、半導体デバイスの劣化を評価する。保存時間ごとのデバイスの劣化を詳細に評価する場合、図１４（ｂ）および図１４（ｃ）のように、高温放置、計測、抵抗変動率による不良判定から構成される繰り返し評価をおこなう。

しかしながら、このSIV不良は配線で定常的に発生するわけではなく、信頼性工学の観点から、SIV不良は、真性不良であるか偶発不良であるかが明確でない。したがって、熱ストレスがデバイスへ及ぼす現象を正しく捉えた評価技術が確立されていない、という課題がある。

そこで、現状では熱ストレスの現象を評価する技術が確立されていないため、プロセス構造という観点から、SIVの発生を抑制する配線設計を考案する技術が提案されている。

以下、図１７（ａ）〜（ｃ）を参照しながら、特許文献１に示されている、熱ストレス耐性を向上させる配線構造について説明する。図１７（ａ）〜（ｃ）は、ビア配線８０３と、それに接続される下層の大面積配線８０１の配線構造を真上から投影した図である。図１７（ａ）、（ｂ）において、ビア配線８０３の周辺に下層の分離領域８０２が形成されている。下層の分離領域８０２は、大面積配線８０１を形成する際に、フォトレジストによるマスクをおこなうことによって作成することができる。大面積を有する下層配線構構造であっても、図１７（ａ）、（ｂ）のように、分離領域８０２がビア配線８０３の周辺に形成されていると、大面積を有する下層配線に内在するボイドが、ビア配線８０３の周辺まで拡散することを防止させる。これは、分離領域８０２によって、ボイド拡散を抑制させるためである。また、図１７（ｃ）のように、大面積配線８０１に接続された下層突き出し配線８０４に、ビア配線８０３が接続されている場合、ビア配線８０３に接続されている下層配線は、大面積を有していたいため、内在するボイドが、ビア配線８０３の周辺まで拡散することを防止される。

以上のような、大面積を有する配線を改良した配線を下層配線として採用することによって、SIV不良を抑制することができる。
特開２００１−２９８０８４号公報

しかしながら、プロセス構造という点においては、特許文献１のような、配線構造によってSIV不良を抑制することが可能であるが、今後、微細化に伴い、機械的・熱的強度が低い低誘電率材料を含有するプロセスとなるため、配線のみならず、デバイスとしての熱ストレス耐性に対する課題解決が必要である。したがって、SIVも含めた熱ストレスによるデバイスの影響について、発生している本質的な現象を解明しない限り、課題解決に至ったとはいえない。

一方、従来評価技術という点においては、３点の課題があり、熱ストレス耐性を正確に評価することができない。１点目は、高温環境中における半導体デバイスは密閉環境でウエハの状態で放置されているだけで、図１４に示すように、高温保存中のデバイス劣化を計測できない点があげられる。この場合、長時間を要する熱ストレス評価にあたっては、高温放置中にどれだけのデバイスが熱ストレスによって不良を進行しているかを見極めることが困難であり、図１５に示すように、不良数の見積もり精度５０７が悪化してしまう。

２点目は、高温放置および計測の繰り返し評価を実施した場合、図１６（ａ）に示すように、熱ストレスの断続的評価６０２（繰り返しによる高温保存の追加）は、熱ストレスの連続的評価（繰り返しをしない高温環境での評価）によって得られる知見と大きくことなる点である。従来評価では、評価デバイスを高温環境から室温へ温度降下させる温度サイクルが、保存時間t1とt2、およびt2とt3の間で発生してしまう。これは、図１６（ｂ）に示すように、保存前の配線６０４が高温保存の繰り返しによって配線の結晶粒界６０３の消失が進行し、強固な保存後の配線６０５に変わったためである。つまり、展性・延性をいかした焼き入れ・焼きなまし効果による、金属配線材料の焼鈍化が進行したことが原因であると考えられる。したがって、任意の温度における評価デバイスの劣化を正しく評価することができない。

３点目は、保存後における半導体デバイスの抵抗測定である。図４に示すように、半導体デバイス２０１は、高温保存中において、保存時間ｔ１、ｔ２、ｔ３と経過するにつれて抵抗異常領域２０８が拡大（たとえばボイドの成長）する。ここで、保存後の抵抗を測定する際、非抵抗異常領域を構成する領域の断面積S1、S2、S3と縮小されるため、計測上の電流を用いてSIV評価をおこなったとしても、この部位に流れる電流密度は増大する。このため、計測として電流を印加したとしても、実際は、瞬間的にエレクトロマイグレーション（EM：Electro-Migration）が付加されるため、SIVの評価を正しく実施することができない。

本発明は、上記に鑑み、半導体デバイスに対する熱ストレス耐性を、正確に評価することができる半導体評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータを提供することを目的とする。

本発明の半導体評価装置は、評価デバイスを密閉した温度環境に保管する保存炉と、保存炉に装填された評価デバイスに電流を供給し、予め設定された計測時間間隔で評価デバイスにかかった電圧値、抵抗値および抵抗変動率を計測する計測システムと、計測システムの測定時間、電圧値、抵抗値および抵抗変動率を随時モニタするコンピュータとを備えたものである。

本発明の別の半導体評価装置は、評価デバイスを密閉した温度環境に保管する保存炉と、保存炉に装填された評価デバイスに電圧を印加し、予め設定された計測時間間隔で評価デバイスにかかった電圧値、抵抗値および抵抗変動率を計測する計測システムと、計測システムの測定時間、電圧値、抵抗値および抵抗変動率をモニタするコンピュータとを備えたものである。

上記構成において、電流は、０．７７MA（メガアンペア）/ｃｍ²以下の電流密度に相当する電流であることを特徴とする。

上記構成において、評価デバイスに印加する電圧Vは、評価デバイスの抵抗R、評価デバイスに流れる電流を通過する最小面積Sとして、V=R×（０．７７MA/ｃｍ^２）×S以下を満足する値であることを特徴とする。

本発明の半導体装置の評価方法は、第１の配線寸法を有する第１の評価デバイスを保存炉に設置する工程と、
第１の評価デバイスに電流を供給する工程と、
保存炉に第２の配線寸法を有する第２の評価デバイスを設置する工程と、
第２の評価デバイスに電流を供給する工程と、
第１の評価デバイスが故障するまでにかかる第１の時間と、第２の評価デバイスが故障するまでにかかる第２の時間とを計測する工程と、
第１の配線寸法と第１の時間、前記第２の配線寸法と前記第２の時間のデータを用いて、配線寸法と故障するまでにかかる時間の関係近似を行う工程と、
前記関係近似を用いて第３の配線寸法を有する第３の評価デバイスが故障するまでにかかる第３の時間を規定する工程とを含むものである。

本発明の別の半導体装置の評価方法は、第１の配線寸法を有する第１の評価デバイスを保存炉に設置する工程と、
第１の評価デバイスに電圧を供給する工程と、
保存炉に第２の配線寸法を有する第２の評価デバイスを設置する工程と、
第２の評価デバイスに電圧を供給する工程と、
第１の評価デバイスが故障するまでにかかる第１の時間と、第２の評価デバイスが故障するまでにかかる第２の時間とを計測する工程と、
第１の配線寸法と第１の時間、第２の配線寸法と第２の時間のデータを用いて、配線寸法と故障するまでにかかる時間の関係近似を行う工程と、
関係近似を用いて第３の配線寸法を有する第３の評価デバイスが故障するまでにかかる第３の時間を規定する工程とを含むものである。

上記構成において、電流は、０．７７MA/ｃｍ²以下の電流密度に相当する電流であることを特徴とする。

上記構成において、評価デバイスに印加する電圧Vは、評価デバイスの抵抗R、評価デバイスに流れる電流を通過する最小面積Sとして、V=R×（０．７７MA/ｃｍ^２）×S以下を満足する値であることを特徴とする。

上記構成において、第１の評価デバイスが故障するまでにかかる第１の時間と、第２の評価デバイスが故障するまでにかかる第２の時間とを計測する工程において、評価デバイスに熱をかけて試験を行ない、故障の発生を調べることを特徴とする。

上記構成において、第３の時間は、５００時間以上である。

上記構成において、配線寸法は、ビアホールに対して接続された上層配線の幅、上層配線の長さ、下層配線の幅、下層配線の長さ、およびビアホール径のいずれかである。

本発明の半導体評価デバイスのシミュレータは、第１の評価デバイスの第１の配線寸法と、第１の評価デバイスが故障するまでにかかる第１の時間と、第２の評価デバイスの第２の配線寸法とを入力値として入力する第１の入力部と、
第１の配線寸法および第２の配線寸法と、第１の評価デバイスおよび第２の評価デバイスが故障するまでにかかる時間との関係式を入力値として入力する第２の入力部と、
第１の入力部の入力値を第２の入力部の関係式に代入して第２の評価デバイスが故障するまでにかかる第２の時間を計算する演算処理部と、
演算処理部の計算により得られた第２の時間を出力値として出力する出力部とを備えたものである。

本発明の別の半導体装置の評価方法は、第１の評価デバイスが故障するまでにかかる第１の時間と、第２の評価デバイスが故障するまでにかかる第２の時間とを計測する工程と、
第１の配線寸法と第１の時間、第２の配線寸法と第２の時間のデータを用いて、配線寸法と故障するまでにかかる時間の関係近似を行う工程と、
関係近似を用いて第３の配線寸法を有する第３の評価デバイスが故障するまでにかかる第３の時間を規定する工程とを含むものである。

上記構成において、第１、第２、および第３の評価デバイスが同一ウェハ基板上に形成されていることを特徴とする。

上記構成において、記第１、第２及び第３の評価デバイスは、幅が０．４μｍ以下の導電性プラグを有する配線構造を備えていることを特徴とする。

本発明に係る半導体評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータによると、熱ストレス耐性すなわち、熱ストレスによる半導体デバイスの劣化を正確に評価することができる。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体評価装置について、図１および図２を参照しながら説明する。本実施の形態の半導体評価装置は、評価デバイスである半導体デバイスにかかる熱ストレスを正確に評価することを目的として、半導体デバイスを高温保存した状態で、随時半導体デバイスの劣化を計測する評価装置である。

ここでは、図１を参照しながら第１の実施形態の詳細について述べる。図１は、本発明の第１の実施形態に係る半導体評価装置の概要を示す模式図である。

図１に示すように、本半導体評価装置は、半導体デバイス１０１を密閉した温度環境に保管する保存炉１０２と、半導体デバイス１０１を計測する計測装置１０４と、計測データ、および入力データを制御、管理するコンピュータ１０５を有する。保存炉１０２は、-５０℃から３５０℃までを設定可能な温度範囲として密閉環境を保障することを特徴とする。また、与えられた設定温度に対して、±５℃以内に均一な温度環境を実現させることを特徴とする。保存炉１０２内に設置された半導体デバイス１０１と計測装置１０４は、保存炉１０２の外部から通信ケーブル１０３を介して通信を可能としている。

図１の半導体評価装置は、まず、室温の温度環境において保存炉１０２を開放させ、半導体デバイス１０１を保存炉１０２の内部に接続させる。半導体デバイス１０１は、セラミック、またはプラスチックパッケージを構成要素としており、半導体デバイス１０１の本体とセラミックパッケージを連絡させるワイヤは、Al、またはAuの少なくともいずれかを含有することを特徴とする。また保存炉１０２内で半導体デバイス１０１が酸化する恐れがある。このため、N_２供給源１０６を設置し、N_２ガスを循環させることによって、半導体デバイス１０１の酸化を防止する。N_２ガス供給は、０．１から１L/minを保存炉１０２に循環させる。

この後、保存炉１０２を閉鎖し、コンピュータ１０５を用いて、入力情報を設定する。入力情報は、評価する保存温度、計測に使用される定電流値、計測の時間間隔、および試験終了判定である。ここで、計測に使用する電流値Iは、０．７７MA/ｃｍ^２以下を定電流印加条件とする。これは、EMは電流をストレスとして絶えず流す試験であり、通常２〜７MA/ｃｍ^２の電流密度をEMのストレス電流として評価している。図２にEM現象としての電流密度ストレス１０７と配線金属（Cu）のドリフト速度の関係を示したように、０．７７MA/ｃｍ^２以下ではCuのドリフトは発生しないことを示している。すなわち、計測に使用する電流値を０．７７MA/ｃｍ^２以下に相当する電流を微少電流として計測印加することによって、従来技術のように、計測時に瞬間的にエレクトロマイグレーション（EM：Electro-Migration）が付加されるという問題を解決することができる。よって、計測によって熱ストレス起因の不良を破壊させることはない。計測の時間間隔は、たとえば、半導体デバイス１０１の劣化を正確に評価するため、０．５ｈから１００ｈを計測の時間間隔とし、長時間の試験に対応できるように、対数スケールでの計測間隔を設定可能とする。このように、一度高温保存した状態で半導体デバイス１０１を計測する連続的な計測評価を採用することによって、従来技術で課題としていた金属配線材料の焼鈍化をさせず半導体デバイス１０１の劣化を計測することが可能となる。なお、試験終了判定は、抵抗変動率の上限値、または試験終了時間を設定値とする。

入力情報を設定した後、試験を開始させる。計測装置１０４は、上記の入力情報にしたがって、保存炉１０２内の温度恒温制御、計測条件、試験終了判定について、通信ケーブル１０３を介して、評価デバイス１０１の計測制御をおこなう。また、上記の入力情報にしたがって、通信ケーブル１０３、および計測装置１０４を介して、コンピュータ１０５に、計測した時点の保存時間、評価デバイスにかかった電圧値、抵抗値、および抵抗変動率を出力し、入力情報で予め設定した計測の時間間隔ごとの時系列データが出力される。抵抗変動率ΔRは、設定した試験温度に達した後、第１回目に計測される半導体デバイス１０１の抵抗値R０、および、設定した時間間隔でN回目に計測される計測される抵抗値RNと規定し、ΔR＝（RN−R０）/R0×１００とする。また、抵抗変動率の絶対値の２％以上の数値を不良とする。したがって、本半導体評価装置を用いることによって、保存後に半導体デバイス１０１を取り出すことによって発生する温度サイクルが発生せず、計測時間間隔ごとに随時半導体デバイス１０１の劣化進行を正確にモニタすることが可能となり、従来技術に対して、熱ストレスを正確に評価することが可能となる。

なお、上記方法によるとデバイス内の配線構造において、熱ストレスによって発生する、配線間ショートが発生する場合、またはオープン不良が発生する場合、いずれの場合についても評価を行うことが出来る。熱ストレスは、第１の評価デバイスが故障するまでにかかる第１の時間と、第２の評価デバイスが故障するまでにかかる第２の時間とを計測する工程において、デバイスに対して例えばー５０℃〜３５０℃程度の熱をかけることによって行う。

ここで、配線間ショートとは、意図しない配線間同士が導通されることによって発生する欠陥である。また、オープン不良とは、ストレスを受けて配線が予期せぬ箇所で断線してしまう欠陥である。配線間ショートにおいて、ショートが発生していない際の電流は１ｐＡ程度であり、熱ストレス試験中に１０ｎＡ〜１μＡ程度の電流が検出されると、欠陥が発生したとする。また、オープン不良の場合には、通常抵抗値は低く安定しているので、抵抗変動率の絶対値が２％程度になったときに不良が発生したと定義出来る。

以上第１の実施形態によると、熱ストレスが半導体デバイスに与える特性を正確にとらえた正確な評価技術を提供することが可能となる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体評価装置について、図３および図４を参照しながら説明する。本実施の形態の半導体評価装置は、半導体デバイスにかかる熱ストレスを正確に評価することを目的として、半導体デバイスを高温保存した状態で、随時半導体デバイスの劣化を計測する評価装置である。

ここでは、図３を参照しながら第２の実施形態の詳細について述べる。図３は、本発明の第２の実施形態に係る半導体評価装置の概要を示す模式図である。

図３に示すように、本半導体評価装置は、半導体デバイス２０１を密閉した温度環境に保管する保存炉２０２と、半導体デバイス２０１を計測する計測装置２０４と、計測データ、および入力データを制御、管理するコンピュータ２０５を有する。保存炉２０２は、-１００℃から３５０℃までを設定可能な温度範囲として密閉環境を保障することを特徴とする。また、与えられた設定温度に対して、±５℃以内に均一な温度環境を実現させることを特徴とする。保存炉２０２内に設置された半導体デバイス２０１と計測装置２０４は、保存炉２０２の外部から通信ケーブル２０３を介して通信を可能としている。

図３の半導体評価装置は、まず、室温の温度環境において保存炉２０２を開放させ、半導体デバイス２０１を保存炉２０２内部に接続させる。半導体デバイス２０１は、セラミック、またはプラスチックパッケージにより構成されており、評価デバイスとセラミックパッケージを連絡させるワイヤーは、Al、またはAuの少なくともいずれかを含有することを特徴とする。また保存炉２０２内で半導体デバイス２０１が酸化する恐れがある。このため、N_２供給源２０６を設置し、N_２ガスを循環させることによって、評価デバイスの酸化を防止する。N_２ガスの供給は、０．１から１L/minを保存炉２０２に循環させる。

この後、保存炉２０２を閉鎖し、コンピュータ２０５を用いて、入力情報を設定する。入力情報は、評価する保存温度、計測に使用される定電圧値、予め設定された計測の時間間隔、試験終了判定である。ここで、計測に使用する電圧値Vは、半導体デバイス２０１の抵抗R、半導体デバイス２０１に流れる電流を通過する最小面積Sとして、V=R×（０．７７MA/ｃｍ^２）×S以下を、定電圧印加条件とする。

これは、第１の実施の形態のように、計測に使用する電流値を０．７７MA/ｃｍ^２以下にすることによって、従来技術のように、計測時に瞬間的にエレクトロマイグレーション（EM：Electro-Migration）が付加されるという問題を解決することができることを応用した、計測上安定な一定の電流密度による計測技術である。すなわち、図４に示すように、半導体デバイス２０１は、高温保存中において、保存時間ｔ１、ｔ２、ｔ３と経過するにつれて抵抗異常領域２０８が拡大したとしても、本発明は電流密度を一定にした計測方式であるため、非抵抗異常領域を構成する断面領域S1、S2、S3を計測によって破壊する危険性を回避することができる。計測の時間間隔は、たとえば、半導体デバイス２０１の劣化を正確に評価するため、０．５ｈから１００ｈを計測の時間間隔とし、長時間の試験に対応できるように、対数スケールでの計測間隔を設定可能とする。試験終了判定は、抵抗変動率の上限値、または試験終了時間を設定値とする。

入力情報を設定した後、試験を開始させる。計測装置２０４は、上記の入力情報にしたがって、保存炉２０２内の温度恒温制御、計測条件、試験終了判定について、通信ケーブル２０３を介して、評価デバイス２０１の計測制御をおこなう。また、上記の入力情報にしたがって、通信ケーブル２０３、および計測装置２０４を介して、コンピュータ２０５に、計測した時点の保存時間、半導体デバイス２０１にかかった電圧値、抵抗値、および抵抗変動率を出力し、入力情報で予め設定した計測の時間間隔ごとの時系列データが出力される。抵抗変動率ΔRは、設定した試験温度に達した後、第１回目に計測される半導体デバイス２０１の抵抗値R０、および、設定した時間間隔でN回目に計測される計測される抵抗値RNと規定し、ΔR＝（RN−R０）/R0×１００とする。また、抵抗変動率の絶対値の２％以上の数値を不良とする。したがって、本半導体評価装置を用いることによって、保存後に半導体デバイス２０１を取り出すことによって発生する温度サイクルが発生せず、計測時間間隔ごとに随時半導体デバイス２０１の劣化進行をモニタすることが可能となり、従来技術に対して、熱ストレスを正確に評価することが可能となる。

第２の実施形態によると、熱ストレスが半導体デバイスに与える特性を正確にとらえた正確な評価技術を提供することが可能となる。

（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体評価装置について、図５および図６を参照しながら説明する。本実施の形態の半導体評価方法は、半導体デバイスにかかる熱ストレスを定量的に評価し、低熱ストレス評価を短時間で実施することが可能な評価装置である。

第３の実施の形態は、第１、および第２の実施形態よる半導体評価装置によって取得された各評価デバイスにおける、計測した時点の保存時間、および抵抗変動率の時系列データを用いることを特徴とする。

コンピュータ１０５、２０５内に蓄積された時系列データを用い、図５および図６に示すように、縦軸を判定に基づいた不良発生率、横軸をその時の試験時間（不良発生時間）として、対数正規分布を用いることを特徴として、故障直線を作成する。この手法を用いることによって、熱ストレスによる不良は、５０％累積不良時間３０１、および得られた故障直線の傾きを数値として故障ばらつき３０２と扱うことによって、対数正規分布にしたがう不良として管理することが可能となる。従来の評価技術では、熱ストレスによる半導体デバイスの不良分布は、真性不良であるか偶発不良であるかを明確にすることができなかった。しかしながら、第１、および第２の実施形態による評価技術を応用し、５０％累積不良時間３０１、および故障ばらつき３０２を不良の特性をあらわす変数として扱うことによって、熱ストレスによる半導体デバイスの特性劣化は、対数正規分布にしたがう真性不良として、正確に評価、または管理することができる。つまり、５０％累積不良時間３０１と故障ばらつき３０２を用いた評価によって、SIV不良は、信頼性工学上、対数正規分布にしたがう真性の不良であると解釈して評価することが可能となる。すなわち、これは従来技術（図１５）のような不良発生の精度を飛躍的に改善させた新規性のある評価方法である。

さらに、熱ストレスによる不良は対数正規分布にしたがうという事実から、低温による熱ストレス試験については、５０％累積不良時間３０３に累積不良が達した場合、残りの評価素子を全て評価することなく、その時の５０％累積不良時間３０３、および故障ばらつき３０２を用いて、評価素子の実力を管理することができる。これは、低温試験の場合、ストレスが弱いため評価時間が長時間化してしまうが、本発明によると、SIV不良は対数正規分布にしたがう信頼性工学に基づいた不良と判断することが可能となるため、本発明による５０％累積不良時間３０３で試験を打ち切ることによって、短時間評価として解決できることによる。ここで、低温とは、２５０℃以下の試験温度とする。

第３の実施形態によると、熱ストレスが半導体デバイスに与える特性を正確にとらえ、かつ熱ストレスによる半導体デバイスの劣化を、５０％累積不良時間、および故障ばらつきを用いた数値的な劣化特性を管理することができるため、熱ストレスによる半導体デバイスの劣化を正確に評価することが可能となる。また、低熱ストレス評価を短時間で見極めることが可能となる。

（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置の評価方法について、図７から図１１を参照しながら説明する。本実施の形態の半導体装置の評価方法は、ＳＩＶ故障が短時間で発生しにくい評価デバイスを、短時間で故障時間を推定することを可能とする、評価方法である。ここで、ＳＩＶ故障とは、前述のようにStress-Induced Voidingの略名（学術的用語）で、熱ストレスによって導電体膜中に誘発されるボイドが原因で発生する不良を意味している。熱ストレスによってボイドが発生するのは、導電体材料としてＣｕを用いた場合が一般的であるが、その他Ｃｏ，Ｎｉなどを含む導電体においても、同様の熱ストレスによって同様の不良が発生する。例えば、Ｎｉを含む導電体においては、Ｎｉの熱耐性が高くないため、熱ストレスによる不良が発生しやすい。特にトランジスタのゲートやウェル上にＮｉが含まれる場合には、熱処理によってＮｉＳｉがＮｉＳｉ_２へと変化する際に凝集が起こり、ボイドが発生する危険性が高くなる。よって、Ｃｕ配線に関するＳＩＶ故障の評価方法を適用し、評価を行うことが出来る。

ここでは、図７から図１１を参照しながら第４の実施形態の詳細について述べる。

図７は、本発明の第４の実施形態に係る半導体装置の評価方法の概要を示す模式図である。図７に示すように、本評価方法は、SIV故障試験に長時間要する評価デバイスを短時間で故障時間を推定することを目的として、４つの手順から構成されている。

まず、SIV故障が短時間で発生しやすい評価デバイスを準備する。例えば、SIV不良は、図１０に示すように、ビアホール１３０３に対して接続された下層配線幅１３０２をパラメータとして、これが大きいほど短時間で発生（故障）しやすい。これは、ビアホール１３０３に接続された下層配線１３０１に内在するボイドが、高温のSIV試験中にビア近傍に熱拡散しやすいためで、ビアホール１３０３に接続された下層配線１３０１が大面積を特徴とする配線寸法、すなわち下層配線幅１３０２が大きいほど短時間で故障しやすい特徴がある。そこで、下層配線幅１３０２を配線寸法のパラメータとして十分大きい評価デバイスを任意温度に設定して、第１の実施の形態から第３の実施の形態に示すように熱ストレス試験を実施し、５０％累積故障時間（MTF：Mean Time to Failure）のデータを取得する。

次に、短時間で故障させる際に着目したパラメータについて、この配線寸法を変えた少なくとも２つ以上の評価デバイスを準備し、同一温度での熱ストレス試験を実施し、同じくMTFのデータを取得する。これによって、異なる下層配線幅１３０２に対するMTFの系列データを取得することができる。なお、１３０４は下層配線長、１３０５は上層配線、１３０６はボイド拡散領域である。

次に、異なる下層配線幅１３０２をパラメータとして、パラメータに対するMTFの系列データの実験的な関数近似をおこなう。ここで、MTFとパラメータＸの関数近似において、直線として近似することを特徴とする。そこで、図８に示すような手順に基づいて直線近似をおこなう。

まず、MTFとパラメータＸが実目盛りのグラフとして直線近似が可能であるか検討する。任意定数A、Bとして、図１１（A）のように、直線近似が可能であれば、MTF＝A×（パラメータ）＋Bとして線形関数近似とする。

実目盛りで直線近似ができない場合、MTFまたはパラメータのいずれか一方について片対数（自然対数）表示によるグラフとして直線近似が可能であるか検討する。例えば、図１１（Ｂ−１）、（Ｂ−２）に示すように、任意定数A、B、Cとして、直線近似が可能であれば、MTF＝C×EXP(A×（パラメータ）＋B)、あるいはMTF＝C×LN(A×（パラメータ）＋B)として指数関数近似とする。

実目盛りでも片対数表示でも直線近時ができない場合、MTFとパラメータの両方について両対数表示によるグラフとして直線近似を実施する。これによって、図１１（C）に示すように、任意定数A、Bとして、MTF＝A×（パラメータ）^Ｂとしてべき乗関数近似とする。

ここで、直線近似は３つの手順に基づいているが、対数表示を用いると関数近似の精度が低下するため、場合に応じてパラメータを増やして関数近似をおこなう必要がある。また、MTFとパラメータに関する直線近似の判定として、統計学的な相関係数の絶対値が、０．８５以上であるものとする。

このように、パラメータXとすると、MTF＝f（X）という関数近似をおこなうことができる。

次に、関数近似によって得られたMTFとパラメータＸの関係式、MTF＝ｆ（X）を用いて、短時間で故障しない評価デバイスの故障時間推定をおこなう。本評価手順の初めに熱ストレス試験をおこなった、パラメータの十分に大きいデバイスのMTF、配線寸法パラメータを、それぞれ、MTF０、X０とすると、MTF０＝ｆ（X0）の関係式を得る。推定する評価デバイスの同一の配線寸法パラメータをX１とすると、推定故障時間MTF１は、MTF１＝ｆ（X1）となる。これより、MTF０とMTF1の関係式を組み合わせることによって、MTF１＝MTF０×ｆ（X１）/ｆ（X０）となり、関数近似に基づく関係式から、短時間で故障した評価デバイスの故障時間をスケーリングすることが可能となる。

したがって、本半導体装置の評価手法を用いることによって、従来まで熱ストレスによる故障判定で長時間評価をおこなっていた故障しにくい評価デバイスを、短時間で故障しやすい評価デバイスを用いることによって、間接的に故障時間の推定をおこなうことが可能となる。

なお、第４の実施形態において、配線寸法パラメータについて、図９に示すような下層配線幅１２０２について例をあげたが、配線を構成する絶縁膜の機械的強度や半導体装置の製造条件が異なることによって、この他に、下層配線長１２０４、上層配線長１２０６、上層配線幅１２０８、ビア径１２１０、ビア数を配線寸法パラメータとして、同様な手順によって評価することができる。例えば、下層配線１２０１、上層配線１２０５およびビアホール１２０３で構成されたチェーンは、ビア径１２１０が小さいほど、熱ストレスによって下層配線１２０１、上層配線１２０５にかかる応力、あるいはビアホール周囲に堆積されている絶縁膜にかかる応力によって、短時間で故障が発生しやすい。このため、ビア径１２１０が小さい配線寸法パラメータを用いて、同様の手順にしたがって評価することが可能となる。

（実施例１）
図１２に、ビアホールに対して下層配線幅を配線寸法パラメータとして実施した例を示す。

図１２（A）は、第４の実施形態に基づいて、各下層配線幅WとMTFの関係を実目盛りのグラフで表示した結果である。１５０１は下層配線幅が大きい評価デバイス結果、１５０２は異なる下層配線幅の評価デバイス結果である。図１２（A）より、下層配線幅WとMTFは、下層配線幅が細くなるほどMTFが急激に増加しているため、実目盛りのグラフでは線形関数近似をすることができない。しかしながら、図１２（B）に示すように、下層配線幅WとMTFについて両対数近似をすることによって、ln(W)とln(MF)は線形関数近似が可能となる。図１２（B）より、任意定数Aとして、実験的にMTF＝A×1/√Wとしてべき乗の関係式を得ることができる。すなわち、第４の実施形態によると、短時間で故障した評価デバイスの下層配線幅W0と５０％平均故障時間MTF0と、実験的に導出したMTF＝A×1/√Wと、短時間で故障しない評価デバイスの下層配線幅W1を用いることによって、
短時間で故障しない評価デバイスの故障時間MTF1を、MTF1＝MTF0×（√W0/√W1）として、実際に評価しなくとも短時間で故障時間の推定をおこなうことが可能となる。

第４の実施形態によると、短時間で故障しにくい熱ストレス評価の時間短縮を提供することを可能にするものである。
（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体評価デバイスのシミュレータについて、図１３を参照しながら説明する。本実施の形態の発明のシミュレータは、ＳＩＶ故障が短時間で発生しにくい評価デバイスの故障時間を推定する評価デバイスのシミュレータである。

図１３に示すように、本シミュレータは、第１の入力部、第２の入力部、演算処理部、結果の出力部から構成されている。まず、第１の入力部は、第１評価デバイスの配線寸法値X0、第１評価デバイスのMTF値MTF0を、SIV故障が短時間で発生する評価デバイスの入力値とする。第２評価デバイスの配線寸法値X1をSIV故障が短時間で発生しにくい評価デバイスの入力値とする。

次に、第２の入力部は、第１評価デバイス、および第２評価デバイスにかかわるMTFと配線寸法値Xとの関係式を選択する。ここで、関係式は、任意定数A、B、Cとして、MTF＝A×（パラメータ）＋Bを第１関数、MTF＝C×EXP(A×（パラメータ）＋B)を第２関数、MTF＝C×LN(A×（パラメータ）＋B)を第３関数、MTF＝A×（パラメータ）^Ｂを第４関数として、これらのいずれかを選択することができる。選択された第１から第４の関数に対して、任意定数A、B、C、Dの４つの実数値を、関数を特徴付ける入力値とする。例えば、第１の関数を設定する場合、任意定数A、BについてA0、B0と設定し、第１の関数にはC、Dは定義されないため、ゼロを入力する。以上の第１の入力、第２の入力を入力値とする。

次に、第２評価デバイスのMTF値を計算するための演算処理をおこなう。演算処理部では、第１の入力部、第２の入力部で入力された情報X0、MTF0、X1、および、任意定数A、B、C、Dによって特徴づけられた第１から第４の関数のいずれかに選択された関数MTF＝ｆ（X）を用いて、SIV故障が短時間で発生しにくい評価デバイスのMTF値をMTF1として、MTF1＝MTF0×ｆ（MTF1）/ｆ（MTF0）に基づく実数演算をおこない、MTF1を実数値として演算をおこなう。

次に、出力部は演算処理によって得られたMTF1を出力値として、電子データ、あるいは紙などの非電子媒体に表示をする。

第５の実施形態によると、短時間で故障しにくい熱ストレス評価の故障時間を推定するシミュレータを提供することを可能にするものである。

なお、上記において、関係近似を得るための第１、第２の評価デバイスと、その関係近似を用いて、評価デバイスが故障するまでの時間を求める第３の評価デバイスとが、例えば同一のウェハ基板上に形成されたり、幅が０．４μｍ以下の導電性プラグを有する配線構造を備え、また第３の評価デバイスの故障するまでの時間が５００時間以上である場合にも有効である。

本発明にかかる半導体評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータは、熱ストレスによる半導体デバイスの劣化を正確に評価するという効果があり、半導体評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータ等として有用である。

本発明の第１の実施形態に係る半導体評価装置を示す模式図である。 エレクトロマイグレーションに関する、電流密度に対するドリフト速度の関係を示す図である。 本発明の第２の実施形態に係る半導体評価装置を示す模式図である。 第２の実施形態に係る半導体デバイスの劣化進行を示す説明図である。 第３の実施形態に係る半導体評価手法における累積不良時間に対する不良発生率の関係を示す図である。 第３の実施形態に係る半導体評価手法における５０％累積不良時間を示す累積不良時間に対する不良発生率の関係を示す図である。 本発明の第４の実施形態に係る半導体装置の評価方法の概要を示す模式図である。 パラメータに対するＭＴＦの系列データの関数近似を行う手順を示すフロー図である。 ビアのある配線の説明図である。 ボイドの拡散領域を説明する説明図である。 パラメータＸとＭＴＦの関係図である。 下層配線幅ＷとＭＴＦの関係を表示したグラフである。 第５の実施の形態の半導体評価デバイスのシミュレータの説明図である。 従来の半導体評価装置を示す模式図である。 高温保存時間における不良発生率の変動を示す、累積不良時間に対する不良発生率の関係を示す図である。 従来の半導体評価技術に係る評価結果を示し、（ａ）は累積不良時間に対する不良発生率の関係を示す図、（ｂ）は保存前の配線６０４と保存後の配線６０５を示す模式図である。 先行技術に係るSIV不良を抑制させる配線構造を説明する図である。

符号の説明

１０１ 半導体デバイス
１０２ 保存炉
１０３ 通信ケーブル
１０４ 計測装置
１０５ コンピュータ（モニタ）
１０６ N_２供給源
１０７ 電流密度ストレス
２０１ 半導体デバイス
２０２ 保存炉
２０３ 通信ケーブル
２０４ 計測装置
２０５ コンピュータ（モニタ）
２０６ N_２供給源
２０７ 半導体デバイス
２０８ 抵抗異常領域
３０１ ５０％累積不良時間
３０２ 故障ばらつき
３０３ 低温評価での５０％累積不良時間
５０１ 電圧、抵抗測定器
５０２ プローブ針
５０３ 半導体デバイス
５０４ 計測テスタ
５０５ 高温保存炉
５０６ 金属ウエハカセット
５０７ 電流密度曲線
６０２ 熱ストレスの断続的
６０３ 結晶粒界
６０４ 保存前の配線
６０５ 保存後の配線
７０１ 半導体デバイス
７０２ 抵抗異常領域
８０１ 大面積配線
８０２ 分離領域
８０３ ビア配線
８０４ 突き出し配線

Claims (15)

1. 評価デバイスを密閉した温度環境に保管する保存炉と、前記保存炉に装填された前記評価デバイスに電流を供給し、予め設定された計測時間間隔で前記評価デバイスにかかった電圧値、抵抗値および抵抗変動率を計測する計測システムと、前記計測システムの測定時間、電圧値、抵抗値および抵抗変動率を随時モニタするコンピュータとを備えた半導体評価装置。
2. 評価デバイスを密閉した温度環境に保管する保存炉と、前記保存炉に装填された前記評価デバイスに電圧を印加し、予め設定された計測時間間隔で前記評価デバイスにかかった電圧値、抵抗値および抵抗変動率を計測する計測システムと、前記計測システムの測定時間、電圧値、抵抗値および抵抗変動率をモニタするコンピュータとを備えた半導体評価装置。
3. 前記電流は、０．７７MA/ｃｍ²以下の電流密度に相当する電流であることを特徴とする、請求項１記載の半導体評価装置。
4. 前記評価デバイスに印加する電圧Vは、評価デバイスの抵抗R、評価デバイスに流れる電流を通過する最小面積Sとして、V=R×（０．７７MA/ｃｍ^２）×S以下を満足する値であることを特徴とする、請求項２記載の半導体評価装置。
5. 第１の配線寸法を有する第１の評価デバイスを保存炉に設置する工程と、
   前記第１の評価デバイスに電流を供給する工程と、
   前記保存炉に第２の配線寸法を有する第２の評価デバイスを設置する工程と、
   前記第２の評価デバイスに電流を供給する工程と、
   前記第１の評価デバイスが故障するまでにかかる第１の時間と、前記第２の評価デバイスが故障するまでにかかる第２の時間とを計測する工程と、
   前記第１の配線寸法と前記第１の時間、前記第２の配線寸法と前記第２の時間のデータを用いて、配線寸法と故障するまでにかかる時間の関係近似を行う工程と、
   前記関係近似を用いて第３の配線寸法を有する第３の評価デバイスが故障するまでにかかる第３の時間を規定する工程とを含む半導体装置の評価方法。
6. 第１の配線寸法を有する第１の評価デバイスを保存炉に設置する工程と、
   前記第１の評価デバイスに電圧を供給する工程と、
   前記保存炉に第２の配線寸法を有する第２の評価デバイスを設置する工程と、
   前記第２の評価デバイスに電圧を供給する工程と、
   前記第１の評価デバイスが故障するまでにかかる第１の時間と、前記第２の評価デバイスが故障するまでにかかる第２の時間とを計測する工程と、
   前記第１の配線寸法と前記第１の時間、前記第２の配線寸法と前記第２の時間のデータを用いて、配線寸法と故障するまでにかかる時間の関係近似を行う工程と、
   前記関係近似を用いて第３の配線寸法を有する第３の評価デバイスが故障するまでにかかる第３の時間を規定する工程とを含む半導体装置の評価方法。
7. 前記電流は、０．７７MA/ｃｍ²以下の電流密度に相当する電流であることを特徴とする、請求項５記載の半導体評価装置の評価方法。
8. 前記評価デバイスに印加する電圧Vは、評価デバイスの抵抗R、評価デバイスに流れる電流を通過する最小面積Sとして、V=R×（０．７７MA/ｃｍ^２）×S以下を満足する値であることを特徴とする、請求項６記載の半導体評価装置の評価方法。
9. 前記第１の評価デバイスが故障するまでにかかる第１の時間と、前記第２の評価デバイスが故障するまでにかかる第２の時間とを計測する工程において、前記評価デバイスに熱をかけて試験を行ない、故障の発生を調べることを特徴とする、請求項５、又は６記載の半導体装置の評価方法。
10. 第３の時間は、５００時間以上である請求項５、又は６記載の半導体装置の評価方法。
11. 配線寸法は、ビアホールに対して接続された上層配線の幅、前記上層配線の長さ、下層配線の幅、前記下層配線の長さ、およびビアホール径のいずれかである請求項５、又は６記載の半導体装置の評価方法。
12. 第１の評価デバイスの第１の配線寸法と、前記第１の評価デバイスが故障するまでにかかる第１の時間と、前記第２の評価デバイスの第２の配線寸法とを入力値として入力する第１の入力部と、
    前記第１の配線寸法および前記第２の配線寸法と、前記第１の評価デバイスおよび第２の評価デバイスが故障するまでにかかる時間との関係式を入力値として入力する第２の入力部と、
    前記第１の入力部の前記入力値を前記第２の入力部の前記関係式に代入して前記第２の評価デバイスが故障するまでにかかる第２の時間を計算する演算処理部と、
    前記演算処理部の計算により得られた前記第２の時間を出力値として出力する出力部とを備えた半導体評価デバイスのシミュレータ。
13. 第１の評価デバイスが故障するまでにかかる第１の時間と、第２の評価デバイスが故障するまでにかかる第２の時間とを計測する工程と、
    第１の配線寸法と第１の時間、第２の配線寸法と第２の時間のデータを用いて、配線寸法と故障するまでにかかる時間の関係近似を行う工程と、
    前記関係近似を用いて第３の配線寸法を有する第３の評価デバイスが故障するまでにかかる第３の時間を規定する工程とを含む半導体装置の評価方法。
14. 前記第１、第２、および第３の評価デバイスが同一ウェハ基板上に形成されていることを特徴とする、請求項１３記載の半導体装置の評価方法。
15. 前記第１、第２及び第３の評価デバイスは、幅が０．４μｍ以下の導電性プラグを有する配線構造を備えていることを特徴とする、請求項１３記載の半導体装置の評価方法。
    

Images