CN112798924A - 检查装置、检查系统以及检查方法 - Google Patents
检查装置、检查系统以及检查方法 Download PDFInfo
- Publication number
- CN112798924A CN112798924A CN202011249768.4A CN202011249768A CN112798924A CN 112798924 A CN112798924 A CN 112798924A CN 202011249768 A CN202011249768 A CN 202011249768A CN 112798924 A CN112798924 A CN 112798924A
- Authority
- CN
- China
- Prior art keywords
- test
- boundary scan
- circuit board
- scan test
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000012360 testing method Methods 0.000 claims abstract description 349
- 230000007613 environmental effect Effects 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 20
- 230000008859 change Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000001186 cumulative effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006353 environmental stress Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
Abstract
本发明提供一种能够提高实际产品的可靠性的检查装置、检查系统以及检查方法。系统控制器(11)通过在环境形成装置(3)对电路基板(X)施加规定的环境压力的状态下，让测试控制器(13)执行对电路基板(X)的边界扫描测试，从而对电路基板(X)多次执行边界扫描测试。根据本发明，能够提高实际产品的可靠性而且还能够削减测试成本。
Description
技术领域
本发明涉及检查装置、检查系统以及检查方法，特别是涉及用于对检查对象执行边界扫描测试的检查装置、检查系统以及检查方法。
背景技术
作为以电路基板作为对象的检查的一种已知有边界扫描测试，在该电路基板安装有依据JTAG(Joint Test Action Group)的半导体器件。在边界扫描测试中，主要检查安装在电路基板上的半导体器件的焊接不良以及多个半导体器件之间的布线的开路不良或短路不良等。
在下述专利文献1中公开了执行边界扫描测试的测试系统。该测试系统具备主机、主控制器以及可编程开关。在可编程开关连接有多个从属对象装置。从属对象装置是安装了依据JTAG的多个集成电路的电路基板。可编程开关选择包含在任一个从属对象装置中的任意的集成电路，并将该集成电路连接于主控制器。主机和主控制器以该集成电路作为对象执行边界扫描测试。
根据所述专利文献1公开的测试系统，能够以连接于可编程开关的多个从属对象装置中被可编程开关选择的任一个从属对象装置所包含的任意的集成电路作为对象执行边界扫描测试。
在此，经过批量生产而出厂的实际产品有可能在置于温度、湿度、振动等各种环境因素的严酷的状况下被使用。但是根据所述专利文献1公开的测试系统，由于在执行边界扫描测试时没有估计到实际产品的使用状况，因此存在实际产品的可靠性低的问题。
此外，作为以多个电路基板作为对象执行边界扫描测试的方法，可以采用以下的(1)～(3)的方法。
(1)的方法如图13所示，是将多个电路基板插入于背板上的多个连接器，将测试时钟端口(TCK)、测试模式选择端口(TMS)以及测试复位端口(TRST)并列地连接于多个电路基板，并将测试数据输入端口(TDI)和测试数据输出端口(TDO)在多个电路基板之间串联连接方法。
(2)的方法可以在具有地址识别功能的系统级器件安装在各电路基板的情况下采用，如图14所示，是将多个电路基板插入于背板上的多个连接器，将测试时钟端口(TCK)、测试模式选择端口(TMS)、测试复位端口(TRST)、测试数据输入端口(TDI)以及测试数据输出端口(TDO)全部并列地连接于多个电路基板的方法。
(3)的方法如图15所示，是准备与多个电路基板相同数量的多个测试控制器，将电路基板和测试控制器一对一地连接，由各测试控制器执行对各电路基板的边界扫描测试的方法。
但是，在所述(1)的方法中，由于测试数据输入端口(TDI)以及测试数据输出端口(TDO)在多个电路基板之间串联连接，因此，在任一个电路基板中测试数据的布线发生开路不良或短路不良等的情况下，对剩下的所有电路基板不能执行边界扫描测试。由此，所述(1)的方法存在妨碍对多个电路基板执行连续的边界扫描测试的因素，因此存在测试效率差且测试成本增大的问题。
此外，想要采用所述(2)的方法，则需要将具有地址识别功能的系统级器件安装在电路基板上，因此存在测试成本增大的问题。此外，因焊接不良等而具有地址识别功能的系统级器件本身发生动作不良的情况下，对该电路基板不能执行边界扫描测试。因此，所述(2)的方法存在妨碍执行边界扫描测试的要素，因此存在测试效率差且测试成本增大的问题。
另外，在所述(3)的方法中，由于需要准备与多个电路基板相同数量的多个测试控制器，因此存在测试成本增大的问题。
现有技术文献
专利文献
专利文献1：日本专利公开公报特开2000-148528号(图8)
发明内容
本发明鉴于所述的情况而做出，其第一个目的是获得能够提高实际产品的可靠性的检查装置、检查系统以及检查方法。此外，第二个目的是获得能够削减测试成本的检查装置、检查系统以及检查方法。
本发明一个方面所涉及的检查装置可通信地连接于环境形成装置，该环境形成装置能够收容作为检查对象的电路基板，所述检查装置包括：测试控制部，控制以所述电路基板作为对象的边界扫描测试；以及主控制部，其中，所述主控制部通过让所述测试控制部在所述环境形成装置对所述电路基板施加了规定的环境压力的状态下执行对所述电路基板的所述边界扫描测试，从而对所述电路基板执行多次所述边界扫描测试。
根据本结构，作为检查对象的电路基板被收容在环境形成装置，主控制部在环境形成装置对电路基板施加规定的环境压力的状态下让测试控制部执行对电路基板的边界扫描测试，从而对电路基板执行多次边界扫描测试。由此，在施加作为实际产品的使用状况而估计到的规定的环境压力的状态下，对电路基板执行多次边界扫描测试，从而能够高精度地评价在该状况下是否发生不良，因此，能够提高实际产品的可靠性。
在所述结构中，所述测试控制部也可以在判断为满足规定的条件的情况下，使对所述电路基板执行所述边界扫描测试的执行间隔不同。
根据本结构，测试控制部在判断为满足规定的条件的情况下，使对电路基板的边界扫描测试的执行间隔不同。因此，在判断为满足容易发生不良的条件的情况下将执行间隔较短地设定，从而能够早期发现不良的发生，另一方面，在判断为满足不容易发生不良的条件的情况下将执行间隔较长地设定，从而能够避免测试结果的数据量增大。
在所述结构中，也可以为：所述环境形成装置施加温度压力作为所述环境压力，所述测试控制部在所述温度压力恒定的第一期间内以第一执行间隔执行所述边界扫描测试，在所述温度压力变化的第二期间内以比所述第一执行间隔短的第二执行间隔执行所述边界扫描测试。
根据本结构，测试控制部在温度压力恒定的第一期间内以第一执行间隔执行边界扫描测试，在温度压力变化的第二期间内以比第一执行间隔短的第二执行间隔执行边界扫描测试。第一期间与第二期间相比不容易发生不良，因此，通过将比较长的第一执行间隔设定为边界扫描测试的执行间隔，从而能够避免测试结果的数据量增大。另一方面，第二期间与第一期间相比容易发生不良，因此，通过将比较短的第二执行间隔设定为边界扫描测试的执行间隔，从而能够早期发现不良的发生。
在所述结构中，也可以为：所述环境形成装置施加振动压力作为所述环境压力，所述测试控制部在施加频率不同于所述电路基板的谐振频率的所述振动压力的第一期间内以第一执行间隔执行所述边界扫描测试，在施加频率相当于所述谐振频率的所述振动压力的第二期间内以比所述第一执行间隔短的第二执行间隔执行所述边界扫描测试。
根据本结构，测试控制部在频率不同于电路基板的谐振频率的振动压力被施加的第一期间内以第一执行间隔执行边界扫描测试，在频率相当于该谐振频率的振动压力被施加的第二期间内以比第一执行间隔短的第二执行间隔执行边界扫描测试。第一期间与第二期间相比不容易发生不良，因此，通过将比较长的第一执行间隔设定为边界扫描测试的执行间隔，从而能够避免测试结果的数据量增大。另一方面，第二期间与第一期间相比容易发生不良，因此，通过将比较短的第二执行间隔设定为边界扫描测试的执行间隔，从而能够早期发现不良的发生。
在所述结构中，也可以为：在所述环境形成装置中收容多个电路基板来作为所述电路基板，所述测试控制部以所述多个电路基板的每一个电路基板作为对象控制所述边界扫描测试，所述检查装置还包括连接切换部，该连接切换部以使所述多个电路基板中的一个电路基板连接于所述测试控制部的方式，能够切换所述测试控制部与收容在所述环境形成装置中的所述多个电路基板的连接，所述主控制部在所述环境形成装置对所述多个电路基板施加所述环境压力的状态下，让所述连接切换部反复执行使所述一个电路基板依次连接于所述测试控制部的连接处理，并且，通过让所述测试控制部与所述连接处理联动而执行对所述一个电路基板的所述边界扫描测试，从而对所述多个电路基板的每一个电路基板执行多次所述边界扫描测试。
根据本结构，连接切换部反复执行将一个电路基板依次连接于测试控制部的连接处理，测试控制部与该连接处理联动而执行对一个电路基板的边界扫描测试。其结果，由于利用一个测试控制部连续地执行对多个电路基板的每一个的边界扫描测试，因此，能够高效率地执行对多个电路基板的边界扫描测试，能够消减测试成本。
在所述结构中，所述主控制部也可以在所述边界扫描测试的不合格的测试结果的累积值达到了规定的阈值以上的情况下，让所述环境形成装置停止施加所述环境压力或降低所述环境压力。
根据本结构，主控制部在边界扫描测试的不合格的测试结果的累积值达到规定的阈值以上的情况下，让环境形成装置停止施加环境压力或降低环境压力。据此，能够防止对没有发生不良的电路基板继续施加多余的环境压力。
在所述结构中，所述主控制部也可以在所述多个电路基板中的某个电路基板的所述边界扫描测试的测试结果为不合格的情况下，将该电路基板从所述连接切换部的切换对象中排除，并继续进行对其他的电路基板的所述边界扫描测试。
根据本结构，主控制部在有关多个电路基板中的某个电路基板的边界扫描测试的测试结果为不合格的情况下，将该电路基板从连接切换部的切换对象中排除，并继续进行对其他的电路基板的边界扫描测试。据此，对没有发生不良的电路基板能够进行预先设定的规定时间或规定次数等的边界扫描测试。此外，对发生了不良的电路基板，通过将该电路基板从连接切换部的切换对象中排除，从而之后对该电路基板不执行边界扫描测试。因此，能够避免对发生不良的电路基板执行无用的测试。
在所述结构中，也可以还包括：存储部，每当对所述电路基板执行所述边界扫描测试时，将所述边界扫描测试的执行时刻信息、所述环境压力的施加条件以及所述边界扫描测试的测试结果相关联地进行存储。
根据本结构，每当对电路基板执行边界扫描测试时，边界扫描测试的执行时刻信息、环境压力施加条件以及边界扫描测试的测试结果相关联地被存储。因此，在某个电路基板发生不良而边界扫描测试的测试结果为不合格的情况下，能够容易获知发生该不良的时刻的边界扫描测试的测试次数以及环境压力的施加条件，因此，能够容易进行不良发生原因的解析。
本发明另一个方面所涉及的检查系统包括：环境形成装置，能够收容作为检查对象的电路基板；以及检查装置，可通信地连接于所述环境形成装置，其中，所述检查装置具有：控制以所述电路基板作为对象的边界扫描测试的测试控制部和主控制部，其中，所述主控制部通过让所述测试控制部在所述环境形成装置对所述电路基板施加了规定的环境压力的状态下执行对所述电路基板的所述边界扫描测试，从而对所述电路基板执行多次所述边界扫描测试。
根据本结构，作为检查对象的电路基板被收容在环境形成装置，主控制部在环境形成装置对电路基板施加规定的环境压力的状态下让测试控制部执行对电路基板的边界扫描测试，从而对电路基板执行多次边界扫描测试。由此，在施加作为实际产品的使用状况而估计到的规定的环境压力的状态下，对电路基板执行多次边界扫描测试，从而能够高精度地评价在该状况下是否发生不良，因此，能够提高实际产品的可靠性。
本发明又一个方面所涉及的检查方法包括以下步骤：(A)由环境形成装置对被收容在所述环境形成装置的电路基板施加规定的环境压力的步骤；以及(B)在通过所述步骤(A)对所述电路基板施加了所述环境压力的状态下，对所述电路基板执行多次边界扫描测试的步骤。
根据本方法，作为检查对象的电路基板被收容在环境形成装置，在步骤(B)对电路基板施加规定的环境压力的状态下对电路基板执行多次边界扫描测试。由此，在施加作为实际产品的使用状况而估计到的规定的环境压力的状态下，对电路基板执行多次边界扫描测试，从而能够高精度地评价在该状况下是否发生不良，因此，能够提高实际产品的可靠性。
根据本发明，能够提高实际产品的可靠性。
附图说明
图1是简化表示本发明的实施方式所涉及的检查系统的结构的图。
图2是简化表示检查装置的结构的框图。
图3是简化表示环境形成装置的结构的框图。
图4是简化表示扫描单元的结构的图。
图5是表示测试控制器和电路基板的结构的图。
图6是局部地表示环境形成装置的温度周期的一例的图。
图7是表示在边界扫描测试中系统控制器执行的处理的流程的流程图。
图8是抽出保存在存储部中的测试结果的一部分而示出的图。
图9是局部地表示环境形成装置的温度周期的一例的图。
图10是局部地表示环境形成装置的振动周期的一例的图。
图11是表示在边界扫描测试中系统控制器执行的处理的流程的流程图。
图12是表示在边界扫描测试中系统控制器执行的处理的流程的流程图。
图13是表示以多个电路基板为对象执行边界扫描测试的方法的图。
图14是表示以多个电路基板为对象执行边界扫描测试的方法的图。
图15是表示以多个电路基板为对象执行边界扫描测试的方法的图。
具体实施方式
以下，使用附图详细地说明本发明的实施方式。另外，在不同的图中附上相同符号的要素表示相同或相应的要素。
图1是简化表示本发明的实施方式所涉及的检查系统1的结构的图。如图1所示，检查系统1具备检查装置2和环境形成装置3。环境形成装置3包含用于在产品的设计开发阶段以试制品作为对象进行环境试验的环境试验装置、恒温器、恒湿器以及用于在产品的出厂前测试中以实际产品作为对象执行筛选试验的老化装置(burn-in device)。检查装置2是控制环境形成装置3的动作的控制装置，能够进行通信地连接于环境形成装置3。
图2是简化表示检查装置2的结构的框图。如图2的连接关系所示，检查装置2具备系统控制器11(主控制部)、腔室监视器12、测试控制器13(测试控制部)、扫描单元14(连接切换部)、存储部15、显示部16以及通信部17。此外，虽然省略图示，但检查装置2还具备不间断电源来作为瞬间断开对策。
测试控制器13是用于控制对作为检查对象的多个电路基板X(详细内容后述)执行的边界扫描测试的控制器。测试控制器13在边界扫描测试中进行生成测试数据(测试图案)以及生成测试时钟等的处理。
扫描单元14以使多个电路基板X中的一个电路基板连接于测试控制器13的方式切换测试控制器13与多个电路基板X之间的连接。
系统控制器11具备CPU等处理器和ROM及RAM等存储器，统一控制系统整体的动作。系统控制器11在环境形成装置3对多个电路基板X施加了规定的环境压力的状态下，让扫描单元14反复执行使一个电路基板依次连接于测试控制器13的连接处理。而且，系统控制器11让测试控制器13与该连接处理联动而执行对一个电路基板的边界扫描测试，从而对多个电路基板X的每一个电力基板执行多次边界扫描测试。在此，“联动”是指扫描单元14进行的连接切换和测试控制器13的边界扫描测试的执行彼此同步。
存储部15是半导体存储器或硬盘等任意的存储装置。显示部16是液晶显示器或有机EL显示器等任意的显示装置。系统控制器11和腔室监视器12例如通过RS-232C电缆而互相连接。系统控制器11和测试控制器13例如通过USB电缆而互相连接。系统控制器11和扫描单元14例如通过并行I/O电缆而互相连接。通信部17和环境形成装置3的通信部25(详细内容后述)例如通过RS-485电缆而互相连接。
图3是简化表示环境形成装置3的结构的框图。如图3所示，环境形成装置3具备环境控制器21、腔室22、温度传感器23、温度调整器24以及通信部25。在腔室22内收容有作为检查对象的多个电路基板X(X1～XN)。多个电路基板X1～XN并列地连接于中继单元26(参照图2)。图3中的“(N)”标记是指将电路基板X1～XN和中继单元26之间的N根并列布线汇集的情况。虽然省略图示，在各电路基板X，依据JTAG(Joint Test Action Group)的FPGA(FieldProgrammable Gate Array)等半导体器件通过根据BGA(Ball Grid Array)等连接方式的焊接等而安装在印刷布线板上。
环境形成装置3是用于对作为检查对象的多个电路基板X1～XN施加温度、湿度、振动等规定的环境压力的装置。在本实施方式中，说明作为环境形成装置3而使用作为环境试验装置的一个的冷热冲击装置的例子。冷热冲击装置通过周期性地反复将腔室22内的温度设定为高温的期间(高温放置期间)和设定为低温的期间(低温放置期间)，从而将作为环境压力的冷热冲击施加于收容在腔室22内的检查对象。
环境控制器21具备CPU等处理器和ROM及RAM等存储器而构成。环境控制器21控制用于调整腔室22内的温度的温度调整器24(加热器和冷却器)的动作。温度传感器23测量腔室22内的温度，并将其温度信息输入到环境控制器21。该温度信息(或表示腔室22的状态的状态信息)从环境控制器21经由通信部25发送到检查装置2，从而能够通过检查装置2的腔室监视器12(参照图2)监视腔室22内的温度(或腔室22的状态)。检查装置2的扫描单元14和收容在腔室22内的电路基板X1～XN通过中继单元26而互相连接。
图4是简化表示扫描单元14的结构的图。扫描单元14具有与作为检查对象的多个电路基板X1～XN相同数量(或其以上)的多个通道C(C1～CN)。通道数(N)例如为256。各通道C包含常开触点开关S(S1～SN)。各开关S的一个端子连接于测试控制器13，另一个端子经由中继单元26而连接于电路基板X。各开关S也可以由开关群构成，该开关群由将后述的测试访问端口G0的各端口和后述的测试访问端口G1的各端口连接的多个开关构成。
通过利用系统控制器11的开关控制而开关S1～SN之中的一个开关S被接通，从而连接于该开关S的一个电路基板X连接于测试控制器13。也就是说，开关S1～SN的切换控制和通道C1～CN的选择控制是等效的，通过将一个开关S接通，所对应的一个通道C被选择。在图4中示出了开关S1接通并通道C1被选择，从而电路基板X1被连接于测试控制器13的状况。
图5是将图4所示的结构中的测试控制器13与电路基板X1的连接结构抽出来示出的图。测试控制器13具有测试访问端口G0，电路基板X1具有测试访问端口G1。测试访问端口G0、G1具有测试数据输入端口(TDI)、测试时钟端口(TCK)、测试模式选择端口(TMS)、测试复位端口(TRST)以及测试数据输出端口(TDO)。测试控制器13的测试访问端口G0和电路基板X1的测试访问端口G1通过开关S1一对一地被连接。
另外，也可以代替各测试访问端口G0、G1所具有的5个端口全部可通过开关S1切换的所述的结构而采用只有5个端口中的所需的端口可通过开关S1切换的结构。例如，可以采用只有测试数据输入端口(TDI)和测试数据输出端口(TDO)两个端口可通过开关S1切换的结构。
图6是局部地表示环境形成装置3的温度周期的一例的图。在时刻T0从常温状态开始，在时刻T1从常温状态向高温状态的加热控制开始，在时刻T2向高温状态的转变结束。高温状态下的腔室22内的温度例如为85℃。从时刻T2至时刻T3为止维持高温状态，该期间成为高温放置期间。高温放置期间例如是30分钟。在时刻T3，从高温状态向低温状态的冷却控制开始，在时刻T4向低温状态的转变结束。低温状态下的腔室22内的温度例如是-40℃。从时刻T4至时刻T5为止维持低温状态，该期间成为低温放置期间。低温放置期间例如是30分钟。在时刻T5从低温状态向高温状态的加热控制开始，在时刻T6向高温状态的转变结束。从时刻T2至时刻T6为止的一连的周期成为温度周期的单位周期，该单位周期反复所需的周期数(例如1000周期)。
图6所示的箭头P表示对电路基板X1～XN的全部执行边界扫描测试的执行开始时机。在每一个箭头P，对电路基板X1～XN中的每一个电路基板各执行一次边界扫描测试。如果将该“对电路基板X1～XN的全部执行边界扫描测试”作为“边界扫描测试的一组”来看待，则边界扫描测试的组间的执行间隔(也就是连续的箭头P间的时间间隔)在高温放置期间(T2～T3)、从高温向低温的转变期间(T3～T4)、低温放置期间(T4～T5)以及从低温向高温的转变期间(T5～T6)全部相同为时间间隔W0。时间间隔W0例如为8分钟。
图7是表示在对电路基板X1～XN的边界扫描测试中系统控制器11执行的处理的流程的流程图。作为检查准备阶段，作为检查对象的多个电路基板X1～XN被收容在环境形成装置3的腔室22内，并通过电缆以及中继单元26(参照图2)而多个电路基板X1～XN和扫描单元14相互被连接。
如果检查准备结束，则首先在步骤SP101，系统控制器11设定作为检查对象的电路基板X的张数、环境形成装置3的温度周期的控制顺序、边界扫描测试的组间的执行间隔以及检查结束条件等各种检查条件。检查结束条件是边界扫描测试的所需组数或者温度周期的所需周期数等。
接着在步骤SP102，系统控制器11通过发出检查开始命令而开始检查。环境控制器21通过获取检查开始命令，从而按照由系统控制器11设定的温度周期的控制顺序开始腔室22的温度控制。
接着在步骤SP103，系统控制器11判断是否满足边界扫描测试的测试开始条件。作为测试开始条件，例如第一组的测试开始条件是第一次的向高温放置期间的转变结束，第二组以后的测试开始条件是从前一次的测试开始时刻起经过了规定的时间间隔W0。系统控制器11从腔室监视器12获取表示腔室22内的温度的温度信息，并基于该温度信息检测出第一次的向高温放置期间的转变结束，从而判断为满足第一组的边界扫描测试的测试开始条件。
通过步骤SP103判断的结果，在不满足边界扫描测试的测试开始条件的情况下(也就是步骤SP103的判断结果为“否”的情况下)，系统控制器11待机直到满足测试开始条件为止。
另一方面，在满足边界扫描测试的测试开始条件的情况下(也就是步骤SP103的判断结果为“是”的情况下)，接着在步骤SP104，系统控制器11通过向扫描单元14输入开关切换命令而选择最前的通道C1。据此，与通道C1对应的电路基板X1连接于测试控制器13。
接着在步骤SP105，系统控制器11通过向测试控制器13输入测试执行命令，从而让测试控制器13执行以电路基板X1为对象的边界扫描测试。测试控制器13例如执行用于检查设置在电路基板X1的测试访问端口G1是否正常发挥功能的基础结构测试(infrastructuretesting)，之后，执行用于检查安装在电路基板X1上的JTAG对应器件的焊接不良以及多个JTAG对应器件之间的布线开路不良或短路不良等的互连测试(interconnect testing)。
另外，测试控制器13除了所述的基础结构测试和互连测试以外，还可以通过从测试访问端口G1经由JTAG对应器件访问电路基板X1上的各种半导体器件等，从而追加执行各种选择测试。选择测试有如下所示的存储测试、簇测试(clustertesting)、连接测试、开关测试以及上拉下拉测试等。
存储测试是通过从JTAG对应器件访问JTAG非对应的存储器件从而检查存储器件的连接不良以及动作不良的测试。
簇测试是从JTAG对应器件访问JTAG非对应的逻辑器件从而检查逻辑器件的连接不良以及动作不良的测试。
连接测试是检查JTAG对应器件与外部输入输出用的连接器之间的连接不良的测试。
开关测试是评价JTAG对应器件的开关的状态(高或低)的测试。
上拉下拉测试是进行连接于JTAG对应器件的上拉电阻或下拉电阻的安装评价的测试。
接着在步骤SP106，系统控制器11从测试控制器13获取以电路基板X1为对象的边界扫描测试的测试结果(例如合格或不合格)。此外，系统控制器11经由通信部25、17从环境控制器21获取由温度传感器23测量的表示执行测试时的腔室22内的温度的温度信息。并且，系统控制器11将表示执行以电路基板X1为对象的边界扫描测试的时刻的时刻信息、所述温度信息以及所述测试结果与通道名(C1)相关联地保存在存储部15中。
图8是将保存在存储部15中的测试结果的一部分抽出来示出的图。图8示出了对于各通道C执行了5次边界扫描测试时的通道C1、C2的测试结果。在该例子中，测试结果均为合格(OK)。图8所示的测试结果可以显示在检查装置2所具备的显示部16(参照图2)。
接着在步骤SP107，系统控制器11判断扫描单元14当前选择的通道是否为末尾的通道CN。
通过步骤SP107判断的结果，在通道CN没有被选择的情况下(也就是在步骤SP107的判断结果为“否”的情况下)，接着在步骤SP108，系统控制器11将开关切换命令输入到扫描单元14。据此，选择通道被更新为下一个通道。系统控制器11反复步骤SP105至步骤SP108为止的处理，直到步骤SP107的判断结果为“是”。
另一方面，在步骤SP107通道CN被选择的情况下(也就是在步骤SP107的判断结果为“是”的情况下)，接着在步骤SP109，系统控制器11判断是否满足检查结束条件。例如，作为检查结束条件设定有边界扫描测试的规定组数的情况下，系统控制器11进行以下的处理。即，系统控制器11在到此为止结束执行的边界扫描测试的组数(累积组数)小于所述规定组数的情况下，判断为不满足检查结束条件。另一方面，在所述累积组数达到了所述规定组数的情况下，系统控制器11判断为满足检查结束条件。
通过步骤SP109判断的结果，在不满足检查结束条件的情况下(也就是在步骤SP109的判断结果为“否”的情况下)，系统控制器11反复步骤SP103至步骤SP109为止的处理，直到满足检查结束条件为止。
另一方面，在满足检查结束条件的情况下(也就是在步骤SP109的判断结果为“是”的情况下)，系统控制器11通过发出检查结束命令而结束检查。环境形成装置3通过获取检查结束命令而结束向电路基板X1～XN施加环境压力(environmental stress)。
另外，在以上说明中，环境形成装置3内收容了多个电路基板X1～XN，但并不限定于该例，只要收容一张以上的电路基板X即可。此外，在以上说明中作为环境压力施加了利用高温及低温的温度周期的冷热冲击，但并不限定于该例，也可以是利用高温或低温的恒定温度的温度压力、湿度压力、温湿度压力或这些和振动压力的组合。
如上所述根据本实施方式所涉及的检查系统1，作为检查对象的电路基板X被收容在环境形成装置3中。并且，系统控制器11让测试控制器13在环境形成装置3对电路基板X施加了规定的环境压力的状态下执行对电路基板X的边界扫描测试，从而对电路基板X执行多次边界扫描测试。由此，在施加作为实际产品的使用状况而估计到的规定的环境压力的状态下对电路基板X多次执行边界扫描测试，从而能够高精度地评价在该状况下是否发生不良，能够提高实际产品的可靠性。
此外，根据本实施方式所涉及的检查系统1，扫描单元14反复执行将多个电路基板X1～XN中的一个电路基板X依次连接于测试控制器13的连接处理，测试控制器13与该连接处理联动而执行对一个电路基板X的边界扫描测试。其结果，利用一个测试控制器13连续地执行对多个电路基板X1～XN中的每一个电路基板的边界扫描测试，因此，能够高效率地执行对多个电路基板X1～XN的边界扫描测试，能够消减测试成本。
此外，根据本实施方式所涉及的检查系统1，如图8所示，每当对多个电路基板X1～XN中的每一个电路基板执行边界扫描测试时，边界扫描测试的执行时刻信息、环境压力施加条件以及边界扫描测试的测试结果相关联地被存储。因此，在某个电路基板X发生不良而边界扫描测试的测试结果为不合格的情况下，容易获知发生该不良的时刻的边界扫描测试的执行次数以及环境压力的施加条件，因此，能够使不良发生原因的解析容易。
<第一变形例>
在所述实施方式中，如图6所示，边界扫描测试的组间的执行间隔无论是对于温度压力为恒定的温度恒定期间还是对于温度压力变化的温度变化期间，均被设定为相同的时间间隔W0，但是，对于温度恒定期间和温度变化期间也可以设定相互不同的时间间隔。
图9是局部地表示环境形成装置3的温度周期的一例的图。边界扫描测试的组间的执行间隔(也就是连续的箭头P间的时间间隔)对于温度恒定期间(T2～T3、T4～T5、T6～T7)设定了时间间隔W1，对于温度变化期间(T3～T4、T5～T6、T7～T8)设定了时间间隔W2。时间间隔W1比时间间隔W0长，例如为10分钟。时间间隔W2比时间间隔W0短，例如为6分钟。另外，在该例中，时间间隔W1被设定为比时间间隔W2长，但是并不限定于该条件，例如时间间隔W1也可以被设定为比时间间隔W2短。
系统控制器11从腔室监视器12获取表示环境形成装置3的腔室22内的温度的温度信息。并且，系统控制器11例如如果腔室22内的温度为高温设定温度(例如85℃)或低温设定温度(-40℃)，则判断为现在是温度恒定期间，将执行间隔设定为时间间隔W1。另一方面，系统控制器11例如如果腔室22内的温度高于低温设定温度且低于高温设定温度，则判断为现在是温度变化期间，将执行间隔设定为时间间隔W2。
另外，系统控制器11也可以通过从环境控制器21获取表示腔室22内的温度的温度信息，或者通过从环境控制器21获取表示腔室22的状态(温度恒定状态或温度变化状态)的状态信息，来判断现在是温度恒定期间还是温度变化期间。此外，系统控制器11也可以基于预先设定的温度周期的控制顺序推定现在的腔室22的状态，从而判断现在是温度恒定期间还是温度变化期间。
根据本变形例，测试控制器13通过来自系统控制器11的控制，在温度压力恒定的温度恒定期间(第一期间)以时间间隔W1(第一执行间隔)执行边界扫描测试，在温度压力变化的温度变化期间(第二期间)以比时间间隔W1短的时间间隔W2(第二执行间隔)执行边界扫描测试。温度恒定期间与温度变化期间相比不易发生不良，因此，通过将比较长的时间间隔W1设定为边界扫描测试的执行间隔，从而能够避免测试结果的数据量增大。另一方面，半导体器件由线膨胀系数不同的多种材质形成，因此，温度变化期间与温度恒定期间相比容易发生不良。因此，对于温度变化期间设定比较短的时间间隔W2来作为边界扫描测试的执行间隔，从而能够早期地发现发生不良。
另外，作为根据条件使边界扫描测试的执行间隔变化的其他例，也可以采用根据检查的经过时间而缩短执行间隔的构成，或者在已知不良发生率剧增的压力施加时间的情况下，在该压力施加时间经过后缩短执行间隔的构成。
<第二变形例>
在所述第一变形例，在向电路基板X施加温度压力的检查中，作为边界扫描测试的执行间隔设定了比较长的时间间隔W1和比较短的时间间隔W2，但是也可以在向电路基板X施加振动压力的检查中也进行同样的设定。
图10是局部地表示环境形成装置3的振动周期的一例的图。作为检查对象的电路基板X的谐振频率K通过以电路基板X为对象的谐振点探测试验而预先求出。
环境形成装置3对电路基板X施加在规定的频率范围内连续地变化的各种频率的振动压力。测试控制器13通过来自系统控制器11的控制，在施加频率不同于电路基板X的谐振频率K的振动压力的第一期间(T0～T1、T2～T3、T4～T5)以比较长的时间间隔W1执行边界扫描测试。另一方面，在施加频率与电路基板X的谐振频率K相同或近似的振动压力的第二期间(T1～T2、T3～T4)以比较短的时间间隔W2执行边界扫描测试。另外，在该例中时间间隔W1被设定为比时间间隔W2长，但是并不限定于该条件，例如时间间隔W1也可以被设定为比时间间隔W2短。
根据本变形例，第一期间与第二期间相比不易发生不良，因此，通过将比较长的时间间隔W1设定为边界扫描测试的执行间隔，从而能够避免测试结果的数据量增大。另一方面，第二期间与第一期间相比容易发生不良，因此，通过将比较短的时间间隔W2设定为边界扫描测试的执行间隔，从而能够早期地发现发生不良。
<第三变形例>
在所述实施方式中，如图7的步骤SP109所示，直到满足预先规定的检查结束条件(边界扫描测试的所需组数等)为止继续进行检查，但是也可以按照规定的条件强制结束检查。
图11是表示在对电路基板X1～XN的边界扫描测试中系统控制器11执行的处理的流程的流程图。以图7所示的流程图为基础，在步骤SP107与步骤SP109之间追加了步骤SP201。
在步骤SP201，系统控制器11判断是否满足规定的检查强制结束条件。检查强制结束条件作为检查条件的一部分而在步骤SP101被设定。检查强制结束条件例如是边界扫描测试的测试结果不合格(NG)的电路基板X的张数(累积值)达到了规定的阈值Z以上的情况。但是，也可以不管电路基板X不同还是相同，将边界扫描测试的不合格(NG)的测试结果的数量(累积值)达到了阈值Z以上的情况设定为检查结束条件即可。作为阈值Z，设定1以上的任意的自然数。
通过步骤SP201判断的结果，在不满足检查强制结束条件的情况下(也就是在步骤SP201的判断结果为“否”的情况下)，转移到步骤SP109。
另一方面，在满足检查强制结束条件的情况下(也就是在步骤SP201的判断结果为“是”的情况下)，系统控制器11通过发出检查结束命令而结束检查。环境形成装置3通过获取检查结束命令而结束向电路基板X1～XN施加环境压力。另外，也可以代替强制结束检查的所述的构成而采用继续进行检查并使环境形成装置3施加的环境压力降低的构成。例如，在施加高温及低温的温度压力的情况下，通过使高温及低温的至少一方的设定温度接近常温，从而温度压力降低。
根据本变形例，系统控制器11在边界扫描测试的不合格(NG)的测试结果的数量(累积值)达到了规定的阈值Z以上的情况下，使环境形成装置3停止施加环境压力(强制结束)或者降低环境压力。据此，能够防止对没有发生不良的电路基板X继续施加多余的环境压力。
<第四变形例>
在所述第三变形例中，在边界扫描测试的不合格(NG)的测试结果的数量(累积值)达到了规定的阈值Z以上的情况下强制结束了检查，但是，也可以将测试结果不合格的电路基板X从下次以后的边界扫描测试的检查对象中排除，并继续进行检查。
图12是表示在对电路基板X1～XN的边界扫描测试中系统控制器11执行的处理的流程的流程图。以图7所示的流程图为基础，在步骤SP106与步骤SP107之间追加了步骤SP301、SP302。
在步骤SP301，系统控制器11判断在步骤SP106获取的有关通道C的边界扫描测试的测试结果是否不合格(NG)。
通过步骤SP301判断的结果，在测试结果不是不合格的情况下(也就是在步骤SP301的判断结果为“否”的情况下)，转移到步骤SP107。
另一方面，在测试结果不合格的情况下(也就是在步骤SP301的判断结果为“是”的情况下)，接着在步骤SP302，系统控制器11将该通道C从下次以后的边界扫描测试的检查对象中排除。例如，排除通道的列表信息被保存在可从系统控制器11参照的存储器中，将该通道C追加于该列表信息中。
在下次以后的边界扫描测试中，通过从步骤SP108的通道更新对象中排除该通道C，从而从扫描单元14的切换对象中排除该通道C。其结果，跳过该通道C而执行以剩下的通道作为对象的边界扫描测试。
根据本变形例，系统控制器11在有关多个电路基板X1～XN中的某个电路基板的边界扫描测试的测试结果为不合格的情况下，将该电路基板从扫描单元14的切换对象中排除，并继续执行对其他的电路基板的边界扫描测试。据此，对没有发生不良的电路基板能够执行预先设定的所需时间或所需次数等的边界扫描测试。此外，对于发生不良的电路基板，通过将该电路基板从扫描单元14的切换对象中排除，从而其以后不执行对该电路基板的边界扫描测试。因此，能够避免对发生不良的电路基板执行无用的测试。
Claims (10)
1.一种检查装置，可通信地连接于环境形成装置，该环境形成装置能够收容作为检查对象的电路基板，所述检查装置的特征在于包括：
测试控制部，控制以所述电路基板作为对象的边界扫描测试；以及，
主控制部，其中，
所述主控制部，通过让所述测试控制部在所述环境形成装置对所述电路基板施加了规定的环境压力的状态下执行对所述电路基板的所述边界扫描测试，从而对所述电路基板执行多次所述边界扫描测试。
2.根据权利要求1所述的检查装置，其特征在于，
所述测试控制部在判断为满足规定的条件的情况下，使对所述电路基板执行所述边界扫描测试的执行间隔不同。
3.根据权利要求2所述的检查装置，其特征在于，
所述环境形成装置施加温度压力作为所述环境压力，
所述测试控制部在所述温度压力恒定的第一期间内以第一执行间隔执行所述边界扫描测试，在所述温度压力变化的第二期间内以比所述第一执行间隔短的第二执行间隔执行所述边界扫描测试。
4.根据权利要求2所述的检查装置，其特征在于，
所述环境形成装置施加振动压力作为所述环境压力，
所述测试控制部在施加频率不同于所述电路基板的谐振频率的所述振动压力的第一期间内以第一执行间隔执行所述边界扫描测试，在施加频率相当于所述谐振频率的所述振动压力的第二期间内以比所述第一执行间隔短的第二执行间隔执行所述边界扫描测试。
5.根据权利要求1至4中任一项所述的检查装置，其特征在于，
在所述环境形成装置中收容多个电路基板来作为所述电路基板，
所述测试控制部以所述多个电路基板的每一个电路基板作为对象控制所述边界扫描测试，
所述检查装置还包括连接切换部，该连接切换部以使所述多个电路基板中的一个电路基板连接于所述测试控制部的方式，能够切换所述测试控制部与收容在所述环境形成装置中的所述多个电路基板的连接，
所述主控制部在所述环境形成装置对所述多个电路基板施加所述环境压力的状态下，
让所述连接切换部反复执行使所述一个电路基板依次连接于所述测试控制部的连接处理，并且，
通过让所述测试控制部与所述连接处理联动而执行对所述一个电路基板的所述边界扫描测试，从而对所述多个电路基板的每一个电路基板执行多次所述边界扫描测试。
6.根据权利要求5所述的检查装置，其特征在于，
所述主控制部在所述边界扫描测试的不合格的测试结果的累积值达到了规定的阈值以上的情况下，让所述环境形成装置停止施加所述环境压力或降低所述环境压力。
7.根据权利要求5所述的检查装置，其特征在于，
所述主控制部在所述多个电路基板中的某个电路基板的所述边界扫描测试的测试结果为不合格的情况下，将该电路基板从所述连接切换部的切换对象中排除，并继续进行对其他的电路基板的所述边界扫描测试。
8.根据权利要求1至4中任一项所述的检查装置，其特征在于还包括：
存储部，每当对所述电路基板执行所述边界扫描测试时，将所述边界扫描测试的执行时刻信息、所述环境压力的施加条件以及所述边界扫描测试的测试结果相关联地进行存储。
9.一种检查系统，其特征在于包括：
环境形成装置，能够收容作为检查对象的电路基板；以及，
检查装置，可通信地连接于所述环境形成装置，其中，
所述检查装置具有：控制以所述电路基板作为对象的边界扫描测试的测试控制部和主控制部，其中，
所述主控制部通过让所述测试控制部在所述环境形成装置对所述电路基板施加了规定的环境压力的状态下执行对所述电路基板的所述边界扫描测试，从而对所述电路基板执行多次所述边界扫描测试。
10.一种检查方法，其特征在于包括以下步骤：
(A)由环境形成装置对被收容在所述环境形成装置的电路基板施加规定的环境压力的步骤；以及，
(B)在通过所述步骤(A)对所述电路基板施加了所述环境压力的状态下，对所述电路基板执行多次边界扫描测试的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-206188 | 2019-11-14 | ||
| JP2019206188A JP7482617B2 (ja) | 2019-11-14 | 検査装置、検査システム、及び検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112798924A true CN112798924A (zh) | 2021-05-14 |
Family
ID=75807419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011249768.4A Pending CN112798924A (zh) | 2019-11-14 | 2020-11-10 | 检查装置、检查系统以及检查方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112798924A (zh) |
| TW (1) | TWI825361B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6210738A (ja) * | 1985-07-08 | 1987-01-19 | Fujitsu Ltd | 装置機能の診断方法 |
| JPH05150000A (ja) * | 1991-11-28 | 1993-06-15 | Toshiba Corp | 半導体デバイスの自動試験装置 |
| JPH1183957A (ja) * | 1997-09-09 | 1999-03-26 | Matsushita Electric Ind Co Ltd | 検査装置及び検査方法 |
| US6425101B1 (en) * | 1998-10-30 | 2002-07-23 | Infineon Technologies North America Corp. | Programmable JTAG network architecture to support proprietary debug protocol |
| TWI223096B (en) * | 2002-10-08 | 2004-11-01 | Leadtek Research Inc | Test board for testing semiconductor device |
| CN1745312A (zh) * | 2003-01-28 | 2006-03-08 | 皇家飞利浦电子股份有限公司 | 具有用于检测物理运行参数的集成传感器的边界扫描电路 |
| US20080054260A1 (en) * | 2004-09-02 | 2008-03-06 | Takashi Ishitobi | Semiconductor Integrated Circuit Device, Method For Testing The Semiconductor Integrated Circuit Device, Semiconductor Wafer And Burn-In Test Apparatus |
| US7818640B1 (en) * | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
| JP2011185746A (ja) * | 2010-03-09 | 2011-09-22 | Tatsumo Kk | プリント基板の検査方法及びこれに用いる検査装置 |
| CN104614668A (zh) * | 2015-02-27 | 2015-05-13 | 北京精密机电控制设备研究所 | 一种电路板测试系统 |
| US20180059184A1 (en) * | 2016-08-26 | 2018-03-01 | Huawei Technologies Co., Ltd. | Jtag debug apparatus and jtag debug method |
| CN107750394A (zh) * | 2015-07-24 | 2018-03-02 | 英特尔公司 | 控制外部的已封装存储器设备的方法和系统级封装逻辑 |
| US20190064251A1 (en) * | 2017-08-31 | 2019-02-28 | Fuji Electric Co., Ltd. | Semiconductor test equipment |
-
2020
- 2020-11-10 CN CN202011249768.4A patent/CN112798924A/zh active Pending
- 2020-11-11 TW TW109139305A patent/TWI825361B/zh active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6210738A (ja) * | 1985-07-08 | 1987-01-19 | Fujitsu Ltd | 装置機能の診断方法 |
| JPH05150000A (ja) * | 1991-11-28 | 1993-06-15 | Toshiba Corp | 半導体デバイスの自動試験装置 |
| JPH1183957A (ja) * | 1997-09-09 | 1999-03-26 | Matsushita Electric Ind Co Ltd | 検査装置及び検査方法 |
| US6425101B1 (en) * | 1998-10-30 | 2002-07-23 | Infineon Technologies North America Corp. | Programmable JTAG network architecture to support proprietary debug protocol |
| TWI223096B (en) * | 2002-10-08 | 2004-11-01 | Leadtek Research Inc | Test board for testing semiconductor device |
| CN1745312A (zh) * | 2003-01-28 | 2006-03-08 | 皇家飞利浦电子股份有限公司 | 具有用于检测物理运行参数的集成传感器的边界扫描电路 |
| US20080054260A1 (en) * | 2004-09-02 | 2008-03-06 | Takashi Ishitobi | Semiconductor Integrated Circuit Device, Method For Testing The Semiconductor Integrated Circuit Device, Semiconductor Wafer And Burn-In Test Apparatus |
| US7818640B1 (en) * | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
| JP2011185746A (ja) * | 2010-03-09 | 2011-09-22 | Tatsumo Kk | プリント基板の検査方法及びこれに用いる検査装置 |
| CN104614668A (zh) * | 2015-02-27 | 2015-05-13 | 北京精密机电控制设备研究所 | 一种电路板测试系统 |
| CN107750394A (zh) * | 2015-07-24 | 2018-03-02 | 英特尔公司 | 控制外部的已封装存储器设备的方法和系统级封装逻辑 |
| US20180059184A1 (en) * | 2016-08-26 | 2018-03-01 | Huawei Technologies Co., Ltd. | Jtag debug apparatus and jtag debug method |
| US20190064251A1 (en) * | 2017-08-31 | 2019-02-28 | Fuji Electric Co., Ltd. | Semiconductor test equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021081199A (ja) | 2021-05-27 |
| TW202142884A (zh) | 2021-11-16 |
| TWI825361B (zh) | 2023-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030905A (en) | Below a minute burn-in | |
| US6407567B1 (en) | IC Device burn-in method and apparatus | |
| US11187747B2 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
| CN101932943B (zh) | 半导体器件测试系统 | |
| US20170023632A1 (en) | System and method for automated testing of an electric cable | |
| JPH07198786A (ja) | 従来的及びバウンダリ・スキャンの混合論理回路の電力印加試験装置および方法 | |
| US20200174073A1 (en) | Device inspection method | |
| US7184932B1 (en) | Reliability prediction for complex components | |
| US10684930B2 (en) | Functional testing of high-speed serial links | |
| US6429677B1 (en) | Method and apparatus for characterization of gate dielectrics | |
| CN112798924A (zh) | 检查装置、检查系统以及检查方法 | |
| Cooper | Introduction to HALT-making your product robust | |
| JP7482617B2 (ja) | 検査装置、検査システム、及び検査方法 | |
| KR100683041B1 (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
| US7282938B2 (en) | Testing apparatus and method for providing temperature stress to electronic component | |
| US7210081B1 (en) | Apparatus and methods for assessing reliability of assemblies using programmable logic devices | |
| JP2007333387A (ja) | 半導体検査装置 | |
| KR100959628B1 (ko) | 메모리 테스트 보드의 동기화 장치 | |
| US11639960B2 (en) | Integrated circuit spike check apparatus and method | |
| US8122309B2 (en) | Method and apparatus for processing failures during semiconductor device testing | |
| JP4062424B2 (ja) | メモリテストシステム及びメモリテスト方法 | |
| CN114264928A (zh) | 检查装置、检查系统以及检查方法 | |
| Kuokka | Use of stress screening in electrical system production quality control | |
| JP2013040789A (ja) | バーンイン試験装置、バーンイン試験方法およびプログラム | |
| JP2002131372A (ja) | 半導体デバイスの検査方法及び検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |