TWI694461B - 記憶體系統及偏壓電路 - Google Patents

記憶體系統及偏壓電路 Download PDF

Info

Publication number
TWI694461B
TWI694461B TW108122101A TW108122101A TWI694461B TW I694461 B TWI694461 B TW I694461B TW 108122101 A TW108122101 A TW 108122101A TW 108122101 A TW108122101 A TW 108122101A TW I694461 B TWI694461 B TW I694461B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
current
coupled
voltage
Prior art date
Application number
TW108122101A
Other languages
English (en)
Other versions
TW202042222A (zh
Inventor
陳緯榮
湯強
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI694461B publication Critical patent/TWI694461B/zh
Publication of TW202042222A publication Critical patent/TW202042222A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

一種偏壓電路包含充電電流複製單元、單元電流複製單元、電流比較器以及位元線偏壓產生器。充電電流複製單元根據流經電壓偏置電晶體的充電電流來產生充電參考電壓。單元電流複製單元根據流經共源電晶體的單元電流來產生單元參考電壓。電流比較器包含用於根據充電參考電壓產生複製充電電流的第一電流產生器以及用於根據單元參考電壓產生複製單元電流的第二電流產生器。位元線偏壓產生器根據複製充電電流和複製單元電流之間的差異產生位元線偏置電壓，以控制頁緩衝器對位元線進行充電。

Description

記憶體系統及偏壓電路
本發明涉及一種記憶體系統，更具體而言，涉及一種能夠減少讀取時間的記憶體系統。
在記憶體系統中，通常通過感測由記憶體單元導致的位元線上的資料電壓來讀取存儲在記憶體單元中的資料。例如，在NAND記憶體讀取序列中，為了讀取存儲在記憶體單元中的資料，可以首先將耦合至記憶體單元的位元線預充電至預定電平。在已經建立位元線的電壓之後，可以提高耦合至記憶體單元的字元線，以使記憶體單元根據存儲在記憶體單元中的資料產生電流。如果尚未對記憶體單元進行寫入，則記憶體單元可以產生使位元線的電壓被拉下的顯著電流。否則，如果記憶體單元已經被寫入，則記憶體單元將不產生任何電流或將僅產生微不足道的電流，使得位元線的電壓將保持在相似的電平。因此，通過感測位元線的電壓，可以讀取存儲在記憶體單元中的資料。
然而，由於不可避免的寄生電阻和電容器導致位元線是電阻性和電容性的，因此位元線電壓的建立時間將占總的讀取時間的很大一部分。此外，由於電阻和電容特性是不可預測的並且隨工藝而變化，因此不同記憶體單元所需的建立時間也不同。因此，始終應用最壞情況的建立時間以確保感測精度。另外，在現有技術中，利用由預定電壓控制的主從電晶體對位元線進行預充電。 在這種情況下，隨著位元線的電壓接近期望電平，充電能力可能降低，這也增加了讀取時間。
本發明的一實施例提供一種記憶體系統，記憶體系統包含複數個第一記憶體單元、電壓偏置電晶體、第一頁緩衝器、共源電晶體及偏壓電路。
複數個第一記憶體單元耦合至第一位元線。電壓偏置電晶體具有用以接收第一系統電壓的第一端、第二端以及控制端。第一頁緩衝器耦合至第一位元線和電壓偏置電晶體的第二端。共源電晶體具有耦合至第一位元線的第一端、用以接收第二系統電壓的第二端、以及控制端。
偏壓電路包含充電電流複製單元、單元電流複製單元、電流比較器及位元線偏壓產生器。充電電流複製單元耦合至電壓偏置電晶體，並且用以根據流經電壓偏置電晶體的充電電流來產生充電參考電壓。單元電流複製單元耦合至共源電晶體，並且用以根據流經共源電晶體的單元電流來產生單元參考電壓。電流比較器耦合至充電電流複製單元和單元電流複製單元。
電流比較器包含第一電流產生器及第二電流產生器。第一電流產生器用以根據充電參考電壓來產生第一複製充電電流，而第二電流產生器用以根據單元參考電壓來產生第一複製單元電流。
位元線偏壓產生器耦合至電流比較器和第一頁緩衝器，並且用以根據第一複製充電電流與第一複製單元電流之間的差異來產生位元線偏置電壓。
本發明的另一實施例提供一種偏壓電路，偏壓電路包含充電電流複製單元、單元電流複製單元、電流比較器及位元線偏壓產生器。
充電電流複製單元耦合至電壓偏置電晶體，並且根據流經電壓偏置電晶體的充電電流來產生充電參考電壓。單元電流複製單元耦合至共源電晶 體，並且根據流經共源電晶體的單元電流來產生單元參考電壓。電流比較器耦合至充電電流複製單元和單元電流複製單元。
電流比較器包含第一電流產生器及第二電流產生器。第一電流產生器用以根據充電參考電壓來產生第一複製充電電流，而第二電流產生器用以根據單元參考電壓來產生第一複製單元電流。位元線偏壓產生器耦合至電流比較器及頁緩衝器。並且根據第一複製充電電流和第一複製單元電流之間的差異產生位元線偏置電壓，以控制頁緩衝器對位元線進行充電。
100:記憶體系統
110:電壓偏置電晶體
1201至120N:頁緩衝器
130:共源電晶體
140:偏壓電路
1501至150N:高電壓通過電晶體
MC(1,1)至MC(M,N):記憶體單元
M1至M12:電晶體
BL1至BLN:位元線
WL1至WLM:字元線
VS1:第一系統電壓
VS2:第二系統電壓
VB1:第一偏置電壓
SIGC1:預充電控制訊號
SIGC2:鉗位元控制訊號
SIGC3:感測控制訊號
SIGC4:預充電選擇訊號
SIGHV:通過訊號
SIGACS:控制訊號
Ichg:充電電流
Icell:單元電流
142:充電電流複製單元
144:單元電流複製單元
146:電流比較器
146A:第一電流產生器
146B:第二電流產生器
146C:第三電流產生器
146D:第四電流產生器
146E:反相器
148:位元線偏壓產生器
R1:電阻
OP1、OP2、OP3:運算放大器
Vref1:充電參考電壓
VBLB:位元線偏置電壓
Vref2:單元參考電壓
Ircell1、Ircell2:複製單元電流
Irchg1、Irchg2:複製充電電流
Idff:差分電流
SIGIDCT:感測指示訊號
第1圖係本發明一個實施例的記憶體系統的示意圖。
第2圖係本發明一個實施例的偏壓電路的示意圖。
第1圖係本發明一個實施例的記憶體系統100的示意圖。記憶體系統100包含複數個記憶體單元MC(1,1)至MC(M,N)、電壓偏置電晶體110、頁緩衝器1201至120N、共源電晶體120以及偏壓電路130，其中M和N是正整數。
在第1圖中，記憶體單元MC(1,1)至MC(M,N)被佈置為陣列。例如，記憶體單元MC(1,1)至MC(M,1)可以被耦合至位元線BL1，並且記憶體單元MC(1,N)至MC(M,N)可以被耦合至位元線BLN。此外，記憶體單元MC(1,1)至MC(1,N)可以耦合至字元線WL1，並且記憶體單元MC(M,1)至MC(M,N)可以被耦合至字元線WLM。
電壓偏置電晶體110具有用於接收第一系統電壓VS1的第一端、第二端以及用於接收第一偏置電壓VB1的控制端。第一偏置電壓VB1可以導通電壓偏 置電晶體110，以通過頁緩衝器1201至120N對位元線BL1至BLN進行充電。
頁緩衝器1201至120N可以具有相同的結構。例如，頁緩衝器1201可以被耦合至位元線BL1和電壓偏置電晶體110的第二端。頁緩衝器1201可以在預充電操作期間根據位元線偏置電壓VBLB將位元線BL1充電至第一系統電壓VS1，並且可以在感測操作期間形成從位元線BL1到感測放大器的感測路徑。
在第1圖中，頁緩衝器1201包含電晶體M1至M5。電晶體M1具有耦合至電壓偏置電晶體110的第二端的第一端、第二端以及用於接收預充電控制訊號SIGC1的控制端。電晶體M2具有耦合至電晶體M1的第二端的第一端、第二端以及用於接收鉗位元控制訊號SIGC2的控制端。電晶體M3具有耦合至第二電晶體M2的第二端的第一端、耦合至位元線BL1的第二端、以及用於接收位元線偏置電壓VBLB的控制端。電晶體M4具有耦合至電晶體M2的第二端的第一端、耦合至用於感測的感測放大器的第二端以及用於接收感測控制訊號SIGC3的控制端。電晶體M5具有耦合至電晶體M1的第二端的第一端、耦合至電晶體M4的第二端的第二端以及用於接收預充電選擇訊號SIGC4的控制端。
在預充電操作期間，電晶體M1和M2將被導通，並且電晶體M3也將被導通以對位元線BL1進行充電。在一些實施例中，記憶體系統100還可以包含高電壓通過電晶體1501至150N，並且頁緩衝器1201至120N可以分別通過高電壓通過電晶體1501至150N耦合至位元線BL1至BLN。在這種情況下，在位元線BL1的預充電操作期間，高電壓通過電晶體1501也將由通過訊號SIGHV導通。
而且，在感測操作期間，電晶體M1、M2和M3可以被截止，並且電晶體M4可以被導通，使得位元線BL的電壓可以由感測放大器感測。電晶體M5可以用於根據需要選擇要進行預充電的位元線。
共源電晶體130具有耦合至位元線BL1至BLN的第一端、用於接收小於第一系統電壓VS1的第二系統電壓VS2的第二端以及用於接收控制訊號SIGACS 的控制端。
在位元線BL1的預充電操作期間，電壓偏置電晶體110和共源電晶體130可以被導通，並且還可以導通頁緩衝器1201的電晶體M1、M2和M3。因此，位元線BL1可以被預充電。然而，在現有技術中，隨著位元線BL1的電壓增大，施加在電晶體M3上的柵極到源極電壓將減小，從而削弱了充電能力並增加了預充電所需的時間。在記憶體系統100中，為了解決該問題，偏壓電路140可以用於根據預充電操作的情況來產生和調整位元線偏置電壓VBLB以控制電晶體M3。
第2圖係本發明一個實施例的偏壓電路140的示意圖。偏壓電路140包含充電電流複製單元142、單元電流複製單元144、電流比較器146和位元線偏壓產生器148。
充電電流複製單元142耦合至電壓偏置電晶體110，並且可以根據流經電壓偏置電晶體110的充電電流Ichg來產生充電參考電壓Vref1。
單元電流複製單元144耦合至共源電晶體130，並且可以根據流經共源電晶體130的單元電流Icell來產生單元參考電壓Vref2。
電流比較器146耦合至充電電流複製單元142和單元電流複製單元144。電流比較器146包含第一電流產生器146A和第二電流產生器146B。第一電流產生器146A可以根據充電參考電壓Vref1來產生複製充電電流Irchg1，第二電流產生器146B可以根據單元參考電壓Vref2來產生複製單元電流Ircell1。
位元線偏壓產生器148耦合至電流比較器146和頁緩衝器1201至120N。位元線偏壓產生器148可以根據複製充電電流Irchg1和複製單元電流Ircell1之間的差異來產生位元線偏置電壓VBLB。
在一些實施例中，充電電流Ichg的流經電壓偏置電晶體110的部分可以在預充電操作開始時流至位元線BL1至BLN上的寄生電容器，而其餘的充電電流 Ichg將流經共源電晶體130。之後，當寄生電容器被充電時，充電電流Ichg將全部流經共源電晶體130。
也就是說，在預充電操作開始時，充電電流Ichg將大於單元電流Icell，因此，複製充電電流Irchg1應該大於複製單元電流Ircell1。在這種情況下，複製充電電流Irchg1和複製單元電流Ircell1之間的差異將使得位元線偏壓產生器148提高位元線偏置電壓VBLB，從而電晶體M3可以被完全導通，從而提高充電能力。
之後，當寄生電容器被完全充電時，複製充電電流Irchg1將實質上等於複製單元電流Ircell1。在這種情況下，可能意味著位元線BL1已被充電，因此位元線偏壓產生器148將保持位元線偏置電壓VBLB，並且可以相應地執行感測操作。
在一些實施例中，電流比較器146還可以包含第三電流產生器146C、第四電流產生器146D和用於產生感測指示訊號SIGIDCT的反相器146E。第三電流產生器146C可以根據充電參考電壓Vref1產生複製充電電流Irchg2，第四電流產生器146D可以根據單元參考電壓Vref2產生複製單元電流Ircell2。反相器146E具有耦合至第三電流產生器146C和第四電流產生器146D的輸入端、以及用於根據複製充電電流Irchg2和複製單元電流Ircell2之間的差異輸出感測指示訊號SIGIDCT的輸出端。在這種情況下，當複製充電電流Irchg2和複製單元電流Ircell2之間的差異變為零時，感測指示訊號SIGIDCT將被翻轉，並且感測操作可以由翻轉的感測指示訊號SIGIDCT相應地觸發。
由於位元線偏壓產生器148可以立即根據位元線BL1至BLN的充電狀態來調整位元線偏置電壓VBLB，因此在預充電操作期間可以將充電能力保持為強。而且，由於可以通過複製充電電流Irchg1和複製單元電流Ircell1之間的差異來檢測位元線BL1至BLN的充電狀態，所以可以終止預充電操作並且一旦位元線BL1至BLN被預充電就可以觸發感測操作。也就是說，可以優化預充電時間，並且 可以控制預充電操作而不受工藝變化的影響。
在第2圖中，充電電流複製單元142包含電晶體M6、M7以及運算放大器OP1。電晶體M6具有用於接收第一系統電壓VS1的第一端、第二端以及耦合至電壓偏置電晶體110的控制端的控制端。運算放大器OP1具有耦合至電晶體M6的第二端的正輸入端、耦合至電壓偏置電晶體110的第二端的負輸入端以及用於輸出充電參考電壓Vref1的輸出端。電晶體M7具有耦合至電晶體M6的第二端的第一端、用於接收第二系統電壓VS2的第二端以及耦合至運算放大器OP1的輸出端的控制端。
在這種情況下，運算放大器OP1可以確保電晶體M6與電壓偏置電晶體110在相同的條件下被偏置。因此，充電電流複製單元142能夠根據流經電壓偏置電晶體110的充電電流Ichg產生複製電流。
類似地，單元電流複製單元144包含電晶體M8、M9以及運算放大器OP2。電晶體M8具有用於接收第一系統電壓VS1的第一端、第二端以及控制端。運算放大器OP2具有耦合至電晶體M8的第二端的正輸入端、耦合至位元線BL1至BLN的負輸入端以及耦合至電晶體M8的控制端以用於輸出單元參考電壓Vref2的輸出端。電晶體M9具有耦合至電晶體M8的第二端的第一端、用於接收第二系統電壓VS2的第二端以及耦合至共源電晶體130的控制端的控制端。
在這種情況下，運算放大器OP2可以確保電晶體M9與共源電晶體130在相同的條件下被偏置。因此，單元電流複製單元144能夠根據流經共源電晶體130的單元電流Icell產生複製電流。
在第2圖中，第一電流產生器146A包含電晶體M10，所述電晶體M10具有第一端、用於接收第二系統電壓VS2的第二端以及用於接收充電參考電壓Vref1的控制端。此外，第二電流產生器146B包含電晶體M11，所述電晶體M11具有用於接收第一系統電壓VS1的第一端、耦合至電晶體M10的第一端的第二端以 及用於接收單元參考電壓Vref2的控制端。
另外，在第2圖中，電晶體M7和M10是N型電晶體，而電晶體M8和M11是P型電晶體。在這種情況下，利用充電參考電壓Vref1，電晶體M10將與電晶體M7在相同的條件下被偏置，使得電晶體M10可以通過鏡像流經電晶體M7的電流來產生複製充電電流Irchg1。類似地，利用單元參考電壓Vref2，電晶體M11將電晶體M8在相同的條件下被偏置，使得電晶體M11可以通過鏡像流經電晶體M8的電流來產生複製單元電流Ircell1。
在第2圖中，位元線偏壓產生器148包含運算放大器OP3、電晶體M12以及電阻R1。運算放大器OP3具有用於接收第二偏置電壓VB2的正輸入端、耦合至電晶體M10的第一端的負輸入端以及用於輸出位元線偏置電壓VBLB的輸出端。電晶體M12具有耦合至運算放大器OP3的輸出端的第一端、耦合至運算放大器OP3的負輸入端的第二端以及耦合至電晶體M12的第一端的控制端。電阻R1具有耦合至電晶體M12的第二端的第一端以及用於接收第二系統電壓VS2的第二端。
在這種情況下，當複製充電電流Irchg1大於複製單元電流Ircell1時，差分電流Idff將被饋送到位元線偏壓產生器148，從而下拉運算放大器OP3的負輸入端的電壓並且提高位元線偏置電壓VBLB。
在一些實施例中，可以根據系統要求來選擇電晶體M7和M10的尺寸比率，以調整複製充電電流Irchg1。然而，電晶體M8和M11的尺寸比率應該與電晶體M7和M10的尺寸比率相同。
類似地，可以根據系統要求來選擇電晶體M6和電壓偏置電晶體110的尺寸比率，並且電晶體M6和電壓偏置電晶體110的尺寸比率應該與電晶體M9和共源電晶體130的尺寸比率相同。
此外，在第2圖中，充電電流複製單元142和單元電流複製單元144可 以使用運算放大器OP1和OP2來牢固地固定偏置狀況；然而，在一些其他實施例中，充電電流複製單元142和單元電流複製單元144可以用其他結構來實現，例如常用的電流鏡。
而且，在第1圖中，位元線BL1至BLN可以同時被預充電，但是，在一些其他實施例中，位元線BL1至BLN也可以根據系統要求而與頁緩衝器1201至120N獨立預充電。
綜上所述，本發明實施例提供的記憶體系統和偏壓電路可以根據位元線的充電狀態來立即調整位元線偏置電壓，使得在預充電操作期間可以保持強的充電能力。而且，由於可以通過複製充電電流和複製單元電流之間的差異來檢測位元線的充電狀態，所以可以優化預充電時間，並且可以控制預充電操作而不受工藝變化的影響。以上該僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
110:電壓偏置電晶體
1201:頁緩衝器
130:共源電晶體
140:偏壓電路
1501:高電壓通過電晶體
MC(1,1)至MC(M,1):記憶體單元
M1至M12:電晶體
BL1:位元線
VS1:第一系統電壓
VS2:第二系統電壓
VB1:第一偏置電壓
SIGC1:預充電控制訊號
SIGC2:鉗位元控制訊號
SIGC3:感測控制訊號
SIGC4:預充電選擇訊號
SIGHV:通過訊號
SIGACS:控制訊號
Ichg:充電電流
Icell:單元電流
142:充電電流複製單元
144:單元電流複製單元
146:電流比較器
146A:第一電流產生器
146B:第二電流產生器
146C:第三電流產生器
146D:第四電流產生器
146E:反相器
148:位元線偏壓產生器
R1:電阻
OP1、OP2、OP3:運算放大器
Vref1:充電參考電壓
VBLB:位元線偏置電壓
Vref2:單元參考電壓
Ircell1、Ircell2:複製單元電流
Irchg1、Irchg2:複製充電電流
Idff:差分電流
SIGIDCT:感測指示訊號

Claims (18)

  1. 一種記憶體系統，包含：複數個第一記憶體單元，該些第一記憶體單元耦合至一第一位元線；一電壓偏置電晶體，該電壓偏置電晶體具有用以接收一第一系統電壓的一第一端、一第二端以及一控制端；一第一頁緩衝器，該第一頁緩衝器耦合至該第一位元線和該電壓偏置電晶體的該第二端；一共源電晶體，該共源電晶體具有耦合至該第一位元線的一第一端、用以接收一第二系統電壓的一第二端、以及一控制端；以及一偏壓電路，該偏壓電路包含：一充電電流複製單元，該充電電流複製單元耦合至該電壓偏置電晶體，並且用以根據流經該電壓偏置電晶體的一充電電流來產生一充電參考電壓；一單元電流複製單元，該單元電流複製單元耦合至該共源電晶體，並且用以根據流經該共源電晶體的一單元電流來產生一單元參考電壓；一電流比較器，該電流比較器耦合至該充電電流複製單元和該單元電流複製單元，並且包含：一第一電流產生器，該第一電流產生器用以根據該充電參考電壓來產生一第一複製充電電流；以及一第二電流產生器，該第二電流產生器用以根據該單元參考電壓來產生一第一複製單元電流；以及一位元線偏壓產生器，該位元線偏壓產生器耦合至該電流比較器和該第一頁緩衝器，並且用以根據該第一複製充電電流與該第一複製 單元電流之間的差異來產生一位元線偏置電壓，以控制該第一頁緩衝器對該第一位元線進行充電。
  2. 如請求項1所述的記憶體系統，其中：當該第一複製充電電流大於該第一複製單元電流時，該位元線偏壓產生器提高該位元線偏置電壓；並且當該第一複製充電電流實質上等於該第一複製單元電流時，該位元線偏壓產生器保持該位元線偏置電壓。
  3. 如請求項1所述的記憶體系統，其中，該第一頁緩衝器包含：一第一電晶體，該第一電晶體具有耦合至該電壓偏置電晶體的該第二端的一第一端、一第二端以及用以接收預充電控制訊號的一控制端；一第二電晶體，該第二電晶體具有耦合至該第一電晶體的該第二端的一第一端、一第二端以及用以接收一鉗位元控制訊號的一控制端；一第三電晶體，該第三電晶體具有耦合至該第二電晶體的該第二端的一第一端、耦合至該第一位元線的一第二端以及用以接收該位元線偏置電壓的一控制端；一第四電晶體，該第四電晶體具有耦合至該第二電晶體的該第二端的一第一端、耦合至一感測放大器的一第二端以及用以接收一感測控制訊號的一控制端；以及一第五電晶體，該第五電晶體具有耦合至該第一電晶體的該第二端的一第一端、耦合至該第四電晶體的該第二端的第二端以及用以接收一預充電選擇訊號的一控制端。
  4. 請求項1所述的記憶體系統，其中，該充電電流複製單元包含：一第六電晶體，該第六電晶體具有用以接收該第一系統電壓的一第一端、一第二端以及耦合至該電壓偏置電晶體的該控制端的一控制端；一第一運算放大器，該第一運算放大器具有耦合至該第六電晶體的該第二端的一正輸入端、耦合至該電壓偏置電晶體的該第二端的一負輸入端以及用以輸出該充電參考電壓的一輸出端；以及一第七電晶體，該第七電晶體具有耦合至該第六電晶體的該第二端的一第一端、用以接收該第二系統電壓的一第二端以及耦合至該第一運算放大器的該輸出端的一控制端。
  5. 如請求項4所述的記憶體系統，其中，該單元電流複製單元包含：一第八電晶體，該第八電晶體具有用以接收該第一系統電壓的一第一端、一第二端以及一控制端；一第二運算放大器，該第二運算放大器具有耦合至該第八電晶體的該第二端的一正輸入端、耦合至該第一位元線的一負輸入端以及耦合至該第八電晶體的該控制端並且用以輸出該單元參考電壓的一輸出端；以及一第九電晶體，該第九電晶體具有耦合至該第八電晶體的該第二端的一第一端、用以接收該第二系統電壓的一第二端以及耦合至該共源電晶體的該控制端的一控制端。
  6. 如請求項5所述的記憶體系統，其中：一第一電流產生器包含一第十電晶體，該第十電晶體具有一第一端、用以接收該第二系統電壓的一第二端以及用以接收該充電參考電壓的一控制端；並且 一第二電流產生器包含一第十一電晶體，該第十一電晶體具有用以接收該第一系統電壓的一第一端、耦合至該第十電晶體的該第一端的一第二端以及用以接收該單元參考電壓的一控制端。
  7. 如請求項6所述的記憶體系統，其中：該第十電晶體和該第七電晶體是N型電晶體；並且該第十一電晶體和該第八電晶體是P型電晶體。
  8. 如請求項6所述的記憶體系統，其中，該位元線偏壓產生器包含：一第三運算放大器，該第三運算放大器具有用以接收一第二偏置電壓的一正輸入端、耦合至該第十電晶體的該第一端的一負輸入端以及用以輸出該位元線偏置電壓的一輸出端；一第十二電晶體，該第十二電晶體具有耦合到該第三運算放大器的該輸出端的一第一端、耦合到該第三運算放大器的該負輸入端的一第二端以及耦合到該第十二電晶體的該第一端的一控制端；以及一電阻，該電阻具有耦合至該第十二電晶體的該第二端的一第一端以及用以接收該第二系統電壓的一第二端。
  9. 如請求項1所述的記憶體系統，其中，該電流比較器還包含：一第三電流產生器，該第三電流產生器用以根據該充電參考電壓來產生一第二複製充電電流；一第四電流產生器，該第四電流產生器用以根據該單元參考電壓來產生一第二複製單元電流；以及一反相器，該反相器具有耦合至該第三電流產生器和該第四電流產生器的 一輸入端以及用以根據該第二複製充電電流和該第二複製單元電流之間的差異來輸出一感測指示訊號的一輸出端。
  10. 如請求項1所述的記憶體系統，還包含：複數個第二記憶體單元，該些第二記憶體單元耦合至一第二位元線；以及一第二頁緩衝器，該第二頁緩衝器耦合至該第二位元線、該電壓偏置電晶體的該第二端、該共源電晶體的該第一端以及該位元線偏壓產生器。
  11. 一種偏壓電路，包含：一充電電流複製單元，該充電電流複製單元耦合至一電壓偏置電晶體，並且根據流經該電壓偏置電晶體的一充電電流來產生一充電參考電壓；一單元電流複製單元，該單元電流複製單元耦合至一共源電晶體，並且根據流經該共源電晶體的一單元電流來產生一單元參考電壓；一電流比較器，該電流比較器耦合至該充電電流複製單元和該單元電流複製單元，該電流比較器包含：一第一電流產生器，該第一電流產生器用以根據該充電參考電壓來產生一第一複製充電電流；以及一第二電流產生器，該第二電流產生器用以根據該單元參考電壓來產生一第一複製單元電流；以及一位元線偏壓產生器，該位元線偏壓產生器耦合至該電流比較器及一頁緩衝器，並且根據該第一複製充電電流和該第一複製單元電流之間的差異產生一位元線偏置電壓，以控制該頁緩衝器對一位元線進行充電。
  12. 如請求項11所述的偏壓電路，其中： 當該第一複製充電電流大於該第一複製單元電流時，該位元線偏壓產生器提高該位元線偏置電壓；並且當該第一複製充電電流實質上等於該第一複製單元電流時，該位元線偏壓產生器保持該位元線偏置電壓。
  13. 如請求項11所述的偏壓電路，其中，該充電電流複製單元包含：一第一電晶體，該第一電晶體具有用以接收一第一系統電壓的一第一端、一第二端以及耦合至該電壓偏置電晶體的該控制端的一控制端；一第一運算放大器，該第一運算放大器具有耦合至該第一電晶體的該第二端的一正輸入端、耦合至該電壓偏置電晶體的該第二端的一負輸入端以及用以輸出該充電參考電壓的一輸出端；以及一第二電晶體，該第二電晶體具有耦合至該第一電晶體的該第二端的一第一端、用以接收一第二系統電壓的一第二端以及耦合至該第一運算放大器的該輸出端的一控制端。
  14. 如請求項13所述的偏壓電路，其中，該單元電流複製單元包含：一第三電晶體，該第三電晶體具有用以接收該第一系統電壓的一第一端、一第二端以及一控制端；一第二運算放大器，該第二運算放大器具有耦合至該第三電晶體的該第二端的一正輸入端、耦合至該位元線的一負輸入端以及耦合至該第三電晶體的該控制端並且用以輸出該單元參考電壓的一輸出端；以及一第四電晶體，該第四電晶體具有耦合至該第三電晶體的該第二端的一第一端、用以接收該第二系統電壓的一第二端以及耦合至該共源電晶體的該控制端的一控制端。
  15. 如請求項14所述的偏壓電路，其中：該第一電流產生器包含一第五電晶體，該第五電晶體具有一第一端、用以接收該第二系統電壓的一第二端以及用以接收該充電參考電壓的一控制端；並且該第二電流產生器包含一第六電晶體，該第六電晶體具有用以接收該第一系統電壓的一第一端、耦合至該第五電晶體的該第一端的一第二端以及用以接收該單元參考電壓的一控制端。
  16. 如請求項15所述的偏壓電路，其中：該第五電晶體和該第二電晶體是N型電晶體；並且該第六電晶體和該第三電晶體是P型電晶體。
  17. 如請求項16所述的偏壓電路，其中，該位元線偏壓產生器包含：一第三運算放大器，該第三運算放大器具有用以接收一第二偏置電壓的一正輸入端、耦合至該第五電晶體的該第一端的一負輸入端以及用以輸出該位元線偏置電壓的一輸出端；一第七電晶體，該第七電晶體具有耦合到該第三運算放大器的該輸出端的一第一端、耦合到該第三運算放大器的該負輸入端的一第二端以及耦合到該第七電晶體的該第一端的一控制端；以及一電阻，該電阻具有耦合至該第七電晶體的該第二端的一第一端以及用以接收該第二系統電壓的一第二端。
  18. 如請求項11所述的偏壓電路，其中，該電流比較器還包含： 一第三電流產生器，該第三電流產生器用以根據該充電參考電壓來產生一第二複製充電電流；一第四電流產生器，該第四電流產生器用以根據該單元參考電壓來產生一第二複製單元電流；以及一反相器，該反相器具有耦合至該第三電流產生器和該第四電流產生器的一輸入端以及用以根據該第二複製充電電流和該第二複製單元電流之間的差異來輸出一感測指示訊號的一輸出端。
TW108122101A 2019-04-30 2019-06-25 記憶體系統及偏壓電路 TWI694461B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/085219 WO2020220274A1 (en) 2019-04-30 2019-04-30 Memory system capable of reducing the reading time
WOPCT/CN2019/085219 2019-04-30

Publications (2)

Publication Number Publication Date
TWI694461B true TWI694461B (zh) 2020-05-21
TW202042222A TW202042222A (zh) 2020-11-16

Family

ID=67855269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122101A TWI694461B (zh) 2019-04-30 2019-06-25 記憶體系統及偏壓電路

Country Status (7)

Country Link
US (3) US10998059B2 (zh)
EP (1) EP3918599B1 (zh)
JP (1) JP7146114B2 (zh)
KR (1) KR102652215B1 (zh)
CN (2) CN110235200B (zh)
TW (1) TWI694461B (zh)
WO (1) WO2020220274A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793629B (zh) * 2021-09-02 2022-09-06 中天弘宇集成电路有限责任公司 灵敏放大器及存储装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8391061B2 (en) * 2006-12-29 2013-03-05 Intel Corporation Flash memory and associated methods
US20150228351A1 (en) * 2014-02-07 2015-08-13 Sandisk Technologies Inc. Self-Adjusting Regulation Current for Memory Array Source Line

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271168B2 (ja) * 2004-08-13 2009-06-03 株式会社東芝 半導体記憶装置
DE102005052058B4 (de) * 2005-10-31 2007-07-12 Infineon Technologies Ag Spannungsregler für eine Bitleitung einer Halbleiterspeicher-Zelle
US8274842B1 (en) * 2008-09-25 2012-09-25 Adesto Technologies Corporation Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits
KR101498219B1 (ko) * 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
CN102013268B (zh) * 2009-09-07 2013-07-10 上海宏力半导体制造有限公司 位线调整方法和单元、灵敏放大器
JP5182429B2 (ja) 2010-03-23 2013-04-17 トヨタ自動車株式会社 内燃機関の排気浄化装置
KR101139133B1 (ko) * 2010-07-09 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR101204923B1 (ko) * 2010-12-02 2012-11-26 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9030884B2 (en) * 2011-04-06 2015-05-12 Micron Technology, Inc. Method and apparatus for pre-charging data lines in a memory cell array
CN102385900B (zh) * 2011-08-31 2016-05-18 上海华虹宏力半导体制造有限公司 存储器和灵敏放大器
US8582381B2 (en) * 2012-02-23 2013-11-12 SanDisk Technologies, Inc. Temperature based compensation during verify operations for non-volatile storage
CN103794252B (zh) * 2012-10-29 2018-01-09 硅存储技术公司 用于读出放大器的低电压电流参考产生器
KR102242022B1 (ko) * 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
CN103824597B (zh) * 2014-03-07 2017-06-30 上海华虹宏力半导体制造有限公司 存储器、存储单元的读取电路及读取方法
CN105336369B (zh) 2014-07-22 2019-09-10 硅存储技术公司 用于高速闪存存储器系统的位线调节器
JP6313252B2 (ja) * 2015-03-16 2018-04-18 東芝メモリ株式会社 半導体メモリ装置
US9589604B1 (en) * 2015-09-17 2017-03-07 International Business Machines Corporation Single ended bitline current sense amplifier for SRAM applications
KR102396117B1 (ko) * 2015-10-27 2022-05-10 에스케이하이닉스 주식회사 페이지 버퍼 및 이를 포함하는 반도체 메모리 장치
US9754640B1 (en) * 2016-10-19 2017-09-05 Macronix International Co., Ltd. Sensing circuit and method utilizing voltage replication for non-volatile memory device
CN108074617A (zh) * 2016-11-18 2018-05-25 中芯国际集成电路制造(上海)有限公司 一种非易失性存储器
CN106782653B (zh) * 2016-12-07 2019-02-15 武汉新芯集成电路制造有限公司 一种读操作的优化方法
CN108615541B (zh) * 2016-12-09 2021-04-06 中芯国际集成电路制造(上海)有限公司 一种位线预充电和放电电路以及存储器
IT201700114539A1 (it) 2017-10-11 2019-04-11 St Microelectronics Srl Circuito e metodo di lettura con migliorate caratteristiche elettriche per un dispositivo di memoria non volatile
KR102303763B1 (ko) * 2017-10-23 2021-09-16 삼성전자주식회사 반도체 메모리 장치
CN108038057A (zh) 2017-12-20 2018-05-15 宣城新维保网络技术有限公司 一种嵌入式软件测试方法
CN108492840B (zh) * 2018-03-12 2020-11-13 武汉新芯集成电路制造有限公司 灵敏放大器
CN109378028B (zh) * 2018-08-22 2020-11-17 长江存储科技有限责任公司 一种降低编程干扰的控制方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8391061B2 (en) * 2006-12-29 2013-03-05 Intel Corporation Flash memory and associated methods
US20150228351A1 (en) * 2014-02-07 2015-08-13 Sandisk Technologies Inc. Self-Adjusting Regulation Current for Memory Array Source Line

Also Published As

Publication number Publication date
EP3918599A4 (en) 2022-07-13
US11270777B2 (en) 2022-03-08
TW202042222A (zh) 2020-11-16
JP2022528633A (ja) 2022-06-15
CN110235200B (zh) 2020-08-25
US20220157390A1 (en) 2022-05-19
CN111816226B (zh) 2021-03-30
EP3918599B1 (en) 2023-07-05
US10998059B2 (en) 2021-05-04
EP3918599A1 (en) 2021-12-08
US20210183453A1 (en) 2021-06-17
JP7146114B2 (ja) 2022-10-03
CN110235200A (zh) 2019-09-13
CN111816226A (zh) 2020-10-23
US20200350027A1 (en) 2020-11-05
WO2020220274A1 (en) 2020-11-05
KR20210131403A (ko) 2021-11-02
KR102652215B1 (ko) 2024-03-27
US11670384B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
JP4859835B2 (ja) 事前充電回路を有するｍｒａｍセンス増幅器及び検知方法
US4694205A (en) Midpoint sense amplification scheme for a CMOS DRAM
US7382674B2 (en) Static random access memory (SRAM) with clamped source potential in standby mode
WO2022198857A1 (zh) 灵敏放大器、存储器以及控制方法
US10566034B1 (en) Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels
CN114999543A (zh) 感测放大电路、存储装置、操作方法及系统
TWI694461B (zh) 記憶體系統及偏壓電路
JPH10188585A (ja) 不揮発性半導体記憶装置とその定電圧発生回路
US20160071554A1 (en) Voltage generating circuit
US5734292A (en) Intermediate potential generation circuit
TW202004768A (zh) 記憶裝置及其測試讀寫方法
CN113160859B (zh) 灵敏放大器及存储器
CN115050406A (zh) Sram存储器的位线泄漏电流补偿电路、模块及存储器
JP2008090885A (ja) 半導体集積装置
US20240161811A1 (en) Latch type sense amplifier for non-volatile memory
US11031060B2 (en) Data reading circuit and storage unit
JP2707828B2 (ja) ダイナミックメモリ
TW202420313A (zh) 非揮發性記憶體的拴鎖型感測放大器
CN114141281A (zh) 灵敏放大器电路的预充电电路
JPH02201793A (ja) 定電圧発生用半導体集積回路装置
KR19980028915A (ko) 반도체 메모리 장치의 프리차아지회로
JPH1097795A (ja) 不揮発性メモリセルの読み取り基準信号を生成する方法および回路