JPH02201793A - 定電圧発生用半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路装置に関し、特に、定電圧を発
生するための回路を備えた定電圧発生用半導体集積回路
装置に関する。

［従来の技術］ 半導体集積回路装置には、電源電圧レベルとは異なる一
定のレベルの電圧を必要とする内部回路部を持つものが
多い。たとえば、半導体記憶装置の１つであるＤＲＡＭ
　（ダイナミックランダムアクセスメモリ）もその−例
である。

ＤＲＡＭでは、メモリセルに対するデータの書込および
続出時にデータの転送を担うビット線は、マトリックス
状に配置された１行のメモリセルにつきビット線２本が
用いられる。この２本ビット線は互いに相補な信号を伝
達する。

第２図はＤＲＡＭにおける成る１対のビット線の周辺回
路を示した図である。図を参照して、１対のビット線Ｂ
ＬとＢＬとの間にはトランジスタ２６が設けられる。さ
らに、ビット線ＢＬとＢＬはそれぞれトランジスタ２４
と２５とを介して電源電圧ＶＣＣの１／２の電圧１／２
Ｖ０゜という定電圧を発生出力する１　／　２　Ｖｃ　
ｃ発生回路２７に接続される。なお、図において、ＷＬ
は１列のメモリセルにつき１本ずつ設けられるワード線
であり、２３はメモリセルを示す。ビット線ＢＬおよび
ＢＬはセンスアンプ（図示せず）に接続されている。メ
モリセルからのデータ続出時にメモリセルから出力され
た信号はビット線ＢＬおよびＢＬを介してセンスアンプ
に伝達されここで増幅される。一方、メモリセルに対す
る続出が終了すると、トランジスタ２４および２５のゲ
ートにはプリチャージ信号φＰが、トランジスタ２６の
ゲートにはビット線対ＢＬとＢＬとを短絡させるための
イコライズ信号φＥが与えられる。これらの信号によっ
て、トランジスタ２４．２５．および２６はすべてＯＮ
状態となる。したがって、ビット線ＢＬおよびＢＬの電
位は１／２ｖｏ。回路２７の出力電位によって共に１／
２Ｖｃｃとなり、ビット線ＢＬおよびＢＬはプリチャー
ジされる。これによって、差動増幅器であるセンスアン
プに差動動作の基準電位１／２ＶＣＣが与えられ、セン
スアンプはスタンバイ状態となる。

第３図は１／２Ｖｃｃ発生回路２７の内部回路の一例を
示す回路図である。図を参照して、この回路は電源電圧
Ｖ。Ｃを供給する電圧源１８と接地１９との間に接続さ
れるゲート電圧発生部２０および２１と、ビット線をプ
リチャージするための最終的な出力電圧ＶＢＬを取出す
ための定電圧発生部２２ｂとから構成される。

ゲート電圧発生部２０は、電圧源１８と接地１９との間
に設けられる、抵抗１と、Ｎチャネルトランジスタ３お
よび５と、抵抗８との直列接続と、前記抵抗１およびト
ランジスタ３の接続点（ノードｎ２）と接地１９との間
に設けられるコンデンサ２とを含む。また、トランジス
タ３および５は共にソースとゲートとを互いに接続され
る。

ゲート電圧発生部２１は、電圧源１８と接地１９との間
に設けられる、抵抗９と、Ｐチャネルトランジスタ１０
および１１と、抵抗１４との直列接続と、前記抵抗１４
とトランジスター１との接続点（ノードｎ４）と接地１
９との間に設けられるコンデンサー２とを含む。また、
トランジスタ１０および１１は共に、ソースとゲートと
を互いに接続される。

定電圧発生部２２ｂは、電圧源１８と接地１９との間に
設けられる、Ｎチャネルトランジスター４とＰチャネル
トランジスタ１６との直列接続と、コンデンサ１７とか
ら構成される。コンデンサ１７はトランジスタ１４と１
６との接続点（ノードｎ５）と接地１９との間に設けら
れる。なお、最終的な出力電圧は、ノードｎ５から取出
され、ビット線プリチャージ電圧ＶＢＬとして、ビット
線対ＢＬおよびＢＬに与えられる。

また、ゲート電圧発生部２０からの出力は、トランジス
タ３と抵抗１との接続点（ノードｎ２）から取出され、
定電圧発生部２２ｂのトランジスタ４のゲートに与えら
れる。また、ゲート電圧発生部２１からの出力は、トラ
ンジスタ１１と抵抗１４との接続点（ノードｎ４）から
取出され、定電圧発生部２２ｂのトランジスタ１６のゲ
ートに与えられる。

以下、この回路の動作について説明する。なお、説明に
あたっては簡単のためにＰチャネルトランジスタおよび
Ｎチャネルトランジスタのしきい値電圧の絶対値をすべ
てＶｔｈ　と表わす。

まず、ゲート電圧発生部２０の回路動作について説明す
る。電圧源１８の出力電圧ＶＣＣによって、トランジス
タ３のゲート電位が上昇しトランジスタ３が導通ずる。

よって、トランジスタ３のソース電位によってトランジ
スタ３のドレイン電位が上昇する。ここで、トランジス
タ３のドレインはトランジスタ５のソースおよびゲート
に接続される。したがって、トランジスタ３のドレイン
電位上昇は、トランジスタ５のゲート電位上昇となりト
ランジスタ５が導通する。以上のようにして、トランジ
スタ３および５は共に導通状態となり、電圧源１８から
接地１９に流れる電流が生じる。ここで、抵抗１の抵抗
値とトランジスタ３のＯＮ抵抗値との総和と、抵抗８と
トランジスタ５のＯＮ抵抗値との総和とは等しく設定さ
れる。このため、トランジスタ３および５の接続点（ノ
ードｎｌ）の電位は電圧源１８の電位ｖ０゜の１／２、
すなわち、１　／　２　Ｖｃ　ｃとなる。一方、トラン
ジスタ３のゲート電圧は、この電圧（１，／　２　Ｖ。

。）よりもそのしきい値電圧Ｖｔｈ分だけ高くなる。し
たがって、トランジスタ３のゲート電圧は、１／２Ｖｃ
　ｃ　＋Ｖｔ　ｈ　となる。ここで、トランジスタ３の
ゲートとソースはゲート電圧発生部２０の出力端である
ノードｎ２で互いに接続されている。したがって、上記
のような回路動作によって、ゲート電圧発生部２０から
出力電位１／２Ｖｃ　ｃ　＋Ｖｔ　ｈが出力される。な
お、コンデンサ２はノードｎ２の電位保持のためのもの
である。

次に、ゲート電圧発生部２１の回路動作について説明す
る。まず、トランジスター１のゲートは抵抗１４を介し
て接地１９に接続されているため、電源電圧印加によっ
てトランジスター１が導通する。これによって、トラン
ジスター１のソースにはトランジスター１のドレイン電
位のレベルが伝達される。ここで、トランジスター１の
ソースはトランジスター０のゲートおよびドレインに接
続されている。したがって、トランジスター０も導通ず
る。このようにして、トランジスター０および１１は共
に導通し電圧源１８から接地１９に流れる電流が生じる
。ここで、抵抗９の抵抗値とトランジスタ１０のＯＮ抵
抗値との総和と、抵抗１４の抵抗値とトランジスタ１１
のＯＮ抵抗値との総和とは等しく設定される。このため
、トランジスタ１０および１１の接続点（ノードｎ３）
の電位は電圧源１８の電位Ｖ。Ｃの１／２、すなわち、
１／２ＶＣ８となる。一方、トランジスタ１１のゲート
電圧はこの電圧（１／２Ｖｃｏ）よりもそのしきい値電
圧Ｖｔｈ分だけ低くなる。したがって、トランジスタ１
１のゲート電圧は１／２ＶＣ８−Ｖｔｈとなる。ここで
、トランジスタ１１のゲートとドレインとはゲート電圧
発生部２１の出力端であるノードｎ４で接続されている
。したがって、上記のような回路動作によって、ゲート
電圧発生部２１から出力電位１／２Ｖｃｃ　　Ｖｔｈが
出力される。なお、コンデンサ１２はノードｎ４の電位
保持のためのものである。なお、ノードｎ２またはノー
ドｎ４の電位を１／２ｖｃｃ発生回路の出力として次段
の回路に入力した場合、出力電位は次段の回路からの影
響を大きく受ける。

そこで、ノードｎ２またはノードｎ４の電位を直接１／
２Ｖｃｃ発生回路からの出力とすることを避けるため、
定電圧発生＃２２ｂを設けた。

次に、定電圧発生部２２ｂの回路動作について説明する
。ゲート電圧発生部２０の出力電位１／２Ｖｃ　ｃ　十
Ｖｔ　ｈをそのゲートに受けるトランジスタ４が導通ず
る。これによって、トランジスタ４のドレイン電位が電
圧源１８の電位ｖｃｃによって上昇する。一方、トラン
ジスタ４のドレインはトランジスタ１６のソースにノー
ドｎ５で接続されており、トランジスタ１６のゲートに
はゲート電圧発生部２１からの出力電位１／２Ｖｃｃ−
Ｖｔｈが与えられる。したがって、トランジスタ１６も
導通する。ただし、トランジスタ４のドレイン電位、す
なわち、ノードｎ５の電位はゲート電位１／２Ｖｃ　ｃ
　＋Ｖｔ　ｈよりもそのしきい値電圧Ｖｔｈ分だけ低く
なる。また、トランジスタ１６のソース、すなわち、ノ
ードｎ５の電位はトランジスタ１６のゲート電位１／２
Ｖｃｃ　　Ｖｔｈよりもそのしきい値電圧Ｖｔｈ分だけ
高くなる。

つまり、ノードｎ５の電位はトランジスタ４および１６
によって１　／　２　Ｖｃ　ｃに固定される。よって、
定電圧発生部２２ｂの出力端であるノードｎ５から、電
圧源１８の電位Ｖ。。の１／２の電位、すなわち、１／
２Ｖｃｃをプリチャージ電圧ＶＢ、として取出すことが
できる。なお、コンデンサ１７はノードｎ５の電位を保
持するためのものである。

［発明が解決しようとする課題］ 従来の定電圧発生用半導体集積回路装置における定電圧
発生回路は以上のように構成されていたため次のような
問題点があった。

定電圧発生回路からの最終的な出力電位がこれが入力さ
れる次段の多数の回路部の影響等により、所定値よりも
低下または上昇した場合にその変動を緩和または停止さ
せるような機能は一切備えられていなかった。そのため
、定電圧発生回路からの出力電位は本来必要とされる値
から大幅に変動する危険性があった。このような出力電
位の変動は、この定電圧発生回路からの本来の出力電位
を必要とする他の回路部に対し種々の悪影響を及ぼす。

たとえば、この出力電位がメモリセルのピット線をプリ
チャージするためのものであった場合には、上記のよう
な出力電位の変動はセンスアンプの基準電位の変動を意
味する。その結果、センスアンプが誤動作しメモリセル
からのデータ続出が正しく行なえなくなるなどの危険性
がある。

本発明の目的は上記のような問題点を解決し、本来必要
とされる値からの変動の小さい安定した電圧を出力する
ことのできる定電圧発生回路を備えた定電圧発生用半導
体集積回路装置を提供することである。

［課題を解決するための手段］ 上記のような目的を達成するために本発明にかかる定電
圧発生用半導体集積回路装置における定電圧発生回路は
以下のように構成した。

すなわち、上記定電圧発生回路は、 電圧源と、 接地電位源と、 電圧源に接続される第１の導通端子と、第２の導通端子
と、第１の導通端子に接続される制御端子とを有する第
１極性の第１の電界効果半導体素子と、 第１の電界効果半導体素子の第２の導通端子に接続され
る第１の導通端子と、接地電位源に接続される第２の導
通端子と、当該節１の導通端子に接続される制御端子と
を有する第１極性の第２の電界効果半導体素子と、 電圧源に接続される第１の導通端子と、制御端子と、当
該制御端子に接続される第２の導通端子とを有する第２
極性の第３の電界効果半導体素子と、 第３の電界効果半導体素子の第２の導通端子に接続され
る第１の導通端子と、制御端子と、当該制御端子および
接地電位源に接続される第２の導通端子とを有する第２
極性の第４の電界効果半導体素子と、 電圧源に接続される第１の導通端子と、第１の電界効果
半導体素子の第１の導通端子に接続される制御端子と、
第２の導通端子とを有する第１極性の第５の電界効果半
導体素子と、 電圧源および第５の電界効果半導体素子の第１の導通端
子に接続される第１の導通端子と、第１および第２の電
界効果半導体素子の接続点に接続される制御端子と、第
５の電界効果半導体素子の第２の導通端子に接続される
第２の導通端子とを有する第１極性の第６の電界効果半
導体素子と、第５および第６の電界効果半導体素子の第
２の導通端子の共通接続点に接続される第１の導通端子
と、第４の電界効果半導体素子の第２の導通端子に接続
される制御端子と、接地電位源に接続される第２の導通
端子とを有する第２極性の第７の電界効果半導体素子と
、 第７の電界効果半導体素子の第１の導通端子に接続され
る第１の導通端子と、第３および第４の電界効果半導体
素子の接続点に接続される制御端子と、第７の電界効果
半導体素子の第２の導通端子および接地電位源に接続さ
れる第２の導通端子とを有する第２極性の第８の電界効
果半導体素子と、 第５および第６の電界効果半導体素子の第２の導通端子
の共通接続点と、第７および第８の電界効果半導体素子
の第１の導通端子の共通接続点との共通接続点に接続さ
れる定電圧出力端子とを含む。

［作用コ 上記のような構成の定電圧発生回路を用いたため、定電
圧出力端子の電位が第６の電界効果半導体素子の制御端
子の電位よりも第６の電界効果半導体素子のしきい値電
圧分だけ低い値まで変動すると、第６の電界効果半導体
素子が導通し電圧源の電位によって定電圧出力端子の電
位が引上げられる。逆に、定電圧出力端子の電位が第８
の電界効果半導体素子の制御端子の電位よりも第８の電
界効果半導体素子のしきい値電圧分だけ高い値まで変動
すると、第８の電界効果半導体素子が導通し接地電位源
の電位によって定電圧出力端子の電位が引き下げられる
。

［実施例］ 第１図は本発明の一実施例を示す、１／２の電圧を発生
する定電圧発生回路、即ち、１　／　２　Ｖ　ｃ。発生
回路の回路図である。図を参照して、この回路は従来の
１／２Ｖｃｃ発生回路と同様に、電源電圧Ｖ。０を供給
する電圧源１８と接地１９との間に設けられるゲート電
圧発生部２０および２１と、定電圧発生部２２ａとから
構成される。ゲート電圧発生部２０および２１の回路構
成は第３図に示した１／２Ｖｃｃ発生回路におけるもの
と同一である。

しかし、定電圧発生部２２ａは従来と異なり次のように
構成される。定電圧発生部２２ａは、電圧源１８と接地
１９との間に設けられる、トランジスタ４と１６との直
列接続と、コンデンサ１７とに加えて、Ｎチャネルトラ
ンジスタ７、　　Ｐチャネルトランジスタ１３．および
コンデンサ６および１５を含む。トランジスタ７のソー
スおよびドレインは各々、トランジスタ４のソースとド
レインとに接続され、トランジスタ４と７とはトランス
ミッションゲートを構成する。同様に、トランジスタ１
３のソースおよびドレインは各々、トランジスタ１６の
ソースとドレインとに接続され、トランジスタ１３と１
６とはトランスミッションゲートを構成する。さらに、
トランジスタ７および１３の各々のゲートと接地１９と
の間にはそれぞれコンデンサ６と１５とが設けられる。

また、トランジスタ７のゲートはゲート電圧発生部２０
のノードｎ１に接続され、トランジスタ１３のゲートは
ゲート電圧発生部２１のノードｎ３に接続される。

以下、この回路の動作について説明する。説明にあたっ
ては簡単のために従来例の説明の場合と同様に、Ｐチャ
ネルトランジスタおよびＮチャネルトランジスタのしき
い値電圧の絶対値を、すべてＶｔｈ　と表わす。

ゲート電圧発生部２０および２１の回路動作は従来例の
場合と同様である。したがって、ゲート電圧発生部２０
の出力端、すなわち、ノードｎ２の電位およびゲート電
圧発生部２１の出力端、すなわち、ノードｎ４の電位は
それぞれ、１／２Ｖ。ｃ＋Ｖｔｈと１／２Ｖｃｃ　　Ｖ
ｔｈである。また、ゲート電圧発生部２０のノードｎ１
の電位とゲート電圧発生部２１のノードｎ３の電位は共
に１／２ＶＣＣである。

次に、定電圧発生部２２Ｈの回路動作について説明する
。トランジスタ４と１６は共に従来の１／　２　Ｖ　ｃ
　ｃ発生回路の場合と同様の動作を行ない導通状態とな
り、定電圧発生部２２ａの出力電位ＶＢ５、すなわち、
ノードｎ５の電位を１／２ｖｃｃに固定する。一方、ト
ランジスタ７のゲートにはノードｎ１の電位１／２Ｖｃ
ｃが与えられ、トランジスタ１３のゲートにもノードｎ
３の１／２ＶＣＣが与えられる。また、トランジスタ７
と１３とは直列に接続されており、トランジスタ７のソ
ースには電圧源１８の電位Ｖ。０が与えられ、トランジ
スタ１３のドレインには接地１９の電位が与えられてい
る。したがって、トランジスタ７および１３の導通／非
導通を決定するものはトランジスタ７と１３との接続点
、すなわち、ノードｎ５の電位である。通常の状態では
ノードｎ５の電位は所定の電位１／２Ｖｃｃである。し
たがって、トランジスタ７および１３は共に非導通状態
である。しかし、ノードｎ５の電位が何らかの原因で変
動した場合トランジスタ７および１３は以下のように動
作する。

まず、ノードｎ５の電位が先に述べたような何らかの原
因で降下した場合について説明する。ノードｎ５の電位
はトランジスタ７のドレイン電位である。したがって、
これが１／２Ｖｃｃ　　Ｖｔｈまで降下すると、トラン
ジスタ７のゲート電位１　／　２　Ｖｃ　ｃはそのドレ
イン電位１／２ＶＣｅ　−Ｖｔｈに対しそのしきい値電
圧Ｖｔｈ分だけ高くなる。よって、トランジスタ７は導
通しノードｎ５の電位は電圧源１８の高電位Ｖ。Ｃによ
って上昇する。ただし、このときトランジスタ４によっ
て、ノードｎ５の電位はトランジスタ４のゲート電位１
　／　２　Ｖ　ｃ。＋Ｖｔｈよりもしきい値電圧Ｖｔｈ
分だけ低い電位１／２Ｖｃｃまで上昇しこの値に固定さ
れる。つまり、降下しかかったノードｎ５の電位は所定
の電位１／２Ｖｃｃに引上げられる。もちろんこれによ
ってトランジスタ７は再び非導通状態に戻る。

次に、ノードｎ５の電位が何らかの原因で上昇した場合
について説明する。ノードｎ５の電位はトランジスタ７
のドレイン電位であるとともにトランジスタ１３のソー
ス電位でもある。したがって、ノードｎ５の電位が１／
２Ｖｃｏ十ｖｔｈまで上昇すると、トランジスタ１３の
ゲート電圧１／　２　Ｖｃ　ｃはそのソース電位１／２
ｃｃ＋Ｖｔｈよりもそのしきい値電圧Ｖｔｈ分だけ低く
なる。

よって、トランジスタ１３は導通し接地１９の定電位に
よってノードｎ５の電位は下降する。このとき、トラン
ジスタ１６によってノードｎ５の電位はトランジスタ１
６のゲート電位１／２Ｖｃｃ−Ｖｔｈよりもそのしきい
値電圧Ｖｔｈ分だけ高い値１／２Ｖｃｃまで下降しこの
値に固定される。

つまり、上昇しかかったノードｎ５の電位は所定の電位
１／２Ｖｃｃに引下げられる。もちろん、これによって
トランジスタ１３は再び非導通状態となる。

以上のように、ノードｎ５の電位、すなわち、定電圧発
生部２２ａの出力電圧Ｖａｔが所定の値１／２Ｖｃｃか
ら変動した場合、トランジスタ７または１３が導通し、
出力電圧ＶＢＬを］／２ｖ。Ｃに引き戻す。この結果、
出力電圧ＶＢＬは所定の値１　／　２　Ｖｃ　ｃに対し
て±Ｖｔｈの範囲、つまり、トランジスタのしきい値電
圧程度の小さい電圧範囲で制御される。すなわち、出力
電圧ＶＢ、は常に１／２ＶＣＣ十Ｖｔ１．〜１／２Ｖｃ
ｃＶｔｈの範囲でしか変動しない。

なお、本実施例の説明にあたってはトランジスタのしき
い値電圧の絶対値をすべてＶｔｈ　としたが、もちろん
、トランジスタのしきい値電圧の絶対値に多少の差があ
った場合でも本実施例と同様の効果が得られる。

なお、コンデンサ６と１５はそれぞれノードｎ１とノー
ドｎ３の電位保持のためのものである。

また、コンデンサ１７の役割は従来と同じくノードｎ５
の電位保持である。

［発明の効果］ 本発明にかかる定電圧発生用半導体集積回路装置におけ
る定電圧発生回路は以上のように構成されているため以
下のような効果がある。

定電圧発生回路の出力電位が、これが入力される他の回
路部からの影響等によって大きく変動することを回避で
きる。したがって、定電圧発生回路の出力電位は常にほ
ぼ所定のレベルに保たれる。

このため、この出力電位を受けて動作する他の回路部の
動作が安定化されるという効果がある。つまり、前記能
の回路部が定電圧発生回路の出力電位の変動によって誤
動作するなどの問題が回避される。その結果、動作の安
定した半導体集積回路装置の実現が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す定電圧発生回路の回路
図、第２図は従来の半導体集積回路装置における定電圧
発生回路の使用例を示す図、第３図は従来の定電圧発生
回路の一例を示す回路図である。 図において、１，８，９．および１４は抵抗、２、　６
．　１．２．　１．５．および１７はコンデンサ、３、
４．　５．および７はＮチャネルトランジスタ、１．０
．　１１．　１Ｂ、および１６はＰチャネルトランジス
タ、１８は電圧源、１９は接地、２０および２１はゲー
ト電圧発生部、２２ａおよび２２ｂは定電圧発生部であ
る。さらに、２３はメモリセル、２４，２５．および２
６はトランジスタ、２７は１／２Ｖｃｃ発生回路、ＢＬ
およびＢＬはビット線、ＷＬはワード線である。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 電圧源と、 接地電位源と、 前記電圧源に接続される第１の導通端子と、第２の導通
   端子と、前記第１の導通端子に接続される制御端子とを
   有する第１極性の第１の電界効果半導体素子と、 前記第１の電界効果半導体素子の第２の導通端子に接続
   される第１の導通端子と、前記接地電位源に接続される
   第２の導通端子と、当該第１の導通端子に接続される制
   御端子とを有する第１極性の第２の電界効果半導体素子
   と、 前記電圧源に接続される第１の導通端子と、制御端子と
   、当該制御端子に接続される第２の導通端子とを有する
   第２極性の第３の電界効果半導体素子と、 前記第３の電界効果半導体素子の第２の導通端子に接続
   される第１の導通端子と、制御端子と、当該制御端子お
   よび前記接地電位源に接続される第２の導通端子とを有
   する第２極性の第４の電界効果半導体素子と、 前記電圧源に接続される第１の導通端子と、前記第１の
   電界効果半導体素子の第１の導通端子に接続される制御
   端子と、第２の導通端子とを有する第１極性の第５の電
   界効果半導体素子と、前記電圧源および前記第５の電界
   効果半導体素子の第１の導通端子に接続される第１の導
   通端子と、前記第１および第２の電界効果半導体素子の
   接続点に接続される制御端子と、前記第５の電界効果半
   導体素子の第２の導通端子に接続される第２の導通端子
   とを有する第１極性の第６の電界効果半導体素子と、 前記第５および第６の電界効果半導体素子の第２の導通
   端子の共通接続点に接続される第１の導通端子と、前記
   第４の電界効果半導体素子の第２の導通端子に接続され
   る制御端子と、前記接地電位源に接続される第２の導通
   端子とを有する第２極性の第７の電界効果半導体素子と
   、 前記第７の電界効果半導体素子の第１の導通端子に接続
   される第１の導通端子と、前記第３および第４の電界効
   果半導体素子の接続点に接続される制御端子と、前記第
   ７の電界効果半導体素子の第２の導通端子および前記接
   地電位源に接続される第２の導通端子とを有する第２極
   性の第８の電界効果半導体素子と、 前記第５および第６の電界効果半導体素子の第２の導通
   端子の共通接続点と、前記第７および第８の電界効果半
   導体素子の第１の導通端子の共通接続点との共通接続点
   に接続される定電圧出力端子とを含む定電圧発生用半導
   体集積回路装置。