DE102005052058B4

DE102005052058B4 - Spannungsregler für eine Bitleitung einer Halbleiterspeicher-Zelle

Info

Publication number: DE102005052058B4
Application number: DE102005052058A
Authority: DE
Inventors: Markus Spitz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-10-31
Filing date: 2005-10-31
Publication date: 2007-07-12
Anticipated expiration: 2025-11-01
Also published as: DE102005052058A1; US20070097754A1; US7701774B2

Abstract

Spannungsregler für eine Bitleitung (320a, 320b) eines Halbleiterspeichers, mit:
einem Inverter, der einen an die Bitleitung (320a, 320b) angeschlossenen Inverter-Eingang (150; 150a, 150b) und einen Inverter-Ausgang (160; 160a, 160b) aufweist, und
einem Rückkopplungs-Transistor (70a, 70b), der eine an den Inverter-Eingang (150; 150a, 150b) angeschlossene Rückkopplungs-Source und ein an den Inverter-Ausgang (160; 160a, 160b) angeschlossenes Rückkopplungs-Gate aufweist, gekennzeichnet durch:
eine Bandgap-Referenzspannungsquelle, die eine Spannung vorgibt, auf welche der Inverter-Eingang (150; 150a, 150b) geregelt ist.

Description

Die vorliegende Erfindung betrifft einen Spannungsregler für eine Bitleitung einer Halbleiterspeicher-Zelle. Halbleiterspeicher bestehen üblicherweise aus einer Matrix von Halbleiterspeicher-Zellen. Jede Zelle kann über eine Wortleitung und eine Bitleitung getrennt angesteuert werden.
Als Speicherzellen könnten insbesondere Flash-Speicherzellen bzw. EEPROM-Speicherzellen eingesetzt werden. Die Bezeichnung EEPROM ist eine englische Abkürzug für „Electrically Erasable Programmable Read-Only Memory", auf Deutsch: elektrisch löschbarer, programmierbarer Nur-Lese-Speicher. Es handelt sich dabei um einen nichtflüchtigen Speicher, d.h. die Speicherinformation bleibt erhalten, selbst wenn der Speicher nicht mit Energie versorgt wird. Der Speicherinhalt kann durch elektrische Impulse programmiert werden.
Die Speicherzelle eines EEPROMs besteht aus einem Feldeffekt-Transistor, der ein so genanntes Floating-Gate besitzt. Das Floating-Gate ist ein Leiterstück oberhalb des Source-Drain-Kanal des EEPROMS. Das Floating-Gate ist elektrisch von seiner Umgebung isoliert, so dass auf dem Floating-Gate befindliche Ladungen nicht ohne weiteres abfließen können. Die Programmierung der Speicherzelle erfolgt dadurch, dass Ladungen auf das Floating-Gate aufgebracht oder von dem Floating-Gate entfernt werden.
Die auf dem Floating-Gate liegende Ladung erzeugt eine Schwellenspannungsverschiebung des Speichertransistors; d.h. die Leitfähigkeit zwischen Source und Drain wird durch das Floating-Gate beeinflusst. Zum Auslesen der Speicherinformation wird letztlich der Strom durch den Speichertransistor gemessen. Dazu wird eine konstante Spannung auf die Bitleitung der Speicherzelle gelegt, welche mit dem Drain verbunden ist. Die Source des EEPROMs liegt auf Masse. Daraufhin wird der von Drain nach Source fließende Strom gemessen. Die gemessene Stromstärke ist ein Maß für den Ladungszustand der Speicherzelle.
Spannungsregler werden dazu verwendet, während des Auslesens des EEPROMs die Spannung auf der Bitleitung auf einen Sollwert zu laden und auf dem Sollwert zu halten. 1 zeigt einen herkömmlichen Spannungsregler, der zum Auslesen von Halbleiter-Speicherzellen verwendet wird. Es wird zunächst die auszulesende Speicherzelle aus der Speichermatrix ausgewählt und auf einen Eingang 10 des Spannungsreglers durchgeschaltet. In dem Schaltbild von 1 ist ein NOR-Gatter 20 gezeigt. Das NOR-Gatter besitzt zwei Eingänge 30 und 40. Der erste Eingang 30 des NOR-Gatters 20 ist an den Eingang des Spannungsreglers angeschlossen. Die Bitleitung der Speicherzelle und der Eingang 30 sind miteinander verbunden. Der Spannungsregler von 1 soll also auf der Leitung 10 ein vorbestimmtes Potential bereitstellen.
Der zweite Eingang 40 ist lediglich dazu da, den Spannungsregler ein oder auszuschalten. Im eingeschalteten Zustand ist der Eingang auf einem niedrigen Spannungspegel bzw. Low-Pegel, so dass das NOR-Gatter 20 in Bezug auf den Eingang 30 und den Ausgang 50 als Inverter arbeitet. Ein Inverter bzw. Nicht-Gatter ist ein Gatter mit einem Eingang und einem Ausgang, welches die logische Funktion „Nicht" bzw. „Negation" erfüllt. Eine logische „Eins" am Eingang wird zu einer logischen „Null" am Ausgang des Inverters und umgekehrt. Der logischen „Eins" und „Null" entsprechen zwei Spannungswerte. Der Inverter liefert eine erhöhte Ausgangsspannung (High-Pegel), wenn keine Spannung am Eingang liegt. Umgekehrt wir bei einer erhöhten Spannung am Eingang 30, eine niedrige Ausgangsspannung (Low-Pegel) von dem Inverter 20 bereitgestellt. Die Kennlinie des Inverters entspricht somit einer Stufe.
Der Ausgang 50 des NOR-Gatters 20 ist über einen Rückkopplungs-Transistor 70 an den Eingang 30 rückgekoppelt. Der Transistor 70 besitzt ein Gate G, welches mit dem Ausgang 50 verbunden ist. Die Source S des Transistors 70 ist mit dem Eingang 30 des NOR-Gatters 20 verbunden. Die Rückkopplung sorgt letztlich dafür, dass die Spannung am NOR-Gatter-Eingang 30 auf einen bestimmten Wert geregelt wird.
Das NOR-Gatter ist mittels des Eingangs 40 durchgeschaltet, so dass der Eingang 30 und der Ausgang 50 als Inverter fungieren. 2a zeigt den Ausschnitt der 1, der nachfolgend diskutiert wird. An Stelle des NOR-Gatters 20 ist ein Inverter 90 gezeigt. Ansonsten gleicht die in 2a dargestellte Schaltung der von 1. 2b zeigt ein Koordinatensystem, in dem die Eingangsspannung U_e am Eingang 30 des Inverters 90 gegen die Ausgangsspannung U_a am Ausgang 50 des Inverters aufgetragen ist. Die Kennlinie 100 des Inverters 90 weist einen stufenförmigen Verlauf auf. Bei einer niedrigen Eingangsspannung U_e wird eine hohe Ausgangsspannung U_a ausgegeben. Umgekehrt ist die Ausgangsspannung U_a niedrig, wenn die Eingangsspannung hoch ist.
Wenn der Ausgang 50 des Inverters 90 direkt mit dem Eingang verbunden wäre, dann müsste der Inverter 90 am Arbeitspunkt dieselbe Spannung am Eingang 30 und am Ausgang 50 aufweisen.
In 2b ist die Winkelhalbierende 110 der Ordinate und Abszisse des Koordinatensystems dargestellt. Jeder Punkt auf der Winkelhalbierenden 110 weist deshalb die gleiche Spannung U_a und U_e auf. Der Schnittpunkt der Winkelhalbierenden 110 mit der Kennlinie 100 gibt den Schaltpunkt 120 an, der sich bei einer direkten Rückkopplung einstellt. Am Eingang und am Ausgang des Inverters läge die Spannung U_s an.
Der Rückgekoppelte Inverter regelt sich auf seine Schaltschwelle ein. Der Verlauf der Kennlinie im Bereich des Schaltpunktes 120 ist im Wesentlichen linear. Sobald die Eingangsspannung U_e größer als der Schaltpunkt U_s ist, wird am Ausgang 50 eine Spannung erzeugt, die kleiner als U_s ist und umgekehrt. Aufgrund der negativen Rückkopplung wird damit der Eingang 30 wieder in Richtung von U_S verschoben.
Der in 1 und 2a dargestellte Transistor 70 bewirkt im Gleichgewicht eine Spannungdifferenz zwischen der Ausgangsspannung U_a und der Eingangspannung U_e. Der Arbeitspunkt der rückgekoppelten Inverter-Schaltung wird damit um die Gate-Source-Spannung in Richtung entlang der Ordinate verschoben. Bezugszeichen 115 zeigt eine Parallele zu der Winkelhalbierenden, die um die Spannungsdifferenz entlang der Ordinate verschoben ist. So ergibt sich der entsprechende Arbeitspunkt 125 in 2b. Die Ausgangsspannung am Arbeitspunkt 115 beträgt U_e + U_th + ΔU. U_th ist die Schwellenspannung des Transistors 70; ΔU ist die sogenannte Overdrive-Spannung des Transistors 70. Die Overdrive-Spannung +ΔU ist gegenüber der Schwellenspannung U_th sehr klein, so dass näherungsweise gilt U_th ≈ U_th + ΔU. Der Gate-Strom des Transistors 70 ist vernachlässigbar. Der Transistor 70 verhindert damit, dass durch den Ausgang 50 des Inverters Strom in die Leitung 30 eingespeist wird. Die Stromstärke auf Leitung 30 soll unverfälscht bleiben, da sie den Bitleitungsstrom trägt, der letztlich gemessen werden soll. Der Rückkopplungstransistor wirkt spannungsstabilisierend. Sinkt die Spannung am Eingang 30 des Inverters 90, so steigt die Spannung am Ausgang 50 des Inverters. Damit erhöht sich die Gate-Source-Spannung am Transistor 70, sodass der Source-Strom erhöht wird. Es werden vermehrt Ladungsträger dem Eingang 30 zugeführt, so dass dessen Potential ansteigt. Im Falle eines Spannungsanstiegs am Eingang 30 verringert sich die Spannung am Ausgang 50 des Inverters. Damit sinkt die Gate-Source-Spannung am Transistor 70, so dass der Source-Strom reduziert wird. Unterschreitet die Gate-Source-Spannung am Transistor 70 die Schwellenspannung, so wird kein Strom mehr in die Bitleitung geliefert.
Die Bitleitung wird also von dem Rückkopplungstransistor 70 als Sourcefolger auf einen Spannungswert geregelt, der von der Kennlinie des NOR-Gatters 20 bzw. des entsprechenden Inverters 90 abhängt. Das Signal auf Leitung 85 wird dann zur Bewertung des Stromes durch die Bitleitung weiterverarbeitet. Die Bewertung des Speicherzustandes erfolgt über einen Spannungs- oder Stromvergleich.
Der Nachteil des beschriebenen Spannungsreglers gemäß dem Stand der Technik ist die starke Abhängigkeit der Bitleitungsspannung von den Transistordimensionen im NOR-Gatter. Insbesondere schwankende Prozessparameter beeinflussen den Kennlinienverlauf des NOR-Gatters, so dass sich der Arbeitspunkt verschiebt. Ferner ist die Bitleitungsspannung abhängig von der Betriebsspannung VDD, da sich der Schaltpunkt 120 des NOR-Gatters in 1 ebenfalls verschiebt. Je höher die Betriebsspannung VDD ist, desto höher wird auch die Bitleitungsspannung. Last but not least, haben Temperaturschwankungen einen starken Einfluss auf die Eingangsspannung am Eingang 30 des NOR-Gatters 20 bzw. des Inverters 90.

Die Europäische Patentanmeldung EP 0936620 A1 offenbart ein System zur Vorspannung einer Bitleitung für einen Leseverstärker eines Speichers. Zum Bereitstellen der Vorspannung wird ein Transistor mittels einer Spannung vorgespannt, die wiederum von einer Schaltung erhalten wird, in der ein stabiler Strom unabhängig von der Versorgungsspannung fließt.

Die Deutsche Patentanmeldung DE 10102180 A1 offenbart eine Schaltung zur Feststellung des Ladezustandes nichtflüchtiger Halbleiterspeicherzellen. Die Bitleitungsspannung soll eine geringe Empfindlichkeit gegenüber Schwankungen der Versorgungsspannung aufweisen. Der Leseausgang einer Speicherzelle ist mit der Source-Drain-Strecke eines Regeltransistors verbunden. Ein wesentlicher Aspekt dieser Schaltung ist, dass der Ausgang eines Operationsverstärkers mit dem Gateanschluss des Regeltransistors in Verbindung steht.

Es ist daher Aufgabe der vorliegenden Erfindung einen Spannungsregler für eine Bitleitung einer Halbleiterspeicher-Zelle bereitzustellen, der eine Bitleitungsspannung bereitstellt, die im wesentlichen unabhängig von der Betriebsspannung, der Temperatur und den Prozessparametern der verwendeten Halbleiterbauelemente ist.

Die Aufgabe wird gelöst durch den Spannungsregler gemäß Anspruch 1. Der Spannungsregler umfasst einen Inverter, einen Rückkopplungstransistor und eine Bandgap-Referenzspannungsquelle. Der Inverter hat einen an die Bitleitung angeschlossenen Inverter-Eingang und einen Inverter-Ausgang. Der Rückkopplungs-Transistor hat eine an den Inverter-Eingang angeschlossene Rückkopplungs-Source und ein an den Inverter-Ausgang angeschlossenes Rückkopplungs-Gate. Insoweit gleicht der erfindungsgemäße Spannungsregler dem bekannten Spannungsregler. Die Rückkopplung über den Rückkopplungstransistor sorgt wiederum für eine Spannungsstabilisation. Die Bandgap-Referenzspannungsquelle gibt den Spannungswert vor, auf den die Bitleitung und der Inverter-Eingang geregelt werden soll. Der Arbeitspunkt des Spannungsreglers hängt somit nicht mehr vom Kennlinienverlauf des Inverters ab. Denn die Eingangsspannung wird nunmehr von der Bandgap-Referenzspannungsquelle am Eingang aufgeprägt.

Die Bandgap-Referenzspannungsquelle ist eine an sich bekannte Spannungsquelle, die eine im Wesentlichen temperaturunabhängige Referenzspannung liefert. Üblicherweise sind Bandgap-Referenzspannungsquellen auch nahezu unabhängig von den Prozessparametern bei der Herstellung und unabhängig von der Betriebsspannung V_DD. Unterschiedliche Bandgap-Referenzspannungsquellen sind bekannt. Die Temperaturunabhängigkeit wird dadurch erreicht, dass zwei temperaturabhängige Spannungen derart miteinander verknüpft werden, dass sich die Temperaturabhängigkeit der beiden Spannungen gegenseitig aufhebt. Aufgrund der Verwendung eines referenzspannungsstabilisierten Inverters ergibt sich eine deutlich kleinere Streuung der Bitleitungsspannung als mit einem Standardinverter bezüglich Prozesschwankungen und Schwankungen der Betriebsspannung und Temperatur. Die sehr gute Lesegeschwindigkeit bleibt jedoch erhalten.

Vorzugsweise umfasst der Inverter einen Inverter-Transistor. Der Inverter-Transistor besitzt ein Inverter-Gate, eine Inverter-Source und einen Inverter-Drain. Das Inverter-Gate ist an den Inverter-Eingang angeschlossen. Der Inverter-Drain ist an den Inverter-Ausgang angeschlossen und die Inverter-Source liegt auf Masse (VSS). Solange der Inverter-Transistor sperrt, d.h. bei niedrigen Eingangsspannungen, fällt die Betriebsspannung über dem Ausgang des Inverter-Transistors ab. Steigt die Eingangsspannung über die Schwellenspannung U_th des Inverter-Transistors, so fließt ein zunehmender Drainstrom. Dabei arbeitet der Inverter-Transistor im Sättigungsbereich. Erhöht man die Eingangsspannung weiter, kippt die Aussgangsspannung in Richtung V_SS. Die Kennlinie für Eingangs- und Ausgangsspannung ähnelt derjenigen von 2b.

Eine spannungsgesteuerte Stromquelle ist vorzugsweise zwischen eine Betriebsspannung (VDD) und den Inverter-Drain geschaltet. Die Stromquelle ist dazu ausgebildet, einen vorbestimmten Strom dem Inverter-Transistor zuzuführen. Die Bandgap-Referenzspannungsquelle steuert die spannungsgesteuerte Stromquelle mit einer Referenzspannung an. Der eingeprägte Drainstrom bedingt, dass die Gate-Spannung des Inverter-Transistors einen vorbestimmten Wert annimmt. Durch die gewählte Schaltung wird eine Spannung auf den Eingang des Inverter-Transistors gelegt, ohne einen zusätzlichen Strom auf das Inverter-Gate einzuspeisen. Der zusätzliche Strom würde die Messung des Stroms auf der Bitleitung verfälschen.

Gemäß einer weiteren bevorzugten Ausführungsform umfasst die Stromquelle einen Stromquellentransistor. Ein Stromspiegel ist dazu ausgebildet, einen Ausgangsstrom in Abhängigkeit von einem Eingangsstrom bereitzustellen, wobei der Ausgangsstrom des Stromspiegels den vorbestimmten Strom der Stromquelle liefert. Der Stromquellen-Transistor hat ein Stromquellen-Gate, eine Stromquellen-Source und einen Stromquellen-Drain. Das Stromquellen-Gate ist an die Bandgap-Referenzspannungsquelle angeschlossen. Die Stromquellen-Source liegt auf Masse (V_SS). Der Stromquellen-Drain ist dazu ausgebildet, den Eingangsstrom des Stromspiegels bereitzustellen.

Der Stromquellen-Transistor wird von der Bandgap-Referenzspannungsquelle derart angesteuert, dass er eine konstante Gate-Source-Spannung hat. Die Gate-Source-Spannung bedingt einen Drainstrom, der von dem Stromspiegel auf den Drain des Inverter-Transistors gespiegelt wird. Der Drainstrom des Stromquellen-Transistors und des Inverter-Transistors sind im Arbeitspunkt gleichgroß. Die Bitleitungsspannung wird somit von der Spannung der Bandgap-Referenzspannungsquelle gesteuert.

Der Inverter-Transistor und der Stromquellen-Transistor werden vorzugsweise identisch ausgebildet. Ferner werden sie vorzugsweise in unmittelbarer Nachbarschaft zueinander auf einer integrierten Schaltung untergebracht. Folglich ist zu erwarten, dass beide stets dieselbe Temperatur aufweisen. Da sich Temperatur- und Prozessparameter-Schwankungen auf die Stromtreiberfähigkeiten der identischen Stromquellen- und Inverter-Transistoren gleichermaßen auswirken, bleibt die geregelte Bitleitungsspannung stabil. Die Abhängigkeit von der Betriebsspannung V_DD ist in dieser Konfiguration minimal. Auch der Stromverbrauch ist praktisch nicht mehr von der Betriebsspannung abhängig. Ferner hat die identische Ausbildung der Stromquellen- und Inverter-Transistoren zur Folge, dass die Ausgangsspannung der Bandgap-Referenzspannungsquelle bzw. die Referenzspannung selbst am Inverter-Gate des Inverter-Transistors anliegt.

Der erfindungsgemäße Spannungsregler umfasst vorzugsweise ein Hochpass-Filter, das an den Inverter-Eingang angeschlossen ist. Der Hochpassfilter verhindert ein Überschwingen der Bitleitungsspannung beim Einschalten des Spannungsreglers. Somit wird ein schnelles Einschwingverhalten des Reglers erreicht, welches wichtig für die richtige Bewertung des Dateninhalts einer Speicherzelle ist.

Ein Leseverstärker zum Auslesen des Zustandes einer Halbleiterspeicher-Zelle über eine Bitleitung umfasst vorzugsweise einen ersten und einen zweiten erfindungsgemäßen Spannungsregler sowie einen Differenzverstärker. Der erste Spannungsregler ist an eine erste Bitleitung einer zu messenden Halbleiterspeicher-Zelle angeschlossen. Der erste und zweite Spannungsregler sind identisch aufgebaut und der zweite Spannungsregler ist an eine zweite Bitleitung einer Referenz-Halbleiterspeicher-Zelle angeschlossen. Der Differenzverstärker ist dazu ausgebildet einen Unterschied zwischen der Stromstärke der ersten und zweiten Bitleitung zu erkennen.

Anstelle den absoluten Wert des Bitleitungsstroms als Maß für den Speicherzustand zu verwenden, wird der Bitleitungsstrom der zu messenden Speicherzelle mit dem Bitleitungsstrom einer Referenzspeicherzelle verglichen, deren Speicherzustand bekannt ist. Der Unterschied zwischen den Speicherzellen ist ein zuverlässigeres Maß für den Speicherzustand.

Eventuell wird der Strom der Referenzspeicherzelle auch über das Spiegelverhältnis eines Stromspiegels skaliert.

Bevorzugt umfasst der Leseverstärker ein Differenzglied und ein Verstärkungsglied. Ein Differenzglied-Ausgang ist mit einem Verstärkungsglied-Eingang verbunden. Das Differenzglied umfasst einen ersten Stromspiegel zum Spiegeln des ersten Stroms von der ersten Bitleitung auf eine erste Leitung, und einen zweiten Stromspiegel zum Spiegeln des zweiten Stroms von der zweiten Bitleitung auf eine zweite Leitung, wobei die erste und zweite Leitung über einen Knotenpunkt mit dem Verstärkungsglied-Eingang verbunden sind.

Nachfolgend wird die Erfindung anhand des in den Zeichnungen dargestellten Ausführungsbeispiels näher erläutert. Es zeigen
1 einen Bitleitungsregler gemäß dem Stand der Technik,
2a einen rückgekoppelten Inverter in Inverter-Sourcefolger-Konfiguration,
2b eine Kennlinie des Inverters von 2a
3 zeigt ein Ausführungsbeispiel eines Bandgap-Referenzspannungsstabilisierten Inverters eines erfindungsgemäßen Spannungsreglers
4 zeigt ein Ausführungsbeispiels eines erfindungsgemäßen Leseverstärkers.
Der in 3 gezeigte Bandgap-Referenzspannungsstabilisierte Inverter umfasst einen Eingang 150 und einen Ausgang 160. Aufgabe des Bandgap-Referenzspannungsstabilisierten Inverters ist es, die Spannung am Eingang 150 auf einer Referenzspannung zu halten. Der Bandgap-Referenzspannungsstabilisierte Inverter umfasst einen Inverter-Transistor 170. Das Gate des Inverter-Transistors stellt den Eingang 150 des Spannungsreglers dar. Der Drain des Inverter-Transistors 170 ist mit dem Ausgang 160 des Bandgap-Referenzspannungsstabilisierten Inverters verbunden. Die Source des Inverter-Transistors 170 liegt auf dem Massepotential V_SS.
Der Inverter-Transistor 170 wird in Sourceschaltung betrieben, so dass die Übertragungskennlinie des Transistors 170 der in 2b dargestellten Kennlinie eines Inverters entspricht. Der Ausgang des Inverter-Transistors 170 wird genauso wie in 2a über einen (in 3 nicht dargestellten) Rückkopplungs-Transistor 70 auf den Eingang zurückgekoppelt. Damit wird die Spannung am Eingang des Inverter-Transistors stabilisiert.
Ferner ist eine (nicht dargestellte) Bandgap-Referenzspannungsquelle vorgesehen, die eine Referenzspannung V_ref auf einen Gate-Eingang 180 eines Stromquellen-Transistor 190 einspeist. Der Stromquellen-Transistor 190 fungiert als spannungsgesteuerte Stromquelle in dem Bandgap-Referenzspannungsstabilisierten Inverter von 3. Die Source des Stromquellen-Transistors 190 ist auf ein Massepotential V_SS gelegt. Über das Gate 180 steuert die Bandgap-Referenzspannungsquelle den Drainstrom des Stromquellen-Transistors 190.
Die Transistoren 200 und 210 bilden gemeinsam einen Stromspiegel des Bandgap-Referenzspannungsstabilisierten Inverters von 3. Der Drainstrom des Stromquellen-Transistors 190 wird somit auf den Drain des Inverter-Transistors 170 gespiegelt. Die Source beider Transistoren 190 und 170 liegt auf dem Massepotential V_SS. Der Source-Drain-Strom durch beide Transistoren 190 und 170 ist gleichgroß. Folglich muss die Spannung an dem Gate des Inverter-Transistors 170 genauso groß wie die Spannung am Gate des Stromquellen-Transistors 190 sein. Damit wird die Referenzspannung am Eingang 180 auf den Eingang 150 übertragen.
Der Arbeitspunkt des rückgekoppelten Inverter-Transistors wird auf die Referenzspannung der Referenspannungsquelle festgelegt. Damit ist der Arbeitspunkt unabhängig von der Kennlinie des Inverter-Transistors 170. Vorzugsweise sind beide Transistoren 170 und 190 identisch aufgebaut, so dass Temperaturschwankungen und Prozessparamterschwankungen sich auf beide Transistoren gleichermaßen auswirken und damit keinen Einfluss auf den Arbeitspunkt haben.
Die Transistoren 200 und 210 bilden einen Stromspiegel. Beide Transistoren 200 und 210 sind identisch ausgebildet. Die Gates beider Transistoren 200 und 210 sind miteinander verbunden. Deshalb ist die Gate-Source-Spannung bei beiden gleich. Der Eingangsstrom des Stromsspiegels ist der Drain-Strom des Transistors 200, der Ausgangsstrom des Stromspiegels ist der Drain-Strom des Transistors 210.
Ferner ist ein Kondensator 220 zwischen die Gates der Transistoren 200 und 210 sowie den Eingang 150 des Bandgap-Referenzspannungsstabilisierenden Inverters geschaltet. Der Kondensator 220 fungiert als Hochpass-Filter. Das Hochpass-Filter sorgt dafür, dass die Bitleitungsspannung beim Einschalten des Spannungsreglers gedämpft wird, um ein Überschwingen zu vermeiden.
Die übrigen in 3 dargestellten Transistoren 225, 230, 240 und 250 dienen lediglich als Schalter zum Ein- oder Ausschalten des Spannungsreglers. Der Transistor 240 bewirkt, dass die Gateleitung der Stromspiegel 200 und 210 im abgeschalteten Zustand auf Massepotential gelegt ist. Damit kann der Eingangsstrom des Stromspiegels nicht mehr auf den Ausgang gespiegelt werden. Im ausgeschalteten Zustand bewirkt der Transistor 250, dass der Ausgang des Inverter-Transistors 170 auf Massepotential gelegt wird. Der Ausgang 160 kann also nicht mehr auf den Eingang 150 zurückgekoppelt werden, um die Spannung am Eingang 150 zu stabilisieren. Die Transistoren 225 und 230 trennen jeweils im Ausgeschalteten Zustand die Versorgungsspannung V_DD von dem Bandgap-Referenzspannungsstabilisierten Inverter.
4 zeigt das Ausführungsbeispiel des erfindungsgemäßen Leseverstärkers. Der Leseverstärker umfasst einen ersten Bandgap-Referenzspannungsstabilisierten Inverter 130a und einen zweiten Bandgap-Referenzspannungsstabilisierten Inverter 130b. Beide Bandgap-Referenzspannungsstabilisierte Inverter 130a und 130b entsprechen jeweils dem in 3 dargestellten Bandgap-Referenzspannungsstabilisierten Inverter 130.
Die Bandgap-Referenzspannungsstabilisierten Inverter 130a und 130b besitzen jeweils einen Eingang 150a bzw. 150b sowie einen Ausgang 160a bzw. 160b. Sie sind jeweils über einen Rückkopplungstransistor 70a bzw. 70b an den Eingang 150a bzw. 150b zurückgekoppelt. Ferner besitzen beide Bandgap-Referenzspannungsstabilisierten Inverter 130a und 130b einen Eingang 180a bzw. 180b für die Referenzspannung V_ref. Zudem ist für beide Bandgap-Referenzspannungsstabilisierten Inverter 130a und 130b ein Eingang En zum Ein- oder Ausschalten der Spannungsregler vorgesehen.
Der Eingang 150a des Bandgap-Referenzspannungsstabilisierten Inverters 130a ist mit der Bitleitung 320a der auszulesenden Speicherzelle verbunden. Eine Referenzspeicherzelle 320 ist mit dem Eingang 150b verbunden. Ein Schalter-Transistor 330a ist zur Auswahl der Spalte der auszulesenden Speicherzelle vorgesehen, während Schalter-Transistor 330b zur Auswahl der Spalte der Referenzspeicherzelle vorgesehen ist. Beide Bitleitungen besitzen jeweils eine Kapazität, die durch Bezugszeichen 340a und 340b in 4 gekennzeichnet sind.
Zum gleichzeitigen Auslesen beider Speicherzellen, legen die identischen Spannungsregler jeweils die gleiche Referenzspannung V_ref auf den jeweilige Bitleitung 320a und 320b. Der resultierende Bitleitungsstrom wird von mehreren Stromspiegeln auf Leitungen zum Knotenpunkt 300 gespiegelt. Transistoren 60a und 370a bilden einen Stromspiegel, der den Bitleitungsstrom der auszulesenden Speicherzelle zum Knotenpunkt 300 spiegelt. Transistoren 60b und 350 sowie Transistoren 360 und 370b bilden zwei hintereinandergeschaltete Stromspiegel, die den Bitleitungsstrom der Referenzspeicherzelle auf den Knotenpunkt 300 spiegeln. Die Spannung am Knotenpunkt 300 kippt entweder zur Betriebsspannung V_DD oder zum Massepotential V_SS in Abhängigkeit davon, ob der Bitleitungsstrom der Referenzzelle kleiner oder größer als der Bitleitungsstrom der auszulesenden Speicherzelle ist. Über zwei in Reihe geschaltete Inverter 280 und 290 wird die resultierende Spannung am Knotenpunkt ausgekoppelt. Alternativ zum Stromvergleich am Knotenpunkt 300 können auch direkt die Spannungen an Transistoren 60a und 60b mit einem Spannungskomparator ausgewertet werden. Aufgrund der Verwendung von zwei Bandgap-Referenzspannungsstabilisierten Invertern 130a und 130b ergibt sich eine deutlich kleinere Streuung der Bitleitungsspannung bezüglich der Betriebsspannung, Temperatur und Prozessparametern als mit einem Standardinverter. Die sehr gute Lesegeschwindigkeit bleibt jedoch erhalten.

10: Eingang des Bitleitungs-Spannungsreglers gemäß dem Stand der Technik
20: NOR-Gatter
30: erster Eingang des NOR-Gatters 20
40: zweiter Eingang des NOR-Gatters 20
50: Ausgang des NOR-Gatters 20
60: Ausgangstransistor
60a: Ausgangstransistor
60b: Ausgangstransistor
70: Rückkopplungstransistor
70a: Rückkopplungstransistor
70b: Rückkopplungstransistor
80: Verbindungsleitung von Gate und Drain des Ausgangstransistors
90: Inverter
100: Kennlinie des Inverters 90
110: Winkelhalbierende der Abszisse und Ordinate
115: Parallele zur Winkelhalbierenden 110
120: Schnittpunkt der Winkelhalbierenden 110 und der Kennline 100
125: Schnittpunkt der Geraden 115 und Kennlinie 100
130: Bandgap-Referenzspannungsstabilisierter Inverter
130a: erster Bandgap-Referenzspannungsstabilisierten Inverter
130b: zweiter Bandgap-Referenzspannungsstabilisierten Inverter
140: Leseverstärker
150: Eingang des Bandgap-Referenzspannungsstabilisierten Inverters 130
150a: Eingang des Bandgap-Referenzspannungsstabilisierten Inverters 130a
150b: Eingang des Bandgap-Referenzspannungsstabilisierten Inverters 130b
160: Ausgang des Bandgap-Referenzspannungsstabilisierten Inverters 130
160a: Ausgang des Bandgap-Referenzspannungsstabilisierten Inverters 130a
160b: Ausgang des Bandgap-Referenzspannungsstabilisierten Inverters 130b
170: Inverter-Transistor
180: Eingang für Referenzspannung V_ref
190: Stromquellen-Transistor
200: Eingangstransistor des Stromspiegels
210: Ausgangstransistor des Stromspiegels
220: Kondensator
225: erster Schalter-Transistor
230: zweiter Schalter-Transistor
240: dritter Schalter-Transistor
250: vierter Schalter-Transistor
280: Inverter
290: Inverter
300: Knotenpunkt
310: fünfter Schalter-Transistor
320a: Bitleitung der zu auszulesenden Speicherzelle
320b: Bitleitung der Referenzspeicherzelle
330a: Schalter-Transistor zur Auswahl der Spalte der auszulesenden Speicherzelle
330b: Schalter-Transistor zur Auswahl der Spalte der Referenzspeicherzelle
340a: Kapazität der Bitleitung der auszulesenden Speicherzelle
340b: Kapazität der Bitleitung der Referenzspeicherzelle
350: Stromspiegel-Transistor für Bitleitungsstrom der Referenzspeicherzelle
360: Stromspiegel-Transistor für Bitleitungsstrom der Referenzspeicherzelle

370a: Stromspiegel-Transistor für Bitleitungsstrom der auszulesenden Speicherzelle
370b: Stromspiegel-Transistor für Bitleitungsstrom der Referenzspeicherzelle
V_DD: Betriebsspannung
V_SS: Massepotential
En: Ein/Aus-Schaltereingang
Vref: Referenzspannung abgeleitet aus der Bandgap

Claims

Spannungsregler für eine Bitleitung (320a, 320b) eines Halbleiterspeichers, mit: einem Inverter, der einen an die Bitleitung (320a, 320b) angeschlossenen Inverter-Eingang (150; 150a, 150b) und einen Inverter-Ausgang (160; 160a, 160b) aufweist, und einem Rückkopplungs-Transistor (70a, 70b), der eine an den Inverter-Eingang (150; 150a, 150b) angeschlossene Rückkopplungs-Source und ein an den Inverter-Ausgang (160; 160a, 160b) angeschlossenes Rückkopplungs-Gate aufweist, gekennzeichnet durch: eine Bandgap-Referenzspannungsquelle, die eine Spannung vorgibt, auf welche der Inverter-Eingang (150; 150a, 150b) geregelt ist.
Spannungsregler gemäß Anspruch 1 wobei der Inverter (130, 130a, 130b) umfasst: einen Inverter-Transistor, der ein Inverter-Gate, eine Inverter-Source und einen Inverter-Drain aufweist, wobei das Inverter-Gate an den Inverter-Eingang (150; 150a, 150b) angeschlossen ist, der Inverter-Drain an den Inverter-Ausgang (160; 160a, 160b) angeschlossen ist und die Inverter-Source auf Masse (V_SS) liegt, eine spannungsgesteuerte Stromquelle, die zwischen eine Betriebsspannung (V_DD) und den Inverter-Drain geschaltet ist und dazu ausgebildet ist, einen vorbestimmten Strom dem Inverter-Transistor zuzuführen, wobei die Bandgap-Referenzspannungsquelle die spannungsgesteuerte Stromquelle mit einer Bandgap-Referenzspannung ansteuert.
Spannungsregler gemäß Anspruch 2, wobei die Stromquelle umfasst: einen Stromspiegel, der dazu ausgebildet ist, einen Ausgangsstrom in Abhängigkeit von einem Eingangsstrom bereitzustellen, wobei der Ausgangsstrom des Stromspiegels den vorbestimmten Strom der Stromquelle liefert, und einen Stromquellen-Transistor, der ein Stromquellen-Gate, eine Stromquellen-Source und einen Stromquellen-Drain aufweist, wobei das Stromquellen-Gate an die Bandgap-Referenzspannungsquelle angeschlossen ist, die Stromquellen-Source auf Masse (V_SS) liegt und der Stromquellen-Drain dazu ausgebildet ist, den Eingangsstrom des Stromspiegels bereitzustellen.
Spannungsregler gemäß Anspruch 3, wobei der Stromquellen-Transistor und der Inverter-Transistor identisch sind, so dass sich die Ausgangsspannung der Bandgap-Referenzspannungsquelle am Inverter-Gate des Inverter-Transistors einstellt.
Spannungsregler gemäß Anspruch 3 oder 4, wobei der Inverter ein Hochpass-Filter aufweist, das an den Inverter-Eingang (150; 150a, 150b) angeschlossen ist.
Leseverstärker zum Auslesen des Zustandes einer Halbleiterspeicher-Zelle über eine Bitleitung (320a), mit einem ersten Spannungsregler gemäß einem der Ansprüche 1 bis 4, wobei der erste Spannungsregler an eine erste Bitleitung (320a) einer zu messenden Halbleiterspeicher-Zelle angeschlossen ist, und einem zweiten Spannungsregler gemäß einem der Ansprüche 1 bis 4, wobei der erste und zweite Spannnungsregler identisch aufgebaut sind und der zweite Spannungsregler an eine zweite Bitleitung (320b) einer Referenz-Halbleiterspeicher-Zelle angeschlossen ist, und einem Differenzverstärker, der dazu ausgebildet ist, einen Unterschied zwischen der Stromstärke der ersten und zweiten Bitleitung (320a, 320b) zu erkennen.
Leseverstärker gemäß Anspruch 6, wobei der Differenzverstärker umfasst: ein Differenzglied, und ein Verstärkungsglied, wobei ein Differenzglied-Ausgang mit einem Verstärkungsglied-Eingang verbunden ist, wobei das Differenzglied umfasst: einen ersten Stromspiegel zum Spiegeln des ersten Stroms von der ersten Bitleitung (320a) auf eine erste Leitung, und einen zweiten Stromspiegel zum Spiegeln des zweiten Stroms von der zweiten Bitleitung (320b) auf eine zweite Leitung, wobei die erste und zweite Leitung über einen Knotenpunkt mit dem Verstärkungsglied-Eingang verbunden sind.