TWI647515B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI647515B
TWI647515B TW107113243A TW107113243A TWI647515B TW I647515 B TWI647515 B TW I647515B TW 107113243 A TW107113243 A TW 107113243A TW 107113243 A TW107113243 A TW 107113243A TW I647515 B TWI647515 B TW I647515B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide semiconductor
semiconductor film
region
Prior art date
Application number
TW107113243A
Other languages
English (en)
Other versions
TW201830098A (zh
Inventor
久保田大介
初見亮
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201830098A publication Critical patent/TW201830098A/zh
Application granted granted Critical
Publication of TWI647515B publication Critical patent/TWI647515B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明的一個方式提供一種顯示品質好的顯示裝置。本發明的一個方式是一種顯示裝置，該顯示裝置在像素中包括：信號線；掃描線；電晶體；像素電極；以及共用電極，其中，該共用電極的形狀為：重疊於信號線的區域的延伸方向與重疊於像素電極的區域的延伸方向在平面形狀不同，並且，該延伸方向在信號線與像素電極之間交叉。本發明的一個方式能夠抑制像素的穿透率的變化，從而抑制閃爍。

Description

顯示裝置
本發明係關於一種物體，方法或製造方法。此外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組成物(composition of matter)。尤其是，本發明的一個方式係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置及它們的驅動方法或它們的製造方法。尤其是，本發明的一個方式係關於顯示裝置及其製造方法。
近年來，液晶被應用於多種裝置，尤其是具有薄型且輕量的特徵的液晶顯示裝置(液晶顯示器)被應用於各種領域的顯示器。
作為對液晶顯示裝置中的液晶施加電場的方法，有垂直電場方式和橫向電場方式。橫向電場方式的液晶顯示面板分為將像素電極與共用電極不重疊地設置的IPS(In-Plane-Switching：平面內切換)模式和像素電極與共用電極隔著絕緣膜重疊的FFS(Fringe Field Switching：邊緣電場切換)模式。
在FFS模式的液晶顯示裝置中，像素電極具有狹縫狀的開口，並且在該開口對液晶施加在像素電極與共用電極之間產生的電場，由此控制液晶分子的配向。
FFS模式的液晶顯示裝置的開口率高，在可以實現廣視角的同時還具有可以改善影像對比度的效果，所以近年來被廣泛地使用(參照專利文獻1)。
在顯示裝置中，在1秒鐘內切換所顯示的影像幾十次。每1秒鐘的影像切換次數被稱為“更新頻率”。另外，更新頻率有時被稱為“驅動頻率”。這樣的人眼難以識別的高速畫面切換被認為是導致眼睛疲勞的原因。於是，在非專利文獻1及2中，提出了降低LCD的更新頻率以減少影像改寫次數的技術。更新頻率得到降低的驅動可以減少顯示裝置的耗電量。
[專利文獻1]日本專利申請公開第2000-89255號公報
[非專利文獻1] S.Amano et al.，“Low Power LC Display Using In-Ga-Zn-Oxide TFT Based On Variable Frame Frequency”，SID International Symposium Digest of Technical Papers，2010，p.626-629
[非專利文獻2] R.Hatsumi et al.，“Driving Method of FFS-Mode OS-LCD for Reducing Eye Strain”，SID International Symposium Digest of Technical Papers，2013，p.338-341
在作為顯示裝置的一個例子的液晶顯示裝置中，較佳為在保持同一影像的期間中像素的穿透率的變化少。藉由維持儲存在電極之間的電荷容量，能夠減少施加到顯示元件的電壓的變動，並維持像素的穿透率。
並且，在降低更新頻率的驅動中，若像素的穿透率的變化超過作為同一影像中的灰階值的偏差可接受的範圍，使用者則會看到影像的閃爍(flicker)。也就是說，會導致顯示裝置的顯示品質的下降。
於是，本發明的一個方式提供一種顯示品質好的顯示裝置。或者，本發明的一個方式的目的是提供一種寄生電容所導致的佈線延遲得到減少的顯示裝置。或者，本發明的一個方式的目的是提供一種漏光少且對比度高的顯示裝置。或者，本發明的一個方式的目的是提供一種開口率高且包括能夠增大電荷容量的電容元件的顯示裝置。或者，本發明的一個方式的目的是提供一種耗電量得到減少的顯示裝置。或者，本發明的一個方式的目的是提供一種包括電特性好的電晶體的顯示裝置。或者，本發明的一個方式的目的是提供一種新穎的顯示裝置。或者，本發明的一個方式的目的是提供一種能夠以少的製程數實現高開口率及廣視角的顯示裝置的製造方法。或者，本發明 的一個方式的目的是提供一種顯示裝置的新穎的製造方法。
注意，這些目的並不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載顯而易見地得知並抽出上述以外的目的。
本發明的一個方式是一種顯示裝置，該顯示裝置在像素中包括：信號線；掃描線；電晶體；像素電極；以及共用電極，其中，該共用電極的形狀為：重疊於信號線的區域的延伸方向與重疊於像素電極的區域的延伸方向在平面形狀不同，並且，該延伸方向在信號線與像素電極之間交叉。
在共用電極中，由於重疊於信號線的區域的延伸方向與重疊於像素電極的區域的延伸方向不同，並且該延伸方向在信號線與像素電極之間交叉，因此在信號線與共用電極之間產生的電場方位與在像素電極與共用電極之間產生的電場方位交叉。其結果是，設置在重疊於信號線的區域的第一液晶分子的配向方向與設置在重疊於像素電極的區域的第二液晶分子的配向方向不同，因此第二液晶分子的配向和第一液晶分子的配向不容易互相影響。
每當對信號線施加不同的電壓時，設置在重疊於信號線的區域的第一液晶分子的配向方向則發生變化。另一方面，被施加固定的電壓的設置在重疊於像素電極的區域的第二液晶分子不受第一液晶分子的配向變化的 影響，而在固定的方向上配向。其結果是，能夠抑制像素的穿透率的變化，從而抑制閃爍。
另外，本發明的一個方式的顯示裝置在絕緣表面上包括：用作信號線的導電膜；用作掃描線的導電膜；電晶體；像素電極；以及共用電極。電晶體與用作信號線的導電膜、用作掃描線的導電膜及像素電極電連接。共用電極包括重疊於用作信號線的導電膜的第一區域以及重疊於像素電極的第二區域。第一區域的延伸方向與第二區域的延伸方向不同，第一區域與第二區域形成的角在頂面形狀中具有第一角度，第一區域與用作信號線的導電膜的垂直線形成的角在頂面形狀中具有第二角度。第一角度大於90°且小於180°，第二角度大於0°且小於90°，第一角度與第二角度的和大於135°且小於180°。
另外，顯示裝置還可以包括電晶體上的氧化物絕緣膜以及氧化物絕緣膜上的氮化物絕緣膜，氧化物絕緣膜可以具有使像素電極的一部分露出來的開口。
像素電極被設置為矩陣狀。
在共用電極中，在與用作掃描線的導電膜平行或大致平行的方向上，第一區域和第二區域被交替地配置。另外，共用電極也可以與用作掃描線的導電膜交叉，並且具有與第一區域或第二區域連接的區域。
半導體膜及像素電極與閘極絕緣膜接觸。半導體膜及像素電極包含In-Ga氧化物膜、In-Zn氧化物膜或In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、Sn、La、 Ce或Nd)。另外，半導體膜及像素電極都採用包括第一膜及第二膜的多層結構，第一膜的金屬元素的原子個數比可以與第二膜不同。
本發明的一個方式可以提供一種顯示品質好的顯示裝置。或者，本發明的一個方式可以提供一種寄生電容所導致的佈線延遲得到減少的顯示裝置。或者，本發明的一個方式可以提供一種漏光少且對比度高的顯示裝置。或者，本發明的一個方式可以提供一種開口率高且包括能夠增大電荷容量的電容元件的顯示裝置。或者，本發明的一個方式可以提供一種耗電量得到減少的顯示裝置。或者，本發明的一個方式可以提供一種包括電特性好的電晶體的顯示裝置。或者，本發明的一個方式可以提供一種能夠以少的製程數實現高開口率及廣視角的顯示裝置。或者，本發明的一個方式可以提供一種新穎的顯示裝置。注意，這些效果並不妨礙其他效果的存在。此外，本發明的一個方式並不一定具有上述所有效果。另外，可以從說明書、圖式、申請專利範圍等的記載顯而易見地得知並抽出上述以外的效果。
F1a‧‧‧電場
F1b‧‧‧電場
F2a‧‧‧電場
F2b‧‧‧電場
F3‧‧‧電場
1‧‧‧基板
2‧‧‧導電膜
3‧‧‧絕緣膜
4‧‧‧半導體膜
4a‧‧‧半導體膜
4b‧‧‧半導體膜
5‧‧‧像素電極
5a‧‧‧像素電極
5b‧‧‧像素電極
6‧‧‧導電膜
6a‧‧‧導電膜
6b‧‧‧導電膜
7‧‧‧導電膜
7a‧‧‧導電膜
7b‧‧‧導電膜
8‧‧‧絕緣膜
8a‧‧‧絕緣膜
8b‧‧‧絕緣膜
9‧‧‧共用電極
9a‧‧‧區域
9b‧‧‧區域
9c‧‧‧連接部
9d‧‧‧方向
9e‧‧‧方向
9f‧‧‧彎曲點
10‧‧‧點劃線
11‧‧‧基板
12‧‧‧導電膜
13‧‧‧導電膜
15‧‧‧氮化物絕緣膜
16‧‧‧氧化物絕緣膜
17‧‧‧氧化物絕緣膜
18‧‧‧氧化物半導體膜
19a‧‧‧氧化物半導體膜
19b‧‧‧像素電極
19c‧‧‧氧化物半導體膜
19f‧‧‧氧化物半導體膜
20‧‧‧導電膜
21a‧‧‧導電膜
21b‧‧‧導電膜
21b_1‧‧‧區域
21b_2‧‧‧區域
21c‧‧‧公用線
22‧‧‧氧化物絕緣膜
23‧‧‧氧化物絕緣膜
24‧‧‧氧化物絕緣膜
25‧‧‧氧化物絕緣膜
26‧‧‧氮化物絕緣膜
26b‧‧‧絕緣膜
27‧‧‧氮化物絕緣膜
28‧‧‧導電膜
29‧‧‧共用電極
29a‧‧‧共用電極
29a_1‧‧‧區域
29a_2‧‧‧區域
29b‧‧‧導電膜
30‧‧‧共用電極
32‧‧‧氧化物半導體膜
37a‧‧‧多層膜
37b‧‧‧多層膜
38a‧‧‧多層膜
38b‧‧‧多層膜
39a‧‧‧氧化物半導體膜
39b‧‧‧氧化物半導體膜
40‧‧‧開口
41a‧‧‧開口
42‧‧‧開口
49a‧‧‧氧化物半導體膜
49b‧‧‧氧化物半導體膜
60‧‧‧絕緣膜
61‧‧‧基板
62‧‧‧遮光膜
63‧‧‧彩色膜
64‧‧‧絕緣膜
65‧‧‧絕緣膜
66‧‧‧液晶層
67‧‧‧導電膜
69‧‧‧共用電極
70‧‧‧氧化物半導體膜
71‧‧‧氧化物半導體膜
73‧‧‧氮化物絕緣膜
75‧‧‧氧化物導電體膜
101‧‧‧像素部
102‧‧‧電晶體
102a‧‧‧電晶體
102b‧‧‧電晶體
102c‧‧‧電晶體
103‧‧‧像素
103a‧‧‧像素
103b‧‧‧像素
103c‧‧‧像素
103d‧‧‧像素
103e‧‧‧像素
103f‧‧‧像素
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
105a‧‧‧電容元件
105b‧‧‧電容元件
105c‧‧‧電容元件
106‧‧‧信號線驅動電路
107‧‧‧導電膜
109‧‧‧導電膜
115‧‧‧公用線
121‧‧‧液晶元件
1001‧‧‧主體
1002‧‧‧外殼
1003a‧‧‧顯示部
1003b‧‧‧顯示部
1004‧‧‧鍵盤按鈕
1021‧‧‧主體
1022‧‧‧固定部
1023‧‧‧顯示部
1024‧‧‧操作按鈕
1025‧‧‧外部儲存槽
1030‧‧‧外殼
1031‧‧‧外殼
1032‧‧‧顯示面板
1033‧‧‧揚聲器
1034‧‧‧麥克風
1035‧‧‧操作鍵
1036‧‧‧指向裝置
1037‧‧‧照相機
1038‧‧‧外部連接端子
1040‧‧‧太陽能電池
1041‧‧‧外部儲存槽
1050‧‧‧電視機
1051‧‧‧外殼
1052‧‧‧儲存介質再現錄影部
1053‧‧‧顯示部
1054‧‧‧外部連接端子
1055‧‧‧支架
1056‧‧‧外部記憶體
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷基板
8011‧‧‧電池
在圖式中：圖1A及圖1B是說明顯示裝置的一個方式的剖面圖及俯視圖；圖2A至圖2D是說明顯示裝置的一個方式的俯視 圖；圖3A及圖3B是說明顯示裝置的一個方式的俯視圖；圖4是說明顯示裝置的一個方式的剖面圖；圖5A及圖5B是說明顯示裝置的一個方式的方塊圖及電路圖；圖6是說明顯示裝置的一個方式的俯視圖；圖7是說明顯示裝置的一個方式的剖面圖；圖8是說明顯示裝置的一個方式的剖面圖；圖9是說明顯示裝置的一個方式的剖面圖；圖10A至圖10D是說明顯示裝置的製造方法的一個方式的剖面圖；圖11A至圖11D是說明顯示裝置的製造方法的一個方式的剖面圖；圖12A至圖12C是說明顯示裝置的製造方法的一個方式的剖面圖；圖13A及圖13B是說明顯示裝置的一個方式的俯視圖及剖面圖；圖14是說明顯示裝置的一個方式的俯視圖；圖15是說明顯示裝置的一個方式的俯視圖；圖16A及圖16B是說明顯示裝置的一個方式的剖面圖；圖17A及圖17B是示出顯示裝置的驅動方法的一個例子的示意圖； 圖18是說明顯示模組的圖；圖19A至圖19D是說明根據實施方式的電子裝置的外觀圖的圖；圖20A及圖20B是示出樣本1及樣本2的穿透率的圖；圖21是示出樣本3的穿透率的圖；圖22是說明顯示裝置的一個方式的剖面圖；圖23是說明顯示裝置的一個方式的剖面圖；圖24是說明顯示裝置的一個方式的俯視圖；圖25是說明顯示裝置的一個方式的俯視圖；圖26是說明顯示裝置的一個方式的剖面圖；圖27A至圖27C是說明顯示裝置的製造方法的一個方式的剖面圖；圖28是說明顯示裝置的一個方式的俯視圖；圖29是說明元件基板中的摩擦角度與漏光的關係的圖；圖30A及圖30B是說明觀察液晶顯示裝置的顯示部而得到的結果的圖；圖31A至圖31C是說明用於計算的像素形狀的俯視圖及計算結果的圖；圖32A至圖32C是說明用於計算的像素形狀的俯視圖及計算結果的圖；圖33是說明電壓-穿透率特性的圖；圖34是拍攝液晶顯示裝置所顯示的影像的圖； 圖35是說明測定穿透率而得到的結果的圖；圖36是說明測定導電率而得到的結果的圖；圖37是說明測定電阻率而得到的結果的圖；圖38是說明導電率的溫度依賴性的圖；圖39A至圖39D是說明氧化物導電體膜的形成模型的圖；圖40A及圖40B是說明電壓-穿透率特性的計算結果的圖；圖41是說明電晶體的剖面STEM影像的圖；圖42是說明電晶體的電特性的圖；圖43是說明電晶體的電特性的圖；圖44A及圖44B是說明IGZO膜的XRD測定及XRR測定結果的圖。
以下，將參照圖式詳細說明本發明的實施方式。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其實施方式和詳細內容在不脫離本發明的精神及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式及實施例所記載的內容中。在以下說明的實施方式及實施例中，在不同的圖式之間使用同一符號或同一陰影線表示同一部分或具有同樣功能的部分，而省略重複說明。
在本說明書所說明的每一個圖式中，有時為了容易理解，誇大地表示各構成要素的大小，膜厚度，區域。因此，實際上的尺度並不一定限定於該尺度。
在本說明書中使用的“第一”，“第二”，“第三”等序數詞是為了避免構成要素的混同而附加的，而不是為了在數目方面上進行限定。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。
“源極”和“汲極”的功能在電路工作中的電流方向變化等時有可能互換。因此，在本說明書中，“源極”和“汲極”這兩個詞語可以互換使用。
電壓是指兩個點之間的電位差，而電位是指某一點的靜電場中的某單位電荷所具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
另外，在本說明書等中，“電連接”包括隔著“具有某種電作用的元件”連接的情況。這裡，“具有某種電作用的元件”只要可以進行連接目標間的電信號的發送和接收，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件，電阻元件，電感器，電容器，其他具有各 種功能的元件等。
實施方式1
在本實施方式中，參照圖式說明本發明的一個方式的顯示裝置。
圖1A是FFS模式的液晶顯示裝置所包括的顯示部的一個像素103的俯視圖，圖1B是沿著圖1A中的點劃線A-B的剖面圖。另外，在圖1A中，省略基板1、絕緣膜3、絕緣膜8、絕緣膜60、基板61、遮光膜62、彩色膜63、絕緣膜64、絕緣膜65及液晶層66。
如圖1A及圖1B所示，FFS模式的液晶顯示裝置是主動矩陣型的液晶顯示裝置，每一個設置在顯示部中的像素103都包括電晶體102及像素電極5。
如圖1B所示，液晶顯示裝置包括：基板1上的電晶體102；與電晶體102連接的像素電極5；與電晶體102及像素電極5接觸的絕緣膜8；與絕緣膜8接觸的共用電極9；以及與絕緣膜8及共用電極9接觸且用作配向膜的絕緣膜60。
液晶顯示裝置還包括：與基板61接觸的遮光膜62及彩色膜63；與基板61、遮光膜62及彩色膜63接觸的絕緣膜64；以及與絕緣膜64接觸且用作配向膜的絕緣膜65。另外，絕緣膜60與絕緣膜65之間具有液晶層66。注意，雖然未圖示，但在基板1及基板61的外側設置有偏光板。
電晶體102可以適當地採用正交錯型、反交錯型或共平面型等的電晶體。另外，作為電晶體102可以使用由閘極絕緣膜和閘極電極以U字型包圍半導體膜的鰭(Fin)型電晶體。另外，當採用反交錯型時，可以適當地使用通道蝕刻結構、通道保護結構等。
本實施方式所示的電晶體102為反交錯型，並且是通道蝕刻結構的電晶體。電晶體102包括：基板1上的用作閘極電極的導電膜2；基板1及導電膜2上的用作閘極絕緣膜的絕緣膜3；隔著絕緣膜3與導電膜2重疊的半導體膜4；以及與半導體膜4接觸的導電膜6及導電膜7。另外，導電膜2用作閘極電極和作為掃描線的導電膜。也就是說，閘極電極是掃描線的一部分。導電膜6用作源極電極和汲極電極中的一個以及作為信號線的導電膜。也就是說，源極電極和汲極電極中的一個是信號線的一部分。另外，導電膜7用作源極電極和汲極電極中的另一個。由此，電晶體102與用作掃描線的導電膜2及用作信號線的導電膜6電連接。在此，雖然導電膜2用作閘極電極和掃描線，但也可以分開形成閘極電極和掃描線。另外，雖然導電膜6用作源極電極和汲極電極中的另一個以及信號線，但也可以分開形成源極電極和汲極電極中的另一個以及信號線。
在電晶體102中，半導體膜4可以適當地使用矽、矽鍺或氧化物半導體等半導體材料。另外，半導體膜4可以適當地採用非晶結構、微晶結構、多晶結構或單 晶結構等。
在用作閘極絕緣膜的絕緣膜3上具有像素電極5。像素電極與導電膜7連接。也就是說，像素電極5與電晶體102電連接。
如圖1A所示，像素電極5在像素103中為矩形狀。另外，由於本實施方式所示的顯示裝置是主動矩陣型的液晶顯示裝置，所以像素電極5被配置為矩陣狀。像素電極5及共用電極9由具有透光性的膜形成。
像素電極5的形狀不侷限於矩形狀，而可以按照像素103的形狀採用適當的形狀。另外，在像素103中，較佳為在用作掃描線的導電膜2和用作信號線的導電膜6所包圍的區域中大面積地形成像素電極5。由此，可以提高像素103中的開口率。
在電晶體102及像素電極5上具有絕緣膜8。在此，作為絕緣膜8示出絕緣膜8a和絕緣膜8b，絕緣膜8a覆蓋電晶體102且具有使像素電極5的一部分露出的開口(圖1A所示的點劃線10)，絕緣膜8b在絕緣膜8a及像素電極5上。另外，作為絕緣膜8可以只設置絕緣膜8b來代替絕緣膜8a及絕緣膜8b，或者也可以設置具有平坦性的絕緣膜。
共用電極9的頂面形狀可以是鋸齒形狀。另外，在共用電極9中，當將鋸齒形狀的重複單元所重複的方向設定為共用電極9的延伸方向時，用作信號線的導電膜6的延伸方向與共用電極9的延伸方向交叉。
另外，共用電極9的頂面形狀也可以是波浪形狀。在共用電極9中，當將波浪形狀的重複單元所重複的方向設定為共用電極9的延伸方向時，用作信號線的導電膜6的延伸方向與共用電極9的延伸方向交叉。
共用電極9的延伸方向與用作信號線的導電膜6的延伸方向交叉的角度較佳為45°以上且135°以下。以上述範圍內的角度交叉能夠減少閃爍。
另外，在一個像素中，共用電極9為條狀。當電壓施加到像素電極5時，在像素電極5與共用電極9之間發生如圖1B中的虛線箭頭所示那樣的抛物線狀的電場。其結果是，可以使液晶層66所包含的液晶分子配向。
另外，設置在m行n列的像素中的像素電極配置在用作第n列的信號線的導電膜與用作第n+1列的信號線的導電膜之間。較佳為在該像素電極與用作第n列的信號線的導電膜之間以及在該像素電極與用作第n+1列的信號線的導電膜之間具有共用電極9的彎曲點。其結果是，共用電極9與用作各列中的信號線的導電膜6交叉的方向為平行或大致平行。另外，在各像素中，共用電極9與像素電極5交叉的方向為平行或大致平行。其結果是，各像素中的共用電極9的形狀為相同或大致相同的形狀，由此可以減少每一個像素中的液晶分子的配向的不整齊。
在此，參照圖2A對共用電極9的平面形狀進行詳細說明。圖2A至圖2D是用作信號線的導電膜6及 像素電極5附近的俯視放大圖。
共用電極9包括第一區域9a及第二區域9b。在一個像素中設置有多個第一區域9a及多個第二區域9b。在一個像素中，多個第一區域9a彼此平行或大致平行。在一個像素中，多個第二區域9b彼此平行或大致平行。在共用電極9中，第一區域9a與第二區域9b由連接部9c連接。第一區域9a的一部分與用作信號線的導電膜6重疊，第二區域9b的一部分與像素電極5重疊。另外，在平面形狀，連接部9c位於用作信號線的導電膜6與像素電極5之間。另外，連接部9c可以與像素電極5的端部和用作信號線的導電膜6的端部中的一個以上重疊。另外，第一區域9a和第二區域9b在與用作信號線的導電膜6交叉的方向上交替地配置。
第一區域9a向第一方向9d延伸，第二區域9b向第二方向9e延伸。第一方向9d與第二方向9e是不同的方向，並且交叉。
在共用電極9的平面形狀彎曲點9f位於用作信號線的導電膜6與像素電極5之間。另外，彎曲點9f可以與像素電極5的端部及用作信號線的導電膜6的端部中的一個以上重疊。
第一區域9a與第二區域9b所形成的角度，即第一方向9d與第二方向9e所形成的角度，也就是說彎曲點9f角度θ1大於90°且小於180°，較佳為大於135°且小於180°。
另外，第一區域9a與用作信號線的導電膜6的垂直線(在圖2A中由虛線示出。)所形成的角度，即第一區域9a的延伸方向與用作信號線的導電膜6的垂直線所形成的角度，也就是說在彎曲點9f的第一區域9a與用作信號線的導電膜6的垂直線所形成的角度θ2大於0°且小於90°，較佳為大於0°且小於45°。
藉由將角度θ1及角度θ2設定在上述範圍內，可以使設置在第一區域9a的液晶分子與設置在第二區域9b的液晶分子分別在被施加電壓時的配向方向不同。配向方向不同，可以使佈線電位所引起的第一區域9a的配向狀態和在第二區域9b產生的配向狀態不容易互相影響。也就是說，在第二區域9b產生的配向狀態不容易受到佈線電位所引起的第一區域9a的配向狀態的影響。因此，能夠使像素電極5不容易受到在用作信號線的導電膜6與共用電極9之間發生的電場的影響，從而得到抑制閃爍的效果。
藉由將共用電極9設定為條狀且將角度θ2設定在上述範圍內，共用電極9在與用作信號線的導電膜6交叉的方向上延伸。由此，與用作信號線的導電膜6重疊的面積減少，從而可以減少共用電極9與導電膜7之間的寄生電容。另外，當θ2為45°以上時，共用電極9的寬度變窄且共用電極9的電阻變大，因此θ2更佳為小於45°。
另外，角度θ1與角度θ2的和為135°以上且小於180°。
藉由將角度θ1與角度θ2的和設定在上述範圍內，在各列中，共用電極9的第一區域9a與用作信號線的導電膜6交叉的方向是彼此平行或大致平行的。另外，在各像素中，共用電極9的第二區域9b與像素電極5交叉的方向是彼此平行或大致平行的。其結果是，各像素中的共用電極9的形狀相同，由此可以減少每一個像素中的液晶分子的配向的不整齊。
在像素電極5與共用電極9重疊的區域中，像素電極5、絕緣膜8b及共用電極9用作電容元件。由於像素電極5及共用電極9由具有透光性的膜形成，所以可以提高開口率和儲存在電容元件中的電荷容量。另外，藉由使用相對介電常數高的材料來形成像素電極5與共用電極9之間的絕緣膜8b，能夠在電容元件中儲存大電荷容量。作為相對介電常數高的材料，可以舉出氮化矽、氧化鋁、氧化鎵、氧化釔、氧化鉿、矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)等。
將遮光膜62用作黑矩陣。將彩色膜63用作濾色片。另外，不一定必須設置彩色膜63，例如，當液晶顯示裝置為黑白色顯示時，可以不設置彩色膜63。
作為彩色膜63，可以使用使特定的波長區域的光透過的彩色膜，例如可以使用使紅色的波長區域的光透過的紅色(R)膜、使綠色的波長區域的光透過的綠色(G)膜或使藍色的波長區域的光透過的藍色(B)膜 等。
遮光膜62只要具有阻擋特定的波長區域的光的功能即可，而作為遮光膜62可以使用金屬膜或包含黑色顏料等的有機絕緣膜等。
絕緣膜65具有平坦化層的功能或者抑制彩色膜63可能包含的雜質擴散到液晶元件一側的功能。
雖未圖示，但在基板1與基板61之間設置有密封材料，由基板1、基板61及密封材料密封液晶層66。另外，也可以在絕緣膜60與絕緣膜64之間設置保持液晶層66的厚度(也稱為單元間隙)的間隔物。
接著，參照圖2A至圖2D說明本實施方式所示的液晶顯示裝置的驅動方法。
在各像素中，對將初始狀態設定為黑色顯示，而藉由對像素電極施加電壓來顯示白色的像素中的顯示元件的驅動方法，即常黑模式的顯示元件的驅動方法進行說明。在此，顯示元件是指像素電極5、共用電極9及液晶層66所包含的液晶分子。另外，雖然在本實施方式中使用常黑模式的驅動方法進行說明，但也可以適當地使用常白模式的驅動方法。
在顯示黑色時，對用作掃描線的導電膜施加使電晶體成為導通狀態的電壓，並對用作信號線的導電膜及共用電極施加0V。其結果是，像素電極被施加0V。也就是說，在像素電極與共用電極之間不產生電場，液晶分子不工作。
在顯示白色時，對用作掃描線的導電膜施加使電晶體成為導通狀態的電壓，並對用作信號線的導電膜施加使液晶分子工作的電壓(例如6V)，對共用電極施加0V。其結果是，像素電極被施加6V。也就是說，在像素電極與共用電極之間產生電場，因此液晶分子工作。
在此，由於使用負型的液晶材料進行說明，所以在初始狀態中，使液晶分子配向於與用作信號線的導電膜平行或大概平行的方向。將初始狀態中的液晶分子的配向稱為初始配向。另外，藉由對像素電極與共用電極之間施加電壓，在與基板平行的面中使液晶分子轉動。在本實施方式中，雖然使用負型的液晶材料進行說明，但也可以適當地使用正型的液晶材料。
在圖1B所示的基板1及基板61的外側設置偏光板。基板1外側的偏光板所包括的偏振器與基板61外側的偏光板所包括的偏振器互相正交，也就是說，被配置為正交尼科耳狀態。因此，液晶分子若在與用作掃描線的導電膜2及用作信號線的導電膜6平行的方向上配向，在偏光板中光則被吸收而成為黑色顯示。在本實施方式中，雖然以偏光板的位置為正交尼科耳狀態來進行說明，但也可以適當地採用平行尼科耳狀態。
在此，說明當對像素電極5和共用電極9施加不同的電壓時，在用作信號線的導電膜6與共用電極9之間以及在像素電極5與共用電極9之間產生的電場。在共用電極9的第一區域9a中，在用作信號線的導電膜6 與共用電極9之間產生圖2B中的虛線箭頭所示的電場F1a，在共用電極9的第二區域9b中，在像素電極5與共用電極9之間產生虛線箭頭所示的電場F1b。
電場F1a與電場F1b的方位不同。也就是說，在第一區域9a與第二區域9b中產生電場方位的偏離，並且該電場方位的偏離很大。其結果是，第一區域9a中的液晶分子的配向與第二區域9b中的液晶分子的配向不容易互相影響。
一般而言，在更新頻率低的液晶顯示裝置中具有保持期間及更新期間。在此，參照圖2D進行說明。保持期間是對用作信號線的導電膜6施加0V或任意的固定的電位，並保持像素電極5的電位的期間。更新期間是對用作信號線的導電膜6施加寫入電壓，並重寫(更新)像素電極5的電位的期間。如此，在更新期間和保持期間中，對用作信號線的導電膜6施加不同的電壓。因此，用作信號線的導電膜6附近的液晶分子的配向在更新期間與保持期間中不同。因此，在更新期間和保持期間中，鄰接的像素中的像素電極5與共用電極9之間產生的電場所引起的第二區域9b中的液晶分子的配向狀態從用作信號線的導電膜6附近的液晶分子受到不同的影響。其結果是，像素的穿透率發生變化而發生閃爍。
然而，如圖2B所示，藉由使用本實施方式所示的形狀的共用電極，在第一區域9a和第二區域9b中產生電場方位的偏離，因此，用作信號線的導電膜6附近的 液晶分子的配向狀態與在鄰接的像素中的像素電極5與共用電極9之間產生的電場所引起的像素電極附近的液晶分子的配向狀態不容易互相影響。由此，像素的穿透率的變化得到抑制。其結果是，能夠減少影像的閃爍。
在此，作為比較例子，圖2C示出共用電極69在與用作信號線的導電膜6重疊的區域中，與導電膜7的垂直線(在圖2C中由虛線示出。)平行地延伸的例子。另外，在共用電極69中，與像素電極5重疊的區域與導電膜7的垂直線具有指定的角度。另外，在共用電極69中，與像素電極5重疊的區域也可以與導電膜7的垂直線平行。
在此，參照圖2D說明當對圖2C所示的像素電極5和共用電極69施加不同的電壓時，在像素電極5與共用電極69之間產生的電場。在共用電極69中，在與用作信號線的導電膜6重疊的區域中，在用作信號線的導電膜6與共用電極69之間產生圖2D中的虛線箭頭所示的電場F2a，在與像素電極5重疊的區域中，在像素電極5與共用電極69之間產生虛線箭頭所示的電場F2b。
雖然電場F2a與電場F2b的方位不同，但該電場方位的偏離很小。其結果是，與用作信號線的導電膜6重疊的區域中的液晶分子容易受到用作信號線的導電膜以及鄰接的像素的像素電極的電壓的影響，並且成為單疇(monodomain)。其結果是，發生影像的閃爍。尤其是，在信號線與共用電極垂直交叉的情況下，對液晶分子 的旋轉方向沒有規定，因此像素電極附近的液晶分子的配向狀態容易受到用作信號線的導電膜6附近的液晶分子的影響，並容易發生閃爍。
從上述內容可知，如本實施方式所示的共用電極9那樣包括具有鋸齒形狀的共用電極的顯示裝置是閃爍少且顯示品質好的顯示裝置。
接著，參照圖3A及圖3B對共用電極9為條狀時的效果進行說明。
圖3A及圖3B是FFS模式的液晶顯示裝置的像素部所包括的像素的俯視圖，並示出相鄰的兩個像素103a及103b。
像素103a包括用作掃描線的導電膜2、半導體膜4a、用作信號線的導電膜6a、導電膜7a、像素電極5a及共用電極9。像素103b包括用作掃描線的導電膜2、半導體膜4b、用作信號線的導電膜6b、導電膜7b、像素電極5b及共用電極9。
在圖3A及圖3B中，共用電極9的頂面形狀是鋸齒形狀，並且在與用作信號線的導電膜6a、6b交叉的方向上延伸。也就是說，共用電極9跨在像素103a及103b上。
另外，圖3A示出始初狀態(黑色顯示)，圖3B示出驅動狀態。
在圖3A及圖3B所示的像素103a、103b中，共用電極9在與用作信號線的導電膜6a、6b交叉的方向 上延伸，因此在始初狀態(黑色顯示)中，液晶分子L在與用作信號線的導電膜6a、6b平行或大致平行的方向上配向。
接著，如圖3B所示，對使像素103a進行黑色顯示，並使像素103b進行白色顯示的情況進行說明。對用作信號線的導電膜6a及共用電極9施加0V。另外，對用作信號線的導電膜6b施加6V。其結果是，在像素103b中，像素電極5b被施加6V，在用作信號線的導電膜6b與共用電極9之間產生圖3B中的虛線箭頭所示的電場F1a，在像素電極5與共用電極9之間產生虛線箭頭所示的電場F1b。另外，液晶分子L隨著該電場配向。在此，示出液晶分子L旋轉45°的狀態。
在像素103a中，像素電極5a為0V，設置在像素電極5a附近的用作信號線的導電膜6b為6V。然而，由於用作信號線的導電膜6b與共用電極9交叉，在像素電極5a與用作信號線的導電膜6b之間產生電場F3。電場F3的方向大概垂直於液晶分子的初始配向。在此使用的是負型液晶材料，因此即使產生電場F3液晶分子L也不容易工作，從而可以抑制閃爍。
從上述內容可知，在包括本實施方式所示的共用電極的液晶顯示裝置中，在用作信號線的導電膜與共用電極之間產生的電場與在像素電極與共用電極之間產生的電場之間產生方位的偏離，並且該偏離的角度很大。因此，設置在用作信號線的導電膜附近的液晶分子不容易受 到鄰接的像素的像素電極及用作信號線的導電膜的電壓的影響，從而可以減少液晶分子的配向無序。
另外，在更新頻率低的液晶顯示裝置中，即使在保持期間中，用作信號線的導電膜6附近的液晶分子的配向也不容易受到在設置在鄰接的像素中的像素電極與共用電極之間產生的電場的影響。其結果是，在保持期間中，能夠維持像素的穿透率，從而減少閃爍。
另外，藉由設置在與用作信號線的導電膜交叉的方向上延伸的共用電極，可以減少漏光且提高液晶顯示裝置的對比度。
另外，本實施方式所示的共用電極沒有在基板上全面地形成。因此，能夠減少與用作信號線的導電膜重疊的區域，並減少在用作信號線的導電膜與共用電極之間產生的寄生電容。其結果是，能夠在使用大面積基板形成的顯示裝置中，減少佈線延遲。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
〈變形例子1〉
參照圖4對圖1A及圖1B所示的液晶顯示裝置的變形例子進行說明。圖4所示的液晶顯示裝置在基板61上包括導電膜67。明確而言，在絕緣膜64與絕緣膜65之間包括導電膜67。
導電膜67使用具有透光性的導電膜形成。另 外，導電膜67的電位較佳為與共用電極9的電位相同。也就是說，較佳為對導電膜67施加共用電位。
當對導電膜6施加驅動液晶分子的電壓時，在導電膜6與共用電極9之間會產生電場。該電場是垂直電場。在FFS模式中，水平電場導致液晶分子在與基板平行的方向上配向。然而，當產生垂直電場時，導電膜6與共用電極9之間的液晶分子受到該電場的影響而在與基板垂直的方向上配向，因此發生閃爍。
然而，藉由在隔著液晶層66與共用電極9相反一側設置導電膜67，並使共用電極9和導電膜67的電位相同，能夠抑制導電膜6與共用電極9之間的電場所引起的液晶分子的在與基板垂直的方向上的配向變化，從而該區域中的液晶分子的配向狀態變得穩定。其結果是，可以減少閃爍。
〈變形例子2〉
在圖6所示的共用電極29中，第一區域與第二區域連接。第一區域是條狀且彎曲為鋸齒形狀，並是與用作信號線的導電膜21a的延伸方向交叉的區域。第二區域是在與用作信號線的導電膜21a平行或大致平行的方向上延伸的區域。圖6所示的共用電極29不與用作信號線的導電膜21a重疊，因此可以減少共用電極29的寄生電容。
然而，第二區域沒有作為顯示區域的功能。因此，像素103a、103b及103c的面積變窄，開口率降 低。
於是，如圖28所示的共用電極29那樣，藉由在用作信號線的導電膜21a上設置與第一區域連接的第二區域，可以使像素103d、103e及103f的面積變大。另外，第二區域不在與用作信號線的導電膜21a平行或大致平行的方向上延伸，並與導電膜21a的一部分重疊。因此，可以在減少用作信號線的導電膜21a與共用電極29之間所發生的寄生電容的同時，降低像素的面積及像素的開口率。此外，在圖28所示的像素中，可以將開口率設定為50%以上，例如50.8%。
另外，在圖28所示的共用電極29中，雖然第二區域有規則地與第一區域耦合，但也可以無規則地與第一區域耦合。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式2
在本實施方式中，參照圖式說明本發明的一個方式的顯示裝置。另外，在本實施方式中，作為電晶體所包括的半導體膜，使用氧化物半導體膜進行說明。
圖5A所示的顯示裝置包括：像素部101；掃描線驅動電路104；信號線驅動電路106；互相平行或大致平行地配置且其電位由掃描線驅動電路104控制的m個用作掃描線的導電膜107；以及互相平行或大致平行地 配置且其電位由信號線驅動電路106控制的n個用作信號線的導電膜109。像素部101具有配置為矩陣狀的多個像素103。另外，還有沿著用作信號線的導電膜109互相平行或大致平行地配置的公用線115。另外，有時將掃描線驅動電路104及信號線驅動電路106總稱為驅動電路部。
各用作掃描線的導電膜107與在像素部101中配置為m行n列的像素103中的配置在任一行的n個像素103電連接，而各用作信號線的導電膜109與配置為m行n列的像素103中的配置在任一列的m個像素103電連接。m和n都是1以上的整數。各公用線115與配置為m行n列的像素103中的配置在任一列的m個像素103電連接。
圖5B示出可以應用於圖5A所示的顯示裝置的像素103的電路結構的一個例子。
圖5B所示的像素103具有液晶元件121、電晶體102和電容元件105。
液晶元件121的一對電極中的一個與電晶體102連接，其電位根據像素103的規格適當地設定。液晶元件121的一對電極中的另一個與公用線115連接，並對其施加共同的電位(共用電位)。根據被寫入電晶體102的資料來控制液晶元件121的液晶分子的配向狀態。
液晶元件121是利用液晶分子的光學調變作用來控制光的透過或非透過的元件。液晶分子的光學調變作用由施加到液晶分子的電場(包括橫向電場、縱向電場 或傾斜方向電場)控制。作為液晶元件121，可以舉出向列液晶、膽固醇相(cholesteric)液晶、層列型液晶、熱致液晶、溶致液晶、鐵電液晶、反鐵電液晶等。
作為包括液晶元件121的顯示裝置的驅動方法，採用FFS模式。
另外，也可以使用包含呈現藍相(Blue Phase)的液晶材料和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快，為1msec以下，由於其具有光學各向同性，所以不需要配向處理，且視角依賴性小。
在圖5B所示的像素103的結構中，電晶體102的源極電極和汲極電極中的一個與用作信號線的導電膜109電連接，源極電極和汲極電極中的另一個與液晶元件121的一對電極中的一個電連接。電晶體102的閘極電極與用作掃描線的導電膜107電連接。電晶體102具有藉由成為導通狀態或關閉狀態而對資料信號的寫入進行控制的功能。
在圖5B所示的像素103的結構中，電容元件105的一對電極中的一個與電晶體102連接。電容元件105的一對電極中的另一個與公用線115電連接。根據像素103的規格適當地設定公用線115的電位值。電容元件105用作儲存被寫入的資料的儲存電容器。注意，在本實施方式中，電容元件105的一對電極中的一個是液晶元件121的一對電極中的一個的一部分或全部。另外，電容元件105的一對電極中的另一個是液晶元件121的一對電極 中的另一個的一部分或全部。
接著，說明顯示裝置所包括的元件基板的具體結構。在此，圖6示出多個像素103a至103c的俯視圖。
在圖6中，用作掃描線的導電膜13在與用作信號線的導電膜大致正交的方向(圖式中的左右方向)上延伸地設置。用作信號線的導電膜21a在與用作掃描線的導電膜大致正交的方向(圖式中的上下方向)上延伸地設置。用作掃描線的導電膜13與掃描線驅動電路104(參照圖5A)電連接，而用作信號線的導電膜21a與信號線驅動電路106(參照圖5A)電連接。
電晶體102設置在用作掃描線的導電膜和用作信號線的導電膜的交叉區域。電晶體102由用作閘極電極的導電膜13、閘極絕緣膜(在圖6中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜19a、用作源極電極和汲極電極的導電膜21a及21b構成。導電膜13還被用作作為掃描線的導電膜，其中與氧化物半導體膜19a重疊的區域被用作電晶體102的閘極電極。導電膜21a還被用作作為信號線的導電膜，其中與氧化物半導體膜19a重疊的區域被用作電晶體102的源極電極或汲極電極。在圖6的頂面形狀中，用作掃描線的導電膜的端部位於氧化物半導體膜19a的端部的外側。由此，用作掃描線的導電膜被用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜19a不 被照射光而電晶體的電特性的變動可以得到抑制。
導電膜21b與像素電極19b電連接。另外，在像素電極19b上隔著絕緣膜設置有共用電極29。在像素電極19b上的絕緣膜中，設置有以點劃線所示的開口40。像素電極19b在開口40與氮化物絕緣膜(在圖6中未圖示)接觸。
共用電極29包括在與用作信號線的導電膜交叉的方向上延伸的條狀的區域(第一區域)。另外，該條狀的區域(第一區域)連接於在與用作信號線的導電膜平行或大致平行的方向上延伸的區域(第二區域)。因此，在像素中，在包括條狀的區域(第一區域)的共用電極29中，各區域的電位相同。
電容元件105形成在像素電極19b與共用電極29重疊的區域。像素電極19b及共用電極29具有透光性。也就是說，電容元件105具有透光性。
如圖6所示，本實施方式所示的液晶顯示裝置是FFS模式的液晶顯示裝置，並且包括具有在與用作信號線的導電膜交叉的方向上延伸的條狀的區域的共用電極，因此可以製造對比度高的顯示裝置。
因為電容元件105具有透光性，所以可以在像素103中形成較大(大面積)的電容元件105。由此，可以獲得開口率得到提高(典型地提高到50%以上，較佳為60%以上)且電荷容量增大的顯示裝置。例如，解析度高的如液晶顯示裝置之類的顯示裝置在像素的面積小時電 容元件的面積也小。因此，在解析度高的顯示裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由將該電容元件設置在像素中，可以在各像素中獲得充分的電荷容量的同時提高開口率。典型的是，電容元件105可以適當地應用於像素密度為200ppi以上，300ppi以上或500ppi以上的高解析度顯示裝置。
另外，在液晶顯示裝置中，電容元件的電容值越大，越能夠延長在施加電場的情況下可以保持液晶元件的液晶分子的配向為固定的期間。在顯示靜態影像的情況下，由於可以長期保持該期間，所以能夠減少重寫影像資料的次數，從而可以降低耗電量。另外，藉由採用本實施方式所示的結構，在高解析度的顯示裝置中也可以提高開口率，因此可以高效地利用背光等光源的光，從而可以降低顯示裝置的耗電量。
另外，本發明的實施方式的一個方式的俯視圖不侷限於此，而可以採用各種各樣的結構。例如，如圖28所示，在共用電極29中，連接區域(第二區域)也可以形成在用作各信號線的導電膜上。
接著，圖7示出沿著圖6中的點劃線A-B、點劃線C-D的剖面圖。圖7所示的電晶體102是通道蝕刻型電晶體。注意，沿著點劃線A-B的剖面圖是通道長度方向上的電晶體102以及電容元件105的剖面圖，沿著點劃線C-D的剖面圖是通道寬度方向上的電晶體102的剖面 圖。
圖7所示的電晶體102是具有單閘極結構的電晶體，其包括：設置在基板11上的用作閘極電極的導電膜13；形成在基板11及用作閘極電極的導電膜13上的氮化物絕緣膜15；形成在氮化物絕緣膜15上的氧化物絕緣膜17；隔著氮化物絕緣膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的氧化物半導體膜19a；以及與氧化物半導體膜19a接觸的用作源極電極和汲極電極的導電膜21a及21b。在氧化物絕緣膜17、氧化物半導體膜19a、用作源極電極和汲極電極的導電膜21a及21b上形成有氧化物絕緣膜23，在氧化物絕緣膜23上形成有氧化物絕緣膜25。在氮化物絕緣膜15、氧化物絕緣膜23、氧化物絕緣膜25及導電膜21b上形成有氮化物絕緣膜27。另外，像素電極19b形成在氧化物絕緣膜17上。像素電極19b連接於用作源極電極和汲極電極的導電膜21a、21b中的一個，在此連接於導電膜21b。另外，共用電極29形成在氮化物絕緣膜27上。
另外，將像素電極19b、氮化物絕緣膜27及共用電極29重疊的區域用作電容元件105。
另外，本發明的實施方式的一個方式的剖面圖不侷限於此，而可以採用各種各樣的結構。例如，像素電極19b可以具有狹縫。或者，像素電極19b可以是梳齒狀。圖8示出該情況的剖面圖的例子。或者，如圖9所示，也可以在氮化物絕緣膜27上設置有絕緣膜26b。例 如，作為絕緣膜26b可以設置有機樹脂膜。由此，可以使絕緣膜26b的表面變得平坦。也就是說，作為一個例子，絕緣膜26b可以具有平坦化膜的功能。或者，也可以以共用電極29與導電膜21b重疊的方式形成電容元件105b。圖22及圖23示出該情況的剖面圖的例子。藉由採用這樣的結構，可以將電容元件105b用作保持像素電極的電位的電容元件。因此，藉由採用這樣的結構，可以增加電容元件的電荷容量。
下面說明顯示裝置的詳細結構。
雖然對基板11的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板11，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以利用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板11。當作為基板11使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
作為基板11，也可以使用撓性基板，並且在撓性基板上直接形成電晶體102。或者，也可以在基板11與電晶體102之間設置剝離層。剝離層可以在如下情況下 使用，即在剝離層上製造顯示裝置的一部分或全部，然後將其從基板11分離並轉置到其他基板上的情況。此時，也可以將電晶體102轉置到耐熱性低的基板或撓性基板上。
用作閘極電極的導電膜13可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素或者以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外，還可以使用選自錳和鋯中的一種或多種的金屬元素。用作閘極電極的導電膜13可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在鈦膜上層疊銅膜的兩層結構以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的一種或多種而形成的合金膜或氮化膜。
用作閘極電極的導電膜13也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。另外，還可以採用上述透光導電材料與上述金屬元素的疊層結構。
氮化物絕緣膜15可以使用具有低透氧性的氮 化物絕緣膜。另外，氮化物絕緣膜15還可以使用具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。作為具有低透氧性的氮化物絕緣膜、具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜，有如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。另外，還可以使用氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等氧化物絕緣膜來代替具有低透氧性的氮化物絕緣膜、具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。
氮化物絕緣膜15的厚度較佳為5nm以上且100nm以下，更佳為20nm以上且80nm以下。
氧化物絕緣膜17例如使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn類金屬氧化物、氮化矽等即可，並且以疊層結構或單層結構設置。
另外，藉由使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等相對介電常數高的材料來形成氧化物絕緣膜17，可減少電晶體的閘極漏電流。
氧化物絕緣膜17的厚度較佳為5nm以上且400nm以下，更佳為10nm以上且300nm以下，進一步較佳為50nm以上且250nm以下。
作為氧化物半導體膜19a典型地有In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M為Al、Ga、Y、 Zr、Sn、La、Ce或Nd)。
在氧化物半導體膜19a為In-M-Zn氧化物膜的情況下，當假設In與M之和為100atomic%時，In與M的原子個數比則較佳為In的原子個數比高於25atomic%且M的原子個數比低於75atomic%，更佳為In的原子個數比高於34atomic%且M的原子個數比低於66atomic%。
氧化物半導體膜19a的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體102的關態電流(off-state current)。
氧化物半導體膜19a的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
當氧化物半導體膜19a為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子個數比滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2。注意，所形成的氧化物半導體膜19a的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的誤差。
作為氧化物半導體膜19a使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜19a使用載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下， 更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下的氧化物半導體膜。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜19a的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜19a使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺損量少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以有可能降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常導通特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，即1×10-13A以下。因此，在該氧化物半導體膜中形成有通道 區域的電晶體的電特性變動小，該電晶體成為可靠性高的電晶體。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺損。當氫進入該氧缺損時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常導通特性。
由此，較佳為盡可能減少氧化物半導體膜19a中的氧缺損及氫。明確而言，在氧化物半導體膜19a中，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的氫濃度為5×1019atoms/cm3以下，較佳為1×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。
當氧化物半導體膜19a包含第14族元素之一的矽或碳時，氧化物半導體膜19a中氧缺損增加，使得氧化物半導體膜19a被n型化。因此，氧化物半導體膜19a中的矽或碳的濃度(利用二次離子質譜分析法得到的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜19a中，利用二次離子質譜分析法測得的鹼金屬或鹼土金屬的濃度為 1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜19a的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜19a中含有氮時，生成作為載子的電子，載子密度增加，使得氧化物半導體膜19a容易被n型化。其結果是，使用含有氮的氧化物半導體的電晶體容易具有常導通特性。因此，在該氧化物半導體膜中，較佳為盡可能地減少氮，例如，利用二次離子質譜分析法測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜19a例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
氧化物半導體膜19a例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如完全是非晶結構，而不具有結晶部。
另外，氧化物半導體膜19a也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的混合膜。混合膜有時例如是具有非晶結構的區域、微晶 結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
像素電極19b是對與氧化物半導體膜19a同時形成的氧化物半導體膜進行加工而形成的。因此，像素電極19b是具有與氧化物半導體膜19a同樣的金屬元素的膜。並且，像素電極19b是具有與氧化物半導體膜19a相同或不同的結晶結構的膜。然而，藉由使與氧化物半導體膜19a同時形成的氧化物半導體膜包含雜質或氧缺損而形成具有導電性的膜，並將其用作像素電極19b。作為包含在氧化物半導體膜中的雜質有氫。另外，作為雜質也可以包含硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等代替氫。或者，像素電極19b是與氧化物半導體膜19a同時形成的膜，並且是因電漿損傷等而形成氧缺損來提高導電性的膜。或者，像素電極19b是與氧化物半導體膜19a同時形成的膜，並且是在包含雜質的同時因電漿損傷等而形成氧缺損來提高導電性的膜。
總之，雖然氧化物半導體膜19a和像素電極19b都形成在氧化物絕緣膜17上，但是它們的雜質濃度不同。明確而言，像素電極19b的雜質濃度高於氧化物半導體膜19a的雜質濃度。例如，氧化物半導體膜19a中的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3 以下，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下，而像素電極19b中的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。像素電極19b中的氫濃度為氧化物半導體膜19a中的氫濃度的2倍以上，較佳為10倍以上。
另外，藉由將與氧化物半導體膜19a同時形成的氧化物半導體膜暴露於電漿，可以使氧化物半導體膜受到損傷而形成氧缺損。例如，藉由在氧化物半導體膜上利用電漿CVD法或濺射法形成膜，將氧化物半導體膜暴露於電漿而形成氧缺損。或者，藉由進行用來形成氧化物絕緣膜23及氧化物絕緣膜25的蝕刻處理，將氧化物半導體膜暴露於電漿而形成氧缺損。或者，將氧化物半導體膜暴露於氧和氫的混合氣體、氫、稀有氣體、氨等的電漿形成氧缺損。其結果是，氧化物半導體膜的導電性得到提高，從而成為具有導電性的膜並用作像素電極19b。
也就是說，像素電極19b也可以說是由導電性高的氧化物半導體膜形成的。或者，像素電極19b也可以說是由導電性高的金屬氧化物膜形成的。
另外，在使用氮化矽膜作為氮化物絕緣膜27時，氮化矽膜包含氫。由此，當氮化物絕緣膜27的氫擴散到與氧化物半導體膜19a同時形成的氧化物半導體膜中時，在該氧化物半導體膜中氫和氧鍵合而生成作為載子的電子。當藉由利用電漿CVD法或濺射法形成氮化矽膜 時，氧化物半導體膜暴露於電漿，而形成氧缺損。氮化矽膜中的氫進入該氧缺損，由此生成作為載子的電子。其結果是，氧化物半導體膜的導電性增高，而成為像素電極19b。
當對形成有氧缺損的氧化物半導體添加氫時，氫進入氧缺損的位點而在導帶附近形成施體能階。其結果是，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。也就是說，像素電極19b可以說是由氧化物導電體膜形成的。一般而言，由於氧化物半導體的能隙大，因此對可視光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，起因於該施體能階的吸收的影響小，而對可視光具有與氧化物半導體膜相同程度的透光性。
在此，參照圖39A至圖39D對氧化物半導體膜成為氧化物導電體膜的模型之一進行說明。
如圖39A所示，形成氧化物半導體膜71。
如圖39B所示，在氧化物半導體膜71上形成氮化物絕緣膜73。氮化物絕緣膜73包含氫H。在形成氮化物絕緣膜73時，氧化物半導體膜71暴露於電漿，因而在氧化物半導體膜71中形成氧缺損Vo。
如圖39C所示，氮化物絕緣膜73所包含的氫H擴散到氧化物半導體膜71。氫H進入氧缺損Vo而在導帶附近形成施體能階。其結果是，如圖39D所示，氧化物 半導體膜的導電性變高，從而氧化物半導體膜成為氧化物導電體膜75。另外，氧化物導電體膜75用作像素電極。
像素電極19b的電阻率低於氧化物半導體膜19a的電阻率。像素電極19b的電阻率較佳為氧化物半導體膜19a的電阻率的1×10-8倍以上且低於1×10-1倍，典型地為1×10-3Ωcm以上且低於1×104Ωcm，較佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
用作源極電極和汲極電極的導電膜21a、21b使用選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭和鎢中的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
作為氧化物絕緣膜23或氧化物絕緣膜25，較佳為使用其氧含量超過化學計量組成的氧化物絕緣膜。這裡，作為氧化物絕緣膜23形成具有透氧性的氧化物絕緣膜，作為氧化物絕緣膜25形成其氧含量超過化學計量組成的氧化物絕緣膜。
氧化物絕緣膜23為具有透氧性的氧化物絕緣 膜。由此，可以將從設置在氧化物絕緣膜23上的氧化物絕緣膜25脫離的氧經過氧化物絕緣膜23移動到氧化物半導體膜19a。另外，當在後面形成氧化物絕緣膜25時，氧化物絕緣膜23被用作緩和對氧化物半導體膜19a造成的損傷的膜。
作為氧化物絕緣膜23，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。在本說明書中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
較佳的是，氧化物絕緣膜23中的缺陷量較少，典型的是，利用ESR測得的在g=2.001處出現的信號的自旋密度為3×1017spins/cm3以下。注意，在g=2.001處出現的信號起因於矽的懸空鍵。這是因為若氧化物絕緣膜23中含有的缺陷密度高，氧則與該缺陷鍵合，氧化物絕緣膜23中的氧透過量有可能減少。
較佳的是，在氧化物絕緣膜23與氧化物半導體膜19a之間的介面的缺陷量較少，典型的是，利用ESR測得的起因於氧化物半導體膜19a中的缺陷的在g值在1.89以上且1.96以下處出現的信號的自旋密度為1×1017spins/cm3以下，更佳為檢測下限以下。
在氧化物絕緣膜23中，有時從外部進入氧化物絕緣膜23的氧的全部移動到氧化物絕緣膜23的外部。或者，有時從外部進入氧化物絕緣膜23的氧的一部分殘 留在氧化物絕緣膜23中。或者，有時在氧從外部進入氧化物絕緣膜23的同時，氧化物絕緣膜23中含有的氧移動到氧化物絕緣膜23的外部，而在氧化物絕緣膜23中發生氧的移動。
氧化物絕緣膜25以與氧化物絕緣膜23接觸的方式來形成。氧化物絕緣膜25使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。包含超過化學計量組成的氧的氧化物絕緣膜藉由TDS分析，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
作為氧化物絕緣膜25可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
較佳的是，氧化物絕緣膜25中的缺陷量較少，典型的是，利用ESR測得的在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於氧化物絕緣膜25與氧化物絕緣膜23相比離氧化物半導體膜19a更遠，所以氧化物絕緣膜25的缺陷密度也可以高於氧化物絕緣膜23。
與氮化物絕緣膜15同樣地，氮化物絕緣膜27可以使用具有低透氧性的氮化物絕緣膜。另外，氮化物絕 緣膜27還可以使用具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。
作為氮化物絕緣膜27有厚度為50nm以上且300nm以下，較佳為100nm以上且200nm以下的氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。
藉由使氧化物絕緣膜23或氧化物絕緣膜25包括其氧含量超過化學計量組成的氧化物絕緣膜，可以將包含在氧化物絕緣膜23或氧化物絕緣膜25中的氧的一部分移動到氧化物半導體膜19a，以降低包含在氧化物半導體膜19a中的氧缺損量。
使用其中包含氧缺損的氧化物半導體膜的電晶體的臨界電壓容易向負方向變動，而容易具有常導通特性。這是因為由於在氧化物半導體膜中含有氧缺損而產生電荷以導致低電阻化的緣故。當電晶體具有常導通特性時，產生各種問題，諸如在工作時容易產生工作故障或者在非工作時耗電量增大等。另外，還有如下問題：由於受到隨時變化或應力測試的影響，電晶體的電特性，典型為臨界電壓的變動量增大。
但是，在本實施方式所示的電晶體102中，設置在氧化物半導體膜19a上的氧化物絕緣膜23或氧化物絕緣膜25是其氧含量超過化學計量組成的氧化物絕緣膜。並且，由氮化物絕緣膜15及氧化物絕緣膜17包圍氧化物半導體膜19a、氧化物絕緣膜23及氧化物絕緣膜25。其結果是，包含在氧化物絕緣膜23或氧化物絕緣膜 25中的氧高效地移動到氧化物半導體膜19a，使得氧化物半導體膜19a的氧缺損量可以得到減少。由此，得到具有常關閉(normally-off)特性的電晶體。另外，還可以降低起因於隨時變化或應力測試的電晶體的電特性，典型為臨界電壓的變動量。
共用電極29使用具有透光性的膜，較佳為透光導電膜。透光導電膜可以使用包含氧化鎢的銦氧化物膜、包含氧化鎢的銦鋅氧化物膜、包含氧化鈦的銦氧化物膜、包含氧化鈦的銦錫氧化物膜、銦錫氧化物(以下稱為ITO)膜、銦鋅氧化物膜、添加有氧化矽的銦錫氧化物膜等。
共用電極29的形狀與實施方式1所示的共用電極9的形狀是同樣的，用作信號線的導電膜21a的延伸方向與共用電極29的延伸方向交叉。因此，在用作信號線的導電膜21a與共用電極29之間產生的電場與在像素電極19b與共用電極29之間產生的電場之間發生方位的偏離，並且該偏離的角度很大。因此，用作信號線的導電膜附近的液晶分子的配向狀態與在鄰接的像素中的像素電極與共用電極之間產生的電場所引起的像素電極附近的液晶分子的配向狀態不容易互相影響。由此，像素的穿透率的變化得到抑制。其結果是，能夠減少影像的閃爍。
另外，在更新頻率低的液晶顯示裝置中，即使在保持期間中，用作信號線的導電膜21a附近的液晶分子的配向也不容易影響到在鄰接的像素中的像素電極與共 用電極29之間產生的電場所引起的像素電極附近的液晶分子的配向狀態。其結果是，在保持期間中，能夠維持像素的穿透率，從而減少閃爍。
此外，共用電極29包括在與用作信號線的導電膜21a交叉的方向上延伸的條狀的區域。由此，能夠防止像素電極19b及導電膜21a附近的非意圖的液晶分子的配向，從而可以抑制漏光。其結果是，可以製造對比度高的顯示裝置。
在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極。像素電極用作電容元件的一個電極。另外，公用電極用作電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的開口率。
接著，參照圖10A至圖12C對圖7所示的電晶體102及電容元件105的製造方法進行說明。
如圖10A所示，在基板11上形成將成為導電膜13的導電膜12。導電膜12藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD：Metal Organic Chemical Vapor Deposition)法、金屬化學氣相沉積法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、蒸鍍法、脈衝雷射沉積(PLD)法等來形成。藉由採用有機金屬化學氣相沉積(MOCVD)法、 金屬化學氣相沉積法或原子層沉積(ALD)法，可以形成電漿所導致的損傷少的導電膜。
在此，作為基板11使用玻璃基板。作為導電膜12，利用濺射法形成厚度為100nm的鎢膜。
接著，在導電膜12上經使用第一光罩的光微影製程形成遮罩。接著，用該遮罩對導電膜12的一部分進行蝕刻來形成圖10B所示的用作閘極電極的導電膜13。然後，去除遮罩。
另外，對於用作閘極電極的導電膜13，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
這裡，利用乾蝕刻法對鎢膜進行蝕刻來形成用作閘極電極的導電膜13。
接著，如圖10C所示，在用作閘極電極的導電膜13上形成氮化物絕緣膜15及將成為氧化物絕緣膜17的氧化物絕緣膜16。接著，在氧化物絕緣膜16上形成將成為氧化物半導體膜19a及像素電極19b的氧化物半導體膜18。
氮化物絕緣膜15及氧化物絕緣膜16藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、蒸鍍法、脈衝雷射沉積(PLD)法、塗佈法、印刷法等來形成。藉由採用有機金屬化學氣相沉積(MOCVD)法或原子層沉積(ALD)法，可以形成電漿所導致的損傷少的氮 化物絕緣膜15及氧化物絕緣膜16。另外，藉由採用原子層沉積(ALD)法，可以提高氮化物絕緣膜15及氧化物絕緣膜16的覆蓋性。
這裡，作為氮化物絕緣膜15，藉由以矽烷、氮以及氨為源氣體的電漿CVD法形成厚度為300nm的氮化矽膜。
當作為氧化物絕緣膜16形成氧化矽膜、氧氮化矽膜或氮氧化矽膜時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
當作為氧化物絕緣膜16形成氧化鎵膜時，可以利用MOCVD法來形成。
這裡，作為氧化物絕緣膜16，藉由以矽烷及一氧化二氮為源氣體的電漿CVD法形成厚度為50nm的氧氮化矽膜。
氧化物半導體膜18藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學沉積(MOCVD)法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、脈衝雷射沉積法、雷射燒蝕法、塗佈法等來形成。藉由採用有機金屬化學沉積(MOCVD)法或原子層沉積(ALD)法，可以在形成電漿所導致的損傷少的氧化物半導體膜18的同時，減少氧化物絕緣膜16的損傷。另外，藉由採用原子層沉積(ALD)法，可以提高氧化物半導體 膜18的覆蓋性。
在利用濺射法形成氧化物半導體膜的情況下，作為用來生成電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體、稀有氣體和氧的混合氣體。當採用稀有氣體和氧的混合氣體時，較佳為提高相對於稀有氣體的氧的比例。
根據所形成的氧化物半導體膜的組成而適當地選擇靶材即可。
為了獲得高純度本質或實質上高純度本質的氧化物半導體膜，不僅需要使處理室內高真空抽氣，而且還需要使濺射氣體高度純化。作為濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此能夠盡可能地防止水分等混入氧化物半導體膜。
在此，利用使用In-Ga-Zn氧化物靶材(In：Ga：Zn=1：1：1)的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜以作為氧化物半導體膜。
接著，在氧化物半導體膜18上經使用第二光罩的光微影製程形成遮罩，然後使用該遮罩對氧化物半導體膜的一部分進行蝕刻，如圖10D所示那樣，形成被進行了元件分離的氧化物半導體膜19a及19c。此後去除遮罩。
在此，藉由在氧化物半導體膜18上形成遮罩，並利用濕蝕刻法對氧化物半導體膜18的一部分選擇性地進行蝕刻，從而形成氧化物半導體膜19a、19c。
接著，如圖11A所示，形成將成為導電膜21a、21b的導電膜20。
可以適當地使用與導電膜12同樣的方法來形成導電膜20。
這裡，利用濺射法依次層疊厚度為50nm的鎢膜和厚度為300nm的銅膜。
接著，在導電膜20上經使用第三光罩的光微影製程形成遮罩，然後使用該遮罩對導電膜20進行蝕刻，如圖11B所示那樣，形成用作源極電極和汲極電極的導電膜21a及導電膜21b。此後去除遮罩。
這裡，在銅膜上經光微影製程形成遮罩。接著，使用該遮罩對鎢膜及銅膜進行蝕刻來形成導電膜21a、21b。注意，首先使用濕蝕刻法對銅膜進行蝕刻，再使用利用SF6的乾蝕刻法對鎢膜進行蝕刻，由此在銅膜的表面上形成氟化物。借助於該氟化物，來自銅膜的銅元素的擴散被抑制，而可以降低氧化物半導體膜19a中的銅濃度。
接著，如圖11C所示，在氧化物半導體膜19a及氧化物半導體膜19c、導電膜21a及導電膜21b上形成將成為氧化物絕緣膜23的氧化物絕緣膜22及將成為氧化物絕緣膜25的氧化物絕緣膜24。可以適當地使用與氮化 物絕緣膜15及氧化物絕緣膜16同樣的方法來形成氧化物絕緣膜22及氧化物絕緣膜24。
較佳的是，在形成氧化物絕緣膜22之後，在不暴露於大氣的狀態下連續地形成氧化物絕緣膜24。在形成氧化物絕緣膜22之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻電力和基板溫度中的一個以上以連續地形成氧化物絕緣膜24，由此可以在減少氧化物絕緣膜22與氧化物絕緣膜24之間的介面的來源於大氣成分的雜質濃度的同時使包含於氧化物絕緣膜24中的氧移動到氧化物半導體膜19a中，而可以減少氧化物半導體膜19a的氧缺損量。
可以在如下條件下形成氧化矽膜或氧氮化矽膜作為氧化物絕緣膜22：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻電力。
作為氧化物絕緣膜22的源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
藉由採用上述條件，可以形成具有透氧性的氧化物絕緣膜作為氧化物絕緣膜22。另外，藉由設置氧化物絕緣膜22，在後續形成氧化物絕緣膜25的製程中， 可以降低對氧化物半導體膜19a造成的損傷。
可以在如下條件下形成氧化矽膜或氧氮化矽膜作為氧化物絕緣膜22：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻電力。
在上述成膜條件下，藉由將基板溫度設定為上述溫度，矽與氧的鍵合力變強。其結果是，作為氧化物絕緣膜22可以形成具有透氧性，緻密且硬的氧化物絕緣膜，典型的是，在25℃下利用0.5wt.%氫氟酸時的蝕刻速率為10nm/分鐘以下，較佳為8nm/分鐘以下的氧化矽膜或氧氮化矽膜。
由於邊進行加熱邊形成氧化物絕緣膜22，所以在該製程中可以使包含在氧化物半導體膜19a中的氫、水等脫離。包含在氧化物半導體膜19a中的氫與在電漿中產生的氧自由基鍵合，而成為水。由於在氧化物絕緣膜22的形成製程中對基板進行加熱，所以因氧與氫的鍵合而產生的水從氧化物半導體膜脫離。就是說，藉由使用電漿CVD法形成氧化物絕緣膜22，可以減少包含在氧化物半導體膜19a中的水及氫。
另外，由於邊進行加熱邊形成氧化物絕緣膜22，所以氧化物半導體膜19a被露出的狀態下的加熱時間短，由此可以減少因加熱處理從氧化物半導體膜脫離的氧 量。就是說，可以減少包含在氧化物半導體膜中的氧缺損量。
另外，藉由將氧化性氣體量設定為包含矽的沉積氣體量的100倍以上，可以減少氧化物絕緣膜22中的含氫量。其結果是，可以減少混入氧化物半導體膜19a的氫量，由此可以抑制電晶體的臨界電壓的負向漂移。
在此，作為氧化物絕緣膜22，利用電漿CVD法形成厚度為50nm的氧氮化矽膜的條件如下：將流量為30sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體；將處理室的壓力設定為200Pa；將基板溫度設定為220℃；利用27.12MHz的高頻電源將150W的高頻電力供應到平行平板電極。藉由採用上述條件，可以形成具有透氧性的氧氮化矽膜。
可以在如下條件下形成氧化矽膜或氧氮化矽膜作為氧化物絕緣膜24：在180℃以上且280℃以下，較佳為200℃以上且240℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻電力。
作為氧化物絕緣膜24的源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣 體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
作為氧化物絕緣膜24的成膜條件，在上述壓力的處理室中供應具有上述功率密度的高頻電力，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得氧化物絕緣膜24中的含氧量超過化學計量組成。另一方面，在上述基板溫度下形成的膜中，由於矽與氧的鍵合力較低，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果是，可以形成其氧含量超過化學計量組成且因加熱而釋放氧的一部分的氧化物絕緣膜。另外，因為在氧化物半導體膜19a上設置有氧化物絕緣膜22，所以在氧化物絕緣膜24的形成製程中，氧化物絕緣膜22被用作氧化物半導體膜19a的保護膜。其結果是，可以在減少對氧化物半導體膜19a造成的損傷的同時使用功率密度高的高頻電力形成氧化物絕緣膜24。
在此，作為氧化物絕緣膜24，利用電漿CVD法形成厚度為400nm的氧氮化矽膜的條件如下：將流量為200sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，使用27.12MHz的高頻電源將1500W的高頻電力供應到平行平板電極。電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的電功率的換算為每單位面積的電功率(電功率密度)為0.25W/cm2。
另外，當形成用作源極電極和汲極電極的導電膜21a及導電膜21b時，由於導電膜的蝕刻，氧化物半導體膜19a會受到損傷而在氧化物半導體膜19a的背後通道(在氧化物半導體膜19a中與對置於用作閘極電極的導電膜13的表面相反一側的表面)一側產生氧缺損。但是，藉由作為氧化物絕緣膜24使用其氧含量超過化學計量組成的氧化物絕緣膜，可以利用加熱處理修復產生在該背後通道一側的氧缺損。由此，可以減少氧化物半導體膜19a中的缺陷，因此，可以提高電晶體102的可靠性。
接著，在氧化物絕緣膜24上經使用第四光罩的光微影製程形成遮罩。然後，使用該遮罩對氧化物絕緣膜22及氧化物絕緣膜24的一部分進行蝕刻，如圖11D所示，形成具有開口40的氧化物絕緣膜23及氧化物絕緣膜25。此後去除遮罩。
在上述製程中，較佳為使用乾蝕刻法對氧化物絕緣膜22及氧化物絕緣膜24進行蝕刻。其結果是，在蝕刻處理中氧化物半導體膜19c被暴露於電漿，從而可以增加氧化物半導體膜19c的氧缺損量。
接著，進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。
該加熱處理可以使用電爐、RTA裝置等來進行。藉由使用RTA裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理 時間。
加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。
藉由該加熱處理，可以將氧化物絕緣膜25中的氧的一部分移動到氧化物半導體膜19a中以減少氧化物半導體膜19a中的氧缺損量。
在氧化物絕緣膜23及氧化物絕緣膜25包含水、氫等且氮化物絕緣膜26還具有阻水性及阻氫性等的情況下，若後續形成氮化物絕緣膜26並進行加熱處理，氧化物絕緣膜23及氧化物絕緣膜25所包含的水、氫等則移動到氧化物半導體膜19a中，而在氧化物半導體膜19a中產生缺陷。然而，藉由進行上述加熱處理，可以使氧化物絕緣膜23及氧化物絕緣膜25所包含的水、氫等脫離，由此在可以減少電晶體102的電特性的不均勻的同時抑制臨界電壓的變動。
注意，邊進行加熱邊在氧化物絕緣膜22上形成氧化物絕緣膜24，從而可以將氧移動到氧化物半導體膜19a中來減少氧化物半導體膜19a中的氧缺損量，由此不必須一定要進行上述加熱處理。
雖然也可以在形成氧化物絕緣膜22及氧化物絕緣膜24之後進行上述加熱處理，但是較佳為在形成氧化物絕緣膜23及氧化物絕緣膜25之後進行上述加熱處 理。這是因為可以以如下方式形成更加具有導電性的膜的緣故：避免氧移動到氧化物半導體膜19c；因為氧化物半導體膜19c被露出，氧從氧化物半導體膜19c脫離而形成氧缺損。
在此，在氮及氧氛圍下，以350℃進行1小時的加熱處理。
接著，如圖12A所示那樣形成氮化物絕緣膜26。
可以適當地使用與氮化物絕緣膜15及氧化物絕緣膜16同樣的方法來形成氮化物絕緣膜26。藉由使用濺射法、CVD法等形成氮化物絕緣膜26，可以將氧化物半導體膜19c暴露於電漿，由此能夠增加氧化物半導體膜19c的氧缺損量。
另外，氧化物半導體膜19c的導電性得到提高而成為像素電極19b。在使用電漿CVD法形成氮化矽膜作為氮化物絕緣膜26的情況下，包含在氮化矽膜中的氫擴散到氧化物半導體膜19c，由此可以提高像素電極19b的導電性。
當作為氮化物絕緣膜26利用電漿CVD法來形成氮化矽膜時，藉由在300℃以上且400℃以下，較佳為320℃以上且370℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室中的基板，可以形成緻密的氮化矽膜，所以是較佳的。
當形成氮化矽膜時，較佳為使用包含矽的沉 積氣體、氮及氨作為源氣體。藉由使用相對於氮量的氨量少的源氣體，在電漿中氨發生解離而產生活性種，該活性種切斷包含矽的沉積氣體中含有的矽與氫的鍵合及氮的三鍵。其結果是，可以促進矽與氮的鍵合，而形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面，在使用相對於氮量的氨量多的源氣體時，包含矽的沉積氣體及氮各自的分解不進展，矽與氫的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，較佳為將氨與氮的流量比設定為1：5以上且1：50以下，較佳為1：10以上且1：50以下。
在此，作為氮化物絕緣膜26，利用電漿CVD法形成厚度為50nm的氮化矽膜的條件如下：在電漿CVD設備的處理室中，將流量為50sccm的矽烷、流量為5000sccm的氮以及流量為100sccm的氨用作源氣體，將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電源對平行平板電極供應1000W的高頻電力。電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的電功率的換算為每單位面積的電功率(電功率密度)為1.7×10-1W/cm2。
接著，也可以進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。其結果是，可以降低臨界電壓的負向漂移。另外，還可以降低臨界電壓的變動量。
接著，雖然未圖示，但藉由使用第五光罩的光微影製程來形成遮罩。然後，使用該遮罩，蝕刻氮化物絕緣膜15、氧化物絕緣膜16、氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜26的每一個的一部分來形成氮化物絕緣膜27，與此同時，形成使與導電膜13同時形成的連接端子的一部分露出的開口。或者，分別蝕刻氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜26的一部分來形成氮化物絕緣膜27，與此同時，形成使與導電膜21a、21b同時形成的連接端子的一部分露出的開口。
接著，如圖12B所示，在氮化物絕緣膜27上形成將成為共用電極29的導電膜28。
導電膜28藉由濺射法、CVD法、蒸鍍法等而形成。
接著，在導電膜28上經使用第六光罩的光微影製程形成遮罩。然後使用該遮罩對導電膜28的一部分進行蝕刻，如圖12C所示那樣，形成共用電極29。注意，雖然未圖示，但共用電極29連接於與導電膜13同時形成的連接端子或者與導電膜21a、21b同時形成的連接端子。此後去除遮罩。
經上述製程，可以在製造電晶體102的同時製造電容元件105。
本實施方式所示的顯示裝置的元件基板的頂面形狀為鋸齒形狀，並且形成有共用電極，該共用電極包括在與用作信號線的導電膜交叉的方向上延伸的條狀的區 域。因此，可以製造對比度良好的顯示裝置。另外，在更新頻率低的液晶顯示裝置中，可以減少閃爍。
在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極，由此可以利用六個光罩製造電晶體102及電容元件105。像素電極用作電容元件的一個電極。另外，公用電極用作電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的開口率。還可以製造耗電量低的顯示裝置。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
〈變形例子1〉
參照圖13A及圖13B對實施方式1所示的顯示裝置中的設置與共用電極連接的公用線的結構進行說明。
圖13A是顯示裝置所包括的像素103a至103c的俯視圖，圖13B示出圖13A中的點劃線A-B、C-D的剖面圖。
如圖13A所示，共用電極29的頂面形狀是鋸齒形狀，用作信號線的導電膜21a的延伸方向與共用電極29的延伸方向交叉。
在此，為了容易理解共用電極29的結構，使 用陰影來說明共用電極29的形狀。共用電極29包括以左斜的陰影表示的區域以及以右斜的陰影表示的區域。以左斜的陰影表示的區域是條狀的區域(第一區域)，並且為鋸齒形狀，用作信號線的導電膜21a的延伸方向與共用電極29的延伸方向交叉。以右斜的陰影表示的區域是與條狀的區域(第一區域)連接的連接區域(第二區域)，該區域在與用作信號線的導電膜21a平行或大致平行的方向上延伸。
另外，公用線21c與共用電極29的連接區域(第二區域)重疊。
公用線21c可以設置在每一個像素中。或者，公用線21c可以設置在每多個像素中。例如，如圖13A所示，藉由對三個像素設置一個公用線21c，在顯示裝置的平面中能夠減少公用線所占的面積。或者，也可以對四個以上的像素設置一個公用線。其結果是，能夠提高像素的面積及像素的開口率。
在像素電極19b與共用電極29重疊的區域中，液晶分子不容易被在像素電極19b與共用電極29的連接區域(第二區域)之間產生的電場驅動。因此，在共用電極29的連接區域(第二區域)中，藉由減少與像素電極19b重疊的區域，能夠增加液晶分子被驅動的區域，從而可以提高開口率。例如，如圖13A所示，藉由將共用電極29的連接區域(第二區域)設置在不與像素電極19b重疊的位置，能夠減少與像素電極19b和共用電極29 的連接區域重疊的面積，從而能夠提高像素的開口率。
如圖13B所示，公用線21c可以與用作信號線的導電膜21a同時形成。另外，共用電極29在形成在氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜27中的開口42與公用線21c連接。
與共用電極29的材料相比，導電膜21a的材料的電阻率低，所以能夠降低共用電極29及公用線21c的電阻。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式3
在本實施方式中，參照圖式對與實施方式2不同的顯示裝置及其製造方法進行說明。本實施方式與實施方式2的不同之處在於高清晰的顯示裝置所包括的電晶體包括能夠減少漏光的源極電極及汲極電極。注意，省略與實施方式2重複的結構的說明。
圖14是本實施方式所示的顯示裝置的俯視圖。其特徵為：用作源極電極和汲極電極中的一個的導電膜21b的頂面形狀是L字形。也就是說，在導電膜21b的平面形狀，在與用作掃描線的導電膜13垂直的方向上延伸的區域21b_1與在與該導電膜13平行或大致平行的方向上延伸的區域21b_2連接，並且該區域21b_2在平面中與導電膜13、像素電極19b和共用電極29中的一個以上 重疊。或者，導電膜21b包括在與該導電膜13平行或大致平行的方向上延伸的區域21b_2，該區域21b_2在平面中位於導電膜13與像素電極19b或共用電極29之間。
在高清晰的顯示裝置中，像素的面積得到減少，所以用作掃描線的導電膜13與共用電極29之間的距離變窄。在顯示黑色的像素中，當使電晶體成為導通狀態的電壓被施加到用作掃描線的導電膜13時，在顯示黑色的像素電極19b中，在像素電極與用作掃描線的導電膜13之間產生電場。其結果是，液晶分子向非意圖的方向轉動，並成為漏光的原因。
然而，在本實施方式所示的顯示裝置所包括的電晶體中，在用作源極電極和汲極電極中的一個的導電膜21b中，包括與導電膜13、像素電極19b和共用電極29中的一個以上重疊的區域21b_2，或者，在平面中，包括位於導電膜13與像素電極19b或共用電極29之間的區域21b_2。其結果是，區域21b_2遮擋用作掃描線的導電膜13的電場，因此能夠抑制在該導電膜13與像素電極19b之間產生的電場，從而可以減少漏光。
另外，導電膜21b也可以與共用電極29重疊。可以將該重疊的區域用作電容元件。因此，藉由採用這樣的結構，可以增加電容元件的電荷容量。圖24示出該情況的例子。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式4
在本實施方式中，參照圖式對與實施方式2及實施方式3不同的顯示裝置及其製造方法進行說明。本實施方式與實施方式2的不同之處在於高清晰的顯示裝置包括能夠減少漏光的共用電極。注意，省略與實施方式2重複的結構的說明。
圖15是本實施方式所示的顯示裝置的俯視圖。其特徵為：共用電極29a包括在與用作信號線的導電膜21a交叉的方向上延伸的條狀的區域29a_1以及與該條狀的區域連接且與用作掃描線的導電膜13重疊的區域29a_2。
在高清晰的顯示裝置中，像素的面積得到減少，所以用作掃描線的導電膜13與像素電極19b之間的距離變窄。當電壓施加到用作掃描線的導電膜13時，在該導電膜13與像素電極19b之間產生電場。其結果是，液晶分子向非意圖的方向轉動，並成為漏光的原因。
然而，本實施方式所示的顯示裝置包括具有與用作掃描線的導電膜13交叉的區域29a_2的共用電極29a。其結果是，能夠抑制在用作掃描線的導電膜13與共用電極29a之間產生的電場，從而可以減少漏光。
另外，導電膜21b也可以與共用電極29重疊。可以將該重疊的區域用作電容元件。因此，藉由採用這樣的結構，可以增加電容元件的電荷容量。圖25示出 該情況的例子。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式5
在本實施方式中，參照圖式對與實施方式2不同的顯示裝置及其製造方法進行說明。本實施方式與實施方式2的不同之處在於：電晶體採用在不同的閘極電極之間設置有氧化物半導體膜的結構，即雙閘極結構的電晶體。注意，省略與實施方式2重複的結構的說明。
對顯示裝置所包括的元件基板的具體結構進行說明。如圖26所示，本實施方式所示的元件基板與實施方式2的不同之處在於具有用作閘極電極的導電膜29b，該導電膜29b分別與用作閘極電極的導電膜13、氧化物半導體膜19a、導電膜21a、21b以及氧化物絕緣膜25的一部分或全部重疊。用作閘極電極的導電膜29b在開口41a、41b與用作閘極電極的導電膜13連接。
圖26所示的電晶體102a是通道蝕刻型電晶體。注意，沿著線A-B的剖面圖是通道長度方向上的電晶體102a以及電容元件105a的剖面圖，沿著線C-D的剖面圖是通道寬度方向上的電晶體102a、用作閘極電極的導電膜13以及用作閘極電極的導電膜29b的連接部的剖面圖。
圖26所示的電晶體102a是具有雙閘極結構 的電晶體，其包括：設置在基板11上的用作閘極電極的導電膜13；形成在基板11及用作閘極電極的導電膜13上的氮化物絕緣膜15；形成在氮化物絕緣膜15上的氧化物絕緣膜17；隔著氮化物絕緣膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的氧化物半導體膜19a；以及與氧化物半導體膜19a接觸的用作源極電極和汲極電極的導電膜21a及21b。在氧化物絕緣膜17、氧化物半導體膜19a、用作源極電極和汲極電極的導電膜21a及21b上形成有氧化物絕緣膜23，在氧化物絕緣膜23上形成有氧化物絕緣膜25。在氮化物絕緣膜15、氧化物絕緣膜23、氧化物絕緣膜25及導電膜21b上形成有氮化物絕緣膜27。另外，像素電極19b形成在氧化物絕緣膜17上。像素電極19b連接於用作源極電極和汲極電極的導電膜21a、21b中的一個，在此連接於導電膜21b。另外，共用電極29及用作閘極電極的導電膜29b形成在氮化物絕緣膜27上。
如沿著線C-D的剖面圖所示，在設置在氮化物絕緣膜15及氮化物絕緣膜27中的開口41a中，用作閘極電極的導電膜29b與用作閘極電極的導電膜13連接。也就是說，用作閘極電極的導電膜13的電位與用作閘極電極的導電膜29b的電位相等。
由此，藉由對電晶體102a的各閘極電極施加同一電位的電壓，可以降低初始特性的不均勻並抑制由-GBT應力測試導致的劣化及受到汲極電壓左右的通態電流 (on-state current)的上升電壓變動。另外，在氧化物半導體膜19a中，還可以在膜厚度方向上進一步增大載子流動的區域，使得載子的遷移量增多。其結果是，電晶體102a的通態電流變高，並且場效移動率變高，典型為20cm2/V．s以上。
在本實施方式所示的電晶體102a上形成有被分離的氧化物絕緣膜23、25，該被分離的氧化物絕緣膜23、25與氧化物半導體膜19a重疊。在通道寬度方向上的剖面圖中，氧化物絕緣膜23及25的端部位於氧化物半導體膜19a的外側。並且，在圖26所示的通道寬度方向上，用作閘極電極的導電膜29b隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對。
氧化物半導體膜的藉由蝕刻等而被加工的端部在由於受到加工時的損傷而形成缺陷的同時，由於雜質附著等而被污染。由此，氧化物半導體膜的端部在被施加電場等壓力時容易被活化而成為n型(低電阻)。因此，與用作閘極電極的導電膜13重疊的氧化物半導體膜19a的端部容易被n型化。在該被n型化的端部被設置在用作源極電極及汲極電極的導電膜21a與導電膜21b之間時，n型化的區域成為載子的路徑而形成寄生通道。但是，藉由如沿著線C-D的剖面圖所示那樣在通道寬度方向上使用作閘極電極的導電膜29b隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對，借助於用作閘極電極的導電膜29b的電場的影響，可以抑制寄生通道發生在氧化物 半導體膜19a的側面或包含該側面及其附近的區域中。其結果是，成為臨界電壓中的汲極電流的上升急劇的電特性優良的電晶體。
另外，在電容元件105a中，像素電極19b是與氧化物半導體膜19a同時形成的膜，且是藉由包含雜質而導電性得到提高的膜。或者，像素電極19b是與氧化物半導體膜19a同時形成的膜，且因電漿損傷等形成氧缺損而導電性得到提高的膜。或者，像素電極19b是與氧化物半導體膜19a同時形成的膜，且是藉由包含雜質並因電漿損傷等形成氧缺損而導電性得到提高的膜。
在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極。將像素電極用作電容元件的一個電極。將共用電極用作電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程數。另外，電容元件具有透光性。其結果是，可以在增大電容元件所占的面積的同時提高像素的開口率。
下面詳細說明電晶體102a的結構。省略使用與實施方式2相同的符號表示的結構的說明。
用作閘極電極的導電膜29b可以適當地使用與實施方式2所示的共用電極29同樣的材料。
接著，參照圖10A至圖12A及圖27A至圖27C對圖26所示的電晶體102a及電容元件105a的製造方法進行說明。
與實施方式2同樣地，經圖10A至圖12A的製程，在基板11上分別形成用作閘極電極的導電膜13、氮化物絕緣膜15、氧化物絕緣膜16、氧化物半導體膜19a、像素電極19b、用作源極電極及汲極電極的導電膜21a及21b、氧化物絕緣膜22、氧化物絕緣膜24以及氮化物絕緣膜26。在該製程中，進行使用第一光罩至第四光罩的光微影製程。
接著，在氮化物絕緣膜26上經使用第五光罩的光微影製程形成遮罩，然後使用該遮罩對氮化物絕緣膜26的一部分進行蝕刻，如圖27A所示，形成具有開口41a、41b的氮化物絕緣膜27。
接著，如圖27B所示，在用作閘極電極的導電膜13、導電膜21b及氮化物絕緣膜27上形成在後面將成為共用電極29、用作閘極電極的導電膜29b的導電膜28。
接著，在導電膜28上經使用第六光罩的光微影製程形成遮罩。接著，用該遮罩對導電膜28的一部分進行蝕刻來形成圖27C所示的共用電極29及用作閘極電極的導電膜29b。然後，去除遮罩。
經上述製程，可以在製造電晶體102a的同時製造電容元件105a。
在本實施方式所示的電晶體中，在通道寬度方向上使用作閘極電極的共用電極29隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對，由此借助於 用作閘極電極的導電膜29b的電場的影響，可以抑制寄生通道發生在氧化物半導體膜19a的側面或包含該側面及其附近的區域中。其結果是，成為臨界電壓中的汲極電流的上升急劇的電特性優良的電晶體。
在本實施方式所示的顯示裝置的元件基板上設置有包括在與信號線交叉的方向的延伸的條狀的區域的共用電極。因此，可以製造對比度高的顯示裝置。
在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極。像素電極用作電容元件的一個電極。另外，共用電極用作電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的開口率。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式6
在本實施方式中，參照圖式對包括與上述實施方式相比能夠進一步減少氧化物半導體膜中的缺陷量的電晶體的顯示裝置進行說明。本實施方式所說明的電晶體與實施方式2至實施方式5所說明的電晶體之間的不同之處在於：本實施方式所示的電晶體包括具有多個氧化物半導體膜的多層膜。在此，參照實施方式2說明電晶體的詳細內容。
圖16A及圖16B示出顯示裝置所包括的元件基板的剖面圖。圖16A及圖16B是沿著圖6中的點劃線A-B及點劃線C-D的剖面圖。
圖16A所示的電晶體102b具有隔著氮化物絕緣膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的多層膜37a、與多層膜37a接觸的用作源極電極和汲極電極的導電膜21a及導電膜21b。在氮化物絕緣膜15及氧化物絕緣膜17、多層膜37a以及用作源極電極和汲極電極的導電膜21a及導電膜21b上形成有氧化物絕緣膜23、氧化物絕緣膜25以及氮化物絕緣膜27。
圖16A所示的電容元件105b具有形成在氧化物絕緣膜17上的多層膜37b、與多層膜37b接觸的氮化物絕緣膜27以及與氮化物絕緣膜27接觸的公用電極29。多層膜37b用作像素電極。
在本實施方式所示的電晶體102b中，多層膜37a包括氧化物半導體膜19a及氧化物半導體膜39a。即，多層膜37a為兩層結構。另外，將氧化物半導體膜19a的一部分用作通道區域。此外，以與多層膜37a接觸的方式形成有氧化物絕緣膜23，以與氧化物絕緣膜23接觸的方式形成有氧化物絕緣膜25。換言之，在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。
氧化物半導體膜39a是由構成氧化物半導體膜19a的元素中的一種以上構成的氧化物膜。因此，由於 氧化物半導體膜19a與氧化物半導體膜39a之間的介面不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
作為氧化物半導體膜39a，典型的是In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、Sn、La、Ce或Nd)，並且與氧化物半導體膜19a相比，氧化物半導體膜39a的導帶底端的能量較接近於真空能階，典型的是，氧化物半導體膜39a的導帶底端的能量和氧化物半導體膜19a的導帶底端的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換言之，氧化物半導體膜39a的電子親和力與氧化物半導體膜19a的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上，且2eV以下、1eV以下、0.5eV以下或者0.4eV以下。
氧化物半導體膜39a藉由包含In提高載子移動率(電子移動率)，所以是較佳的。
藉由使氧化物半導體膜39a具有其原子個數比高於In的原子個數比的Al、Ga、Y、Zr、Sn、La、Ce或Nd，有時具有如下效果：(1)增大氧化物半導體膜39a的能隙。(2)減小氧化物半導體膜39a的電子親和力。(3)減少來自外部的雜質的擴散。(4)絕緣性比氧化物半導體膜19a高。(5)由於Al、Ga、Y、Zr、Sn、La、Ce或Nd是與氧的鍵合力強的金屬元素，所以不容易產 生氧缺損。
在氧化物半導體膜39a為In-M-Zn氧化物膜的情況下，當In和M的總和為100atomic%時，In及M的原子個數比為如下：In低於50atomic%且M高於50atomic%；更佳為In低於25atomic%且M高於75atomic%。
另外，當氧化物半導體膜19a及氧化物半導體膜39a為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)時，氧化物半導體膜39a所含的M(Al、Ga、Y、Zr、Sn、La、Ce或Nd)的原子個數比大於氧化物半導體膜19a所含的M的原子個數比，典型的是，氧化物半導體膜39a所含的M的原子個數比為氧化物半導體膜19a所含的M的原子個數比的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
另外，當氧化物半導體膜19a及氧化物半導體膜39a為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)時，並且氧化物半導體膜39a的原子個數比為In：M：Zn=x1：y1：z1，且氧化物半導體膜19a的原子個數比為In：M：Zn=x2：y2：z2的情況下，y1/x1大於y2/x2，較佳為y1/x1為y2/x2的1.5倍以上，更佳為y1/x1為y2/x2的2倍以上，進一步較佳為y1/x1為y2/x2的3倍以上。
當氧化物半導體膜19a是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、Sn、La、Ce或Nd)時，在用於形成氧化物半導體膜19a的靶材中，假設金屬元素的原子 個數比為In：M：Zn=x1：y1：z1時，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，可以使用作氧化物半導體膜19a的CAAC-OS膜容易形成。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜39a是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、Sn、La、Ce或Nd)時，在用於形成氧化物半導體膜39a的靶材中，假設金屬元素的原子個數比為In：M：Zn=x2：y2：z2時，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z2/y2為1以上且6以下，可以使用作氧化物半導體膜39a的CAAC-OS膜容易形成。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：6：8等。
另外，氧化物半導體膜19a及氧化物半導體膜39a的原子個數比作為誤差包括上述原子個數比的±40%的變動。
當在後面形成氧化物絕緣膜25時，氧化物半導體膜39a還用作緩和對氧化物半導體膜19a所造成的損傷的膜。
將氧化物半導體膜39a的厚度設定為3nm以 上且100nm以下，較佳為3nm以上且50nm以下。
另外，氧化物半導體膜39a與氧化物半導體膜19a同樣地例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned-Crystalline Oxide Semiconductor)、多晶結構、下述微晶結構或非晶結構。
氧化物半導體膜39a例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如完全是非晶結構，而不具有結晶部。
此外，也可以在氧化物半導體膜19a及氧化物半導體膜39a中分別構成具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時採用例如層疊有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在此，在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。因此，在氧化物半導體膜39a與氧化物絕緣膜23之間即使因雜質及缺陷形成載子陷阱，也在該載子陷阱與氧化物半導體膜19a之間有間隔。其結果是，在氧化物半導體膜19a中流過的電 子不容易被載子陷阱俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被載子陷阱俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜19a與載子陷阱之間有間隔時，能夠抑制電子被載子陷阱俘獲，從而能夠抑制臨界電壓的變動量。
此外，由於氧化物半導體膜39a能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜19a中的雜質量。另外，在氧化物半導體膜39a中不容易形成氧缺損。由此，能夠減少氧化物半導體膜19a中的雜質濃度及氧缺損量。
此外，氧化物半導體膜19a及氧化物半導體膜39a不以簡單地層疊各膜的方式來形成，而是以形成連續接合(在此，特指在各膜之間導帶底端的能量產生連續的變化的結構)的方式來形成。換而言之，採用在各膜之間的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊有的氧化物半導體膜19a與氧化物半導體膜39a之間，則能帶則失去連續性，因此，載子在介面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各室中，較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以盡可能地去除對氧化物半導 體膜來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
另外，如圖16B所示的電晶體102c那樣，也可以具有多層膜38a代替多層膜37a。
另外，如圖16B所示的電容元件105c那樣，也可以具有多層膜38b代替多層膜37b。
多層膜38a包括氧化物半導體膜49a、氧化物半導體膜19a及氧化物半導體膜39a。即，多層膜38a具有三層結構。此外，氧化物半導體膜19a用作通道區域。
氧化物半導體膜49a可以適當地使用與氧化物半導體膜39a同樣的材料及形成方法。
多層膜38b包括氧化物半導體膜49b、氧化物半導體膜19f及氧化物半導體膜39b。即，多層膜38b為三層結構。另外，多層膜38b用作像素電極。
氧化物半導體膜19f可以適當地使用與像素電極19b同樣的材料及形成方法。氧化物半導體膜49b可以適當地使用與氧化物半導體膜39b同樣的材料及形成方法。
此外，氧化物絕緣膜17與氧化物半導體膜49a相接觸。即，在氧化物絕緣膜17與氧化物半導體膜19a之間設置有氧化物半導體膜49a。
此外，多層膜38a與氧化物絕緣膜23相接觸。另外，氧化物半導體膜39a與氧化物絕緣膜23相接 觸。即，在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。
較佳為氧化物半導體膜49a的厚度比氧化物半導體膜19a的厚度薄。藉由將氧化物半導體膜49a的厚度設定為1nm以上且5nm以下，較佳為1nm以上且3nm以下，可以減少電晶體的臨界電壓的變動量。
本實施方式所示的電晶體在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。因此，在氧化物半導體膜39a與氧化物絕緣膜23之間即使因雜質及缺陷形成載子陷阱，也在該載子陷阱與氧化物半導體膜19a之間有間隔。其結果是，在氧化物半導體膜19a中流過的電子不容易被載子陷阱俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被載子陷阱俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜19a與載子陷阱之間有間隔時，能夠抑制電子被載子陷阱俘獲，從而能夠減少臨界電壓的變動量。
此外，由於氧化物半導體膜39a能夠遮蔽來自外部的雜質，所以可以減少從外部移動氧化物半導體膜19a的雜質量。此外，在氧化物半導體膜39a中不容易形成氧缺損。由此，能夠減少氧化物半導體膜19a中的雜質濃度及氧缺損量。
另外，由於在氧化物絕緣膜17與氧化物半導體膜19a之間設置有氧化物半導體膜49a，並且在氧化物 半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a，因此，能夠降低氧化物半導體膜49a與氧化物半導體膜19a之間的介面附近的矽或碳的濃度、氧化物半導體膜19a中的矽或碳的濃度或者氧化物半導體膜39a與氧化物半導體膜19a之間的介面附近的矽或碳的濃度。其結果是，在多層膜38a中，利用恆定光電流法導出的吸收係數低於1×10-3/cm，較佳為低於1×10-4/cm，即定域態密度極低。
在具有這種結構的電晶體102c中，因為包含氧化物半導體膜19a的多層膜38a中的缺陷極少，因此，能夠提高電晶體的電特性，典型的是能夠實現通態電流的增大及場效移動率的提高。另外，當進行應力測試的一個例子，即BT應力測試及光BT應力測試時，臨界電壓的變動量少，由此可靠性較高。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式7
在本實施方式中，對能夠用於包含在上述實施方式所說明的顯示裝置中的電晶體的氧化物半導體膜的一實施方式進行說明。
氧化物半導體膜可以由如下氧化物半導體構成：單晶結構的氧化物半導體(以下，稱為單晶氧化物半導體)、多晶結構的氧化物半導體(以下，稱為多晶氧化 物半導體)、微晶結構的氧化物半導體(以下，稱為微晶氧化物半導體)及非晶結構的氧化物半導體(以下，稱為非晶氧化物半導體)中的一種以上；CAAC-OS膜；非晶氧化物半導體及具有晶粒的氧化物半導體。下面作為典型例子，對CAAC-OS及微晶氧化物半導體進行說明。
〈CAAC-OS〉
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一。包括在CAAC-OS膜中的結晶部具有c軸配向性。在平面TEM影像中，包括在CAAC-OS膜中的結晶部的面積為2500nm2以上，較佳為5μm2以上，更佳為1000μm2以上。在剖面TEM影像中，藉由使該結晶部的含量為50%以上，較佳為80%以上，更佳為95%以上，則成為其物理性質類似於單晶的薄膜。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，難以觀察到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂 面的方式排列。在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。“垂直”是指兩條直線形成的角度為80°以上且100°以下，因此也包括角度為85°以上且95°以下的情況。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
此外，在對CAAC-OS膜進行電子繞射分析時，觀察到表示配向性的斑點(亮點)。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於In-Ga-Zn氧化物的(00x)面(x為整數)，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於In-Ga-Zn氧化物的結晶的(110)面。在此，將2θ固定為56°附近並 在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是In-Ga-Zn氧化物的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的配向在不同的結晶部之間沒有規律性，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的a-b面平行的面。
結晶是在形成CAAC-OS膜時或在進行加熱處理等晶化處理時形成的。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的結晶度不一定均勻。例如，當CAAC-OS膜的結晶部是由於CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的結晶度高於被形成面附近的結晶度。另外，還有如下情況：當對CAAC-OS膜添加雜質時，被添加了雜質的區域的結晶度改變，所以CAAC-OS膜中的結晶度根據區域而不同。
當利用out-of-plane法分析CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶部。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，某一種元素如矽等與氧的鍵合力比構成氧化物半導體膜的金屬元素與氧的鍵合力強，該元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺損有時成為載子陷阱，或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損量少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用 該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通)。此外，在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電晶體。被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時像固定電荷那樣動作。所以，採用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體有時電特性不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
〈微晶氧化物半導體〉
在使用TEM觀察的微晶氧化物半導體膜的影像中，有時難以明確地觀察到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。例如，在使用TEM觀察nc-OS膜時，有時難以明確地確認到晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不 到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。在對nc-OS膜進行使用其電子束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(也稱為選區電子繞射)時，觀察到類似於光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其電子束徑近於結晶部或者比結晶部小(例如，1nm以上且30nm以下)的電子射線的電子繞射(也稱為奈米束電子繞射)時，觀察到斑點。在對nc-OS膜進行奈米束電子繞射時，還有時觀察到如圓圈那樣的(環狀的)亮度高的區域。在對nc-OS膜進行奈米束電子繞射時，還有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
〈氧化物半導體膜及氧化物導電體膜〉
接著，參照圖38說明使用氧化物半導體形成的膜(以下稱為氧化物半導體膜(OS))及使用能夠用作像素電極19b的氧化物導電體形成的膜(以下稱為氧化物導電體膜(OC))的導電率的溫度依賴性。在圖38中，橫 軸示出測定溫度(下橫軸表示1/T，上橫軸表示T)，縱軸示出導電率(1/ρ)。另外，三角形示出氧化物半導體膜(OS)的測定結果，圓圈示出氧化物導電體膜(OC)的測定結果。
以如下方法製造包含氧化物半導體膜(OS)的樣本：在玻璃基板上，藉由使用原子個數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜，藉由使用原子個數比為In：Ga：Zn=1：4：5的濺射靶材的濺射法形成厚度為20nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行加熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行加熱處理，並且利用電漿CVD法形成氧氮化矽膜。
此外，以如下方法製造包含氧化物導電體膜(OC)的樣本：在玻璃基板上，藉由使用原子個數比為In：Ga：Zn=1：1：1的濺射靶材的濺射法形成厚度為100nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行加熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行加熱處理，並且利用電漿CVD法形成氮化矽膜。
從圖38可知，氧化物導電體膜(OC)的導電率的溫度依賴性低於氧化物半導體膜(OS)的導電率的溫度依賴性。典型的是，80K以上且290K以下的氧化物導電體膜(OC)的導電率的變化率低於±20%。或者，150K以上且250K以下的導電率的變化率低於±10%。也就是說，氧化物導電體是簡並半導體，可以推測其傳導帶 邊緣能階與費米能階一致或大致一致。因此，可將氧化物導電體膜(OC)用於電阻元件、佈線、電極、像素電極、共用電極等。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式8
如在實施方式2中所述的那樣，使用氧化物半導體膜的電晶體可以將在關閉狀態的電流值(關態電流值)控制得低。因此，可以延長影像信號等電信號的保持時間，而可以延長寫入間隔。
藉由本實施方式的液晶顯示裝置應用關態電流值低的電晶體，可以使其成為至少可以以兩個驅動方法(模式)進行顯示的液晶顯示裝置。第一驅動模式是習知的液晶顯示裝置的驅動方法，其中每一個圖框逐次改寫資料。第二驅動模式是在執行資料的寫入處理之後，停止資料的改寫的驅動方法。也就是說，第二驅動模式是減少了更新頻率的驅動模式。
以第一驅動模式進行動態影像的顯示。當顯示靜態影像時，每一個圖框的影像資料沒有變化，所以不需要在每一個圖框中進行資料的改寫。由此，當顯示靜態影像時，藉由以第二驅動模式使液晶顯示裝置進行工作，可以去除畫面的閃爍，同時可以減少耗電量。
另外，被應用於本實施方式的液晶顯示裝置 的液晶元件包括面積大的電容元件，並且儲存在電容元件的電荷容量大。因此，能夠延長保持像素電極的電位的時間，可以應用減少更新頻率的驅動模式。並且，即使在液晶顯示裝置中應用減少更新頻率的驅動模式的情況下，也能夠長期間地抑制施加到液晶層的電壓的變化，從而可以進一步防止使用者發覺影像的閃爍。因此，可以實現低耗電量化和顯示品質的提高。
在此，對減少更新頻率的效果進行說明。
眼睛疲勞大致分為神經疲勞和肌肉疲勞的兩種。神經疲勞是：由於長時間一直觀看液晶顯示裝置的發光、閃爍螢幕，使得該亮光刺激視網膜、視神經、腦子而引起的。肌肉疲勞是：由於過度使用在調節焦點時使用的睫狀肌而引起的。
圖17A示出習知的液晶顯示裝置的顯示的示意圖。如圖17A所示，在習知的液晶顯示裝置的顯示中，進行每秒60次的影像改寫。長時間一直觀看這種螢幕，恐怕會刺激使用者的視網膜、視神經、腦子而引起眼睛疲勞。
在本發明的一個方式中，將關態電流極低的電晶體，例如使用氧化物半導體的電晶體應用於液晶顯示裝置的像素部。另外，液晶元件包括面積大的電容元件。由此能夠抑制儲存在電容元件的電荷洩漏，所以即使減少圖框頻率，也能夠維持液晶顯示裝置的亮度。
也就是說，如圖17B所示，例如可以進行每 5秒鐘1次的影像改寫，由此可以盡可能地看到相同的影像，這使得使用者所看到的影像閃爍減少。由此，可以減少對使用者的視網膜、視神經、腦子的刺激而減輕神經疲勞。
根據本發明的一個方式，可以提供一種對眼睛刺激少的液晶顯示裝置。
實施方式9
在本實施方式中，對應用本發明的一個方式的顯示裝置的電子裝置的結構例子進行說明。另外，在本實施方式中，參照圖18對應用本發明的一個方式的顯示裝置的顯示模組進行說明。
圖18所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光單元8007、框架8009、印刷基板8010、電池8011。另外，有時不設置背光單元8007、電池8011、觸控面板8004等。
本發明的一個方式的顯示裝置例如可以用於顯示面板8006。
上蓋8001及下蓋8002根據觸控面板8004及顯示面板8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004能夠是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠被形成為與顯示面板8006重疊。此外，也可以使顯示面板8006的反基板(密封基 板)具有觸控面板的功能。或者，也可以在顯示面板8006的各像素內設置光感測器，而用作光學觸控面板。或者，也可以在顯示面板8006的各像素內設置觸摸感測器用電極，而用作靜電容量式觸控面板。
背光單元8007包括光源8008。光源8008也可以設置在背光單元8007的端部，並使用光擴散板。
另外，可以在背光單元8007與顯示面板8006之間設置波長轉換構件。波長轉換構件包括螢光顏料、螢光染料、量子點等的波長轉換物質。波長轉換物質可以吸收背光單元8007的光，並將該光的一部分或全部轉換成其他波長的光。另外，作為波長轉換物質的量子點是直徑為1nm以上且100nm以下的粒子。藉由使用具有量子點的波長轉換構件，可以提高顯示裝置的顏色再現性。而且，還可以將波長轉換構件用作導光板。
框架8009具有保護顯示面板8006的功能以及用來遮斷因印刷基板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有作為散熱板的功能。
印刷基板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池8011的電源。當使用商用電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光 板、相位差板、稜鏡片等構件。
圖19A至圖19D是包括本發明的一個方式的顯示裝置的電子裝置的外觀圖。
作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機等影像拍攝裝置、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、彈珠機(pachinko machine)等大型遊戲機等。
圖19A示出可攜式資訊終端，其包括主體1001、外殼1002、顯示部1003a和顯示部1003b等。顯示部1003b是觸控面板，藉由觸摸顯示在顯示部1003b上的鍵盤按鈕1004，可以操作螢幕且輸入文字。當然，也可以採用顯示部1003a是觸控面板的結構。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部1003a、顯示部1003b，可以實現可靠性高的可攜式資訊終端。
圖19A所示的可攜式資訊終端可以具有如下功能：顯示各種資訊(靜止影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；以及利用各種軟體(程式)控制處理；等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質插入部等的結構。
另外，圖19A所示的可攜式資訊終端可以採用以無線方式發送且接收資訊的結構。還可以採用以無線方式從電子書籍伺服器購買所希望的書籍資料等並下載的結構。
圖19B示出可攜式音樂播放機，其中主體1021包括顯示部1023、用來戴在耳朵上的固定部1022、揚聲器、操作按鈕1024以及外部儲存槽1025等。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部1023，可以實現可靠性高的可攜式音樂播放機。
另外，當對圖19B所示的可攜式音樂播放機添加天線、麥克風功能及無線功能且與行動電話一起使用時，可以在開車的同時進行無線免提通話。
圖19C示出行動電話，由外殼1030及外殼1031的兩個外殼構成。外殼1031具備顯示面板1032、揚聲器1033、麥克風1034、指向裝置1036、照相機1037、外部連接端子1038等。另外，外殼1030具備進行行動電話的充電的太陽能電池1040、外部儲存槽1041等。另外，天線內置於外殼1031內部。藉由將上述實施方式所示的電晶體用於顯示面板1032，可以實現可靠性高的行動電話。
另外，顯示面板1032具備觸控面板，在圖19C中，使用虛線示出作為影像被顯示出來的多個操作鍵1035。另外，還安裝有用來將由太陽能電池1040輸出的 電壓升壓到各電路所需的電壓的升壓電路。
顯示面板1032根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板1032同一面上設置有照相機1037，所以可以實現視頻電話。揚聲器1033及麥克風1034不侷限於音訊通話，還可以進行視頻通話、錄音、再生等。再者，外殼1030和外殼1031滑動而可以處於如圖19C那樣的展開狀態和重疊狀態，所以可以實現便於攜帶的小型化。
外部連接端子1038可以與AC轉接器及各種電纜如USB電纜等連接，由此可以進行充電及與個人電腦等的資料通訊。另外，藉由將儲存介質插入外部儲存槽1041，可以對應於更大量資料的保存及移動。
另外，除了上述功能之外，還可以具有紅外線通信功能、電視接收功能等。
圖19D示出電視機的一個例子。在電視機1050中，外殼1051組裝有顯示部1053。可以用顯示部1053顯示影像。此外，將CPU內置於支撐外殼1051的支架1055。藉由將上述實施方式所示的電晶體用於顯示部1053及CPU，可以實現可靠性高的電視機1050。
可以藉由外殼1051所具備的操作開關或另行提供的遙控器進行電視機1050的操作。此外，也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。
另外，電視機1050採用具備接收機、數據機 等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。
另外，電視機1050具備外部連接端子1054、儲存介質再現錄影部1052、外部儲存槽。外部連接端子1054可以與各種電纜如USB電纜等連接，由此可以進行與個人電腦等的資料通訊。藉由將盤狀儲存介質插入儲存介質再現錄影部1052中，可以進行對儲存在儲存介質中的資料的讀出以及對儲存介質的寫入。另外，也可以將插入外部儲存槽中的外部記憶體1056所儲存的影像或影像等顯示在顯示部1053上。
在上述實施方式所示的電晶體的關態洩漏電流極低的情況下，藉由將該電晶體應用於外部記憶體1056或CPU，可以提供耗電量充分降低的高可靠性電視機1050。
本實施方式可以與本說明書所記載的其他實施方式適當地組合而實施。
實施例1
在本實施例中，利用計算來評價根據本發明的一個方式的液晶顯示裝置的像素中的穿透率的分佈。
首先，說明在本實施例中使用的樣本。
圖15示出樣本1的俯視圖，圖7示出樣本1 的基板11一側的剖面圖。樣本1所示的像素由三個子像素構成。子像素由如下要素構成：橫向延伸的用作掃描線的導電膜13；縱向(與導電膜13正交的方向)延伸的用作信號線的導電膜21a；以及它們內側的區域。另外，共用電極29a包括：在與用作信號線的導電膜21a交叉的方向上延伸的條狀的區域；以及與導電膜21a平行且與條狀的區域連接的連接區域。另外，共用電極29a包括：在與用作信號線的導電膜21a交叉的方向上延伸的條狀的區域29a_1；以及與該條狀的區域連接且與用作掃描線的導電膜13重疊的區域29a_2。共用電極29a的頂面形狀在條狀的區域中為鋸齒形狀，其延伸方向為與用作信號線的導電膜21a交叉的方向。
另外，如圖7所示的電晶體那樣，電晶體102設置在每一個子像素中，電晶體102包括：用作閘極電極的導電膜13；設置在導電膜13上且用作閘極絕緣膜的氮化物絕緣膜15及氧化物絕緣膜17；隔著閘極絕緣膜與閘極電極重疊且與像素電極19b經同一製程形成的氧化物半導體膜19a；與該氧化物半導體膜19a電連接且用作信號線的導電膜21a；以及與氧化物半導體膜19a及像素電極19b電連接的導電膜21b。
另外，如圖7所示，在電晶體102上有氧化物絕緣膜23、25，在氧化物絕緣膜25及像素電極19b上有氮化物絕緣膜27。共用電極29設置在氮化物絕緣膜27上。
在樣本1中，如圖4所示的導電膜67那樣，將包括隔著液晶層與共用電極29相對的導電膜67的像素設定為樣本2。
另外，作為比較例子，樣本3為如下樣本：如圖2C所示的共用電極69那樣，圖15所示的像素中的共用電極29在頂面形狀中具有與用作信號線的導電膜正交的區域。
在樣本1及樣本2中，將共用電極的彎曲點的角度(相當於圖2A中的θ1)設定為160°，將用作信號線的導電膜的垂直線與共用電極所形成的角度(相當於圖2A中的θ2)設定為15°。
在樣本3中，將共用電極的彎曲點的角度設定為175°，將用作信號線的導電膜的垂直線與共用電極所形成的角度(相當於圖2A的θ2)設定為0°。
藉由上述步驟，準備樣本1至樣本3。樣本1至樣本3所示的像素可以藉由施加到像素電極與共用電極之間的水平電場來控制其穿透率。
接著，計算樣本1至樣本3的穿透率。使用日本Shintech公司製造的LCD Master 3-D，並以FEM-Static模式進行計算。在計算中，將尺寸設定為縱49.5μm、橫49.5μm、縱深(高度)4μm，並採用週期性(periodic)邊界條件。另外，導電膜13的厚度為200nm，氮化物絕緣膜15及氧化物絕緣膜17的總厚度為400nm，導電膜21a及導電膜21b的厚度為300nm，氧化物絕緣膜 23及氧化物絕緣膜25的總厚度為500nm，氮化物絕緣膜27的厚度為100nm。在樣本1至樣本3中，像素電極的厚度為0nm，共用電極的厚度為100nm。樣本2的導電膜67的厚度為0nm。另外，液晶分子的預扭轉角為90°、扭轉角為0°、預傾角為3°。另外，為了減輕計算的負載，將樣本1至樣本3的像素電極的厚度及樣本2的導電膜67的厚度設定為0nm。
在上述條件中，分別計算了在如下情況下的穿透率：將用作掃描線的導電膜設定為-9V，將公用線設定為0V，使用作信號線的導電膜的電壓與像素電極相等，並且從0V至6V每次增加1V來施加電壓的情況(在更新頻率低的液晶顯示裝置中，這相當於更新期間)；以及將用作信號線的導電膜固定為0V，並且從0V至6V每次增加1V來對像素電極施加電壓的情況(在更新頻率低的液晶顯示裝置中，這相當於保持期間)。
圖20A、圖20B及圖21示出像素電極的電壓(記載為“像素電壓”)與像素的穿透率的關係。圖20A示出樣本1的計算結果，圖20B示出樣本2的計算結果，圖21示出樣本3的計算結果。在各圖中，黑色圓圈表示在使用作信號線的導電膜的電壓(記載為“信號線電壓”)與像素電壓相等的情況下的(相當於更新期間)的穿透率，白色圓圈表示在固定信號線電壓為0V的情況下的(相當於保持期間)的穿透率。另外，將平行尼科耳狀態的穿透率設定為100%來計算各樣本的穿透率。
從圖20A及圖20B可知，在樣本1及樣本2中，隨著像素電壓的上升，穿透率也在上升。另外，當對像素電壓為6V的情況、使信號線電壓與像素電壓相等的情況、固定信號線電壓為0V的情況進行比較時，可知穿透率的差很小。由此，在保持期間及更新期間中，能夠維持像素的穿透率，從而減少影像閃爍。
另一方面，從圖21可知，在樣本3中，隨著像素電壓的上升，穿透率也在上升。然而，固定信號線電壓為0V的情況下的穿透率與使信號線電壓和像素電壓相等的情況下的穿透率相比上升率低。由此，保持期間中的像素的亮度變得比更新期間低，因此發生閃爍。
因此，在更新頻率低的液晶顯示裝置中，設置具有樣本1及樣本2所示的形狀的共用電極是對減少閃爍有效的。
實施例2
實施方式2至實施方式6所示的元件基板可以實現製程中的遮罩個數的減少和像素的高開口率。然而，由於液晶元件形成在氧化物絕緣膜23、25等部分被蝕刻的區域，在元件基板內具有步階結構。於是，調查了配向膜的摩擦方向和漏光的關係。
首先，對為了形成配向膜的配向處理方向和像素的漏光量的關係的調查結果進行說明。
在此，對於用作信號線的導電膜21a的延伸 方向以0°、45°、90°的角度對所試製的元件基板進行摩擦處理。另外，對反基板進行配向處理以使其與元件基板的摩擦方向成為反平行。接著，藉由在元件基板與反基板之間設置液晶層及密封材料來製造液晶顯示裝置。
接著，測定該液晶顯示裝置所包括的像素的漏光量。在測定中，在液晶顯示裝置中配置一對偏光板以使偏振器成為正交尼科耳狀態。將摩擦方向的角度和偏振器的軸配置為平行。圖29示出測定結果。另外，在各液晶顯示裝置中，測定了五個地方的漏光量。
從圖29可以確認到，在摩擦方向與用作信號線的導電膜21a所形成的角度為45°的顯示裝置中漏光多，而在0°及90°的角度時漏光少。另外，還可以確認到藉由以使摩擦方向與用作信號線的導電膜21a平行的方式進行配向處理，最能夠抑制漏光。
在本實施例中製造的液晶顯示裝置中，用作信號線的導電膜21a的密度是用作掃描線的導電膜13的密度的3倍。也就是說，在與用作信號線的導電膜21a平行的方向上凹區域和凸區域分別延伸。在此確認到，藉由在與用作信號線的導電膜21a平行的方向上進行配向處理，即使形成有步階，也可以抑制漏光。
接著，說明配向處理方法與漏光量的關係的調查結果。
圖30A及圖30B是利用顯微鏡觀察液晶顯示裝置的顯示部的照片。圖30A是觀察只進行摩擦處理而形 成配向膜的液晶顯示裝置的結果，圖30B是觀察進行摩擦處理及光配向處理而形成配向膜的液晶顯示裝置的結果。注意，將偏光板所包括的偏振器的配置設定為正交尼科耳狀態，並採用透過模式來進行了顯微鏡觀察。
從圖30A可以確認到，在只進行摩擦處理而形成配向膜的液晶顯示裝置中，發生局部性的漏光。另一方面，從圖30B可以確認到，在進行摩擦處理及光配向處理而形成配向膜的液晶顯示裝置中，漏光得到了抑制。
從上述結果可以確認到：藉由對具有步階結構的元件基板進行使液晶分子的配向為水平配向，並與凹區域及凸區域分別延伸的方向平行的配向處理，與此同時還採用光配向處理，在面內能夠實現整齊的配向處理。
實施例3
在本實施例中，如圖31A所示，在包括在與用作信號線的導電膜21a大概正交的方向上形成鋸齒形狀的狹縫的共用電極29的像素中，計算了液晶分子的配向的狀況。
在此，使用液晶顯示器用設計模擬器：LCD Master 3D Full set FEM模式(日本Shintech公司製造)來進行液晶分子的配向的計算。另外，將液晶元件中的單元間隙設定為4.0μm，假設像素結構為包括鄰接的兩個子像素的結構。使一個子像素為白色顯示(對像素電極19b施加5V的電壓)，另一個子像素為黑色顯示(對像素電 極19b施加0V的電壓)，由此計算液晶分子的配向狀態。並且，為了調查用作信號線的導電膜21a與共用電極29之間的電場的影響，對用作信號線的導電膜21a施加0V或6V，由此比較液晶分子的配向。在此，假設面板為實際的面板，以覆蓋用作信號線的導電膜21a的端部的內側的1.5μm的區域的方式在反基板上配置遮光膜，並進行計算。
作為比較例子，對圖32A所示的包括直線形狀的共用電極30的像素中的液晶分子的配向進行計算。
另外，在以低更新頻率驅動的液晶顯示裝置中，由於從撓曲電效應的觀點出發負型液晶材料是較佳的，所以在這裡的計算中使用負型液晶材料。
圖31B及圖31C示出圖31A所示的像素的計算結果。另外，圖32B及圖32C示出圖32A所示的像素的計算結果。在圖31A至圖31C及圖32A至圖32C中，圖31B及圖32B是在對用作信號線的導電膜21a施加0V時的計算結果，圖31C及圖32C是在對用作信號線的導電膜21a施加6V時的計算結果。
當對圖32B及圖32C所示的顯示白色的子像素進行比較時，可以確認到根據用作信號線的導電膜21a的電壓而液晶分子的配向狀態不同。另一方面，當對圖31B及圖31C所示的顯示白色的子像素進行比較時，在像素電極19b上的液晶分子的配向狀態中確認不到很大的差別。
這是因為：藉由將共用電極29的形狀設置為鋸齒形狀，液晶分子的旋轉方向在用作信號線的導電膜21a上是順時針，而在像素電極19b上是逆時針，其結果是，用作信號線的導電膜21a上的液晶分子的配向狀態與像素電極19b上的液晶分子的配向狀態不容易互相干涉。
接著，利用上述計算結果計算出從0V至6V每次增加0.5V來對像素電極19b施加電壓時的像素的電壓-穿透率特性。此時，施加到用作信號線的導電膜21a的電壓Vd為0V或6V。圖40A及圖40B示出計算結果。圖40A是圖31A所示的像素的電壓-穿透率特性的計算結果，圖40B是圖32A所示的像素的電壓-穿透率特性的計算結果。另外，在圖40A及圖40B中，橫軸表示像素電極19b的電壓，縱軸表示像素的穿透率。另外，在各圖中，圓圈及虛線表示用作信號線的導電膜21a的電壓為0V時的計算結果，方塊及實線表示用作信號線的導電膜21a的電壓為6V時的計算結果。在圖40A中，表示電壓Vd為0V與6V時的穿透率的曲線幾乎重疊。如圖40A所示，可知在圖31A至圖31C所示的共用電極30的結構中，根據用作信號線的導電膜21a的電壓的像素穿透率的變動小。
另外，圖33示出以施加到用作信號線的導電膜21a的電壓為0V時的電壓-穿透率特性為基準，施加到用作信號線的導電膜21a的電壓為0V至6V的情況下的電壓-穿透率特性的偏離的比例。在圖33中，橫軸表示像 素電極19b的電壓，縱軸表示穿透率的偏離的比例。與在圖31A至圖31C及圖32A至圖32C進行的計算同樣地，假設面板為實際的面板，以覆蓋用作信號線的導電膜21a的端部的內側的1.5μm的區域的方式在反基板上配置遮光膜，並進行計算。
在圖33中，橫軸表示施加到像素電極19b的電壓，縱軸表示施加每一個電壓時的電壓-穿透率特性的偏離的比例。在圖33中，實線表示圖31A所示的像素的計算結果，虛線表示圖32A所示的像素的計算結果。
在圖32A所示的共用電極30的結構中，隨著施加到像素電極19b的電壓上升，電壓-穿透率特性的偏離變大。也就是說，像素的穿透率受到用作信號線的導電膜21a的電壓的很大的影響。
另一方面，在圖31A所示的共用電極29的形狀中，即使施加到像素電極19b的電壓上升，電壓-穿透率特性的偏離也小。也就是說，像素的穿透率受到的用作信號線的導電膜21a的電壓的影響不大。
因此，藉由使液晶分子的旋轉方向在用作信號線的導電膜21a上與像素電極19b上相反，可以減少用作信號線的導電膜所受到的電場對液晶分子的影響。
另外，設置在用作信號線的導電膜21a上的共用電極29的形狀為狹縫狀，並且在用作信號線的導電膜21a上形成有氧化物絕緣膜23、25，因此可以充分地減少在用作信號線的導電膜21a與共用電極29之間產生 的寄生電容。
因此，可以說本發明的元件基板具有在減少了更新頻率的驅動方法的液晶顯示裝置中也能夠發揮作用的結構。
實施例4
在本實施例中，使用實施方式2所示的元件基板製造液晶顯示裝置。對該液晶顯示裝置的規格和顯示影像進行說明。
表1示出液晶顯示裝置的規格。
另外，藉由如下方法以六個遮罩的製程製造了能夠低頻驅動的513ppi的FFS模式的液晶顯示裝置：利用摩擦處理及光配向處理來進行配向膜的配向處理；將共用電極的形狀設置為鋸齒形狀；以及將與電晶體所包括的氧化物半導體膜同時形成的具有導電性的氧化物半導體 膜用作像素電極19b。
圖34示出拍攝在本實施例中製造的液晶顯示裝置所顯示的影像的圖。如圖34所示，本發明的顯示裝置是高清晰的顯示品質良好的液晶顯示裝置。在本實施例中製造的液晶顯示裝置也能夠採用低頻驅動方法，因此能夠減少耗電量。
實施例5
在本實施例中，對具有導電性的氧化物半導體膜的穿透率、導電率及電阻率進行說明。
首先，對樣本A1及樣本A2的製造方法進行說明。
先說明樣本A1的製造方法。
在玻璃基板上形成厚度為50nm的In-Ga-Zn氧化物膜(下面稱為IGZO膜)，然後，在其上層疊厚度為100nm的氮化矽膜。另外，樣本A1包括具有導電性的氧化物半導體膜。
IGZO膜的成膜條件為：採用濺射法；使用金屬氧化物靶材(In：Ga：Zn=1：1：1)；作為濺射氣體使用33vol%的氧(以氬稀釋)；壓力=0.4Pa；成膜電力=200W；以及基板溫度=300℃。
氮化矽膜的成膜條件為：採用電漿CVD法；SiH4/N2/NH3=50/5000/100sccm；壓力=100Pa；成膜電力=1000W；以及基板溫度=350℃。藉由以上製程製造了樣 本A1。
接著，說明樣本A2的製造方法。
作為樣本A2，採用樣本A1的IGZO膜的成膜條件，在玻璃基板上形成IGZO膜。藉由以上製程製造了樣本A2。樣本A1包括氧化物半導體膜。
接著，在樣本A1及樣本A2中，測定可見光的穿透率。圖35示出所測定的穿透率。在圖35中，實線表示樣本A1所包括的具有導電性的氧化物半導體膜(OC film)的穿透率，虛線表示樣本A2所包括的氧化物半導體膜(OS film)的穿透率。
在樣本A1及樣本A2中，在寬能量區域中穿透率為80%以上。也就是說，具有導電性的氧化物半導體膜比氧化物半導體膜可見光區域的透光性高。
接著，測定具有導電性的氧化物半導體膜的導電率及電阻率。
首先，說明樣本A3的製造方法。
在與樣本A1同樣的條件下，在玻璃基板上形成厚度為35nm的IGZO膜，然後，在其上層疊厚度為100nm的氮化矽膜。接著，對氮化矽膜進行蝕刻，使具有導電性的氧化物半導體膜露出。藉由以上製程製造了樣本A3。
接著，測定樣本A3所包括的具有導電性的氧化物半導體膜的導電率。圖36示出具有導電性的氧化物半導體膜的導電率的1/T依賴性(阿瑞尼氏圖)。圖36 中的橫軸表示1/T(絕對溫度)，縱軸表示1/ρ。
如圖36所示，隨著溫度的上升，具有導電性的氧化物半導體膜的電阻略微上升。由此可以說具有導電性的氧化物半導體膜不呈現半導體性而呈現金屬性的作用。可以推測這是因為：在具有導電性的氧化物半導體膜中，載子簡並化。
接著，圖37示出測定樣本A3的電阻率的結果。樣本A3所包括的具有導電性的氧化物半導體膜的電特性呈現良好的線性特性，電阻率為7×10-3Ω．cm左右。
由穿透率及電阻率的測定看來，具有導電性的氧化物半導體膜可以代替ITO。
另外，可以說具有導電性的氧化物半導體膜的物性與氧化物半導體膜不同，它們兩個是不同的材料。
實施例6
在本實施例中，對電晶體的Vg-Id特性的測定結果進行說明。
首先，參照圖10A至圖10D及圖11A至圖11D對樣本B1所包括的電晶體的製程進行說明。
如圖10A所示，作為基板11使用玻璃基板，在基板11上形成導電膜12。
在此，作為導電膜12，利用濺射法形成厚度為100nm的鎢膜。
接著，如圖10B所示，形成用作閘極電極的 導電膜13。
在此，藉由光微影製程在導電膜12上形成遮罩後，對導電膜12的一部分進行蝕刻，由此形成導電膜13。
如圖10C所示，在導電膜13上依次形成氮化物絕緣膜15、氧化物絕緣膜16及氧化物半導體膜18。
在此，作為氮化物絕緣膜15，利用電漿CVD法分別形成厚度為50nm的第一氮化矽膜、厚度為300nm的第二氮化矽膜及厚度為50nm的第三氮化矽膜。作為氧化物絕緣膜16，利用電漿CVD法形成厚度為50nm的氧氮化矽膜。作為氧化物半導體膜18，利用濺射法形成厚度為35nm的IGZO膜。另外，使用了原子個數比為In：Ga：Zn=1：1：1的濺射靶材。成膜溫度為170℃。
接著，進行第一加熱處理。在此，作為第一加熱處理，在氮氛圍下以450℃進行1小時的加熱處理後，在氮及氧氛圍下以450℃進行1小時的加熱處理。
如圖10D所示，形成氧化物半導體膜19a。在此，藉由光微影製程在氧化物半導體膜18上形成遮罩後，對氧化物半導體膜18的一部分進行蝕刻，由此形成氧化物半導體膜19a。
接著，如圖11A所示，形成導電膜20。
在此，作為導電膜20，利用濺射法分別依次形成厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。
如圖11B所示，形成用作源極電極及汲極電極的導電膜21a、21b。在此，藉由光微影製程在導電膜20上形成遮罩後，對導電膜20的一部分進行蝕刻，由此形成導電膜21a、21b。
如圖11C所示，形成氧化物絕緣膜22及氧化物絕緣膜24。
在此，作為氧化物絕緣膜22，利用電漿CVD法形成厚度為50nm的氧氮化矽膜。作為氧化物絕緣膜24，利用電漿CVD法形成厚度為400nm的氧氮化矽膜。
接著，進行第二加熱處理，在使水、氮、氫等從氧化物絕緣膜22及氧化物絕緣膜24中脫離的同時，將氧化物絕緣膜24所包含的氧的一部分供應到氧化物半導體膜19a。在此，在氮及氧氛圍下以350℃進行1小時的加熱處理。
雖然未圖示，但在氧化物絕緣膜24上形成氮化物絕緣膜。
在此，作為氮化物絕緣膜，利用電漿CVD法形成厚度為100nm的氮化矽膜。
雖然未圖示，但對氮化物絕緣膜的一部分進行蝕刻來形成使導電膜21a、21b的一部分露出的開口。
雖然未圖示，但在氮化物絕緣膜上形成平坦化膜。
在此，將組成物塗佈在氮化物絕緣膜上後，進行曝光及顯影，形成具有使一對電極的一部分曝光的開 口的平坦化膜。作為平坦化膜，形成厚度為1.5μm的丙烯酸樹脂。然後進行加熱處理。以250℃的溫度在包含氮的氛圍下進行1小時的該加熱處理。
雖然未圖示，但形成與導電膜21a、21b的一部分連接的導電膜。
在此，利用濺射法形成厚度為100nm的包含氧化矽的ITO。然後，在氮氛圍下，以250℃進行1小時的加熱處理。
藉由以上製程製造包括電晶體的樣本B1。
另外，製造樣本B2，其中的電晶體是將樣本B1所包括的電晶體中的氧化物半導體膜19a及導電膜21a、21b變形而成的電晶體。
樣本B2所包括的電晶體包括多層膜以代替氧化物半導體膜19a。作為多層膜，利用濺射法分別依次形成厚度為35nm的第一IGZO膜及厚度為20nm的第二IGZO膜。在形成第一IGZO膜時使用原子個數比為In：Ga：Zn=1：1：1的濺射靶材，其成膜溫度為300℃。另外，在形成第二IGZO膜時，使用原子個數比為In：Ga：Zn=1：4：5的濺射靶材，其成膜溫度為200℃。
在樣本B2所包括的電晶體中，作為導電膜21a、21b，利用濺射法分別依次形成厚度為50nm的鎢膜和厚度為200nm的銅膜。
另外，在樣本B2所包括的電晶體中，在形成導電膜21a、21b後且形成氧化物絕緣膜22前，再增加如 下製程，在導電膜21a、21b上形成矽化物膜。下面示出詳細內容。在以350℃加熱的同時，將導電膜21a、21b暴露於產生在氨氛圍中的電漿，將導電膜21a、21b的表面的氧化物還原。接著，在以220℃加熱的同時，將導電膜21a、21b暴露於矽烷。其結果是，導電膜21a、21b所包含的銅起到催化劑的作用，在矽烷被分解為Si和H2的同時，在導電膜21a、21b的表面形成CuSix(x>0)膜。
製造樣本B3，其中的電晶體是將樣本B1所包括的電晶體中的氧化物半導體膜19a變形而成的電晶體。
在樣本B3中，作為氧化物半導體膜19a，利用濺射法形成厚度為35nm的IGZO膜。另外，使用原子個數比為In：Ga：Zn=1：1：1的濺射靶材。成膜溫度為100℃。作為導電膜21a、21b，依次層疊有厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。
製造樣本B4，其中的電晶體是將樣本B3所包括的電晶體中的氧化物半導體膜19a及導電膜21a、21b變形的電晶體。
在樣本B4中，作為氧化物半導體膜19a，利用濺射法形成厚度為35nm的IGZO膜。此時使用原子個數比為In：Ga：Zn=1：1：1.2的濺射靶材。成膜溫度為25℃。
另外，在樣本B4所包含的電晶體中，作為導電膜21a、21b，利用濺射法依次形成厚度為50nm的鎢膜及厚度為200nm的銅膜。
在各樣本中形成的電晶體具有通道蝕刻結構。另外，分別形成通道長度(L)為3μm、通道寬度(W)為50μm的電晶體以及通道長度(L)為6μm、通道寬度(W)為50μm的電晶體。
在此，圖41示出樣本B1所包括的通道長度為3μm的電晶體的剖面STEM影像。
接著，作為樣本B1至樣本B4所包括的電晶體的初始特性，測定Vg-Id特性。在此，在如下條件下測定流過源極與汲極之間的電流(以下，稱為汲極電流)的變化特性，即Vg-Id特性：將基板溫度設定為25℃，將源極與汲極之間的電位差(以下，稱為汲極電壓)設定為1V、10V，並使源極與閘極之間的電位差(以下，稱為閘極電壓)在-15V至+15V的範圍內變化。
圖42示出樣本B1及樣本B2所包括的電晶體的Vg-Id特性。圖43示出樣本B3及樣本B4所包括的電晶體的Vg-Id特性。在圖42及圖43所示的各圖表中，橫軸表示閘極電壓Vg，縱軸表示汲極電流Id。另外，實線表示汲極電壓Vd為1V、10V時的Vg-Id特性。
如圖42所示，樣本B1及樣本B2所包括的電晶體具有良好的開關特性。也就是說，即使導電膜21a、21b所包括的金屬元素不同，樣本B1及樣本B2所包括的電晶體也具有良好的Vg-Id特性。
另一方面，如圖43所示，在樣本B4所包括的電晶體的Vg-Id特性中，臨界電壓向負向漂移。另外， 臨界電壓附近的汲極電流的上升很緩慢。也就是說，S值劣化了。換言之，導電膜21a、21b所包含的金屬元素導致樣本B3及樣本B4所包括的電晶體的Vg-Id特性劣化。
在此，調查樣本B2及樣本B4所包括的電晶體的IGZO膜的結構及膜密度和Vg-Id特性的關係。在樣本B2中，在基板上形成與導電膜21a、21b接觸的IGZO膜。將該樣本設定為B2a。在樣本B4中，在基板上形成與導電膜21a、21b接觸的IGZO膜。將該樣本設定為B4a。接著，使用X射線繞射(XRD：X-Ray Diffraction)裝置進行各樣本的IGZO膜的結構分析。另外，使用X射線反射率測定法(XRR：X-Ray Reflectometry)測定各樣本的IGZO膜的膜密度。
圖44A和圖44B分別示出樣本2a所包括的IGZO膜及樣本4a所包括的IGZO膜的XRD的測定結果和XRR的測定結果。
如圖44A所示，由於樣本2a所包括的IGZO膜在繞射角(2θ)為31°附近處具有峰值，所以是CAAC-IGZO膜。另一方面，樣本4a所包括的IGZO膜不在繞射角(2θ)為31°附近處具有峰值，因此是nc-IGZO膜。
如圖44B所示，與樣本4a所包括的IGZO膜相比，樣本2a所包括的IGZO膜的膜密度高。
在樣本B4所包括的電晶體中，與導電膜21a、21b接觸的IGZO膜由nc-IGZO膜形成。nc-IGZO膜的膜密度低。因此，可以推測導電膜21a、21b所包含的 銅容易擴散到用作閘極絕緣膜的氧化物絕緣膜16與氧化物半導體膜19a之間的介面。另外，由於銅的擴散，在氧化物絕緣膜16與氧化物半導體膜19a之間的介面形成載子陷阱。其結果是，在樣本B4所包括的電晶體的Vg-Id特性中，S值劣化。
另一方面，樣本B2所包括的電晶體包含多層膜，並且在多層膜中，與導電膜21a、21b接觸的IGZO膜由CAAC-IGZO膜形成。CAAC-IGZO膜具有高膜密度以及層狀結構，並沒有晶界。因此，可以推測CAAC-IGZO膜用作阻擋銅的膜，防止導電膜21a、21b所包含的銅擴散到通道區域。另外，在導電膜21a、21b的表面形成有矽化物膜。矽化物膜防止銅從導電膜21a、21b中擴散。其結果是，無論導電膜21a、21b所包含的金屬元素如何，樣本B2所包括的電晶體都具有良好的Vg-Id特性。
如上所述，在使用銅膜形成導電膜21a、21b的情況下，藉由作為與導電膜21a、21b接觸的氧化物半導體膜使用CAAC-IGZO膜，可以製造具有良好電特性的電晶體。

Claims (7)

  1. 一種液晶顯示裝置，具有：基板上的掃描線；前述掃描線上的第一絕緣膜；接於前述第一絕緣膜上，具有與前述掃描線重疊的區域的半導體膜；接於前述第一絕緣膜上的像素電極；具有接於前述半導體膜上的區域、及接於前述像素電極上的區域的導電膜；與前述半導體膜電連接的信號線；前述導電膜上及前述信號線上的第二絕緣膜；接於前述第二絕緣膜上，具有與前述像素電極重疊的區域的共用電極；前述共用電極具有開口部；前述開口部，在俯視時的位於前述像素電極與前述信號線之間的區域中，具有在第一方向延伸的部分、及在與前述第一方向交叉的第二方向延伸的部分。
  2. 一種液晶顯示裝置，具有：基板上的掃描線；前述掃描線上的第一絕緣膜；接於前述第一絕緣膜上，具有與前述掃描線重疊的區域的半導體膜；接於前述第一絕緣膜上的像素電極；具有接於前述半導體膜上的區域、及接於前述像素電極上的區域的導電膜；與前述半導體膜電連接的信號線；前述導電膜上及前述信號線上的第二絕緣膜；接於前述第二絕緣膜上，具有與前述像素電極重疊的區域的共用電極；前述共用電極具有開口部；前述開口部，在俯視時的位於前述像素電極與前述信號線之間的區域中，有具有彎曲部的形狀。
  3. 如請求項1或2項的液晶顯示裝置，其中，前述半導體膜具有非晶質矽。
  4. 一種液晶顯示裝置，具有：基板上的掃描線；前述掃描線上的第一絕緣膜；隔介前述第一絕緣膜具有與前述掃描線重疊的區域的半導體膜；接於前述第一絕緣膜上的像素電極；具有重疊於前述半導體膜上的第一區域的導電膜；與前述半導體膜電連接的信號線；前述導電膜上及前述信號線上的第二絕緣膜；位於並接於前述第二絕緣膜上，具有與前述像素電極重疊的區域的共用電極；前述共用電極具有開口部；前述開口部，在俯視時的位於前述像素電極與前述信號線之間的區域中，具有在第一方向延伸的部分、及在與前述第一方向交叉的第二方向延伸的部分；前述導電膜具有接於前述像素電極上的第二區域；前述第二區域在與前述掃描線平行或略平行的方向延伸。
  5. 一種液晶顯示裝置，具有：基板上的掃描線；前述掃描線上的第一絕緣膜；隔介前述第一絕緣膜具有與前述掃描線重疊的區域的半導體膜；接於前述第一絕緣膜上的像素電極；具有重疊於前述半導體膜上的第一區域的導電膜；與前述半導體膜電連接的信號線；前述導電膜上及前述信號線上的第二絕緣膜；位於並接於前述第二絕緣膜上，具有與前述像素電極重疊的區域的共用電極；前述共用電極具有開口部；前述開口部，在俯視時的位於前述像素電極與前述信號線之間的區域中，有具有彎曲部的形狀；前述導電膜具有接於前述像素電極上的第二區域；前述第二區域在與前述掃描線平行或略平行的方向延伸。
  6. 一種液晶顯示裝置，具有：基板上的掃描線；前述掃描線上的第一絕緣膜；隔介前述第一絕緣膜具有與前述掃描線重疊的區域的半導體膜；接於前述第一絕緣膜上的像素電極；與前述半導體膜電連接的導電膜；與前述半導體膜電連接的信號線；前述導電膜上及前述信號線上的第二絕緣膜；接於前述第二絕緣膜上，具有與前述像素電極重疊的區域的共用電極；前述共用電極具有開口部；前述開口部，在俯視時的位於前述像素電極與前述信號線之間的區域中，具有在第一方向延伸的部分、及在與前述第一方向交叉的第二方向延伸的部分；前述導電膜，具有在與前述掃描線平行或略平行的方向延伸的區域，且前述區域具有重疊於前述掃描線上的部分、及接於前述像素電極上的部分。
  7. 一種液晶顯示裝置，具有：基板上的掃描線；前述掃描線上的第一絕緣膜；隔介前述第一絕緣膜具有與前述掃描線重疊的區域的半導體膜；接於前述第一絕緣膜上的像素電極；與前述半導體膜電連接的導電膜；與前述半導體膜電連接的信號線；前述導電膜上及前述信號線上的第二絕緣膜；接於前述第二絕緣膜上，具有與前述像素電極重疊的區域的共用電極；前述共用電極具有開口部；前述開口部，在俯視時的位於前述像素電極與前述信號線之間的區域中，有具有彎曲部的形狀；前述導電膜，具有在與前述掃描線平行或略平行的方向延伸的區域，且前述區域具有重疊於前述掃描線上的部分、及接於前述像素電極上的部分。
TW107113243A 2013-09-13 2014-09-05 顯示裝置 TWI647515B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2013190864 2013-09-13
JP2013-190864 2013-09-13
JP2013249904 2013-12-03
JP2013-249904 2013-12-03
JP2014-047241 2014-03-11
JP2014047241 2014-03-11
JP2014-106477 2014-05-22
JP2014106477 2014-05-22

Publications (2)

Publication Number Publication Date
TW201830098A TW201830098A (zh) 2018-08-16
TWI647515B true TWI647515B (zh) 2019-01-11

Family

ID=52665606

Family Applications (6)

Application Number Title Priority Date Filing Date
TW103130832A TWI628490B (zh) 2013-09-13 2014-09-05 顯示裝置
TW108142135A TWI729575B (zh) 2013-09-13 2014-09-05 顯示裝置
TW107136268A TWI678576B (zh) 2013-09-13 2014-09-05 顯示裝置
TW107113243A TWI647515B (zh) 2013-09-13 2014-09-05 顯示裝置
TW110118822A TWI773335B (zh) 2013-09-13 2014-09-05 顯示裝置
TW111125788A TWI830281B (zh) 2013-09-13 2014-09-05 顯示裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW103130832A TWI628490B (zh) 2013-09-13 2014-09-05 顯示裝置
TW108142135A TWI729575B (zh) 2013-09-13 2014-09-05 顯示裝置
TW107136268A TWI678576B (zh) 2013-09-13 2014-09-05 顯示裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW110118822A TWI773335B (zh) 2013-09-13 2014-09-05 顯示裝置
TW111125788A TWI830281B (zh) 2013-09-13 2014-09-05 顯示裝置

Country Status (6)

Country Link
US (5) US9337214B2 (zh)
JP (7) JP6415192B2 (zh)
KR (7) KR102643577B1 (zh)
CN (2) CN110806663A (zh)
TW (6) TWI628490B (zh)
WO (1) WO2015037500A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015047037A1 (ko) * 2013-09-30 2015-04-02 주식회사 엘지화학 유기전자소자용 기판 및 이의 제조방법
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
WO2016104253A1 (ja) * 2014-12-25 2016-06-30 シャープ株式会社 半導体装置
EP3053874B1 (en) * 2015-02-04 2017-11-22 LG Electronics Inc. Light conversion member, and backlight unit and display device including the same
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
JP2018013765A (ja) 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
JP2017219615A (ja) * 2016-06-06 2017-12-14 株式会社ジャパンディスプレイ 液晶表示装置
US10714552B2 (en) * 2016-09-05 2020-07-14 Sharp Kabushiki Kaisha Active matrix substrate having plurality of circuit thin film transistors and pixel thin film transistors
JP6380597B1 (ja) * 2017-04-12 2018-08-29 Jnc株式会社 液晶表示素子
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
CN110426906B (zh) 2018-08-10 2022-03-04 友达光电股份有限公司 像素阵列基板
CN109785746B (zh) * 2018-12-28 2022-02-01 友达光电（昆山）有限公司 一种显示装置
CN111508370B (zh) * 2020-05-19 2023-01-24 武汉华星光电半导体显示技术有限公司 可折叠显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020154262A1 (en) * 1999-06-11 2002-10-24 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and fabrication method thereof
TW200805665A (en) * 2006-07-03 2008-01-16 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
TW201107820A (en) * 2009-05-29 2011-03-01 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
TW201116908A (en) * 2009-11-12 2011-05-16 Hydis Tech Co Ltd Fringe field switching mode liquid crystal display device and method of fabricating the same
US20110216280A1 (en) * 2010-03-05 2011-09-08 Hitachi Displays, Ltd. Liquid crystal display device
CN102422426A (zh) * 2009-05-01 2012-04-18 株式会社半导体能源研究所 半导体装置的制造方法

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01133124A (ja) 1987-11-18 1989-05-25 Nec Corp グラフィック端末
JPH01133124U (zh) * 1988-03-02 1989-09-11
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100267993B1 (ko) * 1997-11-26 2000-10-16 구자홍 액정표시장치와그제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
KR100299381B1 (ko) 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000310786A (ja) * 1999-04-27 2000-11-07 Matsushita Electric Ind Co Ltd 液晶表示素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3957277B2 (ja) * 2002-04-15 2007-08-15 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4720970B2 (ja) * 2003-03-19 2011-07-13 日本電気株式会社 液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
JP4522145B2 (ja) * 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
JP4627065B2 (ja) * 2004-05-27 2011-02-09 シャープ株式会社 アクティブマトリクス基板、その画素欠陥修正方法及び製造方法
JP4048225B2 (ja) * 2004-05-28 2008-02-20 シャープ株式会社 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
US7982215B2 (en) 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100827459B1 (ko) * 2006-04-11 2008-05-06 비오이 하이디스 테크놀로지 주식회사 횡전계 모드 액정표시장치
KR101320494B1 (ko) * 2006-04-12 2013-10-22 엘지디스플레이 주식회사 수평전계방식 액정표시장치 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
WO2008038432A1 (en) * 2006-09-27 2008-04-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device provided with same
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008129307A (ja) 2006-11-21 2008-06-05 Seiko Epson Corp 液晶装置、液晶装置の駆動方法、及び電子機器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101309777B1 (ko) * 2007-01-03 2013-09-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008216621A (ja) * 2007-03-05 2008-09-18 Seiko Epson Corp 電気光学装置及び電子機器
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008262006A (ja) * 2007-04-11 2008-10-30 Nec Lcd Technologies Ltd アクティブマトリクス基板及び液晶パネル
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101374102B1 (ko) * 2007-04-30 2014-03-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR101362960B1 (ko) * 2007-05-14 2014-02-13 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
US8351006B2 (en) 2007-05-14 2013-01-08 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5519101B2 (ja) * 2007-09-28 2014-06-11 株式会社ジャパンディスプレイ 電子機器
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5456980B2 (ja) 2008-02-15 2014-04-02 三菱電機株式会社 液晶表示装置、及びその製造方法
JP4952630B2 (ja) * 2008-03-27 2012-06-13 ソニー株式会社 液晶装置
JP5339351B2 (ja) 2008-06-18 2013-11-13 株式会社ジャパンディスプレイ 液晶表示パネル
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5513751B2 (ja) * 2008-09-29 2014-06-04 株式会社ジャパンディスプレイ 液晶表示パネル
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101308250B1 (ko) 2008-12-03 2013-09-13 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
WO2010071160A1 (ja) * 2008-12-19 2010-06-24 シャープ株式会社 アクティブマトリクス基板の製造方法、および、液晶表示装置の製造方法
TW201037439A (en) 2009-04-14 2010-10-16 Hannstar Display Corp Array substrate for FFS type LCD panel and method for manufacturing the same
JP2011043726A (ja) 2009-08-24 2011-03-03 Seiko Epson Corp 液晶装置及び液晶装置の製造方法並びに電子機器
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027467A1 (ja) 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
US9129868B2 (en) * 2009-11-04 2015-09-08 Cbrite Inc. Mask level reduction for MOFET
KR20110067369A (ko) 2009-12-14 2011-06-22 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101785912B1 (ko) 2009-12-29 2017-10-18 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판
KR20110139829A (ko) 2010-06-24 2011-12-30 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5278777B2 (ja) * 2010-11-09 2013-09-04 Ｎｌｔテクノロジー株式会社 液晶表示装置
US8760608B2 (en) * 2011-01-07 2014-06-24 Japan Display West Inc. Liquid crystal display panel
KR101844015B1 (ko) 2011-02-24 2018-04-02 삼성디스플레이 주식회사 액정 표시 장치
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
WO2013021926A1 (ja) 2011-08-10 2013-02-14 シャープ株式会社 液晶表示パネル
WO2013021929A1 (ja) * 2011-08-10 2013-02-14 シャープ株式会社 液晶ディスプレイ
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
KR20130031559A (ko) * 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
CN104081507B (zh) 2012-01-31 2017-03-22 夏普株式会社 半导体装置及其制造方法
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104620390A (zh) 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置
JP6029410B2 (ja) 2012-10-01 2016-11-24 株式会社ジャパンディスプレイ 液晶表示装置
KR20140044453A (ko) 2012-10-05 2014-04-15 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 액정 표시 패널
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW202334724A (zh) 2013-08-28 2023-09-01 日商半導體能源研究所股份有限公司 顯示裝置
CN104360553A (zh) * 2014-11-05 2015-02-18 京东方科技集团股份有限公司 阵列基板、彩膜基板及其制作方法、显示面板、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020154262A1 (en) * 1999-06-11 2002-10-24 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and fabrication method thereof
TW200805665A (en) * 2006-07-03 2008-01-16 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
CN102422426A (zh) * 2009-05-01 2012-04-18 株式会社半导体能源研究所 半导体装置的制造方法
TW201107820A (en) * 2009-05-29 2011-03-01 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
TW201116908A (en) * 2009-11-12 2011-05-16 Hydis Tech Co Ltd Fringe field switching mode liquid crystal display device and method of fabricating the same
US20110216280A1 (en) * 2010-03-05 2011-09-08 Hitachi Displays, Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
US20170352686A1 (en) 2017-12-07
JP6687698B2 (ja) 2020-04-28
JP6255135B2 (ja) 2017-12-27
JP2022121587A (ja) 2022-08-19
US10559602B2 (en) 2020-02-11
KR20200144594A (ko) 2020-12-29
JP2016001292A (ja) 2016-01-07
KR20210118261A (ko) 2021-09-29
WO2015037500A1 (en) 2015-03-19
US20190363106A1 (en) 2019-11-28
US9337214B2 (en) 2016-05-10
TW202201086A (zh) 2022-01-01
KR102307142B1 (ko) 2021-09-29
TW201830098A (zh) 2018-08-16
JP2017219869A (ja) 2017-12-14
US20160247827A1 (en) 2016-08-25
US11848331B2 (en) 2023-12-19
JP7098679B2 (ja) 2022-07-11
US20200411563A1 (en) 2020-12-31
KR102378241B1 (ko) 2022-03-23
JP6415192B2 (ja) 2018-10-31
TW202028815A (zh) 2020-08-01
TWI678576B (zh) 2019-12-01
KR20220039848A (ko) 2022-03-29
TWI830281B (zh) 2024-01-21
JP2020112828A (ja) 2020-07-27
CN105531621B (zh) 2019-11-12
KR20160056323A (ko) 2016-05-19
TWI729575B (zh) 2021-06-01
KR102643577B1 (ko) 2024-03-04
JP6307658B2 (ja) 2018-04-04
KR102247678B1 (ko) 2021-04-30
US10777585B2 (en) 2020-09-15
JP2023129475A (ja) 2023-09-14
KR20240033151A (ko) 2024-03-12
CN105531621A (zh) 2016-04-27
KR102197416B1 (ko) 2020-12-31
TW201514583A (zh) 2015-04-16
US9748279B2 (en) 2017-08-29
CN110806663A (zh) 2020-02-18
TW201921044A (zh) 2019-06-01
TW202242825A (zh) 2022-11-01
KR102448479B1 (ko) 2022-09-27
US20150076492A1 (en) 2015-03-19
KR20220134047A (ko) 2022-10-05
KR20210049212A (ko) 2021-05-04
TWI628490B (zh) 2018-07-01
JP2019012286A (ja) 2019-01-24
JP7314362B2 (ja) 2023-07-25
JP2018055123A (ja) 2018-04-05
TWI773335B (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
TWI647515B (zh) 顯示裝置
TWI667520B (zh) 顯示裝置