TWI645390B - 半導體裝置，顯示裝置，及電子裝置 - Google Patents

半導體裝置，顯示裝置，及電子裝置 Download PDF

Info

Publication number
TWI645390B
TWI645390B TW106115481A TW106115481A TWI645390B TW I645390 B TWI645390 B TW I645390B TW 106115481 A TW106115481 A TW 106115481A TW 106115481 A TW106115481 A TW 106115481A TW I645390 B TWI645390 B TW I645390B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
electrode
potential
circuit
Prior art date
Application number
TW106115481A
Other languages
English (en)
Other versions
TW201734994A (zh
Inventor
吉田泰則
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201734994A publication Critical patent/TW201734994A/zh
Application granted granted Critical
Publication of TWI645390B publication Critical patent/TWI645390B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

本發明提供一種在由於噪音引起的故障為低、功耗低、和特性變化小的情況中穩定操作的半導體裝置；包括該半導體裝置的顯示裝置；和包括該顯示裝置的電子裝置。輸出端子連接到電源線，從而減小輸出端子的電位變化。另外，由於電晶體的電容，保持導通一個電晶體的閘極電極電位。另外，藉由用於反向偏壓的訊號線減少電晶體特性的變化。

Description

半導體裝置，顯示裝置，及電子裝置
本發明係關於一種半導體裝置，顯示裝置，及電子裝置。
移位暫存器電路是按照每一次施加一個脈衝而移動其內容一層級的方式操作的電路。利用這個性能，移位暫存器用於串列訊號和並列訊號相互轉換的電路。將串列訊號向並列訊號轉換，或者將並列訊號向串列訊號轉換的上述電路主要用於具有彼此連接的電路的網路。用於在網路中彼此連接電路和發射訊號的傳輸路徑的數目通常較待傳送的資料的數量小。在此情況下，並列訊號在發射機電路中變為串列訊號，並順序地發送給傳輸路徑，已經順序地發送的串列訊號在接收機電路中變為並列訊號。因而，可以使用少量傳輸路徑交換訊號。
顯示裝置藉由根據從外部輸入的影像訊號控制每一個像素的亮度來顯示影像。這裏，因為難以使用等於像素數目的大量的來自外部的影像訊號的傳輸路徑，所以影像訊 號必須經過串列-並列轉換。因此，移位暫存器用於向顯示裝置發射影像訊號的電路和用於驅動接收影像訊號的顯示裝置的電路。
結合n通道電晶體和P通道電晶體的CMOS電路通常用於上述移位暫存器電路。然而，為了在相同的基板上方形成結合n通道電晶體和P通道電晶體的CMOS電路，必須在相同的基板上方形成具有彼此相反導電類型的電晶體，所以製造過程不可避免地變得複雜。因此，導致成本增加或者半導體裝置的產量減少。
因此，已經設計全部具有相同極性的電晶體的電路(也稱為單極電路)。單極電路能夠省略製造過程中的一些步驟，例如添加雜質元素的步驟。從而，抑制成本增加和產量減少。
例如，考慮形成其中全部的電晶體具有n通道極性的邏輯電路的情形。這種電路具有當根據n通道電晶體的臨界值輸出具有高電位電源的電位時，輸出訊號的電壓與輸入訊號的電壓相比衰減的問題。因此，廣泛地使用被稱為升壓電路的電路以便輸出訊號的電壓不衰減。當在連接高電位電源的電晶體接通以便電流開始流過通道之後與輸出端子電容耦合的電晶體的閘極電極為浮置態時，實現升壓電路。因而，輸出端子的電位上升並且電晶體的閘極電極的電位也相應地上升，以便最後超過高電位電源的電位加上電晶體的臨界電壓。從而，可以使輸出端的電位幾乎等於高電位電源的電位。
使用上述的升壓電路，可以實現其中甚至在使用單極電晶體情況下輸出電位不衰減的半導體裝置。另外，使用升壓電路(例如，參考文獻1：日本公開專利申請案第No.2002-215118號和參考文獻2：SID2005，p.1050，"An Improved Dynamic Ratio Less Shift Register Circuit Suitable for LTPS-TFT LCD Panels")形成移位暫存器電路。
圖37A和37B顯示參考文獻2中的習知例(注意已經變化的參考碼等等)。在圖37A和37B顯示的移位暫存器電路中，當輸入訊號輸入到Vin時，端子P1的電位上升並且連接到訊號線V1的電晶體導通。然後，電晶體升壓回應訊號線V1的電位的上升，所以訊號線V1的電位被送到下一級，沒有降低訊號線V1的電位。圖37A顯示移位暫存器電路的第一個四級的電路圖，以便幫助瞭解電路構造，圖37B顯示由虛線圍繞的圖37A的一部分。圖37B顯示用於形成圖37A顯示的電路的最小單元，圖37B的一個電路對應於圖37A的電路的一個輸出端子(OUT1至OUT4)。在本說明書中，電路的結構單位，例如相對於圖37A的圖37B顯示的，被稱為單級電路。這裏，用於控制端子P1和電源線Vss之間連接的接通/截止的電晶體回應下一級的輸出而導通。然而，因為電晶體導通的時間限於周期，在該周期中下一級的輸出具有較高的電位(H電位) ，所以當較低的電位(L電位)輸出到端子OUT1(也稱為非選擇期間)時，在大部分周期中端子P1和端子OUT1處於浮置。這些也施加於下一級中的端子Px和端子OUTx。因此，存在由於由時鐘訊號1和時鐘訊號2生成的噪音或者由來自電路外部的電磁波引起的噪音引起故障的問題。
為了克服這些問題，在參考文獻2中，使用圖38A和38B顯示的結構。注意圖38A是第一個六級移位暫存器電路的電路圖。為了幫助理解電路結構，圖38B顯示由圖38A中的虛線圍繞的圖38A的單級電路。在圖38A和38B所示的結構中，在隨後級中，將端子P1和端子Px重置為L電位的電晶體導通的周期占去大部分非選擇期間。具有該結構，在非選擇周期中，可以將在隨後級中端子P1和端子Px的電位的變化抑制在某種程度上。
然而，在圖38A和38B顯示的結構中，在非選擇周期，在下一級中端子OUT1和端子OUTx為浮置。因此，存在由於由時鐘訊號1和時鐘訊號2生成的噪音或者由來自電路外部的電磁波引起的噪音引起端子OUT故障的問題。另外，因為電容元件提供在連接在每一級中用於重置端子Px的電晶體的閘極電極的電極和在圖38A和38B顯示的結構中的輸入端子Vin之間，用於驅動輸入端子Vin的負載較重。因此，還存在訊號的波形失真和大功率損耗的問題。因為在大部分非選擇周期中，用於在每一級中重置端子Px的電晶體導通，因此存在電壓沈重地偏壓在閘 極電極上和特性容易改變的問題。
鑒於上述問題，本發明的目的是提供具有噪音引起的故障低、低功耗、和特性變化小並穩定地操作的半導體裝置；包含該半導體裝置的顯示裝置；和包含該顯示裝置的電子裝置。
在本發明中，術語“顯示面板”包含使用液晶元件構造的液晶顯示器面板，和具有以場致發光(EL)元件代表的發光元件的顯示面板。另外，該顯示裝置包含具有顯示面板和用於驅動該顯示板的週邊電路的顯示裝置。
根據本發明的模式的半導體裝置包含輸入端子、輸出端子、第一端子、第二端子、第三端子、和第四端子；用於向輸出端子發送第一端子的電位的第一電晶體；根據輸入端子的電位導通第一電晶體的整流元件；藉由根據第四端子的電位在輸出端子和第二端子之間導電來固定輸出端子的電位的第二電晶體；和藉由根據第四端子的電位在第三端子和第二端子之間導電來固定第三端子的電位的第三電晶體。
根據本發明的另一個模式的半導體裝置包含輸入端子、輸出端子、第一端子、第二端子、第三端子、第四端子、和第五端子；用於向輸出端子發送第一端子的電位的第一電晶體；根據輸入端子的電位導通第一電晶體的整流元件；藉由根據第五端子的電位在輸出端子和第二端子之間導電來固定輸出端子的電位的第二電晶體；和藉由根據第四端子的電位在第三端子和第二端子之間導電來固定第三 端子的電位的第三電晶體；和用於反相第三端子的電位和向第五端子輸出電位的電路。
根據本發明的另一個模式的半導體裝置包含輸入端子、輸出端子、第一端子、第二端子、第三端子、第四端子、第五端子、和第六端子；用於向輸出端子發送第一端子的電位的第一電晶體；根據輸入端子的電位導通第一電晶體的第一整流元件；藉由根據第四端子的電位在輸出端子和第二端子之間導電來固定輸出端子的電位的第二電晶體；和藉由根據第四端子的電位在第三端子和第二端子之間導電來固定第三端子的電位的第三電晶體；用於根據輸出端子的電位提高第五端子的電位的第二整流元件；藉由在第二端子和第三端子之間導電來連接第六端子的低電位的第四電晶體。
根據本發明的另一個模式的半導體裝置包含輸入端子、輸出端子、第一端子、第二端子、第三端子、第四端子、第五端子、第六端子、和第七端子；用於向輸出端子發送第一端子的電位的第一電晶體；根據輸入端子的電位導通第一電晶體的第一整流元件；藉由根據第七端子的電位在輸出端子和第二端子之間導電來固定輸出端子的電位的第二電晶體；和藉由根據第四端子的電位在第三端子和第二端子之間導電來固定第三端子的電位的第三電晶體；用於根據輸出端子的電位提高第五端子的電位的第二整流元件；藉由在第二端子和第三端子之間導電來連接第六端子的低電位的第四電晶體；和用於反相第三端子的電位和向 第七端子輸出電位的電路。
根據本發明的另一個模式的半導體裝置包含輸入端子、輸出端子、第一端子、第二端子、第三端子、第四端子、整流元件、第一電晶體、第二電晶體、和第三電晶體。整流元件的一個電極電連接到輸入端子，整流元件的另外一個電極電連接到第三端子；第一電晶體的閘極電極電連接到第三端子，第一電晶體的源極電極和汲極電極的一個電連接到第一端子，第一電晶體的源極電極和汲極電極的另外一個電連接到輸出端子，第二電晶體的閘極電極電連接到第四端子，第二電晶體的源極電極和汲極電極的一個電連接到第二端子，第二電晶體的源極電極和汲極電極的另外一個電連接到輸出端子；第三電晶體的閘極電極電連接到第四端子，第三電晶體的源極電極和汲極電極的一個電連接到第二端子，第三電晶體的源極電極和汲極電極的另外一個電連接到第三端子。
根據本發明的另一個模式的半導體裝置包含輸入端子、輸出端子、第一端子、第二端子、第三端子、第四端子、第五端子、整流元件、第一電晶體、第二電晶體、第三電晶體、和電位反相電路。整流元件的一個電極電連接到輸入端子，整流元件的另外一個電極電連接到第三端子；第一電晶體的閘極電極電連接到第三端子，第一電晶體的源極電極和汲極電極的一個電連接到第一端子，第一電晶體的源極電極和汲極電極的另外一個電連接到輸出端子；第二電晶體的閘極電極電連接到第五端子，第二電晶體的 源極電極和汲極電極的一個電連接到第二端子，第二電晶體的源極電極和汲極電極的另外一個電連接到輸出端子；第三電晶體的閘極電極電連接到第四端子，第三電晶體的源極電極和汲極電極的一個電連接到第二端子，第三電晶體的源極電極和汲極電極的另外一個電連接到第三端子；和電位反向電路的一個電極電連接到第三端子，電位反向電路的另外一個電極電連接到第五端子。
根據本發明的另一個模式的半導體裝置包含輸入端子、輸出端子、第一端子、第二端子、第三端子、第四端子、第五端子、第六端子、第一整流元件、第二整流元件、第一電晶體、第二電晶體、第三電晶體、和第四電晶體。第一整流元件的一個電極電連接到輸入端子，第一整流元件的另外一個電極電連接到第三端子；第一電晶體的閘極電極電連接到第三端子，第一電晶體的源極電極和汲極電極的一個電連接到第一端子，第一電晶體的源極電極和汲極電極的另外一個電連接到輸出端子；第二電晶體的閘極電極電連接到第四端子，第二電晶體的源極電極和汲極電極的一個電連接到第二端子，第二電晶體的源極電極和汲極電極的另外一個電連接到輸出端子；第三電晶體的閘極電極電連接到第四端子，第三電晶體的源極電極和汲極電極的一個電連接到第二端子，第三電晶體的源極電極和汲極電極的另外一個電連接到第三端子；第二整流元件的一個電極電連接到輸出端子，第二整流元件的另外一個電極電連接到第五端子；第四電晶體的閘極電極電連接到第四 端子，第四電晶體的源極電極和汲極電極的一個電連接到第二端子，第四電晶體的源極電極和汲極電極的另外一個電連接到第六端子。
根據本發明的另一個模式的半導體裝置包含輸入端子、輸出端子、第一端子、第二端子、第三端子、第四端子、第五端子、第六端子、第七端子、第一整流元件、第二整流元件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、和電位反向電路。第一整流元件的一個電極電連接到輸入端子，第一整流元件的另外一個電極電連接到第三端子；第一電晶體的閘極電極電連接到第三端子，第一電晶體的源極電極和汲極電極的一個電連接到第一端子，第一電晶體的源極電極和汲極電極的另外一個電連接到輸出端子；第二電晶體的閘極電極電連接到第七端子，第二電晶體的源極電極和汲極電極的一個電連接到第二端子，第二電晶體的源極電極和汲極電極的另外一個電連接到輸出端子；第三電晶體的閘極電極電連接到第四端子，第三電晶體的源極電極和汲極電極的一個電連接到第二端子，第三電晶體的源極電極和汲極電極的另外一個電連接到第三端子；第二整流元件的一個電極電連接到輸出端子，第二整流元件的另外一個電極電連接到第五端子；第四電晶體的閘極電極電連接到第四端子，第四電晶體的源極電極和汲極電極的一個電連接到第二端子，第四電晶體的源極電極和汲極電極的另外一個電連接到第六端子；和電位反向電路的一個電極電連接到第三端子，電位反向電路的另 外一個電極電連接到第七端子。
具有如上所述本發明的結構，可以提供具有噪音引起的故障很小的穩定地操作的移位暫存器電路。
另外，在根據本發明的半導體裝置中，整流元件可以是二極體連接電晶體。在這種情況下，可以減少製造在基板上的元件的種類的數目；因而，簡化製造過程。
另外，根據本發明的半導體裝置具有能夠導通第三電晶體和第二電晶體的訊號線。在這種情況下，可以提供其操作可以停止在任意的時並可以初始化的移位暫存器電路。
另外，根據本發明的半導體裝置具有能夠反向偏壓第三電晶體和第二電晶體的訊號線。在這種情況下，提供具有特性變化較少的穩定地操作的移位暫存器電路。
另外，在根據本發明的半導體裝置中，輸入到第一時鐘訊號線和第二時鐘訊號線的訊號每一個具有小於50%的占空比，更佳的其中輸入到他們中之一的訊號處於低電位的周期的中間和其中輸入到他們的另外一個的訊號處於高電位的周期的中間之間的差異可以在時鐘訊號的時間段的10%的範圍內。因而，可以提供在從相應的輸出端子輸出的輸出訊號之間的間隔、和高度改進的移位暫存器電路。
另外，在根據本發明的半導體裝置中，較佳的第三電晶體中的閘極電極的面積和第二電晶體中的閘極電極的面積的平均數大於第一電晶體中的閘極電極。具有這種結構，可以穩定地固定輸出端子的電位，從而提供具有很少因 噪音引起的故障的移位暫存器電路。
另外，在根據本發明的半導體裝置中，電源線、第一時鐘訊號線、和第二時鐘訊號線可以相對於第一電晶體、第三電晶體、和第二電晶體佈置在輸出端子的對邊上。具有這種結構，可以穩定地固定輸出端子的電位，從而提供具有很少因噪音引起的故障的移位暫存器電路。
另外，本發明的半導體裝置包括第一佈線層、第二佈線層、第三佈線層、絕緣膜、和層間絕緣膜。絕緣膜形成在第一佈線層和第二佈線層之間。層間絕緣膜形成在第二佈線層和第三佈線層之間。層間絕緣膜比絕緣膜厚。電連接到第一電極的電極至少由第二佈線層形成。電連接到輸出端子的電極至少由第一佈線層和第三佈線層形成。在電連接到輸出端子的電極和電連接到第一端子的電極交叉的區域中，電連接到輸出端子的電極可以由第三佈線層形成。具有這種結構，可以穩定地固定輸出端子的電位，從而提供具有很少因噪音引起的故障的移位暫存器電路。
另外，在根據本發明的半導體裝置中，移位暫存器電路形成在提供有像素區域的基板上方。具有該結構，可以降低顯示板的生產成本。
另外，在根據本發明的半導體裝置的另一個模式中，移位暫存器電路作為IC提供在提供有像素區域的基板上方，並藉由COG(玻璃上晶片)連接到該基板上的佈線。因而，可以提供具有特性變化小的低電耗顯示板。
另外，在根據本發明的半導體裝置的另一個模式中， 移位暫存器電路作為IC提供在連接提供有像素區域的基板的連接佈線基板上方，並藉由TAB(帶自動接合)連接到連接佈線基板上的佈線。因而，可以提供具有高可靠性和特性變化小的低電耗顯示板。
根據本發明的另一個模式的半導體裝置包含第一電極、第二電極、第三電極、電晶體、和整流元件。電晶體的閘極電極電連接到第二電極，電晶體的源極電極和汲極電極的一個電連接到第一電極，電晶體的源極電極和汲極電極的另外一個電連接到第三電極；整流元件的一個電極電連接到第三電極，整流元件的另外一個電極電連接到第二電極。因而，提供具有特性變化小的穩定地操作的顯示板。
根據本發明的另一個模式的半導體裝置包含第一電極、第二電極、第三電極、第四電極、第一電晶體、和第二電晶體。第一電晶體的閘極電極連接到到第二電極，第一電晶體的源電極和汲極電極的一個連接到到第一電極，第一電晶體的源極電極和汲極電極的另外一個連接到到第三電極；第二電晶體的閘極電極電連接到第四電極，第二電晶體的源極電極和汲極電極的一個電連接到第二電極，第二電晶體的源極電極和汲極電極的另外一個電連接到第三電極。因而，提供具有特性變化小的穩定地操作的顯示板。
另外，根據本發明的模式的顯示裝置包含上述半導體裝置、外部驅動電路、和連接佈線基板；顯示板和外部驅 動電路用一個連接佈線基板彼此連接。因而，可以提供具有較少連接點的高可靠的顯示裝置。
另外，根據本發明的另一個模式的顯示裝置包含上述半導體裝置、外部驅動電路、和多個連接佈線基板；顯示板和外部驅動電路用兩個或者多個連接佈線基板和多個單獨的驅動器(資料線驅動器和掃描線驅動器)彼此連接。因而，因為驅動器不需要優良的性能，甚至可以提供具有高可靠性的大的顯示面板。
另外，根據本發明的電子裝置使用該顯示裝置作為顯示部分。
注意說明書中的開關可以是電子開關或者機械開關。只要可以控制電流的流動，就可以使用任何類型的開關。可以使用電晶體、二極體(PN二極體、PIN二極體、肖特基二極體、二極體接電晶體等)、或者其中結合上述二極體的邏輯電路。因此，當電晶體當成開關時，電晶體僅僅作為開關；因此，對電晶體的極性(導電類型)沒有具體限制。然而，當希望低截止電流時，較佳的使用具有極性較少截止電流的電晶體。作為具有較少截止電流的電晶體，可以使用具有LDD區的電晶體、具有多閘極結構的電晶體等。另外，當作為開關的電晶體的源極端子的電位接近低電位電源(Vss，GND或者0V)時，較佳的使用n通道電晶體，反之當電晶體在源極端子的電位接近較高電位電源(Vdd等)的電位的情況中操作時，較佳的使用P通道電晶體。這有助於電晶體容易地作為開關，因為可以提高電 晶體的閘極-源極電壓的絕對值。注意還可以藉由使用n通道和P通道電晶體來應用CMOS開關。
不限制該顯示元件，例如，可以使用其中藉由電磁力改變對比度的顯示媒體，例如EL元件(有機EL元件、無機EL元件、或者包含有機材料和無機材料的EL元件)、電子發射元件、液晶元件、電子墨水、光柵光閥(GLV)、電漿顯示器(PDP)、數位微鏡裝置(DMD)、壓電陶瓷顯示器、碳奈米管等。注意作為使用EL元件的顯示裝置，可以使用EL顯示器；作為使用電子發射元件的顯示裝置，可以使用場致發射顯示器(FED)、SED平板顯示器(表面-導電-發射顯示器)等；作為使用液晶元件的顯示裝置，可以使用液晶顯示器；作為使用電子墨水的顯示裝置，使用電子紙。
對應用於本發明的電晶體的種類沒有限制。適用於本發明的電晶體包含使用由非晶矽和多晶矽代表的非單晶半導體薄膜的薄膜電晶體(TFT)、使用半導體基板或者SOI基板形成的MOS電晶體、接面型電晶體、雙極電晶體、使用有機半導體或者碳奈米管的電晶體、和其他種類的電晶體。對其上提供電晶體的基板的種類沒有限制，電晶體可以提供在單晶基板、SOI基板、玻璃基板等上方。
在本發明中，“連接”指得是“電連接”。因此，在本發明揭示的結構中，除預定連接之外，可以在給定的連接部分之間提供使電連接變為可能的另一個元件(例如，另一個元件(例如，電晶體、二極體、電阻器、或者電容 器)、開關等)。
對電晶體的結構沒有特別地限制。例如，可以使用其中閘極電極的數目是兩個或更多的多閘極結構、其中閘極電極構造在通道之上和之下的結構、其中閘極電極構造在通道之上的結構、其中閘極電極構造在通道下面的結構、交錯結構、或者反相交錯結構。另外，通道區可以被分成多個區域，這些區域可以並聯或者串聯；源極電極或者汲極電極可以與通道重疊(或者通道的一部分)；或者可以提供LDD區域。
注意在說明書中，半導體裝置件對應於包含具有半導體元件(例如電晶體或者二極體)的電路的裝置。另外，半導體裝置可以是通常可以利用半導體特性操作的裝置。另外，術語“顯示裝置”不僅包含其中在基板上方形成包含顯示元件例如液晶元件或者EL元件的多個像素和用於驅動像素的週邊驅動器的顯示板的主體、而且包含提供有撓性印刷電路(FPC)或者印刷線路板(PWB)的顯示板。發光裝置具體關於使用自發光顯示元件例如用於EL元件或者FED的元件的顯示裝置。
另外，在本發明的電晶體之中，其中閘極電極連接到源極電極或者汲極電極的電晶體有時稱為二極體連接電晶體。可以用另一個整流元件例如PN接面二極體、PIN二極體、或者發光二極體替換本發明的全部的二極體連接電晶體。
如上所述，藉由利用本發明，可以提供其中端子OUT 在至少一半周期藉由第二電晶體連接到電源線的半導體裝置，其具有很少因噪音引起的故障並穩定操作；包含該半導體裝置的顯示裝置；和包含該顯示裝置的電子裝置。
另外，當使第三電晶體的閘極面積和第二電晶體的閘極面積的平均數大於第一電晶體的閘極面積時，由於不必將電容器元件連接到輸入端子，所以可以最小化輸入端子的負載。因而，可以提供具有小的波形失真和低功耗的半導體裝置；包含該半導體裝置的顯示裝置；和包含該顯示裝置的電子裝置。
當二極體元件或者二極體連接電晶體連接到長周期導通的電晶體的閘極電極時，可以將足夠的反向偏壓施加於長周期導通的電晶體的閘極電極。因而，可以提供穩定地操作並具有特性變化較少的半導體裝置、包含該半導體裝置的顯示裝置、和包含該顯示裝置的電子裝置。
10‧‧‧電路
11、12、13、15、16、17‧‧‧電晶體
L(1)-L(n)‧‧‧輸出端子
SP‧‧‧啟動脈衝端子
CLK1‧‧‧第一時鐘訊號線
CLK2‧‧‧第二時鐘訊號線
Vss‧‧‧電源線
18‧‧‧電晶體
L(k)‧‧‧輸出端子
P(k)‧‧‧端子
IN‧‧‧端子
OUT‧‧‧端子
G、R、F、B、C、P、Q‧‧‧端子
14‧‧‧電容器元件
SR(k)‧‧‧電極
310‧‧‧電路
311、312、313、317‧‧‧電晶體
320‧‧‧電路
321、322、323、327、327a‧‧‧電晶體
327b‧‧‧反相器
324‧‧‧電容器元件
20‧‧‧電路
28‧‧‧電晶體
21、22、23、25、26、27a、27b、27c‧‧‧電晶體
24‧‧‧電容器元件
RE(k)‧‧‧電晶體
RES‧‧‧訊號線
30‧‧‧電路
39a、39b‧‧‧電晶體
31、32、35、36、37‧‧‧電晶體
34‧‧‧電容器元件
38‧‧‧電晶體
RB‧‧‧訊號線
40‧‧‧電路
49a、49b、49c、49d‧‧‧電晶體
41、42、45、46、47b、47c‧‧‧電晶體
44‧‧‧電容器元件
43‧‧‧電晶體
47a‧‧‧電晶體
48‧‧‧電晶體
SIG‧‧‧訊號端子
BIAS‧‧‧偏壓端子
GATE‧‧‧目標端子
SIG-Tr‧‧‧截止電晶體
BIAS-Tr‧‧‧偏壓電晶體
AC-Tr‧‧‧電晶體
50‧‧‧電路
51、52、53、55、56、57、59a、59b‧‧‧電晶體
54‧‧‧電容器元件
58‧‧‧電晶體
60‧‧‧電路
61、62、63、65、66、67a、67b、67c、69b、69d‧‧‧電晶體
64‧‧‧電容器元件
69a、69c‧‧‧電晶體
68‧‧‧電晶體
BE-SW‧‧‧選擇端子
100‧‧‧基板
101‧‧‧底膜
102‧‧‧主動層
103‧‧‧絕緣膜
104‧‧‧閘極電極
105‧‧‧閘極電極
106‧‧‧層間膜
107a、107b、107c‧‧‧接點
108‧‧‧佈線層
110‧‧‧基板
111‧‧‧底膜
112‧‧‧第一佈線層
113‧‧‧絕緣膜
114‧‧‧主動層
115‧‧‧主動層
116‧‧‧第二佈線層
117‧‧‧層間膜
118a、118b‧‧‧接點
119‧‧‧第三佈線層
Ctft17‧‧‧寄生電容元件
Cclk1‧‧‧寄生電容元件
120‧‧‧基板
121‧‧‧底膜
122‧‧‧第一佈線層
123‧‧‧絕緣膜
124‧‧‧主動層
125‧‧‧主動層
126‧‧‧第二佈線層
127‧‧‧層間膜
128a、128b‧‧‧接點
129‧‧‧第三佈線層
200a、200b、200c、200d、200e‧‧‧顯示面板
201a、201b、201c、201d、201e‧‧‧像素區域
202a、202b、202c、202d、202e‧‧‧資料線驅動器
203a、203b、203c、203d、203e‧‧‧掃描線驅動器
204a、204b、204c、204d、204e‧‧‧連接線基板
205a、205b、205c、205d、205e‧‧‧連接部份
220‧‧‧顯示裝置
221‧‧‧外部驅動電路
210‧‧‧控制電路
211‧‧‧影像資料轉換電路
212‧‧‧電源電路
213‧‧‧連接器
3001‧‧‧外殼
3002‧‧‧支架
3003‧‧‧顯示區
3004‧‧‧揚聲器單元
3005‧‧‧視頻輸入端子
3101‧‧‧主體
3102‧‧‧顯示區
3103‧‧‧影像接收部份
3104‧‧‧操作鍵
3105‧‧‧外接埠
3106‧‧‧快門
3201‧‧‧主體
3202‧‧‧外殼
3203‧‧‧顯示區
3204‧‧‧鍵盤
3205‧‧‧外接埠
3206‧‧‧點擊滑鼠
3301‧‧‧主體
3302‧‧‧顯示區
3303‧‧‧開關
3304‧‧‧操作鍵
3305‧‧‧紅外線埠
3401‧‧‧主體
3402‧‧‧外殼
3403‧‧‧顯示區A
3404‧‧‧顯示區B
3405‧‧‧記錄媒體讀取部份
3406‧‧‧操作鍵
3407‧‧‧揚聲器單元
3501‧‧‧主體
3502‧‧‧顯示區
3503‧‧‧臂部份
3601‧‧‧主體
3602‧‧‧顯示區
3603‧‧‧外殼
3604‧‧‧外接埠
3605‧‧‧遙控接收部份
3606‧‧‧影像接收部份
3607‧‧‧電池
3701‧‧‧主體
3702‧‧‧外殼
3703‧‧‧顯示區
3704‧‧‧音頻輸入部份
3705‧‧‧音頻輸出部份
3706‧‧‧操作鍵
3707‧‧‧外接埠
3708‧‧‧天線
3608‧‧‧音頻輸入部份
3609‧‧‧操作鍵
圖1A至1C說明本發明的移位暫存器電路和其時序圖。
圖2A至2C說明本發明的移位暫存器電路。
圖3A至3C說明本發明的移位暫存器電路。
圖4說明本發明的移位暫存器電路的時序圖。
圖5A至5C說明本發明的移位暫存器電路。
圖6說明本發明的移位暫存器電路的時序圖。
圖7A至7C說明本發明的移位暫存器電路和其時序 圖。
圖8A至8C說明本發明的移位暫存器電路。
圖9A至9D說明本發明的反向偏壓電路。
圖10A至10H說明本發明的反向偏壓電路。
圖11A至11C說明本發明的移位暫存器電路。
圖12說明本發明的移位暫存器電路的時序圖。
圖13A至13C說明本發明的移位暫存器電路和其時序圖。
圖14A至14C說明本發明的移位暫存器電路。
圖15A至15D說明本發明的反向偏壓-重置電路。
圖16A至16H說明本發明的反向偏壓-重置電路。
圖17是本發明的移位暫存器電路的頂視圖。
圖18是本發明的移位暫存器電路的剖視圖。
圖19是本發明的移位暫存器電路的頂視圖。
圖20是本發明的移位暫存器電路的頂視圖。
圖21是本發明的移位暫存器電路的頂視圖。
圖22A和22B是應用於本發明的移位暫存器電路的橫剖面圖。
圖23是本發明的移位暫存器電路的頂視圖。
圖24A和24B是應用於本發明的移位暫存器電路的橫剖面圖。
圖25是本發明的移位暫存器電路的頂視圖。
圖26是本發明的移位暫存器電路的頂視圖。
圖27A和27B是的本發明的移位暫存器電路的橫剖 面圖。
圖28是本發明的移位暫存器電路的頂視圖。
圖29A和29B是的本發明的移位暫存器電路的橫剖面圖。
圖30是本發明的移位暫存器電路的頂視圖。
圖31A至31E說明使用本發明的移位暫存器電路的顯示面板。
圖32說明使用本發明的移位暫存器電路的顯示裝置。
圖33說明使用本發明的移位暫存器電路的顯示裝置。
圖34A至34H說明使用本發明的移位暫存器電路的電子裝置。
圖35A至35F說明本發明的移位暫存器電路的操作。
圖36A至36D說明本發明的移位暫存器電路和其時序圖。
圖37A和37B說明習知移位暫存器。
圖38A和38B說明習知移位暫存器。
實施例模式
參照附圖說明本發明的實施例模式。注意本發明用許多不同的模式表現，本領域的技術人員容易理解在不脫離本發明的精神和範圍的情況下可以多方面地改變模式和細節。因此，本發明不會認為是限於實施例模式的說明。在下文說明的重覆本發明的結構中，相同的參考數字表示在 不同附圖中具有相似功能的相同的部分，因此不會重覆上述部分的說明。
實施例模式1
在該實施例模式中，說明移位暫存器的電路結構，其中輸出端子的電位被固定到非選擇周期，從而降低時鐘訊號或者噪音引起的故障的發生。圖1A至1C顯示本發明的移位暫存器的電路結構實例。圖1A顯示本發明的移位暫存器電路的整個電路結構。圖1B顯示本發明的移位暫存器的單級電路的電路結構實例。注意在本說明書中，單級電路係關於用於形成電路的最小單元，其對應於電路的輸出端子(L(1)至L(n))，如和圖1A相關的圖1B中所示。圖1C顯示圖1A和1B中顯示的電路中的輸入訊號、內電極、和輸出訊號的波形。
圖1A顯示的電路具有啟動脈衝端子SP、第一時鐘訊號線CLK1(也稱為第一佈線)、第二時鐘訊號線CLK2(也稱為第二佈線)、電源線Vss、電晶體18、n個電路14(n是大於或等於二的整數)、和對應於電路10提供的輸出端子L(k)(k是大於或等於一、且小於或等於n的整數)。在圖1A至1C中(和說明書中全部的對應圖示)，沒有顯示k是大於或者等於一、且小於或等於n的整數的第k級。然而，輸出端子L(k)提供在輸出端子L(1)和輸出端子L(n)之間，端子P(k)提供在端子P(1)和端子P(n)之間。圖1B顯示的電路10具有端子IN、端子OUT、端子G、端子R 、端子F、端子B、端子C、電晶體11，12，13，15，16，和17、電容器元件14、和端子P。注意在說明書中，端子是電連接到外部的電路中的電極。這裏，電晶體11是具有整流特性的另一個元件，並當成用於輸入的整流元件(也稱為第一整流元件)。另外，電晶體15是具有整流特性的另一個元件，並當成用於重置的整流元件(也稱為第二整流元件)。電晶體12當成傳輸電晶體(也稱為第一電晶體)。電晶體13當成內電壓箝位電晶體(也稱為第三電晶體)。電晶體17當成內輸出電壓箝位電晶體(也稱為第二電晶體)。電晶體16當成置位電晶體(也稱為第四電晶體)。
注意處於第k級的電路10的端子P也稱為端子P(k)。另外，實施例模式指定電容器元件14；然而，藉由形成在電晶體12的閘極電極和汲極電極(或者源極電極)之間的寄生電容也可以實現電容器元件14的功能。因此，本發明不僅包含將電容器元件14形成為獨立的電氣元件的情形，而且包含電容器元件14是與電晶體12有關的寄生電容元件的情形。
圖1B顯示的電路10的電晶體11的閘極電極連接到端子IN，電晶體11的源極電極和汲極電極中的一個連接到端子IN，電晶體11的源極電極和汲極電極中的另外一個連接到端子P。電晶體12的閘極電極連接到端子P，電晶體12的源極電極和汲極電極中的一個連接到端子C，電晶體12的源極電極和汲極電極中的另外一個連接到端 子OUT。
另外，電晶體13的閘極電極連接到端子R，電晶體13的源極電極和汲極電極中的一個連接到端子G，電晶體13的源極電極和汲極電極中的另外一個連接到端子P。另外，電容器元件14的一個電極連接到端子P，電容器元件14的另外一個電極連接到到端子OUT。
電晶體15的閘極電極連接到端子OUT，電晶體15的源極電極和汲極電極中的一個連接到端子OUT，電晶體15的源極電極和汲極電極中的另外一個連接到端子B。另外，電晶體16的閘極電極連接到端子P，電晶體16的源極電極和汲極電極中的一個連接端子G，電晶體16的源極電極和汲極電極中的另外一個連接到端子F。另外，電晶體17的閘極電極連接到端子R，電晶體17的源極電極和汲極電極中的一個連接到端子G，電晶體17的源極電極和汲極電極中的另外一個連接到端子OUT。
如圖1A所示，處於第一級的電路10的端子IN連接到啟動脈衝端子SP和電晶體18的閘極電極。另外，處於第一級的電極SR(1)連接到處於第二級的電路10的端子B，和電晶體18的源極電極和汲極電極中的一個。電晶體18的源極電極和汲極電極中的另外一個連接到電源線Vss。另外，電源線Vss連接到處於電路10的每一級的端子G，甚至，第一時鐘訊號線CLK1連接處於電路10的每一個奇數級的端子C，第二時鐘訊號線CLK2連接到處於每一個偶數級的端子C。
然後，說明處於圖1A顯示的電路的第k級的電路10的連接。連接到處於第k級的電路10的端子R的電極SR(k)連接到處於第(k+1)級的電路10的端子B和處於第(k-1)級的電路10的端子F。另外，連接到處於第k級的電路10的端子OUT的輸出端子L(k)連接到處於第(k+1)級的電路10的端子IN。這裏，如圖1A所示，處於第一級或者第n級的電路10的連接可以與處於另一級的電路10的連接不同。例如，處於第n級的電極SR(n)連接到電極SR(n-1)。
這裏，在實施例模式中，電路10的數量n是奇數；然而，在本發明中，n可以是偶數。另外，在本實施例模式中，第一時鐘訊號線CLK1連接到處於奇數級的電路10的端子C，第二時鐘訊號線CLK2連接到處於偶數級的電路10的端子C。做為選擇，在本發明中，可以反相CLK1和CLK2的連接，具體地說，第一時鐘訊號線CLK1連接到處於偶數級的電路10的端子C，第二時鐘訊號線CLK2連接到處於奇數級的電路10的端子C。另外，在本發明中，時鐘訊號線的數目不局限於二，它可以是兩個或更多。在此情況下，較佳的輸入到時鐘訊號線的訊號種類的數目(相位的數量)與時鐘訊號線的數目相同。例如，較佳的在使用三個時鐘訊號線的情形下，輸入到電路10的時鐘訊號的種類的數目(三個相位)是三個。
然後，參照圖1C說明圖1A和1B顯示的電路的操作。圖1C是說明輸入到圖1A和1B顯示的電路的訊號、內 電極、和輸出訊號的波形。縱軸指示訊號的電位，輸入訊號和輸出訊號可以是具有高電位(也稱為H電位或者Vdd電位)或者低電位(也稱為L電位或者Vss電位)的電位的數位訊號。橫軸指示時間。在本實施例模式中，給出根據時間T0重覆地輸入輸入訊號的說明。注意本發明不局限於此，並包含多樣地改變輸入訊號以獲得期望的輸出訊號。
另外，在本實施例模式中，如將說明輸出訊號(掃描)，順序地選擇挑選的(掃描)輸出端子L(1)至OUT(n)的操作。該操作廣泛地應用於，例如，主動矩陣顯示裝置、控制用於選擇像素的開關的導通/截止的週邊驅動器。注意，在本實施例模式中，圖1C中輸入到啟動脈衝端子SP的訊號、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2一起稱為輸入訊號。另外，電源線Vss的電位假設為幾乎等於輸入訊號的L電位的電位。然而，本發明中電源線Vss的電位不局限於此。
然後，參照圖35A至35F概括地說明圖1A至1C顯示的電路的操作。圖35A至35F說明按時間順序圖B的電路的操作。圖35A至35F中用虛線指示的電晶體處於截止態，用實線指示的電晶體處於導通狀態。另外，圖中的箭頭指示在該點操作中的電流方向。另外，在該點圖中的電極和端子的電位放在< >中。注意，假定較低的電位是電源線Vss的電位，時鐘訊號的電位表示為<Vss>，或者表示為較高電位的<Vdd>。
首先，參照圖35A，將說明藉由前級取消當前級的重 置操作的操作。這裏，在說明書中，提高端子R的電位以導通內電壓箝位電晶體13和輸出電壓箝位電晶體17的操作稱為重置操作。另一方面，降低端子R的電位以關掉內電壓箝位電晶體13和輸出電壓箝位電晶體17的操作稱為置位操作。在重置操作期間，迫使端子P和端子OUT的電位在<Vss>。因此，為了操作電路10，首先需要置位操作。藉由在前級的端子P的電位上升時使用前級的置位電晶體16使本級的端子R的電位處在<Vss>來實施置位操作。在圖35A中，電晶體11，12，13，15，16，和17全部處於截止態，被認為是初始化態。
然後，參照圖35B，說明脈衝輸入操作。脈衝輸入到端子IN，然後，端子IN的電位上升。端子IN的電位升到端子P的電位之上為電晶體11的臨界值電壓(也稱為Vth11)或者更多，因而，電晶體11導通。因此，端子P的電位也升到比端子IN<Vdd>的電位低Vth11的<Vdd-|Vth11|>。電晶體11和16導通，然後，端子OUT的電位變得等於端子C的電位<Vss>。另外，端子F的電位變為<Vss>；因而，下一級的端子R的電位在<Vss>。也就是說，藉由置位當前級的電晶體16對下一級進行置位操作。
然後，參照圖35C，說明升壓操作。提高端子P的電位的端子IN在任意時序回到電位<Vss>。即使在端子IN的電位回到<Vss>時，電晶體11為二極體連接並處於截止態。因此，電晶體11不影響端子P的電位。也就是說，電晶體11根據端子IN的電位的提高而提高端子P的電位 ，但不需要降低它，並當成用於輸入的整流元件。
在端子P的電位提高的情形下，輸入時鐘訊號並且端子C的電位變為<Vdd>，電流經傳輸電晶體12從端子C向端子OUT流動，並且端子OUT的電位也上升。此時，由於端子P和端子OUT藉由電容器元件14連接，因此端子P的電位也根據端子OUT的電位的提高而提高。端子P的電位上升的值依賴寄生電容元件的電容值，而不是連接端子P的電容器元件14。只要電位在<Vdd+|Vth11|>或者更高，就存在操作的問題，端子OUT的電位上升到<Vdd>，等於時鐘訊號的電位。因此，在圖中，此時端子P的電位表示為<Vdd+|Vth11|(向上的箭頭)>，指得是<Vdd+|Vth11|>的電位或者更高。
然後，參照圖35D，說明藉由當前級重置前級的操作。如圖35C所示，當端子OUT的電位增加到<Vdd>時，電晶體15導通，因此端子B的電位上升。由於當端子B的電位從端子OUT的電位降低了一個電晶體15的臨界值電壓(也稱為Vth15)時，電晶體15關閉，端子B的電位停止上升，端子B的電位在<Vdd-|Vth15|>。於是，由於前級的端子R的電位上升到<Vdd-|Vth15|>，重置前級，並且前級的端子P和端子OUT的電位固定在<Vss>；因而，脈衝沒有輸入到當前級的端子IN。
然後，參照圖35E，說明回到Vss的時鐘訊號的操作。當時鐘訊號的電位回到<Vss>，並且端子C的電位回到<Vss>時，傳輸電晶體12處於導通狀態。因此，電流經傳 輸電晶體12從端子OUT流向端子C；因而，端子OUT的電位也回到<Vss>。因此，端子P的電位也回到<Vdd-|Vth11|>。另外，由於電晶體15處於截止態，所以即使當端子OUT的電位回到<Vss>時，端子B的電位仍保持在<Vdd-|Vth15|>。換句話說，電晶體15根據端子OUT的電位提高了端子B的電位，但不需要降低它，並當成用於重置的整流元件。
然後，參照圖35F，說明藉由下一級重置當前級的操作。當當前級的端子OUT的電位的上升被送到下級的端子時，下級的端子OUT的電位上升，並且下級的電晶體15導通。從而下級的端子B的電位上升，並且當前級的端子R的電位上升到<Vdd-|Vth15|>。因此，重置當前級。因此，當前級的內電壓箝位電晶體13和輸出電壓箝位元電晶體17導通，並且端子P和端子OUT的每一個固定在<Vss>的電位。因而，藉由下級的操作重置當前級，並從而關閉傳輸電晶體12。因此，端子OUT和端子C之間的電連接中斷。
當端子R的電位由於連接到端子R的電晶體元件的漏電流而降低，並因此內電壓箝位電晶體13和輸出電壓箝位元電晶體17自然地關閉時，或者當前級的置位電晶體16導通，並因此端子R的電位變成<Vss>，使得內電壓箝位電晶體13和輸出電壓箝位元電晶體17被迫關閉(見圖35A)時，中斷結束。在本說明書中，從圖35F顯示的狀態到圖35A顯示的狀態的周期稱為非選擇周期。在非 選擇周期中，將端子P和端子OUT的電位穩固並固定在<Vss>是重要的。換句話說，保持具有連接端子R的閘極電極的電晶體的導通狀態是重要的。
注意本發明的移位暫存器電路中的單級電路包含輸出電壓箝位元電晶體，以便當傳輸電晶體處於截止態時，阻止輸出端子處於浮置態，從而確定與電源線的電連接。因此，如何實施端子R的重置操作或者置位操作不局限於上述實例。圖36A和36C顯示的構造可以用於單級電路。
圖36A顯示的電路310包含端子IN，OUT，R，G，和C、端子P、和電晶體311，312，313，和317。電晶體311的閘極電極連接到端子IN，電晶體311的源極電極和汲極電極中的一個連接到端子IN，電晶體311的源極電極和汲極電極中的另外一個連接到端子P。電晶體312的閘極電極連接到端子P，電晶體312的源極電極和汲極電極中的一個連接到端子C，電晶體312的源極電極和汲極電極中的另外一個連接到端子OUT。
電晶體313的閘極電極連接到端子R，電晶體313的源極電極和汲極電極中的一個連接到端子G，電晶體313的源極電極和汲極電極在的另外一個連接到端子P。電晶體317的閘極電極連接到端子R，電晶體317的源極電極和汲極電極中的一個連接到端子G，電晶體317的源極電極和汲極電極中的另外一個連接到端子OUT。注意電晶體311可以當成用於輸入的整流元件(第一整流元件)。
另外，電晶體312可以當成傳輸電晶體(第一電晶體) 。電晶體317可以當成輸出電壓箝位電晶體(第二電晶體)。電晶體313當成內電壓箝位電晶體(第三電晶體)。
這裏，參照圖36B說明圖36A顯示的電路的操作。圖36B是圖36A顯示的每一個端子的電位的改變的時間圖。對時鐘訊號輸入到端子C，用於提高端子P的電位的脈衝輸入到端子IN，端子G被固定到L電位，和用於降低端子P的電位的脈衝輸入到端子R的情形進行說明。
當端子R的電位是低，並且脈衝隨著處於導通狀態的內電壓箝位電晶體和輸出電壓箝位元電晶體輸入到端子IN時，端子P的電位藉由用於輸入的整流元件上升，所以傳輸電晶體導通。然後，當提高端子C的電位時，傳輸電晶體升壓，並且端子C的電位被送到端子OUT。然後，當端子R的電位上升時，內電壓箝位電晶體和輸出電壓箝位元電晶體導通，所以端子P和端子OUT被固定到L電位。然而，輸入到本發明的電路310的訊號的訊號波形不局限於這些。
如此，在本發明的電路310中，輸入到端子C的訊號僅僅在其中端子R的電位是低的周期期間被送到端子OUT。另外，在端子R的電位是高的周期中，端子P和端子OUT可以被固定到L電位。
圖36C顯示的電路320包含端子IN，OUT，R，G，和C、端子P和Q、和電晶體321，322，323，和327a、反相器327b、和電容器元件324。注意電容器元件324不必要像圖36A一樣地連接。電晶體321的閘極電極連接到 端子IN，電晶體321的源極電極和汲極電極中的一個連接到端子IN，電晶體321的源極電極和汲極電極中的另外一個連接到端子P。
電晶體322的閘極電極連接到端子P，電晶體322的源極電極和汲極電極中的一個連接到端子C，電晶體322的源極電極和汲極電極中的另外一個連接到端子OUT。電晶體323的閘極電極連接到端子R，電晶體323的源極電極和汲極電極的一個連接到端子G，電晶體323的源極電極和汲極電極的另外一個連接到端子P。電容器元件324的一個電極連接到端子P，電容器元件324的另外一個電極連接到端子OUT。電晶體327a的閘極電極連接到端子Q，電晶體327a的源極電極和汲極電極的一個連接到端子G，電晶體327a的源極電極和汲極電極的另外一個連接到端子OUT。
反相器327b的輸入電極連接到端子P，反相器327b的輸出電極連接到端子Q。注意電晶體321可以當成用於輸入的整流元件(第一整流元件)。另外，電晶體322可以當成傳輸電晶體(第一電晶體)。更進一步，電晶體327a可以當成輸出電壓箝位電晶體(第二電晶體)。而且，電晶體323當成內電壓箝位電晶體(第三電晶體)。
這裏，參照圖36D說明圖36C顯示的電路的操作。圖36D是圖36C顯示的每一個端子的電位的變化的時間圖。給出對時鐘訊號輸入到端子C，用於提高端子P的電位的脈衝輸入到端子IN，端子G被固定到L電位，和用 於降低端子P的電位的脈衝輸入到端子R的情形的說明。
當端子R的電位是低，並且內電壓箝位元電晶體在截止態時，如果脈衝輸入到端子IN，端子P的電位就藉由用於輸入的整流元件被提高，並從而導通傳輸電晶體。此時，由於反相端子P的電位，所以端子Q轉換為L電位。因此，輸出電壓箝位元電晶體處於截止態。然後，當提高端子C的電位時，傳輸電晶體升壓，並且端子C的電位被送到端子OUT。另外，當端子R的電位提高時，內電壓箝位電晶體導通。因而，端子P被固定到L電位。因此，當端子Q的電位變成H電位，因而，輸出電壓箝位元電晶體導通，並且端子OUT被固定到L電位。如此，在本發明的電路320中，輸入到端子C的訊號僅僅在其中端子R的電位是低的周期期間被送到端子OUT。另外，在端子R的電位是高的周期中，端子P和端子OUT可以被固定到L電位。然而，輸入到本發明的電路320的訊號波形不局限於這些。
然後，參照圖1A至1C，說明在時間T0輸入到啟動脈衝端子SP的啟動脈衝。啟動脈衝的脈衝寬度是任意的。假定輸入到第一時鐘訊號線CLK1和第二時鐘訊號線CLK2的訊號的周期是Tc，脈衝寬度較佳的Tc/2或者更大和Tc或者更小。因而，可以充分地提高藉由二極體連接電晶體11連接到啟動脈衝端子SP的端子P(1)的電位。另外，當端子P的電位由於電路10的電晶體13的導通狀態而降低時，可以抑制功耗，因為沒有順序經端子IN、 電晶體11、端子P、電晶體13、和端子G的穩定電流的路徑。
然後，說明輸入到第一時鐘訊號線CLK1和第二時鐘訊號線CLK2的訊號。較佳的在一個時間段中處於H電位的第一時鐘訊號和第二時鐘訊號的百分比(占空比)小於50%。另外，更佳的在一個訊號處於H電位的周期的中間和另外一個訊號處於L電位的周期的中間之間的差異在該時間段的10%的範圍之內。因而，輸出訊號與具有單頻率的脈衝訊號相似。另外，防止鄰近輸出端子的H電位暫時重疊。這是有利的，由於當在本實施例模式中使用移位暫存器電路作為用於控制用於在主動矩陣顯示裝置中選擇像素的開關的導通/截止的週邊驅動器電路時可以防止同時選中多列。
給出對當在第一級電路中在時間T0以端子P(1)的初始電位輸入啟動脈衝時端子P(1)的電位處於L電位並且端子IN的電位從L電位變化到H電位的說明。這裏，端子R處於L電位，電晶體13處於截止態。因此，電晶體11導通，並且端子P(1)的電位上升。然後，當端子P(1)的電位上升到啟動脈衝的H電位電位減去電晶體11的臨界值電壓時，電晶體11截止。因而，停止提高端子P(1)的電位。當端子P(1)的電位一旦上升時，即使之後端子IN的電位下降並回到L電位，電晶體11保持截止。因此，端子P(1)的電位沒有降低而是浮置。
於是，在提高端子P(1)的電位的的狀態下，由於端子 C的電位是L電位，所以電晶體12導通。因此，L電位輸出到端子OUT。然後，端子C的電位上升，端子OUT的電位也上升。另外，由於端子P(1)浮置，隨著端子OUT的電位藉由電容器元件14上升時，端子P(1)的電位也上升。因而，由於電晶體12的升壓操作，端子C的電位的變化被送到端子OUT而沒有衰減。
如此，在電晶體13在截止態並且端子P(1)還浮置在高電位的周期中，端子C的電位的變化按照原樣被送到端子OUT。因此，在時鐘訊號沒有按照原樣輸出到輸出端子的情形中，電晶體13藉由提高端子R的電位在某一個時間導通；因而，端子P(1)的電位變成L電位。然後，電晶體12截止，從而端子C的電位沒有按照原樣被送到端子OUT。
端子OUT藉由輸出端子L(1)連接到第二階段的電路10的端子IN。具體地說，處於第一級的電路10的輸出當成啟動脈衝；因而，處於第二級的電路10以第一級的上述電路10的相同方式操作。
然後，說明重置操作的時序。執行重置操作的時序是任意的；可以在時鐘訊號的一個脈衝從端子C發送到端子OUT的點實施重置操作。具體地說，在第(k+1)級的端子OUT的電位升高的時間實施第k級的重置操作。另外，作為該情形的電路構造，如圖1A和1B所示，較佳的使用其中第(k+1)級的端子OUT和端子B經二極體連接電晶體15連接，並且第(k+1)級的端子B使用電極SR(k)連接到第 k級的端子R。
當使用該構造時，時鐘訊號被送到第k級的電路10的端子OUT，當時鐘訊號輸入到第(k+1)級的電路10的端子IN時，具有不同於第k級的電路10的輸出訊號的相位的時鐘訊號輸出到第(k+1)級的電路10的端子OUT。於是，第(k+1)級的電路10的端子B的電位在與第(k+1)級的電路10的端子OUT的電位上升的相同時間上升。具體地說，第k級的電路10的端子R的電位在與第(k+1)級的電路10的端子OUT的電位上升的相同時間上升，從而重置第k級電路10。當第(k+1)級的電路10的端子OUT的電位上升時，由於在發送時鐘訊號的脈衝之後第k級的電路10輸出L電位，輸出端子的脈衝是一個。如此，本實施例模式的移位暫存器的輸出端子處於H電位，順序地形成OUT(1)；因此，移位暫存器可以用於週邊驅動器電路，該週邊驅動器電路用於控制用於在主動矩陣顯示裝置中選擇像素的開關的導通/截止。
注意，本發明的重置操作的時序不限制於此，可以在任何時間實施重置操作。例如，當在當前級之後兩級的輸出端子的電位上升時，或者當在當前級之後多於三級的輸出端子的電位上升時，可以實施重置操作。此時，由於限定用於重置操作的時序的訊號線遠離當前級，所以引導電極SR的距離變長，以便與電極SR有關的寄生電容的值變大。這對保持電極SR的電位有利。
可以藉由如圖1A所示連接電極SR(n)和電極SR(n-1) 的最後級輸出導致最後級的重置操作。因而，可以實施端子P(n)和輸出端子L(n)的重置(返回到電源線Vss的電位的操作)。另外，公共時間脈衝可以另外地輸入到用於重置操作的全部級。做為選擇，啟動脈衝可以當成公共時間脈衝。
然後，除了其中第k級的輸出端子L(k)經導通狀態的電晶體12傳導到時鐘訊號線的周期之外的周期(其中在圖1C中端子P(k)的電位處於L電位的周期)。在電路10的第(k+1)級中，當端子OUT的電位上升時，由於二極體連接電晶體15處於導通狀態，端子B的電位上升到H電位減去電晶體15的臨界值電壓的電位。然而，當端子OUT的電位下降時，電晶體15截止；因而，端子B的電位不下降。因而，電極SR(k)的電位由於第(k+1)級的端子OUT的電位上升而上升，但不下降。因此，在第k級的重置操作之後端子R的電位保持在H電位，因此電晶體13和17保持導通。因而，端子P(k)的電位和端子OUT的電位固定在L電位。
如果在重置操作之後重置的端子R的電位沒有保持在H電位，電晶體13和17截止；因此，端子P(k)和端子OUT浮置。由於端子P(k)經電晶體12的閘極電容器連接到第一時鐘訊號線和第二時鐘訊號線中的一個，如果端子P(k)浮置，端子P(k)的電位容易改變。另外，由於端子OUT經電容器元件14電容性地耦合到端子P(k)，如果當端子OUT浮置時改變端子P(k)的電位，端子OUT的電位 也改變。另外，甚至藉由時鐘訊號線的寄生電容改變輸出端子L(k)的電位。輸出端子L(k)的電位的變化引起移位暫存器電路的不穩定和故障；因此，為了固定端子P和端子OUT的電位，保持端子R的電位在H電位很重要。
注意，端子R的電位保持在H電位用於固定端子P和端子OUT的電位的周期較佳的是啟動脈衝周期的至少一半。
注意由於在重置操作之後，電極SR和端子R的電位保持在H電位，不需要連接電容元件。內電壓箝位電晶體13和輸出電壓箝位元電晶體17的閘極電極的平均面積大於傳輸電晶體12的面積；因而，在重置操作之後，電極SR和端子R的電位可以保持在H電位。另外，從第k級的端子R引導電極SR的長度比第k級的電路10和第(k+1)級的電路10之間的節距長，以便提高與電極SR有關的寄生電容的值，從而保持電極SR和端子R的電位。自然，可以藉由在電極SR和電源線Vss或者啟動脈衝端子SP之間連接電容元件來保持電極SR和端子R的電位。
如上所述，在用於移位暫存器電路穩定操作的重置操作之後，將端子R和電極SR的電位保持在H電位是非常重要的。然而，在操作一次移位暫存器電路之後的情形下，再次輸入啟動脈衝，然後不再次操作第k級的電路10，除非電晶體13和17在截止態。因此，在處於第k級操作的電路10之前，端子R和電極SR(k)的電位返回到L電位。在說明書中，該操作稱為“置位操作”。執行置位 操作的時序是任意的。可以在第(k-1)級的端子P(k-1)的電位上升的時序執行第k級的置位操作。作為該情形的電路構造，如圖1A和1B，較佳的使用其中閘極電極連接到端子P(k-1)、源極電極和汲極電極的一個連接到端子G、和源極電極和汲極電極的另外一個連接到端子F的電晶體16來連接端子F和電極SR(k)。
在使用該構造的情況下，由於在脈衝輸入到第k級的端子IN之前，處於第(k-1)級的端子P(k-1)的電位上升，所以第(k-1)級的電晶體16在該時導通。因而，端子F的電位變成L電位。因此，第k級的端子R從保持的H電位變化為L電位，因而，電晶體13和17截止。然後，第(k-1)級的輸出被輸入到第k級的端子IN。因而，開始第k級的電路10的操作。
這裏，處於第(k-1)級的電晶體16的閘極電極連接到處於第(k-1)級的端子OUT來代替連接到第(k-1)級的端子F。在這種情況下，當第(k-1)級的輸出被輸入到第k級的端子IN時，執行第k級的置位操作。
另外，可以在端子P(k-2)和處於第(k-2)級的端子OUT的電位上升的時執行第k級的置位操作。做為選擇，可以在端子P(k-2)和第(k-2)之前的一級的端子OUT的電位上升的時執行置位操作。在藉由電極SR與其他級連接的情況中，使從處於第k級的端子R開始引導電極SR的長度比處於第k級的電路10和處於第(k+1)級的電路10之間的節距長；從而，可以使與電極SR有關的寄生電容值變大 。因而確保電極SR和端子R的電位被保持是有利的。
公共時間脈衝可以另外地輸入到所有級以執行置位操作。做為選擇，啟動脈衝可以當成公共時間脈衝。處於第一級的電極SR(1)可以連接到電晶體18的源極和汲極電極的一個來代替連接到處於前級的端子F。因而，當輸入啟動脈衝時執行第一級的置位操作。
在下面說明在該實施例模式中的移位暫存器的另一個電路構造，其中在非選擇周期期間固定輸出端子的電位，降低由於時鐘訊號和噪音引起的故障。圖2A至2C說明根據本發明的具有不同的電路構造的移位暫存器的實例。圖2A說明本發明的整體移位暫存器的電路構造。圖2B說明相當於本發明的單級電路的電路20的構造實例。圖2C說明使用圖2B顯示的電路20的整體移位暫存器的另一個電路構造。
圖2A顯示的電路具有啟動脈衝端子SP、第一時鐘訊號線CLK1、第二時鐘訊號線CLK2、電源線Vss、電晶體28、和n塊電路20(n是大於或等於二的整數)、和對應於電路20提供的輸出端子L(k)(k是從1到n的整數(包括n))。
圖2B顯示的電路20具有端子IN，OUT，G，R，F，B，C，和V、電晶體21，22，23，25，26，27a，27b，和27c、電容元件24、和端子P。這裏，可以用具有整流特性的另一個元件替換電晶體21，其當成用於輸入的整流元件(第一整流元件)。另外，電晶體25是具有整流 特性的另一個元件，其當成用於重置的整流元件(也稱為第二整流元件)。另外，電晶體22當成傳輸電晶體(也稱為第一電晶體)。電晶體23當成內電壓箝位電晶體(也稱為第三電晶體)。電晶體27a當成輸出電壓箝位電晶體(也稱為第二電晶體)。更進一步，電晶體26用作置位電晶體(也稱為第四電晶體)。
注意處於第k級的電路20的端子P也稱為端子P(k)。另外，實施例模式指定電容器元件24；然而，也可以藉由形成在電晶體22的閘極電極和汲極電極(或者源極電極)之間的寄生電容實現電容元件24的功能。因此，本發明不僅包含作為電氣元件形成電容元件24的情形，而且包括電容元件24是與電晶體22有關的寄生電容元件的情形。圖2C顯示的顯示電路具有其中電源線Vdd加到圖2A顯示的電路的構造。
圖2B顯示的電路20的電晶體21的閘極電極連接到端子IN，電晶體21的源極電極和汲極電極的一個連接到端子IN，電晶體21的源極電極和汲極電極的另外一個連接到端子P。電晶體22的閘極電極連接到端子P，電晶體22的源極電極和汲極電極的一個連接到端子C，電晶體22的源極電極和汲極電極的另外一個連接到端子OUT。
另外，電晶體23的閘極電極連接到端子R，電晶體23的源極電極和汲極電極的一個連接到端子G，電晶體23的源極電極和汲極電極的另外一個連接到端子P。另外，電容元件24的一個電極連接到端子P，電容元件24的 另外一個電極連接到到端子OUT。
電晶體25的閘極電極連接到端子OUT，電晶體25的源極電極和汲極電極的一個連接到端子OUT，電晶體25的源極電極和汲極電極的另外一個連接到端子B。另外，電晶體26的閘極電極連接到端子P，電晶體26的源極電極和汲極電極的一個連接到端子G，電晶體26的源極電極和汲極電極的另外一個連接到端子F。
另外，電晶體27a的閘極電極連接到端子Q，電晶體27a的源極電極和汲極電極的一個連接到端子G，電晶體27a的源極電極和汲極電極的另外一個連接到端子OUT。電晶體27b的閘極電極連接到端子P，電晶體27b的源極電極和汲極電極的一個連接到端子G，電晶體27b的源極電極和汲極電極的另外一個連接到端子Q。電晶體27c的閘極電極連接到端子V，電晶體27c的源極電極和汲極電極的一個連接到端子V，電晶體27c的源極電極和汲極電極的另外一個連接到端子Q。
然後，說明在圖2A顯示的電路中第k級的電路20的連接。圖2A顯示的電路具有與圖1A顯示的電路相同的構造，除端子V外。因而，不會重覆相同的說明。端子V可以連接到與圖2A顯示的端子C連接到的時鐘訊號線不同的時鐘訊號線。儘管未顯示，但端子V可以連接到端子C連接到的時鐘訊號線。
圖2C顯示其中將用於連接端子V的電源線Vdd加到圖2A顯示的電路的電路。如圖2C所示，連接所有級的 端子V和電源線Vdd。施加於電源線Vdd的電位可以是任何電位，只要電位比L電位高出電晶體27a和27c的臨界值電壓和或者更多即可。
然後，圖2A，2B，和2C顯示的電路的輸入訊號和輸出訊號與圖1C的相同。圖2A至2C顯示的電路與圖1A至1C顯示的電路的不同點在於藉由電晶體27a，27b，和27c實現用於將端子OUT的電位固定到L電位的圖1B中的電晶體17的功能。具體地說，傳輸電晶體22的閘極電極和輸出電壓箝位電晶體27a的閘極電極藉由用於輸出反相訊號的電路彼此連接。
在圖2B的電路中，當電路不操作並且藉由電晶體23將端子P的電位固定在L電位時，電晶體27b處於截止態。這裏，由於電極Q的電位處於H電位，所以電晶體27a處於導通狀態。具體地說，當端子P固定在L電位時，端子OUT也固定在L電位，從而降低由於與時鐘訊號線的電容耦合引起的輸出端子的故障。
在電路20操作的情形中，由於脈衝輸入到端子IN，並且點P的電位上升，所以電晶體27b導通。因而，電極Q的電位接近L電位，從而電晶體27a截止。具體地說，當端子P的電位上升並且端子OUT導電到端子C時，電晶體27a截止。因而，電路20可以實現與圖1A至1C顯示的電路10相似的操作。
注意根據本實施例模式，端子OUT固定在低電位的周期較長是本發明的移位暫存器的優點。換句話說，由於 端子OUT較長時間地固定在低電位，因此降低由於另一個訊號線的操作或者來自外部的噪音引起的端子OUT的故障；因而，操作中的穩定性較高。另外，至於本發明的移位暫存器，輸入到連接端子OUT的電晶體的訊號的開關頻率較低；因而，由於訊號的饋送幾乎不改變端子OUT的電位，可以實現操作的高穩定性。
實施例模式2
在本實施例模式中，說明本發明的移位暫存器電路的最後級的重置操作和全部級的重置操作。
在實施例模式1說明的電路構造中，在下一級操作時，實施當前級的重置操作。這裏，由於在最後級的移位暫存器電路之後再沒有級，因此沒有限定重置操作的時間的脈衝輸入到最後級。因此，藉由重置操作，電極SR(n)的電位不會在H電位。因此，時鐘訊號不斷地輸出到最後級的端子OUT。
考慮到這一點，在實施例模式1中，電極SR(n)連接如圖1A，圖2A，和圖2C所示的電極SR(n-1)。因而，藉由用最後級本身的端子OUT的輸出使電極SR(n)在H電位來執行重置操作。因此，可以防止時鐘訊號線的電位不斷地輸出到最後級的輸出端子L(n)。在這種情況下，最後級的輸出的脈衝寬度小於時鐘訊號的輸出的脈衝寬度。這裏，在其中時鐘訊號不斷地輸出到最後級的電路構造，並且除前一級的重置操作外不積極地使用最後級的輸出的情 況下，耗費剩餘功率用於對連接到最後級的輸出端子的寄生電容元件充電或者放電。
本實施例模式說明的構造與實施例模式1顯示的構造不同，其中最後級可以作為移位暫存器操作。圖3A，3B，和3C每一個說明其中用於最後級的重置操作的電晶體29加到圖1A，圖2A，和圖2C顯示的每一個構造的構造。電晶體29的閘極電極連接到啟動脈衝端子SP，電晶體29的源極電極和汲極電極的一個連接到啟動脈衝端子SP，電晶體29的源極電極和汲極電極的另外一個連接到電極SR(n)。
另外，如圖3A至3C所示，在電晶體29用於最後級的重置操作的情形中，不需要藉由最後級本身執行最後級的重置操作，可以在輸入啟動脈衝的時執行重置操作；因此，不需要連接電極SR(n)和電極SR(n-1)。
圖4是用於說明圖3A至3C顯示的電路的操作的時間圖。與圖1C的不同點在於由於在輸入啟動脈衝的時(時間T0)執行最後級的端子P(n)的重置操作，因此最後級的輸出端子L(n)也作為移位暫存器電路工作。這裏，在圖4的時間圖中，當輸入啟動脈衝的周期是T時，在周期T期間輸入的時鐘訊號的脈衝的總數較佳的大於移位暫存器電路的級的數量n。因而，可以在周期T的期間安全地操作最後級的重置操作。
然後，參照5A至5C和圖6，說明其中加入用於重置操作的訊號線的本發明的移位暫存器電路。
圖5A，5B，和5C每一個說明其中用於重置操作的訊號線RES和連接訊號線RES的電晶體RE(k)(k是從1至n的整數(包括n))加到圖1A，圖2A，和圖2C顯示的每一個構造。電晶體RE(k)的閘極電極連接到訊號線RES，電晶體RE(k)的源極電極和汲極電極的一個連接到訊號線RES，電晶體RE(k)的源極電極和汲極電極的另外一個連接到電極SR(k)。
圖5和圖6說明移位暫存器電路，其中電晶體RE(k)另外連接到每一級，從而可以在任意的時重置全部級，其可以在操作最後級之前返回到起始狀態。然而，本發明不局限於此，電晶體RE(k)的數目是任意的。例如，僅僅在最後級提供電晶體RE，僅僅在奇數級上或者僅僅在偶數級上提供電晶體RE，或者僅僅在上半級或者僅僅在下半級上提供電晶體RE。在減少電晶體RE的數目上有優勢，因此電路規模變小；從而減少在基板上電路所佔據的百分比。另外，當減少電晶體RE的數目時可以減少驅動信號線RES的負載和減少功率消耗，這是有利的。
這裏，參照圖6，說明其中增加用於重置操作的訊號線的本發明的移位暫存器電路的操作。圖6是在脈衝輸入到訊號線RES以重置全部級的時間Tr的輸入訊號、端子P、和輸出端子L的電位變化的時間圖。當在時間T0輸入啟動脈衝時，執行與圖1C相同的操作直到脈衝輸入到訊號線RES。然而，當在時間Tr脈衝輸入到訊號線RES時，全部級的電極SR的電位在H電位；因而，輸出端子 L和端子P固定在L電位。這裏，用於將電極SR的電位變化為L電位的電晶體16或者26截止，因為端子P的電位變成L電位。因此，不會形成當脈衝輸入到訊號線RES時電流經其從訊號線RES流到電源線Vss的路徑。
因而，至於在圖5A至5C中本發明的移位暫存器電路，在每一個移位暫存器電路中加入用於重置操作的訊號線，可以在任意的時序重置全部級，其可以在操作最後級之前返回到起始狀態。在使用移位暫存器電路作為顯示裝置的驅動電路情況下，例如，使用僅僅佈置在一部分顯示區中的像素，藉由停止移位暫存器電路的操作，不使用將要不被使用的區域的像素是有利的，這導致功耗減少的優點。
另外，當脈衝輸入到訊號線RES時，充電浮置電極SR，以便可以防止由於漏電流引起的電極SR的電位的降低。具體地說，具有其閘極電極連接到電極SR的電晶體可以容易地保持在導通狀態的優點。
注意本實施例模式可以自由地同另一個實施例模式結合。
實施例模式3
在閘極電極和源極電極之間施加電壓以使電晶體導通。這裏，如果電壓連續地施加於電晶體的閘極電極，由於雜質等因素電荷被俘獲在源極電極或者汲極電極和閘極電極之間的能級區域中，俘獲的電荷形成內電場；因而，引 起特性隨時間的變化。特別地，引起臨界值電壓的漂移變化(臨界值移動)。至於隨時間變化，不僅施加用於導通電晶體的極性電壓而且還施加反極性電壓(也稱為反向偏壓)，因而，放電被俘獲的電荷並降低變化度。在通道層中使用非晶矽的薄膜電晶體中，臨界值移動被顯著地觀察到，其在源極電極或者汲極電極和閘極電極之間的區域中具有缺陷級。因此，本實施例模式的移位暫存器電路顯著地優勢在於在通道層中使用非晶矽的薄膜電晶體。然而，本發明不局限於此。
在本實施例模式中，說明向形成本發明的移位暫存器電路的電晶體施加反向偏壓的操作。
首先，圖7A至7C說明其中施加反向偏壓以減少特性隨時間變化的功能加到圖1A至1C顯示的電路的移位暫存器電路。圖7A是本發明的移位暫存器電路的全部圖，圖7B說明本發明的移位暫存器電路的電路30的一級，圖7C是本發明的移位暫存器電路的輸入訊號和輸出訊號的時間圖。
圖7B顯示其中電晶體39a和39b、端子N、和電極S加到圖1B顯示的電路的電路。另外，電晶體31，32，35，36，和37和電容器元件34分別對應於圖1B中的電晶體11，12，15，16，和17和電容元件14，連接與圖1B相同。另外，圖7B中的電晶體33的閘極電極連接到電極S，電晶體33的源極電極和汲極電極的一個連接到端子G，電晶體33的源極電極和汲極電極的另外一個連接到端 子P。
另外，電晶體37的閘極電極連接到電極S，電晶體37的源極電極和汲極電極的一個連接到端子G，電晶體37的源極電極和汲極電極的另外一個連接到端子OUT。電晶體39a的閘極電極連接到電極S，電晶體39a的源極電極和汲極電極的一個連接到電極S，電晶體39a的源極電極和汲極電極的另外一個連接到端子N。另外，電晶體39b的閘極電極連接到端子N，電晶體39b的源極電極和汲極電極的一個連接到電極S，電晶體39b的源極電極和汲極電極的另外一個連接到端子R。
圖7A說明其中在每一級中連接電路30的端子N的訊號線RB加到圖1A顯示的電路。另外，電晶體38對應於圖1A中的電晶體18，連接相似。
這裏，參照圖7C說明圖7A和7B顯示的電路的操作。當脈衝在時間T0輸入到啟動脈衝端子SP時，操作移位暫存器電路，並從輸出端子L(1)順序地輸出輸出訊號。另外，將輸出訊號輸出到輸出端子L(n)的周期稱為正常操作周期。在正常操作周期期間，H電位的電位輸入到訊號線RB。這裏，電晶體39b在導通狀態，電晶體39a在截止態。具體地說，端子R和電極S處於導電狀態，端子N和電極S在非導電狀態；因而，圖7B的連接狀態與圖1B相似，從而圖7A至7C的移位暫存器電路以圖1A至1C顯示的同樣的方式操作。
然後，如圖7C所示，在輸出訊號輸出到圖7A顯示 的移位暫存器電路的輸出端子L(n)之後，可以在時間T1和時間T2之間降低訊號線RB的電位。該周期稱為反向偏壓應用周期。因而，圖7B顯示的電晶體39b截止，電晶體39a導通。也就是說，端子R和電極S之間的電連接喪失，端子N和電極S之間的電連接保持；因而，電極S的電位降低。然後，當電極S的電位超過電極N的電位一個電晶體39a的臨界值電壓時，電晶體39a截止，電極S的電位的下降停止。這裏，訊號線RB的電位可以比電源線Vss的電位低。當訊號線RB的低電位低於電源線Vss的電位時，可以在反向偏壓應用周期期間進一步降低電極S的電位。因而，與導通狀態的情形是相反極性的電位可以施加於電晶體33和37的閘極電極，因而，有利於減少電晶體的臨界值移動。
這裏，電晶體39b是具有在正常操作周期期間在端子R和電極S之間提供電連接的功能的電晶體，並在反向偏壓應用周期期間中斷端子R和電極S之間的電連接。在不提供電晶體39b和連續地建立端子R和電極S之間的導電連續性的情形下，使電路規模更小，由於減少連接訊號線RB的寄生電容值，其導致功耗減少。
另外，當如圖7B所示構造電晶體39b時，藉由訊號線RB降低N的電位，可以防止在降低電極S的電位的同時降低端子R的電位。這裏，考慮在反向偏壓應用周期期間在端子R和電極S之間建立電連接的情形，端子R的電位也隨電極S的電位的降低而減少。端子R藉由電極 SR連接到前面電路30的端子F；因此，當端子R的電位降到低於或者等於電源線Vss的電位減去前一級中電晶體36的臨界值電壓的電位時，前一級中的電晶體36導通；因而，恒定電流流經訊號線RB和電源線Vss。另外，端子R還經電極SR連接到下一級的電路30；因此，當降低端子R的電位時，下一級的電晶體35和32導通；因而，恒定電流被認為是流經下一級的時鐘訊號線、電晶體32、和電晶體35、和當前級的電晶體39a和訊號線RB。因此，在反向偏壓應用周期期間，中斷端子R和電極S之間的電連接，從而防止由於端子R的電位降低而形成的包含端子R的電流路徑。因而，在減少功耗的同時將足夠的反向偏壓施加於電晶體33和37。
注意在本實施例模式中，說明在反向偏壓應用周期期間向電晶體33和37的閘極電極施加反向偏壓的實例；然而，本發明不局限於此。反向偏壓可以施加於任何電晶體。然而，電晶體33和37在輸出端子L應該輸出L電位的大部分周期期間處於導通狀態，在大部分時間處於導通狀態的上述電晶體引起大的臨界值移動。因此，如圖7B所示，藉由將電晶體39a和39b連接到電晶體33和37的閘極電極，和提供反向偏壓應用周期來降低臨界值移動，其是有效和更可取的。
首先，圖8A至8C說明其中施加反向偏壓以減少特性隨時間變化的功能加到圖2A至2C顯示的移位暫存器電路的電路。圖8A是本發明的移位暫存器電路的全部圖 ，圖8B說明本發明的移位暫存器電路的電路40的單級，圖8C是本發明的移位暫存器電路的另一個全部圖。
圖8B顯示其中電晶體49a，49b，49c，和49d、端子N、電極S、和電極U加到圖2B顯示的電路的電路。另外，電晶體41，42，45，46，47b，和47c和電容元件44分別對應於圖2B中的電晶體21，22，25，26，27b，和27c和電容元件24，連接與圖2B相同。另外，圖8B中的電晶體43的閘極電極連接到電極S，電晶體43的源極電極和汲極電極的一個連接到端子G，電晶體43的源極電極和汲極電極的另外一個連接到端子P。
另外，電晶體47a的閘極電極連接到電極U，電晶體47a的源極電極和汲極電極的一個連接到端子G，電晶體47a的源極電極和汲極電極的另外一個連接到端子OUT。電晶體49a的閘極電極連接到電極S，電晶體49a的源極電極和汲極電極的一個連接到電極S，電晶體49a的源極電極和汲極電極的另外一個連接到端子N。另外，電晶體49b的閘極電極連接到端子N，電晶體49b的源極電極和汲極電極的一個連接到電極R，電晶體49b的源極電極和汲極電極的另外一個連接到端子S。電晶體49c的閘極電極連接到端子U，電晶體49c的源極電極和汲極電極的一個連接到電極U，電晶體49c的源極電極和汲極電極的另外一個連接到端子N。另外，電晶體49d的閘極電極連接到端子N，電晶體49d的源極電極和汲極電極的一個連接到電極Q，電晶體49d的源極電極和汲極電極的另外一個 連接到端子U。
這裏，圖8A說明其中在每一級中連接電路40的端子N的訊號線RB加到圖2A顯示的電路的電路。另外，電晶體48對應於圖2A的電晶體28，連接相似。另外，圖8C說明其中電源線Vdd加到圖8A顯示的電路的電路，並且電源線Vdd連接到全部級的電路40的端子V。
這裏，根據圖7C顯示的時間圖，操作圖8A，8B，和8C顯示的電路。在根據圖7C顯示的時間圖操作圖8A，8B，和8C顯示的電路的情況下，在正常操作周期期間，H電位的電位輸入到訊號線RB。這裏，電晶體49b和49d處於導通狀態，電晶體49a和49c處於截止態。具體地說，端子R和電極S、以及端子Q和電極U處於導電狀態，端子N和電極S、電極N和電極U處於非導電狀態；因而，圖8B的連接狀態與圖2B相似，從而以圖2A至2C顯示的相同方式操作圖8A至8C中的移位暫存器電路。
然後，在反向偏壓應用周期期間，在圖8B顯示的電晶體49b和49d截止，電晶體49a和49c導通。也就是說，端子R和電極S、端子Q和電極U處於非導電狀態，端子N和電極S、和電極N和電極U處於導電狀態；因而，電極S和電極U的電位下降。然後，當電極S和電極U的電位超過電極N的電位一個電晶體49a和49c的臨界值電壓時，電晶體49a和49c截止，電極S和U的電位的下降停止。這裏，訊號線RB的電位可以比電源線 Vss的電位低。當訊號線RB的低電位低於電源線Vss的電位時，可以在反向偏壓應用周期期間進一步降低電極S和電極U的電位。因而，導通狀態的情形的相反極性的電位可以施加於電晶體43和47a的閘極電極，因而，有利於減少電晶體的臨界值移動。
這裏，電晶體49b和49d是具有在正常操作周期期間提供端子R和電極S、電極Q和電極U的導電狀態，和在反向偏壓應用周期期間提供端子R和電極S、電極Q和電極U的非導電狀態的功能的電晶體。在不提供電晶體49b和49d和端子R和電極S、電極Q和電極U處於連續地導電狀態的情形下，使電路規模較小，由於減少連接訊號線RB的寄生電容值，其導致功耗減少。
另外，當如圖8B所示構造電晶體49b和49d時，藉由訊號線RB降低端子N的電位，可以防止在降低電極S和電極U的電位的同時降低端子R和電極Q的電位。
這裏，考慮在反向偏壓應用周期期間端子R和電極S處於導電狀態的情形，端子R的電位也隨電極S的電位的降低而減少。端子R藉由電極SR連接到前一電路40的端子F；因此，當端子R的電位降到低於或者等於電源線Vss的電位減去前一級中電晶體46的臨界值電壓的電位時，前一級的電晶體46導通；因而，恒定電流流經訊號線RB和電源線Vss。另外，端子R還藉由電極SR連接到下一級的電路40的電晶體45；因此，當端子R的電位降低時，下一級的電晶體45和42導通；因而，恒定電流 被認為是流經下一級的時鐘訊號線、電晶體42、和電晶體45、和當前級的電晶體49a和訊號線RB。
另外，考慮端子Q和電極U在反向偏壓應用周期期間處於導電狀態的情形，端子Q的電位也隨電極U的電位的降低而減少。由於電極Q連接到電晶體47b和47c的源極電極或者汲極電極，所以當電極Q的電位降低時，電晶體47b和47c處於導通狀態，以便恒定電流從端子G和端子V流經電極Q、電晶體49d、電極U、電晶體49c、和端子N。
因此，在反向偏壓應用周期期間，端子R和電極S、電極Q和電極U與電晶體49b和49d處於非導電狀態，從而防止由於端子R和電極Q的電位降低引起的包含端子R和電極Q的電流路徑的形成。因而，在減少功耗的同時可以將足夠的反向偏壓施加於電晶體43和47a。注意可以提供電晶體49b和49d，可以僅僅提供他們中之一，或者都不提供。
注意在本實施例模式中，說明在反向偏壓應用周期期間向電晶體43和47a的閘極電極施加反向偏壓的實例；然而，本發明不局限於此。反向偏壓可以施加於任何電晶體。然而，電晶體43和47a在輸出端子L輸出L電位的大部分周期期間處於導通狀態，在大部分時間處於導通狀態的上述電晶體引起大的臨界值移動。因此，如圖8B所示，藉由將電晶體49a，49b，49c，和49d連接到電晶體43和47a的閘極電極，和提供反向偏壓應用周期來降低 臨界值移動，其是有效和較佳的。
如上所述，在本實施例模式中，可以藉由將用於施加反向偏壓的電晶體39a，39b，49a，49b，49c，和49d連接到電晶體33，37，43，和47a的閘極電極來降低電晶體33，37，和43，43a的臨界值移動。另外，除本實施例模式顯示的電路之外的任意的電路的任意的電晶體的閘極電極可以連接到圖9A至9D顯示的電路，從而向電晶體施加反向偏壓。由於圖9A至9D顯示的電路，除了電晶體的閘極電極之外的電路中的任何電極的電位不變化；因而，在沒有恒定電流流動或者故障的情況下可以降低電晶體的臨界值移動。
圖9A至9D顯示的電路每一個具有訊號端子SIG、偏壓端子BIAS、目標端子GATE、截止電晶體SIG-Tr、和偏壓電晶體BIAS-Tr。這裏，圖9A至9D和圖10A至10H顯示的每一個電路的偏壓電晶體BIAS-Tr，當成整流元件。
在圖9A，9B，9C，和9D顯示的電路中，截止電晶體SIG-Tr的閘極電極連接到偏壓端子BIAS，截止電晶體SIG-Tr的源極電極和汲極電極的一個連接到訊號端子SIG，截止電晶體SIG-Tr的源極電極和汲極電極的另外一個連接到目標端子GATE。
在圖9A和9D顯示的電路中，偏壓電晶體SIG-Tr的閘極電極連接到目標端子GATE，偏壓電晶體BIAS-Tr的源極電極和汲極電極的一個連接到目標端子GATE，偏壓 電晶體BIAS-Tr的源極電極和汲極電極的另外一個連接到偏壓端子BIAS。
在圖9B和9C顯示的電路中，偏壓電晶體BIAS-Tr的閘極電極連接到偏壓端子BIAS，偏壓電晶體BIAS-Tr的源極電極和汲極電極的一個連接到目標端子GATE，偏壓電晶體BIAS-Tr的源極電極和偏壓另外一個連接到偏壓端子BIAS。
目標端子GATE連接到施加反向偏壓的電晶體。適合於在電晶體的閘極電極和源極電極之間，和在電晶體的閘極電極和汲極電極之間施加反向偏壓。因此，較佳的將目標端子GATE連接到施加反向偏壓的電晶體的閘極電極。然而，本發明不局限於此，目標端子GATE可以連接到施加反向偏壓的電晶體的源極電極或者汲極電極。此時，作為反向偏壓施加的偏壓的極性可以與目標端子GATE連接到閘極電極的情形相反。注意連接目標端子GATE的電晶體的數目是任意的。
當電晶體正常地操作時，訊號端子SIG連接到訊號線或者輸入到電晶體的電源線。偏壓端子BIAS是用於選擇是否向電晶體施加反向偏壓的訊號線，或者將連接訊號端子SIG的電極的電位傳輸到目標端子GATE。
這裏，相對於截止電晶體SIG-Tr的極性和偏壓電晶體BIAS-Tr的極性分類圖9A，9B，9C，和9D顯示的電路。
圖9A和9B說明其中在正常操作的時間，H電位的 電位施加於偏壓端子BIAS，在施加反向偏壓的時間L電位的電位施加於偏壓端子BIAS的電路。例如，當被施加反向偏壓的電極是n通道電晶體的閘極電極時，可以使用該電路。
圖9C和9D說明其中在正常操作的時間，L電位的電位施加於偏壓端子BIAS，在施加反向偏壓的時間H電位的電位施加於偏壓端子BIAS的電路。例如，當被施加反向偏壓的電極是p通道電晶體的閘極電極時，可以使用該電路。因而，適用本實施例模式中圖9A至9D顯示的電路，在不改變電路中另外一個電極的電位的情況下，可以將反向偏壓施加於任何電路中的任何電晶體的閘極電極。
然後，參照圖10A至10H，說明被施加反向偏壓的電晶體包含在圖9A至9D電路的電路的情形。
圖10A說明包含其上施加反向偏壓的電晶體AC-Tr加入圖9A顯示的電路的電路。如圖10A所示，電晶體AC-Tr的閘極電極可以連接到圖9A顯示的電路的目標端子GATE。圖10B說明其上施加反向偏壓的電晶體AC-Tr1和AC-Tr2包含在圖9A顯示的電路的電路。如圖10B所示，電晶體AC-Tr1和AC-Tr2的閘極電極可以連接到圖9A顯示的電路的目標端子GATE。
這裏，電晶體AC-Tr、AC-Tr1、和AC-Tr2組成具有某一功能的電路的一部分，作為整體就如圖7A至7C中的電晶體33和37或者圖8A至8C中的電晶體43和47a，其中施加反向偏壓的本發明的電路不依賴於電晶體AC- Tr、AC-Tr1、和AC-Tr2的每一個源極電極和每一個汲極電極。另外，電晶體AC-Tr、AC-Tr1、和AC-Tr2是N通道電晶體。因而，在H電位輸入到偏壓端子BIAS的周期中輸入到訊號端子SIG的訊號輸入至電晶體AC-Tr、AC-Tr1、和AC-Tr2，在L電位輸入至偏壓端子BIAS的周期中，取決於L電位的電位的電位施加於電晶體AC-Tr、AC-Tr1、和AC-Tr2的閘極電極；因而，施加反向偏壓。
另外，圖10C說明除圖9B顯示的電路之外還包含其上施加反向偏壓的電晶體AC-Tr電路。如圖10C所示，電晶體AC-Tr的閘極電極可以連接到圖9B顯示的電路的目標端子GATE。另外，圖10D說明其上施加反向偏壓的電晶體AC-Tr1和AC-Tr2包含在圖9B顯示的電路的電路。如圖10D所示，電晶體AC-Tr1和AC-Tr2的閘極電極可以連接到圖9B顯示的電路的目標端子GATE。這裏，電晶體AC-Tr、AC-Tr1、和AC-Tr2組成具有某一功能的電路的一部分，作為整體就如同圖7A至7C中的電晶體33和37或者圖8A至8C中的電晶體43和47a，其中施加反向偏壓的本發明的電路不依賴於電晶體AC-Tr、AC-Tr1、和AC-Tr2的每一個源極電極和每一個汲極電極之一。
另外，電晶體AC-Tr、AC-Tr1、和AC-Tr2是N通道電晶體。因而，在H電位輸入到偏壓端子BIAS的周期中，輸入到訊號端子SIG的訊號輸入至電晶體AC-Tr、AC-Tr1、和AC-Tr2，在L電位輸入至偏壓端子BIAS的周期中，取決於L電位的電位的電位施加於電晶體AC-Tr、 AC-Tr1、和AC-Tr2的閘極電極；因而，施加反向偏壓。
另外，圖10E說明除圖9C顯示的電路之外還包含其上施加反向偏壓的電晶體AC-Tr的電路。如圖10E所示，電晶體AC-Tr的閘極電極可以連接到圖9C顯示的電路的目標端子GATE。另外，圖10F說明其上施加反向偏壓的電晶體AC-Tr1和AC-Tr2包含在圖9C顯示的電路的電路。如圖10F所示，電晶體AC-Tr1和AC-Tr2的閘極電極可以連接到圖9C顯示的電路的目標端子GATE。
這裏，電晶體AC-Tr、AC-Tr1、和AC-Tr2組成具有某一功能的電路的一部分，作為整體就如同圖7A至7C中的電晶體33和37或者圖8A至8C中的電晶體43和47a，其中施加反向偏壓的本發明的電路不依賴於電晶體AC-Tr、AC-Tr1、和AC-Tr2的每一個源極電極和每一個汲極電極之一。
另外，電晶體AC-Tr、AC-Tr1、和AC-Tr2是P通道電晶體。因而，在L電位輸入到偏壓端子BIAS的周期中，輸入到訊號端子SIG的訊號輸入至電晶體AC-Tr、AC-Tr1、和AC-Tr2，在H電位輸入至偏壓端子BIAS的周期中，取決於H電位的電位施加於電晶體AC-Tr、AC-Tr1、和AC-Tr2的閘極電極；因而，施加反向偏壓。
另外，圖10G說明除圖9D顯示的電路之外還包含其上施加反向偏壓的電晶體AC-Tr的電路。如圖10G所示，電晶體AC-Tr的閘極電極可以連接到圖9D顯示的電路的目標端子GATE。
另外，圖10H說明其上施加反向偏壓的電晶體AC-Tr1和AC-Tr2包含在圖9D顯示的電路的電路。如圖10H所示，電晶體AC-Tr1和AC-Tr2的閘極電極可以連接到圖9D顯示的電路的目標端子GATE。這裏，電晶體AC-Tr、AC-Tr1、和AC-Tr2組成具有某一功能的電路的一部分，作為整體就如同圖7A至7C中的電晶體33和37或者圖8A至8C中的電晶體43和47a，其中施加反向偏壓的本發明的電路不依賴於電晶體AC-Tr、AC-Tr1、和AC-Tr2的每一個源極電極和每一個汲極電極之一。
另外，電晶體AC-Tr、AC-Tr1、和AC-Tr2是P通道電晶體。因而，在L電位輸入到偏壓端子BIAS的周期中，輸入到訊號端子SIG的訊號輸入至電晶體AC-Tr、AC-Tr1、和AC-Tr2，在H電位輸入至偏壓端子BIAS的周期中，取決於H電位的電位施加於電晶體AC-Tr、AC-Tr1、和AC-Tr2的閘極電極；因而，施加反向偏壓。
然後，參照圖11A至11C和圖12，說明其中用於重置操作的訊號線加到其中施加反向偏壓的圖A、圖8A和圖8C說明的電路的本發明的移位暫存器電路。
圖11A，11B，和11C每一個說明其中用於重置操作的訊號線RES和連接訊號線RES的電晶體RE(k)(k是從1至n的整數(包括n))加到圖7A，圖8A，和圖8C顯示的每一個構造。電晶體RE(k)的閘極電極連接到訊號線RES，電晶體RE(k)的源極電極和汲極電極的一個連接到訊號線RES，電晶體RE(k)的源極電極和汲極電極的另外 一個連接到電極SR(k)。
圖11A至11C說明移位暫存器電路，其中電晶體RE(k)另外連接到每一級，從而可以在任意時重置全部級，其可以在操作最後級之前回到起始狀態。然而，本發明不局限於此，電晶體RE(k)的數目是任意的。例如，僅僅在最後級提供電晶體RE，僅僅在奇數級上或者僅僅在偶數級上提供電晶體RE，或者僅僅在上半級或者僅僅在下半級上提供電晶體RE。在減少電晶體RE的數目上有優勢，因此電路規模較小；從而減少在基板上電路所佔據的百分比。另外，當減少電晶體RE的數目時，可以減少驅動訊號線RES的負載和減少功率消耗，這是有利的。
這裏，參照圖12，說明其中增加用於重置操作的訊號線的本發明的移位暫存器電路的操作。圖12是在脈衝輸入至訊號線RES以重置全部級的時間T1和在減小訊號線RB的電位以實施反向偏壓應用操作的時間T2時，輸入訊號SP、端子P(未顯示在時間圖中)、和輸出端子L的電位的變化的時間圖。當在時間T0輸入啟動脈衝時，執行與圖1C相同的操作直到脈衝輸入到訊號線RES。然而，當在時間T1將脈衝輸入到訊號線RES時，全部級的電極SR的電位處於H電位；因而，輸出端子L和端子P固定在L電位。這裏，用於將電極SR的電位變化為L電位的電晶體36或者46截止，因為端子P的電位變成L電位。因此，不會形成當脈衝輸入到訊號線RES時，電流經從訊號線RES流到電源線Vss的路徑。
然後，在時間T2和時間T3之間的周期期間，藉由降低訊號線RB的電位施加反向偏壓。這裏，訊號線RB的電位較佳的低於電源線Vss的電位。另外，在時間T3和時間T4之間的周期期間，為了隨後再次操作重置操作，可以將訊號線RB和訊號線RES的電位設定在H電位。當在施加反向偏壓之後執行另一個重置操作時，將電極S、端子R、電極SR的電位設定在H電位；因此，輸出端子L的電位固定在L電位，從而可以延長輸出的電位變化被抑制的周期。
因而，至於在圖11A至11C中本發明的移位暫存器電路，在每一個移位暫存器電路中加入用於重置操作的訊號線，可以在任意時間重置全部級，其可以在操作最後級之前回到起始狀態並在任意時施加反向偏壓。在使用移位暫存器電路作為顯示裝置的驅動電路情況下，例如，使用僅僅佈置在一部分顯示區中的像素，藉由停止移位暫存器電路的操作不使用將要不使用的區域的像素是有利的，這導致功耗減少和電晶體的臨界值漂移降低的優點。另外，當脈衝輸入到訊號線RES時，給浮置電極SR充電，以便可以防止由於漏電流引起的電極SR的電位的降低。具體地說，具有閘極電極連接到電極SR的電晶體可以容易地保持在導通狀態的優點。
然後，參照圖13A至13C，說明藉由向其中施加反向偏壓的圖7A至7C顯示的移位暫存器電路加僅僅一個訊號線來實施除反向偏壓操作之外的重置操作的電路。
圖13A是本發明的移位暫存器電路的總圖，圖13B說明本發明的移位暫存器電路的電路的單級，圖13C是本發明的移位暫存器電路輸入訊號和輸出訊號的時間圖。
圖13B說明其中改變電晶體39a(對應於電晶體59a)的連接和端子M加到圖7B顯示的電路的電路。這裏，電晶體51，52，53，55，56，57，和59b和電容元件54分別對應於圖7B中的電晶體31，32，33，35，36，37，和39b和電容元件34，連接關係與圖7B顯示的相同。另外，已經改變連接關係的圖13B中的電晶體59a的閘極電極連接到端子M，電晶體59a的源極電極和汲極電極的一個連接到電極S，電晶體59a的源極電極和汲極電極的另外一個連接到端子N。
圖13A說明其中用訊號線BL替換圖7A顯示的電路的訊號線RB和連接到每一級中電路50的端子M的訊號線BE加到圖7A顯示的電路的電路。另外，電晶體58對應於圖7A的電晶體38，連接關係相似。
這裏，參照圖13C說明圖13A和13B顯示的電路的操作。在正常操作周期期間，H電位的電位輸入到訊號線BL，L電位的電位輸入到訊號線BE。這裏，電晶體59b處於導通狀態，電晶體59a處於截止態。具體地說，端子R和電極S處於導電狀態，端子N和電極S在非導電狀態；因而，圖13B的連接狀態與圖1B相似，從而圖13A至13C的移位暫存器電路以圖1A至1C顯示的同樣的方式操作。
然後，如圖13C所示，在完成圖13A中顯示的移位暫存器的正常操作周期之後，可以在時間T1和時間T4之間提高訊號線BE的電位。該周期稱為偏壓啟動周期。在該偏壓啟動周期中，電晶體59a處於導通狀態。在其中訊號線BL的電位處於H電位(在時間T1和時間T2之間，和在時間T3和T4之間)的偏壓啟動周期中的周期稱為重置周期。在該重置周期中，電晶體59a和59b處於導通狀態，端子N的電位是H電位；因此，電極S、端子R和連接端子R的電極SR的電位變成H電位。也就是說，可以執行重置操作。另外，在偏壓啟動周期中，其中訊號線BL的電位處於L電位(在時間T2和時間T3之間)的周期是反向偏壓應用周期。在反向偏壓應用周期中，圖13B中的電晶體59b截止，電晶體59a導通。具體地說，端子R和電極S處於非導電狀態，端子N和電極S處於導電狀態，從而電極S的電位根據電極N的電位變成L電位。因此，由於電晶體59b在非導通狀態，所以端子N的電位沒有傳輸到端子R。這裏，訊號線BL的電位低於電源線Vss的電位。如果訊號線RB的低電位低於電源線Vss的電位，可以使電極S的電位在反向偏壓應用周期進一步降低。因而，具有導通狀態的相反極性的電位可以施加於電晶體53和57的閘極電極，從而可以降低電晶體的臨界值移動。
如上所述，至於在圖13A至13C中顯示的本發明的移位暫存器電路，可以藉由訊號線BE任意地提供正常操 作周期和偏壓啟動周期。另外，在偏壓啟動周期中，如果訊號線BL的電位在H電位，電路50就經受重置操作；同時，訊號線BL的電位在L電位，反向偏壓可以施加於電晶體53和57。而且，降低訊號線BL的電位相比於電極S沒有改變另外一個電極的電位；因而，可以降低故障例如恒定電流的流動和故障。注意在偏壓啟動周期中，可以自由地設置電極S的電位。
然後，參照圖14A至14C，說明藉由將僅僅一個訊號線加到圖8A至8C顯示的移位暫存器電路實施除反向偏壓操作之外的重置操作的電路，在圖8A到8C中可以施加反向偏壓。
圖14A是本發明的移位暫存器電路的全圖，圖14B說明本發明的移位暫存器電路的電路60的單級，圖14C是本發明的移位暫存器電路的另一個全圖。圖14B說明其中改變電晶體39a的連接(對應於電晶體59a)和向圖7B顯示的電路加端子M的電路。另外，電晶體61，62，63，65，66，67a，67b，67c，69b，和69d和電容元件64分別對應於圖8B中的電晶體41，42，43，4546，47a，47b，47c，49b，和49d和電容元件44，連接關係與圖8B相同。
另外，圖14B中的電晶體69a的閘極電極連接到端子M，電晶體69a的源極電極和汲極電極的一個連接到電極S，電晶體69a的源極電極和汲極電極的另外一個連接到端子N。電晶體69c的閘極電極連接到端子M，電晶體 69a的源極電極和汲極電極的一個連接到電極U，電晶體69a的源極電極和汲極電極的另外一個連接到端子N。
這裏，圖14A說明其中連接每一級中電路40的端子N的訊號線RB加到圖8A顯示的電路的電路。另外，電晶體68對應於圖8A的電晶體48，連接相似。另外，圖14C說明其中電源線Vdd加到圖14A顯示的電路，並且電源線Vdd連接到全部級的電路60的端子V的電路。
這裏，可以根據圖13C顯示的時間圖，操作圖14A，14B，和14C顯示的電路。在根據圖13C顯示的時間圖，操作圖14A，14B，和14C顯示的電路的情況下，在正常操作周期期間，H電位的電位輸入到訊號線BL，L電位的電位輸入到訊號線BE。這裏，電晶體69b和69d處於導通狀態，電晶體69a和69c處於截止態。具體地說，端子R和電極S、端子Q和電極U處於導電狀態，端子N和電極S、和電極N和電極U處於非導電狀態；因而，圖14B的連接狀態與圖2B相似，從而圖14A至14C的移位暫存器電路以圖2A至2C顯示的同樣的方式操作。
然後，在偏壓啟動周期期間，可以藉由將訊號線BL的電位提高到H電位來提供重置周期，藉由將訊號線BL的電位降低到L電位來提供反向偏壓應用周期。在該重置周期中，電晶體69a，69b，69c，和69d全部導通，端子N處於H電位；因而，電路60被重置。另一方面，在圖14B中，在反向偏壓應用周期中，電晶體69b和69d截止，電晶體69a和69c導通。也就是說，端子R和電極S、 端子Q和電極U處於非導電狀態，端子N和電極S、和電極N和電極U處於導電狀態；因而，由於端子N的電位低，所以電極S和電極U的電位變低。這裏，訊號線BL的電位可以比電源線Vss的電位低。當訊號線BL的低電位低於電源線Vss的電位時，可以在反向偏壓應用周期期間進一步降低電極S的電位。因而，與導通狀態的情形相反極性的電位可以施加於電晶體63和67a的閘極電極，因而，可以降低電晶體的臨界值移動。
如上所述，至於在圖14A至14C中顯示的本發明的移位暫存器電路，可以藉由訊號線BE任意地提供正常操作周期和偏壓啟動周期。另外，在偏壓啟動周期中，如果訊號線BL的電位在H電位，電路60就經受重置操作；同時，訊號線BL的電位在L電位，反向偏壓可以施加於電晶體63和67a。而且，降低訊號線BL的電位相比於電極S和電極U沒有改變其他電極的電位；因而，可以降低故障例如恒定電流的流動和故障。注意在偏壓啟動周期中，可以自由地設置電極S和電極U的電位。
這裏，除圖13A至13C和14A至14C顯示的電路之外的任意電路的任意電晶體的閘極電極可以連接到圖15A至15D顯示的電路，從而向電晶體施加正向偏壓而不是反向偏壓。由於圖15A至15D顯示的電路，當施加反向偏壓時，不改變電路中除了電晶體的閘極電極之外的任何電極的電位；因而，在沒有恒定電流流動或者故障的情況下，可以降低電晶體的臨界值移動。當施加正向偏壓時，截 止電晶體SIG-Tr導通；因而，可以初始化或者重置連接訊號端子SIG的電極和訊號端子SIG的電位。
圖15A至15D顯示的電路每一個具有訊號端子SIG、偏壓端子BIAS、目標端子GATE、截止電晶體SIG-Tr、和偏壓電晶體BIAS-Tr。在圖15A，15B，15C，和15D顯示的電路中，截止電晶體SIG-Tr的閘極電極連接到偏壓端子BIAS，截止電晶體SIG-Tr的源極電極和汲極電極的一個連接到訊號端子SIG，截止電晶體SIG-Tr的源極電極和汲極電極的另外一個連接到目標端子GATE。
在圖15A，15B，15C，和15D顯示的電路中，偏壓電晶體BIAS-Tr的閘極電極連接到選擇端子BE-SW，偏壓電晶體BIAS-Tr的源極電極和汲極電極的一個連接到目標端子GATE，偏壓電晶體BIAS-Tr的源極電極和汲極電極的另外一個連接到偏壓端子BIAS。
目標端子GATE連接到施加反向偏壓的電晶體。適合於在電晶體的閘極電極和源極電極之間和在電晶體的閘極電極和汲極電極之間施加反向偏壓。因此，較佳的將目標端子GATE連接到施加反向偏壓的電晶體的閘極電極。然而，本發明不限制於此，目標端子GATE可以連接到施加反向偏壓的電晶體的源極電極或者汲極電極。此時，作為反向偏壓被施加的偏壓的極性可以與目標端子GATE連接到閘極電極的情形相反。注意連接目標端子GATE的電晶體的數目是任意的。
當電晶體正常地操作時，訊號端子SIG連接到訊號線 或者輸入到電晶體的電源線。選擇端子BE-SW是用於選擇偏壓端子BIAS的電位是否傳輸至目標端子GATE的訊號線。當偏壓電晶體BIAS-Tr處於導通狀態時，偏壓端子BIAS是用於控制施加於目標端子GATE的電位的訊號線。當偏壓電晶體BIAS-Tr處於截止態時，偏壓端子BIAS是用於控制在訊號端子SIG和目標端子GATE之間是否接通或斷開。
這裏，相對於截止電晶體SIG-Tr的極性和偏壓電晶體BIAS-Tr的極性分類圖15A，15B，15C，和15D顯示的電路。
圖15A說明其中在正常操作的時間H電位的電位施加於偏壓端子BIAS和L電位的電位施加於選擇端子BE-SW，在重置操作的時間，H電位的電位施加於偏壓端子BIAS和H電位的電位施加於選擇端子BE-SW，和在施加反向偏壓的時間，L電位的電位施加於偏壓端子BIAS和H電位的電位施加於選擇端子BE-SW的電路。例如，當其上施加反向偏壓的電極是n通道電晶體的閘極電極時，可以使用該電路。
圖15B說明其中在正常操作的時間，H電位的電位施加於偏壓端子BIAS並且H電位的電位施加於選擇端子BE-SW，在重置操作的時間，H電位的電位施加於偏壓端子BIAS並且L電位的電位施加於選擇端子BE-SW，和在施加反向偏壓的時間，L電位的電位施加於偏壓端子BIAS並且L電位的電位施加於選擇端子BE-SW的電路。 例如，當其上施加反向偏壓的電極是n通道電晶體的閘極電極時，可以使用該電路。
圖15C說明其中在正常操作的時間，L電位的電位施加於偏壓端子BIAS並且L電位的電位施加於選擇端子BE-SW，在重置操作的時間，L電位的電位施加於偏壓端子BIAS並且H電位的電位施加於選擇端子BE-SW，和在施加反向偏壓的時間，H電位的電位施加於偏壓端子BIAS並且H電位的電位施加於選擇端子BE-SW的電路。例如，當其上施加反向偏壓的電極是p通道電晶體的閘極電極時，可以使用該電路。
圖15D說明其中在正常操作的時間，L電位的電位施加於偏壓端子BIAS並且H電位的電位施加於選擇端子BE-SW，在重置操作的時間，L電位的電位施加於偏壓端子BIAS並且L電位的電位施加於選擇端子BE-SW，和在施加反向偏壓的時間，H電位的電位施加於偏壓端子BIAS並且L電位的電位施加於選擇端子BE-SW的電路。例如，當其上施加反向偏壓的電極是p通道電晶體的閘極電極時，可以使用該電路。
因而，使用該實施例模式中圖15A至15D顯示的電路，在不改變電路中其他電極的電位的情況下，可以將反向偏壓施加於任何電路中的任何電晶體的閘極電極。另外，正向偏壓可以施加於訊號端子SIG和目標端子GATE。
然後，參照圖16A至16H說明其上施加反向偏壓的電晶體包含在圖15A至15D顯示的電路的情形。
圖16A說明包含其上施加反向偏壓的電晶體AC-Tr的電路加到圖15A顯示的電路。如圖16A所示，電晶體AC-Tr的閘極電極可以連接到圖15A顯示的電路的目標端子GATE。圖16B說明其上施加反向偏壓的電晶體AC-Tr1和AC-Tr2包含在圖15A顯示的電路的電路。如圖16B所示，電晶體AC-Tr1和AC-Tr2的閘極電極可以連接到圖15A顯示的電路的目標端子GATE。
這裏，電晶體AC-Tr、AC-Tr1、和AC-Tr2組成具有某一功能的電路的一部分，作為整體就如同圖13A至13C中的電晶體53和57和圖14A至14C的電晶體63和67a，其中施加反向偏壓的本發明的電路不取決於電晶體AC-Tr，AC-Tr1，和AC-Tr2的每一個源極電極和每一個汲極電極之一。
另外，電晶體AC-Tr、AC-Tr1、和AC-Tr2是N通道電晶體。因而，在H電位輸入到偏壓端子BIAS和L電位輸入至選擇端子BE-SW的周期中，輸入到訊號端子SIG的訊號輸入至電晶體AC-Tr、AC-Tr1、和AC-Tr2，在L電位輸入至偏壓端子BIAS和H電位輸入至選擇端子BE-SW的周期中，取決於偏壓端子BIAS的L電位的電位的電位施加於電晶體AC-Tr、AC-Tr1、和AC-Tr2的閘極電極；因而，施加反向偏壓。另外，在H電位輸入至偏壓端子BIAS和H電位輸入至選擇端子BE-SW的周期中，取決於偏壓端子BIAS的H電位的電位的電位可以施加於電晶體AC-Tr，AC-Tr1，和AC-Tr2的閘極電極。
另外，圖16C說明包含其上施加反向偏壓的電晶體AC-Tr加到圖15B顯示的電路的電路。如圖16C所示，電晶體AC-Tr的閘極電極可以連接到圖15B顯示的電路的目標端子GATE。
另外，圖16D說明其上施加反向偏壓的電晶體AC-Tr1和AC-Tr2包含在圖15B顯示的電路的電路。如圖16D所示，電晶體AC-Tr1和AC-Tr2的閘極電極可以連接到圖15B顯示的電路的目標端子GATE。這裏，例如，電晶體AC-Tr、AC-Tr1、和AC-Tr2組成具有某一功能的電路的一部分，作為整體就如同圖13A至13C中的電晶體53和57或者圖8A至8C的電晶體63或者67a，其中施加反向偏壓的本發明的電路不取決於電晶體AC-Tr，AC-Tr1，和AC-Tr2的每一個源極電極和每一個汲極電極之一。
另外，電晶體AC-Tr、AC-Tr1、和AC-Tr2是N通道電晶體。因而，在H電位輸入到偏壓端子BIAS和H電位輸入至選擇端子BE-SW的周期中，輸入到訊號端子SIG的訊號輸入至電晶體AC-Tr、AC-Tr1、和AC-Tr2，在L電位輸入至偏壓端子BIAS和L電位輸入至選擇端子BE-SW的周期中，取決於偏壓端子BIAS的L電位的電位施加於電晶體AC-Tr、AC-Tr1、和AC-Tr2的閘極電極；因而，施加反向偏壓。另外，在H電位輸入至偏壓端子BIAS和L電位輸入至選擇端子BE-SW的周期中，取決於偏壓端子BIAS的H電位的電位的電位可以施加於電晶體AC-Tr，AC-Tr1，和AC-Tr2的閘極電極。
另外，圖16E說明包含其上施加反向偏壓的電晶體AC-Tr加到圖15C顯示的電路的電路。如圖16E所示，電晶體AC-Tr的閘極電極可以連接到圖15C顯示的電路的目標端子GATE。
另外，圖16F說明其上施加反向偏壓的電晶體AC-Tr1和AC-Tr2包含在圖15C顯示的電路的電路。如圖16F所示，電晶體AC-Tr1和AC-Tr2的閘極電極可以連接到圖15C顯示的電路的目標端子GATE。
這裏，電晶體AC-Tr、AC-Tr1、和AC-Tr2組成具有某一功能的電路的一部分，作為整體就如同圖13A至13C中的電晶體53和57和圖14A至14C的電晶體63和67a，其中施加反向偏壓的本發明的電路不取決於電晶體AC-Tr，AC-Tr1，和AC-Tr2的每一個源極電極和每一個汲極電極之一。
另外，電晶體AC-Tr、AC-Tr1、和AC-Tr2是P通道電晶體。因而，在L電位輸入到偏壓端子BIAS和L電位輸入至選擇端子BE-SW的周期中，輸入到訊號端子SIG的訊號輸入至電晶體AC-Tr、AC-Tr1、和AC-Tr2，在H電位輸入至偏壓端子BIAS和H電位輸入至選擇端子BE-SW的周期中，取決於偏壓端子BIAS的H電位的電位的電位施加於電晶體AC-Tr、AC-Tr1、和AC-Tr2的閘極電極；因而，施加反向偏壓。另外，在L電位輸入至偏壓端子BIAS和H電位輸入至選擇端子BE-SW的周期中，取決於偏壓端子BIAS的L電位的電位的電位可以施加於電 晶體AC-Tr，AC-Tr1，和AC-Tr2的閘極電極。
另外，圖16G說明包含其上施加反向偏壓的電晶體AC-Tr加到圖15D顯示的電路的電路。如圖16G所示，電晶體AC-Tr的閘極電極可以連接到圖15D顯示的電路的目標端子GATE。
另外，圖16H說明其上施加反向偏壓的電晶體AC-Tr1和AC-Tr2包含在圖15D顯示的電路的電路。如圖16H所示，電晶體AC-Tr1和AC-Tr2的閘極電極可以連接到圖15D顯示的電路的目標端子GATE。這裏，電晶體AC-Tr、AC-Tr1、和AC-Tr2組成具有某一功能的電路的一部分，作為整體就如同圖13A至13C中的電晶體53和57或者圖14A至14C的電晶體63和67a，其中施加反向偏壓的本發明的電路不取決於電晶體AC-Tr，AC-Tr1，和AC-Tr2的每一個源極電極和每一個汲極電極之一。
另外，電晶體AC-Tr、AC-Tr1、和AC-Tr2是P通道電晶體。因而，在L電位輸入到偏壓端子BIAS和H電位輸入至選擇端子BE-SW的周期中，輸入到訊號端子SIG的訊號輸入至電晶體AC-Tr、AC-Tr1、和AC-Tr2，在H電位輸入至偏壓端子BIAS和L電位輸入至選擇端子BE-SW的周期中，取決於偏壓端子BIAS的H電位的電位的電位施加於電晶體AC-Tr、AC-Tr1、和AC-Tr2的閘極電極；因而，施加反向偏壓。另外，在L電位輸入至偏壓端子BIAS和L電位輸入至選擇端子BE-SW的周期中，取決於偏壓端子BIAS的L電位的電位的電位可以施加於電 晶體AC-Tr，AC-Tr1，和AC-Tr2的閘極電極。
注意本實施例模式可以自由地同另外實施例模式的任何一個相結合。
實施例模式4
在本實施例模式中，將參照附圖說明藉由在基板上製造元件形成本發明的移位暫存器電路的情形的頂視圖和剖視圖。圖17說明形成電路10作為使用頂閘極電晶體作為電晶體的本發明的移位暫存器電路的實例。在圖17中，僅僅說明第k級的電路10(顯示為10k)和第(k+1)級的電路10(顯示為10k+1)。然而，本發明不限制於此，電路10可以具有許多級。另外，圖17中的電晶體11，12，13，15，16，和17，電容元件14，和端子P分別對應於圖1B中的電晶體11，12，13，15，16，和17，電容元件14，和端子P。為了減小佈局面積，將佈置在圖1A至1C的電路10的外側的電極SR和輸出端子L佈置在圖17中的電路10的內部。注意在本實施例模式的頂視圖中，由虛線指示的區域是在區域之上的層中有另一個層的區域。
在圖17中，電源線Vss、第一時鐘訊號線CLK1、第二時鐘訊號線CLK2每一個由佈線層形成，它們被提供在基本上平行於電路10延展的方向(顯示為10ext)。因而，在提供多個電路10的情況下，增加引導佈線的長度並因此增加了導線電阻，因而可以防止由電源線的電壓降引起的故障和功耗增加。另外，可以抑制由訊號波形失真所引 起的故障，電路正常操作的情況下電壓範圍的降低。
電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2提供在形成電路10的元件的外部。另外，可以提供與第一時鐘訊號線CLK1和第二時鐘訊號線CLK2相對的電源線Vss。因而，可以防止電源線Vss交叉第一時鐘訊號線CLK1和第二時鐘訊號線CLK2；因而，可以防止電源線受外部噪音的作用，可以降低故障。
這裏，在本實施例模式中，在電晶體中主動層區域與閘極電極區域重疊的區域也稱為通道區。另外，電晶體的主動層中藉由電晶體的通道區分開的一個區域稱為“源極電極和汲極電極的一個”，由通道區分開的另外一個區域稱為“源極電極和汲極電極的另外一個”。另外，電晶體的源極電極和汲極電極的一個或另一個和電晶體的通道區之間的邊界的切線方向稱為“通道寬度方向”。另外，垂直於通道寬度方向的方向稱為“通道長度方向”。例如，在本實施例模式的電晶體中，當在電晶體的源極電極和汲極電極的一個或另一個和電晶體的通道區之間的分界線是曲線時，根據邊界點改變通道寬度方向和通道長度方向。
在圖17中，電晶體11的通道長度方向(顯示為Ch1)和電晶體12的通道長度方向(顯示為Ch2)可以是大體上垂直。具有該結構，可以最小化電晶體11和12佔有的基板的面積，並且減小電路規模。
另外，電晶體13和16的通道長度方向(顯示為Ch1)可以大體上彼此平行。他們可以共用一個源極電極或者一 個汲極電極。因而，可以最小化由電晶體13和16佔用的基板的面積，並且可以減小電路規模。另外，電晶體15和17的通道長度方向(顯示為Ch2)可以大體上彼此平行，並且他們可以共用一個源極電極或者一個汲極電極。因而，可以最小化由電晶體15和17佔用的基板的面積，並且可以減小電路規模。
另外，電容元件14中的一個電極、端子P可以由閘極電極組成，電容元件14中的另一個電極、連接到輸出端子L的電極可以由佈線層組成。另外，在電晶體是n通道電晶體的情形下，電晶體的主動層和連接到輸出端子L的佈線層可以彼此連接，並且組成端子P的閘極電極可以插入在主動層和佈線層之間以形成電容元件14。當端子P由閘極電極組成時，當端子P的電位變高時，在連接到輸出端子L的主動層中產生載子。因此，可以提高由主動層和閘極電極形成的電容元件14的電容值。
然後，參考圖18說明在使用薄膜電晶體作為電晶體的情況下沿圖17中的線A-A'的剖視圖。圖18顯示的結構具有基板100、底膜101、主動層102、絕緣膜103、閘極電極104和105、層間膜106、和佈線層108。另外，圖18顯示的結構具有連接佈線層108和主動層102的接點107a和107b、和連接佈線層108和閘極電極104的接點107c。逐步地說明圖18顯示的結構。
首先，基板100可以是由鋇硼矽玻璃、鋁硼矽玻璃等等形成的玻璃基板、石英基板、矽基板、金屬基板、不銹 鋼基板、或者塑膠基板。另外，可以藉由CMP等等抛光基板100以平面化基板100的表面。
然後，在基板100上形成底膜101。底膜101可以藉由已知的方法例如CVD、電漿CVD、濺射、或旋塗由氮化鋁(AlN)、氧化矽(SiO2)、氮氧化矽(SiOxNy)等的單層或者其疊層形成。注意底膜101具有阻擋雜質例如污染物進入基板100的作用。當不形成底膜101時，可以簡化製造步驟，並且減少成本。
然後，在基板100或者底膜101上形成主動層102。這裏，主動層102可以由多晶矽(p-Si)形成。可以藉由光微影法、液滴釋放方法、印刷方法等等將主動層102有選擇地形成為想要的形狀。
然後，在基板100、底膜101、或者主動層102上形成絕緣膜103。這裏，絕緣膜103可以由氧化矽(Si02)或者氮氧化矽(SiOxNy)形成。
然後，在基板100、底膜101、主動層102、或者絕緣膜103上形成閘極電極104和105。這裏，可以藉由光微影法、液滴釋放方法、印刷方法等等將閘極電極104和105有選擇地由各種金屬形成為想要的形狀。因而，在藉由使用光微影法等等蝕刻來處理閘極電極104和105的情形中，執行蝕刻以便在閘極電極104和105之間獲得選擇性蝕刻；因而，在不改變光掩模的情況下可以將閘極電極104和閘極電極105形成為具有不同面積。因而，在藉由將帶電粒子加入主動層102來控制主動層102的導電率的 情形中，可以在不改變光掩膜的情況下，在主動層102中形成LDD區。因此，可以製造其中幾乎不施加高電場並且由於熱載子引起的退化較小的電晶體。
然後，在基板100、底膜101、主動層102、絕緣膜103、或者閘極電極104和105上形成層間膜106。這裏，層間膜106可以由絕緣材料例如氧化矽、矽樹脂氮化物、氮氧化矽、氧化鋁、氮化鋁、氮氧化鋁或者其他的無機絕緣材料；丙烯酸或者甲基丙烯酸，或者其衍生物；耐熱聚合物例如聚醯亞胺、芳香族聚醯胺、聚苯並咪唑；或者矽氧烷樹脂形成。注意矽氧烷樹脂涉及具有Si-O-Si鍵的樹脂。矽氧烷的骨架結構由矽(Si)和氧(0)的鍵形成。至少包含氫的有機基(例如，烷基或者芳香族烴)當成取代基。氟代基也可以當成取代基。做為選擇，至少包含氫和氟代基的有機基可以當成取代基。當層間膜由感光性或者非感光材料例如丙烯酸或者聚醯亞胺形成時，層間膜具有彎曲側面，其中曲率半徑連續地改變，較佳的在不分開的情況下形成其上的薄膜。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將層間膜106形成為想要的形狀。這裏，可以藉由蝕刻處理層間膜106以便在如同接點107c一樣蝕刻閘極電極104和105的同時在如同接點107a和107b一樣處理絕緣膜103之前終止蝕刻。然後，形成佈線層108以便主動層102連接到閘極電極104和105。
在基板100、底膜101、主動層102、絕緣膜103、閘極電極104和105、或者層間膜106上形成佈線層108。 這裏，包含金屬粒子例如Ag(銀)、Au(金)、Cu(銅)、W(鎢)、或者Al(鋁)作為主要組分的合成物當成形成佈線層108的材料。另外，可以結合透光材料例如氧化銦錫(ITO)、包含氧化銦錫和氧化矽的ITSO、有機銦、有機錫、氧化鋅、氮化鈦。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將佈線層108形成為想要的形狀。
然後，說明設計電晶體13和17的形狀以保持電極SR的電位處在H位準從而根據圖19固定端子P和輸出端子L的電位的情況下電路10的頂視圖。圖19的頂視圖中顯示的電路10具有電晶體11，12，13，15，16，和17，和圖17中的電容元件14，連接關係也相似；然而，電晶體13和17的通道區的面積不同。因而，當使電晶體13和17的閘極電極的面積的平均數大於電路10的電晶體12中的閘極電極的面積時，可以使與電極SR有關的寄生電容的值較大；因而，即使在重置操作之後電極SR的電位也可以維持在H電位。另外，如圖19所示，在電路10中將電極SR做成曲線以便不形成線條形。因而，可以使引導電極SR的長度比第k級的電路10和第(k+1)級的電路10之間的間距長。因此，可以提高與電極SR有關的寄生電容的值以便甚至在重置操作之後電極SR的電位維持在H位準。
然後，參照圖20說明除去時鐘訊號線和輸出端子L的交叉電容以便輸出端子L不受時鐘訊號線的電位的變化的影響的情形的頂視圖。圖20的頂視圖顯示的電路10具 有如圖17和圖19中的電晶體11，12，13，15，16，和17，電容元件14，端子P，電極SR，和輸出端子L，連接關係也相似；然而，第一時鐘訊號線CLK1、第二時鐘訊號線CLK2、和電晶體11和12的排列與圖17和圖19不同。
在圖20中，電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2由佈線層形成，並按照大體上平行於電路10延展的方向(顯示為10ext)提供。因而，在提供許多電路10的情況下，引導佈線的長度增長並因此導線電阻增加，因而，可以防止故障和由於電源線的電壓降引起的功耗增加。另外，可以抑制由訊號波形的失真所引起的故障，電路正常地操作下電壓範圍的減少。
電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2可以提供在形成電路10的元件的外面。另外，電源線Vss、第一時鐘訊號線CLK1和第二時鐘訊號線CLK2相對於第一電晶體、第三電晶體、第二電晶體、和第四電晶體可以被提供在與提供輸出端子L的側面相反的同一側面上。因而，可以防止輸出端子L交叉第一時鐘訊號線CLK1和第二時鐘訊號線CLK2；因而，可以防止電源線受時鐘訊號線的噪音的影響並且可以減少故障。
另外，電晶體11的通道長度方向(顯示為Ch1)和電晶體12的通道長度方向(顯示為Ch2)可以大體上平行。對於該結構，可以最小化電晶體11和12佔有的基板的面積，並可以減小電路規模，也可以防止輸出端子L交叉第一時 鐘訊號線CLK1和第二時鐘訊號線CLK2的區域的產生。
然後，參照圖21說明底閘極電晶體當成電晶體和使用佈線層作掩模將主動層處理為希望形狀的情形下的本發明的移位暫存器電路的情形的頂視圖。在圖21中，僅僅說明第k級的電路10(顯示為10k)和第(k+1)級的電路10(顯示為10k+1)；然而，本發明不局限於此，電路10具有許多級。另外，圖21中的電晶體11，12，13，15，16，和17，電容元件14，和端子P分別對應於圖1B中的電晶體11，12，13，15，16，和17，電容元件14，和端子P。為了減少佈局面積，將佈置在圖1A至1C中的電路10外面的電極SR和輸出端子L排列在圖21的電路10的內部。注意在本實施例方式相關的頂視圖中，由虛線指出的區域是在那區域上的一層中有另一層的區域。
然後，參考圖22A和22B說明使用薄膜電晶體作為電晶體的情況下的沿圖21中的線a-a'和b-b'的橫剖面圖。圖22A和22B顯示的結構具有基板110、底膜111、第一佈線層112、絕緣膜113、主動層114和115、第二佈線層116、層間膜117、和第三佈線層119。另外，圖22A和22B顯示的結構具有連接第三佈線層119和第二佈線層116的接點118a、和連接第三佈線層119和第一佈線層112的接點118b。以下將逐步地說明圖22A和22B顯示的結構。
首先，基板110可以是由鋇硼矽玻璃、鋁硼矽玻璃等等形成的玻璃基板、石英基板、矽基板、金屬基板、不銹 鋼基板、或者塑膠基板。另外，可以藉由CMP等等抛光基板11以平面化基板110的表面。
然後，在基板110上形成底膜111。底膜111可以藉由已知的方法例如CVD、電漿CVD、濺射、或旋塗由氮化鋁(AlN)、氧化矽(SiO2)、氮氧化矽(SiOxNy)等的單層或者其疊層形成。注意底膜111具有阻擋雜質例如污染物進入基板110的作用。當不形成底膜101時，可以簡化製造步驟，並且減少成本。
然後，在基板110或者底膜111上形成第一佈線層112。這裏，可以藉由光微影法、液滴釋放方法、印刷方法等等將第一佈線層112處理為想要的形狀。
然後，在基板110、底膜101、或者第一佈線層112上形成絕緣膜113。這裏，絕緣膜113可以由氧化矽(Si02)或者氮氧化矽(SiOxNy)形成。
然後，在基板110、底膜111、第一佈線層112、或者絕緣膜113上形成主動層114和115。這裏，主動層114和115可以由非晶矽(a-Si)形成，可以在相同的薄膜形成裝置中連續地形成主動層114和115。主動層115相對於主動層114具有較高的導電率。注意通道區、明確地主動層114，和絕緣膜113之間的分介面附近的區域可以比主動層114的其他區域更緻密。因而，可以抑制電晶體的退化，可以加速主動層114的薄膜形成率；因而，提高產量。
可以在基板110、底膜111、第一佈線層112、絕緣 膜113、或者主動層114和115上形成第二佈線層116。這裏，包含作為主要成分的金屬粒子例如Ag(銀)、Au(金)、Cu(銅)、W(鎢)、或者Al(鋁)的合成物可以當成用於形成第二佈線層116的材料。另外，可以結合透光材料例如氧化銦錫(ITO)、包含氧化銦錫和氧化矽的ITSO、有機銦、有機錫、氧化鋅、氮化鈦。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將佈線層116形成為想要的形狀。
然後，可以在基板110、底膜111、第一佈線層112、絕緣膜113、或者主動層114和115、或者第二佈線層116上形成層間膜117。這裏，層間膜117可以由絕緣材料例如氧化矽、矽樹脂氮化物、氮氧化矽、氧化鋁、氮化鋁、氮氧化鋁或者其他的無機絕緣材料；丙烯酸或者甲基丙烯酸，或者其衍生物；耐熱聚合物例如聚醯亞胺、芳香族聚醯胺、聚苯並咪唑；或者矽氧烷樹脂形成。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將層間膜117處理為想要的形狀。當層間膜由感光性或者非感光材料例如丙烯酸或者聚醯亞胺形成時，層間膜具有彎曲側面，其中曲率半徑連續地改變，較佳的在不分開的情況下形成其上的薄膜。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將層間膜117處理為想要的形狀。這裏，處理層間膜117以便在如同接點118a一樣蝕刻佈線層116的同時在如同接點118b一樣同時處理絕緣膜113之前結束蝕刻。然後，形成第二佈線層116以便第二佈線層 116連接到第一佈線層112。
可以在基板110、底膜111、第一佈線層112、絕緣膜113、主動層114和115、第二佈線層116、或者層間膜117上形成第三佈線層119。這裏，包含金屬粒子例如Ag(銀)、Au(金)、Cu(銅)、W(鎢)、或者Al(鋁)作為主要組分的合成物當成形成佈線層119的材料。另外，可以結合透光材料例如氧化銦錫(ITO)、包含氧化銦錫和氧化矽的ITSO、有機銦、有機錫、氧化鋅、氮化鈦。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將第三佈線層119形成為想要的形狀。
注意，在圖22A中，參考數字Ctft17表示電晶體17的寄生電容元件，Cclk1表示輸出端子L和第一時鐘訊號線CLK1的寄生電容元件，Cclk2表示輸出端子L和第二時鐘訊號線CLK2的寄生電容元件。圖22A中的參考數字x表示在寄生電容元件Ctft17中其上存在主動層的第一佈線層的寬度。參考數字y表示在寄生電容元件Cclk1和Cclk2中在第一個佈線層的上端和第二佈線層的下端之間的距離。
這裏，在圖21中，由於使用第二佈線層作為掩模形成主動層，所以依照第二佈線層將它們形成一形狀。因此，將主動層形成為具有例如圍繞第二佈線層的形狀。因而，提高覆蓋第二佈線層的第三佈線層的覆蓋度，並可以防止第三佈線層的斷開。也就是說，因為例如當主動層的周界的形狀和第二佈線層的周界的形狀相同或者幾乎相同時 ，或者當第二佈線層圍繞主動層時，第二佈線層上的層間膜的圓錐角比主動層形成為具有例如圍繞第二佈線層的形狀的情況更尖銳。
另外，在圖21中，電源線Vss、第一時鐘訊號線CLK1、第二時鐘訊號線CLK2的每個由佈線層和主動層形成，它們被提供在基本上平行於電路10延展的方向(顯示為10ext)。因而，在提供多個電路10情況下，佈線的長度增加並因此導線電阻增加，因而，可以防止故障和由電源線的電壓降引起的功耗增加。另外，可以抑制由訊號波形的失真所引起的故障，電路正常地操作下電壓範圍的減少。
電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2可以提供在形成電路10的元件的外面。另外，與第一時鐘訊號線CLK1和第二時鐘訊號線CLK2相對地提供電源線Vss。因而，可以防止電源線交叉第一時鐘訊號線CLK1和第二時鐘訊號線CLK2；因而，可以防止電源線受時鐘訊號線的噪音的影響並且可以減少故障。
在圖21中，電晶體11的通道長度方向(顯示為Ch1)和電晶體12的通道長度方向(顯示為Ch2)可以大體上垂直。對於該結構，可以最小化電晶體11和12佔有的基板的面積，並且減小電路規模。另外，電晶體13和16的通道長度方向(顯示為Ch1)可以大體上彼此平行。它們可以共用一個源極電極或者一個汲極電極。因而，可以最小化由電晶體13和16佔用的基板的面積，並且可以減小電路規 模。
另外，電晶體15和17的通道長度方向(顯示為Ch2)可以大體上彼此平行，並且他們可以共用一個源極電極或者一個汲極電極。因而，可以最小化由電晶體15和17佔用基板的面積，並且可以減小電路規模。
然後，說明設計電晶體13和17的形狀以保持電極SR的電位處在H位準從而根據圖23固定端子P和輸出端子L的電位的情況下電路10的頂視圖。圖23的頂視圖中顯示的電路10具有如圖21中的電晶體11，12，13，15，16，和17，電容元件14，端子P，電極SR，和輸出端子L，連接關係也相似；然而，電晶體13和17的第一佈線層形狀不同。因而，當使電晶體13和17的第一個佈線層的面積的平均數大於電路10的電晶體12中的第一佈線層的面積時，可以使與電極SR有關的寄生電容的值較大；因而，較佳的甚至在重置操作之後電極SR的電位可以維持在H電位上。
另外，如圖23所示，在電路10中將電極SR做成曲線以便不形成線條形。因而，引導電極SR的長度比第k級的電路10(顯示為10k)和第(k+1)級的電路10(顯示為10k+1)之間的距離大。因此，可以提高與電極SR有關的寄生電容的值以便甚至在重置操作之後電極SR的電位維持在H位準。另外，圖23的頂視圖中顯示的電路10具有與圖21中不同的的輸出端子L交叉時鐘訊號線的區域的結構。在圖23顯示的電路10中，在輸出端子L交 叉時鐘訊號線的區域中，用第三佈線層形成輸出端子L，可以用第二佈線層和主動層形成時鐘訊號線。
然後，參考圖24A和24B說明使用薄膜電晶體作為電晶體的情況下的沿圖23中的線a-a'和b-b'的橫剖面圖。圖24A和24B顯示的結構具有如圖22A和22B顯示的結構的基板110、底膜111、第一佈線層112、絕緣115、第二佈線層116、層間膜117、和第三佈線層119。另外，圖24A和24B顯示的結構具有連接第三佈線層119和第二佈線層116的接點118a、和連接第三佈線層119和第一佈線層112的接點118b。
注意，在圖24A中，參考數字Ctft17表示電晶體17的寄生電容元件，Cclk1表示輸出端子L和第一時鐘訊號線CLK1的寄生電容元件，Cclk2表示輸出端子L和第二時鐘訊號線CLK2的寄生電容元件。圖24A中的參考數字x表示在寄生電容元件Ctft17中其上存在主動層的第一佈線層的寬度。參考數字y表示在寄生電容元件Cclk1和Cclk2中在第一個佈線層的上端和第二佈線層的下端之間的距離。
這裏，寄生電容元件Ctft17的電容值隨著x變大而變大。同時，寄生電容元件Cclk1和Cclk2的電容值隨y增大而變小。當如圖24A所示，藉由使x變大而增大寄生電容元件Ctft17的電容值時，與電極SR有關的寄生電容值增加；因而，電極SR的電位維持在H電位上。另外，當如圖24B藉由使y增大來減少寄生電容元件Cclk1和 Cclk2的電容值時，可以減少由於藉由寄生電容元件Cclk1和Cclk2的第一時鐘訊號線CLK1和第二時鐘訊號線CLK2的電位變化引起的輸出端子L的電位變化。因此，可以用第一佈線層形成第一時鐘訊號線CLK1和第二時鐘訊號線CLK2。
然後，參照圖25說明除去時鐘訊號線和輸出端子L的交叉電容以便輸出端子L不受時鐘訊號線的電位的變化的影響的情形的頂視圖。圖25的頂視圖顯示的電路10具有如圖21和圖23中的電晶體11，12，13，15，16，和17，電容元件14，端子P，電極SR，和輸出端子L，連接關係也相似；然而，第一時鐘訊號線CLK1、第二時鐘訊號線CLK2、和電晶體11和12的排列與圖21和圖23不同。
在圖25中，電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2由第二佈線層和主動層形成，並按照大體上平行於電路10延展的方向(顯示為10ext)提供。因而，在提供多個電路10情況下，引導佈線的長度增加並因此導線電阻增加，因而，可以防止故障和由電源線的電壓降引起的功耗增加。另外，可以抑制由訊號波形的失真所引起的故障，電路正常地操作下電壓範圍的減少。
電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2可以提供在形成電路10的元件的外面。另外，電源線Vss、第一時鐘訊號線CLK1和第二時鐘訊號線CLK2相對於第一電晶體、第三電晶體、第二電晶體、和 第四電晶體可以提供在與提供輸出端子L的側面相對的同一側面上。因而，可以防止輸出端子L交叉第一時鐘訊號線CLK1和第二時鐘訊號線CLK2；因而，可以防止電源線受時鐘訊號線的噪音的影響並且可以減少故障。
另外，電晶體11的通道長度方向(顯示為Ch1)和電晶體12的通道長度方向(顯示為Ch2)可以大體上平行。對於該結構，可以最小化電晶體11和12佔有的基板的面積，並可以減小電路規模，也可以防止輸出端子L交叉第一時鐘訊號線CLK1和第二時鐘訊號線CLK2的區域的產生。
然後，參考圖26說明底閘極電晶體當成電晶體和主動層和佈線層分別處理成想要形狀的情形的本發明的移位暫存器電路的情況下的頂視圖。在圖26中，僅僅說明第k級的電路10(顯示為10k)和第(k+1)級的電路10(顯示為10k+1)；然而，本發明不局限於此，電路10具有許多級。另外，圖26中的電晶體11，12，13，15，16，和17，電容元件14，和端子P分別對應於圖1B中的電晶體11，12，13，15，16，和17，電容元件14，和端子P。為了減少佈局面積，佈置在圖1A至1C的電路10外面的電極SR和輸出端子L佈置在圖26的電路10的內部。注意在關於本實施例方式的頂視圖中，由虛線指出的區域是在該區域上的層中具有另一個層的區域。
然後，參考圖27A和27B說明使用薄膜電晶體作為電晶體的情況下的沿圖26中的線a-a'和b-b'的橫剖面圖。圖27A和27B顯示的結構具有基板120、底膜121、第一 佈線層122、絕緣膜123、主動層124和125、第二佈線層126、層間膜127、和第三佈線層129。另外，圖27A和27B顯示的結構具有連接第三佈線層129和第二佈線層126的接點128a、和連接第三佈線層129和第一佈線層122的接點128b。將逐步地說明圖27A和27B顯示的結構。
首先，基板120可以是由鋇硼矽玻璃、鋁硼矽玻璃等等形成的玻璃基板；石英基板、矽基板、金屬基板、不銹鋼基板、或者塑膠基板。另外，可以藉由CMP等等抛光基板120以平面化基板120的表面。
然後，在基板120上形成底膜121。底膜121可以藉由已知的方法例如CVD、電漿CVD、濺射、或者旋塗由氮化鋁(AlN)、氧化矽(SiO2)、氮氧化矽(SiOxNy)等等的單層或者疊層形成。注意底膜121具有阻擋雜質例如污染物進入基板120的作用。當不形成底膜121時，可以簡化製造步驟，並降低成本。
然後，在基板120或者底膜121上形成第一佈線層122。這裏，可以藉由光微影法、液滴釋放方法、印刷方法等等將第一佈線層122形成為想要的形狀。
然後，在基板120、底膜121、或者第一佈線層122上形成絕緣膜123。這裏，絕緣膜123可以由氧化矽(Si02)或者氮氧化矽(SiOxNy)形成。
然後，在基板120、底膜121、第一佈線層122、或者絕緣膜123上形成主動層124和125。這裏，主動層 124和125可以由非晶矽(a-Si)形成，可以在相同的薄膜形成裝置中連續地形成主動層124和125。主動層125具有比主動層124高的導電率。注意通道區、具體地說主動層124、和絕緣膜123之間的分介面附近的區域可以比主動層124的其他區域更緻密。因而，可以抑制電晶體的退化，可以加速主動層124的薄膜形成率；因而，提高產量。
在基板120、底膜121、第一佈線層122、絕緣膜123、或者主動層124和125上形成第二佈線層126。這裏，包含作為主要成分的金屬粒子例如Ag(銀)、Au(金)、Cu(銅)、W(鎢)、或者Al(鋁)的合成物可以當成用於形成第二佈線層126的材料。另外，可以結合透光材料例如氧化銦錫(ITO)、包含氧化銦錫和氧化矽的ITSO、有機銦、有機錫、氧化鋅、氮化鈦。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將第二佈線層126形成為想要的形狀。
然後，在基板120、底膜121、第一佈線層122、絕緣膜123、或者主動層124和125、或者第二佈線層126上形成層間膜127。這裏，層間膜127可以由絕緣材料例如氧化矽、矽樹脂氮化物、氮氧化矽、氧化鋁、氮化鋁、氮氧化鋁或者其他的無機絕緣材料；丙烯酸或者甲基丙烯酸，或者其衍生物；耐熱聚合物例如聚醯亞胺、芳香族聚醯胺、聚苯並咪唑；或者矽氧烷樹脂形成。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將層間膜127處理為想要的形狀。當層間膜由感光性或者非感光材料例 如丙烯酸或者聚醯亞胺形成時，層間薄膜具有彎曲側面，其中曲率半徑連續地改變，較佳的在不分開的情況下形成在其上的薄膜。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將層間膜127處理為想要的形狀。這裏，可以處理層間膜127以便在如同接點128a一樣蝕刻佈線層126同時也如同接點128b一樣處理絕緣膜123之前結束蝕刻。然後，形成第二佈線層126以便第二佈線層126連接到第一佈線層122。
在基板120、底膜121、第一佈線層122、絕緣膜123、主動層124和125、第二佈線層126或者層間膜127上形成第三佈線層129。這裏，包含金屬粒子例如Ag(銀)、Au(金)、Cu(銅)、W(鎢)、或者Al(鋁)作為主要組分的合成物當成形成第三佈線層129的材料。另外，可以結合透光材料例如氧化銦錫(ITO)、包含氧化銦錫和氧化矽的ITSO、有機銦、有機錫、氧化鋅、氮化鈦。另外，可以藉由光微影法、液滴釋放方法、印刷方法等等將第三佈線層129形成為想要的形狀。
注意，在圖27A中，參考數字ctft17表示電晶體17的寄生電容元件，Cclk1表示輸出端子L和第一時鐘訊號線CLK1的寄生電容元件，Cclk2表示輸出端子L和第二時鐘訊號線CLK2的寄生電容元件。圖27A中的參考數字x表示在寄生電容元件Ctft17中其上存在主動層的第一佈線層的寬度。參考數字y表示在寄生電容元件Cclk1和Cclk2中在第一個佈線層的上端和第二佈線層的下端之間 的距離。這裏，為了增加y，在線b-b'的截面圖中輸出端子L交叉第一時鐘線CLK1和第二時鐘訊號線CLK2的區域中，可以形成主動層124和125。
由於在圖26中使用不同的掩模分別形成主動層和第二佈線層，所以具有主動層的區域不必形成在除了其中的電晶體區域之外的第二佈線層中。另外，如同在圖26中輸出端子L交叉第一時鐘訊號線CLK1和第二時鐘訊號線CLK2的區域一樣，主動層可以形成在除了電晶體區域之外的第二佈線層中。
另外，在圖26中，電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2的每個由佈線層和主動層形成，並按照大體上平行於電路10展開的方向(顯示為10ext)提供。因而，在提供多個電路10情況下，引導佈線的長度增加並因此導線電阻增加，因而，可以防止故障和由電源線的電壓降引起的功耗增加。另外，可以抑制由訊號波形的失真所引起的故障，電路正常地操作下電壓範圍的減少。
電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2可以提供在形成電路10的元件的外面。另外，與第一時鐘訊號線CLK1和第二時鐘訊號線CLK2相對地提供電源線Vss。因而，可以防止電源線交叉第一時鐘訊號線CLK1和第二時鐘訊號線CLK2；因而，可以防止電源線受時鐘訊號線的噪音的影響並且可以減少故障。
在圖26中，電晶體11的通道長度方向(顯示為Ch1) 和電晶體12的通道長度方向(顯示為Ch2)可以大體上垂直。對於該結構，可以最小化電晶體11和12佔有的基板的面積，並且減小電路規模。
另外，電晶體13和16的通道長度方向(顯示為Ch1)可以大體上彼此平行；它們可以共用一個源極電極或者一個汲極電極。因而，可以最小化由電晶體13和16佔用的基板的面積，並且可以減小電路規模。另外，電晶體15和17的通道長度方向(顯示為Ch2)可以大體上彼此平行，並且它們可以共用一個源極電極或者一個汲極電極。因而，可以最小化由電晶體15和17佔用的基板的面積，並且可以減小電路規模。
然後，參考圖28說明設計電晶體13和17的形狀以保持電極SR的電位處在H位準，從而固定端子P和輸出端子L的電位的情況下電路10的頂視圖。圖28的頂視圖中顯示的電路10具有如圖26中的電晶體11，12，13，15，16，和17，電容元件14，端子P，電極SR，和輸出端子L，連接關係也相似；然而，電晶體13和17的第一佈線層形狀不同。因而，當使電晶體13和17的第一個佈線層的面積的平均數大於電路10的電晶體12中的第一佈線層的面積時，可以使與電極SR有關的寄生電容的值較大；因而，較佳的甚至在重置操作之後電極SR的電位可以維持在H電位上。
另外，如圖28所示，在電路10中將電極SR做成曲線以便不形成線條形。因而，引導電極SR的長度比第k 級的電路10(顯示為10k)和第(k+1)級的電路10(顯示為10k+1)之間的距離大。因此，可以提高與電極SR有關的寄生電容的值，以便甚至在重置操作之後電極SR的電位維持在H位準。
另外，圖28的頂視圖中顯示的電路10具有與圖26中不同的輸出端子L交叉時鐘訊號線的區域的結構。在圖28顯示的電路10中，在輸出端子L交叉時鐘訊號線的區域中，用第三佈線層形成輸出端子L，可以用第二佈線層形成時鐘訊號線。
然後，參考圖29A和29B說明使用薄膜電晶體作為電晶體的情況下的沿圖28中的線a-a'和b-b'的橫剖面圖。圖29A和29B顯示的結構具有如圖27A和27B顯示的結構的基板120、底膜121、第一佈線層122、絕緣膜123、主動層124和125、第二佈線層126、層間膜127、和第三佈線層129。另外，圖29A和29B顯示的結構具有連接第三佈線層129和第二佈線層126的接點128a、連接第三佈線層129和第一佈線層122的接點128b。
注意，在圖29A中，參考數字ctft17表示電晶體17的寄生電容元件，Cclk1表示輸出端子L和第一時鐘訊號線CLK1的寄生電容元件，Cclk2表示輸出端子L和第二時鐘訊號線CLK2的寄生電容元件。圖29A中的參考數字x表示在寄生電容元件Ctft17中其上存在主動層或者第二佈線層的第一佈線層的寬度。參考數字y表示在寄生電容元件Cclk1和Cclk2中在第一個佈線層的上端和第二佈線 層的下端之間的距離。
這裏，寄生電容元件Ctft17的電容值隨x增大而變大。同時，寄生電容元件Cclk1和Cclk2的電容值隨y增大而變小。當寄生電容元件ctft17的電容值如圖29A所示隨x增大而增加時，與電極SR有關的寄生電容值增加；因而，電極SR的電位維持在H電位上。另外，當如圖29B藉由使y增大來減少寄生電容元件Cclk1和Cclk2的電容值時，可以減少由於藉由寄生電容元件Cclk1和Cclk2的第一時鐘訊號線CLK1和第二時鐘訊號線CLK2的電位變化引起的輸出端子L的電位變化。注意，因此，主動層和第一佈線層不必要形成在第一時鐘訊號線CLK1和第二時鐘訊號線CLK2的下面。另外，可以用第一佈線層形成第一時鐘訊號線CLK1和第二時鐘訊號線CLK2。
然後，參照圖30說明除去時鐘訊號線和輸出端子L的交叉電容以便輸出端子L不受時鐘訊號線的電位的變化的影響的情形的頂視圖。圖30的頂視圖顯示的電路10具有如圖26和圖28中的電晶體11，12，13，15，16，和17，電容元件14，端子P，電極SR，和輸出端子L，連接關係也相似；然而，第一時鐘訊號線CLK1、第二時鐘訊號線CLK2、和電晶體11和12的排列與圖26和圖28不同。
在圖30中，電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2由第二佈線層形成，它們被提供在基本上平行於電路10延展的方向(顯示為10ext)。因而， 在提供多個電路10情況下，引導佈線的長度增加並因此導線電阻增加，因而，可以防止故障和由電源線的電壓降引起的功耗增加。另外，可以抑制由訊號波形的失真所引起的故障，電路正常地操作下電壓範圍的減少。
電源線Vss、第一時鐘訊號線CLK1、和第二時鐘訊號線CLK2可以提供在形成電路10的元件的外面。另外，電源線Vss、第一時鐘訊號線CLK1和第二時鐘訊號線CLK2相對於第一電晶體、第三電晶體、第二電晶體、和第四電晶體可以提供在與提供輸出端子L的側面相對的同一側面上。因而，可以防止輸出端子L交叉第一時鐘訊號線CLK1和第二時鐘訊號線CLK2；因而，可以防止電源線受時鐘訊號線的噪音的影響並且可以減少故障。
另外，電晶體11的通道長度方向(顯示為Ch1)和電晶體12的通道長度方向(顯示為Ch2)可以大體上平行。對於該結構，可以最小化電晶體11和12佔有的基板的面積，並可以減小電路規模，也可以防止輸出端子L交叉第一時鐘訊號線CLK1和第二時鐘訊號線CLK2的區域的產生。
實施例模式5
在本實施例模式中，說明藉由實施例模式1至4說明的使用本發明的移位暫存器電路的顯示面板的構造例子、和使用本發明的移位暫存器電路的整體顯示裝置。注意在說明書中，顯示面板係關於用於顯示靜止影像或者活動影像的裝置，其具有其中像素排列(像素區域)在基板例如玻 璃基板、塑膠基板、石英基板、矽基板上的區域。另外，顯示裝置係關於用於在顯示面板上顯示影像的系統化裝置，其具有用於將從外部輸入的導電訊號轉換為分別地控制像素的光學狀態的資料訊號的電路，驅動電路用於按時間劃分資料訊號並將它們寫入像素。另外，顯示裝置包括用於處理資料訊號的電路從而使影像最佳地顯示在顯示面板上。
本發明的移位暫存器電路當成形成顯示裝置的驅動電路的一部分。另外，考慮生產率、生產成本、可靠性等等，多種方法用於將本發明的移位暫存器電路設置到顯示裝置。這裏，參照圖31A至31E說明用於將本發明的移位暫存器電路設置到顯示裝置的方法的例子。
圖31A說明是週邊驅動器電路的資料線驅動器和掃描線驅動器與具有像素區域的基板結合的情形的顯示面板。圖31A顯示的顯示面板200a包括像素區域201a、資料線驅動器202a、掃描線驅動器203a、和連接線基板204a。像素區域201a是其中排列像素的區域；像素陣列可以是帶狀型或者三角型。另外，像素區域201a可以包括是用於將分別控制光學狀態的資料訊號寫入像素的佈線的資料訊號線。另外，像素區域201a可以包括是用於選擇像素行到用於分別地控制光學狀態的資料訊號的佈線的掃描線。
資料線驅動器202a說明用於根據待顯示在像素區域201a上的影像控制資料訊號線的電狀態的電路。資料線驅動器202a可以具有本發明的移位暫存器電路以便藉由 依據時間分隔劃分它們控制許多訊號資料線。
掃描線驅動器203a是用於控制掃描線的電狀態的電路，掃描線是用於將像素行選擇到用於分別地控制光學狀態的資料訊號的佈線。掃描線驅動器203a可以具有用於順序掃描許多掃描線，選擇像素行至用於分別控制光狀態的資料訊號、將資料訊號寫入像素，從而在像素區域201a上顯示影像的本發明的移位暫存器電路。
連接佈線基板204a是擁有用於將顯示面板200a連接至用於驅動顯示面板200a的外部電路的佈線的基板。當連接佈線基板204a由聚醯亞胺等的撓性基板形成時，較容易地將顯示面板200a設置在具有可移動部分的外殼中。另外，當具有顯示面板200a的外殼受到強烈地衝擊時，如果連接佈線基板204a是撓性的，衝擊被連接佈線基板204a吸引；因而，可降低由連接部分205a剝落導致斷路的危險。
在圖31A顯示的顯示面板200a中，資料線驅動器202a和掃描線驅動器203a與擁有像素區域201a的基板結合；因而，可以降低生產成本，因為連接點的數目小所以可以增加抗衝擊力。
圖31B說明是週邊驅動器電路的掃描線驅動器與擁有像素區域的基板結合的情形的顯示面板，在基板上提供資料線驅動器作為製造在單晶基板上的IC(該方法也稱為COG)。圖31B顯示的顯示面板200b包括像素區域201b、資料線驅動器202b、掃描線驅動器203b、和連接佈線 基板204b。
像素區域201b是其中排列像素的區域；像素陣列可以是帶狀型或者三角型。另外，像素區域201b可以包括是用於將分別控制光學狀態的資料訊號寫入像素的佈線的資料訊號線。另外，像素區域201b可以包括是用於選擇像素行至用於分別地控制光學狀態的資料訊號的佈線的掃描線。資料線驅動器202b說明用於根據待顯示在像素區域201b上的影像控制資料訊號線的電狀態的電路。資料線驅動器202b可以具有本發明的移位暫存器電路以便藉由依據時間分隔劃分它們來控制許多訊號資料線。
掃描線驅動器203b是用於控制掃描線的電狀態的電路，掃描線是用於將像素行選擇到用於分別地控制光學狀態的資料訊號的佈線。掃描線驅動器203b可以具有用於連續掃描許多掃描線，選擇像素行至用於分別地控制光學狀態的資料訊號，和將資料訊號寫入像素，從而在像素區域201b上顯示影像的本發明的移位暫存器電路。
連接佈線基板204b是擁有用於將顯示面板200b連接至用於驅動顯示面板200b的外部電路的佈線的基板。當連接佈線基板204b由聚醯亞胺等的撓性基板形成時，較容易將顯示面板200b設置在具有可移動部分的外殼中。另外，當具有顯示面板200b的外殼受到強烈地衝擊時，如果連接佈線基板204b是撓性的，衝擊被連接佈線基板204b吸引；因而，可降低由連接部分205b剝落導致斷路的危險。
在圖31B顯示的顯示面板200b中，掃描線驅動器203b與擁有像素區域201b的基板結合；因而，可以降低生產成本，因為連接點的數目小所以可以增加抗衝擊力。另外，由於設置使用單晶基板製造的IC作為資料線驅動器202b，因此可以使電晶體特性非常小的變化製造顯示面板；因而，可以提高顯示裝置的產量。另外，由於降低工作電壓，所以可以降低功耗。
圖31C說明在擁有像素區域的基板上製造是週邊驅動器電路的資料線驅動器和掃描線驅動器作為單晶基板上的IC，從而完成COG的情形的顯示面板。圖31C顯示的顯示面板200c包括像素區域201c、資料線驅動器202c、掃描線驅動器203b、和連接佈線基板204c。
像素區域201c是其中排列像素的區域；像素陣列可以是帶狀型或者三角型。另外，該像素區域201c可以包括是用於將分別地控制光學狀態的資料訊號寫入像素的佈線的資料訊號線。另外，像素區域201c可以包括是用於選擇像素行至用於分別地控制光學狀態的資料訊號的佈線的掃描線。
資料線驅動器202c說明用於根據待顯示在像素區域201c上的影像控制資料訊號線的電狀態的電路。資料線驅動器202c可以具有本發明的移位暫存器電路以便藉由依據時間分隔劃分它們來控制許多訊號資料線。
掃描線驅動器203c是用於控制掃描線的電狀態的電路，掃描線是用於將像素行選擇到用於分別地控制光學狀 態的資料訊號的佈線。掃描線驅動器203c可以具有用於連續掃描許多掃描線，選擇像素行至用於分別地控制光學狀態的資料訊號，和將資料訊號寫入像素，從而在像素區域201c上顯示影像的本發明的移位暫存器電路。
連接佈線基板204c是擁有用於將顯示面板200c連接至用於驅動顯示面板200c的外部電路的佈線的基板。當連接佈線基板204c由聚醯亞胺等的撓性基板形成時，較容易地將顯示面板200c設置在具有可移動部分的外殼中。另外，當具有顯示面板200c的外殼受到強烈衝擊時，如果連接線基板204c是撓性的，衝擊被連接佈線基板204c吸引；因而，可降低由連接部分205c剝落導致斷路的危險。
另外，由於設置圖31C顯示的顯示面板作為使用單晶基板製造的IC，設置IC作為資料線驅動器202c和掃描線驅動器203c，可以使電晶體特性非常小地變化來製造顯示面板；因而，可以提高顯示裝置的產量。另外，由於降低工作電壓，所以可以降低功耗。
圖31D說明是週邊驅動器電路的掃描線驅動器與擁有像素區域的撓性基板結合的情形的顯示面板，資料線驅動器作為製造在單晶基板上的IC被提供在撓性基板上並且與其連接(該方法也稱為TAB)。圖31D顯示的顯示面板200d包括像素區域201d、資料線驅動器202d、掃描線驅動器203b、和連接佈線基板204d。
像素區域201d是其中排列像素的區域；像素陣列可 以是帶狀型或者三角型。另外，像素區域201d可以包括是用於將分別控制光學狀態的資料訊號寫入像素的佈線的資料訊號線。另外，像素區域201d可以包括是用於選擇像素行至用於分別地控制光學狀態的資料訊號的佈線的掃描線。
資料線驅動器202c表示根據將在像素區域201d上顯示的影像控制資料訊號線電狀態的電路。資料線驅動器202d具有本發明的移位暫存器電路，以便控制藉由時間間隔將其分開的多個訊號資料線。
掃描線驅動器203d是用於控制掃描線電狀態的電路，其是用於選擇像素行至單獨控制光學狀態的資料訊號的的佈線。掃描線驅動器203d具有本發明的移位暫存器，用於順序地連續掃描多個掃描線，選擇像素行至用於單獨控制光學狀態的資料訊號，並且將資料訊號盤繞到像素中，從而在像素區201d上顯示影像。
連接佈線基板204d是提供有用於將顯示面板200d連接到用於驅動顯示面板200d的外部電路的佈線的基板，當連接佈線基板204d由聚醯亞胺等的撓性基板形成時，較容易將顯示面板200d安裝在具有可移動部件的外殼中。而且，當劇烈地衝擊具有顯示面板200d的外殼時，如果連接佈線基板204d是撓性的，則該衝擊可由連接佈線基板204d吸收；由此，可降低由剝離連接部分205d而導致的斷路的危險。
在圖31D顯示的顯示面板200d中，掃描線驅動器 203c與擁有像素區域201b的基板結合；因而，可以降低生產成本，因為連接點的數自小所以可以增加抗衝擊力。另外，由於設置使用單晶基板製造的IC作為資料線驅動器202d，因此可以使電晶體特性非常小的變化製造顯示面板；因而，可以提高顯示裝置的產量。另外，由於降低工作電壓，所以可以降低功耗。另外，由於資料線驅動器202d連接在連接佈線基板204d上，所以可以減小除像素區域201d以外的顯示面板200d中的區域(也稱為框架)，從而顯示裝置可以具有較高的增加值。另外，如果該連接佈線基板是撓性的，當具有顯示面板200d的外殼受到強烈衝擊時，連接佈線基板204d吸收資料線驅動器204d上的衝擊；因而，可降低由於從連接佈線基板204d剝離資料線驅動器202d而導致斷路的危險。
圖31E說明在擁有稱為TAB的像素區域的基板上製造是週邊驅動器電路的資料線驅動器和掃描線驅動器作為單晶基板上的IC。圖31E顯示的顯示面板200e包括像素區域201e、資料線驅動器202e、掃描線驅動器203e、和連接佈線基板204e。
像素區域201e是其中排列像素的區域；該像素陣列可以是帶狀型或者三角型。另外，像素區域201e可以包括是用於將分別控制光學狀態的資料訊號寫入像素的佈線的資料訊號線。另外，像素區域201e可以包括是用於選擇像素行至用於分別地控制光學狀態的資料訊號的佈線的掃描線。
資料線驅動器202e說明用於根據待顯示在像素區域201e上的影像控制資料訊號線的電狀態的電路。資料線驅動器202e可以具有本發明的移位暫存器電路以便藉由依據時間分隔劃分它們來控制許多訊號資料線。
掃描線驅動器203e是用於控制掃描線的電狀態的電路，掃描線是用於將像素行選擇到用於分別地控制光學狀態的資料訊號的佈線。掃描線驅動器203e可以具有根據本發明的移位暫存器電路，用於連續掃描許多掃描線，選擇像素行至用於分別地控制光學狀態的資料訊號，和將資料訊號寫入像素，從而在像素區域201e上顯示影像。
連接佈線基板204e是擁有用於將顯示面板200e連接至用於驅動顯示面板200e的外部電路的佈線的基板。當連接佈線基板204e由聚醯亞胺等的撓性基板形成時，較容易地將顯示面板200e設置在具有可移動部分的外殼中。另外，當具有顯示面板200e的外殼受到強烈地衝擊時，如果連接佈線基板204e是撓性的，衝擊被連接佈線基板204e吸收；因而，可降低由連接部分205e的剝離導致斷路的危險。
由於設置使用單晶基板製造的IC作為圖31E顯示的顯示面板200e中的資料線驅動器202e和掃描線驅動器203e，可以使電晶體特性非常小的變化來製造顯示面板；因而，可以提高顯示裝置的產量。另外，由於降低操作電壓，所以可以降低功耗。另外，由於資料線驅動器202e連接在連接佈線基板204e上，所以可以減少顯示面板 200e的框架，從而顯示裝置可以具有較高的增加值。另外，如果該連接佈線基板204e是撓性的，當具有顯示面板200e的外殼受到強烈衝擊時，連接佈線基板204e吸收資料線驅動器204e上的衝擊；因而，可降低由於從連接佈線基板204e剝離資料線驅動器202e和掃描線驅動器203e而導致斷路的危險。
因而，本發明的電晶體可以是任何種類的電晶體和形成在任何種類的基板上。本發明的移位暫存器電路可以形成在玻璃基板、塑膠基板、單晶基板、SOI基板、或者任何其他的基板上。本發明的移位暫存器電路的一部分可以形成在一個基板上，同時本發明的移位暫存器電路的另一部分可以形成在另外一個基板上。也就是說，不要求本發明的全部的移位暫存器電路形成在相同的基板上。
然後，參考圖32說明包括本發明的移位暫存器電路的顯示裝置的構造實例。圖32顯示的顯示裝置220具有圖31A至31E的顯示面板200、外部驅動電路221、和連接佈線基板204。
顯示面板200具有像素區域201、資料線驅動器202、和掃描線驅動器203。由於上面已經說明了顯示面板200，所以這裏不說明細節。然而，自然地，可以依據多種方法設置圖32顯示的顯示裝置220、資料線驅動器202和掃描線驅動器203。
外部驅動電路221包括控制電路210、影像資料轉換電路211、和電源電路212。另外，電源電路212可以擁 有用於控制/影像資料轉換電路的電源CV、用於驅動器的電源DV、用於像素電路的電源PV。注意，不需要根據像素區域201的構造將用於像素電路的電源PV提供於電源電路212。
連接佈線基板204可以藉由連接部分205電連接至顯示面板200，並可以藉由連接器213電連接至外部驅動電路221。
另外，為了對應於如圖33所示的具有大的像素區域的顯示面板，多個資料線驅動器202(202-1，202-2，202-3，和202-4)、多個掃描線驅動器203(203-1，203-2，203-3和203-4)、多個連接佈線基板204(204-1，204-2，204-3，204-4，204-5，204-6，204-7，和204-8)可以用於一個顯示面板200和一個像素區域201。這裏，在圖33中，顯示使用四個資料線驅動器202和四個掃描線驅動器203的情形作為實例；然而，資料線驅動器202和掃描線驅動器203的數目沒有具體限制，可以使用任何數量。當資料線驅動器202和掃描線驅動器203的數量較小時，IC和連接點的數目較少；因而，可以提高可靠性並降低生產成本。當資料線驅動器202和掃描線驅動器203的數目較大時，每個驅動器需要的性能下降，因此可以提高產量。
注意連接佈線基板204的數目較佳的是兩個或多個，資料線驅動器202和掃描線驅動器的各數目較少。當連接佈線基板204的數目大於驅動器的各數目時，接點的數目增加；因而，當接點的數目增加時，接點處斷開的缺陷增 加。
在圖32中，控制電路210連接到影像資料轉換電路211和電源電路212。另外，控制電路210藉由連接器213、連接佈線基板204、和連接部分205連接到資料線驅動器202和掃描線驅動器203。另外，影像資料轉換電路211連接到輸入影像資料的輸入端子。另外，影像資料轉換電路211藉由連接器213、連接佈線基板204、和連接部分205連接到資料線驅動器202。
另外，電源電路212為每個電路提供電源，電源電路212中用於控制/影像資料轉換電路的電源CV連接到控制電路210和影像資料轉換電路211，用於驅動器的電源DV藉由連接器213、連接線基板204、和連接部分205連接到資料線驅動器202和掃描線驅動器203；用於像素電路的電源PV藉由連接器213、連接線基板204、和連接部分205連接到像素區域201。
從電源CV提供給控制電路210和影像資料轉換電路211的電壓較佳的盡可能地低，因為它們控制電路210，並且影像資料轉換電路211實施邏輯運算，因而，希望是大約3V。另外，為了降低功耗，從用於驅動器的電源DV的電壓較佳的盡可能地低，例如，當IC用於資料線驅動器202和掃描線驅動器203時。希望電壓大約為3V。另外，資料線驅動器202和掃描線驅動器203與顯示面板200結合，希望施加具有大約為電晶體臨界值電壓的兩倍至三倍高的增幅的電壓。因而，可以安全地操作該電路同 時抑制功耗增加。
控制電路210可以具有這樣的構造以致於實施產生提供給資料線驅動器202和掃描線驅動器95的時鐘的操作、產生並且供給時間脈衝的操作。另外，控制電路210可以具有這樣的構造以致於實施產生提供給影像資料轉換電路的時鐘的操作、產生將轉換影像資料輸出至資料線驅動器202的時間脈衝的操作等。電源電路212可以具有這樣的構造以便當例如不需要操作影像資料轉換電路211、資料線驅動器202、和掃描線驅動器203時，停止向每個電路供應電壓的操作，從而降低功耗。
當影像資料向影像資料轉換電路211輸入時，影像資料轉換電路211根據從控制電路210提供訊號的時間將影像資料轉換為輸入至資料線驅動器202的資料，然後，向資料線驅動電路202輸出該資料。具體地說，可以使用其中將用影像變換電路211將具有類比訊號的影像資料輸入變為數位訊號，然後，將數位訊號的影像資料輸出至資料線驅動器202的構造。
資料線驅動器202可以具有這樣的構造以致根據時鐘訊號和來自於控制電路210的時間脈衝操作本發明的移位暫存器；利用時間分隔接受向資料線驅動器202輸入的影像資料；和根據已經接受的資料向許多資料線輸出具有類比值的資料電壓或者資料電流。可以依據來自於控制電路2101的閂鎖脈衝實施輸出到資料線的資料電壓或者電流的更新。另外，為了重置本發明的移位暫存器電路，可以 輸入用於重置操作的訊號。另外，為了向本發明的移位暫存器電路中的電晶體施加反向偏壓，可以輸入用於施加反向偏壓的訊號。
根據輸出到資料線的資料電壓或者資料電流的更新，掃描線驅動器203回應來自於控制電路210的時鐘訊號和時間脈衝操作本發明的移位暫存器以連續地掃描掃描線29。這裏，為了重置本發明的移位暫存器電路，可以輸入用於重置操作的訊號。另外，為了向本發明的移位暫存器電路中的電晶體施加反向偏壓，可以輸入用於施加反向偏壓的訊號。
注意圖32和圖33中說明將掃描線驅動器203構造在一側的實例；然而，掃描線驅動器203可以構造在每一側上來代替一側。在將掃描線驅動器203構造在每一側上的情況下，當設置在電子裝置上時，完成顯示裝置的左右平衡，因此有利於增加排列的自由度。
實施例模式6
在本實施例模式中，參考圖34A至34H說明藉由使用本發明的移位暫存器所獲得的電子裝置。
本發明可以用於多種電子裝置。具體地說，本發明可以用於電子裝置的顯示裝置。如所指的電子裝置，可以列出相機例如攝影機和數位相機；護目型顯示器；導航系統；音頻再現裝置(汽車音響、音頻元件等)；電腦；遊戲機；攜帶式資訊端子(移動電腦、行動電話、攜帶型遊戲機 、電子書等等)；包括記錄媒體的影像再現裝置(具體地說，能夠再現記錄媒體例如數位通用磁片(DVD)的內容和具有可以顯示資料影像的顯示裝置的裝置)；等等。
圖34A顯示包括外殼3001、支架3002、顯示區3003、揚聲器單元3004、視頻輸入端子3005等等的電視接收機。本發明的顯示裝置可以用於顯示區3003。例如，由於電視接收器需要大的顯示區，因此圖33顯示此種顯示裝置。注意顯示裝置包括，尤其，用於顯示資訊的全部發光裝置，例如，用於個人電腦用於TTV廣播接收，或者用於廣告顯示。使用本發明的移位暫存器電路的顯示裝置可以用於顯示區3003，從而獲得非常可靠的電子裝置，甚至當受到噪音例如外部電磁波干擾時幾乎不出現故障，其中可以操作反向偏壓應用。
圖34B顯示包括主體3101、顯示區3102、影像接收部分3103、操作鍵3104、外接埠3205、快門3106等等的數位相機。使用本發明的移位暫存器電路的顯示裝置可以用於顯示區3102，從而獲得非常可靠的數位相機，即使當受到噪音例如外部電磁波干擾時幾乎沒有故障，其中能夠操作反向偏壓應用。
圖34C顯示包括主體3201、外殼3202、顯示區3203、鍵盤3204、外接埠3205、點擊滑鼠3206等的電腦。使用本發明的移位暫存器電路的顯示裝置可以用於顯示區3203，從而獲得非常可靠的電腦，即使當受到噪音例如外部電磁波干擾時幾乎沒有故障，其中能夠操作反向偏壓應 用。
圖34D顯示包括主體3301、顯示區3302、開關3303、操作鍵3304、紅外線埠3305等等的移動電腦。使用本發明的移位暫存器電路的顯示裝置可以用於顯示區3302，從而獲得非常可靠的移動電腦，即使當受到噪音例如外部電磁波干擾時幾乎沒有故障，其中能夠操作反向偏壓應用。
圖34E顯示裝載有記錄媒體(DVD，等等)的移動影像再現裝置(具體地說，DVD再現裝置)，包括主體3401、外殼3402、顯示區A3403、顯示區B 3404、記錄媒體讀取部分3405，操作鍵3406，揚聲器單元3407等。顯示區A 3403主要顯示影像資訊，而顯示區B主要顯示文字資訊。使用本發明的移位暫存器電路的顯示裝置可以用於顯示區A3403和顯示區B3404，從而獲得非常可靠的影像再現裝置，即使當受到噪音例如外部電磁波干擾時幾乎沒有故障，其中能夠操作反向偏壓應用。
圖34F顯示包括主體3501、顯示區3502、和臂部分3503的護目型顯示器。可以藉由將以上所述實施例模式的任何一個說明的顯示裝置應用於顯示區3502來製造護目型顯示器。使用本發明的移位暫存器電路的顯示裝置可以用於顯示區3502，從而獲得非常可靠的護目型顯示器，即使當受到噪音例如外部電磁波干擾時幾乎不出現故障，其中可以操作反向偏壓應用。
圖34G顯示包括主體3601、顯示區3602、外殼3603 、外接埠3604、遙控接收部分3605、影像接收部分3606、電池3607、音頻輸入部分3608、操作鍵3609等等的攝像機。使用本發明的移位暫存器電路的顯示裝置可以用於顯示區3602，從而獲得非常可靠的攝影機，即使當受到噪音例10外部攝影機干擾時幾乎沒有故障，其中能夠操作反向偏壓應用。
圖34H顯示包括主體3701、外殼3702、顯示區3703、音頻輸入部分3704、音頻輸出部分3705、操作鍵3706、外接埠3707、天線3708等等的行動電話。使用本發明的移位暫存器電路的顯示裝置可以用於顯示區3703，從而獲得非常可靠的行動電話，即使當受到噪音例如外部移動電話干擾時幾乎沒有故障，其中能夠操作反向偏壓應用。
因而，本發明可以用於所有領域的電子裝置。

Claims (18)

  1. 一種顯示裝置，包含：像素；驅動電路；以及輸入端子，其中該驅動電路的輸出端子直接連接至該像素，其中該驅動電路包含：第一電晶體，包含第一閘極電極、第一源極電極以及第一汲極電極，第二電晶體，包含第二閘極電極、第二源極電極以及第二汲極電極，第三電晶體，包含第三閘極電極、第三源極電極以及第三汲極電極，第四電晶體，包含第四閘極電極、第四源極電極以及第四汲極電極，第五電晶體，包含第五閘極電極、第五源極電極以及第五汲極電極，第六電晶體，包含第六閘極電極、第六源極電極以及第六汲極電極，以及電容器，其中該第一電晶體的該第一源極電極及該第一汲極電極中的一個直接連接至該電容器及該輸出端子，其中該第二電晶體的該第二源極電極及該第二汲極電極中的一個直接連接至該電容器、該輸出端子及該第一電晶體的該第一源極電極及該第一汲極電極中的該一個，其中該第三電晶體的該第三源極電極及該第三汲極電極中的一個直接連接至該電容器及該第一電晶體的該第一閘極電極，該第三電晶體的該第三源極電極及該第三汲極電極中的另一個直接連接至端子，而且該第三電晶體的該第三閘極電極直接連接至該第二電晶體的該第二閘極電極，其中該第四電晶體的該第四源極電極及該第四汲極電極中的一個直接連接至該電容器及該第一電晶體的該第一閘極電極，其中該第五電晶體的該第五閘極電極直接連接至該第一電晶體的該第一源極電極及該第一汲極電極中的該一個、該輸出端子及該電容器，並且其中該第六電晶體的該第六源極電極及該第六汲極電極中的一個直接連接至該第二電晶體的該第二源極電極及該第二汲極電極中的另一個。
  2. 如申請專利範圍第1項的顯示裝置，其中該第六電晶體的該第六源極電極及該第六汲極電極中的該一個直接連接至該第三電晶體的該第三源極電極及該第三汲極電極中的該另一個。
  3. 一種顯示裝置，包含：像素；驅動電路；以及輸入端子，其中該驅動電路的輸出端子直接連接至該像素，其中該驅動電路包含：第一電晶體，包含第一閘極電極、第一源極電極以及第一汲極電極，第二電晶體，包含第二閘極電極、第二源極電極以及第二汲極電極，第三電晶體，包含第三閘極電極、第三源極電極以及第三汲極電極，第四電晶體，包含第四閘極電極、第四源極電極以及第四汲極電極，第五電晶體，包含第五閘極電極、第五源極電極以及第五汲極電極，第六電晶體，包含第六閘極電極、第六源極電極以及第六汲極電極，以及電容器，其中該第一電晶體的該第一源極電極及該第一汲極電極中的一個直接連接至該電容器及該輸出端子，其中該第二電晶體的該第二源極電極及該第二汲極電極中的一個直接連接至該電容器、該輸出端子及該第一電晶體的該第一源極電極及該第一汲極電極中的該一個，其中該第三電晶體的該第三源極電極及該第三汲極電極中的一個直接連接至該電容器及該第一電晶體的該第一閘極電極，該第三電晶體的該第三源極電極及該第三汲極電極中的另一個直接連接至端子，而且該第三電晶體的該第三閘極電極直接連接至該第二電晶體的該第二閘極電極，其中該第四電晶體的該第四源極電極及該第四汲極電極中的一個直接連接至該電容器及該第一電晶體的該第一閘極電極，其中該第五電晶體的該第五閘極電極直接連接至該第一電晶體的該第一源極電極及該第一汲極電極中的該一個、該輸出端子及該電容器，其中該第六電晶體的該第六源極電極及該第六汲極電極中的一個直接連接至該第二電晶體的該第二源極電極及該第二汲極電極中的另一個，並且其中該第五電晶體的該第五源極電極及該第五汲極電極中的該一個電連接至該輸出端子。
  4. 如申請專利範圍第1項或第3項的顯示裝置，其中該第四電晶體是整流元件。
  5. 如申請專利範圍第1項或第3項的顯示裝置，其中該第四電晶體的該第四閘極電極直接連接至該輸入端子及該第四電晶體的該第四源極電極及該第四汲極電極中的另一個。
  6. 如申請專利範圍第3項的顯示裝置，其中該第六電晶體的該第六源極電極及該第六汲極電極中的該一個直接連接至該第三電晶體的該第六源極電極及該第六汲極電極中的另一個。
  7. 如申請專利範圍第1項或第3項的顯示裝置，其中該第六電晶體的該第六閘極電極直接連接至該第一電晶體的該第一閘極電極及該電容器。
  8. 如申請專利範圍第3項的顯示裝置，其中該第五電晶體的該第五源極電極及該第五汲極電極中的該一個直接連接至該輸出端子。
  9. 一種電子裝置，包含：顯示裝置，包含：像素；驅動電路；以及輸入端子，其中該驅動電路的輸出端子直接連接至該像素，其中該驅動電路包含：第一電晶體，包含第一閘極電極、第一源極電極以及第一汲極電極，第二電晶體，包含第二閘極電極、第二源極電極以及第二汲極電極，第三電晶體，包含第三閘極電極、第三源極電極以及第三汲極電極，第四電晶體，包含第四閘極電極、第四源極電極以及第四汲極電極，第五電晶體，包含第五閘極電極、第五源極電極以及第五汲極電極，第六電晶體，包含第六閘極電極、第六源極電極以及第六汲極電極，以及電容器，其中該第一電晶體的該第一源極電極及該第一汲極電極中的一個直接連接至該電容器及該輸出端子，其中該第二電晶體的該第二源極電極及該第二汲極電極中的一個直接連接至該電容器、該輸出端子及該第一電晶體的該第一源極電極及該第一汲極電極中的該一個，其中該第三電晶體的該第三源極電極及該第三汲極電極中的一個直接連接至該電容器及該第一電晶體的該第一閘極電極，該第三電晶體的該第三源極電極及該第三汲極電極中的另一個直接連接至端子，而且該第三電晶體的該第三閘極電極直接連接至該第二電晶體的該第二閘極電極，其中該第四電晶體的該第四源極電極及該第四汲極電極中的一個直接連接至該電容器及該第一電晶體的該第一閘極電極，其中該第五電晶體的該第五閘極電極直接連接至該第一電晶體的該第一源極電極及該第一汲極電極中的該一個、該輸出端子及該電容器，並且其中該第六電晶體的該第六源極電極及該第六汲極電極中的一個直接連接至該第二電晶體的該第二源極電極及該第二汲極電極中的另一個。
  10. 如申請專利範圍第9項的電子裝置，其中該第五電晶體的該第五源極電極及該第五汲極電極中的該一個電連接至該輸出端子。
  11. 一種顯示裝置，包含：像素區；資料線驅動器；以及掃描線驅動器，該掃描線驅動器包含：輸入端子；輸出端子；第一端子；第二端子；第三端子；第四端子；用於向該輸出端子傳送該第一端子的電位的第一電晶體；第二電晶體，藉由根據該第四端子的電位，在該輸出端子和該第二端子之間導電，來固定該輸出端子的電位；以及第三電晶體，根據該第四端子的該電位，在該第三端子和該第二端子之間導電，來固定該第三端子的電位，其中第一脈衝從該輸入端子輸入，並且其中對該第一脈衝成反相之第二脈衝從該第四端子輸入。
  12. 如申請專利範圍第11項的顯示裝置，其中該第二電晶體的閘極電極的面積和該第三電晶體的閘極電極的面積之平均值大於該第一電晶體的閘極電極的面積。
  13. 如申請專利範圍第11項的顯示裝置，其中電連接至該第二端子之佈線以及電連接至該第一端子之佈線相對於該第一電晶體、該第二電晶體及該第三電晶體被設置在與該輸出端子相反的一側上。
  14. 如申請專利範圍第11項的顯示裝置，進一步包含第一佈線層、第二佈線層、第三佈線層、絕緣膜、層間絕緣膜，並且其中該絕緣膜設置於該第一佈線層與該第二佈線層之間，其中該層間絕緣膜形成於該第二佈線層與該第三佈線層之間，其中該層間絕緣膜的厚度大於該絕緣膜的厚度，其中電連接至該第一端子之第一電極包含該第二佈線層的一部分，其中電連接至該輸出端子之第二電極包含至少該第一佈線層的一部分與該第三佈線層的一部分，並且其中在電連接至該輸出端子的該第二電極與電連接至該第一端子之該第一電極交叉的區域，電連接至該輸出端子的該第二電極包含該第三佈線層的一部分。
  15. 如申請專利範圍第11項的顯示裝置，其中該第一電晶體、該第二電晶體及該第三電晶體中至少一個包含包括非晶矽之半導體膜。
  16. 如申請專利範圍第11項的顯示裝置，其中該像素區包含液晶元件。
  17. 一種行動電話，包含申請專利範圍第11項之顯示裝置。
  18. 一種電子裝置，包含申請專利範圍第11項之顯示裝置。
TW106115481A 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置 TWI645390B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005378262 2005-12-28
JP2005-378262 2005-12-28

Publications (2)

Publication Number Publication Date
TW201734994A TW201734994A (zh) 2017-10-01
TWI645390B true TWI645390B (zh) 2018-12-21

Family

ID=38194336

Family Applications (5)

Application Number Title Priority Date Filing Date
TW105108520A TWI592920B (zh) 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置
TW102136758A TWI536340B (zh) 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置
TW095147927A TWI420451B (zh) 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置
TW107134831A TWI654589B (zh) 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置
TW106115481A TWI645390B (zh) 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW105108520A TWI592920B (zh) 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置
TW102136758A TWI536340B (zh) 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置
TW095147927A TWI420451B (zh) 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置
TW107134831A TWI654589B (zh) 2005-12-28 2006-12-20 半導體裝置，顯示裝置，及電子裝置

Country Status (4)

Country Link
US (7) US7432737B2 (zh)
KR (1) KR101303280B1 (zh)
CN (5) CN116704933A (zh)
TW (5) TWI592920B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7868903B2 (en) 2004-10-14 2011-01-11 Daktronics, Inc. Flexible pixel element fabrication and sealing method
US8001455B2 (en) * 2004-10-14 2011-08-16 Daktronics, Inc. Translation table
US8344410B2 (en) 2004-10-14 2013-01-01 Daktronics, Inc. Flexible pixel element and signal distribution means
US7893948B1 (en) 2004-10-14 2011-02-22 Daktronics, Inc. Flexible pixel hardware and method
US7432737B2 (en) 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8035596B2 (en) * 2007-07-09 2011-10-11 Nec Lcd Technologies, Ltd Liquid crystal display device
US20090080233A1 (en) * 2007-09-21 2009-03-26 Motorola, Inc. Method and apparatus for printed resistive read only memory
RU2455707C2 (ru) * 2008-03-19 2012-07-10 Шарп Кабусики Кайся Возбуждающая схема дисплейной панели, жидкокристаллическое дисплейное устройство, сдвиговый регистр, жидкокристаллическая панель и способ возбуждения дисплейного устройства
WO2010097986A1 (ja) * 2009-02-25 2010-09-02 シャープ株式会社 シフトレジスタおよび表示装置
CN105789322B (zh) * 2009-09-16 2018-09-28 株式会社半导体能源研究所 半导体器件及其制造方法
US8648629B2 (en) * 2009-12-30 2014-02-11 Stmicroelectronics S.R.L. Transmission channel for ultrasound applications
JP5581263B2 (ja) 2010-05-13 2014-08-27 株式会社半導体エネルギー研究所 バッファ回路
TWI413978B (zh) * 2010-06-15 2013-11-01 Au Optronics Corp 顯示器和其顯示控制電路
KR101702105B1 (ko) * 2010-06-16 2017-02-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP5485811B2 (ja) * 2010-06-23 2014-05-07 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10838259B2 (en) * 2012-05-16 2020-11-17 Sharp Kabushiki Kaisha Liquid crystal display
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
CN103295641B (zh) * 2012-06-29 2016-02-10 上海天马微电子有限公司 移位寄存器及其驱动方法
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US9583063B2 (en) 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102120070B1 (ko) * 2013-12-31 2020-06-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102204674B1 (ko) * 2014-04-03 2021-01-20 삼성디스플레이 주식회사 표시 장치
TWI636449B (zh) * 2017-11-14 2018-09-21 友達光電股份有限公司 畫素電路
CN112041776B (zh) * 2018-01-24 2022-06-07 株式会社半导体能源研究所 半导体装置、电子构件及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160615A (ja) * 1999-09-22 2001-06-12 Toshiba Corp スタック型ｍｏｓトランジスタ保護回路
US20030128180A1 (en) * 2001-12-12 2003-07-10 Kim Byeong Koo Shift register with a built in level shifter
US6690347B2 (en) * 2001-02-13 2004-02-10 Samsung Electronics Co., Ltd. Shift register and liquid crystal display using the same
TW200405235A (en) * 2002-09-05 2004-04-01 Samsung Electronics Co Ltd Shift register and liquid crystal display having the same
US20040100436A1 (en) * 2002-11-22 2004-05-27 Sharp Kabushiki Kaisha Shift register block, and data signal line driving circuit and display device using the same
TW200416653A (en) * 2003-02-21 2004-09-01 Toppoly Optoelectronics Corp Data driver
TW200516539A (en) * 2003-11-10 2005-05-16 Lg Philips Lcd Co Ltd Liquid crystal display panel and fabricating method thereof
JP2005234580A (ja) * 2004-02-20 2005-09-02 Samsung Electronics Co Ltd パルス補償器、これを有する画像表示装置、及び画像表示装置の駆動方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161288A (en) * 1978-06-12 1979-12-20 Hitachi Ltd Semiconductor device
JPS58219525A (ja) * 1982-06-15 1983-12-21 Seiko Epson Corp アクテイブ・マトリツクス表示体
JP3086936B2 (ja) * 1993-05-12 2000-09-11 セイコーインスツルメンツ株式会社 光弁装置
US5434899A (en) * 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
JPH1186586A (ja) 1997-09-03 1999-03-30 Furontetsuku:Kk シフトレジスタ装置および表示装置
KR100430099B1 (ko) 1999-03-02 2004-05-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP3835113B2 (ja) * 2000-04-26 2006-10-18 セイコーエプソン株式会社 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
JP3866070B2 (ja) 2000-10-20 2007-01-10 株式会社 日立ディスプレイズ 表示装置
JP2002133890A (ja) * 2000-10-24 2002-05-10 Alps Electric Co Ltd シフトレジスタ
JP3788916B2 (ja) * 2001-03-30 2006-06-21 株式会社日立製作所 発光型表示装置
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4310939B2 (ja) * 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP2003032096A (ja) 2001-07-11 2003-01-31 Casio Comput Co Ltd 電子装置
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5210478B2 (ja) * 2001-08-31 2013-06-12 株式会社半導体エネルギー研究所 表示装置
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
US7259740B2 (en) * 2001-10-03 2007-08-21 Nec Corporation Display device and semiconductor device
JP2003243512A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 静電破壊保護回路
JP4357413B2 (ja) 2002-04-26 2009-11-04 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
KR100956463B1 (ko) 2002-04-26 2010-05-10 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치
JP4473492B2 (ja) * 2002-05-28 2010-06-02 東芝モバイルディスプレイ株式会社 シフトレジスタ
KR100432652B1 (ko) 2002-08-01 2004-05-22 삼성에스디아이 주식회사 레벨 시프터 및 평판 표시 장치
JP4460822B2 (ja) * 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR100832612B1 (ko) 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
CN100353459C (zh) * 2003-06-04 2007-12-05 友达光电股份有限公司 移位寄存电路
CN100359607C (zh) * 2003-06-04 2008-01-02 友达光电股份有限公司 移位寄存电路
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
JP4522057B2 (ja) * 2003-06-30 2010-08-11 三洋電機株式会社 表示装置
US7683860B2 (en) * 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
KR20050121357A (ko) * 2004-06-22 2005-12-27 삼성전자주식회사 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시 장치
US7432737B2 (en) * 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP4912121B2 (ja) * 2006-02-23 2012-04-11 三菱電機株式会社 シフトレジスタ回路
US8035596B2 (en) * 2007-07-09 2011-10-11 Nec Lcd Technologies, Ltd Liquid crystal display device
JP5665299B2 (ja) * 2008-10-31 2015-02-04 三菱電機株式会社 シフトレジスタ回路
US8648629B2 (en) * 2009-12-30 2014-02-11 Stmicroelectronics S.R.L. Transmission channel for ultrasound applications
JP5581263B2 (ja) * 2010-05-13 2014-08-27 株式会社半導体エネルギー研究所 バッファ回路
JP5885232B2 (ja) * 2011-05-09 2016-03-15 シナプティクス・ディスプレイ・デバイス合同会社 タッチセンサパネルコントローラ及び半導体装置
KR101952570B1 (ko) * 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102204674B1 (ko) * 2014-04-03 2021-01-20 삼성디스플레이 주식회사 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160615A (ja) * 1999-09-22 2001-06-12 Toshiba Corp スタック型ｍｏｓトランジスタ保護回路
US6690347B2 (en) * 2001-02-13 2004-02-10 Samsung Electronics Co., Ltd. Shift register and liquid crystal display using the same
US20030128180A1 (en) * 2001-12-12 2003-07-10 Kim Byeong Koo Shift register with a built in level shifter
TW200405235A (en) * 2002-09-05 2004-04-01 Samsung Electronics Co Ltd Shift register and liquid crystal display having the same
US20040100436A1 (en) * 2002-11-22 2004-05-27 Sharp Kabushiki Kaisha Shift register block, and data signal line driving circuit and display device using the same
TW200416653A (en) * 2003-02-21 2004-09-01 Toppoly Optoelectronics Corp Data driver
TW200516539A (en) * 2003-11-10 2005-05-16 Lg Philips Lcd Co Ltd Liquid crystal display panel and fabricating method thereof
JP2005234580A (ja) * 2004-02-20 2005-09-02 Samsung Electronics Co Ltd パルス補償器、これを有する画像表示装置、及び画像表示装置の駆動方法

Also Published As

Publication number Publication date
US9984640B2 (en) 2018-05-29
US9177667B2 (en) 2015-11-03
CN106205455B (zh) 2019-09-17
TW201403565A (zh) 2014-01-16
TWI654589B (zh) 2019-03-21
US20160117966A1 (en) 2016-04-28
TW201624449A (zh) 2016-07-01
CN101026010B (zh) 2012-01-11
US20090129534A1 (en) 2009-05-21
CN106205455A (zh) 2016-12-07
US20070148793A1 (en) 2007-06-28
US8643400B2 (en) 2014-02-04
US20140176229A1 (en) 2014-06-26
US20110080212A1 (en) 2011-04-07
US20120193723A1 (en) 2012-08-02
TW201734994A (zh) 2017-10-01
TWI536340B (zh) 2016-06-01
TWI592920B (zh) 2017-07-21
KR20070070074A (ko) 2007-07-03
US8159267B2 (en) 2012-04-17
TWI420451B (zh) 2013-12-21
CN110782824B (zh) 2023-06-02
US20160322014A1 (en) 2016-11-03
TW200737097A (en) 2007-10-01
CN110782824A (zh) 2020-02-11
US9396676B2 (en) 2016-07-19
CN101026010A (zh) 2007-08-29
CN102509560A (zh) 2012-06-20
TW201905881A (zh) 2019-02-01
KR101303280B1 (ko) 2013-09-03
CN102509560B (zh) 2016-08-17
US7847593B2 (en) 2010-12-07
US7432737B2 (en) 2008-10-07
CN116704933A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
TWI645390B (zh) 半導體裝置，顯示裝置，及電子裝置
JP7379643B2 (ja) 半導体装置
US11011244B2 (en) Shift register, semiconductor device, display device, and electronic device
JP7295070B2 (ja) 半導体装置
JP5568510B2 (ja) 半導体装置及びアクティブマトリクス型表示装置
CN114220400B (zh) 具有栅极驱动器的显示装置
JP5291877B2 (ja) 半導体装置