JPS58219525A - アクテイブ・マトリツクス表示体 - Google Patents
アクテイブ・マトリツクス表示体Info
- Publication number
- JPS58219525A JPS58219525A JP57102877A JP10287782A JPS58219525A JP S58219525 A JPS58219525 A JP S58219525A JP 57102877 A JP57102877 A JP 57102877A JP 10287782 A JP10287782 A JP 10287782A JP S58219525 A JPS58219525 A JP S58219525A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transparent substrate
- active matrix
- matrix display
- upper transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は小型携帯テレビの表示体に関するものであり、
アッセンブルの容易？ｚＴＶディスプレイを提供するも
のである。
アッセンブルの容易？ｚＴＶディスプレイを提供するも
のである。
近年、小型携帯テレビの開発が盛んに行なわれている。
例えば、現在もＴＶの主流と浸っているＣＲＴを小パリ
、薄型鈍したブラシ）ＯＦＴや液晶マトリックス表示体
の延長である多重マド１１ツクス型テレビがあげられる
。フラット０ＲＴＦｉ電子ビームの進行方向を途中で静
電的に偏向すること妬より電子銃の位置を画面の後方か
ら側面に変えたものであｈ１サイズも大きく、また、高
圧回路の必要性から超小型テレビの実現は困難である。
、薄型鈍したブラシ）ＯＦＴや液晶マトリックス表示体
の延長である多重マド１１ツクス型テレビがあげられる
。フラット０ＲＴＦｉ電子ビームの進行方向を途中で静
電的に偏向すること妬より電子銃の位置を画面の後方か
ら側面に変えたものであｈ１サイズも大きく、また、高
圧回路の必要性から超小型テレビの実現は困難である。
一方、多重マ） ＩＩツクス表示は画質が荒く、コント
ラストも悪く、更に、多重用によりパネル駆動回路数が
増加し、実装コストが非常に高いという欠点があった。
ラストも悪く、更に、多重用によりパネル駆動回路数が
増加し、実装コストが非常に高いという欠点があった。
かかる欠点を鑑みて考案されたのが繁１図の等価回路構
成の増結晶日１基板を用いるアクティブ・マトリックス
表示体である。
成の増結晶日１基板を用いるアクティブ・マトリックス
表示体である。
アクティブ・マトリックス用ＩＣ基板は、表示部分のみ
で構成され、マ） ＩＪラックス駆動部分は１０基板と
ボンディング等により接続された外部の０Ｍ０８−ＩＯ
チップにより構成されていた。
で構成され、マ） ＩＪラックス駆動部分は１０基板と
ボンディング等により接続された外部の０Ｍ０８−ＩＯ
チップにより構成されていた。
第１図はアクティブ・マトリックスの表示ｍ分を示し７
表示部分１け（ｎｘｍ）コのセル２が配列されている。
表示部分１け（ｎｘｍ）コのセル２が配列されている。
各セルにはゲート線Ｇ１とデータ線ＤＪが配線されてお
り、この２つの信号線の交点となるセルを選択してデー
タ線゛Ｄｊからデータを各セルに書き込む。各セルはト
ランジスタＴｉｊとデータ保持用の容、ｔＯｌｊから構
成されて、駆動点Ｖｉｊから液晶等の表示体を駆動する
。例えばここにテレビの画面表示を行うとすると、テレ
ビ用の映像信号が各タイミングに応じてデータ線から、
その時の走査線位置にあたるゲート線を選択することに
より各セルに順次データを書いてゆく。このためには走
査位置に合致したゲート線を選択する信号を各ゲート線
Ｑｕ−Ｇｎ に与え、又その走査位置にｉ４るデータを
、横方向へ走査し２て書き込むためにデータ線に送り込
むための周辺回路が必要と力み。
り、この２つの信号線の交点となるセルを選択してデー
タ線゛Ｄｊからデータを各セルに書き込む。各セルはト
ランジスタＴｉｊとデータ保持用の容、ｔＯｌｊから構
成されて、駆動点Ｖｉｊから液晶等の表示体を駆動する
。例えばここにテレビの画面表示を行うとすると、テレ
ビ用の映像信号が各タイミングに応じてデータ線から、
その時の走査線位置にあたるゲート線を選択することに
より各セルに順次データを書いてゆく。このためには走
査位置に合致したゲート線を選択する信号を各ゲート線
Ｑｕ−Ｇｎ に与え、又その走査位置にｉ４るデータを
、横方向へ走査し２て書き込むためにデータ線に送り込
むための周辺回路が必要と力み。
ところが、この周辺回路と、このアクティブ−マド１１
ツクス基板の接続は、（ｎ＋ｍ）の２倍必要とたり、実
際には４００〜８００本とかカり大変でありコスト的に
も高くつく。又周辺ｌ＃動回路自体も通常消費電、力を
低減する意味で０ＮＯＢ−ＴＪ ８工が用いられるが、
このために必要なチップ数が１０コ〜２０コで、やけｈ
ｌ アセンブルが大変で、チップ自体のコストもかたり
過ぎる。従ってこの周辺回路をＩＣ基板に内蔵すること
が最もよい。
ツクス基板の接続は、（ｎ＋ｍ）の２倍必要とたり、実
際には４００〜８００本とかカり大変でありコスト的に
も高くつく。又周辺ｌ＃動回路自体も通常消費電、力を
低減する意味で０ＮＯＢ−ＴＪ ８工が用いられるが、
このために必要なチップ数が１０コ〜２０コで、やけｈ
ｌ アセンブルが大変で、チップ自体のコストもかたり
過ぎる。従ってこの周辺回路をＩＣ基板に内蔵すること
が最もよい。
本発明にて用いる周辺駆動口跡はプートストラップ回路
を利用ｔ７た静止電流０のクロック入力を直接スイッチ
ング電源とするダイナミックシフトレジスタを中心に構
成される。
を利用ｔ７た静止電流０のクロック入力を直接スイッチ
ング電源とするダイナミックシフトレジスタを中心に構
成される。
鋤２図は本発明で用いるゲート線側の駆動回部の一例で
ある。シフトレジスタセル５け４つのトランジスタ７〜
１０と１つのプートストラップ容量６より構成され７−
、、クロックけφ自とφ、の２相であねスタートパルス
ＳＰ入方により″１″電位が１１次クロックに同期Ｉ、
て転送１７てゆ〈。各シフトレジスタの出力り、〜Ｄｍ
がゲート線に入力されて、この結果第３図に示す如く、
順次各ゲート線を選択ｌ、てゆく。このシフトレジスタ
に請求されることは、テレビの走査の場合フレーム周波
数が１ ／ ６０Ｈｚであるので走査スピードが遅いの
で、通常のダイナミック動作で１むずかしいことと、ゲ
ートイ雫には数十ＰＦの寄生容量があると同時に表示部
のセル内のトランジスタを見金に（Ｉ Ｎにするために
はデータ線の最大重、圧にパックゲート効果を考慮した
シキイ値を加えた分より更（大きな電圧を印加しなけれ
ばならないことである。このため、シフトレジ、スタ入
力には入カドランスファゲートトランジスタ７を用いて
％Ｔ’ｌ〜ＴＭに一択蓄えてからプートストラップ容気
により％ Ｄｌ〜Ｄｍに′１゛を書き込む。もし２この
トランスファゲートを用いないと％ＤＩ とＴＩ。
ある。シフトレジスタセル５け４つのトランジスタ７〜
１０と１つのプートストラップ容量６より構成され７−
、、クロックけφ自とφ、の２相であねスタートパルス
ＳＰ入方により″１″電位が１１次クロックに同期Ｉ、
て転送１７てゆ〈。各シフトレジスタの出力り、〜Ｄｍ
がゲート線に入力されて、この結果第３図に示す如く、
順次各ゲート線を選択ｌ、てゆく。このシフトレジスタ
に請求されることは、テレビの走査の場合フレーム周波
数が１ ／ ６０Ｈｚであるので走査スピードが遅いの
で、通常のダイナミック動作で１むずかしいことと、ゲ
ートイ雫には数十ＰＦの寄生容量があると同時に表示部
のセル内のトランジスタを見金に（Ｉ Ｎにするために
はデータ線の最大重、圧にパックゲート効果を考慮した
シキイ値を加えた分より更（大きな電圧を印加しなけれ
ばならないことである。このため、シフトレジ、スタ入
力には入カドランスファゲートトランジスタ７を用いて
％Ｔ’ｌ〜ＴＭに一択蓄えてからプートストラップ容気
により％ Ｄｌ〜Ｄｍに′１゛を書き込む。もし２この
トランスファゲートを用いないと％ＤＩ とＴＩ。
Ｄａ とＴｓ・・・・・・と短絡され、プートストラッ
プ容積をゲート容量ＯＧｉよりずっと大きくする必要が
あり、パターンが大きくなって、歩留りを低下させる。
プ容積をゲート容量ＯＧｉよりずっと大きくする必要が
あり、パターンが大きくなって、歩留りを低下させる。
又Ｄｓ〜Ｄｍの“１゛に書き込−！ｈた後“ローに放電
するためにはトランジスター０にＴ、を接続するのみで
よいが、このシフトレジスタが低周波で動作する場合、
わずかのリークに対し７ても動作不良と々るので、歩留
りを向上させ、動作を安定什させるために電位固定トラ
ンジスタ９を追加１．て、クロックの半周期毎に°０°
レベルに１１フレツシユ［、てやる。
するためにはトランジスター０にＴ、を接続するのみで
よいが、このシフトレジスタが低周波で動作する場合、
わずかのリークに対し７ても動作不良と々るので、歩留
りを向上させ、動作を安定什させるために電位固定トラ
ンジスタ９を追加１．て、クロックの半周期毎に°０°
レベルに１１フレツシユ［、てやる。
第４図は本発明によるデータ線側の駆動回路の一例であ
る。シフトレジスタセル１４けプートストラップ容量１
６と動作に必要なトランジスタ１７．１８と後述するシ
フトレジスタ選択のためのりセットトランジスター９に
より構成され、初段へは入力ゲート１５を介してスター
トパルス、□１１ 日Ｐを印加する。又、各シフトレジスタ出力Ｓ′重〜日
ｍはサンプルホールドトランジスタＨｓ〜ｔ（ｍＫ大入
力れ、走査信号に同期してレデオ人ヵＶ、Ｅ１．（映像
信号又はデータ書き込み信号）をデータ線に寄生する容
量ＣＤ１〜ＣＤｍにサンプルホールドさせる。データ紳
側駆動回跡は一走査線内で全ての処理を行うため高速で
あわ、リーク電流の考網は余りしｉ＜てよいが、逆に高
速動作を確保することと、高速のために増大する消費電
力を押えることを考慮する必要がある。このために、シ
フトレジスタのクロックけ２相でｆｘ〈ａ和以上を用い
る９がよい。同一の転送率で同一のピット数を確保する
ためにけクロックが２相から４相に表れはクロックラメ
ンφ１〜φ４で消費スる電力は半分になる。又８相にな
・ればその半分と力み。このシフトレジスタはｍピット
中１ピットしか＠１“に々つてい力いのでクロック以外
での電力消費は少ない。従って水力式の採用により、周
辺駆動回路はモノチャネル構成にもかかわらずＯＭＯ日
並の低電力とすることが可能である。シ１、′ フトレジスタの出力日型〜日ｍけサンプルホールドトラ
ンジスタＨ１〜Ｈｍに人力されるのみでここに寄生する
’６１にはそう大きくない。従ってＥＩＩｓ〜日ｍに直
接小面積で構成されるプートストラップ容Ｉｌ！ｔ１６
を接線することが可能とがる。サンプル譬ホールドトラ
ンジスタ２０〜２３けか々りの高速スイッチングが要求
されるが、そのゲート入力にはブートストラップ動作に
より、第５図に示す如くクロック信号の２倍近い振幅で
印加されるので、非常に高速でスイッチングできるとい
う利点がある。
る。シフトレジスタセル１４けプートストラップ容量１
６と動作に必要なトランジスタ１７．１８と後述するシ
フトレジスタ選択のためのりセットトランジスター９に
より構成され、初段へは入力ゲート１５を介してスター
トパルス、□１１ 日Ｐを印加する。又、各シフトレジスタ出力Ｓ′重〜日
ｍはサンプルホールドトランジスタＨｓ〜ｔ（ｍＫ大入
力れ、走査信号に同期してレデオ人ヵＶ、Ｅ１．（映像
信号又はデータ書き込み信号）をデータ線に寄生する容
量ＣＤ１〜ＣＤｍにサンプルホールドさせる。データ紳
側駆動回跡は一走査線内で全ての処理を行うため高速で
あわ、リーク電流の考網は余りしｉ＜てよいが、逆に高
速動作を確保することと、高速のために増大する消費電
力を押えることを考慮する必要がある。このために、シ
フトレジスタのクロックけ２相でｆｘ〈ａ和以上を用い
る９がよい。同一の転送率で同一のピット数を確保する
ためにけクロックが２相から４相に表れはクロックラメ
ンφ１〜φ４で消費スる電力は半分になる。又８相にな
・ればその半分と力み。このシフトレジスタはｍピット
中１ピットしか＠１“に々つてい力いのでクロック以外
での電力消費は少ない。従って水力式の採用により、周
辺駆動回路はモノチャネル構成にもかかわらずＯＭＯ日
並の低電力とすることが可能である。シ１、′ フトレジスタの出力日型〜日ｍけサンプルホールドトラ
ンジスタＨ１〜Ｈｍに人力されるのみでここに寄生する
’６１にはそう大きくない。従ってＥＩＩｓ〜日ｍに直
接小面積で構成されるプートストラップ容Ｉｌ！ｔ１６
を接線することが可能とがる。サンプル譬ホールドトラ
ンジスタ２０〜２３けか々りの高速スイッチングが要求
されるが、そのゲート入力にはブートストラップ動作に
より、第５図に示す如くクロック信号の２倍近い振幅で
印加されるので、非常に高速でスイッチングできるとい
う利点がある。
ｔ４６図は木実雄側の１０基板の機能部配買図であり、
Ｎ切回Ｖ部、画素部、上下導通用パッド、外部接続パッ
ドから構成されている。
Ｎ切回Ｖ部、画素部、上下導通用パッド、外部接続パッ
ドから構成されている。
炉７図は以上のように周辺回路内蔵の工０基板を用いた
アクティブパネルユニットの平、断面図であり、ＩＣ基
板４０、ガラスエポキシ基板４１、ガラス基板４２、透
明電極４３、偏光板４４、シール材４５、ゲストホスト
液晶４６かも構成されている。ＩＣ基板４０には、前述
の画素部１、シフトレジスタ３１，３２，３５．３６．
及び、上下導通パッド４７、外部制御回路用のポンディ
グパッド４８が形成されている。また、ガラスエポキシ
基板４１上には、ポンディングパッド４８とワイヤーボ
ングで結ぶポンディング用ランド４９及びこ引、らに結
ばねた外部制御回路との接続用端子５０が形成されてい
る。従って、外部制御回路−接続用端子５０−ボンディ
ング用ランド４９−ボンディング端子４８−シフトレジ
スタ５１゜５２．３５．３６という順路でクロック信号
やビデオ信号はシフトレジスタに供給される。このよう
に、ＩＣ基板４０をガラス基板４１より凸にした部分に
ボンディングパットを設けることにより、ワメヤーボン
デイング法により、信頼性の高い小型の電気接続が実現
できるのである。
アクティブパネルユニットの平、断面図であり、ＩＣ基
板４０、ガラスエポキシ基板４１、ガラス基板４２、透
明電極４３、偏光板４４、シール材４５、ゲストホスト
液晶４６かも構成されている。ＩＣ基板４０には、前述
の画素部１、シフトレジスタ３１，３２，３５．３６．
及び、上下導通パッド４７、外部制御回路用のポンディ
グパッド４８が形成されている。また、ガラスエポキシ
基板４１上には、ポンディングパッド４８とワイヤーボ
ングで結ぶポンディング用ランド４９及びこ引、らに結
ばねた外部制御回路との接続用端子５０が形成されてい
る。従って、外部制御回路−接続用端子５０−ボンディ
ング用ランド４９−ボンディング端子４８−シフトレジ
スタ５１゜５２．３５．３６という順路でクロック信号
やビデオ信号はシフトレジスタに供給される。このよう
に、ＩＣ基板４０をガラス基板４１より凸にした部分に
ボンディングパットを設けることにより、ワメヤーボン
デイング法により、信頼性の高い小型の電気接続が実現
できるのである。
図のように、ガラス基板４２け液晶側に全面に８ｎＯｓ
やＩｎｇｏｔの透明電、極４３、外部には、偏党。
やＩｎｇｏｔの透明電、極４３、外部には、偏党。
板４４が貼りつけである。ガラス基板４２け、シール材
４５により、ＩＣ基板４０と５〜２０μｍ程度の間げき
を有Ｌ７、接層されている。この時、シール材４５け工
Ｃ基板４０上の画素部１とシフトレジスタ５１，５２，
５５．５６との間の能動□素子が形成されていない部分
に位置し、シール材中のグラスファイバーで能動素子を
ぽ壊しないようにする。このようにして作られた間げき
に、ネマチック型のゲストホスト液晶を注入口５１から
注入ｌた後、エポキシ系の樹脂で封止する。液晶の配向
け１８℃ひね的のホモジニアス配向であり、ガラス基板
側は、配向処理剤の塗布後、−１１ラシ布で１２Ｉ（方
向から６Ｈ方向へラビングを行なうことにより行々われ
る。一方、ＩＣ基板側は、ラビングをすることにより能
動素子を破壊することが多いため、Ｓ１０の斜め蒸着を
行なう。ＩＣ基板上には、種々の素子が立体的に作り込
んであるため、角度のきつい斜め蒸着を行なうと、影が
多くない、一様の配向が得られ々い。従って、３Ｈ又は
９Ｈ方向、ＩＣ基板面の重縮から６０°の方向から斜メ
蒸着を行りつた。また、このとき、シール部分に、Ｓ１
０が蒸着されると、シールの接着強度が非常に弱くなる
ので、シール部はマスクをかけて斜メ蒸着を行かった。
４５により、ＩＣ基板４０と５〜２０μｍ程度の間げき
を有Ｌ７、接層されている。この時、シール材４５け工
Ｃ基板４０上の画素部１とシフトレジスタ５１，５２，
５５．５６との間の能動□素子が形成されていない部分
に位置し、シール材中のグラスファイバーで能動素子を
ぽ壊しないようにする。このようにして作られた間げき
に、ネマチック型のゲストホスト液晶を注入口５１から
注入ｌた後、エポキシ系の樹脂で封止する。液晶の配向
け１８℃ひね的のホモジニアス配向であり、ガラス基板
側は、配向処理剤の塗布後、−１１ラシ布で１２Ｉ（方
向から６Ｈ方向へラビングを行なうことにより行々われ
る。一方、ＩＣ基板側は、ラビングをすることにより能
動素子を破壊することが多いため、Ｓ１０の斜め蒸着を
行なう。ＩＣ基板上には、種々の素子が立体的に作り込
んであるため、角度のきつい斜め蒸着を行なうと、影が
多くない、一様の配向が得られ々い。従って、３Ｈ又は
９Ｈ方向、ＩＣ基板面の重縮から６０°の方向から斜メ
蒸着を行りつた。また、このとき、シール部分に、Ｓ１
０が蒸着されると、シールの接着強度が非常に弱くなる
ので、シール部はマスクをかけて斜メ蒸着を行かった。
□
ガラス基板４２上の透明電極４３け、画累部１の対向電
極として一定の電位に保持しなければならないが、この
ため、パネル組立時に導電ペーストを上下湯通パッド部
４７に乗せて、ＩＣ基板４０と導通を行なう。
極として一定の電位に保持しなければならないが、この
ため、パネル組立時に導電ペーストを上下湯通パッド部
４７に乗せて、ＩＣ基板４０と導通を行なう。
ＩＣ基板４０とガラス基板４２の組立後、ＩＣ基板４０
とガラスエポキシ基板４１の間に導通ペースト又げエポ
キシ系の接着をつけて、ｉ゛イアタツチ行なう。そして
、最後に、パネルの周辺部を、エポキシ系の樹脂でモー
ルドすることＫより、ワイヤーボンディング部の強度向
上やシフトレジスタの馴湿性等の信頼性の向上を図る。
とガラスエポキシ基板４１の間に導通ペースト又げエポ
キシ系の接着をつけて、ｉ゛イアタツチ行なう。そして
、最後に、パネルの周辺部を、エポキシ系の樹脂でモー
ルドすることＫより、ワイヤーボンディング部の強度向
上やシフトレジスタの馴湿性等の信頼性の向上を図る。
本発明のよう々、アクティブマトリックス表示パ売ルの
構成をとることにより、画累ザイズに比べて、周辺部の
サイズの小さい、信頼性の商い、大寥量ＴＶ表示の可能
々表示体を提供することが可能となり、ポケットサイズ
は勿嗣、腕時計サイズのＴ’Ｖの実現に非常に効果が大
きい。
構成をとることにより、画累ザイズに比べて、周辺部の
サイズの小さい、信頼性の商い、大寥量ＴＶ表示の可能
々表示体を提供することが可能となり、ポケットサイズ
は勿嗣、腕時計サイズのＴ’Ｖの実現に非常に効果が大
きい。
ｖ、１図は従来の表示用アクティブ・マトリックス用Ｉ
Ｃ基板の構成を示し％第２図、第４図は本発明に用いる
周辺駆動回路の１例、＃３図、ＩＰ５図はその動作を示
す。ＩＦ５図は本発明による周辺駆動回路を内蔵したア
クティブ・マトリックス用ＩＣ基板の構成例、第７図は
実施例のアクティブ・マドＩＩツ〃ス表示体の平面図及
び断面図を示す。 Ｇｓ−Ｇｎ・・・・・・ゲート線 Ｇ、〜Ｄｍ・・・・・・データ線 ７０日・・・・・・ビデオ信号 φ富〜φ番 、φＩＧ〜φ■Ｇ・・・・・・クロックＥ
ＩＰ、ＳＰＧ・・・・・・スタートハルス０、ＯＧ・・
・・・・シフトレジスタ出力Ｈ１〜Ｈｎｌ・・・・・・
サンプルホールド・トランジスタ ”５１，３２，３５．３６・・・・・・シフトレジスタ
！ｓ５．Ｓａ、５７．５８・・・・・・シフトレジスタ
ダミーセル ４０・・・・・・ＩＣ基板 ４１・・・・・・カラスエポキシ基板 ４２・・・・・・ガラス基板 ４３・・・・・・透明電極 ４４・・・・・・偏光板 ４５・・・・・・シール材 ４６・・・・・・ゲストホスト液晶 ４７・・・・・・上下導通バッド ４８・・・・・・ポンディングパッド ４９・・・・・・ボンディング用ランド５０・・・・・
・外部接続端子 ５１・・・・・・封入口 以上 出願人 株式会社 報訪精工合
Ｃ基板の構成を示し％第２図、第４図は本発明に用いる
周辺駆動回路の１例、＃３図、ＩＰ５図はその動作を示
す。ＩＦ５図は本発明による周辺駆動回路を内蔵したア
クティブ・マトリックス用ＩＣ基板の構成例、第７図は
実施例のアクティブ・マドＩＩツ〃ス表示体の平面図及
び断面図を示す。 Ｇｓ−Ｇｎ・・・・・・ゲート線 Ｇ、〜Ｄｍ・・・・・・データ線 ７０日・・・・・・ビデオ信号 φ富〜φ番 、φＩＧ〜φ■Ｇ・・・・・・クロックＥ
ＩＰ、ＳＰＧ・・・・・・スタートハルス０、ＯＧ・・
・・・・シフトレジスタ出力Ｈ１〜Ｈｎｌ・・・・・・
サンプルホールド・トランジスタ ”５１，３２，３５．３６・・・・・・シフトレジスタ
！ｓ５．Ｓａ、５７．５８・・・・・・シフトレジスタ
ダミーセル ４０・・・・・・ＩＣ基板 ４１・・・・・・カラスエポキシ基板 ４２・・・・・・ガラス基板 ４３・・・・・・透明電極 ４４・・・・・・偏光板 ４５・・・・・・シール材 ４６・・・・・・ゲストホスト液晶 ４７・・・・・・上下導通バッド ４８・・・・・・ポンディングパッド ４９・・・・・・ボンディング用ランド５０・・・・・
・外部接続端子 ５１・・・・・・封入口 以上 出願人 株式会社 報訪精工合
Claims (6)
- （１）複数本のデータ線と複数本のゲート線をマトリッ
クス状に並べ、データ線とゲート線の各交点にＭＯ日ト
ランジスタ、コンデンサ、ｔｉｂｉ素電極及び各ライン
の駆動回μを形成１−た単結晶シリコン基板と片面に透
明基板を全面に形成した透明基板の間に一定の間げきを
保つためのスペーザ剤を介して構成され、核間げきに液
晶を封入したアクティブマトリックス表示体。 - （２） ＃晶と１−て、二色性色素とネマチック型液
晶の混合物を用い、上下基板の内面をホモジニアス配向
処理を施し、上透明基板側の配向方向と平向な偏光軸を
もった偏光板を上透明基板の上に配ｆｉｌｌ ｌ−７’
ｃネマチツク型ゲストホストモードを使ったことを特徴
とする特許請求の範囲第１項記載のアクティブマトリッ
クス表示体。 - （３） ホモジニアス配向法として、上透明基板側を
有機配向処理剤処理後にラビング法を用い、下ＩＯ基板
側は、８１０の６０°斜め蒸着法を用いていることを特
徴とする特許請求の範囲９２項記載のアクティブマトリ
ックス表示体。 - （４）上透明基板と下ＩＯ基板を重ねる際に、少りくと
も一辺は、下ＩＯ基板が上透明基板より凸となわ、この
辺にパネル謝動用の端子のパッドを配置し、ワイヤーボ
ンド法により接続することを特徴とする％Ｆｉ／ｆ請求
の範囲第２，１項記載のアクティブマトリックス表示体
。 - （５）上透明基板と下ＩＣ基板の間げきを作るスペーサ
を画ｙ＝を極と周辺回μ部分め間に配ＲＬ７たことを特
徴とする特許請求の範囲ｓＰ１項記載のアクティブマト
リックス表示体。 - （６）外部回路接続用のワイヤーポンディングパラ）Ｉ
Ｃ内部配線によね結ばれた１００μｍ〜２０００μｍ角
のアルミバットと上透明基板の液晶層側に形成［７た透
明導電膜の作る間げきに導電ペーストを注入することに
より、コモン電極の配紳を行々うことを特徴とする特許
請求の範囲算１項記載のアクティブ・マトリックス表示
体、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102877A JPS58219525A (ja) | 1982-06-15 | 1982-06-15 | アクテイブ・マトリツクス表示体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102877A JPS58219525A (ja) | 1982-06-15 | 1982-06-15 | アクテイブ・マトリツクス表示体 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12845792A Division JPH05173167A (ja) | 1992-05-21 | 1992-05-21 | 液晶表示装置 |
| JP12845892A Division JPH05158062A (ja) | 1992-05-21 | 1992-05-21 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58219525A true JPS58219525A (ja) | 1983-12-21 |
Family
ID=14339116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102877A Pending JPS58219525A (ja) | 1982-06-15 | 1982-06-15 | アクテイブ・マトリツクス表示体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219525A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60166927A (ja) * | 1984-02-09 | 1985-08-30 | Seiko Epson Corp | 信号線への信号入力方法 |
| EP0615250A1 (de) * | 1993-03-08 | 1994-09-14 | Lüder, Ernst, Prof. Dr.-Ing. habil. | Schaltungsanordnung zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen |
| CN106205455A (zh) * | 2005-12-28 | 2016-12-07 | 株式会社半导体能源研究所 | 半导体器件、显示器件、和电子器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258500A (en) * | 1975-11-10 | 1977-05-13 | Matsushita Electric Ind Co Ltd | Liquid crystal display unit |
| JPS54154992A (en) * | 1978-05-29 | 1979-12-06 | Seiko Epson Corp | Semiconductor electrode substrate for liquid crystal panel drive |
-
1982
- 1982-06-15 JP JP57102877A patent/JPS58219525A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258500A (en) * | 1975-11-10 | 1977-05-13 | Matsushita Electric Ind Co Ltd | Liquid crystal display unit |
| JPS54154992A (en) * | 1978-05-29 | 1979-12-06 | Seiko Epson Corp | Semiconductor electrode substrate for liquid crystal panel drive |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60166927A (ja) * | 1984-02-09 | 1985-08-30 | Seiko Epson Corp | 信号線への信号入力方法 |
| EP0615250A1 (de) * | 1993-03-08 | 1994-09-14 | Lüder, Ernst, Prof. Dr.-Ing. habil. | Schaltungsanordnung zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen |
| US5517543A (en) * | 1993-03-08 | 1996-05-14 | Ernst Lueder | Circuit device for controlling circuit components connected in series or in a matrix-like network |
| CN106205455A (zh) * | 2005-12-28 | 2016-12-07 | 株式会社半导体能源研究所 | 半导体器件、显示器件、和电子器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10692439B2 (en) | OLED display panel and OLED display device | |
| Brody et al. | A 6× 6 inch 20 lines-per-inch liquid-crystal display panel | |
| JPS59116685A (ja) | 画像表示装置 | |
| JPS58214197A (ja) | マトリクス配列の液晶表示装置を動作させる方法 | |
| JPS6321907B2 (ja) | ||
| JP2004101863A (ja) | 液晶表示装置 | |
| KR20010023972A (ko) | 전기 광학 장치 및 전자기기 | |
| DK0678210T3 (da) | Datadriverkredskøb til anvendelse sammen med et LCD-display | |
| TWI258028B (en) | Aligning method under electric field for ferroelectric liquid crystal and liquid crystal display using the same | |
| TW200823831A (en) | Liquid crystal display, driving circuit and driving method thereof | |
| TW200417974A (en) | Liquid crystal display | |
| TW594157B (en) | Display device | |
| US20120026148A1 (en) | Active matrix type display device and electronic device using the same | |
| JPS58219525A (ja) | アクテイブ・マトリツクス表示体 | |
| US6864944B1 (en) | Electro-optic device | |
| TW201112210A (en) | Driving circuit for liquid crystal display | |
| JP2552070B2 (ja) | アクティブマトリックス型表示装置およびその駆動方法 | |
| TW200407834A (en) | Optoelectronic device, manufacturing method of optoelectronic device, and electronic machine | |
| GB2064194A (en) | A matrix type liquid crystal display device | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JPS5958479A (ja) | アクテイブ・マトリツクス表示体用ｉｃ基板 | |
| JP3158587B2 (ja) | 薄膜トランジスタパネル | |
| Kramer | Thin-film-transistor switching matrix for flat-panel displays | |
| JPH05173167A (ja) | 液晶表示装置 | |
| JP2002162947A (ja) | 表示装置 |