JPH05173167A

JPH05173167A - 液晶表示装置

Info

Publication number: JPH05173167A
Application number: JP12845792A
Authority: JP
Inventors: Masami Murata; 雅巳村田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-05-21
Filing date: 1992-05-21
Publication date: 1993-07-13

Abstract

(57)【要約】【目的】第２基板上に形成された透明電極と、第１基
板との導通を容易に行うことができる液晶表示装置を提
供する。【構成】第２基板上に形成された透明電極と、第１基
板との導通をとるとき、第１基板上に形成された上下導
通パットを通して透明電極と第１基板との導通をとっ
た。従って、透明電極と第１基板との導通が容易とな
り、透明電極の電位を一定に保持できるようになった。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は小型携帯テレビの表示体
に関するものであり、アッセンブルの容易なＴＶディス
プレイを提供するものである。

【０００２】

【発明が解決しようとする課題】近年、小型携帯テレビ
の開発が盛んに行なわれている。例えば、現在もＴＶの
主流となっているＣＲＴを小型、薄型にしたフラットＣ
ＲＴや液晶マルチプレクス表示体の延長である多重マト
リックス型テレビがあげられる。フラットＣＲＴは電子
ビームの進行方向を途中で静電的に偏向することにより
電子銃の位置を画面の後方から側面に代えたものであ
り、サイズも大きく、また、高圧回路の必要性から超小
型テレビの実現は困難である。一方、多重マトリックス
表示は画質が荒く、コントラストも悪く、更に、多重化
によりパネル駆動回路数が増加し、実装コストが非常に
高いという欠点があった。

【０００３】

【課題を解決するための手段】かかる欠点を鑑みて、本
発明においては、一対の第１基板と第２基板の間に液晶
が挟持されてなる液晶表示装置において、該第２基板上
に形成された透明電極が、該第１基板上に形成された上
下導通パッドを通して第１基板との導通をとることを特
徴とする。

【０００４】図１は等価回路構成の単結晶ｓｉ基板を用
いるアクティブ・マトリックス表示体である。

【０００５】アクティブ・マトリックス用ＩＣ基板は、
表示部分のみで構成され、マトリックスの駆動部分はＩ
Ｃ基板とボンディング等により接続された外部のＣＭＯ
Ｓ−ＩＣチップにより構成されていた。

【０００６】図１はアクティブ・マトリックスの表示部
分を示し表示部分１は（ｎ×ｍ）コのセル２が配列され
ている。各セルにはゲート線Ｇｉとデータ線Ｄｊが配線
されており、この２つの信号線の交点となるセルを選択
してデータ線Ｄｊからデータを各セルに書き込む。各セ
ルはトランジスタＴｉｊとデータ保持用の容量Ｃｉｊか
ら構成されて、駆動点Ｖｉｊから液晶等の表示体を駆動
する。

【０００７】例えばここにテレビの画面表示を行うとす
ると、テレビ用の映像信号が各タイミングに応じてデー
タ線から、その時の走査線位置にあたるゲート線を選択
することにより各セルに順次データを書いてゆく。この
ためには走査位置に合致したゲート線を選択する信号を
各ゲート線Ｇ₁ 〜Ｇ_n に与え、又その走査位置における
データを、横方向へ走査して書き込むためにデータ線に
送り込むための周辺回路が必要となる。

【０００８】ところが、この周辺回路と、このアクティ
ブ・マトリックス基板の接続は、（ｎ＋ｍ）の２倍必要
となり、実際には４００〜８００本とかなり大変であり
コスト的にも高くつく。又周辺駆動回路自体も通常消費
電力を低減する意味でＣＭＯＳ−ＬＳＩが用いられる
が、このために必要なチップ数が１０コ〜２０コで、や
はり、アセンブルが大変で、チップ自体のコストもかな
り過ぎる。従ってこの周辺回路をＩＣ基板に内蔵するこ
とが最もよい。

【０００９】本発明にて用いる周辺駆動回路はプートス
トラップ回路を利用した静止電流０のクロック入力を直
接スイッチング電源とするダイナミックシフトレジスタ
を中心に構成される。

【００１０】

【実施例】図２は本発明で用いるゲート線側の駆動回路
の一例である。シフトレジスタセル５は４つのトランジ
スタ７〜１０と１つのプートストラップ容量６より構成
される。クロックはφ ₁とφ₂ の２相でありスタートパ
ルスＳＰ入力により”１”電位が順次クロックに同期し
て転送してゆく。

【００１１】各シフトレジスタの出力Ｄ₁ 〜Ｄ_m がゲー
ト線に入力されて、この結果図３に示す如く、順次各ゲ
ート線を選択してゆく。このシフトレジスタに要求され
ることは、テレビの走査の場合フレーム周波数が１／６
０Ｈ_Z であるので走査スピードが遅いので、通常のダイ
ナミック動作ではむずかしいことと、ゲート線には数＋
ＰＦの寄生容量があると同時に表示部のセル内のトラン
ジスタを完全にＯＮにするためにはデータ線の最大電圧
にバックゲート効果を考慮したシキイ値を加えた分より
更に大きな電圧を印加しなければならないことである。

【００１２】このため、シフトレジスタ入力には入力ト
ランスファゲートトランジスタ７を用いて、Ｔ₁ 〜Ｔ_N
に一択蓄えてからプートストラップ容量により、Ｄ₁ 〜
Ｄ_mに”１”を書き込む。もしこのトランスファゲート
を用いないと、Ｄ₁ とＴ₂ 、Ｄ₂ とＴ₃ ……と短絡さ
れ、プートストラップ容量をゲート容量ＣＧｉよりずっ
と大きくする必要があり、パターンが大きくなって、歩
留りを低下させる。

【００１３】又Ｄ₁ 〜Ｄ_m の”１”に書き込まれた後”
０”に放電するためにはトランジスタ１０にＴ₃ を接続
するのみでよいが、このシフトレジスタが低周波で動作
する場合、わずかのリークに対しても動作不良となるの
で、歩留りを向上させ、動作を安定化させるために電位
固定トランジスタ９を追加して、クロックの半周期毎
に”０”レベルにリフレッシュしてやる。

【００１４】図４は本発明によるデータ線側の駆動回路
の一例である。シフトレジスタセル１４はプートストラ
ップ容量１６と動作に必要なトランジスタ１７，１８と
後述するシフトレジスタ選択のためのリセットトランジ
スタ１９により構成され、初段へは入力ゲート１５を介
してスタートパルスＳＰを印加する。

【００１５】又、各シフトレジスタ出力Ｓ₁ 〜Ｓ_m はサ
ンプルホールドトランジスタＨ₁ 〜Ｈ_m に入力され、走
査信号に同期してビデオ入力Ｖ．Ｓ．（映像信号又はデ
ータ書き込み信号）をデータ線に寄生する容量ＣＤ₁ 〜
ＣＤ_m にサンプルホールドさせる。データ線側駆動回路
は一走査線内で全ての処理を行うため高速であり、リー
ク電流の考慮は余りしなくてよいが、逆に高速動作を確
保することと、高速のために増大する消費電力を押える
ことを考慮する必要がある。

【００１６】このために、シフトレジスタのクロックは
２相でなく４相以上を用いるのがよい。同一の転送率で
同一のビット数を確保するためにはクロックが２相から
４相になればクロックラインφ ₁〜φ₄ で消費する電力
は半分になる。又８相になればその半分となる。

【００１７】このシフトレジスタはｍビット中１ビット
しか”１”になっていないのでクロック以外での電力消
費は少ない。従って本方式の採用により、周辺駆動回路
はモノチャネル構成にもかかわらずＣＭＯＳ並の低電力
とすることが可能である。シフトレジスタの出力Ｓ₁ 〜
Ｓ_m はサンプルホールドトランジスタＨ₁ 〜Ｈ_m に入力
されるのみでここに寄生する容量はそう大きくない。

【００１８】従ってＳ₁ 〜Ｓ_m に直接小面積で構成され
るプートストラップ容量１６を接線することが可能とな
る。サンプル・ホールドトランジスタ２０〜２３はかな
りの高速スイッチングが要求されるが、そのゲート入力
にはプートストラップ動作により、図５に示す如くクロ
ック信号の２倍近い振幅で印加されるので、非常に高速
でスイッチングできるという利点がある。

【００１９】図６は本実施例のＩＣ基板の機能部配置図
であり、周辺回路部、画素部、上下導通用パッド、外部
接続パッドから構成されている。

【００２０】図７は以上のように周辺回路内蔵のＩＣ基
板を用いたアクティブパネルユニットの平、断面図であ
り、ＩＣ基板４０、ガラスエポキシ基板４１、ガラス基
板４２、透明電極４３、偏光板４４、シール材４５、ゲ
ストホスト液晶４６から構成されている。ＩＣ基板４０
には、前述の画素部１、シフトレジスタ３１，３２，３
５，３６及び、上下導通パッド４７、外部制御回路用の
ボンディングパッド４８が形成されている。また、ガラ
スエポキシ基板４１上には、ボンデイングパッド４８と
ワイヤーボンディングで結ぶボンディング用ランド４９
及びこれらに結ばれた外部制御回路との接続用端子５０
が形成されている。

【００２１】従って、外部制御回路−接続用端子５０−
ボンディング用ランド４９−ボンディング端子４８−シ
フトレジスタ３１、３２，３５，３６という順路でクロ
ック信号やビデオ信号はシフトレジスタに供給される。
このように、ＩＣ基板４０をガラエポス基板４１より凸
にした部分にボンディングパットを設けることにより、
ワイヤーボンディング法により、信頼性の高い小型の電
気接続が実現できるのである。

【００２２】図７のように、ガラス基板４２は液晶側に
全面にＳｎＯ₂ やＩｎ₂Ｏ₃の透明電極４３、外部には、
偏光板４４が貼りつけてある。ガラス基板４２は、シー
ル材４５により、ＩＣ基板４０と５〜２０μｍ程度の間
げきを有し、接着されている。

【００２３】この時、シール材４５はＩＣ基板４０上の
画素部１とシフトレジスタ３１，３２，３５，３６との
間の能動素子が形成されていない部分に位置し、シール
材中のグラスファイバーで能動素子を破壊しないように
する。

【００２４】このようにして作られた間げきに、ネマチ
ック型のゲストホスト液晶を注入口５１から注入した
後、エポキシ系の樹脂で封止する。液晶の配向は１８０
゜ひねりのホモジニアス配向であり、ガラス基板側は、
配向処理剤の塗布後、サラシ布で１２Ｈ方向から６Ｈ方
向へラビングを行なうことにより行なわれる。

【００２５】一方、ＩＣ基板側は、ラビングをすること
により能動素子を破壊することが多いため、ＳｉＯの斜
め蒸着を行なう。ＩＣ基板上には、種々の素子が立体的
に作り込んであるため、角度のきつい斜め蒸着を行なう
と、影が多くない、一様の配向が得られない。従って、
３Ｈ又は９Ｈ方向、ＩＣ基板面の垂線から６０゜の方向
から斜め蒸着を行なった。また、このとき、シール部分
に、ＳｉＯが蒸着されると、シールの接着強度が非常に
弱くなるので、シール部はマスクをかけて斜め蒸着を行
なった。

【００２６】ガラス基板４２上の透明電極４３は、画素
部１の対向電極として一定の電位に保持しなければなら
らいが、このため、パネル組立時に導電ペーストを上下
導通パッド部４７に乗せて、ＩＣ基板４０と導通を行な
う。

【００２７】ＩＣ基板４０とガラス基板４２の組立後、
ＩＣ基板４０とガラスエポキシ基板４１の間に導通ペー
スト又はエポキシ系の接着をつけて、ダイアタッチを行
なう。そして、最後に、パネルの周辺部を、エポキシ系
の樹脂でモールドすることにより、ワイヤーボンディン
グ部の強度向上やシフトレジスタの耐湿性等の信頼性の
向上を図る。

【００２８】

【発明の効果】本発明のように、第１基板上に上下導通
パットを形成したことにより、第２基板上に形成された
透明電極との導通が容易となった。また、上下導通パッ
トを基板の隅に形成したので、液晶を封止するシール材
の補強になった。

【図面の簡単な説明】

【図１】従来の表示用アクティブ・マトリックス用Ｉ
Ｃ基板の構成を示す図。

【図２】本発明に用いる周辺駆動回路の１例を示す
図。

【図３】本発明に用いる周辺駆動回路の動作を示す
図。

【図４】本発明に用いる周辺駆動回路の１例を示す
図。

【図５】本発明に用いる周辺駆動回路の動作を示す
図。

【図６】本発明による周辺駆動回路を内蔵したアクテ
ィブ・マトリックス用ＩＣ基板の構成例を示す図。

【図７】実施例アクティブ・マトリックス表示体の平
面図及び断面図。

【符号の説明】

Ｇ₁ 〜Ｇ_n ・・・ゲート線Ｇ₁ 〜Ｄ_m ・・・データ線Ｖ．Ｓ・・・ビデオ信号 φ₁ 〜φ₄ ，φ₁ Ｇ〜φ₂ Ｇ・・・クロックＳＰ，ＳＰＧ・・・スタートパルスＯ，ＯＧ・・・シフトレジスタ出力Ｈ₁ 〜Ｈ_m ・・・サンプルホールド・トランジスタ３１，３２，３５，３６・・・シフトレジスタ３３，３４，３７，３８・・・シフトレジスタダミーセ
ル４０・・・ＩＣ基板４１・・・ガラスエポキシ基板４２・・・ガラス基板４３・・・透明電極４４・・・偏光板４５・・・シール材４６・・・ゲストホスト液晶４７・・・上下導通パッド４８・・・ボンディングパット４９・・・ボンディング用ランド５０・・・外部接続端子５１・・・封入口

Claims

【特許請求の範囲】

【請求項１】一対の第１基板と第２基板の間に液晶が
挟持されてなる液晶表示装置において、該第２基板上に形成された透明電極が、該第１基板上に
形成された上下導通パッドを通して第１基板との導通を
とることを特徴とする液晶表示装置。