TWI608552B - Semiconductor element mounting substrate manufacturing method - Google Patents

Semiconductor element mounting substrate manufacturing method Download PDF

Info

Publication number
TWI608552B
TWI608552B TW103111242A TW103111242A TWI608552B TW I608552 B TWI608552 B TW I608552B TW 103111242 A TW103111242 A TW 103111242A TW 103111242 A TW103111242 A TW 103111242A TW I608552 B TWI608552 B TW I608552B
Authority
TW
Taiwan
Prior art keywords
metal layer
mounting
base substrate
layer
semiconductor element
Prior art date
Application number
TW103111242A
Other languages
English (en)
Other versions
TW201507041A (zh
Inventor
Kaoru Hishiki
Shunichi Kidoguchi
Hiroki Nakayama
Original Assignee
Sh Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sh Materials Co Ltd filed Critical Sh Materials Co Ltd
Publication of TW201507041A publication Critical patent/TW201507041A/zh
Application granted granted Critical
Publication of TWI608552B publication Critical patent/TWI608552B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

半導體元件裝載用基板的製造方法
本發明，係關於使用電鑄框之表面安裝型之半導體元件搭載用基板的製造方法。
以往，作為使用電鑄框之表面安裝型的半導體裝置，使用在導電性基板上電鑄形成半導體元件搭載用之島狀部與外部導出用之電極部的半導體元件搭載用基板，並藉由將半導體元件搭載於島狀部上的引線接合，予以電性連接半導體元件與電極部，且在導電性基板上進行樹脂封裝後，僅去除導電性基板並切斷樹脂封裝體而進行單片化的構成係眾所皆知。
例如，在專利文獻1中，揭示有一種半導體元件搭載用基板之製造方法，其係在支撐體之一表面的全面形成由Cr層與(Ni-Co)層之二層所構成的剝離層，且在剝離層上形成由銅材料所形成之所期望形狀的導體圖案。又，揭示有使用此來製造半導體裝置之內容，其係在樹脂封裝半導體晶片之後，在Cr層與(Ni-Co)層的邊界面形成切口，使支撐體從封裝樹脂剝離，而所殘留的(Ni-Co)層 會被蝕刻去除，並在所露出之導體圖案的表面形成用以作為與其他半導體裝置之連接端子而作用的金屬層。
又，在專利文獻2中，揭示有下述內容：針對導電性基板之露出面實施微蝕刻等之表面活性化處理之後，以鍍敷Au或Ag作為安裝用金屬層，在安裝用金屬層上電鑄形成形成為島狀部與電極部的電鑄層進而形成電鑄物，並從導電性基板去除光阻遮罩層，進而製造半導體裝置搭載用基板。又，揭示有下述內容：使用此，在電鑄物之島狀部搭載半導體元件，藉由引線接合予以電性連接半導體元件與電極部，且樹脂封裝導電性基板上之半導體元件、島狀部、電極部及接合引線而形成樹脂封裝體，並剝離導電性基板來得到樹脂封裝體，且切斷樹脂封裝體進而製造半導體裝置。
又，在專利文獻3中，揭示有下述內容：作為導電性基板，在第1金屬層是由Cu所構成而第2金屬層是由Ni所構成時，由於在安裝用金屬層的形成下密接力過強，因此，對第2金屬層之Ni表面進行自然氧化或氧化處理進而形成所期望厚度的氧化膜，並適當地設定Ni層與電鑄物的密接力。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-26631號公報
[專利文獻2]日本特開2009-055055號公報
[專利文獻3]日本特開2011-198977號公報
但是，揭示於專利文獻1者，剝離層中之一方(例如(Ni-Co)層)係必需藉由蝕刻來去除，而為了在其上的導體圖案中，使與其他半導體裝置的接合性提升，必需再次形成Ni或Au等的金屬膜，因此，製造工程將複雜化。
又，揭示於專利文獻2者，在電鑄形成島狀部及電極部時，為了提高導電性基板與島狀部及電極部的密接力，從而在活性化處理導電性基板表面之後，採用形成有安裝用金屬層的方法，在上述方法中，使用不鏽鋼作為導電性基板時，有易在已微蝕刻之面上形成凹凸，且在接下來的電鑄中，凹凸會引起突粒產生，而無法平滑地形成島狀部或電極部之表面，且在半導體元件搭載或接合工程中產生連接故障之虞。
而且，以捲繞方式處理導電性基板並連續地進行電鑄時，由於不鏽鋼其表面電阻較大，且因與供電用電極的接觸不良導致鍍敷異常析出而必須加大施加電壓，因此，易在正極產生氫，且易產生凹坑不良之狀態。又，在使用Cu作為導電性基板的情況下，Cu與安裝用金屬層的密接力過強且將導電性基板從樹脂封裝體剝離時，存在有島狀部或電極部產生變形，並殘留於導電性基板側的問 題。
且，揭示於專利文獻3者，雖沒有像上述專利文獻1或專利文獻2般的問題，但，為了在工廠中使用於量產化工程，而必須經常形成預定厚度之氧化膜，關於這點實際上相當麻煩。
於是，本發明，係有鑑於前述課題進行研究者，提供一種半導體元件搭載用基板之製造方法為目的，其係避免發生上述缺陷並能夠以量產性優異且穩定地生產將電鑄物與基座基板的密接力適當地進行設定之表面安裝型的半導體裝置。
為了解決上述課題，本發明之半導體元件搭載用基板之製造方法，其特徵係，在半導體元件搭載用基板之製造方法中，依照順序經過以下(1)~(7)的工程。
(1)準備基座基板之工程，該基座基板係在第1金屬層上形成有安裝用金屬難以擴散之第2金屬層、(2)在前述基座基板之前述第2金屬層上，形成被圖案化之光阻遮罩層的工程、(3)在從前述光阻遮罩層露出的前述第2金屬層上，施予Ni電解鍍敷或NiP電解鍍敷作為再加工處理而形成再加工面的工程、(4)在前述基座基板之前述再加工面上，藉由包含表示兩性界面活性劑之物性之成分的藥液，對安裝用金屬層 之前述再加工面施予控制密接性之有機性被膜的工程、(5)在前述基座基板之前述再加工面上，經由前述有機性被膜形成前述安裝用金屬層的工程、(6)在前述安裝用金屬層上，藉由電鑄形成半導體元件搭載部及電極端子部的工程、(7)去除前述基座基板之前述第2金屬層上之前述光阻遮罩的工程。
或是，本發明之半導體元件搭載用基板之製造方法，其特徵係，在半導體元件搭載用基板之製造方法中，依照順序經過以下(1)~(7)的工程。
(1)準備基座基板之工程，該基座基板係在第1金屬層上形成有安裝用金屬難以擴散之第2金屬層、(2)在前述基座基板之前述第2金屬層上，形成被圖案化之光阻遮罩層的工程、(3)在從前述光阻遮罩層露出的前述第2金屬層上，在軟蝕刻、軟蝕刻後施加Ni電解鍍敷或在軟蝕刻後施加NiP電解鍍敷之任一作為再加工處理而形成再加工面的工程、(4)在前述基座基板之前述再加工面上，藉由包含表示兩性界面活性劑之物性之成分的藥液，對安裝用金屬層之前述再加工面施予控制密接性之有機性被膜的工程、(5)在前述基座基板之前述再加工面上，經由前述有機性被膜形成前述安裝用金屬層的工程、(6)在前述安裝用金屬層上，藉由電鑄形成半導體元 件搭載部及電極端子部的工程、(7)去除前述基座基板之前述第2金屬層上之前述光阻遮罩的工程。
又，本發明之半導體元件搭載用基板的製造方法，其特徵係，除了前述發明之外，亦包括：表示前述兩性界面活性劑之物性的成分，係甜菜鹼型或氧化胺型或胺基酸型。
又，本發明之半導體元件搭載用基板的製造方法，其特徵係，除了前述發明之外，亦包含：前述第1金屬層，係Cu、SPCC或42合金之任一。
又，本發明之半導體元件搭載用基板的製造方法，其特徵係，除了前述發明之外，亦包含：前述第2金屬層，係Ni或NiP。
又，本發明之半導體元件搭載用基板的製造方法，其特徵係，除了前述發明之外，亦包含：前述安裝用金屬層，係Au、Pd或Au/Pd之任一。
根據本發明，可穩定地量產將電鑄物與基座基板的密接力適當地進行設定的表面安裝型半導體元件搭載用基板。
1‧‧‧第1金屬層
2‧‧‧第2金屬層
3‧‧‧基座基板
4‧‧‧光阻遮罩層
5‧‧‧位障金屬層
6‧‧‧有機性被膜
7‧‧‧安裝用金屬層
8‧‧‧電鑄層
9‧‧‧接合金屬層
10‧‧‧半導體元件搭載層
11‧‧‧電鑄物
12‧‧‧電極端子部
[圖1](a)~(g)，係將本發明之半導體元件搭載用基板之製造方法之實施例1~實施例9依工程順序表示的圖。又，(g’)係電極端子部與半導體元件搭載部的平面圖。
[圖2](a)~(g)，係將本發明之半導體元件搭載用基板之製造方法之實施例10依工程順序表示的圖。又，(g’)係電極端子部與半導體元件搭載部的平面圖。
[圖3](a)~(g)，係將本發明之半導體元件搭載用基板之製造方法之實施例11~實施例12依工程順序表示的圖。又，(g’)係電極端子部與半導體元件搭載部的平面圖。
[圖4](a)~(f)，係將本發明之半導體元件搭載用基板之製造方法之實施例13依工程順序表示的圖。又，(f’)係電極端子部與半導體元件搭載部的平面圖。
[圖5](a)~(g)，係將本發明之半導體元件搭載用基板之製造方法之實施例14~實施例16依工程順序表示的圖。又，(g’)係電極端子部與半導體元件搭載部的平面圖。
[圖6](a)~(g)，係將本發明之半導體元件搭載用基板之製造方法之實施例17依工程順序表示的圖。又，(g’)係電極端子部與半導體元件搭載部的平面圖。
[圖7](a)~(g)，係將本發明之半導體元件搭載用基板之製造方法之實施例18依工程順序表示的圖。又，(g’)係電極端子部與半導體元件搭載部的平面圖。
[圖8](a)~(g)，係將本發明之半導體元件搭載用基板 之製造方法之實施例19依工程順序表示的圖。又，(g’)係電極端子部與半導體元件搭載部的平面圖。
本發明之半導體元件搭載用基板之製造方法，其特徵係，在半導體元件搭載用基板之製造方法中，依照順序經過以下(1)~(7)的工程。
(1)準備基座基板之工程，該基座基板係在第1金屬層上形成有安裝用金屬難以擴散之第2金屬層、(2)在基座基板之前述第2金屬層上，形成被圖案化之光阻遮罩層的工程、(3)在從光阻遮罩層露出的第2金屬層上，施予再加工處理而形成再加工面的工程、(4)在基座基板之再加工面上，藉由包含表示兩性界面活性劑之物性之成分的藥液，對安裝用金屬層之再加工面施予控制密接性之有機性被膜的工程、(5)在基座基板之再加工面上，經由有機性被膜形成安裝用金屬層的工程、(6)在安裝用金屬層上，藉由電鑄形成半導體元件搭載部及電極端子部的工程、(7)去除基座基板之第2金屬層上之光阻遮罩的工程。
在進行電鑄工程之前，能夠以在第2金屬層表面上施予再加工處理而形成再加工面，且在再加工面上施 予控制密接性之有機性被膜的方式，適當地設定再加工面與電鑄物的密接力，並能夠防止將基座基板從樹脂封裝體剝離時之電沈積變形或剝離不良。
以使用包含有表示兩性界面活性劑之物性之成分的藥液，使有機性被膜吸附到再加工面的方式，形成有機性被膜。以通過再加工面之有機性被膜的間隙，使安裝用金屬密接的方式，形成安裝用金屬層。另外，本發明所使用之兩性界面活性劑，係指藉由pH使親水基之部分帶有正電又帶有負電的界面活性劑，且依溶液之pH而其離子性產生變化者。且，該有機性被膜之密度，係依存於有機性被膜液的pH。pH較高時，則形成為高密度之有機性被膜，其結果，相對於安裝用金屬層之再加工面的密接力會下降。相反地，pH較低時，則形成為低密度之有機性被膜，其結果，相對於安裝用金屬層之再加工面的密接力會增大。
又，以將安裝用金屬層難以擴散之金屬使用於第2金屬層(再加工面)的方式，在半導體元件搭載時之接合工程中，可抑制安裝用金屬層擴散到第1金屬層，且可防止半導體裝置之安裝時焊錫可濕性下降等的缺點。且，即使藉由樹脂封裝工程等的加熱處理，安裝用金屬層亦難以擴散到第2金屬層的再加工面，因此，安裝用金屬層與第2金屬層之再加工面的密接力會以適當的狀態被保持，且在剝離去除基座基板時，可確實地在安裝用金屬層與第2金屬層之再加工面的邊界進行剝離。
因此，由本發明之製造方法所製造的半導體元件搭載用基板，係在將基座基板從樹脂封裝體剝離去除之後，可省略鍍敷安裝用金屬層的工程，且可在與電鑄工程連續的工程中形成安裝用金屬層，並可進行量產性優異而廉價的生產。
另外，再加工面之形成工程，係如後述並非必要，由於在形成被圖案化之光阻遮罩層的工程中有第2金屬層表面被污染的情形，因此，以形成再加工面的方式為較佳。假設不進行再加工面的形成時，則有產生有機性被膜與安裝用金屬層之密接不均勻且密接性異常或脫膜等問題之虞。另外，雖亦有以洗淨表面的方法取代再加工面之形成，但，亦有很難洗淨的情形，故，形成再加工面是較為確實。
又，本發明之半導體元件搭載用基板之製造方法，其特徵係，在半導體元件搭載用基板之製造方法中，依照順序經過以下(1)~(6)的工程。
(1)準備基座基板之工程，該基座基板係在第1金屬層上形成有安裝用金屬難以擴散之第2金屬層、(2)在基座基板之第2金屬層上，形成被圖案化之光阻遮罩層的工程、(3)在基座基板之前述第2金屬層上，藉由包含表示兩性界面活性劑之物性之成分的藥液，對安裝用金屬層之第2金屬層施予控制密接性之有機性被膜的工程、(4)在基座基板之第2金屬層上，經由有機性被膜形 成安裝用金屬層的工程、(5)在安裝用金屬層上，藉由電鑄形成半導體元件搭載部及電極端子部的工程、(6)去除基座基板之第2金屬層上之前述光阻遮罩的工程。
在進行電鑄工程之前，能夠以在第2金屬層表面上施予控制密接性之有機性被膜的方式，適當地設定第2金屬層與電鑄物(安裝用金屬層)的密接力，並能夠防止將基座基板從樹脂封裝體剝離時之電沈積變形或剝離不良。
以使用包含有表示兩性界面活性劑之物性之成分的藥液，使有機性被膜吸附到第2金屬層的方式，形成有機性被膜。以將有機性被膜的間隙作為起點，且使安裝用金屬進行密接的方式，對第2金屬層形成安裝用金屬層。另外，本發明所使用之兩性界面活性劑，係指藉由pH使親水基之部分帶有正電又帶有負電的界面活性劑，且依溶液之pH而其離子性產生變化者。且，該有機性被膜之密度，係依存於有機性被膜液的pH。pH較高時，則形成為高密度之有機性被膜，其結果，相對於安裝用金屬層之第2金屬層的密接力會下降。相反地，pH較低時，則形成為低密度之有機性被膜，其結果，相對於安裝用金屬層之第2金屬層的密接力會增大。
另外，如前述，由於在形成被圖案化之光阻遮罩層的工程中有第2金屬層表面被污染的情形，因此，以 形成再加工面的方式為較佳，但，在開口部之第2金屬層表面不會對經由有機性被膜之安裝用金屬層造成影響之程度且保持清潔性的情況下，則不需要形成再加工面。在該情況下，由於不需要再加工面之形成工程，因此，製造工程可最簡化。
又，本發明之半導體元件搭載用基板的製造方法，其中，表示兩性界面活性劑之物性的成分，係甜菜鹼型或氧化胺型或胺基酸型為較佳。
藉由以包含有表示兩性界面活性劑之物性之成分的藥液來覆蓋金屬表面而進行吸附的方式，形成有機性被膜。作為甜菜鹼型之兩性界面活性劑的例子，係有羧基甜菜鹼。作為氧化胺型之兩性界面活性劑的例子，係有十二焥基二甲基胺N-氧化物。又，作為胺基酸型之兩性界面活性劑的例子，係有月桂醯谷氨酸鈉(lauroylglutamic acid)。另外，除了甜菜鹼型或氧化胺型或胺基酸型之外，只要是包含表示兩性界面活性劑之物性之成分的藥液，就可形成有機性被膜。
又，形成第2金屬層或再加工面的材料並不特別限定，不只本發明所示之Ni，且對於一般使用之導線架金屬亦有效。
又，本發明之半導體元件搭載用基板的製造方法，其中，用於形成再加工面的再加工處理，係施加Ni電解鍍敷或NiP電解鍍敷為較佳。
基本上，以Ni電解鍍敷形成第2金屬層時， 再加工面亦以Ni電解鍍敷予以形成。又，以NiP電解鍍敷形成第2金屬層時，再加工面亦以NiP電解鍍敷予以形成。
另外，若為Ni單質時，則會導致加熱後的端子結合強度上升，為使其最小化，而設成為NiP層即可。這是因為NiP層所具有之非晶質會被形成於其上，且可使形成為安裝用金屬層之Au的熱擴散下降。另外，NiP，係作為使安裝上對本發明之目的亦即管理適當之剝離強度方面及端子側的不良影響最小化的材料，而進一步從經濟上來看，在本發明中可說是最合適的。
另外，為了達成本案發明之目的，雖然再加工面與第2金屬層不需要設成為相同的材料，但，由於存在有再加工面金屬擴散到安裝用金屬層而造成引線接合性或裝配後之剝離的影響之擔憂，因此，設成為相同材料為較佳。
又，本發明之半導體元件搭載用基板的製造方法，其中，用於形成再加工面的再加工處理，係在軟蝕刻、軟蝕刻後施加Ni電解鍍敷或在軟蝕刻後施加NiP電解鍍敷之任一為較佳。
如前述，由於在形成被圖案化之光阻遮罩層的工程中有第2金屬層表面被污染的情形，因此，以形成再加工面的方式為較佳。髒污較輕微的情況下，僅進行軟蝕刻即可。藉此，可經常在相同狀態的面完成。
又，欲完全形成新加工面的情況下，係在軟蝕 刻後施加Ni電解鍍敷或在軟蝕刻後施加NiP電解鍍敷之任一。藉由此，形成新的再加工面，且可進一步形成直到支座。
又，本發明之半導體元件搭載用基板的製造方法，其中，第1金屬層，係Cu、SPCC(冷軋鋼)或42合金(57%Fe42%Ni合金)之任一為較佳。
又，本發明之半導體元件搭載用基板的製造方法，其中，第2金屬層，係Ni或NiP為較佳。
第2金屬層，係不管有無進行接下來的再加工處理，基本上，係以Ni電解鍍敷或NiP電解鍍敷來形成。另外，若為Ni單質時，則會導致加熱後的端子結合強度上升，為使其最小化，而設成為NiP層即可。這是因為NiP層所具有之非晶質會被形成於其上，且可使形成為安裝用金屬層之Au的熱擴散下降。
又，本發明之半導體元件搭載用基板的製造方法，其中，前述安裝用金屬層，係單獨Au、單獨Pd或Au/Pd之任一。又，作為安裝用金屬層，係亦可為其他元素，例如亦可為Ni/Pd/Au。
以下，參閱圖1~圖8，說明本發明之實施例。另外，在下述之各實施例的說明中，雖僅說明最上層為半導體元件搭載層且形成為半導體元件搭載部之電鑄物的形成方法，但，關於形成為電極端子部之電鑄物的形成方法亦相同，基本上，如圖所示，半導體元件搭載層與電極端子部的形成係同時進行。
[實施例]
在下述的實施例中，作為包含表示兩性界面活性劑之物性之成分的藥液，係使用商品名Best Guard AgS-4(股份有限公司CHEMICAL TECHNOLOGY製)。另外，該藥液之具體的成分等係如下述。
成分：
pH：10
另外，pH之調整，係在增大pH時藉由氫氧化鉀，而減小時藉由添加乳酸來予以調整。
(實施例1)
下述，根據圖1(a)~(g)進行說明。
首先，如圖1(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖1(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖1(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖1(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖1(e)所示，使有機性被膜6吸附於表面。
接下來，如圖1(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖1(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例2)
下述，根據圖1(a)~(g)說明其他例子。本實施例，係將位障金屬層5設為NiP面者。
首先，如圖1(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖1(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成 有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖1(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖1(d)所示，在露出的第2金屬層2上進行0.3μm(P含有率20%)之NiP電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，以Best Guard AgS-4浸漬處理基座基板3的NiP面(位障金屬層5)，如圖1(e)所示，使有機性被膜6吸附於表面。
接下來，如圖1(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖1(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例3)
下述，根據圖1(a)~(g)說明其他例子。本實施例，係表示將實施例1之電鑄物11設成為其他構成之例子者。
首先，如圖1(a)所示，使用板厚0.15mm的Cu材料 作為第1金屬層1。且，如圖1(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖1(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖1(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖1(e)所示，使有機性被膜6吸附於表面。
接下來，如圖1(f)所示，以進行0.03μm之Pd電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液剝離光阻遮罩層4時，如圖1(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例4)
下述，根據圖1(a)~(g)說明其他例子。本實施例，係表示將實施例1之電鑄物11設成為其他構成之例子者。
首先，如圖1(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖1(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖1(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖1(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖1(e)所示，使有機性被膜6吸附於表面。
接下來，如圖1(f)所示，以進行0.005μm之Au電解鍍敷及0.01μm之Pd電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除乾膜光阻劑時，如圖1(g)所示，倒錐形形狀之電鑄物11將形成為 被形成於基座基板3上的半導體元件搭載用基板。
(實施例5)
下述，根據圖1(a)~(g)說明其他例子。本實施例，係表示將實施例1之電鑄物11設成為其他構成之例子者。
首先，如圖1(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖1(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖1(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖1(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖1(e)所示，使有機性被膜6吸附於表面。
接下來，如圖1(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之NiP電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而 形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖1(f)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例6)
下述，根據圖1(a)~(g)說明其他例子。本實施例，係表示將實施例1之電鑄物11設成為其他構成之例子者。
首先，如圖1(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖1(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖1(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖1(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖1(e)所示，使有機性被膜6吸附於表面。
接下來，如圖1(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之 Ni電解鍍敷作為電鑄層8，且進行0.01μm之形成為接合金屬層9的Pd電解鍍敷及0.005μm之形成為半導體元件搭載層10的Au電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖1(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例7)
下述，根據圖1(a)~(g)說明其他例子。本實施例，係表示針對實施例1之電鑄物11，在電鑄層8進行Ni粗化鍍敷的例子者。
首先，如圖1(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖1(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖1(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖1(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖1(e)所示，使有機性被膜 6吸附於表面。
接下來，如圖1(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且在Ni面進行0.5μm之Ni粗化鍍敷。接下來，經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖1(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例8)
下述，根據圖1(a)~(g)說明其他例子。本實施例，係表示在實施例1中使用SPCC材料作為第1金屬層1之例子者。
首先，如圖1(a)所示，使用板厚0.15mm的SPCC材料作為第1金屬層1。且，如圖1(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖1(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖1(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖1(e)所示，使有機性被膜6吸附於表面。
接下來，如圖1(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除乾膜光阻劑時，如圖1(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例9)
下述，根據圖1(a)~(g)說明其他例子。本實施例，係表示在實施例1中使用42合金作為第1金屬層1之例子者。
首先，如圖1(a)所示，使用板厚0.15mm的42合金作為第1金屬層1。且，如圖1(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖1(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖1(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖1(e)所示，使有機性被膜6吸附於表面。
接下來，如圖1(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除乾膜光阻劑時，如圖1(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例10)
下述，根據圖2(a)~(g)進行說明。本實施例，係將再加工設成為軟蝕刻處理者。
首先，如圖2(a)所示，使用板厚0.15mm的Cu材料 作為第1金屬層1。且，如圖2(b)所示，在第1金屬層1上進行2.0μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖2(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖2(d)所示，對露出之第2金屬層2進行1.5μm之蝕刻處理，進而形成潔淨的基座基板3。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面，如圖2(e)所示，使有機性被膜6吸附於表面。
接下來，如圖2(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖2(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例11)
下述，根據圖3(a)~(g)進行說明。本實施例，係在對再加工進行軟蝕刻處理後形成Ni面者。
首先，如圖3(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖3(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖3(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖3(d)所示，當對所露出的第2金屬層2進行1.5μm之蝕刻處理時，進行圖3(e)所示之0.5μm的Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係具有形成位障金屬層5的支座。
接著，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖3(e)所示，使有機性被膜6吸附於表面。
接下來，如圖3(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖3(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例12)
下述，根據圖3(a)~(g)說明其他例子。本實施例，係在對再加工進行軟蝕刻處理後形成NiP面者。
首先，如圖3(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖3(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖3(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖3(d)所示，當對所露出的第2金屬層2進行1.5μm之蝕刻處理時，進行圖3(e)所示之0.5μm(P含有率20%)的NiP電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係具有形成位障金屬層5的支座。
接著，將Best Guard AgS-4噴灑於基座基板3的NiP面(位障金屬層5)，如圖3(e)所示，使有機性被膜6吸附於表面。
接下來，如圖3(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行 2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖3(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例13)
下述，根據圖4(a)~(f)進行說明。本實施例，係表示無再加工工程之例子的圖。
首先，如圖4(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖4(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖4(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，將Best Guard AgS-4噴灑於所露出之第2金屬層2，如圖4(d)所示，使有機性被膜6吸附於表面。
接下來，如圖4(e)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行 2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖4(f)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例14)
下述，根據圖5(a)~(g)進行說明。本實施例，係表示在電鑄物11不設置接合金屬層9之例子的圖。
首先，如圖5(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖5(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖5(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖5(d)所示，在露出的第2金屬層上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板的Ni面(位障金屬層5)，如圖5(e)所示，使有機性被膜6吸附於表面。
接下來，如圖5(f)所示，以進行0.03μm之Au 電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Cu電解鍍敷作為電鑄層8，且進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖5(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例15)
下述，根據圖5(a)~(g)說明其他例子。本實施例，係表示將實施例14之電鑄物11設成為其他構成之例子者。
首先，如圖5(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖5(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖5(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖5(d)所示，在露出的第2金屬層上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖5(e)所示，使有機性被膜6吸附於表面。
接下來，如圖5(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且進行0.01μm之形成為半導體元件搭載層10的Au電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除乾膜光阻劑時，如圖5(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例16)
下述，根據圖5(a)~(g)說明其他例子。本實施例，係表示將實施例14之電鑄物11設成為其他構成之例子者。
首先，如圖5(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖5(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖5(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀的電鑄物。
接下來，如圖5(d)所示，在露出的第2金屬層上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖5(e)所示，使有機性被膜 6吸附於表面。
接下來，如圖5(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由Ag觸擊鍍敷進行2μm之形成為半導體元件搭載層10的Au電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖5(g)所示，倒錐形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例17)
下述，根據圖6(a)~(g)進行說明。本實施例，係表示將電鑄物11形成為倒錐形狀且於平面視圖下為鋸齒形狀之例子者。
首先，如圖6(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖6(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖6(c)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成錐形形狀且如圖6(g’)所示鋸齒形狀的電鑄物。
接下來，如圖6(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基 板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖6(e)所示，使有機性被膜6吸附於表面。
接下來，如圖6(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖6(g)所示，倒錐形形狀且如圖6(g’)所示於平面視圖下為鋸齒形狀的電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例18)
下述，根據圖7(a)~(g)進行說明。本實施例，係表示將電鑄物11設成為香菇形之例子者。
首先，如圖7(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖7(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而形成基座基板3。
接下來，層疊厚度20μm之乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方 式，如圖7(c)所示，在基座基板3上形成光阻遮罩層4。
接下來，如圖7(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖7(e)所示，使有機性被膜6吸附於表面。
接下來，如圖7(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以超過光阻遮罩層4的方式進行35μm之Ni電解鍍敷作為電鑄層8，且使電鑄呈放射狀擴散而形成為香菇形形狀。且，經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除光阻遮罩層4時，如圖7(g)所示，香菇形形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
(實施例19)
下述，根據圖8(a)~(g)進行說明。本實施例，係表示將電鑄物11形成為於平面視圖下為鋸齒形狀之例子者。
首先，如圖8(a)所示，使用板厚0.15mm的Cu材料作為第1金屬層1。且，如圖8(b)所示，在第1金屬層1上進行0.3μm之Ni電解鍍敷來作為第2金屬層2，進而 形成基座基板3。
接下來，層疊乾膜光阻劑。且，藉由使用形成有圖案之玻璃遮罩來進行曝光/顯像的方式，如圖8(c)與(g’)所示，在基座基板3上形成光阻遮罩層4，該光阻遮罩層4係可形成鋸齒形狀的電鑄物。
接下來，如圖8(d)所示，在露出的第2金屬層2上進行0.3μm之Ni電解鍍敷，進而形成潔淨的基座基板3，該基座基板3係形成有位障金屬層5。
接下來，將Best Guard AgS-4噴灑於基座基板3的Ni面(位障金屬層5)，如圖8(e)所示，使有機性被膜6吸附於表面。
接下來，如圖8(f)所示，以進行0.03μm之Au電解鍍敷作為安裝用金屬層7，接下來，以進行20μm之Ni電解鍍敷作為電鑄層8，且經由0.01μm之形成為增大Ni與Ag之密接性之接合金屬層9的Pd電解鍍敷，進行2μm之形成為半導體元件搭載層10的Ag電解鍍敷，進而形成電鑄物11。
接下來，當藉由荷性鈉之鹼溶液去除乾膜光阻劑時，如圖8(g)與(g’)所示，於平面視圖下為鋸齒形狀之電鑄物11將形成為被形成於基座基板3上的半導體元件搭載用基板。
另外，使用由本發明之方法所製造之半導體元件搭載用基板來製造半導體裝置時，係在半導體元件搭載部搭載半導體元件，並電性連接半導體元件與電極端子部 且樹脂封裝半導體元件搭載部、半導體元件及電極端子部，進而形成樹脂封裝體。且，剝離去除包含有第2金屬層或再加工面(位障金屬層)的基座基板。由於安裝用金屬層係經由有機性被膜被形成於第2金屬層或再加工面(位障金屬層)上，因此，包含有第2金屬層或再加工面(位障金屬層)的基座基板可輕易從安裝用金屬層剝離。
上述，雖說明了本發明之較佳的實施例，但本發明並不限定於上述實施例，只要在不脫離本發明範圍的範圍內，可對上述實施例進行各種變形及變更。
1‧‧‧第1金屬層
2‧‧‧第2金屬層
3‧‧‧基座基板
4‧‧‧光阻遮罩層
5‧‧‧位障金屬層
6‧‧‧有機性被膜
7‧‧‧安裝用金屬層
8‧‧‧電鑄層
9‧‧‧接合金屬層
10‧‧‧半導體元件搭載層
11‧‧‧電鑄物
12‧‧‧電極端子部

Claims (6)

  1. 一種半導體元件搭載用基板之製造方法，其特徵係，在半導體元件搭載用基板之製造方法中，依照順序經過以下(1)~(7)的工程，(1)準備基座基板之工程，該基座基板係在第1金屬層上形成有安裝用金屬難以擴散之第2金屬層；(2)在前述基座基板之前述第2金屬層上，形成被圖案化之光阻遮罩層的工程；(3)在從前述光阻遮罩層露出的前述第2金屬層上，施予Ni電解鍍敷或NIP電解鍍敷作為再加工處理而形成再加工面的工程；(4)在前述基座基板之前述再加工面上，藉由包含表示兩性界面活性劑之物性之成分的藥液，對安裝用金屬層之前述再加工面施予控制密接性之有機性被膜的工程；(5)在前述基座基板之前述再加工面上，經由前述有機性被膜形成前述安裝用金屬層的工程；(6)在前述安裝用金屬層上，藉由電鑄形成半導體元件搭載部及電極端子部的工程；(7)去除前述基座基板之前述第2金屬層上之前述光阻遮罩的工程。
  2. 一種半導體元件搭載用基板之製造方法，其特徵係，在半導體元件搭載用基板之製造方法中，依照順序經過以下(1)~(7)的工程，(1)準備基座基板之工程，該基座基板係在第1金屬 層上形成有安裝用金屬難以擴散之第2金屬層；(2)在前述基座基板之前述第2金屬層上，形成被圖案化之光阻遮罩層的工程；(3)在從前述光阻遮罩層露出的前述第2金屬層上，在軟蝕刻、軟蝕刻後施加Ni電解鍍敷或在軟蝕刻後施加NiP電解鍍敷之任一作為再加工處理而形成再加工面的工程；(4)在前述基座基板之前述再加工面上，藉由包含表示兩性界面活性劑之物性之成分的藥液，對安裝用金屬層之前述再加工面施予控制密接性之有機性被膜的工程；(5)在前述基座基板之前述再加工面上，經由前述有機性被膜形成前述安裝用金屬層的工程；(6)在前述安裝用金屬層上，藉由電鑄形成半導體元件搭載部及電極端子部的工程；(7)去除前述基座基板之前述第2金屬層上之前述光阻遮罩的工程。
  3. 如申請專利範圍第1項或第2項之半導體元件搭載用基板之製造方法，其中，表示前述兩性界面活性劑之物性的成分，係甜菜鹼型或氧化胺型或胺基酸型。
  4. 如申請專利範圍第1項或第2項之半導體元件搭載用基板之製造方法，其中，前述第1金屬層，係Cu、SPCC或42合金之任一。
  5. 如申請專利範圍第1項或第2項之半導體元件搭載 用基板之製造方法，其中，前述第2金屬層，係Ni或NiP。
  6. 如申請專利範圍第1項或第2項之半導體元件搭載用基板之製造方法，其中，前述安裝用金屬層，係Au、Pd或Au/Pd之任一。
TW103111242A 2013-04-24 2014-03-26 Semiconductor element mounting substrate manufacturing method TWI608552B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013091556A JP6044936B2 (ja) 2013-04-24 2013-04-24 半導体素子搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
TW201507041A TW201507041A (zh) 2015-02-16
TWI608552B true TWI608552B (zh) 2017-12-11

Family

ID=51791510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103111242A TWI608552B (zh) 2013-04-24 2014-03-26 Semiconductor element mounting substrate manufacturing method

Country Status (6)

Country Link
US (1) US9870930B2 (zh)
JP (1) JP6044936B2 (zh)
KR (1) KR102156811B1 (zh)
CN (1) CN105144372B (zh)
TW (1) TWI608552B (zh)
WO (1) WO2014174925A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
CN106004075B (zh) * 2016-05-24 2017-08-15 山东华菱电子股份有限公司 热敏打印头用发热基板的制造方法
JP6722568B2 (ja) * 2016-11-17 2020-07-15 サンコール株式会社 半導体素子取付用基板端子板の製造方法
JP6851239B2 (ja) * 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
JP6927634B2 (ja) * 2017-09-20 2021-09-01 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP7481865B2 (ja) 2020-03-12 2024-05-13 マクセル株式会社 半導体装置用基板、および半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009166363A (ja) * 2008-01-16 2009-07-30 Sony Corp 熱転写記録媒体
JP2011198977A (ja) * 2010-03-19 2011-10-06 Sumitomo Metal Mining Co Ltd 半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3821376A (en) * 1969-07-03 1974-06-28 Rohm & Haas Fungicidal use of a 1,2,4-triazole nickel salt complex
US4749449A (en) * 1987-06-05 1988-06-07 E. I. Du Pont De Nemours And Company Metallization utilizing a catalyst which is removed or deactivated from undesired surface areas
JP2850640B2 (ja) * 1992-04-28 1999-01-27 株式会社デンソー 混成集積回路装置
WO1999038035A1 (fr) 1996-07-22 1999-07-29 Maikurooputo Co., Ltd. Procede de fabrication d'une mini-lentille plate et mince; mini-lentille ainsi produite
JP3335082B2 (ja) * 1996-07-22 2002-10-15 日本板硝子株式会社 平板型マイクロレンズ
KR100243368B1 (ko) * 1996-10-18 2000-02-01 유무성 리드프레임의 열처리 방법
JPH11138517A (ja) * 1997-11-13 1999-05-25 Hitachi Chem Co Ltd セラミックグリーンシート製造用キャリアフィルム
CN1190840C (zh) * 1999-04-08 2005-02-23 新光电气工业株式会社 半导体装置用引线框架
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP2004214265A (ja) 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP4341328B2 (ja) * 2003-07-04 2009-10-07 ソニー株式会社 半導体装置の製造方法
US7923423B2 (en) * 2005-01-27 2011-04-12 Advanced Technology Materials, Inc. Compositions for processing of semiconductor substrates
SG158920A1 (en) * 2005-01-27 2010-02-26 Advanced Tech Materials Compositions for processing of semiconductor substrates
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
CN102177579A (zh) * 2008-11-05 2011-09-07 株式会社三井高科技 半导体装置及其制造方法
EP2240005A1 (en) * 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier
JP5578704B2 (ja) * 2010-03-09 2014-08-27 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP5891771B2 (ja) * 2011-01-18 2016-03-23 富士通株式会社 表面被覆方法、並びに半導体装置、及び実装回路基板
TWI474449B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009166363A (ja) * 2008-01-16 2009-07-30 Sony Corp 熱転写記録媒体
JP2011198977A (ja) * 2010-03-19 2011-10-06 Sumitomo Metal Mining Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014216431A (ja) 2014-11-17
CN105144372B (zh) 2018-01-09
KR102156811B1 (ko) 2020-09-16
US9870930B2 (en) 2018-01-16
US20160079091A1 (en) 2016-03-17
WO2014174925A1 (ja) 2014-10-30
JP6044936B2 (ja) 2016-12-14
TW201507041A (zh) 2015-02-16
KR20160002682A (ko) 2016-01-08
CN105144372A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
TWI608552B (zh) Semiconductor element mounting substrate manufacturing method
JP2010199166A (ja) 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
WO2016031482A1 (ja) リードフレーム及びその製造方法
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
TWI469291B (zh) Semiconductor substrate mounting substrate and manufacturing method thereof
TW202100808A (zh) 導線架
JP2006093559A (ja) リードフレームおよびその製造方法
JP6099370B2 (ja) 半導体素子搭載用基板及びその製造方法
TW201729377A (zh) 導線架、導線架封裝體、及其等之製造方法
JP2009235579A (ja) リードフレーム
JP2011198977A (ja) 半導体装置の製造方法
JP5766318B2 (ja) リードフレーム
JP5387374B2 (ja) リードフレームの製造方法
JP6214431B2 (ja) Ｌｅｄ用リードフレーム
JP4543943B2 (ja) 半導体装置用リードフレームの製造方法
JP2014123760A5 (zh)
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
JP4704313B2 (ja) リードフレームのめっき方法
JP5846655B2 (ja) 半導体装置の製造方法
JP5508329B2 (ja) リードフレーム
JP7339231B2 (ja) 半導体装置用基板、半導体装置
JP2012182210A (ja) Ｌｅｄ素子用リードフレーム基板の製造方法
JP5168998B2 (ja) 半導体装置用基板及びその製造方法
JP6557814B2 (ja) 半導体素子搭載用基板及びその製造方法、並びに半導体装置の製造方法
JP2008113048A (ja) リードフレームの製造方法