TWI575498B - 用於液晶顯示器之閘極驅動器 - Google Patents

Description

用於液晶顯示器之閘極驅動器

本發明是有關於一種用於液晶顯示器(LCD)之驅動器電路，且特別是有關於一種閘極整合驅動電路(gate driver-on-array，GOA)結構。

薄膜電晶體液晶顯示器(TFT LCD)大體而言包含一LCD面板和一用以發光的背光單元。為簡化製作顯示面板(包含LCD面板)的過程，用以驅動顯示面板的閘極驅動器電路會被整合於顯示面板，且被配設在顯示面板的週邊電路區域。經整合後的閘極驅動器電路一般可稱之為閘極整合驅動電路(gate driver-on-array，GOA)結構。第1圖係繪示具有GOA結構的顯示面板之一般佈局。由於GOA結構為在顯示面板上所製造，會占去一些顯示面板的區域，而這會增加顯示面板的週邊區域。因此，需要提供毋須占去顯示面板之大片週邊區域的整合閘極驅動電路。

本發明提供了一種用以驅動顯示面板(例如薄膜電晶體液晶顯示器(TFT-LCD)面板)的閘極驅動器。閘極驅動器有數個閘極驅動器群組，用來提供閘極線訊號給液晶顯示器。每一閘極驅動器群組具有數個閘極驅動級，每一閘極驅動級具有數個閘極驅動器電路。每一閘極驅動器電路包含一主要驅動器和一輸出區。主要驅動器係用以提供充電 訊號給具有兩個或兩個以上輸出電路的輸出區，每一輸出電路係用以相應充電訊號和時脈訊號提供閘極線訊號。根據本發明之不同實施例，閘極驅動器電路使用較傳統電路更少的開關元件，例如薄膜電晶體。當閘極驅動器整合於TFT-LCD顯示面板並配設於圍繞顯示區域之週邊區域內時，需要在閘極驅動器中減少或最小化開關元件的數量，使週邊區域減小。因此，本發明之第一態樣為一閘極驅動器電路，其包含一主要驅動器以及一輸出區，主要驅動器用以相應一觸發脈衝提供一充電訊號，輸出區包含複數個輸出電路經配置以接收充電訊號，其中輸出電路中之每一者用以相應充電訊號與一相異時脈訊號提供一輸出訊號，前述輸出電路包含第一輸出電路與第二輸出電路，其中第一輸出電路所提供之輸出訊號係相應充電訊號與第一時脈訊號，而第二輸出電路所提供之輸出訊號係相應充電訊號與在第一時脈訊號後之一第二時脈訊號。

在本發明一實施例中，主要驅動器包含：一第一開關元件，包含一輸出端與一控制端，控制端經配置以接收觸發脈衝，而輸出端經配置以提供充電訊號，第一開關元件係相應觸發脈衝操作於一導通狀態；一第二開關元件，包含一第一端、一第二端以及一控制端，其第一端電性連接第一開關元件之輸出端，第二端連接一電壓源，而控制端經配置以接收在觸發脈衝後用以重置充電訊號之一第二脈衝，其中第二開關元件係相應第二脈衝操作於一導通狀態，藉以電性連接第一開關元件之輸出端至該電壓源； 一第三開關元件，包含一第一端、一第二端以及一控制端，第二端連接電壓源，控制端連接第一開關元件之輸出端，其中第一端經配置以接收第一時脈訊號，而其中第三開關元件係相應充電訊號操作於一導通狀態；以及一第四開關元件，包含一第一端、一第二端以及一控制端，第一端連接第一開關元件之輸出端，第二端連接電壓源，控制端經配置以接收第一時脈訊號。

在本發明一實施例中，主要驅動器更用以相應第二脈衝提供一重置訊號。

在本發明一實施例中，前述輸出電路的每一者都包含一第一開關電路以及一第二開關電路，第一開關電路包含一輸入端、一輸出端以及一控制端，第一開關電路係相應該控制端所接收之充電訊號操作於一導通狀態，其中當第一開關電路操作於導通狀態時，輸入端經配置為接收相異時脈訊號，而輸出端經配置為提供輸出訊號；另，第二開關電路包含一第一端、一第二端以及一控制端，其中第二開關電路之第一端電性連接第一開關電路之該輸出端，第二開關電路之第二端電性連接電壓源，而其中第二開關電路係相應第二開關電路之控制端所接收之重置訊號操作於一導通狀態，得以有效連接第一開關電路之輸出端至電壓源。

此外，前述輸出電路的每一者亦包含：一第三開關電路，包含一第一端、一第二端、以及一控制端，其中第三開關電路之第一端電性連接第一開關電路之輸出端，第三開關電路之第二端電性連接電壓源，而 其中第三開關元件係相應第三開關電路之控制端之一輸入訊號操作於一導通狀態，其中輸入訊號與相異時脈訊號互補。

根據本發明不同實施例，第一時脈訊號和第二時脈訊號在時間上部分重疊。

本發明之第二態樣為一種閘極驅動器，其包含複數個閘極驅動級，這些閘極驅動級之每一者包含：一主要驅動器，用以相應一觸發脈衝提供一充電訊號；以及一輸出區，包含複數個輸出電路經配置以接收充電訊號與一相異時脈訊號，輸出電路包含至少一個第一輸出電路與一第二輸出電路，第一輸出電路經配置為相應充電訊號與一第一時脈訊號提供一第一輸出訊號，第二輸出電路經配置為相應充電訊號與在第一時脈訊號後之一第二時脈訊號提供一第二輸出訊號，其中第一時脈訊號與第二時脈訊號在時間上部分重疊。

在本發明一實施例中，由第一輸出電路所提供的輸出訊號係相應充電訊號及第一時脈訊號，而由第二輸出電路所提供的輸出訊號係相應充電訊號及一位於第一時脈訊號後之第二時脈訊號。

在本發明一實施例中，主閘極驅動器包含：一第一開關元件，包含一輸出端與一控制端，控制端經配置為接收觸發脈衝，而輸出端經配置為提供充電訊號，第一開關元件係相應觸發脈衝操作於一導通狀態； 一第二開關元件，包含一第一端、一第二端以及一控制端，第一端電性連接第一開關元件之輸出端，第二端連接一電壓源，控制端經配置以接收在觸發脈衝後用以重置充電訊號之一第二脈衝，其中第二開關元件係相應第二脈衝操作於一導通狀態，藉以電性連接第一開關元件之輸出端至電壓源；一第三開關元件，包含一第一端、一第二端以及一控制端，第二端連接電壓源，控制端連接第一開關元件之輸出端，其中第一端經配置以接收第一時脈訊號，而其中第三開關元件係相應充電訊號操作於一導通狀態；以及一第四開關元件，包含一第一端、一第二端以及一控制端，第一端連接第一開關元件之輸出端，第二端連接電壓源，控制端經配置以接收第一時脈訊號。

在本發明一實施例中，主要驅動器更用以接收在觸發脈衝之後的第二脈衝，以重置前述之充電訊號。

在本發明另一實施例中，主要驅動器更包含一主要輸出電路，其經配置為相應充電訊號與一時脈訊號提供一主要輸出訊號，其中前述閘極驅動級包含Q級，前述Q級中每一者經配置為提供N個序列輸出訊號，其中前述Q級包含一第一級與一第二級，且前述Q級以串列方式配置使得第一級之第一輸出訊號與第二級之第一輸出訊號彼此偏移了N時間單位，其中該第一級之該主要輸出訊號經配置為提供該觸發脈衝至該第二級中之主要驅動器，其中Q與N為大於1之正整數。

在本發明之不同實施例中，前述輸出電路之每一者皆 包含：一開關元件以及一放電單元，其中開關元件係相應充電訊號操作於一導通狀態，開關元件包含一輸入端以及一輸出端，當開關元件操作於一導通狀態時，輸入端用以接收相異時脈訊號，輸出端用以提供一輸出訊號；另，放電單元電性連接開關元件之輸出端，放電單元經配置為接收與時脈訊號互補之一輸入訊號，以重置輸出訊號。

此外，前述輸出電路之每一者包含：一第一開關電路，包含一輸入端、一輸出端以及一控制端，第一開關電路係相應控制端所接收之充電訊號操作於一導通狀態，其中當第一開關電路操作於導通狀態時，輸入端經配置為接收相異時脈訊號，而輸出端經配置為提供輸出訊號；一第二開關電路，包含一第一端、一第二端以及一控制端，其中第二開關電路之第一端電性連接第一開關電路之輸出端，且第二開關電路之第二端電性連接電壓源，而其中第二開關電路係相應第二開關電路之控制端所接收之重置訊號操作於一導通狀態，得以有效連接第一開關電路之輸出端至電壓源；以及一第三開關電路，包含一第一端、一第二端以及一控制端，其中第三開關電路之第一端電性連接第一開關電路之輸出端，且第三開關電路之第二端電性連接電壓源，而其中第三開關元件係相應第三開關電路之控制端之一輸入訊號操作於一導通狀態，其中輸入訊號與相異時脈訊號互補。

本發明之第三態樣為驅動顯示面板之方法，顯示面板包含一顯示區域，顯示區域包含一薄膜電晶體陣列，薄膜電晶體陣列用以接收在複數個閘極線中之閘極線訊號，以控制畫素陣列。此方法包含：提供一閘極線驅動器，以產生閘極線訊號以驅動薄膜電晶體陣列，閘極線驅動器包含複數個閘極驅動級，此些閘極驅動級之每一者包含一主要驅動器與一輸出區，輸出區包含複數個輸出電路；提供一觸發脈衝至主要驅動器以產生相應觸發訊號之一充電訊號；提供複數個序列時脈訊號至輸出區；以及提供充電訊號與序列時脈訊號中之相異一者至輸出電路之每一者，用以產生前述閘極線訊號之一者，其中序列時脈訊號經配置為在時間上彼此互相重疊。

在本發明之一實施例中，此方法更包含：配置閘極線驅動器於Q個閘極驅動級中，前述Q級之每一者用以提供N個序列輸出訊號，N個序列輸出訊號包含第一輸出訊號與在第一輸出訊號後之最終輸出訊號，其中前述Q級包含第一級與最終級，前述Q級係以串列方式配置，使得第一級之第一輸出訊號與最終級之最終輸出訊號彼此偏移(QxN-1)時間單位，其中Q與N為大於1之正整數。

在本發明之另一實施例中，此方法更包含：配置閘極線驅動器於Q個閘極驅動級中，前述Q級之每一者經配置為提供N個序列輸出訊號，N個序列輸出訊 號包含第一輸出訊號與在第一輸出訊號後之最終輸出訊號，其中前述Q級包含第一級與第二級，前述Q級係以串列方式配置，使得第一級之第一輸出訊號與第二級之第一輸出訊號彼此偏移N個時間單位，而其中第一級之N個序列輸出訊號之一者經配置為提供觸發脈衝至第二級內之主要驅動器，其中Q與N為大於1之正整數。

在不同之實施例中，此方法更包含：配置閘極線驅動器於複數個閘極線群組，每一群組包含P條閘極線，前述閘極驅動級包含Q個閘極驅動級以提供P條閘極線，而Q個閘極驅動級之每一者包含R個輸出電路，經配置以接收R個序列時脈訊號，用以提供R個序列輸出訊號，P、Q與R為大於1之正整數，其中R個時脈訊號包含第一時脈脈衝與緊接在第一時脈脈衝後之第二時脈脈衝，而其中第一時脈脈衝與第二時脈脈衝彼此偏移一時間單位，其中主要驅動器更用以接收在觸發脈衝後用以重置充電訊號之重置脈衝，其中觸發脈衝與該重置脈衝彼此偏移P個時間單位。

此外，第一時脈脈衝在觸發脈衝之後，使得觸發脈衝與第一時脈脈衝偏移一時間週期，此時間週期由[(P/2)-R+1]決定，其中當[(P/2)-R+1]等於1時，時間週期等於一時間週期，且當[(P/2)-R+1]大於1時，時間週期等於M時間週期，而M為從1至[(P/2)-R+1]的正整數。

在本發明不同之實施例中，其中序列時脈訊號包含N個序列時脈訊號，前述輸出電路包含N個輸出電路，這N個輸出電路經配置為接收N個序列時脈訊號，以提供N個 序列輸出訊號，其中N個序列時脈訊號包含第一時脈脈衝與在第一時脈脈衝後之第二時脈脈衝，其中第一時脈脈衝與第二時脈脈衝彼此偏移一時間單位，並且其中第一時脈脈衝在觸發脈衝之後，使得觸發訊號與第一時脈脈衝彼此偏移至少一時間單位，其中N為大於1的正整數。

在本發明之一實施例中，顯示區域經配置於一基板之第一區上，而閘極線驅動器被配設於基板上與第一區相鄰之第二區。

在本發明之另一實施例中，顯示區域經配置於基板之第一區上，顯示區域包含第一側與相異之第二側，而其中前述閘極線包含第一組閘極線與第二組閘極線，該方法更包含：將前述閘極驅動級配置為第一組閘極驅動級以及第二組閘極驅動級；配設第一組閘極驅動級於基板上與顯示區域之第一側相鄰之第二區中，以提供閘極線訊號予第一組閘極線；以及配設第二組閘極驅動級於基板上與顯示區域之第二側相鄰之第三區中，以提供閘極線訊號予第二組閘極線。

於習知技術中，顯示器面板(例如：LCD面板)由複數個畫素所組成，這些畫素係以行和列(或線)構成的二維陣列形式配置。每一條線上的畫素都經由一閘極線訊號啟動或充電，且此閘極線訊號由閘極線驅動器所提供。在此， 對一條閘極線上的畫素進行充電的時間由H來表示。這些閘極線訊號典型地是相應複數個時脈訊號CK1、CK2、...以及互補的時脈訊號XCK1、XCK2、...由一閘極驅動器電路所產生。如第2圖所示，顯示面板10包含顯示區域20和閘極驅動器電路30。閘極驅動器電路30經由複數條閘極線G1、G2、...提供閘極線訊號至顯示區域20。根據本揭示內容之一實施例，閘極驅動器電路30包含複數個閘極驅動級100₁、100₂、...，每一閘極驅動級100_k提供n條閘極線。閘極驅動器電路30中的閘極驅動級數量和每一級中的閘極線數量，可隨著本揭示內容的不同實施例而改變。此外，根據本揭示內容的不同實施例，前述閘極驅動級係分為複數個閘極驅動器群組，而在每一閘極驅動器群組中驅動級的數量與閘極線的數量是依據各實施例所決定。如第6圖所示之實施例，一個閘極驅動器群組具有四級100₁、100₂、100₃和100₄，每一級係相應六個時脈訊號於三條閘極線提供閘極線訊號。第4圖係繪示在第3圖中閘極驅動器群組中之其中一級，其中第3圖繪示四級的時脈訊號與閘極線。如第3圖所示，第一級與第二級相應時脈訊號CK1、...、CK6產生閘極線訊號，而第三級與第四級則相應互補時脈訊號XCK1、...、XCK6產生閘極線訊號。在本例中，由於互補時脈訊號XCK1、...、XCK6與CK7、...、CK14相同，故在此這些互補時脈訊號同樣可意指時脈訊號以供使用。如第3圖、第4圖和第6圖所示之實施例，一個閘極驅動器群組係用以為四個閘極驅動級中之十二條閘極線產生閘極線訊號，其中每一閘極驅動級具有三條閘極線。

第4圖係根據本揭示內容之一實施例繪示一種例示的閘極驅動級。如第4圖所示，閘極驅動級100包含兩部分：一主要驅動器150和一多輸出電路200。多輸出電路200包含三個子輸出電路210₁、210₂和210₃以提供三個閘極線訊號G[N]、G[N+1]和G[N+2]。多輸出電路200具有六個時脈輸入端以接收時脈訊號CK1、CK2、CK3、XCK1、XCK2和XCK3。主要驅動器150具有三個輸入端以接收時脈訊號CK1和閘極線訊號G[N-3]、G[N+9]，且主要驅動器150具有兩輸出端，其分別以Boost和node2表示，用以提供一充電訊號脈衝和一時脈脈衝。藉由下述如第9圖和第16圖所示之實施例相關操作原理的敘述，即可明白得知充電訊號脈衝和時脈脈衝如何用以產生閘極線訊號。

第5圖是一時序圖，其繪示如第4圖和第6圖所示實施例中閘極線訊號和時脈訊號的時態關係。特定而言，如第4圖所示之閘極驅動級100代表如第6圖所示之閘極驅動器群組之第一級。如第5圖所示，閘極線訊號與時脈訊號之脈衝寬度等同於6H，其中H是充電一條線上畫素的時間。在此實施例中之脈衝寬度等同於PH/2，P是在閘極驅動器群組中之閘極線數量。如圖示，序列時脈訊號CK1和CK2偏移了1H的時間。相似地，序列閘極線訊號G[1]和G[2]也偏移了1H的時間，閘極線訊號G[1]與時脈訊號CK1其中之一時脈脈衝同步。

第6圖繪示在閘極驅動器群組80中具有十二條閘極線之四個閘極驅動級，相應十二個時脈訊號CK1、CK2、...、CK6、XCK1、XCK2、...、XCK6以提供十二個序列閘極線 訊號G[N]至G[N+11]。如第6圖所示，此閘極驅動器群組80具有四個閘極驅動級100₁、100₂、100₃和100₄。第一級100₁相應輸入時脈訊號CK1、CK2、CK3、XCK1、XCK2、XCK3與兩個輸入閘極線訊號G[N-3]、G[N+9]，產生閘極線訊號G[N]至G[N+2]。第二級100₂相應輸入時脈訊號CK4、CK5、CK6、XCK4、XCK5、XCK6與兩個輸入閘極線訊號G[N]、G[N+12]，產生閘極線訊號G[N+3]至G[N+5]。第三級100₃相應輸入時脈訊號XCK1、XCK2、XCK3、CK1、CK2、CK3與兩個輸入閘極線訊號G[N+3]、G[N+15]，產生閘極線訊號G[N+6]至G[N+8]。第四級100₄相應輸入時脈訊號XCK4、XCK5、XCK6、CK4、CK5、CK6與兩個輸入閘極線訊號G[N+6]、G[N+18]，產生閘極線訊號G[N+9]至G[N+11]。需注意的是，輸入閘極線訊號的選擇隨實施例而變化，並且輸入閘極線訊號G[N-3]來自於先前的閘極驅動器群組，輸入閘極線訊號G[N+12]、G[N+18]來自於一隨後的閘極驅動器群組。時脈訊號CK1、CK2、...、CK6、XCK1、XCK2、...、XCK6和閘極線訊號G[1]、G[N2]、...、G[1440]的時序圖如第7圖所示，圖中另繪示啟始脈衝Vst與終端脈衝Vend。在顯示面板中，啟始脈衝Vst提供於第一條線上畫素充電前，而終端脈衝Vend提供於最後一條線上畫素充電後。

第8圖繪示本揭示內容之另一實施例。在此實施例中，每一閘極驅動器群組具有兩個閘極驅動級，以相應六個時脈訊號CK1、CK2、CK3、XCK1、XCK2、XCK3產生六個閘極線訊號G[N]至G[N+5]。如第8圖所示，第一級 相應輸入時脈訊號CK1、CK2、CK3、XCK1、XCK2、XCK3與閘極線訊號G[N-1]、G[N+5]，產生閘極線訊號G[N]至G[N+2]。第二級相應輸入時脈訊號XCK1、XCK2、XCK3、CK1、CK2、CK3與閘極線訊號G[N+2]、G[N+8]，產生閘極線訊號G[N+3]至G[N+5]。

第9圖繪示本揭示內容之又一實施例。在此實施例中，每一閘極驅動器群組具有兩個閘極驅動級，以相應十二個時脈訊號CK1、CK2、...、CK6、XCK1、XCK2、...、XCK6產生十二個閘極線訊號G[N]至G[N+11]。如第9圖所示，第一級相應輸入時脈訊號CK1、CK2、...、CK6、XCK1、XCK2、...、XCK6與閘極線訊號G[N-1]、G[N+11]，產生閘極線訊號G[N]至G[N+5]。第二級相應輸入時脈訊號XCK1、XCK2、...、XCK6、CK1、CK2、...、CK6與閘極線訊號G[N+5]、G[N+17]，產生閘極線訊號G[N+6]至G[N+11]。

第10a圖為一時序圖，其係根據第8圖之閘極驅動器群組繪示閘極線訊號與時脈訊號之間的時態關係。第10b圖為一時序圖，其係根據第9圖之閘極驅動器群組繪示閘極線訊號與時脈訊號之間的時態關係。如第8圖所示之實施例，在一個閘極驅動器群組中有六條閘極線，或P=6。時脈訊號CK1、CK2和CK3之脈衝寬度為3H，而多個序列時脈訊號間之時間偏移為1H。如第9圖所示之實施例，在一個閘極驅動器群組中有十二條閘極線，或是P=12。時脈訊號CK1、CK2、...、CK6之脈衝寬度為6H，而多個序列時脈訊號間之時間偏移為1H。第11圖係根據第9圖之 閘極驅動器群組繪示驅動級中閘極線訊號與不同訊號點間之時態關係的詳細時序圖。

第9圖與第11圖係用以繪示及說明本揭示內容之原理。如同任一閘極驅動級，第9圖所示之閘極驅動器群組之第一級100₁包含主要驅動器150與多輸出電路200。在本實施例中，多輸出電路200包含六個子輸出電路210₁、210₂、...、210₆以提供六個閘極線訊號G[N]、G[N+1]、...、G[N+5]。多輸出電路200具有十二個時脈輸入端，以接收時脈訊號CK1、CK2、...、CK6、XCK1、XCK2、...、XCK6。主要驅動器150具有三個輸入端以接收時脈訊號CK1和閘極線訊號G[N-1]、G[N+11]。主要驅動器150又具有兩個輸出端，以Boost與node2表示，以提供一充電訊號脈衝與一時脈脈衝。主要驅動器150包含四個開關單元M1至M4以及可選擇性配置的二極體D1和D2，以調節輸入時脈訊號CK1。每一子輸出電路包含三個開關單元M5、M6和M7。

在主要驅動器150內，開關單元M4和M1形成一輸入單元。開關單元M4電性連接輸入閘極線訊號G[N-1]，用以對Boost訊號開始充電過程(見第11圖)。開關單元M1電性連接另一輸入閘極線訊號G[N+11]，用以放電Boost訊號。開關單元M2和M3形成一放電單元，開關單元M2電性連接Boost訊號，一旦Boost訊號位準一經充電，開關單元M2便處於導通狀態，將node2的位準拉降至電位Vss，而開關單元M3則處於非導通狀態，使得Boost訊號與Vss得以不同。開關單元M3電性連接時脈訊號CK1， 使其能在時脈訊號CK1通過之後降低Boost訊號。當Boost訊號為低位準而時脈訊號CK1為高位準時，node2位準為高位準。輸入閘極線訊號G[N-1]也可作為觸發脈衝，相應時脈訊號CK1至CK6以啟始閘極線訊號G[N]至G[N+5]的產生。在觸發脈衝G[N-1]之前，Boost訊號被拉降至電壓位準Vss。在觸發脈衝G[N-1]和時脈訊號CK1之間，Boost訊號位準係經1H的時間區間進行預先充電。

在每一子輸出電路210₁、210₂、...、210₆中，只要Boost訊號位準一經預先充電，開關單元M7便處於導通狀態，並作為拉升單元，用以相應時脈訊號啟始閘極線訊號。如此一來，每一閘極線訊號G[N]、G[N+1]、...、G[N+5]便可相應序列時脈訊號CK1、CK2、...、CK6依序產生。如第11圖所示，時脈訊號CK1、CK2、...、CK6依序增加Boost訊號之位準。開關單元M5作為拉降單元，用以確保閘極線訊號會相應XCK1至XCK6被拉降到Vss。此外，當開關單元M6在導通狀態時，閘極線訊號也會被拉降至Vss。每一閘極線訊號G[N]至G[N+5]會相應個別的時脈訊號CK1至CK6，產生在觸發脈衝G[N-1]之後。

第12圖係根據本發明之一實施例繪示在一閘極驅動器群組中的三個閘極驅動級。在每一級中，兩個閘極線訊號相應四個時脈訊號產生於兩條閘極線上。依此，具有閘極驅動器群組所提供之閘極線訊號於其上之閘極線的數量是六條。

第13a圖至第13c圖係繪示在一閘極驅動器群組中用以於十二條閘極線提供閘極線訊號的三個不同閘極驅動 級，其係第4圖所示閘極驅動級之變化實施例。在第13a圖所示之實施例中，開關單元M3從主要驅動器150中移除，每一子輸出電路具有它們各自的開關單元M3。在第13c圖所示之實施例中，開關單元M5從每一子輸出電路中移除。第13b圖所示之實施例中，接收到時脈訊號CK2和CK3的開關單元M7係由一較大的開關單元M8和一更大的開關單元M9所取代。第13b圖所示之實施例中，閘源極電容Cgs被提供至每一開關單元M7。

需注意的是，在每一閘極驅動級中提供多於一條的閘極線時，可以減少在整個閘極驅動器電路30中所使用的薄膜電晶體(TFT)數量。因此，可縮小GOA結構的尺寸。

根據不同的實施例，本發明提供了可縮小GOA結構尺寸的閘極驅動器電路。如第14圖所示，閘極驅動器電路30包含m個閘極驅動器群組80₁、80₂、...，其中m是大於1的正整數。每一閘極驅動器群組係用以在P條閘極線上產生閘極線訊號。如第15圖所示，每一閘極驅動器群組80包含Q個閘極驅動級100₁、100₂、...，其中Q為大於1之正整數。每一閘極驅動器群組係用以在R條閘極線上產生閘極線訊號，使得P=Q×R，其中R為大於1之正整數。在第4圖、第6圖和第13a圖至第13c圖所示之實施例中，P=12，Q=4，且R=3。在第8圖所示之實施例中，P=6，Q=2，且R=3。在第9圖所示之實施例中，P=12，Q=2，且R=6。在第12圖所示之實施例中，P=6，Q=3，且R=2。

如第16圖所示，閘極驅動級100包含主要驅動器150和多輸出電路200。多輸出電路200包含複數個子輸出電 路210₁、210₂、...。主要驅動器150包含輸入單元160，於第一訊號輸入端166與第二訊號輸入端168接收兩個輸入訊號。輸入單元160包含第一開關單元162以及第二開關單元164，其中第一開關單元162電性連接第一訊號輸入端166，而第二開關單元164電性連接第二訊號輸入端168以及參考電壓位準Vss。第一開關單元162連接第二開關單元164，以提供Boost訊號152。主要驅動器150更包含放電單元170，且放電單元170具有時脈訊號輸入端176用以接收時脈訊號。放電單元170包含了第三開關單元172，其電性連接”Boost”訊號或充電訊號152以及參考電壓位準Vss，以提供”node2”訊號或時脈脈衝154。第三開關單元172係經配置自時脈訊號輸入端176透過選擇性的穩定元件180接收時脈訊號，以調節時脈脈衝154。放電單元170可包含第四開關單元174，其電性連接時脈脈衝154與參考電壓位準Vss，且開關單元174電性連接充電訊號152以控制充電訊號152的充電位準。

每個子輸出電路210包含拉升單元215以及拉降單元220。拉升單元215包含第五開關單元212，其電性連接充電訊號152以及時脈訊號輸入端214處的時脈訊號，用以於輸出端230提供一閘極線訊號。拉降單元220包含第六開關單元222，其電性連接時脈脈衝154及參考電壓位準Vss，以於輸出端230拉降閘極線訊號。拉降單元220可包含第七開關單元224，其電性連接參考電壓位準Vss以及時脈訊號輸入端226，以接收互補時脈訊號，調節於輸出端230的閘極線訊號。

如第6圖所示之第一級100₁中，第一閘極線訊號是G[N]，而輸入到開關單元M4的閘極線訊號是G[N-3]。如第8圖和第9圖所示之第一級100₁中，第一閘極線訊號是G[N]，而輸入到開關單元M4的閘極線訊號是G[N-1]。第12圖中所示之第一級100₁中，第一閘極線訊號是G[N]，而輸入到開關單元M4的第一閘極線訊號是G[N-2]。輸入閘極線訊號的選擇是由在Boost訊號位準中預先充電的程度來決定的。如第11圖所示，Boost訊號位準在G[N]產生前已被預先充電一段H1的時間。由於閘極線訊號G[N-1]比閘極線訊號G[N]先行1H的時間，因此閘極線訊號G[N-1]可作為第一級100₁的觸發脈衝。通常來說，預先充電的時間可由[(P/2)-R+1]×H來決定。在第8圖的實施例中，該狀況為P=6，R=3，而預先充電時間為1H。在第9圖的實施例中，P=12，R=6，而預先充電時間為1H。在第6圖的實施例中，P=12，R=3，預先充電的時間可為4H。閘極線訊號G[N-4]、G[N-3]、G[N-2]和G[N-1]中之任一者都可能作為第一級100₁的觸發脈衝來使用，使得Boost訊號位準得以被預先充電至少1H的時間。在第12圖的實施例中，P=6，R=2，預先充電時間可為2H。閘極線訊號G[N-2]或G[N-1]都可能作為第一級100₁的觸發脈衝，使得Boost訊號位準得以經預先充電至少1H的時間。

至於傳送至開關單元M1而用以放電”Boost”訊號的閘極線訊號，則是由每一閘極驅動器群組中的觸發脈衝以及閘極線之數目(P)所決定的。在第6圖中，至M4的觸發脈衝為G[N-3]且P=12，而至M1的閘極線訊號是G[N+9]。 在第8圖中，至M4的觸發脈衝為G[N-1]且P=6，而至M1的閘極線訊號是G[N+5]。在第9圖中，至M4的觸發脈衝為G[N-1]且P=12，而至M1的閘極線訊號是G[N+11]。在第12圖中，至M4的觸發脈衝為G[N-2]且P=6，而至M1的閘極線訊號是G[N+4]。

需要注意的是，如第16圖所示之穩定元件180是選擇性配置的。如第17a圖所示，它可以由兩個開關單元182和184來組成，如第17b圖所示，它也可以由電容186來替換。

第18a圖至第18d圖繪示在各種閘極驅動器電路中閘極驅動器的狀態以及各種觸發脈衝的選擇之間的關聯。第18a圖和第18b圖係繪示第12圖所示之閘極驅動器群組，其中P=6，Q=3，R=2。在第18a圖中，G[N-2]係作為至第一級100₁之觸發脈衝，如此一來，Boost訊號位準的預先充電時間為2H。在第18b圖中，G[N-1]係作為觸發脈衝，而Boost訊號位準的預先充電時間為1H。第18c圖和第18d圖係繪示第6圖中的閘極驅動器群組，而P=12，Q=4，R=3。在第18c圖中，G[N-3]係作為至第一級100₁的觸發脈衝。如此一來，Boost訊號位準的預先充電時間為3H。在第18d圖中，G[N-2]係作為觸發脈衝，而Boost訊號位準的預先充電時間為2H。此外，G[N-1]也可能作為至第一級100₁的觸發脈衝。

第19圖係繪示主要驅動器150中不同的輸入單元。如第16圖所示，輸入單元16具有兩個訊號輸入端166和168，用以接收兩個閘極線訊號，以控制開關單元162和 164。開關單元162的源極/汲極端其中之一也連接到訊號輸入端166，且開關單元164的源極/汲極端其中之一連接到Vss。在第19圖中，輸入單元160’亦有兩個訊號輸入端166和168，接收兩個閘極線訊號，以控制開關單元162和164。開關單元162的源極/汲極端其中之一連接到一參考電壓位準H，而開關單元164的源極/汲極端其中之一則連接到另一參考電壓位準L。上述輸入單元160’係用於如第20圖與第22圖所示之驅動電路中。

第20圖為根據本發明不同實施例所繪示之閘極驅動器電路。在第20圖所示之實施例中，驅動級100’可被認為是驅動器群組中唯一的一級。由於在每一群組中皆僅有G1n和G2n這兩條閘極線，因此P=2，Q=1，R=2。時脈訊號CK1和CK2的脈衝寬度為1H，且CK1和CK2之間彼此偏移H/2的時間。驅動級100’具有主要驅動器150’以及多輸出電路200，其中多輸出電路200包含子輸出電路210₁和子輸出電路210₂，分別用以輸出閘極線訊號G[1n]和閘極線訊號G[2n]。閘極線訊號G[1n]和G[2n]與時脈訊號CK1和CK2同時提供，因此，閘極線訊號G[1n]和G[2n]也有著H/2時間的重疊。主要驅動器150’具有輸入端G[N-1]以接收觸發脈衝(在此G[N-1]亦可泛指觸發脈衝)，使其允許M4單元開始充電Boost訊號位準。主要驅動器150’另有輸入端G[N+1]以接收閘極線訊號(在此G[N+1]亦可泛指閘極線訊號)，使其讓開關單元M1對Boost訊號進行放電。驅動級100’中閘極線訊號G[1n]或閘極線訊號G[2n]皆可作為至下一驅動級的觸發脈衝。

第21a圖和第21b圖係繪示如第20圖中所示之一連串閘極驅動級間之連接。如第21a圖所示，自驅動級100’₁至下一驅動級100’₂的觸發脈衝為Output 1-b。驅動級100’₁的閘極線訊號G[1n]或G[2n]皆可作為傳送至驅動級100’₂的輸入端G[N-1]的觸發脈衝，而其差別在於Boost訊號的預先充電時間係為1H或H/2。在一驅動級中的閘極線訊號G[2n]和其隨後驅動級中的閘極線訊號G[1n]彼此的重疊時間為H/2。第21b圖所示為驅動級的閘極線訊號G[2n]作為傳送至下一驅動級的觸發脈衝。

如第22圖所示，閘極驅動級也有可能以不同的方式作配置。不同於如第2圖所示將閘極驅動器電路30放置在顯示區域20一側的配置，於第22圖中，閘極驅動器電路30L被設置在顯示區域20之左側，而另一閘極驅動器電路30R被設置在顯示區域20之右側。每個閘極驅動器電路30L、30R可類似第21b圖所示之閘極驅動器電路30。在第22圖所示之實施例中，閘極驅動級100’_1L、100’_2L、...係用以提供閘極線訊號給閘極線G1、G3、G5、...，而100’_1R、100’_2R、...係用以提供閘極線訊號給閘極線G2、G4、G6、...。第22圖所示之閘極驅動器的配置可以第23圖所示之方式來簡化說明。在第23圖中，SR1_L1和SR1_L2之間的箭頭指示出在閘極驅動器100’_1L(SR1_L1)中的閘極線訊號其中一者係用以作為至下一閘極驅動器100’_1R(SR1_L2)的觸發脈衝。第24圖中的時序圖繪示第23圖中閘極線驅動配置中的四相位配置。

第25圖為根據本發明另一實施例所繪示之閘極驅動 器電路。在第25圖之實施例中，閘極驅動級100”包含三個子輸出電路210₀、210₁和210₂。子輸出電路210₁、210₂為多輸出電路200的一部分，而輸出端Output 1和Output 2係用以提供閘極線訊號。如第25圖所示，子輸出電路210₀為主要驅動器151的一部分，而Output 0係作為至下一閘極驅動級的觸發脈衝。在此實施例中，時脈訊號CK的脈衝寬度大於每一時脈訊號CK1和CK2的脈衝寬度。此外，時脈訊號CK1和CK2的訊號週期和時脈訊號CK0之訊號週期一致。如第26圖所示，時脈訊號CK1和CK2的脈衝寬度等同於時脈訊號CK脈衝寬度的一半。閘極驅動級之間的連接關係是繪示於第27圖，其類似於第21a圖中所示之配置。

閘極驅動級100”也可以不同方式作配置，其類似於第23圖之配置方式。如第28圖所示，閘極驅動級SR1_L1、SR1_L2、...係用以提供閘極線訊號給閘極線G1、G3、G5、...，同時閘極驅動級SR1_R1、SR1_R2、...係用來提供閘極線訊號給閘極線G2、G4、G6、...，且每個閘極驅動級SR1_L1、SR1_L2、...、SR1_R1、SR1_R2、...可類似於第25圖所示之閘極驅動級100”。在第28圖中，閘極驅動級SR1_L1和SR1_L2之間的箭頭係指在閘極驅動級SR1_L1的主要驅動器151中的Output 0係用來作為至下一閘極驅動級SR1_L2之觸發脈衝。閘極驅動級SR1_R1和SR1_R2之間的箭頭係指SR1_R1的主要驅動器151中的Output 0用來作為至下一閘極驅動級SR1_R2之觸發脈衝(見第25圖)。

如第28圖所繪示在閘級線驅動配置中之四相位配置的時序圖，係與如第24圖所示之時序圖類似。

如不同實施例所揭示，本發明在閘極驅動器中使用少數的開關元件，特別是當閘極驅動器整合於顯示面板中作為整合閘極驅動電路結構時。在閘極驅動器中使用越少的開關元件可以減少顯示面板的周圍面積。因此，本發明提供了一閘極驅動器電路，其包含一主要驅動器以及一輸出區，主要驅動器用以相應一觸發脈衝提供充電訊號，輸出區包含複數個用以接收充電訊號輸出電路，其中輸出區中每個輸出電路用以相應充電訊號和時脈訊號提供輸出訊號。每一輸出電路皆包含為相應充電訊號可操作於導通狀態的開關元件，開關元件包含了一輸入端和一輸出端，當開關元件操作於導通狀態時，輸入端用以接收時脈訊號，而輸出端用以提供輸出訊號。

根據本發明之一實施例，每一輸出電路更包含一放電單元，其電性連接開關元件的輸出端，放電單元經配置以接收與時脈訊號互補的輸入訊號，用以重置輸出訊號，而主要驅動器更用以接收在觸發脈衝之後的第二脈衝，以重置前述之充電訊號。

本發明亦提供了一閘極驅動器，包含複數個閘極驅動級以及一輸出區，其中每一閘極驅動級包含一主要驅動器，用以相應一觸發脈衝提供充電訊號，而輸出區包含複數個輸出電路，用以接收充電訊號，輸出區中的每個輸出電路用以相應充電訊號和時脈訊號提供一輸出訊號。

在本發明之一實施例中，其輸出電路包含N個輸出電 路，這些N個輸出電路經配置為接收N個序列時脈訊號，以提供N個序列輸出訊號，N為大於1的正整數，其中這些N個序列時脈訊號包含第一時脈脈衝和在第一時脈脈衝之後的第二時脈脈衝，其中第一時脈脈衝和第二時脈脈衝彼此偏移了一時間單位，而其中第一時脈脈衝在觸發脈衝之後，使得觸發脈衝和第一時脈脈衝彼此偏移至少一時間單位。在本發明之另一實施例中，輸出電路包含N個輸出電路，其經配置以接收N個序列時脈訊號，並提供N個序列輸出訊號，N為大於1的正整數，其中這些N個序列時脈訊號包含了第一時脈脈衝和在第一時脈脈衝後之一最終時脈脈衝，其中第一時脈脈衝和最終時脈脈衝彼此偏移(N-1)個時間單位。

在本發明之一實施例中，閘極驅動級包含Q級，Q是大於1的正整數，Q級中的每一級都經配置以提供N個序列輸出訊號，N個序列輸出訊號包含第一輸出訊號和在第一輸出訊號後之一最終輸出訊號，其中Q級包含第一級和最終級，此Q級係以串列方式配置使得第一級的第一輸出訊號和最終級的最終輸出訊號彼此偏移(QxN-1)個時間單位。在本發明之另一實施例中，閘極驅動級包含Q級，Q為大於1的正整數，Q級中的每一級都經配置以提供N個序列輸出訊號，這些N個序列輸出訊號包含第一輸出訊號和在第一輸出訊號後之最終輸出訊號，其中Q級包含了第一級和第二級，此Q級係以串列方式配置使得第一級的第一輸出訊號和第二級的第一輸出訊號彼此偏移N個時間單位，其中來自第一級的N個序列輸出訊號的其中一者經配 置以提供觸發脈衝給第二級中的主要驅動器。而在本發明之又一實施例中，主要驅動器更包含一主要輸出電路，經配置以相應一充電訊號和一相異之時脈訊號提供主要輸出訊號，其中複數個閘極驅動級包含Q級，Q為大於1的正整數，Q級中的每一級皆經配置以提供N個序列輸出訊號，其中這些Q級包含第一級和第二級，前述Q級係以串列方式配置，使得第一級的第一輸出訊號和第二級的第一輸出訊號彼此偏移N個時間單位，其中第一級的主要輸出訊號經配置以提供觸發脈衝給第二級的主要驅動器。

本發明也提供了一顯示面板，例如：包含顯示區域的液晶顯示面板，顯示區域包含了薄膜電晶體陣列。薄膜電晶體陣列係用以從多條閘極線接收閘極線訊號以控制一畫素陣列；而閘極線驅動器經配置以提供閘極線訊號到薄膜電晶體陣列，每一閘極線驅動器包含複數個閘極驅動級，每一閘極驅動級都包含如前述之主要驅動器和輸出區。在本發明之一實施例中，顯示區域經配置在基板的第一區上，而閘極線驅動器則位於基板上緊鄰於第一區的第二區上。在本發明之其他實施例中，顯示區域經配置於基板的第一區上，顯示區域包含第一側與相異之第二側，而這些閘極驅動級包含第一組閘極驅動級與第二組閘極驅動級，第一組閘極驅動級位於基板上與顯示區域第一側相鄰之第二區，而第二組閘極驅動級位於基板上與顯示區域第二側相鄰之第三區，其中這些閘極線包含第一組閘極線與第二組閘極線，第一組閘極線用以接收來自第一組閘極驅動級的閘極線訊號，而第二組閘極線用以接收來自第二組閘極 驅動級的閘極線訊號。

第29圖繪示根據本發明一實施例所示的驅動顯示面板的方法的流程圖。相應地，根據本發明之實施例，驅動顯示面板的方法包含：提供一閘極線驅動器以產生閘極線訊號來驅動薄膜電晶體陣列(步驟S10)，其中閘極線驅動器包含複數個閘極驅動級，每一閘極驅動級都包含一主要驅動器和包含複數個輸出電路的輸出區；提供相應觸發訊號之觸發脈衝給主要驅動器，以產生充電訊號(步驟S20)；提供複數個序列時脈訊號到輸出區(步驟S30)；提供充電訊號和序列時脈訊號中之相異一者到每一輸出電路，用以產生閘極線訊號之一者(步驟S40)，其中複數個序列時脈訊號經配置為在時間上彼此重疊。

在本發明之一實施例中，此方法更包含：配置閘極線驅動器於Q個閘極驅動級，Q級中的每一級係用以提供N個序列輸出訊號，這些N個序列輸出訊號包含第一輸出訊號和在第一輸出訊號後之最終輸出訊號，其中Q級包含第一級和最終級，此Q級係以串列方式配置，使得第一級的第一輸出訊號和最終級的最終輸出訊號彼此偏移(QxN-1)個時間單位，其中Q和N皆為大於1之正整數。

在本發明之另一實施例中，此方法更包含：配置閘極線驅動器於Q個閘極驅動級，Q級中的每一級係用以提供N個序列輸出訊號，N個序列輸出訊號包含了第一輸出訊號和在第一輸出訊號後之最終輸出訊號，其中Q級包含了第一級和第二級，係以串列方式配置，使得 第一級的第一輸出訊號和第二級的第一輸出訊號彼此偏移N個時間單位，其中第一級中的N個序列輸出訊號中之一者經配置以提供觸發脈衝給第二級之主要驅動器，Q和N皆為大於1之正整數。

在一不同的實施例中，此方法更包含：配置閘極線驅動器於複數個閘極線群組，每一群組包含P條閘極線，這些閘極驅動級包含Q個閘極驅動級以提供P條閘極線，而Q個閘極驅動級之每一級皆包含R個輸出電路經配置以接收R個序列時脈訊號，提供R個序列輸出訊號，P、Q和R皆為大於1之正整數，其中R個序列時脈訊號包含第一時脈脈衝和在第一時脈脈衝後之第二時脈脈衝，而其中第一時脈脈衝與第二時脈脈衝彼此偏移一時間單位，並且主要驅動器更經配置以接收位於觸發脈衝後之一重置脈衝，以重置充電訊號，而其中觸發脈衝和重置脈衝彼此偏移P個時間單位。

此外，第一時脈脈衝在觸發脈衝之後，使得觸發脈衝與第一時脈脈衝偏移一時間週期，此時間週期由[(P/2)-R+1]決定，其中當[(P/2)-R+1]等於1時，時間週期等於一時間週期，且當[(P/2)-R+1]大於1時，時間週期等於M時間週期，而M為從1至[(P/2)-R+1]的正整數。

在本發明之不同實施例中，複數個序列時脈訊號包含N個序列時脈訊號，且複數個輸出電路包含N個輸出電路，經配置為接收N個序列時脈訊號，以提供N個序列輸出訊號，其中N個時脈訊號包含第一時脈脈衝和在第一時脈脈衝後之第二時脈脈衝，而第一時脈脈衝和第二時脈脈 衝彼此偏移一個時間單位，並且第一時脈脈衝位於觸發脈衝之後，使得觸發脈衝和第一時脈脈衝彼此偏移至少一個時間單位，其中N為大於1之正整數。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍中，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧顯示面板

20‧‧‧顯示區域

30、30L、30R‧‧‧閘極驅動器電路

80‧‧‧閘極驅動器群組

100、100₁、100₂、...、100_K、100_1L、100_2L、...、100_1R、100_2R、...、100’、100’₁、100’₂、...、100’_1L、100’_2L、...、100’_1R、100’_2R、...、100”‧‧‧閘極驅動級

150、150’、151‧‧‧主要驅動器

152‧‧‧充電訊號(Boost訊號)

154‧‧‧時脈脈衝

160、160’‧‧‧輸入單元

162、164、172、174、182、184、212、222、224‧‧‧開關單元

166、168‧‧‧訊號輸入端

170‧‧‧放電單元

176、214、226‧‧‧時脈訊號輸入端

180‧‧‧穩定元件

186‧‧‧電容

200‧‧‧多輸出電路

210、210₀、210₁、210₂、210₃、...、210₆‧‧‧子輸出電路

215‧‧‧拉升單元

220‧‧‧拉降單元

230‧‧‧輸出端

S10、S20、S30、S40‧‧‧步驟

第1圖係繪示習知技術之具有整合閘極驅動電路區域於鄰側之顯示面板。

第2圖係根據本發明一實施例所繪示之顯示面板。

第3圖係根據本發明一實施例所繪示之閘極驅動器群組中之數條閘極線。

第4圖係根據本發明一實施例所繪示之閘極驅動器群組中之一驅動級。

第5圖係繪示閘極線訊號與時脈訊號間時態關係之時序圖。

第6圖係根據本發明一實施例所繪示之閘極驅動器群組中之四個驅動級。

第7圖係根據第6圖之閘極驅動器群組所繪示之閘極線訊號和時脈訊號間時態關係之時序圖。

第8圖係根據本發明另一實施例所繪示之閘極驅動器群組中之兩驅動級。

第9圖係根據本發明一不同實施例所繪示之閘極驅動器群組中之兩驅動級。

第10a圖係根據第8圖之閘極驅動器群組所繪示之閘極線訊號與時脈訊號間時態關係之時序圖。

第10b圖係根據第9圖之閘極驅動器群組所繪示之閘極線訊號與時脈訊號間時態關係之時序圖。

第11圖係根據第9圖之閘極驅動器群組所繪示之驅動級中閘極線訊號與不同訊號點間時態關係之詳細時序圖。

第12圖係根據本發明一實施例所繪示之閘極驅動器群組中之三個驅動級。

第13a圖至第13c圖係根據本發明之三個不同實施例繪示三個閘極驅動器群組中之驅動級。

第14圖係繪示閘極線驅動器及其經劃分後之閘極驅動器群組。

第15圖係繪示閘極驅動器群組及其經劃分後之閘極驅動級。

第16圖係繪示一閘極驅動級中之不同電路。

第17a圖和第17b圖係繪示不同穩定元件，其中訊號輸入可透過這些穩定元件由主要驅動器所接收。

第18a圖至第18d圖係繪示不同閘極驅動器電路中之閘極驅動器狀態間之關聯。

第19圖係繪示主要驅動器中之不同輸入單元。

第20圖係根據本發明一不同實施例所繪示之閘極驅動器電路。

第21a圖和第21b圖係繪示如第20圖中所示之一連串閘極驅動級間之連接關係。

第22圖示係根據本發明一實施例繪示用以提供閘極線訊號至顯示區域的兩個閘極驅動器電路及其操作示意圖。

第23圖係繪示兩個閘極驅動器電路中之閘極驅動級如何經配置以提供閘極線訊號。

第24圖係繪示由閘極驅動級所提供之閘極線之時序圖。

第25圖係根據本發明另一實施例所繪示之閘極驅動器電路。

第26圖係繪示不同訊號間之關係之時序圖。

第27圖係繪示如第25圖所示之一連串閘極驅動級間之連接關係。

第28圖係根據本發明一不同實施例繪示用以提供閘極線訊號至顯示區域的兩個閘極驅動器電路及其操作示意圖。

第29圖繪示根據本發明一實施例所示的驅動顯示面板的方法的流程圖。

100‧‧‧閘極驅動級

150‧‧‧主要驅動器

152‧‧‧充電訊號(Boost訊號)

154‧‧‧時脈脈衝

160‧‧‧輸入單元

162、164、172、174、222、224‧‧‧開關單元

166、168‧‧‧訊號輸入端

170‧‧‧放電單元

176、214、226‧‧‧時脈訊號輸入端

180‧‧‧穩定元件

200‧‧‧多輸出電路

210₁、210₂、210₃、...、210₆‧‧‧子輸出電路

215‧‧‧拉升單元

220‧‧‧拉降單元

230‧‧‧輸出端

Claims (18)

1. 一種電路，包含：一主要驅動器，用以相應一觸發脈衝提供一充電訊號；以及一輸出區，包含複數個輸出電路經配置以接收該充電訊號，其中該些輸出電路中之每一者用以相應該充電訊號與一相異時脈訊號提供一輸出訊號，該些輸出電路包含一第一輸出電路與一第二輸出電路，其中該第一輸出電路所提供之該輸出訊號係相應該充電訊號與一第一時脈訊號，以及該第二輸出電路所提供之該輸出訊號係相應該充電訊號與在該第一時脈訊號後之一第二時脈訊號，其中該主要驅動器包含：一第一開關元件，包含一輸出端與一控制端，該第一開關元件之該控制端經配置以接收該觸發脈衝，而該第一開關元件之該輸出端經配置以提供該充電訊號，該第一開關元件係相應該觸發脈衝操作於一導通狀態；一第二開關元件，包含一第一端、一第二端以及一控制端，該第二開關元件之該第一端電性連接該第一開關元件之該輸出端，該第二開關元件之該第二端連接一電壓源，該第二開關元件之該控制端經配置以接收在該觸發脈衝後用以重置該充電訊號之一第二脈衝，其中該第二開關元件係相應該第二脈衝操作於一導通狀態，藉以電性連接該第一開關元件之該輸出端 至該電壓源；一第三開關元件，包含一第一端、一第二端以及一控制端，該第三開關元件之該第二端連接該電壓源，該第三開關元件之該控制端連接該第一開關元件之該輸出端，其中該第三開關元件之該第一端經配置以接收該第一時脈訊號，而其中該第三開關元件係相應該充電訊號操作於一導通狀態；以及一第四開關元件，包含一第一端、一第二端以及一控制端，該第四開關元件之該第一端連接該第一開關元件之該輸出端，該第四開關元件之該第二端連接該電壓源，該第四開關元件之該控制端經配置以接收該第一時脈訊號。
2. 如請求項1所述之電路，其中該些輸出電路之每一者包含：一第一開關電路，包含一輸入端、一輸出端以及一控制端，該第一開關電路係相應該第一開關電路之該控制端所接收之該充電訊號操作於一導通狀態，其中當該第一開關電路操作於導通狀態時，該第一開關電路之該輸入端經配置為接收該相異時脈訊號，而該第一開關電路之該輸出端經配置為提供該輸出訊號。
3. 如請求項2所述之電路，其中該主要驅動器更用以相應該第二脈衝提供一重置訊號，而其中該些輸出電路之每一者更包含： 一第二開關電路，包含一第一端、一第二端以及一控制端，其中該第二開關電路之該第一端電性連接該第一開關電路之該輸出端，該第二開關電路之該第二端電性連接該電壓源，而其中該第二開關電路係相應該第二開關電路之該控制端所接收之該重置訊號操作於一導通狀態，得以有效連接該第一開關電路之該輸出端至該電壓源。
4. 如請求項3所述之電路，其中該些輸出電路之每一者更包含：一第三開關電路，包含一第一端、一第二端、以及一控制端，其中該第三開關電路之該第一端電性連接該第一開關電路之該輸出端，該第三開關電路之該第二端電性連接該電壓源，而其中該第三開關元件係相應該第三開關電路之該控制端所接收之一輸入訊號操作於一導通狀態，其中該輸入訊號與該相異時脈訊號互補。
5. 如請求項1所述之電路，其中該第一時脈訊號與該第二時脈訊號在時間上部分重疊。
6. 一種閘極驅動器，包含： 複數個閘極驅動級，該些閘極驅動級之每一者包含：一主要驅動器，用以相應一觸發脈衝提供一充電訊號；以及一輸出區，包含複數個輸出電路經配置以接收該充電訊號與一相異時脈訊號，該些輸出電路包含至少一第一輸出電路與一第二輸出電路，該第一輸出電路經配置為相應該充電訊號與一第一時脈訊號提供一第一輸出訊號，該第二輸出電路經配置為相應該充電訊號與在該第一時脈訊號後之一第二時脈訊號提供一第二輸出訊號，其中該第一時脈訊號與該第二時脈訊號在時間上部分重疊，其中，該觸發脈衝包含一第一脈衝邊緣以及一接續的第二脈衝邊緣，而該第一輸出電路所接收之該充電訊號以及該第二輸出電路所接收之該充電訊號均包含一與該第一脈衝邊緣同步的第一訊號邊緣，其中該第一輸出電路所提供之該輸出訊號係相應該充電訊號與該第一時脈訊號，該第二輸出電路所提供之該輸出訊號係相應該充電訊號與在該第一時脈訊號後之該第二時脈訊號，其中該主要驅動器包含：一第一開關元件，包含一輸出端與一控制端，該第一開關元件之該控制端經配置為接收該觸發脈衝，而該第一開關元件之該輸出端經配置為提供該充電訊號，該第一開關元件係相應該觸發脈衝操作於一導通狀態； 一第二開關元件，包含一第一端、一第二端以及一控制端，該第二開關元件之該第一端電性連接該第一開關元件之該輸出端，該第二開關元件之該第二端連接一電壓源，該第二開關元件之該控制端經配置以接收在該觸發脈衝後用以重置該充電訊號之一第二脈衝，其中該第二開關元件係相應該第二脈衝操作於一導通狀態，藉以電性連接該第一開關元件之該輸出端至該電壓源；一第三開關元件，包含一第一端、一第二端以及一控制端，該第三開關元件之該第二端連接該電壓源，該第三開關元件之該控制端連接該第一開關元件之該輸出端，其中該第三開關元件之該第一端經配置以接收該第一時脈訊號，而其中該第三開關元件係相應該充電訊號操作於一導通狀態；以及一第四開關元件，包含一第一端、一第二端以及一控制端，該第四開關元件之該第一端連接該第一開關元件之該輸出端，該第四開關元件之該第二端連接該電壓源，該第四開關元件之該控制端經配置以接收該第一時脈訊號。
7. 如請求項6所述之閘極驅動器，其中該些輸出電路之每一者包含：一開關元件，相應該充電訊號操作於一導通狀態，該開關元件包含一輸入端以及一輸出端，當該開關元件操作 於一導通狀態時，該輸入端用以接收該相異時脈訊號，該輸出端用以提供一輸出訊號。
8. 如請求項7所述之閘極驅動器，其中該些輸出電路之每一者更包含一放電單元，該放電單元電性連接該開關元件之該輸出端，該放電單元經配置為接收與該相異時脈訊號互補之一輸入訊號，以重置該輸出訊號。
9. 如請求項6所述之閘極驅動器，其中該主要驅動器更用以接收在該觸發脈衝後用以重置該充電訊號之一第二脈衝。
10. 如請求項6所述之閘極驅動器，其中該主要驅動器更用以相應該第二脈衝提供一重置訊號，其中該些輸出電路之每一者包含：一第一開關電路，包含一輸入端、一輸出端以及一控制端，該第一開關電路係相應該控制端所接收之該充電訊號操作於一導通狀態，其中當該第一開關電路操作於導通狀態時，該輸入端經配置為接收該相異時脈訊號，而該輸出端經配置為提供該輸出訊號；一第二開關電路，包含一第一端、一第二端以及一控制端，其中該第二開關電路之該第一端電性連接該第一開關電路之該輸出端，該第二開關電路之該第二端電性連接該電壓源， 而其中該第二開關電路係相應該第二開關電路之該控制端所接收之該重置訊號操作於一導通狀態，得以有效連接該第一開關電路之該輸出端至該電壓源；以及一第三開關電路，包含一第一端、一第二端以及一控制端，其中該第三開關電路之該第一端電性連接該第一開關電路之該輸出端，該第三開關電路之該第二端電性連接該電壓源，而其中該第三開關元件係相應該第三開關電路之該控制端之一輸入訊號操作於一導通狀態，其中該輸入訊號與該相異時脈訊號互補。
11. 如請求項6所述之閘極驅動器，其中該主要驅動器更包含一主要輸出電路，該主要輸出電路經配置為相應該充電訊號與一時脈訊號提供一主要輸出訊號，其中該些閘極驅動級包含Q級，該Q級中每一者經配置為提供N個序列輸出訊號，其中該Q級包含一第一級與一第二級，該Q級係以一串列方式配置使得該第一級之該第一輸出訊號與該第二級之該第一輸出訊號彼此偏移N個時間單位，其中該第一級之該主要輸出訊號經配置為提供該觸發脈衝至該第二級中之主要驅動器，其中Q與N為大於1之正整數。
12. 一種驅動顯示面板之方法，該顯示面板包含一顯示區域，該顯示區域包含一薄膜電晶體陣列，該薄膜電晶體陣列用以接收在複數條閘極線中之閘極線訊號，以控制 一畫素陣列，該方法包含：提供一閘極線驅動器，以產生該些閘極線訊號以驅動該薄膜電晶體陣列，該閘極線驅動器包含複數個閘極驅動級，該些閘極驅動級之每一者包含一主要驅動器與一輸出區，該輸出區包含複數個輸出電路；提供一觸發脈衝至該主要驅動器以產生相應該觸發訊號之一充電訊號；提供複數個序列時脈訊號至該輸出區；提供該充電訊號與該些序列時脈訊號中之相異一者至該些輸出電路之每一者，用以產生該些閘極線訊號之一者，其中該些序列時脈訊號經配置為在時間上彼此互相重疊，其中，該觸發脈衝包含一第一脈衝邊緣以及一接續的第二脈衝邊緣，而該些輸出電路中之每一者所接收之該充電訊號均包含一與該第一脈衝邊緣同步的第一訊號邊緣，其中該些序列時脈訊號包含N個序列時脈訊號，而該些輸出電路包含N個輸出電路，該N個輸出電路經配置為接收該N個序列時脈訊號以提供N個序列輸出訊號，其中該N個序列時脈訊號包含一第一時脈脈衝與緊接在該第一時脈脈衝後之一第二時脈脈衝，其中該第一時脈脈衝與該第二時脈脈衝彼此偏移一時間單位，並且其中該第一時脈脈衝在該觸發脈衝之後，使得該觸發訊號與該第一時脈脈衝彼此偏移至少一時間單位，其中N為一大於1的正整數。
13. 如請求項12所述之方法，更包含：配置該閘極線驅動器於Q個閘極驅動級中，該Q級之每一者用以提供N個序列輸出訊號，該N個序列輸出訊號包含一第一輸出訊號與在該第一輸出訊號後之一最終輸出訊號，其中該Q級包含一第一級與一最終級，該Q級係以一串列的方式配置使得該第一級之該第一輸出訊號與該最終級之該最終輸出訊號彼此偏移(QxN-1)時間單位，其中Q與N為大於1之正整數。
14. 如請求項12所述之方法，更包含：配置該閘極線驅動器於Q閘極驅動級中，該Q級之每一者經配置為提供N個序列輸出訊號，該N個序列輸出訊號包含一第一輸出訊號與在該第一輸出訊號後之一最終輸出訊號，其中該Q級包含一第一級與一第二級，該Q級係以一串列的方式配置使得該第一級之該第一輸出訊號與該第二級之該第一輸出訊號彼此偏移N時間單位，而其中該第一級之該N個序列輸出訊號之一者經配置為提供該觸發脈衝至該第二級中之主要驅動器，其中Q與N為大於1之正整數。
15. 如請求項12所述之方法，其中該顯示區域經配置於一基板之一第一區上，該方法更包含：配設該閘極線驅動器於該基板上與該第一區相鄰之一第二區。
16. 如請求項13所述之方法，其中該顯示區域經配置於一基板之一第一區上，該顯示區域包含一第一側與一相異之第二側，而其中該些閘極線包含一第一組閘極線與一第二組閘極線，該方法更包含：將該些閘極驅動級配置為一第一組閘極驅動級以及一第二組閘極驅動級；配設該第一組閘極驅動級於該基板上與該顯示區域之該第一側相鄰之一第二區中，以提供閘極線訊號予該第一組閘極線中；配設該第二組閘極驅動級於該基板上與該顯示區域之該第二側相鄰之一第三區中，以提供閘極線訊號予該第二組閘極線中。
17. 如請求項12所述之方法，更包含：配置該閘極線驅動器於複數個閘極線群組，每一群組包含P條閘極線，該些閘極驅動級包含Q個閘極驅動級以提供該P條閘極線，而該Q個閘極驅動級之每一者包含R個該些輸出電路經配置以接收R個序列時脈訊號，用以提供R個序列輸出訊號，P、Q與R為大於1之正整數，其中該R個時脈訊號包含一第一時脈脈衝與緊接在該第一時脈脈衝後之一第二時脈脈衝，而其中該第一時脈脈衝與該第二時脈脈衝彼此偏移一時間單位，其中該主要驅動器更用以接收在該觸發脈衝後用以重置該充電訊號之一重置脈衝，其中該觸發脈衝與該重置脈衝彼此偏移P個時間單位。
18. 如請求項17所述之方法，其中該第一時脈脈衝係在該觸發脈衝之後，使得該觸發脈衝與該第一時脈脈衝偏移一時間週期，該時間週期由[(P/2)-R+1]決定，其中當[(P/2)-R+1]等於1時，該時間週期等於一時間週期，以及當[(P/2)-R+1]大於1時，該時間週期等於M時間週期，而M為從1至[(P/2)-R+1]的正整數。