TWI567483B - A mask substrate, a mask, a manufacturing method thereof, and a method of manufacturing the semiconductor element - Google Patents

A mask substrate, a mask, a manufacturing method thereof, and a method of manufacturing the semiconductor element Download PDF

Info

Publication number
TWI567483B
TWI567483B TW104103827A TW104103827A TWI567483B TW I567483 B TWI567483 B TW I567483B TW 104103827 A TW104103827 A TW 104103827A TW 104103827 A TW104103827 A TW 104103827A TW I567483 B TWI567483 B TW I567483B
Authority
TW
Taiwan
Prior art keywords
film
light
atom
etching
less
Prior art date
Application number
TW104103827A
Other languages
English (en)
Other versions
TW201520684A (zh
Inventor
Masahiro Hashimoto
Atsushi Kominato
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Publication of TW201520684A publication Critical patent/TW201520684A/zh
Application granted granted Critical
Publication of TWI567483B publication Critical patent/TWI567483B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

光罩基板、光罩及其製造方法與半導體元件的製造方法
本發明係關於一種於製造半導體元件等時所使用之光罩基板、光罩及其製造方法等。
半導體元件等的微細化具有可帶來性能、機能性的提高(高速運作與低消耗電功率化等)與低成本化等優點，而逐漸促進微細化之發展。支撐該微細化的便是微影技術，轉印用遮罩係與曝光裝置、光阻材料等共同成為了其中的關鍵技術。
近年來，半導體元件之設計規則係朝向所謂之半間距(hp)32nm世代的開發而前進。其係相當於ArF準分子雷射曝光光線之波長193nm的1/6。於hp32nm以後之世代，僅依靠習知的相位移法、傾斜入射照明法與瞳孔濾波法等超解析技術(Resolution Enhancement Technology：RET)與光學鄰近效果補正技術(Optical Proximity Correction：OPC)已無法充分適用，而必須使用超高NA技術(浸潤式微影)與二次曝光法(double patterning)。
於透明基板上製作具有遮光膜之遮罩圖樣的光罩之情況，以形成有該遮罩圖樣的光阻膜作為遮罩來進行遮光膜(例如Cr系的單層膜或複數之層積膜)之乾蝕刻時，該光阻膜亦會受蝕刻而耗損。因此在將遮罩圖樣轉印至遮光層後的解析度會降低。
將遮光膜薄膜化為有效之對策。但是，將遮光膜薄膜化會使得OD值(光學濃度)減少。
專利文獻1之方法提出了前述問題之對策。該方法係使用例如在基板上形成有MoSi系遮光膜/Cr系蝕刻遮罩膜(兼反射防止膜)的基板(參考該文 獻[0174]欄等)。接著，藉由使用膜厚較薄之Cr系蝕刻遮罩膜來減輕對光阻的負擔，以改善將遮罩圖樣轉印至膜厚較薄之Cr系蝕刻遮罩膜時的解析度下降。同時，使用相對遮光膜具有較高(相較於光阻)的蝕刻選擇性，且膜厚大幅薄化(相較於光阻)之蝕刻遮罩膜來作為遮光膜之蝕刻遮罩，藉以達到改善遮光膜圖樣之CD。此時雖亦能確保遮光膜之OD=3，但卻非針對MoSi系遮光膜本身進行薄膜化。
又，專利文獻2係記載有，以MoSi系材料之層積構造所組成的遮光膜，其中係例如於基板側層積有MoSiN主遮光層/MoSiON反射防止層之構造所組成的遮光膜等。
專利文獻1：日本特開2007-241065號公報
專利文獻2：日本特開2006-78807號公報
使用能適用於DRAM hp32nm以後之世代的矽化鉬系遮光膜來製成光罩之情況，僅採用使用了習知Cr系材料之蝕刻遮罩的遮罩製程(僅就與遮光膜間的蝕刻選擇性之觀點來選擇蝕刻遮罩)仍不充分。
又，為了確保邊緣對比(edge contrast)等理由，晶圓上之光阻便必須形成有不會成像之微細補助圖樣(Sub Resolution Assist Feature：SRAF)。於DRAM hp32nm以後之世代，有時便需要在光罩上形成線寬未達40nm的SRAF。
為了獲得使用於DRAM hp32nm以後的世代之光罩所要求的解析度(未達40nm)，就減低光阻圖樣之縱橫比以防止光阻圖樣傾倒之觀點，光阻膜之膜厚則必須為100nm以下。
本發明人經研究發現，要使光阻膜之膜厚降至100nm以下，藉由前述習知的光罩基板之層結構仍不充分，而必須改善蝕刻遮罩與遮光膜雙方。
詳細說明，本發明人經研究發現，為了要能藉由100nm以下之光阻膜厚來將遮罩圖樣轉印至蝕刻遮罩，便必須改善蝕刻遮罩膜之結構，但僅是單純地將蝕刻遮罩膜之膜厚薄化仍不充分，由於蝕刻遮罩膜必須要能維持 其遮罩圖樣直到將遮罩圖樣轉印至其下層之遮光膜的蝕刻製程完畢為止，故藉由習知蝕刻遮罩膜之結構、習知遮光膜之結構便難以實現。
另一方面，相較於習知結構，當光阻膜厚為100nm以下時，LER(line Edge Roughness)係有增大的傾向。本發明人經研究發現，此乃因為，以形成有遮罩圖樣的光阻膜作為遮罩並針對蝕刻遮罩膜進行乾蝕刻時，該光阻膜亦會受蝕刻而耗損，而膜厚較薄者其圖樣形狀之劣化則較為顯著，於將遮罩圖樣轉印至蝕刻遮罩膜後會使得其LER劣化。又，本發明人經研究發現，當光阻圖樣之線寬未達40nm時，因乾蝕刻對光阻圖樣之消耗(膜厚減少)的影響相對較大，而成為不能無視其影響的程度。本發明人經研究發現，為了解決前述問題，將遮罩圖樣轉印至蝕刻遮罩時必須縮短進行乾蝕刻的時間。
本發明之目的係提供一種針對光阻膜厚100nm以下(約略係指hp32nm以下)、又係針對光阻膜厚75nm以下(約略係指hp32nm以下)、再者係針對光阻膜厚65nm以下(約略係指hp22nm以下)之世代的光罩基板及光罩。
又本發明之目的係提供一種能適用於(半導體元件之設計規則中)DRAM半間距(hp)32nm以後之世代的光罩基板及光罩。
又，本發明之目的係提供一種能實現遮罩上未達40nm之圖樣解析度的光罩基板及光罩。
本發明係具有以下的結構。
(結構1)
一種光罩基板，係可用以製作出適用於波長200nm以下之曝光光線的光罩，其特徵在於該光罩基板具備有：透光性基板；遮光膜，係形成於該透光性基板上且含有鉬及矽；以及蝕刻遮罩膜，係接觸並形成於該遮光膜上且含有鉻；其中，該遮光膜從該透光性基板側依序具備有遮光層與反射防止層，該遮光膜之鉬含量為9原子%以上、40原子%以下，且該蝕刻遮罩膜之鉻含量為45原子%以下。
(結構2)
一種光罩基板，係可用以製作出適用於波長200nm以下之曝光光線的光罩，其特徵在於該光罩基板具備有：透光性基板；遮光膜，係形成於該 透光性基板上且含有鉬及矽；以及蝕刻遮罩膜，係接觸並形成於該遮光膜上且含有鉻；其中，該遮光膜從該透光性基板側依序具備有遮光層與反射防止層，該蝕刻遮罩膜之鉻含量為45原子%以下，前述遮光膜及蝕刻遮罩膜所組成之層積膜的薄膜電阻值係3.0kΩ/sq以下。
(結構3)
如結構1或2所記載之光罩基板，其中該蝕刻遮罩膜的鉻含量為35原子%以下，且含有氮及氧中至少任一者。
(結構4)
如結構1至3中任一項所記載之光罩基板，其中該蝕刻遮罩膜係含有氮與氧中至少任一者以及碳。
(結構5)
如結構1至4中任一者所記載的光罩基板，其中該蝕刻遮罩膜係使用形成於其上方且膜厚為100nm以下的光阻膜來進行加工，而該蝕刻遮罩膜之膜厚為5nm以上、20nm以下，該遮光膜之膜厚為60nm以下。
(結構6)
如結構5所記載之光罩基板，其中該光阻膜之膜厚為75nm以下，該蝕刻遮罩膜之膜厚為5nm以上、15nm以下。
(結構7)
如結構5所記載之光罩基板，其中該光阻膜之膜厚為65nm以下，該蝕刻遮罩膜之膜厚為5nm以上、10nm以下。
(結構8)
如結構1至7中任一項所記載之光罩基板，其中該遮光層係由鉬及矽所組成的材料，抑或由鉬、矽及氮所組成的材料所形成。
(結構9)
如結構1至7中任一項所記載之光罩基板，其中該遮光膜係由前述遮光層及反射防止層之2層所構成，該遮光層係由鉬、矽及氮所組成的材料所形成，該反射防止層係由氧與氮中至少任一者、鉬及矽所組成的材料所形成。
(結構10)
如結構1至9中任一項所記載之光罩基板，其中該蝕刻遮罩膜係在製作光罩後之時點被去除的膜。
(結構11)
如結構1至10中任一項所記載之光罩基板，其中該光罩基板係具有形成於該蝕刻遮罩膜上的光阻膜。
(結構12)
一種光罩，其係使用如結構1至結構11中任一項之光罩基板所製成。
(結構13)
一種光罩之製造方法，其包含有：準備如結構1至結構11中任一項所記載之光罩基板；以形成於該蝕刻遮罩膜上的光阻圖樣來作為遮罩，並使用含有氧的氯系氣體來針對該蝕刻遮罩膜進行乾蝕刻，藉以進行圖樣轉印；以形成於該蝕刻遮罩膜的圖樣來作為遮罩，並使用氟系氣體來針對該遮光膜進行乾蝕刻，藉以進行圖樣轉印；以及在針對該遮光膜進行圖樣轉印後，使用含有氧的氯系氣體來進行乾蝕刻，藉以將該蝕刻遮罩膜去除。
(結構14)
一種半導體元件的製造方法，係以如結構12所記載之光罩的圖樣來進行轉印，藉以製造出半導體元件。
依本發明，當光阻膜厚為100nm以下，又，當光阻膜厚為75nm以下，再者，當光阻膜厚為65nm以下時，為了同時達成光阻圖樣之LER影響較少、蝕刻遮罩圖樣之LER影響較少以及遮光膜具有特定以上之遮光性能等複數條件，設定鉻含量而以蝕刻率較快的材料來組成蝕刻遮罩膜，亦設定鉬含量而以遮光性能較高且能確保導電性的材料來組成遮光膜，藉此以提供一種能滿足半導體設計規則之DRAM半間距(hp)32nm以後的世代所要求之解析度(未達40nm)，且可防止光阻圖樣傾倒之光罩基板及光罩。
另外，本發明之DRAM半間距(hp)32nm係2008年版ITRS(Internation Technology Roadmap for Semiconductors)所規範者。又，本發明不僅是DRAM，亦可適用於快閃記憶體與MPU。
1‧‧‧基板
10‧‧‧遮光膜
10a‧‧‧遮光膜圖樣
11‧‧‧內面反射防止層
12‧‧‧遮光層
13‧‧‧表面反射防止層
20‧‧‧蝕刻遮罩膜
20a‧‧‧蝕刻遮罩膜圖樣
50‧‧‧光阻
50a‧‧‧光阻圖樣
100‧‧‧光罩
圖1係本發明實施例1之光罩基板的一範例之模式剖面圖。
圖2係用以說明本發明實施例1的光罩製程之模式剖面圖。
圖3係用以說明蝕刻遮罩膜20之成膜模式的圖式。
圖4係顯示實施例(1-1)~(1-8)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖5係顯示實施例(1-9)~(1-12)與參考例(1-13)~(1-16)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖6係顯示實施例(1-17)~(1-25)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖7係顯示實施例(2-1)~(2-8)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖8係顯示實施例(2-9)~(2-12)與參考例(2-13)~(2-16)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖9係顯示實施例(2-17)~(2-24)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖10係顯示實施例(3-1)~(3-8)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖11係顯示實施例(3-9)~(3-12)與參考例(3-13)~(3-16)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖12係顯示實施例(3-17)~(3-24)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖13係顯示實施例(4-1)~(4-9)與參考例(4-10)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖14係顯示參考例(4-11)~(4-12)與實施例(4-13)~(4-20)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖15係顯示實施例(5-1)~(5-6)與參考例(5-7)~(5-8)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖16係顯示實施例(5-9)~(5-16)所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖17係顯示比較例1~8所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖18係顯示比較例9~14所使用之光罩基板的結構、其加工特性以及所獲得光罩之遮光膜圖樣的解析度之圖表。
圖19係顯示由鉬及矽所組成的遮光層中，鉬含量與光學濃度(單位膜厚)之間的關係圖。
圖20係顯示由鉬、矽及氮所組成的遮光層中，鉬含量及氮含量與光學濃度(單位膜厚)之間的關係、鉬含量及氮含量與薄膜電阻值之間的關係圖。
以下，詳細地說明本發明。
本發明之光罩基板係可用以製作出適用於波長200nm以下之曝光光線的光罩，其特徵在於該光罩基板具備有：透光性基板；遮光膜，係形成於該透光性基板上且含有鉬及矽；以及蝕刻遮罩膜，係接觸並形成於該遮光膜上且含有鉻；其中，該遮光膜從該透光性基板側依序具備有遮光層與反射防止層，該遮光膜之鉬含量為9原子%以上、40原子%以下，且該蝕刻遮罩膜之鉻含量為45原子%以下。(結構1)
又，本發明之光罩基板係可用以製作出適用於波長200nm以下之曝光光線的光罩，其特徵在於該光罩基板具備有：透光性基板；遮光膜，係形成於該透光性基板上且含有鉬及矽；以及蝕刻遮罩膜，係接觸並形成於該遮光膜上且含有鉻；其中，該遮光膜從該透光性基板側依序具備有遮光層與反射防止層，該蝕刻遮罩膜之鉻含量為45原子%以下，前述遮光膜及蝕刻遮罩膜所組成之層積膜的薄膜電阻值係3.0kΩ/sq以下。(結構2)
本發明人於使用一種在透光性基板上依序具有MoSi系遮光膜、Cr系蝕刻遮罩膜、光阻膜(膜厚100nm以下)(相互接觸)的遮罩基板而進行加工時，得知其係具有下列特性：
(1)有時單純僅將蝕刻遮罩膜之膜厚變薄(例如20nm以下)係無法減低光阻圖樣之LER。
(2)就減低光阻圖樣之LER的觀點來看，由Cr成分較多之材料所組成的Cr系蝕刻遮罩膜對於氯系(例如Cl2+O2)乾蝕刻之蝕刻率較慢，故並非良策，因此，從前述觀點來看，較佳地該Cr系蝕刻遮罩膜係由Cr成分較少且高氮化(氮化度高)、高氧化(氧化度高)的Cr系材料所組成。
(3)就減低Cr系蝕刻遮罩膜圖樣之LER的觀點來看，由Cr成分較多之材料所組成的Cr系蝕刻遮罩膜對於氟系乾蝕刻之蝕刻率較慢，故為良策，因此，從前述觀點來看，較佳地該Cr系蝕刻遮罩膜係由Cr成分較多之Cr系材料所組成。
(4)前述(2)與(3)為二擇一的關係，考慮此點，Cr系蝕刻遮罩膜中的鉻含量為50原子%以下者較佳，再者，Cr系蝕刻遮罩膜中的鉻含量為45原子%以下者更佳，35原子%以下者最佳，又，Cr系蝕刻遮罩膜中的鉻含量下限為20原子%以上者較佳，再者，為30原子%以上者更佳，特別是，當蝕刻遮罩膜係為氧化鉻膜時，為33原子%以上者最佳。
著眼於Cr系蝕刻遮罩膜之鉻含量來進行詳細說明。近年來，為了要形成微細圖樣便使用了電子束描繪用光阻膜來作為光阻膜，例如採用藉由200A/cm2以上高電流密度之電子束描繪裝置來進行電子束描繪曝光的方法。前述電子束描繪曝光中，為了防止電荷殘留，需使得光阻膜下方之薄膜具有導電性。因此，於MoSi系遮光膜上方設置Cr系蝕刻遮罩膜的結構以作為光罩基板時，需使得MoSi系遮光膜或Cr系蝕刻遮罩膜中任一者具有導電性。以Cr系蝕刻遮罩膜來確保導電性之情況，係可想到使用鉻含量較多的Cr系蝕刻遮罩膜。此構成中，由位於光阻膜下方之遮光膜及蝕刻遮罩膜的層積膜所組成的薄膜中，能確保其上層之蝕刻遮罩膜的導電性，同時可提高相對於前述(3)之氟系蝕刻的耐性以提高蝕刻遮罩膜的LER。
但是，鉻含量為50原子%以上之結構中，會使得蝕刻率變慢，對Cr系蝕刻遮罩膜進行乾蝕刻時光阻膜之膜厚會耗損，因此需要加厚光阻膜厚。其結果為，於轉印圖樣中，特別是未達40nm之SRAF部份的光阻圖樣中的 縱橫比(1：2.5)會提高，容易產生傾倒或缺陷，而無法獲得具有適用於DRAM hp32nm以後之世代的微細圖樣之解像度的光罩。
本發明係以鉻含量為50原子%以下的Cr成分較少之材料來製成Cr系蝕刻遮罩膜，故蝕刻率快，能以MoSi系遮光膜來確保導電性，以確保光阻膜下方之薄膜的導電性。具體說明，於電子束描繪曝光中，為了使位置精度誤差為0.1nm以下，則必須使得薄膜電阻值為3.0kΩ/sq以下。亦即，遮光膜中之遮光層係含有鉬及矽之材料，且鉬之含量為9原子%以上，故能以下層的遮光膜來確保光阻膜下方之薄膜的導電性，另一方面，使得Cr系蝕刻遮罩膜之鉻含量為50原子%以下，能加快Cr系蝕刻遮罩膜的蝕刻率。藉此，可使光阻膜低於100nm以下，而可提高光阻膜之LER。
又，蝕刻Cr系蝕刻遮罩膜時，隨著光阻圖樣之縱橫比增大(圖樣之間距變小)會使得氯離子之入射受到阻礙，故於縱橫比相異的圖樣之間處會因蝕刻率之差異而產生微負載(micro loading)現象。針對此問題，本發明係藉由使得蝕刻遮罩膜中之鉻含量為45原子%以下，以加快蝕刻率。藉此，可減少縱橫比相異的圖樣之間的蝕刻率差異，以抑制微負載現象。其結果為，可防止CD之線性劣化。
本發明之光罩基板的遮光膜係從透光性基板側依序具備有遮光層與反射防止層的構造。使用該光罩基板以製作光罩時，由於遮光膜具有防止反射的機能，最終需將遮光膜上方的蝕刻遮罩膜剝除。亦即，本發明光罩的構造係以具備有遮光層與反射防止層的遮光膜圖樣所構成。此時，蝕刻遮罩膜之鉻含量為35原子%以下之情況，以Cl2與O2之混合氣體進行乾蝕刻來將蝕刻遮罩膜剝離時，可加快其蝕刻率，由於可輕易地將蝕刻遮罩膜剝離，故可防止CD均勻性之惡化。
如前述，本發明之光罩基板中，除了要確保膜的導電性以及該膜與MoSi系膜之間的良好蝕刻選擇性，更要綜合地考量關於Cr系蝕刻遮罩膜與光阻膜的LER、光阻膜之光阻膜解析度、藉由抑制微負載現象來改善CD線性度、藉由迅速地剝離Cr系蝕刻遮罩膜來改善CD均勻度等要素，來選擇Cr系蝕刻遮罩膜的鉻含量以及遮光層的鉬含量。
(5)關於前述(2)及(4)，即關於縮短Cr系蝕刻遮罩膜之蝕刻時間，就減低光阻圖樣之LER(Line Edge Roughness)的觀點來看，Cr系蝕刻遮罩膜之膜厚為20nm以下者較佳。
(6)關於前述(3)及(4)，即關於Cr系蝕刻遮罩膜之蝕刻耐性，由於在將遮罩圖樣轉印至下層的遮光膜之蝕刻製程結束為止，蝕刻遮罩必須維持其遮罩圖樣，因此Cr系蝕刻遮罩膜之膜厚為5nm以上者較佳。
(7)針對氟系氣體，Cr系材料與MoSi系材料之間具有高蝕刻選擇比。但是，在氟系氣體之蝕刻中會受到相當程度的物理性蝕刻影響，故其膜厚不可能完全未減少。因此，即使Cr系蝕刻遮罩膜已達最佳化，但MoSi系遮光膜之膜厚如超過60nm，便會拉長氟系氣體之乾蝕刻的蝕刻時間，會使得該乾蝕刻後之Cr系蝕刻遮罩膜的膜厚變薄，而導致Cr系蝕刻遮罩膜圖樣之LER(Line Edge Roughness)惡化，故MoSi系遮光膜之膜厚為60nm以下者較佳。
本發明人得知：當遮光層的材料實質係由鉬及矽所組成，且MoSi膜之鉬含量為9原子%以上、40原子%以下之情況，如圖19所示，每單位膜厚之光學濃度會變大，而可獲得針對ArF準分子雷射曝光光線之遮光性相對較大的遮光層，且於遮光層之厚度未達40nm時(該厚度相較於習知技術係大幅地薄化)亦可獲得特定之遮光性(光學濃度)，再者，藉由具有習知程度之遮光性的反射防止層及低反射層相互組合，便可獲得足以作為ArF準分子雷射曝光用光罩之遮光膜的遮光性(光學濃度2.8以上，較佳為3以上)。
由MoSi膜所組成之遮光層中，當鉬含量為9原子%以上時，可使得每單位膜厚之光學濃度達△OD=0.075nm-1@193.4nm以上。較佳地，當鉬含量為15原子%以上時，可達到△OD=0.08nm-1@193.4nm以上。更佳地，當鉬含量為20原子%以上時，可達到△OD=0.082nm-1@193.4nm以上。
由MoSi膜所組成的遮光層中，較佳地，鉬含量為15原子%以上、40原子%以下，而為20原子%以上、40原子%以下者更佳。
又，本發明人得知：以實質上由鉬、矽及氮所組成的材料，且鉬含量為9原子%以上、40原子%以下的MoSiN膜來作為遮光層之情況，如圖20所示，藉由調整氮含量可增加每單位膜厚之光學濃度，而獲得針對ArF 準分子雷射曝光光線之遮光性相對較大的遮光層，且於遮光層厚度在55nm以下之厚度的情況下亦能獲得特定之遮光性(光學濃度)，再者，與具有習知程度之遮光性的表面反射防止層相互組合，便可獲得足以作為ArF準分子雷射曝光用光罩之遮光膜的遮光性(光學濃度2.8以上，較佳地為3以上)。
圖20係顯示出於每單位膜厚之光學濃度為特定值(△OD=0.05nm-1、0.06nm-1、0.07nm-1、0.075nm-1)之遮光層中，將其Mo含量及氮含量作為座標點所繪出的近似曲線。圖20中，例如包含△OD=0.06nm-1之近似曲線以下的區域便是足以形成0.06nm-1以上之光學濃度的遮光層之區域。又，亦顯示有由遮光膜及蝕刻遮罩膜所組成之層積膜(薄膜電阻值為3.0kΩ/sq)的遮光層中，將其Mo含量及氮含量作為座標點所繪出的近似直線。此處，層積膜之遮光膜的反射防止層及蝕刻遮罩膜之膜厚皆各自為固定值。包含該近似直線以下的區域便是足以形成3.0kΩ/sq以上之薄膜電阻值的遮光層的區域。
藉由圖20可知，當鉬含量為9原子%以上且氮含量未達40原子%之情況，可使得遮光膜之△OD大於0.05nm-1，且使得遮光層為55nm以下。又，△OD為0.06nm-1以上之遮光層的情況，如氮含量為36原子%以下時，可使得遮光層之膜厚為50nm以下。又，△OD為0.07nm-1以上之遮光層的情況，如氮含量為25原子%以下時，可使得遮光層之膜厚為43nm以下。再者，△OD為0.075nm-1以上之遮光層的情況，如氮含量為14原子%以下時，可使得遮光層之膜厚為40nm以下。
又，為了確保層積膜(由遮光膜及蝕刻遮罩膜所組成)之薄膜電阻值，在遮光層的△OD大於0.05nm-1之情況，鉬含量大於25原子%者為佳；在遮光層的△OD大於0.06nm-1之情況，鉬含量大於24原子%者為佳；在遮光層的△OD大於0.07nm-1之情況，鉬含量大於17原子%者為佳；在遮光層的△OD大於0.075nm-1之情況，鉬含量大於9原子%者為佳。
由MoSi膜或MoSiN膜所組成的遮光層中，鉬含量較多則會有耐藥性與耐洗淨性(特別是強鹼洗淨或溫水洗淨)降低的問題產生。因此，MoSi或MoSiN膜中的鉬含量以40原子%以下者為佳，以可確保其用作光罩時所需的最低限度之耐藥性、耐洗淨性。又，如圖19及圖20所示，隨著鉬含量 之增加，由MoSi膜或MoSiN膜所組成之遮光層的遮光性能會於特定數值觸頂回落。由於鉬為稀有金屬，故以成本面來看，鉬含量為40原子%以下者較佳。
前述本發明之結構，亦即，遮光層為MoSi膜或MoSiN膜，且鉬含量為9原子%以上、40原子%以下之情況，便可獲得以下之功用效果。
(A)藉由遮光層之薄膜化(遮光膜之薄膜化而使得轉印圖樣亦薄膜化)可獲得下述功用效果。
a)於清洗遮罩時可防止轉印圖樣之傾倒。
b)藉由遮光膜之薄膜化，可降低轉印圖樣之側壁高度，特別是可提高於側壁高度方向之圖樣精度，故可提高CD精度(特別是線性度)。
c)特別是作為高NA(浸潤式)世代所使用之光罩的陰影(shadowing)對策，必須要將轉印圖樣變薄(降低遮罩圖樣之側壁高度)，而本發明便可對應其要求。
(B)當遮光層之Mo含量為本發明所述範圍內時，便可獲得下述功用效果
1)相對於本發明所述範圍以外的組成，藉由氟系氣體來進行乾蝕刻時，本發明之組成的蝕刻速度較快。
2)相較於遮光層之Mo含量未達9原子%之情況，本發明可確保進行電子束描繪曝光時所需的導電性。
本發明中，除了鉻以外，該蝕刻遮罩膜較佳係含有氮與氧中至少任一者以及碳(結構4)。蝕刻遮罩膜含有碳之情況，可提高藉由氟系氣體進行蝕刻該遮光膜時的蝕刻耐性。又，本發明係藉由遮光膜來獲得導電性之結構，但如果蝕刻遮罩膜包含有碳，亦可藉以提高蝕刻遮罩膜之導電性，而使得薄膜整體之薄膜電阻值變得更低。又，蝕刻遮罩膜之碳含量為5原子%以上、20原子%以下者較佳。在碳為20原子%以下之情況，該蝕刻遮罩膜便可獲得本發明所需的蝕刻率。
本發明中，較佳地，前述蝕刻遮罩膜之鉻含量為35原子%以下，且含有氮及氧中至少任一者(結構3)。Cr系材料受氧化之程度越高則可提高其相對於氯系氣體之蝕刻率。又，雖然程度不及其受氧化之效果，但使其受氮 化亦可提高相對於氯系氣體之蝕刻率。故較佳地，不僅是單純地將蝕刻遮罩膜之鉻含量調整至35原子%以下，更應進行高氧化、高氮化處理。蝕刻遮罩膜中氧及氮的總含量為40原子%以上者較佳，為50原子%以上者更佳。蝕刻遮罩膜中氧及氮的總含量為40原子%以上之情況，可輕易地獲得所需要的CD均勻度。
又，以光阻圖樣作為遮罩來針對Cr系材料膜進行乾蝕刻之情況，會因轉印圖樣之疏密程度產生全域加載現象(global loading)。形成光阻圖樣時，對於Cr系材料膜上之光阻被覆率較高的區域(Cr系材料膜之露出率較低的區域。例如，圖樣較稀疏的區域)處，由於蝕刻氣體中之氧電漿作用於光阻處的消耗率較高等原因，使得其消耗量相對較多，故具有使得Cr系材料膜之蝕刻率相對變慢的傾向。另一方面，對於Cr系材料膜上之光阻被覆率較低的區域(Cr系材料膜之露出率較高的區域。例如，圖樣相對較密集的區域)處，由於蝕刻氣體中之氧電漿的消耗量相對較少，故具有使得Cr系材料膜之蝕刻率相對變快的傾向。前述現象為Cr系材料膜共通的問題，故Cr系蝕刻遮罩膜亦有相同問題。
使用一種於遮光膜上面具備有Cr系蝕刻遮罩膜的光罩基板來製作出疏密度差異較大的轉印圖樣之光罩時，該全域加載現象會更為明顯地呈現，使得蝕刻遮罩膜之轉印圖樣的CD均勻度惡化，且以該蝕刻遮罩膜之轉印圖樣作為遮罩進行蝕刻所形成之遮光膜的轉印圖樣之CD均勻度亦會惡化。為了降低該全域加載現象，藉由使得Cr系蝕刻遮罩膜中包含有更多的氧便可抑制該蝕刻率之差異。藉由使得蝕刻遮罩膜中的氧含量為20原子%以上，便可降低該全域加載現象，為30原子%以上則其效果將更為顯著。較佳地，前述蝕刻遮罩膜係由以氮氧碳化鉻(CrOCN)、碳氧化鉻(CrOC)、氮氧化鉻(CrON)、氮化鉻(CrN)中任一者為主成分之材料所形成。另外，就膜的缺陷品質較佳之觀點，以氮氧碳化鉻、碳氧化鉻為佳。又，就抑制應力(可形成低應力的膜)之觀點，則以氮氧碳化鉻(CrOCN)為佳。
作為該蝕刻遮罩膜之膜結構，以前述膜材料所組成之單層結構者居多，但亦可為複數層之結構。又，該複數層結構係可由相異之組成以階段式所形成的複數層構造，抑或由連續之組成變化所形成的膜結構。
本發明中，該蝕刻遮罩膜係為氮氧碳化鉻或碳氧化鉻，且使用鉻濺鍍靶，並使用至少含有「CO2氣體、N2氣體及稀有氣體」或「CO2氣體及稀有氣體」的混合氣體(選擇滯後現象較小的氣體種類)，且，藉由從金屬模式開始轉變為反應模式時的條件抑或反應模式側的條件來進行成膜者較佳。
使用DC濺鍍可穩定地製造出蝕刻率較快的膜。
詳如圖3所示，係針對DC濺鍍時所形成電漿的狀態中，調查出縱軸所示電壓[V](對應於成膜率)以及橫軸所示各氣體流量之間的關係。
將橫軸所示各氣體之流量從0增加至50sccm時(增加路徑)以及從50減少至0sccm時(減少路徑)，其路徑並不一致，即為所謂之滯後現象。
金屬模式係指維持高電壓(例如330~350V)的區域(以Ar使Cr受離子濺鍍的區域)；遷移區域係指電壓急速下降的區域；反應模式係指電壓(急速下降後)之急速下降後的區域(急降下後之電壓仍維持於290~310V的區域)(氣體活性化而顯示出反應性的區域)。
金屬模式係圖3(1)中0~30sccm區域、圖3(2)中0~25sccm區域以及圖3(3)中0~32sccm區域。
遷移區域係圖3(1)中增加模式下的35~50sccm區域、圖3(2)中增加模式下的35~50sccm區域以及圖3(3)中增加模式下的43~50sccm區域。
反應區域係圖3(1)中減少模式下的50~35sccm區域、圖3(2)中減少模式下的50~35sccm區域以及圖3(3)中減少模式下的48~32sccm區域。
金屬模式可形成氧化度、氮化度非常低的鉻膜，反應模式則可形成氧化度、氮化度較高的鉻膜，金屬模式與反應模式之中間模式(金屬模式與反應模式之間的遷移區域)則因其條件不穩定故通常不會使用。
能針對鉻進行氧化、氮化的氣體種類有許多種，但如圖3(3)所示，使用滯後現象較大之氣體種類(NO氣體+稀有氣體)之情況，於DC濺鍍時欲以反應模式來穩定地形成低缺陷之氧化、氮化鉻膜則有困難。使用O2氣體+稀有氣體之情況亦相同。
相對地，如圖3(1)與圖3(2)所示使用滯後現象較小之氣體種類之情況(圖3(1)係使用「CO2氣體+稀有氣體」，圖3(2)係使用「CO2氣體+N2氣體+稀有氣體」)，於DC濺鍍時在反應模式(圖3(1)中40~30sccm之減少模式 區域、圖3(2)中35~25sccm之減少模式區域)下則可穩定地形成低缺陷之氧化、氮化鉻膜，且前述所獲得之氧化、氮化鉻便可製成蝕刻率較快的膜。特別是，於圖3(1)或圖3(2)中接近流量35sccm之增加模式與減少模式稍微偏移之位置處(條件)，亦即正好從金屬模式轉變為反應模式時的條件(從金屬模式開始轉變為反應模式時(臨界點)的條件)下進行成膜，藉此能使用DC濺鍍來穩定地製造出低缺陷且(相較於其他條件)蝕刻率較快的氧化、氮化鉻膜。
本發明中，該蝕刻遮罩膜係使用形成於其上方且膜厚為100nm以下的光阻膜來進行加工，而該蝕刻遮罩膜之膜厚為5nm以上、20nm以下，該遮光膜之膜厚為60nm以下(結構5)。
關於前述(2)及(4)(亦即，關於縮短Cr系蝕刻遮罩膜之蝕刻時間)，就減少光阻圖樣之LER的觀點，當該光阻膜之膜厚為100nm以下之情況，較佳地，Cr系蝕刻遮罩膜之膜厚為5nm以上、20nm以下，且遮光膜之膜厚為60nm以下。
本發明係包含有該光阻膜之膜厚為75nm以下，且該蝕刻遮罩膜之膜厚為5nm以上、15nm以下的樣態(結構6)。
關於前述(2)及(4)(亦即，關於縮短Cr系蝕刻遮罩膜之蝕刻時間)，就減少光阻圖樣之LER的觀點，在該光阻膜之膜厚為75nm以下之情況，較佳地，Cr系蝕刻遮罩膜之膜厚為5nm以上、15nm以下。
本發明係包含有該光阻膜之膜厚為65nm以下，且該蝕刻遮罩膜之膜厚為5nm以上、10nm以下的樣態(結構7)。
關於前述(2)及(4)(即，關於縮短Cr系蝕刻遮罩膜之蝕刻時間)，就減少光阻圖樣之LER的觀點，在該光阻膜之膜厚為65nm以下之情況，較佳地，Cr系蝕刻遮罩膜之膜厚為5nm以上、10nm以下。
本發明係包含有由鉬及矽所組成的材料，抑或由鉬、矽及氮所組成的材料來形成該遮光層的樣態(構成8)。
本發明係包含有後述樣態，其中 該遮光膜係由至少3層所構成，該3層為具備有透光性基板一側的低反射層、接觸至該低反射層上方而形成的遮光層、以及接觸至該遮光層上方而形成的反射防止層；該遮光層係由鉬與矽所組成的材料，且鉬含量為9原子%以上、40原子%以下；該反射防止層係由包含了鉬、矽以及氧與氮中至少任一者的材料所組成；且該低反射層係由包含了鉬、矽以及氧與氮中至少任一者的材料所組成。
依前述結構，可達到遮光膜之表面側及內面側(透光性基板側)之防止反射(例如30%以下)效果。
本發明中，由鉬及矽所組成的遮光層(MoSi膜)係指實質上由鉬與矽所構成的遮光層(包括實質上不含氧或氮等之金屬性膜、由矽化鉬金屬所組成的膜)。前述實質上不含氧或氮之情況，亦包括了在能獲得本發明功用效果之程度範圍(氧、氮等於遮光層成分中各未達5原子%)內含有該等元素的樣態。基本上，就遮光性能之觀點來看，遮光層中未含有該等元素者較佳。但是，於成膜製程階段或光罩製程等情況下或多或少會混入該等不純物，在不會具有實質降低遮光性能之影響的範圍內皆可許容。又，在無損於前述特性、功用效果之範圍內，由MoSi膜所組成之遮光層亦可含有其他元素(碳、氦、氫、氬、氙等)。
本發明中，由MoSi膜所組成的遮光層的厚度為24nm以上者較佳，為27nm以上者更佳。又，該層之厚度未達40nm者較佳，為35nm以下者更佳。再者，為藉由該遮光膜來確保導電性時，該遮光層於遮光膜中所佔的比例較佳為0.4以上、0.6以下。
又，本發明係包含有後述樣態，其中該遮光膜係從具備有透光性基板一側之遮光層以及接觸至該遮光層上方所形成的反射防止層之2層所構成；該遮光層係由鉬、矽及氮所組成的材料，且鉬含量為9原子%以上、40原子%以下； 該反射防止層係由含有鉬、矽以及氧與氮中至少任一者的材料所組成(結構9)。
藉由前述結構，可達到遮光膜之表面側及內面側(透光性基板側)之防止反射(例如30%以下)效果。
本發明中，由鉬、矽及氮所組成的遮光層(MoSiN膜)係指實質上由鉬與矽與氮所構成的遮光層(包括由矽化鉬化合物所組成的膜)。與前述MoSi膜相同的理由，前述於該膜實質上不含氧之情況，亦包括了在能獲得本發明功用效果之程度範圍(遮光層中的氧成分未達5原子%)內含有氧的樣態。又，在無損於前述特性、功用效果之範圍內，由MoSiN膜所組成之遮光層亦可含有其他元素(碳、氦、氫、氬、氙等)。
遮光層係含有氮之情況，可使得遮光層具有內面反射防止功能，而使得遮光膜形成為2層構造。又，相較於遮光層未含有氮的MoSi膜，可減慢遮光層之蝕刻率。因此，相較於具有由MoSi膜所組成之遮光層的3層構造之遮光膜，由於可消除反射防止層與遮光層之間的蝕刻率差異，故可使得圖樣之剖面形狀更為優良。MoSiN膜中，氮含量未達40原子%者為佳。氮含量未達40原子%之情況，可薄化遮光層之膜厚，故可讓遮光膜達60nm以下。
本發明中，由MoSiN膜所組成之遮光層的厚度為36nm以上者較佳，為42nm以上者更佳。又，該層之厚度為55nm以下者較佳，為52nm以下者更佳。再者，為藉由遮光膜來確保導電性時，由MoSIN膜所組成的遮光層於遮光膜中所佔的比例為0.6以上、0.9以下者較佳。
本發明中，可藉由Ar氣體壓力與He氣體壓力、加熱處理來自由地控制遮光層之拉伸應力與壓縮應力。例如，進行控制而使得遮光層之膜應力形成拉伸應力，藉此能與反射防止層(例如MoSiON)之壓縮應力取得平衡。即，可使得構成該遮光膜之各層的應力相互抵消，而可積極地降低遮光膜之膜應力(可實質地減低至零)。
本發明之反射防止層係包含有鉬、矽以及氧與氮中至少任一者。反射防止層可舉出MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等。其中， 就耐藥品性、耐熱性之觀點來看，以MoSiO、MoSiON者為佳，就基板缺陷品質之觀點來看，以MoSiON者為佳。
本發明中，反射防止層之MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等中，Mo增多則其耐洗淨性，特別是對於強鹼(氨水等)或溫水之耐性會降低。就此觀點來看，較佳地，反射防止層之MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等中，應儘可能減少Mo。
又，已知以應力控制為目的而於高溫下進行加熱處理(退火)時，Mo含量較多則膜表面會出現白化(白濁)現象。據信其係因為MoO析出至表面所造成。就避免該現象之觀點來看，反射防止層之MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等中，反射防止層中的Mo含量為未達10原子%者較佳。但是，當Mo含量過少時，DC濺鍍時之異常放電會變得顯著，而使得缺陷發生頻率提高。因此，較佳地，應具有可正常地進行濺鍍之範圍內的Mo含量。使用其他成膜技術之情況，亦可無需含有Mo便可進行成膜。
本發明中，就前述耐洗淨性及加熱處理之觀點來看，Mo含量較少者為佳，因此反射防止層中鉬與矽的含有比例為1：6以上者為佳，為1：16以上者更佳，為1：20以上者最佳。
又，已知光罩於反覆地使用時，由於大氣中的氧(O2)與水(H2O)、大氣中的氧(O2)與ArF準分子雷射反應所產生的臭氧(O3)等，會與構成該遮光膜的Si或Mo相互反應，而於遮光膜內形成變質層。因此，就耐光性之觀點來看，亦應儘可能地減少遮光膜之Mo含量，故反射防止層的鉬與矽之含有比例為前述比例者為佳。
又，為了獲得特定之表面反射率，對反射防止層進行氧化處理者較佳，但此時會有使得反射防止層之蝕刻時間變長的傾向。因此，藉由減少反射防止層之Mo含量，以Cr系蝕刻遮罩膜作為遮罩來蝕刻遮光膜時，便可縮短反射防止層之蝕刻時間。
再者，在反射防止層含有氮及/或氧之情況，氮與氧之總含量為30原子%以上，較佳地為45原子%以上。考量將遮光膜整體薄膜化之觀點，反射防止層的氮與氧之總含量為60原子%以下者較佳。本發明中，反射防止層的厚度為5nm至20nm者較佳，為7nm至15nm者更佳。
本發明中，較佳地，該蝕刻遮罩膜係在製作光罩後之時點被去除的膜(結構10)。由於遮光膜本身便具有反射防止功能，於光罩製作後，最終係可將遮光膜上之蝕刻遮罩膜剝除。
本發明中，較佳地，Cr系蝕刻遮罩膜之乾蝕刻所使用的乾蝕刻氣體為氯系氣體，抑或為氯系氣體與氧氣的混合氣體。其理由在於，針對包含有鉻與氧、氮等元素之材料所組成的Cr系蝕刻遮罩膜，使用前述乾蝕刻氣體來進行乾蝕刻時，可提高乾蝕刻速度，而能達到縮短乾蝕刻時間，並可形成剖面形狀優良的遮光膜圖樣。作為乾蝕刻氣體所使用的氯系氣體係可舉出例如Cl2、SiCl4、HCl、CCl4、CHCl3等。
本發明中，MoSi系遮光膜之乾蝕刻係可使用例如SF6、CF4、C2F6、CHF3等氟系氣體或該等氣體與He、H2、N2、Ar、C2H4、O2等的混合氣體、抑或使用Cl2、CH2Cl2等氯系氣體或該等氣體與He、H2、N2、Ar、C2H4等的混合氣體。
本發明中，作為基板係可舉出：合成石英基板、CaF2基板、蘇打石灰玻璃基板、無鹼玻璃基板、低熱膨脹玻璃基板、矽酸鋁玻璃基板等。
本發明之光罩基板係包括了於該蝕刻遮罩膜上形成有光阻膜的樣態(結構11)。
本發明之光罩係使用如前述本發明之光罩基板所製成(結構12)。
藉此，可獲得如前述結構1~10所記載之相同效果。
本發明之光罩的製造方法，其包含有：準備如前述本發明之光罩基板；以形成於該蝕刻遮罩膜上的光阻圖樣來作為遮罩，並使用含有氧的氯系氣體來針對該蝕刻遮罩膜進行乾蝕刻，藉以進行圖樣轉印；以形成於該蝕刻遮罩膜的圖樣來作為遮罩，並使用氟系氣體來針對該遮光膜進行乾蝕刻，藉以進行圖樣轉印；且在針對該遮光膜進行圖樣轉印後，使用含有氧的氯系氣體來進行乾蝕刻，藉以將該蝕刻遮罩膜去除。(結構13)
藉此，可獲得如前述結構1~10所記載之相同效果。
本發明之半導體元件的製造方法係以轉印前述本發明之光罩的圖樣來進行。(結構14)
本發明之光罩基板係包括了未使用相位偏移效果的二元式(binary)光罩基板、附有光阻膜的光罩基板。又，光罩基板亦包括了於透光性基板與遮光膜之間具備有相位偏移膜的半色調型相位偏移光罩基板。能藉由與習知技術相同的方式來構成該相位偏移膜，例如由MoSiN或MoSiON等所組成的材料所形成。再者，可於透光性基板與遮光膜之間，抑或可於相位偏移膜與遮光膜之間設置有相對於遮光膜或相位偏移膜而具有蝕刻耐性的蝕刻停止膜。較佳地，當蝕刻停止膜與蝕刻遮罩膜同樣地係由Cr系材料膜所形成之情況，可於蝕刻該蝕刻停止膜的同時亦將蝕刻遮罩膜剝除。
本發明之光罩係包括了未使用相位偏移效果的二元式(binary)光罩、以及使用了相位偏移效果之相位偏移光罩中的半色調型相位偏移光罩、雷文生型相位偏移光罩、增強型光罩(enhancer mask)。光罩係包含標線片(reticle)。
本發明中，適用於波長200nm以下之曝光光線的光罩係包括了ArF準分子雷射曝光用光罩。
以下，例示本發明之實施例及比較例。另外，各實施例、比較例中的遮光膜與蝕刻遮罩膜等，各膜所使用的成膜法係為濺鍍法，並使用DC磁控濺鍍裝置來作為濺鍍裝置而進行成膜。但是，實施本發明時，並未特別限定於該成膜法與該成膜裝置，亦可使用RF磁控濺鍍裝置等其他方式的濺鍍裝置。
實施例(1-1)
(光罩基板之製作)
作為透光性基板1係使用尺寸為6英吋平方，厚度為0.25英吋的合成石英基板，於透光性基板1上分別形成有MoSiON膜11(內面反射防止層)、MoSi(遮光層)12、MoSiON膜(表面反射防止層)13(圖1)以作為遮光膜10。
詳細說明，使用Mo：Si=21：79(原子%比)的濺鍍靶，使用Ar與O2與N2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：O2：N2：He=5：4： 49：42)，DC電源之電功率為3.0kW，來形成膜厚7nm的由鉬、矽、氧、氮所組成之膜(Mo：0.3原子%，Si：24.6原子%，O：22.5原子%，N：52.6原子%)。
其次，使用Mo：Si=21：79(原子%比)的濺鍍靶，使用Ar且濺鍍氣體壓力為0.1Pa，DC電源之電功率為2.0kW，來形成膜厚30nm的由鉬及矽所組成之膜(Mo：21.0原子%，Si：79原子%)。
其次，使用Mo：Si=4：%(原子%比)的濺鍍靶，使用Ar與O2與N2與He且濺鍍氣體壓力為0.1Pa(氣體流量比Ar：O2：N2：He=6：5：11：16)，DC電源之電功率為3.0kW，來形成膜厚15nm的由鉬、矽、氧、氮所組成之膜(Mo：1.6原子%，Si：38.8原子%，O：18.8原子%，N：40.8原子%)。遮光膜10之總膜厚為52nm。於ArF準分子雷射曝光光線(波長193nm)下，遮光膜10之光學濃度(OD)為3。
其次，於450℃對上述基板進行30分鐘的加熱處理(退火處理)。其次，於遮光膜10上形成蝕刻遮罩膜20(圖1)。具體說明，使用鉻濺鍍靶，使用Ar與CO2與N2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：CO2：N2：He=21：37：11：31)，DC電源之電功率為1.8kW且電壓為334V，在從金屬模式開始轉變為反應模式時(臨界點)的條件(CO2流量為37sccm左右)下進行成膜(參考圖3(2))，來形成膜厚5nm的CrOCN膜(Cr：33原子%，O：38.9原子%，C：11.1原子%，N：17原子%)。此時，藉由較前述MoSi遮光膜之退火處理溫度更低的溫度來針對CrOCN膜進行退火，藉此可在不影響MoSi遮光膜之膜應力的情況下調整以積極地降低CrOCN膜之應力(較佳地係實質將膜應力降為零)。
藉此，可獲得形成有ArF準分子雷射曝光用遮光膜的光罩基板。
另外，薄膜之元素分析係使用拉塞福背向散射分析法。以下實施例、比較例亦相同。
(光罩之製作)
於光罩基板之蝕刻遮罩膜20上以旋轉塗佈法來塗佈形成膜厚100nm的電子束描繪(曝光)用化學增幅型正片光阻50(PRL009：富士電子材料股份有 限公司製)(圖1、圖2(1))。
其次，針對光阻膜50，使用電子束描繪裝置來描繪出所期望的圖樣(40nm、45nm、50nm、55nm、60nm的線/間距)後，使用特定之顯影液來進行顯影以形成光阻圖樣50a(圖2(2))。
其次，以光阻圖樣50a作為遮罩，來對蝕刻遮罩膜20進行乾蝕刻(圖2(3))，作為乾蝕刻氣體係使用Cl2與O2的混合氣體(Cl2：O2=4：1)。
其次，藉由藥液將殘留之光阻圖樣50a剝離去除。
其次，以蝕刻遮罩膜圖樣20a作為遮罩，並使用SF6與He之混合氣體來對遮光膜10進行乾蝕刻，以形成遮光膜圖樣10a(圖2(4))。
其次，使用Cl2與O2之混合氣體來進行乾蝕刻而讓蝕刻遮罩膜圖樣20a剝離(圖2(5))，並實施特定之洗淨程序便可獲得光罩100。
該光罩之製作範例中，係於形成蝕刻遮罩膜圖樣20a之後便將光阻圖樣50a剝離去除，此乃因為，在下一階段之製程中，於遮光膜10上形成遮光膜圖樣10a時，遮罩圖樣之側壁高度(=蝕刻遮罩膜圖樣20a之側壁高度)較低者，其CD精度較高，且可減少微負載現象，而可獲得更優良之加工精度。另外，於製作加工精度要求較低的光罩之情況，抑或希望讓蝕刻遮罩膜亦具有反射防止(相對於曝光光線)的功能之情況，亦可在形成遮光膜圖樣10a後再將光阻圖樣50a剝離去除。
實施例(1-1)所使用之光罩基板的結構(遮光膜、蝕刻遮罩膜、光阻膜之材料及膜厚等特性)係如圖4所示。又，實施例(1-1)所使用之光罩基板的加工特性(對蝕刻遮罩膜進行乾蝕刻後的光阻膜厚、對遮光膜進行乾蝕刻後的蝕刻遮罩膜膜厚、CD線性度、CD均勻度、光阻膜之解析度(未達40nm之LER(line edge roughness)、光阻傾倒等)、蝕刻遮罩膜之LER(line edge roughness))，以及所獲得之光罩的遮光膜圖樣解析度係如圖4所示。
實施例(1-2)
實施例(1-2)除了係將實施例(1-1)的蝕刻遮罩膜20(CrOCN膜)之膜厚從5nm改為10nm之外，其它皆與實施例(1-1)相同。
實施例(1-2)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖4所示。
實施例(1-3)
實施例(1-3)除了係將實施例(1-1)的蝕刻遮罩膜20(CrOCN膜)之膜厚從5nm改為15nm之外，其它皆與實施例(1-1)相同。
實施例(1-3)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖4所示。
實施例(1-4)
實施例(1-4)除了係將實施例(1-1)的蝕刻遮罩膜20(CrOCN膜)之膜厚從5nm改為20nm之外，其它皆與實施例(1-1)相同。
實施例(1-4)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖4所示。
實施例(1-5)~(1-8)
實施例(1-5)~(1-8)除了係將實施例(1-1)~(1-4)的蝕刻遮罩膜20從CrOCN膜改為CrOC膜，並以下述條件進行成膜來使得CrOC膜中的Cr含量為35原子%以外，其它皆與實施例(1-1)~(1-4)相同。
具體說明，蝕刻遮罩膜20(CrOC膜)係使用鉻濺鍍靶，使用Ar與CO2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：CO2：He=18：40：32)，DC電源之電功率為1.8kW且電壓為343V，在從金屬模式開始轉變為反應模式時(臨界點)的條件(CO2流量為40sccm左右)下進行成膜(參考圖3(1))，來各自形成膜厚5nm、10nm、15nm、20nm的CrOC膜(膜中的Cr含量：35原子%)。
實施例(1-5)~(1-8)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖4所示。
實施例(1-9)~(1-12)
實施例(1-9)~(1-12)除了係將實施例(1-1)~(1-4)的蝕刻遮罩膜20從CrOCN膜改為CrON膜，並以下述條件進行成膜以外，其它皆與實施例(1-1)~(1-4)相同。
具體說明，蝕刻遮罩膜20(CrON膜)係使用鉻濺鍍靶，使用Ar與NO與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：NO：He=18：80：32)，DC電源之電功率為1.8kW且電壓為295V，於反應模式下進行成膜(參考圖3(3))，來各自形成膜厚5nm、10nm、15nm、20nm的CrON膜(膜中的Cr含量：35原子%)。
實施例(1-9)~(1-12)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖5所示。
參考例(1-13)~(1-16)
參考例(1-13)~(1-16)除了係將實施例(1-1)~(1-4)的蝕刻遮罩膜20從CrOCN膜改為CrN膜，並以下述條件進行成膜以外，其它皆與實施例(1-1)~(1-4)相同。
具體說明，蝕刻遮罩膜20(CrN膜)係使用鉻濺鍍靶，使用Ar與N2且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：N2=10：60)，DC電源之電功率為2.0kW且電壓為350V，於反應模式下進行成膜，來各自形成膜厚5nm、10nm、15nm、20nm的CrN膜(膜中的Cr含量：50原子%)。
參考例(1-13)~(1-16)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖5所示。
實施例(1-17)
實施例(1-17)除了係於實施例(1-1)中，由下述條件來形成遮光膜10之MoSi(遮光層)12，改變MoSi(遮光層)12之膜厚並改變MoSi(遮光層)12中的Si含量，以改變遮光膜10之總膜厚以外，其它皆與實施例(1-1)相同。
遮光膜10之MoSi(遮光層)12係使用Mo：Si=9：91(原子%比)的濺鍍靶，使用Ar且濺鍍氣體壓力為0.1Pa，DC電源之電功率為2.0kW，來形成 膜厚為34nm之由鉬及矽所組成的膜(Mo：9原子%，Si：91原子%)，以使得遮光膜10之總膜厚為56nm。
實施例(1-17)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖6所示。
實施例(1-18)
實施例(1-18)除了係於實施例(1-1)中，由下述條件來形成遮光膜10之MoSi(遮光層)12，改變MoSi(遮光層)12之膜厚並改變MoSi(遮光層)12中的Si含量，以改變遮光膜10之總膜厚以外，其它皆與實施例(1-1)相同。
遮光膜10之MoSi(遮光層)12係使用Mo：Si=15：85(原子%比)的濺鍍靶，使用Ar且濺鍍氣體壓力為0.1Pa，DC電源之電功率為2.0kW，來形成膜厚為31nm之由鉬及矽所組成的膜(Mo：15原子%，Si：85原子%)，以使得遮光膜10之總膜厚為53nm。
實施例(1-18)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖6所示。
實施例(1-19)
實施例(1-19)除了係於實施例(1-1)中，由下述條件來形成遮光膜10之MoSi(遮光層)12，改變MoSi(遮光層)12之膜厚並改變MoSi(遮光層)12中的Si含量，以改變遮光膜10之總膜厚以外，其它皆與實施例(1-1)相同。
遮光膜10之MoSi(遮光層)12係使用Mo：Si=1：2(原子%比)的濺鍍靶，使用Ar且濺鍍氣體壓力為0.1Pa，DC電源之電功率為2.0kW，來形成膜厚為29nm之由鉬及矽所組成的膜(Mo：33原子%，Si：67原子%)，以使得遮光膜10之總膜厚為51nm。
實施例(1-19)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖6所示。
實施例(1-20)
實施例(1-20)除了係於實施例(1-1)中，由下述條件來形成遮光膜10之MoSi(遮光層)12，改變MoSi(遮光層)12之膜厚並改變MoSi(遮光層)12中的Si含量，以改變遮光膜10之總膜厚以外，其它皆與實施例(1-1)相同。
遮光膜10之MoSi(遮光層)12係使用Mo：Si=40：60(原子%比)的濺鍍靶，使用Ar且濺鍍氣體壓力為0.1Pa，DC電源之電功率為2.0kW，來形成膜厚為30nm之由鉬及矽所組成的膜(Mo：40原子%，Si：60原子%)，以使得遮光膜10之總膜厚為52nm。
實施例(1-20)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖6所示。
實施例(1-21)
實施例(1-21)除了係於實施例(1-1)中，關於遮光膜10並未形成有MoSiON膜11(內面反射防止層)，且關於遮光膜10之MoSi(遮光層)12以及MoSiON膜(表面反射防止層)13，係由下述條件來進行成膜，將MoSi(遮光層)12改為MoSiN(遮光層)12，並改變其膜厚及膜中的Si含量，改變MoSiON膜(表面反射防止層)13之膜厚，以改變遮光膜10之總膜厚以外，其它皆與實施例(1-1)相同。
遮光膜10之MoSiN(遮光層)12係形成膜厚52nm之由鉬、矽、氮所組成之膜(Mo：9原子%，Si：72.8原子%，N：18.2原子%)。
遮光膜10之MoSiON膜(表面反射防止層)13係形成膜厚8nm之由鉬、矽、氧、氮所組成的膜(Mo：1.6原子%，Si：38.8原子%，O：18.8原子%，N：40.8原子%)。
使得遮光膜10之總膜厚為60nm。於ArF準分子雷射曝光光線(波長193nm)下，遮光膜10之光學濃度(OD)為3。
實施例(1-21)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖6所示。
實施例(1-22)
實施例(1-22)除了係於實施例(1-1)中，關於遮光膜10並未形成有MoSiON膜11(內面反射防止層)，且關於遮光膜10之MoSi(遮光層)12以及MoSiON膜(表面反射防止層)13，係由下述條件來進行成膜，將MoSi(遮光層)12改為MoSiN(遮光層)12，並改變其膜厚及膜中的Si含量，改變MoSiON膜(表面反射防止層)13之膜厚，以改變遮光膜10之總膜厚以外，其它皆與實施例(1-1)相同。
遮光膜10之MoSiN(遮光層)12係形成膜厚50nm之由鉬、矽、氮所組成之膜(Mo：18原子%，Si：63.8原子%，N：18.2原子%)。
遮光膜10之MoSiON膜(表面反射防止層)13係形成膜厚10nm之由鉬、矽、氧、氮所組成的膜(Mo：1.6原子%，Si：38.8原子%，O：18.8原子%，N：40.8原子%)。
使得遮光膜10之總膜厚為60nm。於ArF準分子雷射曝光光線(波長193nm)下，遮光膜10之光學濃度(OD)為3。
實施例(1-22)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖6所示
實施例(1-23)
實施例(1-23)除了係於實施例(1-1)中，關於遮光膜10並未形成有MoSiON膜11(內面反射防止層)，且關於遮光膜10之MoSi(遮光層)12以及MoSiON膜(表面反射防止層)13，係由下述條件來進行成膜，將MoSi(遮光層)12改為MoSiN(遮光層)12，並改變其膜厚及膜中的Si含量，改變MoSiON膜(表面反射防止層)13之膜厚，以改變遮光膜10之總膜厚以外，其它皆與實施例(1-1)相同。
遮光膜10之MoSiN(遮光層)12係形成膜厚45nm之由鉬、矽、氮所組成之膜(Mo：30原子%，Si：51.8原子%，N：18.2原子%)。
遮光膜10之MoSiON膜(表面反射防止層)13係形成膜厚15nm之由鉬、矽、氧、氮所組成的膜(Mo：1.6原子%，Si：38.8原子%，O：18.8原子%，N：40.8原子%)。
使得遮光膜10之總膜厚為60nm。於ArF準分子雷射曝光光線(波長193nm)下，遮光膜10之光學濃度(OD)為3。
實施例(1-23)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖6所示。
實施例(1-24)
實施例(1-24)除了係於實施例(1-1)中，關於遮光膜10並未形成有MoSiON膜11(內面反射防止層)，且關於遮光膜10之MoSi(遮光層)12以及MoSiON膜(表面反射防止層)13，係由下述條件來進行成膜，將MoSi(遮光層)12改為MoSiN(遮光層)12，並改變其膜厚及膜中的Si含量，改變MoSiON膜(表面反射防止層)13之膜厚，以改變遮光膜10之總膜厚以外，其它皆與實施例(1-1)相同。
遮光膜10之MoSiN(遮光層)12係形成膜厚42nm之由鉬、矽、氮所組成之膜(Mo：40原子%，Si：41.8原子%，N：18.2原子%)。
遮光膜10之MoSiON膜(表面反射防止層)13係形成膜厚18nm之由鉬、矽、氧、氮所組成的膜(Mo：1.6原子%，Si：38.8原子%，O：18.8原子%，N：40.8原子%)。
使得遮光膜10之總膜厚為60nm。於ArF準分子雷射曝光光線(波長193nm)下，遮光膜10之光學濃度(OD)為3。
實施例(1-24)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖6所示。
實施例(1-25)
實施例(1-25)除了係於實施例(1-1)中，關於遮光膜10並未形成有MoSiON膜11(內面反射防止層)，且關於遮光膜10之MoSi(遮光層)12以及MoSiON膜(表面反射防止層)13，係由下述條件來進行成膜，將MoSi(遮光層)12改為MoSiN(遮光層)12，並改變其膜厚及膜中的Si含量，改變MoSiON膜(表面反射防止層)13之膜厚，以改變遮光膜10之總膜厚以外，其它皆與實施例(1-1)相同。
遮光膜10之MoSiN(遮光層)12係形成膜厚50nm之由鉬、矽、氮所組成之膜(Mo：14.7原子%，Si：56.2原子%，N：29.1原子%)。
遮光膜10之MoSiON膜(表面反射防止層)13係形成膜厚10nm之由鉬、矽、氧、氮所組成的膜(Mo：2.6原子%，Si：57.1原子%，O：15.9原子%，N：24.4原子%)。
使得遮光膜10之總膜厚為60nm。於ArF準分子雷射曝光光線(波長193nm)下，遮光膜10之光學濃度(OD)為3。
實施例(1-25)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖6所示。
實施例(2-1)~(2-12)、參考例(2-13)~(2-16)
實施例(2-1)~(2-12)、參考例(2-13)~(2-16)除了係於實施例(1-1)~(1-12)、參考例(1-13)~(1-16)中，將電子束描繪(曝光)用化學增幅型正片光阻50(PRL009：富士電子材料股份有限公司製)改為電子束描繪(曝光)用化學增幅型正片光阻50(SVL-08：富士電子材料股份有限公司製)以外，其它皆與實施例(1-1)~(1-12)、參考例(1-13)~(1-16)相同。
實施例(2-1)~(2-12)、參考例(2-13)~(2-16)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖7及圖8所示。
實施例(2-17)
實施例(2-17)除了係於實施例(2-4)中，將蝕刻遮罩膜20(CrOCN膜)由下述條件進行成膜，且CrOCN膜中的Cr含量為40原子%以外，其它皆與實施例(2-4)相同。
具體說明，蝕刻遮罩膜20(CrOCN膜)係使用鉻濺鍍靶，使用Ar與CO2與N2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：CO2：N2：He=22：33：11：33)，DC電源之電功率為1.8kW以進行成膜，來形成膜厚20nm之CrOCN膜(膜中的Cr含量：40原子%)。
實施例(2-17)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖9所示。
實施例(2-18)
實施例(2-18)除了係於實施例(2-4)中，將蝕刻遮罩膜20(CrOCN膜)由下述條件進行成膜，且CrOCN膜中的Cr含量為45原子%以外，其它皆與實施例(2-4)相同。
具體說明，蝕刻遮罩膜20(CrOCN膜)係使用鉻濺鍍靶，使用Ar與CO2與N2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：CO2：N2：He=23：29：12：35)，DC電源之電功率為1.8kW以進行成膜，來形成膜厚20nm之CrOCN膜(膜中的Cr含量：45原子%)。
實施例(2-18)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖9所示。
實施例(2-19)
實施例(2-19)除了係於實施例(2-8)中，將蝕刻遮罩膜20(CrOC膜)由下述條件進行成膜，且CrOC膜中的Cr含量為40原子%以外，其它皆與實施例(2-8)相同。
具體說明，蝕刻遮罩膜20(CrOC膜)係使用鉻濺鍍靶，使用Ar與CO2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：CO2：He=15：31：23)，DC電源之電功率為1.8kW以進行成膜，來形成膜厚20nm之CrOC膜(膜中的Cr含量：40原子%)。
實施例(2-19)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖9所示。
實施例(2-20)
實施例(2-20)除了係於實施例(2-8)中，將蝕刻遮罩膜20(CrOC膜)由下述條件進行成膜，且CrOC膜中的Cr含量為45原子%以外，其它皆與實施例(2-8)相同。
具體說明，蝕刻遮罩膜20(CrOC膜)係使用鉻濺鍍靶，使用Ar與CO2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：CO2：He=17：29：25)，DC 電源之電功率為1.8kW以進行成膜，來形成膜厚20nm之CrOC膜(膜中的Cr含量：45原子%)。
實施例(2-20)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖9所示。
實施例(2-21)
實施例(2-21)除了係於實施例(2-12)中，將蝕刻遮罩膜20(CrON膜)由下述條件進行成膜，且CrON膜中的Cr含量為40原子%以外，其它皆與實施例(2-12)相同。
具體說明，蝕刻遮罩膜20(CrON膜)係使用鉻濺鍍靶，使用Ar與NO與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：NO：He=15：62：23)，DC電源之電功率為1.8kW以進行成膜，來形成膜厚20nm之CrON膜(膜中的Cr含量：40原子%)。
實施例(2-21)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖9所示。
實施例(2-22)
實施例(2-22)除了係於實施例(2-12)中，將蝕刻遮罩膜20(CrON膜)由下述條件進行成膜，且CrON膜中的Cr含量為45原子%以外，其它皆與實施例(2-12)相同。
具體說明，蝕刻遮罩膜20(CrON膜)係使用鉻濺鍍靶，使用Ar與NO與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：NO：He=17：58：25)，DC電源之電功率為1.8kW以進行成膜，來形成膜厚20nm之CrON膜(膜中的Cr含量：45原子%)。
實施例(2-22)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖9所示。
實施例(2-23)
實施例(2-23)除了係於參考例(2-16)中，將蝕刻遮罩膜20(CrN膜)由下述條件進行成膜，且CrN膜中的Cr含量為40原子%以外，其它皆與參考例(2-16)相同。
具體說明，蝕刻遮罩膜20(CrN膜)係使用鉻濺鍍靶，使用Ar與N2且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：N2=10：80)，DC電源之電功率為2.0kW以進行成膜，來形成膜厚20nm之CrN膜(膜中的Cr含量：40原子%)。
實施例(2-23)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖9所示。
實施例(2-24)
實施例(2-24)除了係於參考例(2-16)中，將蝕刻遮罩膜20(CrN膜)由下述條件進行成膜，且CrN膜中的Cr含量為45原子%以外，其它皆與參考例(2-16)相同。
具體說明，蝕刻遮罩膜20(CrN膜)係使用鉻濺鍍靶，使用Ar與N2且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：N2=10：70)，DC電源之電功率為2.0kW以進行成膜，來形成膜厚20nm之CrN膜(膜中的Cr含量：45原子%)。
實施例(2-24)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖9所示。
實施例(3-1)~(3-12)、參考例(3-13)~(3-16)
實施例(3-1)~(3-12)、參考例(3-13)~(3-16)除了係將實施例(1-1)~(1-12)、參考例(1-13)~(1-16)中，電子束描繪(曝光)用化學增幅型正片光阻50(PRL009：富士電子材料股份有限公司製)的膜厚從100nm改為90nm，而伴隨地使得光阻圖樣之線寬(40nm)與光阻膜之膜厚90nm的比例(縱橫比)改變為1：2.25以外，其它皆與實施例(1-1)~(1-12)、參考例(1-13)~(1-16)相同。
實施例(3-1)~(3-12)、參考例(3-13)~(3-16)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖10及圖11所示。
實施例(3-17)~(3-24)
實施例(3-17)~(3-24)除了係將實施例(2-17)~(2-24)中，電子束描繪(曝光)用化學增幅型正片光阻50(SVL-08：富士電子材料股份有限公司製)改為電子束描繪(曝光)用化學增幅型正片光阻50(PRL009：富士電子材料股份有限公司製)，且將電子束描繪(曝光)用化學增幅型正片光阻50的膜厚改為90nm，而伴隨地使得光阻圖樣之線寬(40nm)與光阻膜之膜厚90nm的比例(縱橫比)改變為1：2.25以外，其它皆與實施例(2-17)~(2-24)相同。
實施例(3-17)~(3-24)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖12所示。
實施例(4-1)~(4-9)、參考例(4-10)~(4-12)
實施例(4-1)~(4-9)、參考例(4-10)~(4-12)除了係將實施例(1-1)~(1-3)、實施例(1-5)~(1-7)、實施例(1-9)~(1-11)、參考例(1-13)~(1-15)中，電子束描繪(曝光)用化學增幅型正片光阻50(PRL009：富士電子材料股份有限公司製)的膜厚從100nm改為75nm，而伴隨地使得光阻圖樣之線寬(40nm)與光阻膜之膜厚75nm的比例(縱橫比)改變為1：1.9以外，其它皆與實施例(1-1)~(1-3)、實施例(1-5)~(1-7)、實施例(1-9)~(1-11)、參考例(1-13)~(1-15)相同。
實施例(4-1)~(4-9)、參考例(4-10)~(4-12)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖13及圖14所示。
實施例(4-13)~(4-20)
實施例(4-13)~(4-20)除了係將實施例(2-17)~(2-24)中，電子束描繪(曝光)用化學增幅型正片光阻50(SVL-08：富士電子材料股份有限公司製)改為 電子束描繪(曝光)用化學增幅型正片光阻50(PRL009：富士電子材料股份有限公司製)，且將電子束描繪(曝光)用化學增幅型正片光阻50的膜厚改為75nm，而伴隨地使得光阻圖樣之線寬(40nm)與光阻膜之膜厚75nm的比例(縱橫比)改變為1：1.9，使得蝕刻遮罩膜之膜厚改為15nm以外，其它皆與實施例(2-17)~(2-24)相同。
實施例(4-13)~(4-20)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖14所示。
實施例(5-1)~(5-6)、參考例(5-7)~(5-8)
實施例(5-1)~(5-6)、參考例(5-7)~(5-8)除了係將實施例(1-1)~(1-2)、實施例(1-5)~(1-6)、實施例(1-9)~(1-10)、參考例(1-13)~(1-14)中，電子束描繪(曝光)用化學增幅型正片光阻50(PRL009：富士電子材料股份有限公司製)的膜厚從100nm改為65nm，而伴隨地使得光阻圖樣之線寬(40nm)與光阻膜之膜厚65nm的比例(縱橫比)改變為1：1.4以外，其它皆與實施例(1-1)~(1-2)、實施例(1-5)~(1-6)、實施例(1-9)~(1-10)、參考例(1-13)~(1-14)相同。
實施例(5-1)~(5-6)、參考例(5-7)~(5-8)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖15所示。
實施例(5-9)~(5-16)
實施例(5-9)~(5-16)除了係將實施例(2-17)~(2-24)中，電子束描繪(曝光)用化學增幅型正片光阻50(SVL-08：富士電子材料股份有限公司製)改為電子束描繪(曝光)用化學增幅型正片光阻50(PRL009：富士電子材料股份有限公司製)，且將電子束描繪(曝光)用化學增幅型正片光阻50的膜厚改為65nm，而伴隨地使得光阻圖樣之線寬(40nm)與光阻膜之膜厚65nm的比例(縱橫比)改變為1：1.4，使得蝕刻遮罩膜之膜厚改為10nm以外，其它皆與實施例(2-17)~(2-24)相同。
實施例(5-9)~(5-16)所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖16所示。
比較例1~2
比較例1除了係將實施例(2-1)之蝕刻遮罩膜20(CrOCN膜)的膜厚從5nm改為4nm以外，其它皆與實施例(2-1)相同。
比較例2除了係將實施例(2-4)之蝕刻遮罩膜20(CrOCN膜)的膜厚從20nm改為30nm以外，其它皆與實施例(2-4)相同。
比較例1~2所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖17所示。
比較例3~4
比較例3除了係將實施例(1-4)中，電子束描繪(曝光)用化學增幅型正片光阻50(PRL009：富士電子材料股份有限公司製)的膜厚從100nm改為120nm，而伴隨地使得光阻圖樣之線寬(40nm)與光阻膜之膜厚120nm的比例(縱橫比)改變為1：3以外，其它皆與實施例(1-4)相同。
比較例4除了係將實施例(2-4)中，電子束描繪(曝光)用化學增幅型正片光阻50(SVL-08：富士電子材料股份有限公司製)的膜厚從100nm改為120nm，而伴隨地使得光阻圖樣之線寬(40nm)與光阻膜之膜厚120nm的比例(縱橫比)改變為1：3以外，其它皆與實施例(2-4)相同。
比較例3~4所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖17所示。
比較例5~7
比較例5~7除了係於參考例(2-14)~(2-16)中，由下述條件來進行蝕刻遮罩膜20(CrN膜)之成膜，且將CrN膜中的Cr含量從50原子%改為90原子%以外，其它皆與參考例(2-14)~(2-16)相同。
具體說明，蝕刻遮罩膜20(CrN膜)係使用鉻濺鍍靶，使用Ar與N2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：N2：He=18：18：32)，DC電源之電功率為1.8kW且電壓為335V，在金屬模式下進行成膜，來形成膜厚各為10nm、15nm、20nm之CrN膜(膜中的Cr含量：90原子%)。
比較例5~7所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖17所示。
比較例8
比較例8除了係於參考例(1-16)中，由下述條件來進行蝕刻遮罩膜20(CrN膜)之成膜，且將CrN膜中的Cr含量從50原子%改為90原子%以外，其它皆與參考例(1-16)相同。
具體說明，蝕刻遮罩膜20(CrN膜)係使用鉻濺鍍靶，使用Ar與N2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：N2：He=18：18：32)，DC電源之電功率為1.8kW且電壓為335V，在金屬模式下進行成膜，來形成膜厚為20nm之CrN膜(膜中的Cr含量：90原子%)。
比較例8所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖17所示。
比較例9
比較例9除了係於參考例(2-16)中，由下述條件來進行蝕刻遮罩膜20(CrN膜)之成膜，且將CrN膜中的Cr含量從50原子%改為60原子%以外，其它皆與參考例(2-16)相同。
具體說明，蝕刻遮罩膜20(CrN膜)係使用鉻濺鍍靶，使用Ar與N2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：N2：He=18：24：32)，DC電源之電功率為1.8kW且電壓為338V，在金屬模式下進行成膜，來形成膜厚為20nm之CrN膜(膜中的Cr含量：60原子%)。
比較例9所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖18所示。
比較例10
比較例10除了係於參考例(2-16)中，將蝕刻遮罩膜20從CrN膜改為Cr膜，並由下述條件來進行成膜以外，其它皆與參考例(2-16)相同。
具體說明，蝕刻遮罩膜20(Cr膜)係使用鉻濺鍍靶，使用Ar且濺鍍氣體壓力為0.2Pa，DC電源之電功率為1.8kW且電壓為330V，在金屬模式下進行成膜，來形成膜厚為20nm之純Cr膜(膜中的Cr含量：100原子%)。
比較例10所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖18所示。
比較例11
比較例11除了係於參考例(1-16)中，將蝕刻遮罩膜20從CrN膜改為Cr膜，並由下述條件來進行成膜以外，其它皆與參考例(1-16)相同。
具體說明，蝕刻遮罩膜20(Cr膜)係使用鉻濺鍍靶，使用Ar且濺鍍氣體壓力為0.2Pa，DC電源之電功率為1.8kW且電壓為330V，在金屬模式下進行成膜，來形成膜厚為20nm之純Cr膜(膜中的Cr含量：100原子%)。
比較例11所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖18所示。
比較例12
比較例12除了係於實施例(1-21)中，由下述條件來進行遮光膜10之MoSiN(遮光層)12的成膜，並藉由改變其膜厚與膜中之Si含量來改變遮光膜10之總膜厚以外，其它皆與實施例(1-21)相同。
遮光膜10之MoSiN(遮光層)12係形成膜厚62nm之由鉬、矽、氮所組成之膜(Mo：6原子%，Si：75.8原子%，N：18.2原子%)。
使得遮光膜10之總膜厚為70nm。於ArF準分子雷射曝光光線(波長193nm)下，遮光膜10之光學濃度(OD)為3。
比較例12所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖18所示。
比較例13
比較例13除了係於參考例(4-11)中，由下述條件來進行蝕刻遮罩膜20(CrN膜)之成膜，且將CrN膜中的Cr含量從50原子%改為90原子%以外，其它皆與參考例(4-11)相同。
具體說明，蝕刻遮罩膜20(CrN膜)係使用鉻濺鍍靶，使用Ar與N2與He且濺鍍氣體壓力為0.2Pa(氣體流量比Ar：N2：He=18：18：32)，DC電源之電功率為1.8kW且電壓為335V，在金屬模式下進行成膜，來形成膜厚為10nm之CrN膜(膜中的Cr含量：90原子%)。
比較例13所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖18所示。
比較例14
比較例14除了係於實施例(1-17)中，由下述條件來進行遮光膜10之MoSi膜12(遮光層)的成膜，並藉由改變MoSi膜12(遮光層)之膜厚與MoSi膜12(遮光層)中之Si含量來改變遮光膜10之總膜厚以外，其它皆與實施例(1-17)相同。
遮光膜10之MoSi膜12(遮光層)係使用Mo：Si=8：92(原子%)之濺鍍靶，使用Ar且濺鍍氣體壓力為0.1Pa，DC電源之電功率為2.0kW，來形成膜厚為38nm之由鉬、矽所組成之膜(Mo：8原子%，Si：92原子%)，使得遮光膜10之總膜厚為60nm。
比較例17所使用之光罩基板的結構、其加工特性以及所獲得之光罩的遮光膜圖樣解析度係如圖18所示。
(評價)
圖4~圖18中，蝕刻遮罩膜於乾蝕刻後仍殘留有50nm以上之光阻膜厚的情況，由於不會使得光阻圖樣之LER劣化，而為較佳實施形態。又，遮光膜於乾蝕刻後仍殘留有3.0nm以上之蝕刻遮罩膜之膜厚的情況，由於不會使得蝕刻遮罩圖樣之LER惡化，而為較佳實施形態。
CD線性度及CD均勻度皆可滿足DRAM hp32nm之要求值，而為較佳實施形態。另外，關於CD均勻度，特別是著眼於因蝕刻遮罩膜之剝離所導致的劣化程度來進行評價。
又，電子束描繪曝光所要求之由遮光膜及蝕刻遮罩膜所組成之層積膜的薄膜電阻值係3.0kΩ/sq以下，而為較佳實施形態。另外，薄膜電阻值係根據4端子測定法來進行量測。
實施例(1-1)~(1-12)、參考例(1-13)~(1-16)、實施例(1-17)~(1-24)中，蝕刻遮罩膜於乾蝕刻後之光阻膜厚係於最大93.6nm(實施例1-9)~最小70.1nm(實施例1-16)的範圍內變動，且遮光膜於乾蝕刻後之蝕刻遮罩膜的膜厚係於最小3.1nm(實施例1-21)~最大18.6nm(實施例1-4等)的範圍內變動。
實施例(1-1)~(1-12)、參考例(1-13)~(1-16)、實施例(1-17)~(1-24)中，光阻膜之解析度(未達40nm時的LER、光阻傾倒等)良好，又，蝕刻遮罩膜之LER亦為良好，再者，所獲得之光罩中遮光膜圖樣之解析度係未達40nm。
實施例(1-1)~(1-12)、實施例(1-17)~(1-24)中，遮光膜本身之薄膜電阻值及層積膜之薄膜電阻值係滿足3.0kΩ/sq以下，且CD線性度及CD均勻度皆為良好。
參考例(1-13)~(1-16)中，層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，但由於蝕刻遮罩膜中的Cr含量較高(50原子%)而相對氯系氣體之蝕刻率較慢，故無法抑制微負載現象，又，亦難以將蝕刻遮罩膜剝離，故CD線性度及CD均勻度皆為不良。
實施例(2-1)~(2-12)、參考例(2-13)~(2-16)中，蝕刻遮罩膜於乾蝕刻後之光阻膜厚係於最大92.7nm(實施例2-9)~最小66.2nm(參考例2-16)範圍內變動，且遮光膜於乾蝕刻後蝕刻遮罩膜之膜厚係於最小3.6nm(實施例2-1等)~最大18.6nm(實施例2-4等)範圍內變動。
實施例(2-1)~(2-12)、參考例(2-13)~(2-16)中，光阻膜之解析度(未達40nm時的LER、光阻傾倒等)良好，又，蝕刻遮罩膜之LER亦為良好，再者，所獲得之光罩中遮光膜圖樣之解析度係未達40nm。
實施例(2-1)~(2-12)中，遮光膜本身之薄膜電阻值及層積膜之薄膜電阻值係滿足3.0kΩ/sq以下，且CD線性度及CD均勻度皆為良好。
參考例(2-13)~(2-16)中，層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，但由於蝕刻遮罩膜中的Cr含量較高(50原子%)而相對氯系氣體之蝕刻率較慢，故無法抑制微負載現象，又，亦難以將蝕刻遮罩膜剝離，故CD線性度及CD均勻度皆為不良。
實施例(2-17)~(2-24)中，蝕刻遮罩膜於乾蝕刻後之光阻膜厚係於最大70.3nm(實施例2-21)~最小66.5nm(實施例2-24)範圍內變動，且遮光膜於乾蝕刻後之蝕刻遮罩膜的膜厚各為18.6nm。
實施例(2-17)~(2-24)中，光阻膜之解析度(未達40nm時的LER、光阻傾倒等)良好，又，蝕刻遮罩膜之LER亦為良好，再者，所獲得之光罩中遮光膜圖樣之解析度係未達40nm。
實施例(2-17)~(2-24)中，遮光膜本身之薄膜電阻值及層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，CD線性度良好，但由於蝕刻遮罩膜中的Cr含量為40原子%、45原子%，因此難以將蝕刻遮罩膜剝離，故CD均勻度不良。
實施例(3-1)~(3-12)、參考例(3-13)~(3-16)中，蝕刻遮罩膜於乾蝕刻後之光阻膜厚係於最大83.6nm(實施例3-9)~最小60.1nm(參考例3-16)範圍內變動，且遮光膜於乾蝕刻後之蝕刻遮罩膜的膜厚係於最小3.6nm(實施例3-1等)~最大18.6nm(實施例3-4等)範圍內變動。
實施例(3-1)~(3-12)、參考例(3-13)~(3-16)中，光阻膜之解析度(未達40nm時的LER、光阻傾倒等)良好，又，蝕刻遮罩膜之LER亦為良好，再者，所獲得之光罩中遮光膜圖樣之解析度係未達40nm。
實施例(3-1)~(3-12)中，遮光膜本身之薄膜電阻值及層積膜之薄膜電阻值係滿足3.0kΩ/sq以下，且CD線性度及CD均勻度皆為良好。
參考例(3-13)~(3-16)中，層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，但由於蝕刻遮罩膜中的Cr含量較高(50原子%)而相對氯系氣體之蝕刻率較慢，故無法抑制微負載現象，又，亦難以將蝕刻遮罩膜剝離，故CD線性度及CD均勻度皆為不良。
實施例(3-17)~(3-24)中，蝕刻遮罩膜於乾蝕刻後之光阻膜厚係於最大63.7nm(實施例3-21)~最小60.3nm(實施例3-24)範圍內變動，且遮光膜於乾蝕刻後之蝕刻遮罩膜的膜厚各為18.6nm。
實施例(3-17)~(3-24)中，光阻膜之解析度(未達40nm時的LER、光阻傾倒等)良好，又，蝕刻遮罩膜之LER亦為良好，再者，所獲得之光罩中遮光膜圖樣之解析度係未達40nm。
實施例(3-17)~(3-24)中，遮光膜本身之薄膜電阻值及層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，CD線性度良好，但由於蝕刻遮罩膜中的Cr含量為40原子%、45原子%，因此難以將蝕刻遮罩膜剝離，故CD均勻度不良。
實施例(4-1)~(4-9)、參考例(4-10)~(4-12)中，蝕刻遮罩膜於乾蝕刻後之光阻膜厚係於最大68.6nm(實施例4-7)~最小52.5nm(參考例4-12)範圍內變動，且遮光膜於乾蝕刻後之蝕刻遮罩膜的膜厚係於最小3.6nm(實施例4-1等)~最大13.6nm(實施例4-3等)範圍內變動。
實施例(4-1)~(4-12)中，光阻膜之解析度(未達40nm時的LER、光阻傾倒等)良好，又，蝕刻遮罩膜之LER亦為良好，再者，所獲得之光罩中遮光膜圖樣之解析度係未達40nm。
實施例(4-1)~(4-9)中，遮光膜本身之薄膜電阻值及層積膜之薄膜電阻值係滿足3.0kΩ/sq以下，且CD線性度及CD均勻度皆為良好。
參考例(4-10)~(4-12)中，層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，但由於蝕刻遮罩膜中的Cr含量較高(50原子%)而相對氯系氣體之蝕刻率較慢，故無法抑制微負載現象，又，亦難以將蝕刻遮罩膜剝離，故CD線性度及CD均勻度皆為不良。
實施例(4-13)~(4-20)中，蝕刻遮罩膜於乾蝕刻後之光阻膜厚係於最大55.3nm(實施例4-17)~最小52.7nm(實施例4-20)範圍內變動，且遮光膜於乾蝕刻後之蝕刻遮罩膜的膜厚各為13.6nm。
實施例(4-13)~(4-20)中，光阻膜之解析度(未達40nm時的LER、光阻傾倒等)良好，又，蝕刻遮罩膜之LER亦為良好，再者，所獲得之光罩中遮光膜圖樣之解析度係未達40nm。
實施例(4-13)~(4-20)中，遮光膜本身之薄膜電阻值及層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，CD線性度良好，但由於蝕刻遮罩膜中的Cr含量為40原子%、45原子%，難以將蝕刻遮罩膜剝離，故CD均勻度不良。
實施例(5-1)~(5-6)、參考例(5-7)~(5-8)中，蝕刻遮罩膜於乾蝕刻後之光阻膜厚係於最大58.6nm(實施例5-5)~最小50.3nm(參考例5-8)範圍內變動，且遮光膜於乾蝕刻後之蝕刻遮罩膜的膜厚係於最小3.6nm(實施例5-1等)~最大8.6nn(實施例5-2等)範圍內變動。
實施例(5-1)~(5-6)、參考例(5-7)~(5-8)中，光阻膜之解析度(未達40nm時的LER、光阻傾倒等)良好，又，蝕刻遮罩膜之LER亦為良好，再者，所獲得之光罩中遮光膜圖樣之解析度係未達40nm。
實施例(5-1)~(5-6)中，遮光膜本身之薄膜電阻值及層積膜之薄膜電阻值係滿足3.0kΩ/sq以下，且CD線性度及CD均勻度皆為良好。
參考例(5-7)~(5-8)中，層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，但由於蝕刻遮罩膜中的Cr含量較高(50原子%)而相對氯系氣體之蝕刻率較慢，故無法抑制微負載現象，又，亦難以將蝕刻遮罩膜剝離，故CD線性度及CD均勻度皆為不良。
實施例(5-9)~(5-16)中，蝕刻遮罩膜於乾蝕刻後之光阻膜厚係於最大51.9nm(實施例5-13)~最小50.4nm(實施例5-16)範圍內變動，且遮光膜於乾蝕刻後之蝕刻遮罩膜的膜厚各為8.6nm。
實施例(5-9)~(5-16)中，光阻膜之解析度(未達40nm時的LER、光阻傾倒等)良好，又，蝕刻遮罩膜之LER亦為良好，再者，所獲得之光罩中遮光膜圖樣之解析度係未達40nm。
實施例(5-9)~(5-16)中，遮光膜本身之薄膜電阻值及層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，CD線性度良好，但由於蝕刻遮罩膜中的Cr含量為40原子%、45原子%，難以將蝕刻遮罩膜剝離，故CD均勻度不良。
比較例1
比較例1中，蝕刻遮罩膜20係為CrOCN膜(膜中的Cr含量為33原子%)，其膜厚較薄(4nm)，而遮光膜於乾蝕刻後蝕刻遮罩膜的膜厚則會薄至 2.6nm，故使得蝕刻遮罩膜之LER不良，又，所獲得之光罩中遮光膜圖樣之解析度無法達到未達40nm。
比較例2
比較例2中，蝕刻遮罩膜20係為CrOCN膜(膜中的Cr含量為33原子%)，其膜厚較厚(30nm)，蝕刻遮罩膜於乾蝕刻後光阻膜的膜厚則薄至49.6nm，故使得光阻膜之解析度(未達40nm時之LER)不良，又，所獲得之光罩中遮光膜圖樣之解析度無法達到未達40nm。
比較例3-4
比較例3-4中光阻50之膜厚係厚達120nm，縱橫比達1：3，因此會發生光阻圖樣之傾倒，又，所獲得之光罩中遮光膜圖樣之解析度無法達到未達40nm。
比較例5-9、13
比較例5-9、13中，蝕刻遮罩膜20係為CrN膜，膜中的Cr含量超過50原子%而高達60%、90%，故相對氯系氣體之蝕刻率較慢。因此，蝕刻遮罩膜於乾蝕刻時的光阻膜消耗量較多，乾蝕刻後之光阻膜的膜厚變薄，故使得蝕刻遮罩膜之LER不良，又，所獲得之光罩中遮光膜圖樣之解析度無法達到未達40nm。
再者，比較例5-9、13中，層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，但由於蝕刻遮罩膜中的Cr含量較高而相對氯系氣體之蝕刻率較慢，故無法抑制微負載現象，又，亦難以將蝕刻遮罩膜剝離，故CD線性度及CD均勻度皆為不良。
比較例10~11
比較例10~11中，蝕刻遮罩膜20係為Cr膜，膜中的Cr含量高達100%，而相對氯系氣體之蝕刻率較慢。因此，蝕刻遮罩膜於乾蝕刻時的光阻 膜消耗量較多，乾蝕刻後光阻膜之膜厚變薄，故使得蝕刻遮罩膜之LER不良，又，所獲得之光罩中遮光膜圖樣之解析度無法達到未達40nm。
再者，比較例10~11中，層積膜之薄膜電阻值雖滿足3.0kΩ/sq以下，但由於蝕刻遮罩膜中的Cr含量較高而相對氯系氣體之蝕刻率較慢，故無法抑制微負載現象，又，亦難以將蝕刻遮罩膜剝離，故CD線性度及CD均勻度皆為不良。
比較例12
比較例12中，遮光膜10的MoSiN(遮光層)12中，膜中的Mo含量較低(6原子%)，其膜厚較厚(62nm)，遮光膜10的總膜厚亦厚達70nm，因此藉由氟系氣體來針對遮光膜進行乾蝕刻時，蝕刻遮罩膜受到物理性蝕刻的時間變長。遮光膜於乾蝕刻後，蝕刻遮罩膜之膜厚薄至2.9nm，使得蝕刻遮罩膜之LER不良，又，所獲得之光罩中遮光膜圖樣之解析度無法達到未達40nm。
再者，比較例12、14中，遮光膜10之MoSiN(遮光層)12中，膜中的Mo含量各為較低的6原子%、8原子%，故層積膜之薄膜電阻值無法滿足3.0kΩ/sq以下。
依前述，藉由本發明可獲得適用於hp32nm世代，甚至適用於hp22nm以後之世代的高品質光罩。
又，關於形成於遮罩上的轉印圖樣之解析度，係可進行未達40nm之轉印圖樣的解析。
以上，已利用實施例來說明本發明，但本發明之技術範圍並非限定於前述實施例所記載的範圍。該行業者可容易地對於前述實施例進行多樣化之變更或改良。根據申請專利範圍之記載可知，前述各種變更或改良的形態亦包含於本發明之技術範圍。
1‧‧‧基板
10‧‧‧遮光膜
11‧‧‧內面反射防止層
12‧‧‧遮光層
13‧‧‧表面反射防止層
20‧‧‧蝕刻遮罩膜
50‧‧‧光阻

Claims (13)

  1. 一種光罩基板，係用於製作適用波長200nm以下之曝光光線的光罩用的光罩基板，其中該光罩基板係具備有：透光性基板；遮光膜，係形成於該透光性基板上；以及蝕刻遮罩膜，係連接於該遮光膜上而加以形成；該遮光膜係具有從該透光性基板側依序層積有下層與上層之構造；該下層係以含有鉬、矽及氮之材料來加以形成；該上層係以含有鉬及矽，並進一步地含有氧及氮中的至少任一者之材料，且鉬與矽之間的比率為1：6以上之材料來加以形成；該上層之鉬含有量係1.6原子%以上，未達10原子%；該蝕刻遮罩膜係以含有鉻、氧及碳之材料來加以形成；該蝕刻遮罩膜係鉻含量為20原子%以上，45原子%以下；氧含量為20原子%以上；碳含量為5原子%以上，20原子%以下。
  2. 如申請專利範圍第1項之光罩基板，其中該蝕刻遮罩膜係由氮氧碳化鉻所構成。
  3. 如申請專利範圍第2項之光罩基板，其中該蝕刻遮罩膜係使用鉻靶材，使用包含CO2氣體、N2氣體及稀有氣體之混合氣體，並以從金屬模式開始轉變為反應模式的周圍條件，或靠近反應模式之條件來加以形成。
  4. 如申請專利範圍第1或2項之光罩基底，其中該上層之氮及氧的總含量係30原子%以上。
  5. 如申請專利範圍第1或2項之光罩基底，其中下層於該遮光膜中所佔的比例係0.6以上、0.9以下。
  6. 如申請專利範圍第1或2項之光罩基底，其中該遮光膜及該蝕刻遮罩膜所組成之層積膜的薄膜電阻值係3.0kΩ/sq以下。
  7. 如申請專利範圍第1或2項之光罩基底，其中該蝕刻遮罩膜之膜厚係5nm以上、20nm以下；該遮光膜之膜厚係60nm以下。
  8. 如申請專利範圍第1或2項之光罩基底，其中該蝕刻遮罩膜係在製作光罩後之時點被去除的膜。
  9. 如申請專利範圍第1或2項之光罩基底，其係在該蝕刻遮罩膜上具有膜厚100nm以下之光阻膜。
  10. 一種光罩，係使用如申請專利範圍第1或2項之光罩基底來加以製作。
  11. 一種光罩之製造方法，係使用如申請專利範圍第1或2項之光罩基底的光罩之製造方法，其係具有：以形成於該蝕刻遮罩膜上的光阻圖樣來作為遮罩，並使用含有氧的氯系氣體來針對該蝕刻遮罩膜進行乾蝕刻，藉以於該蝕刻遮罩膜進行圖樣轉印之工序；以形成於該蝕刻遮罩膜的圖樣來作為遮罩，並使用氟系氣體來針對該遮光膜進行乾蝕刻，藉以於該遮光膜進行圖樣轉印之工序；以及在針對該遮光膜進行圖樣轉印後，使用含有氧的氯系氣體來進行乾蝕刻，藉以將該蝕刻遮罩膜去除之工序。
  12. 如申請專利範圍第11項之光罩之製造方法，其係在該蝕刻遮罩膜形成圖樣之工序與在該遮光膜形成圖樣之工序期間，具有去除該光阻圖樣之工序。
  13. 一種半導體元件之製造方法，其係以如申請專利範圍第10項之光罩的圖樣來進行轉印，藉以製造出半導體元件。
TW104103827A 2008-09-30 2009-09-30 A mask substrate, a mask, a manufacturing method thereof, and a method of manufacturing the semiconductor element TWI567483B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008252416 2008-09-30

Publications (2)

Publication Number Publication Date
TW201520684A TW201520684A (zh) 2015-06-01
TWI567483B true TWI567483B (zh) 2017-01-21

Family

ID=42073226

Family Applications (3)

Application Number Title Priority Date Filing Date
TW098133236A TWI446103B (zh) 2008-09-30 2009-09-30 A mask substrate, a photomask and a method of manufacturing the same, and a method of manufacturing the semiconductor element
TW098133230A TWI476507B (zh) 2008-09-30 2009-09-30 A mask substrate, a mask, a manufacturing method thereof, and a method of manufacturing the semiconductor element
TW104103827A TWI567483B (zh) 2008-09-30 2009-09-30 A mask substrate, a mask, a manufacturing method thereof, and a method of manufacturing the semiconductor element

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW098133236A TWI446103B (zh) 2008-09-30 2009-09-30 A mask substrate, a photomask and a method of manufacturing the same, and a method of manufacturing the semiconductor element
TW098133230A TWI476507B (zh) 2008-09-30 2009-09-30 A mask substrate, a mask, a manufacturing method thereof, and a method of manufacturing the semiconductor element

Country Status (7)

Country Link
US (1) US8940462B2 (zh)
JP (3) JP5558359B2 (zh)
KR (3) KR20110066207A (zh)
CN (1) CN102165369A (zh)
DE (1) DE112009002348T5 (zh)
TW (3) TWI446103B (zh)
WO (2) WO2010038444A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4853684B2 (ja) * 2009-03-31 2012-01-11 信越化学工業株式会社 フォトマスクブランク及びフォトマスク
JP5653888B2 (ja) * 2010-12-17 2015-01-14 Hoya株式会社 マスクブランク、転写用マスク、転写用マスクの製造方法、及び半導体デバイスの製造方法
JP5541265B2 (ja) * 2011-11-18 2014-07-09 信越化学工業株式会社 エッチングマスク膜の評価方法
WO2013111631A1 (ja) * 2012-01-23 2013-08-01 旭硝子株式会社 ナノインプリントモールド用ブランク、ナノインプリントモールドおよびそれらの製造方法
JP5906143B2 (ja) * 2012-06-27 2016-04-20 Hoya株式会社 マスクブランク、転写用マスク、転写用マスクの製造方法および半導体デバイスの製造方法
KR101497593B1 (ko) * 2012-08-27 2015-03-03 주식회사 에스앤에스텍 블랭크 마스크, 포토마스크 및 그의 제조 방법
JP5596111B2 (ja) * 2012-12-05 2014-09-24 Ｈｏｙａ株式会社 半導体デバイスの製造方法
EP2824511A1 (en) * 2013-07-11 2015-01-14 Basf Se The use of surfactants having at least three short-chain perfluorinated groups in formulations for photo mask cleaning
KR102046729B1 (ko) * 2013-09-24 2019-11-19 호야 가부시키가이샤 마스크 블랭크, 전사용 마스크, 및 반도체 디바이스의 제조방법
JP6229466B2 (ja) * 2013-12-06 2017-11-15 信越化学工業株式会社 フォトマスクブランク
JP6394496B2 (ja) * 2014-07-15 2018-09-26 信越化学工業株式会社 バイナリフォトマスクブランク、その製造方法、及びバイナリフォトマスクの製造方法
JP5775631B2 (ja) * 2014-08-06 2015-09-09 Hoya株式会社 マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法
JP6287932B2 (ja) * 2015-03-31 2018-03-07 信越化学工業株式会社 ハーフトーン位相シフト型フォトマスクブランクの製造方法
EP3086174B1 (en) * 2015-03-31 2017-11-15 Shin-Etsu Chemical Co., Ltd. Method for preparing halftone phase shift photomask blank
EP3125041B1 (en) 2015-07-27 2020-08-19 Shin-Etsu Chemical Co., Ltd. Method for preparing a photomask
JP6398927B2 (ja) * 2015-09-18 2018-10-03 信越化学工業株式会社 フォトマスクブランク、その製造方法及びフォトマスク
JP6158460B1 (ja) 2015-11-06 2017-07-05 Hoya株式会社 マスクブランク、位相シフトマスクの製造方法、及び半導体デバイスの製造方法
KR20180114895A (ko) * 2016-02-15 2018-10-19 호야 가부시키가이샤 마스크 블랭크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
JP6900872B2 (ja) * 2016-12-26 2021-07-07 信越化学工業株式会社 フォトマスクブランク及びその製造方法
US11048160B2 (en) * 2017-06-14 2021-06-29 Hoya Corporation Mask blank, phase shift mask and method for manufacturing semiconductor device
JP6463536B1 (ja) * 2018-05-09 2019-02-06 株式会社エスケーエレクトロニクス プロキシミティ露光用フォトマスクとその製造方法
JP6988697B2 (ja) 2018-05-31 2022-01-05 信越化学工業株式会社 フォトマスクブランク、フォトマスクの製造方法及びフォトマスク
JP7044095B2 (ja) 2019-05-31 2022-03-30 信越化学工業株式会社 フォトマスクブランク、フォトマスクの製造方法及びフォトマスク
JP7280171B2 (ja) 2019-12-05 2023-05-23 信越化学工業株式会社 フォトマスクブランク、フォトマスクの製造方法及びフォトマスク
JP7331793B2 (ja) * 2020-06-30 2023-08-23 信越化学工業株式会社 フォトマスクの製造方法及びフォトマスクブランク
CN112981316A (zh) * 2021-02-05 2021-06-18 上海传芯半导体有限公司 相移反位膜掩模基版的制作方法
US11763062B2 (en) 2021-05-10 2023-09-19 GBT Tokenize Corp. Systems and methods for eliminating electromigration and self-heat violations in a mask layout block
CN113311660B (zh) * 2021-06-03 2023-07-18 上海传芯半导体有限公司 掩模基版的制作方法及具有等离子体加热装置的涂胶设备
US11853682B2 (en) 2021-06-07 2023-12-26 GBT Tokenize Corp. Systems and methods for identification and elimination of geometrical design rule violations of a mask layout block
US11586799B1 (en) 2021-09-27 2023-02-21 GBT Technologies, Inc. Systems and methods of eliminating connectivity mismatches in a mask layout block
US11741284B2 (en) 2021-09-28 2023-08-29 GBT Technologies, Inc. Systems and methods of automatic generation of integrated circuit IP blocks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012851A1 (en) * 2000-07-25 2002-01-31 International Business Machines Corporation Ternary photomask and method of making the same
TW200523667A (en) * 2001-05-31 2005-07-16 Toshiba Kk Manufacturing method for exposure mask, generating method for mask substrate information
TW200638163A (en) * 2005-04-20 2006-11-01 Nanya Technology Corp Phase shifting mask for equal line/space dense line patterns
US20070212618A1 (en) * 2006-03-10 2007-09-13 Shin-Etsu Chemical Co., Ltd. Photomask blank and photomask

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240243A (ja) * 1985-04-18 1986-10-25 Asahi Glass Co Ltd フオトマスクブランクおよびフオトマスク
JPS6270849A (ja) * 1985-09-24 1987-04-01 Hoya Corp フオトマスクブランクとフオトマスク
JPH0239153A (ja) * 1988-07-29 1990-02-08 Toppan Printing Co Ltd フォトマスクブランク及びフォトマスク
JPH04371954A (ja) * 1991-06-20 1992-12-24 Toppan Printing Co Ltd フォトマスクブランク及びフォトマスク
EP0585872B1 (en) * 1992-09-01 2000-03-29 Dai Nippon Printing Co., Ltd. Process for fabricating a phase shift photomask or phase shift photomask blank
JP2000114246A (ja) * 1998-08-07 2000-04-21 Ulvac Seimaku Kk ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
TW498435B (en) 2000-08-15 2002-08-11 Hitachi Ltd Method of producing semiconductor integrated circuit device and method of producing multi-chip module
JP2002122980A (ja) 2000-10-17 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法およびフォトマスクの製造方法
JP2004053663A (ja) * 2002-07-16 2004-02-19 Shin Etsu Chem Co Ltd フォトマスクブランク、フォトマスク及びフォトマスクブランクの選定方法
JP4025267B2 (ja) * 2002-08-09 2007-12-19 株式会社神戸製鋼所 α型結晶構造主体のアルミナ皮膜の製造方法
EP2657768B1 (en) * 2004-06-16 2020-08-05 Hoya Corporation Photomask blank and photomask
JP4407815B2 (ja) 2004-09-10 2010-02-03 信越化学工業株式会社 フォトマスクブランク及びフォトマスク
JP4933754B2 (ja) * 2005-07-21 2012-05-16 信越化学工業株式会社 フォトマスクブランクおよびフォトマスクならびにこれらの製造方法
DE602006021102D1 (de) 2005-07-21 2011-05-19 Shinetsu Chemical Co Photomaskenrohling, Photomaske und deren Herstellungsverfahren
KR100725371B1 (ko) * 2006-01-13 2007-06-07 삼성전자주식회사 다층의 차광 패턴을 포함하는 포토마스크와 그 제조방법 및블랭크 포토마스크
JP4883278B2 (ja) 2006-03-10 2012-02-22 信越化学工業株式会社 フォトマスクブランク及びフォトマスクの製造方法
JP4764214B2 (ja) 2006-03-10 2011-08-31 凸版印刷株式会社 ハーフトーン型位相シフトマスク及びその製造方法
JP4737426B2 (ja) 2006-04-21 2011-08-03 信越化学工業株式会社 フォトマスクブランク
JP5294227B2 (ja) * 2006-09-15 2013-09-18 Ｈｏｙａ株式会社 マスクブランク及び転写マスクの製造方法
TWI457696B (zh) * 2008-03-31 2014-10-21 Hoya Corp 空白光罩、光罩及空白光罩之製造方法
JP5530075B2 (ja) * 2008-03-31 2014-06-25 Ｈｏｙａ株式会社 フォトマスクブランク、フォトマスク及びこれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012851A1 (en) * 2000-07-25 2002-01-31 International Business Machines Corporation Ternary photomask and method of making the same
TW200523667A (en) * 2001-05-31 2005-07-16 Toshiba Kk Manufacturing method for exposure mask, generating method for mask substrate information
TW200638163A (en) * 2005-04-20 2006-11-01 Nanya Technology Corp Phase shifting mask for equal line/space dense line patterns
US20070212618A1 (en) * 2006-03-10 2007-09-13 Shin-Etsu Chemical Co., Ltd. Photomask blank and photomask

Also Published As

Publication number Publication date
WO2010038445A1 (ja) 2010-04-08
US8940462B2 (en) 2015-01-27
KR20160138586A (ko) 2016-12-05
TW201028790A (en) 2010-08-01
KR101681335B1 (ko) 2016-11-30
TWI476507B (zh) 2015-03-11
JP2014197215A (ja) 2014-10-16
TW201520684A (zh) 2015-06-01
JP5797812B2 (ja) 2015-10-21
KR20110066207A (ko) 2011-06-16
WO2010038444A1 (ja) 2010-04-08
US20110229807A1 (en) 2011-09-22
JPWO2010038445A1 (ja) 2012-03-01
JP5558359B2 (ja) 2014-07-23
JPWO2010038444A1 (ja) 2012-03-01
TWI446103B (zh) 2014-07-21
JP5554239B2 (ja) 2014-07-23
TW201027237A (en) 2010-07-16
DE112009002348T5 (de) 2012-01-19
CN102165369A (zh) 2011-08-24
KR20110066206A (ko) 2011-06-16

Similar Documents

Publication Publication Date Title
TWI567483B (zh) A mask substrate, a mask, a manufacturing method thereof, and a method of manufacturing the semiconductor element
US9651859B2 (en) Mask blank, transfer mask and method of manufacturing transfer mask
TWI436161B (zh) 遮罩基底及轉印用遮罩之製造方法
TWI648592B (zh) 光罩基底、相位偏移光罩、相位偏移光罩之製造方法及半導體裝置之製造方法
JP5602930B2 (ja) マスクブランクおよび転写用マスク
TWI497190B (zh) 空白光罩、光罩及空白光罩之製造方法
JP5704773B2 (ja) マスクブランク、転写用マスク及び転写用マスクの製造方法
WO2009157506A1 (ja) 位相シフトマスクブランクおよび位相シフトマスク
TW201823851A (zh) 半色調相移空白遮罩及半色調相移遮罩
KR101903227B1 (ko) 하프톤 위상 시프트형 포토마스크 블랭크의 제조 방법
WO2009123166A1 (ja) フォトマスクブランクおよびその製造方法
CN111344633B (zh) 掩模坯料、相移掩模及制造方法、半导体器件的制造方法
KR20180026766A (ko) 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
TWI788304B (zh) 半色調相移型空白光罩、其製造方法及半色調相移型光罩
TWI789999B (zh) 遮罩基底、轉印用遮罩及半導體元件之製造方法
JP2018132686A (ja) マスクブランク、転写用マスク、転写用マスクの製造方法および半導体デバイスの製造方法