JP5775631B2 - マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法 - Google Patents

マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5775631B2
JP5775631B2 JP2014160166A JP2014160166A JP5775631B2 JP 5775631 B2 JP5775631 B2 JP 5775631B2 JP 2014160166 A JP2014160166 A JP 2014160166A JP 2014160166 A JP2014160166 A JP 2014160166A JP 5775631 B2 JP5775631 B2 JP 5775631B2
Authority
JP
Japan
Prior art keywords
light shielding
film
less
light
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014160166A
Other languages
English (en)
Other versions
JP2015007788A (ja
Inventor
淳志 小湊
淳志 小湊
雅広 橋本
雅広 橋本
野澤 順
順 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2014160166A priority Critical patent/JP5775631B2/ja
Publication of JP2015007788A publication Critical patent/JP2015007788A/ja
Application granted granted Critical
Publication of JP5775631B2 publication Critical patent/JP5775631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

本発明は、半導体デバイス等の製造において使用されるマスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法等に関する。
半導体デバイス等の微細化は、性能、機能の向上(高速動作や低消費電力化等)や低コスト化をもたらす利点があり、微細化はますます加速されている。この微細化を支えているのがリソグラフィ技術であり、転写用マスクは、露光装置、レジスト材料とともにキー技術となっている。
近年、半導体デバイスの設計仕様でいうDRAMハーフピッチ(hp)45nm〜32nm世代の開発が進められている。これはArFエキシマレーザー露光光(以下、ArF露光光)の波長193nmの約1/4〜1/6に相当している。特にhp45nm以降の世代では従来の位相シフト法、斜入射照明法や瞳フィルター法などの超解像技術(Resolution Enhancement Technology:RET)と光近接効果補正(Optical Proximity Correction : OPC)技術の適用だけでは不十分となってきており、超高NA技術(液浸リソグラフィ)が必要となってきている。
ところで、半導体製造に必要な回路パターンは、複数のフォトマスク(レチクル)パターンによって半導体ウェハに順次露光される。例えば、所定のレチクルがセットされた縮小投影露光装置(露光装置)は、ウェハ上の被投影領域を次々とずらしながら繰り返しパターンを投影露光する(ステップ・アンド・リピート方式)、または、レチクルとウェハを投影光学系に対して同期走査し、繰り返しパターンを投影露光する(ステップ・アンド・スキャン方式)が主流となっている。これらにより、半導体ウェハ内に所定個数分の集積回路チップ領域を形成する。
フォトマスク(レチクル)は、転写パターンを形成した領域と、その外周の領域と、を有する。この外周領域、即ちフォトマスク(レチクル)における四つの辺に沿った周縁の領域は、フォトマスク(レチクル)上の転写パターンをウェハ上の被投影領域を次々とずらしながら順次露光する際に、集積回路チップの形成数を増やす目的で、互いの外周領域が重なるようにして露光、転写される。通常、露光装置のマスクステージには、外周領域への露光光の照射を遮光するための遮蔽板が設けられている。しかし、遮蔽板による露光光の遮蔽では、位置精度の限界や光の回折現象の問題があり、外周領域へ露光光が漏れてしまう(この光を漏れ光という。)ことが避けられない。この外周領域への漏れ光がフォトマスクを透過してしまうと、ウェハ上のレジストを感光させてしまう恐れがある。このような重ね露光によるウェハ上のレジスト感光を防ぐ目的で、フォトマスクの外周領域には遮光帯(遮光体の帯、遮光体リング)をマスク加工にて作製する。また、この外周領域の遮光帯を形成する領域においては、重ね露光によるウェハ上のレジスト感光を抑制するには、通常、OD値(光学濃度)が3以上あると望ましいとされており、少なくとも2.8程度は必要とされている。
バイナリマスクの場合、遮光膜は、遮光膜の遮光性が高いため、転写パターン領域に遮光膜パターンを形成すると共に、転写パターン領域の外周の領域に遮光帯を形成する役割も有する。
遮光膜には、露光光に対する表面反射をある程度低くすることも必要とされている。このため、遮光膜の構造は、遮光性能を確保するための層と表面反射率を低減させるための層(表面反射防止層)の少なくとも2層の積層構造となっていることが一般的である。表面反射防止層は、その特性上、遮光性能を上げることは難しく、遮光膜の薄膜化にはあまり寄与できない層である。遮光膜の薄膜化には、これらの制約がある。
遮光膜を薄膜化すると、OD値(光学濃度)が減少してしまう。クロム系の遮光膜では、一般に必要とされているOD=3 を達成するために、60nm程度のトータルの膜厚が最低限必要であり、大幅な薄膜化は困難である(例えば、特許文献1:特開2007−241136号公報の[0005]欄参照)。
また、例えば、MoSi系材料の積層構造からなる遮光膜、例えば基板側からMoSiN主遮光層/MoSiON反射防止層の積層構造からなる遮光膜等、を備えるいわゆるバイナリ型フォトマスクの場合においても、必要とされているOD=2.8を達成するために、通常60nm程度のトータルの膜厚が最低限必要であり、大幅な薄膜化は困難である(特許文献2:特開2006−78825号公報)。
一方、特許文献3(国際公開2005/124454公報)には、光半透過膜を備えるマスクブランクが示されている。この光半透過膜は、所定の透過率だけ露光光を透過する特性を有し、この特性に関しては従来のハーフトーン型位相シフト膜と概ね同様である。しかし、この光半透過膜は、光半透過膜のある光半透過部を透過する露光光と光半透過膜のない透光部を透過する露光光との間での位相差が小さい膜という特性も併せ持っている。この特性は、従来のハーフトーン型位相シフト膜とは全く異なる。この光半透過膜を備えるマスクブランクは、エンハンサマスクを作製するために使用されるものである。
特開2007−241136号公報 特開2006−78825号公報 国際公開2005/124454公報
ところで、半導体デバイスの設計仕様でいうDRAMハーフピッチ(hp)40nm以降の世代のバイナリ型マスクにおいては、ArF露光光の波長193nmよりも転写用マスク上の転写パターンの線幅の方が小さく、またこれに対応するための超解像技術を採用していったことにより、転写パターン領域 (メインパターン領域)の遮光膜パターンの膜厚が厚いと、電磁界(EMF : ElectroMagnetics Field)効果に起因するバイアス(パターン線幅等の補正量)が大きくなるという問題が生じてきている。電磁界(EMF)効果に係るバイアスは、ウェハ上のレジストへの転写パターン線幅のCD精度に大きな影響を与える。このため、電磁界効果のシミュレーションを行い、EMFバイアスによる影響を抑制するため、転写用マスクの作製に際し、転写用マスクに作製する転写パターンの補正を行う必要がある。この転写パターンの補正計算は、EMFバイアスが大きいほど複雑化する。また、補正後の転写パターンもEMFバイアスが大きいほど複雑化していき、転写マスク作製に大きな負荷がかかる。EMFに起因するバイアスが大きくなることで、これらの新たな課題が発生していた。
バイナリマスクのマスク設計における光学シミュレーションは、設計された転写パターンが被転写体(ウェハ上のレジスト等)に設計通りに露光転写されるために、追加配置すべきOPCやSRAF等の補正パターンの形状やパターン線幅の補正量(バイアス量)等を算出することを大きな目的としている。このマスク設計の光学シミュレーションにTMA(Thin Mask Analysis)がある。TMAは、転写用マスクの遮光膜が、膜厚がゼロで所定の光学濃度を有しているという理想上の膜として補正パターンの形状やパターン線幅の補正量を算出するものである。理想上の膜で行う簡易的なシミュレーションであるため、シミュレーションの計算負荷が小さいという大きなメリットがある。しかし、EMF効果については考慮されていないシミュレーションであるため、EMF効果の影響が大きくなる近年の微細パターンでは、TMAのシミュレーション結果だけでは不十分であった。
本発明者らは、上記電磁界(EMF)効果の課題に関し、鋭意開発を行った。
まず、EMF効果の影響が小さい遮光膜であれば、TMAのシミュレーションを利用しやすくなり、EMFバイアスの補正計算の負荷を小さくすることができるということに着目した。
さらに、EMF効果の影響の小さい遮光膜について研究した結果、バイナリ型転写用マスクの場合においても、遮光膜のある遮光部を透過する露光光と遮光膜のない透光部を透過する露光光との間での位相差(以下、この位相差のことを単に位相差という。)が関係することが判明した。すなわち、遮光膜の位相差が小さくなっていくに従い、EMFバイアスが低減することがシミュレーションによって明らかになったのである。
また、遮光膜の膜厚も関係していることが判明した。すなわち、遮光膜の膜厚が、50nm未満であると、EMFバイアスの影響を補正するための転写パターンの補正計算負荷が小さくなり、転写マスク作製の負荷も小さくなる。さらに、遮光膜の膜厚が47nm以下であると、EMFバイアスがかなり低減できる。さらに、遮光膜の膜厚が40nm以下であると、より顕著な低減効果が得られることがシミュレーションによってそれぞれ判明した。
遮光膜を構成する層のうち、表面反射防止層は、反射防止機能を持たせる必要があるため、酸素や窒素をある程度以上含有させる必要があり、必然的に屈折率が高くなる。このため、表面反射防止層は、遮光膜の位相差が大きくプラスになる方向に働く。また、表面反射防止層は、反射防止機能を持たせるには、消衰係数kの小さい材料で形成する必要がある。そして、遮光層で遮光膜全体の遮光性能の大部分を確保しなければならないため、遮光層は消衰係数kの大きい材料で形成する必要がある。
これらのことを考慮した結果、まず、遮光層は、屈折率nが小さく、かつ消衰係数kが大きい材料を選定するに至った。このような特性を有する材料は、遷移金属シリサイドを含み、材料の屈折率nを上げてしまうような、あるいは消衰係数kを下げてしまうような他成分(特に、酸素や窒素)の含有量は10原子%未満に制限された遷移金属シリサイド系の材料であることを突き止めた。すなわち、遮光層を構成する材料に、遷移金属およびケイ素の合計含有量が90原子%以上の材料を選定した。
次に、遮光膜の全体膜厚が45nm以下、かつ露光光に対する光学濃度が2.8以上、かつ位相差が30度以下の3つの条件を同時に満たす膜構成を検討した。遮光膜全体の膜厚が45nm以下であり、光学濃度の低い表面反射防止層との積層構造で光学濃度2.8以上を確保するには、前記の材料で形成される遮光層は30nmの膜厚が少なくとも必要であることを突き止めた。この膜厚の遮光層になると、遮光膜の位相差が小幅のマイナスになる方向程度しか働かない。このため、表面反射防止層の膜厚を従来のような厚さにすると、遮光膜全体での位相差がプラス30度を大きく超えてしまう。また、近年の露光装置の進歩により、遮光膜からの表面反射が露光転写に与える影響が小さくなってきており、従来よりも表面反射率が多少大きくても許容されやすい傾向がある。これらのことを考慮し、遮光膜の表面反射率が50%未満と緩く設定し、検討した結果、表面反射防止層の膜厚は、選定した遮光層の材料であれば、3nm以上あれば、表面反射率を50%未満にすることができることが判明した。また、表面反射防止層の膜厚が6nm以下であれば、遮光膜全体での位相差を30度以内に抑制できることも突き止めた。
以上の多方面からの検討結果を総合的に考慮し、本発明を完成するに至った。
本発明は、EMFバイアスが低減された遮光膜を有し、したがって転写マスク作製に係る様々な負荷が大きく軽減され、しかも、転写用マスクとした際に、重ね露光による漏れ光によって、ウェハ上のレジスト膜が露光することを抑制できるだけの光学濃度を遮光膜に確保するという条件も同時に満たすことができるマスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法等の提供を目的とする。
本発明は、以下の構成を有する。
(構成1)
ArFエキシマレーザー露光光が適用されるバイナリ型マスクを作成するために用いられ、透光性基板上に、転写パターンを形成するための遮光膜を有するマスクブランクであって、
前記遮光膜は、遮光層および表面反射防止層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
前記遮光層は、遷移金属およびケイ素の合計含有量が90原子%以上である材料からなり、膜厚が30nm以上であり、
前記表面反射防止層は、膜厚が3nm以上6nm以下であり、
前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
ことを特徴とするマスクブランク。
(構成2)
前記遮光層中の遷移金属の含有量を遷移金属とケイ素の合計含有量で除した比率が42%以下であることを特徴とする構成1記載のマスクブランク。
(構成3)
前記遮光層中の遷移金属は、モリブデン(Mo)であることを特徴とする構成1または2のいずれかに記載のマスクブランク。
(構成4)
ArFエキシマレーザー露光光が適用されるバイナリ型マスクを作成するために用いられ、透光性基板上に、転写パターンを形成するための遮光膜を有するマスクブランクであって、
前記遮光膜は、遮光層および表面反射防止層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
前記遮光層は、屈折率nが2.00未満、かつ消衰係数kが2.37以上の材料からなり、膜厚が30nm以上であり、
前記表面反射防止層は、膜厚が3nm以上6nm以下であり、
前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
ことを特徴とするマスクブランク。
(構成5)
前記表面反射防止層は、屈折率nが2.00以上、かつ消衰係数kが1.00以下の材料からなることを特徴とする構成1から4のいずれかに記載のマスクブランク。
(構成6)
前記遮光層は、膜厚が42nm以下であることを特徴とする構成1から5のいずれかに記載のマスクブランク。
(構成7)
前記表面反射防止層は、遷移金属およびケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料、ケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料、又は、遷移金属に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料を主成分とすることを特徴とする構成1から6のいずれかに記載のマスクブランク。
(構成8)
前記表面反射防止層中の遷移金属は、モリブデン(Mo)であることを特徴とする構成7に記載のマスクブランク。
(構成9)
構成1から8のいずれかに記載のマスクブランクにおける前記遮光膜を、エッチングによりパターニングするエッチング工程を有することを特徴とする転写用マスクの製造方法。
(構成10)
ArFエキシマレーザー露光光が適用されるバイナリ型の転写用マスクであって、
前記転写用マスクは、透光性基板上に、転写パターンを有する遮光膜を有してなり、
前記遮光膜は、遮光層および表面反射防止層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
前記遮光層は、遷移金属およびケイ素の合計含有量が90原子%以上である材料からなり、膜厚が30nm以上であり、
前記表面反射防止層は、膜厚が3nm以上6nm以下であり、
前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
ことを特徴とする転写用マスク。
(構成11)
ArFエキシマレーザー露光光が適用されるバイナリ型の転写用マスクであって、
前記転写用マスクは、透光性基板上に、転写パターンを有する遮光膜を有してなり、
前記遮光膜は、遮光層および表面反射防止層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
前記遮光層は、屈折率nが2.00未満、かつ消衰係数kが2.37以上の材料からなり、膜厚が30nm以上であり、
前記表面反射防止層は、膜厚が3nm以上6nm以下であり、
前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
ことを特徴とする転写用マスク。
(構成12)
前記遮光膜に形成されている転写パターンには、ハーフピッチ40nm以下のラインアンドスペースパターンが含まれていることを特徴とする構成10または11のいずれかに記載の転写用マスク。
(構成13)
構成10から12のいずれかに記載の転写用マスクを用い、半導体ウェハ上に回路パターンを形成することを特徴する半導体デバイスの製造方法。
(構成14)
半導体ウェハ上に形成される回路パターンには、ハーフピッチ40nm以下のラインアンドスペースパターンが含まれていることを特徴する構成13に記載の半導体デバイスの製造方法。
本発明によれば、EMFバイアスが低減された遮光膜を実現し提供することができ、これにより転写マスク作製に係る様々な負荷が大きく軽減される。さらに、このEMFバイアスが低減された遮光膜は、重ね露光による漏れ光によって、ウェハ上のレジスト膜が露光することを抑制できるだけの光学濃度を前記遮光膜に確保するという条件も同時に満たすことができる。
位相差が異なる各遮光膜における転写パターンのフルピッチとEMFバイアスとの関係を示すグラフである。 遮光膜の位相差とEMFバイアスとの関係を示すグラフである。 表面反射防止層の膜厚と遮光膜の位相差との関係、および表面反射防止層の膜厚と露光光に対する表面反射率との関係を示すグラフである。 表面反射防止層の膜厚とEMFバイアスとの関係を示すグラフである。 転写パターンのフルピッチが80nmの場合における、遮光層の屈折率n、消衰係数kによるEMFバイアスをバブルの大きさで示したグラフである。 転写パターンのフルピッチが100nmの場合における、遮光層の屈折率n、消衰係数kによるEMFバイアスをバブルの大きさで示したグラフである。 転写パターンのフルピッチが120nmの場合における、遮光層の屈折率n、消衰係数kによるEMFバイアスをバブルの大きさで示したグラフである。 同じ屈折率nを有する遮光層について、遮光膜の膜厚とEMFバイアスとの関係を示すグラフである。 遮光層の消衰係数kおよび膜厚と光学濃度との関係を示すグラフである。 膜中のMo/(Mo+Si)比率と、膜の屈折率nおよび消衰係数kとの関係を示すグラフである。 実施例1において上層膜厚と下層膜厚とをそれぞれ変化させたときに、トータル膜厚、トータル位相シフト、トータルOD、表面反射率、がそれぞれどのように変化するのか、調べたグラフである。 実施例2において上層膜厚と下層膜厚とをそれぞれ変化させたときに、トータル膜厚、トータル位相シフト、トータルOD、表面反射率、がそれぞれどのように変化するのか、調べたグラフである。 本発明のマスクブランクの一実施形態を示す模式的断面である。 本発明の一実施例に係る転写用マスクの製造工程を説明するための模式的断面である。
以下、本発明を詳細に説明する。
本発明のマスクブランクは、
ArFエキシマレーザー露光光が適用されるバイナリ型マスクを作成するために用いられ、透光性基板上に、転写パターンを形成するための遮光膜を有するマスクブランクであって、
前記遮光膜は、遮光層および表面反射防止層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
前記遮光層は、遷移金属およびケイ素の合計含有量が90原子%以上である材料からなり、膜厚が30nm以上であり、
前記表面反射防止層は、膜厚が3nm以上6nm以下であり、
前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
ことを特徴とする。
また、本発明のマスクブランクは、
ArFエキシマレーザー露光光が適用されるバイナリ型マスクを作成するために用いられ、透光性基板上に、転写パターンを形成するための遮光膜を有するマスクブランクであって、
前記遮光膜は、遮光層および表面反射防止層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
前記遮光層は、屈折率nが2.00未満、かつ消衰係数kが2.37以上の材料からなり、膜厚が30nm以上であり、
前記表面反射防止層は、膜厚が3nm以上6nm以下であり、
前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である。
上記の各構成によれば、EMFバイアスが低減された遮光膜を実現し提供することができ、これにより転写マスク作製に係る様々な負荷が大きく軽減される。さらに、このEMFバイアスが低減された遮光膜は、重ね露光による漏れ光によって、ウェハ上のレジスト膜が露光することを抑制できるだけの光学濃度(2.8以上)を前記遮光膜に確保するという条件も同時に満たすことができる。
図1は、種々の位相差を有する遮光膜(ODは2.8以上)に、種々のパターンピッチのラインアンドスペースパターン(転写パターン)を有する転写用マスクを作製して対象物に露光転写した場合に生じるEMFバイアスをシミュレーションで算出した結果である。このシミュレーションでは、ArF露光光の照明条件を輪帯照明(Annular Illumination)に設定し算出している。なお、グラフ横軸のピッチは、露光転写された対象物(半導体ウェハ上のレジスト膜等)に転写されるラインアンドスペースパターンのフルピッチである。図1から、まず言えることは、いずれの位相差を有する遮光膜においても、ラインアンドスペースパターンのフルピッチが小さくなるにつれてEMFバイアスが大きくなっていることである。特に、フルピッチが90nmと80nmとの間ではEMFバイアスが急激に上昇する。一方、位相差の小さい遮光膜であるほど、EMFバイアスが低減されている。パターンのピッチの幅が小さくなるほど、そのEMFバイアスの低減度合は顕著となっている。特に、フルピッチが90nmと80nmとの間でのEMFバイアスの上昇度合いが位相差の小さい遮光膜では、大きく改善されている。これらの結果から、遮光膜の位相差を小さくすることが、EMFバイアスの低減に大きく寄与することは明らかである。
位相差の小さい遮光膜を形成するには、屈折率の小さい材料を用いる必要がある。しかし、遮光膜には、一般に、露光光に対する表面反射を抑制するための表面反射防止層が設けられる。表面反射防止層の材料には、酸素や窒素を比較的多く含有する屈折率が大きい材料が用いられる。そこで、以下に述べる条件で、遮光層と表面反射防止層の積層構造の遮光膜について、転写パターンを有する転写用マスクを作製して対象物に露光転写した場合に生じるEMFバイアスのシミュレーションを行った。また、露光光に対する表面反射率のシミュレーションも並行して行った。このシミュレーションでは、表面反射防止層の材料を、n=2.35、k=0.99に固定し、表面反射防止層の膜厚を0〜20nmの範囲で2nmずつ変化させた。また、遮光層の材料は、条件1(n=1.5、k=2.66、膜厚=40nm)、条件2(n=1.5、k=2.14、膜厚=50nm)、条件3(n=2、k=2.58、膜厚=40nm)、の3つの材料・膜厚の条件を選定し、それぞれシミュレーションされた。遮光層の材料・膜厚は、遮光層だけで所定の光学濃度(OD2.8以上)が確保できるものとした。転写用マスクを用いて、対象物に露光転写する転写パターンは、フルピッチが80nmのラインアンドスペースパターンとした。よって、転写用マスクの遮光膜に形成される転写パターンのスペース幅は、補正前の設計値で160nmとなる。ArF露光光の照明条件は、輪帯照明(Annular Illumination)を用いた。
図2は、シミュレーションした結果を用い、遮光膜全体での位相差とEMFバイアスとの関係で示したものである。図2から、いずれの遮光層の条件を用いた場合でも、遮光膜全体での位相差が小さくなるほど、EMFバイアスが低減されることがわかる。図3は、同じシミュレーション結果を用い、表面反射防止層の膜厚と遮光膜全体の位相差との関係、および表面反射防止層の膜厚と露光光に対する表面反射率との関係を1つのグラフで示したものである。図3から、いずれの遮光層の条件を用いた場合でも、表面反射防止層の膜厚が薄くなるほど、遮光膜全体の位相差は小さくなることがわかる。図4は、同じシミュレーション結果を用い、表面反射防止層の膜厚とEMFバイアスとの関係で示したものである。条件3の遮光層を適用した遮光膜よりも、条件1の遮光層を用いた遮光膜の方が、表面反射防止層の膜厚に関係なく、EMFバイアスが低減できている。この結果から、遮光層には、屈折率nの小さい材料を用いた方がEMFバイアスを低減できることがわかる。条件2の遮光層は、条件1の遮光層と同じ屈折率nを有するが、屈折率nの高い条件3の遮光層を用いた遮光膜の場合よりもEMFバイアスが大きくなっている。条件2の遮光層は、条件1や条件3の遮光層と比べて膜厚が10nm厚くなっている。この結果から、遮光層の膜厚は薄い方がEMFバイアスを低減できることがわかる。条件2の遮光層の膜厚が条件1の遮光層や条件3の遮光層と比べて厚いのは、条件2の遮光層の消衰係数kが低く、条件2の遮光層に他の条件の遮光層の場合とほぼ同じ所定の光学濃度を確保するためである。これらの結果から、遮光層の材料には、消衰係数kの大きい材料を選定する必要がある。
さらに、遮光層の屈折率n、消衰係数kの相違だけによるEMFバイアスへの影響を検証するシミュレーションを行った。シミュレーション条件として、まず遮光層の膜厚を44nmに、表面反射防止層の膜厚を4nmにそれぞれ固定した。表面反射防止層の材料は、n=2.35、k=0.99に、膜厚を4nmに固定した。ArF露光光の照明条件は、輪帯照明(Annular Illumination)を用いた。屈折率n、消衰係数kが異なる7種類の遮光層について、対象物に露光転写する転写パターンを、フルピッチが80nm、100nm、120nmの3種類のラインアンドスペースパターンでそれぞれシミュレーションを行った。図5〜図7は、このシミュレーション結果をもとに、フルピッチが80nm、100nm、120nmのそれぞれについて、遮光層の屈折率n、消衰係数kによるEMFバイアスの相違をバブルの大きさで示したグラフである。バブルの大きさが大きいほどEMFバイアスが大きいことを示している。これらの結果から、転写パターンのピッチに関係なく、遮光層の屈折率nが小さいほど、消衰係数kが大きいほど、EMFバイアスが小さくなることがわかる。
単純化した例でいうと、ラインアンドスペースパターンの場合、80nmのフルピッチのラインアンドスペースパターンではスペース幅が40nmとなる。EMFバイアスが40nmの場合、露光転写を行ったときに対象物上でスペース部分がつぶれてしまうことになり、パターンが露光転写されていないことになる。転写対象物上に転写パターンが確実に露光転写されることを考慮すると、EMFバイアスは、スペース幅の1/4以下に抑制することが望ましい。図2のフルピッチ80nmのラインアンドスペースパターンでのシミュレーション結果では、遮光層の屈折率nが2.00の条件3の場合や、遮光層の消衰係数kが2.14よりも大きい条件2の場合では、EMFバイアスが10nm以下に抑制することはできていない。また、遮光層の屈折率nが1.50、消衰係数kが2.66の条件1の場合でも、遮光膜の位相差が30度以下でなければ、EMFバイアスが10nm以下に抑制することはできていない。
遮光層の屈折率nが同じ1.50の材料を用いた場合で、表面反射防止層の材料と膜厚を固定して、それぞれEMFバイアスについてシミュレーションを行った。対象物に露光転写する転写パターンは、フルピッチが80nm(スペース幅が40nm)のラインアンドスペースパターンとした。ArF露光光の照明条件は、輪帯照明(Annular Illumination)を用いた。このシミュレーションの結果を図8に示す。図8の結果から、EMFバイアスを10nm以下に抑制するには、低い屈折率nの材料を用いた遮光層を用いても、遮光膜全体での膜厚を45nm以下にする必要があることがわかる。
一方、図3および図4の結果から、遮光膜の位相差を30度以下にすること、フルピッチが80nmのラインアンドスペースパターンの場合のEMFバイアスを10nm以下に抑制することを満たすためには、表面反射防止層の膜厚を6nm以下にする必要があることが判明した。また、図3の結果から、遮光膜の露光光に対する表面反射率を50%未満抑制するには、表面反射防止層の膜厚は3nm以上とする必要があることもわかった。
遮光膜の全体膜厚は45nm以下に、表面反射防止層の膜厚は3nm以上にする必要がそれぞれあることから、遮光層の膜厚は42nm以下としなければならない。表面反射防止層は、表面反射率を低減させる機能を持たせるには、消衰係数kの小さい材料である必要がある。よって、遮光膜に求められる所定の光学濃度(OD)を基本的に遮光層のみで満たすようにすることが望ましい。図9は、遮光層の消衰係数kを横軸に遮光層の膜厚を縦軸にとり、所定のOD(OD 2.8と3.0)の境界線を示したものである。遮光膜は、少なくともOD2.8以上であることが望まれる。遮光層の膜厚が上限の42nmでOD2.8以上を確保するには、消衰係数kを2.37以上とする必要がある。また、OD3.0以上を確保するには、消衰係数kを2.54以上とする必要がある。一方、表面反射防止層の膜厚を6nmとする場合には、遮光層の膜厚の上限が39nmである必要がある。この場合、遮光層でOD2.8以上を確保するには、消衰係数kを2.54以上とする必要がある。また、OD3.0以上を確保するには、消衰係数kを2.73以上とする必要がある。
遮光膜の全体膜厚は44nm以下の場合、表面反射防止層の膜厚は3nm以上にする必要があることから、遮光層の膜厚は41nm以下としなければならない。この場合、OD2.8以上を確保するには、消衰係数kを2.42以上とする必要がある。また、OD3.0以上を確保するには、消衰係数kを2.58以上とする必要がある。一方、表面反射防止層の膜厚を6nmとする場合には、遮光層の膜厚の上限が38nmである必要がある。この場合、遮光層でOD2.8以上を確保するには、消衰係数kを2.60以上とする必要がある。また、OD3.0以上を確保するには、消衰係数kを2.80以上とする必要がある。
遮光膜の全体膜厚は42nm以下の場合、表面反射防止層の膜厚は3nm以上にする必要があることから、遮光層の膜厚は39nm以下としなければならない。この場合、OD2.8以上を確保するには、消衰係数kを2.54以上とする必要がある。また、OD3.0以上を確保するには、消衰係数kを2.73以上とする必要がある。一方、表面反射防止層の膜厚を6nmとする場合には、遮光層の膜厚の上限が36nmである必要がある。この場合、遮光層でOD2.8以上を確保するには、消衰係数kを2.75以上とする必要がある。また、OD3.0以上を確保するには、消衰係数kを2.94以上とする必要がある。
遮光膜の全体膜厚は40nm以下の場合、表面反射防止層の膜厚は3nm以上にする必要があることから、遮光層の膜厚は37nm以下としなければならない。この場合、OD2.8以上を確保するには、消衰係数kを2.67以上とする必要がある。また、OD3.0以上を確保するには、消衰係数kを2.86以上とする必要がある。一方、表面反射防止層の膜厚を6nmとする場合には、遮光層の膜厚の上限が34nmである必要がある。この場合、遮光層でOD2.8以上を確保するには、消衰係数kを2.90以上とする必要がある。また、OD3.0以上を確保するには、消衰係数kを3.10以上とする必要がある。
遮光層の膜厚は、30nm以上であることが望ましい。膜厚30nmでOD2.8以上を確保するには、消衰係数kが3.30以上である材料を選定する必要がある。特に、OD3.0以上を確保するには、消衰係数kが3.50以上の材料を選定する必要がある。このような特性を有する材料は非常に限られており、30nmよりも薄くするためには、それ以上の消衰係数kの材料を見出す必要があるが難しいためである。
遮光層の屈折率nであるが、前記の結果から、少なくとも2.00未満である必要があることがわかる。遮光層の屈折率nは小さいほどEMFバイアスを低減できることから、1.80以下が望まれ、1.60以下でより好ましく、1.50以下であると最適である。以上の各種検討の結果から、遮光層を形成する材料は、屈折率nが2.00未満であり、かつ消衰係数kが2.37以上である必要がある。金属とケイ素を含有する材料、特に遷移金属とケイ素を含有する材料は、このような光学特性を持たせることができる。ただし、遮光層の屈折率nを上昇させるような、あるいは消衰係数kを低下させるような元素(特に、酸素、窒素、炭素、水素、不活性ガス(ヘリウム、アルゴン、キセノン))は極力少なくする必要がある。これらの元素の合計含有量は10原子%未満に制限する必要がある。よって、遮光層は、金属およびケイ素の合計含有量が90原子%以上である材料、特に、遷移金属およびケイ素の合計含有量が90原子%以上である材料であることが望ましい。
上記のように、本発明は、バイナリマスク及びバイナリマスクブランクでは従来着目されておらず制御もなされていない遮光膜全体での位相差を従前に比べ抑制することにより、EMFバイアスを抑制しようとする発明である。
また、本発明は、表面反射防止層により生じる位相差が小さくなるよう設計することにより、EMFバイアスを抑制しようとする発明である。
また、本発明は、表面反射防止層により生じる位相差を従前に比べ大きく抑制することにより、EMFバイアスを抑制しようとする発明である。
また、本発明は、表面反射防止層の膜厚を従前に比べかなり小さくすることにより、EMFバイアスを抑制しようとする発明である。
本発明において、前記遮光膜全体での位相差は、図2の結果等から見ても、25度以下、さらには20度以下であることが、EMFバイアスの抑制の観点から好ましい。
本発明において、前記遮光膜は、遮光層および表面反射防止層の積層構造からなる。
本発明のマスクブランクは、例えば、図13に示すように、透光性基板1上に、遮光層11および表面反射防止層12の積層構造からなる遮光膜10を備える。
本発明において、裏面反射防止層を有しない構造によって、より薄膜化を図ることは、電磁界(EMF)効果の課題改善に有効である。
本発明において、前記遮光膜は、遮光層および表面反射防止層に加え、他の層(例えば裏面反射防止層)を有する構造とすることができる。
本発明において、前記遮光層を構成する遷移金属(M)としては、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、タングステン(W)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、ニッケル(Ni)、パラジウム(Pb)、鉄(Fe)、ルテニウム(Ru)、ロジウム(Rh)、イリジウム(Ir)、プラチナ(Pt)、亜鉛(Zn)、金(Au)、銀(Ag)の何れか一つ又は二つ以上の合金等が挙げられる。
本発明において、前記表面反射防止層は、膜厚が6nm以下である必要がある。EMFバイアスのさらなる抑制の観点からは、膜厚が5nm以下、さらには4nm以下であることがより好ましい。
本発明において、前記表面反射防止層の屈折率nは、反射防止機能を持たせる観点から、2.00以上である必要がある。さらに、屈折率nは、2.10以上であることが好ましく、2.20以上であることがさらに好ましい。
本発明において、前記表面反射防止層の消衰係数kは、反射防止機能を持たせる観点から、1.00以下である必要がある。さらに、消衰係数kは、0.90以下であることが好ましく、0.80以下であることがさらに好ましい。
なお、本発明において、前記表面反射防止層は、表面反射防止を目的として成膜によって形成される層である。本発明において、前記表面反射防止層は、表面酸化処理によって前記遮光膜の表面に成された皮膜のみの構成や、加熱処理によって前記遮光膜の表面に形成された皮膜のみの構成、などは含まれない。
本発明において、前記遮光膜のArF露光光に対する表面反射率としては、50%未満である必要があり、45%以下であると好ましく、40%以下であるとより好ましい。
本発明において、前記遮光層中の遷移金属の含有量を遷移金属とケイ素の合計含有量で除した比率が42%以下である。
本発明において、前記遮光層中の遷移金属は、モリブデン(Mo)であることが好ましい。
図10は、遷移金属であるモリブデン(Mo)とケイ素(Si)からなるモリブデンシリサイド膜について、膜中のモリブデンの含有量[原子%]をモリブデンとケイ素[原子%]の合計含有量で除した比率(すなわち、膜中のモリブデンとケイ素の合計含有量を100としたときのモリブデンの含有量の比率を表したもの。以下「Mo/(Mo+Si)比率」という。)を変えた材料の屈折率nと消衰係数kを測定し、プロットしたグラフである。消衰係数kは、ある程度まではMo/(Mo+Si)比率が増加するにつれて大きくなるが、途中(33%付近)で頭打ちになる傾向がある。これに対して、屈折率nは、Mo/(Mo+Si)比率が少なくとも50%の範囲までは、増加するにつれて大きくなる傾向がある。前記のとおり、遮光層に適用可能な材料は、屈折率nが2.00未満である必要がある。遮光層の材料にモリブデンシリサイドを用いる場合、Mo/(Mo+Si)比率は、42%以下である必要がある。遮光層の屈折率nを1.80以下とする場合には、Mo/(Mo+Si)比率は、35%以下とする必要がある。遮光層の屈折率nを1.60以下とする場合には、Mo/(Mo+Si)比率は、27%以下とする必要がある。遮光層の屈折率nを1.50以下とする場合には、Mo/(Mo+Si)比率は、23%以下とする必要がある。なお、遮光層中に、遮光層の屈折率nを上げてしまうような元素が10原子%未満含有する場合、前記のMo/(Mo+Si)比率で屈折率nを下げる必要がある。この場合、前記のMo/(Mo+Si)比率の各上限値を8%程度下げることが望ましい。
遮光層の消衰係数kについて考慮すると、図10から、消衰係数kを2.75以上とするには、Mo/(Mo+Si)比率は、2%以上である必要がある。消衰係数を2.80以上とするには、Mo/(Mo+Si)比率は、4%以上である必要がある。消衰係数を2.86以上とするには、Mo/(Mo+Si)比率は、6%以上である必要がある。消衰係数を2.90以上とするには、Mo/(Mo+Si)比率は、7%以上である必要がある。消衰係数を3.00以上とするには、Mo/(Mo+Si)比率は、11%以上である必要がある。消衰係数を3.10以上とするには、Mo/(Mo+Si)比率は、16%以上である必要がある。ここでは、遷移金属シリサイドにモリブデンシリサイドを選んで検証したが、他の遷移金属シリサイドについても概ね同様の傾向を示す。
本発明においては、前記表面反射防止層は、遷移金属(M)およびケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料、ケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料、又は、遷移金属(M)に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料を主成分とすることが望ましい。表面反射防止層を構成する遷移金属は、前記に列挙した遮光層で適用可能なものはそのまま適用できる。遮光層が遷移金属とケイ素を含有する材料で形成されている場合においては、同じエッチングガスでドライエッチングが可能であり、エッチングレートの制御容易性も優れるためである。さらに遮光層を成膜するときに用いられるものと同じスパッタターゲットが適用可能であると、成膜のスループットに優れ、より好ましい。
本発明においては、遷移金属(M)およびケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料を主成分とする前記表面反射防止層は、MSiO,MSiN,MSiON,MSiOC,MSiCN,MSiOCN等で構成できる。
本発明においては、ケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料を主成分とする前記表面反射防止層は、SiO,SiN,SiON,SiOC,SiCN,SiOCN等で構成できる。
本発明においては、遷移金属(M)に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料を主成分とする前記表面反射防止層は、MO,MN,MON,MOC,MCN,MOCN等で構成できる。
前記表面反射防止層には、Taを主成分とする材料(TaO,TaON,TaBO,TaBON等)が好ましい。
酸素を50原子%以上含有するタンタルの酸化物からなる前記表面反射防止層は、反射防止効果に優れるので好ましい。
本発明においては、前記表面反射防止層中の遷移金属は、モリブデン(Mo)であることが好ましい。
前記遮光層中の遷移金属がモリブデン(Mo)である場合に、前記遮光層と同じターゲットを用いて前記表面反射防止層を成膜できるなどの利点があるからである。
本発明において、MoとSiからなる前記遮光層は、スパッタ室内のガス圧、加熱処理によって引張応力と圧縮応力を自在に制御可能である。例えば、MoとSiからなる前記遮光層の膜応力を引張応力となるよう制御することによって、前記表面反射防止層(例えばMoSiON)の圧縮応力と調和が取れる。つまり、前記遮光膜を構成する各層の応力を相殺でき、前記遮光膜の膜応力を極力低減できる(実質的にゼロにできる)。
本発明において、前記表面反射防止層は、MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等が挙げられる。
本発明において、前記表面反射防止層であるMoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等では、Mo多くすると耐洗浄性、特にアルカリ(アンモニア水等)や温水に対する耐性が小さくなる。この観点からは、表面反射防止層であるMoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等では、Mo極力減らすことが好ましい。
また、応力制御を目的として高温で加熱処理(アニール)する際、Moの含有量が多いと膜の表面が白く曇る(白濁する)現象が生じることがわかった。これは、MoOが表面に析出するためであると考えられる。このような現象を避ける観点からは、前記表面反射防止層であるMoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等では、表面反射防止層中のMoの含有量は10原子%未満であることが好ましい。しかし、Mo含有量が少なすぎる場合、DCスパッタリングの際の異常放電が顕著になり、欠陥発生頻度が高まる。よって、Moは正常にスパッタできる範囲で含有していることが望ましい。他の成膜技術によってはMoを含有せずに成膜可能な場合がある。
本発明のマスクブランクは、シングル露光(Single Exposure)、ダブルパターニング、ダブル露光に用いられるバイナリマスクブランクに適用できる。
なお、ダブルパターニングとは、ウェハに対するレジスト塗布、露光、現像、レジスト剥離の一連の工程を2回行い、パターニングを行う方法をいう。つまり、ウェハ上のレジストに対しては、従来のシングル露光と同じく、1回の転写パターンの露光が行われるものであり、漏れ光による重なり露光部分では最大4回分の露光となる。
ダブル露光(DE:Double Exposure)技術は、ウェハ上のレジスト膜に、1枚目の転写用マスクによる転写パターンの露光を行った後、さらに同じレジスト膜に対して2枚目の転写用マスクによる転写パターンの露光を行うものである。
本発明の転写用マスクの製造方法は、前記に記載したいずれかの構成のマスクブランクにおける前記遮光膜を、エッチングによりパターニングするエッチング工程を有することを特徴とする。
また、本発明の転写用マスクは、
ArFエキシマレーザー露光光が適用されるバイナリ型の転写用マスクであって、
前記転写用マスクは、透光性基板上に、転写パターンを有する遮光膜を有してなり、
前記遮光膜は、遮光層および表面反射防止層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
前記遮光層は、遷移金属およびケイ素の合計含有量が90原子%以上である材料からなり、膜厚が30nm以上であり、
前記表面反射防止層は、膜厚が3nm以上6nm以下であり、
前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
ことを特徴とする。
また、本発明の転写用マスクは、
ArFエキシマレーザー露光光が適用されるバイナリ型の転写用マスクであって、
前記転写用マスクは、透光性基板上に、転写パターンを有する遮光膜を有してなり、
前記遮光膜は、遮光層および表面反射防止層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
前記遮光層は、屈折率nが2.00未満、かつ消衰係数kが2.37以上の材料からなり、膜厚が30nm以上であり、
前記表面反射防止層は、膜厚が3nm以上6nm以下であり、
前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
ことを特徴とする。
さらに、本発明の転写用マスクは、前記遮光膜に形成されている転写パターンには、ハーフピッチ40nm以下のラインアンドスペースパターンが含まれていることを特徴とする。 上記構成によれば、EMFバイアスが低減された遮光膜を有するマスクブランクを用いることにより、転写マスク作製に係る様々な負荷が大きく軽減される。さらに、得られた転写マスクは、重ね露光による漏れ光によって、ウェハ上のレジスト膜が露光することを抑制できるだけの光学濃度を遮光膜に確保するという条件も同時に満たすことができる。
なお、本発明の転写用マスクは、シングル露光、ダブルパターニング、ダブル露光に用いられる転写マスクに適用できる。
本発明において、図13に示すように、遮光膜10上に、遮光膜10に適用する材料に対して高いエッチング選択性を有する材料からなるエッチングマスク膜20を設けた構成とすることが望ましい。遮光膜10に形成する転写パターンの線幅は、ラインアンドスペースパターンの場合では、ハーフピッチで40nmと非常に微細である。このような微細なパターンを有機系材料のレジスト膜100に形成し、これをマスクとしてドライエッチングで直接、遮光膜10に転写パターンを形成しようとすると、レジスト膜100の膜厚が厚くなり過ぎて、パターン転写精度が大きく低下するという問題がある。レジスト膜100に形成された微細パターンを膜厚の薄いエッチングマスク膜20にドライエッチングで転写し、転写パターンが形成されたエッチングマスク膜20をマスクとして、遮光膜10をドライエッチングしてパターン転写を行うと、遮光膜10に高い精度で転写パターンが形成できる。エッチングマスク膜に適用可能な材料としては、遮光膜がフッ素系ガスでドライエッチングされる場合においては、高いエッチング選択性を有するクロムを含有する材料が好適である。また、クロムを含有する材料は、通常、塩素系ガスと酸素の混合ガスによるドライエッチングされる。クロムを含有する材料が適用されたエッチングマスク膜のドライエッチングのエッチングレートを向上させるには、クロムの含有量を45原子%以下とすることが望ましい。また、エッチングマスク膜中のクロムの含有量が40原子%以下であるとさらに望ましく、35原子%以下であるとより好ましい。
本発明において、遷移金属とケイ素を含む薄膜や、遷移金属を含む薄膜のドライエッチングには、例えば、SF、CF、C、CHF等の弗素系ガス、これらとHe、H、N、Ar、C、O等の混合ガス、或いはCl、CHCl等の塩素系のガス又は、これらとHe、H、N、Ar、C等の混合ガスを用いることができる。
本発明において、レジストは化学増幅型レジストであること好ましい。高精度の加工に適するためである。
本発明は、レジスト膜厚100nm以下、レジスト膜厚75nm以下、更にはレジスト膜厚50nmをねらった世代のマスクブランクに適用する。
本発明において、レジストは電子線描画用のレジストであること好ましい。高精度の加工に適するためである。
本発明は、電子線描画によりレジストパターンを形成する電子線描画用のマスクブランクに適用する。
本発明において、透光性基板としては、合成石英基板、CaF基板、ソーダライムガラス基板、無アルカリガラス基板、低熱膨張ガラス基板、アルミノシリケートガラス基板などが挙げられる。
本発明において、マスクブランクには、マスクブランクや、レジスト膜付きマスクブランクが含まれる。
本発明において、転写マスクには、位相シフト効果を使用しないバイナリ型マスク、レチクルが含まれる。本発明においては、エンハンサマスク、位相シフトマスクは含まれない。
本発明の半導体デバイスの製造方法は、前記のいずれかの構成の転写用マスクを用い、半導体ウェハ上に回路パターンを形成することを特徴する。
また、本発明の半導体デバイスの製造方法は、半導体ウェハ上に形成される回路パターンには、ハーフピッチ40nm以下のラインアンドスペースパターンが含まれていることを特徴する。
本発明の転写用マスクは、ハーフピッチ40nm以下のラインアンドスペースのパターン転写精度に優れており、この転写用マスクを用いて、ハーフピッチ40nm以下のラインアンドスペースパターンを有する回路パターンを半導体ウェハ上に形成するのに最適である。
以下、実施例により、本発明を更に具体的に説明する。
(実施例1)
(マスクブランクの作製)
図13に示すように、透光性基板1としてサイズ6インチ角、厚さ0.25インチの合成石英ガラス基板を用い、透光性基板1上に、遮光膜10として、MoSiN膜(遮光層11)、MoSiON膜(表面反射防止層12)、をそれぞれ形成した。
具体的には、透光性基板1上に、モリブデン(Mo)とケイ素(Si)の混合ターゲット(Mo:Si=21原子%:79原子%)を用い、アルゴン(Ar)と窒素(N)の混合ガス雰囲気で、反応性スパッタリング(DCスパッタリング)により、遮光層11(MoSiN膜,N=約5原子%)を35nmの膜厚で形成した。
次に、遮光層11上に、モリブデン(Mo)とケイ素(Si)の混合ターゲット(Mo:Si=4原子%:96原子%)を用い、アルゴン(Ar)と酸素(O)と窒素(N)の混合ガス雰囲気で、反応性スパッタリング(DCスパッタリング)により、表面反射防止層12(MoSiON膜)を4nmの膜厚で形成した。
遮光膜10の合計膜厚は39nmとした。遮光膜10の光学濃度(OD)はArFエキシマレーザー露光光の波長193nmにおいて3.03であった。
遮光膜10は、表面反射率が41.9%であった。透過率及び反射率の測定は、分光光度計を用いて行った。
MoSiN膜(遮光層11)は、屈折率n:1.50、消衰係数k:3.06、であった。
MoSiON膜(表面反射防止層12)は、屈折率n:2.28、消衰係数k:0.92、であった。
(成膜後加熱処理)
次に、上記基板を450℃で30分間加熱処理(アニール処理)した。
(評価)
上記遮光膜10に対して、上記遮光膜10を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差(位相角)を調べたところ、位相差は13度であった。
実施例1において上層膜厚と下層膜厚とをそれぞれ変化させたときに、トータル膜厚、トータル位相シフト量、トータルOD、表面反射率、がそれぞれどのように変化するのか、調べたグラフを図11に示す。
図11から、上層膜厚、下層膜厚、トータル膜厚、トータル位相シフト量、トータルOD、表面反射率、を総合的に検討、考慮する必要があることがわかる。
実施例1のマスクブランクを用いて、ArF露光光が適用され、半導体デバイスの設計仕様でいうDRAMハーフピッチ(hp)40nmのラインアンドスペースパターン(L&S)を含む転写パターンを有するバイナリ転写マスクを作製するにあたり、EMFバイアスを調べるシミュレーションを行った。その結果、EMFバイアスは、輪帯照明(Annular Illumination)の場合6.2nm、2極照明(Dipole Illumination)の場合−0.3nmであった。
(実施例2)
(マスクブランクの作製)
図13に示すように、透光性基板1としてサイズ6インチ角、厚さ0.25インチの合成石英ガラス基板を用い、透光性基板1上に、遮光膜10として、MoSiN膜(遮光層11)、MoSiON膜(表面反射防止層12)、をそれぞれ形成した。
具体的には、透光性基板1上に、モリブデン(Mo)とケイ素(Si)の混合ターゲット(Mo:Si=9.5原子%:89.5原子%)を用い、アルゴン(Ar)ガス雰囲気で、スパッタリング(DCスパッタリング)により、遮光層11(MoSi膜)を38nmの膜厚で形成した。
次に、遮光層11上に、モリブデン(Mo)とケイ素(Si)の混合ターゲット(Mo:Si=4原子%:96原子%)を用い、アルゴン(Ar)と酸素(O)と窒素(N)の混合ガス雰囲気で、反応性スパッタリング(DCスパッタリング)により、表面反射防止層12(MoSiON膜)を4nmの膜厚で形成した。
遮光膜10の合計膜厚は42nmとした。遮光膜10の光学濃度(OD)はArFエキシマレーザー露光光の波長193nmにおいて3.0であった。
遮光膜10は、表面反射率が39.6%であった。透過率及び反射率の測定は、分光光度計を用いて行った。
MoSiN膜(遮光層11)は、屈折率n:1.24、消衰係数k:2.77、であった。
MoSiON膜(表面反射防止層12)は、屈折率n:2.28、消衰係数k:0.92、であった。
(成膜後加熱処理)
次に、上記基板を450℃で30分間加熱処理(アニール処理)した。
(評価)
上記遮光膜10に対して、上記遮光膜10を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差(位相角)を調べたところ、位相差は1.1度であった。
実施例2において上層膜厚と下層膜厚とをそれぞれ変化させたときに、トータル膜厚、トータル位相シフト量、トータルOD、表面反射率、がそれぞれどのように変化するのか、調べたグラフを図12に示す。
図12から、上層膜厚、下層膜厚、トータル膜厚、トータル位相シフト量、トータルOD、表面反射率、を総合的に検討、考慮する必要があることがわかる。
実施例2のマスクブランクを用いて、ArF露光光が適用され、半導体デバイスの設計仕様でいうDRAMハーフピッチ(hp)40nmのL&Sを含む転写パターンを有するバイナリ転写マスクを作製するにあたり、EMFバイアスを調べるシミュレーションを行った。その結果、EMFバイアスは、輪帯照明(Annular Illumination)の場合6.0nm、2極照明(Dipole Illumination)の場合−0.5nmであった。
(実施例3)
(マスクブランクの作製)
図13に示すように、透光性基板1としてサイズ6インチ角、厚さ0.25インチの合成石英ガラス基板を用い、透光性基板1上に、遮光膜10として、MoSiN膜(遮光層11)、MoSiON膜(表面反射防止層)、をそれぞれ形成した。
具体的には、透光性基板1上に、モリブデン(Mo)とケイ素(Si)の混合ターゲット(Mo:Si=9.5原子%:89.5原子%)を用い、アルゴン(Ar)ガス雰囲気で、スパッタリング(DCスパッタリング)により、遮光層11(MoSi膜)を39nmの膜厚で形成した。
次に、遮光層11上に、モリブデン(Mo)とケイ素(Si)の混合ターゲット(Mo:Si=4原子%:96原子%)を用い、アルゴン(Ar)と酸素(O)と窒素(N)の混合ガス雰囲気で、反応性スパッタリング(DCスパッタリング)により、表面反射防止層12(MoSiON膜)を6nmの膜厚で形成した。
遮光膜10の合計膜厚は45nmとした。遮光膜10の光学濃度(OD)はArFエキシマレーザー露光光の波長193nmにおいて3.04であった。
遮光膜10は、表面反射率が29.8%であった。透過率及び反射率の測定は、分光光度計を用いて行った。
MoSiN膜(遮光層11)は、屈折率n:1.24、消衰係数k:2.77、であった。
MoSiON膜(表面反射防止層12)は、屈折率n:2.28、消衰係数k:0.92、であった。
(成膜後加熱処理)
次に、上記基板を450℃で30分間加熱処理(アニール処理)した。
(評価)
上記遮光膜10に対して、上記遮光膜10を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差(位相角)を調べたところ、位相差は9.5度であった。
実施例3のスクブランクを用いて、ArF露光光が適用され、半導体デバイスの設計仕様でいうDRAMハーフピッチ(hp)40nmのL&Sを含む転写パターンを有するバイナリ転写マスクを作製するにあたり、EMFバイアスを調べるシミュレーションを行った。その結果、EMFバイアスは、輪帯照明(Annular Illumination)の場合7.4nm、2極照明(Dipole Illumination)の場合−0.1nmであった。
(比較例1)
(マスクブランクの作製)
図13に示すように、透光性基板1としてサイズ6インチ角、厚さ0.25インチの合成石英ガラス基板を用い、透光性基板1上に、遮光膜10として、MoSiN膜(遮光層11)、MoSiON膜(表面反射防止層12)、をそれぞれ形成した。
具体的には、透光性基板1上に、モリブデン(Mo)とケイ素(Si)の混合ターゲット(Mo:Si=21原子%:79原子%)を用い、アルゴン(Ar)と窒素(N)の混合ガス雰囲気で、反応性スパッタリング(DCスパッタリング)により、遮光層11(MoSiN膜)を50nmの膜厚で形成した。
次に、遮光層11上に、モリブデン(Mo)とケイ素(Si)の混合ターゲット(Mo:Si=4原子%:96原子%)を用い、アルゴン(Ar)と酸素(O)と窒素(N)の混合ガス雰囲気で、反応性スパッタリング(DCスパッタリング)により、表面反射防止層12(MoSiON膜)を10nmの膜厚で形成した。
なお、上記各層の元素分析は、ラザフォード後方散乱分析法を用いた。
遮光膜10の合計膜厚は60nmとした。遮光膜10の光学濃度(OD)はArFエキシマレーザー露光光の波長193nmにおいて3.0であった。
遮光膜10は、表面反射率が21.3%であった。透過率及び反射率の測定は、分光光度計を用いて行った。
MoSiN膜(遮光層11)は、屈折率n:2.42、消衰係数k:1.91、であった。
MoSiON膜(表面反射防止層12)は、屈折率n:2.31、消衰係数k:1.00、であった。
(成膜後加熱処理)
次に、上記基板を450℃で30分間加熱処理(アニール処理)した。
(評価)
上記遮光膜10に対して、上記遮光膜10を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差(位相角)を調べたところ、位相差は143度であった。
比較例1のマスクブランクを用いて、ArF露光光が適用され、半導体デバイスの設計仕様でいうDRAMハーフピッチ(hp)40nmのL&Sを含む転写パターンを有するバイナリ転写マスクを作製するにあたり、EMFバイアスを調べるシミュレーションを行った。その結果、EMFバイアスは、輪帯照明(Annular Illumination)の場合23.8nm、2極照明(Dipole Illumination)の場合4.0nmであった。輪帯照明の場合、EMFバイアスが20nm以上となり、実効的なバイアス補正ができない。すなわち、比較例1のマスクブランクでは、輪帯照明が適用される転写用マスクでは、DRAMハーフピッチ(hp)40nmのL&Sを含む転写パターンを形成できないことがわかった。
(転写用マスクの作製)
上記実施例1〜3で得られたマスクブランク上に、エッチングマスク膜20を形成した。具体的には、遮光膜10(表面反射防止層12)上にクロムターゲットを用い、アルゴン(Ar)と二酸化炭素(CO)と窒素(N)とヘリウム(He)の混合ガス雰囲気で、スパッタリング(DCスパッタリング)により、エッチングマスク膜20(CrOCN膜,Cr:35原子%)を10nmの膜厚で形成した。さらに、エッチングマスク膜20を遮光膜10のアニール温度よりも低い温度でアニールすることにより、遮光膜10の膜応力に影響を与えずに、エッチングマスク膜20の応力を極力小さく(好ましくは膜応力が実質ゼロに)なるように調整した。
次に、レジスト膜100として、電子線描画用化学増幅型ポジレジスト膜(富士フィルムエレクトロニクスマテリアルズ社製 PRL009)を、エッチングマスク膜20上に形成した(図13および図14(1)参照)。レジスト膜100の形成は、スピンナー(回転塗布装置)を用いて、回転塗布した。
次に、レジスト膜100に対し、電子線描画装置を用いてDRAMハーフピッチ(hp)40nmのL&Sを含む転写パターンの描画を行った後、所定の現像液で現像してレジストパターン100aを形成した(図14(2)参照)。
次に、レジストパターン100aをマスクとして、エッチングマスク膜20のドライエッチングを行って、エッチングマスク膜パターン20aを形成した(図14(3)参照)。このとき、CrOCNからなるエッチングマスク膜20のドライエッチングガスとして、塩素と酸素の混合ガス(Cl:O=4:1)を用いた。
次に、残存しているレジストパターン100aをアッシング処理等により剥離した(図14(4)参照)。
次に、上記エッチングマスク膜パターン20aをマスクとして、遮光膜10のドライエッチングを行って遮光膜パターン10aを形成した(図14(5)参照)。このとき、MoSi系遮光膜10(遮光層11および表面反射防止層12)のドライエッチングガスとして、SFとHeの混合ガスを用いた。
最後に、塩素と酸素の混合ガス(Cl:O=4:1)を用いてエッチングマスク膜パターン20aを除去し、バイナリ型転写用マスクを得た(図14(6)参照)。
次に、上記実施例1〜3で得られたバイナリ型転写用マスクを用いて、転写対象物である半導体ウェハ上のレジスト膜に対して、転写パターンを露光転写する工程を行った。露光装置には、ArFエキシマレーザーを光源とする輪帯照明(Annular Illumination)が用いられた液浸方式のものが用いられた。具体的には、露光装置のマスクステージに、実施例1のバイナリ型転写用マスクをセットし、半導体ウェハ上のArF液浸露光用のレジスト膜に対して、露光転写を行った。露光後のレジスト膜に対して、所定の現像処理を行い、レジストパターンを形成した。さらに、レジストパターンを用いて、半導体ウェハ上にDRAMハーフピッチ(hp)40nmのL&Sを含む回路パターンを形成した。同様に、実施例2、3のバイナリ型転写用マスクについても同様にして、別の半導体ウェハ上のArF液浸露光用のレジスト膜に対して、それぞれ同様の露光転写、処理を行い、半導体ウェハ上にDRAMハーフピッチ(hp)40nmのL&Sを含む回路パターンをそれぞれ形成した。
得られた実施例1〜3の半導体ウェハ上の回路パターンを電子顕微鏡(TEM)で確認したところ、いずれの実施例で製造した回路パターンもDRAMハーフピッチ(hp)40nmのL&Sの仕様を十分に満たしていた。すなわち、実施例1〜3のバイナリ型転写用マスクは、輪帯照明(Annular Illumination)を光源とする露光方式であっても、半導体ウェハ上にDRAMハーフピッチ(hp)40nmのL&Sを含む回路パターンを転写することが十分に可能であることが確認できた。
以上、本発明を実施形態や実施例を用いて説明したが、本発明の技術的範囲は、上記実施形態や実施例に記載の範囲には限定されない。上記実施形態や実施例に、多様な変更又は改良を加えることが可能であることは、当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
1 透光性基板
100 レジスト膜
10 遮光膜
11 遮光層
12 表面反射防止層
20 エッチングマスク膜

Claims (20)

  1. ArFエキシマレーザー露光光が適用されるバイナリ型マスクを作成するために用いられ、透光性基板上に、転写パターンを形成するための遮光膜を有するマスクブランクであって、
    前記遮光膜は、下層および上層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
    前記下層は、遷移金属およびケイ素の合計含有量が90原子%以上である材料からなり、膜厚
    が30nm以上であり、
    前記上層は、膜厚が3nm以上6nm以下であり、
    前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
    ことを特徴とするマスクブランク。
  2. 前記下層中の遷移金属の含有量を遷移金属とケイ素の合計含有量で除した比率が42%以下であることを特徴とする請求項1記載のマスクブランク。
  3. 前記下層中の遷移金属は、モリブデン(Mo)であることを特徴とする請求項1または2のいずれかに記載のマスクブランク。
  4. ArFエキシマレーザー露光光が適用されるバイナリ型マスクを作成するために用いられ、透光性基板上に、転写パターンを形成するための遮光膜を有するマスクブランクであって、
    前記遮光膜は、下層および上層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
    前記下層は、屈折率nが2.00未満、かつ消衰係数kが2.37以上である材料からなり、膜厚が30nm以上であり、
    前記上層は、膜厚が3nm以上6nm以下であり、
    前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
    ことを特徴とするマスクブランク。
  5. 前記上層は、屈折率nが2.00以上、かつ消衰係数kが1.00以下の材料からなることを特徴とする請求項1から4のいずれかに記載のマスクブランク。
  6. 前記下層は、膜厚が42nm以下であることを特徴とする請求項1から5のいずれかに記載のマスクブランク。
  7. 前記上層は、遷移金属およびケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料、ケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料、又は、遷移金属に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料を主成分とすることを特徴とする請求項1から6のいずれかに記載のマスクブランク。
  8. 前記上層中の遷移金属は、モリブデン(Mo)であることを特徴とする請求項7に記載のマスクブランク。
  9. 請求項1から8のいずれかに記載のマスクブランクにおける前記遮光膜を、エッチングによりパターニングするエッチング工程を有することを特徴とする転写用マスクの製造方法。
  10. ArFエキシマレーザー露光光が適用されるバイナリ型の転写用マスクであって、
    前記転写用マスクは、透光性基板上に、転写パターンを有する遮光膜を有してなり、
    前記遮光膜は、下層および上層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
    前記下層は、遷移金属およびケイ素の合計含有量が90原子%以上である材料からなり、膜厚が30nm以上であり、
    前記上層は、膜厚が3nm以上6nm以下であり、
    前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
    ことを特徴とする転写用マスク。
  11. 前記下層中の遷移金属の含有量を遷移金属とケイ素の合計含有量で除した比率が42%以下であることを特徴とする請求項10記載の転写用マスク。
  12. 前記下層中の遷移金属は、モリブデン(Mo)であることを特徴とする請求項10または11のいずれかに記載の転写用マスク。
  13. ArFエキシマレーザー露光光が適用されるバイナリ型の転写用マスクであって、
    前記転写用マスクは、透光性基板上に、転写パターンを有する遮光膜を有してなり、
    前記遮光膜は、下層および上層の積層構造からなり、前記露光光に対する光学濃度が2.8以上、かつ膜厚が45nm以下であり、
    前記下層は、屈折率nが2.00未満、かつ消衰係数kが2.37以上の材料からなり、膜厚が30nm以上であり、
    前記上層は、膜厚が3nm以上6nm以下であり、
    前記遮光膜を透過した露光光と前記遮光膜の膜厚と同じ距離だけ空気中を透過した露光光との間での位相差が30度以下である
    ことを特徴とする転写用マスク。
  14. 前記上層は、屈折率nが2.00以上、かつ消衰係数kが1.00以下の材料からなることを特徴とする請求項10から13のいずれかに記載の転写用マスク。
  15. 前記下層は、膜厚が42nm以下であることを特徴とする請求項10から14のいずれかに記載の転写用マスク。
  16. 前記上層は、遷移金属およびケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料、ケイ素に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料、又は、遷移金属に、さらに酸素、窒素のうち少なくとも1つの元素を含有する材料を主成分とすることを特徴とする請求項10から15のいずれかに記載の転写用マスク。
  17. 前記上層中の遷移金属は、モリブデン(Mo)であることを特徴とする請求項16に記載の転写用マスク。
  18. 前記遮光膜に形成されている転写パターンには、ハーフピッチ40nm以下のラインアンドスペースパターンが含まれていることを特徴とする請求項10から17のいずれかに記載の転写用マスク。
  19. 請求項10から18のいずれかに記載の転写用マスクを用い、半導体ウェハ上に回路パターンを形成することを特徴する半導体デバイスの製造方法。
  20. 半導体ウェハ上に形成される回路パターンには、ハーフピッチ40nm以下のラインアンドスペースパターンが含まれていることを特徴する請求項19に記載の半導体デバイスの製造方法。
JP2014160166A 2014-08-06 2014-08-06 マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法 Active JP5775631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014160166A JP5775631B2 (ja) 2014-08-06 2014-08-06 マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014160166A JP5775631B2 (ja) 2014-08-06 2014-08-06 マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012266015A Division JP5596111B2 (ja) 2012-12-05 2012-12-05 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2015007788A JP2015007788A (ja) 2015-01-15
JP5775631B2 true JP5775631B2 (ja) 2015-09-09

Family

ID=52338058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014160166A Active JP5775631B2 (ja) 2014-08-06 2014-08-06 マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5775631B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644146B2 (ja) * 1987-03-03 1994-06-08 三菱電機株式会社 フオトマスク
KR101018567B1 (ko) * 2004-06-22 2011-03-03 호야 가부시키가이샤 그레이 톤 마스크 블랭크, 그레이 톤 마스크 및 그 제조방법과 액정 표시 장치의 제조 방법
JP2006078825A (ja) * 2004-09-10 2006-03-23 Shin Etsu Chem Co Ltd フォトマスクブランクおよびフォトマスクならびにこれらの製造方法
JP4881633B2 (ja) * 2006-03-10 2012-02-22 凸版印刷株式会社 クロムレス位相シフトマスク用フォトマスクブランク、クロムレス位相シフトマスク、及びクロムレス位相シフトマスクの製造方法
JP5054766B2 (ja) * 2007-04-27 2012-10-24 Hoya株式会社 フォトマスクブランク及びフォトマスク
JP5242110B2 (ja) * 2007-09-30 2013-07-24 Hoya株式会社 フォトマスクブランク、フォトマスク及びその製造方法、並びに半導体装置の製造方法
JP5530075B2 (ja) * 2008-03-31 2014-06-25 Hoya株式会社 フォトマスクブランク、フォトマスク及びこれらの製造方法
TWI476507B (zh) * 2008-09-30 2015-03-11 Hoya Corp A mask substrate, a mask, a manufacturing method thereof, and a method of manufacturing the semiconductor element
TW201030451A (en) * 2008-09-30 2010-08-16 Hoya Corp Multi-tone photomask and method of manufacturing the same
JP5281362B2 (ja) * 2008-10-31 2013-09-04 Hoya株式会社 フォトマスクブランク、フォトマスク及びその製造方法
JP5497288B2 (ja) * 2008-12-29 2014-05-21 Hoya株式会社 フォトマスクブランクの製造方法及びフォトマスクの製造方法
WO2010113787A1 (ja) * 2009-03-31 2010-10-07 Hoya株式会社 マスクブランク及び転写用マスクの製造方法
JP5154626B2 (ja) * 2010-09-30 2013-02-27 Hoya株式会社 マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法

Also Published As

Publication number Publication date
JP2015007788A (ja) 2015-01-15

Similar Documents

Publication Publication Date Title
JP5154626B2 (ja) マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法
JP5602930B2 (ja) マスクブランクおよび転写用マスク
TWI481949B (zh) 光罩基底、光罩及此等之製造方法
TW201702733A (zh) 相位移光罩空白片、相位移光罩及相位移光罩空白片的製造方法
JP5823563B2 (ja) フォトマスクブランク、フォトマスク及びその製造方法
JP6720139B2 (ja) マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法
TW201704848A (zh) 半色調相位移空白光罩、半色調相位移光罩及圖型曝光方法
JP6502143B2 (ja) マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法
KR102011239B1 (ko) 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
JPWO2015037392A1 (ja) マスクブランク、転写用マスクおよび転写用マスクの製造方法
US11314161B2 (en) Mask blank, phase shift mask, and method of manufacturing semiconductor device
US20200409252A1 (en) Mask blank, phase shift mask, and method for manufacturing semiconductor device
JP5596111B2 (ja) 半導体デバイスの製造方法
JP5906143B2 (ja) マスクブランク、転写用マスク、転写用マスクの製造方法および半導体デバイスの製造方法
JP5775631B2 (ja) マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法
JP5829302B2 (ja) フォトマスクブランクの製造方法およびフォトマスクの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150703

R150 Certificate of patent or registration of utility model

Ref document number: 5775631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250