TWI551206B - 多層印刷電路板及其製造方法 - Google Patents

多層印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI551206B
TWI551206B TW103128287A TW103128287A TWI551206B TW I551206 B TWI551206 B TW I551206B TW 103128287 A TW103128287 A TW 103128287A TW 103128287 A TW103128287 A TW 103128287A TW I551206 B TWI551206 B TW I551206B
Authority
TW
Taiwan
Prior art keywords
resin
resin films
circuit board
multilayer printed
printed circuit
Prior art date
Application number
TW103128287A
Other languages
English (en)
Other versions
TW201521531A (zh
Inventor
原田敏一
石川慶周
Original Assignee
電裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 電裝股份有限公司 filed Critical 電裝股份有限公司
Publication of TW201521531A publication Critical patent/TW201521531A/zh
Application granted granted Critical
Publication of TWI551206B publication Critical patent/TWI551206B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Description

多層印刷電路板及其製造方法
本發明係關於多層印刷電路板及其製造方法。
傳統上關於具有導電圖案形成於二側上的多層印刷電路板的製造方法，有複數個樹脂膜疊層之方法，其中，導電圖案僅形成於其一側上(舉例而言，請參考日本專利申請公開號2003-86948)。
在此製造方法中，首先，製備均具有相同厚度的複數個樹脂膜。
接著，在複數個樹脂膜之中，二任意樹脂膜層疊，以致於未形成導電圖案的側會彼此相面對。
然後，其它餘留的樹脂膜層疊，以致於形成導電圖案的側與未形成導電圖案的側彼此相面對。
然後，藉由施壓加熱層疊的樹脂膜，製造多層電路板。
根據本製造方法，由於僅有導電圖案形成於一側上的樹脂膜會被使用，所以，在樹脂膜的二側上形成導電圖案 的處理變得不必要，以致於相較於在一側上形成有導電圖案之樹脂膜與在二側上形成有導電圖案的樹脂膜都被一起使用的情形，多層印刷電路板的製程會簡化。
此外，當使用均具有不同厚度的樹脂膜時，這些具有各別厚度的樹脂膜必須被分別製造。但是，根據上述製造方法，由於僅有均具有單一厚度的多個樹脂膜會被製造，所以，多層印刷電路板的製程可以簡化。
但是，由於均具有相同厚度的多個樹脂膜被層疊時，在以上述習知的製造方法製造後，在多層印刷電路板中產生下述問題。
亦即，當考慮配置在相鄰樹脂膜的導電圖案之間的介電質的厚度時，單一樹脂膜的樹脂厚度等於其它樹脂膜層疊部份中的介電質的厚度。
另一方面，二樹脂膜的樹脂厚度等於二樹脂膜層疊的部份中的介電質之厚度。
因此，由於在上述二樹脂膜層疊的部份中與在其它樹脂膜層疊的部份中，介電質的厚度不同，所以，當在多層印刷電路板中形成高頻電路時，取得高頻訊號的傳輸線之阻抗的公式變得複雜。
舉例而言，相較於使用其它樹脂膜層疊的部份之導電圖案的情形，當上述二樹脂膜層疊的部份之導電圖案作為傳輸線時，傳輸線與位於傳輸線外面的導電圖案之間的間隔將不同。
基於此理由，在傳輸線與傳輸線外側中的導電圖案之 間複數個的介電質厚度對於阻抗的影響會不同。
因此，假使上述二樹脂膜相層疊的部份之導電圖案作為傳輸線時，用於計算傳輸線的阻抗之公式將變得複雜，以及，電路設計將非常複雜。
此外，當在多層印刷電路板的二側上之導電圖案被指派給接地線時、以及在多層印刷電路板內部的導電圖案作為高頻訊號的傳輸線時，當構成多層印刷電路板之樹脂膜的數目是奇數時，則在傳輸線與接地線之間的間隔在層疊方向上的一側與另一側上會不同。
亦即，傳輸線變成在多層印刷電路板的層疊方向上偏離中心。
基於此理由，用於計算傳輸線的阻抗之公式變得複雜，且電路設計將變得非常複雜。
慮及上述揭示的問題而產生本發明，本發明之目的在於提供能夠使考慮阻抗的電路設計變得容易之多層印刷電路板，以及多層印刷電路板的製造方法。
在根據第一態樣的多層印刷電路板中，多層印刷電路板包含複數個樹脂膜及僅形成於各樹脂膜的一側上之導電圖案。
在複數個樹脂膜中，二樹脂膜層疊以致於未形成導電圖案的側會彼此面對。
在複數個樹脂膜中先前所述二樹脂膜除外的其它樹脂 膜層疊，以致於形成有導電圖案的側與未形成導電圖案的側彼此面對。
在其它樹脂膜層疊的部份中在層疊方向上導電圖案之間的所有間隔是相同的。
在二樹脂膜層疊的部份中在層疊方向上導電圖案之間的間隔與在其它它樹脂膜層疊的部份中的間隔是相同的。
在根據第二態樣之多層印刷電路板的製造方法中，方法包含：製備處理，用於製備複數個樹脂膜，其中，導電圖案僅形成於各樹脂膜的一側上；層疊處理，用於層疊複數個樹脂膜；以及，施壓加熱處理，在加熱層疊複數個樹脂膜時施壓。
在複數個樹脂膜中，在層疊處理中，將二樹脂膜層疊，以致於未形成導電圖案的側彼此面對。
在層疊處理中，在複數個樹脂膜中先前所述二樹脂膜除外的其它樹脂膜層疊，以致於形成有導電圖案的側與未形成導電圖案的側彼此面對。
在製備處理中製備均具有相同的樹脂厚度之複數個樹脂膜以用於其它樹脂膜，以及，在製備處理中，製備具有的樹脂厚度總合與其它單一樹脂膜的厚度相同的二樹脂膜以用於這二樹脂膜。
根據本發明，在上述二樹脂膜層疊的部份中以及其它樹脂膜層疊的部份中，形成於相鄰的樹脂膜中的導電圖案之間的介電質厚度製成相等的。
因此，當使用多層印刷電路板的導電圖案作為高頻訊 號的傳輸線時，容易計算高頻訊號線的阻抗，且能夠使電路設計容易。
舉例而言，即使在複數個樹脂膜中形成的任何導電圖案作為高頻訊號的傳輸線時，仍然能夠使要求阻抗控制的所有傳輸線中的傳輸線與位於傳輸線外側中的導電圖案之間的介電質厚度相等。
結果，在要求阻抗控制的所有傳輸線中，使介電質厚度對阻抗的影響相等。
因此，容易計算阻抗。
此外，當在多層印刷電路板的二側上的導電圖案被指派給接地線時，以及，多層印刷電路板內部中的導電圖案作為高頻訊號的傳輸線時，當構成多層印刷電路板的樹脂膜之數目是奇數時，傳輸線可以在層疊方向上位於中心。
因此，容易計算阻抗。
1‧‧‧多層印刷電路板
2‧‧‧主動組件
2a‧‧‧下電極
10‧‧‧樹脂膜
10a‧‧‧側
10b‧‧‧側
11‧‧‧導電圖案
12‧‧‧通路
13‧‧‧通路孔
14‧‧‧通孔
15‧‧‧金屬粉末
101‧‧‧最低樹脂膜
102‧‧‧最低樹脂膜
103‧‧‧樹脂膜
111‧‧‧傳輸線
111a‧‧‧傳輸線
111b‧‧‧傳輸線
112‧‧‧接地線
113‧‧‧接地線
201‧‧‧多層印刷電路板
J1‧‧‧多層印刷電路板
J201‧‧‧多層印刷電路板
在附圖中：圖1顯示第一實施例中的多層印刷電路板的剖面視圖；圖2顯示第一實施例中的多層印刷電路板的製造方法的說明圖；圖3顯示第一比較實施例中的多層印刷電路板的製造方法的說明圖；圖4顯示第一比較實施例中的多層印刷電路板的剖面 視圖；圖5顯示第二實施例中的多層印刷電路板的製造方法的說明圖；圖6顯示第二實施例中的多層印刷電路板的剖面視圖；圖7顯示第三實施例中的多層印刷電路板的剖面視圖；圖8顯示第三實施例中的多層印刷電路板的製造方法的說明圖；圖9顯示第四實施例中的多層印刷電路板的剖面視圖；圖10顯示第四實施例中的多層印刷電路板的製造方法的說明圖；圖11顯示第五實施例中的多層印刷電路板的剖面視圖；圖12顯示第五實施例中的多層印刷電路板的製造方法的說明圖；圖13顯示第二比較實施例中的多層印刷電路板的製造方法的說明圖；圖14顯示第二比較實施例中的多層印刷電路板的剖面視圖；
於下，將參考附圖，說明本發明的實施例。
應瞭解，在第二實施例及後續的實施例中，與第一實施例中相同或類似的組件將被給予相同的代號，且不說明其結構及特點以免贅述。
[第一實施例]
如圖1所示，本實施例的多層印刷電路板1(於下，簡稱為電路板1)是組件併入的在二側上具有導電圖案11之電路板，而使用高頻訊號的主動組件2建於電路板1中。
電路板1具有層疊複數個樹脂膜10的結構，其中，導電圖案11僅形成於各樹脂膜10的一側上。
各樹脂膜10由熱塑樹脂製成且相互黏著。各導體圖案11由例如銅箔等金屬箔製成。在各樹脂膜10中形成通路12，作為層間連接構件。複數個層疊的導電圖案11藉由通路12相連接。藉由燒結的金屬粉末胚而形成各通路12。
在複數個樹脂膜10中，二最低的樹脂膜101、102層疊，以致於未形成導電圖案11的側10b會彼此面對。
此外，形成於二最低樹脂膜101、102中的通路12相接合。
在複數個樹脂膜10中二最低的樹脂膜除外的其它樹脂膜103層疊，以致於形成有導電圖案11的側10a與未形成導電圖案11的側10b彼此面對。
使用高頻訊號的主動組件2插入於其它樹脂膜10具有的通孔14中。舉例而言，主動組件2是LSI(大型積體) 組件。在本說明書中使用的高頻訊號之頻帶是3kHz或更高的電訊號。
主動組件2的下電極2a與導電圖案11連接，以及與配置在電路板1內部的高頻訊號之傳輸線111電連接。
形成於多片樹脂膜10上的各導電圖案11構成高頻訊號的傳輸線11及接地線112、113。
在本實施例中，形成於二最低樹脂膜101、102上的導電圖案11中之一指定給要求阻抗控制的高頻訊號之傳輸線111b。
此外，形成於其它樹脂膜10上的某些導電圖案11指定給要求阻抗控制的高頻訊號之傳輸線111a。
在各傳輸線111a、111b上方及下方的導電圖案11指定給接地線112、113。
在任一傳輸線111a、111b中，在傳輸線111與位於傳輸線111的外部之導電圖案112、113之間的間隔相等。
接著，使用圖2，說明本實施例的電路板1之製造方法。
此外，圖2顯示在施壓加熱之前複數個樹脂膜10的設置次序。
首先，執行用於製備複數個樹脂膜10的製備處理，其中，導電圖案11僅形成於各樹脂膜10的一側上。
此時，如圖2所示，製備均具有相同的樹脂厚度d3之複數個樹脂膜，以用於複數個樹脂膜10中二最低膜除 外的其它樹脂膜103。
另一方面，製備具有與其它單一樹脂膜103的樹脂厚度d3相同之樹脂厚度d1、d2的總合之二樹脂膜，以用於二最低樹脂膜101、102。
在本實施例中，二最低樹脂膜101、102的各樹脂厚度d1、d2設定為其它單一樹脂膜103的樹脂厚度d3之一半。
舉例而言，在施壓加熱之前其它單一樹脂膜103的樹脂厚度d3設定於50μm(微米)，以及，最低樹脂膜101、102的各樹脂厚度d1、d2均設定於25μm。
接著，在各樹脂膜10的一側上配置金屬箔，以及，藉由圖型化金屬箔以形成導電圖案11。
然後，藉由雷射光加工，在各樹脂膜10中形成通路孔13。
此時，根據二最低樹脂膜101、102的厚度d1、d2、及其它樹脂膜103的厚度d3，調整雷射輸出。
然後，以膏狀金屬粉末15填充通路孔13，用於通路形成。
此外，以雷射光加工，在某些其它樹脂膜103中，形成用於插入主動組件2的通孔14。
然後，執行用於層疊複數個樹脂膜10的層疊處理。
此時，如圖2所示，首先，將二最低樹脂膜101、102層疊，以致於未形成導電圖案11的側10b彼此面對。
然後，在二最低膜除外的複數個樹脂膜10之中的其它樹脂膜103層疊，以致於形成有導電圖案11的側10a與未形成導電圖案11的側10b彼此面對。
換言之，最低樹脂膜101除外的樹脂膜10與形成有導電圖案11之面上的側10a相層疊，以及，最低的樹脂膜101上下顛倒及層疊。
此外，當層疊其它樹脂膜103時，主動組件2插入於通孔14中。
然後，執行施壓加熱處理，當加熱層疊的複數個樹脂膜10時加壓。
因此，當樹脂流入以填充主動組件2與樹脂膜10之間的間隙以及成為一體時，樹脂膜10相互黏著及成一體。
此外，將金屬粉末15燒結以及在處理期間藉由熱而形成通路12。
如此，製造圖1中所示的電路板1。
此處，說明多層印刷電路板的製造方法及在第一比較實例製造後的多層印刷電路板。
在第一比較實例中，如圖3中所示，二最低樹脂膜101、102的各別厚度d1、d2設定成同於其它樹脂膜10的厚度d3。亦即，製備之所有複數個樹脂膜10彼此相同。其它構造與本實施例的構造相同。
在此情形中，如圖4所示，在製造後的多層印刷電路板J1，在形成於二最低樹脂膜101、102的層疊部份上之 導電圖案11構成的傳輸線111b中、與在形成於其它樹脂膜103的層疊部份上之導電圖案11構成的傳輸線111a中，傳輸線111與位於其外側的導電圖案112、113之間的間隔不同。
具體而言，在傳輸線111a中，在位於傳輸線111的外部之導電圖案11上方及下方的間隔都等於單一樹脂膜10的樹脂厚度T1。
另一方面，在傳輸線111b中，在傳輸線111與位於其上方的導電圖案11之間的間隔等於其它訊號樹脂膜103的樹脂厚度T1。
然後，在傳輸線111與位於其下方的導電圖案11之間的間隔等於二片樹脂膜10的樹脂厚度T2。
基於此理由，相較於其它樹脂膜103層疊的部份，在二最低樹脂膜101、102層疊的部份中，在傳輸線111b的層疊方向上位於二側的介電質的厚度不同，以及，在傳輸線111a的層疊方向上位於二側的介電質的厚度不同。
換言之，在其它樹脂膜103層疊之部份中，位於接地線112、113之間的傳輸線111係位於接地線112、113之間的中心。
但是，在二最低樹脂膜101、102層疊之部份中，位於接地線112、113之間的傳輸線111設置成偏離接地線112、113之間的中心。
此處，假使在傳輸線的層疊方向上位於二側的介電質之厚度相同時，介電質厚度對於高頻訊號的傳輸線111之 阻抗具有的影響是相等的，以致於使用一般公式，即可計算傳輸線的阻抗。
但是，由於在二最低樹脂膜101、102層疊的部份中，在傳輸線111b的層疊方向上位於二側中的介電質之厚度不同，所以，介電質厚度對於傳輸線111的阻抗之影響將不同。
基於此理由，對於形成於二最低樹脂膜101、102的層疊部份中的導電圖案11構成的傳輸線111b，用於計算阻抗的公式將變得複雜，且有效程度的範圍將窄化至給定的準確度。
因此，在第一比較實施例的多層印刷電路板J1中，將產生用於計算傳輸線111的阻抗之公式變得複雜之問題，以及，電路設計將是非常複雜。
相反地，在本實施例的電路板1的製造方法中，首先，製備具有彼此相同的樹脂厚度d3之複數個樹脂膜，以用於二最低膜除外的複數個樹脂膜10之中的其它樹脂膜103。
然後，製備具有同於其它單一樹脂膜103的樹脂厚度d3之樹脂厚度d1、d2的總合之二樹脂膜，以用於二最低樹脂膜101、102。
基於此理由，當觀看製造後的電路板1的剖面結構時，如圖1所示，在二最低樹脂膜101、102層疊的部份、以及其它樹脂膜103層疊的部份中，相鄰的樹脂膜10的導電圖案11的間隔T1和T2變成相等。
換言之，配置在相鄰的樹脂膜10的導電圖案11之間的介電質之厚度T1和T2變成相等。
因此，根據本實施例，即使二最低樹脂膜101、102層疊的部份之導電圖案11與其它樹脂膜103層疊的部份之導電圖案11都作為高頻訊號的傳輸線111時，則傳輸線111與位於傳輸線111的外面之導電圖案11之間的間隔配置有高頻訊號的所有傳輸線111中之單片的其它樹脂膜10之樹脂厚度。
結果，配置在傳輸線111與位於傳輸線111的外面之導電圖案11之間的介電質之厚度製成相等的，以及，使得所有傳輸線111中介電質厚度對阻抗具有的影響相等。
因此，容易計算阻抗，且能夠使考慮阻抗的電路設計容易。
[第二實施例]
相對於第一實施例之最低樹脂膜101、102的厚度，本實施例改變二最低樹脂膜101、102的厚度。
在本實施例中，如圖5所示，在製造多層印刷電路板1的製備處理中，製備均具有不同樹脂厚度d1、d2且具有之樹脂厚度d1、d2的總合同於其它單一樹脂膜103的樹脂厚度d3之二樹脂膜，以用於二最低樹脂膜101、102。
舉例而言，在施壓加熱之前的其它單一樹脂膜103之樹脂厚度d3設定於50μm(微米)，以及，二最低樹脂膜 101、102之各樹脂厚度d1、d2分別設定於20μm及30μm。
其餘與第一實施例相同。
因而，也在本實施例中，如圖6所示，其它樹脂膜103的各樹脂厚度T1及二最低樹脂膜101、102的樹脂厚度之總合T2變成等於製造後的電路板1中的單一樹脂膜10的樹脂厚度T1。
因此，本實施例也能取得與第一實施例相同的功效。
[第三實施例]
相對於第一實施例之主動組件2，本實施例改變主動組件2的定位。
亦即，如圖7所示，主動組件2安裝於本實施例的電路板1中的電路板之外表面上。
其餘結構與第一實施例相同。
如圖8所示，藉由改變第一實施例中所述的製造方法以將主動組件2定位於電路板的外表面上，而製造此電路板1。
具體而言，在製造電路板1之後，藉由銲接等等，將主動組件2的下電極2a連接至電路板的外表面之導電圖案11。
在本實施例中，由於主動組件2的定位除外，電路板1的結構與第一實施例相同，所以，也能取得與第一實施例相同的功效。
[第四實施例]
本實施例是第二及第三實施例的組合。
亦即，如圖9所示，主動組件2安裝於本實施例的電路板1中的電路板之外表面上。
此外，如圖10所示，在製造多層印刷電路板1的製備處理中，製備均具有不同樹脂厚度d1、d2且具有之樹脂厚度d1、d2的總合同於其它單一樹脂膜103的樹脂厚度d3之二樹脂膜，以用於二最低樹脂膜101、102。
基於此理由，在本實施例的電路板1中主動組件2的定位除外，電路板1的結構與第二實施例相同。
因此，本實施例也能取得與第一實施例相同的功效。
[第五實施例]
如圖11所示，本實施例的多層印刷電路板201在其二側上具有導電圖案11，且作為用於傳送高頻訊號的電纜。
此多層印刷電路板201具有類似於第一實施例的結構，其中，複數個樹脂膜10層疊，在樹脂膜10中，導電圖案11僅形成於一側上。
形成於多層印刷電路板201的二側上之導電圖案11構成接地線112、113，以及，在多層印刷電路板201的層疊方向上位於中心的導電圖案11構成高頻訊號的傳輸線111。
具體而言，在多層印刷電路板201中有五片樹脂膜10相層疊。
二最低樹脂膜101、102相層疊，以致於未形成導電圖案11的側10b彼此相面對。
二最低樹脂膜除外的其它樹脂膜103層疊，以致於形成有導電圖案11之側10a以及未形成導電圖案11之側10b彼此面對。
形成於始於底部之第三片的其它樹脂膜103上之導電圖案11中之一指定給高頻訊號的傳輸線111。
此外，接地線112、113經由形成在各樹脂膜10中的通路12而電連接。
如圖12所示，以同於第一實施例之製造方法，製造具有此結構的多層印刷電路板201。
亦即，也在本實施例中，製備具有的樹脂厚度d1、d2的總合同於其它樹脂膜103的樹脂厚度d3之二樹脂膜，以用於二最低樹脂膜101、102。
此時，二最低樹脂膜101、102的各樹脂厚度d1、d2可以設定為其它單一樹脂膜103的樹脂厚度d3的一半，或是可為不同的厚度。
此處，說明第二比較實例中之多層印刷電路板的製造方法以及製造後的多層印刷電路板。
在第二比較實例中，如圖13所示，二最低樹脂膜101、102的各別厚度d1、d2設定成與其它樹脂膜10的厚度d3相同。亦即，製備的所有複數個樹脂膜10是相同 的。其餘構造與本實施例相同。
在此情形中，如圖14所示，由於奇數片的樹脂膜10相層疊，所以，在製造後的多層印刷電路板J201中，在傳輸線111與位於傳輸線111外面的接地線112、113之間的間隔在層疊方向上的一側與另一側中是不同的。
亦即，高頻訊號的傳輸線111變成在多層印刷電路板J201的層疊方向上偏離中心。
基於此理由，在多層印刷電路板J201中，對於傳輸線，用於計算阻抗的公式變得複雜，且操作參數的範圍將變窄。
因此，在第二比較實例的多層印刷電路板J201中，將產生用於計算傳輸線111的阻抗之公式變複雜之問題，且電路設計將非常複雜。
相反地，本實施例與第一實施例的電路板201的製造方法製備均具有相同的樹脂厚度d3之複數個樹脂膜以用於其它樹脂膜103，以及，製造具有的樹脂厚度d1、d2的總合同於其它樹脂膜103的樹脂厚度d3之二樹脂膜，以用於二最低樹脂膜101、102。
基於此理由，當觀看製造後的電路板201之剖面結構時，如圖11所示，在二最低樹脂膜101、102層疊的部份中與在其它樹脂膜103層疊的部份中，相鄰樹脂膜10的導電圖案11之間隔T1和T2變成相等。
換言之，在相鄰樹脂膜10的導電圖案11之間的介電質之厚度T1和T2變成相等。
因此，當考慮構成多層印刷電路板201之層疊的樹脂膜10的片數為奇數時，傳輸線111與位於傳輸線111的外面之接地線112、113的間隔可以製成相等的。
亦即，高頻訊號的傳輸線111在多層印刷電路板J201的層疊方向上配置於中心。
因此，容易計算阻抗，且能夠使考慮阻抗的電路設計容易。
[其它實施例]
本發明不侷限於上述實施例，在不悖離本發明的範圍之下，可以適當地改變。
(1)在各上述實施例中，雖然二樹脂膜101、102配置在多層印刷電路板1、201的最低部份，但是，二樹脂膜101、102可以在配置最低部份以外的地方，例如，在多層印刷電路板1、201的中心。
(2)雖然在第一至第四實施例中採用接地線112、113配置在傳輸線111的上方及下方的構造，但是，本發明不侷限於此構造。
當高頻訊號的傳輸線111由多層印刷電路板的表面上之導電圖案11構成時，接地線將僅在垂直方向上配置於一側上。
(3)雖然在上述的實施例中所有複數個的樹脂膜10由熱塑樹脂製成，但是，所有複數個的樹脂膜10可由熱固樹脂製成。
此外，熱塑樹脂製成的樹脂膜可與熱固樹脂製成的樹脂膜一起使用作為樹脂膜10。
(4)各上述實施例不是相互無關的，且除了明確不當的情形外，可以適當地相結合。
此外，在各上述實施例中，構成實施例的元件不一定是不可少的，但是，清楚說明元件是不可少的情形除外，或是清楚地說明元件是理論上不可少的情形除外。
2‧‧‧主動組件
2a‧‧‧下電極
10‧‧‧樹脂膜
10a‧‧‧側
10b‧‧‧側
11‧‧‧導電圖案
13‧‧‧通路孔
14‧‧‧通孔
15‧‧‧金屬粉末
101‧‧‧最低樹脂膜
102‧‧‧最低樹脂膜
103‧‧‧樹脂膜
d1、d2、d3‧‧‧樹脂厚度

Claims (2)

  1. 一種多層印刷電路板，包括：複數個樹脂膜(10)；以及導電圖案(11)，僅形成於各該樹脂膜的一側上，且構成3kHz或更高的高頻訊號的傳輸線(111)及接地線(112，113)；其中，在該複數個樹脂膜中，二個樹脂膜(101，102)層疊，令未形成該等導電圖案的側(10b)會彼此面對；在該複數個樹脂膜中該二個樹脂膜除外的其它樹脂膜(103)層疊，令形成有該等導電圖案的側(10a)與未形成該等導電圖案的側彼此面對；在該其它樹脂膜層疊的部份中，在層疊方向上該等導電圖案之間的所有間隔(T1)是相同的；以及在該二個樹脂膜層疊的部份中，在該層疊方向上該等導電圖案之間的間隔(T2)與在該其它樹脂膜層疊的該部份中的間隔(T1)相同。
  2. 一種多層印刷電路板的製造方法，方法，包括：製備處理，用於製備複數個樹脂膜(10)，其中，導電圖案(11)僅形成於各該樹脂膜的一側上，且構成3kHz或更高的高頻訊號的傳輸線(111)及接地線(112，113)；層疊處理，用於層疊該複數個樹脂膜；以及施壓加熱處理，在加熱該層疊的複數個樹脂膜時施壓；其中，在該複數個樹脂膜中，在該層疊處理中，將二 個樹脂膜(101，102)層疊，令未形成該等導電圖案的側(10b)彼此面對；在該層疊處理中，在該複數個樹脂膜中該二個樹脂膜除外的其它樹脂膜(103)層疊，令形成有該等導電圖案的側(10a)與未形成該等導電圖案的側彼此面對；在該製備處理中，製備均具有該相同的樹脂厚度(d3)之複數個樹脂膜，以用於該等其它樹脂膜；以及在該製備處理中，製備具有的樹脂厚度(d1，d2)總合與該其它單一樹脂膜的樹脂厚度相同的二個樹脂膜，以用於該等二個樹脂膜。
TW103128287A 2013-08-28 2014-08-18 多層印刷電路板及其製造方法 TWI551206B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013176946A JP5874697B2 (ja) 2013-08-28 2013-08-28 多層プリント基板およびその製造方法

Publications (2)

Publication Number Publication Date
TW201521531A TW201521531A (zh) 2015-06-01
TWI551206B true TWI551206B (zh) 2016-09-21

Family

ID=52581560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128287A TWI551206B (zh) 2013-08-28 2014-08-18 多層印刷電路板及其製造方法

Country Status (5)

Country Link
US (1) US9668362B2 (zh)
JP (1) JP5874697B2 (zh)
KR (2) KR20150026905A (zh)
CN (1) CN104427737B (zh)
TW (1) TWI551206B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
CN105472886B (zh) * 2015-11-13 2018-08-28 惠州市金百泽电路科技有限公司 一种内置有源器件pcb板制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023222A (ja) * 2001-07-09 2003-01-24 Ibiden Co Ltd プリント回路基板
JP2004119507A (ja) * 2002-09-24 2004-04-15 Denso Corp 回路基板構造

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2857237B2 (ja) * 1990-08-10 1999-02-17 古河電気工業株式会社 多層回路基板の製造方法
CN1224567A (zh) * 1996-06-07 1999-07-28 旭化成工业株式会社 多层布线板用带有树脂的金属箔、其制造方法、多层布线板及电子装置
WO1997047165A1 (fr) * 1996-06-07 1997-12-11 Asahi Kasei Kogyo Kabushiki Kaisha Feuille de metal porteuse de resine pour tableau de cablage multicouche, procede de fabrication de cette feuille, tableau de cablage multicouche, et dispositif electronique
JP3407737B2 (ja) 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
JP3473601B2 (ja) 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP3867523B2 (ja) 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP3900862B2 (ja) 2001-06-27 2007-04-04 株式会社デンソー プリント基板の製造方法
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
JP3855774B2 (ja) 2002-01-15 2006-12-13 株式会社デンソー 多層基板の製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP3969192B2 (ja) 2002-05-30 2007-09-05 株式会社デンソー 多層配線基板の製造方法
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
CN102361534A (zh) * 2003-04-07 2012-02-22 揖斐电株式会社 多层印刷电路板
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
JP2006210533A (ja) 2005-01-26 2006-08-10 Komatsu Lite Seisakusho:Kk 多層プリント基板及びその製造方法
JP4819033B2 (ja) * 2005-01-27 2011-11-16 パナソニック株式会社 多層回路基板の製造方法
JP4774920B2 (ja) * 2005-10-31 2011-09-21 ソニー株式会社 光送受信装置
US20110042124A1 (en) * 2007-12-05 2011-02-24 Mitsubishi Plastics, Inc. Multilayer wiring substrate having cavity portion
JP4473935B1 (ja) 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
JP2011249745A (ja) * 2010-04-28 2011-12-08 Denso Corp 多層基板
JP5715237B2 (ja) * 2011-03-14 2015-05-07 株式会社村田製作所 フレキシブル多層基板
JP5668854B2 (ja) * 2011-07-05 2015-02-12 株式会社村田製作所 フレキシブル多層基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023222A (ja) * 2001-07-09 2003-01-24 Ibiden Co Ltd プリント回路基板
JP2004119507A (ja) * 2002-09-24 2004-04-15 Denso Corp 回路基板構造

Also Published As

Publication number Publication date
CN104427737B (zh) 2018-06-29
KR20150026905A (ko) 2015-03-11
KR20160114555A (ko) 2016-10-05
KR101783144B1 (ko) 2017-10-23
JP5874697B2 (ja) 2016-03-02
CN104427737A (zh) 2015-03-18
JP2015046498A (ja) 2015-03-12
TW201521531A (zh) 2015-06-01
US9668362B2 (en) 2017-05-30
US20150060118A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP6213698B2 (ja) コイル内蔵多層基板およびその製造方法
TWI466146B (zh) 共模濾波器及其製造方法
JP6519561B2 (ja) インダクタ部品およびその製造方法
TWI546000B (zh) 電路板封裝結構及其製造方法
TWI538573B (zh) 柔性電路板及其製作方法
JP6424453B2 (ja) 多層基板の製造方法および多層基板
KR20160111153A (ko) 인덕터 및 인덕터의 제조 방법
JP2017157792A (ja) 電子部品内蔵基板及びその製造方法
JP2010135602A (ja) ノイズ対策部品及びその接続構造
WO2017135111A1 (ja) 回路基板および回路基板の製造方法
JP6414649B2 (ja) 多層基板及びその製造方法
TWI551206B (zh) 多層印刷電路板及其製造方法
JP6263167B2 (ja) 多層基板および多層基板の製造方法
US20170006699A1 (en) Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board
JP6380716B1 (ja) 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法
JP2003304072A (ja) 多層配線基板及びその製造方法
US20170042033A1 (en) Component built-in multilayer board
JP6380715B1 (ja) 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法
JP5185622B2 (ja) 多層配線基板
JP6232976B2 (ja) 多層基板の製造方法、多層基板および電磁石
TWI519224B (zh) 多層軟性線路結構的製作方法
TWI510156B (zh) Multilayer substrate and manufacturing method thereof
JP6001475B2 (ja) 配線基板
JP2020072103A (ja) 配線基板
TWI405524B (zh) 線路板及其製作方法