TWI525683B - 循環氧化與蝕刻之設備及方法 - Google Patents

循環氧化與蝕刻之設備及方法 Download PDF

Info

Publication number
TWI525683B
TWI525683B TW100106945A TW100106945A TWI525683B TW I525683 B TWI525683 B TW I525683B TW 100106945 A TW100106945 A TW 100106945A TW 100106945 A TW100106945 A TW 100106945A TW I525683 B TWI525683 B TW I525683B
Authority
TW
Taiwan
Prior art keywords
gas
chamber
substrate
plasma
oxidation
Prior art date
Application number
TW100106945A
Other languages
English (en)
Other versions
TW201142935A (en
Inventor
甘古力尤達炎
拉尼思喬瑟分M
杭特亞倫M
湯靜
奧森克里斯多夫S
史寇特尼凱瑟馬修D
尼古言維琪
史林尼法森史瓦米奈森
劉煒
史文博格玖漢尼斯F
孫士雨
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201142935A publication Critical patent/TW201142935A/zh
Application granted granted Critical
Publication of TWI525683B publication Critical patent/TWI525683B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

循環氧化與蝕刻之設備及方法
本發明的實施例大體而言是關於半導體製造製程以及半導體元件之領域,更特定而言之,是關於製造適用於窄間距應用的元件之設備及方法。
藉由簡單地收縮元件結構來縮小半導體元件通常無法產生可被接受的小尺寸結構。舉例來說,在NAND快閃記憶體中,當浮動閘極被縮小時,浮動閘極的電容性耦合(例如,側壁電容)也因此隨浮動閘極的表面積而被縮小。因此,浮動閘極的表面積越小時,介於浮動閘極以及例如,控制閘極之間的電容性耦合也會越小。一般來說,假若NAND快閃記憶體仍可維持運作,則為了縮小而犧牲電容性耦合的抉擇是可接受的。不幸的是,當元件節點變成足夠小,以致介於浮動閘極與控制閘極之間的電容性耦合變得太小而無法有效地在可允許的操作電壓下操作該元件時,縮小是有限的。並且,介於相鄰浮動閘極之間的寄生電容(即,雜訊)的增加,超出NAND快閃記憶體中系統控制器讀取錯誤的極限。因此,在此條件下不可能有具功能性的NAND快閃記憶體。
在此提供用於製造具有較小表面積的元件,例如,NAND元件及其他元件的方法以及設備。
在此描述製造適用於窄間距應用的半導體元件的設備及方法。雖然在此所描述的各種元件以及方法並非意圖被限制為製造特定種類的元件,但在此所描述的設備及方法特別適用於製造包含浮動閘極的半導體元件,該浮動閘極在接近浮動閘極底面具有一第一寬度,該第一寬度比接近浮動閘極頂部的一第二寬度來的大。在一些實施例中,浮動閘極的寬度由第一寬度非線性減少至第二寬度。
在一些實施例中,用於處理一基板的設備可包含:一製程腔室,該製程腔室中設置有基板支撐件,且配置該基板支撐件以支撐一基板,該基板支撐件更進一步具有與該基板支撐件耦接的一溫度控制系統,用於將基板支撐件的溫度控制在接近一第一溫度;一氣體來源,以至少提供一含氧氣體、一惰性氣體以及一蝕刻氣體;一電漿氣體來源,該電漿氣體來源耦接至該製程腔室,用以提供能量給該氣體來源所提供的氣體,而形成氧化電漿或蝕刻電漿之至少一者;以及一熱源,該熱源耦接至該製程腔室,用以提供能量給該基板,而選擇性地升高基板的溫度至高於該第一溫度的一第二溫度。下文將描述本發明的其他以及更進一步的實施例。
根據一或多個實施例,可在少於約3分鐘內於腔室中 完成氧化(及/或氮化)以及蝕刻步驟的完整製程程序。在特定實施例中,可在少於約2分鐘內於腔室中完成氧化及/或氮化與蝕刻步驟的完整製程程序,以及在更特定實施例中,可在少於約1分鐘內,例如45秒或30秒,於腔室中完成氧化及/或氮化與蝕刻步驟的完整製程程序。
在此描述一種設備以及方法,用於在單一腔室中氧化半導體元件的材料層表面用以形成氧化層,以及藉由蝕刻來移除該氧化層的至少一部份。雖然本發明並未限制為特定元件,但所描述的設備以及方法可用於製造適用於窄間距應用的半導體元件以及結構。如在此所使用之窄間距應用包含32nm或更小的半間距(例如,32nm或更小的元件節點)。如在此所使用的用語「間距」是指介於半導體元件的平行結構或相鄰結構之間的測量值。可在相鄰或實質上平行結構的相同側由一側至另一側來測量該間距。當然,也可將該半導體元件以及結構使用在具有較大間距的應用中。該半導體元件可為,例如,NAND或NOR快閃記憶體,或其他適合的元件。在一些實施例中,該半導體元件可維持或改善介於浮動閘極與例如,元件的控制閘極之間的側壁電容,因而降低在相鄰元件中介於相鄰浮動閘極之間的干擾(亦即,雜訊)。在此所揭露的本發明的設備以及方法可有效地限制非期望的作 用,例如氧氣擴散,該氧氣擴散,例如在製程期間會使穿隧氧化層變厚。更進一步地,可有益地提供本發明的設備與方法來製造其他元件或結構,例如鰭式場效電晶體(FinFET)元件、硬光罩結構或其他結構,以克服在傳統微影圖案化所施加的臨界尺度的尺寸限制。除非另有解釋,應理解到在此所揭露關於形成一個結構的特定氧化作用與蝕刻設備及製程,可用於形成在此所揭露的任何其他結構。
因此,本發明實施例提供用於在單一腔室或工具中執行一層接著一層的循環氧化與蝕刻的設備與方法,該設備與方法能夠具有比在分離腔室或工具中執行該些製程還要高的產出量。當需要在分離腔室中執行多個循環氧化與蝕刻的處理周期時,因腔室內部的傳輸時間會使得產出量變差。假如提供能夠執行多個製程的腔室或工具,則可提升產出量。然而,仍無法相信可獲得能夠執行需要非常不同溫度的多個蝕刻以及氧化製程的腔室。根據一或多個實施例,提供數種腔室或工具,可在單一腔室中快速地加熱及冷卻基板,因此允許執行循環氧化及/或氮化與蝕刻製程。在一或多個實施例中,在此所揭露的製程腔室可在少於5分鐘內、少於4分鐘內、少於3分鐘內、少於2分鐘內、少於1分鐘內、少於30秒內執行如在此所描述的單一的氧化以及蝕刻循環。在一或多個實施例中,可在約200℃至800℃之間的溫度下執行該氧化製程,更特定地為約300℃至500℃之間的溫度下 執行,以及在低於約150℃的溫度下執行一部份的蝕刻製程,更特定地為低於約120℃,且更特定地為低於或等於約100℃。在一或多個實施例中,該蝕刻製程利用使用電漿的乾式蝕刻製程,例如含氟電漿,且該蝕刻製程包含在低於約50℃下所執行的一製程,特定地為低於約40℃,且更特定地為在約25℃至35℃的範圍中,接著在超過約100℃的溫度下執行一步驟,例如在約100℃至約200℃的範圍中。
以下將參照第1圖來描述利用本發明的設備及/或方法實施例所製造的半導體元件的實例,該半導體元件為記憶體元件100的說明應用。記憶體元件100包含基板102,在基板102上沉積有穿隧氧化物層104。將浮動閘極106沉積於穿遂氧化物層104上。浮動閘極106、穿隧氧化層104以及基板102的下層部分可包含記憶體元件100的單元103(或記憶單元)。記憶體元件的每一個單元是分開的。舉例來說,在記憶體元件100中,將淺溝槽絕緣(STI)區域108安置在介於每一個單元之間的基板102上(例如,與穿遂氧化物層104與浮動閘極106相鄰,在此處STI區域108將單元103與相鄰的單元105以及107分隔開來)。記憶體元件100更進一步包含內複晶矽介電(IPD)層110與控制閘極層112,該IPD層110設置在浮動閘極106上方。該IPD層110將浮動閘極106與控制閘極層112分隔開來。
基板102可包含一適當材料,例如結晶矽(例如,矽 <100>或矽<111>)、二氧化矽、應變矽、矽化鍺、經摻雜或未摻雜的多晶矽、經摻雜或未摻雜的矽晶圓、圖案化或未圖案化的晶圓、矽絕緣體(SOI)、碳摻雜的二氧化矽、氮化矽、經摻雜矽、鍺、砷化鎵、玻璃、藍寶石等等。在一些實施例中,基板102包含矽。穿遂氧化物層104可包含矽與氧或高k值的介電材料、或氮化矽(SixNy)、單一或層疊結構(例如,二氧化矽/高-k值/二氧化矽)等等,其中矽與氧例如為二氧化矽(SiO2)、氮氧化矽(SiON),該高k值的介電材料,例如鋁(Al)系、鉿(Hf)系、或鑭(La)系、鋯(Zr)系的氧化物或氮氧化物。穿遂氧化物層104可具有任何適當的厚度,例如,介於約5至約12nm。穿遂氧化物層104在每一個單元中可具有與浮動閘極106的底面實質相等的寬度。STI區域108可包含矽與氧,例如二氧化矽(SiO2)、氮氧化矽(SiON)等等。
浮動閘極106一般包含導電材料,例如多晶矽、金屬等等。浮動閘極106具有適用於幫助在相鄰單元之間(例如,在單元103、105與107之間)安置部份控制閘極層112的配置。因此,將浮動閘極形成倒「T」型。如在此所使用,用語「倒T」通常意指浮動閘極106的上部部份相對於浮動閘極106的底面為凸出的幾何結構。此凸出結構提供空間給IPD層110,用以在浮動閘極106的上方形成IPD層110,而不會完全填滿相鄰的浮動閘極106之間的間隙,因而允許一部份的控制閘極層112可被安置在相鄰的浮動閘極106之間。
舉例來說,如第1圖所示,浮動閘極106通常以倒T的形狀來表示,該浮動閘極106具有底面115以及主幹113(或浮動閘極106的上部部份)。浮動閘極106一般可具有任何用於特定應用的期望尺寸。在一些實施例中,浮動閘極106的高度可介於約20至約100nm。在一些實施例中,底面115的厚度可小於或等於約35nm。
由於浮動閘極106上部部份的凸出結構,因此浮動閘極106在接近浮動閘極106的底面115處具有第一寬度109,該第一寬度109大於接近該浮動閘極106上方的第二寬度111。在一些實施例中,第一寬度109:第二寬度111的比例至少約2:1。在一些實施例中,第一寬度109比第二寬度111超過約4nm或更多、或約6nm或更多、或介於約4至約6nm。浮動閘極106的寬度在底面115與浮動閘極106上方之間可為線性、非線性、連續、非連續地、以任何方式改變。在一些實施例中,如第1圖所說明,浮動閘極106的寬度在第一寬度109與第二寬度111之間為非線性改變。在一些實施例中,第一寬度可小於約35nm、或介於約20至約35nm。第二寬度可介於約5至約30nm,例如,5nm、10nm、12nm、13nm、14nm、15nm、20nm、25nm或30nm。
如第1圖所說明,主幹113具有一側壁部份,該側壁部分具有實質垂直的輪廓。在一些實施例中,實質垂直表示與垂線呈小於或等於約10度、或小於或等於約5度、或小於或等於約1度。該側壁的實質垂直輪廓可高 達浮動閘極106總高度的約40%、或大於約40%。在一些實施例中,該實質垂直輪廓可大於浮動閘極106高度的約40%。在一些實施例中,該實質垂直輪廓介於約20至約100nm之間。
IPD層110可包含任何適合的單一或多層介電材料。單一層的IPD包含如上述與穿遂氧化物層104相關的SiO2、SiON、高-k值介電材料等等。多層IPD的非限制性實例為多層的氧-氮-氧(ONO)層,該ONO層包含第一氧化物層、氮化物層、以及第二氧化物層。第一與第二氧化物層通常包含矽與氧,例如二氧化矽(SiO2)、氮氧化矽(SiON)等等。氮化物層通常包含矽與氮,例如氮化矽(SiN)等等。在一些實施例中,亦可使用包含SiO2/高-k/SiO2(例如,SiO2/Al2O3/SiO2)的多層IPD層作為IPD層110。在一些實施例中,將IPD層110沉積至介於約12至約15nm的厚度。
在倒T形狀的浮動閘極106上的IPD層110的保形沉積(conformal deposition)可幫助在沉積的IPD層110中形成一壁114。該壁114形成在相鄰的浮動閘極之間。在一些實施例中,該壁114具有介於約4nm至約20nm的寬度,以及介於約20至約90nm的深度。
可選擇地,在沉積IPD之前,可藉由以下方式來界定在相鄰浮動閘極之間的IPD穿透的深度程度:藉由沉積一材料層(例如,SiO2)來填滿相鄰浮動閘極之間的間隙,且藉由例如化學機械平坦化(CMP)來平坦化該材料層用 以移除落在浮動閘極106上方的多餘材料。接著,將相鄰浮動閘極之間的間隙中所殘留的材料蝕刻至一期望深度,用以設定介於浮動閘極之間的IPD穿透程度。
將控制閘極層112沉積在IPD層110的頂部與該壁114中,用以形成控制閘極。控制閘極層112通常包含導電材料,例如多晶矽、金屬等等。壁114的加入可在接近浮動閘極106的側壁處為控制閘極層112提供較大的表面積。藉由該壁114的幫助所增加的控制閘極層112的表面積可有效改善介於浮動閘極106的側壁與控制閘極之間的電容性耦合。除此之外,沉積在相鄰浮動閘極之間(例如,單元103與單元105的浮動閘極)的該壁114可降低相鄰浮動閘極之間的寄生電容、浮動閘極干擾、雜訊等等。此外,對於相同的浮動閘極高度來說,與近似矩形形狀比較起來,浮動閘極106的倒T形狀可降低表面積。該減少的截面積可有利地降低在位元線方向上(例如,在記憶體元件的不同字元線以及相同位元線中)介於相鄰浮動閘極之間的寄生電容。有利地來說,藉由控制浮動閘極的高度可獨立控制介於浮動閘極與控制閘極之間的側壁電容(例如,維持在期望程度)。
第2圖是根據本發明的一些實施例來繪示方法200,該方法200用於製造具有浮動閘極幾何結構的半導體元件。可在任何適合的單一腔室中執行在此所描述的方法,該適合的單一腔室配置用於氧化以及蝕刻,且具有在不同溫度下進行處理的能力。根據一或多個實施例, 在涉及循環氧化與蝕刻的製程中,在相對高的溫度下執行氧化,以及在相對低的溫度下執行蝕刻。舉例來說,根據一或多個實施例,在500℃以及高於500℃的溫度下執行氧化、或在500℃以及低於500℃的溫度下執行氧化,更特定為400℃以及低於400℃下執行氧化。舉例來說,可在低溫下執行部份蝕刻製程,例如室溫,如20℃、25℃或30℃。應瞭解到,可在較高溫度下執行蝕刻製程,例如高達約75℃。在蝕刻之後,預期升高溫度至約100℃,用以昇華化合物,以下將更詳細描述之。
本發明的態樣適用於在單一腔室中執行氧化製程、蝕刻製程以及昇華。可藉由電漿氧化、快速熱氧化(RTO)、自由基氧化等等來執行氧化製程。適合的氧化腔室包含電漿腔室,例如電漿浸沒離子注入(Plasma Immersion Ion Implantation;P3I)或去耦合電漿氧化(DPO)。或者,可使用熱氧化腔室,例如由位於加州聖大克勞拉市的應用材料股份有限公司所販售的RADIANCE®、VANTAGE®RADOXTM腔室,或包含遠端及/或近距離電漿來源的燃燒爐。可利用各種氧化化學來執行示例性的熱氧化製程,該氧化化學包含改變在氧化氣體混合物中的還原氣體濃度,該還原氣體諸如一或多種的氫氣(H2)、氨氣(NH3)等等,該氧化氣體混合物包含氧化氣體,例如一或多種的氧氣(O2)、一氧化氮(NO)、一氧化二氮(N2O)等等,以及可選擇性包含惰性氣體,例如一或多種的氮氣(N2)、氬氣(Ar)、氦氣(He)等等。示例性電漿氧化製程可使用如 熱氧化製程所述的任何氧化化學,並且可在使用或不使用加熱夾盤(heating chuck)下執行該電漿氧化製程。亦可施加光化學製程,例如在紫外光(UV)存在下,使用氧物種(例如氧氣)來形成氧化物層,或施加濕式化學氧化,例如使用化學溶液,該化學溶液包含硝酸(HNO3)、其他適用於氧化的酸。然而,通常這些腔室被配置成僅能執行氧化製程,而無法配置用於執行低溫處理,例如低溫蝕刻。因此,需要修飾這些腔室,以達到在氧化與蝕刻之間所需要的快速溫度變化。以下將提供特定的詳細說明。
或者,可在任何適當且經修飾的蝕刻腔室中執行在此所描述的方法實施例,該蝕刻腔室配置用於濕式或乾式蝕刻、反應性離子蝕刻(RIE)等等。示例性蝕刻腔室包含由位於加州聖大克勞拉市的應用材料股份有限公司販售的SICONITM、Producer®或CarinaTM腔室。一非限制的示例性乾式蝕刻製程包含氨氣(NH3)或三氟化氮(NF3)氣體或無水氟化氫(HF)氣體混合物與遠端電漿,該氨氣(NH3)或三氟化氮(NF3)氣體或無水氟化氫(HF)氣體混合物與遠端電漿在低溫下(例如,約30℃)可凝結在二氧化矽上,並且反應形成可在中等溫度下(例如,大於100℃)昇華的化合物,用以蝕刻二氧化矽。此示例性蝕刻製程可隨著時間減少,並且最終會在一點上達到飽和,在該點處除非將一部份的化合物移除(例如,藉由上述的昇華製程),否則不會產生更進一步的蝕刻。可使用上述的機 制及/或藉由定時的蝕刻製程(例如,蝕刻一段預定時間)來控制該蝕刻製程。示例的濕式蝕刻製程可包含氟化氫(HF)等等。示例的電漿或遠端電漿蝕刻製程包含一或多種蝕刻劑,例如四氟化碳(CF4)、三氟甲烷(CHF3)、六氟化硫(SF6)、氫氧(H2)等等,並且可在使用或不使用加熱夾盤下執行。對於不同材料組合物(例如,不均勻表面等等)來說,可操控該蝕刻選擇性為約1至約1000。舉例來說,在一些實施例中,在二氧化矽蝕刻中,對於矽的蝕刻選擇性可約為100。當蝕刻速率下降至初始蝕刻速率的約0%至約90%、或至約75%時,可終止蝕刻,用以提供被蝕刻材料的厚度控制。舉例來說,在一些實施例中,如上所述的終止蝕刻製程可提供進行蝕刻時的厚度控制。當蝕刻沉積在不均勻材料(例如,包含矽與二氧化矽)上的氧化物層時,上述的控制是特別有益的。將需要修飾諸如SICONI腔室的蝕刻腔室,以在該腔室中執行氧化製程,以下將詳細敘述之。
因此,在單一腔室中所執行的方法200開始於步驟202,在步驟202中提供一基板,該基板具有將成為浮動閘極的材料層。舉例來說,如第3A圖所示,基板102與材料層304可為部分製造的記憶體元件300的一部份。記憶體元件300可包含基板102,該基板102上設置有穿遂氧化物層104。將材料層304沉積在穿遂氧化物層104上方。將淺溝槽絕緣(STI)區域302(類似STI區域108)沉積在與穿遂氧化物層104以及材料層304相鄰 處。在方法200開始之前,所執行用以提供基板以及部分製造的記憶體元件300的其他製造方法包含:在STI區域302中沉積絕緣材料(例如,二氧化矽);以材料層304的上表面來平坦該絕緣材料的位準;以及將該絕緣材料向下蝕刻至所期望的位準,用以產生具有材料層304的基板,且根據在此所提供的技術準備將該材料層304處理為浮動閘極。
材料層304可包含導電材料,例如多晶矽、金屬等等。材料層304通常具有略為梯形或矩形的截面。材料層304通常具有適合的起始形狀,當藉由在此所述的方法來進行氧化及/或蝕刻時,使該材料層304可成為具有如上所述與第1圖相關的倒T形狀的浮動閘極(例如,將材料層304進行圖案化與蝕刻,以幫助形成STI結構302,且所產生的材料層304的輪廓可成為在此所述的更進一步處理的起始點)。
如第3B圖所示,在步驟204中,選擇性氧化該材料層304,以形成氧化物層306。將氧化物層306形成在該材料層304的上方以及側壁上,並且該氧化物層306可包含二氧化矽、金屬氧化物等等。在一些實施例中,氧化物層306可消耗材料層304至約3至約15nm的深度,或約10nm。如第3B圖所示,氧化物層306可進一步消耗(或以其他侵蝕或置換的方式)一部分的STI區域302。可使用濕式或乾式氧化、快速熱氧化(RTO)、自由基氧化、電漿氧化(例如,去耦合電漿氧化(DPO))、或在此所 述任何其他氧化製程來形成氧化物層306。在一些期望低熱預算及/或降低氧氣擴散的實施例中,可使用電漿氧化或自由基氧化。在材料層304進行氧化期間,需要低熱預算來避免穿遂氧化物層104的增厚作用。如在此所使用,低熱預算代表在850℃的尖峰溫度下,少於數十分鐘的爐操作的熱預算。
接著,如第3C圖所說明,在步驟206中,在與執行氧化步驟204相同的腔室中,藉由蝕刻製程來移除氧化物層306。在進行材料層304的氧化並且移除以氧化物層306之後,該材料層304的殘留部分通常為倒T形狀,例如,與第1圖所繪示的浮動閘極106類似的形狀。蝕刻製程可使用化學試劑或氣體,包含氫氟酸(HF)、氫氯酸(HCl)、或其他在此所揭露的蝕刻製程等等。該蝕刻製程具選擇性的,例如,可選擇性地移除氧化物層306。在一實施例中,該蝕刻製程對二氧化矽具選擇性,且相對於包含多晶矽的材料層,可移除具有二氧化矽的氧化物層306。在移除氧化物層306期間,該蝕刻製程可更進一步移除一部分的STI區域302。
在完成蝕刻製程以形成具有倒T形狀的浮動閘極之後,方法200通常在此結束。記憶體元件的更進一步處理可包含IPD層與控制閘極層的沉積,與第1圖所描述的IPD層與控制閘極層類似。在一些實施例中,在沉積IPD層之前,將介於相鄰的材料層304之間與STI區域302上方的區域以間隙填充材料填滿,該間隙填充材料 例如為二氧化矽或包含STI區域302的相同材料。接著,可藉由化學機械平坦化(CMP)、或任何適合的平坦化方法,將填滿的區域上方進行平坦化,使該區域與材料層304上方為實質上平整。在間隙填滿與化學機械平坦化之後,接著蝕刻間隙填充材料,以在沉積IPD層之前,在相鄰的材料層304之間設定IPD所期望的穿透深度。
或者,如第4圖所繪示,可使用方法400來形成具有倒T形狀的浮動閘極。參考第5A至5E圖來說明方法400,第5A至5E圖是根據方法400的實施例來繪示記憶體元件300的製造階段。方法400包含沉積犧牲氮化物層,在使用氧化製程來氧化材料層304期間,該犧牲氮化物層可用來限制氧氣的擴散。期望在如下所述的氧化物層移除製程期間,限制氧氣的擴散以避免穿遂氧化物層104的非預期增厚作用及/或避免非預期移除部分的穿遂氧化物層104及/或STI區域302(或間隙填充材料)。
方法400通常開始於步驟402,在步驟402中提供如第5A圖所示的部分製造的記憶體元件300。上文中已描述記憶體元件300,且該記憶體元件300包含基板102,該基板102上設置有穿遂氧化物層104且在穿遂氧化物層104上方設置有材料層304。記憶體元件300更包含設置在基板102中並且與穿遂氧化物層104以及材料層304相鄰的STI層302。
如第5C圖所示,在步驟404中,將氮化物層502形成在材料層304與STI區域302的暴露表面上。可以任何 適合的氮化製程來形成該氮化物層502,例如,電漿氮化或氮化矽沉積。氮化物層502包含氮化矽(SiN)、氮氧化矽(SiON)或兩者。在材料層304與STI區域302的水平表面上所形成的氮化物層502的厚度比在材料層304的側壁上所形成的氮化物層502來的厚(例如,藉由方向性的氮化製程)。在一些實施例中,在材料層304與STI區域302的水平表面上的氮化物層厚度:在材料層304的側壁上的氮化物層厚度比例為約2:1至約10:1。在一些實施例中,氮化物層502在材料層304與STI區域302的水平表面上具有約5至約10nm的厚度。在一些實施例中,氮化物層502在材料層304的側壁上具有約1nm或小於1nm的厚度。
在步驟406中,可選擇性地氧化氮化物層502與材料層304,以形成氮氧化物層504與氧化物層506。在與氮化步驟404相同的腔室中執行氧化製程。氧化步驟406包含上述與方法200相關的任何適合的氧化製程,並且可在第5C至5D圖所描述的單一階段製程中執行氧化步驟406。如第5C圖所繪示,最初,氧化製程可幫助氮氧化物層504的形成。氮氧化物層504可消耗在材料層304與STI區域302的水平表面上的一部分氮化物層502,並且可實質消耗在材料層304側壁上的全部氮化物層502。在水平表面上的氮化物層502的增加厚度可限制或避免該水平表面的下層表面的氧化。隨著位在材料層304側壁上的氮化物層502的消耗,該氧化製程可消耗一部 分的材料層304。因為設置在水平表面上殘留未消耗的氮化物層502,所以材料層側壁的氧化會比在水平表面上進行的更快。
如第5D圖所說明,通常藉由消耗側壁內部的材料層304,在材料層304的側壁上以一較快速率來進行氧化製程,而形成氧化物層506。材料層304的殘留未消耗的部分通常為所期望的倒T形狀。並且,如第5D圖所說明,儘管是以比消耗側壁上的材料層304還要慢的速率下,該氧化製程仍繼續消耗一部分殘留的氮化物層502與一部分的STI區域302。
在步驟408中,如第5E圖所說明,移除氮氧化物層504與氧化物層506,產生具有倒T形狀的浮動閘極。可藉由與上述方法200相關的蝕刻製程來移除該等層,例如,濕式或乾式化學蝕刻、反應離子蝕刻等等。該蝕刻製程是具有選擇性的,例如,可選擇性移除氮氧化物層504與氧化物層506。在一實施例中,蝕刻製程對於二氧化矽(SiO2)、氮氧化矽(SiON)與氮化矽(SiN)具選擇性,且在對包含多晶矽的材料層304具選擇性的情況下,移除包含氮化矽(SiN)的氮化物層502、包含氮氧化矽(SiON)的氮氧化物層504以及包含二氧化矽(SiO2)的氧化物層506。如第5E圖所說明,蝕刻製程可進一步地選擇性移除一部分的STI區域302。在一些實施例中,蝕刻製程可為多段式蝕刻製程。例如,最初的蝕刻製程可僅對二氧化矽(SiO2)具選擇性,用以移除氧化物層506。接著, 蝕刻製程可對氮氧化矽(SiON)與氮化矽(SiN)具選擇性,用以移除氮氧化物層504與氮化物層502。在完成蝕刻製程以形成具有倒T形狀的浮動閘極之後,可進一步處理記憶體元件200,例如藉由沉積IPD層與控制閘極層,類似於有關第1圖所描述的IPD層與控制閘極層。如上所述,可在沉積IPD層之前執行間隙填充與相鄰材料層304之間的已填充區域的CMP,以及接著蝕刻該已填充區域的步驟。
如上所述,在一些實施例中可能想要低熱預算(例如,材料的低擴散,該材料例如為一或多個摻雜劑、氧或矽),例如,用以限制穿遂氧化物層104或STI區域302的增厚。然而,假如能夠限制此種非期望的增厚作用,則可以使用高熱預算的製程(亦即,高氧氣擴散)。例如,高熱預算製程(例如,濕式、乾式、或快速熱氧化)可提供共形氧化、較快的氧化速率、較厚的氧化(例如,約5至約15nm的厚度)以及更有效率的側壁氧化。此外,高熱預算氧化製程可降低對不同晶體方向的材料層(用於形成浮動閘極)的選擇性,因此在氧化期間有益地產生平滑表面。例如,當使用包含多晶矽的材料層來形成浮動閘極時,期望可降低對不同晶體方向的敏感度。例如,該平滑表面可藉由降低接面電阻等等而有益地促進記憶體元件的可靠度。
因此,在一些實施例中,如以下與第6圖相關的描述,使用具有材料層702的部分製造的記憶體元件700,以 形成具有倒T形狀的浮動閘極。例如,相較於分別於第3A與5A圖所說明的材料層304,材料層702可以較高。此外,STI區域302的高度可根據材料層702的高度來縮小(例如,如上所述,藉由沉積以及回蝕間隙填充材料,如二氧化矽),用於在STI區域302的曝露表面與穿遂氧化物層之間提供一增加距離,因而在高熱預算製程期間幫助抵抗在穿遂氧化物層中的氧化擴散。在一些實施例中,介於材料層702頂部與STI區域302頂部之間的間距實質上是與第3A與5A圖中所說明的類似結構的間距是等距的。相較於第3A與5A圖中類似的記憶體元件,材料層702與STI區域302二者增加的高度可有利地延長氧原子必須移動抵達穿遂氧化物層104的距離。兩結構所增加的高度可允許使用較高的熱預算氧化製程,同時限制穿遂氧化物層104的增厚。因此,藉由增加在記憶體元件700中的STI區域302的高度,可有益地使用高熱預算氧化製程,以形成具有倒T形狀的浮動閘極。在進行高熱預算氧化製程以及移除所形成的氧化物層後,接著使用蝕刻製程及/或更容易控制的低熱預算氧化製程來降低在浮動閘極底部的厚度。將在下述內容中參考第6至8圖來描述高熱預算氧化製程與蝕刻製程或低熱預算氧化製程的合併使用。
舉例來說,第6圖是根據本發明的一些實施例來說明製造具有浮動閘極的半導體元件的方法600。方法600是參考第7A至7D與8A至8B圖來說明,第7A至7D 與8A至8B圖是根據方法600的實施例來描述記憶體元件700的製造階段。
方法600通常開始於步驟602,在步驟602中提供具有材料層的基板,該材料層將形成浮動閘極。例如,如第7A圖所示,基板102與材料層702可為部分製造的記憶體元件700的一部分。記憶體元件700包含基板102,該基板102具有設置在基板102上的穿遂氧化物層104。材料層702可設置在穿遂氧化物層104上方。淺溝槽絕緣(STI)區域302可設置在基板上,該STI區域302與穿遂氧化物層104及材料層702相鄰。在上述內容中已說明基板102、穿遂氧化物層104以及STI區域302。
材料層702包含導電材料,例如多晶矽、金屬等等。材料層702具有一起始形狀,該形狀包含實質矩形的截面或略呈梯形的截面。材料層702通常可具有任何適合的起始形狀,使得當以在此所描述的方法進行氧化及/或蝕刻時,可將材料層702形成具有倒T形狀的浮動閘極。材料層702具有大於約30nm的高度、或高達約130nm的高度。材料層702具有大於約2:1的高寬比。
接著,在步驟604中,可選擇性氧化材料層702,以形成第一氧化物層704,如第7B圖所示。將第一氧化物層704形成在材料層702的上方與材料層702的側壁上,且該第一氧化物層704包含氧化矽、金屬氧化物等等。在一些實施例中,第一氧化物層704可消耗材料層702至約5至約15nm、或約10nm的深度。第一氧化物 層704可進一步使一部分的STI區域302變的更厚。可使用濕式或氧化、快速熱氧化(RTO)、自由基氧化、或電漿氧化(例如,去耦合電漿氧化(DPO))來執行氧化物層的形成。在一些希望較低的熱預算及/或降低氧氣擴散的實施例中,使用電漿氧化或自由基氧化。在進行材料層702的氧化期間,需要低熱預算來避免穿遂氧化物層104的增厚。
在氧化之後,材料層702的殘留部分通常為倒T形狀,該倒T形狀具有比預期最終形狀更大的尺寸(例如,底部的高度較大及/或主幹的寬度較大)。在步驟606中,在與步驟604相同的腔室中藉由蝕刻製程將第一氧化物層704移除,產生具有一般倒T形狀的浮動閘極,如第7C圖中所說明的材料層702的殘留部分。該蝕刻製程可為濕式或乾式蝕刻、或反應性離子蝕刻。該蝕刻製程可使用包含氫氟酸(HF)、氫氯酸(HCl)等等的化學物質或氧體。該蝕刻製程具選擇性,例如,可選擇性地移除第一氧化物層704。在一些實施例中,蝕刻製程對二氧化矽具選擇性,且相對於包含多晶矽的材料層而移除包含二氧化矽的第一氧化物層704。在移除第一氧化物層704期間,蝕刻製程可更進一步地移除一部分的STI區域302。
在步驟608中,使用蝕刻製程來移除另外一部分的殘留材料層702,以形成具有期望倒T形狀的浮動閘極,如第7D圖所示。該蝕刻製程可為濕式或乾式蝕刻、或反 應性離子蝕刻等等。在一些實施例中,蝕刻製程為反應性離子蝕刻。如上所述,使用方法600所形成的浮動閘極尺寸與使用方法200及400所形成的浮動閘極尺寸相似。
在蝕刻材料層702以形成具有倒T形狀與上述尺寸的浮動閘極之後,方法600通常會結束,且可執行更進一步的處理以完成記憶體元件的製造。記憶體元件700的更進一步處理可包含如上所述的IPD層與控制閘極層的沉積。可選擇地,在沉積IPD層之前,執行間隙填充與CMP製程,接著將已填充區域反蝕以控制在相鄰浮動閘極之間的區域中的IPD層的期望深度,如上所述。
或者,在一些實施例中,在移除第一氧化物層704之後,方法600由相同的腔室606進行至腔室610,在腔室610中將材料層選擇性氧化以形成第二氧化物層706。將第二氧化物層706形成在材料層702的殘留部分的上方與側壁處,如第8A圖所示,且第二氧化物層706包含氧化矽、金屬氧化物等等。在一些實施例中,第二氧化物層706可消耗材料層702至約5至約15nm、或約10nm的深度。可使用濕式或氧化、快速熱氧化(RTO)、自由基氧化、或電漿氧化(例如,去耦合電漿氧化(DPO))來執行氧化物層的形成,且因為期望較低熱預算及/或降低氧氣擴散,可使用電漿氧化或自由基氧化。在一些實施例中,可將低熱預算定向氧化(例如,電漿氧化)用於第二氧化物層706在材料層702的水平表面上以 高於側壁表面的速率來成長的情況中。
在進行選擇性氧化以形成第二氧化物層706之後,材料層702的殘留部分通常為倒T形狀。在步驟612中,藉由蝕刻製程移除第二氧化物層706,以完成具有倒T形狀的浮動閘極之形成,如第8B圖中所說明的材料層702的殘留部分。該蝕刻製程可為乾式蝕刻、或反應性離子蝕刻。該蝕刻製程可使用包含氫氟酸(HF)、氫氯酸(HCl)等等的化學物質或氣體。蝕刻製程可具選擇性,例如,對於移除第二氧化物層706具選擇性。在一實施例中,蝕刻製程可對二氧化矽具選擇性,且相對於包含多晶矽的材料層702而移除包含二氧化矽的第二氧化物層706。在移除第二氧化物層706期間,蝕刻製程可更進一步地移除一部分的STI區域302。
在蝕刻材料層702的殘留部分以移除第二氧化物層706且形成具有倒T形狀的浮動閘極之後,方法600通常會結束。以方法600所形成的浮動閘極與在步驟608中所述的浮動閘極具有相同尺寸。記憶體元件700的更進一步處理包含如上所述的IPD層與控制閘極層的沉積。
如上所述,雖然對於一些實施例來說高熱預算製程是較有益的,但是當施加較高熱預算時,材料層(如上述的材料層702)的氧化速率會傾向飽和。舉例來說,氧化速率傾向飽和的情形會造成無法將材料層702成形為具有期望尺寸的形狀、造成穿遂氧化物層104的增厚、或兩 者均會發生。更進一步地來說,即使在較低溫度範圍下(例如,30℃)起始氧化速率是高的,然而在使用任何寬溫度範圍(例如介於約30至約1100℃之間)的情況下仍會造成氧化速率的飽和。對於在此所揭露的所有氧化步驟而言,此溫度範圍是有效的。此外,可在室溫或更低溫度下產生基於電漿氧化或光化學(UV或臭氧)、或乾式/濕式化學(例如臭氧、硝酸、過氧化氫)氧化。因此,本發明人已經發展出一種用於塑形材料層(例如材料層702)的方法,該方法有益地使用如下所述的高起始氧化速率。
第9圖中繪示說明在高熱預算下氧化速率的飽和,第9圖通常描述氧化物層厚度與時間的函數。等溫線1000代表一氧化製程,該氧化製程在所需的任意溫度下連續成長氧化物層。最初,在等溫線1000的第一週期1002時間內,該氧化速率是高的,以在第一週期1002期間所成長的第一氧化物層厚度1004來說明之。隨著時間(以及熱預算)增加,氧化速率開始飽和。例如,在第二週期1006期間(該第二週期1006與第一週期1002等長且立即跟隨在第一週期1002之後),在第二週期1006期間所成長的第二氧化物層厚度1008小於第一氧化物層厚度1004,這是歸因於在第二週期1006期間的較慢氧化速率。本發明人已更進一步發現在各種溫度下伴隨產生的等溫線1000的一般形狀。
因此,為了將材料層702塑形至預期形狀,需要高熱預算來達成所需要的氧化物層厚度,以形成期望的浮動 閘極尺寸。不幸的是,在製造某些結構期間,高熱預算氧化製程的應用會非期望地造成氧氣(O2)擴散至曝露的氧化物層(例如,穿遂氧化物層104),導致氧化物層非期望地增厚。
因此,在方法600的一些實施例中,重複的氧化與蝕刻製程可有益地使用施加在第一週期1002期間的高起始氧化速率,如上述第9圖所說明。例如,在一些實施例中,在步驟604中,在一起始氧化速率下將材料層(例如,材料層702)表面氧化,以形成氧化物層(例如,第一氧化物層704)。可將材料層702氧化歷經第一週期時間(例如,第一週期1002),在此時該氧化速率是相對高的。在氧化速率降低至預定值之後,例如,在第二週期1006期間,終止氧化製程。在一些實施例中,當氧化速率為起始氧化速率的約90%或更低、或約75%或更低時,則終止第一氧化物層704的形成。在一些實施例中,當氧化速率介於起始速率的約0%至約90%或、或約75%時,則終止第一氧化物層704的形成。
一旦終止氧化製程,在步驟606中,藉由蝕刻製程將至少一些的第一氧化物層704移除(如上所述以及如第7C圖所述)。如第7C圖所說明,一旦該第一氧化物層704被移除,材料層702會至少部分成為如上述所期望的形狀。移除第一氧化物層704提供材料層702的剛曝露的表面,該剛曝露的表面可更進一步地被氧化直到形成所期望的氧化物層形狀。在一些實施例中,蝕刻製程 可為兩段凝結以及昇華蝕刻製程,如上所述。在一些實施例中,當蝕刻速率下降至起始蝕刻速率的約0%至約75%、或至約90%時,則會終止蝕刻製程。蝕刻速率的下降可歸因於材料對比(例如,Si對SiO2的選擇性)或擴散相對飽和度(例如,在同質的SiO2層)。在蝕刻製程期間,蝕刻速率對時間的相依性可在犧牲氧化期間提供額外或獨立的材料移除控制方法。此提供在異質的表面(Si/SiO2)上一層一層移除的能力,如示例在浮動閘極形成結構中。當由異質的基板上移除氧化材料時,可有利地使用上述方法以避免移除非均勻的材料。
舉例來說,在步驟610中,將部份塑形的材料層702的曝露表面再次氧化,以形成另一氧化物層(例如,第二氧化物層706)。以一起始氧化速率來進行氧化製程,該起始氧化速率實質相等於上述用於移除第一氧化物層704的起始氧化速率。如上所述,在氧化速率下降至預定值後,例如在第二週期1006期間,則終止氧化製程。所期望的製程終止點可為任何與上述相似的時間。於第8A圖中說明形成第二氧化物層706的氧化製程。
一旦終止重複的氧化製程,在步驟612中,可藉由蝕刻製程來移除至少一些的第二氧化物層706(如上所述且於第8B圖中說明)。如第8B圖所說明,一旦第二氧化物層706被移除,該材料層702可形成期望形狀,如上所述。或者,將第二氧化物層706移除可再次提供材料層702剛曝露的表面,該剛曝露的表面可更進一步的被氧 化直到形成所期望的材料層形狀。因此,雖然所揭露為只重複一次氧化以及蝕刻製程,但這些製程可視需求連續重複許多次,以形成所期望的材料層形狀(亦即,可將製程重複一或多次)。
與連續執行的氧化製程相比,氧化以及移除氧化物層的循環製程中的氧化能夠在相同熱預算下形成較多的氧化物。在單一腔室中執行氧化以及移除氧化物層的循環製程可大幅提高製程生產量。例如,如第9圖所顯示,一連續實施氧化製程(例如在第一週期1002與第二週期1006所實施的等溫線1000)將形成具有厚度為第一厚度1004與第二厚度1008總合的氧化物層。然而,在使用與連續氧化製程相同的熱預算下,循環的氧化與移除製程可導致總氧化物厚度(例如,第一氧化物層704與第二氧化物層706的厚度總合)為第一厚度1004的兩倍,該循環的氧化與移除製程例如為在第一週期1002期間形成第一氧化物層(例如,第一氧化物層704)、移除第一氧化物層以及在第二週期1006期間氧化材料層以形成第二氧化物層(例如,第二氧化物層706)。
在第9圖中說明循環的氧化與移除製程的等溫線1010。如說明,在第一週期1002之後,等溫線1010實質上偏離等溫線1000(代表連續氧化製程)。然而,僅為了說明,在第9圖中,將等溫線1010描繪為直線。根據如何實施循環的氧化與移除製程,該等溫線1010可為任何形狀。例如,假如每一個重複的氧化製程均進行相 同週期時間(例如第一週期1002),那麼在第一週期1002期間在每一個連續步驟下該等溫線1010可具有重複等溫線1010的形狀。或者,將循環的氧化與移除製程中的連續步驟實施與第一週期(未圖示)不同的期間,該等溫線1010的形狀可因此改變。然而,在循環的氧化與移除製程期間所形成的總氧化物將大於由連續氧化製程使用相同熱預算(例如,等溫線1000)所形成的氧化物。在一些實施例中,在循環的氧化與移除製程期間所形成的總氧化物比藉由連續氧化製程使用相同熱預算所形成的氧化物大於高達約3倍。
可有利地使用上述的循環的氧化與移除製程來形成其他結構,包含具有次微影尺寸的結構。此結構包含,例如,超薄浮動閘極、鰭式場效電晶體(finFET)元件的鰭片、圖案化硬遮罩等等。
例如,在一些實施例中,能使用循環的氧化與移除製程以形成超薄浮動閘極,如第10A至10D圖所說明。第10A至10D圖是根據本發明的一些實施例來描述浮動閘極1102的製造階段。如第10A圖所示,該方法開始於藉由提供部分製造的記憶體元件1100。該記憶體元件1100與上述記憶體100的結構與組成相似。記憶體元件1100包含基板102,該基板102上設置有穿遂氧化物層104。將材料層1102(與上述任何材料層的組成類似)設置在穿遂氧化物層104的頂部。將STI區域1104(與上述STI區域的組成類似)設置在材料層1102的每一側並與材料 層1102相鄰。STI區域1104將元件1100的個別記憶單元隔開。通常,STI區域1104的頂部表面1103與材料層1102的頂部表面1105為實質上平坦。
接著,可將上述的循環的氧化與移除製程用於相同的腔室中,以將材料層1102變薄至所期望的形狀(例如厚度)。如上所述,以一起始氧化速率將材料層1102的頂部表面1105氧化,用以形成氧化物層1106,如第10B圖所示。當氧化速率下降至低於起始速率的特定百分比時(如上所述),終止該氧化製程。接著藉由蝕刻製程將氧化物層1106(與在STI區域1104中的一部分氧化物一起)移除,如第10C圖所示。可重複該氧化與移除製程直到將材料層1102變薄至一期望形狀,以形成浮動閘極。
在一些實施例中,材料層1102的期望形狀在材料層1102的底部具有第一寬度,該第一寬度實質等於在材料層1102頂部的第二寬度。更進一步地,期望形狀包含材料層1102的最終厚度,例如,小於約5nm(然而可預期其他厚度,例如,約1至約20nm、或約1至約10nm)。該循環的氧化與移除製程可有利地將材料層1102變薄至浮動閘極的期望形狀,而不會造成下層穿遂氧化物層104產生不需要的氧化增厚。本發明人已經發現到存在於STI區域1104中的氧化物可作為阻礙,以避免氧化製程到達穿遂氧化物層104。如第10D圖所示,將IPD層1108與導電層1110沉積在變薄的材料層1102的頂部,以形成完整的記憶體元件1100。IPD層1108與控制閘極 1100均包含適用於IPD層與控制閘極層的任何材料或材料組合,如上所述。
在一些實施例中,可使用循環的氧化與移除製程,將結構形成臨界尺寸,該臨界尺寸小於藉由微影技術所獲得的臨界尺寸。例如,第11A至11C圖描述使用循環的氧化與移除製程的該等階段,用以將微影圖案化結構1200修正為次微影臨界尺寸。例如,結構1200可為部分製造的邏輯元件,例如鰭式場效電晶體(FinFET)、或部分製造的硬遮罩結構。
結構1200包含材料層1202,該材料層1202沉積在基板1204的頂部。將材料層1202沉積為如第11A圖所示,使得基板1204的上表面1203的一或多個部分可維持曝露。將遮罩層1206沉積在材料層1202頂部。例如,使用遮罩層1206將材料層1202圖案化至微影界定的臨界尺寸。
基板1204可為如上所述之任何適合的基板。例如,在一些製造邏輯元件的實施例中,基板1204包含矽(Si)或二氧化矽(SiO2)。例如,在一些製造硬遮罩結構的實施例中,基板1204包含層1208(在第11A至11C圖中以虛線來說明),該層1208沉積在非矽層1210的頂部,並藉由硬遮罩將該層1208圖案化。當蝕刻非矽層1210時,該層1208可用作第二硬遮罩。該層1208包含以下一或多種:二氧化矽(SiO2)、氮化矽(SiN)、氧化鋁(Al2O3)或其他可在低溫下沉積的材料、或在矽絕緣體(SOI)製造期間 所形成的埋入式氧化物。非矽層1210可包含金屬,例如一或多種的鎢(W)、氮化鈦(TiN)等等、及/或包含介電材料,例如,二氧化矽(SiO2)、高k的二元氧化物、三元氧化物、相變材料(例如氧化鎳、鍺銻碲等等)及/或在IV族(例如,鍺、矽化鍺)中的替代通道材料;及/或III-V材料(例如,砷化鎵、氮化鎵、磷化銦等等)、及/或有機物(例如,五環素(pentacene)、碳60(fullerenes)等等)。一些材料可在高於約100℃的溫度下退化,但該些材料可受惠於由本發明方法所獲得的次微影圖案化,來提高元件性能。
遮罩層1206可為任何適合的遮罩層,例如硬遮罩或光阻層。遮罩層1206可包含以下至少一個:二氧化矽(SiO2)、氮化矽(SiN)、矽化物(silicide),例如矽化鈦(TiSi)、矽化鎳(NiSi)等等、或矽酸鹽(silicate),例如矽酸鋁(AlSiO)、矽酸鋯(ZrSiO)、矽酸鉿(HfSiO)等等。
可將上述的循環的氧化與移除製程實施在現有的結構1200,將微影圖案化材料層1202修正為次微影臨界尺寸。如第11A圖所說明,將材料層1202的側壁1212以及,在一些實施例中將基板1204的暴露表面1203以上述的起始氧化速率進行氧化,以形成氧化物層1214。在第一週期時間之後,當起始氧化速率下降低於如上述的起始速率的一部分時,則會終止該氧化製程。
如第11C圖所示,使用蝕刻製程來移除氧化物層1214,該蝕刻製程可為上述的任何適合的蝕刻製程,且 在與氧化製程相同的腔室中執行該蝕刻製程。可視需求重複氧化與移除製程,將材料層1202成為期望形狀,例如,具有期望的次微影尺寸。在藉由氧化及/或蝕刻製程而至少部分消耗基板1204(或氧化物層1208)的一些實施例中,當循環氧化與蝕刻製程完成之後,材料層1202可安置在基板1204的凸起部分1216,該凸起部分1216係藉由循環製程所形成。凸起部分1216可具有一寬度,該寬度與接近材料層1202底部的第一寬度以及接近材料層1202頂部的第二寬度實質相等。在一些實施例中,經修正的材料層1202的第一寬度與第二寬度可介於約1至約30nm。在一些實施例中,經修正的材料層1202(例如,材料層的期望形狀)具有介於約0.5至約20的高寬比。在一些實施例中,經修正的材料層1202的高度介於約1至約30nm。或者,在一些實施例中,不會因循環製程而實質消耗該基板,且不會出現凸起部分1216。舉例來說,假如蝕刻製程對層1208的材料具選擇性,則可避免凸起部分的生成,例如,在一些實施例中,當蝕刻二氧化矽時,不會蝕刻包含氮化矽的層1208。
在使用循環的氧化與移除製程來修正材料層1202之後,可更進一步地處理結構1200。舉例來說,將材料層1202作為鰭式場效電晶體(FinFET)元件的鰭片,並沉積閘極層以及源極/汲極區域。或者,可使用經修正的材料層1202本身,以界定由基板1204所形成的硬遮罩的臨界尺寸。更進一步地,可有利地使用本發明方法來降低 由微影與鰭片蝕刻(fin etch)所產生的線邊緣粗糙度與表面粗糙度。在鰭式場效電晶體(FinFET)通道形狀與側壁表面上的粗糙度與變異性的下降,可藉由降低雜訊與變動性來改善元件與系統的性能。
更進一步地考慮到可替換地使用一部分及/或全部的上述獨立方法,該方法適合形成具有倒T形狀的浮動閘極的記憶體元件。舉例來說,將氮化物層(如第4圖所說明)沉積在部分製造的記憶體元件700的材料層702頂部(如第6圖所說明),以更進一步限制穿遂氧化物層的增厚。在此所描述的方法的其他組合以及變化同樣地落入本發明的範疇中。
舉例來說,可在單一基板處理腔室中執行在此所描述的方法,例如,氧化與蝕刻製程,該單一基板處理腔室配置為提供執行上述製程所需的個別製程氣體、電漿等等。
因此,在配置以可執行氧化、蝕刻以及選擇性執行氮化製程的單一反應器或腔室中執行本發明方法。配置該製程腔室,以執行氧化製程,該氧化製程包含以下一或多種製程:紫外光系氧化製程、臭氧系氧化製程、熱氧化製程、電漿氧化製程或其他自由基系氧化方法(例如熱電阻線)。因此,將氣體來源耦接至該腔室以提供一或多種用於氧化製程的含氧氣體。可更進一步地配置製程腔室以執行蝕刻製程,該蝕刻製程包含以下一或多種製程:電漿蝕刻、或包含凝結與昇華的兩段式蝕刻,如上 所述。可利用電漿來活化該兩段式蝕刻製程、或在沒有提供電漿的情況下熱活化該兩段式蝕刻製程。更進一步地配置製程腔室具有熱控制系統,用於快速控制基板溫度,以幫助兩段式蝕刻製程。例如,製程腔室可包含循環加熱器(以及冷卻器),能夠用於循環加熱與冷卻該基板。此加熱器能夠包含快閃能量系統(flash energy based system;例如,燈具、雷射等等)、熱源,該熱源在腔室中的至少兩個預定基板處理區域間提供較大的熱梯度(例如,適合藉由將基板放置在個別的處理區域中,以選擇性地維持適用於凝結的低基板溫度以及適用於昇華的高基板溫度)、或藉由使用用於蝕刻氣體的遠端電漿活化的遠端電漿來源與直接電漿來源的組合來產生加熱。基板支撐件是可移動的,用以在預定處理區域中支撐基板,且該基板支撐件可更進一步包含升降銷或其他基板升降機構,用以在製程的加熱部分期間,由支撐表面將基板選擇性地升高,以及在製程的冷卻部分期間,將基板送回基板支撐表面。基板支撐件亦可具有冷卻器(或溫度控制)系統,以維持基板支撐件在預定溫度(例如,接近用於蝕刻製程的凝結溫度)。例如,在一些實施例中,熱控制系統適合快速(例如,在少於約1秒內、或高達約10秒、或高達約100秒)改變基板的溫度,由約30℃(幫助凝結)到至少約100℃(幫助昇華)。
例如,在第12圖中說明具有此配置的製程腔室1300的示意圖。製程腔室1300包含設置在製程腔室1300中 的基板支撐件1302,用於將基板1303支撐在基板支撐件1302上。將氣體源1304耦接至腔室1300,以提供含氧氣體、蝕刻氣體以及可選擇性提供惰性氣體及/或含氮氣體(例如,上述的任何氣體)。將電漿源1306耦接至製程腔室,而將能量提供給由氣體源所提供的氣體,以形成氧化電漿或蝕刻電漿至少其中一種,以及可選擇地形成氮化電漿。將加熱源1308耦接至製程腔室,以選擇性地加熱該基板,以及,選擇性提供能量至氣體源的氣體,以形成氧化或蝕刻化學物質至少其中一種。將控制器1310耦接至製程腔室1300,用於控制製程腔室1300的操作以及組成件。氣體源1304可為任何適合的氣體源,例如具有多個氣體源的氣體面板等等。將氣體源1304最小化配置,以提供含氧氣體與蝕刻氣體,而個別形成一或多種的氧化電漿、蝕刻電漿、氧化化學物質或蝕刻化學物質。可選擇地,氣體源1304亦可提供一或多種的惰性氣體及/或含氮氣體,以形成氮化電漿。
電漿源1306可為任何適合的電漿源或複數個電漿源,例如遠端電漿源、電感式耦合源、電容式耦合源、耦接至架空電極(未圖示)的第一來源與耦接至基板支撐件的第二來源(未圖示)、或任何其他電漿源配置,以形成電漿。在一些實施例中,將電漿源1306配置以提供能量給氣體源1304的氣體,以形成氧化電漿、蝕刻電漿,以及可選擇性形成氮化電漿。在一些實施例中,電漿源可供應熱至晶圓,用於在蝕刻期間昇華反應副產物。
加熱源1308可為任何適合的加熱源,用以加熱該基板及/或由氣體源1304所提供的氣體來形成氧化或蝕刻化學物質。舉例來說,加熱源包含一或多個燈具,該燈具配置以加熱該基板或由氣體源所提供的氣體。另或組合,加熱源可包含加熱器或氣體噴淋頭,該加熱器例如電阻加熱器等等,該加熱器可例如設置在基板支撐件1302中,而該氣體噴淋頭用於提供製程氣體至製程腔室。
在操作中,系統控制器1310能夠將來自個別系統(例如,氣體源1304、電漿源1306、以及加熱源1308)的資料進行儲存並反餽,以最佳化工具1300的性能。系統控制器1310通常包含中央處理單元(CPU)、記憶體、以及支持電路。CPU可為任何形式的一般用途電腦處理器的其中一種,該一般用途電腦處理器可用於工業設定。通常將支持電路耦接至CPU,且該支持電路包含快取記憶體、時脈電路、輸入/輸出子系統、電力供應器等等。當由CPU來執行時,軟體常式(例如用於執行上述形成浮動閘極的方法)可將CPU轉換為特定用途電腦(控制器)1310。亦可藉由遠離工具1300設置的第二控制器(未圖示)來儲存及/或執行軟體常式。將根據一或多個實施例來描述用於執行上述製程的特定單一腔室設備。
第13至15圖描述經改良的電漿製程腔式的實施例。本發明實施例可在適當裝配的電漿反應器中執行,例如可由加州聖大克勞拉市的應用材料公司或其他地方所購得的去耦合電漿氧化(DPO)反應器,以下將參考第13A 圖來說明。亦可使用其他適合的電漿反應器,包含遠端電漿氧化(RPO)反應器或環型來源電漿浸沒式離子植入反應器,例如可由應用材料公司所購得的P3I,以下將個別參考第14與15圖來說明。舉例來說,第13A圖是根據本發明的實施例來描述說明性的電漿反應器1400,該電漿反應器1400適用於執行循環氧化物形成與移除製程。反應器1400透過由經脈衝或連續波(CW)射頻(RF)功率產生器所驅動的導電性耦合電漿來源功率施用器來提供低離子能電漿。該反應器包含腔室1410,該腔室1410具有圓柱形側壁1412與頂棚1414,該頂棚1414可為穹狀(如圖所示)、平板狀或其他幾何形狀。電漿來源功率施用器包含線圈天線1416,該線圈天線1416設置在頂棚1414上且透過阻抗匹配網路1418與RF功率來源耦接,該RF功率來源是由RF功率產生器1420與位在產生器1420的輸出端的閘極1422所組成,該產生器1420是由具有經選擇工作週期的脈衝訊號所控制。配置RF功率產生器1420以提供介於約50watts至約2500watts的功率。應理解到可使用其他產生低離子能的電漿來源功率施加器,例如,遠端RF或微波電漿來源。或者,該功率產生器可為經脈衝的DC產生器。
反應器1400更進一步包含基板支撐基座1424,例如,靜電夾具或其他適合的基板支撐件,用於固定基板1426,例如,200或300mm的半導體晶圓等等。基板支撐基座1424一般包含加熱設備,例如加熱器1434,該 加熱器1434位在基板支撐基座1424的頂表面下方。加熱器1434可為單一或多區域加熱器,例如,雙徑向區域加熱器,該雙徑向區域加熱器具有放射狀的內部與外部加熱構件1434A與1434B,如第13A圖所描述。
反應器1400更包含氣體注入系統1428與耦接至腔室內部的真空幫浦1430。將氣體注入系統1428提供給一或多個製程氣體來源,例如氧化氣體儲槽1432,用於提供氧化氣體,該氧化氣體包含:氧氣(O2)、一氧化二氮(N2O)、一氧化氮(NO)、二氧化氮(NO2)、水(H2O)、氫氣(H2)與過氧化氫(H2O2);還原氣體儲槽1442,用於提供諸如氫氣的還原氣體;蝕刻氣體儲槽1448,用於供應蝕刻氣體,例如,四氟甲烷(CF4)、三氟甲烷(CHF3)、六氟化硫(SF6)、氨(NH3)、三氟化氮(NF3)、氦氣(He)、氬氣(Ar)等等;或其他視特定應用所需的製程氣體來源,例如氦氣(He)、氬氣(Ar)等氣體或諸如氮氣(N2)的氮化氣體。個別耦接至氣體來源(例如,氧化氣體儲槽1432、還原氣體儲槽1442、蝕刻氣體儲槽1448等等)的流動控制閥門1446、1444與1449可用於在進行處理期間選擇地提供製程氣體或製程氣體混合物至腔室內部。亦可提供其他氣體來源(未圖示)用於提供額外氣體,例如惰性氣體(氦氣、氬氣等等)、氣體混合物等等。藉由真空幫浦1430的節流閥1438來控制腔室壓力。
可藉由控制脈衝產生器1436(該脈衝產生器1436的輸出端係耦接至閘極1422)的工作週期來控制在閘極1422 上的經脈衝的RF功率輸出的工作週期。在離子產生區域1440中產生電漿,該離子產生區域1440對應於被線圈天線1416環繞之頂棚1414下方的容積。當在與基板相距一段距離的腔室1410上部區域中形成電漿時,該電漿可視為類遠端電漿(例如,該電漿具有遠端電漿形成的效益,但該電漿形成在與基板1426相同的腔室1410中)。或者,可使用遠端電漿,在此情況中可將離子產生器1440設置在腔室1410的外側。
在操作中,根據本發明上述氧化物層的實施例,可使用電漿反應器1400來執行氧化製程。舉例來說,可在製程腔室1400中由製程氣體產生電漿,以形成氧化物層。透過來自設置在頂棚1414上方的線圈天線1416的RF功率感應耦合並提供低離子功率(例如,對於經脈衝電漿為小於約5eV以及對於CW電漿為小於約15eV),在腔室1410的離子產生區域1440中形成電漿。
在一些實施例中,在適合的頻率下(例如,在MHz或GHz範圍中或約13.56MHz或更大的頻率下)提供約25至5000watt的功率至線圈天線1416,以形成電漿。以具有介於約2至70%工作週期的連續波或經脈衝模式來提供功率。
例如,在一些實施例中,在連續的「啟動」期間產生電漿,而在連續「停止」區間允許電漿的離子功率開始衰減。「停止」區間與「啟動」區間分隔開來,且該「啟動」與「停止」區間定義可控制的工作週期。工作週期 會限制在基板表面上的動能離子能量低於預定臨界能量(threshold energy)。在一些實施例中,預定臨界能量為約5eV或低於約5eV。
舉例來說,在經脈衝的RF功率的「啟動」時間中,電漿能量增加,而在「停止」期間中,電漿能量降低。在短的「啟動」期間中,電漿產生在離子產生區域1440中,該區域大致相當於由線圈天線1416所圍起的容積。將離子產生區域1440提高高於基板1426一顯著的距離LD。在「啟動」期間,產生在靠近頂棚1414的離子產生區域1440中的電漿會於「停止」期間以平均速度VD漂移朝向基板1426。在每一個「停止」期間,最快的電子會擴散至腔室壁面,而允許電漿進行冷卻。最具能量的電子以高於電漿離子漂移速率VD的速率擴散至腔室壁面。因此,在「停止」期間,在電漿離子到達基板1426之前,該電漿離子的能量會顯著地降低。在下一次的「啟動」期間,在離子產生區域1440中會產生更多的電漿,且整個週期會自動重複。因此,到達基板1426的電漿離子能量會顯著地下降。在較低範圍的腔室壓力下,也就是大約10mT與低於10mT,經脈衝的RF實例的電漿能量遠低於連續RF實例的電漿能量。
「停止」期間的經脈衝RF功率的波形與介於離子產生區域1440與基板1426之間的距離LD二者必須足以允許使產生在離子產生區域1440中的電漿可損失足夠的能量,使得該電漿在到達基板1426之後造成較小的離子撞 擊損傷或不會造成離子撞擊損傷。更特定而言之,以介於約2至30kHz、或約10kHz的脈衝頻率與介於約5%至20%的「啟動」工作週期來界定「停止」期間。因此,在一些實施例中,「啟動」區間可持續約5至50微秒、或約20微秒,以及「停止」區間可持續約50至95微秒、或約80微秒。
可在低壓腔室中產生電漿,因而可降低污染誘發缺陷的可能性。例如,在一些實施例中,將腔室1410維持在介於約1至500mTorr的壓力下。並且,藉由使用類遠端電漿來源以及,可選擇地,藉由脈衝上述之電漿來源功率來限制或避免在此低腔室壓力水平下所預期的離子撞擊誘發缺陷。
可將基板維持在約室溫(約22℃)的溫度下、或介於約20至750℃、或低於約700℃、或低於約600℃。在一些實施例中,在遠端電漿氧化製程中同樣可使用較高的溫度,例如低於800℃。
第13A圖中的腔室亦包含用於冷卻基板的手段。用於冷卻基板的手段包含噴淋頭1450,該噴淋頭1450設置在基座1424上方。噴淋頭1450具有複數個開口1451,且該噴淋頭1450經由通道或導管(未顯示)與冷卻劑供應器1452連通。冷卻劑供應可為適合的氣體,例如,諸如氮氣的惰性氣體、或諸如氦氣、氖氣或氦氣與氖氣的混合物的傳導氣體。
冷卻手段亦可單獨包含、或與噴淋頭一起包含用於支 撐基座1424的冷卻系統。第13B圖顯示具有反餽冷卻系統1454的經修飾夾具,該反餽冷卻系統1454用於冷卻夾具至至少低如20℃、例如、22℃、25℃、30℃、或其他適合的溫度以執行循環氧化與蝕刻製程。應理解到冷卻系統1454並非必需包含反餽控制。可使用用於調節支撐基座1424溫度的傳統冷卻系統。該傳統冷卻系統使用冷凍系統,該冷凍系統使用傳統熱循環以及透過單獨的液體熱傳輸媒介來傳輸介於冷卻劑與支撐基座之間的熱能,用以冷卻冷凍劑或冷卻劑媒介。冷卻劑可為去離子水與其他諸如乙二醇(glycol)及(或)全氟聚醚(perfluoropolyether)的物質的混合物。
在第13B圖所顯示的系統中,該類型的溫度反餽控制系統1454顯示在美國專利公開案號第2007/0097580號中,在該系統中反餽控制迴路處理器1455控制背側氣體壓力閥門1456。
雖然最簡單的實施方式僅控制膨脹閥門1468,但在基板1426上具有既定RF熱負載的情況下,可使用調節膨脹閥門1468及(或)旁通閥門1470的溫度反餽控制迴路,來控制晶圓溫度或維持晶圓溫度在所需溫度下。
藉由在壓力下將熱傳導氣體(例如氦氣)注入晶圓1426的背側與支撐基座1424的頂表面之間的介面中來增加晶圓1426與經冷卻的支撐基座1424之間的熱傳導性。為了達到此目的,將氣體通道1486形成在支撐基座的頂表面中,且將加壓氦氣供應器1488透過背側氣體壓力閥 門1456耦接至通道1486的內部。藉由夾持器電壓來源1490施加至柵極1482的D.C.夾持電壓,將晶圓1426靜電夾持在支撐基座1424的頂表面上。藉由挾持電壓與在晶圓背側的熱傳導氣體(氦氣)壓力可測定晶圓1426與支撐基座1424之間的熱傳導性。藉由改變背側氣體壓力(由控制閥門1456來改變)來執行晶圓溫度控制,使得晶圓溫度可調整為所需程度。當改變背側氣體壓力時,介於晶圓與支撐基座1424之間的熱傳導性也會改變,熱傳導性的變化會改變下列之間的平衡:(a)晶圓1426吸收由RF功率施加至柵極1482或耦接至電漿的熱與(b)來自晶圓至經冷卻的支撐基座的熱。改變此平衡必須改變晶圓溫度。因此,控制背側氣體壓力的反餽控制迴路可用於敏捷或高反應的晶圓溫度控制。以溫度探測器來感測實際溫度,該溫度探測器可為溫度探測器1457、第二溫度探測器1458、在蒸發器入口1463上的溫度探測器1459、在蒸發器出口1464上的溫度探測器1460、或該些探測器的任一個或全部的合併。為了達到此目的,反餽控制迴路處理器1472可控制膨脹閥門1468的孔口開口尺寸以回應來自一或多個溫度探測器的輸入量或該等輸出量。將儲存在記憶體或使用者介面1474中的經使用者選擇的所需溫度值提供給處理器1472。簡單來說,在每一個連續處理循環期間,處理器1472會比較由至少一個探測器(例如,藉由ESC絕緣層中的探測器1457)所測量的目前溫度與所需溫度值。接著,當所需溫度值與測量溫 度值出現差異時,處理器1472會計算錯誤值,並且由該錯誤來決定旁通閥門1470或膨脹閥門1468的孔口尺寸修正,此可降低錯誤發生。接著根據該修正,該處理器1472可改變閥門孔口尺寸。在基板製程的整體持續期間會重複此循環,以控制基板溫度。
將支撐基座中的一(或多個)溫度感測器1457、1458、1459或1460與處理器1455的輸入端連接。使用者介面或記憶體1461可提供經使用者選擇或所需的溫度至處理器1455。在每一個連續處理循環期間,當目前的溫度測量值(來自感測器1457、1458、1459其中一個)與所需溫度出現差異時,處理器1455會計算錯誤訊號。處理器1455由該差異可決定目前背側氣體壓力閥門設定的修正,可降低溫度誤差,且根據該修正來改變閥門開口。舉例來說,偏離高於所需溫度的基板溫度需要增加背側氣體壓力來增加至經冷卻支撐基座1424的熱傳導性並使基板溫度下降。在基板溫度偏離低於所需溫度的情況中,可將上述方法相反以提高基板溫度。因此,可控制基板溫度並將基板溫度立即設定為實際落在溫度範圍中的新溫度,該溫度範圍之下限與支撐基座1424的冷卻溫度有關,且藉由在基板上的RF熱負載來測定該溫度範圍之上限。例如,在缺少RF熱負載下無法增加基板溫度,且在低於支撐基座1424溫度下無法冷卻基板溫度。假如此溫度範圍是足夠的,那麼可使用任何傳統技術來維持支撐基座1424在所需的冷卻溫度下,用以幫助調節背側 氣體壓力的敏捷溫度反餽控制迴路。
支撐基座1424包含熱交換器1462,該熱交換器1462以用於冷卻媒介的冷卻通道形式存在,該冷卻媒介可為任何適合的冷卻流體,例如冷卻氣體(如氦氣或氮氣)、或上述的流體種類。熱交換器1462冷卻通道包含入口1463與出口1464。將熱交換器1462包含在支撐基座1424內。反餽控制系統1454可以兩個模式來操作,也就是冷卻模式(在此模式中熱交換器1462作用為蒸發器)以及加熱模式(在此模式中熱交換器1462作用為冷凝器)。反餽控制系統1454的殘餘元件可為支撐基座1424的外部,且包含儲存器(accumulator)1465與壓縮器1466(用於抽取冷卻媒介穿過迴路),以及冷凝器1467(用於操作冷卻模式)與具有可變孔口尺寸的膨脹閥門1468。反餽控制系統1454(亦即,熱交換器1462、儲存器1465、壓縮器1466、冷凝器1467、膨脹閥門1468以及將熱交換器1462、儲存器1465、壓縮器1466、冷凝器1467與膨脹閥門1468耦接在一起的導管)包含傳統類型的冷卻媒介(當在冷卻模式中操作系統時,該冷卻媒介作為冷凍劑或冷卻劑),且該反餽控制系統1454可具有低電導性以避免與反應器的RF特徵相互干擾。儲存器1465藉由儲存液體可防止任何冷卻媒介的液體形態到達壓縮器1466。藉由適當地操作旁通閥門1469將該液體轉變為蒸氣。
為了在製程期間克服熱漂移的問題,需藉由操作反餽控制系統1454、1462、1465、1466、1467、1468來提高 反餽控制系統1451的效率至10倍或更多,使得在熱交換器內部的冷卻媒介可在液相與氣相之間被分隔開來。在入口1463的液體對氣體比率要足夠高,以允許在出口1464處降低此液體對氣體比率。此情況可保證在支撐基座1424與熱交換器(蒸發器)1462內的冷卻媒介(冷卻劑)之間的所有(或接近所有)熱傳輸是透過冷卻媒介蒸發的潛熱作用所產生。因此,在反餽控制系統1454中的熱流動比在單一相冷卻循環中的熱流動超出10倍。此條件可以經由降低由入口1463至出口1464的冷卻媒介的液體對氣體比率來滿足,充分地限制該液體對氣體比率,至少使得非常少量的液體殘留在出口1464處(或就在出口1464前)。在冷卻模式中,需要反餽控制系統1454的冷卻劑容量不超過在基板上的RF熱負載。
在主要處理器1476的控制之下(該主要處理器1476控制反餽控制迴路處理器1472與1455二者),可利用合作組合的方式來同步操作調節背側氣體壓力閥門1456的溫度反餽控制迴路1454與調節冷凍作用膨脹閥門1468的大範圍溫度反餽控制迴路。
反餽控制迴路(包含蒸發器1462、壓縮器1466、冷凝器1467與膨脹閥門1468)藉由改變支撐基座1424的溫度來控制加工件的溫度。僅藉由反餽控制系統1454的熱容量來限制該溫度範圍,且該溫度範圍因此可將加工件的溫度設定在非常大範圍(例如,-10℃至+150℃)的任何溫度。然而,藉由支撐基座的熱質量可限制一速率,該速 率在一特定時間下可影響加工件溫度的所需變化。以用於支撐300mm加工件或矽晶圓的靜電夾具來舉例,此速率很慢使得在加工件中的10℃變化需要大約1分鐘或更長時間,該時間是由冷凍作用單元開始改變冷卻劑的熱條件至符合新溫度,到加工件溫度最終抵達新溫度的時間。
反之,當在加工件溫度中產生所需變化或修正時,溫度反餽控制系統1454無法改變支撐基座的溫度(至少非直接地改變),僅能改變加工件與支撐基座之間的熱傳導性。因為該速率僅由可改變背側氣體壓力的速率與加工件的熱質量來限制,因此加工件溫度對應於此變化的速率是非常大的。在一般系統中,背側氣體壓力對應於瞬間的閥門1456的移動。對於一般300mm的矽晶圓來說,該熱質量很低使得晶圓(加工件)溫度對應於在幾秒鐘或在瞬間改變的背側氣體壓力。因此,相對於大範圍溫度控制迴路影響加工件溫度變化的時間尺度來說,溫度反餽迴路的加工件溫度回應是相對瞬間的。然而,敏捷的反餽迴路可改變加工件溫度的範圍是相當有限的:藉由在晶圓上的RF熱負載來限制可達到的最高加工件溫度,同時最低溫度不能低於支撐基座目前的溫度。然而,在將敏捷與大範圍溫度控制迴路組合的情況下,因為此組合提供一個大的加工件溫度範圍以及非常快速的回應,因此每一個迴路的優點可用於補償另一個迴路的限制。
可使用大範圍反餽控制迴路(處理器1472)來編程(program)主要處理器1476,以影響大的溫度變化,以及可使用敏捷反餽控制迴路(處理器1472)來編程主要處理器1476,以影響快速但小的溫度變化。RF偏壓產生器1478在高頻率(HF)帶(例如,13.56MHz)中產生功率。藉由伸長的導體或延伸穿過加工件基座支撐件的RF導體將RF偏壓阻抗匹配元件1480耦接至導電篩網1482。
如上所述,可在與上述第13A、13B圖的去耦合電漿氧化腔室不同的腔室中執行本發明的實施例。適用於循環氧化與蝕刻的兩個額外示例性的電漿反應器包含經修飾的快速及/或遠端電漿氧化(RPO)反應器(在第14圖中說明)以及經修飾的環型來源電漿浸沒離子注入反應器,例如P3I,在第15圖中說明。可由位於加州聖大克勞拉市的應用材料公司購得這些反應器。
第14圖說明用於由製程氣體形成電漿的設備或系統,且該設備或系統用於在半導體結構上沉積氧化物層。該設備或系統包含快速熱處理(RTP)設備1500,例如,但不限制為,可由應用材料公司所販售的具有HONEYCOMB SOURCETM之RTP CENTURA®。此適合的RTP設備以及該RTP設備的操作方法已在讓渡給本發明申請人之美國專利案號第5,155,336中描述。其他種類的熱處理器亦可取代RTP設備,例如,Epi或Poly Centura®。由應用材料公司所生產的單一晶圓「Cold Wall」反應器可用於形成高溫薄膜,例如,磊晶矽、多 晶矽、氧化物與氮化物。由應用材料公司所生產的DxZ®腔室亦適用。
將電漿施加器1502耦接至RTP設備1500,在操作中,該電漿施加器1502提供電漿自由基至RTP設備1500。將能量來源1504耦接至電漿施加器1502,以生成激發能而產生電漿。
在第14圖所說明的實施例中,RTP設備1500包含製程腔室1506,該製程腔室1506由側壁1508與底部壁面1510所包圍。藉由「O」形環將腔室1506的側壁1508的上部部分與視窗組件1512密封。將輻射能光導管組件或照明器1514安置在視窗組件1512上並與視窗組件1512耦接。光導管組件1514包含複數個鎢絲鹵素燈1516,例如,Sylvania YET燈,將每一個燈具安裝在光導管1518中,該光導管1518,例如,由不鏽鋼、黃銅、鋁、或其他金屬所製成。
藉由支撐環1522(通常由碳化矽所製成)將晶圓或基板1520支撐在腔室1506內側的邊緣上。將支撐環1522安裝在可旋轉的石英圓柱1524上。藉由可旋轉的石英圓柱1524,使得支撐環1522與晶圓或基板1520在製程期間可進行旋轉。可使用額外的碳化矽接合環以容許將被處理的不同尺寸的晶圓或基板(例如,150mm、200mm或300mm的晶圓)。
RTP設備1520的底部壁面1510包含,例如,鍍金的上表面或反射器1526,用於將能量反射在晶圓或基板 1520的背側上。此外,RTP設備1500包含複數個光纖探針1528,該光纖探針1528設置穿過RTP設備1500的底部壁面1510,以在橫越晶圓或基板1520底表面的複數個位置上偵測晶圓或基板1520的溫度。
RTP設備1520包含氣體入口(未圖示),該氣體入口形成穿過側壁1508,用於將製程氣體注入至腔室1506中,以容許在腔室1506中執行的各種處理步驟。將氣體出口(未圖示)設置在側壁1508中的氣體入口的對側上。氣體出口為排氣系統的一部分且將氣體出口耦接至真空來源,例如,幫浦(未圖示),用於將製程氣體由腔室1506中排放出來,且降低腔室1506中的壓力。當在處理期間,將包含電漿自由基的製程氣體連續供應至腔室1506中時,該排氣系統可維持所需壓力。
將其他氣體入口1530形成穿過側壁1508,透過該些氣體入口將製程氣體的電漿注入至製程腔室中。將施加器1502耦接至氣體入口1530,用以將電漿自由基注入至製程腔室中。
光導管組件1514包含燈具1516,該燈具1516以六角形陣列或「蜂巢結構」的形狀來設置。設置燈具1516以充分覆蓋晶圓或基板1520與支撐基座1522的整個表面積。將燈具1516分區,可獨立該些區域,以提供晶圓或基板1520非常均勻的加熱。藉由在不同的光導管之間流動冷卻劑(例如,水)來冷卻光導管1518。
視窗組件1512包含複數個短的光導管1532。將冷卻 劑(例如,水)注入該些光導管1532之間的空間中,以冷卻光導管1532。該些光導管1532標示為照明器的光導管1518。藉由透過連接至該些光導管1532的其中之一的管件1540來進行抽取,而在複數個光導管1532中產生真空,該管件1540接下來連接至剩餘的該些導管上。
RTP設備1500為單一晶圓反應腔室,能夠以25至100℃/秒的速率將晶圓或基板1520的溫度提升。例如在氧化製程期間,因為晶圓或基板1520的溫度至少比腔室側壁1508的溫度高出400℃,因此可將RTP設備1500視為「冷壁面(cold wall)」反應腔室。將加熱/冷卻流體循環穿過側壁1508及/或底部壁面1510,以維持壁面在所需溫度下。
如上所述,將電漿施加器1502耦接至RTP設備1500,以提供電漿自由基來源至RTP設備1500。在一實施例中,藉由入口件1542將電漿連接至RTP設備1500。電漿施加器1502亦包含氣體入口1544。將氣體來源,例如儲存槽或儲槽1546,耦接至氣體入口1544。藉由波導管1548a與1548b將電漿施加器1502耦接至能量來源1504。氣體來源包含一或多個氧化氣體、惰性氣體、用於氮化的氮氣以及蝕刻氣體,該些氣體可在單獨的儲槽或儲存槽中。
第14圖說明電漿施加器1502遠離RTP設備1500的實施例,在該實施例中,在RTP設備1500的腔室1506的外側產生電漿。藉由將電漿施加器1502放置在遠離 RTP設備1500的腔室1506處,可選擇性地產生電漿來源,用以將暴露至晶圓或基板1520的電漿組成主要限制為自由基。因此,在電漿施加器1502中產生離子、自由基與電子的電漿。然而,因為電漿施加器1502的尺寸(例如,長度與體積)或電漿施加器1502與入口件1542的合併尺寸的緣故,藉由激發製程氣體形成電漿而產生的所有的或大部分的離子會比該些離子的離子生命週期存在的還久,並且會變成電中性。因此,提供給RTP設備1500的氣體入口的電漿組成主要為自由基。
電漿施加器1502包含例如鋁或不鏽鋼的主體1503。主體1503圍繞管件1505。該管件1505是由例如石英或藍寶石所製成。管件1505較佳為不具有任何電偏壓的出現,該電偏壓會吸引帶電荷的粒子,例如,離子。主體1503的一端包含氣體入口1544。
將氣體來源1546耦接至氣體入口1544。透過三向閥1550的第一輸入端將氣體來源1546耦接至氣體入口1544。將三向閥1550的第二輸入端耦接至其他製程氣體來源,例如儲存槽或儲槽1552。在第一位置中,閥1550在氣體來源1546與氣體入口1544之間提供氣體流,同時避免由氣體來源1552至製程腔室1506的任何氣體流。在第二位置中,閥1550在氣體來源1552與製程腔室1506之間提供氣體流,同時避免由氣體來源1546至施加器的氣體入口1544的氣體流。氣體來源包含一或多種氧化氣體、惰性氣體、用於氮化的氮氣與蝕刻氣體, 該些氣體可在單獨的儲槽或儲存槽中。
將流動控制器1554連接至閥1550,根據將要執行的製程在閥1550的不同位置之間調動該閥。流動控制器可作為質量流動控制器,並且將流動控制器耦接至氣體來源1546與氣體入口1544之間,以調節至電漿施加器1502的氣體流動。流動控制器1554亦可作用在類似於控制閥1550與1551的方式中,用以由氣體來源1546或1552提供適當的製程氣體流至製程腔室。
將自由基出口1562設置在氣體入口1544的對側上。在一實施例中,將自由基出口1562耦接至入口件1542,以提供電漿1564的自由基至RTP設備1500的腔室1506中。自由基出口1562通常具有比氣體入口1544還要大的直徑,容許以所需的流動速率將經激發的自由基進行有效地放電,且縮小介於自由基與管件1505之間的接觸。主要可藉由氣體入口流動、管件1505與自由基出口1562的尺寸、與在電漿施加器1502中的壓力來測定由電漿施加器1502所產生並放電的自由基流動速率。
製程腔室中的壓力應小於施加器中的壓力。施加器中的壓力介於約1.0至8.0Torr之間時,製程腔室中的壓力介於約0.50至4.0Torr之間。舉例來說,假如在施加器中的壓力為約2.00Torr,那麼在製程腔室中的壓力應為約1.00Torr。
能量來源入口1566係位於主體1503的氣體入口1544與自由基出口1562之間的位置上。能量來源入口1566 允許將激發能由能量來源1504注入管件1505中,該激發能例如為具有微波頻率的能量。在微波頻率的情況中,激發能移動進入電漿施加器1502的主體1503中,並且穿過管件1505來激發氣體來源成為電漿,該氣體來源在平行於能量來源入口1564的方向中移動。
在一實施例中,能量來源1504是由磁控管1568、絕緣體與虛擬負載1570所組成,該虛擬負載1570提供阻抗匹配。磁控管1568產生激發能,例如,電磁頻率或感應耦合頻率。磁控管可產生介於1.5至6.0 kilowatt的2.54GHZ的微波能量。適合的磁控管組件可由位於加州聖大克勞拉市的Applied Sciences and Technology所購得。
將來自磁控管1568的激發能引導穿過絕緣體、虛擬負載1570與波導管1548a與1548b至管件1505。就某方面來說,虛擬負載1570扮演像是夾具閥門的角色,以容許能量在朝向施加器1502方向中移動但不會朝向磁控管1568。
自動調諧器1572位於電漿施加器1502與波導管1548b之間。自動調諧器1572將由施加器1502所反射的輻射重新導回朝向電漿施加器,以增加施加至電漿施加器1502的功率。自動調諧器1572亦將微波功率集中在管件1505的中心,使得該功率可更優先地被供應給施加器的氣體所吸收。雖然使用自動調諧器是較佳的,但可使用手動調諧器。
例如,以軟體指令邏輯的形式,將控制訊號產生邏輯1555施加至系統控制器1556,該軟體指令邏輯為儲存在電腦可讀取媒介(例如系統控制器1556的記憶體1557)中的電腦程式。除其他事物之外,電腦程式包含一系列的指令,該指令支配時間、氣體流速、腔室壓力、腔室溫度、RF功率水平、能量來源調節以及其他特定製程的參數。藉由處理器1559中的系統控制器1556來執行電腦程式。因此,可操作指令來支配時間、氣體流速、腔室壓力、腔室溫度、RF功率水平、能量來源調節以及其他參數,以執行在此所述的循環氧化與蝕刻製程。在第14圖中的設備更包含上述與第13B圖有關的冷卻迴路,該冷卻迴路與控制器系統連通。
第15圖說明環型來源電漿浸沒式離子植入反應器的一實施例,該反應器例如,但不限制為,可由應用材料公司所購得的P3I反應器。在讓渡給本發明申請人的美國專利案號第7,166,524中描述此適合的反應器以及操作方法。
參考第15圖,環型來源電漿浸沒式離子植入(P3I)反應器1600可包含圓柱型真空腔室1602,該圓柱型真空腔室1602以圓柱型側壁1604與圓盤狀頂棚來界定。位於腔室底盤上的晶圓支撐基座1608支撐被處理的半導體晶圓1610。位於頂棚1614上的氣體分配板或噴淋頭1612將來自氣體分配面板1616的製程氣體接收於該氣體分配板或噴淋頭1612的氣體歧管1614中,該氣體分配面 板1616的氣體輸出可為來自一或多個個別氣體供應1618的任何一種氣體或氣體混合物。將真空幫浦1620耦接至界定在晶圓支撐基座1608與側壁1604之間的抽取環狀空間1622。將製程區域1624界定在晶圓1610與氣體分配板1612之間。
一對外部迴流導管1626、1628建立迴流的環型路徑,提供給通過製程區域的電漿流,該環型路徑在製程區域1624中交叉。每一個導管1626、1628具有一對耦接至腔室對側的末端1630。每一個導管1626、1628為中空導電管件。每一個導管1626、1628具有D.C.絕緣環1632,該D.C.絕緣環1632避免在導管的兩個末端之間形成封閉迴路導電路徑。
以環形磁圈1634圍繞每一個導管1626、1628的環形部分。將圍繞該磁圈1634的激磁線圈1636透過阻抗匹配元件1640耦接至RF功率來源1638。耦接至每一個個別磁圈1634的兩個RF功率來源1638可為兩個略為不同的頻率。由RF功率產生器1638所耦接的RF功率在延伸穿過個別導管1626、1628與製程區域1624的封閉環狀路徑中產生電漿離子流。該些離子流在個別RF功率來源1626、1628的頻率下振盪。藉由偏壓功率產生器1642將偏壓功率透過阻抗匹配電路1644施加至晶圓支撐基座1608。
可藉由以下方式來執行電漿形成以及隨後的氧化物層形成:將製程氣體透過氣體分配板1612導入腔室1624 以及將來自產生器1638的足夠來源功率施加至迴流導管1626、1628,以在導管與製程區域1624中產生環形電漿流。藉由RF偏壓產生器1642所施加的晶圓偏壓可測定接近晶圓表面的電漿流。藉由電漿密度可測定該電漿速率或流量(由晶圓表面採樣的每秒每平方公分的離子數量),該電漿密度可藉由RF來源功率產生器1638所施加的RF功率位準來控制。藉由流量以及維持該流量的總時間兩者可測定在晶圓1610上的累積離子劑量(離子/每平方公分)。
假如晶圓支撐基座1608為靜電夾具,接著在晶圓支撐基座的絕緣板1648中提供嵌入式電極1646,且透過阻抗匹配電路1644將該嵌入式電極1646耦接至偏壓功率產生器1642。
在操作中,藉由將晶圓1610放置在晶圓支撐基座1608、將一或多種製程氣體導入腔室1602中以及由製程氣體衝擊產生電漿來達成在半導體晶圓上生成氧化物或氮化物層。可調整由RF偏壓功率產生器1642所輸送的晶圓偏壓,以控制到達晶圓表面的離子流量。
在上述關於第13A、14與15圖的任何一個設備中,在氧化期間,示例性的條件為:壓力為約1mTorr至約10Torr的範圍之間、功率在約1至5000Watt的範圍之間,更特定而言之,介於約1至3000Watt的範圍之間、且溫度在約0℃至約800℃的範圍之間,更特定而言之,介於約0℃至約500℃的範圍之間。
示例性的蝕刻條件包含:壓力為約1mTorr至約10Torr的範圍之間、功率在約1至5000Watt的範圍之間、且溫度在約0℃至約800℃的範圍之間。在特定實施例中,在約30℃ +/-5℃下以利用NH3/NF3化學物質的直接電漿來進行蝕刻。藉由在約1mTorr至約10Torr的範圍之間的壓力下將基板加熱至至少約100℃至少約1分鐘來達成昇華反應。可使用上述與第13A、14與15圖相關的腔室來達成該些條件,並執行上述的循環蝕刻與氧化及/或氮化製程。
上述與第13A、14與15圖相關的任一腔室可包含系統控制器,用於控制腔室操作,如與上述第12圖所繪示的系統有關。因此在操作中,系統控制器能夠由個別系統進行資料收集以及反餽,該個別系統例如為氣體來源、電漿來源、加熱來源以及其他用來最佳化腔室工具性能的組成件。因此,氣體來源包含與系統控制器連接的體積或質量流控制器,該系統控制器可控制在腔室中的氣體流增加或減少以及壓力的增加或減少。與電漿來源連通的系統控制器可改變腔室的電漿來源的功率、偏壓以及其他電漿參數。不論加熱來源為經加熱的噴淋頭、電阻加熱器、燈源或雷射來源(與以下第16與17圖描述的種類有關),系統控制器亦與該加熱來源連通。此外,系統控制器與冷卻系統為操作性連通,該冷卻系統用於冷卻腔室壁面、基板支撐件或其他在腔室中的局部冷卻來源。系統控制器通常包含中央處理單元(CPU)、記憶體以 及支持電路。該CPU可為任何一種可用於工業設定的通用型電腦處理器。通常將支持電路耦接至CPU且該支持電路可包含快取記憶體、時脈電路、輸入/輸出子系統、電源供應器等等。當藉由CPU來執行軟體常式(例如其中一個用於執行形成上述浮動閘極的方法)時,將CPU轉換為特殊用途電腦(控制器)。亦可藉由位於遠離工具的第二控制器(未圖示)來儲存及/或執行該軟體常式。透過使用系統控制器,可在第13A、14與15圖的腔室中循環地重覆形成氧化物層及/或氮化物層以及蝕刻(藉由電漿以及昇華)步驟,直到形成具有預期材料厚度的氧化物及/或氮化物層。在第3A至3C、5A至5E、7A至7D、8A至8B、10A至10D、11A至11C圖中描述示例性的元件以及製程程序,且可在第13A、14與15圖中所描述的單一腔室中執行該些製程的任何一個。
根據一或多個實施例,在該些腔室中可在少於約3分鐘內完成氧化及/或氮化與蝕刻步驟的完整製程程序。在特定實施例中,在該些腔室中可在少於約2分鐘內完成氧化及/或氮化與蝕刻步驟的完整製程程序,且在更特定實施例中,在該些腔室中可在少於約1分鐘內完成氧化及/或氮化與蝕刻步驟的完整製程程序,例如45秒或30秒。以往認為,如此的處理時間無法在單一腔室中達成,該單一腔室同時需要蝕刻化學物質、氧化及/或氮化化學物質以及由約100℃或更高的溫度至低於約100℃(例如低於約50℃,更具體為低於約40℃,例如約30℃ +/-5 ℃)的快速循環能力,以完成至少一個氧化及/或氮化與蝕刻的單一製程程序。
在材料表面上方僅幾微米的精確溫度控制可幫助製造具有上述超窄特徵的元件,該超窄特徵具有淺以及陡峭的接面。為了達到此目的,在上述與第13A、14與15圖有關的系統中需要包含燈具或雷射加熱部分。在一或多個實施例中,配置來自燈具或雷射的光線,使得由燈具所放射的光能可以一入射角度接觸晶圓,該入射角可使被處理之材料的吸收最佳化。由本發明所處理的材料可與單一波長來源的光、或多個波長的光接觸,因此可藉由經加熱的材料有效吸收一部分的波長。適合的光源包含雷射、或各種非同調散射的光源,例如燈具、鎢絲鹵素燈等等。
已發展出脈衝式雷射加熱處理,該脈衝式雷射加熱處理使用短脈衝(例如,20ns)的雷射輻射,該雷射輻射可聚焦在被處理元件的縮小面積上。理想地,該脈衝與位於20mm乘30mm附近的光學步進器區域是相同尺寸。雷射脈衝的總能量是足以立即將被照射面積加熱至高溫。之後,由淺雷射脈衝所產生的小體積熱能可快速地擴散至被處理材料的未加熱下部部分,因而大幅增加被照射表面區域的冷卻速率。可在每秒數百脈衝的重複速率下脈衝多種類型的高功率雷射。以重複步進的方式在被處理的材料表面上方移動雷射,且在週邊區域脈衝該雷射以熱處理被處理材料的整個表面。已開發出新類型 的雷射熱處理裝備,在該裝備中將具有長尺寸與短尺寸的連續波(CW)雷射輻射的窄線形光束沿著該短尺寸(亦即,垂直於該線)的方向於被處理的材料上方進行掃描。該線寬度足夠小且該掃描速率足夠快,使得經掃描的輻射線在表面上可產生非常短的熱脈衝,之後可快速垂直擴散至基板且水平擴散至較低溫度的表面區域。該製程可視為熱流退火。美國專利案號第6,987,240揭露使用沿著光束的長方向排列之雷射二極體條來產生雷射輻射。此雷射二極體條一般是由GaAs或類似半導體材料所組成,且由形成在光電晶片的相同層中的數個雷射二極體所組成。在美國專利案號第6,987,240所揭露的GaAs雷射條在約808nm的波長下放射近紅外線輻射,該近紅外線輻射與矽具有良好耦合。因此,根據一或多個實施例,可使用燈具輻射、經脈衝雷射、連續波雷射、及/或雷射二極體,以選擇性地氧化材料層表面,而形成氧化物層及/或蝕刻該氧化物層。
近來,已知除了GaAs二極體以外的雷射來源也具有優點,例如,二氧化碳雷射,且已建議使用雙重雷射來源。例如,美國專利案號第7,279,721揭露可使用雙重雷射來源系統來選擇性地氧化材料層表面,以形成氧化物層及/或蝕刻該氧化物層。
現參照第16與17圖,顯示揭露在美國專利案號第7,279,721中的雙重來源照光系統的示例性實施例。第16圖顯示本發明的其中一個實施例的簡易圖式代表圖。將 晶圓1720或其他基板固定在載台1722上,在系統控制器1724的控制下在一個或兩個方向中以馬達驅動該載台1722。相對短波長雷射1726(例如,GaAs雷射條)在短於矽能帶間隙波長(約1.11μm)的波長下放射可見光或近可見光的連續波(CW)光束1728。對於GaAs雷射1726而言,放射波長通常為約810nm,具有紅光的特性。第一光學器件1730可聚焦並塑形該光束1728,且反射器1732將光束1728以相對寬的激發光束1734重新導向晶圓1720,亦在第17圖的平面圖中說明。將激發光束1734以某一角度(例如相對於晶圓呈15度)傾斜,以避免光束反射回到GaAs雷射1726。此經反射的輻射會縮短雷射二極體的使用期限。長波長雷射1740(例如,二氧化碳雷射)在長於矽能帶間隙波長(1.11μm)的波長下放射紅外線連續波(CW)光束1742。在特定實施例中,二氧化碳雷射在接近10.6μm的波長下放射。第二光學器件1744可聚焦並塑形該二氧化碳光束1742,且第二反射器1746將二氧化碳光束1742反射為相對窄的加熱光束1748。在特定實施例中,將二氧化碳加熱光束1748相對於基板以布魯斯特角度(Brewster angle)傾斜,該布魯斯特角度對於二氧化矽而言約72度,因此可將加熱光束1748最大化耦合至基板1720。因為在基板1720中的折射光束與任何反射光束之間的角度為90度,而未產生反射的輻射,所以布魯斯特角度的入射角對於p-極化輻射(亦即,沿著基板1720表面被極化的輻射)來說是 最有效的。因此,在二氧化碳光束1718中s-極化光會比p-極化光更可有益地被抑制。然而,實驗顯示出在與距離基板法線40度(+/-10度)同軸的20度圓錐形輻射對於各種圖案產生約3.5%的可變吸收值,該吸收值與以布魯斯特角度為中心的圓錐所達到的2.0%幾乎一樣好。如第17圖所說明,將長波長(二氧化碳)加熱光束1748定位在且較佳地同軸在該短波長(可見光)激發光束1734上。隨著載台1722相對於包含雷射1726、1740與光學構件1730、1732、1744、1746的光源1750來移動基板,光束1734與1748兩者同步掃描橫跨基板1720。或者,可將基板1720穩定地固定,同時根據來自控制器1724的訊號,該致動器1752在平行於基板1720表面的一或兩個方向中移動所有或一部份的光源1750。
對於紅外線加熱光束1748與可見光激發光束1734兩者而言,在基板1720上的光束形狀為實質矩形或至少為橢圓。應理解到,因為事實上光束具有延伸超過所說明形狀的有限尾端,所以所描述的光束形狀為圖示性且代表中心強度的一些部分。且,由於光束1734、1748兩者是相對於基板1720同步移動,因此該紅外線光束1748較佳地為近乎同軸在較大可見光光束1734上。
一般作用為,較大可見光光束1734(該較大可見光光束1734在矽中會大幅度的衰減)在通常接近晶圓表面的稍大區域中產生自由載子。較小紅外線光束1748(該較小紅外線光束1748不會被未照射的矽所吸收)與可見光光束 1734所產生的自由載子進行交互作用,且有效吸收該紅外線光束之較長波長輻射並轉換為熱,因而可快速提升在紅外線光束1748面積中的溫度。
主要可藉由較小紅外線光束1748的尺寸來測定溫度的斜線上升率與掃描速率,而較大可見光光束1734應包含較小紅外線光束1748。在掃描方向中的較小紅外線光束1748的寬度可部分確定溫度的斜線上升率且在大部分應用中可縮小該較小紅外線光束1748的寬度。垂直於掃描方向的較小加熱光束1748的長度應足夠大,以在基板的相當大的部分上延伸,且因此可在一次通過後退火該相當大的部分。通常,線形光束的長度至少為線形光束寬度的10倍。較佳地,長度等於或略大於基板直徑。然而,對於商業上可行的應用來說,該長度為毫米等級。在晶圓上的較小加熱光束1748的示例性尺寸為0.1mm X 1mm,但可使用其他尺寸。通常期望有較小的寬度,例如,少於500μm或少於175μm。較大激發光束1734可大於加熱光束1748,例如,大於1mm,使得在示例性的尺寸設定中,較大激發光束1734可在掃描方向中延伸約1mm,且在垂直方向中延伸幾毫米。
該雙重波長造成在吸收可見光輻射的表面區域中集中更多的紅外線吸收。表面區域的深度小於二氧化碳輻射本身的吸收長度。在矽中的可見光輻射的室溫衰減深度在可見光光譜中隨著波長降低而快速的減少,例如,對於800nm的輻射而言該吸收深度約10μm、對於600 nm的輻射而言約3μm,且對於500nm的輻射而言約1μm。因此,較短激發波長僅對於在非常接近晶圓表面處產生自由載子,以限制接近表面的熱能而言是有利的。因此,對於一些應用來說,期望均勻的較短激發波長,例如來自倍頻Nd:YAG雷射的532nm輻射,具有綠光的特徵。
應理解到,上述的光源系統不需要包含雙重光源,且在一些實施例中,可使用單一光源。假如根據一或多個實施例使用光源系統來加熱基板上的材料層,該光源系統可與在說明書中上述或以下任何一個腔室的系統控制器連通,且可藉由系統控制器來控制材料表面的加熱,該系統控制器可控制光源的各種製程參數,例如光源的功率以及材料層曝露至光的持續時間。
在其他實施例中,可使用經修飾的乾式蝕刻腔室,以執行氧化物材料表面的循環氧化與蝕刻。一示例性腔室為可由應用材料公司所購得的SICONITM,將在第18至20圖說明。
第18圖為顯示說明性製程腔室1800的部分截面圖。製程腔室1800包含腔室主體1801、蓋組件1840以及支撐組件1820。將蓋組件1840設置在腔室主體1801的上端,且將該支撐組件1820至少部分設置在腔室主體1801中。腔室主體1801包含狹縫閥門開口1811,該狹縫閥門開口1811形成在腔室主體1801的側壁中,以提供出入口給製程腔室1800的內部。將狹縫閥門開口1811選 擇性地開啟與關閉,以允許進出該腔室主體內部。
腔室主體1801包含形成在該腔室主體1801中的通道1802,用於經由該通道1802流動熱傳輸流體。熱傳輸流體可為加熱流體或冷卻劑,且在處理與基板傳輸期間用於控制腔室主體1801的溫度。示例性的熱傳輸流體包含水、乙二醇或水與乙二醇的混合物。示例性的熱傳輸流體亦可包含氮氣。
腔室主體1801更包含襯墊1808,該襯墊1808圍繞該支撐組件1820。襯墊1808是可移動的,用於進行保養與清潔。襯墊1808可由金屬製成,例如,鋁、或由陶瓷材料製成。然而,襯墊1808可為任何製程相容的材料。可將襯墊1808進行珠磨以增加沉積在襯墊1808上的任何材料的附著性,因此可避免材料的剝落造成製程腔室1800的污染。襯墊1808包含一或多個孔洞1809與形成在襯墊1808中的抽取管道1806,該抽取管道與真空系統流體連通。孔洞1809提供流動路徑給進入抽取通道1806的氣體,該抽取通道1806提供排出口給製程腔室1800中的氣體。
真空系統包含真空幫浦1804與節流閥1805,以調節通過製程腔室1800的氣體流動。將真空幫浦1804耦接至設置在腔室主體1801上的真空埠1807,且因此與形成在襯墊1808中的抽取通道1806流體連通。
孔洞1809允許抽取通道1806與腔室主體1801中的製程區1810流體連通。以蓋組件1840的下表面與支撐組 件1820的上表面界定製程區1810,且利用襯墊1808圍繞製程區1810。可將孔洞1809的尺寸設計為與襯墊1808一致且均勻放置在襯墊1808周圍。然而,可使用任何數量、位置、尺寸或形狀的孔洞,並且可根據在基板接收表面上所期望的氣體流動圖案來改變每一個設計參數,以下將更詳細討論。此外,可配置孔洞1809的尺寸、數量以及位置,以達到離開製程腔室1800的均勻氣體流動。且,可配置孔洞尺寸與位置,以提供快速或高容量的抽取,幫助由製程腔室1800快速的排出氣體。例如,接近真空埠1807的孔洞1809數量與尺寸可小於距離真空埠1807較遠處的孔洞1809的數量與尺寸。
更詳細地說明蓋組件1840,第19圖顯示蓋組件1840的放大截面圖,可將該蓋組件1840設置在腔室主體1801的上端。參照第18與19圖,蓋組件1840包含許多堆疊在彼此上方的組成件,用以在該些組成件之間形成電漿區域或凹部。蓋組件1840包含第一電極1841(上電極),該第一電極1841垂直地設置在第二電極1852(下電極)上方,而於第一電極1841與第二電極1852中限制出電漿容積或凹部1849。將第一電極1841連接至功率來源1844,例如RF功率供應器,且將第二電極1852接地,於這兩個電極1841、1852之間形成電容。
蓋組件1840包含一或多個氣體入口1842(僅顯示一個),該一或多個氣體入口1842至少部分形成在第一電極1841的上部部分1843中。一或多種製程氣體透過一 或多個氣體入口1842進入蓋組件1840中。一或多個氣體入口1842在該一或多個氣體入口1842的第一末端處與電漿凹部1849流體連通,且在該一或多個氣體入口1842的第二末端處耦接至一或多個上游氣體來源及/或其他氣體輸送組成件,例如氣體混合器。一或多個氣體入口1842的第一末端在擴充部分1846的內直徑1850的最上方點處開放進入電漿凹部1849。類似地,一或多個氣體入口1842的第一末端可沿著擴充部分1846的內直徑1850的任何高度間隔處開放進入電漿凹部1849。儘管未顯示,但可將兩個氣體入口1842設置在擴充部分1846的相對側上,以創造旋渦流動圖案或「渦流(vortex)」流動進入擴充部分1846中,該旋渦流動圖案或渦流可幫助混合電漿凹部1849中的氣體。
第一電極1841具有擴充部分1846,該擴充部分1846容納電漿凹部1849。擴充部分1846與上述的氣體入口1842流體連通。擴充部分1846可為環形元件,具有由該擴充部分1846的上部部分1847至該擴充部分1846的下部部分1848逐漸增加的內表面或直徑1850。因此,第一電極1841與第二電極1852之間的距離是可變的。此可變距離幫助控制在電漿凹部1849中產生的電漿形成與穩定性。
擴充部份1846類似於圓錐或「漏斗(funnel)」,如第18與19圖所示。擴充部分1846的內表面1850由擴充部分1846的上部部分1847至下部部分1848為逐漸傾斜。內 直徑1850的傾斜度或角度可根據製程需要及/或製程限制來改變。擴充部分1846的長度或高度亦可根據特定製程需要及/或限制來改變。內直徑1850的傾斜度、或擴充部分1846的高度、或此兩者可根據製程所需的電漿容積來改變。
不希望受到理論的約束,應相信兩個電極1841、1850之間的距離變化可允許形成在電漿凹部1849中的電漿在假如不遍及整個電漿凹部1849的情況下,可獲得所需要的功率位準,用以在電漿凹部1849的一些部分中維持電漿本身。因此,在電漿凹部1849中的電漿較不受壓力影響,而允許在較寬的操作視窗中產生與維持電漿。因此,可在蓋組件1840中形成可重複且更可靠的電漿。
第一電極1841可由任何製程可相容的材料所構成,例如鋁、陽極化的鋁、鍍鎳的鋁、鍍鎳的鋁6061-T6、不鏽鋼、及前述材料的組合與合金。在一或多個實施例中,將整個第一電極1841或一部分的第一電極1841塗佈鎳,以降低不需要的粒子形成。較佳地是,至少擴充部分1846的內表面1850電鍍鎳。
第二電極1852可包含一或多個堆疊平板。當需要兩個或多個平板時,該些平板應彼此電氣連接。每一個平板應包含複數個孔洞或氣體通道,以允許來自電漿凹部1849的一或多種氣體流動穿過該複數個孔洞或氣體通道。
蓋組件1840更包含絕緣體環1851,以電氣隔絕該第 一電極1841與該第二電極1852。絕緣體環1851可由氧化鋁或任何其他具絕緣性、製程相容的材料所製成。較佳地是,絕緣體環1851至少圍繞或至少實質上圍繞該擴充部分1846。
第二電極1852包含頂端平板1853、分配平板1858以及阻礙平板1862,該阻礙平板1862將製程腔室中的基板與電漿凹部隔開。將頂端平板1853、分配平板1858以及阻礙平板1862堆疊且設置在與腔室主體1801連接的蓋邊緣1864,如第18圖所示。如在此技術領域中所得知,可使用鉸鏈組件(未圖示),將蓋邊緣1864耦接至腔室主體1801。蓋邊緣1864包含內嵌式管道或通道1865,用於容納加熱傳輸媒介。加熱傳輸媒介可根據製程需求用於加熱、冷卻、或兩者。
頂端平板1853包含形成在電漿凹部1849下方的複數個氣體通道或孔洞1856,以允許來自電漿凹部1849的氣體流動穿過該複數個氣體通道或孔洞1856。頂端平板1853包含凹陷部分1854,該凹陷部分1854適用以容納至少一部分的該第一電極1841。在一或多個實施例中,孔洞1856穿過位於凹陷部分1854下方的頂端平板1853的截面。頂端平板1853的凹陷部分1854可為階梯狀(如第19圖所示),以提供凹陷部分1854中較佳的密封接合。且,可將頂端平板1853的外直徑設計為安裝或支撐在分配平板1858的外直徑上,如第19圖所示。將O-型環狀密封件,例如,彈性O-型環1855,至少部分設置在 頂端平板1853的凹陷部分1854中,以確保與第一電極1841流體密封地接觸。同樣地,可使用O-型環狀密封件1857,用以在頂端平板1853的外邊緣與分配平板1858之間提供流體密封的接觸。
分配平板1858實質上為盤型且包含複數個孔洞1861或通道,以分配氣體流動穿過該複數個孔洞1861或通道。可設計孔洞1861的尺寸並將該孔洞1861安置在分配平板1858的周圍,以提供經控制且均勻的流動分配至製程區1810,在該製程區1810中設置有被處理的基板。且,該孔洞1861藉由減緩與重新導向流動氣體的速度分布,以避免氣體直接衝擊在基板表面上,且均勻地分配氣體流動,而在整個基板表面上方提供均勻的氣體分佈。
分配平板1858亦包含環形安裝凸緣1859,該環形安裝凸緣1859形成在該分配平板1858的外周圍上。可設計安裝凸緣1859的尺寸以支撐在蓋邊緣1864的上表面。將O-型環狀密封件,例如,彈性O-型環,至少部分設置在環形安裝凸緣1859中,以確保與蓋邊緣1864流體密封接觸。
分配平板1858包含一或多個內嵌式管道或通道1860,用於容納加熱器或加熱流體,以提供蓋組件1840的溫度控制。可將電阻加熱構件插入通道1860中,以加熱分配平板1858。將熱電偶與分配平板1858連接,以調節分配平板1858的溫度。可以反餽迴路的方式來使用熱電偶,以控制施加至加熱構件的電流。
或者,將熱傳輸媒介通過通道1860。視需要,根據腔室主體1801中的製程需求,該一或多個通道1860可包含冷卻媒介,以較佳地控制分配平板1858的溫度。如上所述,可使用任何加熱傳輸媒介,例如,氮氣、水、乙二醇、或前述媒介的混合物。
可使用一或多個加熱燈具(未圖示)來加熱蓋組件1840。將加熱燈具設置在分配平板1858的上表面的周圍,藉由輻射來加熱包含分配平板1858的蓋組件1840的組成件。
可選擇使用阻礙平板1862,且將該阻礙平板1862設置在頂端平板1853與分配平板1858之間。較佳地是,將阻礙平板1862可移動地安裝至頂端平板1853的下表面。阻礙平板1862應與頂端平板1853產生良好的熱與電氣接觸。使用螺栓或相似的緊固件將阻礙平板1862耦接至頂端平板1853。亦可將阻礙平板1862螺紋固定或螺旋固定在頂端平板1853的外直徑上。
阻礙平板1862包含複數個孔洞1863,以提供由頂端平板1853至分配平板1858的複數個氣體通道。設計孔洞1863的尺寸,且將該孔洞1863設置在阻礙平板1862的周圍,以提供經控制且均勻地流動分配至分配平板1858。
第20圖顯示說明性的支撐組件1820的部分截面圖。將支撐組件1820至少部分設置在腔室主體1801中。支撐組件1820包含支撐件1822,該支撐件1822支撐基板 用於在腔室主體1801中進行處理。將支撐件1822透過軸件1826耦接至升降機構1831,該軸件1826延伸穿過形成在腔室主體1801底部表面中的中心設置開口1803。利用伸縮囊1832將升降機構1831與腔室主體1801彈性密封,該伸縮囊1832可避免來自軸件1826周圍的真空洩漏。升降機構1831允許支撐件1822在腔室主體1801中的製程位置與一較低的傳輸位置之間垂直移動。該傳輸位置略低於形成在腔室主體1801側臂中的狹縫閥門1811的開口。
在一或多個實施例中,使用真空夾具將基板固定至支撐組件1820。頂端平板1823可包含複數個通孔1824,該複數個通孔1824與形成在支撐件1822中的一或多個凹槽1827流體連通。透過設置在軸件1826與支撐件1822中的真空管道1825,該凹槽1827與真空幫浦(未圖示)流體連通。在某些條件下,當基板不設置在支撐件1822上時,可使用真空管道1825來施加淨化氣體至支撐件1822的表面上。該真空管道1825亦可在處理期間通過淨化氣體,以避免反應性氣體或副產物接觸基板背側。
支撐件1822可包含一或多個貫穿支撐件1822的鑽孔1829,以容納升降銷1830。通常每一個升降銷1830是由陶瓷或包含陶瓷的材料所構成,且每一個升降銷1830是用於基板處理與運輸。將每一個升降銷1830滑動地安裝在鑽孔1829中。藉由接合設置在腔室主體1801中的環形升降環1828,使得該升降銷1830在該該升降銷1830 的個別鑽孔1829中是可移動的。升降環1828是可移動的,當升降環1828位於上方位置時,使得升降銷1830的上表面可設置在支撐件1822的基板支撐表面上方。相反地,當升降環1828位於下方位置時,升降銷1830的上表面位在支撐件1822的基板支撐表面下方。因此,當升降環1828由下方位置移動至上方位置時,每一個升降銷1830的部分穿過位於支撐件1822中該每一個升降銷1830的個別鑽孔1829。
當致動時,升降銷1830推著基板2140的下表面,將基板升高離開支撐件1822。相反地,將升降銷1830去致動,以降低基板,因此將基板撐在支撐件1822上。
支撐組件1820可包含邊緣環1821,該邊緣環1821設置在支撐件1822周圍。邊緣環1821為環形部件,適用以覆蓋支撐件1822的外周圍並且保護支撐件1822。將邊緣環1821設置在支撐件1822上或與支撐件1822相鄰,用以在支撐件1822的外直徑與邊緣環1821的內直徑之間形成環形淨化氣體通道1833。環形淨化氣體通道1833與形成貫穿支撐件1822與軸件1826的淨化氣體管道1834流體連通。較佳地是,淨化氣體導管1834與淨化氣體供應器(未圖示)流體連通,以提供淨化氣體至淨化氣體通道1833。在操作中,淨化氣體流動穿過管道1834進入淨化氣體通道1833,且圍繞設置在支撐件1822上的基板邊緣。因此,與邊緣環1821共同操作的淨化氣體可避免在邊緣及/或基板背側的沉積作用。
藉由循環穿過嵌入支撐件1822主體中的流體通道1835的流體來控制支撐組件1820的溫度。流體通道1835與熱傳輸管道1836流體連通,該熱傳輸管道1836設置穿過支撐組件1820的軸件1826。將流體通道1835沿著支撐件1822設置,以提供均勻的熱傳輸至支撐件1822的基板接收表面。流體通道1835與熱傳輸管道1836可流動熱傳輸流體,以加熱或冷卻支撐件1822。支撐組件1820更進一步包含嵌入式熱電偶(未圖式),用於監控支撐件1822的支撐表面的溫度。
在操作中,將支撐件1822升高至接近蓋組件1840,以控制被處理的基板溫度。因此,透過由加熱構件1860所控制的分配平板1858所放射的輻射來加熱該基板。或者,藉由使用升降環1828所致動的升降銷1830,將基板升高遠離支撐件1822至接近加熱的蓋組件1840。
改良的腔室可更包含氧化氣體供應器,且該氧化氣體供應器與輔助氣體入口1892流體連通,用以提供氧化氣體至腔室1800中(如第18圖所示),該氧化氣體例如為,氧氣(O2)、一氧化二氮(N2O)、一氧化氮(NO)與前述氣體的組合。在第19圖所顯示的一替代實施例中,氧化氣體供應器1890與電漿容積或凹部1849中的輔助氣體入口1893流體連通。在另一變化例中(未圖示),氧化氣體與遠端電漿來源連接,該遠端電漿來源於遠離腔室1800處產生氧化電漿且將氧化電漿傳送進入腔室1800中。還原氣體供應器1894可藉由還原氣體入口1896,將諸如氫 氣的還原氣體供應至腔室1800中。其他氣體供應器包含惰性氣體供應器與入口(未圖示),以傳送惰性氣體,例如氦氣、氬氣等等。該系統亦包含氮氣來源,用於在材料層上執行氮化反應。藉由與系統控制器(未圖示)連接的質量或體積流動控制器來調節每一個該等氣體的流動。
在腔室1800的其他變化例中,可使用與上述第16與17圖相關類型的燈具或雷射加熱部分,以快速加熱被處理的元件。且,可使用與上述第13B圖相關類型的冷卻系統,以快速冷卻支撐件1822與基板的溫度,而在基板的材料層上執行上述的循環氧化與蝕刻製程。與腔室1800相關的加熱與冷卻系統與其他組成件可操作性地連接至系統控制器,以控制各種系統參數。期望地,該系統控制器可控制製程在少於約3分鐘內完成氧化及/或氮化與蝕刻步驟的完整製程程序。在特定實施例中,可在少於約2分鐘內於腔室中完成氧化及/或氮化與蝕刻步驟的完整製程程序,且在更特定實施例中,可在少於約1分鐘內,例如45秒或30秒,於腔室中完成氧化及/或氮化與蝕刻步驟的完整製程程序。
以下將描述於製程腔室1800中執行的示例性乾式蝕刻製程,該乾式蝕刻製程使用氨氣(NH3)與三氟化氮(NF3)氣體混合物來移除氧化物層。參照第18與20圖,該乾式蝕刻製程開始於將基板放置在製程區1810中。通常透過狹縫閥門開口1811將基板放置在腔室主體1801中, 且將基板設置在支撐件1822的上表面上。將基板夾持在支撐件1822的上表面,且將邊緣淨化氣體通過通道1833。藉由透過管道1825與真空幫浦流體連通的孔洞1824與凹槽1827來抽取真空,將基板固持在支撐件1822的上表面。假如支撐件1822並未在製程位置上時,接著將支撐件1822升高至腔室主體1801中的製程位置。將腔室主體1801維持在50℃至80℃之間的溫度,較佳為65℃。藉由將熱傳輸媒介通過流體通道1802來維持腔室主體1801的溫度。
藉由將熱傳輸媒介或冷卻劑穿過形成在支撐組件1820中的流體通道1835,而將該基板(具有一或多個與上述第3A至3C、5A至5E、7A至7D、8A至8B、10A至10D或11A至11C圖相關類型的材料層)冷卻至低於65℃,例如介於15℃至50℃。在一實施例中,將基板維持在低於室溫。在其他實施例中,將基板維持在介於22℃至40℃的溫度之間。通常,將支撐件1822維持在低於約22℃,以達到上述預期的基板溫度。為了冷卻支撐件1822,將冷卻劑通過該流體通道1835。連續的冷卻劑流提供支撐件1822較佳的溫度控制。或者,使用與第13B圖相關類型的系統來冷卻基板。
接著將氨氣與三氟化氮氣體引入腔室1800中,以形成清潔氣體混合物。每一個引入腔室中的氣體數量是可改變的且可調整氣體數量以調節,例如,被移除的氧化物層厚度、進行清潔的基板或其他材料表面的幾何形狀、 電漿的體積容量、腔室主體1801的體積容量以及耦接至腔室主體1801的真空腔室的容量。在一態樣中,添加氣體以提供氣體混合物,該氣體混合物具有氨氣:三氟化氮至少1:1的莫耳比率。在另一態樣中,氣體混合物的莫耳比率至少為約3:1(氨氣:三氟化氮)。在特定實施例中,將氣體以5:1(氨氣:三氟化氮)至30:1的莫耳比率引入該腔室100中。更特定地在一些實施例中,氣體混合物的莫耳比率為約5:1(氨氣:三氟化氮)至約10:1。氣體混合物的莫耳比率亦落在約10:1(氨氣:三氟化氮)至約20:1。
亦可將淨化氣體或載體氣體添加至氣體混合物中。可使用任何適合的淨化/載體氣體,例如氬氣、氦氣、氫氣、氮氣或其混合物。在一些實施例中,整個氣體混合物具有體積約0.05%至約20%的氨氣與三氟化氮,剩餘部份為載體氣體。在一實施例中,在反應性氣體進入腔室主體1801之前,先將淨化或載體氣體引入腔室主體1801中,以穩定腔室主體1801中的壓力。
腔室主體1801中的操作壓力室可改變的。在一些實施例中,將壓力維持在約500mTorr至約30Torr之間。在特定實施例中,將壓力維持在約1Torr至約10Torr之間。在一或多個實施例中,將腔室主體1801中的操作壓力維持在約3Torr至約6Torr之間。
在一些實施例中,將約5至約600Watt的RF功率施加至第一電極1841,將電漿凹部1849中的氣體混合物 電漿點火。在一特定實例中,RF功率小於100Watt。在一更特定的實施例中,施加功率的頻率是相對低的,例如低於100kHz。在特定實施例中,該頻率是介於約50kHz至約90kHz的範圍中。因為下方電極1853、阻礙平板1862與分配平板1858的緣故,使得在電漿凹部1849中被點火的電漿不會與製程區1810中的基板接觸,而是被收集在腔室凹部1849中。因此,可將電漿相對於製程區1810而遠端產生在電漿凹部1849中。即,製程腔室1800提供兩個分開的區域:電漿凹部1849與製程區1810。就形成在電漿凹部1849中的電漿來說,這些區域不會彼此連通,但對於形成在電漿凹部1849中的反應性物種來說,這些區域彼此連通。具體地來說,由電漿所生成的反應性物種可經由孔洞1856離開電漿凹部1849、穿過阻礙平板1862的孔洞1863、且經由分配平板1858的孔洞1861進入製程區1810中。
電漿能量將氨氣與三氟化氮氣體解離為反應性物種,該反應性物種結合形成高反應性的氣相氟化銨(NH4F)化合物及/或氟化氫銨(NH4F‧HF)。這些分子流動穿過孔洞1856、1863與1861,與基板上的材料層的氧化物層反應。在一實施例中,首先將載體氣體引入腔室1800中、在電漿凹部1849中產生載體氣體的電漿、然後將反應性氣體、氨氣與三氟化氮添加至電漿中。如前所述,形成在電漿凹部1849中的電漿不會抵達設置在製程區域或製程區1810中的基板。
不希望被理論所束縛,相信蝕刻劑氣體、NH4F及/或NH4F‧HF可與二氧化矽表面反應,以形成六氟矽酸銨((NH4)2SiF6)、氨氣(NH3)與水的產物。氨氣與水在製程條件下為蒸氣,且藉由真空幫浦1804將氨氣與水由腔室1800移除。更特定而言之,在氣體離開腔室1800穿過真空埠1807進入真空幫浦1804之前,該揮發性氣體流動穿過形成在襯墊1808中的孔洞1809而進入抽取通道1806中。在進行處理的材料層表面的背面處留下一(NH4)2SiF6薄膜。此反應機制可彙整如下:NF3+NH3 → NH4F+NH4F‧HF+N2
6NH4F+SiO2 → (NH4)2SiF6+H2O
(NH4)2SiF6+熱 → NH3+HF+SiF4
在基板表面上形成薄膜之後,將具有基板支撐在其上方的支撐件1822升高至退火位置,該退火位置接近加熱的分配平板1858。由分配平板1858所輻射的熱應足以將(NH4)2SiF6薄膜解離或昇華為揮發性的四氟化矽(SiF4)、氨氣與氟化氫(HF)的產物。接著,藉由上述的真空幫浦1804將這些揮發性產物由腔室中移除。實際上,由基板上的材料層將薄膜汽化或蒸發,會留下曝露的氧化物表面。在一實施例中,使用75℃或更高的溫度以有效率地由材料表面昇華並移除薄膜。在特定實施例中,使用100℃或更高的溫度,例如介於約115℃至約200℃。
藉由分配平板1858來傳送或輻射將(NH4)2SiF6薄膜解離為(NH4)2SiF6揮發性組成的熱能。如上所述,加熱構件1860可直接耦接至分配平板1858,並且將加熱構件1860致動,用以將分配平板1858以及與加熱構件1860熱接觸的組成件加熱至介於約75℃至約250℃間的溫度。在一態樣中,將分配平板1858加熱至介於約100℃至約200℃間的溫度,例如,約120℃。
升降機構1831可升高支撐件1822朝向分配平板1858的下表面。在此升降步驟期間,將基板固定至支撐件1822,例如藉由真空夾具或靜電夾具。或者,將基板升高離開支撐件1822,且透過升降環1828將升降銷1830升高,而將基板放置在接近加熱的分配平板1858。
介於基板(該基板上方具有薄膜)上表面與分配平板1858之間的距離可藉由實驗來測定。能夠有效率地蒸發薄膜而不會損壞下層基板的所需間距是取決於幾個因素,該些因素包含,但不限制於,膜層的厚度。在一或多個實施例中,介於約0.254mm(10mils)至5.08mm(200mils)之間的間距是有效的。此外,氣體的選擇也會影響間距。
在蝕刻期間,期望將基座維持在相對低的溫度,例如,在約20℃至約60℃的範圍中、低於約50℃、具體為,低於約45℃、低於約40℃、低於約35℃。在特定實施例中,在腔室1800中進行蝕刻期間,將溫度維持在約30℃ +/-約5℃,以幫助凝結蝕刻劑並控制蝕刻反應的選 擇性。移除膜層或氧化物層可進一步包含:使用升降機構1831將支撐件1822升高朝向分配平板1858的下表面。或者,將基板升高離開支撐件1822,且透過升降環1828將升降銷1830升高,而將基板放置在接近加熱的分配平板1858。期望將分配平板加熱至超過約100℃的溫度,使得被蝕刻的材料表面可加熱至高於約100℃。在特定實施例中,將分配平板1858加熱至至少約140℃、至少約150℃、至少約160℃、至少約170℃、至少約180℃、至少約140℃,以確保材料表面達到足以昇華二氧化矽的溫度。因此,在腔室1800中,一非限制性的乾式蝕刻製程實例包含:將氨氣(NH3)或三氟化氮(NF3)氣體、或無水氟化氫(HF)氣體與遠端電漿施加在電漿容積1849中,在低溫(例如,約30℃)下,氨氣或三氟化氮氣體、或無水氟化氫氣體與遠端電漿凝結在二氧化矽上(SiO2),並且反應形成隨後可在中等溫度(例如,大於100℃)於腔室1800中昇華的化合物,用以蝕刻二氧化矽。該昇華可完成材料表面的蝕刻,且可藉由真空幫浦1804將副產物移除。期望將腔室壁面的溫度維持在介於基板支撐件的溫度與氣體分配平板的溫度之間,以避免蝕刻劑與副產物凝結在腔室1800的該些壁面上。
一旦將膜層或氧化物層從材料表面移除,該材料表面即準備進行後續的氧化製程,以形成氧化物層。將乾式蝕刻處理器1832進行淨化與抽空。藉由將惰性氣體直接穿過氣體入口或分配平板1858流動進入製程腔室來完 成淨化,該惰性氣體例如氮氣、氫氣或氬氣。接著,利用氧化製程進一步處理材料層以形成氧化物層。應理解到,不需要先執行由材料表面移除膜層或氧化物層的步驟。由與第3A至3C、5A至5E、7A至7D、8A至8B、10A至10D或11A至11C圖相關的製程描述可理解到,在一些實施例中,在由材料層移除一部分的氧化物層或膜層之前,可執行將材料層表面氧化以形成氧化層的步驟。
在一實施例中,在腔室1800中形成氧化物層。在其他實施例中,在狹縫閥門開口1811外側的負載鎖定區域(未圖示)中形成氧化物層。
在腔室1800中形成氧化物層的實施例中,氧化氣體供應器1890將氧化氣體直接透過入口1892流入腔室中。適當的氧化氣體包含一或多種的氧氣、臭氧、水、過氧化氫(H2O2)、或氮氧化物物種,例如,一氧化二氮(N2O)、一氧化氮(NO)或二氧化氮(NO2)。在適當低壓下將氧化氧體導入腔室中。接著,將腔室加熱至適當溫度使得氧化物層可生長在材料表面上。在一或多個實施例中,將腔室溫度加熱至約200℃至約800℃的範圍中。在特定實施例中,將腔室加熱至約300℃至約400℃的範圍中。上述是為了促進在材料上的氧化反應,該材料將被處理形成材料層,例如與上述第3A至3C、5A至5E、7A至7D、8A至8B、10A至10D或11A至11C圖的描述相關。
在一替代實施例中,透過冷卻的支撐件1822導入氧化 氣體,例如氧氣或其他氧化氣體中的其中一種,該氧化氣體穿過在支撐件中的氣體通道以減少氧化氣體在接觸材料表面之前產生氧化氣體的過早分解,在該材料表面上將形成氧化物層。
在其他替代實施例中,氧化氣體供應器1890經由氣體入口(未圖示)與電漿容積1849流體連通,且藉由氧氣電漿的導入可在基板的材料表面上形成氧化物層。在其他替代實施例中,在與腔室1800流體連通的遠端電漿氧化來源中形成氧化電漿,與第13圖所顯示的配置類似。藉由將氮氣施加至遠端電漿來源亦可形成遠端氮化電漿。在另一實施例中,可利用射頻(RF)功率來源(與第15圖所顯示的配置類似)將基板支撐件1822進行偏壓。
因此,總結上述,可藉由以下一或多種方法在腔室1800中形成材料表面上的氧化物層:將氧化氣體導入腔室中並加熱材料表面、導入形成在遠端電漿來源中的氧化電漿,該遠端電漿來源與電漿容積1849隔開、將氧化氣體導入電漿容積1849中且將氧化電漿輸送至支撐件1822上的基板、或使用經RF驅動的基板支撐件1822來形成電漿且將氧化氣體導入腔室中。在腔室中的實例性與適合的壓力為約1mTorr至約10Torr範圍之間。
又另一替代實施例中,可透過使用燈具或雷射加熱部件(與上述第16與17圖相關的類型)精確加熱材料表面以形成氧化物層。可使用此燈具或雷射加熱部件,將進行處理的元件快速加熱至0℃至1000℃範圍內的溫度。 在一特定實施例中,可使用臭氧作為氧化氣體,可將臭氧導入穿過氣體入口或基板支撐件1822並且使用紫外光來啟動光化學氧化反應。預期在狹縫閥門1811外側的負載鎖定區域中執行此反應。
在氧化材料層表面而形成氧化物層之後,再次淨化腔室1800以移除氧化氣體與該(等)氧化反應的副產物。藉由將惰性氣體流入腔室中及/或使用真空幫浦1804來達成淨化。可在腔室1800中循環重複形成氧化物層與蝕刻(藉由電漿與昇華作用)的步驟,直到形成具有期望材料厚度的氧化物層。實例性的元件與製程程序的描述與上述第3A至3C、5A至5E、7A至7D、8A至8B、10A至10D或11A至11C圖相關,並且可在上述的單一腔室1800中執行任何製程。
亦可使用單一腔室快速熱製程(RTP)設備來執行在腔室中循環重複形成氧化物層與蝕刻(藉由電漿與昇華作用)的步驟,直到形成具有期望材料厚度的氧化物層。實例性的元件與製程程序的描述與上述第3A至3C、5A至5E、7A至7D、8A至8B、10A至10D或11A至11C圖相關,並且可在第21圖中描述的單一腔室中執行任何製程。第21圖顯示快速熱製程腔室2100的實例性實施例。製程腔室2100包含基板支撐件2104、腔室主體2102,該腔室主體2102包含壁面2108、底部2110以及頂部2112,該底部2110以及頂部2112界定一內部容積2120。壁面2108通常包含至少一個基板出入口2148,以幫助 基板2140的進出(一部分的基板2140顯示在第21圖中)。該出入口耦接至傳輸腔室(未圖示)或負載鎖定腔室(未圖示),且該出入口選擇性與一閥門密封,例如狹縫閥門(未圖示)。在一實施例中,基板支撐件2104為環形且腔室2100包含輻射熱源2106,該輻射熱源2106設置在基板支撐件2104的內直徑中。輻射熱源2106通常包含複數個燈具。修飾RTP腔室與使用基板支撐件的範例描述在美國專利第6,800,833號以及美國專利申請公開號第2005/0191044號中。在本發明的一實施例中,腔室2100包含反射板2200,該反射板2200與氣體分配出口(以下將更清楚的描述)合併,用以在基板上方均勻地分配氣體,而允許快速並且經控制的基板加熱與冷卻。將該板2200加熱及/或冷卻,以幫助上述的氧化及/或蝕刻。
該板可具吸收性、反射性或具有吸收與反射區域的組合。在一詳細的實施例中,該板可具有多個區域,一些區域在高溫計的視野內,一些區域在高溫計的視野外側。在高溫計視野內的該些區域,假如為圓形,具有約為1英吋的直徑,或根據需求具有其他形狀與尺寸。在探針視野內的該些區域可在高溫計所觀察到的波長範圍上具有非常高的反射性。在高溫計波長範圍與視野的外側,該板的範圍可從將輻射熱流失最小化的具反射性至將輻射熱流失最大化的具吸收性以用於較短的熱曝露。
顯示在第21圖中的RTP腔室亦包含冷卻區塊2180,該冷卻區塊2180與頂部2112相鄰、與頂部2112耦接、 或形成在頂部2112中。通常,將冷卻區塊2180放置在遠離輻射熱源2106處並與輻射熱源2106相對。冷卻區塊2108包含一或多個冷卻劑通道2184,該冷卻劑通道2184與入口2181A以及出口2181B耦接。冷卻區塊2108可由製程相容的材料所製成,例如不鏽鋼、鋁、聚合物、或陶瓷材料。冷卻劑通道2184包含螺旋圖案、矩形圖案、圓形圖案或上述圖案的組合,且例如,藉由鑄形冷卻區塊2180及/或由兩個或多個部件來製造冷卻區塊2180並將該些部件接合,而將通道2184一體形成在冷卻區塊2180中。此外或另,將冷卻劑通道2184鑽入冷卻區塊2180中。
藉由閥門與適合的管系(plumbing)將入口2181A與出口2181B耦接至冷卻劑來源2182,且該冷卻劑來源2182與系統控制器2124連通,以幫助控制設置在冷卻劑來源2182中的壓力及/或流體流動。該流體可為水、乙二醇(ethylene glycol)、氮氣(N2)、氦氣(He)、或其他作為熱交換媒介的流體。
在所表示的實施例中,該基板支撐件2104係選擇性適用於磁力懸浮且在內部容積2120中旋轉。當於製程期間將基板垂直升高與降低時,所顯示的基板支撐件2104是能夠旋轉的,且在製程之前、製程期間、製程以後,亦可將基板升高或降低而不旋轉基板。因為缺少或減少通常用於升高/降低及/或旋轉基板支撐件的移動部件,此磁力懸浮及/或磁力旋轉可避免粒子產生或將粒子產生最 小化。
腔室2100亦包含視窗2114,該視窗2114是由可穿透熱與各種波長的光的材料所製成,該各種波長包含在紅外線圖譜中的光,經由該視窗2114來自輻射熱源2106的光子可加熱基板2140。在一實施例中,視窗2114是由石英材料所製成,但可使用其他可穿透光的材料,例如,藍寶石。視窗2114亦包含複數個升降銷2144,該升降銷2144耦接至視窗2114的上表面,該升降銷2144適用以選擇性接觸並支撐該基板2140,以幫助傳輸基板進出腔室2100。配置該複數個升降銷2144中的每一個,以使來自輻射熱源2106的能量吸收最小化,且該複數個升降銷2144中的每一個是由與視窗2114相同的材料所製成,例如石英材料。設置該複數個升降銷2144,並且彼此放射狀地隔開,以幫助末端作用器的通過,該末端作用器耦接至傳輸機械臂(未圖示)。或者,末端作用器及/或機械臂能夠水平以及垂直地移動,以幫助傳輸基板2140。
在一實施例中,輻射熱源2106包含由一外殼所形成的燈具組件,該燈具組件包含在冷卻劑組件(未圖示)中的蜂巢狀管2160,該冷卻劑組件耦接至第二冷卻劑來源2183。第二冷卻劑來源2183可為下列其中一個或組合:水、乙二醇、氮氣以及氦氣。外殼壁面2108與2110可由銅材料或由其他適合材料所製成,該外殼壁面2108與2110具有適合的冷卻通道形成在其中,用於流動來自第 二冷卻劑來源2183的冷卻劑。該冷卻劑冷卻腔室2100的外殼,使得外殼比基板2140還要冷。每一個管2160包含反射器以及高強度燈具組件或形成蜂巢狀管路配置的紅外線(IR)輻射源。管路的緊密堆積六角形配置提供具有高功率密度的能量來源以及良好的空間解析度。在一實施例中,輻射熱源2106提供足夠的輻射能量,以熱處理該基板,例如,將沉積在基板2140上的矽層進行退火。輻射熱源2106更包含環形區,其中可改變藉由控制器2124施加至複數個管2160的電壓,以提高來自管2160的能量輻射分佈。藉由一或多個溫度偵測器2117可影響加熱基板2140的動態控制,該一或多個溫度偵測器2117適用以偵測整個基板2140的溫度。
在所顯示的實施例中,可選擇的定子組件2118外接腔室主體2102的壁面2108,且該定子組件2118耦接至一或多個致動組件2122,該一或多個致動組件2122控制定子組件2118沿著腔室主體2102的外部上升。在一實施例中(未圖示),腔室2100包含三個致動組件2122,沿著腔室主體放射狀地設置這三個致動組件2122,例如,沿著腔室主體2102約120度的角度。將定子組件磁性地耦接至設置在腔室主體2102內部容積2120中的基板支撐件2104。基板支撐件2104具有或包含作為轉子功能的磁性部件,因此可產生磁性軸承組件,以升高及/或轉動該基板支撐件。在一實施例中,以一凹槽(未圖示)部分環繞至少一部分的基板支撐件2104,該凹槽耦接至流 體來源2186,該流體來源2186包含水、乙二醇、氮氣、氦氣、或前述流體之組合,作為基板支撐件的熱交換媒介。定子組件2118亦包含外殼2190,以容納定子組件2118的各種部份與組成件。在一實施例中,定子組件2118包含驅動線圈組件2168,該驅動線圈組件2168堆疊在懸吊線圈組件2170上。當懸吊線圈組件2170適用以將基板支撐件2104被動地定位在製程腔室2100中央時,驅動線圈組件2168適用以轉動及/或升高/降低該基板支撐件。或者,可藉由具有單一線圈組件的定子來執行旋轉與中央定位功能。
亦將氛圍控制系統2164耦接至腔室主體2102的內部容積2120中。氛圍控制系統2164通常包含節流閥與真空幫浦用於控制腔室壓力。氛圍控制系統2164可額外包含氣體來源,用於提供製程氣體或其他氣體至內部容積2120中。氛圍控制系統2164亦適用以輸送用於熱沉積製程、熱蝕刻製程以及原位清潔腔室組成件的氣體。氛圍控制系統與噴淋頭氣體輸送系統一起運作。
腔室2100亦包含控制器2124,該控制器2124通常包含中央處理單元(CPU)2130、支持電路2128以及記憶體2126。CPU 2130可為任何形式的電腦處理器的其中一種,該電腦處理器可使用在商業設定中用於控制各種指令與副處理器。記憶體2126、或電腦可讀取媒體,可為一或多個的可讀取媒體,例如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟、或任何其他形式的數 位儲存、區域或遠端,且該記憶體2126通常耦接至CPU 2130,用於以傳統方式來支撐該控制器2124。這些電路包含快取記憶體、電源供應器、時脈電路、輸入/輸出電路、子系統等等。
在一實施例中,每一個致動組件2122通常包含精密導程螺桿2132,該精密導程螺桿2132耦接至兩個凸緣2134,該兩個凸緣2134由腔室主體2102的壁面108延伸出來。導程螺桿2132具有螺帽2158,當螺桿轉動時,該螺帽2158沿著導程螺桿2132軸向移動。將聯結件(coupling)2136耦接在定子2118與螺帽2158之間,使得當旋轉導程螺桿2132時,聯結件2136可沿著導程螺桿2132移動,以控制定子2118的高度在與聯結件2136的界面處。因此,當旋轉其中一個致動器2122的導程螺桿2132用以在其他致動器2122的螺帽2158之間產生相對位移時,定子2118的水平平面會相對於腔室主體2102的中央軸而改變。
在一實施例中,將馬達2138(例如,步進馬達或伺服馬達)耦接至導程螺桿2132,以提供回應控制器2124訊號的可控制轉動。或者,可使用其他種類的致動器2122,以控制定子2118的線性位置,例如氣動缸、油壓缸、滾珠螺桿、電磁圈、線形致動器以及凸輪從動件等等。
腔室2100亦包含一或多個感測器2116,該一或多個感測器2116通常適用於偵測在腔室主體2102的內部容積2120中的基板支撐件2104(或基板2140)高度。將感 測器2116耦接至腔室主體2102及/或製程腔室2100的其他部分,且該感測器2116適用以提供在基板支撐件2104與腔室主體2102的頂部2112及/或底部2110之間的距離的輸出指示,且該感測器2116亦可偵測基板支撐件2104及/或基板2140的對準偏移。
將一或多個感測器2116耦接至控制器2124,該控制器2124接收來自感測器2116的輸出測度並且提供一個訊號或多個訊號至一或多個致動組件2122,以升高或降低至少一部分的基板支撐件2104。控制器2124可使用位置測度,該位置測度是由感測器2116所獲得,以調整在每一個致動組件2122上的定子2118高度,因此可相對於RTP腔室2100及/或輻射熱源2106的中心軸同時調整基板支撐件2104與基板2140(位於基板支撐件2104上)的高度與平坦度。舉例來說,控制器2124可提供訊號,藉由一個致動器2122的動作來升高基板支撐件,用以校正基板支撐件2104的軸向對準偏移、或是控制器可提供訊號給所有的致動器2122,以幫助基板支撐件2104的同步垂直移動。
該一或多個感測器2116可為超音波、雷射、電感性、電容性或其他種類的感測器,該感測器能夠偵測在腔室主體2102內部的基板支撐件2104的近似位置。將感測器2116耦接至腔室2102接近頂部2112處、或耦接至壁面2108,然而在腔室主體2102中或是圍繞腔室主體2102的其他位置也是適合的,例如,耦接至腔室2100外側的 定子2118。在一實施例中,將一或多個感測器2116耦接至定子2118,且該一或多個感測器2116適用以透過壁面2108來感測基板支撐件2104(或基板2140)的高度及/或位置。在此實施例中,壁面2108包含較薄的橫截面,以幫助透過壁面2108來感測位置。
腔室2100亦包含一或多個溫度感測器2117,該一或多個溫度感測器2117適用以在製程之前、製程期間、製程之後感測基板2140的溫度。在第21圖所描述的實施例中,將溫度感測器2117設置穿過頂部2112,然而可設置在腔室主體2102中或是圍繞腔室主體2102的其他位置。溫度感測器2117為光度高溫計,例如,具有光纖探針的高溫計。以能夠偵測基板的整個直徑、或基板的其他位置的配置將感測器2117耦接至頂部2112。感測器2117包含一圖案,該圖案界定實質上與基板直徑相等的感測區、或界定實質上與基板半徑相等的感測區。舉例來說,將複數個感測器2117以徑向配置或線型配置耦接至頂部2112,而在橫跨基板的半徑或直徑上產生偵測區。在一實施例中(未圖示),將複數個感測器2117設置在一線中,該線由頂部2112中央周圍徑向延伸至頂部2112的周圍部份。在此方式中,可藉由感測器2117來監控基板的半徑,該偵測器2117能夠在轉動期間感測基板的直徑。
如在此所述,腔室2100適用以接收在「面朝上」位向中的基板,其中將基板的沉積接收側或面朝向平板 2200,且基板的「背側」面向輻射熱源2106。當基板背側比基板面更不具反射性的時候,「面朝上」的位向可允許來自輻射熱源2106的能量更迅速地被基板2140吸收。
雖然將平板2200與輻射熱源2106描述為分別被放置在內部容積2120的上部部分與下部部分中,但是冷卻區塊2180與輻射熱源2106的位置是可互換的。舉例來說,可設計冷卻區塊2180的尺寸並將冷卻區塊2180設置在基板支撐件2104的內直徑中,以及將輻射熱源2106耦接至頂部2112。在此配置中,將石英視窗2114設置在輻射熱源2106與基板支撐件2104之間,例如在腔室2100的上部部分中與輻射熱源2106相鄰處。雖然當基板背側面向輻射熱源2106時,基板2140可輕易地吸收熱,但在任何一種配置中,可將基板2140定位在面朝上的位向或面朝下的位向。應理解到,由於含氟氣體將會被流入腔室2100中,所以腔室組成件中的材料必須對於含氟氣體的侵蝕具抵抗性。例如,可藉由諸如藍寶石或鋁的材料來塗佈曝露至含氟氣體的腔室組成件以抵抗侵蝕。也可使用其他抗氟材料。
腔室2100更包含遠端電漿來源2192,用於輸送電漿至腔室中,電漿可藉由分配噴管2194輸送進入腔室。噴管2194通常為具有一或多個出口的細長管道,用於平均分配電漿產物進入腔室2100。可使用多個噴管2194,用以在腔室2100中的多個徑向位置上進行注入。在一或多個實施例中,該(等)噴管2194是可移動的,使得該(等) 噴管2194在基板2140與平板2200之間的空間中或空間外可選擇性地移動。經修飾的腔室更進一步包含氧化氣體供應器以提供氧化氣體,例如氧氣、一氧化二氮、一氧化氮以及上述的組合,該氧化氣體供應器與進入腔室1800中的輔助氣體入口1892流體連通,如第18圖所示。氧化氣體供應器2196與進入腔室中的輔助氣體入口流體連通。蝕刻氣體供應器2198可藉由還原氣體入口施加蝕刻氣體至腔室2100中,該蝕刻氣體例如,四氟化碳(CF4)、三氟甲烷(CHF3)、六氟化硫(SF6)、氨氣(NH3)、三氟化氮(NF3)、氦氣(He)、氬氣(Ar)等等。其他氣體供應器包含惰性氣體供應器以及入口(未圖示),用以輸送惰性氣體(例如,氦氣、氬氣)、還原氣體(例如,氫氣與其他氣體)。可藉由質量與體積流動控制器來調節每一個氣體的流動,該質量與體積流動控制器與系統控制器2124連接。當氣體供應器2196與2198顯示為流體連通且穿過腔室2100側邊時,則預期氣體供應器2196與2198可將氣體引入導管,該導管與噴淋頭、噴管或其他元件流體連通,用於平均分配氣體至腔室2100中。以下將描述氣體導入系統2202的實例。氣體供應器2196、2198與其他氣體供應器可與氣體導入系統2202流體連通。
第22圖顯示更詳細的反射板2200。參照第22圖,顯示反射板2200,該反射板2200與氣體分配出口結合,用以在基板上方平均分配氣體,而允許快速且經控制的基板加熱與冷卻。板2200包含具有氣體導入系統2202 的頂部部分2201,該氣體導入系統2202包含第一氣體導入埠2204與可選擇的第二氣體導入埠2206,該第一氣體導入埠2204與可選擇的第二氣體導入埠2206與用於混合兩種氣體的氣體混合腔室2208流體連通。假如僅提供單一個氣體導入埠,則可將混合腔室2208由設計中刪除。應理解到,也可提供額外的氣體導入埠。當然,可將氣體導入埠2202、2204連接至適合的氣體來源,例如,氣體槽或氣體供應系統(未圖示)。混合腔室2208與氣流通道2212連接,該氣流通道2212與氣體溝槽2214以及形成在阻礙板2213中的氣體導入開口2116連接。阻礙板2213可為固定至頂部部分2201的分離組成件,或阻礙板2213與頂部部分為一體成形。當然,可能採用其他設計,包含對於兩種或多種氣體提供兩組或多組個別的開口2216,使得在離開噴淋頭之後進行氣體混合。該板包含一面2203,開口2216形成穿過該面2203。
在操作中,可在腔室2100中執行循環氧化及/或氮化與蝕刻。一實例性的製程包含:施加蝕刻電漿至腔室2100,該蝕刻電漿形成在遠端電漿來源2192中。可透過所顯示的噴管2194施加蝕刻電漿產物,或經由導入埠2202施加電漿產物。如上所述,在至少一部分的蝕刻製程期間,期望將基板與材料表面維持在相對低溫。例如,可在低溫下執行部份的蝕刻製程。蝕刻期間,期望將基板與材料表面維持在相對低溫,例如,在約20℃至約60℃的範圍中、少於約50℃、具體為少於約45℃、少於約 40℃、少於約35℃。在一特定實施例中,於腔室1800中進行蝕刻期間,將溫度維持在約30+/-約5℃,以幫助凝結蝕刻劑以及幫助控制蝕刻反應的選擇性。藉由透過該板2200流動適當的冷卻氣體(例如,氦氣)將基板與材料表面的溫度維持在低溫。藉由蝕刻移除膜層或氧化物層可進一步包含:使用磁性耦接至基板支撐件2104的升降銷2144及/或定子組件2218的其中一個或兩者,來移動將被處理的基板,使基板更接近該板2200。
為了昇華在蝕刻期間所生成的薄膜或層,藉由升降銷或定子組件2118將基板移動遠離該板2200,啟動輻射熱源2106將進行蝕刻之基板與材料表面加熱至高於約100℃。在特定實施例中,將基板2140加熱至至少約140℃、至少約150℃、至少約160℃、至少約170℃、至少約180℃、或至少約140℃,以確保材料表面達到足以昇華二氧化矽(SiO2)的溫度。因此,在腔室2100中一非限制性、實例性的蝕刻製程包含:施加氨氣(NH3)或三氟化氮(NF3)、或無水氟化氫(HF)氣體混合物至遠端電漿來源2192,該些氣體在低溫下(例如,約30℃)會凝結在二氧化矽上並且反應形成可在中等溫度下(例如,大於100℃)於腔室2100中被實質昇華的化合物,用以蝕刻二氧化矽。該昇華可完成材料表面的蝕刻,且藉由氛圍控制系統2164及/或流動淨化氣體來移除副產物。期望將腔室壁面的溫度控制在基板支撐件與氣體分配板的溫度之間,以避免蝕刻劑以及副產物凝結在腔室2100的壁面 上。
接著在基板的材料表面上形成氧化物層。藉由快速啟動輻射熱源2106來使用尖端熱氧化製程,以形成氧化物層。在腔室2100中形成氧化物層的實施例中,氧化氣體供應器2196將氧化氣體透過入口直接流入腔室中。適當的氧化氣體包含一或多種的氧氣、臭氧、水、過氧化氫、或氮氧化物物種,例如,一氧化二氮(N2O)、一氧化氮(NO)或二氧化氮(NO2)。在適當的低壓下將氮氧化物物種導入腔室中。接著,將腔室加熱至適當溫度,使得氧化物層生長在材料表面上。在一或多個實施例中,將腔室溫度加熱至約200℃至約800℃的範圍中。在特定實施例中,將腔室溫度加熱至約300℃至約400℃的範圍中。如上述與第3A至3C、5A至5E、7A至7D、8A至8B、10A至10D、11A至11C圖有關之描述,是為了促進在材料上的氧化反應,該材料將被處理以形成材料層。或者,藉由遠端電漿來源2192(或分離的遠端電漿來源)來達成氧化步驟,該遠端電漿來源2192(或分離的遠端電漿來源)可供應氧化氣體用於形成氧電漿,接著該氧電漿被輸送至上述之腔室中。在另一變化例中,可使用紫外線燈源將基板上的材料表面進行光化學氧化。適當的氧化氣體包含一或多種的氧氣、臭氧、水、過氧化氫、或氮氧化物物種,例如,一氧化二氮(N2O)、一氧化氮(NO)或二氧化氮(NO2)。
在將材料層表面氧化形成氧化物層後,在次淨化腔室 2100以移除氧化氣體以及該(等)氧化反應的副產物。藉由將惰性氣體流入腔室中及/或使用氛圍控制系統2164來完成淨化步驟。可在腔室中循環重複形成氧化物層、蝕刻(藉由電漿與昇華)的步驟,直到氧化物層形成具有期望的材料厚度。實例性的元件與製程程序與上述第3A至3C、5A至5E、7A至7D、8A至8B、10A至10D、11A至11C圖之內容有關,且可在上述之單一腔室2100中執行任何製程。
因此,總結上述,在腔室2100中可藉由下述方法在材料表面上形成氧化物層:藉由導入一或多種的氧化氣體至腔室中且加熱材料表面、或藉由將形成在遠端電漿來源中的氧化電漿導入且將氧化電漿輸送至支撐件上的基板。在腔室2100中示例性且適當的壓力為約1mTorr至約10Torr範圍之間。
系統控制器可控制製程,用以在腔室中執行完整的氧化及/或氮化與蝕刻步驟的製程程序,且可在少於約3分鐘內完成。在特定實施例中,可在少於約2分鐘內於腔室中完成氧化及/或氮化與蝕刻步驟的完整製程程序,以及在更特定實施例中,可在少於約1分鐘內,例如45秒或30秒,於腔室中完成氧化及/或氮化與蝕刻步驟的完整製程程序。
用於形成氧化物層與蝕刻(藉由電漿與昇華)的替代性設備包含一爐,該爐包含遠端或區域電漿來源用於產生氧化電漿與蝕刻電漿,而該氧化物層與蝕刻的形成可循 環重複直到氧化物層形成具有期望的材料厚度。因此,關於第21圖所述的腔室2100能被適當地配置的爐所置換,該爐循環地加熱及冷卻基板材料表面直到氧化物層形成具有期望的材料厚度。實例性的元件與製程程序與上述第3A至3C、5A至5E、7A至7D、8A至8B、10A至10D、11A至11C圖之內容有關,且可在上述之單一腔室1800中執行任何製程。
因此,本發明的第一態樣適用於處理基板的設備。本發明此態樣的第一實施例提供用於處理基板的設備,該設備包含:製程腔室,該製程腔室中設置有基板支撐件,用以支撐基板;溫度控制系統,用以將設置在基板支撐件上的基板溫度控制在低於約100℃的第一溫度;氣體來源,該氣體來源與腔室流體連通,以至少輸送含氧氣體、惰性氣體以及蝕刻氣體至製程腔室中;電漿來源,該電漿來源與製程腔室流體連通,用以激發含氧氣體與蝕刻氣體的至少一者,而形成氧化電漿或蝕刻電漿的至少一者;以及熱源,用以將基板加熱至大於第一溫度的第二溫度。
在第一實施例的一變化例中,當基板溫度在第一溫度且輸送其中一個氧化氣體時,將腔室配置以輸送蝕刻氣體與蝕刻電漿的其中一個至製程腔室中。在另一變化例中,第二溫度在約200℃至1000℃的範圍中。在又另一變化例中,將腔室配置以在基板的材料層上執行蝕刻製程,且在第一溫度下執行至少一部分的蝕刻製程。
在第一實施例的另一變化例中,該蝕刻製程包含乾式蝕刻製程,且該蝕刻氣體包含含氟氣體。該第一實施例包含與電漿來源連接的氣體來源,該氣體來源更進一步包含氮氣。在第一實施例的一變化例中,該蝕刻氣體與電將來源流體連通,以形成蝕刻電漿。
在第一實施例的另一變化例中,溫度控制系統包含冷卻系統,用以在低於約50℃的溫度下執行至少一部分的蝕刻製程。更特定而言之,配置該冷卻系統,用以將基板溫度降低至約25℃至約35℃的範圍中。在第一實施例的一特定變化例中,將該設備配置以在第一溫度與第二溫度中循環少於約3分鐘。
在第一實施例的另一特定變化例中,將該設備配置為將基板上的材料層塑形,該材料層具有一期望形狀,該期望形狀在接近該期望形狀的底面具有第一寬度,在接近該期望形狀的頂部具有第二寬度,該第一寬度實質上等於該第二寬度,其中該期望形狀的第一與第二寬度介於約1至約30nm。配置該設備以形成包含浮動閘極的材料層。配置該設備,以在材料層上循環執行蝕刻製程與氧化製程。
在第一實施例的一或多個變化例中,氧化製程包含快速熱氧化、輻射氧化、電漿氧化、化學氧化或光化學氧化,且蝕刻製程包含以下至少一者:濕式或乾式化學蝕刻、反應性離子蝕刻或電漿蝕刻。
本發明的第二態樣適用於塑形基板上之材料層的方 法,該方法包含:(a)在製程腔室中處理材料層表面以形成含氧化物層或含氮化物層;(b)終止含氧化物層或含氮化物層的形成;(c)在與(a)相同的製程腔室中,藉由蝕刻製程移除至少一些的含氧化物層或含氮化物層;以及(d)在相同製程腔室中重複(a)至(c),直到材料層形成期望的形狀。在該方法的一變化例中,在一起始速率下執行(a)且(a)包含氧化製程;當氧化速率低於起始速率的約90%時,終止(b)。
在該方法的另一變化例中,藉由濕式或乾式快速熱氧化、輻射氧化、電漿氧化、濕式或乾式化學氧化或光化學氧化中的至少一者來執行材料層的氧化,以形成氧化物層。
在該方法的另一變化例中,蝕刻製程包含濕式或乾式化學蝕刻、反應性離子蝕刻或電漿蝕刻中的至少一者。在該方法的另一變化例中,將該材料層形成為期望形狀,該期望形狀在接近該期望形狀底面具有第一寬度,在接近該期望形狀的頂部具有第二寬度,該第一寬度實質上等於該第二寬度。在該方法的另一變化例中,該期望形狀具有介於約0.5至約20nm的深寬比。更特定而言之,該期望形狀的第一與第二寬度係介於約1至約30nm。更特定而言之,該期望形狀的高度係介於約1至約30奈米。該材料層包含浮動閘極。
用於在材料層上執行循環氧化與蝕刻製程的設備的第二實施例中,該設備包含:製程腔室,該製程腔室具有 複數個壁面,該壁面界定製程腔室中的製程區域,該製程腔室包含基板支撐件,用以將具有材料層的基板固定在製程區域中;含氧氣體供應器、惰性氣體供應器以及蝕刻氣體供應器,該些供應器與製程腔室流體連通,將含氧氣體、惰性氣體與蝕刻氣體輸送至製程腔室中;電漿來源,用以在腔室內側的電漿產生區中形成電漿,且激發該含氧氣體與蝕刻氣體中的至少一者,用以形成氧電漿與蝕刻電漿中的至少一者,而接觸該材料層;加熱系統,用以將腔室中的基板加熱至大於約100℃的第一溫度;冷卻系統,用以將腔室中的基板冷卻至低於第一溫度的第二溫度;以及控制系統,用以將腔室中的基板於第一溫度與第二溫度之間循環。在第二實施例的一變化例中,配置該控制系統、加熱系統與冷卻系統於第一溫度與第二溫度之間循環少於約3分鐘的週期時間。
在第二實施例的另一變化例中,冷卻系統包含基板支撐件,該基板支撐件包含通道,用於允許冷卻媒介流動穿過該通道。在第二實施例的另一變化例中,冷卻系統包含噴淋頭,該噴淋頭設置在腔室中與基板支撐件相鄰,該噴淋頭與冷卻流體連通。
在第二實施例的另一變化例中,加熱系統包含光源與電阻加熱器中的至少一者。在一變化例中,將電阻加熱器設置在基板支撐件中。或者,將電阻加熱器設置在噴淋頭中。在第二實施例的另一變化例中,加熱系統包含設置該光源,使得由光源所放射的能量以一入射角接觸 該材料表面,且該入射角使得被處理的材料的吸收最佳化。在一特定配置中,對於將被處理的材料而言,該入射角為布魯斯特角度(Brewster angle)。
在第二實施例的一特定配置中,製程腔室具有頂棚電漿來源,該頂棚電漿來源包含電源施加器,該電源施加器包含設置在頂棚上方的線圈,該線圈透過阻抗匹配網路耦接至電源,用以在電漿產生區中產生電漿。在另一變化例中,蝕刻氣體包含含氟氣體,且該腔室更進一步包含與電漿來源連接之氮氣來源。
用於在材料層上執行循環氧化與蝕刻製程的設備的第三實施例中,該設備包含:製程腔室,包含腔室主體,該腔室主體包含複數個壁面,該壁面界定製程腔室中的製程區域,該製程腔室包含基板支撐件,用以將具有材料層的基板固定在製程區域中;蓋組件,該蓋組件設置在腔室主體的上表面,蓋組件包含第一電極與第二電極,在該第一電極與電二電極間界定電漿凹部,其中將第二電極加熱並且配置第二電極加熱該基板;含氧氣體供應器、惰性氣體供應器以及蝕刻氣體供應器,與製程腔室與蓋組件的至少一者流體連通,用以將含氧氣體、惰性氣體與蝕刻氣體輸送至製程腔室與蓋組件的其中一者中;加熱系統,用以將腔室中的基板加熱至大於約100℃的第一溫度;冷卻系統,用以將腔室中的基板冷卻至低於第一溫度的第二溫度;以及控制系統,用以將腔室中的基板於第一溫度與第二溫度之間循環。
在第三實施例的一變化例中,該氧化氣體與蓋組件流體連通,以形成氧化電漿來處理材料層。在第三實施例的另一變化例中,該蝕刻氣體與蓋組件流體連通,以形成蝕刻電漿來處理材料層。在特定變化例中,蝕刻氣體包含含氟氣體。在一特定實施例中,蝕刻氣體包含氨氣,以及一或多種的氮三氟化氮(NH3NF3)氣體以及無水氟化氫(HF)。
在第三實施例的一配置中,該基板支撐件適用於在腔室主體中垂直移動,用以在氧化製程期間將基板定位在接近第二電極的加熱位置中,而在蝕刻製程期間將基板定位在遠離第二電極的蝕刻位置中。在第三實施例的特定配置中,基板支撐件包含接收表面,該接收表面適用於將基板支撐在接收表面上,其中將該接收表面設置在軸件上方,該軸件耦接至升降機構。在一實例中,該升降機構適用於在腔室主體中垂直移動該接收表面,用以在氧化製程期間將基板定位在接近第二電極的加熱位置中,而在蝕刻製程期間將基板定位在遠離第二電極的蝕刻位置中。
在第三實施例的另一變化例中,基板支撐組件包含一或多個的氣體通道,該氣體通道與接收表面在該氣體通道的一末端流體連通,並且在該氣體通道的第二末端與淨化氣體來源或真空來源流體連通。在另一變化例中,接收表面包含一或多個凹陷通道,該凹陷通道形成在該接收表面的上表面。
在第三實施例的另一變化例中,軸件包含一或多個嵌入式氣體導管,該氣體導管適用於輸送一或多種流體至該氣體通道。在一實例中,該一或多個嵌入式導管適用於輸送加熱媒介至該一或多個流體通道。該一或多個嵌入式導管適用於輸送冷卻劑至該一或多個流體通道。
在第三實施例的特定變化例中,將控制系統、加熱系統以及冷卻系統配置以在第一溫度與第二溫度之間循環少於3分鐘的時間週期。
在第三實施例的另一變化例中,冷卻系統包含噴淋頭,將該噴淋頭設置在腔室中接近基板支撐件處,該噴淋頭與冷卻流體連通。在第三實施例的又一變化例中,加熱系統包含光源與電阻加熱器至少其中一個。
在包含電阻加熱器的實施例中,可將電阻加熱器設置在基板支撐件中及/或噴淋頭中。第三實施例的加熱系統可包含光源,設置該光源使得由光源所發射的光能可以一入射角與基板表面接觸,該入射角可使被處理之材料的吸收最佳化。對於被處理之材料來說,在一特定變化例中的入射角為布魯斯特角度。
用於在材料層上執行循環氧化與蝕刻製程的設備的另一實施例包含:一製程腔室,具有複數個壁面,該壁面於該製程腔室中界定製程區域,該製程腔室包含基板支撐件,用以將基板固定在製程區域中,該基板具有材料層;一含氧氣體供應器、一惰性氣體供應器以及一蝕刻氣體供應器,該些供應器與製程腔室流體連通,以輸送 含氧氣體、惰性氣體與蝕刻氣體至製程腔室中;一遠端電漿來源,與該製程腔室以及蝕刻氣體流體連通,用以在遠離腔室處形成蝕刻電漿,且藉由導管將蝕刻電漿輸送至腔室中;一加熱系統,用以將腔室中的基板加熱至高於約100℃的第一溫度;一冷卻系統,用以將腔室中的基板冷卻至低於第一溫度的第二溫度;以及一控制系統,用以將腔室中的基板在第一溫度與第二溫度之間循環。
在第四實施例的一變化例中,將該設備配置為實質上僅藉由熱氧化來進行氧化製程。在第三實施例的特定變化例中,將該設備配置為藉由快速熱氧化製程來進行氧化。在第四實施例的另一特定變化例中,加熱系統包含快速熱處理腔室,該快速熱處理腔室包含輻射熱源以及反射板,其中將該基板支撐件設置在反射板與輻射熱源之間。
在第四實施例的一變化例中,遠端電漿來源與包含含氟氣體的蝕刻氣體流體連通。在第四實施例的另一變化例中,該腔室包含延長噴管,用以輸送蝕刻電漿產物至腔室中。該腔室包含複數個延長噴管,該複數個延長噴管於腔室周圍放射狀設置,用以輸送蝕刻電漿產物至腔室中。
在第四實施例的另一變化例中,冷卻系統包含反射板,該反射板與氣體分配出口結合用以在基板上均勻分配氣體,而元許快速且受控制的基板加熱與冷卻。在第 四實施例的又一變化例中,該設備包含升降銷,用以選擇性地接觸並支撐該基板,而將該基板移動朝向反射板以及移動遠離反射板。在第四實施例的另一變化例中,該設備包含定子組件,該定子組件耦接至基板支撐件,用以將被處理的基板移動朝向該板以及移動遠離該板。該定子組件可磁性耦接至基板支撐件。
在第四實施例的特定配置中,該定子組件與該升降銷的至少一者與冷卻系統互相配合,用以將基板支撐件移動接近該反射板,而冷卻該基板。
在第四實施例的另一特定配置中,配置該控制系統、該加熱系統與該冷卻系統在第一溫度與第二溫度之間循環少於約3分鐘的時間週期。在又一變化例中,將該設備配置為藉由光化學氧化來進行氧化製程。
因此,在此描述適用於窄間距應用的半導體元件以及製造該半導體元件的方法。在此所描述的設備可用於製造具有浮動閘極配置的半導體元件,該浮動閘極配置適用於窄間距應用,例如在32nm或更小的元件節點。實例的元件節點為小於或等於約30nm、小於或等於約25nm、小於或等於約20nm、小於或等於約15nm、小於或等於約13nm。此半導體元件包含,例如,NAND與NOR快閃記憶體元件。在此所提供的浮動閘極配置有益地提供數種半導體元件,該半導體元件具有在浮動閘極與控制閘極之間經維持或經改善的側壁電容,以及在此元件中的相鄰浮動閘極之間經減少的干擾或雜訊。
此外,用於執行在此所揭露的方法的設備可有益地形成半導體元件同時限制非期望的製程,例如,氧氣擴散,舉例來說,氧氣擴散會將本發明元件的穿隧氧化物層增厚。該方法可有益地應用在其他元件或結構的製造上,例如FinFET元件或硬遮罩結構,以克服傳統微影圖案化所造成的臨界尺寸限制。
雖然上述內容是有關於本發明之實施例,但在不偏離本發明的基本範疇下,可產生其他以及更進一步的實施例。
100‧‧‧記憶體元件
102‧‧‧基板
103‧‧‧單元
104‧‧‧氧化物層
105‧‧‧單元
106‧‧‧浮動閘極
107‧‧‧單元
108‧‧‧淺溝槽絕緣區域(STI區域)
109‧‧‧第一寬度
110‧‧‧內複晶矽介電層
111‧‧‧第二寬度
112‧‧‧控制閘極層
113‧‧‧主幹
114‧‧‧壁
115‧‧‧底面
200‧‧‧方法
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
300‧‧‧記憶體元件
302‧‧‧淺溝槽絕緣區域(STI區域)
304‧‧‧材料層
306‧‧‧氧化物層
400‧‧‧方法
402‧‧‧步驟
404‧‧‧步驟
406‧‧‧步驟
408‧‧‧步驟
502‧‧‧氮化物層
504‧‧‧氮氧化物層
506‧‧‧氧化物層
600‧‧‧方法
602‧‧‧步驟
604‧‧‧步驟
606‧‧‧步驟
608‧‧‧步驟
610‧‧‧步驟
612‧‧‧步驟
700‧‧‧記憶體元件
702‧‧‧材料層
704‧‧‧第一氧化物層
706‧‧‧第二氧化物層
1000‧‧‧等溫線
1002‧‧‧第一週期
1004‧‧‧第一氧化物層厚度
1006‧‧‧第二週期
1008‧‧‧第二氧化物層厚度
1010‧‧‧等溫線
1100‧‧‧記憶體元件
1102‧‧‧材料層
1103‧‧‧頂部表面
1104‧‧‧淺溝槽絕緣區域(STI區域)
1105‧‧‧頂部表面
1106‧‧‧氧化物層
1108‧‧‧IPD層
1110‧‧‧導電層
1200‧‧‧圖案化結構
1202‧‧‧材料層
1203‧‧‧上表面
1204‧‧‧基板
1206‧‧‧遮罩層
1208‧‧‧層
1210‧‧‧非矽層
1212‧‧‧側壁
1214‧‧‧氧化物層
1216‧‧‧凸起部分
1300‧‧‧製程腔室
1302‧‧‧基板支撐件
1303‧‧‧基板
1304‧‧‧氣體源
1306‧‧‧電漿源
1308‧‧‧加熱源
1310‧‧‧系統控制器
1400‧‧‧電漿反應器
1410‧‧‧製程腔室
1412‧‧‧圓柱形側壁
1414‧‧‧頂棚
1416‧‧‧線圈天線
1418‧‧‧阻抗匹配網路
1420‧‧‧RF功率產生器
1422‧‧‧閘極
1424‧‧‧基板支撐基座
1426‧‧‧基板
1428‧‧‧氣體注入系統
1430‧‧‧真空幫浦
1432‧‧‧氧化氣體儲槽
1434‧‧‧加熱器
1434A‧‧‧內部加熱構件
1434B‧‧‧外部加熱構件
1436‧‧‧脈衝產生器
1438‧‧‧節流閥
1440‧‧‧離子產生區域
1442‧‧‧還原氣體儲槽
1444‧‧‧流動控制閥門
1446‧‧‧流動控制閥門
1448‧‧‧蝕刻氣體儲槽
1449‧‧‧流動控制閥門
1450‧‧‧噴淋頭
1451‧‧‧開口
1452‧‧‧冷卻劑供應
1454‧‧‧反餽控制系統
1455‧‧‧反餽控制迴路處理器
1456‧‧‧閥門
1457‧‧‧溫度感測器
1458‧‧‧溫度探測器
1459‧‧‧溫度探測器
1460‧‧‧溫度探測器
1461‧‧‧記憶體
1462‧‧‧熱交換器
1463‧‧‧蒸發器入口
1464‧‧‧蒸發器出口
1465‧‧‧儲存器
1466‧‧‧壓縮器
1467‧‧‧冷凝器
1468‧‧‧膨脹閥門
1469‧‧‧旁通閥門
1470‧‧‧旁通閥門
1472‧‧‧反餽控制迴路處理器
1474‧‧‧使用者介面
1476‧‧‧主要處理器
1478‧‧‧RF偏壓產生器
1480‧‧‧RF偏壓阻抗匹配元件
1482‧‧‧柵極
1486‧‧‧氣體通道
1488‧‧‧加壓氦氣供應器
1490‧‧‧夾持器電壓來源
1500‧‧‧快速熱處理設備
1502‧‧‧電漿施加器
1503‧‧‧主體
1504‧‧‧能量來源
1505‧‧‧管件
1506‧‧‧製程腔室
1508‧‧‧側壁
1510‧‧‧底部壁面
1512‧‧‧視窗組件
1514‧‧‧光導管組件
1516‧‧‧鎢絲鹵素燈
1518‧‧‧光導管
1520‧‧‧基板
1522‧‧‧支撐環
1524‧‧‧石英圓柱
1526‧‧‧反射器
1528‧‧‧光纖探針
1530‧‧‧氣體入口
1532‧‧‧光導管
1540‧‧‧管件
1542‧‧‧入口件
1544‧‧‧氣體入口
1546‧‧‧氣體來源
1548a‧‧‧波導管
1548b‧‧‧波導管
1550‧‧‧三向閥
1551‧‧‧控制閥
1552‧‧‧氣體來源
1554‧‧‧流動控制器
1555‧‧‧控制訊號產生邏輯
1556‧‧‧系統控制器
1557‧‧‧記憶體
1559‧‧‧處理器
1562‧‧‧自由基出口
1564‧‧‧電漿自由基
1566‧‧‧能量來源入口
1568‧‧‧磁控管
1570‧‧‧虛擬負載
1572‧‧‧自動調諧器
1600‧‧‧反應器
1602‧‧‧圓柱型真空腔室
1604‧‧‧圓柱型側壁
1608‧‧‧支撐基座
1610‧‧‧半導體晶圓
1612‧‧‧氣體分配板/噴淋頭
1614‧‧‧氣體歧管
1616‧‧‧氣體分配面板
1618‧‧‧個別氣體供應器
1620‧‧‧真空幫浦
1622‧‧‧抽取環狀空間
1624‧‧‧製程區域
1626‧‧‧迴流導管
1628‧‧‧迴流導管
1630‧‧‧末端
1632‧‧‧D.C.絕緣環
1634‧‧‧環形磁圈
1636‧‧‧激磁線圈
1638‧‧‧RF來源功率產生器
1640‧‧‧阻抗匹配元件
1642‧‧‧RF偏壓產生器
1644‧‧‧阻抗匹配電路
1646‧‧‧嵌入電極
1648‧‧‧絕緣板
1720‧‧‧基板
1722‧‧‧載台
1724‧‧‧系統控制器
1726‧‧‧短波長雷射
1728‧‧‧光束
1730‧‧‧第一光學器件
1732‧‧‧反射器
1734‧‧‧激發光束
1740‧‧‧長波長雷射
1742‧‧‧光束
1744‧‧‧第二光學器件
1746‧‧‧第二反射器
1748‧‧‧加熱光束
1750‧‧‧光源
1752‧‧‧致動器
1800‧‧‧製程腔室
1801‧‧‧腔室主體
1802‧‧‧通道
1803‧‧‧開口
1804‧‧‧真空幫浦
1805‧‧‧節流閥
1806‧‧‧抽取通道
1807‧‧‧真空埠
1808‧‧‧襯墊
1809‧‧‧孔洞
1810‧‧‧製程區
1811‧‧‧狹縫閥門開口
1820‧‧‧支撐組件
1821‧‧‧邊緣環
1822‧‧‧支撐件
1823‧‧‧頂端平板
1824‧‧‧通孔
1825‧‧‧真空管道
1826‧‧‧軸件
1827‧‧‧凹槽
1828‧‧‧環形升降環
1829‧‧‧鑽孔
1830‧‧‧升降銷
1831‧‧‧升降機構
1832‧‧‧乾式蝕刻處理器
1833‧‧‧淨化氣體通道
1834‧‧‧淨化氣體管道
1835‧‧‧流體通道
1836‧‧‧熱傳輸管道
1840‧‧‧蓋組件
1841‧‧‧第一電極
1842‧‧‧氣體入口
1843‧‧‧上部部分
1844‧‧‧功率來源
1846‧‧‧擴充部分
1847‧‧‧上部部分
1848‧‧‧下部部分
1849‧‧‧電漿凹部
1850‧‧‧內直徑
1851‧‧‧絕緣體環
1852‧‧‧第二電極
1853‧‧‧頂端平板
1854‧‧‧凹陷部分
1855‧‧‧O-型環
1856‧‧‧孔洞
1857‧‧‧O-型環狀密封件
1858‧‧‧分配平板
1859‧‧‧環形安裝凸緣
1860‧‧‧加熱構件
1861‧‧‧孔洞
1862‧‧‧阻礙平板
1863‧‧‧孔洞
1864‧‧‧蓋邊緣
1865‧‧‧通道
1890‧‧‧氧化氣體供應器
1892‧‧‧氣體入口
1894‧‧‧還原氣體供應器
1896‧‧‧還原氣體入口
2100‧‧‧製程腔室
2102‧‧‧腔室主體
2104‧‧‧基板支撐件
2106‧‧‧輻射熱源
2108‧‧‧壁面
2110‧‧‧底部
2112‧‧‧頂部
2114‧‧‧石英視窗
2116‧‧‧感測器
2117‧‧‧溫度偵測器
2118‧‧‧定子組件
2120‧‧‧內部容積
2122‧‧‧致動組件
2124‧‧‧系統控制器
2126‧‧‧記憶體
2128‧‧‧支持電路
2130‧‧‧中央處理單元
2132‧‧‧導程螺桿
2134‧‧‧凸緣
2136‧‧‧聯結件
2138‧‧‧馬達
2140‧‧‧基板
2144‧‧‧升降銷
2148‧‧‧基板出入口
2158‧‧‧螺帽
2160‧‧‧蜂巢狀管
2164‧‧‧氛圍控制系統
2168‧‧‧驅動線圈組件
2170‧‧‧懸吊線圈組件
2180‧‧‧冷卻區塊
2181A‧‧‧入口
2181B‧‧‧出口
2182‧‧‧冷卻劑來源
2183‧‧‧第二冷卻劑來源
2184‧‧‧冷卻劑通道
2186‧‧‧流體來源
2190‧‧‧外殼
2192‧‧‧遠端電漿來源
2194‧‧‧分配噴管
2196‧‧‧氧化氣體供應器
2198‧‧‧蝕刻氣體供應器
2200‧‧‧反射板
2201‧‧‧頂部部分
2202‧‧‧氣體導入系統
2203‧‧‧面
2204‧‧‧第一氣體導入埠
2206‧‧‧第二氣體導入埠
2208‧‧‧氣體混合腔室
2212‧‧‧氣流通道
2213‧‧‧阻礙板
2214‧‧‧氣體溝槽
2216‧‧‧開口
本發明之更特定描述、以上之簡單概述,可藉由參考附圖中所敘述的實施例來瞭解,因此可更詳細瞭解本發明的上述特徵。然而,其須注意附圖所說明的僅為本發明之典型實施例,故不因此被視為本發明範疇之限制,對於本發明而言,可容許其他相同效果的實施例。
第1圖說明一半導體結構,該半導體結構具有利用本發明的一些實施例的方法與設備所製造的浮動閘極。
第2圖是根據本發明的一些實施例來說明形成一浮動閘極的方法流程圖。
第3A至3C圖是根據第2圖的方法的一些實施例來說明浮動閘極的製造階段。
第4圖是根據本發明的一些實施例來說明形成一浮動閘極的方法流程圖。
第5A至5E圖是根據第4圖的方法的一些實施例來說明浮動閘極的製造階段。
第6圖是根據本發明的一些實施例來說明形成一浮動閘極的方法流程圖。
第7A至7D圖是根據第6圖的方法的一些實施例來說明浮動閘極的製造階段。
第8A至8B圖是根據第6圖的方法的一些實施例來說明浮動閘極的製造階段。
第9圖是根據本發明的一些實施例來說明氧化物厚度與時間的示意圖。
第10A至10D圖是根據本發明的一些實施例來說明浮動閘極的製造階段。
第11A至11C圖是根據本發明的一些實施例來說明結構的製造階段。
第12圖是根據本發明的一些實施例來說明一示例性製程腔室。
第13A圖是根據本發明的一些實施例來說明第一示例性經改良的電漿製程腔室。
第13B圖是根據數個實施例來說明可使用在腔室中的基板支撐件冷卻系統的一示例性實施例。
第14圖是根據本發明的一些實施例來說明第二示例性經改良的電漿製程腔室。
第15圖是根據本發明的一些實施例來說明第三示例性經改良的電漿製程腔室。
第16圖是根據一或多個實施例的腔室來說明用於加熱材料表面的光源系統。
第17圖是根據一或多個實施例來更詳細說明第16圖的光源系統,該光源系統可用於加熱材料表面。
第18圖是根據本發明的一實施例來說明一經改良的腔室,該腔室用於執行循環氧化與蝕刻。
第19圖說明第18圖的腔室頂部。
第20圖說明第18圖的腔室底部。
第21圖是根據一或多個實施例來說明經改良的快速熱製程腔室。
第22圖說明使用在第21圖腔室中的氣體分配板。
這些圖式已經簡化以達清楚表達之目的,並且未按比例來繪示該些圖式。為了幫助理解,盡可能使用相同的元件符號來描述圖式中所共有的相同元件。應理解到,一個實施例中的相同元件可有利地併入其他實施例中。
2100‧‧‧製程腔室
2102‧‧‧腔室主體
2104‧‧‧基板支撐件
2106‧‧‧輻射熱源
2108‧‧‧壁面
2110‧‧‧底部
2112‧‧‧頂部
2114‧‧‧石英視窗
2116‧‧‧感測器
2117‧‧‧溫度偵測器
2118‧‧‧定子組件
2120‧‧‧內部容積
2122‧‧‧致動組件
2124‧‧‧系統控制器
2126‧‧‧記憶體
2128‧‧‧支持電路
2130‧‧‧中央處理單元
2132‧‧‧導程螺桿
2134‧‧‧凸緣
2136‧‧‧聯結件
2138‧‧‧馬達
2140‧‧‧基板
2144‧‧‧升降銷
2148‧‧‧基板出入口
2158‧‧‧螺帽
2160‧‧‧蜂巢狀管
2164‧‧‧氛圍控制系統
2168‧‧‧驅動線圈組件
2170‧‧‧懸吊線圈組件
2180‧‧‧冷卻區塊
2181A‧‧‧入口
2181B‧‧‧出口
2182‧‧‧冷卻劑來源
2183‧‧‧第二冷卻劑來源
2184‧‧‧冷卻劑通道
2186‧‧‧流體來源
2190‧‧‧外殼
2192‧‧‧遠端電漿來源
2194‧‧‧分配噴管
2196‧‧‧氧化氣體供應器
2198‧‧‧蝕刻氣體供應器

Claims (20)

  1. 一種在一單一腔室中執行循環氧化與蝕刻的設備,該設備包含:一製程腔室,具有一基板支撐件設置在該製程腔室中,該基板支撐件用以支撐一基板;一溫度控制系統,用於將被支撐在該支撐件上的一基板溫度控制在低於約100℃的一第一溫度;一氣體來源,與該腔室流體連通,以傳輸至少一種含氧氣體、至少一種惰性氣體以及至少一種蝕刻氣體至該製程腔室中;一電漿來源,與該製程腔室流體連通,以激發該含氧氣體與該蝕刻氣體的至少一者,而形成一包含該含氧氣體的氧化電漿或一蝕刻電漿的至少一者:一輻射熱源,用以將該基板加熱至高於該第一溫度的一第二溫度;以及一反射板,經設置以將該基板支撐件設置在該反射板與該輻射熱源之間。
  2. 如申請專利範圍第1項所述的設備,其中該腔室係配置為當該基板溫度為該第一溫度時,傳輸該蝕刻氣體與該蝕刻電漿的其中一者至該製程腔室,以及當該基板溫度為該第二溫度時,傳輸該氧化氣體與該氧化電漿的其中一者。
  3. 如申請專利範圍第2項所述的設備,其中該第二溫度為約200℃至約1000℃的範圍之間。
  4. 如申請專利範圍第3項所述的設備,其中該腔室係配置以在該基板上的一材料層上執行一蝕刻製程,在該第一溫度下執行至少一部分的該蝕刻製程。
  5. 如申請專利範圍第4項所述的設備,其中該蝕刻製程包含一乾式蝕刻製程,以及該蝕刻氣體包含一含氟氣體,該含氟氣體與該電漿來源流體連通,以形成一蝕刻電漿。
  6. 如申請專利範圍第5項所述的設備,其中該氣體來源更包含氮氣,該氮氣與一電漿來源連通。
  7. 如申請專利範圍第4項所述的設備,其中該溫度控制系統包含一冷卻系統,用以在低於約50℃的溫度下執行至少一部分的該蝕刻製程,且將該設備配置為在該第一溫度與該第二溫度之間循環,以及將該設備配置為在少於約3分鐘內於該材料層上循環地執行一蝕刻製程以及一氧化製程。
  8. 如申請專利範圍第7項所述的設備,其中配置該冷卻 系統用以將該基板的溫度降低至約25℃至約35℃的範圍中。
  9. 如申請專利範圍第1項所述的設備,其中配置該設備以塑形該基板上的一材料層,該材料層具有一期望形狀,該期望形狀在接近該期望形狀的一底面具有一第一寬度,該第一寬度實質上等於一第二寬度,該第二寬度接近該期望形狀的一頂部,其中該期望形狀的該第一寬度與該第二寬度係介於約1至約30nm。
  10. 如申請專利範圍第1項所述的設備,其中該氧化製程包含快速熱氧化、自由基氧化、電漿氧化、化學氧化、或光化學氧化,以及該蝕刻製程包含濕式或乾式化學蝕刻、反應性離子蝕刻、或電漿蝕刻中的至少一種。
  11. 一種用於塑形一基板上的一材料層的方法,該方法包含:(a)在一製程腔室中處理該材料層的一表面,以形成一含氧化物層或一含氮化物層;(b)終止該含氧化物層或該含氮化物層的生成;(c)在與(a)相同的製程腔室中,藉由一蝕刻製程移除至少一些該含氧化物層或該含氮化物層;以及(d)在該相同製程腔室中重複(a)至(c),直到該材料層成為一期望形狀。
  12. 如申請專利範圍第11項所述的方法,其中氧化該材料層以形成該氧化物層的步驟是藉由濕式或乾式快速熱氧化、自由基氧化、電漿氧化、濕式或乾式化學氧化、或光化學氧化中的至少一種來執行,以及該蝕刻製程包含濕式或乾式化學蝕刻、反應性離子蝕刻、或電漿蝕刻中的至少一種。
  13. 如申請專利範圍第11項所述的方法,其中將該材料層成為該期望形狀,該期望形狀在接近該期望形狀的一底面具有一第一寬度,該第一寬度實質上等於一第二寬度,該第二寬度接近該期望形狀的一頂部,且該期望形狀具有介於約0.5至約20nm之間的一高寬比。
  14. 如申請專利範圍第13項所述的方法,其中該期望形狀的該第一寬度與該第二寬度係介於約1至約30nm之間。
  15. 一種用於在一材料層上執行一循環氧化與蝕刻製程的設備,該設備包含:一製程腔室,具有複數個壁面,該複數個壁面於該製程腔室中界定一製程區域,該製程腔室包含一基板支撐件,用以將具有一材料層的一基板固定在該製程區域中;一含氧氣體供應器、一惰性氣體供應器以及一蝕刻氣 體供應器,前述之氣體供應器與該製程腔室流體連通用以輸送該含氧氣體、該惰性氣體與該蝕刻氣體至該製程腔室中;一遠端電漿來源,與該製程腔室以及該蝕刻氣體流體連通用以在遠離該腔室處形成一蝕刻電漿,並以導管將該蝕刻電漿輸送至該腔室中;一加熱系統,用以將該腔室中的該基板加熱至高於約100℃的一第一溫度;一冷卻系統,用以將該腔室中的該基板冷卻至低於該第一溫度的一第二溫度;以及一控制系統,用以將該腔室中的該基板在該第一溫度與該第二溫度之間循環。
  16. 如申請專利範圍第15項所述的設備,其中將該設備配置為實質上僅藉由熱氧化來進行一氧化製程。
  17. 如申請專利範圍第15項所述的設備,其中將該設備配置為藉由一快速熱氧化製程來進行氧化,且該加熱系統包含一快速熱製程腔室,該快速熱氧化腔室包含一輻射熱源與一反射板,其中將該基板支撐件設置在該反射板與該輻射熱源之間,且其中該遠端電漿來源與一蝕刻氣體流體連通,該蝕刻氣體包含一含氟氣體。
  18. 如申請專利範圍第17項所述的設備,其中該腔室包 含至少一個延長噴管,用以將蝕刻電漿產物輸送至該腔室中。
  19. 如申請專利範圍第15項所述的設備,其中該冷卻系統包含一反射板,該反射板與氣體分配出口合併,用以在一基板上平均分配一氣體,使能快速且經控制的加熱與冷卻該基板。
  20. 如申請專利範圍第15項所述的設備,其中將該設備配置為藉由光化學氧化來進行一氧化製程。
TW100106945A 2010-03-10 2011-03-02 循環氧化與蝕刻之設備及方法 TWI525683B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/720,942 US20110065276A1 (en) 2009-09-11 2010-03-10 Apparatus and Methods for Cyclical Oxidation and Etching

Publications (2)

Publication Number Publication Date
TW201142935A TW201142935A (en) 2011-12-01
TWI525683B true TWI525683B (zh) 2016-03-11

Family

ID=43730992

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106945A TWI525683B (zh) 2010-03-10 2011-03-02 循環氧化與蝕刻之設備及方法

Country Status (6)

Country Link
US (1) US20110065276A1 (zh)
JP (1) JP2013522882A (zh)
KR (1) KR101881474B1 (zh)
CN (1) CN102822947B (zh)
TW (1) TWI525683B (zh)
WO (1) WO2011112802A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643683B (zh) * 2017-10-19 2018-12-11 Scientech Corporation 流體供應裝置

Families Citing this family (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8221580B2 (en) * 2005-10-20 2012-07-17 Applied Materials, Inc. Plasma reactor with wafer backside thermal loop, two-phase internal pedestal thermal loop and a control processor governing both loops
JP2008283095A (ja) * 2007-05-14 2008-11-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
KR101145334B1 (ko) * 2010-05-31 2012-05-14 에스케이하이닉스 주식회사 반도체 장치 제조방법
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
WO2012145473A1 (en) * 2011-04-21 2012-10-26 Linde Aktiengesellschaft Dry fluorine texturing of crystalline silicon surfaces for enhanced photovoltaic production efficiency
US10049881B2 (en) * 2011-08-10 2018-08-14 Applied Materials, Inc. Method and apparatus for selective nitridation process
CN103208409B (zh) * 2012-01-17 2015-10-28 中国科学院微电子研究所 一种载片台
CN104066521B (zh) * 2012-01-27 2017-07-11 皇家飞利浦有限公司 电容式微机械换能器及制造所述电容式微机械换能器的方法
CN102592985A (zh) * 2012-02-28 2012-07-18 上海华力微电子有限公司 一种氧化硅栅极补偿隔离区刻蚀的方法
KR101715460B1 (ko) * 2012-06-08 2017-03-10 도쿄엘렉트론가부시키가이샤 가스 처리 방법
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) * 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9023734B2 (en) * 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9012318B2 (en) 2012-09-21 2015-04-21 Micron Technology, Inc. Etching polysilicon
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US20140099794A1 (en) * 2012-09-21 2014-04-10 Applied Materials, Inc. Radical chemistry modulation and control using multiple flow pathways
US8980761B2 (en) * 2012-10-03 2015-03-17 Applied Materials, Inc. Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
EP2922707B1 (en) * 2012-11-20 2022-04-27 Koninklijke Philips N.V. Capacitive micro-machined transducer and method of manufacturing the same
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10316409B2 (en) * 2012-12-21 2019-06-11 Novellus Systems, Inc. Radical source design for remote plasma atomic layer deposition
US9093389B2 (en) * 2013-01-16 2015-07-28 Applied Materials, Inc. Method of patterning a silicon nitride dielectric film
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
TWI683382B (zh) * 2013-03-15 2020-01-21 應用材料股份有限公司 具有光學測量的旋轉氣體分配組件
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
JP2014212310A (ja) * 2013-04-02 2014-11-13 東京エレクトロン株式会社 半導体デバイスの製造方法及び製造装置
CN103232023B (zh) * 2013-04-22 2016-06-29 西安交通大学 一种基于飞秒激光处理和湿法刻蚀的硅微结构加工方法
CN104276764B (zh) * 2013-07-11 2017-03-22 北京北方微电子基地设备工艺研究中心有限责任公司 玻璃衬底的工艺方法
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
CN107574476A (zh) * 2013-08-09 2018-01-12 应用材料公司 于外延生长之前预清洁基板表面的方法和设备
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
KR101862632B1 (ko) 2013-09-25 2018-05-31 캐논 아네르바 가부시키가이샤 자기 저항 효과 소자의 제조 방법 및 제조 시스템
US9472416B2 (en) * 2013-10-21 2016-10-18 Applied Materials, Inc. Methods of surface interface engineering
JP6043968B2 (ja) 2013-10-30 2016-12-14 パナソニックIpマネジメント株式会社 プラズマ処理方法並びに電子デバイスの製造方法
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
JP5801374B2 (ja) * 2013-12-27 2015-10-28 株式会社日立国際電気 半導体装置の製造方法、プログラム、及び基板処理装置
US20170004975A1 (en) * 2013-12-27 2017-01-05 Intel Corporation Technologies for selectively etching oxide and nitride materials and products formed using the same
US9508578B2 (en) * 2014-02-04 2016-11-29 Globalfoundries Inc. Method and apparatus for detecting foreign material on a chuck
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
CN104979209A (zh) * 2014-04-09 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种FinFET器件的制造方法
WO2015175163A1 (en) * 2014-05-16 2015-11-19 Applied Materials, Inc. Showerhead design
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
KR101745686B1 (ko) 2014-07-10 2017-06-12 도쿄엘렉트론가부시키가이샤 기판의 고정밀 에칭을 위한 방법
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9753463B2 (en) * 2014-09-12 2017-09-05 Applied Materials, Inc. Increasing the gas efficiency for an electrostatic chuck
CN104377107A (zh) * 2014-09-24 2015-02-25 上海华力微电子有限公司 一种用于SiCoNi蚀刻工艺的蚀刻装置
US9355862B2 (en) 2014-09-24 2016-05-31 Applied Materials, Inc. Fluorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
KR102322247B1 (ko) * 2014-12-31 2021-11-09 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR102299884B1 (ko) * 2014-12-31 2021-09-09 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
CN104900471B (zh) * 2015-04-13 2017-04-19 上海华力微电子有限公司 等离子体刻蚀装置及提高硅钴镍刻蚀效率的方法
US9461110B1 (en) * 2015-04-30 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods of forming FETs
US10023959B2 (en) 2015-05-26 2018-07-17 Lam Research Corporation Anti-transient showerhead
CN105023868B (zh) * 2015-06-16 2018-02-27 无锡华瑛微电子技术有限公司 流体传送装置
US10217646B2 (en) 2015-06-17 2019-02-26 Intel Corporation Transition metal dry etch by atomic layer removal of oxide layers for device fabrication
US9922806B2 (en) * 2015-06-23 2018-03-20 Tokyo Electron Limited Etching method and plasma processing apparatus
US10256005B2 (en) * 2015-07-29 2019-04-09 Applied Materials, Inc. Rotating substrate laser anneal
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) * 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
CN106571293A (zh) * 2015-10-09 2017-04-19 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片刻蚀方法
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
TWI746548B (zh) * 2016-05-06 2021-11-21 美商應用材料股份有限公司 用於蝕刻系統的晶圓輪廓
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
CN107435164A (zh) * 2016-05-25 2017-12-05 上海新昇半导体科技有限公司 外延生长设备
US9773662B1 (en) * 2016-06-03 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a fine structure
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10872760B2 (en) * 2016-07-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool and manufacuturing method of semiconductor structure using the same
US9870932B1 (en) * 2016-07-27 2018-01-16 Lam Research Corporation Pressure purge etch method for etching complex 3-D structures
CN106169421A (zh) * 2016-08-26 2016-11-30 振图科技股份有限公司 自动晶圆保护层去除设备
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10049869B2 (en) * 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10604841B2 (en) 2016-12-14 2020-03-31 Lam Research Corporation Integrated showerhead with thermal control for delivering radical and precursor gas to a downstream chamber to enable remote plasma film deposition
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
CN108573867B (zh) * 2017-03-13 2020-10-16 北京北方华创微电子装备有限公司 硅深孔刻蚀方法
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10050149B1 (en) * 2017-05-18 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor device
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US11380557B2 (en) * 2017-06-05 2022-07-05 Applied Materials, Inc. Apparatus and method for gas delivery in semiconductor process chambers
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
CN107445136B (zh) * 2017-07-05 2019-04-19 中北大学 基于气相tmah的硅刻蚀系统
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10535550B2 (en) * 2017-08-28 2020-01-14 International Business Machines Corporation Protection of low temperature isolation fill
US10867812B2 (en) 2017-08-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor manufacturing system and control method
US11164737B2 (en) * 2017-08-30 2021-11-02 Applied Materials, Inc. Integrated epitaxy and preclean system
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US11251047B2 (en) * 2017-11-13 2022-02-15 Applied Materials, Inc. Clog detection in a multi-port fluid delivery system
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
WO2019113478A1 (en) 2017-12-08 2019-06-13 Lam Research Corporation Integrated showerhead with improved hole pattern for delivering radical and precursor gas to a downstream chamber to enable remote plasma film deposition
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
JP6983103B2 (ja) * 2018-04-23 2021-12-17 東京エレクトロン株式会社 処理装置及び埋め込み方法
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
CN112204167B (zh) * 2018-05-24 2023-06-20 东京毅力科创株式会社 用于气相自由基的控制的多区气体注入
KR102554014B1 (ko) * 2018-06-15 2023-07-11 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US20200075313A1 (en) * 2018-08-31 2020-03-05 Mattson Technology, Inc. Oxide Removal From Titanium Nitride Surfaces
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
CN113196444B (zh) * 2018-12-20 2024-07-02 应用材料公司 用于供应改良的气流至处理腔室的处理空间的方法和设备
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN111696863B (zh) * 2019-03-15 2024-04-12 北京北方华创微电子装备有限公司 硅介质材料刻蚀方法
TW202117217A (zh) 2019-09-19 2021-05-01 美商應用材料股份有限公司 清潔減少滯留區的隔離閥
CN110581095B (zh) * 2019-09-27 2021-12-24 中国科学院微电子研究所 一种刻蚀装置及刻蚀方法
CN111326519B (zh) * 2020-03-10 2024-02-02 上海华力微电子有限公司 半导体的形成方法
CN114497089A (zh) * 2020-11-11 2022-05-13 上海华力微电子有限公司 一种通过sti刻蚀工艺改善hdp填充缺陷的方法
JP7539045B2 (ja) * 2020-12-03 2024-08-23 パナソニックIpマネジメント株式会社 プラズマ処理方法
US11955333B2 (en) 2021-03-22 2024-04-09 Applied Materials, Inc. Methods and apparatus for processing a substrate
KR102587031B1 (ko) * 2021-06-01 2023-10-12 충남대학교산학협력단 고종횡비 컨택홀 식각 공정에 적용 가능한 적응형 펄스 공정 장치 및 방법, 이를 구현하기 위한 프로그램이 저장된 기록매체 및 이를 구현하기 위해 매체에 저장된 컴퓨터프로그램
KR102705519B1 (ko) * 2022-02-21 2024-09-11 (주)디바이스이엔지 기판 식각 처리장치

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535228A (en) * 1982-12-28 1985-08-13 Ushio Denki Kabushiki Kaisha Heater assembly and a heat-treatment method of semiconductor wafer using the same
US4960488A (en) * 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
US5178682A (en) * 1988-06-21 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method for forming a thin layer on a semiconductor substrate and apparatus therefor
EP0628644B1 (en) * 1993-05-27 2003-04-02 Applied Materials, Inc. Improvements in or relating to susceptors suitable for use in chemical vapour deposition devices
DE4447145B4 (de) * 1994-12-29 2005-06-02 Hilti Ag Verfahren und Einrichtung zur Temperaturüberwachung bei Universalmotoren
JPH08250488A (ja) * 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
JPH08264510A (ja) * 1995-03-27 1996-10-11 Toshiba Corp シリコン窒化膜のエッチング方法およびエッチング装置
US6454860B2 (en) * 1998-10-27 2002-09-24 Applied Materials, Inc. Deposition reactor having vaporizing, mixing and cleaning capabilities
JP4644943B2 (ja) * 2001-01-23 2011-03-09 東京エレクトロン株式会社 処理装置
KR100676979B1 (ko) * 2001-02-09 2007-02-01 동경 엘렉트론 주식회사 성막 장치
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
KR100431657B1 (ko) * 2001-09-25 2004-05-17 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
JP3586678B2 (ja) * 2002-04-12 2004-11-10 エルピーダメモリ株式会社 エッチング方法
JP2004006575A (ja) * 2002-08-06 2004-01-08 Tokyo Electron Ltd エッチング方法
US7127367B2 (en) * 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
JP4513329B2 (ja) * 2004-01-16 2010-07-28 東京エレクトロン株式会社 処理装置
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
JP4701691B2 (ja) * 2004-11-29 2011-06-15 東京エレクトロン株式会社 エッチング方法
US20060130971A1 (en) * 2004-12-21 2006-06-22 Applied Materials, Inc. Apparatus for generating plasma by RF power
KR100628888B1 (ko) * 2004-12-27 2006-09-26 삼성전자주식회사 샤워 헤드 온도 조절 장치 및 이를 갖는 막 형성 장치
JP2006253265A (ja) * 2005-03-09 2006-09-21 Sony Corp 半導体装置の製造方法
US7279721B2 (en) * 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
US7399646B2 (en) * 2005-08-23 2008-07-15 International Business Machines Corporation Magnetic devices and techniques for formation thereof
US20070224838A1 (en) * 2006-03-27 2007-09-27 Honeywell International Inc. Method of straining a silicon island for mobility improvement
JP5045000B2 (ja) * 2006-06-20 2012-10-10 東京エレクトロン株式会社 成膜装置、ガス供給装置、成膜方法及び記憶媒体
US7732340B2 (en) * 2006-08-08 2010-06-08 Tokyo Electron Limited Method for adjusting a critical dimension in a high aspect ratio feature
JP2008053489A (ja) * 2006-08-25 2008-03-06 Hitachi Kokusai Electric Inc 基板処理装置
US20080078325A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Processing system containing a hot filament hydrogen radical source for integrated substrate processing
US7572734B2 (en) * 2006-10-27 2009-08-11 Applied Materials, Inc. Etch depth control for dual damascene fabrication process
US7595005B2 (en) * 2006-12-11 2009-09-29 Tokyo Electron Limited Method and apparatus for ashing a substrate using carbon dioxide
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
KR100951559B1 (ko) * 2007-01-03 2010-04-09 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
JP2008244224A (ja) * 2007-03-28 2008-10-09 Sumitomo Precision Prod Co Ltd プラズマ処理装置
US8021514B2 (en) * 2007-07-11 2011-09-20 Applied Materials, Inc. Remote plasma source for pre-treatment of substrates prior to deposition
KR100905278B1 (ko) * 2007-07-19 2009-06-29 주식회사 아이피에스 박막증착장치, 박막증착방법 및 반도체 소자의 갭-필 방법
US8673080B2 (en) * 2007-10-16 2014-03-18 Novellus Systems, Inc. Temperature controlled showerhead
US8137467B2 (en) * 2007-10-16 2012-03-20 Novellus Systems, Inc. Temperature controlled showerhead
JP5710267B2 (ja) * 2007-12-21 2015-04-30 ラム リサーチ コーポレーションLam Research Corporation シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング
US8871645B2 (en) * 2008-09-11 2014-10-28 Applied Materials, Inc. Semiconductor devices suitable for narrow pitch applications and methods of fabrication thereof
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643683B (zh) * 2017-10-19 2018-12-11 Scientech Corporation 流體供應裝置

Also Published As

Publication number Publication date
US20110065276A1 (en) 2011-03-17
KR20130015009A (ko) 2013-02-12
TW201142935A (en) 2011-12-01
WO2011112802A3 (en) 2012-01-05
CN102822947A (zh) 2012-12-12
KR101881474B1 (ko) 2018-07-24
JP2013522882A (ja) 2013-06-13
CN102822947B (zh) 2016-01-06
WO2011112802A2 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
TWI525683B (zh) 循環氧化與蝕刻之設備及方法
TWI566292B (zh) 循環氧化與蝕刻之設備及方法
TWI517240B (zh) 循環氧化與蝕刻之設備及方法
TWI557799B (zh) 用於半導體裝置之氧化的方法
US20150056814A1 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
US20230377958A1 (en) Cluster processing system for forming a metal containing material
US20150079799A1 (en) Method for stabilizing an interface post etch to minimize queue time issues before next processing step
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees