TWI521615B - 積體電路晶片封裝體及其形成方法、及包含積體電路晶片封裝體及母板之系統 - Google Patents

積體電路晶片封裝體及其形成方法、及包含積體電路晶片封裝體及母板之系統 Download PDF

Info

Publication number
TWI521615B
TWI521615B TW099141207A TW99141207A TWI521615B TW I521615 B TWI521615 B TW I521615B TW 099141207 A TW099141207 A TW 099141207A TW 99141207 A TW99141207 A TW 99141207A TW I521615 B TWI521615 B TW I521615B
Authority
TW
Taiwan
Prior art keywords
layer
interconnect layer
interconnect
interconnects
block
Prior art date
Application number
TW099141207A
Other languages
English (en)
Other versions
TW201125055A (en
Inventor
米赫Ｋ 羅伊
伊斯蘭Ａ 沙拉瑪
恰拉法那Ｋ 古魯莫西
羅伯特Ｌ 聖克曼
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201125055A publication Critical patent/TW201125055A/zh
Application granted granted Critical
Publication of TWI521615B publication Critical patent/TWI521615B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

積體電路晶片封裝體及其形成方法、及包含積體電路晶片封裝體及母 板之系統 發明領域
本發明之實施態樣係有關於積體電路(IC)晶片封裝體，諸如低高度晶片封裝體。其他實施態樣亦被描述。
發明背景
IC晶片，諸如微處理器、共處理器及相似者，時常使用封裝體裝置(“封裝體”)來將IC晶片以實體方式及/或電子方式附接至一電路板，諸如一母板(或母板介面)。就某些裝置而言，諸如行動電話、膝上型電腦及其他薄型或小型電子裝置，所嚮往的是使用一低高度封裝體，諸如一“低Z-高度封裝體”。為提供一低高度封裝體，一“無核心(coreless)”封裝體可被如此使用為具有一厚度不大於0.4mm的一封裝體。此一無核心封裝體可排除一支撐體，諸如藉由不具有一纖維強化聚合物支撐體。然而，現行的低高度封裝體，當相較於此中所描述之改良型製程及裝置，遭受有數缺點，諸如增加的成本、降低的製造速率及對專門設備的需求。
例如，一些低高度無核心封裝體係使用諸如ABF之聚合物所形成的互連體層作為其等在一直接雷射(用以形成互連體通孔)及積層(積層該聚合物)製程技術中的介電體來製造。此製造製程係在製程後端受限，且因此在製造上較其“有核心”之對應製程(例如x-2-x，其中“x”指封裝體 之增層(build-up layers)，“2”指該封裝體中之核心層，而2x係為無核心封裝體之層數)更昂貴，儘管無核心封裝體具有兩倍的生產力。後端限制可歸因於封裝體中更複雜的增層。在一些事例中，無核心封裝體之處理可能會需要形成一有核心之封裝體，並接著移除該核心，以致使該封裝體成為無核心者。
又，一些無核心封裝體製程係起始於一核心，隨後為該封裝體導體開口之格區成形(pocket formation)。此類型製程技術特定的一格區成形係已知為直接雷射積層(DLL)。因為格區成形製程需要專屬且完全獨立的製程設備，該封裝體之成本係被這些設備成本的增加以及較低的製造額推高(該製造額典型係非常低，因該低高度封裝體製程現行係被認為僅供用於產業之行動網路裝置(MID)區段，諸如供用於手持網際網路通訊暨計算裝置)。
發明概要
依據本發明之一可行實施例，係特地提出一種形成積體電路晶片封裝體之方法，其包含下列步驟：形成一第一互連體層於一模製聚合物塊組上並觸及該模製聚合物塊組，其中該第一互連體層包含第一複數個互連體，該等第一複數個互連體貫穿一第一聚合物層並至該塊組；形成至少一第二互連體層於該第一互連體層上並觸及該第一互連體層，其中該第二互連體層包含第二複數個互連體，該等第二複數個互連體貫穿一第二聚合物層並至該第一互連體 層之該等第一複數個互連體。
依據本發明之另一實施例，係特地提出一種積體電路晶片封裝體，其包含：在一模製聚合物塊組上並觸及該模製聚合物塊組的一第一互連體層，其中該第一互連體層包含第一複數個互連體，該等第一複數個互連體貫穿一第一聚合物層且至該塊組；在該第一互連體層上且觸及該第一互連體層的至少一第二互連體層，其中該第二互連體層包含第二複數個互連體，該等第二複數個互連體貫穿一第二聚合物層且至該第一互連體層的該等第一複數個互連體。
依據本發明之又一實施例，係特地提出一種系統，其包含：一積體電路晶片封裝體以及一母板，其中該積體電路晶片封裝體包含：在一模製聚合物塊組上並觸及該模製聚合物塊組的一第一互連體層，其中該第一互連體層包含第一複數個互連體，該等第一複數個互連體貫穿一第一聚合物層且至該塊組；複數個貫穿模具通孔，其等貫穿該塊組、進入該第一互連體層中、且至該等第一互連體；複數個焊料凸塊，其等(a)延伸至該等貫穿模具通孔中、(b)觸及第一互連體、且(c)延伸為高於該塊組之焊料凸塊；且其中該母板電氣附接至延伸高於該塊組之該等焊料凸塊。
圖式簡單說明
本發明之實施態樣係以範例之方式而非以限制之方式例示於所伴隨圖式之圖表中，其中相似標記表明類似的元件。應注意的是，在此揭露內容中提及"一"或“一個”本發明實施態樣時並不必然提及相同的實施態樣，且"一"或 “一個”意指至少一個。
第1A圖顯示出其上形成有封裝體互連體層之核心或板片的一實施態樣。
第1B圖顯示出第1A圖之封裝體於抵擋層積層及圖案化後的一實施態樣。
第1C圖顯示出第1B圖之封裝體於在抵擋層開口內形成導體格區後的一實施態樣。
第1D圖顯示出第1C圖之封裝體於脫除抵擋層後的實施態樣。
第1E圖顯示出第1D圖之封裝體於將聚合物積層於格區及板片之上後的一實施態樣。
第1F圖顯示出第1E圖之封裝體於形成貫穿聚合物積層之通孔後的實施態樣。
第1G圖顯示出第1F圖之封裝體於形成一導體保形層(conformal layer)在聚合物積層之上及通孔中後的實施態樣。
第1H圖顯示出第1G圖之封裝體於進一步將抵擋層積層及圖案化後的一實施態樣。
第1I圖顯示出第1H圖之封裝體於將額外傳導性材料形成在抵擋層開口中以形成互連體後的一實施態樣。
第1J圖顯示出第1I圖之封裝體於移除抵擋層及足夠的導體材料以暴露出聚合物層並形成具有暴露接點且電性接觸格區並觸及格區之互連體後的一實施態樣。
第2圖顯示出一封裝體的一實施態樣，該封裝體具有呈鏡像的封裝體形成在支撐體基底之相對側上。
第3A圖顯示出第1J圖所示封裝體(及/或第2圖之封裝體)於將總共三層之互連體層形成在導體板片上後的一實施態樣。
第3B圖顯示出第3A圖之封裝體於移除導體板片後的一實施態樣。
第3C圖顯示出第3B圖之封裝體於將拘束物形成在藉移除導體板片所暴露出的互連體層表面上後的一實施態樣。
第3D圖顯示出第3C圖之封裝體於將焊料球形成在藉移除導體板片所暴露出之接點上後的一實施態樣。
第4A圖顯示出一聚合物塊組，在其上可形成一封裝體之互連體層。
第4B圖顯示出第4A圖之封裝體於將抵擋層積層及圖案化後的一實施態樣。
第4C圖顯示出第4B圖之封裝體於將一選擇性聚合物層形成在各接點開口中後的一實施態樣。
第4D圖顯示出第4C圖之封裝體於完全脫除抵擋層，因而暴露出選擇性聚合物與聚合物塊組表面後的一實施態樣。
第4E圖顯示出第4D圖之封裝體於以一聚合物毯層積層選擇性聚合物表面及聚合物塊組後的一實施態樣。
第4F圖顯示出第4E圖之封裝體於形成貫穿聚合物積層且至選擇性聚合物“接點”之通孔後的一實施態樣。
第4G圖顯示出第4F圖之封裝體於將一傳導性材料保形層形成在聚合物積層表面上、通孔中且至選擇性聚合物接點後的一實施態樣。
第4H圖顯示出第4G圖之封裝體於進一步將抵擋層積 層及圖案化後的一實施態樣。
第4I圖顯示出第4H圖之封裝體於將額外傳導性材料形成在抵擋層開口中以形成互連體後的一實施態樣。
第4J圖顯示出第4I圖之封裝體於移除抵擋層及足夠的導體材料以暴露出聚合物層並形成具有暴露接點且電性接觸格區並觸及格區之互連體後的一實施態樣。
第5圖顯示出一封裝體的一實施態樣，該封裝體具有呈鏡像之封裝體形成在支撐體基底之相對側上。
第6A圖顯示出第4J圖所示封裝體(及/或第5圖之封裝體)於將總共三層之互連體層形成在導體板片上後的一實施態樣。
第6B圖顯示出第6A圖所示封裝體於形成貫穿聚合物塊組且至互連體層之接點及/或互連體中之貫穿模具通孔(TMV)後的一實施態樣。
第6C圖顯示出第6B圖之封裝體於將焊料凸塊形成在TMV中後的一實施態樣。
第7圖顯示出第6C圖之封裝體於將一IC晶片附接及電耦合至在最終互連體層上所形成的焊料凸塊且將一母板附接及電耦合至在TMV中所形成的焊料凸塊後的一實施態樣。
較佳實施例之詳細說明
現係參照所附圖式闡明本發明的數個實施態樣。每當實施態樣中所描述部件的形狀、相對位置及其他方面未被清楚界定時，本發明實施態樣的範疇並非僅限定於所示部件，該等所示部件僅打算用於例示之目的。又，雖提出有 眾多細節，要理解的是，本發明的一些實施態樣可在無這些細節下實施。在其他例子中，熟知的電路、結構、及技術並未詳細顯示出，以免難以理解此處之說明。
第1-3圖顯示出在一金屬板片上形成電解電鍍金屬接點、在該金屬板片與接點之上形成互連體層，接著移除該金屬板片以產生一積體電路晶片封裝體的實施態樣。例如，第1A圖顯示出其上形成有封裝體互連體層之核心或板片的一實施態樣。第1A圖顯示出以導體材料板片110起始的一無核心封裝體製程的封裝體100(如，一低高度封裝體)。在一些實施態樣中，板片110可被描述為一“核心”層，諸如當形成有核心封裝體時所用的核心或當形成無核心封裝體時所用的核心(如，該核心係隨後被移除)。板片110可為金屬，諸如銅層(如，輥壓、箔化或如此技藝中所知以其他方式形成者)。適當的導體包括銅、鎳、銀、金、鈀、其等之合金及此產業中所知之相似者。板片110可具有厚度為大約35微米。
第1B圖顯示出第1A圖之封裝體於抵擋層積層及圖案化後的一實施態樣。在第1B圖中，板片110係積層有抵擋層112，該抵擋層112係接著被蝕刻而形成接點開口113。
接下來，第1C圖顯示出第1B圖之封裝體於在抵擋層開口內形成導體格區後的一實施態樣。在第1C圖中，在開口113內暴露出的板片110之表面係電鍍有導體或金屬以形成格區或接點114。在一些事例中，金屬之電解電鍍可被用以形成接點114。適當的導體包括銅、鎳、銀、金、鈀、其等 之合金及此產業中所知之相似者。例如，該暴露出的板片110之表面可被電解電鍍以鎳、鈀、金、或其等之合金來形成格區或接點114。在一些實施態樣中，接點114可由三種不同金屬之三個獨立的電鍍來形成。例如，接點114可由先電解電鍍鎳至開口113內的板片110之表面上，接著電解電鍍鈀至開口113內的該鎳上，再接著電解電鍍金至開口113內的該鈀上來形成。
第1D圖顯示出第1C圖之封裝體於脫除抵擋層後的實施態樣。第1D圖顯示出於抵擋層112從板片110之表面脫除或完全蝕刻，因而暴露出傳導性格區及板片表面後的封裝體100。
可被察知的是，如此技藝中所知，第1B-1D圖所示之形成接點114的製程係昂貴且耗時的。例如，接點114之形成可能會因電鍍金屬資源、處理而變昂貴，且可能會需要專屬且完全獨立的處理設備來執行該電鍍。在一些例子中，此類電鍍係被描述為“格區成形”(如，傳導性格區成形)且可能特定於某些處理技術，諸如DLL、或其他在板片表面上金屬之直接雷射及積層成形。此類格區之成本亦可能會因低製造額而被增加或變高，因低高度封裝體現行係被認為供用於MID區段(如，手持網際網路通訊暨計算裝置)。
第1E-1J圖描述用以形成無核心封裝體之額外處理。此類處理對於“有核心”以及“無核心”製程可為常見的。
第1E圖顯示出第1D圖之封裝體於將聚合物積層於格區及板片之上後的一實施態樣。第1E圖顯示出於板片110 之表面及金屬114被塗覆以聚合物積層116，諸如此產業中所知之ABF積層，後的封裝體100。
第1F圖顯示出第1E圖之封裝體於形成貫穿聚合物積層之通孔後的實施態樣。第1F圖顯示出將通孔形成在層116中且貫穿層116至接點114來產生層120。例如，通孔118可藉通孔鑽鑿來形成，諸如藉雷射來形成。
第1G圖顯示出第1F圖之封裝體於形成一導體保形層(conformal layer)在聚合物積層之上及通孔中後的實施態樣。保形層130可形成在通孔118內、保形層130之上的通孔填充開口122。保形層130可藉無電式電鍍，用以諸如電鍍金屬，而成膜。適當的導體包括銅、鎳、金、金、鈀、其等之合金及此產業中所知之相似者。
第1H圖顯示出第1G圖之封裝體於進一步將抵擋層積層及圖案化後的一實施態樣。第1H圖顯示出保形層130之表面積層有抵擋層132，且抵擋層132被蝕刻以在抵擋層132中及保形層130之上形成互連體填充開口134。開口134包括開口122。
第1I圖顯示出第1H圖之封裝體於將額外傳導性材料形成在抵擋層開口中以形成互連體後的一實施態樣。第1I圖顯示出以一傳導性互連體材料填充開口134來形成互連體。第1I圖可代表如此產業中所知之通孔填充電鍍。
第1J圖顯示出第1I圖之封裝體於移除抵擋層及足夠的導體材料以暴露出聚合物層並形成具有暴露接點且電性接觸格區並觸及格區之互連體後的一實施態樣。第1J圖顯示 出移除大部分或全部的抵擋層132以形成封裝體190之互連體結構140。移除抵擋層132可包括移除抵擋層132下方之部分的保形層130，但不移除開口122內全部的層136或保形層130。例如，移除抵擋層132可被描述為快速蝕刻(flash etching)，其留下被層120之暴露出的表面142所分離的互連體140，以形成互連體層150。
於第1J圖後，處理可藉返回至第1E圖而繼續(其中互連體140之接點取代了電鍍物114)，以供形成一第二互連體層，該第二互連體層具有第二互連體以類似於互連體140連接至層114之方式連接至互連體140之接點表面。因此，第1E-1J圖可被重複以形成互連體層160、170、及此中所描述的額外層。第1J圖所示之結構190可被描述為一封裝體，諸如一單一互連體層，該單一互連體層具有互連體140觸及傳導性接點114，而該傳導性接點114觸及板片110。在一些事例中，板片110可被描述為一“核心”，因而封裝體190可被描述為“有核心”者。在其他事例中，板片110係為臨時的且將被移除而留下互連體層150，該留下之互連體層150可被暴露，因而被描述為“無核心”封裝體。在任一事例中，預期的是，多重具互連體之互連體層可被形成在互連體層150之上直至所欲數量的具互連體之互連體層被形成。
第2圖顯示出一封裝體的一實施態樣，該封裝體具有呈鏡像的封裝體形成在支撐體基底之相對側上。第2圖顯示出形成在支撐體基底210上的封裝體200。封裝體200包括形成在支撐體基底210之第一表面上的封裝體202以及形成在支 撐體基底210之相對表面上的封裝體204。類似地，在支撐體210的相對表面上，封裝體204可包括層110、互連體層250、互連體層260、及互連體層270。層250、260及270(以及用以形成該等層的處理器)可類似於針對層150、160及170之以上描述。第2圖亦顯示出形成在層170之外部表面上以及在層170之互連體接點140之間中的焊料抵擋層220。焊料抵擋層220可為在封裝體外部表面上的焊料抵擋層保護性塗層。焊料抵擋層220可導致焊劑噴霧僅在拘束物不存在處形成，因此引導噴霧材料至接點上以形成在接點上並觸及接點之BGA。焊料抵擋層(SR)的功能亦在於防止任何電短路(shortage)，諸如防止層之互連體接點之間的短路。
於在支撐體基底210上形成封裝體202與204後，該支撐體基底可被切割以使封裝體202與封裝體204分離。例如，封裝體202與204之分離可藉由切割支撐體基底210之邊緣以分離上方封裝體202及下方封裝體204。第2圖亦顯示出形成在層170之外部表面上(如，表面142上)且在層170之互連體接點140之間中的焊料抵擋層230。
第3A圖顯示出第1J圖所示封裝體(及/或第2圖之封裝體)於將總共三層之互連體層形成在導體板片上後的一實施態樣。第3A圖顯示出包括層110、150、160與170之封裝體300。封裝體300可代表第1J圖之封裝體，或者封裝體202及204中之任一者。
第3B圖顯示出第3A圖之封裝體於移除導體板片後的一實施態樣。第3B圖顯示出於移除層110後的封裝體302。 層110可藉如此技藝中所知之蝕刻製程移除銅塊組來形成。
第3C圖顯示出第3B圖之封裝體於將拘束物形成在藉移除導體板片所暴露出的互連體層表面上後的一實施態樣。第3C圖顯示出於在互連體層150(及其互連體)之層110已移除的表面上形成拘束物330後的封裝體304。第3C圖可被描述為翻轉互連體300(如，封裝體或板片)且接著形成板片拘束物且接著印刷糊膏以供用於如此技藝中所知之球狀柵格陣列(BGA)附接物。該等板片拘束物可導致糊膏印刷物僅在該等拘束物不存在處形成，因此引導焊料材料至銅互連體接點上以在回流後形成BGA互連。
第3D圖顯示出第3C圖之封裝體於將焊料球形成在藉移除導體板片所暴露出之接點上後的一實施態樣。第3D圖顯示出於將焊料凸塊或球340形成在層150之暴露出的接點上後的封裝體306。第3D圖可包括將微球焊料附接於板片拘束物330之間的小格區中，其處焊劑噴霧係黏附至層150之互連體的接點114。第3D圖亦可包括附接至焊劑之焊料的回流以形成微球。
可察知的是，第1-3圖可包括在層150上形成一或多個類似於層160之層(如，層170)。此外，可察知的是，第1-3圖可包括將數百或數千的互連體形成在如此技藝中所知之諸如形成在一晶圓上之各層中。因此，在第3D圖後，分立的封裝體晶粒可被單粒化，諸如從晶粒或封裝體(如，各封裝體係供用於一單一IC晶片)。
因此，第1-3圖顯示出使用聚合物所形成的互連體層作 為其等在一直接雷射及積層製程技術中的介電體所製造的低高度無核心封裝體的一些實施態樣。此製造製程係在製程後端受限，且因此在製造上較其“有核心”之對應製程(例如x-2-x，其中2x係為無核心封裝體之層數)更昂貴，儘管該無核心封裝體具有兩倍的生產力。更特別地，諸如第1-3圖中所示者，記錄設定(POR)無核心封裝體製程的一些實施態樣係起始於一核心，隨後為如第1A-1D圖中所示之格區成形。此類型製程技術特定的一種格區成形係已知為直接雷射積層(DLL)。因為這些製程需要專屬且完全獨立的製程設備，該封裝體之成本係被這些設備成本的增加以及較低的製造額推高(該製造額典型係非常低，因該低Z-高度現行係被認為供用於MID區段(如，供用於手持網際網路通訊暨計算裝置)。
為了降低第1-3圖之格區處理之較高成本、瓶頸以及其他問題，額外的實施態樣現被描述。例如，第4-6圖顯示出之實施態樣係為形成具有貫穿模具通孔貫穿聚合物塊組至互連體層之互連體中之積體電路晶片封裝體，並以焊料填充該貫穿模具通孔以形成接觸該等第一互連體並延伸超過該塊組之凸塊者。因此，第4-6圖所描述的一些實施態樣係降低了第1-3圖之格區處理的較高成本、其他問題及瓶頸，其係藉由使用兩可分離的聚合物為基模具來形成封裝體後端，該等模具在微球製程完成後係以雷射鑽孔以形成貫穿模具通孔(TMV)。這些TMV接著係藉糊膏印刷製程填充以焊料材料而允許BGA互連。賦能此TMV為基之低高度封裝 體之具詳細製程流程的實施態樣係顯示於下列第4-6圖中。在一些事例中，TMV為基之低高度封裝體可藉第4-6圖中所示的製程形成，而不用或排除使用諸如第1-3圖(如，第1C、1D、3B及/或3C圖)所需的專屬及額外製程設備。明確言之，第1-3圖之封裝體，如相較於第4-6圖，並不具有貫穿模具通孔以供封裝體後端成形。
第4A圖顯示出一聚合物塊組(如，核心或板片)，在其上可形成一封裝體之互連體層。第4A圖顯示出起始於聚合物材料塊組410之無核心封裝體製程的封裝體100(如，一低高度封裝體)。在一些實施態樣中，塊組410可代表具均質材料的核心，諸如具聚合物環氧樹脂的塊組。例如，塊組410可為一模製塊組，諸如具模壓聚合物環氧樹脂的塊組。 塊組410可具有厚度為大約35微米。塊組410可為一材料且具有一厚度，以至於在隨後處理期間，TMV可被雷射鑽孔貫穿塊組410且填充有焊料(如，藉糊膏黏附)以形成互連體焊料凸塊。
第4B圖顯示出第4A圖之封裝體於將抵擋層積層及圖案化後的一實施態樣。在第4B圖中，塊組410係積層有抵擋層112，該抵擋層112係接著被蝕刻以形成接點開口113。
第4C圖顯示出第4B圖之封裝體於將一選擇性聚合物層形成在各接點開口中後的一實施態樣。在第4C圖中，塊組410在開口113內暴露出的表面係填充有選擇性聚合物層或“接點”414。在一些實施態樣中，選擇性聚合物層414可為非傳導性或半傳導性材料，其被塑形成接點形式但不 提供對諸如訊號之電傳導或電連通性。
第4D圖顯示出第4C圖之封裝體於完全脫除抵擋層，因而暴露出選擇性聚合物與聚合物塊組表面後的一實施態樣。第4D圖顯示出於抵擋層112從塊組410之表面脫除或被完全蝕刻因而暴露出層414及塊組410之表面後的封裝體400。
可察知的是，如此技藝中所知，第4B-4D圖所示用以形成接點414之製程相較於用以形成接點114者係較不昂貴且較不耗時。形成選擇性聚合物層414可排除或不需要諸如以上所示用以形成格區或接點114之電鍍以導體或金屬。例如，接點414之形成可排除或不需要如上所描述用以形成接點114之金屬、合金、或傳導性材料。因此，形成接點414之成本可排除那些用以形成層114之材料的成本。類似地，用以形成接點414之處理可包括聚合物積層及/或選擇性聚合物沈積。在一些事例中，接點414之形成可被排除，且聚合物層116可直接形成於聚合物410之暴露出的表面上，而無第4B-4D圖所示之製程。在任一事例中，用以形成接點114之用於形成、電鍍、或電解電鍍的特定設備在第4-7圖中並不需要。用以形成接點114之設備與時間的支出在第4C-D圖中並不需要。
第4E-4J圖描述用以形成無核心封裝體之額外處理。此類處理對於“有核心”以及“無核心”製程可為常見的。
第4E圖顯示出第4D圖之封裝體於以一聚合物毯層積層選擇性聚合物表面及聚合物塊組後的一實施態樣。第4E圖顯示出於塊組410之表面及聚合物414塗覆有聚合物積層 116後的封裝體400。例如，層116可為如此產業中所知之聚合物或ABF之毯沈積。層116可藉諸如ABF積層形成為聚合物薄膜。層116可藉積層形成在塊組410之暴露出的表面上以及在層414上，諸如施加聚合物薄膜116至塊組410之表面並觸及塊組410之表面，且於大約170攝氏溫度之溫度下熱壓該薄膜至該表面上。
第4F圖顯示出第4E圖之封裝體於形成貫穿聚合物積層且至選擇性聚合物“接點”之通孔後的一實施態樣。第4F圖顯示出將通孔形成於層116中並貫穿層116至接點414以產生層120。例如，通孔118可藉通孔鑽鑿，諸如藉雷射，形成以形成具有輪廓為在層120之頂部有較大寬度而在層120之底部有較小寬度之開口，諸如頂部大於底部之錐形輪廓。
第4G圖顯示出第4F圖之封裝體於將一傳導性材料保形層形成在聚合物積層表面上、通孔中且至選擇性聚合物接點後的一實施態樣。第4G圖顯示出形成傳導性互連體材料保形層130至層116、通孔118、及通孔118底部接點414之暴露出的表面上。保形層130可形成在通孔118內、保形層130之上的通孔填充開口122。保形層130可藉無電式電鍍用以諸如電鍍金屬而成膜。適當的導體包括銅、鎳、金、金、鈀、其等之合金、及如此產業中所知之相似者。
第4H圖顯示出第4G圖之封裝體於進一步將抵擋層積層及圖案化後的一實施態樣。第4H圖顯示出保形層130的表面被積層有抵擋層132，且抵擋層132係被蝕刻以在抵擋層 132中及保形層130之上形成互連體填充開口134。開口134包括開口122。形成開口134可被描述為圖案化抵擋層132。 開口134可延伸寬於開口122，但不會延伸至供不同通孔所用之鄰接開口122。
第4I圖顯示出第4H圖之封裝體於將額外傳導性材料形成在抵擋層開口中以形成互連體後的一實施態樣。第4I圖顯示出用傳導性互連體材料填充開口134以形成互連體。適當的導體包括銅、鎳、金、金、鈀、其等之合金、及如此產業中所知之相似者。例如，開口134可被ALD沈積、電解電鍍、或無電式電鍍以銅、鎳、金、銀或其等之合金以填充開口134達一厚度或全部，包括毯層中之開口122。在一些實施態樣中，第4I圖可代表如此產業中所知之通孔填充電鍍。
第4J圖顯示出第4I圖之封裝體於移除抵擋層及足夠的導體材料(保形層130)以暴露出聚合物層並形成具有暴露接點且電性接觸格區並觸及格區之互連體後的一實施態樣。 第4J圖顯示出移除大部分或全部的抵擋層132以形成封裝體490之互連體結構440。移除抵擋層132可包括移除抵擋層132下方之部分的保形層130。在一些事例中，移除部分的抵擋層132可包括移除抵擋層132下方保形層130之大部分或全部的厚度、移除開口134中層136之一些或全部的厚度，但不移除開口122內全部的層136或層保形130。例如，移除抵擋層132可被描述為快速蝕刻，其留下在開口122內且延伸於層120頂部表面之上的互連體440以提供在各通孔 之上的接點，其以互連體延伸至層414並與層414連接以形成具有被層120之暴露出的表面142所分離之互連體440的互連體層450。
在第4J圖後，處理可藉返回至第4E圖而繼續(其中互連體440之接點取代了層414)，以供形成一第二互連體層，該第二互連體層具有第二互連體以類似於互連體440連接至層414之方式連接至互連體440之接點表面。因此，第4E-4J圖可被重複以形成互連體層460、470、及此中所描述的額外層。第4J圖所示之結構490可被描述為一封裝體，諸如一單一互連體層，該單一互連體層具有互連體440觸及傳導性接點414，而該傳導性接點414觸及塊組410。在一些事例中，塊組410可被描述為一“核心”，因而封裝體490可被描述為“有核心”者。在其他事例中，塊組410將具有貫穿其至互連體層(如，至互連體440)所形成之開口(如，貫穿模具通孔)，且該開口將被填充以接觸互連體且延伸超過該塊組的電傳導性材料(如，焊料凸塊)。在這些其他事例中，塊組410與互連體層450可被描述為“無核心”封裝體。在任一事例中，所預期的是，多重具互連體之互連體層可被形成在互連體層450之上直至所欲數量的具互連體之互連體層被形成。
第5圖顯示出一封裝體的一實施態樣，該封裝體具有呈鏡像之封裝體形成在支撐體基底之相對側上。第5圖顯示出形成在支撐體基底210上的封裝體500。封裝體500包括形成在支撐體基底210之第一表面上的封裝體502以及形成在支 撐體基底210之相對表面上的封裝體504。封裝體502可包括塊組410、互連體層450、形成在層450上且觸及層450(且具有互連體形成在層450之互連體上且觸及層450之互連體)的互連體層460。互連體層470可被形成在層460上且觸及層460(且可具有互連體形成在層460之互連體上且觸及層460之互連體)。層460與470可被形成為類似於針對層450於上所描述者且可為類似於針對層450於上所描述之具有互連體之互連體層(如，見第4E-4J圖)。第5圖亦顯示出形成在層470之外部表面上(如，在表面442上)且在層470之互連體接點540之間中的焊料抵擋層220。
類似地，在支撐體210的相對表面上，封裝體504可包括塊組410、互連體層550、互連體層560、及互連體層570。 層550、560與570(及用以形成該等層之處理器)可為類似於針對層450、460與470於上所描述者。第5圖亦顯示出形成在層570之外部表面上且在層570之互連體接點542之間中的焊料抵擋層230。
於在支撐體基底210上形成封裝體502與504後，該支撐體基底可被切割以使封裝體502與封裝體504分離。例如，封裝體502與504之分離可藉由切割支撐體基底(如，“板片”)210之邊緣以分離上方部件及下方部件(如，分離封裝體502與封裝體504)。在一些實施態樣中，此類切割及分離可使用此產業中所知之製程。
第6A圖顯示出第4J圖所示封裝體(及/或第5圖之封裝體)於將總共三層之互連體層形成在導體板片上後的一實施態樣。第 6A圖顯示出包括層410、450、460、470及焊料抵擋層220之封裝體600。封裝體600可代表封裝體490、封裝體502及/或封裝體504。
第6B圖顯示出第6A圖所示封裝體於形成貫穿聚合物塊組且至互連體層之接點及/或互連體中之貫穿模具通孔(TMV)後的一實施態樣。第6B圖顯示出貫穿塊組610、貫穿接點414至層450之互連體440中所形成的TMV 620。TMV 620可與層450之全部或所欲的互連體440排齊。明確言之，各TMV 620之所在可被選定或預定以將母板(或母板介面)之接點電氣附接(及/或實體地附接)至層450之選定的互連體440。因此，TMV可貫穿層414至層150之互連體440。
TMV 620係顯示出延伸貫穿接點414並暴露出接點414之表面614。TMV 620亦顯示出延伸入互連體440內且暴露出互連體440之傳導性材料之表面622。TMV 620可具有“漏斗”形狀。例如，TMV 620可具有一暴露於互連體440之至少一部分或表面的下部寬度W1及位於塊組610之暴露出的表面處的上部寬度W2。寬度W1可為具50及8微米之間的一寬度，而寬度W2可為具70及100微米之間的一寬度。第6B圖亦顯示出相鄰TMV 620之中心點之間的距離D。距離D可為125及150微米之間的一距離。TMV 620亦可具有一高度，諸如從寬度W1至寬度W2的一高度，或從塊組610之表面至TMV之底部或互連體440之暴露出的表面的一高度。高度H可為80及150微米之間。在一些事例中，高度H可為在60及100微米之間。又，聚合物塊組610之厚度可等 於或大約為100um。
TMV 620可藉雷射鑽鑿貫穿塊組610至互連體層450中而形成。例如，塊組610及互連體層450可使用雷射加熱該塊組及互連體層之材料來鑽鑿直至該材料被蒸發且互連體414之金屬被暴露。適當的雷射包括CO2雷射及/或諸如HitachiTM雷射機之一腔室。雷射鑽鑿各種材料，諸如層410及層150之材料，以形成具有上述尺寸之TMV可藉此技藝中所知之製程進行，諸如供雷射鑽鑿各種晶片及晶片封裝體複合材料者。
要注意的是，第6B圖顯示出之封裝體604排除或未有層410之移除。因此，如針對第3B圖所描述之用以移除導體板片110所需之製程、時間、成本及設備在第6圖中並不需要。 類似地，第6B圖不需要或排除了將拘束物形成在互連體層450之表面。因此，如針對第3C圖所描述之用以在層450上形成拘束物所需之製程、時間、成本及設備在第6圖中並不需要。
第6C圖顯示出第6B圖之封裝體於將焊料凸塊形成在TMV中後的一實施態樣。焊料可被形成在TMV中、形成至互連體且形成在聚合物塊組之暴露出的表面之上的焊料凸塊。例如，第6C圖顯示出形成在層610、層614及互連體640中且觸及層610、層614及互連體640的焊料凸塊630。因此，焊料凸塊630延伸高於塊組610之暴露出的表面達高度646；延伸貫穿塊組610達高度642；且延伸至互連體440中達高度644。在一些事例中，高度642加上高度644可在60及 100微米之間。在一些事例中，高度646可在100及200微米之間。例如，高度646可等於或大約為150um。再者，可注意到的是，焊料凸塊630相較於僅形成至層150之接點114上的凸塊340具有一較長的“錐形”區段進一步延伸至層450中。封裝體606之厚度648可大約為0.4mm。在一些事例中，該厚度可在200及400微米之間。
第6C圖中所示之焊料凸塊可藉焊料糊膏黏附及印刷製程而形成。例如，第6B圖中所示之封裝體可被上下翻轉，而焊料糊膏黏附及印刷製程可將焊料凸塊630形成在TMV中且延伸高於層614之暴露出的表面。在一些事例中，用以形成焊料凸塊630之焊料係被網版印刷至TMV中，或一經模板處理之預鑽鑿遮罩係被排齊且接著焊料係被印刷至TMV中。焊料可在200及250攝氏度數的溫度下被印刷。
為網版印刷焊料，一網版可被印刷於塊組610之暴露出的表面上。該網版可為一遮罩，該遮罩可接著被模板處理，或可被預鑽鑿。網版中之開口可與TMV 620排齊。例如，該焊料可被機械地擠壓或用橡膠滾軸壓入開口(TMV 620)中(在有或無遮罩下)。將焊料機械地擠壓或用橡膠滾軸壓可被描述為以焊劑，諸如有機焊劑，使焊料流動。若使用模板處理，該模板可接著被移除。在移除模板後，焊料可在焊料融熔溫度下被回流。例如，焊料可被回流達三至四小時。焊料可在200及250攝氏度數間之溫度下被回流，焊料可在220攝氏度數下被回流。回流亦可使焊料中之氣體流出揮發而致使其等蒸發。
就凸塊630之適當焊料包括如此產業中所知之SAC 305TM。例如，該焊料可為具有0.5% Cu、銀3%及錫96.5%之鈦銀銅混合物。該焊料亦可為錫銻銅及銀之混合物。在一些事例中，該焊料係為錫銻為基之合金；在一些事例中，該焊料可為鉛為基之焊料。可被察知的是，各種焊料組成物可被使用，且上述溫度可視焊料組成物而變化。因此，以上針對形成焊料凸塊630所描述之製程可被描述為藉焊料糊膏黏附及印刷之通孔填充。
可被察知的是，第4-6圖可包括在層450上形成一或多個類似於層460之層(如，層470)。因此，一類似於封裝體606之封裝體可被生成有一、二、三、四、五、六、或多於六個互連體層。再者，可被察知的是，第4-6圖可包括在如此技藝中所知之諸如形成於一晶圓上之各層中形成數百或數千的互連體。因此，在第6C圖後，分立的封裝體晶粒可被單粒化，諸如從晶粒或封裝體(如，各封裝體係供用於一單一IC晶片)。
相較於第3B圖之封裝體，第4J及6圖的封裝體可享有增加結構強度及降低彎曲的利益。例如，相較於第3B圖中移除板片110之要求，上述封裝體准予塊組610繼續留在封裝體上並准予處理封裝體晶圓或板片，因此：(1)降低了封裝體被切割後之封裝體的彎曲；(2)降低了封裝體被切割前之板片及封裝體的彎曲。此外，藉著准予塊組610繼續附接至互連體層150並形成貫穿塊組610之通孔620，焊料凸塊630可使用較第3D圖之凸塊340更多的焊料以提供利益諸如包 括：(1)改良封裝體及母板或母板介面之間的連通性，其係歸因於凸塊630相較於凸塊340之額外糊膏，且歸因於對增大焊料凸塊之較佳的焊料形成及回流控制。
此外，所描述的一些實施態樣(如，第4-6圖)用相較於第1-3圖為較低(可負擔)的成本提供了低高度封裝體，其係藉由使用貫穿聚合物塊組所形成之貫穿模具通孔(TMV)。 這些實施態樣(如，第4-6圖)可用可負擔的成本提供可供選擇的低高度封裝體，且該低高度封裝體有如第1-3圖者之相同設計規則(如，類似的特徵大小、處理設備及一些類似的製程)的利益。這些實施態樣可藉允許貫穿模具通孔(TMV)消除第1-3圖之後端製程的限制，在貫穿模具通孔中，BGA互連係藉糊膏印刷焊料至模具通孔中而被直接允許。這些實施態樣可有效地消除DLL製程技術之格區成形(如，第1-3圖)且該封裝體因而可能更便宜。再者，相較於第2-3圖之接點114上的焊料球340，這些實施態樣可在第6-7圖之互連體層(如，層450)之互連體及焊料凸塊630之間提供增加的黏附性及/或電性接觸。
總而言之，相較於第1-3圖，第4-6圖技術之使用可讓MID(如，手持網際網路通訊暨計算裝置)及其他低高度封裝體有更多的成本效益。在一些實施態樣中，第4-6圖之技術可被用於各種需要低高度封裝體的產品。
例如，第7圖顯示出第6C圖之封裝體於將一IC晶片附接及電耦合至在最終互連體層上所形成的焊料凸塊且將一母板附接及電耦合至在TMV中所形成的焊料凸塊後的一實施 態樣。第7圖顯示出具有接點540之封裝體606，該接點540係使用焊料球770而附接且電耦合至IC晶片780之接點782。封裝體606亦具有凸塊630，該凸塊630係附接且電耦合至母板介面790之接點792。母板介面790可為母板之部分，或為一獨立的母板介面。
雖某些實施態樣已被描述並顯示於所伴隨的圖式中，要理解的是，此類實施態樣僅為本發明廣泛實施態樣之例示而非限制，且本發明之實施態樣並不限於所顯示及描述的特定建構及配置，因為各種其他修改對此技藝中具有通常技術者是可發生的。此描述係因此被認為是例示而非限制。
100、200~204、302~306、400、500~504、600~606‧‧‧封裝體
110‧‧‧板片、層
112、132‧‧‧抵擋層
113‧‧‧開口
114‧‧‧格區、接點、金屬、電鍍物、層
116‧‧‧聚合物(積)層、聚合物薄膜
118‧‧‧通孔
120、136‧‧‧層
122‧‧‧通孔填充開口
130‧‧‧保形層
134‧‧‧互連體填充開口
140‧‧‧互連體(結構)、互連體接點
142、442、622‧‧‧表面
150~170、250~270、450~470、550~570‧‧‧互連體層
190、490‧‧‧封裝體(結構)
210‧‧‧支撐體(基底)
220、230‧‧‧焊料抵擋層
300‧‧‧封裝體、互連體
330‧‧‧拘束物
340‧‧‧焊料凸塊、焊料球
410‧‧‧塊組、聚合物、層
414‧‧‧選擇性聚合物層、接點、互連體
440‧‧‧互連體(結構)
540、542‧‧‧互連體接點
610‧‧‧塊組、層
614‧‧‧表面、層
620‧‧‧TMV、開口
630‧‧‧焊料凸塊
640‧‧‧互連體
642~646、H‧‧‧高度
648‧‧‧厚度
770‧‧‧焊料球
780‧‧‧IC晶片
782、792‧‧‧接點
790‧‧‧母板介面
W1、W2‧‧‧寬度
D‧‧‧距離
第1A圖顯示出其上形成有封裝體互連體層之核心或板片的一實施態樣。
第1B圖顯示出第1A圖之封裝體於抵擋層積層及圖案化後的一實施態樣。
第1C圖顯示出第1B圖之封裝體於在抵擋層開口內形成導體格區後的一實施態樣。
第1D圖顯示出第1C圖之封裝體於脫除抵擋層後的實施態樣。
第1E圖顯示出第1D圖之封裝體於將聚合物積層於格區及板片之上後的一實施態樣。
第1F圖顯示出第1E圖之封裝體於形成貫穿聚合物積層之通孔後的實施態樣。
第1G圖顯示出第1F圖之封裝體於形成一導體保形層在聚合物積層之上及通孔中後的實施態樣。
第1H圖顯示出第1G圖之封裝體於進一步將抵擋層積層及圖案化後的一實施態樣。
第1I圖顯示出第1H圖之封裝體於將額外傳導性材料形成在抵擋層開口中以形成互連體後的一實施態樣。
第1J圖顯示出第1I圖之封裝體於移除抵擋層及足夠的導體材料以暴露出聚合物層並形成具有暴露接點且電性接觸格區並觸及格區之互連體後的一實施態樣。
第2圖顯示出一封裝體的一實施態樣，該封裝體具有呈鏡像的封裝體形成在支撐體基底之相對側上。
第3A圖顯示出第1J圖所示封裝體(及/或第2圖之封裝體)於將總共三層之互連體層形成在導體板片上後的一實施態樣。
第3B圖顯示出第3A圖之封裝體於移除導體板片後的一實施態樣。
第3C圖顯示出第3B圖之封裝體於將拘束物形成在藉移除導體板片所暴露出的互連體層表面上後的一實施態樣。
第3D圖顯示出第3C圖之封裝體於將焊料球形成在藉移除導體板片所暴露出之接點上後的一實施態樣。
第4A圖顯示出一聚合物塊組，在其上可形成一封裝體之互連體層。
第4B圖顯示出第4A圖之封裝體於將抵擋層積層及圖案化後的一實施態樣。
第4C圖顯示出第4B圖之封裝體於將一選擇性聚合物 層形成在各接點開口中後的一實施態樣。
第4D圖顯示出第4C圖之封裝體於完全脫除抵擋層，因而暴露出選擇性聚合物與聚合物塊組表面後的一實施態樣。
第4E圖顯示出第4D圖之封裝體於以一聚合物毯層積層選擇性聚合物表面及聚合物塊組後的一實施態樣。
第4F圖顯示出第4E圖之封裝體於形成貫穿聚合物積層且至選擇性聚合物“接點”之通孔後的一實施態樣。
第4G圖顯示出第4F圖之封裝體於將一傳導性材料保形層形成在聚合物積層表面上、通孔中且至選擇性聚合物接點後的一實施態樣。
第4H圖顯示出第4G圖之封裝體於進一步將抵擋層積層及圖案化後的一實施態樣。
第4I圖顯示出第4H圖之封裝體於將額外傳導性材料形成在抵擋層開口中以形成互連體後的一實施態樣。
第4J圖顯示出第4I圖之封裝體於移除抵擋層及足夠的導體材料以暴露出聚合物層並形成具有暴露接點且電性接觸格區並觸及格區之互連體後的一實施態樣。
第5圖顯示出一封裝體的一實施態樣，該封裝體具有呈鏡像之封裝體形成在支撐體基底之相對側上。
第6A圖顯示出第4J圖所示封裝體(及/或第5圖之封裝體)於將總共三層之互連體層形成在導體板片上後的一實施態樣。
第6B圖顯示出第6A圖所示封裝體於形成貫穿聚合物塊組且至互連體層之接點及/或互連體中之貫穿模具通孔(TMV)後的一實施態樣。
第6C圖顯示出第6B圖之封裝體於將焊料凸塊形成在TMV中後的一實施態樣。
第7圖顯示出第6C圖之封裝體於將一IC晶片附接及電耦合至在最終互連體層上所形成的焊料凸塊且將一母板附接及電耦合至在TMV中所形成的焊料凸塊後的一實施態樣。
110‧‧‧板片、層
150~170、250~270‧‧‧互連體層
200~204‧‧‧封裝體
210‧‧‧支撐體(基底)
220、230‧‧‧焊料抵擋層

Claims (15)

  1. 一種形成積體電路晶片封裝體之方法，其包含下列步驟：形成一第一互連體層於一模製聚合物塊組上並觸及該塊組，其中該第一互連體層包含第一複數個互連體，該等第一複數個互連體貫穿一第一聚合物層並至該塊組，其中形成該第一互連體層之步驟包含：以一第一抵擋層疊積於第一表面上；蝕刻該第一抵擋層以形成接點開口；形成一選擇性聚合物層於各該接點開口中；移除該第一抵擋層；疊積一第一聚合物毯層於該塊組之上且於該等選擇性聚合物層之上；形成第一通孔於該聚合物毯層中且至該等選擇性聚合物層；形成第一傳導性互連體材料的一第一層於該等第一通孔中且至該等選擇性聚合物層；形成至少一第二互連體層於該第一互連體層上並觸及該第一互連體層，其中該第二互連體層包含第二複數個互連體，該等第二複數個互連體貫穿一第二聚合物層並至該第一互連體層之該等第一複數個互連體。
  2. 如申請專利範圍第1項之方法，其中該塊組係為形成在一支撐體基底上的一第一塊組，且該第一互連體層係形成在該第一塊組的一第一表面上並觸及該第一塊組的 第一表面；且其更包含：形成一第三互連體層於該支撐體基底相對該第一側之一第二側上所形成的一第二塊組上並觸及該第二塊組，其中該第三互連體層包含第三複數個互連體，該等第三複數個互連體貫穿一第三聚合物層並至該塊組的第二側；以及形成至少一第四互連體層於該第三互連體層上並觸及該第三互連體層，其中該第四互連體層包含第四複數個互連體，該等第四複數個互連體貫穿一第四聚合物層並至該第三互連體層之該等第三複數個互連體。
  3. 如申請專利範圍第1項之方法，抵擋抵擋抵擋其中形成該第一傳導性互連體材料的第一層之步驟包括形成一通孔填充開口於各通孔內。
  4. 一種形成積體電路晶片封裝體之方法，其包含下列步驟：形成一第一互連體層於一模製聚合物塊組上並觸及該塊組，其中該第一互連體層包含第一複數個互連體，該等第一複數個互連體貫穿一第一聚合物層且至該塊組；形成至少一第二互連體層於該第一互連體層上並觸及該第一互連體層，其中該第二互連體層包含第二複數個互連體，該等第二複數個互連體貫穿一第二聚合物層且至該第一互連體層之該等第一複數個互連體，其中該塊組係為形成在一支撐體基底上的一第一塊組，且該 第一互連體層係形成在該第一塊組的一第一表面上並觸及該第一塊組的第一表面；形成一第三互連體層於該支撐體基底相對該第一側之一第二側上所形成的一第二塊組上並觸及該第二塊組，其中該第三互連體層包含第三複數個互連體，該等第三複數個互連體貫穿一第三聚合物層且至該塊組的第二側；形成至少一第四互連體層於該第三互連體層上並觸及該第三互連體層，其中該第四互連體層包含第四複數個互連體，該等第四複數個互連體貫穿一第四聚合物層且至該第三互連體層之該等第三複數個互連體；且接著切割該支撐體基底以分離該第一表面與該第二側。
  5. 一種形成積體電路晶片封裝體之方法，其包含下列步驟：形成一第一互連體層於一模製聚合物塊組上並觸及該塊組，其中該第一互連體層包含第一複數個互連體，該等第一複數個互連體貫穿一第一聚合物層且至該塊組；形成至少一第二互連體層於該第一互連體層上並觸及該第一互連體層，其中該第二互連體層包含第二複數個互連體，該等第二複數個互連體貫穿一第二聚合物層且至該第一互連體層之該等第一複數個互連體；且接著 形成複數個貫穿模具通孔，該等貫穿模具通孔貫穿該塊組、進入該第一互連體層中、並至該等第一互連體。
  6. 一種形成積體電路晶片封裝體之方法，其包含下列步驟：形成一第一互連體層於一模製聚合物塊組上並觸及該塊組，其中該第一互連體層包含第一複數個互連體，該等第一複數個互連體貫穿一第一聚合物層且至該塊組；形成至少一第二互連體層於該第一互連體層上並觸及該第一互連體層，其中該第二互連體層包含第二複數個互連體，該等第二複數個互連體貫穿一第二聚合物層且至該第一互連體層之該等第一複數個互連體；形成複數個貫穿模具通孔，該等貫穿模具通孔貫穿該塊組、進入該第一互連體層中、並至該等第一互連體；及形成複數個焊料凸塊(a)至該等貫穿模具通孔中、(b)觸及該第一互連體層之第一互連體、且(c)延伸為高於該塊組之焊料凸塊。
  7. 如申請專利範圍第6項之方法，其中形成貫穿模具通孔之步驟包含：雷射鑽鑿該等貫穿模具通孔進入該第一互連體層中且至該等第一互連體；且其中形成該等焊料凸塊之步驟包含：糊膏式印刷該焊料至該等貫穿模具通孔中且至該 等第一互連體；以及接著使該焊料回流。
  8. 如申請專利範圍第6項之方法，其更包含：單粒化該塊組及互連體層為多個封裝體；將一母板電氣附接至延伸高於該塊組之該等焊料凸塊；形成焊料球於該第二互連體層上；以及使用該等焊料球將一積體電路晶片電子式地附接至該第二互連體層之該等第二互連體。
  9. 一種積體電路晶片封裝體，其包含：在一模製聚合物塊組上並觸及該塊組的一第一互連體層，其中該第一互連體層包含第一複數個互連體，該等第一複數個互連體貫穿一第一聚合物層且至該塊組；在該第一互連體層上且觸及該第一互連體層的至少一第二互連體層，其中該第二互連體層包含第二複數個互連體，該等第二複數個互連體貫穿一第二聚合物層且連結至該第一互連體層的該等第一複數個互連體；複數個貫穿模具通孔，該等貫穿模具通孔貫穿該塊組、進入該第一互連體層中、並至該等第一互連體。
  10. 如申請專利範圍第9項之封裝體，其中該第一互連體層係形成在該塊組的一第一表面上且觸及該塊組的第一表面；且其更包含：在該塊組相對第一側之一第二側上並觸及該第二 側的一第三互連體層，其中該第三互連體層包含第三複數個互連體，該等第三複數個互連體貫穿一第三聚合物層且至該塊組的該第二側；以及在該第三互連體層上且觸及該第三互連體層的至少一第四互連體層，其中該第四互連體層包含第四複數個互連體，該等第四複數個互連體貫穿一第四聚合物層且連結至該第三互連體層的該等第三複數個互連體。
  11. 如申請專利範圍第9項之封裝體，其中該第一互連體層包含：一第一聚合物毯層，其在該塊組之上、在該塊組上所形成之選擇性聚合物層之上、且具有貫穿該毯層且至各選擇性聚合物層所形成的第一複數個通孔；該等第一互連體，其包含一傳導性互連體材料於該等第一通孔中且連結至該等選擇性聚合物層。
  12. 如申請專利範圍第9項之封裝體，更包含：複數個焊料凸塊，其等(a)延伸至該等貫穿模具通孔中、(b)觸及該第一互連體層之第一互連體、且(c)延伸為高於該塊組之焊料凸塊。
  13. 一種包含一積體電路晶片封裝體及一母板之系統，該積體電路晶片封裝體包含：在一模製聚合物塊組上並觸及該模製聚合物塊組的一第一互連體層，其中該第一互連體層包含第一複數個互連體，該等第一複數個互連體貫穿一第一聚合物層且至該塊組； 複數個貫穿模具通孔，其等貫穿該塊組、進入該第一互連體層中、且至該等第一互連體；複數個焊料凸塊，其等(a)延伸至該等貫穿模具通孔中、(b)觸及第一互連體、且(c)延伸為高於該塊組之焊料凸塊；以及該母板電氣附接至延伸高於該塊組之該等焊料凸塊。
  14. 如申請專利範圍第13項之系統，其更包含：至少一第二互連體層，其在該第一互連體層上並觸及該第一互連體層，其中該第二互連體層包含第二複數個互連體，該等第二複數個互連體貫穿一第二聚合物層並連結至該第一互連體層之該等第一複數個互連體。
  15. 如申請專利範圍第14項之系統，其更包含：一積體電路晶片，其使用附接至該等第二互連體之焊料球電氣附接至該第二互連體層之該等第二互連體。
TW099141207A 2009-12-23 2010-11-29 積體電路晶片封裝體及其形成方法、及包含積體電路晶片封裝體及母板之系統 TWI521615B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/646,836 US8278214B2 (en) 2009-12-23 2009-12-23 Through mold via polymer block package

Publications (2)

Publication Number Publication Date
TW201125055A TW201125055A (en) 2011-07-16
TWI521615B true TWI521615B (zh) 2016-02-11

Family

ID=44149913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099141207A TWI521615B (zh) 2009-12-23 2010-11-29 積體電路晶片封裝體及其形成方法、及包含積體電路晶片封裝體及母板之系統

Country Status (7)

Country Link
US (2) US8278214B2 (zh)
KR (1) KR101376991B1 (zh)
CN (1) CN102770957B (zh)
DE (1) DE112010005011B4 (zh)
GB (1) GB2488496B (zh)
TW (1) TWI521615B (zh)
WO (1) WO2011087573A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2259774B1 (en) 2008-02-27 2012-12-12 Biomet Biologics, LLC Methods and compositions for delivering interleukin-1 receptor antagonist
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US8519535B2 (en) * 2011-05-11 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for controlling package warpage
US8728934B2 (en) 2011-06-24 2014-05-20 Tessera, Inc. Systems and methods for producing flat surfaces in interconnect structures
US8692118B2 (en) 2011-06-24 2014-04-08 Tessera, Inc. Reliable wire structure and method
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US20140271589A1 (en) 2013-03-15 2014-09-18 Biomet Biologics, Llc Treatment of collagen defects using protein solutions
US9758806B2 (en) 2013-03-15 2017-09-12 Biomet Biologics, Llc Acellular compositions for treating inflammatory disorders
US9895418B2 (en) 2013-03-15 2018-02-20 Biomet Biologics, Llc Treatment of peripheral vascular disease using protein solutions
US9119313B2 (en) * 2013-04-25 2015-08-25 Intel Corporation Package substrate with high density interconnect design to capture conductive features on embedded die
US20150279815A1 (en) * 2014-03-28 2015-10-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Substrate Having Conductive Columns
TWI529883B (zh) * 2014-05-09 2016-04-11 矽品精密工業股份有限公司 封裝堆疊結構及其製法暨無核心層式封裝基板及其製法
US20160316573A1 (en) * 2015-04-22 2016-10-27 Dyi-chung Hu Solder mask first process
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
DE102018111389A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10586763B2 (en) * 2017-11-15 2020-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10629536B2 (en) * 2018-04-05 2020-04-21 Micron Technology, Inc. Through-core via
CN113579442B (zh) * 2021-09-27 2022-02-08 新恒汇电子股份有限公司 双界面模块电学连接材料及其制备方法和应用
TWI811027B (zh) * 2022-07-18 2023-08-01 創新服務股份有限公司 基板的電子元件安裝方法、元件排列裝置及自動化電子元件安裝設備

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP3399434B2 (ja) * 2001-03-02 2003-04-21 オムロン株式会社 高分子成形材のメッキ形成方法と回路形成部品とこの回路形成部品の製造方法
TWI312166B (en) 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US20040089470A1 (en) 2002-11-12 2004-05-13 Nec Corporation Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate
TW573332B (en) * 2002-11-29 2004-01-21 Via Tech Inc Lamination process and structure
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
US8021748B2 (en) * 2003-09-29 2011-09-20 Ibiden Co., Ltd. Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
JP4303563B2 (ja) * 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
US20050179120A1 (en) * 2003-12-16 2005-08-18 Koji Yamaguchi Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
US7656677B2 (en) * 2004-01-27 2010-02-02 Murata Manufacturing Co., Ltd. Multilayer electronic component and structure for mounting multilayer electronic component
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP5010814B2 (ja) 2005-07-07 2012-08-29 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機ｅｌ表示装置の製造方法
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
TWI341570B (en) * 2006-03-17 2011-05-01 Phoenix Prec Technology Corp Laminated ic packaging substrate and connector structure
US7435675B2 (en) 2006-06-30 2008-10-14 Intel Corporation Method of providing a pre-patterned high-k dielectric film
US7939941B2 (en) * 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
US20100237481A1 (en) * 2009-03-20 2010-09-23 Chi Heejo Integrated circuit packaging system with dual sided connection and method of manufacture thereof

Also Published As

Publication number Publication date
DE112010005011T5 (de) 2012-11-22
KR20120098842A (ko) 2012-09-05
US20120299179A1 (en) 2012-11-29
WO2011087573A3 (en) 2011-09-29
GB2488496A (en) 2012-08-29
GB201210769D0 (en) 2012-08-01
KR101376991B1 (ko) 2014-03-25
CN102770957A (zh) 2012-11-07
WO2011087573A2 (en) 2011-07-21
US8278214B2 (en) 2012-10-02
CN102770957B (zh) 2016-07-13
US8450857B2 (en) 2013-05-28
TW201125055A (en) 2011-07-16
DE112010005011B4 (de) 2022-12-01
US20110147929A1 (en) 2011-06-23
GB2488496B (en) 2014-08-27

Similar Documents

Publication Publication Date Title
TWI521615B (zh) 積體電路晶片封裝體及其形成方法、及包含積體電路晶片封裝體及母板之系統
US9021693B2 (en) Method of manufacturing printed circuit board with metal bump
JP5800674B2 (ja) 配線基板及びその製造方法
KR101572600B1 (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US7754598B2 (en) Method for manufacturing coreless packaging substrate
KR20150130519A (ko) 배선기판
US8302297B2 (en) Method of fabricating a circuit board structure
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
TWI530238B (zh) 晶片封裝基板及其製作方法
KR20110073314A (ko) 공동 내의 솔더 상호접속 기술
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
JP2017107934A (ja) 回路基板、電子機器、及び回路基板の製造方法
TW202236910A (zh) 中介基板及其製法
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
US20090159318A1 (en) Printed circuit board and manufacturing method thereof
TW201212136A (en) Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball
KR101547755B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
TW202410317A (zh) 配線基板、半導體裝置及配線基板的製造方法
JPH0955569A (ja) 薄膜配線シート、多層配線基板、および、それらの製造方法
TW202205555A (zh) 電子封裝及其製造方法
JP2004311835A (ja) 回路基板及びその製造方法