TWI510145B - 電子裝置及其製造方法 - Google Patents

電子裝置及其製造方法 Download PDF

Info

Publication number
TWI510145B
TWI510145B TW100117770A TW100117770A TWI510145B TW I510145 B TWI510145 B TW I510145B TW 100117770 A TW100117770 A TW 100117770A TW 100117770 A TW100117770 A TW 100117770A TW I510145 B TWI510145 B TW I510145B
Authority
TW
Taiwan
Prior art keywords
flexible substrate
substrate
adhesive
carrier substrate
flexible
Prior art date
Application number
TW100117770A
Other languages
English (en)
Other versions
TW201220973A (en
Inventor
Douglas E Loy
Emmett Howard
Jesmin Haq
Nicholas Munizza
Original Assignee
Univ Arizona
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Arizona filed Critical Univ Arizona
Publication of TW201220973A publication Critical patent/TW201220973A/zh
Application granted granted Critical
Publication of TWI510145B publication Critical patent/TWI510145B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/022—Mechanical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/027—Thermal properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y10T156/1158—Electromagnetic radiation applied to work for delamination [e.g., microwave, uv, ir, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24959—Thickness [relative or absolute] of adhesive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)

Description

電子裝置及其製造方法
本發明係大體上有關於在可撓式基板上製造電子裝置，且尤其是有關於將可撓式基板黏合至一承載基板的雙側上，並且將電子裝置黏合於該可撓式基板上。
近來年，因為可撓式電子元件具有在人類活動與電子裝置間之互動產生突破性改變的潛能，所以在學術上以及在商業活動上都極受矚目。此類模式轉變的科技提供了能夠製造輕量、極薄且耐用之節能產品的機會。其又提供了製造能夠屈曲、彎捲、服貼以及捲繞之極大面積電子元件的額外機會。近來，可撓式電子科技戮力於發展在可撓式平面面板顯示器製造、可撓式半導體製造、可撓式電子製程、可撓式太陽能製造、可撓式感測器製造等的應用。因此，對於高效能、極精巧之攜帶式裝置，以及對此類裝置之高產量製造方法的需求，有極快速的成長。
僅管有如此高之需求，現存有幾個重大的科技障礙阻礙了可撓式電子元件的普及整合。最基本的挑戰之一即是如何在一軟性基板上處理多個系統。為了應付這個挑戰，而將一可撓式基板黏合到一堅硬承載物上的方法是，允許可撓式基板在稍微調整或無調整的標準工具組中處理可撓式基板。然而，在此項技藝中，亦必須發展出當將可撓式基板黏合至承載時，能夠順應熱膨脹以及隨之而來的應力不協調的製程。
美國政府擁有本發明的賣斷式權利金，且在有限的條件之下，能夠依據陸軍實驗室(ARL)制定的授予權限與契約第W911NF-04-2-2005條，要求本專利擁有人以合理的條件授予他人權利。
本專利申請案主張美國臨時專利申請案第61/383,600號(申請日2010/09/16)以及美國臨時專利申請案第61/347,342號(申請日2010/05/21)之權利。美國臨時專利申請案第61/383,600號以及美國臨時專利申請案第61/347,342號等文獻係以引用的方式併入本文中。
為了簡化並且清楚地解釋，圖式特徵係用來解釋結構中的普遍型式，且為了避免不必要地混淆本發明的重點，亦會略去習知之特徵與技術的敘述與細節。此外，圖式特徵之元件未必依比例繪成。例如，圖示中的某些元件之尺寸會相較於其他的元件而誇大顯示，以助於增進對本發明之實施例的了解。在不同圖式中的相同參考編號亦代表相同元件。
在敘述中以及在申請專利範圍內的「第一」、「第二」、「第三」、「第四」等名稱，係用來區別相似元件，而未必代表特定的順序或時間順序。應了解的是，除非特別聲明，否則所採用的專用名詞在適當的情境之下是可交換的，因此本文中敘述的實施例能夠(例如)不依本文中所繪示的順序操作。再者，「包括」與「具有」等名詞，以及其他此類的名詞，係代表涵括未提及之內含物，因此製程、方法、系統、物品、裝置或儀器若包括含多個元件的一列表，未必僅限於該等元件，而亦可能包括製程、方法、系統、物品、裝置或儀器中未明白列出或固有的其他元件。
在敘述中以及在申請專利範圍內若出現「左側」、「右側」、「正面」、「背面」、「頂面」、「底面」、「上方」、「下方」等名稱，係為了解釋方便，其相對位置並非永遠固定。應了解的是，除非特別聲明，否則如此採用的專用名詞在適當的情境之下是可交換的，因此本文中敘述的實施例能夠(例如)不依本文中所繪示的順序進行操作。
「連結」、「已連結」、「連結狀態」、「連結中」等名稱，應了解並視同為以電力方式、機械方式以及/或者其他方式使至少二元件或信號產生連接。二者或更多的電力元件可以進行電力連結、而非以機械或其他的方式進行連結；二者或更多的機械元件可以進行機械連結、而非以電力或其他的方式進行連結；二者或更多的電力元件可以進行機械連結、而非以電力或其他的方式進行連結。連結中之狀態可以是任何長度的時間，例如，可以是永遠的或半永遠的或僅是暫時的。
「電連結」以及此類用詞應廣泛地視為並包括涉及任何電信號的連結，無論是一電力信號、一資料信號，以及/或其他類型的電信號或組合。「機械連結」以及此類用詞應廣泛地視為並包括任何類型的機械連結。
在「已結合」或「已連結」以及此類用詞附近若未出現「可拆卸式地」、「可拆卸的」以及此類用詞，並不代表論及的連合或連結等是否能夠拆卸。例如，黏合到一承載基板之可撓式基板的範例，並不表示可撓式基板是否能夠(輕易地或困難地)從承載基板移除，或者是否會永久地連結到承載基板。
某些實施例包括一種製造電子裝置的方法。該方法包括：提供一承載基板，其具有一第一側、一第二側以及位於第一側上的一第一黏著劑；提供一第一可撓性基板；以及將第一可撓式基板黏合到承載基板的第一側上。在這些實施例中，第一黏著劑將第一可撓式基板黏合至承載基板的第一側上，且承載基板包括配置成用以補償承載基板之形變的一機械裝置。
其他實施例包括一種製造電子裝置的方法，其包括：提供一承載基板，其具有一第一側以及一第二側；提供一第一可撓性基板，其具有一第一外側以及一第一承載側；提供一第二可撓性基板，其具有一第二外側以及一第二承載側；提供一第一黏著劑；提供一第二黏著劑；將一第一保護層施配於第一外側上；將第一承載側黏合至承載基板的第一側上，其中之第一黏著劑會將第一承載側黏合到承載基板的第一側上；使第一黏著劑固化；將一第二保護層施配於第二外側上；將第二承載側黏合至承載基板的第二側上，其中之第二黏著劑會將第二承載側黏合到承載基板的第二側上；使第二黏著劑固化；將第一保護層從第一外側上移除；將第二保護層從第二外側上移除；烘烤第一可撓式基板、第二可撓式基板以及承載基板；以及在第一可撓式基板或第二可撓式基板之中至少一者上提供一障壁層。
其他實施例包括一結構。該結構包括一承載基板，其具有一第一側以及一第二側；一第一可撓性基板，其具有一第一承載側；以及一第二可撓式基板，其具有一第二承載側。在這些實施例中，承載基板的第一側會黏合於第一承載側，且承載基板的第二側會黏合於第二承載側。同時，第一可撓式基板以及第二可撓式基板包括一熱塑性聚合物。
本文採用之「翹曲(bowing)」一詞代表一基板關於一中央平面的彎曲率，其中之中央平面係平行於基板的頂面與底面，或基板之主要表面。本文採用之「彎曲(warping」一詞代表一基板表面關於Z軸的線性位移，Z軸係垂直於基板的頂面與底面或是主要表面。本文採用之「扭曲(distortion)」一詞代表平面上之基板(即，XY平面，其平行於基板的頂面與底面或主要表面)的位移。例如，扭曲包括基板在XY平面上的收縮以及基板在XY平面上的擴張。本文採用之「變形(deformation)」一詞代表一基板因為翹曲、彎曲或扭曲中至少一者的影響而產生的結構改變。
本文採用之「CTE匹配材料」一詞代表熱膨脹係數(CTE)與參考材料之CTE相差至少約20%的材料。在不同的實施例中，CTE的差異會少於約10%、5%、3%或1%。在本文中，「研磨(polish)」一詞代表一表面的研磨(lap)與拋光(polish)或僅代表該表面的拋光(polish)。
本文採用之「可撓式基板」一詞代表自立式(free-standing)基板，其包括可容易地適應其形狀之可撓式材料。
回顧圖式，圖1係根據第一實施例而繪示，為製造電子裝置之方法100的範例。在相同或相異的實施例中，方法100能夠視為將多個可撓式基板黏合於一承載基板之雙側的方法，以減輕該等可撓式基板與承載基板間之壓力與熱膨脹。方法100僅是示範性的，且不侷限於本文所論及的實施例。方法100亦能夠應用在本文未特別論述與討論的許多不同實施例或範例中。
在一些實施例中，方法100包括提供一承載基板的步驟110。在一些實施例中，步驟110包括許多程序。圖2之流程圖係根據第一實施例，為提供承載基板的步驟110。
參照圖2，在某些實施例中，步驟110包括裝配一承載基板的程序210。在許多範例中，承載基板包括一第一側以及一第二側。在許多其他範例中，承載基板包括一第一側、一第二側，以及位於第一側上的第一黏著劑。在其他範例中，承載基板尚包括配置成補償承載基板之變形的一機械構造。在步驟110的某些實施例中，該機械結構的提供為步驟125的一部份，而不再是步驟110的一部份，在下文中會加以敘述。在許多範例中，承載基板亦包括位於第二側上的一第二黏著劑。在步驟110的某些實施例中，第一黏著劑以及第二黏著劑中的任一者或兩者會根據程序220以及230而提供在承載基板上，而不再是程序210的一部份，在下文中會加以敘述。
在許多範例中，承載基板亦可以是硬式的。在這些或其他的範例中，因承載基板之厚度增加而導致該承載基板之硬度的增加，能夠平衡因增加承載基板之厚度而升高的成本與重量。在許多範例中，承載基板可以是6、8、12或18吋的晶圓或面板。在相同或相異的範例中，晶圓半徑的增加有助於維持承載基板的平面度。在某些範例中，承載基板可以是面積約370 mm X 470 mm的晶圓或面板。
在某些範例中，承載基板包括的一材料，其玻璃相變點溫度係高於或等於約300℃。在相同或相異範例中，承載基板之厚度係大於或等於約0.5mm，且小於或等於約2.0mm。在許多範例中，承載基板可以是包括下列材料中至少一者的材料：鋁土(Al2 O3 )、矽、低CTE之玻璃、鋼、藍寶石、硼矽化鋇、鹼石灰矽酸鹽、鹼矽酸鹽，或能夠與一第二材料之CTE相配的第一材料，其中之第二材料包括下列中至少一者：聚苯二甲酸(PEN)、聚對苯二甲酸乙二醇酯(PET)、聚醚碸(PES)、聚酰亞胺、聚碳酸、環烯烴共聚物、或液晶聚合物。在某些範例中，其中承載基板會黏合至另一材料，承載基板的CTE能夠與第二材料的CTE相配，以減少承載基板與第二材料之間所形成的應力。在某些實施例中，承載基板可以是高純度的，以將來自於承載基板的離子溶濾降到最低，因為離子溶濾會降低最終電子裝置效能的品質。
在更特定的範例中，承載基板包括藍寶石，其厚度介於約0.7mm與約1.1mm之間。在其他範例中，承載基板亦包括96%的鋁，其厚度介於約0.7mm與約1.1mm之間。在不同的範例中，96%之鋁的厚度亦可以是約2.0mm。在另一範例中，承載基板可以是一單晶矽之晶圓，其厚度至少約0.65mm。在更一範例中，承載基板包括厚度至少約0.5mm的不鏽鋼。在某些範例中，承載基板會稍大於可撓式基板。
在某些範例中，至少一側的承載基板包括一單一微米的粗糙度。在相同或相異的範例中，使承載基板之表面粗糙度達到單一微米的粗糙度，能夠增進承載基板的附著潤濕性質。在許多範例中，將承載基板的表面粗糙度在單一微米程度上達到最小，有助於避免在方法100(圖1)的期間產生高點(high spots)。在不同的範例中，蝕刻一側的承載基板能夠提供單一微米的粗糙度。在某些實施例中，能夠使用一冰凍蝕刻(frost etching)以及/或是一電漿輔助蝕刻(plasma enhanced etching)，而蝕刻一側的承載基板。在又一實施例中，能夠使用一濕式蝕刻(wet etching)來蝕刻一側的承載基板。
在某些範例中，承載基板能夠設計成讓方法100(圖1)期間的應力發展降到最低。在許多實施例中，將承載基板初期的應力降到最低並將承載基板的CTE與可撓式基板相配，如下文所述般地，有助於將應力發展降到最低。在另一範例中，將應力降到最低有助於降低承載基板在方法100(圖1)中產生形變，其導因於一真空吸盤意外而發生的真空失效。
在某些範例中，第一黏著劑以及第二黏著劑包括相似的或相同的材料，而在其他範例中，第一黏著劑以及第二黏著劑包括不同的材料。在不同範例中，第一黏著劑以及第二黏著劑中之各者包括漢高(Henkel) NS122，而且/或者厚度大於或等於約3微米(μm)且小於或等於約50μm。在另一範例中，第一黏著劑以及第二黏著劑既不包括漢高NS122，其厚度亦不大於或等於約3μm，且不小於或等於約50μm。同時，在其他範例中，第一黏著劑以及第二黏著劑包括一壓感黏著劑而且/或者其厚度能夠大於或等於約3μm且小於或等於約250μm。在不同範例中，第一黏著劑以及第二黏著劑既不包括一壓感黏著劑而且其厚度亦不大於或等於約3μm且小於或等於約250μm。在許多範例中，第一黏著劑以及/或是第二黏著劑包括一半導體等級(semiconductor grade”的黏著劑，其能夠避免粒子在無塵室中形成、而免於產生染污薄膜電晶體(TFTs)的雜質，以及不會在真空製程工具中的產生去氣(outgassing)。
在某些實施例中，步驟110包括提供一第一黏著劑的程序220，如圖2中所繪示般。在其他實施例中，取代步驟115的程序430(圖4)，而改執行程序220，詳見下文所述。同時，方法100的某些實施例包括執行程序220以及程序430兩者。在不同的實施例中，程序220包括選擇一第一黏著劑的活動310(圖3)。在許多範例中，在可施配之處，活動310的第一黏著劑包括上述步驟110中的第一黏著劑以及/或是第二黏著劑之多個實施中的至少一者。圖3之流程圖係根據第一實施例而繪示，為選擇一第一黏著劑之活動310。
在某些實施例中，在圖3的活動310之後，程序220包括處理承載基板第一側之缺陷的活動320。在許多範例中，承載基板的第一側能夠以氧氣電漿灰進行處理。在相同或相異的範例中，能夠實行氧氣電漿灰處理達六分鐘。在不同的範例中，在施配第一黏著劑後約48小時內處理承載基板的一側，有助於從承載基板的第一側上移除碳粒沉積物，俾以使第一黏著劑更易於潤濕承載基板的第一側。
在不同的實施例中，程序220亦包括施配第一黏著劑的活動330。在某些範例中，施配第一黏著劑的活動330包括以下列出的至少一者：旋轉塗佈(spin-coating)、噴霧塗佈(spray-coating)、擠壓塗佈(extrusion-coating)、預成型物疊層(perform laminating)、狹縫模具塗佈(slot die coating)、網版疊層(screen laminating)，以及/或者網版印刷(screen printing)。在許多範例中，施配第一黏著劑的活動330包括將第一黏著劑施配於承載基板的第一側上。
參照圖2，在某些實施例中，步驟110包括提供一第二黏著劑的程序230。在某些實施例中，程序230相似於程序220。因此，在不同的實施例中，程序230包括執行關於一第二黏著劑的活動310(圖3)。在某些實施例中，程序230包括關於承載基板第二側的活動320(圖3)。在另一實施例中，程序230包括執行關於第二黏著劑以及關於承載基板之第二側的活動330(圖3)。在許多範例中，程序230中的活動310、320以及330(圖3)之實施例包括程序220之活動310、320以及330的相同實施例。例如，如同程序220的第一黏著劑，在合適之處，程序230的第二黏著劑包括上述之步驟110的第一黏著劑以及/或者第二黏著劑之多個實施例中的至少一者。在某些實施例中，不再執行程序230作為部份的步驟110的程序230，取而代之的，程序230能夠作為步驟125的程序630來執行，如下文所述。同時，方法100的某些實施例包括執行程序220以及程序630兩者。
回顧圖1，在許多實施例中，方法100包括提供一第一可撓式基板的步驟115。圖4之流程圖係根據第一實施例而繪示，為提供一第一可撓式基板的步驟115。
在某些實施例中，步驟115包括裝備一第一可撓式基板的程序410，如圖4中所繪示。在某些範例中，第一可撓式基板包括一第一外側。在其他範例中，第一可撓式基板包括一第一承載側。在許多範例中，第一可撓式基板包括一第一外側以及一第一承載側兩者。在某些範例中，裝備一第一可撓式基板的程序410包括使用一小刀或一對的陶瓷剪刀，從一捲的塑膠材料切下一片塑膠基板。在不同範例中，在切下塑膠基板後，可以用氮氣槍吹淨切下之片狀物。如下文描述般，在步驟115的某些實施例中，切下以及吹淨兩者或是其中一者的活動是程序420的部份，而不再是程序410的部份。在許多範例中，第一可撓式基板能夠切割成一尺寸，其大於根據以下步驟120中進行最後黏合之尺寸的20%。將第一可撓式基板切成大於最後尺寸的20%，能夠彌補在程序420中可能發生的第一可撓式基板之收縮(shrinkage)，詳見下文所述。
在許多範例中，第一可撓式基板包括一材料。在不同範例中，第一可撓式基板包括一塑膠基板。塑膠基板典型上是可透光的，且因此能夠相容於底照式以及頂照式兩者的有機發光二極管(OLED)裝置結構。在不同的其他範例中，第一可撓式基板包括一熱塑性聚合物基板。在一些範例中，第一可撓式基板包括聚苯二甲酸(PEN)、聚對苯二甲酸乙二醇酯(PET)、聚醚碸(PES)、聚酰亞胺、聚碳酸、環烯烴共聚物、或液晶聚合物。在相同或相異的範例中，第一可撓式基板的厚度係大於或等於約3微米，且小於或等於約100微米。例如，第一可撓式基板包括一PEN基板，其產於日本東京的杜邦泰金軟片公司(DuPont Teijin Films)，市面上的商標名為「平面化杜邦帝人(planarized Teonex) Q65」。在其他範例中，第一可撓式基板包括一金屬箔。金屬基板能夠提供允許較高製程溫度的優點。在許多範例中，相較於金屬箔基板，塑膠基板具有較低成本的潛能。
在許多範例中，在選擇一第一可撓式基板時的潛在考量包括尺寸穩定性、熱穩定性、清澈度、耐溶劑性、氧氣與水氣的穿透性、表面粗糙度，以及對製程化學物質的惰性。在某些範例中，第一可撓式基板具有以下至少一者：與裝置製程溫度相容的一玻璃相變點溫度，是故第一可撓式基板在溫度上與尺寸上是穩定的，一低濕氣吸收度、每度C低於20百萬分之一(ppm/℃)的一CTE、良好的表面性質、與TFT製程化學物質相容，以及在可見光範圍超過87%的一光學穿透性。
在某些範例中，第一可撓式基板能夠在至少一側的第一可撓式基板上具有一塗層。在某些範例中，該塗層能夠促進第一可撓式基板的抗刮性，並且/或者有助於避免氣洩或是基板表面上的寡聚成晶作用(oligomer crystallization)。在相同或相異的範例中，塗層能夠就其所在之側讓第一可撓式基板達到平面化。在其他範例中，塗層有助於降低扭曲。在某些範例中，塗層僅位於第一可撓式基板的一側上。在其他範例中，塗層位於第一可撓式基板的兩側。在不同實施例中，第一可撓式基板可以是預先平面化的。在某些範例中，第一可撓式基板可以是電絕緣的。
在某些實施例中，步驟115包括烘烤第一可撓式基板的活動420，如圖4中所繪示。烘烤第一可撓式基板有助於釋放第一可撓式基板中在方法100(圖1)之間可能溶濾出來的寡聚物(oligomers)以及其他化學物質。在許多範例中，在步驟220以及/或者230之前能夠執行步驟410以及/或者420。
在某些範例中，烘烤第一可撓式基板的活動420包括真空烘烤第一可撓式基板。在不同的範例中，容納第一可撓式基板之爐的溫度能夠在約二至三小時內從室溫突增到約160℃至約200℃。第一可撓式基板可以在約160℃至約200℃且在約一微陶爾(mTorr)至約一陶爾的壓力下，烘烤一小時。接著，爐中的溫度會在0.5至3小時之間降低到約90℃至約115℃之間，且第一可撓式基板能夠在較低溫之下烘烤達約八個多小時。在其他範例中，亦可以使用其他的烘烤程序。在某些實施例中，在完成烘烤程序之後，第一可撓式基板能夠因烘烤而除去所有的殘餘物或化學物質。
在某些實施例中，步驟115包括提供一第一黏著劑的程序430，如圖4中所繪示般。在某些實施例中，程序430可以相似於程序220。因此，在不同範例中，程序430包括執行關於一第一黏著劑的活動310(圖3)。在某些範例中，程序430包括執行關於一承載基板之第一側的活動320(圖3)。在其他實施例中，程序430包括執行關於第一黏著劑以及關於第一可撓式基板之第一承載側的活動330(圖3)。在許多範例中，程序430的活動310、320以及330(圖3)之實施例包括程序220的活動310、320以及330(圖3)之實施例。例如，與程序220的第一黏著劑相似地，當合適時，程序430的第一黏著劑包括步驟110中之第一黏著劑以及/或者第二黏著劑之實施例中至少一者。
回顧圖1，在一些的實施例中，方法100包括將第一可撓式基板黏合於承載基板之第一側的步驟120。圖5之流程圖係根據第一實施例而繪示，為將第一可撓式基板黏合於承載基板的第一側之步驟120。在許多範例中，將第一可撓式基板黏合至承載基板之第一側的步驟120會限制黏合系統的翹曲，因為CTE不介於第一可撓式基板與承載基板之間。大部份可撓式基板材料的CTE通常會顯著地大於許多市面上可得的硬式無機承載基板之CTE。在製程期間產生翹曲會導致製程裝置中的晶圓處理困難以及/或者導致可撓式基板從承載基板剝離。在許多範例中，在執行步驟120之前，能夠先執行步驟115。
在許多範例中，第一黏著劑將第一承載側黏合至承載基板的第一側上。在某些實施例中，第一黏著劑能夠在承載基板的第一承載側與第一側之間形成一連結，其中該連結之強度足以承受TFT製造環境之下的所有範圍，即足以經歷照相平版印刷法(photolithography)、熱真空(thermal vacuum)、反應性電漿(reactive plasma)、濕酸/鹼(wet acid/base)，以及溶劑程序(solvent processes)。在相同或相異的範例中，第一黏著劑能夠在承載基板的第一承載側與第一側之間形成一連結，其中該連結能夠依需求而分離。再另外的範例中，第一黏著劑起先表現地像溶液，但稍後當黏合第一可撓式基板與承載基板以承受接縫的應力並提供第一可撓式基板與承載基板之間充分的剪力強度時，則表現地像固體。在另外的實施例中，第一黏著劑亦能夠在製程期間固定第一可撓式基板的位置，以將形變降到最低。
在某些實施例中，步驟120包括將一第一保護層施配於第一外側的程序510，如圖5所示般。在不同的範例中，將一第一保護層施配於第一外側的程序510，包括將一第一保護層施配於所有的第一外側。在其他的範例中，將一第一保護層施配於第一外側的程序510，包括將一第一保護層施配於第一外側的一部份。在某些範例中，能夠略去程序510，是故在第一外側上未施配保護層，亦或是第一可撓式基板已裝備有保護層。
在某些範例中，第一保護層能夠避免刮損第一可撓式基板。在其他範例中，第一保護層能夠預防黏著劑覆蓋至少一部份的可撓式基板，因此能夠降低缺陷。在許多範例中，第一保護層包括藍色的低黏性膠帶(例如，半導體裝置製造商Semiconductor Equipment Corporation所製者，部件序號18133-7.50)或聚酯薄膜。在相同或相異的範例中，第一保護層的厚度可以是約25μm或約100μm。在某些範例中，第一保護材料的厚度可以是約70μm。在許多範例中，第一保護材料能夠藉由將第一保護材料滾過第一可撓式基板的外表面而進行施配，以去除第一保護層與第一可撓式基板間之氣泡。
在某些實施例中，步驟120之後接著程序520，為將第一承載側黏合於承載基板的第一側上，如圖5所繪示般。在某些範例中，將第一承載側黏合承載基板第一側的程序520，包括將第一可撓式基板的第一承載側滾壓在承載基板的第一側上。在相同或相異的範例中，滾壓時的壓力可以是大於或等於每平方英吋約5磅(psi)，並低於或等於約60 psi，此時溫度高於或等於約30℃且低於或等於約100℃，並且/或者其饋入速率係大於或等於每分鐘約0.25米，且低於或等於每分鐘約一米。在其他範例中，亦可以在其他條件之下進行滾壓。
在某些實施例中，步驟120包括將第一黏著劑固化的程序530。在許多範例中，固化第一黏著劑的程序530包括提供紫外線輻射以及/或者提供熱輻射。
在許多範例中，提供紫外射輻射包括在室溫下將第一黏著劑曝露在紫外光(UV light)下達約15至25秒。在某些範例中，可以使用紫外光波範圍約200nm(奈米)至約450nm的紫外線進行黏著劑的固定，其強度為約每平方公分75毫瓦(mW/cm2 )。在相同或相異的範例中，能夠使用美國康涅狄格州托靈頓市的戴馬士製造商(Dymax corporation of Torrington，Connecticut)所出產的Dymax 2000-EC固化泛光燈來固化第一黏著劑。
在某些範例中，提供熱輻射包括真空烘烤第一黏著劑。在許多範例中，含可撓式基板之爐的內部溫度可以在二至三個小時內從室溫突增到約160℃至約190℃。第一黏著劑能夠在約180℃之下烘烤50分鐘到120分鐘，此時之壓力為約一毫陶爾至約一陶爾。接著，爐中的溫度能夠降低到約90℃至約115℃之間，且第一黏著劑能夠在較低溫之下烘烤約七個多小時至約九個多小時。其他的烘烤程序亦能夠採用。在許多範例中，在烘烤程序完成之後，第一可撓式基板會清潔並置放在約90℃至110℃的爐中最少達約二小時。
在某些實施例中，步驟120包括清潔第一可撓式基板的程序550。在許多範例中，清潔第一可撓式基板的程序550包括將一清潔劑至少施配於第一可撓式基板，執行一快速傾卸沖洗(Quick-Dump-Rinse，QDR)，以及執行一旋轉潤濕乾燥(Spin-Rinse-Dry，SRD)。在另一範例中，清潔第一可撓式基板的程序550包括將一清潔劑至少施配於第一可撓式基板，執行一快速傾卸沖洗(QDR)，以及執行一異丙醇(IPA)乾燥。在其他的範例中，程序550包括在一含氫氧化銨(NH4 OH)與水(H2 O)的溶液中執行一超音波清潔(ultrasonic clean)，其中之氫氧化銨與水之比為100比1。
回顧圖1，在許多實施例中，方法100包括提供一第二可撓式基板的步驟125。圖6之流程圖係根據第一實施例而繪示，為提供一第二可撓式基板之步驟125。在許多範例中，如上述之程序210所述，配置成補償承載基板之形變的機械裝置包括第二可撓式基板以及第二黏著劑。
在某些實施例中，步驟125包括裝配一第二可撓式基板的程序610，如圖6中所繪示般。在許多範例中，第二可撓式基板包括一第二外側。在其他範例中，第二可撓式基板包括一第二承載側。在許多範例中，第二可撓式基板包括一第二外側以及一第二承載側兩者。在許多範例中，裝配一第二可撓式基板的程序610包括使用一小刀或一對陶瓷剪刀，將一片塑膠基板從一捲塑膠材料切割下來。在不同範例中，在切下塑膠基板後，切下之片狀物能夠以一氮氣槍吹淨。在步驟125的某些範例中，在下文會提及，切割與吹淨之活動中之一者或兩者可以是程序620的一部份，而非程序610的一部份。在許多範例中，第二可撓式基板能夠切割成大於根據下文詳述之步驟130中進行黏合之最終尺寸的20%，將第一可撓式基板切成大於最後尺寸的20%，能夠補償第一可撓式基板在下述之程序620期間可能發生的收縮。
在許多範例中，第二可撓式基板包括一材料。在許多範例中，第二可撓式基板包括一塑膠基板。在其他範例中，第二可撓式基板包括一熱塑聚合物基板。在許多範例中，第二可撓式基板包括聚苯二甲酸(PEN)、聚對苯二甲酸乙二醇酯(PET)、聚醚碸(PES)、聚酰亞胺、聚碳酸、環烯烴共聚物、或液晶聚合物。在相同或相異的範例中，第二可撓式基板的厚度係大於3微米且小於100微米。例如，第二可撓式基板包括一PEN基板，其產於日本東京的杜邦泰金軟片公司(DuPont Teijin Films)，在市場上的商標名為「平面化杜邦帝人(planarized Teonex) Q65」。在其他範例中，第二可撓式基板包括一金屬箔。
在許多範例中，在選擇一第二可撓式基板時的潛在考量包括尺寸穩定性、熱穩定性、清澈度、耐溶劑性、氧氣與水氣的穿透性、表面粗糙度，以及對製程化學物質的惰性。在某些範例中，第二可撓式基板具有以下至少一者：與裝置製程溫度相容的一玻璃相變點溫度，是故第二可撓式基板在溫度上與尺寸上是穩定的，一低濕氣吸收度、每度C低於20百萬分之一(ppm/℃)的一CTE、良好的表面性質、與TFT製程化學物質相容，以及在可見光範圍超過87%的一光學穿透性。
在某些範例中，第二可撓式基板能夠在至少一側的第二可撓式基板上具有一塗層。在某些範例中，該塗層能夠促進第二可撓式基板的抗刮性，並且/或者有助於避免氣洩或基板表面上的寡聚成晶作用。在相同或相異的範例中，塗層能夠就其所在之側讓第二可撓式基板達成平面化。在其他範例中，塗層有助於降低扭曲。在某些範例中，塗層僅位於第二可撓式基板的至少一側或雙側上。在不同範例中，第二可撓式基板可以是預先平面化的。在某些範例中，第二可撓式基板可以是電絕緣的。
在某些實施例中，步驟125包括烘烤第二可撓式基板的活動620，如圖6中所繪示。烘烤第二可撓式基板有助於釋放可撓式基板中在方法100(圖1)之間可能溶濾出來的寡聚物以及其他化學物質。在許多範例中，在步驟220以及/或者230之前，能夠先執行步驟610以及/或者620。
在某些範例中，烘烤第二可撓式基板的活動620包括真空烘烤第二可撓式基板。在不同的範例中，容納第二可撓式基板之爐的溫度能夠在約二至三小時中從室溫突增到約160℃至約200℃。第二可撓式基板可以在約160℃至約200℃且在約一微陶爾(MTorr)至約一陶爾的壓力下烘烤一小時。接著，爐中的溫度會在0.5至3小時之間降低到約90℃至約115℃之間，且第二可撓式基板能夠在較低溫之下烘烤達約八個多小時。在其他範例中，亦可以使用其他的烘烤程序。在某些實施例中，在完成烘烤程序之後，第二可撓式基板能夠因烘烤而除去所有的殘餘物或化學物質。
在某些實施例中，步驟125包括提供一第二黏著劑的程序630，如圖4中所繪示般。在某些實施例中，程序630可以相似於程序230(圖2以及圖3)。因此，在不同範例中，程序630包括執行關於一第二黏著劑的活動310(圖3)。在某些範例中，程序630包括執行關於一承載基板之第二側的活動320(圖3)。在其他實施例中，程序630包括執行關於第二黏著劑以及關於第二可撓式基板之第二承載側的活動330(圖3)。在許多範例中，程序620的活動310、320以及330(圖3)之範例包括程序220的活動310、320以及330(圖3)之相同範例。例如，與程序220的第一黏著劑相似地，當適合時，程序630的第一黏著劑包括步驟110中之第一黏著劑以及/或者第二黏著劑之實施例中至少一者。
回顧圖1，在一些的實施例中，方法100包括將第二可撓式基板黏合於承載基板之第二側的步驟130。圖7之流程圖係根據第一實施例而繪示，為將第二可撓式基板黏合於承載基板的第二側之步驟130。在許多範例中，因為第二可撓式基板與承載基板間之CTE不相配，故將第二可撓式基板黏合至承載基板之第二側的步驟130，能夠限制黏合系統的翹曲。在許多範例中，在步驟130之前，能夠先執行步驟125。
在許多範例中，第二黏著劑將第二承載側黏合至承載基板的第二側上。在某些實施例中，第二黏著劑能夠在承載基板的第二承載側與第二側之形成一連結，其中該連結之強度足以承受TFT製造環境之下的所有範圍，即足以經歷照相平版印刷法、熱真空、反應性電漿、濕酸/鹼，以及溶劑程序。在其他範例中，第二黏著劑能夠在承載基板的第二承載側與第二側之間形成一連結，其中該連結能夠依需求而分離。再另外的範例中，第二黏著劑起先表現地像溶液，但稍後當黏合第二可撓式基板與承載基板以承受接縫的應力並提供第二可撓式基板與承載基板之間充分的剪力強度時，則表現地像固體。在另外的實施例中，第二黏著劑亦能夠在製程期間固定第二可撓式基板的位置，以將形變降到最低。
在某些實施例中，步驟130包括將一第二保護層施配於第二外側的程序710，如圖7所示般。在不同的範例中，將一第二保護層施配於第二外側的程序710，包括將一第二保護層施配於所有的第二外側。在其他的範例中，將一第二保護層施配於第二外側的程序710，包括將一第二保護層施配於第二外側的一部份。在某些範例中，能夠略去程序710，是故在第二外側上未施配保護層，亦或是第二可撓式基板已裝備有保護層。
在某些範例中，第二保護層能夠避免刮損第二可撓式基板。在其他範例中，第二保護層能夠預防黏著劑覆蓋至少一部份的第二可撓式基板，因此能夠降低缺陷。在許多範例中，第二保護層包括藍色的低黏性膠帶(例如，半導體裝置製造商Semiconductor Equipment Corporation所製者，部件序號18133-7.50)或聚酯薄膜。在相同或相異的範例中，第二保護層的厚度可以是約25μm或約100μm。在某些範例中，第二保護材料的厚度可以是約70μm。在許多範例中，第二保護材料能夠藉由將第二保護材料滾過第二可撓式基板的外表面而進行施配，以去除第二保護層與第二可撓式基板間之氣泡。
在某些實施例中，步驟130之後是程序720，用以將第二承載側黏合於承載基板的第二側上，如圖7所繪示般。在某些範例中，將第二承載側黏合承載基板第二側的程序720，包括將第二可撓式基板的第二承載側滾壓在承載基板的第二側上。在相同或相異的範例中，滾壓時的壓力可以是大於或等於約每平方英吋5磅(psi)，並低於或等於約60 psi，此時溫度高於或等於約30℃且低於或等於約100℃，並且/或者其饋入速率係大於或等於約每分鐘0.25米，且低於或等於每分鐘約一米。在其他範例中，亦可以在其他條件之下進行滾壓。
在某些實施例中，步驟130包括將第二黏著劑固化的程序730。在許多範例中，固化第二黏著劑的程序730包括提供紫外線輻射以及/或者提供熱輻射。
在許多範例中，提供紫外射輻射包括在室溫下將第二黏著劑曝露在紫外光下達約15至25秒。在某些範例中，可以使用紫外光波範圍約200nm(奈米)至約450nm的紫外線進行黏著劑的固定，其強度為約每平方公分75毫瓦(mW/cm2 )。在相同或相異的範例中，能夠使用美國康涅狄格州托靈頓市的戴馬士製造商(Dymax corporation of Torrington，Connecticut)所出產的Dymax 2000-EC固化泛光燈來固化第二黏著劑。
在某些範例中，提供熱輻射包括真空烘烤第二黏著劑。在許多範例中，含可撓式基板之爐的內部溫度可以在二至三個小時內從室溫突增到約160℃至約190℃。第二黏著劑能夠在約180℃之下烘烤50分鐘到120分鐘，此時之壓力為約一毫陶爾至約一陶爾。接著，爐中的溫度能夠降低到約90℃至約115℃之間，且第二黏著劑能夠在較低溫之下烘烤約七個多小時至約九個多小時。亦能夠採用其他的烘烤程序。在許多範例中，在烘烤程序完成之後，第二可撓式基板會清潔並置放在約90℃至110℃的爐中最少達約二小時。
在某些實施例中，步驟130包括清潔第二可撓式基板的程序750。在許多範例中，清潔第二可撓式基板的程序750包括將一清潔劑至少施配於第二可撓式基板，執行一快速傾卸沖洗(QDR)，以及執行一旋轉潤濕乾燥(SRD)。在其他的範例中，清潔第二可撓式基板的程序750包括將一清潔劑至少施配於第二可撓式基板，執行一快速傾卸沖洗(QDR)，以及執行一異丙醇(IPA)乾燥。在另一範例中，程序750包括在一含氫氧化銨(NH4 OH)與水(H2 O)的溶液中執行一超音波清潔，其中之氫氧化銨與水之比為100比1。
參照圖1、圖4以及圖6，在程序115以及125的許多範例中，第一可撓式基板包括一材料，且第二可撓式基板包括相同的材料。在程序115以及125的其他範例中，第一可撓式基板以及第二可撓式基板各包括至少一熱塑聚合物以及/或者大於3微米且小於100微米的厚度。在程序115以及125的相同或相異範例中，熱塑聚合物包括以下所列之一者或多者：聚苯二甲酸、聚對苯二甲酸乙二醇酯、聚醚碸、聚酰亞胺、聚碳酸、環烯烴共聚物、或液晶聚合物。在程序115以及125的許多範例中，處理承載基板的第一側以去除缺陷並且處理承載基板的第二側以去除缺陷，幾乎能夠是一起進行的。
回顧圖1、圖5以及圖7，在程序120以及130的某些範例中，第一黏著劑的固化以及第二黏著劑的固化兩者，包括提供紫外線輻射或提供熱輻射之中相同的至少一者。在程序120以及130的相同範例中，第一保護層以及第二保護層中之各者能夠包括膠帶。
回顧圖1，在某些實施例中，方法100包括從第一外側移除第一保護層的步驟135。在許多範例中，能夠使用鑷子緩緩地移除保護層。在許多範例中，在移除程序的期間，會儘可能維持第一保護材料的平坦性，以避免第一可撓式基板從承載基板剝離。在其他範例中，能夠使用紫外光來釋放第一保護材料。在這些範例中，第一保護材料會在曝露於紫外光輻射之後失去其黏性。在其他範例中，第一保護材料能夠緩緩地從第一可撓式基板剝除。
回顧圖1，在某些實施例中，方法100包括從第二外側移除第二保護層的步驟140。在許多範例中，能夠使用鑷子緩緩地移除保護層。在許多範例中，在移除程序的期間，會儘可能維持第二保護材料的平坦性，以避免第二可撓式基板從承載基板剝離。在其他範例中，能夠使用紫外光來釋放第二保護材料。在這些範例中，第二保護材料會在曝露於紫外光輻射之後失去其黏性。在其他範例中，第二保護材料能夠緩緩地從第二可撓式基板剝除。在某些實施例中，能夠略去步驟140。
回顧圖1，在某些實施例中，方法100包括烘烤第一可撓式基板、第二可撓式基板以及承載基板(在下文中稱為「雙重基板組件」)的步驟145。在許多範例中，步驟145包括烘烤雙層基板組件、第一黏著劑，以及第二黏著劑。在某些範例中，步驟145有助於穩定可撓式基板以及黏著劑。在某些範例中，當第一黏著劑以及/或者第二黏著劑含有一溶劑時，步驟145能夠移除殘留的溶劑。
在不同的範例中，含有雙層基板組件之爐中的溫度能夠在約二至三小時中從室溫突增到約160℃至約190℃。雙層基板組件可以在約180℃以及壓力在約一微陶爾(mTorr)至約一陶爾之下烘烤30分鐘至120分鐘。接著，爐中的溫度會降低到約90℃至約115℃之間，且雙層基板組件能夠在較低溫之下烘烤達約七個多小時至約九個多小時。亦可以使用其他的烘烤程序。在完成烘烤程序之後，會清潔第一可撓式基板以及第二可撓式基板，並將之置於約90℃至110℃的爐中達至少約二小時。
在其他範例中，第一可撓式基板包括聚苯二甲酸，且雙層基板組件的烘烤會發生在包括以下至少一項的條件之下：真空、約30毫陶爾的壓力、約150℃的溫度，或是約一小時的時間。在另一範例中，第一可撓式基板包括聚對苯二甲酸乙二醇酯，且雙層基板組件的烘烤會發生在包括以下至少一項的條件之下：真空、約30毫陶爾的壓力、約200℃的溫度，或是約一小時的時間。在許多範例中，能夠使用一真空烤爐來完成烘烤。在不同範例中，能夠使用一恆溫乾燥箱(Yamato Oven)3或4來完成烘烤。
回顧圖1，在某些實施例中，方法100包括在第一可撓式基板以及/或者第二可撓式基板處提供一障壁層的步驟150。在某些範例中，障壁層能夠施配遍佈於第一可撓式基板或第二可撓式基板之上，或至少僅施配於其中一者的部份。在另一範例中，障壁層能夠施配遍佈於第一可撓式基板及第二可撓式基板之二者上，或至少僅施配於二者的部份。在相同或相異的範例中，障壁層能夠塗遍於承載基板、第一黏著層或第二黏著層之上，或至少僅施配於其中一者的一部份。在許多範例中，障壁層至少包括氮化矽(SiN)或二氧化矽(SiO2 )。在不同範例中，障壁層包括一水氣擴散障壁，於是當第一可撓式基板以及第二可撓式基板曝露於濕氣中時，能夠吸收其水氣以及使其膨脹降到最低。TFT效能會因為與濕氣以及/或者氧氣的交互作用而降低品質。金屬箔基板因其本質是不透水的優點，故在某些範例中，能夠使障壁層免去金屬箔基板。在一些範例中，障壁層能夠烘烤五分鐘。在其他範例中，障壁層的厚度能夠是300奈米(nm)。
回顧圖1，在某些實施例中，方法100包括執行雙重基板組件之施配後烤(Post Apply Bake，PAB)的步驟149。在許多範例中，步驟149尚包括烘烤雙重基板組件、第一黏著劑以及第二黏著劑。在許多範例中，在步驟150之前即能夠執行步驟149。在相同或相異的範例中，步驟149有助於令第一可撓式基板以及/或者第二可撓式基板達成熱穩固，且將多餘的濕氣從第一可撓式基板以及/或者第二可撓式基板移除，於是任一基板能夠在步驟145與步驟150之間完成吸收。因此，在某些範例中，因執行步驟145與執行步驟150之間的時距是很長的，故執行步驟149能有顯助的幫助。步驟149能夠緩和第一可撓式基板以及/或者第二可撓式基板在步驟150時的收縮以及/或者翹曲。
在不同的範例中，用於步驟149之PAB的爐中溫度能夠在約一至三小時內從100℃突增到至約200℃，其增溫速率為每分鐘約0.5℃至1.5℃之間。雙重基板組件能夠在約200℃之下烘烤約60分鐘，且其壓力為約一毫陶爾至約一陶爾。其他的烘烤程序亦是可以採用的。在完成烘烤程序之後，會清潔第一可撓式基板以及第二可撓式基板。
在許多實施例中，內應力(intrinsic stresses)以及承載基板與可撓式基板的CTE間之差能夠減到最低，以避免雙重基板組件產生不預期的翹曲。例如，在許多實施例中，雙重基板組件的曲率可以是第一可撓式基板、第二可撓式基板、以及承載基板的材料性質之函數，例如，材料材間之彈性模數(Elastic modulus，E)、垂直作用力應變量浦松比(Poisson ratio，v)、厚度，以及應變不匹配(strain mismatch，ε)。應變不匹配，ε，能夠分成兩個主要的元素；導因於內在應力(εbi )之熱應力不匹配以及不同材料的熱膨脹係數(α)間之差值。因此，系統內的不匹配應力能夠由以下方程式來表示：
ε=(α1 -α2 )△T+εbi
其中△T是室溫與製程溫度間之差值。在許多實施例中，△T在製程中是固定的，因而翹曲的避免能夠使承載基板與可撓式基板間之內應力與CTE差值成為最小。
回顧圖1，在某些實施例中，方法100包括在第一可撓式基板上形成電子裝置的步驟155。在許多實施例中，方法100的規模不受限於製程工具的外型或尺寸。在某些範例中，當欲於第一可撓式基板上形成電子裝置時，能夠使用乾蝕刻。在其他範例中，當欲於第一可撓式基板上方形成電子裝置時，能夠使用濕化學蝕刻。在相同或相異的範例中，濕化學蝕刻包括一緩衝氧化物蝕刻(Buffered Oxide Etch，BOE)。在某些範例中，在第一可撓式基板上形成電子裝置包括使用一不含金屬離子(Metal-Ion-Free，MIF)的顯影液來沖洗光阻物質。在某些範例中，在第一可撓式基板上形成電子裝置包括使用一不含金屬離子(MIF)的顯影液來沖洗光阻物質。在相同或相異的範例中，在第一可撓式基板上形成電子裝置包括將介面活性劑施配於第一可撓式基板以及第二可撓式基板上。在許多實施例中，雙重基板組件能夠在整個步驟155過程中，都維持上述的黏合整體性。
回顧圖1，在某些實施例中，方法100包括從承載基板上剝離含電子裝置的第一可撓式基板。在許多範例中，第一可撓式基板之剝離的步驟160能夠使其乾淨地從承載基板分離，而不損壞或降低第一可撓式基板之電子裝置的效能。
在許多實施例中，將含有電子裝置之第一可撓式基板從承載基板的剝離，包括以紫外線固化第一黏著劑。在其他實施例中，將含有電子裝置的第一可撓式基板從承載基板的剝離，包括與第一黏著劑交聯(crosslinking)。在其他實施例中，將含有電子裝置的第一可撓式基板從承載基板的剝離，包括以紫外線固化第一黏著劑，並與第一黏著劑交聯。
在不同的實施例中，將含有電子裝置的第一可撓式基板從承載基板的剝離，包括施配一溶劑於第一黏著劑。在某些範例中，將一溶劑在第一黏著劑上的施配，因為溶劑擴散的限制而需要較長的拆卸時間，這取決於承載基板與第一可撓式基板間之第一黏著劑與溶劑接觸的面積是有限的。
在某些實施例中，將含有電子裝置的第一可撓式基板從承載基板的剝離，包括加熱承載基板而導致黏力必然的降低，其典型上係藉由分解第一黏著劑。在某些實施例中，將含有電子裝置的第一可撓式基板從承載基板的剝離，包括以鐳射光消融黏著劑，而造成聚合物在鐳射能轉變成熱能之時產生熱分解。在某些實施例中，將含有電子裝置的第一可撓式基板從承載基板的剝離，包括執行一後側準分子鐳射誘導釋放，其藉由融化或消融位於承載基板與第一可撓式基板之介面處的一薄層聚合物。
在某些實施例中，將含有電子裝置的第一可撓式基板從承載基板的剝離，包括使用一細金屬線或刀片而將第一可撓式基板從承載基板進行機械性剝離。在某些實施例中，金屬線的薄度以及/或者第一黏著劑的厚度是足夠的，是故一金屬線能夠通過承載基板與第一可撓式基板之間。
回顧圖式，圖8繪示根據第一實施例之示範性結構800的剖面圖。結構800與上文關於圖1至圖7描述的合成基板是相似的。例如，在許多實施例中，結構800包括含第一側811以及第二側812的承載基板810。在不同實施例中，結構800包括含第一承載側821的第一可撓式基板820。在相同的實施例中，結構800包括含第二承載側831的第二可撓式基板830。在一些實施例中，承載基板810的第一側811會黏合至第一承載側821，且承載基板810的第二側812會黏合至第二承載側831。
在其他的實施例中，第一可撓式基板820以及第二可撓式基板830包括一熱塑性聚合物。在許多實施例中，熱塑性聚合物包括以下所列至少一者：聚苯二甲酸、聚對苯二甲酸乙二醇酯、聚醚碸、聚酰亞胺、聚碳酸、環烯烴共聚物、或液晶聚合物。在某些實施例中，第一可撓式基板820以及第二可撓式基板830的厚度係大於3微米並且小於100微米。
在一些實施例中，承載基板810包括一材料，其玻璃相變點溫度大於或等於約300℃。在其他實施例中，該材料包括以下至少一者：鋁土(Al2 O3 )、矽、不鏽鋼、藍寶石、硼矽化鋇、鹼石灰矽酸鹽，或鹼矽酸鹽。在不同實施例中，承載基板810之厚度係大於或等於約0.5微米，且小於或等於約2.0微米。
在不同實施例中，結構800尚包括第一黏著劑840以及第二黏著劑850。在相同或相異的實施例中，第一黏著劑840以及/或者第二黏著劑850包括漢高(Henkel)NS122，而且/或者厚度大於或等於約3微米且小於或等於約50微米。在其他實施例中，第一黏著劑840以及/或者第二黏著劑850包括一壓感黏著劑而且/或者其厚度能夠大於或等於約3微米且小於或等於約250微米。
在許多實施例中，第一可撓式基板820能夠產生作用於承載基板810上的一第一力。在相同或相異的實施例中，第二可撓式基板830能夠產生作用於承載基板810上的一第二力。在許多實施例中，第二力能夠補償第一力。在一些實施例中，第二力能夠補償大部份的第一力。在其他實施例中，第二力能夠補償小部份的第一力。
在許多實施例中，當第一可撓式基板820黏合於承載基板810時，第一可撓式基板820的平坦度有一第一變異。在相同或相異的實施例中，當第二可撓式基板830黏合於承載基板810時，第二可撓式基板830的平坦度有一第二變異。在許多實施例中，平坦度的第一變異以及第二變異實質上是零。在不同的實施例中，平坦度的第一變異以及第二變異可以是相同的。在其他實施例中，平坦度的第一變異以及第二變異實質上可以是不同的。
圖9繪示根據第一實施例的示範性結構900，其在執行方法100(圖1)的步驟155之後包括結構800(圖8)。在許多實施例中，圖9的結構900包括電子裝置層910。在一些的實施例中，電子裝置可以是半導體裝置。在一些的實施例中，電子裝置可以是電泳顯示器(electrophoretic displays)。在其他的實施例中，電子裝置可以是TFTs。在許多的實施例中，相似的製程條件能用來在已黏合的可撓式基板與習用之硬式矽晶圓之上，製造TFT陣列。
例如，在與圖9之結構900類似的一結構上，形成了32個個別的測試電晶體，其具有96μm的通道寬度(W)以及9μm的通道長度(L)，其中(W/L=10.67)會分散在一150mm晶圓上的不同位置。藉由檢查等效飽和電子遷移率(μsat )、臨界電壓(Vt )、驅動電流(Idrive )以及磁滯性，能夠得到測試電晶體的電效能。圖10顯示根據方法100而形成在熱穩定性PEN(HS-PEN)上之多個TFTs中之一者的電流電壓轉換特徵。汲極電流在汲極電壓0伏特(V)上升到20V時是汲極電壓值(Ids -Vds )的函數，而各閘極步進的變動係從-5V到20V。圖11顯示同一TFT中，閘極電壓從-20V上升到20V的磁滯性，其汲極電力則固定於10V。圖10以及圖11所示之TFT的效能展現了一平均飽和電子遷移率為0.84cm2 /V-sec、臨界電壓為0.66V、次臨界電壓斜率為0.38，導通/截止比(on/off ratio)以及次導通/截止比為109 。其他的TFTs能夠展現的導通/截止比係大於106 或108 。裝置效能是可以預期的，因為在電流-電壓軌跡(trace)與返馳(retrace)之值有很低的磁滯性(低於0.12V)。關於製成在含八個晶圓之數批的HS-PEN式TFTs之平均性質而言，這些性質是穩定的，詳見表格1。
因此，關於製成在黏合式HS-PEN上的氫化非晶矽(a-Si:H)式TFTs之平均效能衡量標準，能夠與使用一相同標準的TFT製程而製成在黏合式不銹鋼(SS)與硬式矽上者比較。HS-PEN與SS上之TFTs的效能等同於製成在硬式矽上者。
為了完整地描述TFT陣列的特徵，陣列中的各TFT會在用於活性基質背板的相關條件之下進行測試。陣列映圖資訊使用了一探針，以使各別像素電容器產生-20V的偏壓(對應於閘極與源極兩者上皆是+20V的偏壓)，並測量流經電晶體的電流。用於一像素的平均驅動電流係約25微安培(μA)。平均效能衡量標準能夠作為參考值，來擷取短路(TFT的平均電流大於兩倍時)以及斷路(TFT的電流小於5μA時)像素。圖12至圖14繪示關於製造在HS-PEN、SS以及矽基板上之四分之一視頻圖形陣列(Quarter Video Graphics Array，QVGA)的TFT陣列驅動電流測試圖。短路會以白方點表示，而斷路會以黑方點表示。對於製成在矽上的TFT陣列而言，圖12所示的陣列映圖中沒有明顯可見的短路以及斷路。在HS-PEN或SS上使用方法100製造TFT陣列，並不會不利地影響製造良率。圖13以及圖14繪示，一典型陣列含有六至十個缺陷(即斷路以及短路)。因此，驅動電流的長條圖顯示於圖12至圖14中各陣列映圖的右側。理想的無缺陷之陣列映圖長條圖是狹窄的常態分佈圖。在長條圖中以歪斜的分佈或多個峰值來顯示這樣缺陷。
圖15顯示的電泳顯示圖(Electrophoretic Displays，EPDs)是根據方法100，使用製成在塑膠基板上的TFT背板。在這個範例中，關於TFT背板的點距是240μm，且供應電壓係約10V。電泳前板(Electrophoretic frontplane，E-Ink)會併入分離的TFT背板，以製成一320╳240像素(3.8吋之對角線)的顯示器。這個顯示器顯示出，僅有用於HE-PEN基板的三個行與列的輸出處。顯示器展現出良好的對比值與灰階(4位元)以及快速的影像切換速度(約0.35秒)。類似的結果亦可見於應用SS箔片在第一可撓式基板的不同範例中。
回顧圖式，圖16至圖18根據第一實施例，而提供了雙重基板組件在不同製程階段的圖像。圖16提供了雙重基板組件在於第一可撓式基板上形成電子裝置之前的圖像。圖17提供了雙重基板組件在經歷自動化光阻塗佈器工具處理後所形成的圖像，該處理係用以在第一可撓式基板上形成一TFT。在某些實施例中，利用自動化工具的能力能夠促進良率以及降低不同裝置之間的變異性。圖18提供的影像顯示了在第一可撓式基板從承載基板剝離之後，含TFT的第一可撓式基板。
圖19以及圖20提供了雙重基板組件以及依比例繪制的一第一可撓式基板的圖像，其中之基板包括GEN II尺寸(370mm x 470mm)的HS-PEN。圖19顯示在主動堆疊沉積以及定圖案之後的HS-PEN式第一可撓式基板。在許多實施例中，第一可撓式基板能夠使用自動化的TFT製造工具來進行加工。圖20顯示第一可撓式基板在從承載基板剝離的樣子。
在某些實施例中，當試圖藉由與方法100不同的一方法來將可撓式基板黏合於一承載基板時，就會發生兩個主要的錯誤模式之一，而導致製程效能的降低。第一常見錯誤模式就是黏著劑產生浮泡，如圖21中所繪示般。圖21中的浮泡產生於一a-Si:H半導體通道層進行電漿輔助化學氣相沉積法(PECVD)之時。浮泡傾向於易發生在黏著劑內有粒子缺陷以及氣泡缺陷之處。浮泡會因為黏著劑在高熱以及/或者真空的製程步驟中產生的氣洩而變得更嚴重。第二常見的錯誤模式就是雙重基板組件上因為翹曲而有過多的黏著劑，詳見上文所述原因。
在不同實施例中，方法100(圖1)以及結構800與900(圖8以及圖9)能夠用在以下至少一者：紙式電子報紙、行動電話、大範圍無線射頻通訊裝置、耐用電子裝置、低成本光電池、感測器、結構性健康監測器、正型X光照射器(conformal x-ray imagers)、人工肌肉、生物組織，以及無線射頻辨識(RFID)標籤等。在其他的實施例中，方法100以及結構800與900能夠用在可撓式平板顯示器製造、可撓式半導體製造、可撓式電子裝置製造/處理、可撓式太陽能製造，以及可撓式感測器製造。
雖然此刻已參照特殊實施例描述了本發明，然而熟習該項技藝者應了解的是，在不違反本發明的精神與範圍之下，能夠進行許多的變動。因此，本發明之實施例的揭露在於解釋本發明的範圍，而非用以限制本發明的範圍。意即，本發明的範圍應僅限於後附之申請專利範圍所需的程度。例如，對於一般熟習該項技藝者的任一人而言，應已了解圖3的活動310、320與330、圖2的程序210、220與230、圖4的程序410、420與430、圖5的程序510、520、530與550、圖6的程序610、620與630、圖7的程序710、720、730與750，以及圖1的步驟110、115、120、125、130、135、140、145、149、150、155以及160包括許多不同的活動、步驟以及程序，且能夠藉由許多不同組件而依不同的次序來執行，而圖1至圖9中的任何元件能夠進行改良，且上述論及的那些實施例不代表所有可能實施例的完整敘述。
任何特殊的申請專利範圍中所主張的所有元件在特定申請專利範圍中所主張的實施例都是必需的。因此，優點、其他益處，以及問題的解答皆已關於特殊實施例來描述。然而，這些優點、其他益處、問題的解答，以及能夠帶來其他優點、益處或解答，或使優點、益處或解答變得更明顯的任何元件或多個元件，不應視為在任何或所有的申請專利範圍中是不可或缺的、必要的或基本的特製件或元件，除非這樣的優點、益處、解答或元件有明確地陳述在該項申請專利範圍中。
再者，倘若實施例以及/或者限制為：(1)未明確地揭露於申請專利範圍中；以及(2)申請專利範圍中的特定元件以及/或限制在揭露奉獻原則中有潛在的等效價值時，則本文揭露的實施例以及限制並不僅供揭露奉獻原則。
110．．．提供一承載基板
115．．．提供一第一可撓式基板
120．．．將第一可撓式基板黏合在承載基板的第一側
125．．．提供一第二可撓式基板
130．．．將第二可撓式基板黏合在承載基板的第二側
135．．．將第一保護層從第一外側移除
140．．．將第二保護層從第二外側移除
145．．．烘烤雙重基板組件
150．．．在第一可撓式基板以及第二可撓式基板提供一障壁層
155．．．在第一可撓式基板上方形成電子裝置
160．．．將含有電子裝置的第一可撓式基板從承載基板剝離
210．．．裝備一承載基板
220．．．提供一第一黏著劑
230．．．提供一第二黏著劑
310．．．選擇一第一黏著劑
320．．．處理承載基板第一側的缺陷
330．．．施配第一黏著劑
340．．．執行一施配後烤(PAB)
410．．．裝備一第一可撓式基板
420．．．烘烤第一可撓式基板
430．．．提供一第一黏著劑
510．．．將一第一保護層施配在第一外側
520．．．將第一承載側黏合於承載基板的第一側
530．．．固化第一黏著劑
540．．．測試第一黏著劑
550．．．清潔第一可撓式基板
610．．．裝備一第二可撓式基板
620．．．烘烤第二可撓式基板
630．．．提供一第二黏著劑
710．．．將一第二保護層施配在第二外側
720．．．將第二承載側黏合於承載基板的第二側
730．．．固化第二黏著劑
740．．．測試第二黏著劑
750．．．清潔第二可撓式基板
800．．．結構
810．．．承載基板
811．．．第一側
812．．．第二側
820．．．第一可撓式基板
821．．．第一承載側
830．．．第二可撓式基板
831‧‧‧第二承載側
840‧‧‧第一黏著劑
850‧‧‧第二黏著劑
900‧‧‧結構
910‧‧‧電子裝置層
為了有助於進一步說明多個實施例，提供了以下圖式，其中：
圖1係根據第一實施例而繪示，為製造電子裝置之方法的範例；
圖2係根據第一實施例而繪示，為提供承載基板之方法的範例；
圖3係根據第一實施例而繪示，為提供一第一黏著劑之方法的範例；
圖4係根據第一實施例而繪示，為提供一第一可撓式基板之方法的範例；
圖5係根據第一實施例而繪示，為將第一可撓式基板黏合於承載基板的第一側之方法的範例；
圖6係根據第一實施例而繪示，為提供一第二可撓式基板之方法的範例；
圖7係根據第一實施例而繪示，為將第二可撓式基板黏合於承載基板的第二側之方法的範例；
圖8係根據第一實施例而繪示，為一結構之範例的剖面圖；
圖9係根據第一實施例而繪示，為形成於一結構上之多個電子裝置的範例之剖面圖；
圖10提供了關於一典型測試薄膜電晶體的電流與電壓間之轉變特徵，其根據第一實施例而提供，其中之薄膜電晶體係使用一180℃之氫化非晶矽製程而製造於熱穩定型之聚萘二甲酸乙二酯製的第一可撓式基板之上，且閘極步進係從-5伏特至20伏特；
圖11係根據第一實施例的薄膜電晶體而提供，提供了當一源極電壓固定於10伏特、而閘極電壓從-20伏特變成20伏特時的範例磁滯曲線，其低於0.12伏特而呈現出極低的磁滯現象；
圖12提供了關於硬質矽製的第一可撓式基板的一示範性薄膜電晶體陣列驅動電流之映圖與直方圖；
圖13提供了一示範薄膜電晶體陣列驅動電流關於熱穩定性之聚萘二甲酸乙二酯製的第一可撓式基板的映圖與直方圖，其提供係根據第一實施例；
圖14提供了一示範薄膜電晶體陣列驅動電流關於平面不銹鋼製之第一可撓式基板的映圖與直方圖，其提供係根據第一實施例；
圖15顯示根據第一實施例的一示範性電泳顯示器，其形成在熱穩定性之聚萘二甲酸乙二酯製的第一可撓式基板上；
圖16顯示薄膜電晶體的製造之前，根據第一實施例的一示範性結構，其具有黏合於承載基板的一熱穩定性之聚萘二甲酸乙二酯製之第一可撓式基板；
圖17顯示當進行自動化光阻塗佈工具之處理之時，根據第一實施例的一示範性結構，其具有黏合於承載基板的一熱穩定性之聚萘二甲酸乙二酯製之第一可撓式基板；
圖18係根據第一實施例的一示範性結構，顯示在製程完成與剝離之後，該結構具有一熱穩定性之聚萘二甲酸乙二酯製之第一可撓式基板；
圖19係根據第一實施例，顯示GEN II規格的一熱穩定性之聚萘二甲酸乙二酯製之第一可撓式基板在完成主動疊層沉積與定圖案之後，黏合於一玻璃承載基板；
圖20係根據第一實施例，顯示在金屬沉積與定圖案之後的GEN II規格之剝離的熱穩定性聚萘二甲酸乙二酯製之第一可撓式基板；
圖21顯示黏合於一矽晶圓的一熱穩定性聚萘二甲酸乙二酯製之第一可撓式基板，其中之基板產生了悲慘的表面浮泡。
110．．．提供一承載基板
115．．．提供一第一可撓式基板
120．．．將第一可撓式基板黏合在承載基板的第一側
125．．．提供一第二可撓式基板
130．．．將第二可撓式基板黏合在承載基板的第二側
135．．．將第一保護層從第一外側移除
140．．．將第二保護層從第二外側移除
145．．．烘烤雙重基板組件
150．．．在第一可撓式基板以及第二可撓式基板提供一障壁層
155．．．在第一可撓式基板上方形成電子裝置
160．．．將含有電子裝置的第一可撓式基板從承載基板剝離

Claims (30)

  1. 一種製造電子裝置之方法，該方法包括：提供一硬質承載基板，其具有一第一側以及一第二側；提供一第一可撓式基板；將該第一可撓式基板以一第一黏著劑黏合至該硬質承載基板的第一側；以及藉由連結一機械結構至該硬質承載基板的第二側而補償該硬質承載基板之一形變，該形變係因為該黏合該第一可撓式基板至該硬質承載基板的第一側而產生。
  2. 如申請專利範圍第1項所述之方法，尚包括：提供一第二可撓式基板；其中：該藉由連結該機械結構至該硬質承載基板的第二側而補償該硬質承載基板之形變係包括以一第二黏著劑將該第二可撓式基板黏合至該硬質承載基板的第二側；以及該機械結構包括該第二可撓式基板。
  3. 如申請專利範圍第2項所述之方法，其中至少一項：該第一可撓式基板包括一第一材料，而且該第二可撓式基板包括該第一材料；或者 該第一黏著劑包括一第二材料，而且該第二黏著劑包括該第二材料。
  4. 如申請專利範圍第2項所述之方法，其中：該第一可撓式基板以及該第二可撓式基板各包括一熱塑性聚合物。
  5. 如申請專利範圍第1至4項中任一項所述之方法，尚包括：在該第一可撓式基板上方形成多個電子裝置。
  6. 如申請專利範圍第5項所述之方法，尚包括：將含有多個電子裝置的該第一可撓式基板從該硬質承載基板剝離；其中：含有多個電子裝置之該第一可撓式基板的剝離包括以下至少一者：以紫外線固化該第一黏著劑；或者交聯(crosslinking)該第一黏著劑。
  7. 一種製造電子裝置之方法，該方法包括：提供一硬質承載基板，其具有一第一側以及一第二側；提供一第一可撓式基板，其具有一第一外側以及一第一承載側； 提供一第二可撓式基板，其具有一第二外側以及一第二承載側；提供一第一黏著劑；提供一第二黏著劑；將一第一保護層施配於該第一外側；將該第一可撓式基板的第一承載側黏合至該硬質承載基板的第一側，其中之該第一黏著劑將該該第一可撓式基板的第一承載側黏合至該硬質承載基板的第一側；固化該第一黏著劑；將一第二保護層施配於該第二外側；將該第二可撓式基板的第二承載側黏合至該硬質承載基板的第二側，其中該第二黏著劑將該第二可撓式基板的第二承載側黏合至該硬質承載基板的第二側；固化該第二黏著劑；將該第一保護層從該第一外側移除；將該第二保護層從該第二外側移除；烘烤該第一可撓式基板、該第二可撓式基板以及該硬質承載基板；以及在該第一可撓式基板或該第二可撓式基板中之至少一者上提供一障壁層；其中：將該第二可撓式基板的第二承載側黏合至該硬質 承載基板的第二側係包括藉由該第一可撓式基板補償作用在該硬質承載基板上的一形變力，該形變力係因將該第一可撓式基板的第一承載側黏合至該硬質承載基板的第一側而導致的。
  8. 如申請專利範圍第7項所述之方法，尚包括以下至少一者：在真空中烘烤該第一可撓式基板，並且在真空中烘烤該第二可撓式基板；將該硬質承載基板的第一側配置成具有一第一單微米粗糙度，以及將該硬質承載基板的第二側配置成具有一第二單微米粗糙度；該第一黏著劑之固化以及該第二黏著劑之固化各包括提供紫外線輻射或提供熱輻射中的至少一者；該第一保護層以及該第二保護層各包括膠帶；或者該障壁層包括氮化矽或二氧化矽中之至少一者。
  9. 如申請專利範圍第7項所述之方法，其中至少一項：該第一可撓式基板以及該第二可撓式基板各包括以下至少一者：(a)一熱塑性聚合物或(b)厚度大於或等於約3微米，且小於或等於約100微米；或者該硬質承載基板包括以下至少一項：(a)一材料之玻璃相變點溫度大於或等於約300℃，或者(b)厚度大於或 等於約0.5毫米且小於或等於約2.0毫米。
  10. 如申請專利範圍第9項所述之方法，其中：當該第一可撓式基板以及該第二可撓式基板各包括該熱塑性聚合物時，該熱塑性聚合物包括以下至少一者：聚苯二甲酸、聚對苯二甲酸乙二醇酯、聚醚碸、聚酰亞胺、聚碳酸、環烯烴共聚物、或液晶聚合物。
  11. 如申請專利範圍第9項所述之方法，其中：當該硬質承載基板包括的材料之玻璃相變點溫度大於或等於約300℃時，該材料包括以下至少一者：鋁土、矽、不鏽鋼、藍寶石、硼矽化鋇、鹼石灰矽酸鹽，或鹼矽酸鹽。
  12. 如申請專利範圍第7項所述之方法，尚包括：處理該硬質承載基板的第一側，以移除缺陷；以及處理該硬質承載基板的第二側，以移除缺陷。
  13. 如申請專利範圍第12項所述之方法，其中：處理該硬質承載基板之第一側以移除缺陷以及處理該硬質承載基板之第二側以移除缺陷中之一者或兩者包括使用一氧氣電漿塵；以及處理該硬質承載基板之第一側以移除缺陷以及處理該硬質承載基板之第二側以移除缺陷，能夠在約同一時 間一起發生。
  14. 如申請專利範圍第7項所述之方法，其中：提供該第一黏著劑包括：選擇該第一黏著劑；以及施配該第一黏著劑；以及提供第二黏著劑包括：選擇該第二黏著劑；以及施配該第二黏著劑。
  15. 如申請專利範圍第14項所述之方法，其中：施配該第一黏著劑以及施配該第二黏著劑各包括以下至少一者：旋轉塗佈、噴霧塗佈、擠壓塗佈、預成型物疊層、狹縫模具塗佈、網版疊層，或者網版印刷。
  16. 如申請專利範圍第7項所述之方法，其中以下之一：該第一黏著劑以及該第二黏著劑各包括以下至少一者：(a)漢高(Henkel)NS122，或者(b)厚度大於或等於約3微米且小於或等於約50微米；或者該第一黏著劑以及該第二黏著劑各包括以下至少一者：(a)一壓感黏著劑，或者(b)厚度大於或等於約3微米且小於或等於約250微米。
  17. 如申請專利範圍第7項所述之方法，其中：將該第一可撓式基板的第一承載側黏合至該硬質承載基板的第一側包括將該第一可撓式基板的第一承載側滾壓在該硬質承載基板的第一側上。
  18. 如申請專利範圍第17項所述之方法，其中：滾壓該第一可撓式基板的第一承載側發生在包括以下至少一者的條件之下：壓力大於或等於每平方英吋約5磅，並低於或等於每平方英吋約60磅，溫度高於或等於約30℃且低於或等於約100℃；或者饋入速率大於或等於每分鐘約0.25米，並低於或等於每分鐘約一米。
  19. 如申請專利範圍第7項所述之方法，其中：該第一可撓式基板包括聚苯二甲酸；以及該第一可撓式基板、該第二可撓式基板以及該硬質承載基板的烘烤發生在包括以下至少一者的條件之下：真空；約30毫陶爾(milliTorr)的壓力；約150℃的溫度；或者約1小時的時間。
  20. 如申請專利範圍第7項所述之方法，其中：該第一可撓式基板包括聚苯二甲酸；以及該第一可撓式基板、該第二可撓式基板以及該硬質承載基板的烘烤發生在包括以下至少一者的條件之下：真空；約30毫陶爾(milliTorr)的壓力；約200℃的溫度；或者約1小時的時間。
  21. 如申請專利範圍第7至20項中任一項所述之方法，尚包括：在該第一可撓式基板上方形成多個電子裝置。
  22. 如申請專利範圍第21項所述之方法，尚包括：將含有多個電子裝置之該第一可撓式基板從該硬質承載基板剝離；其中：將含有多個電子裝置之該第一可撓式基板的剝離包括以下至少一者：以紫外線固化該第一黏著劑；或者交聯該第一黏著劑。
  23. 一種電子裝置，其包括：一硬質承載基板，其具有一第一側以及一第二側； 一第一可撓式基板，其具有一第一承載側；以及一第二可撓式基板，其具有一第二承載側；其中：該硬質承載基板的第一側黏合於該第一承載側；該硬質承載基板的第二側黏合於該第二承載側；當該第一以及第二可撓式基板黏合於該硬質承載基板時，該第一可撓式基板包括平坦度的一第一變異，且該第二可撓式基板包括平坦度的一第二變異，而且平坦度的該第一變異以及平坦度的該第二變異實質上係零；以及該第一可撓式基板以及該第二可撓式基板包括一熱塑性聚合物。
  24. 如申請專利範圍第23項所述之裝置，其中：該硬質承載基板包括一材料，其玻璃相變點溫度係大於或等於約300℃。
  25. 如申請專利範圍第24項所述之裝置，其中：該材料包括以下至少一者：鋁土、矽、不鏽鋼、藍寶石、硼矽化鋇、鹼石灰矽酸鹽，或鹼矽酸鹽。
  26. 如申請專利範圍第23項所述之裝置，其中：該硬質承載基板包括之厚度係大於或等於約0.5毫米，且小於或等於約2.0毫米。
  27. 如申請專利範圍第23項所述之裝置，其中：該熱塑性聚合物包括以下至少一者：聚苯二甲酸、聚對苯二甲酸乙二醇酯、聚醚碸、聚酰亞胺、聚碳酸、環烯烴共聚物、或液晶聚合物；或者該第一可撓式基板以及該第二可撓式基板各包括之厚度係大於或等於約3微米，且小於或等於約100微米。
  28. 如申請專利範圍第23項所述之裝置，尚包括：一第一黏著劑以及一第二黏著劑。
  29. 如申請專利範圍第23項所述之裝置，其中之一項：一第一黏著劑以及一第二黏著劑各包括以下至少一者：(a)漢高(Henkel)NS122，或者(b)厚度大於或等於約3微米且小於或等於約50微米；或者該第一黏著劑以及該第二黏著劑各包括以下至少一者：(a)一壓感黏著劑，或者(b)厚度大於或等於約3微米且小於或等於約250微米。
  30. 如申請專利範圍第23至29項中任一項所述之裝置，其中至少之一項：該第一可撓式基板能夠產生作用於該硬質承載基 板上的一第一力，該第二可撓式基板能夠產生作用於該硬質承載基板上的一第二力，且該第二力能夠補償該第一力。
TW100117770A 2010-05-21 2011-05-20 電子裝置及其製造方法 TWI510145B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34734210P 2010-05-21 2010-05-21
US38360010P 2010-09-16 2010-09-16

Publications (2)

Publication Number Publication Date
TW201220973A TW201220973A (en) 2012-05-16
TWI510145B true TWI510145B (zh) 2015-11-21

Family

ID=45568107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117770A TWI510145B (zh) 2010-05-21 2011-05-20 電子裝置及其製造方法

Country Status (3)

Country Link
US (1) US8992712B2 (zh)
TW (1) TWI510145B (zh)
WO (1) WO2012021196A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
WO2013188498A2 (en) * 2012-06-12 2013-12-19 Arizona Board Of Regents Acting For And On Behalf Of Arizona State University Imaging system and methods of manufacturing and using the same
KR102009727B1 (ko) * 2012-11-26 2019-10-22 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 방법 및 표시 장치를 제조하기 위한 캐리어 기판
TWI482548B (zh) * 2013-02-04 2015-04-21 Unidisplay Inc 線路結構的製造方法
WO2014165149A1 (en) 2013-03-12 2014-10-09 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Thin film transistor detection systems and related methods
KR102065589B1 (ko) * 2013-04-17 2020-01-14 삼성디스플레이 주식회사 플렉서블 디스플레이 장치의 제조방법
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
CN103779390B (zh) * 2014-02-11 2016-08-17 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法
EP3143641A4 (en) 2014-05-13 2018-01-17 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Method of providing an electronic device and electronic device thereof
US10249741B2 (en) 2014-05-13 2019-04-02 Joseph T. Smith System and method for ion-selective, field effect transistor on flexible substrate
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US10091887B2 (en) * 2015-04-02 2018-10-02 Tactotek Oy Multi-material structure with embedded electronics
KR102567206B1 (ko) 2015-06-03 2023-08-14 쓰리엠 이노베이티브 프로퍼티즈 컴파니 아크릴-기반 가요성 조립체 층
US10752810B2 (en) 2015-06-03 2020-08-25 3M Innovative Properties Company Assembly layer for flexible display
US9508393B1 (en) * 2015-06-25 2016-11-29 Western Digital Technologies, Inc. Hard disk drive enclosure base with a helium sealed gasket
CN105271790A (zh) * 2015-11-18 2016-01-27 湖南普照爱伯乐平板显示器件有限公司 一种柔性玻璃的制作方法
CN105552225B (zh) * 2016-01-20 2020-04-17 京东方科技集团股份有限公司 用于制造柔性基板的方法、柔性基板和显示装置
JP6626191B2 (ja) * 2016-04-04 2019-12-25 アルプスアルパイン株式会社 静電容量式センサ
KR102423030B1 (ko) * 2017-06-05 2022-07-20 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
CN111223399A (zh) * 2018-11-27 2020-06-02 中华映管股份有限公司 柔性显示面板的制作方法
CN112256088A (zh) * 2019-07-22 2021-01-22 和鑫光电股份有限公司 可挠性电子装置以及其制作方法
CN110854136B (zh) * 2019-10-31 2022-04-12 深圳市华星光电半导体显示技术有限公司 柔性显示装置基板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972152A (en) * 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
CN101484988A (zh) * 2006-07-05 2009-07-15 亚利桑那董事会，代理并代表亚利桑那州立大学的法人团体 将刚性载体暂时连接至基材的方法

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3089801A (en) 1957-05-27 1963-05-14 Minnesota Mining & Mfg Ultra-thin glass sheet
US3684637A (en) 1970-12-18 1972-08-15 Albert E Anderson Simulated leather laminate and its preparation
US3723635A (en) * 1971-08-16 1973-03-27 Western Electric Co Double-sided flexible circuit assembly and method of manufacture therefor
US4337107A (en) 1980-06-16 1982-06-29 Minnesota Mining And Manufacturing Company Abrasion-resistant transfer laminating sheet material
US4349593A (en) 1981-04-06 1982-09-14 Penn-Gil Fabrics, Inc. Double knit fabric processing into decorative goods
US5220488A (en) 1985-09-04 1993-06-15 Ufe Incorporated Injection molded printed circuits
US5098772A (en) 1986-06-13 1992-03-24 Af Strom Oscar B F Composite sheet for transfer of an image from same to a substrate
US4858073A (en) 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
JP2517040B2 (ja) 1988-02-03 1996-07-24 オリンパス光学工業株式会社 印刷配線板の搬送方法
US5264063A (en) 1990-05-16 1993-11-23 Reflexite Corporation Method for making flexible retroreflective sheet material
US5229882A (en) 1990-05-16 1993-07-20 Reflexite Corporation Colored retroreflective sheeting and method of making same
JP3218542B2 (ja) * 1991-07-02 2001-10-15 ジャパンゴアテックス株式会社 電子回路基板及び半導体チップキャリヤー用シート
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
JPH0722795A (ja) 1993-06-30 1995-01-24 Shin Etsu Chem Co Ltd 薄型基板用固定治具
CA2148066A1 (en) 1994-04-29 1995-10-30 Robert P. Fairbanks Method for joint reinforcement of dissimilar materials
US5453157A (en) 1994-05-16 1995-09-26 Texas Instruments Incorporated Low temperature anisotropic ashing of resist for semiconductor fabrication
JP3081122B2 (ja) 1994-07-18 2000-08-28 シャープ株式会社 基板搬送用治具及びそれを用いた液晶表示素子の製造方法
JPH08148814A (ja) 1994-11-16 1996-06-07 Toshiba Chem Corp カバーレイ付きフレキシブルプリント配線板の製造方法
US5714305A (en) 1995-05-24 1998-02-03 Polaroid Corporation Overcoat-releasing laminate and method for the manufacture thereof
US5702980A (en) 1996-03-15 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd Method for forming intermetal dielectric with SOG etchback and CMP
US5861470A (en) * 1997-03-07 1999-01-19 H. B. Fuller Licensing & Financing, Inc. Two component water-based adhesives for use in dry-bond laminating
US5916652A (en) 1997-04-11 1999-06-29 Data 2 Incorporated Liner for adhesive-backed sheet material
US6670265B2 (en) 1997-05-12 2003-12-30 Advanced Micro Devices, Inc. Low K dielectic etch in high density plasma etcher
US6051169A (en) * 1997-08-27 2000-04-18 International Business Machines Corporation Vacuum baking process
JP3300643B2 (ja) 1997-09-09 2002-07-08 株式会社東芝 半導体装置の製造方法
US5890429A (en) 1997-12-10 1999-04-06 Mcdonnell Douglas Corporation Method of making and bonding a screen printed ink film carrier to an electronic device
DK174111B1 (da) 1998-01-26 2002-06-24 Giga As Elektrisk forbindelseselement samt fremgangsmåde til fremstilling af et sådant
US6083580A (en) 1998-04-20 2000-07-04 Finestone; Arnold B. Cardboard and corrugated board container having laminated walls
JPH11340462A (ja) 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
US6177163B1 (en) 1998-06-22 2001-01-23 Tricor Direct, Inc. Markable repositionable adhesive sheet dispensing roll for use in an industrial setting
US6531021B1 (en) 1999-03-19 2003-03-11 3M Innovative Properties Company Image graphic adhesive system using a non-tacky adhesive
JP4275254B2 (ja) 1999-06-17 2009-06-10 リンテック株式会社 両面粘着シートに固定された物品の剥離方法および剥離装置
JP4173307B2 (ja) 1999-06-24 2008-10-29 株式会社ルネサステクノロジ 半導体集積回路の製造方法
US6153935A (en) 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US20100330748A1 (en) * 1999-10-25 2010-12-30 Xi Chu Method of encapsulating an environmentally sensitive device
JP3400770B2 (ja) 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6531389B1 (en) 1999-12-20 2003-03-11 Taiwan Semiconductor Manufacturing Company Method for forming incompletely landed via with attenuated contact resistance
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
ATE438927T1 (de) 2000-04-18 2009-08-15 E Ink Corp Prozess zur herstellung von dünnfilmtransistoren
JP2002023173A (ja) 2000-07-03 2002-01-23 Minolta Co Ltd 液晶表示素子の製造方法
JP2002023128A (ja) 2000-07-06 2002-01-23 Minolta Co Ltd 液晶表示素子の製造方法及び空液晶表示素子の製造方法
US6630289B1 (en) 2000-08-22 2003-10-07 The Hong Kong University Of Science And Technology Photo-patterned light polarizing films
CN1128470C (zh) 2000-09-01 2003-11-19 陈正明 晶片减薄后与载体分离的工艺方法及其装置
US6746969B2 (en) 2000-10-20 2004-06-08 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US6441491B1 (en) 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6808773B2 (en) 2001-05-24 2004-10-26 Kyodo Printing Co., Ltd. Shielding base member and method of manufacturing the same
WO2003031083A1 (en) 2001-10-05 2003-04-17 High Voltage Graphics, Inc. Screen printed resin film applique or transfer made from liquid plastic dispersion
JP4177993B2 (ja) 2002-04-18 2008-11-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7223672B2 (en) 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
US20040110326A1 (en) 2002-11-20 2004-06-10 Charles Forbes Active matrix thin film transistor array backplane
AU2003277661C1 (en) 2002-11-27 2005-12-08 Kiwa Chemical Industry Co., Ltd. Retroreflective Sheet
JP2004311912A (ja) 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法
EP1629531A2 (en) 2003-04-02 2006-03-01 Koninklijke Philips Electronics N.V. Method of manufacturing a flexible electronic device and flexible device
CN1765161B (zh) 2003-04-18 2011-06-22 揖斐电株式会社 刚挠性电路板
JP4380631B2 (ja) * 2003-05-19 2009-12-09 東レ株式会社 選択結合性物質固定化担体
JP4809596B2 (ja) 2003-08-04 2011-11-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US20050242341A1 (en) 2003-10-09 2005-11-03 Knudson Christopher T Apparatus and method for supporting a flexible substrate during processing
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN100489569C (zh) 2003-10-28 2009-05-20 株式会社半导体能源研究所 制作光学膜的方法
JP2005268312A (ja) 2004-03-16 2005-09-29 Semiconductor Leading Edge Technologies Inc レジスト除去方法及びそれを用いて製造した半導体装置
JP2005294525A (ja) 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
CN101451053A (zh) 2004-05-18 2009-06-10 日立化成工业株式会社 粘接接合片与使用该粘接接合片的半导体装置以及其制造方法
JP4492947B2 (ja) 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006041135A (ja) 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR101046928B1 (ko) 2004-09-24 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조방법
TWI336603B (en) * 2004-12-03 2011-01-21 Ngk Spark Plug Co Method and apparatus for producing a wiring board, including film-peeling
US7402831B2 (en) 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
KR101090258B1 (ko) 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
US7344993B2 (en) 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7316942B2 (en) 2005-02-14 2008-01-08 Honeywell International, Inc. Flexible active matrix display backplane and method
TWI400886B (zh) 2005-02-28 2013-07-01 Semiconductor Energy Lab 半導體裝置和使用該半導體裝置的電子設備
US20080050548A1 (en) 2005-07-28 2008-02-28 High Voltage Graphics, Inc. Decorative article with control shrinkage carrier
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
WO2007042963A1 (en) 2005-10-13 2007-04-19 Nxp B.V. Electronic device or circuit and method for fabricating the same
JP2007146121A (ja) 2005-11-01 2007-06-14 Hitachi Chem Co Ltd 粘弾性樹脂組成物、これを用いた金属箔張積層板、プリプレグ、樹脂付き金属箔及び樹脂フィルム。
KR100839780B1 (ko) 2006-01-18 2008-06-19 주식회사 엘지화학 유연성 기판 반송용 점착제
KR100831562B1 (ko) 2006-03-23 2008-05-21 주식회사 엘지화학 유연성 기판 반송용 점착제 조성물
KR100820170B1 (ko) 2006-08-30 2008-04-10 한국전자통신연구원 플렉시블 기판의 적층 방법
US7977170B2 (en) 2006-10-03 2011-07-12 Eastman Kodak Company Flexible substrate with electronic devices and traces
JP5326202B2 (ja) 2006-11-24 2013-10-30 富士通株式会社 半導体装置及びその製造方法
KR100810708B1 (ko) 2006-12-05 2008-03-07 한국전자통신연구원 플렉시블 디스플레이 장치의 플렉시블 기판 접합 방법
KR101318242B1 (ko) 2007-01-26 2013-10-16 엘지디스플레이 주식회사 플렉서블 표시소자의 제조 방법
US20090004419A1 (en) 2007-06-29 2009-01-01 Cok Ronald S Multi-layer masking film
JP4998725B2 (ja) 2007-07-06 2012-08-15 宇部興産株式会社 テープキャリアパッケージ用柔軟性配線板
WO2009008041A1 (ja) 2007-07-06 2009-01-15 Fujitsu Limited 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
JP5388500B2 (ja) 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5171178B2 (ja) 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
TWI425639B (zh) 2007-10-22 2014-02-01 Au Optronics Corp 一種薄膜電晶體及其製造方法
US9060419B2 (en) 2008-02-08 2015-06-16 Carestream Health, Inc. Substrate formed on carrier having retaining features and resultant electronic device
US20090202857A1 (en) 2008-02-08 2009-08-13 Roger Stanley Kerr Method for forming an electronic device on a flexible metallic substrate and resultant device
KR101015338B1 (ko) 2008-03-13 2011-02-16 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조방법
JP5284147B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板
EP2274162A1 (en) 2008-04-08 2011-01-19 The Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Assemblies and methods for reducing warp and bow of a flexible substrate during semiconductor processing
KR101603775B1 (ko) 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
JP5258467B2 (ja) 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2010051106A2 (en) * 2008-09-12 2010-05-06 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for attaching flexible substrates to rigid carriers and resulting devices
KR101003693B1 (ko) 2008-10-20 2010-12-23 부산대학교 산학협력단 유연한 엑스선 영상센서
KR101495398B1 (ko) 2008-12-02 2015-02-25 아리조나 보드 오브 리젠츠 온 비하프 오브 아리조나 스테이트 유니버시티 유연성 기판 조립체의 제조 방법 및 그것으로부터의 유연성 기판 조립체
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8133763B2 (en) * 2009-05-22 2012-03-13 Texas Instruments Incorporated Method for semiconductor leadframes in low volume and rapid turnaround
JP5521034B2 (ja) 2009-05-29 2014-06-11 アリゾナ・ボード・オブ・リージェンツ，フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステート・ユニバーシティ フレキシブル半導体デバイスを高温で提供する方法およびそのフレキシブル半導体デバイス
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
KR20120075971A (ko) 2010-12-29 2012-07-09 삼성모바일디스플레이주식회사 적층형 포토다이오드 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972152A (en) * 1997-05-16 1999-10-26 Micron Communications, Inc. Methods of fixturing flexible circuit substrates and a processing carrier, processing a flexible circuit and processing a flexible circuit substrate relative to a processing carrier
CN101484988A (zh) * 2006-07-05 2009-07-15 亚利桑那董事会，代理并代表亚利桑那州立大学的法人团体 将刚性载体暂时连接至基材的方法

Also Published As

Publication number Publication date
WO2012021196A3 (en) 2012-04-12
US8992712B2 (en) 2015-03-31
US20140065389A1 (en) 2014-03-06
TW201220973A (en) 2012-05-16
WO2012021196A2 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
TWI510145B (zh) 電子裝置及其製造方法
US9076822B2 (en) Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
KR101088104B1 (ko) 반도체장치의 제조방법
US7279401B2 (en) Fabricating method for flexible thin film transistor array substrate
US9299879B2 (en) Peeling method and method for manufacturing display device using the peeling method
US6759277B1 (en) Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
KR100993130B1 (ko) 반도체 장치 제작 방법
US20030222334A1 (en) Display apparatus and producing method therefor
US20090042356A1 (en) Peeling Method and Method of Manufacturing Semiconductor Device
TW200300610A (en) Vehicle, display device and manufacturing method for a semiconductor device
TW200416636A (en) Flexible electronic device and production method of the same
US20050236091A1 (en) Manufacturing method of a device
US20140254113A1 (en) Method of providing an electronic device structure and related electronic device structures
JP2003249631A (ja) 半導体基板の製造方法および半導体基板ならびに半導体装置
JP4610515B2 (ja) 剥離方法
JP2009231533A (ja) 剥離方法、剥離装置および半導体装置の製造方法
Haq et al. Temporary bond—debond technology for high‐performance transistors on flexible substrates
KR101028394B1 (ko) 반도체장치의 제조방법, 광전변환소자의 제조방법, 발광장치의 제조방법, 센서의 제조방법, 및 전자북 리더의 표시부의 제조방법
WO2010103592A1 (ja) 半導体装置及びその製造方法
KR101005569B1 (ko) 반도체 장치의 제조방법
JP2020024425A (ja) 発光装置