TWI502686B - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TWI502686B
TWI502686B TW098105308A TW98105308A TWI502686B TW I502686 B TWI502686 B TW I502686B TW 098105308 A TW098105308 A TW 098105308A TW 98105308 A TW98105308 A TW 98105308A TW I502686 B TWI502686 B TW I502686B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
gate electrode
region
cap layer
Prior art date
Application number
TW098105308A
Other languages
English (en)
Other versions
TW201001626A (en
Inventor
Shinsuke Sakashita
Takaaki Kawahara
Jiro Yugami
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201001626A publication Critical patent/TW201001626A/zh
Application granted granted Critical
Publication of TWI502686B publication Critical patent/TWI502686B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Description

半導體裝置之製造方法及半導體裝置
本發明係關於一種半導體裝置及其製造方法，更詳細而言，係關於一種具有複數種閘極電極構造之半導體裝置及其製造方法。
於45奈米節點之後的CMOS(Complementary Metal-Oxide-Semiconductor，互補金屬氧化物半導體)器件中，代替將閘極電極設為poly-Si、將閘極絕緣膜設為SiON之構造，而開始了將閘極絕緣膜設為高介電常數之絕緣膜(以下稱為「high-k膜」)之閘極疊層結構之應用。其理由為，與SiO2 膜等相比，high-k膜即便物理膜厚較厚，但在進行電性動作時仍可作為膜厚較薄的膜而發揮功能，即，具有實效的膜厚薄的性質，故可有助於抑制閘極漏電流。
於如此之poly-Si/high-k膜構造中，存在以下問題：在費米能級釘紮(Fermi Level Pinning)該現象之影響下，特別是與pMOSFET(p-Metal-Oxide-Semiconductor Field Effect Transistor，p金屬氧化物半導體場效電晶體)相關而導致器件動作時之閾值電壓(Vth)變高。
因此，作為pMOSFET之閾值電壓(Vth)降低策略，提出有在形成閘極絕緣膜之前向Si基板中注入氟(F)離子(參照非專利文獻1)之方案。然而，為獲得所期望之器件特性，有必要向Si基板中大量地注入F離子。如此，在向Si基板中大量地注入F離子之後，會存在因注入損害而導致器件特性劣化之問題。
又，作為nMOSFET(n-Metal-Oxide-Semiconductor Field Effect Transistor，n金屬氧化物半導體場效電晶體)之閾值電壓(Vth)降低策略，提出有在形成閘極絕緣膜之前向Si基板中注入氮(N2 )離子之方案，但在向Si基板中大量地注入N2 離子之後，仍然會因注入損害而導致器件特性劣化。
因此，由於功函數與FET(Field Effect Transistor，場效電晶體)之閾值電壓(Vth)具有直接之關聯性，故作為用以降低閾值電壓(Vth)之解決策略，提出有將具有所期望之功函數之金屬材料作為閘極電極而應用之方案。將金屬材料用作最下層之閘極電極之材料時，其第1優點在於，金屬閘極電極不會如poly-Si閘極電極時產生空乏層，故可解決因空乏化而導致器件動作時之實效的閘極絕緣膜之膜厚增加之問題，從而可實現高性能器件。另外，第2優點在，於可避免因費米能級釘紮現象而引起閾值電壓控制性困難之缺點。
作為CMOS器件，較好的是使用具有分別適於pMOSFET及nMOSFET之功函數之金屬材料，故於專利文獻1~3中，提出有在將Si膜用於最下層之閘極電極之全矽化的閘極電極中，控制n/p-MOS(Metal Oxide Semiconductor，金屬氧化物半導體)間的材料及結晶相之方法。而且，於專利文獻4中，提出有在n/p-MOS之金屬閘極中，藉由對於使用有同種金屬材料之金屬膜/金屬氮化膜之間的氮擴散之控制而控制金屬閘極電極之功函數之方法。然而，製造流程之複雜化及製造方法之困難化成為問題。
因此，從避免上述問題之觀點出發，推進開發出一種在pMOSFET中具備poly-Si/metal/high-k構造、而在nMOSFET中具備poly-Si/high-k構造之混合金屬閘極CMOS器件(參照非專利文獻2)。
另外，分開製作分別適於pMOSFET及nMOSFET之閘極電極會導致製造方法困難化，故研究出一種對閘極絕緣膜進行封蓋來製作兩種閘極絕緣膜之方法(例如參照非專利文獻3)。
[專利文獻1]日本專利特開2007-242894號公報
[專利文獻2]日本專利特開2007-141889號公報
[專利文獻3]日本專利特開2005-294799號公報
[專利文獻4]日本專利特開2007-142153號公報
[非專利文獻1]M.Inoue et.al,IEDM Tech.Dig.,(2005)p.425.
[非專利文獻2]T.Hayashi et.Al,IEDM Tech.Dig.,(2006)p.247.
[非專利文獻3]V.Narayanan et.al,VLSI Tech.Symp.,(2006)p.224.
如上所述，為使CMOS器件以所期望之閾值電壓(Vth)而動作，較好的是將具有分別適於構成CMOS器件之pMOSFET及nMOSFET之功函數的金屬材料用作閘極電極材料。然而，考慮到按照pMOSFET及nMOSFET來分開製作物性完全不同之兩種以上之材料，會產生使流程複雜化之問題。上述製造方法之困難化即便在專利文獻1~4所記載之使用同種材料之情況下亦無法避免。而且，在pMOSFET及nMOSFET分別使用各別之金屬材料之情況下，於同一晶片(晶圓)上利用乾式蝕刻法等方法同時對異種材料進行加工而形成閘極電極，故難以獲得良好的閘極形狀。藉此，存在無法獲得所期望之器件特性之虞。
另一方面，在採用上述非專利文獻2中記載之混合金屬閘極構造之情況下，閾值電壓之控制範圍狹窄，而且nMOSFET成為poly-Si/high-k構造，故實效的閘極絕緣膜之膜厚增加。由此，亦存在無法獲得所期望之器件特性之可能性，將該點作為課題。而且在非專利文獻2所記載之混合金屬閘極電極之形成方法中，將所期望金屬材料於單側之通道區域上堆積後，必須利用濕式蝕刻法等方法除去其他通道區域上之金屬層。該金屬層之蝕刻步驟係在閘極絕緣膜之正上方進行，故對閘極絕緣膜造成損害之可能性高。藉此，存在導致器件之可靠性下降之虞。
又，在非專利文獻3所記載之對閘極絕緣膜進行封蓋之方法中，於閘極絕緣膜上重複進行封蓋層之形成及除去步驟，從而可能導致閘極絕緣膜劣化，器件之可靠性下降。
本發明之目的在於提供一種半導體裝置、以及可容易地製造上述半導體裝置之半導體裝置之製造方法，上述半導體裝置如CMOS器件般包括複數個半導體元件，該複數個半導體元件分別具有所期望之特性，且可靠性高。
而且，本發明之另一目的在於提供一種半導體裝置之製造方法，其可容易且精度良好地將金屬材料形成為雙閘極電極材料，上述金屬材料具有分別適於如構成CMOS器件之pFET(p-Field Effect Transistor，p場效電晶體)及nFET(n-Field Effect Transistor，n場效電晶體)般的構成半導體裝置之複數個半導體元件之所期望的功函數。
此外，本發明之另一目的在於提供一種可防止閘極絕緣膜之可靠性下降、且可擴大閾值電壓之控制範圍的半導體裝置之製造方法及半導體裝置。
本發明之半導體裝置之製造方法係將導電型互異之第1導電型半導體元件與第2導電型半導體元件一併設置者，其特徵在於包括：在半導體基板上，形成使形成有上述第1導電型半導體元件之第1導電型元件區域與形成有上述第2導電型半導體元件之第2導電型元件區域彼此分離的元件分離膜之步驟；在配設於上述半導體基板之主面上之閘極絕緣膜之表面上，形成第1金屬膜之步驟；在形成於上述第1導電型元件區域上之上述第1金屬膜之上表面上，形成與上述第1金屬膜為不同種材料之第1蓋層之步驟；利用第1熱處理而使上述第1蓋層與上述第1導電型元件區域內之上述第1金屬膜產生反應之步驟；以及形成在上述第1導電型元件區域與上述第2導電型元件區域上具有不同組成之雙閘極電極構造之步驟。
而且，本發明之半導體裝置之製造方法係將導電型互異之第1導電型半導體元件與第2導電型半導體元件一併設置者，其特徵在於包括：在形成有第1導電型半導體元件之第1導電型元件區域及形成有第2導電型半導體元件之第2導電型元件區域之半導體基板上，形成包含絕緣性材料之絕緣層之步驟；在第1導電型元件區域及第2導電型元件區域之半導體基板與絕緣層之間、或者在第1導電型元件區域及第2導電型元件區域之絕緣層上，形成含有第1元素之第1元素層之步驟；在第1導電型元件區域及第2導電型元件區域之第1元素層上，形成包含導電性材料之電極用導電層之步驟；在第1導電型元件區域之電極用導電層上，形成含有與第1元素不同的第2元素之第2元素層之步驟；以及對絕緣層及電極用導電層與第1元素層及第2元素層一併來實施熱處理之步驟。
此外，本發明之半導體裝置之製造方法係將導電型互異之第1導電型半導體元件與第2導電型半導體元件一併設置者，其特徵在於包括：在形成有第1導電型半導體元件之第1導電型元件區域及形成有第2導電型半導體元件之第2導電型元件區域之半導體基板上，形成包含絕緣性材料之絕緣層之步驟；在第1導電型元件區域及第2導電型元件區域之半導體基板與絕緣層之間、或者第1導電型元件區域及第2導電型元件區域之絕緣層上，形成含有第1元素之第1元素層之步驟；在第1導電型元件區域及第2導電型元件區域之第1元素層上，形成包含導電性材料之電極用導電層之步驟；在第2導電型元件區域之電極用導電層上，形成擴散抑止層之步驟，該擴散抑止層抑制或防止與第1元素不同之第2元素之擴散；在擴散抑止層上及第1導電型元件區域之電極用導電層上，形成含有第2元素之第2元素層之步驟；以及對絕緣層、電極用導電層及擴散抑止層與第1元素層及第2元素層一併來實施熱處理之步驟。
又，本發明之半導體裝置之製造方法係將導電型互異之第1導電型半導體元件與第2導電型半導體元件一併設置者，其特徵在於包括：在形成有第1導電型半導體元件之第1導電型元件區域及形成有第2導電型半導體元件之第2導電型元件區域之半導體基板上，形成包含絕緣性材料之絕緣層之步驟；在第1導電型元件區域及第2導電型元件區域之半導體基板與絕緣層之間、或者在第1導電型元件區域及第2導電型元件區域之絕緣層上，形成含有第1元素之第1元素層之步驟；在第1導電型元件區域及第2導電型元件區域之第1元素層上，以使在第2導電型元件區域上之厚度尺寸大於在第1導電型元件區域上之厚度尺寸之方式而形成包含導電性材料的電極用導電層之步驟；在第1導電型元件區域及第2導電型元件區域之電極用導電層上，形成含有與第1元素不同的第2元素之第2元素層之步驟；以及對絕緣層及電極用導電層與第1元素層及第2元素層一併來實施熱處理之步驟。
本發明之半導體裝置係將導電型互異之第1導電型半導體元件與第2導電型半導體元件一併設置者，其特徵在於：第1導電型半導體元件包括：第1元素添加絕緣層，其設置於半導體基板上，具有絕緣性，且含有第1元素及與第1元素不同之第2元素；及元素添加導電層，其設置於第1元素添加絕緣層上，具有導電性，且含有第2元素；第2導電型半導體元件包括：第2元素添加絕緣層，其與第1元素添加絕緣層一併設置於設置有第1元素添加絕緣層之半導體基板上，具有絕緣性，且含有第1元素；及電極用導電層，其設置於第2元素添加絕緣層上，且具有導電性。
而且，本發明之半導體裝置係將導電型互異之第1導電型半導體元件與第2導電型半導體元件一併設置者，其特徵在於：第1導電型半導體元件包括：第1元素添加絕緣層，其設置於半導體基板上，具有絕緣性，且含有第1元素及與第1元素不同之第2元素；及第1元素添加導電層，其設置於第1元素添加絕緣層上，具有導電性，且含有第2元素；第2導電型半導體元件包括：第2元素添加絕緣層，其與第1元素添加絕緣層一併設置於設置有第1元素添加絕緣層之半導體基板上，具有絕緣性，且含有第1元素；電極用導電層，其設置於第2元素添加絕緣層上，且具有導電性；第2元素添加導電層，其設置於電極用導電層上，具有導電性，且含有第2元素；及另一個第2元素添加導電層，其設置於第2元素添加導電層上，具有導電性，且含有第2元素。
又，本發明之半導體裝置係將導電型互異之第1導電型半導體元件與第2導電型半導體元件一併設置者，其特徵在於：第1導電型半導體元件包括：第1元素添加絕緣層，其設置於半導體基板上，具有絕緣性，且含有第1元素及與第1元素不同之第2元素；及第1元素添加導電層，其設置於第1元素添加絕緣層上，具有導電性，且含有第2元素；第2導電型半導體元件包括：第2元素添加絕緣層，其與第1元素添加絕緣層一併設置於設置有第1元素添加絕緣層之半導體基板上，具有絕緣性，且含有第1元素；電極用導電層，其設置於第2元素添加絕緣層上，且具有導電性；及第2元素添加導電層，其設置於電極用導電層上，具有導電性，且含有第2元素。
另外，本發明之半導體裝置係將導電型互異之第1導電型半導體元件與第2導電型半導體元件一併設置者，其特徵在於：第1導電型半導體元件包括：第1元素添加絕緣層，其設置於半導體基板上，具有絕緣性，且含有第1元素及與第1元素不同之第2元素；及第1元素添加導電層，其設置於第1元素添加絕緣層上，具有導電性，且含有第2元素；第2導電型半導體元件包括：第2元素添加絕緣層，其與第1元素添加絕緣層一併設置於設置有第1元素添加絕緣層之半導體基板上，具有絕緣性，且含有第1元素；電極用導電層，其設置於第2元素添加絕緣層上，且具有導電性；及上部導電層，其設置於電極用導電層上，具有導電性，且包含與電極用導電層不同之材料。
根據本發明之半導體裝置之製造方法，可輕易形成因具有第1導電型半導體元件閘極電極之金屬膜與第2導電型半導體元件閘極電極之金屬膜具互異功函數的雙閘極電極構造，而使第1導電型半導體元件、第2導電型半導體元件可分別以所期望之閾值電壓動作的半導體裝置。特別是由於第1導電型半導體元件之閘極電極之金屬膜之主材料與第2導電型半導體元件之閘極電極之金屬膜之主材料相同，故可使閘極電極之加工變得更容易，從而可提高微細閘極電極之加工精度。而且，不會在製造步驟中產生對閘極絕緣膜之損害，因此可實現具有較高可靠性之半導體裝置。如此，根據本發明之半導體裝置之製造方法，可容易地製造使第1導電型半導體元件及第2導電型半導體元件分別具有所期望之特性、且可靠性高的半導體裝置。
此外，根據本發明之半導體裝置之製造方法，於第1導電型元件區域及第2導電型元件區域之半導體基板上形成有絕緣層，並於該絕緣層與半導體基板之間或者絕緣層上依次形成有第1元素層及電極用導電層。於已形成之電極用導電層中之第1導電型元件區域上的電極用導電層上，形成有第2元素層。絕緣層及電極用導電層與已形成之第1元素層及第2元素層一併受到熱處理。利用該熱處理，可使第1元素層中含有之第1元素向第1元素層之上方或者下方之絕緣層擴散，而且可使第2元素層中含有之第2元素向第2元素層下方之電極用導電層擴散，並進一步向電極用導電層下方之絕緣層擴散。由此，在第1導電型元件區域上，可形成含有第1及第2元素之絕緣層，且在第2導電型元件區域上，可形成含有第1元素之絕緣層，從而可分別控制第1導電型半導體元件之閾值電壓及第2導電型半導體元件之閾值電壓。因此，可擴大閾值電壓之控制範圍。
又，第2元素層係於電極用導電層上所形成，且在第2元素層與絕緣層之間介在有電極用導電層，因此，為了在第1導電型元件區域上形成第2元素層，例如遍及第1導電型元件區域與第2導電型元件區域而形成第2元素層之後，在除去第2導電型元件區域上之第2元素層時，可防止絕緣層劣化。由此，可防止劣化所導致的絕緣層之可靠性下降，從而可防止絕緣層之可靠性下降，且可擴大閾值電壓之控制範圍。例如，當第1導電型半導體元件及第2導電型半導體元件係將絕緣層形成為閘極絕緣膜之MOS電晶體時，可防止閘極絕緣膜之可靠性下降，且可擴大閾值電壓之控制範圍。因此，可容易地製造使第1導電型半導體元件及第2導電型半導體元件分別具有所期望之特性、且可靠性高的半導體裝置。
此外，根據本發明之半導體裝置之製造方法，於第1導電型元件區域及第2導電型元件區域之半導體基板上形成有絕緣層，並且於該絕緣層與半導體基板之間或者絕緣層上依次形成有第1元素層及電極用導電層。於已形成之電極用導電層中之第2導電型元件區域之電極用導電層上，形成有擴散抑止層，並於該擴散抑止層上及第1導電型元件區域之電極用導電層上，形成有第2元素層。絕緣層、電極用導電層及擴散抑止層與已形成之第1元素層及第2元素層一同受到熱處理。
利用該熱處理，可使第1元素層中含有之第1元素向第1元素層之上方或者下方之絕緣層擴散。而且在第1導電型元件區域中，可使第2元素層中含有之第2元素向第2元素層下方之電極用導電層擴散，並進一步向電極用導電層下方之絕緣層擴散。在第2導電型元件區域中，第2元素層係於擴散抑止層上所形成，故在擴散抑止層之作用下，可抑制或防止第2元素向電極用導電層及絕緣層之擴散。由此，在第1導電型元件區域上，可形成含有第1及第2元素之絕緣層，且在第2導電型元件區域上，可形成含有第1元素之絕緣層，從而可分別控制第1導電型半導體元件之閾值電壓及第2導電型半導體元件之閾值電壓。因此，可擴大閾值電壓之控制範圍。
而且，第2元素層係在電極用導電層上所形成，且在第2元素層與絕緣層之間介在有電極用導電層，因此，為了在第1導電型元件區域上形成第2元素層，例如遍及第1導電型元件區域與第2導電型元件區域而形成第2元素層之後，在除去第2導電型元件區域上之第2元素層時，可防止絕緣層劣化。由此，可防止劣化所導致的絕緣層之可靠性下降，從而可防止絕緣層之可靠性下降，且可擴大閾值電壓之控制範圍。例如，當第1導電型半導體元件及第2導電型半導體元件係將絕緣層形成為閘極絕緣膜之MOS電晶體時，可防止閘極絕緣膜之可靠性下降，且可擴大閾值電壓之控制範圍。因此可容易地製造使第1導電型半導體元件及第2導電型半導體元件分別具有所期望之特性、且可靠性高的半導體裝置。
另外，根據本發明之半導體裝置之製造方法，於第1導電型元件區域及第2導電型元件區域之半導體基板上形成有絕緣層，並且於上述絕緣層與半導體基板之間或者絕緣層上依次形成有第1元素層及電極用導電層。電極用導電層形成為，在第2導電型元件區域上之厚度尺寸大於在第1導電型元件區域上之厚度尺寸。於該電極用導電層上，遍及第1導電型元件區域及第2導電型元件區域而形成有第2元素層。絕緣層及電極用導電層與已形成之第1元素層及第2元素層一同受到熱處理。利用該熱處理，可使第1元素層中含有之第1元素向第1元素層之上方或者下方之絕緣層擴散，而且可使第2元素層中含有之第2元素向第2元素層下方之電極用導電層擴散，並進一步向電極用導電層下方之絕緣層擴散。
對電極用導電層而言，在第2導電型元件區域上之厚度尺寸大於在第1導電型元件區域上之厚度尺寸，因此在第2導電型元件區域上，與第1導電型元件區域相比，可抑制第2元素向電極用導電層及絕緣層之擴散。例如，可使第2元素在第2導電型元件區域上擴散至絕緣層跟前，而在第1導電型元件區域中並不只擴散至絕緣層跟前。由此，在第1導電型元件區域上，可形成含有第1及第2元素之絕緣層，且在第2導電型元件區域上，可形成含有第1元素之絕緣層，從而可分別控制第1導電型半導體元件之閾值電壓及第2導電型半導體元件之閾值電壓。因此，可擴大閾值電壓之控制範圍。
另外，第2元素層係於電極用導電層上所形成，且在第2元素層與絕緣層之間介在有電極用導電層，因此在形成第2元素層時可防止絕緣層劣化。由此，可防止劣化所導致的絕緣層之可靠性下降，從而可防止絕緣層之可靠性下降，且可擴大閾值電壓之控制範圍。例如，當第1導電型元件及第2導電型元件係將絕緣層形成為閘極絕緣膜之MOS電晶體時，可防止閘極絕緣膜之可靠性下降，並且可擴大閾值電壓之控制範圍。因此，可容易地製造使第1導電型半導體元件及第2導電型半導體元件分別具有所期望之特性、且可靠性高的半導體裝置。
根據本發明之半導體裝置，第1導電型半導體元件於第1元素添加絕緣層中含有第1及第2元素，且於該第1元素添加絕緣層上之元素添加導電層中含有第2元素。而且，第2導電型半導體元件於第2元素添加絕緣層中含有第1元素，且於該第2元素添加絕緣層上具備電極用導電層。由此，可實現具有各自適合的閾值電壓之第1導電型半導體元件及第2導電型半導體元件。另外，第1及第2元素添加絕緣層並未在作為第1及第2元素添加絕緣層之絕緣層上實施蝕刻即可形成，故可防止製造過程中之劣化，從而可防止可靠性之下降。因此，可實現使第1導電型半導體元件及第2導電型半導體元件分別具有所期望之特性、且可靠性高的半導體裝置。
此外，根據本發明之半導體裝置，第1導電型半導體元件於第1元素添加絕緣層中含有第1及第2元素，且於上述第1元素添加絕緣層上之第1元素添加導電層中含有第2元素。而且，第2導電型半導體元件於第2元素添加絕緣層中含有第1元素，且於上述第2元素添加絕緣層上具備電極用導電層，並且於上述電極用導電層上之第2元素添加導電層以及另一個第2元素添加導電層中含有第2元素。由此，可實現具有各自適合的閾值電壓之第1導電型半導體元件及第2導電型半導體元件。另外，第1及第2元素添加絕緣層並未在作為第1及第2元素添加絕緣層之絕緣層上實施蝕刻即可形成，故可防止製造過程中之劣化，從而可防止可靠性之下降。因此，可實現使第1導電型半導體元件及第2導電型半導體元件分別具有所期望之特性、且可靠性高的半導體裝置。
又，根據本發明之半導體裝置，第1導電型半導體元件於第1元素添加絕緣層中含有第1及第2元素，且於此第1元素添加絕緣層上之第1元素添加導電層中含有第2元素。而且，第2導電型半導體元件於第2元素添加絕緣層中含有第1元素，且於此第2元素添加絕緣層上具備電極用導電層，於上述電極用導電層上之第2元素添加導電層中含有第2元素。由此，可實現具有各自適合的閾值電壓之第1導電型半導體元件及第2導電型半導體元件。另外，第1及第2元素添加絕緣層並未在作為第1及第2元素添加絕緣層之絕緣層上實施蝕刻即可形成，故可防止製造過程中之劣化，從而可防止可靠性之下降。因此，可實現使第1導電型半導體元件及第2導電型半導體元件分別具有所期望之特性、且可靠性高的半導體裝置。
另外，根據本發明之半導體裝置，第1導電型半導體元件於第1元素添加絕緣層中含有第1及第2元素，且於上述第1元素添加絕緣層上之第1元素添加導電層中含有第2元素。而且，第2導電型半導體元件於第2元素添加絕緣層中含有第1元素，於上述第2元素添加絕緣層上具備電極用導電層，且於上述電極用導電層上具備包含與電極用導電層不同之材料之上部導電層。由此，可實現具有各自適合的閾值電壓之第1導電型半導體元件及第2導電型半導體元件。另外，第1及第2元素添加絕緣層並未在作為第1及第2元素添加絕緣層之絕緣層上實施蝕刻即可形成，故可防止製造過程中之劣化，從而可防止可靠性之下降。因此，可實現使第1導電型半導體元件及第2導電型半導體元件分別具有所期望之特性、且可靠性高的半導體裝置。
以下，對用以實施本發明之複數個形態加以說明。於各實施形態中，有時會對與之前的實施形態中所說明之事項相對應之部分附以相同之參照符號，以省略重複之說明。在僅對構成之一部分加以說明的情況下，則構成之其他部分與之前所說明之實施形態相同。
<第1實施形態>圖1~圖4及圖6~圖9係表示本發明第1實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。本實施形態之半導體裝置係具有互補型MOS(Complementary Metal-Oxide Semiconductor，互補型金屬氧化物半導體，簡稱為CMOS)構造之半導體裝置，具體而言其係一種CMOS電晶體。圖5係示意性表示第1實施形態之半導體裝置中之下述的n側蓋層8A之形成區域之俯視圖。再者，圖5中之與虛線I-II相關之剖面圖相當於圖4。CMOS電晶體更詳細而言係一種CMOS場效電晶體(Field Effect Transistor，簡稱為FET)。於CMOSFET中，一併設置有作為n通道MOS電晶體之n型MOS電晶體、及作為p通道MOS電晶體之p型MOS電晶體。n型MOS電晶體更詳細而言係nMOSFET(以下，有時稱為「nFET」)，p型MOS電晶體更詳細而言係pMOSFET(以下，有時稱為「pFET」)。如此，於CMOSFET中，一併設置有導電型互異之nMOSFET及pMOSFET。nMOSFET相當於第1導電型半導體元件，pMOSFET相當於第2導電型半導體元件。
首先，如圖1所示，根據習知的CMOS製作流程，依次形成從作為半導體基板之矽(Si)基板1之主面朝向p型半導體層2之內部延伸的p井3及n井4、以及作為元件分離膜之絕緣膜(以下，有時稱為「元件分離絕緣膜」)5等。此處，如圖5所示，元件分離絕緣膜5係被劃分為形成有nMOSFET之nMOSFET區域(以下，有時稱為「nFET區域」)Rn、及形成有pMOSFET之pMOSFET區域(以下，有時稱為「pFET區域」)Rp之絕緣膜，在元件分離絕緣膜5之底面正下方，形成有p井3及n井4之邊界面BS。該邊界面BS相當於nFET區域Rn與pFET區域Rp之邊界。如此，nFET區域Rn與pFET區域Rp藉由元件分離絕緣膜5而彼此分離。nFET區域Rn相當於第1導電型元件區域，pFET區域Rp相當於第2導電型元件區域。而且，從Si基板1之主面朝向p型半導體層2之內部延伸之元件分離絕緣膜5之形成步驟，相當於在半導體基板上形成元件分離膜之步驟。
在形成p井3、n井4及元件分離絕緣膜5之後，在Si基板1之上述主面上，遍及整個表面而形成例如氮氧化鉿矽(HfSiON)，來作為形成high-k膜之閘極絕緣膜6。再者，閘極絕緣膜6之材料並不限定於此，作為其他的閘極絕緣膜6之材料，亦可使用矽氮氧化膜(SiON)、或鉿(Hf)、鑭(La)、鋁(Al)等之氧化膜、氮氧化膜、或者氮氧化矽化膜。
接著，如圖2所示，在閘極絕緣膜6之上表面上，利用濺鍍法等遍及整個表面而形成相當於第1金屬膜之閘極電極用金屬膜M。對於此時的閘極電極用金屬膜M之膜厚而言，若過薄，則同膜M之膜厚變得難以控制，另一方面，若過厚，則下述的n側蓋層8A之擴散變得不充分，因此，根據經驗而將上述膜厚設定為3 nm~30 nm之範圍內的值。作為閘極電極用金屬膜M之材料，可使用含有鈦(Ti)、鉭(Ta)、Hf及鎢(W)中之至少一種元素之材料(第1材料)、或者上述第1材料之氮化物(例如TiN等)、碳化物(例如TaC等)、矽化物(例如HfSi等)、氮化矽化物(例如TaSiN等)、或者碳氮化物(例如TaCN等)中之任一種材料。
另外，於閘極電極用金屬膜M之上表面上塗佈抗蝕劑並進行使用有光阻遮罩之光微影，從而如圖3所示，於閘極電極用金屬膜M之上表面中的屬於pFET區域Rp內之部分上，遍及整個表面而形成抗蝕圖案7。
其次，將抗蝕圖案7作為遮罩，利用濺鍍法等，如圖4及圖5的例示，在形成於nFET區域Rn上之閘極電極用金屬膜M之上表面上，本實施形態中僅在閘極電極用金屬膜M之上表面中的屬於nFET區域Rn內之部分上，遍及整個表面而形成n側蓋層(相當於第1蓋層)8A。其後，除去無需之抗蝕圖案7。此處，根據經驗，將n側蓋層8A之膜厚設定為10 nm以下。而且，n側蓋層8A係由與閘極電極用金屬膜M為異種之材料所形成。作為n側蓋層8A之材料，較理想的是使用含有Hf、Ta、La、鎂(Mg)、鐿(Yb)及銦(In)中之至少一種元素之金屬材料(第2材料)、或上述第2材料之氧化物、氮化物、碳化物、矽化物、氮化矽化物、或者碳氮化物中之任一種材料。
再者，作為n側蓋層8A之另一形成方法，亦可使用圖6中例示之方法。即，首先，在閘極電極用金屬膜M之上表面上遍及整個表面而形成蓋層8AP，其後，在蓋層8AP之上表面中的屬於nFET區域Rn之部分上，遍及整個表面而形成抗蝕圖案7A，將抗蝕圖案7A作為遮罩並利用濕式蝕刻法或者乾式蝕刻法等而除去屬於pFET區域Rp內之蓋層8AP之所有部分。藉此，可僅在閘極電極用金屬膜M之上表面中的屬於nFET區域Rn內之部分上，遍及整個表面而形成n側蓋層8A。之後，除去無需的抗蝕圖案7A。
於形成n側蓋層8A之後，實施熱處理，使n側蓋層8A與nFET區域Rn內之閘極電極用金屬膜M(即，位於n側蓋層8A正下方之閘極電極用金屬膜M之部分)反應，以使n側蓋層8A向位於n側蓋層8A下方之閘極電極用金屬膜M內擴散，從而如圖7所示，於nFET區域Rn內形成n側閘極電極用金屬膜MA。藉此，與閘極絕緣膜6之上表面接觸之最下層之閘極電極層在pFET區域Rp內成為閘極電極用金屬膜M，另一方面，在nFET區域Rn內成為n側閘極電極用金屬膜MA。再者，用以擴散(反應)之熱處理溫度係因應蓋層A之材料而決定。用以使上述的n側蓋層8A向nFET區域Rn內之閘極電極用金屬膜M內擴散並產生反應之熱處理，相當於第1熱處理。
接著，如圖8所示，在30 nm~120 nm之範圍內，在最下層之閘極電極層之上表面上，遍及整個表面而堆積多晶矽層(以下，有時稱為「p-Si層」)10A。此處，形成p-Si層10A之優點在於，在其後之步驟中可直接使用與習知方法相同的CMOS形成方法。再者，亦可不形成p-Si層10A，而是分別僅使用閘極電極用金屬膜M及n側閘極電極用金屬膜MA來構成pFET及nFET之各個閘極電極。其後，利用乾式蝕刻法等來進行用以形成pFET及nFET之各閘極電極之加工。此時，nFET及pFET之各個閘極電極之主材料均相同，故閘極電極之加工變得容易。由此，如圖9所示，形成nFET之閘極電極GE為n側閘極電極用金屬膜MA與p-Si層10之堆疊構造、且pFET之閘極電極GE為閘極電極用金屬膜M與p-Si層10之堆疊構造的雙閘極電極構造。如此，進行用以形成pFET及nFET之各閘極電極之加工的步驟，相當於形成在nFET區域Rn與pFET區域Rp具有互異組成之雙閘極電極構造的步驟。
其後，依次經過通常之CMOS形成方法流程而完成CMOS。於上述的CMOS形成方法流程中，形成有圖9所示之源極/汲極區域11及側壁間隔件12。
由以上之記載，根據本實施形態，可輕易且精度良好地形成因具有nFET之閘極電極GE為n側閘極電極用金屬膜MA且pFET之閘極電極GE為閘極電極用金屬膜M的這類具互異功函數之雙閘極電極構造而使nFET、pFET能分別以所期望之閾值電壓動作的CMOS。特別是由於閘極電極GE之主材料在nFET及pFET間相同，故利用乾式蝕刻法等對閘極電極之加工變得容易。藉此，可使微細閘極電極之加工精度提高。又，原本不需要進行如習知的混合金屬閘極電極構造般僅除去單通道區域上之閘極電極之步驟，故對閘極絕緣膜6之損害消失，由此可實現高可靠性之器件。如此，根據本實施形態之半導體裝置之製造方法，可容易地製造使nFET及pFET分別具有所期望之特性、且可靠性高的半導體裝置。
<第2實施形態>圖10~圖12係表示本發明第2實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。於本實施形態中，按照與第1實施形態相同之流程形成閘極電極用金屬膜M之後，利用使用有光阻遮罩之方法(參照圖3)、或者使用有濕式蝕刻法或乾式蝕刻法等之方法(參照圖6)，如圖10之剖面圖所示，在形成於pFET區域Rp上之閘極電極用金屬膜M之上表面上，本實施形態中僅在閘極電極用金屬膜M之上表面中的屬於pFET區域Rp內之部分上，形成p側蓋層8B。p側蓋層(相當於第1蓋層)8B之膜厚根據經驗而設為10 nm以下。而且，p側蓋層8B係由與閘極電極用金屬膜M為異種之材料所形成。作為p側蓋層8B之材料，較理想的是使用含有鉑(Pt)、銥(Ir)、鎳(Ni)、鋁(Al)及釕(Ru)中之至少一種之金屬材料(第3材料)、或上述第3材料之氧化物、氮化物、碳化物、矽化物、氮化矽化物、或者碳氮化物中之任一種材料。
其後，實施熱處理，使p側蓋層8B與pFET區域Rp內之閘極電極用金屬膜M(即，位於p側蓋層8B正下方之閘極電極用金屬膜M之部分)反應，以使p側蓋層8B向位於p側蓋層8B下方之閘極電極用金屬膜M內擴散，從而如圖11所示，於pFET區域Rp內形成p側閘極電極用金屬膜MB。再者，用以擴散之上述熱處理溫度係根據p側蓋層8B之材料而決定。用以使上述p側蓋層8B向pFET區域Rp內之閘極電極用金屬膜M內擴散並產生反應之熱處理，相當於第1熱處理。
其後，與第1實施形態相同，在30 nm~120 nm之範圍內堆積p-Si層，並利用乾式蝕刻法等來加工pFET及nFET之各閘極電極。此時，本實施形態中，閘極電極之主材料在nFET及pFET間亦相同，故閘極電極之加工變得容易。由此，如圖12所示，形成有nFET之閘極電極GE具有閘極電極用金屬膜M與p-Si層10之堆疊構造、且pFET之閘極電極GE具有p側閘極電極用金屬膜MB與p-Si層10之堆疊構造的雙閘極電極構造。
之後，與第1實施形態相同，依次經過通常之CMOS形成方法流程而完成CMOS。
再者，本實施形態中，亦可不形成p-Si層10。
由以上之記載，根據本實施形態，可輕易且精度良好地形成因具有nFET之閘極電極GE為閘極電極用金屬膜M且pFET之閘極電極GE為p側閘極電極用金屬膜MB的這類具互異功函數之雙閘極電極構造而使nFET及pFET能分別以所期望之閾值電壓動作的CMOS。特別是由於閘極電極GE之主材料在nFET及pFET間相同，故利用乾式蝕刻法等對閘極電極之加工變得容易。藉此，可使微細閘極電極之加工精度提高。又，原本不需要進行如習知的混合金屬閘極電極構造般僅除去單通道區域上之閘極電極之步驟，故對閘極絕緣膜6之損害消失，由此可實現高可靠性之器件。如此，根據本實施形態之半導體裝置之製造方法，可容易地製造使nFET及pFET分別具有所期望之特性、且可靠性高的半導體裝置。
<第3實施形態>圖13~圖17係表示本發明第3實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。本實施形態之特徵在於，於同一晶片上，在nFET區域Rn內形成n側閘極電極用金屬膜MA，並在pFET區域Rp內形成p側閘極電極用金屬膜MC。p側閘極電極用金屬膜MC相當於第2實施形態之p側閘極電極用金屬膜MB，且以與第2實施形態之p側閘極電極用金屬膜MB相同之方式形成。
首先，對於在同一晶片上形成n側閘極電極用金屬膜MA及p側閘極電極用金屬膜MC之一個方法進行說明。即，利用與第1實施形態之圖1~圖7中所記載之方法相同之方法，在nFET區域Rn內形成n側閘極電極用金屬膜MA。然後，使用與第1實施形態中已描述之方法相同的方法(參照圖3或者圖6)，如圖13所示，僅在pFET區域Rp內之閘極電極用金屬膜M之上表面上，遍及整個表面而形成第2p側蓋層(相當於第2蓋層)8C。接著，以根據第2p側蓋層8C之材料情況而決定之特定溫度進行熱處理，使第2p側蓋層8C向pFET區域Rp內之閘極電極用金屬膜M內擴散，從而如圖14所示，在pFET區域Rp內形成p側閘極電極用金屬膜MC。
第2p側蓋層8C相當於第2實施形態之p側蓋層8B，該第2p側蓋層8C係在nFET區域Rn內形成有n側閘極電極用金屬膜MA之後所形成，除此以外，以與第2實施形態之p側蓋層8B相同之方式而形成。第2p側蓋層8C係由與閘極電極用金屬膜M及相當於第1蓋層之n側蓋層8A為異種之材料所形成。作為第2p側蓋層8C之材料，較理想的是使用含有鉑(Pt)、銥(Ir)、鎳(Ni)、鋁(Al)及釕(Ru)中之至少一種之金屬材料(第3材料)、或上述第3材料之氧化物、氮化物、碳化物、矽化物、氮化矽化物、或者碳氮化物中之任一種材料。用以使第2p側蓋層8C向pFET區域Rp內之閘極電極用金屬膜M內擴散並產生反應之熱處理，相當於第2熱處理。
其次，對於在同一晶片上形成n側閘極電極用金屬膜MA及p側閘極電極用金屬膜MC之另一方法進行說明。即，如圖15所示，針對第1實施形態之圖2之構造，在閘極電極用金屬膜M之上表面中的僅屬於nFET區域Rn內之部分上，遍及整個表面而形成n側蓋層8A，另一方面，在閘極電極用金屬膜M之上表面中的僅屬於pFET區域Rp內之部分上，遍及整個表面而形成具有不同功函數之第2p側蓋層8C。接著，以相同之溫度進行熱處理，由此，同時使n側蓋層8A向nFET區域Rn內之閘極電極用金屬膜M內擴散，另一方面使第2p側蓋層8C向pFET區域Rp內之閘極電極用金屬膜M內擴散。此時的處理溫度係根據n側蓋層8A及第2p側蓋層8C之材料之選定情況所決定。其結果同樣可獲得圖14所示之構造。
其後，如圖16所示，在n側閘極電極用金屬膜MA及p側閘極電極用金屬膜MC之上表面上，遍及整個表面而堆積p-Si層10A。此後之步驟與第1或者第2實施形態相同。其結果如圖17所示，可實現nFET之閘極電極GE具有n側閘極電極用金屬膜MA、另一方面pFET之閘極電極GE具有p側閘極電極用金屬膜MC的雙閘極電極構造。
接著，以與第1或者第2實施形態相同之方式，依次經過通常之CMOS形成方法流程而完成CMOS。
由以上之記載，根據本實施形態，可輕易且精度良好地形成因具有nFET之閘極電極GE為n側閘極電極用金屬膜MA且pFET之閘極電極GE為p側閘極電極用金屬膜MC的這類具互異功函數而使nFET及pFET能分別以所期望之閾值電壓動作的CMOS。特別是由於閘極電極GE之主材料在nFET及pFET間相同，故利用乾式蝕刻法等對閘極電極之加工變得容易。藉此，可使小型閘極電極之加工精度提高。又，原本不需要進行如習知的混合金屬閘極電極構造般僅除去單通道區域上之閘極電極之步驟，故對閘極絕緣膜6之損害消失，由此可實現高可靠性之器件。如此，根據本實施形態之半導體裝置之製造方法，可容易地製造使nFET及pFET分別具有所期望之特性、且可靠性高的半導體裝置。
<第4實施形態>圖18~圖23係表示本發明第4實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。本實施形態中，提出一種CMOS之製造方法，在第1~第3實施形態各自的圖2之構造中，從容易向上述蓋層擴散之觀點而言，將閘極電極用金屬膜M之膜厚設為比較薄的3 nm~10 nm之程度。再者，以下記載之一例係將本實施形態之技術特徵應用於第1實施形態中之情況，當然，亦可將本實施形態之技術特徵應用於其他的第2及第3實施形態中。
首先，如圖18所示，藉由第1實施形態中已描述之方法，僅在nFET區域Rn內之閘極電極用金屬膜M之上表面上形成n側蓋層8A。其後，實施熱處理，使n側蓋層8A向其正下方之閘極電極用金屬膜M之部分內擴散，從而如圖19所示，在nFET區域Rn內形成n側閘極電極用金屬膜MA。接著，如圖20所示，在n側閘極電極用金屬膜MA及閘極電極用金屬膜M之上表面上，遍及整個表面而形成第2閘極電極用金屬膜(相當於第2金屬膜)N，從而獲得閘極電極用金屬膜之積層構造。此時的第2閘極電極用金屬膜N之膜厚根據經驗而設定為5 nm~30 nm之範圍內。
或者，亦可代替上述的製造方法而使用以下的製造方法來獲得上述的閘極電極用金屬膜之積層構造。即，如圖21所示，在形成n側蓋層8A之後，以被覆n側蓋層8A之方式在閘極電極用金屬膜M之上表面上，遍及整個表面而形成具有在5 nm~30 nm之範圍內之膜厚的第2閘極電極用金屬膜(相當於第2金屬膜)N。其次，經過第2閘極電極用金屬膜N而對圖21之構造實施熱處理，使n側蓋層8A向其正下方之閘極電極用金屬膜M之部分內擴散並反應，從而如圖20所示，在nFET區域Rn內形成n側閘極電極用金屬膜MA。
此處，第2閘極電極用金屬膜N之材料較理想的是使用與閘極電極用金屬膜M為同種之材料，但並不限定於此。例如，可使用含有Ti、Ta、Hf及W中之至少一種元素之金屬材料(第4材料)、或上述第4材料之氮化物、碳化物、矽化物、氮化矽化物、或者碳氮化物中之任一種材料來作為閘極電極N之材料。
在形成第2閘極電極用金屬膜N之後，如圖22所示，將p-Si層10A(作為變形例，亦可不形成p-Si層10A)積層，並如第1實施形態所描述般進行閘極電極加工，獲得圖23所示之構造。如圖23所示，形成有雙閘極構造，其中的nFET之閘極電極GE具有包含n側閘極電極用金屬膜MA與第2閘極電極用金屬膜N之積層體及p-Si層10之構造，另一方面，pFET之閘極電極GE具有包含閘極電極用金屬膜M與第2閘極電極用金屬膜N之積層體及p-Si層10之構造。
之後，依次經過與以上所述相同之CMOS形成方法流程而完成CMOS。
再者，圖24係表示對第3實施形態中的圖13及圖14所示之方法，即，在形成n側閘極電極用金屬膜MA之後形成第2p側蓋層8C並使其擴散，從而形成p側閘極電極用金屬膜MC之方法應用本實施形態時的製造步驟之狀態之剖面圖。而且，圖25係對第3實施形態中的圖15所示之方法，即，使n側蓋層8A及第2p側蓋層8C一併擴散，從而形成n側閘極電極用金屬膜MA及p側閘極電極用金屬膜MC之方法應用本實施形態時的製造步驟之狀態之剖面圖。
對第3實施形態中的圖13及圖14所示之方法應用本實施形態時，如圖14所示，於形成n側閘極電極用金屬膜MA及p側閘極電極用金屬膜MC之後，如圖24所示，在n側閘極電極用金屬膜MA之上表面上及p側閘極電極用金屬膜MC之上表面上，遍及整個表面而形成第2閘極電極用金屬膜N。
對第3實施形態中的圖15所示之方法應用本實施形態時，如圖15所示，在形成n側蓋層8A及第2p側蓋層8C之後、且n側蓋層8A及第2p側蓋層8C擴散之前，如圖25所示，在n側蓋層8A之上表面上及第2p側蓋層8C之上表面上，遍及整個表面而形成第2閘極電極用金屬膜N。
由以上之記載，根據本實施形態可獲得以下之優點：第1，即便在閘極電極用金屬膜M比較薄之情況下，由於積層有包含同種或者異種之材料的第2閘極電極用金屬膜N，故藉由調整第2閘極電極用金屬膜N或者p-Si層10之厚度而可使閘極電極GE之高度穩定。第2，將同種或者異種之材料之第2閘極電極用金屬膜N進行積層，由此可使閘極電極GE之金屬膜同厚膜化，從而可抑制來自閘極電極最上層之p-Si層10中之Si擴散，故可防止功函數之變動。
<第5實施形態>圖26~圖28係表示本發明第5實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。本實施形態亦為製造互補型MOSFET(Complementary Metal-Oxide Semiconductor Field Effect Transistor，簡稱為CMOSFET)200來作為半導體裝置。在CMOSFET 200中，一併設置有作為n通道MOS電晶體之n型MOS電晶體、及作為p通道MOS電晶體之p型MOS電晶體。n型MOS電晶體更詳細而言為nMOSFET 120，p型MOS電晶體更詳細而言為pMOSFET 121。本實施形態中，nMOSFET 120相當於第1導電型半導體元件，pMOSFET 121相當於第2導電型半導體元件。為便於理解，圖26~圖28中省略了關於上述圖1~圖25中所示之p型半導體層2之記載。
圖26係表示第2絕緣膜用蓋層109之形成結束後的階段之狀態之剖面圖。首先，如圖26所示，根據習知的CMOSFET製作流程，依次形成從作為半導體基板之矽(Si)基板101之表面朝向Si基板101之內部延伸的元件分離膜102、p井103及n井104。此處，元件分離膜102係被劃分為作為第1導電型元件區域之nMOSFET區域Rn、以及作為第2導電型元件區域之pMOSFET區域Rp的絕緣膜，且介在於nMOSFET區域Rn上所形成之p井103、及pMOSFET區域Rp上所形成之n井104之間。於元件分離膜102之底面正下方，形成有p井103及n井104之邊界面BS。該邊界面BS相當於nMOSFET區域Rn與pMOSFET區域Rp之邊界。
其次，於Si基板101上，從形成有元件分離膜102、p井103及n井104之表面側遍及整個表面而形成界面層105。界面層105係為了防止Si基板101與下述的閘極絕緣膜用絕緣層106之界面反應而設置，例如包含絕緣性材料。界面層105例如由氧化矽膜(SiO2 )或者矽氮氧化膜(SiON)而形成，並且藉由使Si基板101氧化或者氧化及氮化而形成。
接著，在界面層105上之整個表面上，例如形成氮氧化鉿矽(HfSiON)層來作為閘極絕緣膜用絕緣層(以下，有時會僅稱為「絕緣層」)106。作為絕緣層106之材料，並不限定於HfSiON，具體而言，可列舉鉿(Hf)、鋯(Zr)等之氧化物、氮氧化物或者氮氧化矽化物等之高介電常數材料、即high-k材料。絕緣層106之材料並不限定於high-k材料，例如亦可為SiON等之high-k材料以外之絕緣性材料。
其後，在絕緣層106上積層例如膜厚為0.5 nm之鋁(Al)氧化膜來作為第1絕緣膜用蓋層107。第1絕緣膜用蓋層107之膜厚、即厚度尺寸選為0.1 nm以上、2 nm以下。第1絕緣膜用蓋層107係遍及絕緣層106上之整個表面、具體而言遍及nMOSFET區域Rn與pMOSFET區域Rp所形成。
作為第1絕緣膜用蓋層107之材料，可使用含有元素Al之材料。第1絕緣膜用蓋層107相當於第1元素層，Al相當於第1元素。第1絕緣膜用蓋層107之材料並不限定於含有Al之材料，但較好的是含有Al之材料。如本實施形態，對於第1絕緣膜用蓋層107之材料，當選擇具有作為閘極絕緣膜之性質之材料、例如Al氧化膜時，雖然與本實施形態不同，但亦可於絕緣層106之下層形成第1絕緣膜用蓋層107。於該情形時，第1絕緣膜用蓋層107係在形成絕緣層106之前，於Si基板101上所形成。
在形成第1絕緣膜用蓋層107之後，根據用途，亦可在氧環境或者氮環境等中進行熱處理。之後，在第1絕緣膜用蓋層107上，利用濺鍍法等遍及整個表面而形成閘極電極用金屬膜108。對於閘極電極用金屬膜108之膜厚而言，若過薄，則閘極電極用金屬膜108之膜厚變得難以控制，若過厚，則下述的第2絕緣膜用蓋層109之材料的擴散變得不充分，故根據經驗而選擇2 nm~30 nm之範圍內的值。本實施形態中，形成10 nm之氮化鈦(TiN)膜來作為閘極電極用金屬膜108。
閘極電極用金屬膜108係由導電性材料所形成，相當於電極用導電層。又，閘極電極用金屬膜108相當於第1金屬膜，並且相當於上述的第1~第4實施形態中之閘極電極用金屬膜M。作為構成閘極電極用金屬膜108之導電性材料，可列舉例如TiN。作為構成閘極電極用金屬膜108之導電性材料，並不限定於TiN，還可列舉含有鈦(Ti)、鉭(Ta)、Hf及鎢(W)中之至少一種元素的材料(以下稱為「第1材料」)，具體而言，含有選自Ti、Ta、Hf及W之1種或2種以上之元素的第1材料、以及第1材料之氮化物、第1材料之碳化物、第1材料之矽化物、第1材料之氮化矽化物及第1材料之碳氮化物，並使用從該等材料中選出之1種或者2種以上之材料。
在閘極電極用金屬膜108上，遍及整個表面而堆積例如氧化鑭(La)膜來作為第2絕緣膜用蓋層109。第2絕緣膜用蓋層109之膜厚、即厚度尺寸選為0.1 nm以上、10 nm以下，更詳細而言，選為0.5 nm以上、2 nm以下。其後，在已形成之第2絕緣膜用蓋層109上的屬於nMOSFET區域Rn之部分上，遍及整個表面而形成光阻遮罩，將該光阻遮罩作為遮罩，使用濕式蝕刻法法或者乾式蝕刻法等來除去屬於pMOSFET區域Rp之第2絕緣膜用蓋層109之整個部分。藉此，可在閘極電極用金屬膜108上的僅屬於nMOSFET區域Rn之部分上，遍及整個表面而形成第2絕緣膜用蓋層109。然後，除去無需之光阻遮罩。
作為第2絕緣膜用蓋層109之材料，使用La氧化物等之含有La之材料。第2絕緣膜用蓋層109相當於第2元素層，La相當於第2元素。第2絕緣膜用蓋層109作為第1蓋層而發揮功能，例如作為第1實施形態中之n側蓋層8A而發揮功能。
本實施形態中，如上所述，第1蓋層7中含有之第1元素為Al，故第1絕緣膜用蓋層107中含有之第1元素與第2絕緣膜用蓋層109中含有之第2元素不同。作為第2元素，並不限定於La，可使用元素週期表之第2族元素及第3族元素中之至少1種元素。元素週期表之第2族元素(以下，有時僅稱為「第2族元素」)舊稱為IIA族元素，亦被稱為鹼土類金屬元素。元素週期表之第3族元素(以下，有時僅稱為「第3族元素」)舊稱為IIIA族元素，亦被稱為稀土類元素。
因此，作為第2絕緣膜用蓋層109之材料，並不限定於含有La之材料，可列舉含有La、鏑(Dy)、鐿(Yb)、餌(Er)等之至少一種稀土類元素之材料、以及含有鎂(Mg)、鍶(Sr)等之至少一種鹼土類金屬元素之材料。具體而言，可列舉含有稀土類元素之材料及其氧化物材料、以及含有鹼土類金屬元素之材料及其氧化物材料，還可從該等材料中選出1種或者2種以上之材料來作為第2絕緣膜用蓋層109之材料。
圖27係表示在閘極電極用金屬膜108上及元素添加金屬層110上形成多晶矽層113結束後的階段之狀態之剖面圖。在形成圖26之第2絕緣膜用蓋層109之後，對形成有各層之Si基板101實施熱處理，對絕緣層106及閘極電極用金屬膜108與第1及第2絕緣膜用蓋層107、109一併實施熱處理。藉此，使第2絕緣膜用蓋層109與閘極電極用金屬膜108產生反應，以使第2絕緣膜用蓋層109之材料向屬於nMOSFET區域Rn之閘極電極用金屬膜108內、即向位於第2絕緣膜用蓋層109正下方之閘極電極用金屬膜108內擴散，從而如圖27所示，在nMOSFET區域Rn上，形成有向閘極電極用金屬膜108中添加有第2絕緣膜用蓋層109之材料之元素添加金屬層110，具體而言添加有第2絕緣膜用蓋層109中含有之第2元素。本實施形態中，使第2絕緣膜用蓋層109中含有之第2元素La向閘極電極用金屬膜108中擴散，從而形成有添加有La之元素添加金屬層110。元素添加金屬層110相當於元素添加導電層。而且，第1及第2絕緣膜用蓋層107、109、絕緣層106、以及閘極電極用金屬膜108之熱處理相當於第1熱處理。
進而，第2絕緣膜用蓋層109之材料亦向位於第2絕緣膜用蓋層109下方之絕緣層106、即屬於nMOSFET區域Rn之絕緣層106中擴散。而且，第1絕緣膜用蓋層107之材料向位於第1絕緣膜用蓋層107正下方之絕緣層106、即屬於nMOSFET區域Rn及pMOSFET區域Rp之絕緣層106中擴散。因此，屬於nMOSFET區域Rn之絕緣層106被添加有第1及第2絕緣膜用蓋層107、109之材料、具體而言第1絕緣膜用蓋層107中含有之第1元素及第2絕緣膜用蓋層109中含有之第2元素，從而成為第1元素添加絕緣層111。本實施形態中，由於絕緣層106為HfSiON層，故形成有添加有第1絕緣膜用蓋層107中含有之第1元素Al以及第2絕緣膜用蓋層109中含有之第2元素La之HfSiON層，來作為第1元素添加絕緣層111。
元素添加金屬層110及第1元素添加絕緣層111可藉由對閘極電極用金屬膜108之膜厚、第2絕緣膜用蓋層109之膜厚、實施熱處理之時序、以及熱處理溫度及熱處理時間等之熱處理條件進行控制，從而控制成所期望之組成。
屬於pMOSFET區域Rp之絕緣層106被添加有第1絕緣膜用蓋層107之材料、具體而言第1絕緣膜用蓋層107中含有之第1元素，從而成為第2元素添加絕緣層112。本實施形態中，由於絕緣層106為HfSiON層，故形成有添加有第1絕緣膜用蓋層107中含有之第1元素Al之HfSiON層，來作為第2元素添加絕緣層112。
在屬於pMOSFET區域Rp之閘極電極用金屬膜108上，並未設置第2絕緣膜用蓋層109，故於pMOSFET區域Rp上，不會引起第2絕緣膜用蓋層109之材料向閘極電極用金屬膜108擴散，閘極電極用金屬膜108維持原狀而殘存。該殘存之閘極電極用金屬膜108相當於電極用導電層。
本實施形態中，第1及第2絕緣膜用蓋層107、109與上述的第1~第4實施形態中之n側蓋層8A、p側蓋層8B及第2p側蓋層8C同樣地藉由熱處理而消失。具體而言，本實施形態中，第1及第2絕緣膜用蓋層107、109係由應擴散之量之材料所形成。因此，藉由熱處理而使構成第1及第2絕緣膜用蓋層107、109之材料全部擴散並與其他層一體化，從而第1及第2絕緣膜用蓋層107、109自身消失。由於第1及第2絕緣膜用蓋層107、109消失，從而在nMOSFET區域Rn上，成為元素添加金屬層110露出、且在第1元素添加絕緣層111的正上方形成有元素添加金屬層110之狀態。而且在pMOSFET區域Rp上，成為在第2元素添加絕緣層112的正上方形成有閘極電極用金屬膜108之狀態。
其後，如圖27所示，於30 nm~120 nm之範圍內，將多晶矽(poly-Si)層113堆積於閘極電極用金屬膜108上及元素添加金屬層110上。此處，形成poly-Si層113之優點在於，在其後之步驟中，可直接使用與習知方法相同之CMOSFET形成方法。
圖28係表示CMOSFET 200之形成結束後的階段之狀態之剖面圖。於形成圖27之poly-Si層113之後，利用乾式蝕刻法等來進行用以形成nMOSFET 120及pMOSFET 121之各閘極電極之加工。具體而言，以讓閘極電極部分及其下層殘存之方式，對作為閘極電極之poly-Si層113、元素添加金屬層110及閘極電極用金屬膜108以及其下層之第1元素添加絕緣層111、第2元素添加絕緣層112及界面層105進行蝕刻。
本實施形態中，nMOSFET 120之n側閘極電極114係由poly-Si層113及元素添加金屬層110所構成，n側閘極絕緣膜116係由界面層105及第1元素添加絕緣層111所構成。因此，nMOSFET 120成為包含poly-Si層113、元素添加金屬層110、第1元素添加絕緣層111、界面層105及p井103之閘極疊層構造。
又，pMOSFET 121之p側閘極電極115係由poly-Si層113及閘極電極用金屬膜108所構成，p側閘極絕緣膜117係由界面層105及第2元素添加絕緣層112所構成。因此，pMOSFET 121成為包含poly-Si層113、閘極電極用金屬膜108、第2元素添加絕緣層112、界面層105及n井104之閘極疊層構造。
於形成n側閘極電極114及p側閘極電極115之後，依次經過通常之CMOSFET形成方法流程而形成nMOSFET 120及pMOSFET 121，從而形成CMOSFET 200。具體而言，於nMOSFET區域Rn中，在n側閘極電極114及n側閘極絕緣膜之兩側壁上，形成例如含有SiO2 之側壁間隔件118。而且，在pMOSFET區域Rp中，在p側閘極電極115及p側閘極絕緣膜117之兩側壁上，形成例如含有SiO2 之側壁間隔件118。側壁間隔件118例如係在利用化學氣相沈積(Chemical Vapor Deposition，簡稱為CVD)法等而形成SiO2 膜之後，使用各向異性蝕刻進行回蝕所形成。其後，藉由離子注入等形成源極/汲極區域119，從而形成CMOSFET 200。
在以如上所述之方式所形成之本實施形態之CMOSFET 200中，nMOSFET 120之n側閘極電極114之實效功函數為4.0 eV~4.3 eV，pMOSFET 121之p側閘極電極115之實效功函數為4.9 eV~5.2 eV。此處，所謂「閘極電極之實效功函數」，係指閘極電極與閘極絕緣膜之界面上之功函數，其與構成閘極電極之材料原本之「功函數」有所區別。閘極電極之實效功函數係由根據所獲得之nMOSFET 120及pMOSFET 121中之MOS型電容器的C-V特性、即容量-閘極電壓特性而求出的平帶電壓所求得。
根據本實施形態，在nMOSFET區域Rn及pMOSFET區域Rp之Si基板101上，依次形成有界面層105、絕緣層106、第1絕緣膜用蓋層107及閘極電極用金屬膜108。於已形成之閘極電極用金屬膜108中之nMOSFET區域Rn之閘極電極用金屬膜108上，形成有第2絕緣膜用蓋層109。對絕緣層106及閘極電極用金屬膜108與已形成之第1絕緣膜用蓋層107及第2絕緣膜用蓋層109一併實施熱處理。利用該熱處理，可使第1絕緣膜用蓋層107中含有之第1元素、具體而言為Al，向第1絕緣膜用蓋層107下方之絕緣層106中擴散。而且，可使第2絕緣膜用蓋層109中含有之第2元素、具體而言為La，向第2絕緣膜用蓋層109下方之閘極電極用金屬膜108中擴散，並進一步向閘極電極用金屬膜108下方之絕緣層106中擴散。
藉此，於nMOSFET區域Rn中，可形成含有第1及第2元素、具體而言含有Al及La之絕緣層106，並且於pMOSFET區域Rp中，可形成含有第1元素、具體而言含有Al之絕緣層106，故可分別控制nMOSFET 120之閾值電壓及pMOSFET 121之閾值電壓。因此，可擴大閾值電壓之控制範圍。
又，本實施形態中，第2絕緣膜用蓋層109並非在絕緣層106之表面上形成，而是在閘極電極用金屬膜108之表面上形成，並且在第2絕緣膜用蓋層109與絕緣層106之間介在有閘極電極用金屬膜108，故用以僅使nMOSFET區域Rn殘存之第2絕緣膜用蓋層109之蝕刻係在閘極電極用金屬膜108之表面上進行。亦即，本實施形態中，藉由蝕刻來除去屬於pMOSFET區域Rp之第2絕緣膜用蓋層109之作業，並非在絕緣層106之表面上進行，而是在閘極電極用金屬膜108之表面上進行。因此，可防止因蝕刻而導致絕緣層106損傷，故可防止絕緣層106之劣化，從而可防止n側閘極絕緣膜116及p側閘極絕緣膜117之劣化。
另外，在本實施形態中，分開製作有nMOSFET區域Rn之閘極絕緣膜即n側閘極絕緣膜116及pMOSFET區域Rp之閘極絕緣膜即p側閘極絕緣膜117，故無需經過剝離單側之閘極電極等過程，所以不會出現閘極絕緣膜116、117之劣化。
因此，可防止因劣化而導致絕緣層106之可靠性下降，從而可防止n側閘極絕緣膜116及p側閘極絕緣膜117之可靠性下降，故能實現高可靠性之器件。亦即，本實施形態中，可防止絕緣層106之可靠性下降、進而防止n側閘極絕緣膜116及p側閘極絕緣膜117之可靠性下降，並且可擴大閾值電壓之控制範圍。
又，本實施形態中，nMOSFET 120之n側閘極電極114係由poly-Si層113及元素添加金屬層110所構成，pMOSFET 121之p側閘極電極115係由poly-Si層113及閘極電極用金屬膜108所構成。如此，nMOSFET 120及pMOSFET 121各自之閘極電極114、115之上層均為poly-Si層113，且下層金屬層之主材料均相同，故閘極電極114、115之加工變得容易。因此，即便將n側閘極電極114與p側閘極電極115一併加工，亦可獲得具有所期望之形狀之n側及p側閘極電極114、115。
如上所述，根據本實施形態，可容易地製造使nMOSFET 120及pMOSFET 121分別具有所期望之特性、且可靠性高的半導體裝置200。
另外，於本實施形態中，第1絕緣膜用蓋層107係由Al氧化物等之含有Al之材料所構成，其含有Al作為第1元素，故pMOSFET區域Rp之p側閘極絕緣膜117中含有Al。藉此，可控制為適合於pMOSFET 121之閾值電壓。因此如本實施形態般，第1絕緣膜用蓋層107較好的是由含有Al之材料所構成。
又，於本實施形態中，第2絕緣膜用蓋層109係由La氧化物等之含有La之材料所構成。亦即，第2絕緣膜用蓋層109係由含有La等之第3族元素之材料所構成，其含有第3族元素作為第2元素，故nMOSFET區域Rn之n側閘極絕緣膜116中含有稀土類元素。藉此，可控制為適合於nMOSFET 120之閾值電壓。作為第2絕緣膜用蓋層109之材料，在使用含有第2族元素之材料時亦有相同之效果，從而亦可控制為適合於nMOSFET 120之閾值電壓。因此，第2絕緣膜用蓋層109較好的是由含有第3族元素及第2族元素中之至少一種元素之材料所構成。
本實施形態中，第1絕緣膜用蓋層107係由含有Al之材料所構成，第2絕緣膜用蓋層109係由含有La之材料所構成，故nMOSFET區域Rn之n側閘極絕緣膜116中含有Al及La。因此，可根據第1絕緣膜用蓋層107及第2絕緣膜用蓋層109之厚度尺寸、以及熱處理條件來控制n側閘極絕緣膜116中之Al及La之含量，從而可控制為特別適合於nMOSFET 120之閾值電壓。
又，在本實施形態中，閘極電極用金屬膜108之材料係含有鈦(Ti)、鉭(Ta)、鉿(Hf)及鎢(W)中之至少一種元素之第1材料、第1材料之氮化物、第1材料之碳化物、第1材料之矽化物、第1材料之氮化矽化物、或者第1材料之碳氮化物中之任一種材料。在包含該等材料之閘極電極用金屬膜108中，可擴散有上述第2絕緣膜用蓋層109之材料，故能防止由閘極電極用金屬膜108而阻礙第2絕緣膜用蓋層109之材料之擴散。藉此，可使第2絕緣膜用蓋層109之材料確實擴散到nMOSFET區域Rn之絕緣層106中，從而可控制為適合於nMOSFET 120之閾值電壓。
又，本實施形態中，於閘極電極用金屬膜108上及元素添加金屬層110上，形成有poly-Si層113。由此，於其後之步驟中可直接使用與習知方法相同之CMOSFET形成方法，故不會導致製造步驟之煩雜化，可將nMOSFET 120及pMOSFET 121之閾值電壓控制為分別適合之閾值電壓。
又，在本實施形態中，第1絕緣膜用蓋層107之厚度尺寸為0.1 nm以上、2 nm以下。藉此，可使第1絕緣膜用蓋層107中含有之第1元素、具體而言為Al，以適度之量向nMOSFET區域Rn及pMOSFET區域Rp之絕緣層106中擴散，故可將nMOSFET 120及pMOSFET 121之閾值電壓更確實地控制為分別適合之閾值電壓。
另外，在本實施形態中，第2絕緣膜用蓋層109之厚度尺寸為0.1 nm以上、10 nm以下。由此，可使第2絕緣膜用蓋層109中含有之第2元素、具體而言為La，以適度之量向nMOSFET區域Rn之絕緣層106中擴散，故可更確實地控制為適合於nMOSFET 120之閾值電壓。
在以如上所述之方式所形成之本實施形態之nMOSFET 120中，在構成n側閘極絕緣膜116之第1元素添加絕緣層111上，含有來自第1絕緣膜用蓋層107之第1元素Al以及來自第2絕緣膜用蓋層109之第2元素La，而且在上述第1元素添加絕緣層111上之元素添加金屬層110中，含有來自第2絕緣膜用蓋層109之第2元素La。又，pMOSFET 121在構成p側閘極絕緣膜117之第2元素添加絕緣層112上，含有來自第1絕緣膜用蓋層107之第1元素Al，且在上述第2元素添加絕緣層112上，具備未添加第1元素Al及第2元素La之閘極電極用金屬膜108。
由此，可實現具備分別具有適合之實效功函數之閘極電極114、115的nMOSFET 120及pMOSFET 121。具體而言，可將nMOSFET 120中之n側閘極電極114之實效功函數設為4.0 eV~4.3 eV，並將pMOSFET 121中之p側閘極電極115之實效功函數設為4.9 eV~5.2 eV。因此，可實現具有分別適合之閾值電壓之nMOSFET 120及pMOSFET 121。
又，第1及第2元素添加絕緣層111、112並未在作為第1及第2元素添加絕緣層111、112之閘極絕緣膜用絕緣層106上實施蝕刻即可形成，故可防止製造過程中之劣化，從而可防止可靠性下降。因此，可實現使nMOSFET 120及pMOSFET 121分別具有所期望之特性、且可靠性高的半導體裝置200。
於以上所述之本實施形態中，第1絕緣膜用蓋層107係設置於絕緣層106上，然而如本實施形態般當第1絕緣膜用蓋層107之材料為具有作為閘極絕緣膜之性質之材料、例如為Al氧化物膜時，上述第1絕緣膜用蓋層107亦可設置在Si基板101與絕緣層106之間。此時，第1絕緣膜用蓋層107之材料經熱處理而向第1絕緣膜用蓋層107上方之絕緣層106中擴散。
而且，用以使上述第1及第2絕緣膜用蓋層107、109中含有之元素進行熱擴散之熱處理步驟亦可併入到其他的製造步驟中。具體而言，第1及第2絕緣膜用蓋層107、109中含有之元素可使用形成多晶矽層113時之熱而擴散，或者亦可於形成多晶矽層113之後的步驟、例如活化退火步驟中擴散。藉此，可省略熱擴散步驟。然而，若在熱擴散之前形成多晶矽層113並進行熱處理，則根據第2絕緣膜用蓋層109之材料而會向多晶矽層113過度擴散，而不向閘極電極金屬層8擴散。因此，較好的是如本實施形態般，在形成多晶矽層113之前進行熱處理步驟。
<第6實施形態>接著，對本發明第6實施形態之半導體裝置之製造方法加以。圖29~圖33係表示本發明第6實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。在本實施形態中，亦與上述的第5實施形態相同，製造CMOSFET 210來作為半導體裝置。圖29係表示保護層130之形成結束後的階段之狀態之剖面圖。為便於理解，圖29~圖33中省略了關於上述圖1~圖25所示之p型半導體層2之記載。
首先，與上述第5實施形態相同，在Si基板101上，從形成有元件分離膜102、p井103及n井104之表面側遍及整個表面而依次形成界面層105、絕緣層106、第1絕緣膜用蓋層107、及閘極電極用金屬膜108之後，在閘極電極用金屬膜108上遍及整個表面而堆積第2絕緣膜用蓋層109。作為第2絕緣膜用蓋層109之材料，本實施形態中使用La氧化物等之含有稀土類元素之材料(以下稱為「稀土類材料」)。稀土類材料具有潮解性，故當第2絕緣膜用蓋層109含有稀土類材料時，一旦接觸到水分或者空氣，便有導致特性劣化之虞。
因此，本實施形態中，為防止第2絕緣膜用蓋層109之劣化，在堆積第2絕緣膜用蓋層109之後，於第2絕緣膜用蓋層109上遍及整個表面而形成氮化鈦(TiN)膜來作為保護層130。為更可靠地防止第2絕緣膜用蓋層109之劣化，上述保護層130之形成較理想的是例如使用原子層化學氣相沈積(Atomic Layer Chemical Vapor Deposition，簡稱為ALCVD)法，從堆積第2絕緣膜用蓋層109之時刻起連續地進行而不暴露於空氣中，但並不限定於此。
保護層130之材料可與閘極電極用金屬膜108為相同之材料，亦可為不同之材料。本實施形態中，保護層130與閘極電極用金屬膜108係由相同之材料、具體而言係由TiN所構成。作為保護層130之具體材料，除TiN以外，還可列舉含有Ti、Ta、Hf及鎢(W)中之至少一種元素之第1材料、以及第1材料之氮化物、第1材料之碳化物、第1材料之矽化物、第1材料之氮化矽化物及第1材料之碳氮化物。又，保護層130之材料可為矽(Si)，亦可為絕緣材料。從該等材料中選出1種或者2種以上而使用。
圖30係表示除去pMOSFET區域Rp之保護層130及第2絕緣膜用蓋層109之階段的狀態之剖面圖。於形成保護層130之後，使用光微影技術，以僅讓nMOSFET區域Rn之保護層130殘存之方式進行圖案化，並將所殘存之nMOSFET區域Rn之保護層130作為遮罩，利用乾式蝕刻而除去pMOSFET區域Rp之第2絕緣膜用蓋層109。雖然與本實施形態不同，但pMOSFET區域Rp之保護層130及第2絕緣膜用蓋層109亦可利用濕式蝕刻等而同時除去。
圖31係表示在閘極電極用金屬膜108上及元素添加保護層131上形成poly-Si層113結束後的階段之狀態之剖面圖。在除去pMOSFET區域Rp之保護層130及第2絕緣膜用蓋層109之後，實施熱處理，使第2絕緣膜用蓋層109與閘極電極用金屬膜108產生反應，從而使第2絕緣膜用蓋層109之材料向屬於nMOSFET區域Rn之閘極電極用金屬膜108內、即位於第2絕緣膜用蓋層109正下方之閘極電極用金屬膜108內擴散，藉此，如圖31所示，在nMOSFET區域Rn中之閘極電極用金屬膜108上，形成添加有第2絕緣膜用蓋層109之材料之元素添加金屬層110。於本實施形態中，使第2絕緣膜用蓋層109之材料La向閘極電極用金屬膜108中擴散，從而形成添加有La之元素添加金屬層110。
又，第2絕緣膜用蓋層109亦與保護層130產生反應。由此，第2絕緣膜用蓋層109之材料會向屬於nMOSFET區域Rn之保護層130內擴散，從而如圖31所示，在nMOSFET區域Rn內之保護層130上，形成添加有第2絕緣膜用蓋層109之材料之元素添加保護層131。於本實施形態中，使第2絕緣膜用蓋層109之材料La向保護層130中擴散，從而形成添加有La之元素添加保護層131。於本實施形態中，保護層130包含與閘極電極用金屬膜108相同之材料、具體而言TiN等之導電性材料，因此元素添加保護層131具有導電性，相當於另一個元素添加導電層。
進而，與上述第5實施形態相同，第2絕緣膜用蓋層109之材料亦會向位於第2絕緣膜用蓋層109下方之絕緣層106、即屬於nMOSFET區域Rn之絕緣層106中擴散。又，第1絕緣膜用蓋層107之材料會向位於第1絕緣膜用蓋層107正下方之絕緣層106、即屬於nMOSFET區域Rn及pMOSFET區域Rp之絕緣層106中擴散。藉此，屬於nMOSFET區域Rn之絕緣層106被添加有第1及第2絕緣膜用蓋層107、109之材料而成為第1元素添加絕緣層111。本實施形態中，絕緣層106為HfSiON，故形成添加有第1絕緣膜用蓋層107之材料Al以及第2絕緣膜用蓋層109之材料La之HfSiON層來作為第1元素添加絕緣層111。
元素添加保護層131、元素添加金屬層110及第1元素添加絕緣層111可藉由對閘極電極用金屬膜108之膜厚、第2絕緣膜用蓋層109之膜厚、實施熱處理之時序、以及熱處理溫度及熱處理時間等的熱處理條件進行，從而控制成所期望之組成。
與上述第5實施形態相同，屬於pMOSFET區域Rp之絕緣層106被添加有第1絕緣膜用蓋層107之材料，從而成為第2元素添加絕緣層112。本實施形態中，絕緣層106係HfSiON層，故形成添加有第1絕緣膜用蓋層107之材料Al之HfSiON層來作為第2元素添加絕緣層112。
本實施形態中，亦與上述的第5實施形態相同，第1及第2絕緣膜用蓋層107、109係由應擴散之量之材料所形成，故可藉由熱處理而消失。由此，nMOSFET區域Rn成為在元素添加金屬層110之正上方形成有元素添加保護層131、且在第1元素添加絕緣層111之正上方形成有元素添加金屬層110之狀態。本實施形態中，保護層130與閘極電極用金屬膜108係由相同材料所構成，故元素添加保護層131與元素添加金屬層110一體化而構成一個層。與上述第5實施形態相同，pMOSFET區域Rp成為在第2元素添加絕緣層112之正上方形成有閘極電極用金屬膜108之狀態。
其後，如圖31所示，在30 nm~120 nm之範圍內，將poly-Si層113堆積於閘極電極用金屬膜108上及元素添加保護層131上。本實施形態中，亦與上述的第5實施形態相同，較好的是在形成poly-Si層113之前進行熱處理步驟。
圖32係表示CMOSFET 210之形成結束後的階段之狀態之剖面圖。在形成圖31之poly-Si層113之後，與上述第5實施形態相同，利用乾式蝕刻法等來進行用以形成nMOSFET 120A及pMOSFET 121之各閘極電極之加工。具體而言，以讓閘極電極之部分及其下層殘存之方式，對作為閘極電極之poly-Si層113、元素添加保護層131、元素添加金屬層110及閘極電極用金屬膜108以及其下層之第1元素添加絕緣層111、第2元素添加絕緣層112及界面層105進行蝕刻。
在本實施形態中，nMOSFET 120A之n側閘極電極114A係由poly-Si層113、元素添加保護層131及元素添加金屬層110所構成，n側閘極絕緣膜116係由界面層105及第1元素添加絕緣層111所構成。因此，nMOSFET 120A成為包含poly-Si層113、元素添加保護層131、元素添加金屬層110、第1元素添加絕緣層111、界面層105及p井103之閘極疊層構造。又，與圖28所示之第5實施形態相同，pMOSFET 121成為包含poly-Si層113、閘極電極用金屬膜108、第2元素添加絕緣層112、界面層105及n井104之閘極疊層構造。
在形成n側閘極電極114A及p側閘極電極115之後，與上述第5實施形態相同，依次經過通常之CMOSFET形成方法流程而形成nMOSFET 120A及pMOSFET 121，從而形成CMOSFET 210。具體而言，在nMOSFET區域Rn中，在n側閘極電極114A及n側閘極絕緣膜116之兩側壁上，形成例如含有SiO2 之側壁間隔件118。而且，在pMOSFET區域Rp中，在p側閘極電極115及p側閘極絕緣膜117之兩側壁上，形成例如含有SiO2 之側壁間隔件118。其後，利用離子注入等形成源極/汲極區域119，從而形成CMOSFET 210。
在以如上所述之方式所形成之本實施形態之CMOSFET 210中，nMOSFET 120A之n側閘極電極114A之實效功函數為4.0 eV~4.3 eV，pMOSFET 121之p側閘極電極115之實效功函數為4.9 eV~5.2 eV。閘極電極之實效功函數係由根據所獲得之nMOSFET 120A及pMOSFET 121中之MOS型電容器之C-V特性、即容量-閘極電壓特性而求出之平帶電壓所求得。
本實施形態中，在第2絕緣膜用蓋層109上形成保護層130，故可防止僅除去pMOSFET區域Rp之第2絕緣膜用蓋層109時之光微影步驟等所導致的第2絕緣膜用蓋層109之劣化。由此，於其後之熱處理時，可使第2絕緣膜用蓋層109之材料更確實地擴散到閘極電極用金屬膜108及絕緣層106中，從而可將nMOSFET 120A之閾值電壓更確實地控制為所期望的值。
在以如上所述之方式所形成之本實施形態之nMOSFET 120A中，第1元素添加絕緣層111中含有第1元素Al及第2元素La，第1元素添加絕緣層111上之元素添加金屬層110中含有第2元素La，且元素添加金屬層110上之元素添加保護層131中含有來自第2絕緣膜用蓋層109之第2元素La。另外，pMOSFET 121中，第2元素添加絕緣層112中含有第1元素Al，且在上述第2元素添加絕緣層112上具備未添加第1元素Al及第2元素La之閘極電極用金屬膜108。
藉此，可實現具備分別具有適合的實效功函數之閘極電極114A、115之nMOSFET 120A及pMOSFET 121。具體而言，可將nMOSFET 120A中之n側閘極電極114A之實效功函數設為4.0 eV~4.3 eV，將pMOSFET 121中之p側閘極電極115之實效功函數設為4.9 eV~5.2 eV。因此，可實現具有分別適合的閾值電壓之nMOSFET 120A及pMOSFET 121。
在以上所述之本實施形態中，保護層130之材料為金屬材料TiN，故無需在形成poly-Si層113之前除去元素添加保護層131。如此，當保護層130之材料為金屬或者添加有雜質之矽等的導電性材料時，無需在形成poly-Si層113之前除去元素添加保護層131，但當保護層130之材料為絕緣材料時，必須在形成poly-Si層113之前除去元素添加保護層131。此時，nMOSFET之n側閘極電極係由poly-Si層113及元素添加金屬層110所構成，從而nMOSFET成為包含poly-Si層113、元素添加金屬層110、第1元素添加絕緣層111、界面層105及p井103之閘極疊層構造。
另外，本實施形態中，保護層130係由讓第2絕緣膜用蓋層109之材料可擴散之材料、具體而言係與閘極電極用金屬膜108相同之材料所構成，然而並不限定於此，亦可由讓第2絕緣膜用蓋層109之材料不擴散、或者難擴散之材料所構成。
圖33係表示在閘極電極用金屬膜108上及保護層130上形成poly-Si層113結束後的階段之狀態之剖面圖。如圖29所示，當在第2絕緣膜用蓋層109上所形成之保護層130係由讓第2絕緣膜用蓋層109之材料不擴散、或者難擴散之材料所構成的情況下，與第2絕緣膜用蓋層109之材料擴散到屬於nMOSFET區域Rn之保護層130內從而形成元素添加保護層131之圖31不同，在熱擴散步驟中，第2絕緣膜用蓋層109之材料不會擴散到保護層130內。因此，保護層130維持原狀而殘存。在位於第2絕緣膜用蓋層109正下方之閘極電極用金屬膜108中，與圖31同樣地擴散有第2絕緣膜用蓋層109之材料，從而在閘極電極用金屬膜108上形成有添加有第2絕緣膜用蓋層109之材料之元素添加金屬層110。於圖33中，第2絕緣膜用蓋層109之材料La擴散到閘極電極用金屬膜108中，從而形成添加有La之元素添加金屬層110。
當保護層130之材料係金屬或者添加有雜質之矽等的導電性材料時，在熱擴散後，與上述第5實施形態相同，將poly-Si層113堆積於殘存在nMOSFET區域Rn上之保護層130上及pMOSFET區域Rp之閘極電極用金屬膜108上。其，進行用以形成閘極電極之加工，從而於nMOSFET區域Rn上，形成由poly-Si層113、保護層130及元素添加金屬層110所構成之閘極電極來作為n側閘極電極。因此，nMOSFET成為包含poly-Si層113、保護層130、元素添加金屬層110、第1元素添加絕緣層111、界面層105及p井103之閘極疊層構造。此時，保護層130具有導電性，且由與元素添加金屬層110不同之材料所構成，相當於上部導電層。
當保護層130之材料為絕緣材料時，在形成poly-Si層113之前，除去元素添加保護層131。此時，nMOSFET之n側閘極電極係由poly-Si層113及元素添加金屬層110所構成，從而nMOSFET成為包含poly-Si層113、元素添加金屬層110、第1元素添加絕緣層111、界面層105及p井103之閘極疊層構造。
<第7實施形態>其次，對本發明第7實施形態之半導體裝置之製造方法加以說明。圖34~圖37係表示本發明第7實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。本實施形態中，亦與上述的第5實施形態相同，製造CMOSFET 220來作為半導體裝置。圖34係表示擴散抑止層140之形成結束後的階段之狀態之剖面圖。為便於理解，在圖34~圖37中省略了關於上述圖1~圖25所示之p型半導體層2之記載。
與上述第5實施形態相同，本實施形態係在Si基板101上，從形成有元件分離膜102、p井103及n井104之表面側，遍及整個表面而依次形成界面層105、絕緣層106、第1絕緣膜用蓋層107、及閘極電極用金屬膜108之後，在閘極電極用金屬膜108上，遍及整個表面而形成擴散抑止層140。擴散抑止層140具有抑制或防止此後所堆積之第2絕緣膜用蓋層109之材料向閘極電極用金屬膜108中擴散之功能。本實施形態中，擴散抑止層140之材料係與上述閘極電極用金屬膜108為相同之材料。在形成擴散抑止層140之後進行蝕刻，藉此僅使pMOSFET區域Rp之擴散抑止層140殘存，並除去nMOSFET區域Rn之擴散抑止層140。
圖35係表示第2絕緣膜用蓋層109之形成結束後的階段之狀態之剖面圖。在除去nMOSFET區域Rn之擴散抑止層140之後，於nMOSFET區域Rn之閘極電極用金屬膜108上及pMOSFET區域Rp之擴散抑止層140上，形成第2絕緣膜用蓋層109。nMOSFET區域Rn中之第2絕緣膜用蓋層109與第1絕緣膜用蓋層107之距離、及pMOSFET區域Rp中之第2絕緣膜用蓋層109與第1絕緣膜用蓋層107之距離間的關係，即nMOSFET區域Rn中之閘極電極用金屬膜108之厚度尺寸與pMOSFET區域Rp中之擴散抑止層140及閘極電極用金屬膜108之總計厚度尺寸間的關係，例如以使厚度較大之一方即pMOSFET區域Rp側為20 nm、且厚度較小之一方即nMOSFET區域Rn側為10 nm之方式而選擇。
圖36係表示於元素添加金屬層110上、元素未添加金屬層142及元素添加金屬層141上形成poly-Si層113結束後的階段之狀態之剖面圖。在形成第2絕緣膜用蓋層109之後，對形成有各層之Si基板101實施熱處理，以對絕緣層106、閘極電極用金屬膜108及擴散抑止層140與第1及第2絕緣膜用蓋層107、109一併實施熱處理。藉此，使第2絕緣膜用蓋層109與閘極電極用金屬膜108產生反應，使第2絕緣膜用蓋層109之材料擴散到屬於nMOSFET區域Rn之閘極電極用金屬膜108內，從而如圖36所示，在nMOSFET區域Rn中，形成向閘極電極用金屬膜108中添加有第2絕緣膜用蓋層109之材料之元素添加金屬層110。本實施形態中，使第2絕緣膜用蓋層109之材料La擴散到閘極電極用金屬膜108中，從而形成添加有La之元素添加金屬層110。
另外，與上述第5實施形態相同，第2絕緣膜用蓋層109之材料亦擴散到位於第2絕緣膜用蓋層109下方之絕緣層106、即屬於nMOSFET區域Rn之絕緣層106中。而且，第1絕緣膜用蓋層107之材料會擴散到位於第1絕緣膜用蓋層107正下方之絕緣層106、即屬於nMOSFET區域Rn及pMOSFET區域Rp之絕緣層106中。藉此，屬於nMOSFET區域Rn之絕緣層106被添加有第1及第2絕緣膜用蓋層107、109之材料而成為第1元素添加絕緣層111。本實施形態中，絕緣層106為HfSiON，故形成添加有第1絕緣膜用蓋層107之材料Al及第2絕緣膜用蓋層109之材料La的HfSiON層來作為第1元素添加絕緣層111。
pMOSFET區域Rp中，使第2絕緣膜用蓋層109之材料擴散到屬於pMOSFET區域Rp之擴散抑止層140內，並進一步使第2絕緣膜用蓋層109之材料擴散到位於擴散抑止層140正下方之閘極電極用金屬膜108中的靠近擴散抑止層140之一部分。由此，如圖36所示，在pMOSFET區域Rp中，形成有擴散抑止層140、及向閘極電極用金屬膜108之一部分中添加有第2絕緣膜用蓋層109之材料La所形成的元素添加金屬層141。另外，閘極電極用金屬膜108中的除去添加有第2絕緣膜用蓋層109之材料之部分後的殘餘之部分，成為未添加第2絕緣膜用蓋層109之材料之元素未添加金屬層142。
元素未添加金屬層142相當於電極用導電層。又，元素添加金屬層141中之向閘極電極用金屬膜108之一部分添加有第2絕緣膜用蓋層109之材料而形成之部分相當於第2元素添加導電層，向擴散抑止層140中添加有第2絕緣膜用蓋層109之材料而形成之部分相當於另一個第2元素添加導電層。本實施形態中，擴散抑止層140與閘極電極用金屬膜108係由相同材料所構成，故擴散抑止層140與閘極電極用金屬膜108之一部分一體化，形成上述元素添加金屬層141。
與上述第5實施形態相同，屬於pMOSFET區域Rp之絕緣層106被添加有第1絕緣膜用蓋層107之材料而成為第2元素添加絕緣層112。本實施形態中，絕緣層106為HfSiON層，故形成添加有第1絕緣膜用蓋層107之材料Al之HfSiON層來作為第2元素添加絕緣層112。
本實施形態中，亦與上述的第5實施形態相同，第1及第2絕緣膜用蓋層107、109係由應擴散之量之材料所形成，故可藉由熱處理而消失。由此，與上述第5實施形態相同，nMOSFET區域Rn成為元素添加金屬層110露出、且在第1元素添加絕緣層111之正上方形成有元素添加金屬層110之狀態。pMOSFET區域Rp成為在第2元素添加絕緣層112之正上方形成有元素未添加金屬層142之狀態。而且，本實施形態中，擴散抑止層140與閘極電極用金屬膜108係由相同材料所構成，故在pMOSFET區域Rp中，擴散抑止層140與閘極電極用金屬膜108之一部分一體化而形成上述元素添加金屬層141。
其後，如圖36所示，在30 nm~120 nm之範圍內，將poly-Si層113堆積於元素添加金屬層110上及元素添加金屬層141上。本實施形態中，亦與上述的第5實施形態相同，較好的是在形成poly-Si層113之前進行熱處理步驟。
圖37係表示CMOSFET 220之形成結束後的階段之狀態之剖面圖。在形成圖36之poly-Si層113之後，與上述第5實施形態相同，利用乾式蝕刻法等而進行用以形成nMOSFET 120及pMOSFET 121A之各閘極電極之加工。具體而言，以讓閘極電極之部分及其下層殘存之方式，對作為閘極電極之poly-Si層113、元素添加金屬層110、元素添加金屬層141及元素未添加金屬層142以及其下層之第1元素添加絕緣層111、第2元素添加絕緣層112及界面層105進行蝕刻。
本實施形態中，與圖28所示之第5實施形態相同，nMOSFET 120成為包含poly-Si層113、元素添加金屬層110、第1元素添加絕緣層111、界面層105及p井103之閘極疊層構造。
另外，pMOSFET 121A之p側閘極電極115A係由poly-Si層113、元素添加金屬層141及元素未添加金屬層142所構成，與圖28所示之第5實施形態相同，p側閘極絕緣膜117係由界面層105及第2元素添加絕緣層112所構成。因此，pMOSFET 121A成為包含poly-Si層113、元素添加金屬層141、元素未添加金屬層142、第2元素添加絕緣層112、界面層105及n井104之閘極疊層構造。
在形成n側閘極電極114及p側閘極電極115A之後，與上述第5實施形態相同，依次經過通常之CMOSFET形成方法流程而形成nMOSFET 120及pMOSFET 121A，從而形成CMOSFET 220。具體而言，在nMOSFET區域Rn中，在n側閘極電極114及n側閘極絕緣膜116之兩側壁上，形成例如含有SiO2 之側壁閘隔件118。而且在pMOSFET區域Rp中，在p側閘極電極115A及p側閘極絕緣膜117之兩側壁上，形成例如含有SiO2 之側壁間隔件118。之後，利用離子注入等形成源極/汲極區域119，從而形成CMOSFET 220。
在以如上所述之方式所形成之本實施形態之CMOSFET 220中，nMOSFET 120之n側閘極電極114之實效功函數為4.0 eV~4.3 eV，pMOSFET 121A之p側閘極電極115A之實效功函數為4.9 eV~5.2 eV。閘極電極之實效功函數係由根據所獲得之nMOSFET 120及pMOSFET 121A中之MOS型電容器之C-V特性、即容量-閘極電壓特性而求出之平帶電壓所求得。
根據本實施形態，於nMOSFET區域Rn及pMOSFET區域Rp之Si基板101上依次形成有界面層105及絕緣層106，並於該絕緣層106上依次形成有第1絕緣膜用蓋層107及閘極電極用金屬膜108。在已形成之閘極電極用金屬膜108中之屬於pMOSFET區域Rp之閘極電極用金屬膜108上，形成有擴散抑止層140，並於該擴散抑止層140上及nMOSFET區域Rn之閘極電極用金屬膜108上，形成有第2絕緣膜用蓋層109。對絕緣層106、閘極電極用金屬膜108及擴散抑止層140與已形成之第1絕緣膜用蓋層107及第2絕緣膜用蓋層109一同實施熱處理。藉由該熱處理，可使第1絕緣膜用蓋層107中含有之Al擴散到第1絕緣膜用蓋層107下方之絕緣層106中。而且，在nMOSFET區域Rn中，可使第2絕緣膜用蓋層109中含有之La擴散到第2絕緣膜用蓋層109下方之閘極電極用金屬膜108，並進一步擴散到閘極電極用金屬膜108下方之絕緣層106中。
在pMOSFET區域Rp中，第2絕緣膜用蓋層109係在擴散抑止層140上所形成，故可利用擴散抑止層140而抑制或防止La向閘極電極用金屬膜108及絕緣層106中擴散。藉此，可在nMOSFET區域Rn中形成含有Al及La之絕緣層106，並且在pMOSFET區域Rp中形成含有Al之絕緣層106，從而可分別控制nMOSFET 120之閾值電壓及pMOSFET 121A之閾值電壓。因此，可擴大閾值電壓之控制範圍。
又，第2絕緣膜用蓋層109係於閘極電極用金屬膜108上所形成，且在第2絕緣膜用蓋層109與絕緣層106之間介在有閘極電極用金屬膜108，因此，為了在nMOSFET區域Rn上形成第2絕緣膜用蓋層109，例如遍及nMOSFET區域Rn及pMOSFET區域Rp而形成有第2絕緣膜用蓋層109之後，在除去pMOSFET區域Rp之第2絕緣膜用蓋層109時，可防止絕緣層106劣化。藉此，可防止劣化所導致的絕緣層106之可靠性下降，從而可防止n側閘極絕緣膜116及p側閘極絕緣膜117之可靠性下降。因此，可防止絕緣層106之可靠性下降，並進一步防止n側閘極絕緣膜116及p側閘極絕緣膜117之可靠性下降，且可擴大閾值電壓之控制範圍。
根據如上所述之本實施形態，可容易地製造使nMOSFET 120及pMOSFET 121A分別具有所期望之特性、且可靠性高的半導體裝置220。
在以如上所述之方式所形成之本實施形態之nMOSFET 120中，在第1元素添加絕緣層111中含有第1元素Al及第2元素La，在上述第1元素添加絕緣層111上之元素添加金屬層110中含有第2元素La。而且，pMOSFET 121A中，在第2元素添加絕緣層112中含有第1元素Al，且在上述第2元素添加絕緣層112上具備未添加第1元素Al及第2元素La之元素未添加金屬層142，上述元素未添加金屬層142上之第2元素添加導電層、及作為另一個第2元素添加導電層之元素添加金屬層141中含有第2元素La。
由此，可實現具備分別具有適合的實效功函數之閘極電極114、115A之nMOSFET 120及pMOSFET 121A。具體而言，可將nMOSFET 120中之n側閘極電極114之實效功函數設為4.0 eV~4.3 eV，並將pMOSFET 121A中之p側閘極電極115A之實效功函數設為4.9 eV~5.2 eV。因此，可實現分別具有適合的閾值電壓之nMOSFET 120及pMOSFET 121A。
另外，第1及第2元素添加絕緣層111、112並未在作為第1及第2元素添加絕緣層111、112之閘極絕緣膜用絕緣層106上實施蝕刻即可形成，由此防止製造過程中之劣化，從而防止可靠性之下降。因此，可實現使nMOSFET 120及pMOSFET 121A分別具有所期望之特性、且可靠性高的半導體裝置220。
<第8實施形態>接著，對本發明第8實施形態之半導體裝置之製造方法加以說明。圖38~圖41係表示本發明第8實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。本實施形態中，亦與上述的第5實施形態相同，製造CMOSFET 230來作為半導體裝置。圖38係表示除去nMOSFET區域Rn之第1絕緣膜用蓋層107之一部分後的階段之狀態之剖面圖。為便於理解，在圖38~圖41中省略了關於上述圖1~圖25所示之p型半導體層2之記載。
本實施形態中，與上述第5實施形態相同，在Si基板101上，從形成有元件分離膜102、p井103及n井104之表面側遍及整個表面而依次形成界面層105、絕緣層106、第1絕緣膜用蓋層107、閘極電極用金屬膜108A之後，遍及nMOSFET區域Rn之全體，利用回蝕等方法在厚度方向上除去閘極電極用金屬膜108A之一部分。
圖39係表示第2絕緣膜用蓋層109之形成結束後的階段之狀態之剖面圖。在除去nMOSFET區域Rn之閘極電極用金屬膜108A之一部分之後，於nMOSFET區域Rn及pMOSFET區域Rp之閘極電極用金屬膜108A上，形成第2絕緣膜用蓋層109。
圖40係表示在nMOSFET區域Rn及pMOSFET區域Rp之元素添加金屬層110上形成poly-Si層113結束後的階段之狀態之剖面圖。於形成第2絕緣膜用蓋層109之後，實施熱處理，使第2絕緣膜用蓋層109與閘極電極用金屬膜108A產生反應，以使第2絕緣膜用蓋層109之材料擴散到屬於nMOSFET區域Rn之閘極電極用金屬膜108A內，從而如圖40所示，在nMOSFET區域Rn上形成向閘極電極用金屬膜108A中添加有第2絕緣膜用蓋層109之材料之元素添加金屬層110。本實施形態中，使第2絕緣膜用蓋層109之材料La擴散到閘極電極用金屬膜108A中，從而形成添加有La之元素添加金屬層110。元素添加金屬層110相當於第1元素添加金屬層。
另外，與上述第5實施形態相同，第2絕緣膜用蓋層109之材料亦擴散到位於第2絕緣膜用蓋層109下方之絕緣層106、即屬於nMOSFET區域Rn之絕緣層106中。而且第1絕緣膜用蓋層107之材料會擴散到位於第1絕緣膜用蓋層107正下方之絕緣層106，即屬於nMOSFET區域Rn及pMOSFET區域Rp之絕緣層106中。由此，屬於nMOSFET區域Rn之絕緣層106被添加有第1及第2絕緣膜用蓋層107、109之材料而成為第1元素添加絕緣層111。本實施形態中，絕緣層106為HfSiON，故形成添加有第1絕緣膜用蓋層107之材料A1及第2絕緣膜用蓋層109之材料La之HfSiON層來作為第1元素添加絕緣層111。
在pMOSFET區域Rp中，使第2絕緣膜用蓋層109之材料擴散到位於第2絕緣膜用蓋層109正下方之閘極電極用金屬膜108A中之靠近第2絕緣膜用蓋層109的一部分。藉此，如圖40所示，在pMOSFET區域Rp中，形成有向閘極電極用金屬膜108A之一部分中添加有第2絕緣膜用蓋層109之材料La而形成之元素添加金屬層110。又，閘極電極用金屬膜108A中之除去添加有第2絕緣膜用蓋層109之材料之部分後的殘存的部分，成為未添加第2絕緣膜用蓋層109之材料之元素未添加金屬層142。元素添加金屬層110相當於第2元素添加導電層，元素未添加金屬層142相當於電極用導電層。
與上述第5實施形態相同，屬於pMOSFET區域Rp之絕緣層106被添加有第1絕緣膜用蓋層107之材料而成為第2元素添加絕緣層112。本實施形態中，絕緣層106為HfSiON層，故形成添加有第1絕緣膜用蓋層107之材料Al之HfSiON層來作為第2元素添加絕緣層112。
本實施形態中，亦與上述的第5實施形態相同，第1及第2絕緣膜用蓋層107、109係由應擴散之量之材料所形成，因而可藉由熱處理而消失。由此，nMOSFET區域Rn成為元素添加金屬層110露出、且在第1元素添加絕緣層111之正上方形成有元素添加金屬層110之狀態。pMOSFET區域Rp成為元素添加金屬層110露出、且在第2元素添加絕緣層112之正上方形成有元素未添加金屬層142之狀態。
其後，如圖40所示，在30 nm~120 nm之範圍內，將poly-Si層113堆積於nMOSFET區域Rn及pMOSFET區域Rp之元素添加金屬層110上。本實施形態中，亦與上述的第5實施形態相同，較好的是在形成poly-Si層113之前進行熱處理步驟。
圖41係表示CMOSFET 230之形成結束後的階段之狀態之剖面圖。在形成圖40之poly-Si層113之後，與上述第5實施形態相同，利用乾式蝕刻法等來進行用以形成nMOSFET 120及pMOSFET 121B之各閘極電極之加工。具體而言，以讓閘極電極之部分及其下層殘存之方式，對作為閘極電極之poly-Si層113、元素添加金屬層110、及元素未添加金屬層142以及其下層之第1元素添加絕緣層111、第2元素添加絕緣層112及界面層105進行蝕刻。
本實施形態中，與圖28所示之第5實施形態相同，nMOSFET 120成為包含poly-Si層113、元素添加金屬層110、第1元素添加絕緣層111、界面層105及p井103之閘極疊層構造。
而且，pMOSFET 121B之p側閘極電極115B係由poly-Si層113、元素添加金屬層110及元素未添加金屬層142所構成，且p側閘極絕緣膜117與圖28所示之第5實施形態相同，係由界面層105及第2元素添加絕緣層112所構成。因此，pMOSFET 121B成為包含poly-Si層113、元素添加金屬層110、元素未添加金屬層142、第2元素添加絕緣層112、界面層105及n井104之閘極疊層構造。
在形成n側閘極電極114及p側閘極電極115B之後，與上述第5實施形態相同，依次經過通常之CMOSFET形成方法流程而形成nMOSFET 120及pMOSFET 121B，從而形成CMOSFET 230。具體而言，在nMOSFET區域Rn中，在n側閘極電極114及n側閘極絕緣膜116之兩側壁上，形成例如含有SiO2 之側壁間隔件118。而且在pMOSFET區域Rp中，在p側閘極電極115B及p側閘極絕緣膜117之兩側壁上，形成例如含有SiO2 之側壁間隔件118。其後，利用離子注入等形成源極/汲極區域119，從而形成CMOSFET 230。
在以如上所述之方式所形成之本實施形態之CMOSFET 230中，nMOSFET 120之n側閘極電極114之實效功函數為4.0 eV~4.3 eV，pMOSFET 121B之p側閘極電極115B之實效功函數為4.9 eV~5.2 eV。閘極電極之實效功函數係由根據所獲得之nMOSFET 120及pMOSFET 121B中之MOS型電容器之C-V特性、即容量-閘極電壓特性而求出之平帶電壓所求得。
根據本實施形態，於nMOSFET區域Rn及pMOSFET區域Rp之Si基板101上依次形成有界面層105及絕緣層106，並且於該絕緣層106上依次形成有第1絕緣膜用蓋層107及閘極電極用金屬膜108。對於閘極電極用金屬膜108而言，在pMOSFET區域Rp上之厚度尺寸大於在nMOSFET區域Rn上之厚度尺寸。於該閘極電極用金屬膜108上，遍及nMOSFET區域Rn及pMOSFET區域Rp而形成第2絕緣膜用蓋層109。絕緣層106及閘極電極用金屬膜108與已形成之第1絕緣膜用蓋層107及第2絕緣膜用蓋層109一同受到熱處理。藉由該熱處理，可使第1絕緣膜用蓋層107中含有之第1元素、具體而言為Al擴散到第1絕緣膜用蓋層107下方之絕緣層106中，而且可使第2絕緣膜用蓋層109中含有之第2元素、具體而言為La擴散到第2絕緣膜用蓋層109下方之閘極電極用金屬膜108中，並進一步擴散到閘極電極用金屬膜108下方之絕緣層106中。
對於閘極電極用金屬膜108而言，在pMOSFET區域Rp上之厚度尺寸大於在nMOSFET區域Rn上之厚度尺寸，故在pMOSFET區域Rp上，與nMOSFET區域Rn相比，可抑制La向閘極電極用金屬膜108及絕緣層106中擴散。例如，可使La在pMOSFET區域Rp上擴散到絕緣層106跟前，而在nMOSFET區域Rn上並不只擴散到絕緣層106跟前。由此，在nMOSFET區域Rn上，可形成含有Al及La之絕緣層106，且在pMOSFET區域Rp上，可形成含有Al之絕緣層106，故可分別控制nMOSFET 120之閾值電壓及pMOSFET 121B之閾值電壓。由此，可擴大閾值電壓之控制範圍。
另外，第2絕緣膜用蓋層109係在閘極電極用金屬膜108上所形成，且在第2絕緣膜用蓋層109與絕緣層106之間介在有閘極電極用金屬膜108，因此，在形成第2絕緣膜用蓋層109時可防止絕緣層106劣化。由此，可防止劣化所導致的絕緣層106之可靠性下降。因此，可防止絕緣層106之可靠性下降，且可擴大閾值電壓之控制範圍。
根據如上所述的本實施形態，可容易地製造使nMOSFET 120及pMOSFET 121B分別具有所期望之特性、且可靠性高的半導體裝置230。
在以如上所述之方式所形成的本實施形態之nMOSFET 120中，於第1元素添加絕緣層111中含有第1元素Al及第2元素La，且於上述第1元素添加絕緣層111上之元素添加金屬層110中含有第2元素La。又，pMOSFET 121B中，於第2元素添加絕緣層112中含有第1元素Al，且於上述第2元素添加絕緣層112上具備未添加第1元素Al及第2元素La之元素未添加金屬層142，並且於該元素未添加金屬層142上之元素添加金屬層110中含有第2元素La。
藉此，可實現具備分別具有適合的實效功函數之閘極電極114、115B之nMOSFET 120及pMOSFET 121B。具體而言，可將nMOSFET 120中之n側閘極電極114之實效功函數設為4.0 eV~4.3 eV，並將pMOSFET 121B中之p側閘極電極115B之實效功函數設為4.9 eV~5.2 eV。因此，可實現分別具有適合的閾值電壓之nMOSFET 120及pMOSFET 121B。
另外，第1及第2元素添加絕緣層111、112並未在作為第1及第2元素添加絕緣層111、112之閘極絕緣膜用絕緣層106上實施蝕刻即可形成，故可防止製造過程中之劣化，從而可防止可靠性之下降。因此，可實現使nMOSFET 120及pMOSFET 121B分別具有所期望之特性、且可靠性高的半導體裝置230。
<第9實施形態>其次，對本發明第9實施形態之半導體裝置之製造方法加以說明。圖42~圖46係表示本發明第9實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。本實施形態中，亦與上述的第5實施形態相同，製造CMOSFET 240來作為半導體裝置。圖42係表示擴散抑止層140A之形成結束後的階段之狀態之剖面圖。為便於理解，在圖42~圖46中省略了關於上述圖1~圖25所示之p型半導體層2之記載。
本實施形態中，與上述第5實施形態相同，在Si基板101上，從形成有元件分離膜102、p井103及n井104之表面側遍及整個表面而依次形成界面層105、絕緣層106、第1絕緣膜用蓋層107、及閘極電極用金屬膜108之後，在閘極電極用金屬膜108上遍及整個表面而形成擴散抑止層140A。擴散抑止層140A具有抑制此後所堆積之第2絕緣膜用蓋層109之材料向閘極電極用金屬膜108中擴散之功能。本實施形態中，擴散抑止層140A係為了抑制第2絕緣膜用蓋層109之材料之擴散而形成。
本實施形態中，擴散抑止層140A之材料係與上述閘極電極用金屬膜108不同之材料。擴散抑止層140A可否使第2絕緣膜用蓋層109之材料擴散，不僅根據構成擴散抑止層140A之材料之元素而變化，亦根據擴散抑止層140A之成膜條件等而變化。因此，上述的「與閘極電極用金屬膜108不同之材料」，不僅係指構成元素與閘極電極用金屬膜108之材料不同之情況，而且還包括構成元素與閘極電極用金屬膜108之材料相同但成膜條件等不同、且層之性質不同之情況。本實施形態中，擴散抑止層140A係由TiN所構成。在形成擴散抑止層140A之後進行蝕刻，由此僅使pMOSFET區域Rp之擴散抑止層140A殘存，並除去nMOSFET區域Rn之擴散抑止層140A。
圖43係表示第2絕緣膜用蓋層109之形成結束後的階段之狀態之剖面圖。在除去nMOSFET區域Rn之擴散抑止層140A之後，在nMOSFET區域Rn之閘極電極用金屬膜108上及pMOSFET區域Rp之擴散抑止層140A上，形成第2絕緣膜用蓋層109。
圖44係表示除去pMOSFET區域Rp之第2絕緣膜用蓋層109的階段之狀態之剖面圖。在形成第2絕緣膜用蓋層109之後，實施熱處理，使第2絕緣膜用蓋層109與閘極電極用金屬膜108反應，以使第2絕緣膜用蓋層109之材料擴散到屬於nMOSFET區域Rn之閘極電極用金屬膜108內，從而如圖44所示，在nMOSFET區域Rn上，形成向閘極電極用金屬膜108中添加有第2絕緣膜用蓋層109之材料之元素添加金屬層110。本實施形態中，使第2絕緣膜用蓋層109之材料La向閘極電極用金屬膜108中擴散，從而形成添加有La之元素添加金屬層110。
又，第2絕緣膜用蓋層109之材料與上述第5實施形態相同，亦向位於第2絕緣膜用蓋層109下方之絕緣層106、即屬於nMOSFET區域Rn之絕緣層106中擴散。而且，第1絕緣膜用蓋層107之材料會向位於第1絕緣膜用蓋層107正下方之絕緣層106、即屬於nMOSFET區域Rn及pMOSFET區域Rp之絕緣層106中擴散。由此，屬於nMOSFET區域Rn之絕緣層106被添加有第1及第2絕緣膜用蓋層107、109之材料而成為第1元素添加絕緣層111。本實施形態中，絕緣層106為HfSiON，故形成添加有第1絕緣膜用蓋層107之材料Al及第2絕緣膜用蓋層109之材料La的HfSiON層，來作為第1元素添加絕緣層111。
在pMOSFET區域Rp中，第2絕緣膜用蓋層109之材料與擴散抑止層140A並不產生反應，故第2絕緣膜用蓋層109之材料不會擴散到屬於pMOSFET區域Rp之擴散抑止層140A內。其結果，在pMOSFET區域Rp中，第2絕緣膜用蓋層109之材料亦不會擴散到閘極電極用金屬膜108內。因此，如圖44所示，於pMOSFET區域Rp中，即便在熱處理之後，依然維持原狀地殘存有擴散抑止層140A與閘極電極用金屬膜108。該殘存之閘極電極用金屬膜108相當於電極用導電層。擴散抑止層140A係由與閘極電極用金屬膜108不同之材料所構成，相當於上部導電層。
而且，與上述第5實施形態相同，屬於pMOSFET區域Rp之絕緣層106被添加有第1絕緣膜用蓋層107之材料而成為第2元素添加絕緣層112。本實施形態中，絕緣層106為HfSiON層，故形成添加有第1絕緣膜用蓋層107之材料Al之HfSiON層來作為第2元素添加絕緣層112。
本實施形態中，亦與上述第5實施形態相同，第1及第2絕緣膜用蓋層107、109亦由應擴散之量之材料所形成，故第1絕緣膜用蓋層107藉由熱處理而消失。第2絕緣膜用蓋層109亦會在nMOSFET區域Rn中消失。在pMOSFET區域Rp中，第2絕緣膜用蓋層109係在擴散抑止層140上所形成，而且本實施形態中，上述擴散抑止層140A係為了阻止第2絕緣膜用蓋層109之材料之擴散而形成。因此，在pMOSFET區域Rp中殘存有第2絕緣膜用蓋層109。在形成元素添加金屬層110、第1及第2元素添加絕緣層111、112之後，利用濕式蝕刻法等而除去pMOSFET區域Rp之第2絕緣膜用蓋層109。
圖45係表示在擴散抑止層140A上及元素添加金屬屬110上形成poly-Si層113結束後的階段之狀態之剖面圖。在除去pMOSFET區域Rp之第2絕緣膜用蓋層109之後，如圖45所示，在30 nm~120 nm之範圍內，將poly-Si層113堆積於擴散抑止層140A上及元素添加金屬層110上。本實施形態，亦與上述第5實施形態相同，較好的是在形成poly-Si層113之前進行熱處理步驟。
圖46係表示CMOSFET 240之形成結束後的階段之狀態之剖面圖。在形成圖45之poly-Si層113之後，與上述第5實施形態相同，利用乾式蝕刻法等來進行用以形成nMOSFET 120及pMOSFET 121C之各閘極電極之加工。具體而言，以讓閘極電極之部分及其下層殘存之方式，對作為閘極電極之poly-Si層113、元素添加金屬層110、擴散抑止層140A及閘極電極用金屬膜108以及其下層之第1元素添加絕緣層111、第2元素添加絕緣層112及界面層105進行蝕刻。
本實施形態中，與圖28所示之第5實施形態相同，nMOSFET 120成為包含poly-Si層113、元素添加金屬層110、第1元素添加絕緣層111、界面層105及p井103之閘極疊層構造。
又’pMOSFET 121C之p側閘極電極115C係由poly-Si層113、擴散抑止層140A及閘極電極用金屬膜108所構成，與圖28所示之第5實施形態相同，p側閘極絕緣膜117係由界面層105及第2元素添加絕緣層112所構成。因此，pMOSFET 121C成為包含poly-Si層 113、擴散抑止層140A、閘極電極用金屬膜108、第2元素添加絕緣層112、界面層105及n井104之閘極疊層構造。
在形成n側閘極電極114及p側閘極電極115C之後，與上述第5實施形態相同，依次經過通常之CMOSFET形成方法流程而形成nMOSFET 120及pMOSFET 121C，從而形成CMOSFET 240。具體而言，在nMOSFET區域Rn中，在n側閘極電極114及n側閘極絕緣膜116之兩側壁上，形成例如含有SiO2 之側壁間隔件118。而且在pMOSFET區域Rp中，在p側閘極電極115C及p側閘極絕緣膜117之兩側壁上，形成例如含有SiO2 之側壁間隔件118。其後，利用離子注入等形成源極/汲極區域119，從而形成CMOSFET 240。
在以如上所述之方式所形成之本實施形態之CMOSFET 240中，nMOSFET 120之n側閘極電極114之實效功函數為4.0 eV~4.3 eV，pMOSFET 121C之p側閘極電極115C之實效功函數為4.9 eV~5.2 eV。閘極電極之實效功函數係由根據所獲得之nMOSFET 120及pMOSFET 121C中之MOS型電容器之C-V特性、即容量-閘極電壓特性而求出之平帶電壓所求得。
本實施形態中，擴散抑止層140A係為了防止第2絕緣膜用蓋層109之材料擴散而形成。如本實施形態般，當第2絕緣膜用蓋層109例如包含La氧化物等的稀土類材料時，由於第2絕緣膜用蓋層109具有潮解性，故難以利用遍及nMOSFET區域Rn及pMOSFET區域Rp而形成後僅除去單側區域之方法來僅在其中一個區域上形成第2絕緣膜用蓋層109。
本實施形態中，藉由形成擴散抑止層140A即可防止pMOSFET區域Rp中之第2絕緣膜用蓋層109之材料的擴散，而並未除去pMOSFET區域Rp上之第2絕緣膜用蓋層109。因此，可省略除去第2絕緣膜用蓋層109之單側區域之步驟，從而可簡化製造流程。而且，因除去單側區域而導致的第2絕緣膜用蓋層109之劣化消失，故於此後之熱處理時，可使第2絕緣膜用蓋層109之材料更確實地擴散到nMOSFET區域Rn之閘極電極用金屬膜108及絕緣層106中。藉此，可將nMOSFET 120之閾值電壓更確實地控制為所期望的值。
在以如上所述之方式所形成之本實施形態之nMOSFET 120中，在第1元素添加絕緣層111中含有第1元素Al及第2元素La，且上述第1元素添加絕緣層111上之nMOSFET區域Rn之閘極電極用金屬膜108中含有第2元素La。又，在pMOSFET 121C中，在第2元素添加絕緣層112中含有第1元素Al，且在上述第2元素添加絕緣層112上具備未添加第1元素Al及第2元素La之閘極電極用金屬膜108，並且在該閘極電極用金屬膜108上具備包含與閘極電極用金屬膜108不同之材料之擴散抑止層140A。
由此，可實現具備分別具有適合的實效功函數之閘極電極114、115C之nMOSFET 120及pMOSFET 121C。具體而言，可將nMOSFET 120中之n側閘極電極114之實效功函數設為4.0 eV~4.3 eV，並將pMOSFET 121C中之p側閘極電極115C之實效功函數設為4.9 eV~5.2 eV。因此，可實現分別具有適合的閾值電壓之nMOSFET 120及pMOSFET 121C。
另外，第1及第2元素添加絕緣層111、112並未在作為第1及第2元素添加絕緣層111、112之閘極絕緣膜用絕緣層106上實施蝕刻即可形成，故可防止製造過程中之劣化，從而可防止可靠性下降。因此，可實現使nMOSFET 120及pMOSFET 121C分別具有所期望之特性、且可靠性高的半導體裝置240。
<第10實施形態>其次，對本發明第10實施形態之半導體裝置之製造方法加以說明。圖47~圖49係表示本發明第10實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。本實施形態中，亦與上述第5實施形態相同，製造CMOSFET 250來作為半導體裝置。為便於理解，在圖47~圖49中省略了關於上述圖1~圖25所示之p型半導體層2之記載。
圖47係表示熱處理結束後的階段之狀態之剖面圖。首先，與上述第5實施形態相同，在Si基板101上形成元件分離膜102、p井103及n井104，進而在Si基板101上依次形成界面層105、絕緣層106、第1絕緣膜用蓋層107、閘極電極用金屬膜108及第2絕緣膜用蓋層109之後，實施熱處理。藉此，如圖47所示，在nMOSFET區域Rn中，向閘極電極用金屬膜108中添加第2絕緣膜用蓋層109中所含有之元素而形成元素添加金屬層110，並且向絕緣層106中添加第1絕緣膜用蓋層107中所含有之元素及第2絕緣膜用蓋層109中所含有之元素，從而形成第1元素添加絕緣層111。而且，在pMOSFET區域Rp中，向絕緣層106中添加第1絕緣膜用蓋層107中所含有之元素，從而形成第2元素添加絕緣層112。
圖48係表示在閘極電極用金屬膜108上及元素添加金屬層110上形成第2閘極電極用金屬膜150及poly-Si層113結束後的階段之狀態之剖面圖。本實施形態中，在熱處理之後、且形成poly-Si層113之前，將第2閘極電極用金屬膜150堆積於閘極電極用金屬膜108上及元素添加金屬層110上。第2閘極電極用金屬膜150相當於第2金屬膜，並且相當於上述第4實施形態中之第2閘極電極用金屬膜N。第2閘極電極用金屬膜150之膜厚、即厚度尺寸較好的是3 nm以上、20 nm以下。
第2閘極電極用金屬膜150包含導電性材料。第2閘極電極用金屬膜150之材料可與閘極電極用金屬膜108之材料相同，亦可不同。本實施形態中，第2閘極電極用金屬膜150與閘極電極用金屬膜108係由相同材料、具體而言係由TiN所構成。作為構成第2閘極電極用金屬膜150之導電性材料，並不限定於TiN，可列舉與構成閘極電極用金屬膜108之導電性材料相同之材料。在形成第2閘極電極用金屬膜150之後，在30 nm~120 nm之範圍內，將poly-Si層113堆積於第2閘極電極用金屬膜150上。
圖49係表示CMOSFET 250之形成結束後的階段之狀態之剖面圖。在形成圖48之poly-Si層113之後，與上述第5實施形態相同，利用乾式蝕刻法等來進行用以形成nMOSFET 120B及pMOSFET 121D之各閘極電極之加工。具體而言，以讓閘極電極之部分及其下層殘存之方式，對作為閘極電極之poly-Si層113、第2閘極電極用金屬膜150、元素添加金屬層110及閘極電極用金屬膜108以及其下層之第1元素添加絕緣層111、第2元素添加絕緣層112及界面層105進行蝕刻。
本實施形態中，nMOSFET 120B之n側閘極電極114B係由poly-Si層113、第2閘極電極用金屬膜150及元素添加金屬層110所構成，且n側閘極絕緣膜116與圖28所示之第5實施形態相同，係由界面層105及第1元素添加絕緣層111所構成。因此，nMOSFET 120B成為包含poly-Si層113、第2閘極電極用金屬膜150、元素添加金屬層110、第1元素添加絕緣層111、界面層105及p井103之閘極疊層構造。
另外，pMOSFET 121D之p側閘極電極115D係由poly-Si層113、第2閘極電極用金屬膜150及閘極電極用金屬膜108所構成，且p側閘極絕緣膜117與圖28所示之第5實施形態相同，係由界面層105及第2元素添加絕緣層112所構成。因此，pMOSFET 121D成為包含poly-Si層113、第2閘極電極用金屬膜150、閘極電極用金屬膜108、第2元素添加絕緣層112、界面層105及n井104之閘極疊層構造。
在形成n側閘極電極114B及p側閘極電極115D之後，與上述第5實施形態相同，依次經過通常之CMOSFET形成方法流程而形成nMOSFET 120B及pMOSFET 121D，從而形成CMOSFET 250。
在以如上所述之方式所形成之本實施形態之CMOSFET 250中，nMOSFET 120B之n側閘極電極114B之實效功函數為4.0 eV~4.3 eV，pMOSFET 121D之p側閘極電極115D之實效功函數為4.9 eV~5.2 eV。閘極電極之實效功函數係由根據所獲得之nMOSFET 120B及pMOSFET 121D中之MOS型電容器之C-V特性、即容量-閘極電壓特性而求出之平帶電壓所求得。
根據如上所述的本實施形態，在形成poly-Si層113之前，在閘極電極用金屬膜108上及元素添加金屬層110上形成有第2閘極電極用金屬膜150，並且在上述第2閘極電極用金屬膜150上形成有poly-Si層113。亦即，本實施形態中，在閘極電極用金屬膜108與poly-Si層113之間、以及元素添加金屬層110與poly-Si層113之間，設置有第2閘極電極用金屬膜150。
若閘極電極用金屬膜108及元素添加金屬層110之厚度尺寸例如薄至10 nm以下，則會因poly-Si層113之積層而引起閘極電極114B、115D之實效功函數降低之弊病。
如本實施形態般，將第2閘極電極用金屬膜150插入到閘極電極用金屬膜108與poly-Si層113之間、以及元素添加金屬層110與poly-Si層113之間，從而即使在閘極電極用金屬膜108及元素添加金屬層110比較薄的情況下，亦可抑制poly-Si層113之積層所帶來之惡劣影響，由此可防止閘極電極114B、115D之實效功函數降低。
如上所述，於本實施形態中，可實現具備分別具有適合的實效功函數之閘極電極114B、115D之nMOSFET 120B及pMOSFET 121D。具體而言，可將nMOSFET 120B中之n側閘極電極114B之實效功函數設為4.0 eV~4.3 eV，並將pMOSFET 121D中之p側閘極電極115D之實效功函數設為4.9 eV~5.2 eV。因此，可實現分別具有適合的閾值電壓之nMOSFET 120B及pMOSFET 121D。
如本實施形態中設置有第2閘極電極用金屬膜150之情況下，用以使第1及第2絕緣膜用蓋層107、109中含有之元素進行熱擴散之熱處理，較好的是如本實施形態中在形成第2閘極電極用金屬膜150及poly-Si層113之前進行。若在熱處理之前形成第2閘極電極用金屬膜150、或者第2閘極電極用金屬膜150及poly-Si層113，則與上述第5實施形態中在熱處理之前形成poly-Si層113之情況相同，根據第2絕緣膜用蓋層109之材料而會向第2閘極電極用金屬膜150及poly-Si層113中過度地擴散，而不向閘極電極金屬層8中擴散。因此，較好的是如本實施形態中在形成第2閘極電極用金屬膜150及poly-Si層113之前進行熱處理步驟。
如上所述，本實施形態中，在形成上述第5實施形態中之poly-Si層113之前，形成有第2閘極電極用金屬膜150，上述第6~第9實施形態中，亦可與本實施形態相同，在形成poly-Si層113之前形成第2閘極電極用金屬膜150。具體而言，第6實施形態中，可在閘極電極用金屬膜108上及元素添加保護層131上形成第2閘極電極用金屬膜150之後，在第2閘極電極用金屬膜150上形成poly-Si層113。
而且，在上述第7實施形態中，可在元素添加金屬層110上及元素添加金屬層141上形成第2閘極電極用金屬膜150之後，在第2閘極電極用金屬膜150上形成poly-Si層113。
另外，在上述第8實施形態中，可在nMOSFET區域Rn及pMOSFET區域Rp之元素添加金屬層110上形成第2閘極電極用金屬膜150之後，在第2閘極電極用金屬膜150上形成poly-Si層113。
此外，在上述第9實施形態中，可在擴散抑止層140A上及元素添加金屬層110上形成第2閘極電極用金屬膜150之後，在第2閘極電極用金屬膜150上形成poly-Si層113。
而且，在上述第1~第4實施形態中，亦可與上述第5~第10實施形態相同，在Si基板1上，從形成有元件分離膜5、p井3及n井4之表面側遍及整個表面而形成包含絕緣性材料之界面層。
另外，在上述第5~第10實施形態中，亦可與上述第3實施形態相同，在作為第1蓋層而發揮功能之第2絕緣膜用蓋層109之材料擴散後或者擴散前，形成第2蓋層，並向閘極電極用金屬膜108、108A中擴散。
此外，在上述各實施形態中，將第1導電型設為n型，將第2導電型設為p型，但亦可將第1導電型設為p型，將第2導電型設為n型。
1、101．．．矽基板
5、102．．．元件分離膜
3、103．．．p井
4、104．．．n井
6．．．閘極絕緣膜
8A．．．n側蓋層
8B．．．p側蓋層
8C．．．第2p側蓋層
105．．．界面層
106．．．閘極絕緣膜用絕緣層
107．．．第1絕緣膜用蓋層
108、108A．．．閘極電極用金屬膜
109．．．第2絕緣膜用蓋層
110、141．．．元素添加金屬層
111．．．第1元素添加絕緣層
112．．．第2元素添加絕緣層
10、10A、113．．．多晶矽層
114、114A、114B．．．n側閘極電極
115、115A、115B、115C、115D．．．p側閘極電極
116．．．n側閘極絕緣膜
117．．．p側閘極絕緣膜
120、120A、120B．．．nMOSFET
121、121A、121B、121C、121D．．．pMOSFET
130．．．保護層
131．．．元素添加保護層
140、140A．．．擴散抑止層
142．．．元素未添加金屬層
150．．．第2閘極電極用金屬膜
200、210、220、230、240、250．．．CMOSFET
GE．．．閘極電極
M．．．閘極電極用金屬膜
MA．．．n側閘極電極用金屬膜
MB、MC．．．p側閘極電極用金屬膜
N．．．第2閘極電極用金屬膜
Rn．．．nMOSFET區域
Rp．．．pMOSFET區域
圖1係表示本發明第1實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖2係表示本發明第1實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖3係表示本發明第1實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖4係表示本發明第1實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖5係示意性表示本發明第1實施形態之半導體裝置中的n側蓋層8A之形成區域之俯視圖；圖6係表示本發明第1實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖7係表示本發明第1實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖8係表示本發明第1實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖9係表示本發明第1實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖10係表示本發明第2實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖11係表示本發明第2實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖12係表示本發明第2實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖13係表示本發明第3實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖14係表示本發明第3實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖15係表示本發明第3實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖16係表示本發明第3實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖17係表示本發明第3實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖18係表示本發明第4實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖19係表示本發明第4實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖20係表示本發明第4實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖21係表示本發明第4實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖22係表示本發明第4實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖23係表示本發明第4實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖24係表示本發明第4實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖25係表示本發明第4實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖26係表示本發明第5實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖27係表示本發明第5實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖28係表示本發明第5實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖29係表示本發明第6實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖30係表示本發明第6實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖31係表示本發明第6實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖32係表示本發明第6實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖33係表示本發明第6實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖34係表示本發明第7實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖35係表示本發明第7實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖36係表示本發明第7實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖37係表示本發明第7實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖38係表示本發明第8實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖39係表示本發明第8實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖40係表示本發明第8實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖41係表示本發明第8實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖42係表示本發明第9實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖43係表示本發明第9實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖44係表示本發明第9實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖45係表示本發明第9實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖46係表示本發明第9實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖47係表示本發明第10實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；圖48係表示本發明第10實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖；及圖49係表示本發明第10實施形態之半導體裝置之製造方法中的各製造步驟之狀態之剖面圖。
1．．．矽基板
2．．．p型半導體層
3．．．p井
4．．．n井
5．．．元件分離絕緣膜
6．．．閘極絕緣膜
8A．．．n側蓋層
BS．．．邊界面
Rn．．．nMOSFET區域
Rp．．．pMOSFET區域
M．．．閘極電極用金屬膜

Claims (25)

  1. 一種半導體裝置之製造方法，該半導體裝置包含導電型互異且彼此並列之第1導電型半導體元件與第2導電型半導體元件，且該製造方法包括以下步驟：將使形成有上述第1導電型半導體元件之第1導電型元件區域與形成有上述第2導電型半導體元件之第2導電型元件區域彼此分離的元件分離膜形成於半導體基板上；在配設於上述半導體基板之主面上之閘極絕緣膜之表面上，形成第1金屬膜；在形成於上述第1導電型元件區域之上述第1金屬膜之上表面上，形成與上述第1金屬膜不同材料之第1蓋層；實施第1熱處理使上述第1蓋層與上述第1導電型元件區域內之上述第1金屬膜反應；以及在上述第1導電型元件區域與上述第2導電型元件區域間形成具有不同組成之雙閘極電極構造，其中上述第1金屬膜包括：含有選自由鈦(Ti)、鉭(Ta)、鉿(Hf)所組成之群中至少一種元素之第1材料、上述第1材料之氮化物、上述第1材料之碳化物、上述第1材料之矽化物、上述第1材料之氮化矽化物或上述第1材料之碳氮化物中之任一種；上述第1蓋層包括：含有選自由鉿(Hf)、鉭(Ta)、鑭(La)、鎂(Mg)、鐿(Yb)所組成之群中至少一種元素之第2材料、上述第2材料之氧化物、上述第2材料之氮化物、上述第2材料之碳化物、上述第2材料之矽化物、上述第 2材料之氮化矽化物或上述第2材料之碳氮化物中之任一種。
  2. 如請求項1之半導體裝置之製造方法，其中在上述第1蓋層之反應步驟後，進而包括以下步驟：在形成於上述第2導電型元件區域之上述第1金屬膜之上表面上，形成與上述第1金屬膜及上述第1蓋層不同材料之第2蓋層；以及實施第2熱處理使上述第2蓋層與上述第2導電型元件區域內之上述第1金屬膜反應。
  3. 如請求項1之半導體裝置之製造方法，其中上述第1蓋層形成步驟包括以下步驟：形成上述第1蓋層；及在形成於上述第2導電型元件區域之上述第1金屬膜之上表面上，形成與上述第1金屬膜及上述第1蓋層不同材料之第2蓋層；且上述反應步驟係利用上述第1熱處理使上述第1蓋層向位於上述第1蓋層下方之上述第1金屬膜內擴散，並同時使上述第2蓋層向位於上述第2蓋層下方之上述第1金屬膜內擴散。
  4. 如請求項1之半導體裝置之製造方法，其進而包括以下步驟：在藉由上述第1蓋層之反應使上述第1金屬膜與上述第1蓋層反應所形成之金屬膜之上表面上、以及在上述第1蓋層之反應步驟後殘存於上述第2導電型元件區域內之 上述第1金屬膜之上表面上，形成第2金屬膜；在上述第2金屬膜形成後，進行上述雙閘極電極構造形成步驟。
  5. 如請求項1之半導體裝置之製造方法，其中在上述第1蓋層形成步驟與上述反應步驟之間，進而包括以下步驟：於上述第1金屬膜之上表面上，形成被覆上述第1蓋層之第2金屬膜。
  6. 如請求項2或3之半導體裝置之製造方法，其進而包括以下步驟：在藉由上述第1蓋層之反應使上述第1金屬膜與上述第1蓋層反應所形成之金屬膜之上表面上、及藉由上述第2蓋層之反應使上述第1金屬膜與上述第2蓋層反應所形成之金屬膜之上表面上，形成第2金屬膜；在上述第2金屬膜形成後，進行上述雙閘極電極構造形成步驟。
  7. 如請求項3之半導體裝置之製造方法，其中在上述第1蓋層形成步驟與上述反應步驟之間，進而包括以下步驟：於上述第1蓋層之上表面上及上述第2蓋層之上表面上，形成第2金屬膜。
  8. 如請求項1之半導體裝置之製造方法，其中上述第1導電型半導體元件為p型MOS電晶體；上述第1蓋層包括：含有選自由鉑(Pt)、銥(Ir)、鎳(Ni)、鋁(Al)及釕(Ru)所組成之群中至少一種元素之第3材料、上述第3材料之氧化物、上述第3材料之氮化物、 上述第3材料之碳化物、上述第3材料之矽化物、上述第3材料之氮化矽化物或上述第3材料之碳氮化物中之任一種。
  9. 如請求項2之半導體裝置之製造方法，其中上述第1導電型半導體元件為n型MOS電晶體；上述第2導電型半導體元件為p型MOS電晶體；上述第2蓋層包括：含有選自由鉑(Pt)、銥(Ir)、鎳(Ni)、鋁(Al)及釕(Ru)所組成之群中至少一種元素之第3材料、上述第3材料之氧化物、上述第3材料之氮化物、上述第3材料之碳化物、上述第3材料之矽化物、上述第3材料之氮化矽化物或上述第3材料之碳氮化物中之任一種。
  10. 如請求項4之半導體裝置之製造方法，其中上述第2金屬膜包含之材料與上述第1金屬膜相似，包括：含有選自由鈦(Ti)、鉭(Ta)、鉿(Hf)及鎢(W)所組成之群中至少一種元素之第4材料、上述第4材料之氮化物、上述第4材料之碳化物、上述第4材料之矽化物、上述第4材料之氮化矽化物或上述第4材料之碳氮化物中之任一種。
  11. 一種半導體裝置之製造方法，該半導體裝置包含導電型互異且彼此並列之第1導電型半導體元件與第2導電型半導體元件，且該製造方法包括以下步驟：在形成有上述第1導電型半導體元件之第1導電型元件區域及形成有上述第2導電型半導體元件之第2導電型元 件區域之半導體基板上，形成包含絕緣性材料之絕緣層；在上述第1導電型元件區域及上述第2導電型元件區域之上述半導體基板與上述絕緣層之間、或在上述第1導電型元件區域及上述第2導電型元件區域之上述絕緣層上，形成含有第1元素之第1蓋層；在上述第1導電型元件區域及上述第2導電型元件區域之上述第1蓋層上，形成包含導電性材料之電極用導電層；在上述第1導電型元件區域之上述電極用導電層上，形成含有與上述第1元素不同之第2元素之第2蓋層；及對上述絕緣層及上述電極用導電層與上述第1蓋層及上述第2蓋層一併實施熱處理，其中上述導電性材料係：含有選自由鈦(Ti)、鉭(Ta)、鉿(Hf)所組成之群中至少一種元素之第1材料、上述第1材料之氮化物、上述第1材料之碳化物、上述第1材料之矽化物、上述第1材料之氮化矽化物或上述第1材料之碳氮化物中之任一種。
  12. 如請求項11上述之半導體裝置之製造方法，其中在形成上述第2蓋層之步驟與上述熱處理步驟之間，進而包括以下步驟：於上述第2蓋層上形成保護上述第2蓋層之保護層。
  13. 一種半導體裝置之製造方法，該半導體裝置包含導電型互異且彼此並列之第1導電型半導體元件與第2導電型半 導體元件，且該製造方法包括以下步驟：在形成有上述第1導電型半導體元件之第1導電型元件區域及形成有上述第2導電型半導體元件之第2導電型元件區域之半導體基板上，形成包含絕緣性材料之絕緣層；在上述第1導電型元件區域及上述第2導電型元件區域之上述半導體基板與上述絕緣層之間、或在上述第1導電型元件區域及上述第2導電型元件區域之上述絕緣層上，形成含有第1元素之第1蓋層；在上述第1導電型元件區域及上述第2導電型元件區域之上述第1蓋層上，形成包含導電性材料之電極用導電層；在上述第2導電型元件區域之上述電極用導電層上，形成抑制或防止與上述第1元素不同之第2元素擴散之擴散抑止層；在上述擴散抑止層上及上述第1導電型元件區域之上述電極用導電層上，形成含有第2元素之第2蓋層；及對上述絕緣層、上述電極用導電層及上述擴散抑止層與上述第1蓋層及上述第2蓋層一併實施熱處理，其中上述導電性材料係：含有選自由鈦(Ti)、鉭(Ta)、鉿(Hf)所組成之群中至少一種元素之第1材料、上述第1材料之氮化物、上述第1材料之碳化物、上述第1材料之矽化物、上述第1材料之氮化矽化物或上述第1材料之碳氮化物中之任一種。
  14. 如請求項13之半導體裝置之製造方法，其中於形成上述擴散抑止層之步驟中，形成上述擴散抑止層以防止上述第2元素之擴散；於上述熱處理步驟之後，進而包括將形成於上述擴散抑止層上之上述第2蓋層除去之步驟。
  15. 一種半導體裝置之製造方法，該半導體裝置包含導電型互異且彼此並列之第1導電型半導體元件與第2導電型半導體元件，且該製造方法包括以下步驟：在形成有上述第1導電型半導體元件之第1導電型元件區域及形成有上述第2導電型半導體元件之第2導電型元件區域之半導體基板上，形成包含絕緣性材料之絕緣層之步驟；在上述第1導電型元件區域及上述第2導電型元件區域之上述半導體基板與上述絕緣層之間、或在上述第1導電型元件區域及上述第2導電型元件區域之上述絕緣層上，形成含有第1元素之第1蓋層；在上述第1導電型元件區域及上述第2導電型元件區域之上述第1蓋層上，形成包含導電性材料的電極用導電層，且上述第2導電型元件區域中上述電極用導電層之厚度大於上述第1導電型元件區域中上述電極用導電層之厚度；在上述第1導電型元件區域及上述第2導電型元件區域之電極用導電層上，形成含有與上述第1元素不同的第2元素之第2蓋層；及 對上述絕緣層及上述電極用導電層與上述第1蓋層及上述第2蓋層一併實施熱處理，其中上述導電性材料係：含有選自由鈦(Ti)、鉭(Ta)、鉿(Hf)所組成之群中至少一種元素之第1材料、上述第1材料之氮化物、上述第1材料之碳化物、上述第1材料之矽化物、上述第1材料之氮化矽化物或上述第1材料之碳氮化物中之任一種。
  16. 如請求項11之半導體裝置之製造方法，其中上述第1導電型半導體元件為n型MOS電晶體；上述第2導電型半導體元件為p型MOS電晶體；上述第1元素為鋁(Al)。
  17. 如請求項11之半導體裝置之製造方法，其中上述第1導電型半導體元件為n型MOS電晶體；上述第2導電型半導體元件為p型MOS電晶體；上述第2元素為元素週期表第2族元素及第3族元素中之至少一種。
  18. 如請求項11之半導體裝置之製造方法，其中在形成上述第2蓋層之步驟與上述熱處理步驟之間、或上述熱處理步驟之後，進而包括以下步驟：於上述第1導電型元件區域及上述第2導電型元件區域之上述電極用導電層上形成多晶矽層。
  19. 如請求項11之半導體裝置之製造方法，其中上述第1蓋層之厚度尺寸為0.1nm以上、2nm以下。
  20. 如請求項11之半導體裝置之製造方法，其中 上述第2蓋層之厚度尺寸為0.1nm以上、10nm以下。
  21. 一種半導體裝置，其包含導電型互異且彼此並列之第1導電型半導體元件與第2導電型半導體元件，其中上述第1導電型半導體元件包括：第1元素添加絕緣層，其設置於半導體基板上，具有絕緣性，且含有第1元素及與其不同之第2元素；及元素添加導電層，其設置於上述第1元素添加絕緣層上，具有導電性，且含有上述第2元素；上述第2導電型半導體元件包括：第2元素添加絕緣層，其與上述第1元素添加絕緣層並列於設有上述第1元素添加絕緣層之上述半導體基板上，具有絕緣性，且含有上述第1元素；及電極用導電層，其設置於上述第2元素添加絕緣層上，且具有導電性。
  22. 如請求項21之半導體裝置，其中上述第1導電型半導體元件在上述元素添加導電層上進而包括：具有導電性且含有上述第2元素之另一個元素添加導電層、或者具有導電性且包含與上述元素添加導電層不同之材料之上部導電層。
  23. 一種半導體裝置，其包含導電型互異且彼此並列之第1導電型半導體元件與第2導電型半導體元件，其中上述第1導電型半導體元件包括：第1元素添加絕緣層，其設置於半導體基板上，具有絕緣性，且含有第1元素及與其不同之第2元素；及 第1元素添加導電層，其設置於上述第1元素添加絕緣層上，具有導電性，且含有上述第2元素；上述第2導電型半導體元件包括：第2元素添加絕緣層，其與上述第1元素添加絕緣層並列於設有上述第1元素添加絕緣層之上述半導體基板上，具有絕緣性，且含有上述第1元素；電極用導電層，其設置於上述第2元素添加絕緣層上，且具有導電性；第2元素添加導電層，其設置於上述電極用導電層上，具有導電性，且含有上述第2元素；及另一個第2元素添加導電層，其設置於上述第2元素添加導電層上，具有導電性，且含有上述第2元素。
  24. 一種半導體裝置，其包含導電型互異且彼此並列之第1導電型半導體元件與第2導電型半導體元件，其中上述第1導電型半導體元件包括：第1元素添加絕緣層，其設置於半導體基板上，具有絕緣性，且含有第1元素及與其不同之第2元素；及第1元素添加導電層，其設置於上述第1元素添加絕緣層上，具有導電性，且含有上述第2元素；上述第2導電型半導體元件包括：第2元素添加絕緣層，其與上述第1元素添加絕緣層並列於設有上述第1元素添加絕緣層之上述半導體基板上，具有絕緣性，且含有上述第1元素；電極用導電層，其設置於上述第2元素添加絕緣層 上，且具有導電性；及第2元素添加導電層，其設置於上述電極用導電層上，具有導電性，且含有上述第2元素。
  25. 一種半導體裝置，其包含導電型互異且彼此並列之第1導電型半導體元件與第2導電型半導體元件，其中上述第1導電型半導體元件包括：第1元素添加絕緣層，其設置於半導體基板上，具有絕緣性，且含有第1元素及與其不同之第2元素；及第1元素添加導電層，其設置於上述第1元素添加絕緣層上，具有導電性，且含有上述第2元素；上述第2導電型半導體元件包括：第2元素添加絕緣層，其與上述第1元素添加絕緣層並列於設有上述第1元素添加絕緣層之上述半導體基板上，具有絕緣性，且含有上述第1元素；電極用導電層，其設置於上述第2元素添加絕緣層上，且具有導電性；及上部導電層，其設置於上述電極用導電層上，具有導電性，且包含與上述電極用導電層不同之材料。
TW098105308A 2008-02-28 2009-02-19 半導體裝置之製造方法及半導體裝置 TWI502686B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008047462 2008-02-28
JP2008093306 2008-03-31
JP2008273763A JP5349903B2 (ja) 2008-02-28 2008-10-24 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
TW201001626A TW201001626A (en) 2010-01-01
TWI502686B true TWI502686B (zh) 2015-10-01

Family

ID=41012515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105308A TWI502686B (zh) 2008-02-28 2009-02-19 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
US (2) US7855134B2 (zh)
JP (1) JP5349903B2 (zh)
CN (2) CN101521180B (zh)
TW (1) TWI502686B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306051A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法
JP5349903B2 (ja) * 2008-02-28 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP4602440B2 (ja) 2008-06-12 2010-12-22 パナソニック株式会社 半導体装置及びその製造方法
JP5288907B2 (ja) * 2008-06-27 2013-09-11 株式会社東芝 半導体装置とその製造方法
JP2010177240A (ja) * 2009-01-27 2010-08-12 Toshiba Corp 半導体装置及びその製造方法
US20100308418A1 (en) * 2009-06-09 2010-12-09 Knut Stahrenberg Semiconductor Devices and Methods of Manufacture Thereof
US8541275B2 (en) * 2009-11-12 2013-09-24 International Business Machines Corporation Single metal gate CMOS integration by intermixing polarity specific capping layers
US8343865B2 (en) * 2010-01-21 2013-01-01 Renesas Electronics Corporation Semiconductor device having dual work function metal
JP5432798B2 (ja) * 2010-03-30 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5557632B2 (ja) * 2010-07-14 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101674398B1 (ko) 2010-08-03 2016-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2012059888A (ja) * 2010-09-08 2012-03-22 Renesas Electronics Corp 半導体装置およびその製造方法
JP5159850B2 (ja) * 2010-09-27 2013-03-13 パナソニック株式会社 半導体装置
US20130049134A1 (en) * 2011-08-30 2013-02-28 Renesas Electronics Corporation Semiconductor device and method of making same
CN103378008B (zh) 2012-04-27 2015-10-14 中国科学院微电子研究所 双金属栅极cmos器件及其制造方法
CN111508896B (zh) * 2019-01-30 2023-07-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US20070105317A1 (en) * 2005-11-09 2007-05-10 Kazuaki Nakajima Method of manufacturing semiconductor device
US20070126062A1 (en) * 2005-11-18 2007-06-07 Koji Akiyama Semiconductor device and manufacturing method thereof

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872613B1 (en) * 2003-09-04 2005-03-29 Advanced Micro Devices, Inc. Method for integrating metals having different work functions to form CMOS gates having a high-k gate dielectric and related structure
US7157769B2 (en) * 2003-12-18 2007-01-02 Micron Technology, Inc. Flash memory having a high-permittivity tunnel dielectric
TWI252539B (en) * 2004-03-12 2006-04-01 Toshiba Corp Semiconductor device and manufacturing method therefor
JP2005294799A (ja) 2004-03-12 2005-10-20 Toshiba Corp 半導体装置およびその製造方法
JP4623006B2 (ja) * 2004-06-23 2011-02-02 日本電気株式会社 半導体装置及びその製造方法
US7138681B2 (en) * 2004-07-27 2006-11-21 Micron Technology, Inc. High density stepped, non-planar nitride read only memory
US7659154B2 (en) * 2004-08-13 2010-02-09 Nxp B.V. Dual gate CMOS fabrication
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
KR100719340B1 (ko) * 2005-01-14 2007-05-17 삼성전자주식회사 듀얼 게이트 전극을 갖는 반도체 소자 및 그 형성 방법
US7504700B2 (en) * 2005-04-21 2009-03-17 International Business Machines Corporation Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method
JP2007005721A (ja) * 2005-06-27 2007-01-11 Toshiba Corp 半導体装置およびその製造方法
KR100688555B1 (ko) * 2005-06-30 2007-03-02 삼성전자주식회사 Ｍｏｓ트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
JP2007019396A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置およびその製造方法
JP2007141889A (ja) 2005-11-14 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
US7425497B2 (en) * 2006-01-20 2008-09-16 International Business Machines Corporation Introduction of metal impurity to change workfunction of conductive electrodes
US20070178634A1 (en) * 2006-01-31 2007-08-02 Hyung Suk Jung Cmos semiconductor devices having dual work function metal gate stacks
JP2007242894A (ja) * 2006-03-08 2007-09-20 Toshiba Corp 半導体装置およびその製造方法
WO2007116470A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
US7781333B2 (en) * 2006-12-27 2010-08-24 Hynix Semiconductor Inc. Semiconductor device with gate structure and method for fabricating the semiconductor device
US7629212B2 (en) * 2007-03-19 2009-12-08 Texas Instruments Incorporated Doped WGe to form dual metal gates
JP2008288465A (ja) * 2007-05-18 2008-11-27 Panasonic Corp 半導体装置及びその製造方法
JP2009004444A (ja) * 2007-06-19 2009-01-08 Panasonic Corp 半導体装置及びその製造方法
JP4459257B2 (ja) * 2007-06-27 2010-04-28 株式会社東芝 半導体装置
JP5139023B2 (ja) * 2007-10-16 2013-02-06 株式会社東芝 半導体装置の製造方法
JP5178152B2 (ja) * 2007-11-05 2013-04-10 株式会社東芝 相補型半導体装置及びその製造方法
JP5349903B2 (ja) * 2008-02-28 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5147471B2 (ja) * 2008-03-13 2013-02-20 パナソニック株式会社 半導体装置
JP2009224509A (ja) * 2008-03-14 2009-10-01 Panasonic Corp 半導体装置及びその製造方法
JP5147588B2 (ja) * 2008-08-04 2013-02-20 パナソニック株式会社 半導体装置
JP5336814B2 (ja) * 2008-10-27 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20100327364A1 (en) * 2009-06-29 2010-12-30 Toshiba America Electronic Components, Inc. Semiconductor device with metal gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US20070105317A1 (en) * 2005-11-09 2007-05-10 Kazuaki Nakajima Method of manufacturing semiconductor device
US20070126062A1 (en) * 2005-11-18 2007-06-07 Koji Akiyama Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN101521180A (zh) 2009-09-02
CN103500732A (zh) 2014-01-08
US8120118B2 (en) 2012-02-21
JP2009267342A (ja) 2009-11-12
JP5349903B2 (ja) 2013-11-20
TW201001626A (en) 2010-01-01
US20090218634A1 (en) 2009-09-03
CN101521180B (zh) 2014-02-05
US7855134B2 (en) 2010-12-21
US20110057265A1 (en) 2011-03-10
CN103500732B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
TWI502686B (zh) 半導體裝置之製造方法及半導體裝置
US9059313B2 (en) Replacement gate having work function at valence band edge
US8912607B2 (en) Replacement metal gate structures providing independent control on work function and gate leakage current
US9293461B2 (en) Replacement metal gate structures for effective work function control
TWI492367B (zh) Ｃｍｏｓ半導體裝置之製造方法
US20160365289A1 (en) Method for Manufacturing A Dual Work Function Semiconductor Device and the Semiconductor Device Made Thereof
US9312190B2 (en) Semiconductor device and method of manufacturing the same
US8232154B2 (en) Method for fabricating semiconductor device
WO2009086247A1 (en) Complementary metal oxide semiconductor device with an electroplated metal replacement gate
US20080197421A1 (en) Semiconductor device and method for manufacturing the same
JP2007073660A (ja) 半導体装置およびその製造方法
WO2010146641A1 (ja) 半導体装置及びその製造方法
US20130154022A1 (en) CMOS Devices with Metal Gates and Methods for Forming the Same
JP2006108355A (ja) 半導体装置およびその製造方法
US20080173946A1 (en) Cmos structure including dual metal containing composite gates
JP2006173320A (ja) 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
KR20060093618A (ko) 이중 일함수 금속 게이트 전극들을 갖는 반도체 소자의 제조방법 및 그에 의하여 제조된 반도체 소자
KR20130022336A (ko) 반도체 장치 및 그 제조방법
KR20070002557A (ko) 듀얼 메탈 게이트를 구비하는 반도체소자 및 그의 제조방법
JP2010010223A (ja) 半導体装置及びその製造方法