TWI455182B - 第四族基板表面上的氮化物半導體裝置夾層架構 - Google Patents

第四族基板表面上的氮化物半導體裝置夾層架構 Download PDF

Info

Publication number
TWI455182B
TWI455182B TW097115627A TW97115627A TWI455182B TW I455182 B TWI455182 B TW I455182B TW 097115627 A TW097115627 A TW 097115627A TW 97115627 A TW97115627 A TW 97115627A TW I455182 B TWI455182 B TW I455182B
Authority
TW
Taiwan
Prior art keywords
substrate
group
layer
symmetry
nitride semiconductor
Prior art date
Application number
TW097115627A
Other languages
English (en)
Other versions
TW200913018A (en
Inventor
Armin Dadgar
Alois Krost
Original Assignee
Azzurro Semiconductors Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azzurro Semiconductors Ag filed Critical Azzurro Semiconductors Ag
Publication of TW200913018A publication Critical patent/TW200913018A/zh
Application granted granted Critical
Publication of TWI455182B publication Critical patent/TWI455182B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

第四族基板表面上的氮化物半導體裝置夾層架構
本發明係關於一種於第四族基板表面(如矽、鍺、金剛石)具有第三族氮化物層狀結構或於該第四族半導體體系內具有混合晶體的氮化物半導體裝置。
於具有(111)基板表面之矽基板上磊晶的c軸定向氮化鎵屬於先前技術，可透過商業途徑購得。
藉由革新技術亦能實現Si－(100)基板表面之磊晶，但晶體品質較差。其中，將Si－(100)表面用作微電子領域之第三族氮化物層狀結構的基板表面係合理之舉措，因為藉此可以更簡單之方式將以GaN為主要成分之元件整合到矽電子元件中。
在下文中提及之基板表面之生長應以該生長為正在進行或已完成之磊晶為出發點，此種表述方式屬於常用之專業用語。眾所周知，磊晶沈積層吸收其所生長之基板的晶格結構，更確切言之，磊晶沈積層以其所規定之對稱性為準，依據小至單層厚度大至微米之晶格失配吸收晶格常數。因此，下文若提及基板表面之生長，則無需再加上"磊晶"一詞。已知之非磊晶沈積製程(例如濺鍍)可產生非晶層或多晶層，最佳情況下可產生非單晶組織化層，但該等非單晶組織化層並不適用具有目前之技術水準的光電子元件。
關於第三族氮化物於鍺及金剛石上之生長曾有過零星報 導，此種生長亦能為氮化物半導體裝置之特定應用帶來部分優點。舉例言之，該等優點包括回熔蝕刻之避免，以及在使用金剛石之情況下可實現極高之熱導率。將金剛石及鎵用作基板材料之缺點在於其價格遠高於矽，鎵的另外一個缺點是熔點較低，低於1000℃。
於矽(111)及矽(001)上製成之第三族氮化物半導體層的品質通常不如於具有六方晶體結構之藍寶石基板或SiC基板上製成的第三族氮化物半導體層。品質較差之原因在於GaN微晶或用作晶種層之AlN微晶的晶格匹配度較低，尤其在於AlN微晶於矽表面所發生之扭曲("twist")。此於1 μm之層生長後通常會引起超過109 cm－2 之刃形位錯密度。
藉由蝕刻技術製造基於Si(100)及Si(111)之高效LED、FET或MEMS等薄層元件分別由於晶體品質較差及移除基板難度較大而很難實現，正如感測技術應用領域藉由矽之局部蝕刻移除較小結構同樣難以實現。其中，在基於Si(111)之情況下，對晶面之濕式化學蝕刻只能藉由腐蝕性極強之溶液(例如高濃度HF及高濃度HNO3 )方能實現，此於薄層應用領域會明顯增大對轉移基板及轉移層的操作及保護難度。
依據本發明之第一觀點，上述問題可藉由一種具有第三族氮化物層狀結構之氮化物半導體裝置得到解決，該第三族氮化物層狀結構磊晶沈積於第四族立方基板材料之具有第四族基板表面的基板上，該第四族基板表面在不考慮表 面重建之情況下所具有的單位晶胞具有C2對稱性，但其旋轉對稱性並不高於C2對稱性，其中，該第三族氮化物層狀結構在與該第四族基板表面相鄰處具有由GaN或AlN或者由三元或四元Al1－x－y Inx Gay N(0x，y<1及x＋y1)構成之種晶層。亦即，後一種情況下之種晶層係由AlInGaN、AlInN、InGaN或AlGaN構成。
此處所指之氮化物半導體裝置為一具有第三族氮化物層狀結構之半導體裝置。第三族氮化物層狀結構在不同實施例中為具有一或多個第三族氮化物層之層狀結構。也就是說，第三族氮化物層狀結構在實施例中可由單獨一個第三族氮化物層構成。第三族氮化物層係由含有氮及至少一種第三族元素的化合物(compound)構成之材料層。除氮之外，亦可含有其他第五族元素，但氮於該材料之第五族原子中所占之比例須至少為50%。在第三族氮化物中，第三族元素之原子與第五族元素之原子的比例為1：1。不同於氮之其他第五族元素的添加雖能進一步降低晶格失配率，但亦會限制氮化物半導體裝置之應用。
第四族基板表面係由第四族基板材料(即構成基板表面且由一種或多種第四族元素構成之材料)構成之基板表面。亦即，第四族基板材料屬於C1－x－y Six Gey 體系，其中，0x，y1及x＋y1。為達成明確定義之目的，第四族基板表面於氮化物半導體裝置中構成第四族材料與第三族氮化物層狀結構之間的理想介面。第四族基板表面可以是由第四族材料構成之晶圓的表面，亦可以是異質基板或SOI型 (Silicon－on－Insulator，絕緣層上覆矽)基板上之薄層的表面。
C2對稱性在歐幾里德面上屬於有限循環對稱群之家族。其所構成之離散對稱群的對稱操作中包括繞一固定點為180°的倍數之旋轉，但不包括任何平移及軸反映。換言之，第四族基板表面之特徵係為第四族原子所構成之單位晶胞所構成的基板表面，其中，單位晶胞於360度之旋轉過程中藉由除以二(即旋轉180度)及二之倍數發生自映射。因此，C2對稱性亦稱為二次對稱性(twofold symmetry)。具有C2對稱性、但不具有較高旋轉對稱性之單位晶胞具有(普通的)一次對稱性(即C1對稱性)及二次對稱性(即C2對稱性)，但不具有高次旋轉對稱性，例如C3或C4對稱性。眾所周知，C1為完全不對稱物體之對稱群，等同於單一對稱元素。
在本說明書及申請專利範圍內，為進行概念上之定義，確定第四族基板表面之單位晶胞之對稱性時並不考慮可能發生之表面重建。這表示，該第四族基板材料在假想截面之平行於其基板表面的平面內同樣具有單位晶胞，且該單位晶胞具有C2對稱性，但其旋轉對稱性並不高於C2對稱性。在本申請專案中，為簡化措辭起見，亦將此種基板表面稱為(僅)具有二次對稱性之表面。
本申請案所用之符號，括弧表示基板表面之特定晶向，例如：Si(110)。大括弧表示基板表面之等價定向群組。舉例言之，Si{110}表面這一符號表示Si之所有與Si(110)表 面等價的表面。中括弧表示於一平面內垂直於(110)表面之方向，例如[110]方向。尖括弧表示等價方向群組，例如亦包含[110]方向在內之<110>方向群組。
單位晶胞具有C2對稱性、但其旋轉對稱性並不高於C2對稱性之第四族基板表面的優點在於，其在某一方向與第三族氮化物之間具有極高之晶格匹配度，因而可使第三族氮化物層狀結構以極高之結晶品質發生單晶磊晶沈積。藉此可減小第三族氮化物層狀結構內之缺陷密度，從而使氮化物半導體裝置之效率及使用壽命得到改良。
此外，使用僅具有二次對稱性之C1－x－y Six Gey (0x，y1，x＋y1)的表面還具有可使濕式化學蝕刻之過程得到簡化的優點。藉此可簡化移除黏附於基板上之氮化物半導體裝置層的工作，該等氮化物半導體裝置層應作為薄層得到進一步之處理。因而在使用矽之情況下，藉由使用僅具有二次對稱性之表面可省去用抗酸劑保護新基板之增黏層(通常為金屬層，如Au/Sn)的工作。
就上述觀點言之，本申請案所請求授予專利權之氮化物半導體裝置可構成用於薄層氮化物半導體裝置之中間產物，該中間產物具有上覆第三族氮化物層狀結構之第四族基板材料的基板會在稍後之處理步驟中被移除。
下述說明主要涉及將矽用作基板材料之實例。但本發明之適用性並不因此而受到限制。就基板材料言之，本發明適用於C1－x－y Six Gey (0x，y1及x＋y1)之整個體系。眾所周知，在採用不同於矽之第四族基板材料之情況下，基板 表面內之晶格亦具有不同之晶格參數。
特定之晶格參數組無法為所有第三族氮化物提供同樣有利之晶格匹配度。因此，其各種基板表面中之一或多個基板表面最大為二次對稱性的不同第四族材料可應用於不同的第三族氮化物層狀結構。根據本發明，該氮化物半導體裝置之第三族氮化物層狀結構在與該第四族基板表面相鄰處具有種晶層Al1－x－y Inx Gay N。其中，0x，y1及x＋y1。舉例言之，為實現某些二次第四族基板表面，鑒於晶格參數之情況，可為種晶層選擇二元、三元或四元材料。安排第四族基板表面及沈積於其上之第三族氮化物層狀結構之適當組合時，須在考慮氮化物半導體裝置之要求特性的情況下對相關之第四族基板表面及相關之第三族氮化物的已知晶格參數加以考慮。
下文將對本發明之氮化物半導體裝置的實施例進行說明。
在氮化物半導體裝置的部分實施例中，類型為Al1－x－y Inx Gay N且Al含量至少為80%的AlN或第三族氮化物(在某一實施例中甚至近乎於純AlN)於第三族氮化物層狀結構內被用作直接位於第四族基板表面之種晶層。第四族基板表面與種晶層之間藉由此種方式獲得之低晶格失配度對於大量不同之氮化物半導體裝置內之第三族氮化物層狀結構的晶體品質而言極為重要。晶體品質又會對(光)電子元件之功率參數及使用壽命產生影響。
以Si(100)表面為例，AlN為構成種晶層之適當材料。 Si(100)表面與GaN之間亦具有良好之晶格匹配度。因此，亦可使用GaN種晶層。其中，AlN失配度較低之方向上的晶格失配度約為2%，另一方向上之晶格失配度約為16.9%。
採用MOVPE(metal organic vapor phase epitaxy，有機金屬氣相磊晶法)時，若正在生長之第三族氮化物層的鎵含量較高，則會發生不利的回熔蝕刻。回熔蝕刻係指正在生長之第三族氮化物層所含的鎵與基板材料所含的矽發生反應。因此，若以Si為基板材料，尤其在採用MOVPE以避免回熔蝕刻之情況下，該基板材料上種晶層之第三族元素鋁含量在部分實施例中為90%或大於所含第三族原子之總數，Ga含量相應最高為10%。
本發明的一個實施例是將Si與Ge之合金用作第四族基板材料。該基板材料上可以較低之回熔蝕刻發生機率進行沈積。此外，相應選定之SiGe合金亦能使GaN種晶層實現極好之晶格匹配。
將金剛石或Ge用作基板材料，亦能避免回熔蝕刻。
根據本發明的一種實施方式，第四族基板表面為Si(110)面。該面與c軸定向及m面AlN之間於某一方向之晶格失配率極低，從而可改良第三族氮化物層狀結構之各層於基板上的定向。亦可使用在與AlN之間的晶格失配率方面具有類似有利之特性且具有其他第四族{110}基板表面的第四族基板材料。
具有Si(110)基板表面之基板的另一優點在於，此種基板 之供應量極大，因而購置成本較低，方式較為簡單。
作為{110}基板表面之替代方案，亦可使用其他具有二次對稱性之第四族基板表面，該等第四族基板表面具有類似之對稱性。因而就其他實施例言之，{120}第四族基板表面及其他{nm0}(n、m為不等於零的整數)類型的具有較大指數之面亦適合於高價值第三族氮化物層狀結構及高價值第三族氮化物單層(如GaN層)之生長。此處亦涉及{nm1}類型之面，其中，n、m為不等於零的整數(integer)，12。
根據本發明之第二觀點，一種製造氮化物半導體裝置之方法包括第三族氮化物層狀結構於具有立方晶體結構之第四族基板材料之第四族基板表面的磊晶沈積，其中，該第三族氮化物層狀結構沈積於第四族基板表面，為進行概念上之定義，在不考慮表面重建的情況下，該第四族基板表面所具有之單位晶胞具有C2對稱性，但其旋轉對稱性並不高於C2對稱性，由AlN、GaN或者由三元或四元Al1－x－y Inx Gay N(0x，y<1及x＋y1)構成之種晶層磊晶沈積在與該第四族基板表面相鄰處。
本發明之方法的優點與本發明第一觀點之氮化物半導體裝置的優點相符。
根據本發明的一種實施例，該方法包括第三族氮化物層狀結構沈積後以乾式或濕式化學法部分或全部移除該基板。藉由該實施例可實現用於氮化物半導體裝置之低成本薄層技術。
為對氮化物半導體裝置之實施例進行說明以及與先前技術之解決方案進行比較，圖1展示第四族基板表面之俯視圖，該第四族基板表面之形式為各自具有Al1－x－y Inx Gay N(0x，y<1及x＋y1)覆蓋層之a)矽(100)表面、b)矽(110)表面及c)矽(111)表面。其中，僅圖1b)與本發明之實施例相關，其餘兩個附圖圖1a)及圖1c)展示先前技術所用之基板表面的情況，以供對比參照。在使用三元材料Al0.97 In0.03 N及Al0.78 Ga0.22 N之情況下，產生某一方向之最佳晶格匹配。其中，只需添加少量Ga及In，即有助於材料參數之改良。採用四元材料時，理想之In及Ga濃度相應較低。亦可採用較高之濃度，且較高之濃度視具體製程而定亦具有有利之處，因為藉此亦可降低[1－10]方向之晶格失配度，但其代價為，與此垂直之方向上的晶格失配度會有所增大。
圖1所示之實心圓表示矽原子於矽(110)基板表面之位置，空心圓表示沈積於該矽(110)基板表面之Al1－x－y Inx Gay N覆蓋層的氮或鋁原子之位置。為簡化圖示起見，本發明對其他第五族元素與鋁之間不作圖形上之區分。顯而易見，該實施例所用者為三元或四元合金。換言之，此處並非指純AlN，而是指部分實施例所涉及之鋁含量較高的三元或四元種晶層。
在本申請專利範圍內，"晶種層"及"種晶層"二概念為同義詞。
在圖1b)所示之本實施例中，基板表面之第三族氮化物 層狀結構開始生長時，矽基板表面之Al1－x－y Inx Gay N覆蓋層構成通常用於GaN生長之種晶層。
以下之觀察應理解為示範性之觀察。除較佳情況下產生c軸定向AlN之常用Si{110}外，亦可利用第四族基板表面之材料與在第四族基板表面生長之第三族氮化物層狀結構的其他組合來進行說明。
Al原子分布於六方單位晶胞之角點處。構成Al1－x－y Inx Gay N之單位晶胞的六邊形的較短邊緣間距沿方向延伸。在AlN之非理想應用情況下，該等間距為5.41，藉由Al0.97 In0.03 N或Al0.78 Ga0.22 N可增大至5.43，可將失配率降低至0%，藉此可實現比使用AlN晶種層更佳之層特性。Si單位晶胞之較短間距為5.43，沿〈100〉方向延伸。亦即，自每個第二晶格面角度觀察，Al(Ga,In)N∥ Si<100>方向之失配率為0%，自AlN角度觀察，Al(Ga,In)N∥ Si<100>方向之失配率為0.37%。
Al0.97 In0.03 N及Al0.78 Ga0.22 N∥ Si<110>之失配率將近18－19%，與該材料在已知基板表面Si(111)的情況相同。亦即與單位晶胞不具C2對稱性的其他立方基板材料相比，某一方向上於表面處存在極佳之晶格匹配。此種某一方向上的極佳匹配會對晶體品質產生有利影響。
若考慮到表面重建(圖1a)中未作圖示)，則Al(Ga,In)N∥ Ｓi<100>方向上會產生有關Si(100)上的AlN的低晶格失配率。但若作進一步觀察，此點並不適用於較大之表面區段。鑒於該矽表面所具有之四次(fourfold)旋轉對稱性 (C4)，該矽表面之另一難題在於單位晶胞之旋轉對稱性，亦包括繞90°之旋轉操作在內。只有藉由特定之重建(例如(2x1)重建)，方能為Si(100)表面施加較佳方向。但Si(100)表面事實上並不存在一致性的重建。確切言之，僅有較小之表面區段發生不同程度之重建，其中50%為(2x1)，50%為(1x2)。在該等條件下，該表面至多在較小之區段內具有較佳方向，進而於較小區段內具有C2對稱性。該等較佳方向並不適用於單晶磊晶。因此，經改良之晶格匹配的優點僅能於如下之第四族基板表面取得：該第四族基板表面所具有的單位晶胞即便在不考慮表面重建之情況下亦具有C2對稱性，但其旋轉對稱性並不高於C2對稱性。
如圖1所示，在該等僅具有二次對稱性、類型為{nm0}或{mn1}的面(例如(110))中，原子鍵(例如矽鍵)之極為明顯的之字形結構構成較佳方向，該較佳方向為正在生長之Al(Ga,In)N的扭曲作出明確規定。此處之Al(Ga,In)N單位晶胞的原子幾乎總是靠近矽原子，進而亦靠近潛在鍵。針對具有繞90°旋轉之單位晶胞的Al(Ga,In)N的生長，多數情況下僅存在Al(Ga,In)N與Si之隨機配合，但該隨機配合並不規律，若其存在，亦僅存在於較短距離內，具有較小之鍵合概率。
AlN在大多數具有較大指數及二次對稱性之面上的生長較佳情況下同樣以c軸定向的方式進行。
對於具有{nm1}(n、m為不等於零的整數，12)表面的第四族基板表面而言，類似於AlN∥ Si<100>的晶格 匹配在矽之情況下雖然較差，但亦足以促成高價值氮化物半導體層的沈積。藉此可為{511}面、{711}面及{911}面實現極為平整的氮化物半導體表面。
在矽之情況下，{410}面有利於m面或a面Al(Ga,In)N之生長，因為該結構於此處之全部10.86上重複，在兩個Al0.97 In0.03 N或Al0.78 Ga0.22 N單位晶胞之c方向失配率約為7.5%(AlN為8.6%)以及與之垂直之方向的失配率為0%(AlN為0.37%)的情況下，藉此可為m面Al(Ga,In)N實現極低之失配值。{411}(12)及{114}類型之面特別適用於富含a面GaN之晶種層，因為藉由該面可實現更佳之晶格匹配。
如果在預拉力所引起之生長過程中未採取任何應對措施，材料冷卻後之熱失配即會使所產生之氮化物半導體層具有輕微之各向異性的拉伸應變性，其原因在於晶向之較低對稱性，該晶向不同於三次Si(111)定向(圖1c)或四次Si(100)定向，為非各向同性，亦即於Si<100>及Si<110>方向上各不相同。因此，移除層可依據其所具有之各向異性應變性加以識別，此種各向異性應變性藉由曲率量測或X射線量測可加以確定。
自鹼性KOH起至腐蝕性及極具毒性之混合酸(如HF及HNO3 )止，存在有大量實現矽之蝕刻的途徑。前者滯留於Si{111}表面，後者則不會。因此，Si(111)基板於合理之時間內僅能以濕式化學法加以移除，其方法為藉由上述之最後一種蝕刻溶液進行加工。但此種蝕刻溶液所含之腐蝕性組分會溶解多種金屬，從而加大移除黏附於基板上之氮 化物半導體裝置層的工作難度，該等氮化物半導體裝置層應作為薄層得到進一步之處理。
一般情況下，使用C1－x－y Six Gey (0x，y1，x＋y1)之具有二次對稱性之表面的另外一個優點是可以簡化濕式化學蝕刻之過程。(111)表面通常具有更大之化學穩定性，因而難以藉由濕式化學蝕刻步驟加以移除。因而在使用矽之情況下，藉由對僅具有二次對稱性之表面的使用可省去用抗酸劑保護新基板之增黏層(通常為金屬層，如Au/Sn)的工作。
本發明適用於任何一種具有第三族氮化物層狀結構之氮化物半導體裝置。發光二極體、雷射二極體、電晶體及MEMS元件等光學、光電子及電子元件可理解為應用實例，但對本發明之適用性並不構成限制。上述元件之優點在於可獲得較高之晶體品質、c面、a面及m面GaN之生長及可以簡單之方式全部或部分移除基板，因為在採用濕式化學法之情況下，此比其他情況下所用之(111)定向基板更易於移除。
圖2展示氮化物半導體裝置100之層狀結構。氮化物半導體裝置100可構成製造薄層氮化物半導體裝置過程中的中間產物。
圖2並非按照比例給製。也就是說無法從附圖精準確定所示各層之層厚比例。因此，附圖所示之層厚比例僅能提供大略的參考。出於表達簡潔之目的，下文將同時對方法觀點及裝置觀點進行說明。
氮化物半導體產品100包含有位於矽晶圓104上之第三族氮化物層狀結構102。該晶圓所用之生長表面垂直於圖1之紙面，也就是(110)矽表面。除矽晶圓外，亦可使用SOI基板或其他任何一種較佳具有(110)矽表面的基板。
為清楚起見，除由數字構成之元件符號106至122外，圖2亦於第三族氮化物層狀結構102之各層的左側設置字母A至F，以為其命名。其中，相同字母表示相同類型之層。具體言之：A表示結合有緩衝層之三元或四元氮化物種晶層，B表示遮蔽層，C表示氮化物半導體層，此處尤指N型GaN層，D表示多量子井結構，E表示P型摻雜半導體覆蓋層，此處尤指p－GaN，以及F表示用於實現工程應變之低溫AlN或AlGaN中間層。
下文將對該層結構之詳情及應用作進一步說明。
於層沈積前先將晶圓104之生長表面鈍化。此意為，藉由濕式化學處理或真空加熱或於1000℃以上之溫度條件下利用氫氣使該生長表面脫氧，從而形成氫時段表面。
種晶層106之厚度介於10 nm及50 nm之間。與緩衝層結合後產生最大為400 nm之層厚，該緩衝層在本實施例中沈積於該種晶層上，於製程中原則上為可選緩衝層。
此處適用Al1－x－y Inx Gay N(0x，y<1及x＋y1)晶種層(亦稱種晶層)，該晶種層是在低於1000℃(例如600℃至800℃)之低溫環境或高溫環境(高於1000℃的Al1－x－y Inx Gay N常 規生長溫度)中生長。可選擇性使用之緩衝層最好也是由Al1－x－y Inx Gay N或AlN構成，並於較高之生長溫度條件下進行塗覆。該緩衝層亦可由AlGaN構成。在使用AlGaN之情況下，種晶層亦可具有較大之厚度，例如600 nm左右之厚度。
在晶種層生長之過程中，在輸入氮前驅物之前先將鋁前驅物輸入反應器為有利之舉措，藉此可避免基板發生氮化。基板之氮化會引起非期望之多晶生長，即非磊晶生長。
由氮化矽構成之遮蔽層108沈積於接種及緩衝層106上。此點藉由矽前驅物(例如矽烷或二矽烷或有機矽化合物)及氮前驅物(如氨或二甲基肼)之同時導入而實現。此二種前驅物於生長表面發生反應，生成氮化矽。
沈積於其上之GaN層110的層厚介於800 nm及1600 nm之間。用於實現工程應變之含鋁氮化物半導體中間層沈積於該GaN層上，該含鋁氮化物半導體中間層之形式為(可選擇性使用)低溫AlN中間層112。此處之低溫AlN中間層的厚度為8 nm至15 nm。
加入低溫AlN中間層112可以藉由一連串其他GaN層及低溫AlN中間層之生長，以增大GaN層之總層厚。據此，低溫AlN中間層112之後為厚度約為800 nm至1600 nm之第二GaN層114，其後為其他低溫AlN中間層115。第三GaN層116沈積於該其他低溫AlN中間層上。該第三GaN層上再次沈積有SiN所構成之第二遮蔽層117。該第二SiN遮蔽層117 可減小其後之第四GaN層118內的位錯密度。此四個GaN層110、114、116及118為N型摻雜層。於生長過程中藉由適當之摻雜劑前驅物之添加，可實現此種摻雜。
第四GaN層118上沈積有多量子井結構。依據光發射之預期波長設定該多量子井結構120的選材及精確層結構。為此而須設定之參數(層化學計量比及層厚)已為熟習讓項技術者所熟知。眾所周知，藉由銦之添加可朝氮化銦之帶隙的方向減小氮化物半導體(例如基於純GaN的氮化物半導體)的帶隙。藉由鋁之添加可朝AlN值的方向增大該帶隙。藉此可設定具有預期波長之光發射，該預期波長介於紅光與紫外光譜範圍之間。
多量子井結構120上可設置厚度約為10 nm至30 nm的可選注射障壁，圖1並未繪出該注射障壁。
附圖詳細展示者為由p－GaN構成之覆蓋層122，該覆蓋層與多量子井結構120直接相連。
上述說明所涉及者為本發明之氮化物半導體裝置的實施例。當然，在涉及其他類型之元件(例如場效電晶體)的情況下，可以已知之方式設定該元件之層結構的詳情。
圖3a)至3f)展示用圖1所示之氮化物半導體裝置製造發光二極體的各處理階段。圖1所示之氮化物半導體裝置製成後立即開始下文將要說明的製程。
其中，首先在氮化物半導體裝置100上設置頂面金屬化層。該頂面金屬化層之作用一方面在於隨後與基板126之結合，另一方面在於改良所產生之元件的光輸出耦合。
基板126是用銅或AlSi製成，在其用於結合之一側128具有金屬化層130。圖3b)展示結合後之處理階段。該結合於280℃之溫度條件下進行。採用此種低溫之優點在於，可避免結合過程中之熱循環引起額外應變。
下一步為移除Si晶圓104，如圖3c)所示。藉由研磨及蝕刻移除Si晶圓104。該蝕刻可以濕式化學或乾式化學方式進行。與使用具有(111)生長表面的基板相比，該移除明顯更為簡單。
由此產生圖3d)所示之結構，其中，曾經結合有Si晶圓的種晶層106如今構成頂面，P型覆蓋層122則與金屬化層124/130直接相連。下一步係藉由蝕刻使該頂面結構化。藉由該蝕刻(例如使用KOH或H3 PO4 )產生錐形結構，該等錐形結構可使該元件之光輸出耦合得到改良(圖3e)。最後為接觸結構之形成。為構建該二極體之極性，須於該表面設置待負極化觸點136，於該基板上設置待正極化觸點(圖3f)。
根據本發明，此種層生長可於較大之基板上進行，因此，藉由此種層生長或者可製造較大之元件，或者可以低成本製備大量之較小元件。上述製程無需藍寶石基板通常所需之雷射移除即可實現，因而更為簡單及廉價。只有在製造後部觸點及分離元件前進行規整時，需要實施光微影步驟。
100‧‧‧半導體裝置
101‧‧‧氮化物半導體裝置
102‧‧‧第三族氮化物層狀結構
104‧‧‧矽晶圓，晶圓，Si晶圓
106‧‧‧種晶層，緩衝層，接種及緩衝層
108‧‧‧遮蔽層
110‧‧‧GaN層
112‧‧‧低溫AlN中間層
114‧‧‧第二GaN層
115‧‧‧其他低溫AlN中間層
116‧‧‧第三GaN層
117‧‧‧第二遮蔽層，第二SiN遮蔽層
118‧‧‧第四GaN層
120‧‧‧多量子井結構
122‧‧‧覆蓋層，P型覆蓋層
124‧‧‧金屬化層
126‧‧‧基板
128‧‧‧側
130‧‧‧金屬化層
136‧‧‧待負極化觸點
圖1a)至1c)為各自具有AlN覆蓋層之a)矽(100)表面、b) 矽(110)表面及c)矽(111)表面的俯視圖；圖2為具有第三族氮化物層狀結構的氮化物半導體裝置之實施例之截面圖；以及圖3a)至3f)為氮化物半導體裝置製備方法之實施例的不同階段。
100‧‧‧半導體裝置
102‧‧‧第三族氮化物層狀結構
104‧‧‧矽晶圓，晶圓，Si晶圓
106‧‧‧種晶層，緩衝層，接種及緩衝層
108‧‧‧遮蔽層
110‧‧‧GaN層
112‧‧‧低溫AlN中間層
114‧‧‧第二GaN層
115‧‧‧其他低溫AlN中間層
116‧‧‧第三GaN層
117‧‧‧第二遮蔽層，第二SiN遮蔽層
118‧‧‧第四GaN層
120‧‧‧多量子井結構
122‧‧‧覆蓋層，P型覆蓋層

Claims (7)

  1. 一種具有第三族氮化物層狀結構的氮化物半導體裝置，該第三族氮化物層狀結構磊晶沈積於基板上，該基板具有帶有立方晶體結構之第四族基板材料的第四族基板表面，其特徵在於，該第四族基板表面在不考慮表面重建之情況下所具有的單位晶胞具有C2對稱性，但其旋轉對稱性並不高於C2對稱性，其中，該第三族氮化物層狀結構在與該第四族基板表面相鄰處具有由GaN或AlN或者由三元或四元Al1-x-y Inx Gay N(0x，y<1及x+y1)構成之種晶層，其中，該第四族基板表面為{nml}表面，且n、m為不等於零的整數，12。
  2. 如請求項1之氮化物半導體裝置，其中，該第四族基板表面為矽之{111}表面，且12。
  3. 如請求項1之氮化物半導體裝置，其中，該第四族基板表面為矽之{411}表面，且12。
  4. 如請求項1之氮化物半導體裝置，且其具有由Al1-x-y Inx Gay N(0x，y<1及x+y1)構成之緩衝層，該緩衝層與該種晶層直接相鄰。
  5. 一種製備氮化物半導體裝置之方法，該方法包括第三族氮化物層狀結構於具有立方晶體結構之第四族基板材料之第四族基板表面的磊晶沈積，其特徵在於，其中，該第三族氮化物層狀結構沈積於第四族基板表面，為進行概念上之定義，在不考慮表面重建的情況 下，該第四族基板表面所具有之單位晶胞具有C2對稱性，但其旋轉對稱性並不高於C2對稱性，由Al1-x-y Inx Gay N(0x，y<1及x+y1)構成之種晶層磊晶沈積在與該第四族基板表面相鄰處，其中，該第四族基板表面為{nml}表面，且n、m為不等於零的整數，12。
  6. 如請求項5之方法，且其包括該第三族氮化物層狀結構沈積後以乾式或濕式化學法部分或全部移除該基板。
  7. 如請求項5或6之方法，其中，該種晶層藉由有機金屬氣相磊晶法(MOVPE)進行沈積，該種晶層以鋁原子比例至少占該種晶層內第三族原子總數之90%的方式進行磊晶沈積。
TW097115627A 2007-04-27 2008-04-28 第四族基板表面上的氮化物半導體裝置夾層架構 TWI455182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92644407P 2007-04-27 2007-04-27
DE102007020979A DE102007020979A1 (de) 2007-04-27 2007-04-27 Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie

Publications (2)

Publication Number Publication Date
TW200913018A TW200913018A (en) 2009-03-16
TWI455182B true TWI455182B (zh) 2014-10-01

Family

ID=39777592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097115627A TWI455182B (zh) 2007-04-27 2008-04-28 第四族基板表面上的氮化物半導體裝置夾層架構

Country Status (13)

Country Link
US (1) US20100133658A1 (zh)
EP (1) EP2150970B1 (zh)
JP (2) JP2010525595A (zh)
KR (1) KR20100017413A (zh)
CN (1) CN101689483B (zh)
AT (1) ATE533176T1 (zh)
DE (1) DE102007020979A1 (zh)
ES (1) ES2375591T3 (zh)
HK (1) HK1138941A1 (zh)
IN (1) IN2009DN07391A (zh)
MY (1) MY149217A (zh)
TW (1) TWI455182B (zh)
WO (1) WO2008132204A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4829190B2 (ja) * 2007-08-22 2011-12-07 株式会社東芝 発光素子
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
DE102009051521B4 (de) 2009-10-31 2012-04-26 X-Fab Semiconductor Foundries Ag Herstellung von Siliziumhalbleiterscheiben mit III-V-Schichtstrukturen für High Electron Mobility Transistoren (HEMT) und eine entsprechende Halbleiterschichtanordnung
DE102009051520B4 (de) 2009-10-31 2016-11-03 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen
DE102010027411A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
KR20120032329A (ko) 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
DE102010048617A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
KR101749694B1 (ko) 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
DE102010056409A1 (de) * 2010-12-26 2012-06-28 Azzurro Semiconductors Ag Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
JP2012246216A (ja) * 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用
DE102011108080B4 (de) * 2011-07-21 2015-08-20 Otto-Von-Guericke-Universität Magdeburg Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
DE102011114665B4 (de) * 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
JP5175967B1 (ja) * 2011-10-11 2013-04-03 株式会社東芝 半導体発光素子及び半導体ウェーハ
JP6156833B2 (ja) * 2012-10-12 2017-07-05 エア・ウォーター株式会社 半導体基板の製造方法
KR102061696B1 (ko) 2013-11-05 2020-01-03 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
JP6264628B2 (ja) * 2017-01-13 2018-01-24 アルパッド株式会社 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
DE102021107019A1 (de) * 2021-03-22 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523940B (en) * 2001-02-20 2003-03-11 Showa Denko Kk III-Group Nitrides Semiconductor Luminescence Diode and Method for preparing the same
TW200512959A (en) * 2003-09-24 2005-04-01 Sanken Electric Co Ltd Nitride semiconductor device and the manufacturing method thereof
CN1882720A (zh) * 2003-09-26 2006-12-20 国家科学研究中心 通过在牺牲层上的异质外延制造包含ⅲ－氮化物的自承基材的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830814B2 (ja) * 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
JPH11135832A (ja) * 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP2002185041A (ja) * 2000-12-15 2002-06-28 Nobuhiko Sawaki 半導体素子
US6541799B2 (en) * 2001-02-20 2003-04-01 Showa Denko K.K. Group-III nitride semiconductor light-emitting diode
DE10151092B4 (de) * 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
JP2004356114A (ja) * 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
GB0505752D0 (en) * 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
WO2007034761A1 (en) * 2005-09-20 2007-03-29 Showa Denko K.K. Semiconductor device and method for fabrication thereof
JP2007273946A (ja) * 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523940B (en) * 2001-02-20 2003-03-11 Showa Denko Kk III-Group Nitrides Semiconductor Luminescence Diode and Method for preparing the same
TW200512959A (en) * 2003-09-24 2005-04-01 Sanken Electric Co Ltd Nitride semiconductor device and the manufacturing method thereof
CN1882720A (zh) * 2003-09-26 2006-12-20 国家科学研究中心 通过在牺牲层上的异质外延制造包含ⅲ－氮化物的自承基材的方法

Also Published As

Publication number Publication date
MY149217A (en) 2013-07-31
HK1138941A1 (en) 2010-09-03
JP5546583B2 (ja) 2014-07-09
JP2012231156A (ja) 2012-11-22
EP2150970B1 (de) 2011-11-09
IN2009DN07391A (zh) 2015-07-24
ES2375591T3 (es) 2012-03-02
KR20100017413A (ko) 2010-02-16
CN101689483A (zh) 2010-03-31
CN101689483B (zh) 2012-07-04
WO2008132204A3 (de) 2009-01-22
DE102007020979A1 (de) 2008-10-30
ATE533176T1 (de) 2011-11-15
TW200913018A (en) 2009-03-16
JP2010525595A (ja) 2010-07-22
EP2150970A2 (de) 2010-02-10
WO2008132204A2 (de) 2008-11-06
US20100133658A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
TWI455182B (zh) 第四族基板表面上的氮化物半導體裝置夾層架構
US20230028392A1 (en) Nitride semiconductor component and process for its production
Kinoshita et al. Deep-ultraviolet light-emitting diodes fabricated on AlN substrates prepared by hydride vapor phase epitaxy
US6617668B1 (en) Methods and devices using group III nitride compound semiconductor
JP6681133B2 (ja) Ｉｉｉ族金属窒化物結晶およびその形成方法
CN100573822C (zh) 衬底及其制备方法以及半导体器件及其制备方法
JP4917152B2 (ja) ＩＩＩ族−窒化物のＧｅ上への形成
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
TWI501291B (zh) Method for forming epitaxial wafers and method for fabricating semiconductor elements
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
KR20070116687A (ko) ＧａＮ 단결정 성장방법, ＧａＮ 기판 제작방법, ＧａＮ계소자 제조방법 및 ＧａＮ계 소자
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
WO2016120098A1 (en) Semiconductor wafer comprising a monocrystalline group-iiia nitride layer
WO2016072122A1 (ja) 半導体装置およびその製造方法
JP2010062482A (ja) 窒化物半導体基板およびその製造方法
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
CN103996607B (zh) 生长在蓝宝石衬底上的金属Al单晶薄膜及其制备方法和应用
JPH10125957A (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP2000277440A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ
US9419081B2 (en) Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases
CN117133639A (zh) 用于制备iii族氮化物层的方法及应用
TW201324842A (zh) 於鑽石基板上形成磊晶層結構及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees