TWI423668B - 影像感測器以及電子裝置之驅動方法 - Google Patents

影像感測器以及電子裝置之驅動方法 Download PDF

Info

Publication number
TWI423668B
TWI423668B TW097113657A TW97113657A TWI423668B TW I423668 B TWI423668 B TW I423668B TW 097113657 A TW097113657 A TW 097113657A TW 97113657 A TW97113657 A TW 97113657A TW I423668 B TWI423668 B TW I423668B
Authority
TW
Taiwan
Prior art keywords
address
signal
column
pixel
pixels
Prior art date
Application number
TW097113657A
Other languages
English (en)
Other versions
TW200901756A (en
Inventor
Eiji Makino
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200901756A publication Critical patent/TW200901756A/zh
Application granted granted Critical
Publication of TWI423668B publication Critical patent/TWI423668B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals

Description

影像感測器以及電子裝置之驅動方法
本發明係關於影像感測器、電子裝置以及電子裝置之驅動方法，且尤其更關於能以簡單組態獲得高品質影像之影像感測器、電子裝置以及電子裝置之驅動方法。
本發明包含有關2007年5月17日向日本專利局申請之日本專利申請案第JP 2007－132096號之標的，其全數內容藉由引用併入本文。
CMOS(互補式金氧半導體)影像感測器及類似者將累積在一光二極體中之信號電荷放大，光二極體係一種光電轉換元件，其具有主動元件且讀取經放大信號電荷成為影像資訊。
在X－Y位址類型固態成像器件(如CMOS影像感測器)中，例如複數個像素電晶體係在一矩陣中成陣列。此外，對應於入射光之信號電荷的累積係針對每一線(列)或每一像素開始，且基於所累積信號電荷具有一電流或一電壓的信號，係藉由位址指定從各像素順序地讀取。因此，X－Y位址類型固態成像器件之特徵在於讀取像素之信號的次序可相對較自由地設定，因為一信號可藉由位址指定在從一任意位置之像素取出，不同於CCD(電荷耦合器件)影像感測器，其順序讀取藉由用一移位暫存器選擇一像素而在像素中獲得的信號電荷。
例如，在一種將藉由一數位靜態相機表示的靜態影像成 像之技術中，其中靜態影像係使用一CMOS類型固態成像器件(其具有複數個像素)作為一成像器件來獨立地讀取所有像素上之像素資訊而獲得之"所有像素讀取模式"係為人熟知。除了該模式以外，亦可執行(例如)其中係執行讀取而跨越一些列及行的"細化(thinning－out)讀取模式"之操作。
此外，在一CMOS影像感測器中，係執行一快門操作(電子快門)以增加在像素中獲得之信號電荷的精度。回應於該快門操作，累積在像素中之電荷係一次掃出。例如，在基於以上所述"細化讀取模式"讀取一像素之情況下，一更複雜之快門操作係需用作一相對於來自鄰接像素之電荷滲漏及類似者的測量。
例如，在細化讀取模式中，除了用於規定一曝光時間之快門操作以外，係需要一種所謂抗模糊(anti－blooming)快門，其係用於一將累積在其中未執行讀取一像素的信號之一列(經細化列)上之像素中的電荷掃出之操作。若未執行抗模糊快門，在一細化列上之像素的電荷上之掃出操作不會發生。因此，電荷從一光二極體溢流且電荷滲漏至鄰接像素。結果，問題(例如色彩混合)會發生。
此外，一種在相機操作期間最佳化曝光量或類似者之控制，係亦藉由根據亮度基於一電子快門依一圖框之單位改變一曝光時間來執行。在此情況下，在相同時序處之電子快門的數目可當曝光量改變時增加。
因此，在CMOS影像感測器中，複雜讀取列或快門列之 選擇係需要。為了實際上提供對於讀取次序之大自由度，係需要一根據各模式執行位址指定的控制機制。因此，至於一像素列或行選擇電路，係將解碼器而非移位暫存器用於許多情況中。原因係在移位暫存器之情況下，列或行需要在某種程度上順序地選擇，且因此，不能自由地選擇任意列或行。
在使用解碼器之情況下，一選擇一列像素之垂直選擇解碼器在一1 H週期(一水平掃描週期)中執行一讀取列的選擇及一快門列的選擇，以致執行各像素之電荷的讀取及電荷上的掃出操作。
例如，在1/2細化讀取模式中，當考慮一藉由以上所述抗模糊快門及電子快門造成的曝光時間之改變時，係需要在選擇一讀取列之時序(1 H週期)同時於最多四處產生電子快門列，以獲得高品質影像而沒有曝光不良。因此，因為係需要四個解碼器以選擇四個電子快門列，且需要一解碼器以選擇一讀取列，故總計需要五個解碼器。結果，電路尺寸會增加。
由於此原因，已提出在藉由一解碼器選擇之位址上執行分時多工，以致複數個電子快門列或讀取列係用一解碼器選擇(例如，參考JP－A－2004－166269)。
然而，在JP－A－2004－166269中所揭示之技術中，可使電路的尺寸較小，但需要在一水平空白週期期間於一鎖存器中寫入所有電子快門選擇列。由於此原因，(例如)當欲同 時選擇之電子快門列數目增加時，需要使一水平空白週期較長。結果，變得難以依高速圖框率讀取。
因此，鑑於上文，需要用一簡單組態獲得高品質影像。
根據本發明之一具體實施例，其係提供一種影像感測器、電子裝置以及電子裝置之驅動方法，其供應一控制信號連同一位址，該位址規定在一具有預定列及行之像素陣列中成陣列的複數個像素之各像素，以因而在一對應於該位址之像素上執行一電子快門操作，或執行讀取一對應於該位址之像素的一像素信號，包括：位址產生構件，其係用於產生一快門列位址，該快門列位址規定在該像素陣列內成陣列之該等像素中的一列像素，在其上一電子快門操作係欲在一水平週期內執行；及一讀取列位址，該讀取列位址規定一列像素，在其上一像素信號之讀取係欲在相同一水平週期內執行；第一儲存構件，其係用於儲存藉由該位址產生構件產生之該快門列位址；及第二儲存構件，其係用於儲存由該位址產生構件產生之該讀取列位址。該位址產生構件在一水平週期之一有效週期內產生對應於該讀取列之該快門列位址，在該水平週期內該讀取列之一選擇脈衝係在一ON狀態中。
該位址產生構件可產生對應於該一讀取列位址之該複數個快門列位址。
該位址產生構件可透過分時多工在一水平週期內產生該讀取列及對應於該讀取列位址之該快門列位址。
該像素陣列可為一像素陣列，其使用一像素之共用浮動 擴散的一像素共用技術。
該位址產生構件可產生欲在一水平週期內讀取之複數個讀取列位址，及產生對應於該複數個讀取列位址的該複數個快門列位址。
該位址產生構件可同時產生欲在一水平週期內讀取之複數個讀取列位址，及同時產生對應於該複數個讀取列位址的該複數個快門列位址。
第一儲存構件及第二儲存構件之各構件可經組態以包括複數個S－R鎖存器，其對應於在該像素陣列中成陣列之像素的個別列，且當該等S－R鎖存器保持供應至對應於該快門列位址或該讀取列位址之一列像素的該等S－R鎖存器之位址信號時，可儲存該快門列位址或該讀取列位址，該等位址信號係基於藉由該位址產生構件產生之該快門列位址或該讀取列位址供應至該等S－R鎖存器的位址信號。
該複數個S－R鎖存器之各S－R鎖存器可藉由一重設脈衝重設，其係在一水平週期內之於預定時序處供應一次，且可藉由在一對應於在該重設脈衝供應後供應該等位址信號之處的時序的一水平週期內供應一次或複數次之設定脈衝保持該等位址信號。
根據本發明之具體實施例，係產生一快門列位址，該快門列位址規定在該像素陣列內成陣列之該等像素中的一列像素，在其上一電子快門操作係欲在一水平週期內執行；及一讀取列位址，該讀取列位址規定一列像素，在其上一像素信號之讀取係欲在相同一水平週期內執行；該經產生 快門列被儲存，該經產生讀取列被儲存，及對應於該讀取列之該快門列位址係在一水平週期之一有效週期內產生，該水平週期內的該讀取列之一選擇脈衝係在一ON狀態中。
在本發明中，可用簡單組態獲得高品質影像。
接著，將說明本發明之具體實施例。本發明之組態需求及此說明書或圖式中描述之具體實施例間的對應關係如下。此描述係用以確認支持本發明之具體實施例係在此說明書或圖中描述。因此，即使存在一係在此說明書或圖中描述之具體實施例，但在此未描述為對應於本發明的組態需求，該具體實施例不應被解釋為一不對應於組態需求的具體實施例。相反地，即使一具體實施例係在此描述為對應於組態需求，該具體實施例係不應被視為一不對應於除了該等組態需求以外的組態需求之具體實施例。
一種根據本發明一具體實施例之影像感測器，係一供應一控制信號連同一位址之影像感測器，該位址規定在一具有預定列及行之像素陣列中成陣列的複數個像素之各像素，以因而在一對應於該位址之像素上執行一電子快門操作，或執行讀取一對應於該位址之像素的一像素信號。該影像感測器包含：位址產生構件(例如顯示在圖6中之垂直選擇解碼器223)，其產生一快門列位址，該位址規定在該像素陣列內成陣列之該等像素中的一列像素，在其上一電子快門操作係欲在一水平週期內執行；及一讀取列位址， 該位址規定一像素之該列，在其上一像素信號之讀取係欲在相同一水平週期內執行；第一儲存構件(例如顯示在圖6中之一鎖存器電路224)，其儲存藉由該位址產生構件產生之該快門列位址；及第二儲存構件(例如顯示在圖6中之一鎖存器電路225)，其儲存由該位址產生構件產生之該讀取列位址。該位址產生構件在一水平週期之一有效週期內產生對應於該讀取列之該快門列位址，在該水平週期內該讀取列之一選擇脈衝係在一ON狀態中。
影像感測器可經組態以致位址產生構件(例如在圖11中顯示之電路)同時產生複數個讀取列位址，其係欲在一水平週期內讀取，及同時產生對應於該複數個讀取列位址的複數個快門列位址。
以下，將參考附圖來說明本發明之具體實施例。
在例如CMOS(互補式金氧半導體)影像感測器之X－Y位址類型固態成像器件中，(例如)複數個像素電晶體係在一矩陣中成陣列。此外，對應於入射光之信號電荷的累積係針對每一線(列)或每一像素開始，且基於累積信號電荷具有一電流或一電壓的信號係藉由位址指定從各像素順序地讀取。因此，X－Y位址類型固態成像器件之特徵在於讀取像素的信號之次序可相對較自由地設定，因為一信號可藉由位址指定在一任意位置處從一像素取出，不同於CCD(電荷耦合器件)影像感測器，其順序讀取藉由用一移位暫存器選擇一像素而在像素中獲得的信號電荷。
例如，在數位靜態相機中，一其中靜態影像係藉由使用 CMOS類型固態成像器件(其具有複數個像素)作為一成像器件，來獨立地讀取所有像素上之像素資訊所獲得的"所有像素讀取模式"係為人熟知。除了該模式以外，亦可執行一(例如)其中執行讀取而跳過一些列及行的"細化讀取模式"操作。
此外，在CMOS影像感測器中，係執行一快門操作(電子快門)以增加在像素中獲得之信號電荷的精度。回應於該快門操作，累積在像素中之電荷係一次被掃出。例如，在基於以上所提及的"細化讀取模式"讀取一像素之情況下，一更複雜快門操作係需用作一防止來自鄰接像素之電荷滲漏及類似者的方法。
例如，在細化讀取模式中，除了用於規定一曝光時間之快門操作以外，係需要一種所謂抗模糊快門，其係用於一掃出累積在其中未執行讀取一像素的信號之一列(細化列)上之像素中的電荷之操作。
圖1係解釋讀取一像素之信號及一電子快門的圖式。例如，圖1說明一1/2細化讀取模式之範例，其中對應於第一及第二列之像素被讀取，且對應於第二及第三像素之像素未被讀取。在圖1中，一水平軸指示時間，一垂直軸指示一像素之列位址，且一時間之單位係一1 H週期(一水平掃描週期)。
讀取一像素之一信號係在圖中之一白圓圈中所示的位置處執行。例如，一第n列像素係在時間t＋2處(實際上，1 H週期從時間t＋2開始)讀取，且一第(n＋1)列像素係在時間 t＋3處讀取。
一用於規定曝光時間的快門操作係在圖中藉由一雙圓圈所示的位置處執行。例如，一快門操作係在第n列像素中於時間t－3處執行，且快門操作係在第(n＋1)列像素中於時間t－2處執行，以致在各像素中累積的電荷被一次掃出。接著，在各像素中累積的電荷係讀取為一像素之信號。
此外，一成為抗模糊方法之快門操作係在圖中藉由一黑圓圈所示的位置處執行。例如，一快門操作係在第(n＋2)列像素中於時間t－3處執行，其係一未在其上執行讀取的像素，且快門操作係在第(n＋3)列像素中於時間t－2處執行，其係一未在其上執行讀取的像素，以致在各像素中累積的電荷係一次掃出。
若未執行抗模糊快門，在一細化列上之像素電荷上的掃出操作不發生。因此，電荷從一光二極體溢流且電荷滲漏至鄰接像素。結果，問題(例如色彩混合)會發生。
此外，一種在相機操作期間最佳化曝光量或類似者之控制，係亦藉由根據亮度基於一電子快門，依一圖框之單位改變曝光時間來執行。在此情況下，在相同時序處之電子快門的數目可在曝光量改變時增加。
圖2係一解釋當一基於一電子快門之曝光時間已改變時，一像素的讀取列及一電子快門列間之關係的圖式。在圖2中，依與圖1中所示情況相同的方式，一水平軸指示時間且一垂直軸指示一像素之列位址，但一讀取列上之一像素或一快門列上之像素的位置僅簡單說明。一讀取列上之 像素係藉由圖中之一實線表達，且電子快門列上之像素係藉由圖中的一虛線表達。此外，圖中之虛線共同地指示快門操作之兩個快門操作，其係藉由圖1中之雙圓圈顯示，且快門操作由黑圓圈顯示。參考圖2，在由一虛線之框圍繞的一時間週期中，同時存在兩虛線及一實線。因此，一快門操作係在如讀取在一列上像素之相同水平掃描週期內，於四列像素上執行。
圖3係一說明影像感測器10的組態之範例的方塊圖，其中一快門操作可在如讀取一列上之像素的相同水平掃描週期內於四列像素上執行。影像感測器10係例如組態為CMOS影像感測器。
在圖3中，一像素陣列21係組態以包括複數個像素，其係在垂直方向中之一預定數目的列中，及水平方向中之一預定數目的行中成陣列。一藉由光電轉換曝露光來產生電荷及累積電荷之光二極體，係在該等像素之各像素中提供，且一MOS電晶體開關係連接至光二極體。該MOS電晶體開關基於所供應之脈衝信號放大累積在光二極體中的電荷，且輸出經放大電荷作為一信號(對應於各像素之像素信號)。
一垂直驅動電路22經組態以將一驅動信號供應至像素陣列21之預定一列上的像素。垂直驅動電路22對於像素陣列21之各像素供應一SEL信號，用於在像素陣列21之預定一列上選擇像素；一TR信號，用於輸出累積在藉由SEL信號選定之像素中的電荷；及一RST信號，其係用於重設藉由 SEL信號選定的像素。此外，用來供應自垂直驅動電路22輸出之SEL信號、TR信號及RST信號的信號線，係提供成如同像素陣列21之像素的列一般多，且係連接至像素陣列21之各列上的像素。
一垂直選擇解碼器23基於一自感測器控制器41供應之控制信號產生一位址信號，以規定像素陣列21之像素中的一列上之像素(從其係欲讀取像素信號)，且將位址信號供應至垂直驅動電路22。
垂直選擇解碼器24－1至24－4基於一自感測器控制器41供應之控制信號產生位址信號，以規定像素陣列21之像素中的一列上之像素(在其上一像素之快門操作係欲執行)，且將位址信號供應至垂直驅動電路22。
即，在其上係欲執行一快門操作之四列像素，係藉由垂直選擇解碼器24－1至24－4在與讀取藉由垂直選擇解碼器23選定的一列上之像素相同的水平掃描週期內選定。因此，對應於一讀取列的SEL信號、TR信號及RST信號，及對應於四電子快門列之SEL信號、TR信號與RST信號，係從垂直驅動電路22供應至像素陣列21。
一CDS/ADC 31係組態以包括一轉換器(ADC：類比數位轉換器)，其將一類比電氣信號轉換(其係當藉由一光二極體光電轉換之信號電荷被放大及輸出時獲得)成一數位信號；及一相關雙重取樣(CDS)電路，其移除一輸入電氣信號的雜訊，及校正起因於形成一像素之各元件的性能變化之電氣信號中的變化，且將經校正信號供應至轉換器。
一水平選擇電路32選擇CDS/ADC 31之一預定行且對反相器33輸出一數位信號。
感測器控制器41產生一供應至垂直選擇解碼器23之讀取位址，及一供應至垂直選擇解碼器24－1至24－4的快門位址。此外，感測器控制器41產生SEL信號、TR信號及RST信號作為像素控制信號。此外，感測器控制器41產生一用於控制CDS/ADC 31之CDS/ADC控制信號，及一用於控制水平選擇電路32之水平驅動信號。
藉由組態一如圖3中所示之影像感測器，其變成可能在與讀取一列上之像素的相同水平掃描週期內於四列像素上執行一快門操作。然而，因為總計需要個五解碼器，故電路尺寸增加。因此，(例如)需要大佈局區域。
可藉由在一由一解碼器選定之位址(列)上執行分時多工，而用一解碼器選擇複數個電子快門列或讀取列。
圖4係一說明影像感測器100之組態之範例的方塊圖，其中係執行在一藉由解碼器選定之位址(列)上的分時多工，且複數個電子快門列或讀取列可用一解碼器選定。因為圖4中顯示之一像素陣列121及一垂直驅動電路122，係與圖3中顯示的像素陣列21及垂直驅動電路22相同，將省略其詳細解釋。此外，因為一至圖4中顯示之反相器133的CDS/ADC 131係與至圖3中顯示之反相器33的CDS/ADC 31相同，將省略其詳細解釋。
在圖4所示之影像感測器100中，一垂直選擇解碼器123基於一自感測器控制器141供應之控制信號產生一位址信 號，其規定在像素陣列121之像素中，將自其讀取像素信號之一列上的像素，且將該位址信號供應至垂直驅動電路122，及亦基於一自感測器控制器141供應之控制信號產生一位址信號，其規定在像素陣列121之像素中一列上的像素(在其上將執行一像素之快門操作)，及供應該位址信號至垂直驅動電路122。即，垂直選擇解碼器123產生一位址信號，用於透過分時多工在一水平掃描週期(1 H週期)內選擇一讀取列及四電子快門列。
一鎖存器電路124經組態，以基於一從感測器控制器141供應之控制信號，保持從垂直選擇解碼器123供應的位址信號。即，鎖存器電路124在一1 H週期內保持對應於一讀取列之四電子快門列的位址信號。此外，鎖存器電路124係具有S－R鎖存器，其數目等於像素陣列121中成陣列之像素的列數。
圖5係一解釋在圖4中所示之影像感測器100中的個別信號之時序圖。
在圖4中，CLK信號係一影像感測器100的時脈信號。此外，一H－Sync信號係水平同步信號及用於影像感測器100中之一1 H週期的同步化。
一Address信號係藉由垂直選擇解碼器123產生的位址信號。在此範例中，一指示一電子快門列之位址S1至S4的Address信號係在一指示一讀取列的位址R－1的Address信號後產生，且接著產生一指示一讀取列之位址R的Address信號。位址S1至S4及位址R皆係在一1 H週期內產生。因此， 垂直選擇解碼器123在一1 H週期內產生一讀取列的位址及四電子快門列的位址。
一SLSET信號及一SLRST信號係感測器控制器141輸出成為用於控制鎖存器電路124之鎖存器控制信號的信號。
在圖5所示的範例中，首先SLRST信號係供應至鎖存器電路124。接著，形成鎖存器電路124之複數個S－R鎖存器的各者被重設。此外，用作四脈衝之SLSET信號係在一該Address信號用於位址S1至S4之週期內供應至鎖存器電路124。接著，形成鎖存器電路124的複數個S－R鎖存器之各鎖存器保持對應於位址S1至S4之各位址的Address信號。此外，當鎖存器電路124正保持對應於各位址S1至S4之Address信號時，一SEL信號係自垂直驅動電路122供應至對應於位址S1至S4的各列上之像素。
一STR信號係一用以輸出累積在一藉由SEL信號選定之像素中的電荷之信號。STR信號係一用於輸出累積在一像素中之電荷的信號，以致電荷係一次被掃出。當將STR信號供應至藉由SEL信號選定之一像素時係執行一快門操作。此外，實際上，亦產生一用於重設一像素之SRST信號，以在與STR信號幾乎相同之時序處供應。
此外，RTR信號、RRST信號及RSEL信號係感測器控制器141輸出以讀取一像素之一信號的像素控制信號。RSEL信號係一感測器控制器141在一1 H週期之有效週期內輸出的信號。例如，當RTR信號係連同RSEL信號供應，而指示位址R之Address信號被供應時，係輸出累積在對應於 Address R之一列上的像素中的電荷。在此情況下，已輸出之電荷未被掃出，而是透過CDS/ADC 131之處理成為一信號輸出至反相器133。因此，係執行讀取一像素的信號。此外，例如當RRST信號係連同RSEL信號供應，而指示位址R之Address信號被供應時，係重設一對應於Address R之列上的像素。
感測器控制器141藉由設定一週期成為一有效週期(針對其可執行讀取在一對應於Address R之列上的像素)，及設定一週期為一空白(BLK)週期(針對其無法執行讀取在對應於Address R之列上的像素)，來產生RSEL信號的一脈衝。
此外，細化讀取模式包括一1/4細化讀取模式、一1/8細化讀取模式及類似者，以及以上描述之1/2細化讀取模式。在此等細化讀取模式中，亦需要執行一快門操作作為抗模糊方法。在1/4細化讀取模式及1/8細化讀取模式中，被細化之列數目與1/2細化讀取模式之情況相比下係增加。結果，其上欲在與一預定一列上之讀取像素相同的水平掃描週期內執行快門操作之像素的列數目亦自然地增加。因此，(例如)需要在1/4細化讀取模式中之一1 H週期內選擇最多八電子快門列，及在1/8細化讀取模式中之一1 H週期內選擇最多十六電子快門列。
因此，在其中電子快門列的數目已增加之情況中，當在圖4中顯示之影像感測器100中執行影像拍照處理時，藉由Address信號指示之電子快門選擇列之位址的數目增加。因此，(例如)在圖5中所示之一BLK週期變更長。為此原 因，因為亦需要使一1 H週期長，故一1 H週期內之時脈數目應比圖5中所示在1/4細化讀取模式及1/8細化讀取模式中之情況更大。
當一1 H週期變長時，(例如)在拍照一影像中之圖框率變慢。即，在圖4中顯示之組態情況下，(例如)取決於經設定細化讀取模式，其可能不以一高速圖框率執行拍照。
因此，在本發明之具體實施例中，係採用一種組態，其中(例如)即使電子快門列的數目增加，拍照亦可藉由防止一BLK週期變長而以高速圖框率執行。
圖6係一說明依據本發明之具體實施例的影像感測器之組態的範例之方塊圖。圖6中顯示之影像感測器200係(例如)組態為CMOS影像感測器。
在圖6中，一像素陣列221係組態以包括複數個像素，其係在垂直方向中之預定數目的列，及水平方向中之預定數目的行上成陣列。例如，在其中像素陣列221包括在N列乘以M行中之像素的情況中，垂直方向中之N像素及水平方向中的M像素(即係MxN像素)係在像素陣列221中成陣列。一藉由光電轉換曝露光產生電荷及累積電荷之光二極體，係在該等像素之各像素中提供，且將一MOS電晶體開關連接至光二極體。該MOS電晶體開關基於所供應之脈衝信號放大累積在光二極體中的電荷，且輸出經放大電荷作為一信號(對應於各像素之像素信號)。
一垂直驅動電路222經組態以將一驅動信號供應至在該像素陣列221之預定一列上的像素。垂直驅動電路222對於 像素陣列221之各像素供應一SEL信號，用於在像素陣列21之預定一列上選擇像素；一TR信號，用於輸出累積在藉由SEL信號選定之像素中的電荷；及一RST信號，其係用於重設藉由SEL信號選定的像素。此外，用來供應自垂直驅動電路222輸出之SEL信號、TR信號及RST信號的信號線，係提供成如像素陣列221之像素的列一般多，且係連接至像素陣列221之各列上的像素。
一垂直選擇解碼器223基於一自感測器控制器241供應之一控制信號(圖中之垂直位址信號)產生一位址信號，其規定在像素陣列221之像素中一列上之像素(從其係欲讀取像素信號)，且將該位址信號供應至垂直驅動電路222，及亦基於一自感測器控制器241供應之該控制信號產生一位址信號，其規定在像素陣列221之像素中一列上的像素(在其上一像素之快門操作係欲執行)，及供應該位址信號至垂直驅動電路222。即，垂直選擇解碼器223產生一位址信號，用於透過分時多工在一水平掃描週期(1 H週期)內選擇一讀取列及四電子快門列。
一鎖存器電路224經組態以基於一從感測器控制器241供應之控制信號，保持從垂直選擇解碼器223供應的位址信號。鎖存器電路224在一1 H週期內保持對應於一讀取列之四電子快門列的位址信號。此外，鎖存器電路224係具有S－R鎖存器，其數目等於在像素陣列221中成陣列之像素的列數。
一鎖存器電路225亦經組態以基於一從感測器控制器241 供應之控制信號，保持從垂直選擇解碼器223供應的位址信號。鎖存器電路225在一1 H週期內保持一讀取列之一位址信號。此外，鎖存器電路225亦具有S－R鎖存器，其數目等於在像素陣列221中成陣列之像素的列數。
即，在影像感測器200中，在其上係欲藉由分時多工於與讀取藉由垂直選擇解碼器223選定之一列上之像素相同的水平掃描週期內執行之一快門操作的四列像素，係亦藉由垂直選擇解碼器223選定。接著，對應於一讀取列的SEL信號、TR信號與RST信號，及對應於四電子快門列之TR信號與RST信號，係在相同水平掃描週期從垂直驅動電路222供應至像素陣列221。
一CDS/ADC 231係組態以包括一轉換器(ADC：類比數位轉換器)，其將一類比電氣信號(其係當藉由一光二極體光電轉換之信號電荷被放大及輸出時獲得)轉換成一數位信號，及一相關雙重取樣(CDS)電路，其移除一輸入電氣信號的雜訊，及校正起因於形成一像素之各元件的性能變化之電氣信號中的變化，且將經校正信號供應至轉換器。
一水平選擇電路232選擇CDS/ADC 231之一預定行且將一數位信號輸出至反相器233。此外，一來自反相器233之信號輸出變成影像感測器200的一輸出信號。
感測器控制器241產生一讀取列位址及一快門列位址(其係供應至垂直選擇解碼器223)作為垂直位址信號。此外，感測器控制器241產生鎖存器控制信號(SLSET信號、SLRST信號、RLSET信號及以後將描述的RLRST信號)，用 於控制鎖存器電路224及鎖存器電路225。
此外，感測器控制器241產生SEL信號、TR信號及RST信號作為像素控制信號。此外，感測器控制器241產生一用於控制CDS/ADC 231之CDS/ADC控制信號，及一用於控制水平選擇電路232之水平驅動信號。
圖7係一說明鎖存器電路224、鎖存器電路225及垂直驅動電路222之詳細組態的範例之電路圖。圖7說明一部分之組態，其對應於在像素陣列221、鎖存器電路224、鎖存器電路225及垂直驅動電路222之一列上之像素，及顯示該組態之一範例成為一邏輯電路。此外，圖7中顯示的一TRi信號、一RSTi信號及一SELi信號指示信號，其對應於在一係像素控制信號之SEL信號、TR信號及RST信號之對應列上之像素。即，在圖7中，"i"係一對應於一對應列之數目的識別符。
此外，在圖7中，一藉由點線顯示之區260A指示一用於圖6中顯示之鎖存器電路224及鎖存器電路225之一列的組態，且一藉由點線顯示之區260B指示一用於圖6中顯示之垂直驅動電路222的一列之組態。因此，具有如圖7中顯示之電路相同組態的電路，係在圖式之縱向中並聯連接，其如在像素陣列221中成陣列之像素的列數一般多(即，垂直方向中之像素數目)，因而形成圖6中顯示之鎖存器電路224、鎖存器電路225及垂直驅動電路222。
此外，圖7中所示之電路係一邏輯電路。一係位址信號之ADDRi信號、一STR信號、一SRST信號、一RTR信號、 一RRST信號、一RSEL信號、一TRi信號、一RSTi信號，及係像素控制信號之SELi信號，及一SLSET信號、一SLRST信號、一RLSET信號及係鎖存器控制信號之RLRST信號，係例如各具有"1"或"0"之值的邏輯信號，及供應作為藉由一信號線上之電壓值中的改變所形成之脈衝。
ADDRi信號係一從垂直選擇解碼器223供應之位址信號。例如，當一對應列係藉由垂直選擇解碼器223選擇時，ADDRi信號之一值改變至"1"。
當一對應列係藉由垂直選擇解碼器223選定作為一快門列時，一S－R鎖存器271保持一從垂直選擇解碼器223供應之位址信號。當一對應列係藉由垂直選擇解碼器223選定作為一讀取列時，一S－R鎖存器272保持一從垂直選擇解碼器223供應之位址信號。S－R鎖存器271及S－R鎖存器272經組態，以致自一AND閘極261及一AND閘極262輸出之信號(其被供應至S－R鎖存器271及S－R鎖存器272之"S"端子)，係在"Q"端子保持及輸出，且在"Q"端子中保持及輸出之信號係在當供應至"R"端子之信號的值改變至"1"時之時序處重設。
即，若當ADDRi信號之一值係"1"時SLSET信號的一值改變至"1"，則一自AND閘極261輸出之信號的一值亦改變成"1"。因此，一供應至S－R鎖存器271之"S"端子的信號具有"1"的一值。此外，S－R鎖存器271設定一信號(其係自"Q"端子輸出)至"1"，直至供應至"R"端子之SLRST信號改變至"1"。
同樣地，若當ADDRi信號之一值係"1"時RLSET信號的一值改變至"1"，則一自AND閘極262輸出之信號的一值亦改變成"1"。結果，一供應至S－R鎖存器272之"S"端子的信號具有"1"的一值。此外，S－R鎖存器272設定一信號(其係自"Q"端子輸出)至"1"，直至供應至"R"端子之RLRST信號改變至"1"。
若當自S－R鎖存器271輸出之信號的一值係"1"時STR信號之一值改變至"1"，則一自AND閘極281輸出之信號的一值亦改變至"1"。因此，自OR閘極291輸出之TRi信號具有"1"之一值。結果，累積在一對應列上之像素中的電荷被輸出，以致執行一快門操作。
此外，若當自S－R鎖存器271輸出之信號的一值係"1"時SRST信號之一值改變至"1"，則一自AND閘極283輸出之信號的一值亦改變至"1"。結果，自一OR閘極293輸出之RSTi信號具有"1"之一值。因此，係重設對應列上之像素。
若當ADDRi信號之一值係"1"時RLSET信號的一值改變至"1"，則一自AND閘極262輸出之信號的一值亦改變至"1"。結果，一供應至S－R鎖存器272之"S"端子的信號具有"1"之一值。此外，S－R鎖存器272設定信號(其係自"Q"端子輸出)至"1"，直至供應至"R"端子之RLRST信號改變至"1"。
若當自S－R鎖存器272輸出之信號的一值係"1"時RSEL信號之一值改變至"1"，則一自AND閘極285輸出之SELi信號 的一值改變至"1"。因此，對應列上之像素被選定作為欲讀取的像素。
此外，若當自S－R鎖存器272輸出之信號的一值係"1"時RTR信號之一值改變至"1"，則一自AND閘極282輸出之信號的一值亦改變至"1"。因此，自OR閘極291輸出之TRi信號具有"1"之一值。結果，累積在對應列上之像素中的電荷被輸出，以致執行在對應列上之像素的信號之讀取。
此外，若當自S－R鎖存器272輸出之信號的一值係"1"時RRST信號之一值改變至"1"，則一自AND閘極284輸出之信號的一值亦改變至"1"。因此，自OR閘極292輸出之RSTi信號具有"1"之一值。結果，係重設對應列上之像素的信號。
因此，SEL信號、TR信號及RST信號(其係像素控制信號且各具有"1"之值)係供應至對應列上之像素，以致執行快門操作及重設或一像素信號之讀取及重設。
此外，在以下描述中，係假設一位址信號、一像素控制信號及一鎖存器控制信號，係當一在一連接至邏輯電路之各端子的信號線上之電壓值對應於一邏輯值"1"時供應至邏輯電路。
圖8係一解釋在圖6中所示之影像感測器200中的個別信號之時序圖。
在圖8中，一CLK信號係影像感測器200之時脈信號。此外，一H－Sync信號係一水平同步信號及用於影像感測器200中之一1 H週期的同步化。
一Address信號係藉由垂直選擇解碼器223產生的位址信號，且對應於以上所述ADDRi信號。在此範例中，一指示在相同1 H週期內之一快門列之位址S1至S4的Address信號，係在一指示一讀取列的位址R的Address信號後產生，且接著產生一指示在位址R之下一1 H週期內的一讀取列之位址R＋1的Address信號。接著，產生一指示在位址R之下一1 H週期內的一快門列之位址S1＋1、...的Address信號。位址S1至S4及位址R皆係在一1 H週期內產生。因此，垂直選擇解碼器223在1 H週期內產生一讀取列之一位址及四電子快門列的位址。
SLSET信號、SLRST信號、RLSET信號及RLRST信號係用於控制鎖存器電路224及鎖存器電路225之鎖存器控制信號，且係自感測器控制器241輸出。
在圖8所示的範例中，首先SLRST信號係供應至鎖存器電路224。接著，係重設形成鎖存器電路224之複數個S－R鎖存器的各鎖存器(圖7中顯示的S－R鎖存器271)。此外，作為四脈衝之SLSET信號係在Address信號變成位址S1至S4之週期內供應至鎖存器電路224。接著，形成鎖存器電路224之複數個S－R鎖存器的各鎖存器保持對應於位址S1至S4之各位址的Address信號。
例如，在其中一對應於圖7中所示電路之列係一藉由位址S1規定的列之情況下，當SLSET信號係在Address信號係位址S1之時序處供應至鎖存器電路224時，一脈衝係供應至S－R鎖存器271的S端子。接著，一自S－R鎖存器271之Q 端子輸出的信號具有"1"的一值。因此，在鎖存器電路224中，自對應於位址S1至S4之各列的一部分的S－R鎖存器271的Q端子輸出之信號的一值改變成"1"，以致保持對應於位址S1至S4之各位址的Address信號。
STR信號係一用於輸出當快門操作時累積在像素中之電荷的信號，如以上描述。當STR信號之一值在一其中自圖7所示S－R鎖存器271輸出之信號具有"1"的值之狀態中改變成"1"時，係執行在該列上之像素的快門操作。此外，亦產生用於重設一像素之SRST信號，以在幾乎與STR信號相同的時序處供應。因此，係重設對應列上之像素。
迄今之操作係幾乎與以上參考圖5描述的情況中相同。
在圖8所示的範例中，RLRST信號係在幾乎與SLRST信號被供應至鎖存器電路224之相同時序處，供應至鎖存器電路225。接著，形成鎖存器電路225之複數個S－R鎖存器的各鎖存器(圖7中顯示的S－R鎖存器272)被重設。此外，成為一脈衝的RLSET信號係在Address信號成為位址R＋1之一週期中供應至鎖存器電路225。接著，形成鎖存器電路225之複數個鎖存器S－R保持對應於位址R＋1之該Address信號。
例如，在其中對應於圖7所示電路之一列係藉由位址R＋1規定的一列之情況中，當RLSET信號係在Address信號係位址R＋1之時序處供應至鎖存器電路225時，一脈衝係供應至S－R鎖存器272的S端子。接著，一自S－R鎖存器272之Q端子輸出的信號具有"1"的一值。因此，在鎖存器電路225 中，一自對應於位址R＋1之一列的一部分之S－R鎖存器272的Q端子輸出之信號的值改變成"1"，以致保持對應於位址R＋1之Address信號。
此外，當鎖存器電路225係保持對應於位址R＋1之Address信號時，SELi信號係從垂直驅動電路222(圖7中顯示之AND閘極285)供應至對應於位址R＋1之一列上的像素。
如以上描述，RTR信號、RRST信號及RSEL信號係感測器控制器241輸出之像素控制信號，以讀取一像素的信號。
RSEL信號係感測器控制器241在一1 H週期之有效週期內輸出的一信號。例如，當RTR信號係連同RSEL信號供應，而指示位址R＋1之Address信號被供應時，係輸出累積在一對應於位址R＋1之列上的像素中的電荷。在此情況下，已輸出之電荷未被掃出，而是透過CDS/ADC 231之處理成為一信號輸出至反相器233。因此，係執行讀取一像素的信號。
此外，(例如)當RRST信號係連同RSEL信號供應，而指示位址R＋1之Address信號被供應時，係重設對應於Address R＋1之一列上的像素。
感測器控制器241藉由設定一週期成為一針對其可執行在一列上的像素(例如，在一對應於位址R＋1之列上的像素)之讀取的有效週期；及設定一週期成為一針對其無法執行在一列上的像素(例如，在對應於位址R＋1之該列上的 像素)之讀取的空白(BLK)週期，來產生RSEL信號的一脈衝。
在圖8中顯示的情況中，BLK週期比圖5中顯示的情況更短。即，因為係提供圖6中顯示之鎖存器電路225(圖7中顯示的S－R鎖存器272)，指示Address R之Address信號被保持，直至成為一脈衝之RLRST信號係在供應成為一脈衝之RLSET信號後供應。因此，垂直選擇解碼器223可立即在成為一脈衝之RLSET信號供應之後，產生一快門列之位址S1至S4。
換句話說，在圖8中顯示的情況中，垂直選擇解碼器223可在RSEL信號具有"1"之值的一週期內(即在一有效週期內)，產生一快門列之位址S1至S4。
因此，在圖8中所示的情況中，可使BLK週期比圖5中顯示的情況更短。結果，無須使一1 H週期長。
因此，在根據本發明具體實施例之影像感測器200中，即使電子快門列的數目增加亦可防止BLK週期變長。結果，(例如)可以高速圖框率執行拍照。
在CMOS影像感測器之情況下，與CCD影像感測器比較，係難以減少像素尺寸。然而，近些年來，可藉由使用一稱為像素共用之技術實現精細像素尺寸。在一使用像素共用技術之影像感測器中，(例如)一係一形成一像素且暫時保持累積在各像素內之電荷的電晶體之部分的浮動擴散，係在複數個像素中共用。因此，在像素共用技術中，可實現一組態，其中在複數個像素中累積之電荷係增加在 浮動擴散內且係作為信號讀取。
此外，一般使用一種共用四像素之四像素共用技術作為該像素共用技術，其中四像素包括兩色彩之每兩個像素，例如類似陣列於拜耳(Bayer)配置之像素陣列中之RGB三色彩中的R，G，R，與G。
其次，將描述一其中將本發明應用於一使用像素共用技術之影像感測器之情況的範例。
圖9係一電路圖，說明在應用本發明於一使用一像素共用技術之影像感測器之情況下，鎖存器電路224、鎖存器電路225及垂直驅動電路222之詳細組態的範例。圖9對應於圖7中共用四像素之情況，且其說明鎖存器電路224、鎖存器電路225及垂直驅動電路222之一部分(對應於像素陣列221之一第i列至第(i＋3)列之四列上的像素)的組態。圖9說明作為一邏輯電路之組態的範例。
在圖9中顯示之情況中，從垂直選擇解碼器223供應之位址信號之一ADDRi信號、一ADDRi＋1信號、一ADDRi＋2信號及一ADDRi＋3信號係(例如)幾乎同時供應。
當一對應列係藉由垂直選擇解碼器223選定成為一快門列時，S－R鎖存器321－1至321－4保持從垂直選擇解碼器223供應之位址信號。當一對應列係藉由垂直選擇解碼器223選定成為一讀取列時，S－R鎖存器322－1至322－4保持從垂直選擇解碼器223供應之位址信號。此外，在當S－R鎖存器321－1至321－4及S－R鎖存器322－1至322－4無須特別區分之情況中，S－R鎖存器321－1至321－4及S－R鎖存器322－1至322－4 係分別簡單地表達為S－R鎖存器321及S－R鎖存器322。
S－R鎖存器321及S－R鎖存器322經組態以致自AND閘極261及AND閘極262輸出之信號(其係供應至S－R鎖存器321及S－R鎖存器322之"S"端子)，係在"Q"端子中保持及輸出，且在"Q"端子中保持及輸出之信號係在當供應至"R"端子之信號值改變至"1"之時序處重設。
即，對於在第i列上之像素，若當ADDRi信號之一值係"1"時SLSET信號的一值改變至"1"，則一自AND閘極311－1輸出之信號的一值亦改變成"1"。結果，一供應至S－R鎖存器321－1之"S"端子的信號具有"1"的一值。此外，S－R鎖存器321－1設定一信號(其係自"Q"端子輸出)至"1"，直至供應至"R"端子之SLRST信號改變至"1"。
同樣地，若當ADDRi信號之一值係"1"時RLSET信號的一值改變至"1"，則一自AND閘極312－1輸出之信號的一值亦改變成"1"。結果，一供應至S－R鎖存器322－1之"S"端子的信號具有"1"的一值。此外，S－R鎖存器322－1設定該信號(其係自"Q"端子輸出)至"1"，直至供應至"R"端子之RLRST信號改變至"1"。
其對於在第(i＋1)至第(i＋3)列上之像素而言係屬實。
若當自S－R鎖存器321輸出之信號的一值係"1"時STR信號之一值改變至"1"，則自AND閘極331－1至331－4輸出之信號的一值亦改變至"1"。因此，自OR閘極341－1至341－4輸出之一TRi信號、一TRi＋1信號、一TRi＋2信號及一TRi＋3信號具有"1"之值。結果，累積在第i至第(i＋3)列上之像素中 的電荷被輸出，以致執行一快門操作。
此外，若自S－R鎖存器321輸出之信號的一值係"1"時，一自OR閘極352輸出之信號具有"1"的一值。在此狀態中，當SRST信號之一值改變至"1"時，一自AND閘極363輸出之信號的一值亦改變成"1"。結果，自一OR閘極371輸出之RST信號具有"1"的一值。因此，係重設第i至第(i＋3)列上的像素。此外，在像素共用技術的情況下，較佳係一RST信號被供應至複數個共用像素(在目前情況中的四像素)。
當自S－R鎖存器322輸出之信號的一值係"1"時，一自OR閘極351輸出之信號的值亦改變至"1"。在此情況下，當RSEL信號改變至"1"時，一從AND閘極361輸出之SEL信號具有"1"的一值。因此，在第i至第(i＋3)列上之像素係選定為被讀取之像素。此外，在像素共用技術的情況下，較佳係一SEL信號被供應至複數個共用像素(在目前情況中的四像素)。
此外，若當自S－R鎖存器322輸出之信號的一值係"1"時RTR信號之一值改變至"1"，則一自AND閘極332－1至332－4輸出之信號的值亦改變至"1"。因此，自OR閘極341－1至341－4輸出之一TRi信號、一TRi＋l信號、一TRi＋2信號及一TRi＋3信號具有"1"之值。結果，累積在第i至第(i＋3)列上之像素中的電荷被輸出，以致執行在第i至第(i＋3)列之像素上的信號之讀取。
此外，當自S－R鎖存器322輸出之信號的一值係"1"時，一自OR閘極351輸出之信號亦具有"1"的一值。在此狀態 中，當RRST信號之一值改變至"1"時，一自AND閘極362輸出之信號的一值亦改變成"1"。結果，自一OR閘極371輸出之RST信號具有"1"的一值。因此，係重設第i至第(i＋3)列上的像素。
在此，雖然已描述四像素共用技術之情況為一範例，但共用之像素數目不受其限制。
圖10係一解釋在當圖6中所示之影像感測器200係一使用像素共用技術的影像感測器之情況下之個別信號的時序圖。在此，將描述影像感測器200係一使用四像素共用技術的影像感測器，及一在一1 H週期內增加及讀取具有相同色彩之兩像素的信號之情況的範例。
因為圖10中之一CLK信號及一H－Sync信號與圖8之該等類似，故將省略其詳細解釋。
在圖10所示的情況中，一Address信號係一藉由垂直選擇解碼器223產生的位址信號。在此範例中，在相同1 H週期內之一快門列的位址S1至S4，係在一指示共用像素中之兩像素(其具有相同色彩(例如，R))之一讀取列的一位址R1及一位址R2之Address信號後產生，且接著產生具有相同色彩(例如，G)的兩像素的一讀取列之一位址R1＋1及一位址R2＋1，其係在下一1 H週期內讀取。接著，產生一在位址R之下一1 H週期內的一快門列之位址S1＋1、...。位址S1至S4、位址R1及位址R2係皆在一1 H週期內產生。
因此，垂直選擇解碼器223在一1 H週期內產生兩讀取列之位址及四電子快門列的位址。
SLSET信號、SLRST信號、RLSET信號及RLRST信號係用於控制鎖存器電路224及鎖存器電路225之鎖存器控制信號，且係自感測器控制器241輸出。
在圖10所示之範例中，首先SLRST信號係供應至鎖存器電路224。接著，係重設形成鎖存器電路224之複數個S－R鎖存器的各鎖存器(圖9中顯示的S－R鎖存器321)。此外，成為四脈衝之SLSET信號係在Address信號變成位址S1至S4之一週期內供應至鎖存器電路224。接著，形成鎖存器電路224之複數個S－R鎖存器的各鎖存器保持對應於位址S1至S4之各位址的Address信號。
STR信號係一用於輸出累積在像素中之電荷成為一快門操作的信號，如以上描述。若當一自圖9所示之S－R鎖存器321輸出之信號的值係"1"時STR信號之一值改變至"1"，則自OR閘極341－1至341－4輸出之TRi信號、TRi＋1信號、TRi＋2信號及TRi＋3信號改變成"1"。結果，係執行一在對應列上之像素的快門操作。此外，亦產生用於重設一像素之SRST信號以在與STR信號幾乎相同時序處供應。因此，係重設對應列上之像素。
在圖10中顯示之範例中，RLRST信號係以與供應至鎖存器電路224之SLRST信號幾乎相同的時序處，供應至鎖存器電路225。接著，係重設形成鎖存器電路225之複數個S－R鎖存器的各鎖存器(圖9中顯示的S－R鎖存器322)。此外，成為一脈衝之RLSET信號係在一Address信號變成位址R1＋1之週期內供應至鎖存器電路225，且成為一脈衝之 RLSET信號係在一Address信號變成位址R2＋1之週期內供應至鎖存器電路225。因此，形成鎖存器電路225之複數個S－R鎖存器保持對應於位址R1＋1之Address信號及對應於位址R2＋1的Address信號。
此外，當鎖存器電路225係保持對應於位址R1＋1之Address信號，及對應於位址R2＋1之Address信號時，SEL信號係從垂直驅動電路222(圖7中顯示之AND閘極361)供應至對應於位址R1＋1及位址R2＋1之列上的像素。
如以上描述，RTR信號、RRST信號及RSEL信號係感測器控制器241輸出之像素控制信號，以讀取一像素之一信號。
該RSEL信號係一感測器控制器241在一1 H週期之有效週期內輸出的信號。例如，當RTR信號係連同RSEL信號供應，而供應對應於位址R1＋1之Address信號及對應於位址R2＋1之Address信號時，係輸出累積在對應於位址R1＋1及位址R2＋1之列上的像素中的電荷。因此，係執行一像素之信號的讀取。
此外，(例如)當RRST信號係連同RSEL信號供應，而供應對應於位址R1＋1之Address信號及對應於位址R2＋1之Address信號時，係重設對應於位址R1＋1及位址R2＋1之列上的像素。
感測器控制器241藉由設定一週期成為一針對其可執行在兩列上的像素(例如，在對應於位址R1＋1及位址R2＋1之列上的像素)之讀取的有效週期；及設定一週期成為一針 對其無法執行在兩列上的像素(例如，在對應於位址R1+1及位址R2+1之列上的像素)之讀取的空白(BLK)週期，來產生RSEL信號的一脈衝。
另外在圖10中顯示的情況中，BLK週期係如圖8中顯示一般短。即，因為係提供圖6中顯示之鎖存器電路225(圖9中顯示的S-R鎖存器322)，指示位址R1及位址R2之Address信號被保持，直至成為一脈衝之RLRST信號係在成為一脈衝的RLSET信號供應後供應。因此，垂直選擇解碼器223可立即在成為一脈衝的RLSET信號供應之後，產生一快門列之位址S1至S4。
換句話說，另外在圖10中顯示的情況中，垂直選擇解碼器223可在一RSEL信號具有"1"之值的週期內(即，有效週期內)，產生一快門列之位址S1至S4。
因此，可使BLK週期比圖5中顯示的情況更短。結果，無須使一1 H週期長。
如以上描述，亦可將本發明應用於其中根據本發明具體實施例的影像感測器200係使用像素共用技術的影像感測器的情況。結果，因為即使電子快門列的數目增加，亦無須使BLK週期長，故拍照(例如)可以一高速圖框率執行。
在參考圖10的解釋中，指示具有相同色彩(例如R)之兩像素的一讀取列之位址R1及位址R2，及一快門列之位址S1至S4的Address信號，係在一1 H週期內產生。然而，在此情況下，垂直選擇解碼器223藉由分時多工在相同的1 H週期內產生位址R1與位址R2。
然而，取決於垂直選擇解碼器223之組態，係可能同時產生位址R1及位址R2而無須執行分時多工。
圖11係一說明垂直選擇解碼器223之詳細組態的範例之電路圖，其係在同時產生用於位址R1及位址R2之兩列的位址信號而不執行分時多工之情況中。在圖11中，一11位元位址信號係供應成為規定在像素陣列221中成陣列之一像素的預定列之一位址信號。
在此，係假設以上描述之11位元位址係表示為Addr<0>至Addr<10>。因此，(例如)11位元位址之上2位元係表示為Addr<0>及Addr<1>，且下9位元係表示為Addr<2：10>。此外，一FDSUM信號係在當垂直選擇解碼器中同時產生用於兩列的位址信號之情況中所供應的信號。
位元Addr<0>係供應至一反相器411，且位元Addr<1>係供應至一反相器412。
首先將描述一其中FDSUM信號有"0"的一值之情況。在當11位元位址之上2位元係"11"時之情況中，自反相器411及412輸出的信號具有"0"值，一自OR閘極421輸出的信號具有"0"之值，且一自OR閘極422輸出的信號具有"1"之值。在此狀態中，一自AND閘極431輸出的信號具有"1"之值，而自AND閘極432至434輸出的信號具有"0"值。
在當11位元位址之上2位元係"10"時之情況中，一自反相器411輸出的信號具有"0"值，一自反相器412輸出的信號具有"1"之值，一自OR閘極421輸出的信號具有"0"之值，且一自OR閘極422輸出的信號具有"1"之值。在此狀態 中，一自AND閘極432輸出的信號具有"1"之值，而自AND閘極431、433及434輸出的信號具有"0"之值。
同樣地，在當11位元位址之上2位元係"01"時之情況中，一自AND閘極433輸出的信號具有"1"之值，而自AND閘極431、432及434輸出的信號具有"0"之值。此外，在當11位元位址之上2位元係"00"時之情況中，一自AND閘極434輸出的信號具有"1"之值，而自AND閘極431至433輸出的信號具有"0"之值。
其次，將描述FDSUM信號具有"1"之一值的情況。在當11位元位址之上2位元係"11"時之情況中，自反相器411及412輸出的信號具有"0"之值，一自OR閘極421輸出的信號具有"1"之值，且一自OR閘極422輸出的信號具有"1"之值。在此狀態中，自AND閘極431及433輸出的信號具有"1"之值，而自AND閘極432及434輸出的信號具有"0"之值。
在當11位元位址之上2位元係"10"時之情況中，一自反相器411輸出的信號具有"0"之值，一自反相器412輸出的信號具有"1"之值，一自OR閘極421輸出的信號具有"1"值，且一自OR閘極422輸出的信號具有"1"之值。在此狀態中，自AND閘極432及434輸出的信號具有"1"之值，而自AND閘極431及433輸出的信號具有"0"值。
同樣地，在當11位元位址之上2位元係"01"時之情況中，自AND閘極431及433輸出的信號具有"1"之值，且自AND閘極432及434輸出的信號具有"0"之值。此外，在當 11位元位址之上2位元係"00"時之情況中，自AND閘極432及434輸出的信號具有"1"之值，且自AND閘極431及433輸出的信號具有"0"之值。
一閘極441係組態以供應對應於Addr<2：10>之9位元至閘極451至454。
閘極451係組態以當自AND閘極434輸出之信號具有"1"之值時，藉由設定上2位元為"00"且下9位元為Addr<22：：10>來輸出一位址信號。
閘極452係組態以當自AND閘極433輸出之信號具有"1"之值時，藉由設定上2位元為"01"且下9位元為Addr<2：10>來輸出一位址信號。
閘極453係組態以當自AND閘極432輸出之信號具有"1"之值時，藉由設定上2位元為"10"且下9位元為Addr<2：10>來輸出一位址信號。
閘極454係組態以當自AND閘極431輸出之信號具有"1"之值時，藉由設定上2位元為"11"且下9位元為Addr<2：10>來輸出一位址信號。
因此，(例如)當"00111111111"係自感測器控制器241供應成為一讀取列位址時，垂直選擇解碼器223可同時產生對應於"00111111111"及"10111111111"兩位址之位址信號。
因此，若垂直選擇解碼器223係組態如圖11中所示，且FDSUM信號係設定以具有"1"之值時，則當感測器控制器241產生一讀取列位址或一快門列位址且將所產生位址供 應至垂直選擇解碼器223時，垂直選擇解碼器223可產生兩讀取列位址或兩快門列位址，且將所產生位址供應至鎖存器電路225。
圖12係一解釋在其中圖6所示之影像感測器200係一使用像素共用技術的影像感測器，且垂直選擇解碼器233具有參考圖11描述之以上組態的情況下之個別信號的時序圖。在此，影像感測器200係一使用四像素共用技術之影像感測器，且將描述一在一1 H週期內增加及讀取具有相同色彩之兩像素的信號之情況的範例。
因為圖12中的一CLK信號及一H－Sync信號係與圖10中之信號類似，故將省略其詳細解釋。
在圖12所示的情況中，不同於圖10顯示之情況，指示在共用像素中具有相同色彩(例如，R)之兩像素的一讀取列之一位址R1及一位址R2的一Address1信號及一Address2信號，係在同時產生。此外，在與讀取列之位址R1及R2的相同1 H週期內的快門列之位址S1及S3係產生成為Address1信號，及同時，一快門列的位址S2及S4係產生為Address2信號。接著，指示在一下一1 H週期內讀取具有相同色彩(例如，G)之兩像素的一讀取列之一位址R1＋1及一位址R2＋2的Address1信號及Address2信號，係同時產生。之後，在位址R1及R2之下一1 H週期內的一快門列之位址S1＋1及S3＋1係產生成為Address1信號，及同時，位址S2＋1及S4＋1係產生為Address2信號。
另外，在圖12顯示的情況中，位址S1至S4、位址R1及 位址R2係皆在1 H週期內產生。因此，垂直選擇解碼器223亦在1 H週期內產生兩讀取列的位址及四電子快門列之位址。
在圖12中顯示的範例中，SLRST信號亦首先供應至鎖存器電路224。接著，形成鎖存器電路224之複數個S－R鎖存器的各鎖存器(圖9中所示的S－R鎖存器321)被重設。此外，成為兩脈衝之SLSET信號係在該Address1信號變成位址S1及S3(即在Address2信號變成位址S2及S4之週期內)之一週期內供應至鎖存器電路224。因此，形成鎖存器電路224的複數個S－R鎖存器之各鎖存器保持對應於該等位址S1至S4之各位址的Address1信號及Address2信號。
因為STR信號及SRST信號係與以上參考圖10描述之情況中相同，其詳細解釋將會省略。
此外，在圖12所示的範例中，RLRST信號係以幾乎與SLRST信號被供應至鎖存器電路224之相同時序處，供應至鎖存器電路225。接著，形成鎖存器電路225之複數個S－R鎖存器的各鎖存器(圖9中顯示的S－R鎖存器322)被重設。此外，成為一脈衝的RLSET信號係在Address1信號成為位址R1＋1的一週期中(即在Address2信號變成位址R2＋1之一週期中)供應至鎖存器電路225。因此，形成鎖存器電路225之複數個S－R鎖存器保持對應於位址R＋1之Address1信號，及對應於位址R2＋1之Address2信號。
因為RTR信號、RRST信號及RSEL信號與參考圖10描述之以上情況中之信號相同，將省略其詳細解釋。
另外在圖12所示的情況中，一BLK週期係與圖8中所示情況一般短，但BLK週期係遠比圖10中所示情況中之週期更短。即，其變成可藉由組態垂直選擇解碼器223來縮短一週期(針對其一讀取列位址係欲自垂直選擇解碼器223供應)，如以上參考圖11所述。因此，與圖10中所示之情況相比，變成可進一步縮短一BLK週期。
此外，雖然已在以上參考圖7至12所提之範例中，描述一藉由主要使用一AND閘極及一OR閘極執行一邏輯操作的邏輯電路之範例，但可藉由主要使用一NAND閘極及一NOR閘極執行的一邏輯操作來形成一邏輯電路。例如，在將本發明應用於一安裝在一產品中之影像感測器的情況下，一執行與圖7、9及11中所示邏輯電路相同之邏輯操作的邏輯電路，可藉由主要使用一NAND閘極及一NOR閘極形成。
此外，在以上描述中，1/2細化讀取模式的情況已解釋為一範例。然而，亦可將本發明應用於其他細化讀取模式的情況。例如，藉由將本發明應用於一其中電子快門列的數目增加之情況，(例如)一1/4細化讀取模式，或一1/8細化讀取模式的情況，亦可防止BLK週期變長。結果，(例如)可以高速圖框率執行拍照。
圖13係一說明根據本發明一具體實施例之相機的方塊圖。根據本具體實施例的相機係一能拍照一靜態影像或移動影像之視訊相機的範例。
根據本具體實施例之相機包括影像感測器10、100或 200、一光學系統510、一機械快門器件511，及一信號處理電路512。
光學系統510使來自一主體之影像光(入射光)在影像感測器10、100或200之一成像表面上成像。結果，對應信號電荷係在影像感測器10、100或200內累積達到一預定週期。
機械快門器件511控制相對於影像感測器10、100或200之一光照射週期及一光阻隔週期。
信號處理電路512執行各種信號處理。一進行信號處理的視訊信號係儲存在一儲存媒體中，例如一記憶體，或輸出至一監視器。
在以上具體實施例中，已將其中本發明應用於影像感測器10、100或200之情況描述為一範例，其中偵測對應於可見光之光量成為一實體量之信號電荷的單元像素係在一矩陣中成陣列。然而，不限制本發明應用於影像感測器10、100或200，而是亦可應用於所有種類之行類型固態成像器件，其中一行電路係佈置用於一像素陣列區段之每一像素行。
此外，本發明係不限於應用於一固態成像器件，其偵測可見光之入射光量的分布及將該分布成像成為一影像，但係亦可應用至一固態成像器件，其將紅外線或X射線或粒子及類似者之入射量的分布成像為一影像或依一邊界意義，應用至所有種類之固態成像器件(實體量分布偵測器件)，如一指紋偵測感測器，其偵測另一實體量的分布， 如壓力或靜電電容，及將該分布成像為一影像。
此外，不限制本發明係應用於一種固態成像器件，其依一列之單位順序地掃描一像素陣列區段的單元像素，及讀取來自該等單元像素之各者的一像素信號，而是亦可應用至一X－Y位址類型固態成像器件，其依一像素之單位選擇一任意像素，及依一像素之單位自所選定像素中讀取信號。
此外，一固態成像器件可依一晶片之形式形成，或可依一模組之形式形成，其具有一在一其中一成像區段及一信號處理區段或一光學系統係封裝成群組之狀態中之成像功能。
此外，不限制本發明係應用於固態成像器件，而是亦可應用於成像裝置。在此，成像裝置指一相機系統，例如數位靜態相機或視訊相機，或一具有成像功能之電子裝置，例如行動電話。此外，一安裝在一電子裝置中之模組(即，相機模組)形式可為一成像裝置。
藉由在一視訊相機或一數位靜態相機或一成像裝置中，使用根據以上所述具體實施例之影像感測器10、100或200作為一固態成像器件(例如一用於例如行動電話之行動裝置的相機模組)，可用一在影像感測器10、100或200中之簡單組態獲得高品質影像。
熟習此項技術者應瞭解，可取決於設計需求及其他因素進行各種修改、組合、次組合及變更，只要其係在隨附申請專利範圍或其等效內容的範疇內。
10‧‧‧影像感測器
21‧‧‧像素陣列
22‧‧‧垂直驅動電路
23‧‧‧垂直選擇解碼器
24－1至24－4‧‧‧垂直選擇解碼器
31‧‧‧CDS/ADC
32‧‧‧水平選擇電路
33‧‧‧反相器
41‧‧‧感測器控制器
100‧‧‧影像感測器
121‧‧‧像素陣列
122‧‧‧垂直驅動電路
123‧‧‧垂直選擇解碼器
124‧‧‧鎖存器電路
131‧‧‧CDS/ADC
133‧‧‧反相器
141‧‧‧感測器控制器
200‧‧‧影像感測器
221‧‧‧像素陣列
222‧‧‧垂直驅動電路
223‧‧‧垂直選擇解碼器
224‧‧‧鎖存器電路
225‧‧‧鎖存器電路
231‧‧‧CDS/ADC
232‧‧‧水平選擇電路
233‧‧‧反相器
241‧‧‧感測器控制器
260A‧‧‧區
260B‧‧‧區
261‧‧‧AND閘極
262‧‧‧AND閘極
271‧‧‧S－R鎖存器
272‧‧‧S－R鎖存器
281‧‧‧AND閘極
282‧‧‧AND閘極
283‧‧‧AND閘極
284‧‧‧AND閘極
285‧‧‧AND閘極
291‧‧‧OR閘極
292‧‧‧OR閘極
311－1‧‧‧AND閘極
312－1‧‧‧AND閘極
321－1至321－4‧‧‧S－R鎖存器
322－1至322－4‧‧‧S－R鎖存器
331－1至331－4‧‧‧AND閘極
332－1至332－4‧‧‧AND閘極
341－1至341－4‧‧‧OR閘極
351‧‧‧OR閘極
352‧‧‧OR閘極
361‧‧‧AND閘極
362‧‧‧AND閘極
363‧‧‧AND閘極
371‧‧‧OR閘極
411‧‧‧反相器
412‧‧‧反相器
421‧‧‧OR閘極
422‧‧‧OR閘極
431‧‧‧AND閘極
432‧‧‧AND閘極
433‧‧‧AND閘極
434‧‧‧AND閘極
441‧‧‧閘極
451‧‧‧閘極
452‧‧‧閘極
453‧‧‧閘極
454‧‧‧閘極
510‧‧‧光學系統
511‧‧‧機械快門器件
512‧‧‧信號處理電路
圖1係一解釋讀取一像素之信號及一電子快門的圖式；圖2係一解釋當一基於一電子快門之曝光時間已改變時，一像素的讀取列及一電子快門列間之關係的圖式；圖3係一說明一影像感測器的組態之範例的方塊圖，其中一快門操作可如在一列上之讀取像素的相同水平掃描週期內於四列像素上執行；圖4係一影像感測器之組態的範例之方塊圖，其中係執行在藉由一解碼器選擇之一位址上的分時多工；圖5係一解釋在圖4中所示之影像感測器中的個別信號之時序圖；圖6係一說明依據本發明之具體實施例的影像感測器之組態的範例之方塊圖；圖7係一說明圖6中所示之鎖存器電路及一垂直驅動電路之詳細組態的範例之電路圖；圖8係一解釋在圖6所示之影像感測器中的個別信號之時序圖；圖9係一說明當本發明係使用像素共用技術應用於一影像感測器之情況下，鎖存器電路及一垂直驅動電路之詳細組態的範例之電路圖；圖10係一解釋當圖6所示之影像感測器係一使用像素共用技術的影像感測器之情況下之個別信號的時序圖；圖11係一說明在同時產生用於兩列之位址信號而不執行分時多工的情況下，一垂直選擇解碼器之詳細組態的範例 之電路圖；圖12係一解釋在其中圖6所示影像感測器係一使用像素共用技術的影像感測器，且一垂直選擇解碼器具有圖11所示之組態的情況下之個別信號的時序圖；及圖13係一說明根據本發明之具體實施例的相機之方塊圖。
200‧‧‧影像感測器
221‧‧‧像素陣列
222‧‧‧垂直驅動電路
223‧‧‧垂直選擇解碼器
224‧‧‧鎖存器電路
225‧‧‧鎖存器電路
231‧‧‧CDS/ADC
232‧‧‧水平選擇電路
233‧‧‧反相器
241‧‧‧感測器控制器

Claims (9)

  1. 一種影像感測器，其供應一控制信號連同一位址，該位址規定在一具有預定列及行之像素陣列中成陣列之複數個像素的各像素，從而在一對應於該位址之像素上執行一電子快門操作，或執行一對應於該位址之像素之一像素信號的讀取，該影像感測器包含：一位址產生單元，其經組態以產生(a)一或多個快門列位址，該快門列位址規定在該像素陣列內成陣列之該等像素中的一或多個列像素，在其上一電子快門操作係待於一個水平週期內執行；及(b)一讀取列位址，該讀取列位址規定一列像素，在其上一像素信號之讀取係待於該一個水平週期內執行；一第一儲存單元，其經組態以儲存由該位址產生單元產生之該快門列位址；及一第二儲存單元，其經組態以儲存由該位址產生單元產生之該讀取列位址，其中，該位址產生單元在該一個水平週期之一有效週期內產生所有該一或多個快門列位址，該有效週期為該一個水平週期的一部分，在該一個水平週期的該部分中由該讀取列規定之該像素列之一選擇脈衝係在一ON狀態中。
  2. 如請求項1之影像感測器，其中該位址產生單元產生複數個對應於該一讀取列位址的快門列位址。
  3. 如請求項1之影像感測器，其中該位址產生單元透過分 時多工在該一個水平週期內產生該讀取列及對應於該讀取列位址之該一或多個快門列位址。
  4. 如請求項1之影像感測器，其中該像素陣列係一使用一像素之共用浮動擴散之一像素共用技術的像素陣列。
  5. 如請求項4之影像感測器，其中該位址產生單元產生欲在該一個水平週期內讀取之複數個讀取列位址，及產生複數個對應於該複數個讀取列位址的快門列位址。
  6. 如請求項4之影像感測器，其中該位址產生單元同時產生欲在一個水平週期內讀取之複數個讀取列位址，及同時產生複數個對應於該複數個讀取列位址的快門列位址。
  7. 如請求項1之影像感測器，其中：該第一儲存單元及該第二儲存單元之各單元經組態以包括複數個S-R鎖存器，其對應於在該像素陣列中成陣列之像素的個別列，及當該等S-R鎖存器保持供應至對應於該一或多個快門列位址或該讀取列位址之一列像素之該等S-R鎖存器的位址信號時，儲存該快門列位址或該讀取列位址，該等位址信號係基於由該位址產生單元所產生之該快門列位址或該讀取列位址供應至該等S-R鎖存器的位址信號。
  8. 如請求項7之影像感測器，其中該複數個S-R鎖存器之各S-R鎖存器係由一重設脈衝重設，其係在一個水平週期內於預定時序處供應一次，且藉由一設定脈衝保持該等位址信號，該設定脈衝在對應於該重設脈衝供應後供應 該等位址信號處之時序的一個水平週期內，供應一次或複數次。
  9. 一種電子裝置之驅動方法，該電子裝置供應一控制信號連同一位址，其規定在一具有預定列及行之像素陣列中成陣列之複數個像素的各像素，從而在一對應於該位址之像素上執行一電子快門操作，或執行一對應於該位址之像素之一像素信號的讀取，該方法包含以下步驟：產生(a)一或多個快門列位址，該快門列位址規定在該像素陣列內成陣列之該等像素中的一或多個列像素，在其上一電子快門操作係待於一個水平週期內執行；及(b)一讀取列位址，該讀取列位址規定一列像素，在其上一像素信號之讀取係待於該一個水平週期內執行；在一第一儲存單元中儲存該快門列位址；及在一第二儲存單元中儲存該讀取列位址；其中，在該一個水平週期之一有效週期內，產生所有該一或多個快門列位址，該有效週期為該一個水平週期的一部分，在該一個水平週期的該部分中由該讀取列位址規定之該像素列之一選擇脈衝係在一ON狀態中。
TW097113657A 2007-05-17 2008-04-15 影像感測器以及電子裝置之驅動方法 TWI423668B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132096A JP5076635B2 (ja) 2007-05-17 2007-05-17 イメージセンサ

Publications (2)

Publication Number Publication Date
TW200901756A TW200901756A (en) 2009-01-01
TWI423668B true TWI423668B (zh) 2014-01-11

Family

ID=40027079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097113657A TWI423668B (zh) 2007-05-17 2008-04-15 影像感測器以及電子裝置之驅動方法

Country Status (5)

Country Link
US (1) US8451355B2 (zh)
JP (1) JP5076635B2 (zh)
KR (1) KR101459146B1 (zh)
CN (1) CN101309343B (zh)
TW (1) TWI423668B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501750B2 (ja) * 2005-03-29 2010-07-14 セイコーエプソン株式会社 検出装置および認証装置
JP4442675B2 (ja) 2007-09-28 2010-03-31 ソニー株式会社 画素駆動回路および撮像装置ならびにカメラシステム
JP4952601B2 (ja) * 2008-02-04 2012-06-13 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP2009232174A (ja) * 2008-03-24 2009-10-08 Seiko Epson Corp 撮像素子
JP4868021B2 (ja) * 2009-01-07 2012-02-01 ソニー株式会社 固体撮像素子および駆動制御方法
JP5458582B2 (ja) * 2009-01-28 2014-04-02 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2010183435A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 固体撮像装置
JP2010278648A (ja) * 2009-05-27 2010-12-09 Toshiba Corp 固体撮像装置
KR101633282B1 (ko) * 2009-09-09 2016-06-24 삼성전자주식회사 이미지 센서와 상기 이미지 센서를 포함하는 이미지 픽업 장치
JP5434485B2 (ja) 2009-11-02 2014-03-05 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、およびカメラシステム
JP5446738B2 (ja) * 2009-11-02 2014-03-19 ソニー株式会社 固体撮像素子およびカメラシステム
EP2549742B1 (en) 2010-03-17 2016-12-28 Canon Kabushiki Kaisha Image pickup device and image pickup system
JP5578915B2 (ja) 2010-04-01 2014-08-27 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5631058B2 (ja) 2010-05-20 2014-11-26 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の駆動方法
JP5533292B2 (ja) 2010-06-08 2014-06-25 ソニー株式会社 固体撮像素子およびその駆動方法、カメラシステム
JP5598126B2 (ja) * 2010-07-09 2014-10-01 ソニー株式会社 固体撮像素子およびカメラシステム
JP5695967B2 (ja) * 2011-05-11 2015-04-08 ルネサスエレクトロニクス株式会社 固体撮像装置
TWI463432B (zh) * 2012-10-05 2014-12-01 Genesys Logic Inc 圖像資料處理方法
US9462202B2 (en) * 2013-06-06 2016-10-04 Samsung Electronics Co., Ltd. Pixel arrays and imaging devices with reduced blooming, controllers and methods
JP6164049B2 (ja) 2013-11-01 2017-07-19 ソニー株式会社 駆動装置、駆動方法及び電子機器
KR102135677B1 (ko) 2013-11-28 2020-07-20 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법
JP5672363B2 (ja) * 2013-12-12 2015-02-18 ソニー株式会社 固体撮像素子およびカメラシステム
US10469784B2 (en) 2014-08-26 2019-11-05 Sony Semiconductor Solutions Corporation Control device, control method, and solid-state imaging device for generating shutter row addresses
JP6711634B2 (ja) * 2016-02-16 2020-06-17 キヤノン株式会社 撮像装置、撮像装置の駆動方法、及び撮像システム
KR102246424B1 (ko) 2016-05-31 2021-04-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기
JP6882910B2 (ja) * 2017-02-22 2021-06-02 キヤノン株式会社 固体撮像装置、固体撮像装置の制御方法、撮像システム及び移動体
CN111083403B (zh) * 2019-12-11 2021-07-06 中国电子科技集团公司第四十四研究所 一种片内复用型像素控制电路
JP7039647B2 (ja) * 2020-05-22 2022-03-22 キヤノン株式会社 撮像装置、撮像装置の駆動方法、及び撮像システム
CN114245049B (zh) * 2021-12-27 2024-03-05 上海集成电路装备材料产业创新中心有限公司 一种图像传感器、图像输出方法、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847398B1 (en) * 1998-03-31 2005-01-25 Micron Technology, Inc. Latched row logic for a rolling exposure snap
US20050057674A1 (en) * 1998-03-11 2005-03-17 Krymski Alexander I. Look ahead rolling shutter system in CMOS sensors
US20050110885A1 (en) * 2003-11-26 2005-05-26 Altice Peter P.Jr. Image sensor with a gated storage node linked to transfer gate
US20060109373A1 (en) * 2004-11-22 2006-05-25 Seiko Epson Corporation Imaging device and imaging apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276675A (ja) * 1990-03-26 1991-12-06 Sony Corp 固体撮像素子
JP3578648B2 (ja) * 1998-11-16 2004-10-20 松下電器産業株式会社 増幅型固体撮像装置およびその駆動方法
JP3693281B2 (ja) * 1999-09-30 2005-09-07 シャープ株式会社 増幅型固体撮像装置
JP4179719B2 (ja) * 1999-10-07 2008-11-12 株式会社東芝 固体撮像装置
CA2358223A1 (en) * 2001-01-11 2002-07-11 Symagery Microsystems Inc. A row decoding scheme for double sampling in 3t pixel arrays
JP3944829B2 (ja) * 2002-01-17 2007-07-18 ソニー株式会社 固体撮像装置およびその駆動方法
KR100562489B1 (ko) * 2002-11-11 2006-03-21 삼성전자주식회사 셔터 타이밍 조절 가능한 로우 디코더를 갖는 이미지 센서
JP3794637B2 (ja) * 2003-03-07 2006-07-05 松下電器産業株式会社 固体撮像装置
JP4231322B2 (ja) * 2003-04-08 2009-02-25 パナソニック株式会社 固体撮像装置及び撮像方法
US7542085B2 (en) * 2003-11-26 2009-06-02 Aptina Imaging Corporation Image sensor with a capacitive storage node linked to transfer gate
JP4492250B2 (ja) * 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
JP4687155B2 (ja) * 2005-03-09 2011-05-25 ソニー株式会社 固体撮像装置およびその駆動方法
JP4449936B2 (ja) * 2006-03-31 2010-04-14 ソニー株式会社 撮像装置、カメラシステムおよびその駆動方法
JP4211849B2 (ja) * 2006-08-31 2009-01-21 ソニー株式会社 物理量検出装置、固体撮像装置及び撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050057674A1 (en) * 1998-03-11 2005-03-17 Krymski Alexander I. Look ahead rolling shutter system in CMOS sensors
US6847398B1 (en) * 1998-03-31 2005-01-25 Micron Technology, Inc. Latched row logic for a rolling exposure snap
US20050110885A1 (en) * 2003-11-26 2005-05-26 Altice Peter P.Jr. Image sensor with a gated storage node linked to transfer gate
US20060109373A1 (en) * 2004-11-22 2006-05-25 Seiko Epson Corporation Imaging device and imaging apparatus

Also Published As

Publication number Publication date
CN101309343B (zh) 2012-12-05
KR20080101775A (ko) 2008-11-21
CN101309343A (zh) 2008-11-19
TW200901756A (en) 2009-01-01
JP5076635B2 (ja) 2012-11-21
KR101459146B1 (ko) 2014-11-07
JP2008288903A (ja) 2008-11-27
US8451355B2 (en) 2013-05-28
US20080284876A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
TWI423668B (zh) 影像感測器以及電子裝置之驅動方法
US8363137B2 (en) Image sensing apparatus and imaging system
JP5821315B2 (ja) 電子機器、電子機器の駆動方法
JP5178994B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7952634B2 (en) Image sensing apparatus, imaging system, and image sensing apparatus driving method
JP4211849B2 (ja) 物理量検出装置、固体撮像装置及び撮像装置
US10270987B2 (en) System and methods for dynamic pixel management of a cross pixel interconnected CMOS image sensor
US20110292262A1 (en) Solid-state imaging device and image capture apparatus
JP4692196B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2009124317A (ja) 固体撮像装置
KR20090132557A (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치
US8610809B2 (en) Solid-state imaging device and camera system that controls a unit of plural rows
JP2014160930A (ja) 固体撮像素子およびその駆動方法、並びに電子機器
JP2013005396A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP4792923B2 (ja) 物理量検出装置、物理量検出装置の駆動方法および撮像装置
JP5569760B2 (ja) イメージセンサおよび制御方法
TWI462579B (zh) 固態攝像裝置及固態攝像裝置之控制方法
JP2009021889A (ja) 固体撮像装置及びその駆動方法
JP5253280B2 (ja) 固体撮像素子、カメラシステム、および信号読出し方法
JP5578008B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2011147071A (ja) 固体撮像素子およびカメラシステム
JP2009027579A (ja) 撮像装置及び撮像装置の駆動方法
JP2006109037A (ja) 固体撮像装置
JP2008118371A (ja) 撮像素子
JP2012239104A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees