TWI419312B - 固態成像器件，其製造方法，和電子裝置 - Google Patents

固態成像器件，其製造方法，和電子裝置 Download PDF

Info

Publication number
TWI419312B
TWI419312B TW098118243A TW98118243A TWI419312B TW I419312 B TWI419312 B TW I419312B TW 098118243 A TW098118243 A TW 098118243A TW 98118243 A TW98118243 A TW 98118243A TW I419312 B TWI419312 B TW I419312B
Authority
TW
Taiwan
Prior art keywords
region
type semiconductor
state imaging
solid
imaging device
Prior art date
Application number
TW098118243A
Other languages
English (en)
Other versions
TW201003906A (en
Inventor
Keiji Mabuchi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201003906A publication Critical patent/TW201003906A/zh
Application granted granted Critical
Publication of TWI419312B publication Critical patent/TWI419312B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

固態成像器件，其製造方法，和電子裝置
本發明係關於一種固態成像器件、用於製造該固態成像器件之方法，及包含該固態成像器件之電子裝置。
固態成像器件被廣泛地分成以CCD(電荷耦合器件)影像感測器所表示之電荷傳送類型固態成像器件，及以CMOS(互補金氧半導體)影像感測器所表示之放大類型固態成像器件。
CMOS固態成像器件係可以低電源電壓操作，因而相較於CCD固態成像器件，就功率消耗而言係有利。為此原因，使用CMOS固態成像器件當作安裝在諸如配備相機之蜂巢式電話及PDA(個人數位助理)之行動裝置上之固態成像器件。
用作構成一固態成像器件之一像素之一光電轉換部分並且使用電子當作信號電荷的一光二極體係由一n型半導體區及該n型半導體區之表面上的一p型半導體區構成。如揭示於日本未審查專利申請案公告第2005-191262號，一固態成像器件之一現存光二極體通常係由一半導體基板之一p型半導體井區之頂表面(界面)中之具有一高雜質濃度的一p型半導體區及在該p型半導體區下的一n型半導體區構成。此一光二極體在該p型半導體區與該n型半導體區間的一pn接面電容(亦即，在空乏層電容)累積光電轉換所產生之電荷。為了將相鄰像素彼此隔離，例如，使用藉由以一 絕緣薄膜填充一溝渠所形成的一器件隔離區。在此情況中，使用一p型半導體區保護介於該光二極體與該絕緣薄膜之間之界面。
日本未審查專利申請案公告第2003-318383號亦揭示一種用作一固態成像器件中之一光電轉換部分之光二極體。日本未審查專利申請案公告第2003-318383號中之一CCD固態成像器件的一光二極體係由一n型半導體區及該n型半導體區之頂表面上的一p型半導體區構成。此p型半導體區係由一第一p型半導體區及一第二p型半導體區構成。該第一p型半導體區係於該n型半導體區之整個表面上形成。形成該第二p型半導體區，使其具有一較該n型半導體區之寬度更小之寬度，而且係於較該第一p型半導體區更深處形成。該p型半導體區之此一二層結構導致介於該p型半導體區與一垂直傳送區之間之界面之場強度之溫和變化。因此，電荷可有效地被傳送至該垂直傳送區。
日本未審查專利申請案公告第2005-223084號揭示一種CMOS固態成像器件，其具有一種其中使用一垂直電晶體當作像素電晶體間之一傳送電晶體之組態。此CMOS固態成像器件具有一光二極體上的一浮動擴散(FD)部分，而且一傳送閘極電極係於該FD部分上形成，其間有一閘極絕緣薄膜，以便以一基板之深度方向延伸。
在固態成像器件中，由於朝向較小像素之最近趨勢，已變成難以提供一光二極體之充分大的面積。一CMOS固態 成像器件中之光二極體之面積對像素之面積之比率係稱為填充因數。提供一充分高之填充因數現在係一技術挑戰。由於朝向顯著較小像素之趨勢，理論上一100%之填充因數並未實際提供一光二極體之充分大的面積。由於包含像素電晶體之電晶體電路係於像素中形成，當減小像素之大小時，光二極體之形成變成較困難。
因此，本發明提供一種固態成像器件，其中即使當使用具有一已減小尺寸之像素時，仍可在一光電轉換部分中提供一充分大飽和電荷量；及一種用於製造此一固態成像器件之方法。
本發明亦提供一種包含此一固態成像器件之電子裝置。
一種根據本發明之一具體實施例之固態成像器件包含一光電轉換部分，其中提供電位之一形狀，使得電荷主要係以一垂直方向累積。
一種根據本發明之一具體實施例之固態成像器件包含一光電轉換部分，其中提供電位之一形狀，使得電荷主要係以一垂直方向累積。因此，該固態成像器件包含具有一垂直組態之光電轉換部分。在此組態中，增加構成一像素之光電轉換部分中之飽和電荷量。
一種用於製造根據本發明之一具體實施例之一固態成像器件之方法包含以下步驟：經由一掩膜藉由具有不同植入能量之複數個離子植入在一半導體基板的一區域中形成一第二導電型半導體區；及形成一光電轉換部分，其係經組態以藉由透過具有不同植入能量之複數個離子植入在該第 二導電型半導體區中形成一第一導電型半導體區，在平行於在該半導體基板之一深度方向上之一平面的一pn接面中累積比在於平行於該半導體基板之一頂表面之一平面中形成的一pn接面中更多的電荷。
在用於製造根據本發明之一具體實施例之一固態成像器件之此方法中，該光電轉換部分係藉由透過具有不同植入能量之複數個離子植入形成該第二導電型半導體區及該第一導電型半導體區加以形成。結果，形成該光電轉換部分，其係經組態在平行於在該半導體基板之一深度方向上之一平面的一pn接面中累積比在於平行於該半導體基板之一頂表面之一平面中形成的一pn接面中更多的電荷。亦即，形成具有一垂直組態之光電轉換部分。此一光電轉換部分具有一大飽和電荷量。
一種用於製造根據本發明之另一具體實施例之一固態成像器件之方法包含以下步驟：在一半導體基板的一區域中形成一凹部；藉由擴散一第二導電型雜質遍及該凹部之一內表面而形成一第二導電型半導體區；及形成一光電轉換部分，其係經組態以藉由透過擴散一第一導電型雜質遍及該凹部之內表面在該第二導電型半導體區中形成一第一導電型半導體區，在平行於在該半導體基板之一深度方向上之一平面的一pn接面中累積比在於平行於該半導體基板之一頂表面之一平面中形成的一pn接面中更多的電荷。
在用於製造根據本發明之一具體實施例之一固態成像器件之此方法中，該光電轉換部分係藉由以下所形成：在一 半導體基板的一區域中形成一凹部，及藉由遍及該凹部之內表面之擴散形成該第二導電型半導體區和該第一導電型半導體區。結果，形成該光電轉換部分，其係經組態以在平行於在該半導體基板之一深度方向上之一平面的一pn接面中累積比在於平行於該半導體基板之一頂表面之一平面中形成的一pn接面中更多的電荷。亦即，形成具有一垂直組態之光電轉換部分。此一光電轉換部分具有一大飽和電荷量。
一種根據本發明之一具體實施例之電子裝置包含一固態成像器件，其包含一光電轉換部分，其中提供電位之一形狀，使得電荷主要係以一垂直方向累積；一光學系統，其係經組態以將一進入之光引導至該固態成像器件之光電轉換部分；及一信號處理電路，其係經組態以處理輸出自該固態成像器件之信號。
一種根據本發明之一具體實施例之電子裝置包含一固態成像器件，其包含一光電轉換部分，其中提供電位之一形狀，使得電荷主要係以一垂直方向累積，亦即，具有一垂直組態的一光電轉換部分。構成一像素之此一光電轉換部分具有一已增加飽和電荷量。
一種根據本發明之一具體實施例之固態成像器件包含具有一垂直組態的一光電轉換部分。即使當使用具有一已減小尺寸之像素時，仍可在此一光電轉換部分中提供一充分大飽和電荷量。
在一種用於製造根據本發明之一具體實施例之一固態成 像器件之方法中，形成具有一垂直組態的一光電轉換部分。結果，可製造一固態成像器件，其中即使當使用具有一已減小尺寸之像素時，仍可在該光電轉換部分中提供一充分大飽和電荷量。
在根據本發明之一具體實施例的一電子裝置中，即使當一固態成像器件之像素具有一已減小尺寸時，仍可在該光電轉換部分中提供一充分大飽和電荷量。結果，提供一充分寬之動態範圍，而且提供較高影像品質。
以下將參考附圖來說明本發明之具體實施例。
根據固態成像器件之具體實施例之示意組態
圖1顯示一根據本發明之一具體實施例之固態成像器件之示意組態，亦即，一CMOS固態成像器件。此具體實施例之一固態成像器件1包含一半導體基板(例如，一矽基板)、一像素陣列區(亦即，影像讀取區)3，其中包含複數個光電轉換部分之像素2係於該半導體基板上以二維規則地排列，及周邊電路。如以下所述，該等像素2包含用作光電轉換部分之光二極體(PD)，及複數個像素電晶體(MOS電晶體)。
該等周邊電路包含一垂直驅動電路4、行信號處理電路5、一水平驅動電路6、一輸出電路7、一控制電路8，及其類似物。
該控制電路8接收用於控制該固態成像器件1之一操作模式之資料，並且輸出包含該固態成像器件1之資訊之資 料。該控制電路8亦以垂直同步信號、水平同步信號及一主時脈之基礎產生時脈信號及控制信號，該等時脈信號及該等控制信號用作該垂直驅動電路4、該等行信號處理電路5、該水平驅動電路6及其類似物之操作之參考。該等時脈信號及該等控制信號係輸入至該垂直驅動電路4、該等行信號處理電路5、該水平驅動電路6，及其類似物。
該像素陣列區3包含以圖1之橫向方向(水平方向)提供之列控制導線11，及以圖1之縱向方向(垂直方向)提供之垂直信號導線9。該等列控制導線11係分別提供用於以二維排列之像素2之列。該等垂直信號導線9係分別提供用於該等像素2之行。
該垂直驅動電路4係例如由一移位暫存器構成。該垂直驅動電路4在該像素陣列區3中之像素2之垂直方向個別列中循序地選擇，並且經由該對應列控制導線11將控制脈衝供應至一選出列之像素2。基於根據用作該等像素2之光電轉換部分之光二極體之光接收量所產生之信號電荷而輸出自一選出列之像素2之信號(亦即，像素信號)係經由該對應垂直信號導線9供應至該對應行信號處理電路5。
該等行信號處理電路5係分別提供用於該等像素2之行。每一行信號處理電路5使輸出自一行之像素2之信號經受諸如雜訊移除的一程序。明確地說，該等行信號處理電路5例如藉由作為S/H(取樣保持)電路及CDS(相關雙重取樣)電路或者放大該等信號以進行移除該等像素2之特定固定圖案雜訊之目的而處理信號。
該等行信號處理電路5之輸入級包含當作恆定電流源之負載電晶體(未顯示)。此等負載電晶體係連接於該等垂直信號導線9與一參考電位(例如，接地)之間，而且該閘極係連接至負載導線。因此，該等負載電晶體與一選出列之像素2之放大電晶體(描述於下)一起構成一源極隨耦器電路。結果，信號係從一選出列之像素2輸出至該等垂直信號導線9。
該等行信號處理電路5之輸出級包含連接至一水平信號導線12之水平選擇切換器(未顯示)。注意：該等行信號處理電路5可包含一A/D(類比/數位)轉換功能。
該水平驅動電路6係例如由一移位暫存器構成。該水平驅動電路6循序地輸出水平掃描脈衝ΦH1至ΦHn，藉此循序地選擇該等行信號處理電路5，使得像素信號從該等行信號處理電路5輸出至該水平信號導線12。
該輸出電路7處理循序地經由該水平信號導線12供應自該等行信號處理電路5之信號，並且輸出合成信號。明確地說，該輸出電路7例如藉由以下處理信號：僅緩衝信號，或者於緩衝該等信號前，使信號經受行中之變化之黑階調整、校正、放大、涉及色彩之一程序，或其類似物。
在圖1中，輸入/輸出端子10係於左側及右側提供。
像素之等效電路
圖2顯示該像素2之一等效電路的一範例。根據此電路範例之像素2包含用作一光電轉換部分的一光二極體21，及四個像素電晶體22至25。該四個像素電晶體係由一傳送電 晶體22、一重設電晶體23、一放大電晶體24及一選擇電晶體25構成。此等像素電晶體22至25例如包含n通道MOS電晶體。
該光二極體21根據接收之光量而將光轉換至具有若干電荷之信號電荷(在此具體實施例中，其係電子)。該光二極體21之陰極(n型區)係連接至該放大電晶體24之閘極，其間有該傳送電晶體22。電連接至該放大電晶體24之閘極的一節點26係稱為一FD(浮動擴散)部分。
該傳送電晶體22係連接於該光二極體21之陰極與該FD部分26之間。當該傳送電晶體22接收傳送脈衝ΦTRG時，該傳送電晶體22進入導通狀態(on state)，並且將該光二極體21之信號電荷傳送至該FD部分26。該FD部分26對應於該傳送電晶體22之汲極區。
至於該重設電晶體23，其汲極係連接至一像素電源Vdd，而且該重設電晶體23之源極係連接至該FD部分26，亦即，該傳送電晶體22之源極。當該重設電晶體23之閘極經由一重設導線28接收重設脈衝ΦRST時，該重設電晶體23進入該導通狀態。於將信號電荷從該光二極體21傳送至該FD部分26前，該導通狀態中之重設電晶體23移除至該像素電源Vdd之FD部分26之電荷，以便重設該FD部分26。
至於該放大電晶體24，其閘極係連接至該FD部分26，該放大電晶體24之汲極係連接至該像素電源Vdd，而且該放大電開體24之源極係連接至該選擇電晶體25之汲極。該放大電晶體24輸出已由該重設電晶體23重設之FD部分26之 電位，當作一重設位準。該放大電晶體24亦輸出已由該傳送電晶體22將信號電荷傳送到達之FD部分26之電位，當作一信號位準。
至於該選擇電晶體25，其源極係連接至該垂直信號導線9。當該選擇電晶體25之閘極經由一選擇導線29接收選擇脈衝ΦSEL時，該選擇電晶體25進入該導通狀態，並且選擇該像素2，及將輸出自該放大電晶體24之信號傳遞至該垂直信號導線9。
在該橫向方向之導線(亦即，一傳送導線27、該重設導線28及該選擇導線29)係由一列中之像素共用，並且由該垂直驅動電路4加以控制。用於固定該像素2之p型半導體井區中之一電位的一p井導線(未顯示)係固定於一接地電位。
或者，可利用另一電路組態，其中該選擇電晶體25係連接於該像素電源Vdd與該放大電晶體24之汲極間。在此組態中，該放大電晶體24之源極係連接至該垂直信號導線9。
該等像素電晶體不限於上述四電晶體組態，而且亦可利用由一傳送電晶體、一重設電晶體及一放大電晶體所構成的三電晶體組態。或者，一固態成像器件可包含像素共用單元，其中複數個傳送電晶體以外之像素電晶體係由複數個光二極體共用，該等像素共用單元係以二維排列。
一頂表面光接收類型CMOS固態成像器件包含一多層佈線層，其中多層佈線係設於一基板之頂表面上，其間有一 層間絕緣薄膜，該基板包含在其上所形成的一像素陣列；在該多層佈線層上之一晶載濾色片，其間有一平坦化薄膜；以及在該晶載濾色片上之一晶載微透鏡。一遮光薄膜係於該光接收區及周邊電路區以外之像素陣列之有效像素區中形成。此遮光薄膜可例如形成有該多層佈線層之最上層中之佈線。
一底表面光接收類型CMOS固態成像器件包含設於一基板之頂表面上的一多層佈線層，該基板上形成一像素陣列；以及堆疊在該基板之底表面上之一晶載濾色片及一晶載微透鏡。
特定言之，一種根據本發明之一具體實施例之固態成像器件具有該光電轉換部分之組態中的一特徵。明確地說，一種根據本發明之一具體實施例之固態成像器件包含一光電轉換部分，其中提供該光電轉換部分中之電位之形狀，使得電荷主要係以一半導體基板之深度方向(亦即，以該垂直方向)累積。此具體實施例之一光電轉換部分係由包含一pn接面的一光二極體構成。
明確地說，此具體實施例之光電轉換部分係經組態以在平行於在一半導體基板之深度方向上之一平面的一pn接面中累積比在於平行於該半導體基板之一頂表面的一pn接面中更多的電荷。
根據此具體實施例之一固態成像器件之組態(尤其，用作該固態成像器件之光電轉換部分之一光二極體之組態)係可應用於頂表面光接收類型固態成像器件及底表面光接 收類型固態成像器件二者。
第一具體實施例：底表面光接收類型固態成像器件之基本組態
圖3A及3B顯示一種根據本發明之一第一具體實施例之固態成像器件，尤其，用作該固態成像器件之光電轉換部分之一光二極體之基本組態。圖3A及3B中的一固態成像器件31係一底表面光接收類型CMOS固態成像器件。圖3A及3B係包含光二極體及傳送電晶體之主要部分之斷面圖。
參考圖3A，在根據該第一具體實施例之固態成像器件31中，一第一導電型(例如，p型)半導體井區33係於一半導體基板32中形成，而且根據本發明之第一具體實施例的一光二極體211係於該p型半導體井區33中形成。明確地說，該p型半導體井區33包含以該基板32之深度方向垂直伸長的一第二導電型(例如，n型)半導體區34；亦垂直伸長並且係與該n型半導體區34之一表面接觸的一p型半導體區35，該表面以該深度方向延伸；及該p型半導體井區33之頂表面中的一p型半導體區36。該垂直伸長p型半導體區35含有一較該p型半導體井區33中更高之雜質濃度。該垂直伸長n型半導體區34、該垂直伸長p型半導體區35及該頂表面中之p型半導體區36構成該像素之光二極體211。該頂表面中之p型半導體區36抑制來自位在該半導體基板32之頂表面之界面之暗電流。
由一n型半導體區所構成的一FD部分38係於該p型半導體井區33之頂表面中形成。一傳送閘極電極41係於該基板 32上(其間有一閘極絕緣薄膜39)並且在該FD部分38與該光二極體211間之基板32的一區上方形成。因此，形成該傳送電晶體22。用於抑制暗電流的一p型半導體區42係於該半導體基板32之底表面中形成。使光L入射在該固態成像器件31之底表面上。
主要由於由該垂直伸長n型半導體區34及該垂直伸長p型半導體區35所形成之一pn接面j1之存在，該光二極體211包含在該深度方向之整個區，或者以該n型半導體區34之深度方向延伸的一區，當作一電荷累積區。在此組態中，形成該n型半導體區34及該p型半導體區35，使其於該深度方向之整個區上具有大體上相同之雜質濃度。
在此組態中，參考顯示電位分布之圖3B，其提供該光二極體211中之一電位I之形狀，使得信號電荷主要累積在該垂直平面中。
該光二極體211包含平行於該半導體基板32之頂表面並且在該n型半導體區34與該頂表面中之p型半導體區(p+區)36之間形成的一pn接面j2；及平行於該半導體基板32之深度方向上之一平面並且在該n型半導體區34與側表面中之p型半導體區(p+區)35之間形成之pn接面j1。在此組態中，明確地說，提供該光二極體211，使得在平行於在該深度方向上之平面之pn接面j1中累積比在平行於該半導體基板32之頂表面之pn接面j2中更多的信號電荷。
提供該光二極體211當作一垂直光二極體。注意：該第一具體實施例之「垂直伸長」之光二極體之表達並非關於 該光二極體之縱橫比，而係關於電荷累積區之縱橫比。
為了與本發明比較之目的，圖25A及25B顯示對應於一現存底表面光接收類型CMOS固態成像器件的一參考範例，尤其，其包含用作一光電轉換部分之一光二極體之主要部分。在該參考範例的一固態成像器件111中，一第一導電型(例如，p型)半導體井區113係於一半導體基板112中形成，而且一光二極體116係於該p型半導體井區113中形成。該光二極體116係由該頂表面中的一p型半導體區(p+區)114及在該p型半導體區114下的一n型半導體區115構成。參考數字120表示一p型半導體區的一器件隔離區。一n型半導體區的一FD部分117係於該p型半導體井區113之頂表面中形成。一傳送閘極電極119係於該基板112上(其間有一閘極絕緣薄膜118)並且在該FD部分117與該光二極體116之間之基板112的一區上方形成。因此，形成一傳送電晶體121。用於抑制暗電流的一p型半導體區122係於該半導體基板112之底表面界面中形成。
該光二極體116包含具有一高雜質濃度並且係於該n型半導體區115之頂表面中形成的一n區115A，及該深度方向上之具有一較低雜質濃度的一n-區115B和一n-區115C，當作該n型半導體區115。在該光二極體116中，該頂表面中之n區115A大體上用作一電荷累積區，同時在該n區115A下之具有較低雜質濃度之n-區115B及n-區115C不用作一電荷累積區。就縱橫比方面，用作該光二極體116之電荷累積區之n區115A具有一水平定向之形狀。因此，參考顯示電位 分布之圖25B，提供該光二極體116中之一電位II之形狀，使得信號電荷水平累積。
在根據該第一具體實施例之固態成像器件31中，由於該p型半導體井區33具有一較該p型半導體區(p+區)35更低之雜質濃度，該n型半導體區34之大部分電容係提供於該n型半導體區34與該p型半導體區(p+區)35之間之pn接面電容。因此，由光電轉換所提供之大部分信號電荷(在該第一具體實施例中，其係電子)係累積於該p型半導體區35之側表面中，亦即，該n型半導體區34。結果，使用此一組態，該光二極體211具有覆蓋區(footprint)的一已增加飽和電荷量。即使當使用具有一已減小尺寸之像素時，該飽和電荷量之此一增加可導致該動態範圍的一增加。
根據該第一具體實施例，由於一飽和電荷量可具有較小覆蓋區，所以可提供具有一進一步減小尺寸之像素。結果，可製造具有一較小尺寸之固態成像器件、具有一較小尺寸之相機、具有一較高解析度之固態成像器件、具有一較高解析度之相機，及其類似物。由於可以一較小尺寸製造固態成像器件，可減低該製造成本。
此外，該第一具體實施例之垂直光二極體組態准許於光電轉換所提供之信號電荷到達一基板之頂表面前捕獲該信號電荷。結果，減低到達相鄰光二極體之信號電荷之出現，藉此減低色彩混合之出現。
第二具體實施例：頂表面光接收類型固態成像器件之基本具體實施例
圖4顯示一種根據本發明之一第二具體實施例之固態成像器件，尤其，用作該固態成像器件之光電轉換部分之一光二極體之基本組態。圖4中的一固態成像器件44係一頂表面光接收類型CMOS固態成像器件。圖4係包含一光二極體及一傳送電晶體之主要部分的一斷面圖。
如該第一具體實施例中，在根據該第二具體實施例之固態成像器件44中，一第一導電型(例如，p型)半導體井區33係於一半導體基板32中形成，而且根據本發明之第二具體實施例的一光二極體211係於該p型半導體井區33中形成。明確地說，該p型半導體井區33包含以該基板32之深度方向垂直伸長的一第二導電型(例如，n型)半導體區34；亦垂直伸長並且係與該n型半導體區34之一表面接觸的一p型半導體區35，該表面以該深度方向延伸；及該p型半導體井區33之頂表面中的一p型半導體區36。該垂直伸長p型半導體區35具有一較該p型半導體井區33更高之雜質濃度。該垂直伸長n型半導體區34、該垂直伸長p型半導體區35及該頂表面中之p型半導體區36構成該像素之光二極體211。該頂表面中之p型半導體區36抑制來自位在該基板32之頂表面之界面之暗電流。
由一n型半導體區所構成的一FD部分38係於該p型半導體井區33之頂表面中形成。一傳送閘極電極41係於該基板32上(其間有一閘極絕緣薄膜39)並且在該FD部分38與該光二極體211之間之基板32的一區上方形成。因此，形成該傳送電晶體22。使光L入射在該固態成像器件31之頂表面 上。
根據與該第一具體實施例不同之第二具體實施例之固態成像器件44之特徵在於該p型半導體區42並未在該半導體基板32之底表面中形成，而且一晶載濾色片及一晶載微透鏡係於頂表面側上形成。其他特徵係大體上與該第一具體實施例中之特徵相同。
根據該第二具體實施例之固態成像器件44包含該光二極體211，其具有一與該第一具體實施例中類似之組態，因而提供類似於該第一具體實施例中所述之優點。
第三具體實施例
圖5A及5B顯示一種根據本發明之一第三具體實施例之固態成像器件，尤其，用作該固態成像器件之光電轉換部分的一光二極體。圖5A係包括一光二極體及一傳送電晶體之主要部分的一斷面圖。在根據該第三具體實施例的一固態成像器件46中，一第一導電型(例如，p型)半導體井區33係於一半導體基板32中形成，而且根據本發明之第三具體實施例的一光二極體212係於該p型半導體井區33中形成。
明確地說，該p型半導體井區33包含以該基板32之深度方向從該頂表面垂直伸長的一p型半導體區47，及與該p型半導體區47之周圍接觸的一n型半導體區48，該周圍包含該p型半導體區47之底表面及側表面。該垂直伸長p型半導體區47具有一較該p型半導體井區33中更高之雜質濃度。具有一高雜質濃度的一p型半導體區49進一步於該n型半導體區48之頂表面側上形成。形成在該頂表面側之此p型半 導體區49，用以覆蓋除了在該n型半導體區48之傳送閘極電極側上之頂表面之一部分以外之n型半導體區48之整個頂表面，而且用以覆蓋該p型半導體區47之整個頂表面及該p型半導體井區33之頂表面的一部分。該等p型半導體區47及49係藉由植入一p型雜質(例如，硼)之離子所形成。該n型半導體區48係藉由植入一n型雜質(例如，磷)之離子所形成。該垂直伸長n型半導體區48、該垂直伸長p型半導體區47及該頂表面中之p型半導體區49構成該像素之光二極體212。該頂表面中之p型半導體區49抑制來自位在該基板32之頂表面之界面之暗電流。
該垂直伸長n型半導體區48及該垂直伸長p型半導體區47係藉由具有不同植入能量之複數個離子植入所形成，以便在該深度方向上之整個區上具有大體上相同之雜質濃度。其中累積電荷之以下所述的一pn接面j1係由該基板32之深度方向上之具有一1μm或1μm以上之長度的一表面構成。可見光中之紅光最遠到達至矽中。大部分紅光係於一1μm之深度內受光電轉換，因而具有一1μm或1μm以上之深度之pn接面j1係有利於提供充分高敏感度，並且減低色彩混合之出現。該pn接面j1可具有一1μm或1μm以上之深度。然而，該pn接面j1應具有一4μm或4μm以下之深度，因為可見光大體上不會到達一4μm或4μm以上之深度，而且至此一深度之離子植入係以一特別裝置加以處理，其大量地增加該製造成本。
由一n型半導體區所構成的一FD部分38係於該p型半導 體井區33之頂表面中形成。一傳送閘極電極41係於該基板32上(其間有一閘極絕緣薄膜39)並且在該FD部分38與該光二極體212之間之基板32的一區上方形成。因此，形成該傳送電晶體22。該傳送閘極電極41係例如由一多晶矽薄膜形成。
在根據該第三具體實施例之固態成像器件46中，該光二極體212中之n型半導體區48之大部分電容係於以該深度方向延伸之n型半導體區48與p型半導體區47之間所提供之pn接面電容。因此，於接收光之後立即藉由光電轉換所提供之大部分信號電荷(在該第三具體實施例中，其係電子)係累積在以該深度方向延伸之垂直伸長p型半導體區47之側表面，亦即，該n型半導體區48。當該傳送電晶體22進入該導通狀態時，在該n型半導體區48中累積之信號電荷圍繞該p型半導體區47而移動，並且係傳送至該FD部分38。
根據該第三具體實施例之固態成像器件46包含該光二極體212，其中在一以該深度方向延伸之平面中用作主要電荷累積區之pn接面j1具有比在一平行於該半導體基板32之頂表面之平面中之區域更大的區域，藉此可將較多信號電荷保持在以該深度方向延伸之表面中。使用此一光二極體組態，即使當使用具有一已減小尺寸之像素時，仍可提供一充分高之飽和電荷量。
注意，在揭示於日本未審查專利申請案公告第2005-191262號之組態中，由p型半導體區及其類似物所構成之器件隔離區之側表面亦有利於該等光二極體中之飽和電 荷。然而，電荷主要係保持在該基板之頂表面中，而且該組態不期望將電荷保持在以該深度方向延伸之側表面中。
如在該第一具體實施例之描述中，根據該第三具體實施例之光二極體212具有該覆蓋區的一已增加飽和電荷量。即使當使用具有一已減小尺寸之像素時，該飽和電荷量之此一增加可導致該動態範圍的一增加。由於增加一覆蓋區的一飽和電荷量，可提供具有一進一步減小尺寸之像素。此外，該垂直伸長光二極體組態准許於藉由光電轉換所提供之信號電荷到達一基板之頂表面前捕獲該信號電荷。結果，減低到達相鄰像素之光二極體之信號電荷之出現，藉此減低色彩混合之出現。
根據該第三具體實施例，亦可製造具有一較小尺寸之固態成像器件、具有一較小尺寸之相機、具有一較高解析度之固態成像器件、具有一較高解析度之相機，及其類似物。由於可以一較小尺寸製造固態成像器件，可減低該製造成本。
第四具體實施例
圖6A及6B顯示一種根據本發明之一第四具體實施例之固態成像器件，尤其，用作該固態成像器件之光電轉換部分的一光二極體。圖6A係包含一光二極體及一傳送電晶體之主要部分的一斷面圖。在根據該第四具體實施例的一固態成像器件51中，具有一稍微較高雜質濃度的一n型半導體區52係進一步於該n型半導體區48的一部分中形成，在圖5A所示之組態中，該部分係靠近該傳送閘極電極41。該 固態成像器件51之其他特徵係與圖5A所示之組態中之特徵相同，因而相似特徵係以相似參考數字表示，而且係不加以描述。
根據該第四具體實施例之固態成像器件51包含在構成該光二極體213之n型半導體區48之一部分中之具有一稍微較高雜質濃度之n型半導體區52，該部分係靠近該傳送閘極電極41。在此組態中，於該n型半導體區48中產生電位梯度。結果，可較容易地從該n型半導體區48的一深部分傳送信號電荷。根據該第四具體實施例之光二極體213具有一與該第三具體實施例之光二極體212類似之基本組態，因而在該第四具體實施例中亦提供類似於該第三具體實施例中所述之優點。
第五具體實施例
圖7A及7B顯示一種根據本發明之一第五具體實施例之固態成像器件，尤其，用作該固態成像器件之光電轉換部分的一光二極體。圖7A係包含一光二極體及一傳送電晶體之主要部分的一斷面圖。在根據該第五具體實施例的一固態成像器件54中，一溝渠55係於一第一導電型(在該第五具體實施例中，其係p型)半導體井區33中形成；該溝渠55係以一絕緣薄膜56填充；而且根據本發明之第五具體實施例的一光二極體214係圍繞該絕緣薄膜56而形成。該絕緣薄膜56係例如由氧化矽薄膜形成。
明確地說，在該第五具體實施例中，形成以該深度方向延伸的一p型半導體區57，使其圍繞填充該溝渠55之絕緣 薄膜56；而且形成一n型半導體區58，使其圍繞該p型半導體區57。一p型半導體區49係進一步於該n型半導體區58之頂表面中形成。以該深度方向延伸之p型半導體區57與n型半導體區58及該頂表面中之p型半導體區49構成該光二極體214。形成該等p型半導體區57及49，使其具有一較該p型半導體井區33更高之雜質濃度。該等p型半導體區57及49亦減低來自位在該絕緣薄膜56與該基板32之頂表面之界面之暗電流。該固態成像器件54之其他特徵係與圖5A所示之組態中之特徵相同，因而相似特徵係以相似參考數字表示，而且係不加以描述。
根據該第五具體實施例之固態成像器件54包含該垂直光二極體214，其包含以該深度方向延伸之p型半導體區57及n型半導體區58。使用此一組態，即使當使用具有一已減小尺寸之像素時，仍可提供一充分高之飽和信號量。因此，提供類似該第三具體實施例中所述之此類優點。
可形成該第五具體實施例中之p型半導體區57及n型半導體區58，使其在該深度方向具有一均勻雜質濃度，其係例如藉由形成該溝渠55後之遍及該溝渠55之汽相擴散。
第六具體實施例
圖8及9顯示一種根據本發明之一第六具體實施例之固態成像器件，尤其，用作該固態成像器件之光電轉換部分的一光二極體。圖8係包含一光二極體及一傳送電晶體之主要部分的一斷面圖。圖9係一單元像素的一斷面，該斷面係沿著圖8中之斷面線IX-IX所取得。在根據該第六具體實 施例的一固態成像器件61中，一溝渠器件隔離區64係於一半導體基板32的一p型半導體井區33中形成，以便界定每一像素，該溝渠器件隔離區64係藉由以一絕緣薄膜63填充一深溝渠62所形成；而且形成一光二極體215，其係由該溝渠器件隔離區64之內側表面所圍繞。填充該溝渠62之絕緣薄膜63例如係二氧化矽(SiO2 )薄膜。
參考圖9，在平面圖中將該溝渠器件隔離區64形成如一晶格形狀區，使其圍繞像素。形成一p型半導體區65，使其與該溝渠器件隔離區64之內周圍表面接觸，並且延伸至該溝渠器件隔離區64之深度。形成n型半導體區66，使其與該p型半導體區65之內周圍表面接觸。如圖8中所示，連續地形成該p型半導體區65，使其覆蓋構成該溝渠器件隔離區64之絕緣薄膜63之側表面及底表面。該等n型半導體區66係於構成該溝渠器件隔離區64之絕緣薄膜63之兩側分離地形成。定位在圖8中之溝渠器件隔離區64之左側及右側之n型半導體區66分別對應於該等相鄰像素。如同上述情況，一p型半導體區49係於該等n型半導體區66之基板頂表面側上形成。
形成該等p型半導體區65及49，使其具有一較該p型半導體井區33更高之雜質濃度。該等p型半導體區65與49及該n型半導體區66構成該光二極體215。如同以上圖8中所述之情況，該等p型半導體區65及49亦減低來自位在絕緣薄膜63與該基板32之頂表面(該像素之頂表面)之界面之暗電流。在該第六具體實施例中，像素電晶體(未顯示)係於該p 型半導體井區33之頂表面部分中形成，該頂表面部分係由該溝渠器件隔離區64所圍繞。
包含該傳送電晶體22之其他特徵係與第三具體實施例(圖5)中所述之組態中之特徵相同，因而相似特徵係以相似參考數字表示，而且係不加以描述。
根據該第六具體實施例之固態成像器件61包含該垂直光二極體215，其包含以該深度方向延伸之p型半導體區65及n型半導體區66。使用此一組態，即使當使用具有一已減小尺寸之像素時，仍可提供一充分高之飽和信號量。因此，提供類似於該第三具體實施例中所述之此類優點。在該第六具體實施例中，形成該光二極體215，使其與該溝渠器件隔離區64所界定之一區之整個內周圍接觸，藉此增加一pn接面之面積，因而可增加該飽和電荷量。此外，該光二極體215係由該溝渠器件隔離區64所圍繞，因而減低到達相鄰像素之光二極體之信號電荷之出現，該信號電荷係藉由一深部分中之光電轉換加以製造。結果，可減低色彩混合之現象。
注意：在圖8及9中該溝渠器件隔離區64之存在並非不可或缺。當未形成該溝渠器件隔離區64時，亦可使用其中該p型半導體區(p+區)65亦作為一器件隔離區的一組態。
第七具體實施例
圖10A及10B顯示一種根據本發明之一第七具體實施例之固態成像器件，尤其，用作該固態成像器件之光電轉換部分的一光二極體。圖10A係包含一光二極體及一傳送電 晶體之主要部分的一斷面圖。在根據該第七具體實施例的一固態成像器件68中，一深溝渠69係於一半導體基板32的一p型半導體井區33中形成；而且一p型半導體區71及一n型半導體區72係於該p型半導體井區33的一部分中循序地形成，該部分圍繞該溝渠69。該p型半導體區71係於該n型半導體區72之溝渠69側上形成。該n型半導體區72係於該p型半導體區71的一側上形成，該側係與該溝渠69相反。如同以上圖8中所述之情況，一p型半導體區49係於該n型半導體區72之基板頂表面側上形成。
在該第七具體實施例中，一傳送閘極電極74係進一步於該溝渠69的一閘極絕緣薄膜73上形成。該傳送閘極電極74係於該閘極絕緣薄膜73上形成，使其沿著該基板之頂表面延伸，並且到達在該p型半導體井區33之頂表面中形成之一n型半導體區之一FD部分38之一邊緣上方的一位置。該光二極體216係由以該深度方向延伸之p型半導體區71、該頂表面中之p型半導體區49及該n型半導體區72構成。參考數字75表示例如由一p型擴散區、一絕緣薄膜(例如，氧化矽薄膜)或其類似物所構成的一器件隔離區。
如在上述情況中，亦形成以該深度方向延伸之p型半導體區71及該頂表面中之p型半導體區49，使其具有一較該第七具體實施例中之p型半導體井區33更高之雜質濃度。例如由氧化矽薄膜所構成的一層間絕緣薄膜76係於該基板32之頂表面上形成。
當以一絕緣薄膜填充一溝渠並且圍繞該溝渠而形成構成 一光二極體之p型半導體區71及n型半導體區72時，在該溝渠與該p型半導體區71之間之界面製造許多缺陷。取決於一製造程序，存在以下的一可能性：僅存在該p型半導體區(p+區)71不會減低暗電流或白點。
反之，根據該第七具體實施例之固態成像器件68具有以下的一組態：其中以該傳送閘極電極74填充該溝渠69，使得該閘極絕緣薄膜73在該溝渠69與該傳送閘極電極74之間提供。使用此組態，於接收光並且累積電荷之後立即施加一負電壓至該傳送閘極電極74導致在該界面中收集電洞，而且准許減低暗電流及白點之出現。該p型半導體區71抑制阻止將電荷傳送至該FD部分38。此阻止係由該光二極體之n型半導體區72之電位的一增加所造成，該增加係由該傳送閘極電極74與該光二極體之n型半導體區72之間之電容耦合所致。
根據該第七具體實施例之固態成像器件68包含該垂直光二極體216，其包含以該深度方向延伸之p型半導體區71及n型半導體區72。使用此一組態，即使當使用具有一已減小尺寸之像素時，仍可提供一充分高之飽和信號量。因此，亦提供類似於該第三具體實施例中所述之此類優點。
第八具體實施例
圖11A及11B顯示一種根據本發明之一第八具體實施例之固態成像器件，尤其，用作該固態成像器件之光電轉換部分的一光二極體。圖11A係包含一光二極體及一傳送電晶體之主要部分的一斷面圖。在根據該第八具體實施例的 一固態成像器件77中，一深溝渠69係於一半導體基板32的一p型半導體井區33中形成；而且一光二極體217係於除了靠近該基板32之頂表面之一區以外之p型半導體井區33的一表面中形成，該等表面圍繞該溝渠69。該光二極體217係由與該溝渠69接觸之p型半導體區71及與該p型半導體區71之表面接觸之n型半導體區72構成，該等表面係分別相反，該p型半導體區71之表面係與該溝渠69接觸。形成該n型半導體區72，使得該n型半導體區72之頂端高於該p型半導體區71之頂端之高度。
在此組態中，亦形成構成該光二極體217之p型半導體區71及n型半導體區72，使其具有以該深度方向延伸的一垂直形狀。形成該p型半導體區71，使其具有一較該p型半導體井區33更高之雜質濃度。例如由氧化矽薄膜所構成的一層間絕緣薄膜76係於該基板32之頂表面上形成。
形成一n型半導體區所構成的一FD部分38，使其與該基板32之頂表面中之溝渠69接觸。明確地說，該FD部分38係緊接該光二極體217上方而形成。形成一傳送閘極電極74，以便在其間以一閘極絕緣薄膜73填充該溝渠69。在此組態中，該傳送電晶體22以該基板32之深度方向(亦即，該垂直方向)傳送電荷。參考數字75表示例如由一p型擴散區、一絕緣薄膜(例如，氧化矽薄膜)或其類似物所構成的一器件隔離區。
根據該第八具體實施例之固態成像器件77包含該垂直光二極體217，其包含以該深度方向延伸之p型半導體區71及 n型半導體區72。使用此一組態，即使當使用具有一已減小尺寸之像素時，仍可提供一充分高之飽和信號量。因此，亦提供類似於該第三具體實施例中所述之此類優點。
在此組態中，該光二極體217及該FD部分38係垂直地對準，因而可達成該固態成像器件之大小之進一步減低。
第九具體實施例
圖12顯示一種根據本發明之一第九具體實施例之固態成像器件，尤其，用作該固態成像器件之光電轉換部分的一光二極體。圖12係包含一光二極體及一傳送電晶體之主要部分的一斷面圖。在根據該第九具體實施例的一固態成像器件81中，根據該第九具體實施例的一光二極體218係於一半導體基板32的一p型半導體井區33中形成。該光二極體218係由一n型半導體區82及一p型半導體區83構成。
在該第九具體實施例中，尤其，該p型半導體區83係由以下構成：一p+區83A，其係於該n型半導體區82之整個頂表面上形成，並且亦作為抑制暗電流；及一p+區83B，其以該深度方向從該p+區83A延伸，具有一小於該p+區83A之表面積之橫斷面積。形成該p型半導體區83，使其於該深度方向具有一類似雜質濃度。亦形成該n型半導體區82，使其於該深度方向具有一類似雜質濃度。
該第九具體實施例之光二極體218具有一大pn接面區域，並且包含以該p型半導體區83之深度方向延伸之p+區83B。在此組態中，形成一電位，其中電荷主要係以該垂直方向(深度方向)累積。
由一n型半導體區構成的一FD部分38係於該p型半導體井區33之頂表面中形成。一傳送閘極電極41係於該基板32上(其間有一閘極絕緣薄膜39)並且在該FD部分38與該光二極體218之間之基板32的一區上方形成。因此，形成該傳送電晶體22。
根據該第九具體實施例之固態成像器件81包含該光二極體218，其包含該n型半導體區82及該p型半導體區83，其中其橫斷面積曾經係以該深度方向減低。在此組態中，該pn接面電容係很大，而且電荷主要係以該垂直方向累積。結果，可累積較多信號電荷，而且即使當使用具有一已減小尺寸之像素時，仍可提供一充分高之飽和電荷量。因此，提供類似於該第三具體實施例中所述之此類優點。
用於製造固態成像器件之方法
下文描述用於製造根據本發明之具體實施例之固態成像器件之方法。在該等下列具體實施例中，僅描述用於製造光二極體之方法。
製造方法之第一具體實施例
圖13A至15F顯示一種用於製造根據本發明之一第一具體實施例之一固態成像器件之方法，尤其，一種用於製造構成該固態成像器件之一像素之一光二極體之方法。在此第一具體實施例中所製造之光二極體對應於圖5A及6A中所示之光二極體。
首先參考圖13A，在一半導體基板32之一p型半導體井區33之頂表面上形成一絕緣薄膜88，其具有一具某一厚度之 二氧化矽(SiO2 )薄膜86及一具某一厚度之氮化矽(SiN)薄膜87的一雙層結構。作為一蝕刻掩膜，該氮化矽薄膜87係最佳，因為在蝕刻矽(Si)中可提供氮化矽與矽(Si)之間的一高選擇性比率。用作下層之氧化矽薄膜86抑制該矽之表面中之粗糙性，該粗糙性係由該氮化矽薄膜87所造成。因此，該氧化矽薄膜86保護該矽之表面。
然後參考圖13B，藉由選擇性蝕刻該絕緣薄膜88之一部分而形成延伸至該矽之表面的一開口89，該部分對應於其中欲形成一光二極體的一區。隨後藉由一溫和氧化處置在該開口89中之已曝露矽之表面上形成氧化矽薄膜91。
然後參考圖14C，藉由以該絕緣薄膜88用作一掩膜將一n型雜質92(例如，磷(P))之離子植入至離該矽之表面大約2μm的一深度中而形成以該深度方向垂直伸長的一n型半導體區48。磷(P)之此離子植入係處理二或多次，例如大約10次，其中每次將該等離子垂直地植入至一稍微不同之深度(亦即，以一不同植入能量)至離該矽之表面大約2μm的一深度中。每次該雜質之離子係以幾乎相同劑量植入。
然後參考圖14D，形成一絕緣薄膜93，例如，二氧化矽(SiO2 )薄膜，以便覆蓋包含該開口89之內表面之絕緣薄膜88之表面。
然後參考圖15E，藉由反應性離子蝕刻回蝕絕緣薄膜93(例如，二氧化矽薄膜)。結果，在該開口89之內壁上形成由該絕緣薄膜93(例如，二氧化矽薄膜)所構成之側壁93A。
然後參考圖15F，藉由以該絕緣薄膜88及該等側壁93A用作掩膜將一p型雜質94(例如，硼(B))之離子植入至離該矽之表面大約1.8μm的一深度中而在該n型半導體區48中形成以該深度方向伸長的一p型半導體區47。如上述之情況中，硼(B)之此離子植入係處理二或多次，例如大約10次，其中每次將該等離子垂直地植入至一稍微不同之深度(亦即，以一不同植入能量)至離該矽之表面大約1.8μm的一深度中。每次該雜質之離子係以幾乎相同劑量植入。因此，形成一光二極體，其用作一主要部分，並且包含以該深度方向伸長之n型半導體區48與p型半導體區47之間的一pn接面。
於此步驟後，將該氮化矽薄膜87、該氧化矽薄膜86及側壁93A剝離，而且處理一般製造步驟。
例如，參考圖16A，在該n型半導體區48及該p型半導體區47之頂表面中形成一p型半導體區49。結果，形成根據圖5中所示之第三具體實施例之光二極體212，該光二極體212係由以該深度方向伸長之n型半導體區48與p型半導體區47及此等區之頂表面中之p型半導體區49構成。
或者，例如，參考圖16B，在該n型半導體區48之傳送閘極電極(未顯示)之附近形成具有一高雜質濃度的一n型半導體區52；而且在該等n型半導體區48與52及該p型半導體區47之頂表面中形成該p型半導體區49。結果，形成根據圖6中所示之第四具體實施例之光二極體213，該光二極體213係由以該深度方向伸長之n型半導體區48和p型半導體區47 及此等區之表面中之p型半導體區49和n型半導體區52構成。
製造方法之第二具體實施例
圖17A至18D顯示一種用於製造根據本發明之一第二具體實施例之一固態成像器件之方法，尤其，一種用於製造構成該固態成像器件之一像素之一光二極體之方法。此第二具體實施例的一製造方法包含以下的一步驟：形成以該深度方向伸長的一n型半導體區及一p型半導體區，並且隨後在該p型半導體區中形成一溝渠。
參考圖17A，藉由以該等側壁93A及該絕緣薄膜88用作掩膜植入一p型雜質94之離子而在該n型半導體區48中形成該p型半導體區47。直至並且包含圖17A中之此步驟之製造方法中之步驟係與圖13A至15F中所述相同。
然後參考圖17B，進一步在合成結構之頂表面上形成一絕緣薄膜96，例如，二氧化矽(SiO2 )薄膜。
然後參考圖18C，藉由反應性離子蝕刻回蝕該絕緣薄膜96(例如，二氧化矽薄膜)。結果，在該等側壁93A之內表面上形成由該絕緣薄膜96構成之側壁96A。
然後參考圖18D，藉由以該等側壁96A用作掩膜進行選擇性蝕刻而在該p型半導體區47中形成一溝渠97。
其後，可例如藉由在該n型半導體區48及該p型半導體區47之頂表面中形成一p型半導體區並且以諸如氧化矽薄膜的一絕緣薄膜填充該溝渠97，而形成根據圖7A及7B中所示之第五具體實施例之光二極體214。
或者，亦可藉由於形成該溝渠97後在該n型半導體區48及該p型半導體區47之頂表面中形成一p型半導體區並且在該溝渠97中形成一傳送閘極電極且其間有一閘極絕緣薄膜，而形成根據圖10A及10B中所示之第七具體實施例之光二極體216。明顯地亦可藉由在較早步驟中，僅在該p型半導體井區33之頂表面以外的一深部分中形成該n型半導體區48及該p型半導體區47，而形成根據圖11A及11B中所示之第八具體實施例之光二極體217。
製造方法之第三具體實施例
圖19A至21F顯示一種用於製造根據本發明之一第三具體實施例之一固態成像器件之方法，尤其，一種用於製造構成該固態成像器件之一像素之一光二極體之方法。
首先參考圖19A，在一半導體基板32之一p型半導體井區33之頂表面上形成具有一具一小厚度之二氧化矽(SiO2 )薄膜86及一具一大厚度之氮化矽(SiN)薄膜87之雙層結構的一絕緣薄膜88。
然後參考圖19B，藉由選擇性蝕刻該絕緣薄膜88的一部分而形成一開口101，該部分對應於其中欲形成一光二極體的一區。
然後參考圖20C，藉由以該絕緣薄膜88用作一掩膜進行選擇性蝕刻該p型半導體井區33而形成具有某一深度的一溝渠102。
然後參考圖20D，藉由遍及該溝渠102至其圍繞區之汽相擴散或液相擴散而擴散一n型雜質(例如，磷(P))。結果， 在該p型半導體井區33中形成圍繞該溝渠102的一n型半導體區103。
然後參考圖21E，藉由遍及該溝渠102至其圍繞區之汽相擴散或液相擴散而擴散一p型雜質(例如，硼(B))。結果，在該n型半導體區103中形成圍繞該溝渠102的一p型半導體區104。在硼(B)之此擴散中，使欲擴散之硼(B)數量小於已擴散之磷(P)數量。在該硼擴散中，假設磷(P)亦擴散。為此原因，形成該n型半導體區103，使其在距該p型半導體區(p+區)104一適當距離。為了提供此一組態，在該磷(P)擴散中及在該硼(B)擴散中調整擴散溫度及擴散時間。
例如，在汽相擴散之情況中，該磷擴散可藉由將含有磷之氯化磷醯(POCl3 )及氧同時饋送至一大約900℃之熔爐中加以處理。
例如，該硼擴散可以一B2 H6 氣體進行汽相擴散或者以BBr3 用作一液體源進行液相擴散加以處理。
然後參考圖21F，藉由溫和地氧化該溝渠102之內表面而形成具有一小厚度的氧化物薄膜105，使得該氧化物薄膜105覆蓋介於該溝渠102與該二氧化矽薄膜86之間之界面中之粗糙部分。其後，較佳者的係以已稀釋氫氟酸或其類似物剝離薄氧化物薄膜105，而且再次溫和地氧化該溝渠102之內表面，以形成一薄氧化物薄膜。
其後，以二氧化矽(SiO2 )薄膜填充該溝渠102，或者以該薄氧化物薄膜用作一閘極絕緣薄膜在該溝渠102中形成一傳送閘極電極。結果，可形成圖7A及7B中所示之光二極 體214、圖10A及10B中所示之光二極體216，或其類似物。注意：可藉由在該磷擴散中及在該硼擴散中將該溝渠102之內表面從其頂表面至某一深度進行遮蔽，而形成圖11A及11B中所示之光二極體217。
或者，於圖21E中所示之步驟後，亦可藉由使位在該溝渠102之底部之矽經受反應性離子蝕刻而形成延伸穿過該p型半導體區104及該n型半導體區103的一深溝渠。
製造方法之第四具體實施例
圖22A至23D顯示一種用於製造根據本發明之一第四具體實施例之一固態成像器件之方法，尤其，一種用於製造構成該固態成像器件之一像素之一光二極體之方法。此第四具體實施例係可應用於圖8及9中所述之上述光二極體之製造。
該第四具體實施例之方法包含與圖19A至20D中所示之步驟相同之步驟。圖22A係與圖20D相同，因而相似特徵係以相似參考數字表示，而且係不加以描述。參考圖9，在平面圖中，形成該溝渠102，使其圍繞各別像素區。
然後參考圖22B，藉由選擇性蝕刻該溝渠102之底部而形成延伸穿過該n型半導體區103之底部的一深溝渠102。
然後參考圖23C，藉由遍及該溝渠102至其圍繞區之汽相擴散或液相擴散而擴散一p型雜質(例如，硼(B))。結果，在該n型半導體區103中形成圍繞該溝渠102的一p型半導體區104。該p型半導體區104係沿著該溝渠102之內壁及底部連續地形成，使其圍繞該溝渠102。因此提供該n型半導體 區103，其係由該溝渠102分離至左及右。
然後例如以二氧化矽(SiO2 )薄膜106填充該溝渠102，而且隨後剝離該絕緣薄膜88。使用已描述之製造方法，可形成圖8及9中所示之光二極體215。
在上述具體實施例中，使用該p型半導體井區33當作一半導體井區。或者，亦可使用具有一低雜質濃度的一n型半導體井區。可使用任一半導體井區，只要使一傳送閘極區處於截止狀態(off state)中，並且使用額外離子植入促進電荷之傳送，其係與現存設計中相同。
根據第三至第九具體實施例之上述固態成像器件係頂表面光接收類型固態成像器件。或者，本發明亦可應用於底表面光接收類型固態成像器件。有利的是，使用該等具體實施例之上述固態成像器件當作底表面光接收類型固態成像器件。尤其，有利的是，將圖8及9中所示之第六具體實施例用於底表面光接收類型固態成像器件。當製造一底表面光接收類型固態成像器件時，如圖3A中所示，將其光二極體引導至一半導體基板之底表面，而且在該半導體基板之底表面中形成用於抑制暗電流的一p型半導體區。
在上述具體實施例中，使用電子當作信號電荷。或者，亦可使用電洞當作信號電荷。在此情況中，將該等半導體區之導電型分別從上述具體實施例中之類型反轉。
電子裝置之具體實施例
根據本發明之具體實施例之固態成像器件係可應用於諸如包含固態成像器件之相機、配備相機之行動裝置及包含 固態成像器件之其他裝置之電子裝置。
圖24顯示用作根據本發明之一具體實施例之一電子裝置之一範例的一相機。根據本發明之一具體實施例的一相機130包含一光學系統(光學透鏡)131、一固態成像器件132，及一信號處理電路133。該固態成像器件132係以上具體實施例中所述之固態成像器件之任一者。該光學系統131係經組態來以自一物體之光(進入之光)在該固態成像器件132之成像平面上形成一影像。結果，在該固態成像器件132之光電轉換元件中累積信號電荷達一時間週期。該信號處理電路133使輸出自該固態成像器件132之信號經受各種信號處理，並且輸出合成信號。此具體實施例之相機130包含其中將該光學系統131、該固態成像器件132，及該信號處理電路133模組化的一相機模組。
本發明可提供圖24中所示之相機、以包含相機模組之蜂巢式電話所表示之配備相機之行動裝置，及其類似物。
亦可提供圖24中所示之組態當作具有其中將該光學系統131、該固態成像器件132及該信號處理電路133模組化之一成像功能的一模組，亦即，一成像模組。本發明可提供包含此類成像模組之電子裝置。
此具體實施例可提供一種電子裝置，其中即使當在固態成像器件中使用具有一已減小尺寸之像素時，仍可增加光電轉換中之飽和電荷量；提供一種充分寬之動態範圍；及提供較高影像品質。
本申請案含有與於2008年7月2日向日本專利局申請的日 本優先權專利申請案JP 2008-173626中所揭示的標的相關之標的，其全部內容係因此以引用方式併入本文中。
熟習此項技術者應瞭解，可取決於設計需求及其他因素進行各種修改、組合、次組合及變更，只要其係在隨附申請專利範圍或其等效物之範疇內即可。
1‧‧‧固態成像器件
2‧‧‧像素
3‧‧‧像素陣列區
4‧‧‧垂直驅動電路
5‧‧‧行信號處理電路
6‧‧‧水平驅動電路
7‧‧‧輸出電路
8‧‧‧控制電路
9‧‧‧垂直信號導線
10‧‧‧輸入/輸出端子
11‧‧‧列控制導線
12‧‧‧水平信號導線
21‧‧‧光二極體
22‧‧‧傳送電晶體
23‧‧‧重設電晶體
24‧‧‧放大電晶體
25‧‧‧選擇電晶體
26‧‧‧節點/FD部分
27‧‧‧傳送導線
28‧‧‧重設導線
29‧‧‧選擇導線
31‧‧‧固態成像器件
32‧‧‧半導體基板
33‧‧‧p型半導體井區
34‧‧‧n型半導體區
35‧‧‧p型半導體區
36‧‧‧p型半導體區
38‧‧‧浮動擴散部分
39‧‧‧閘極絕緣薄膜
41‧‧‧傳送閘極電極
42‧‧‧p型半導體區
44‧‧‧固態成像器件
46‧‧‧固態成像器件
47‧‧‧p型半導體區
48‧‧‧n型半導體區
49‧‧‧p型半導體區
51‧‧‧固態成像器件
52‧‧‧n型半導體區
54‧‧‧固態成像器件
55‧‧‧溝渠
56‧‧‧絕緣薄膜
57‧‧‧p型半導體區
58‧‧‧n型半導體區
61‧‧‧固態成像器件
62‧‧‧溝渠
63‧‧‧絕緣薄膜
64‧‧‧溝渠器件隔離區
65‧‧‧p型半導體區
66‧‧‧n型半導體區
68‧‧‧固態成像器件
69‧‧‧溝渠
71‧‧‧p型半導體區
72‧‧‧n型半導體區
73‧‧‧閘極絕緣薄膜
74‧‧‧傳送閘極電極
75‧‧‧器件隔離區
76‧‧‧層間絕緣薄膜
77‧‧‧固態成像器件
81‧‧‧固態成像器件
82‧‧‧n型半導體區
83‧‧‧p型半導體區
83A‧‧‧p+區
83B‧‧‧p+區
86‧‧‧氧化矽薄膜
87‧‧‧氮化矽薄膜
88‧‧‧絕緣薄膜
89‧‧‧開口
91‧‧‧氧化矽薄膜
92‧‧‧n型雜質
93‧‧‧絕緣薄膜
93A‧‧‧側壁
94‧‧‧p型雜質
96‧‧‧絕緣薄膜
96A‧‧‧側壁
97‧‧‧溝渠
101‧‧‧開口
102‧‧‧溝渠
103‧‧‧n型半導體區
104‧‧‧p型半導體區
105‧‧‧氧化物薄膜
106‧‧‧二氧化矽薄膜
111‧‧‧固態成像器件
112‧‧‧半導體基板
113‧‧‧半導體井區
114‧‧‧p型半導體區
115‧‧‧n型半導體區
115A‧‧‧n區
115B‧‧‧n-區
115C‧‧‧n-區
116‧‧‧光二極體
117‧‧‧浮動擴散部分
118‧‧‧閘極絕緣薄膜
119‧‧‧傳送閘極電極
120‧‧‧器件隔離區
121‧‧‧傳送電晶體
122‧‧‧p型半導體區
130‧‧‧相機
131‧‧‧光學系統
132‧‧‧固態成像器件
133‧‧‧信號處理電路
211‧‧‧光二極體
212‧‧‧光二極體
213‧‧‧光二極體
214‧‧‧光二極體
215‧‧‧光二極體
216‧‧‧光二極體
217‧‧‧光二極體
218‧‧‧光二極體
j1‧‧‧pn接面
j2‧‧‧pn接面
L‧‧‧光
圖1顯示根據本發明之一具體實施例之一固態成像器件之示意組態；圖2顯示一單元像素之一範例的一等效電路；圖3A及3B分別顯示根據本發明之一第一具體實施例(一底表面光接收類型固態成像器件之基本組態)之一光電轉換部分之一主要部分之組態及電位分布；圖4顯示根據本發明之一第二具體實施例(一頂表面光接收類型固態成像器件之基本組態)之一主要部分之組態；圖5A顯示根據本發明之一第三具體實施例之一主要部分之組態，而且圖5B顯示沿著圖5A中之直線VB-VB所取得的一斷面；圖6A顯示根據本發明之一第四具體實施例之一主要部分之組態，而且圖6B顯示沿著圖6A中之直線VIB-VIB所取得的一斷面；圖7A顯示根據本發明之一第五具體實施例之一主要部分之組態，而且圖7B顯示沿著圖7A中之直線VIIB-VIIB所取得的一斷面；圖8顯示根據本發明之一第六具體實施例之一主要部分 之組態(對應於沿著圖9中之直線VIII-VIII所取得的一斷面)；圖9顯示沿著圖8中之直線IX-IX所取得的一斷面；圖10A顯示根據本發明之一第七具體實施例之一主要部分之組態，而且圖10B顯示沿著圖10A中之直線XB-XB所取得的一斷面；圖11A顯示根據本發明之一第八具體實施例之一主要部分之組態，而且圖11B顯示沿著圖11A中之直線XIB-XIB所取得的一斷面；圖12顯示根據依照本發明之一第九具體實施例之一主要部分之組態；圖13A及13B顯示一種用於製造根據本發明之一第一具體實施例之一固態成像器件之方法之製造步驟(第1部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖14C及14D顯示一種用於製造根據本發明之第一具體實施例之一固態成像器件之方法之製造步驟(第2部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖15E及15F顯示一種用於製造根據本發明之第一具體實施例之一固態成像器件之方法之製造步驟(第3部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖16A及16B顯示一種用於製造根據本發明之第一具體 實施例之一固態成像器件之方法之製造步驟(第4部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖17A及17B顯示一種用於製造根據本發明之一第二具體實施例之一固態成像器件之方法之製造步驟(第1部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖18C及18D顯示一種用於製造根據本發明之第二具體實施例之一固態成像器件之方法之製造步驟(第2部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖19A及19B顯示一種用於製造根據本發明之一第三具體實施例之一固態成像器件之方法之製造步驟(第1部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖20C及20D顯示一種用於製造根據本發明之第三具體實施例之一固態成像器件之方法之製造步驟(第2部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖21E及21F顯示一種用於製造根據本發明之第三具體實施例之一固態成像器件之方法之製造步驟(第3部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖22A及22B顯示一種用於製造根據本發明之一第四具 體實施例之一固態成像器件之方法之製造步驟(第1部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖23C及23D顯示一種用於製造根據本發明之第四具體實施例之一固態成像器件之方法之製造步驟(第2部分)，尤其，一種用於製造該固態成像器件之一光電轉換部分之方法；圖24顯示一種根據本發明之一具體實施例之電子裝置之示意組態；以及圖25A及25B分別顯示一現存固態成像器件之一光電轉換部分之一主要部分及電位分布之示意組態。
22‧‧‧傳送電晶體
31‧‧‧固態成像器件
32‧‧‧半導體基板
33‧‧‧p型半導體井區
34‧‧‧n型半導體區
35‧‧‧p型半導體區
36‧‧‧p型半導體區
38‧‧‧浮動擴散部分
39‧‧‧閘極絕緣薄膜
41‧‧‧傳送閘極電極
42‧‧‧p型半導體區
211‧‧‧光二極體
j1‧‧‧pn接面
j2‧‧‧pn接面
L‧‧‧光

Claims (19)

  1. 一種固態成像器件，其包括：一絕緣膜，其與一第一導電型之第一垂直伸長區域、該第一導電型之一半導體區域及該第一導電型之一井區之每一者實體接觸；該第一導電型之一底表面區域，其與該第一垂直伸長區域、一第二導電型之一第二垂直伸長區域及該井區域實體接觸，其中在該底表面區域中之該第一導電型之一雜質濃度及在該第一垂直伸長區域中之該第一導電型之一雜質濃度之每一者高於在該井區域中之第一導電型之一雜質濃度。
  2. 如請求項1之固態成像器件，其中該絕緣膜及該底表面區域係在一半導體基板之對面的表面。
  3. 如請求項1之固態成像器件，其中該第二垂直伸長區域與該半導體區域係實體接觸。
  4. 如請求項1之固態成像器件，其中該第二垂直伸長區域係在該第一垂直伸長區域與該井區域之間。
  5. 如請求項1之固態成像器件，其中該第二垂直伸長區域與該第一垂直伸長區域及該井區域係實體接觸。
  6. 如請求項1之固態成像器件，其中在該第一垂直伸長區域中之該第一導電型之該雜質濃度係與遍及全體該第一垂直伸長區域實質上相同。
  7. 如請求項1之固態成像器件，其中在該半導體區域中之 該第一導電型之一雜質濃度係高於在該井區域中之該第一導電型之該雜質濃度。
  8. 如請求項1之固態成像器件，其中該第一垂直伸長區域係在該底表面區域與該絕緣膜之間。
  9. 如請求項1之固態成像器件，其中該井區域係在該底表面區域與跟該絕緣膜之間。
  10. 如請求項1之固態成像器件，其中該第二垂直伸長區域係在該底表面區域與該半導體區域之間。
  11. 如請求項1之固態成像器件，其中該半導體區域係在該第二垂直伸長區域與該絕緣膜之間。
  12. 如請求項1之固態成像器件，其中該半導體區域係一p+ 型區域。
  13. 如請求項1之固態成像器件，進一步包含：該第二導電型之一浮動擴散部分，其與該絕緣膜、在該半導體區域之間的該井區域及該浮動擴散部分之每一者實體接觸。
  14. 如請求項1之固態成像器件，其中該底表面區域被配置以傳送入射光至該第二垂直伸長區域，該第二垂直伸長區域被配置以將該入射光轉換成一信號電荷。
  15. 如請求項1之固態成像器件，其中在該第二垂直伸長區域中之一第二導電型之一雜質濃度係與遍及全體該第二垂直伸長區域實質上相同。
  16. 如請求項1之固態成像器件，其中該第一導電型係與該第二導電型相反。
  17. 如請求項1之固態成像器件，其中該第一導電型係p型。
  18. 如請求項1之固態成像器件，其中該底表面區及該第一垂直伸長區域係p+ 型區域，該井區域係一p型區域。
  19. 如請求項1之固態成像器件，其中該第二導電型係n型。
TW098118243A 2008-07-02 2009-06-02 固態成像器件，其製造方法，和電子裝置 TWI419312B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008173626A JP5374941B2 (ja) 2008-07-02 2008-07-02 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
TW201003906A TW201003906A (en) 2010-01-16
TWI419312B true TWI419312B (zh) 2013-12-11

Family

ID=41464054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118243A TWI419312B (zh) 2008-07-02 2009-06-02 固態成像器件，其製造方法，和電子裝置

Country Status (5)

Country Link
US (1) US8785991B2 (zh)
JP (1) JP5374941B2 (zh)
KR (1) KR20100004064A (zh)
CN (1) CN101621067B (zh)
TW (1) TWI419312B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP5663925B2 (ja) 2010-03-31 2015-02-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2011253963A (ja) * 2010-06-02 2011-12-15 Sony Corp 固体撮像素子の製造方法、固体撮像素子、撮像装置
KR101083638B1 (ko) 2010-07-05 2011-11-17 주식회사 하이닉스반도체 이미지센서 및 그 제조방법
FR2963187A1 (fr) 2010-07-21 2012-01-27 St Microelectronics Crolles 2 Dispositif d'imagerie a performances ameliorees et procede de commande.
US8507962B2 (en) 2010-10-04 2013-08-13 International Business Machines Corporation Isolation structures for global shutter imager pixel, methods of manufacture and design structures
JP5767465B2 (ja) * 2010-12-15 2015-08-19 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP2012164768A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 固体撮像装置
FR2971887B1 (fr) * 2011-02-17 2013-02-22 St Microelectronics Sa Photosite a transfert de charges amélioré
JP5999402B2 (ja) 2011-08-12 2016-09-28 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP5556851B2 (ja) 2011-12-26 2014-07-23 株式会社デンソー 半導体装置の製造方法
JP5856868B2 (ja) * 2012-02-17 2016-02-10 国立大学法人九州工業大学 同一基板へのｃｍｏｓ及びトレンチダイオードの作製方法
US8581307B1 (en) * 2012-07-06 2013-11-12 Omnivision Technologies, Inc. Large CMOS image sensor pixel with improved performance
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
KR102189366B1 (ko) * 2013-01-16 2020-12-09 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP5932720B2 (ja) * 2013-06-13 2016-06-08 キヤノン株式会社 光電変換装置、および、光電変換装置の製造方法。
CN105518875B (zh) * 2013-08-23 2017-06-13 夏普株式会社 光电转换装置及其制造方法
JP6138661B2 (ja) 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2015160980A1 (en) 2014-04-15 2015-10-22 Thoratec Corporation Heart pump providing adjustable out flow
TWI524878B (zh) * 2014-09-16 2016-03-11 國立臺灣大學 疾病檢測方法及穿戴式裝置
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP6176313B2 (ja) * 2015-12-02 2017-08-09 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
CN106981495B (zh) * 2016-01-15 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法
JP2017183636A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器
JP7121468B2 (ja) * 2017-02-24 2022-08-18 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP6663887B2 (ja) * 2017-07-11 2020-03-13 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2019165136A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2020013817A (ja) 2018-07-13 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP7362198B2 (ja) 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
WO2024141103A1 (zh) * 2022-12-30 2024-07-04 上海联影微电子科技有限公司 光电二极管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633526A (en) * 1992-11-01 1997-05-27 Rohm Co., Ltd. Photodiode array and method for manufacturing the same
TW200633199A (en) * 2004-10-20 2006-09-16 Sony Corp Solid-state imaging device
TW200633200A (en) * 2005-02-01 2006-09-16 Sony Corp Solid-state image pickup device and method for producing the same
US20070131991A1 (en) * 2004-02-27 2007-06-14 Shigetoshi Sugawa Solid-state imaging device, line sensor and optical sensor and method of operating solid-state imaging device
TW200820761A (en) * 2006-10-05 2008-05-01 Sony Corp Solid-state imaging device and electronic device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234172A (ja) * 1990-12-28 1992-08-21 Sony Corp Ｘ線用固体撮像素子
US6204087B1 (en) * 1997-02-07 2001-03-20 University Of Hawai'i Fabrication of three-dimensional architecture for solid state radiation detectors
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP2003318383A (ja) 2002-04-19 2003-11-07 Sony Corp 固体撮像素子およびその製造方法
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
KR100477790B1 (ko) * 2003-03-13 2005-03-22 매그나칩 반도체 유한회사 씨모스 이미지센서의 제조방법
US6921934B2 (en) * 2003-03-28 2005-07-26 Micron Technology, Inc. Double pinned photodiode for CMOS APS and method of formation
US7199411B2 (en) * 2003-09-03 2007-04-03 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and camera
JP4075797B2 (ja) 2003-12-25 2008-04-16 ソニー株式会社 固体撮像素子
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
US7541627B2 (en) * 2004-03-08 2009-06-02 Foveon, Inc. Method and apparatus for improving sensitivity in vertical color CMOS image sensors
JP4496866B2 (ja) * 2004-07-08 2010-07-07 ソニー株式会社 固体撮像素子及びその製造方法
JP4507769B2 (ja) * 2004-08-31 2010-07-21 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP4595464B2 (ja) * 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
US7432121B2 (en) * 2005-05-24 2008-10-07 Micron Technology, Inc. Isolation process and structure for CMOS imagers
JP2008021875A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 固体撮像装置
KR101146590B1 (ko) * 2007-05-29 2012-05-16 삼성전자주식회사 다중우물 시모스 이미지센서 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633526A (en) * 1992-11-01 1997-05-27 Rohm Co., Ltd. Photodiode array and method for manufacturing the same
US20070131991A1 (en) * 2004-02-27 2007-06-14 Shigetoshi Sugawa Solid-state imaging device, line sensor and optical sensor and method of operating solid-state imaging device
TW200633199A (en) * 2004-10-20 2006-09-16 Sony Corp Solid-state imaging device
TW200633200A (en) * 2005-02-01 2006-09-16 Sony Corp Solid-state image pickup device and method for producing the same
TW200820761A (en) * 2006-10-05 2008-05-01 Sony Corp Solid-state imaging device and electronic device

Also Published As

Publication number Publication date
US8785991B2 (en) 2014-07-22
CN101621067A (zh) 2010-01-06
US20100002108A1 (en) 2010-01-07
JP2010016114A (ja) 2010-01-21
KR20100004064A (ko) 2010-01-12
TW201003906A (en) 2010-01-16
CN101621067B (zh) 2013-01-09
JP5374941B2 (ja) 2013-12-25

Similar Documents

Publication Publication Date Title
TWI419312B (zh) 固態成像器件，其製造方法，和電子裝置
JP6541080B2 (ja) 固体撮像装置
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
KR100615542B1 (ko) 광전변환장치와 그 제조방법, 및 촬상시스템
US8604408B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
CN105895650B (zh) 固体摄像装置以及电子设备
JP4976273B2 (ja) シーモスイメージセンサ及びその製造方法
US20060081887A1 (en) Solid state image sensor devices having non-planar transistors
WO2014002362A1 (ja) 固体撮像装置及びその製造方法
US8035714B2 (en) Solid-state imaging device, method of manufacturing the same, and camera
JP2006261411A (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP2012129371A (ja) 固体撮像装置およびその製造方法ならびにカメラ
JP2005347759A (ja) 暗電流を減少させるためのイメージセンサー及びその製造方法
JP5407282B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP2007088305A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2016143870A (ja) 固体撮像装置
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
US7459332B2 (en) CMOS image sensor and method for manufacturing the same
JP2008098255A (ja) 固体撮像装置
JP2012204492A (ja) 固体撮像装置
US8823853B2 (en) Solid-state image sensor, method of manufacturing the same and camera
JP2010027750A (ja) 固体撮像装置
JP2013239593A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2005183922A (ja) 固体撮像装置及びその製造方法
JP2010199233A (ja) 撮像素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees