KR101083638B1 - 이미지센서 및 그 제조방법 - Google Patents

이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR101083638B1
KR101083638B1 KR1020100064472A KR20100064472A KR101083638B1 KR 101083638 B1 KR101083638 B1 KR 101083638B1 KR 1020100064472 A KR1020100064472 A KR 1020100064472A KR 20100064472 A KR20100064472 A KR 20100064472A KR 101083638 B1 KR101083638 B1 KR 101083638B1
Authority
KR
South Korea
Prior art keywords
depth
impurity region
type impurity
recess pattern
region
Prior art date
Application number
KR1020100064472A
Other languages
English (en)
Inventor
임성원
김진웅
이효석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100064472A priority Critical patent/KR101083638B1/ko
Priority to US12/917,986 priority patent/US9029973B2/en
Application granted granted Critical
Publication of KR101083638B1 publication Critical patent/KR101083638B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 색분리(Color Seperation) 특성 및 양자효율(Quantum Efficiency) 특성을 동시에 향상시킬 수 있는 이미지센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 제1불순물영역이 형성된 기판; 상기 제1불순물영역에 형성된 리세스패턴; 상기 리세스패턴을 매립하는 트랜스퍼게이트; 및 상기 제1불순물영역에 형성되어 상기 리세스패턴 저면 모서리에 접하는 제2불순물영역을 포함하는 이미지센서를 제공한다.

Description

이미지센서 및 그 제조방법{IMAGE SENSOR AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 이미지센서 및 그 제조방법에 관한 것이다.
이미지센서는 광학영상(optical image)을 전기신호로 변환시키는 반도체 장치로 CMOS 이미지센서(CMOS Image Sensor, CIS)가 많이 사용되고 있다. 이미지센서는 컬러이미지를 획득하기 위해 컬리필터 어레이(CFA : Color Filter Array)를 구비한다. 이때, 컬러필터 어레이는 레드(Red), 그린(Green) 및 블루(Blue) 3가지 컬로 구성된다.
도 1은 종래기술에 따른 이미지센서를 도시한 단면도이다.
도 1을 참조하여 종래기술에 따른 이미지센서를 살펴보면, 기판(11)에 형성된 소자분리막(12)에 의하여 블루픽셀(BLUE), 그린픽셀(GREEN) 및 레드픽셀(RED) 각각의 활성영역(20B, 20G, 20R)이 정의된다. 각각의 활성영역(20B, 20G, 20R)에는 P형 불순물영역(14)과 N형 불순물영역(13)의 접합으로 구성된 광감지부(15)와 트랜스퍼게이트(Transfer Gate, 16)가 형성되어 있다. 트랜스퍼게이트(16)를 포함한 기판(11) 전면에 보호막(17)이 배치되고, 보호막(17) 상에 각 픽셀의 광감지부(15)에 대응하는 레드(R), 그린(G), 블루(B) 3가지 컬러의 컬러필터 어레이(18)가 배치된다. 그리고, 컬러필터 어레이(18) 상에 집광부재(19)가 배치되어 있다.
상술한 바와 같이 컬러필터 어레이(18)를 구비하는 이미지센서는 색분리(Color Seperation)가 우수하다는 장점이 있다. 하지만, 컬러필터 어레이(18)에서 그린(G)의 경우 약 50%, 레드(R) 및 블루(B)의 경우 약 25% 만의 광이 투과되기 때문에 이미지센서의 양자효율(Quantum Efficiency)이 매우 낮다는 문제점이 있다.
이미지센서가 컬러필터 어레이(18)를 구비함에 따른 양자효율 특성의 열화를 방지하기 위해 컬러필터 어레이를 사용하지 않고, 파장에 따른 흡수깊이의 차이를 이용하는 이미지센서가 제안된 바 있다.
도 2는 개선된 종래기술에 따른 이미지센서를 도시한 단면도이다.
도 2를 참조하여 개설된 종래기술에 따른 이미지센서를 살펴보면, P형 불순물영역(14)과 N형 불순물영역(13)이 복수회 교번 배치된 구조로 광감지부(15)가 구성된다. 이때, 광감지부(15)는 N형 불순물영역(13)을 기준으로 깊이가 증가할수록 블루(B), 그린(G), 레드(R)를 검출한다.
상술한 구조를 갖는 개선된 종래기술은 컬러필터 어레이를 사용하지 않기 때문에 양자효율 특성을 향상시킬 수 있다. 하지만, 광감지부(15)가 복잡한 구조를 갖기 때문에 공정난이도가 높고, 제조수율이 저하되는 문제점이 있다. 또한, 개선된 종래기술은 각 픽셀당 3개의 포토다이오드 - P형 불순물영역(14)과 N형 불순물영역(13)의 접합 - 를 적층시켜 색을 분리하기 때문에 광의 흡수깊이가 중첩되어 색분리가 어렵다는 문제점이 있다.
따라서, 색분리 특성 및 양자효율 특성을 동시에 향상시킬 수 있는 이미지센서에 대한 연구가 절실히 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 색분리 특성 및 양자효율 특성을 동시에 향상시킬 수 있는 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 제1불순물영역이 형성된 기판; 상기 제1불순물영역에 형성된 리세스패턴; 상기 리세스패턴을 매립하는 트랜스퍼게이트; 및 상기 제1불순물영역에 형성되어 상기 리세스패턴 저면 모서리에 접하는 제2불순물영역을 포함하는 이미지센서를 제공한다. 이때, 본 발명의 이미지센서는 상기 기판에 형성되어 복수의 단위픽셀영역에 대응하는 복수의 활성영역을 정의하는 소자분리막을 더 포함할 수 있고, 상기 활성영역 내에 상기 제1불순물영역이 배치될 수 있다. 그리고, 상기 제1불순물영역이 깊이는 상기 소자분리막의 깊이보다 작을 수 있다.
상기 리세스패턴의 저면 모서리는 상기 제2불순물영역의 상부면과 저면 사이에 위치할 수 있다. 그리고, 상기 제2불순물영역은 각각 상기 기판이 특정 광을 흡수할 수 있는 최소깊이와 최대깊이 사이에 위치할 수 있다.
상기 트랜스퍼게이트는, 상기 리세스패턴의 표면에 형성된 게이트절연막; 상기 게이트절연막 상에서 일부가 상기 리세스패턴을 매립하고, 나머지는 상기 기판 위로 돌출된 게이트전극; 및 상기 게이트전극 양측벽에 형성된 스페이서를 포함할 수 있다.
상기 제1불순물영역은 P형이고, 상기 제2불순물영역은 N형일 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 실리콘기판; 상기 실리콘기판에 형성된 소자분리막에 의해 정의되어 블루픽셀영역, 그린픽셀영역 및 레드픽셀영역에 대응하는 복수의 활성영역; 각각의 상기 활성영역에 형성된 P형 불순물영역; 각각의 상기 P형 불순물영역에 형성되어 서로 다른 깊이를 갖는 리세스패턴; 각각의 상기 리세스패턴을 매립하는 트랜스퍼게이트; 및 상기 P형 불순물영역에 형성되어 각각의 상기 리세스패턴 저면 모서리에 접하는 N형 불순물영역을 포함하는 이미지센서를 제공한다.
상기 P형 불순물영역의 깊이는 상기 소자분리막의 깊이보다 작을 수 있다.
상기 리세스패턴의 저면 모서리는 상기 N형 불순물영역의 상부면과 저면 사이에 위치할 수 있다. 상기 블루픽셀영역에 형성된 리세스패턴은 0 내지 0.2um 범위의 깊이를 갖고, 상기 그린픽셀영역 형성된 리세스패턴은 0.2um 내지 0.6um 범위의 깊이를 가지며, 상기 레드픽셀영역에 형성된 리세스패턴은 0.6um 내지 1um 범위의 깊이를 가질 수 있다.
상기 N형 불순물영역은 상기 실리콘기판이 특정 광을 흡수할 수 있는 최소깊이와 최대깊이 사이에 위치할 수 있다. 구체적으로, 상기 블루픽셀영역에 형성된 N형 불순물영역의 상부면은 0.01um 내지 0.2um 범위의 깊이에 위치하고, 상기 그린픽셀영역에 형성된 N형 불순물영역의 상부면은 0.2um 내지 0.6um 범위의 깊이에 위치하며, 상기 레드픽셀영역에 형성된 N형 불순물영역의 상부면은 0.6um 내지 1um 범위의 깊이에 위치할 수 있다.
상기 트랜스퍼게이트는, 상기 리세스패턴의 표면에 형성된 게이트절연막; 상기 게이트절연막 상에서 일부가 상기 리세스패턴을 매립하고, 나머지는 상기 실리콘기판 위로 돌출된 게이트전극; 및 상기 게이트전극 양측벽에 형성된 스페이서를 포함할 수 있다.
상기 목적을 달성하기 위한 또 다른 일 측면에 따른 본 발명은 실리콘기판에 소자분리막을 형성하여 블루픽셀영역, 그린픽셀영역 및 레드픽셀영역에 대응하는 복수의 활성영역을 정의하는 단계; 각각의 활성영역에 서로 다른 깊이를 갖는 리세스패턴을 형성하는 단계; 이온주입공정을 통해 상기 활성영역에 P형 불순물영역을 형성하는 단계; 상기 리세스패턴을 매립하는 트랜스퍼게이트를 형성하는 단계; 및 이온주입공정을 통해 상기 P형 불순물영역에 각각의 상기 리세스패턴 저면 모서리와 접하는 N형 불순물영역을 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다. 이때, 본 발명의 이미지센서 제조방법은 상기 리세스패턴을 형성한 이후에, 어닐공정을 실시하는 단계를 더 포함할 있다. 상기 어닐공정은 수소가스(H2)와 질소가스(N2)가 혼합된 혼합가스(H2/N2) 분위기에서 실시할 수 있다.
상기 P형 불순물영역을 형성하는 단계에서, 상기 P형 불순물영역의 깊이는 상기 소자분리막의 깊이보다 작게 형성할 수 있다.
상기 N형 불순물영역을 형성하는 단계에서, 상기 리세스패턴의 저면 모서리는 상기 N형 불순물영역의 상부면과 저면 사이에 위치하도록 형성할 수 있다. 상기 블루픽셀영역에 형성되는 리세스패턴은 0 내지 0.2um 범위의 깊이를 갖고, 상기 그린픽셀영역 형성되는 리세스패턴은 0.2um 내지 0.6um 범위의 깊이를 가지며, 상기 레드픽셀영역에 형성되는 리세스패턴은 0.6um 내지 1um 범위의 깊이를 갖도록 형성할 수 있다.
상기 N형 불순물영역을 형성하는 단계에서, 상기 N형 불순물영역은 상기 실리콘기판이 특정 광을 흡수할 수 있는 최소깊이와 최대깊이 사이에 위치하도록 형성할 수 있다. 구체적으로, 상기 블루픽셀영역에 형성되는 N형 불순물영역의 상부면은 0.01um 내지 0.2um 범위의 깊이에 위치하고, 상기 그린픽셀영역에 형성되는 N형 불순물영역의 상부면은 0.2um 내지 0.6um 깊이에 위치하며, 상기 레드픽셀영역에 형성되는 N형 불순물영역의 상부면은 0.6um 내지 1um 깊이에 위치하도록 형성할 수 있다.
상기 트랜스퍼게이트를 형성하는 단계는, 상기 리세스패턴 표면에 게이트절연막을 형성하는 단계; 상기 리세스패턴을 매립하도록 상기 기판 전면에 게이트도전막을 형성하는 단계; 상기 게이트도전막을 선택적으로 식각하여 일부가 상기 리세스패턴을 매립하고, 나머지는 상기 실리콘기판 위로 도출된 게이트전극을 형성하는 단계; 및 상기 게이트전극 양측벽에 스페이서를 형성하는 단계를 포함할 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 컬러필터 어레이를 사용하지 않기 때문에 양자효율 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 각 단위픽셀영역에 대응하도록 감광지부를 배치하고, 각각의 광감지부는 광이 기판에 흡수되는 깊이에 따라 N형 불순물영역의 위치(또는 깊이)를 조절함으로써, 색분리 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 트랜스퍼게이트가 광이 기판에 흡수되는 깊이를 고려하여 형성된 리세스패턴을 매립하는 구조를 가짐으로써, 색분리 특성을 더욱더 향상시킬 수 있다.
결과적으로, 본 발명은 양자효율 특성 및 색분리 특성을 동시에 향상된 이미지센서를 제공할 수 있다.
도 1은 종래기술에 따른 이미지센서를 도시한 단면도.
도 2는 개선된 종래기술에 따른 이미지센서를 도시한 단면도.
도 3은 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도.
도 4a 내지 도 4h는 본 발명의 일실시예에 따른 이미지센서의 제조방법을 도시한 공정단면도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술할 본 발명은 색분리(Color Seperation) 특성 및 양자효율(Quantum Efficiency) 특성을 동시에 향상시킬 수 있는 이미지센서 및 그 제조방법을 제공한다. 이를 위해, 본 발명은 컬러필터 어레이(CFA : Color Filter Array)를 사용하지 않고도, 효과적으로 색분리가 가능한 이미지센서 및 그 제조방법을 제공한다.
이하, 본 발명의 일실시예에서는 블루, 그린 및 레드(즉, RGB)를 이용하여 이미지센서에서 컬러이미지를 구현하는 경우를 예시하여 설명한다.
도 3은 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 이미지센서는 실리콘기판(21)에 형성된 소자분리막(22)에 의하여 복수의 단위픽셀영역(unit pixel)에 대응하는 복수의 활성영역(23B, 23G, 23R)이 정의된다. 여기서, 단위픽셀영역은 블루픽셀영역(BLUE), 그린픽셀영역(GREEN) 및 레드픽셀영역(RED)으로 구성된다.
복수의 단위픽셀영역에 대응하는 복수의 활성영역(23B, 23G, 23R) 내에는 P형 불순물영역(33)이 형성된다. P형 불순물영역(33)은 이온주입을 통해 형성된 것으로, 광감지부(36)로 작용한다. 따라서, 인접한 단위픽셀영역과의 간섭을 방지하기 위해 P형 불순물영역(33)의 깊이는 실리콘기판(21) 상부면을 기준으로 소자분리막(22)의 깊이보다 작은 것이 바람직하다.
각 단위픽셀영역의 P형 불순물영역(33) 내에는 서로 다른 깊이를 갖는 복수의 리세스패턴(26, 29, 32)이 형성되어 있다. 리세스패턴(26, 29, 32)의 깊이(D1, D2, D3)는 특정 광(즉, 블루광, 그린광, 레드광)이 실리콘기판(21)에 흡수되는 깊이를 고려하여 조절할 수 있다. 구체적으로, 블루픽셀영역(BLUE)에 형성된 리세스패턴(26) 0 내지 0.2um 범위의 깊이(D1)를 가질 수 있다. 여기서, 블루픽셀영역에 형성된 리세스패턴(26)의 깊이(D1)가 '0'인 것은 리세스패턴(26)이 형성되지 않은 것을 의미한다. 이는, 블루광이 실리콘기판(21)에 흡수되는 깊이가 0 내지 0.2um 범위를 갖기 때문이다. 그린픽셀영역(GREEN)에 형성된 리세스패턴(29)은 0.2um 내지 0.6um 범위의 깊이(D2)를 가질 수 있다. 그리고, 레드픽셀영역(RED)에 형성된 리세스패턴(32)은 0.6um 내지 1um 범위의 깊이(D3)를 가질 수 있다. 상기에서 리세스패턴(26, 29, 32)의 깊이는 실리콘기판(21) 상부면을 기준으로 한 것이다.
각 단위픽셀영역의 활성영역(23B, 23G, 23R) 상에는 리세스패턴(26, 29, 32)을 매립하는 트랜스퍼게이트(34B, 34G, 34R)가 형성되어 있다. 트랜스퍼게이트(34B, 34G, 34R)는 리세스패턴(26, 29, 32)을 매립하는 게이트절연막, 게이트절연막 상에서 일부가 리세스패턴(26, 29, 32)을 매립하고 나머지는 실리콘기판(21) 위로 돌출된 게이트전극 및 실리콘기판(21) 위로 돌출된 게이트전극 양측벽에 형성된 스페이서를 포함할 수 있다.
각 단위픽셀영역의 P형 불순물영역(33) 내에는 리세스패턴(26, 29, 32)의 저면 모서리와 접하는 N형 불순물영역(35B, 35G, 35R)이 형성되어 있다. 각 단위픽셀영역에 형성된 P형 불순물영역(33)과 N형 불순물영역(35B, 35G, 35R)의 접합으로 광감지부(36)가 형성된다. 여기서, 광감지부(36)에서 생성된 광전자의 전달효율을 고려하여 N형 불순물영역의 상부면과 저면 사이에 리세스패턴(26, 29, 32)의 저면이(또는 저면 모서리가) 위치하는 것이 바람직하다. 본 발명의 일실시예에서는 N형 불순물영역(35B, 35G, 35R)의 상부면과 리세스패턴(26, 29, 32)의 저면은 동일 평면상에 위치하는 것으로 한다.
각 단위픽셀영역에 형성된 N형 불순물영역(35B, 35G, 35R)은 특정 광(즉, 블루광, 그린광, 레드광)이 실리콘기판(21)에 흡수되는 깊이를 고려하여 조절할 수 있다. 즉, N형 불순물영역(35B, 35G, 35R)은 실리콘기판(21)이 특정 광을 흡수할 수 있는 최소깊이와 최대깊이 사이에 위치할 수 있다. 구체적으로, 블루픽셀영역(BLUE)에 형성된 N형 불순물영역(35B)의 상부면은 0.01um 내지 0.2um 범위의 깊이에 위치할 수 있다. 여기서, 블루광은 실리콘기판(21)의 0(또는 표면)부터 0.2um 사이의 깊이에서 흡수되나, PN접합 구조의 감광지부(36)을 형성하기 위해 블루픽셀영역(BLUE)에 형성된 N형 불순물영역(35B)은 실리콘기판(21) 표면으로부터 소정 간격(예컨대, 0.01um) 이격시켜 배치하는 것이 바람직하다. 그린픽셀영역(GREEN)에 형성된 N형 불순물영역(35G)의 상부면은 0.2um 내지 0.6um 범위의 깊이에 위치할 수 있다. 그리고, 레드픽셀영역(RED)에 형성된 N형 불순물영역(35R)의 상부면은 0.6um 내지 1um 범위의 깊이에 위치할 수 있다. 이때, N형 불순물영역(35B, 35G, 35R)의 상부면 깊이는 각각 실리콘기판(21)의 표면을 기준으로 한 것이다.
실리콘기판(21) 전면에서는 보호막(37)이 형성되어 있으며, 보호막(37) 상에는 각각의 단위픽셀영역에 대응하여 집광부재(38)가 형성되어 있다.
상술한 구조를 갖는 본 발명의 일실시예에 따른 이미지센서는 컬러필터 어레이를 사용하지 않기 때문에 양자효율 특성을 향상시킬 수 있다.
또한, 블루픽셀영역, 그린픽셀영역 및 레드픽셀영역에 각각 대응하도록 감광지부(36)를 배치하고, 각각의 광감지부(36)는 광이 실리콘기판(21)에 흡수되는 깊이에 따라 N형 불순물영역(35B, 35G, 35R)의 위치(또는 깊이)를 조절함으로써, 색분리 특성을 향상시킬 수 있다.
또한, 트랜스퍼게이트(34B, 34G, 34R)가 광이 실리콘기판(21)에 흡수되는 깊이를 고려하여 형성된 리세스패턴(26, 29, 23)을 매립하는 구조를 가짐으로써, 색분리 특성을 더욱더 향상시킬 수 있다. 구체적으로, 이미지센서는 광감지부(36)에서 발생된 광전자를 회로부로 전달시 최초 트랜스퍼게이트(34B, 34G, 34R)를 통해 FD(Floating Diffusion)로 전달시킨다, 이때, 리세스패턴(26, 29, 32)을 매립하는 구조를 갖는 트랜스퍼게이트(34B, 34G, 34R)는 광감지부(36)에서 생성된 광전자의 전달 효율을 증가시킬 수 있기 때문에 이미지센서의 색분리 특성을 향상시킬 수 있다.
결과적으로, 본 발명의 일실시예에 따른 이미지센서는 양자효율 특성 및 색분리 특성을 동시에 향상시킬 수 있다.
도 4a 내지 도 4h는 본 발명의 일실시예에 따른 이미지센서의 제조방법을 도시한 공정단면도이다.
도 4a에 도시된 바와 같이, 복수의 단위픽셀영역 예컨대, 블루픽셀영역(BLUE), 그린픽셀영역(GREEN) 및 레드픽셀영역(RED)을 갖는 실리콘기판(21)에 소자분리막(22)을 형성하여 각각의 단위픽셀영역에 대응하는 활성영역(23B, 23G, 23R)을 정의한다. 이때, 소자분리막(22)은 STI(Shallow Trench Isolation) 공정으로 형성한다. 이하, 설명의 편의를 위하여 블루픽셀영역(BLUE), 그린픽셀영역(GREEN) 및 레드픽셀영역(RED)에 각각 형성된 활성영역(23B, 23G, 23R)을 '제1활성영역(23B)', '제2활성영역(23G)', '제3활성영역(23R)'으로 표기한다.
다음으로, 실리콘기판(21) 전면에 하드마스크막(24)을 형성한다. 하드마스크막(24)은 각 단위픽셀영역에 리세스패턴을 형성하기 위한 식각공정시 식각장벽(etch barrier)으로 작용한다. 하드마스크막(24)은 산화막, 질화막, 산화질화막 및 비정질탄소막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상이 적층된 적층막으로 형성할 수 있다.
도 4b에 도시된 바와 같이, 하드마스크막(24) 상에 제1활성영역(23B)의 상부를 일부 노출시키는 개구부를 갖는 감광막패턴(25)을 형성한다. 이어서, 감광막패턴(25)을 식각장벽으로 하드마스크막(24)을 식각한다. 이하, 식각된 하드마스크막(24)의 도면부호를 '24A'로 변경하여 표기한다.
다음으로, 감광막패턴(25)을 제거한 후에 하드마스크막(24A)을 식각장벽으로 제1활성영역(23B)의 실리콘기판(21)을 식각하여 리세스패턴(26)를 형성한다. 이하, 설명의 편의를 위해 블루픽셀영역(BLUE)에 형성된 리세스패턴(26)을 '제1리세스패턴(26)'으로 표기한다.
실리콘기판(21) 상부면을 기준으로 제1리세스패턴(26)의 깊이(D1)는 블루광의 파장에 따른 실리콘기판(21)의 흡수깊이를 고려하여 조절할 수 있다. 구체적으로, 블루광은 실리콘기판(21) 상부면을 기준으로 실리콘기판(21)에 0 내지 0.2um 범위의 깊이에서 흡수된다. 즉, 블루광은 실리콘기판(21)의 표면에서 깊이 방향으로 0.2um 까지 침투할 수 있다. 따라서, 제1리세스패턴(26)은 실리콘기판(21) 상부면을 기준으로 0 내지 0.2um 범위의 깊이(D1)를 갖도록 형성할 수 있다.
여기서, 제1리세스패턴(26)의 깊이(D1)가 '0'인 것은 리세스패턴이 형성되지 않은 것을 의미한다. 즉, 블루광은 실리콘기판(21)의 표면에서부터 흡수되기 때문에 경우에 따라서 제1리세스패턴(26)을 형성하지 않을 수도 있다.
도 4c에 도시된 바와 같이, 제1리세스패턴(26) 및 제1리세스패턴(26) 상부의 하드마스크막(24A) 사이를 희생막(27)으로 매립한다.
다음으로, 하드마스크막(24A) 상에 제2활성영역(23G)의 상부를 일부 노출시키는 개구부를 갖는 감광막패턴(28)을 형성한다. 이어서, 감광막패턴(28)을 식각장벽으로 하드마스크막(24A)을 식각한다. 이하, 식각된 하드마스크막(24A)의 도면부호를 '24B'로 변경하여 표기한다.
다음으로, 감광막패턴(28)을 제거한 후에 하드마스크막(24B)을 식각장벽으로 제2활성영역(23G)의 실리콘기판(21)을 일부 식각하여 리세스패턴(29)을 형성한다. 이하, 제2활성영역(23G)에 형성된 리세스패턴(29)을 '제2리세스패턴(29)'으로 표기한다.
실리콘기판(21) 상부면을 기준으로 제2리세스패턴(29)의 깊이(D2)는 그린광의 파장에 따른 실리콘기판(21)의 흡수깊이를 고려하여 조절할 수 있다. 구체적으로, 그린광은 실리콘기판(21) 상부면을 기준으로 실리콘기판(21)에 0.2um 내지 0.6um 범위의 깊이에서 흡수된다. 즉, 그린광은 실리콘기판(21)의 0.2um 내지 0.6um 범위의 깊이까지 침투할 수 있다. 따라서, 제2리세스패턴(29)은 0.2um 내지 0.6um 범위의 깊이(D2)을 갖도록 형성할 수 있다.
도 4d에 도시된 바와 같이, 제2리세스패턴(29) 및 제2리세스패턴(29) 상부의 하드마스크막(24B) 사이를 희생막(30)으로 매립한다.
다음으로, 하드마스크막(24B) 상에 제3활성영역(23R)의 상부를 일부 노출시키는 개구부를 갖는 감광막패턴(31)을 형성한다. 이어서, 감광막패턴(31)을 식각장벽으로 하드마스크막(24B)을 식각한다. 이하, 식각된 하드마스크막(24B)의 도면부호를 '24C'로 변경하여 표기한다.
다음으로, 감광막패턴(31)을 제거한 후에 하드마스크막(24C)을 식각장벽으로 제3활성영역(23R)의 실리콘기판(21)을 일부 식각하여 리세스패턴(32)을 형성한다. 이하, 제3활성영역(23R)에 형성된 리세스패턴(32)을 '제3리세스패턴(32)'으로 표기한다.
실리콘기판(21) 상부면을 기준으로 제3리세스패턴(31)의 깊이(D3)는 레드광의 파장에 따른 실리콘기판(21)의 흡수깊이를 고려하여 조절할 수 있다. 구체적으로, 레드광은 실리콘기판(21) 상부면을 기준으로 실리콘기판(21)에 0.6um 내지 1um 범위의 깊이에서 흡수된다. 따라서, 제3리세스패턴(32)은 0.6um 내지 1um 범위의 깊이(D3)을 갖도록 형성할 수 있다.
도 4e에 도시된 바와 같이, 희생막(27, 30) 및 하드마스크막(24C)를 제거한 후에 제1 내지 제3리세스패턴(26, 29, 32)을 형성하는 과정에서 발생된 식각데미지(Etch Damage)를 최소화시키기 위한 어닐공정을 실시한다. 이때, 어닐공정은 수소가스(H2)와 질소가스(N2)가 혼합된 혼합가스(H2/N2) 분위기에서 실시할 수 있다. 이처럼, 어닐공정을 통해 식각데미지를 최소화시킴에 따라 이미지센서의 암결함(Dark Defect) 발생을 억제할 수 있다.
다음으로, 실리콘기판(21) 전면에 P형 불순물을 이온주입하여 제1 내지 제3활성영역(23B, 23G, 23R) 내에 P형 불순물영역(33)을 형성한다. P형 불순물영역(33)은 이미지센서의 광감지부로 작용한다. 이때, 인접한 단위픽셀영역간 간섭현상을 감소시키기 위해 제1 내지 제3활성영역(23B, 23G, 23R) 내에 형성된 P형 불순물영역(33)은 소자분리막(22)에 의해 서로 분리되는 것이 바람직하다. 즉, 실리콘기판(21) 상부면을 기준으로 P형 불순물영역(33)의 깊이는 소자분리막(22)의 깊이보다 작은 것이 바람직하다.
도 4f에 도시된 바와 같이, 제1 내지 제3활성영역(23B, 23G, 23R)에 각각 제1 내지 제3리세스패턴(26, 29, 32)을 매립하는 트랜스퍼게이트(34B, 34G, 34R)를 형성한다.
트랜스퍼게이트(34B, 34G, 34R)는 일부가 각각의 제1 내지 제3리세스패턴(26, 29, 32)를 매립하고, 나머지는 실리콘기판(21) 위로 돌출된 구조를 갖는다. 제1 내지 제3트랜스퍼게이트(34B, 34G, 34R)는 제1 내지 제3리세스패턴(26, 29, 32) 표면에 형성된 게이트절연막, 게이트절연막 상의 게이트전극 및 게이트전극 양측벽에 형성된 스페이서를 포함한다.
구체적으로, 트랜스퍼게이트(34B, 34G, 34R)는 제1 내지 제3리세스패턴(26, 29, 32) 표면에 게이트절연막을 형성하고, 게이트절연막을 포함한 실리콘기판(21) 전면에 게이트도전막을 형성한 후에 게이트도전막을 선택적으로 식각하여 일부가 제1 내지 제3리세스패턴(26, 29, 32)을 매립하고 나머지는 실리콘기판(21) 위로 돌출된 게이트전극을 형성한 다음, 게이트전극 양측벽에 스페이서를 형성하는 일련의 공정과정을 통해 형성할 수 있다.
한편, 블루픽셀(BLUE)에는 경우에 따라 제1리세스패턴(26)을 형성하지 않을수도 있으며, 제1리세스패턴(26)을 형성하지 않는 경우에 제1트랜스퍼게이트(34B)는 플레너타입일 수 있다.
도 4g에 도시된 바와 같이, 각 단위픽셀영역의 P형 불순물영역(33) 내에 제1 내지 제3리세스패턴(26, 29, 32)의 저면 모서리에 접하도록 N형 불순물영역(35B, 35G, 35R)을 형성한다. 이때, N형 불순물영역(35B, 35G, 35R)은 이온주입공정을 통해 형성할 수 있으며, 이온주입에너지를 조절하여 각각의 단위픽셀별로 주입깊이를 조절할 수 있다. 이로써, P형 불순물영역(33)과 N형 불순물영역(35B, 35G, 35R)의 접합으로 이루어진 광감지부(36)를 각각의 단위픽셀영역에 형성할 수 있다.
블루픽셀영역(BLUE)에 형성되는 N형 불순물영역(35B)은 블루광이 실리콘기판(21)에 흡수되는 깊이를 고려하여 상부면이 0.01um 내지 0.2um 범위의 깊이에 위치하도록 형성한다. 그린픽셀영역(GREEN)에 형성되는 N형 불순물영역(35G)은 그린광이 실리콘기판(21)에 흡수되는 깊이를 고려하여 상부면이 0.2um 내지 0.6um 범위의 깊이에 위치하도록 형성한다. 그리고, 레드픽셀영역(RED)에 형성되는 N형 불순물영역(35R)은 레드광이 실리콘기판(21)에 흡수되는 깊이를 고려하여 상부면이 0.6um 내지 1um 범위의 깊이에 위치하도록 형성한다. 이때, N형 불순물영역(35B, 35G, 35R)의 상부면 및 저면의 깊이는 실리콘기판(21)의 표면을 기준으로 한 것이다.
도 4h에 도시된 바와 같이, 실리콘기판(21) 전면에 보호막(37)을 형성하고, 보호막(37) 상에 각각의 단위픽셀영역에 대응하도록 집광부재(38)를 형성한다.
상술한 공정과정을 통해 색분리 특성 및 양자효율 특성을 동시에 향상시킬 수 있는 이미지센서를 제공할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
21 : 실리콘기판 22 : 소자분리막
23B, 23G, 23R : 활성영역 26, 29, 32 : 리세스패턴
34B, 34G, 34R : 트랜스퍼게이트 33 : P형 불순물영역
35B, 35G, 35R : N형 불순물영역 36 : 광감지부
37 : 보호막 38 : 집광부재

Claims (23)

  1. 기판에 형성되어 복수의 단위픽셀영역에 대응하는 복수의 활성영역을 정의하는 소자분리막;
    상기 활성영역에 형성된 제1불순물영역;
    상기 제1불순물영역에 형성된 리세스패턴;
    상기 리세스패턴을 매립하는 트랜스퍼게이트; 및
    상기 제1불순물영역에 형성되어 상기 리세스패턴 저면 모서리에 접하는 제2불순물영역
    을 포함하는 이미지센서.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1불순물영역이 깊이는 상기 소자분리막의 깊이보다 작은 이미지센서.
  4. 제1항에 있어서,
    상기 리세스패턴의 저면 모서리는 상기 제2불순물영역의 상부면과 저면 사이에 위치하는 이미지센서.
  5. 제1항에 있어서,
    상기 제2불순물영역은 상기 기판이 특정 광을 흡수할 수 있는 최소깊이와 최대깊이 사이에 위치하는 이미지센서.
  6. 제1항에 있어서,
    상기 트랜스퍼게이트는,
    상기 리세스패턴의 표면에 형성된 게이트절연막;
    상기 게이트절연막 상에서 일부가 상기 리세스패턴을 매립하고, 나머지는 상기 기판 위로 돌출된 게이트전극; 및
    상기 게이트전극 양측벽에 형성된 스페이서
    를 포함하는 이미지센서.

  7. 제1항에 있어서,
    상기 제1불순물영역은 P형이고, 상기 제2불순물영역은 N형인 이미지센서.
  8. 실리콘기판;
    상기 실리콘기판에 형성된 소자분리막에 의해 정의되어 블루픽셀영역, 그린픽셀영역 및 레드픽셀영역에 대응하는 복수의 활성영역;
    각각의 상기 활성영역에 형성된 P형 불순물영역;
    각각의 상기 P형 불순물영역에 형성되어 서로 다른 깊이를 갖는 리세스패턴;
    각각의 상기 리세스패턴을 매립하는 트랜스퍼게이트; 및
    상기 P형 불순물영역에 형성되어 각각의 상기 리세스패턴 저면 모서리에 접하는 N형 불순물영역
    을 포함하는 이미지센서.
  9. 제8항에 있어서,
    상기 P형 불순물영역의 깊이는 상기 소자분리막의 깊이보다 작은 이미지센서.
  10. 제8항에 있어서,
    상기 리세스패턴의 저면 모서리는 상기 N형 불순물영역의 상부면과 저면 사이에 위치하는 이미지센서.
  11. 제8항에 있어서,
    상기 블루픽셀영역에 형성된 리세스패턴은 0 내지 0.2um 범위의 깊이를 갖고, 상기 그린픽셀영역에 형성된 리세스패턴은 0.2um 내지 0.6um 범위의 깊이를 가지며, 상기 레드픽셀영역에 형성된 리세스패턴은 0.6um 내지 1um 범위의 깊이를 갖는 이미지센서.
  12. 제8항에 있어서,
    상기 N형 불순물영역은 상기 실리콘기판이 특정 광을 흡수할 수 있는 최소깊이와 최대깊이 사이에 위치하는 이미지센서.
  13. 제8항에 있어서,
    상기 블루픽셀영역에 형성된 N형 불순물영역의 상부면은 0.01um 내지 0.2um 범위의 깊이에 위치하고, 상기 그린픽셀영역에 형성된 N형 불순물영역의 상부면은 0.2um 내지 0.6um 범위의 깊이에 위치하며, 상기 레드픽셀영역에 형성된 N형 불순물영역의 상부면은 0.6um 내지 1um 범위의 깊이에 위치하는 이미지센서.
  14. 제8항에 있어서,
    상기 트랜스퍼게이트는,
    상기 리세스패턴의 표면에 형성된 게이트절연막;
    상기 게이트절연막 상에서 일부가 상기 리세스패턴을 매립하고, 나머지는 상기 실리콘기판 위로 돌출된 게이트전극; 및
    상기 게이트전극 양측벽에 형성된 스페이서
    를 포함하는 이미지센서.
  15. 실리콘기판에 소자분리막을 형성하여 블루픽셀영역, 그린픽셀영역 및 레드픽셀영역에 대응하는 복수의 활성영역을 정의하는 단계;
    각각의 활성영역에 서로 다른 깊이를 갖는 리세스패턴을 형성하는 단계;
    이온주입공정을 통해 상기 활성영역에 P형 불순물영역을 형성하는 단계;
    상기 리세스패턴을 매립하는 트랜스퍼게이트를 형성하는 단계; 및
    이온주입공정을 통해 상기 P형 불순물영역에 각각의 상기 리세스패턴 저면 모서리와 접하는 N형 불순물영역을 형성하는 단계
    를 포함하는 이미지센서 제조방법.
  16. 제15항에 있어서,
    상기 리세스패턴을 형성한 이후에,
    어닐공정을 실시하는 단계를 더 포함하는 이미지센서 제조방법.
  17. 제16항에 있어서,
    상기 어닐공정은 수소가스(H2)와 질소가스(N2)가 혼합된 혼합가스(H2/N2) 분위기에서 실시하는 이미지센서 제조방법.
  18. 제15항에 있어서,
    상기 P형 불순물영역을 형성하는 단계에서,
    상기 P형 불순물영역의 깊이는 상기 소자분리막의 깊이보다 작게 형성하는 이미지센서 제조방법.
  19. 제15항에 있어서,
    상기 N형 불순물영역을 형성하는 단계에서,
    상기 리세스패턴의 저면 모서리는 상기 N형 불순물영역의 상부면과 저면 사이에 위치하도록 형성하는 이미지센서 제조방법.
  20. 제15항에 있어서,
    상기 리세스패턴을 형성하는 단계에서,
    상기 블루픽셀영역에 형성되는 리세스패턴은 0 내지 0.2um 범위의 깊이를 갖고, 상기 그린픽셀영역에 형성되는 리세스패턴은 0.2um 내지 0.6um 범위의 깊이를 가지며, 상기 레드픽셀영역에 형성되는 리세스패턴은 0.6um 내지 1um 범위의 깊이를 갖도록 형성하는 이미지센서 제조방법.
  21. 제15항에 있어서,
    상기 N형 불순물영역을 형성하는 단계에서,
    상기 N형 불순물영역은 상기 실리콘기판이 특정 광을 흡수할 수 있는 최소깊이와 최대깊이 사이에 위치하도록 형성하는 이미지센서 제조방법.
  22. 제15항에 있어서,
    상기 N형 불순물영역을 형성하는 단계에서,
    상기 블루픽셀영역에 형성되는 N형 불순물영역의 상부면은 0.01um 내지 0.2um 범위의 깊이에 위치하고, 상기 그린픽셀영역에 형성되는 N형 불순물영역의 상부면은 0.2um 내지 0.6um 범위의 깊이에 위치하며, 상기 레드픽셀영역에 형성되는 N형 불순물영역의 상부면은 0.6um 내지 1um 범위의 깊이에 위치하도록 형성하는 이미지센서 제조방법.
  23. 제15항에 있어서,
    상기 트랜스퍼게이트를 형성하는 단계는,
    상기 리세스패턴 표면에 게이트절연막을 형성하는 단계;
    상기 리세스패턴을 매립하도록 상기 기판 전면에 게이트도전막을 형성하는 단계;
    상기 게이트도전막을 선택적으로 식각하여 일부가 상기 리세스패턴을 매립하고, 나머지는 상기 실리콘기판 위로 도출된 게이트전극을 형성하는 단계; 및
    상기 게이트전극 양측벽에 스페이서를 형성하는 단계
    를 포함하는 이미지센서 제조방법.
KR1020100064472A 2010-07-05 2010-07-05 이미지센서 및 그 제조방법 KR101083638B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100064472A KR101083638B1 (ko) 2010-07-05 2010-07-05 이미지센서 및 그 제조방법
US12/917,986 US9029973B2 (en) 2010-07-05 2010-11-02 Image sensor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064472A KR101083638B1 (ko) 2010-07-05 2010-07-05 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101083638B1 true KR101083638B1 (ko) 2011-11-17

Family

ID=45397740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064472A KR101083638B1 (ko) 2010-07-05 2010-07-05 이미지센서 및 그 제조방법

Country Status (2)

Country Link
US (1) US9029973B2 (ko)
KR (1) KR101083638B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9420209B2 (en) 2013-06-05 2016-08-16 Samsung Electronics Co., Ltd. Method of generating pixel array layout for image sensor and layout generating system using the method
US9812488B2 (en) 2015-05-19 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013110695A1 (de) 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
US20150097213A1 (en) * 2013-10-04 2015-04-09 Omnivision Technologies, Inc. Image sensor and pixels including vertical overflow drain
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10254389B2 (en) * 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
JP6755679B2 (ja) * 2016-03-04 2020-09-16 キヤノン株式会社 撮像装置
US11105928B2 (en) 2018-02-23 2021-08-31 Artilux, Inc. Light-sensing apparatus and light-sensing method thereof
US11574942B2 (en) 2018-12-12 2023-02-07 Artilux, Inc. Semiconductor device with low dark noise
US11652184B2 (en) 2019-08-28 2023-05-16 Artilux, Inc. Photo-detecting apparatus with low dark current

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748323B1 (ko) 2001-06-26 2007-08-09 매그나칩 반도체 유한회사 이미지센서 제조 방법
US6756616B2 (en) * 2001-08-30 2004-06-29 Micron Technology, Inc. CMOS imager and method of formation
US7492027B2 (en) * 2004-02-20 2009-02-17 Micron Technology, Inc. Reduced crosstalk sensor and method of formation
US7427734B2 (en) * 2005-10-18 2008-09-23 Digital Imaging Systems Gmbh Multiple photosensor pixel
KR100884976B1 (ko) * 2006-12-29 2009-02-23 동부일렉트로닉스 주식회사 이미지 센서의 제조 방법
US20090108385A1 (en) * 2007-10-29 2009-04-30 Micron Technology, Inc. Method and apparatus for improving crosstalk and sensitivity in an imager
JP5374941B2 (ja) 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9420209B2 (en) 2013-06-05 2016-08-16 Samsung Electronics Co., Ltd. Method of generating pixel array layout for image sensor and layout generating system using the method
US9812488B2 (en) 2015-05-19 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
KR20180028064A (ko) * 2015-05-19 2018-03-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 배면 조명 이미지 센서 및 그 제조 방법
KR102051634B1 (ko) * 2015-05-19 2019-12-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 배면 조명 이미지 센서 및 그 제조 방법

Also Published As

Publication number Publication date
US20120001234A1 (en) 2012-01-05
US9029973B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
KR101083638B1 (ko) 이미지센서 및 그 제조방법
KR101727270B1 (ko) 이미지 센서
US8637910B2 (en) Image sensor
US7345703B2 (en) CMOS image sensor including photodiodes having different depth according to wavelength of light
JP5318325B2 (ja) イメージセンサの製造方法
JP5058488B2 (ja) 光の波長に応じて異なる厚さの埋没バリヤ層を具備するイメージセンサ及びその形成方法
TW201806137A (zh) 影像感測器及其製作方法
KR20130081953A (ko) 이미지 센서
JP2015002340A (ja) 固体撮像装置及びその製造方法
KR102424652B1 (ko) 이미지 센서
KR20060127475A (ko) 씨모스 이미지 센서 및 그 제조방법
KR20070035650A (ko) 씨모스 이미지 센서의 제조방법
JP2017027982A (ja) 撮像装置およびその製造方法
KR20170109880A (ko) 이미지 센서 및 그 제조방법
KR20200051867A (ko) 이미지 센서 및 이의 형성 방법
JP2008166735A (ja) イメージセンサ
KR20140085656A (ko) 이미지센서 및 그 제조 방법
KR20060010899A (ko) 칼라필터를 제거한 이미지센서 및 그 제조 방법
US8445983B2 (en) Semiconductor device for performing photoelectric conversion
CN217306506U (zh) 图像传感器
US20230040060A1 (en) Image sensor
KR100700267B1 (ko) 이미지센서 및 그 제조 방법
KR20230013704A (ko) 이미지 센서
KR20220106901A (ko) 이미지 센서 및 이의 제조 방법
US20220377266A1 (en) Solid-state imaging device and method of manufacturing solid-state imaging device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 8