KR101727270B1 - 이미지 센서 - Google Patents
이미지 센서 Download PDFInfo
- Publication number
- KR101727270B1 KR101727270B1 KR1020100083681A KR20100083681A KR101727270B1 KR 101727270 B1 KR101727270 B1 KR 101727270B1 KR 1020100083681 A KR1020100083681 A KR 1020100083681A KR 20100083681 A KR20100083681 A KR 20100083681A KR 101727270 B1 KR101727270 B1 KR 101727270B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- photoelectric conversion
- semiconductor substrate
- recessed portion
- floating diffusion
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 239000004065 semiconductor Substances 0.000 claims abstract description 107
- 239000012535 impurity Substances 0.000 claims description 83
- 238000002955 isolation Methods 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 36
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 description 21
- 230000008569 process Effects 0.000 description 17
- 239000010410 layer Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지 센서를 제공한다. 상기 이미지 센서는 반도체 기판 내에 수직적으로 중첩되어 제공된 복수개의 광전변환부들, 및 상기 반도체 기판 내로 연장된 트랜스퍼 게이트를 포함함으로써, 많은 신호 전하가 생성되고 센싱 마진이 향상된다. 상기 이미지 센서의 트랜스퍼 트랜지스터는 표면채널, 사이드 채널 및 매몰 채널을 갖기 때문에, 신호 전하의 전달 속도가 빨라지고 이미지 래그가 거의 없어질 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상(Optical image)을 전기신호로 변환하는 반도체 소자이다. 상기 이미지 센서는 CCD(Charge coupled device) 형 및 CMOS(Complementary metal oxide semiconductor) 형으로 분류될 수 있다. 상기 CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수개의 화소들을 구비한다. 상기 화소들의 각각은 포토 다이오드(photodiode, PD)를 포함한다. 상기 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
본 발명이 해결하고자 하는 과제는 제한된 면적 내에서 수광량을 증가시킬 수 있는 이미지 센서를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 이미지 센서는, 반도체 기판에 제공되어, 서로 이격된 광전변환 영역 및 부유확산 영역을 포함하고, 소자분리 영역에 의하여 정의되는 활성 영역; 및 상기 광전변환 영역과 상기 부유확산 영역 사이의 활성 영역에서, 상기 반도체 기판의 상부면 상에 제공되는 제 1 서브 게이트와 상기 반도체 기판의 내부로 리세스된 부분으로 연장된 제 2 서브 게이트를 포함하는 트랜스퍼 트랜지스터를 포함하고, 상기 광전변환 영역은 상기 반도체 기판 내에 서로 수직적으로 중첩되도록 제공된 복수개의 광전변환부들을 포함하고, 상기 복수개의 광전변환부들은 상기 리세스된 부분으로부터 이격될 수 있다.
상기 트랜스퍼 트랜지스터는, 상기 리세스된 부분에 바로 인접한 반도체 기판의 핀 바디에 형성되어, 상기 광전변환 영역에서 생성된 전하를 상기 부유확산 영역으로 이송하는 사이드 채널을 포함할 수 있다. 상기 핀 바디는, 상기 광전변환 영역으로부터 상기 부유확산 영역으로의 제 1 방향에 교차하는 제 2 방향으로 서로 인접하는 상기 리세스된 부분과 상기 소자분리 영역 사이의 기판에 제공될 수 있다.
상기 트랜스퍼 트랜지스터는, 상기 제 1 서브 게이트의 하부면에 인접한 상기 기판에 형성되는 표면 채널, 및 상기 리세스된 부분 아래의 상기 기판에 형성되는 매몰 채널을 더 포함할 수 있다.
상기 복수개의 광전변환부들은, 상기 반도체 기판의 상부면에 바로 인접한 제 1 광전변환부 및 상기 제 1 광전변환부 아래의 제 2 광전변환부를 포함하고, 상기 제 1 광전변환부는 제 1 N형 불순물 영역을 포함하고, 상기 제 2 광전변환부는 제 2 N형 불순물 영역을 포함할 수 있다.
상기 제 1 N형 불순물 영역의 가장자리와 이에 바로 인접한 상기 리세스된 부분의 측벽 사이의 거리는 30nm 이상일 수 있다.
상기 제 2 광전변환부는 상기 리세스된 부분의 아래로 연장하고, 상기 제 2 광전변환부의 상부 가장자리와 상기 리세스된 부분의 바닥 사이의 거리는 100nm 이상일 수 있다.
상기 사이드 채널을 사이에 두고 제공된 상기 리세스된 부분과 상기 소자분리 영역은, 상기 제 1 N형 불순물 영역의 중심 깊이에서, 제 1 거리 만큼 이격될 수 있다. 상기 제 1 거리는 30nm 이상일 수 있다. 상기 핀 바디의 두께는, 상기 제 1 N형 불순물 영역의 중심 깊이에서, 30nm 이상일 수 있다.
상기 제 2 광전변환부에서 생성된 전하는, 상기 사이드 채널 및 상기 매몰 채널을 통하여 상기 부유확산 영역으로 이송될 수 있다.
일 실시예에서, 상기 리세스된 부분은, 상기 소자분리 영역에 바로 인접한 상기 기판에 제공되고, 상기 광전변환 영역과 상기 부유확산 영역 사이의 기판에 인접한 소자분리 영역의 내부로 연장될 수 있다. 상기 제 2 서브 게이트의 적어도 하나의 측벽과 하부면은 상기 소자분리 영역과 접촉할 수 있다.
상기 소자분리 영역의 측벽 및 상기 리세스된 부분의 측벽 사이의 거리는 상기 반도체 기판의 깊이에 따라 증가할 수 있다.
상기 이미지 센서는, 상기 광전변환 영역 및 상기 부유 활성 영역을 포함하는 단위 화소의 크기가 1㎛×1㎛ 이하일 때, 상기 광전변환 영역에 생성되는 총 전하량은 4,000 이상이고, 이미지 래그는 5 e- 이하일 수 있다. l
본 발명의 실시예들에 따르면, 수직적으로 제공된 복수개의 광전변환부들이, 하나의 단위 화소에 입사된 빛을 더욱 많이 받을 수 있으므로, 신호 전하의 생성량이 많아지고 센싱 마진이 향상될 수 있다. 본 발명의 실시예들에 따른 이미지 센서의 트랜스퍼 트랜지스터는 3 개의 채널(표면채널, 사이드 채널 및 매몰 채널)을 가질 수 있으므로, 신호 전하의 전달 속도가 빠르고 이미지 래그(image lag)가 줄어들 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 회로도를 나타낸다.
도 2는 본 발명의 실시예 1에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 3a는 도 2의 A-A' 선에 따른 단면도를 나타내고, 도 3b는 도 2의 B-B' 선에 따른 단면도를 나타낸다.
도 4는 실시예 1에 따른 이미지 센서의 일부를 나타내는 사시도이다.
도 5a는 도 4의 X-X'선에 따른 단면도를 나타내고, 도 5b는 도 4의 Y-Y'선에 따른 단면도를 나타낸다.
도 6a 내지 도 11a는 도 3a에 대응되는 단면도들이고, 도 6b 내지 도 11b는 도 3b에 대응되는 단면도들이다.
도 12는 본 발명의 실시예 2에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 13a는 도 12의 C-C' 선에 따른 단면도를 나타내고, 도 13b는 도 12의 D-D' 선에 따른 단면도를 나타낸다.
도 14a 내지 도 16a는 도 13a에 대응하는 단면도들이고, 도 14b 내지 도 16b는 도 13b에 대응하는 단면도들이다.
도 17은 본 발명의 실시예 3에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 18a는 도 17의 E-E' 선에 따른 단면도를 나타내고, 도 18b는 도 17의 F-F' 선에 따른 단면도를 나타낸다.
도 19a는 도 17의 E-E' 선에 따른 단면도를 나타내고, 도 19b는 도 17의 F-F' 선에 따른 단면도를 나타낸다.
도 20a 및 도 21a는 도 17의 E-E' 선에 따른 단면도들을 나타내고, 도 20b 및 도 21b는 도 17의 F-F' 선에 따른 단면도들을 나타낸다.
도 22는 본 발명의 실시예 4에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 23a는 도 22의 G-G' 선에 따른 단면도를 나타내고, 도 23b는 도 22의 H-H' 선에 따른 단면도를 나타낸다.
도 24a 및 도 25a는 도 23a에 대응하는 단면도들이고, 도 24b 및 도 25b는 도 23b에 대응하는 단면도들이다.
도 26은 본 발명의 실시예 5에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 27은 도 26의 I-I'선에 따른 단면도를 나타낸다.
도 28은 본 발명의 실시예 6에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 29는 도 28의 J-J' 선에 따른 단면도를 나타낸다.
도 30은 본 발명의 실시예 7에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 31은 본 발명의 실시예 8에 따른 이미지 센서의 단면도를 나타낸다.
도 32는 본 발명의 실시예 9에 따른 이미지 센서의 단면도를 나타낸다.
도 33은 본 발명의 실시예 10에 따른 이미지 센서의 단면도를 나타낸다.
도 34는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자장치를 도시한 블록도이다.
도 2는 본 발명의 실시예 1에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 3a는 도 2의 A-A' 선에 따른 단면도를 나타내고, 도 3b는 도 2의 B-B' 선에 따른 단면도를 나타낸다.
도 4는 실시예 1에 따른 이미지 센서의 일부를 나타내는 사시도이다.
도 5a는 도 4의 X-X'선에 따른 단면도를 나타내고, 도 5b는 도 4의 Y-Y'선에 따른 단면도를 나타낸다.
도 6a 내지 도 11a는 도 3a에 대응되는 단면도들이고, 도 6b 내지 도 11b는 도 3b에 대응되는 단면도들이다.
도 12는 본 발명의 실시예 2에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 13a는 도 12의 C-C' 선에 따른 단면도를 나타내고, 도 13b는 도 12의 D-D' 선에 따른 단면도를 나타낸다.
도 14a 내지 도 16a는 도 13a에 대응하는 단면도들이고, 도 14b 내지 도 16b는 도 13b에 대응하는 단면도들이다.
도 17은 본 발명의 실시예 3에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 18a는 도 17의 E-E' 선에 따른 단면도를 나타내고, 도 18b는 도 17의 F-F' 선에 따른 단면도를 나타낸다.
도 19a는 도 17의 E-E' 선에 따른 단면도를 나타내고, 도 19b는 도 17의 F-F' 선에 따른 단면도를 나타낸다.
도 20a 및 도 21a는 도 17의 E-E' 선에 따른 단면도들을 나타내고, 도 20b 및 도 21b는 도 17의 F-F' 선에 따른 단면도들을 나타낸다.
도 22는 본 발명의 실시예 4에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 23a는 도 22의 G-G' 선에 따른 단면도를 나타내고, 도 23b는 도 22의 H-H' 선에 따른 단면도를 나타낸다.
도 24a 및 도 25a는 도 23a에 대응하는 단면도들이고, 도 24b 및 도 25b는 도 23b에 대응하는 단면도들이다.
도 26은 본 발명의 실시예 5에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 27은 도 26의 I-I'선에 따른 단면도를 나타낸다.
도 28은 본 발명의 실시예 6에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 29는 도 28의 J-J' 선에 따른 단면도를 나타낸다.
도 30은 본 발명의 실시예 7에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다.
도 31은 본 발명의 실시예 8에 따른 이미지 센서의 단면도를 나타낸다.
도 32는 본 발명의 실시예 9에 따른 이미지 센서의 단면도를 나타낸다.
도 33은 본 발명의 실시예 10에 따른 이미지 센서의 단면도를 나타낸다.
도 34는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자장치를 도시한 블록도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제 1 막질로 언급된 막질이 다른 실시예에서는 제 2 막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 회로도를 나타낸다. 도 1을 참조하면, 상기 이미지 센서의 단위 화소들 각각은 광전변환 영역(PD), 트랜스퍼 트랜지스터(Tx), 선택 트랜지스터(Sx), 리셋 트랜지스터(Rx), 및 억세스 트랜지스터(Ax)를 포함할 수 있다. 상기 광전변환 영역(PD)에, 수직적으로 중첩되는 복수개의 광전변환부들이 제공된다. 상기 광전변환부들 각각은 N형 불순물 영역과 P형 불순물 영역을 포함하는 포토다이오드일 수 있다. 상기 트랜스퍼 트랜지스터(Tx, transfer transistor)의 트랜스퍼 게이트(TG)는 상기 반도체 기판의 내부로 연장된다. 상기 트랜스퍼 트랜지스터(Tx)의 드레인은 부유확산 영역(FD)으로 이해될 수 있다. 상기 부유확산 영역(FD)은 상기 리셋 트랜지스터(Rx, reset transistor)의 소오스일 수 있다. 상기 부유확산 영역(FD)은 콘택(CT)을 통하여, 상기 선택 트랜지스터(Sx, selection transistor)의 선택 게이트와 전기적으로 연결될 수 있다. 상기 선택 트랜지스터(Sx)와 상기 리셋 트랜지스터(Rx)는 일렬로 연결될 수 있다. 상기 선택 트랜지스터(Sx)는 상기 억세스 트랜지스터(Ax, access transistor)에 연결된다. 상기 리셋 트랜지스터(Rx), 상기 선택 트랜지스터(Sx) 및 상기 억세스 트랜지스터(Ax)는 이웃하는 화소들에 의해 서로 공유될 수 있으며, 이에 의해 집적도라 향상될 수 있다.
상기 이미지 센서의 동작을 도 1을 참조하여 설명하면 다음과 같다. 먼저, 빛이 차단된 상태에서 상기 리셋 트랜지스터(Rx)의 드레인과 상기 선택 트랜지스터(Sx)의 드레인에 전원전압(VDD)을 인가하여 상기 부유확산 영역(FD)에 잔류하는 전하들을 방출시킨다. 그 후, 상기 리셋 트랜지스터(Rx)를 오프(OFF)시키고, 외부로부터의 빛을 상기 광전변환 영역(PD)에 입사시키면, 상기 광전변환 영역(PD)에서 전자-정공 쌍이 생성된다. 정공은 상기 P형 불순물 주입 영역쪽으로, 전자는 상기 N형 불순물 주입 영역으로 이동하여 축적된다. 상기 트랜스퍼 트랜지스터(Tx)를 온(ON) 시키면, 이러한 전자 및 정공과 같은 전하는 상기 부유확산 영역(FD)으로 전달되어 축적된다. 축적된 전하량에 비례하여 상기 선택 트랜지스터(Sx)의 게이트 바이어스가 변하여, 상기 선택 트랜지스터(Sx)의 소오스 전위의 변화를 초래하게 된다. 이때 상기 억세스 트랜지스터(Ax)를 온(ON) 시키면, 칼럼 라인으로 전하에 의한 신호가 읽히게 된다.
상기 이미지 센서가 고집적화됨에 따라 상기 광전변환 영역(PD)의 크기도 점점 작아져 수광량이 줄어들게 된다. 본 발명의 실시예들에 따르면, 상기 광전변환 영역(PD) 안에 복수개의 광전변환부들이 수직적으로 중첩되도록 형성되어, 빛을 수광할 수 있는 수직적 면적이 증대될 수 있다. 상기 트랜스퍼 트랜지스터의 트랜스퍼 게이트(TG)가 상기 반도체 기판의 내부로 연장되도록 형성되어, 상기 복수개의 광전변환부들에서 생성된 전하들을 용이하게 상기 부유확산 영역(FD)으로 이송할 수 있다. 따라서, 상기 이미지 센서의 수광량이 증가될 수 있다.
본 발명의 실시예 1에 따른 이미지 센서가 설명된다. 도 2는 본 발명의 실시예 1에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다. 상기 레이아웃에서 상기 선택 트랜지스터(Sx), 상기 리셋 트랜지스터(Rx), 및 상기 억세스 트랜지스터(Ax)는 생략된다. 도 3a는 도 2의 A-A' 선에 따른 단면도를 나타낸다. 도 3b는 도 2의 B-B' 선에 따른 단면도를 나타낸다. 도 4는 실시예 1에 따른 이미지 센서의 일부를 나타내는 사시도이다. 도 5a는 도 4의 X-X'선에 따른 단면도를 나타내고, 도 5b는 도 4의 Y-Y'선에 따른 단면도를 나타낸다.
도 2, 3a 및 3b를 참조하면, 반도체 기판(10)이 제공된다. 상기 반도체 기판(10)은 P형일 수 있다. 상기 반도체 기판(10)은, 예를 들면 P형 실리콘 웨이퍼와 그 위에 형성된 에피택시얼층을 포함할 수 있다. 상기 반도체 기판(10) 내에 딥웰(11)이 제공될 수 있다. 상기 딥웰(11)은 상기 반도체 기판(10) 보다 고농도의 P형의 불순물 농도를 가질 수 있다. 각각의 색을 구현하기 위한 화소들이 반도체 기판(10)에 제공된다. 소자분리 영역(15)이 상기 반도체 기판(10)에 제공되어 활성 영역(AR)을 정의하고, 화소들을 분리한다.
상기 소자분리 영역(15)은 절연물질로 구성된 소자분리막(13)과 상기 소자분리막의 적어도 일부분을 감싸는 소자분리 불순물 영역(14)을 포함할 수 있다. 상기 소자분리 영역(15)은 소자분리 불순물 영역(14), 및 상기 소자분리 불순물 영역(14) 내에 함유(embedded)된 소자분리막(13)을 포함할 수 있다. 도 3a 및 도 3b와는 달리, 암점의 발생을 최소화하기 위하여, 상기 소자분리 영역(15)은 상기 소자분리막(13)을 포함하지 않을 수 있다. 상기 소자분리 불순물 영역(14)은 상기 반도체 기판(10) 보다 고농도의 P형 불순물 도핑 농도를 가질 수 있다. 상기 소자분리 영역(15)의 깊이는, 크로스토크를 방지하기 위해, 상기 복수개의 광전변환부들(23, 26) 중에 최하위층에 위치한 광전변환부의 깊이보다 깊을 수 있다. 상기 소자분리 영역(15)의 측벽은 경사질 수 있다. 상기 소자분리 영역(15)의 측벽의 경사도는 약 82~88도일 수 있다.
수직적으로 중첩되는 복수개의 광전변환부들(23, 26)이 상기 반도체 기판(10)의 상기 활성 영역(AR)에 제공된다. 상기 광전변환부들(23, 26)은 제 1 광전변환부(23)와 제 2 광정변환부(26)를 포함할 수 있다. 상기 제 1 광전변환부(23)는 제 1 N형 불순물 영역(22)을 포함할 수 있다. 상기 제 1 N형 불순물 영역(22)은 상기 P형 반도체 기판(10)과 PN 접합을 형성하여 포토다이오드를 구성할 수 있다. 이와는 달리, 상기 제 1 광전변환부(23)는 상기 제 1 N형 불순물 영역(22)과 접하는 제 1 P형 불순물 영역(21)을 더 포함할 수 있다. 상기 제 1 P형 불순물 영역(21)은 상기 반도체 기판(10) 보다 고농도의 P형 불순물 도핑 농도를 가질 수 있다. 상기 제 1 광전변환부(23) 아래에 제공되는 상기 제 2 광전변환부(26)는 제 2 N형 불순물 영역(25)을 포함할 수 있다. 상기 제 2 N형 불순물 주입 영역(25)은 상기 P형 반도체 기판(10)과 PN 접합을 형성하여 포토다이오드를 구성할 수 있다. 이와는 달리, 상기 제 2 광전변환부(26)는 상기 제 2 N형 불순물 영역(25)과 접하는 제 2 P형 불순물 주입 영역(24)을 더 포함할 수 있다. 상기 제 2 P형 불순물 영역(24)은 상기 반도체 기판(10) 보다 고농도의 P형 불순물 도핑 농도를 가질 수 있다.
상기 광전변환 영역(PD)과 이격되어 상기 반도체 기판(10)의 상기 활성 영역(AR)에 부유확산 영역(FD)이 제공될 수 있다. 상기 부유확산 영역(FD)에는, 예를 들면, N형의 불순물이 도핑될 수 있다.
상기 광전변환 영역(PD)과 상기 부유확산 영역(FD) 사이의 활성 영역 상에 트랜스퍼 게이트(TG)가 제공된다. 상기 트랜스퍼 게이트(TG) 아래의 상기 반도체 기판(10)의 일부분이 리세스될 수 있다. 상기 리세스된 부분(R)은 경사진 측벽을 가질 수 있다. 상기 측벽의 경사도는 약 82~88도일 수 있다. 상기 리세스된 부분(R)의 측벽과 바닥이 이루는 모서리는 라운드질 수 있다. 상기 리세스된 부분(R)의 상부도 라운드질 수 있다.
상기 트랜스퍼 게이트(TG)는 상기 반도체 기판의 상부면 상에 제공되는 제 1 서브 게이트(42a)와 상기 반도체 기판의 내부로 리세스된 부분(R)으로 연장된 제 2 서브 게이트(42b)를 포함할 수 있다. 상기 제 1 서브 게이트(42a)는 상기 반도체 기판(10) 상부로 돌출되고, 상기 반도체 기판(10)의 상부 표면과 마주볼 수 있다. 상기 제 2 서브 게이트(42b)는 상기 리세스된 부분(R)을 채울 수 있다. 상기 제 2 서브 게이트(42b)는 경사진 측벽을 가질 수 있다. 상기 제 2 서브 게이트(42b)의 측면과 하부면이 이루는 모서리는 라운드질 수 있다. 상기 제 1 서브 게이트(42a)와 상기 제 2 서브 게이트(42b)는 서로 다른 폭을 가질 수 있다. 상기 제 1 서브 게이트(42a)의 하부면과 상기 제 2 서브 게이트(42b)의 측벽이 이루는 모서리는 라운드질 수 있다. 상기 라운드진 구조에 의해 전계가 뾰족한 모서리 부분에 집중하여 게이트 절연막이 열화되는 것이 방지될 수 있다. 이로써 이미지 센서의 신뢰성이 향상될 수 있다. 상기 트랜스퍼 게이트(TG)와 상기 반도체 기판(10) 사이에는 게이트 절연막(41)이 개재된다. 상기 리세스된 부분(R)에 바로 인접한 상기 반도체 기판(10) 내에 채널 불순물 영역(27)이 제공된다. 상기 채널 불순물 영역(27)은 상기 제 2 서브 게이트(42b)를 둘러싸도록 제공될 수 있다. 상기 채널 불순물 영역(27)에 의하여. 상기 트랜스퍼 트랜지스터(Tx)의 문턱전압이 조절될 수 있다. 상기 채널 불순물 영역(27)은 상기 반도체 기판(10) 보다 고농도의 P형 불순물 도핑 농도를 가질 수 있다. 상기 제 1 서브 게이트(42a) 상에 캐핑막 패턴(44)이 제공될 수 있으며, 상기 제 1 서브 게이트(42a)의 측벽에 스페이서(46)가 제공될 수 있다.
핀 바디(17)가, 상기 광전변환 영역(PD)으로부터 상기 부유확산 영역(FD)으로의 제 1 방향에 교차하는 제 2 방향으로 서로 인접하는 상기 리세스된 부분(R)과 상기 소자분리 영역(15) 사이의 기판에 제공될 수 있다. 상기 핀 바디(17)는 상기 리세스된 부분(R)에 바로 인접한 반도체 기판의 부분일 수 있다.
본 실시예에서, 도 3a, 도 3b 및 도 4를 참조하면, 상기 제 1 N형 불순물 영역(22) 중심의 깊이(H1)에서, 상기 제 1 N형 불순물 영역(22)의 가장자리와 상기 리세스된 부분(R)의 측벽은 제 1 거리(D1) 만큼 이격된다. 상기 제 1 거리(D1)는 30nm 이상일 수 있다. 상기 제 1 거리(D1)는 바람직하게는 약 40nm 일 수 있다. 상기 제 2 N형 불순물 영역(25)은 상기 트랜스퍼 게이트(TG)의 아래까지 연장될 수 있다. 상기 제 2 N형 불순물 영역(25)의 상부 가장자리와 상기 리세스된 부분(R)의 바닥은 제 2 거리(D2) 만큼 이격된다. 상기 제 2 거리(D2)는 바람직하게는 약 100~300nm이다.
상기 소자분리 영역(15)의 측벽 및 상기 리세스된 부분(R)의 측벽 사이의 거리는 상기 반도체 기판의 깊이에 따라 증가할 수 있다. 즉, 상기 핀 바디(17)의 두께는 상기 반도체 기판의 깊이에 따라 증가할 수 있다. 상기 제 1 N형 불순물 영역(21) 중심의 높이(H1)에서, 상기 소자분리 영역(15)의 측벽과 리세스된 부분(R)은 제 3 거리(D3) 만큼 이격된다. 상기 제 3 거리(D3)는 약 30nm 이상인 것이 바람직하다. 후술하는 사이드 채널(C3)의 두께는 대략 10nm 이다. 때문에 상기 제 3 거리(D3)가 너무 작으면 상기 사이드 채널에서 누설 전류가 발생될 수 있다. 이와 유사하게, 상기 제 1 N형 불순물 영역(22) 중심의 깊이(H1)에서, 상기 핀 바디(17)의 두께는 30nm 이상일 수 있다.
이에 따라, 상기 트랜스퍼 트랜지스터(Tx)는 3 개의 채널들을 가질 수 있다. 상기 3 개의 채널들은, 상기 제 1 서브 게이트(42a)의 하부면에 인접한 표면 채널(surface channel, C1), 상기 제 2 서브 게이트(42b)의 하부면 아래의 매몰 채널(buried channel, C2), 및 상기 제 2 서브 게이트(42b)의 측벽과 상기 소자분리 영역(155) 사이의 사이드 채널(side channel, C3)을 포함할 수 있다. 상기 사이드 채널은 상기 리세스된 부분에 바로 인접한 반도체 기판의 핀 바디(17)에 형성될 수 있다. 따라서 상기 트랜스퍼 트랜지스터(Tx)는 넓은 채널 면적을 가질 수 있으므로, 상기 광전변환 영역(PD)으로부터 상기 부유확산 영역(FD)으로의 전하의 이송이 보다 용이할 수 있다.
이하, 본 실시예에 따른 이미지 센서에서의 전하의 생성 및 이동이 설명된다.
상기 광전변환 영역(PD)으로 입사된 빛은, 상기 광전변환 영역(PD)의 특정 깊이에 머무르지 않는다. 입사된 깊이에 따라 빛의 강도는 변할지라도, 상기 빛의 일부는 상기 반도체 기판(10) 속으로 계속 진행한다. 예를 들어, 약 470nm의 파장을 가지는 파란색 빛은, 주로 상기 반도체 기판(10)의 표면에 인접한 부분(예를 들면, 제 1 광전변환부(23))에서 그의 강도가 가장 높을 수 있다. 상기 반도체 기판(10)의 표면에 인접한 부분(예를 들면, 제 1 광전변환부(23))에서 전하의 생성이 가장 원활할 것이다. 상기 파란색 빛의 일부는 상기 반도체 기판(10)의 속으로도 진행하여, 상기 제 1 광전변환부(23) 보다 더 깊은 부분(예를 들면, 제 2 광전변환부(26))에 입사될 수 있다. 상기 제 2 광전변환부(26)에서는 상기 제 1 광전변환부(23)에서 보다는 적은 량의 전하들이 생성될 수 있다.
도 4, 5a 및 5b를 참조하면, 상기 광전변환부들(23, 26)에서 생성된 전하들(ⓔ)은, 상기 트랜스퍼 트랜지스터의 채널들(C1, C2, C3)을 통해 상기 부유확산 영역(FD)으로 이동될 수 있다. 상기 제 1 광전변환부(23)에서 생성된 전하들은 상기 표면 채널(C1)과 상기 사이드 채널(C3)을 통해 빠르게 상기 부유확산 영역(FD)으로 이동될 수 있다. (경로 P1 참조) 상기 제 2 광전변환부(26)에서 생성된 전하들은 상기 매몰 채널(C2) 및 상기 사이드 채널(C3)을 통해 상기 부유확산 영역(FD)으로 이동될 수 있다. (경로 P2, P3 참조)
이와 같이, 복수의 광전변환부들(23, 26)이 수직적으로 중첩되도록 형성됨에 따라, 하나의 광전변환 영역(PD)으로 입사되는 빛에 의해 생성되는 전하들의 수를 극대화할 수 있다. 한편, 상기 반도체 기판(10) 속으로 연장된 상기 트랜스퍼 게이트(TG)가 상기 소자분리 영역(15)과 이격되므로, 상기 표면 채널(C1) 및 상기 매몰 채널(C2) 이외에 상기 사이드 채널(C3)이 추가적으로 형성될 수 있다. 때문에, 상기 광전변환부들에서 생성된 전하들을 빠르고 용이하게 이동시킬 수 있다. 특히, 상기 제 2 광전변환부(26)에서 생성된 전하들은, 상기 매몰 채널(C2) 보다 상기 사이드 채널(C3)을 통해 더욱 빠르게 이동될 수 있다. 본 발명의 실시예 1에 따른 이미지 센서는, 빠른 전기적 신호전달이 가능하며, 이미지 래그(image lag) 또는 데드 존(dead zone)을 감소시키는데 매우 효과적이다.
본 발명의 개념을 적용한 구조에서의 시뮬레이션 결과가 설명된다. 상기 단위 화소의 크기가 1.4㎛ × 1.4㎛인 경우, FWC(Full Well Capacitance, 광전변환부에서 생성될 수 있는 총 전하량)이 13,000 이상이었고, 래그(Lag)는 10e-보다 작았다. 크로스 토크 발생 정도는 1% 미만이었다. 상기 단위 화소의 크기가 0.9㎛ ×0.9㎛인 경우, FWC(Full Well Capacitance, 광전변환부에서 생성될 수 있는 총 전하량)이 약 4,000 이상이었고, 래그(Lag)는 5e-보다 작았다. 또한 크로스 토크 발생 정도는 10% 미만이었다.
본 발명의 실시예 1에 따른 이미지 센서의 형성 방법이 설명된다. 도 6a 내지 도 11a는 도 3a에 대응되는 단면도들이고, 도 6b 내지 도 11b는 도 3b에 대응되는 단면도들이다.
도 6a 및 도 6b를 참조하면, 반도체 기판(10)에서 화소들이 형성될 영역에 딥웰(11)이 형성된다. 상기 반도체 기판(10)은 P형일 수 있고, 상기 딥웰(11)에 상기 반도체 기판(10) 보다 높은 농도의 P형 불순물이 도핑될 수 있다. 상기 반도체 기판(10)에 소자분리 영역(15)을 형성하여 활성 영역(AR)을 정의한다. 상기 소자분리 영역(15)은, 예를 들면 STI(Shallow Trench Isolation) 방법으로 형성된 트렌치 내에 절연물질로 채워지고, 경사진 측벽을 가지는 소자분리막(13)을 포함할 수 있다. 상기 소자분리막(13)의 적어도 일부분을 감싸도록 소자분리 불순물 영역(14)이 형성될 수 있다. 상기 소자분리 불순물 영역(14)은 상기 반도체 기판(10) 보다 고농도의 P형 불순물 도핑 농도를 가질 수 있다. 상기 소자분리 불순물 영역(14)은 상기 트렌치의 형성 후 상기 트렌치의 내벽에 고농도의 P형 불순물 이온을 도핑하여 형성될 수 있다. 이와는 달리, 상기 트렌치 및 상기 소자분리막(13)의 형성 없이, 상기 반도체 기판(10)에 고농도의 P형 불순물 이온을 도핑하여 형성될 수 있다.
상기 활성 영역(AR)의 상기 반도체 기판(10) 내에 복수개의 서로 중첩되는 광전변환부들(23, 26)을 형성한다. 상기 광전변환부들(23, 26)은 복수개의 이온주입 마스크를 이용한 복수회의 이온주입 공정을 통해 형성될 수 있다. 상기 광전변환부들(23, 26)은 제 1 광전변환부(23)와 제 2 광정변환부(26)를 포함할 수 있다. 상기 제 1 광전변환부(23)는 제 1 N형 불순물 영역(22)을 포함할 수 있다. 상기 제 1 광전변환부(23)는 상기 제 1 N형 불순물 영역(22)과 접하는 제 1 P형 불순물 영역(21)을 더 포함할 수 있다. 상기 제 1 P형 불순물 영역(21)은 상기 반도체 기판(10) 보다 고농도의 P형 불순물 도핑 농도를 가질 수 있다. 상기 제 1 광전변환부(23) 아래에 제공되는 상기 제 2 광전변환부(26)는 제 2 N형 불순물 영역(25)을 포함할 수 있다. 상기 제 2 광전변환부(26)는 상기 제 2 N형 불순물 영역(25)과 접하는 제 2 P형 불순물 주입 영역(24)을 더 포함할 수 있다. 상기 제 2 P형 불순물 영역(24)은 상기 반도체 기판(10) 보다 고농도의 P형 불순물 도핑 농도를 가질 수 있다.
트랜스퍼 트랜지스터(TG)가 형성될 영역에, 이온주입 공정을 통해, 채널 불순물 영역(27)을 형성한다. 상기 채널 불순물 영역(27)에, 예를 들면 P형 불순물이 도핑될 수 있다.
도 7a 및 도 7b를 참조하면, 상기 반도체 기판(10) 상에 마스크 패턴(30)을 형성한다. 상기 마스크 패턴(30)은 상기 채널 불순물 영역(27)의 상기 반도체 기판(10)을 노출시키는 제 1 개구부(32)를 가지도록 형성된다. 상기 마스크 패턴(30)의 상기 제 1 개구부(32)의 측면에 희생 스페이서(34)를 형성한다. 상기 희생 스페이서(34)는 예를 들면 실리콘 산화막으로 형성될 수 있다. 상기 희생 스페이서(34)들에 의해 정의되는 제 2 개구부(35)의 폭(W2)은 상기 제 1 개구부(32)의 폭(W1) 보다 작다.
도 8a 및 8b를 참조하면, 상기 마스크 패턴(30)과 상기 희생 스페이서(34)를 식각 마스크로 이용하여 상기 채널 불순물 영역(27)의 상기 반도체 기판(10)을 이방성 식각하여 트렌치(36)를 형성한다. 상기 트렌치(36)의 하부는 상기 제 2 개구부(35)의 폭(W2) 보다 좁은 폭(W3)을 가지도록 형성될 수 있다. 이로써, 상기 트렌치(36)의 내측벽은 경사지도록 형성될 수 있다. 상기 트렌치(36)의 측벽의 경사도는 82 내지 88°일 수 있다. 상기 트렌치(36)의 깊이는 상기 채널 불순물 영역(27)의 깊이보다 얕을 수 있다.
도 9a 및 9b를 참조하면, 상기 희생 스페이서(34)를 선택적으로 제거한다. 상기 희생 스페이서(34) 하부에 위치하던 상기 반도체 기판(10)의 상부면의 일부가 노출된다. 열산화 공정을 수행하여, 상기 트렌치(36)의 측벽 및 바닥, 그리고 상기 반도체 기판(10)의 노출된 상부면에 열산화막(38)을 형성한다. 상기 트렌치(36)의 측벽과 바닥에 비해 하부 모서리에는 산소의 공급이 원활하지 않아, 상기 열산화막(38)은 상기 트렌치(36)의 측벽과 바닥에는 두껍게, 그리고 상기 하부 모서리에는 상대적으로 얇게 형성된다. 상기 트렌치(36)의 상부 모서리에는 상기 트렌치(36)의 측벽에 비해 산소의 공급이 많아, 상기 열산화막(38)이 더욱 두껍게 형성된다. 이에 의해, 상기 트렌치(36)의 하부 모서리 부분과 상부 모서리 부분은 둥글어진다. 상기 열산화 공정에 의한 상기 열산화막(38)의 형성으로, 상기 이방성 식각 공정에 따른 식각 손상이 치유될 수 있다. 상기 채널 불순물 영역(27)의 일부가 남겨지도록, 상기 열산화막(38)의 두께는 조절될 수 있다.
도 10a 및 10b를 참조하면, 상기 열산화막(38)은 습식 식각 공정에 의해 제거될 수 있다. 상기 열산화 공정과 상기 습식 식각 공정은 복수회 교대로 반복될 수 있다. 이로써, 상기 바닥 모서리와 상부 모서리는 더욱 둥글게 될 수 있다. 이에 의해 둥근 하부 모서리와 둥근 상부 모서리를 가지는 리세스된 부분(R)이 형성될 수 있다. 상기 리세스된 부분(R)의 측벽과 바닥에, 상기 반도체 기판(10)에 대한 경사 이온주입 공정이 추가적으로 수행될 수 있다. 상기 채널 불순물 영역(27)은 도 6a와 도 6b의 단계에서 형성되지 않고, 도 10a와 10b의 단계에서의 상기 경사 이온주입 공정에 의해 형성될 수 있다.
도 11a 및 11b를 참조하면, 상기 마스크 패턴(30)이 제거된다. 열산화 공정을 진행하여 상기 반도체 기판(10) 상에 게이트 절연막(41)을 형성한다. 상기 게이트 절연막(41)은 상기 리세스된 부분(R)의 측벽과 바닥의 프로파일을 따라 콘포말하게 형성된다. 상기 반도체 기판(10) 상에 게이트막(42)을 형성하여 상기 리세스된 부분(R)을 채운다. 상기 게이트막(42)은 폴리실리콘, 금속실리사이드, 금속 질화막 또는 금속막을 포함하는 그룹에서 선택되는 적어도 하나의 막으로 형성될 수 있다.
도 3a 및 도 3b를 재차 참조하여, 상기 리세스된 부분(R)과 중첩되도록 캐핑막 패턴(44)을 상기 게이트막(42) 상에 형성한다. 상기 캐핑막 패턴(44)을 식각 마스크로 이용하여, 상기 게이트막(42)을 식각하여 트랜스퍼 게이트(TG)를 형성한다. 이때 상기 게이트 절연막(40)도 식각될 수 있다. 상기 트랜스퍼 게이트(TG)의 측벽을 덮는 스페이서(46)를 형성한다. 상기 스페이서(46) 및 상기 광전변환 영역(PD)를 덮는 마스크를 사용하는 N형 불순물 이온 주입 공정으로, 상기 광전변환 영역(PD)에 대향하는 상기 트랜스퍼 게이트(TG)의 다른 측에 부유확산 영역(FD)을 형성한다.
본 발명의 실시예 2에 따른 이미지 센서가 설명된다. 도 12는 본 발명의 실시예 2에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다. 도 13a는 도 12의 C-C' 선에 따른 단면도를 나타내고, 도 13b는 도 12의 D-D' 선에 따른 단면도를 나타낸다. 도 3a 및 도 3b를 참조하여 설명된 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 12, 13a 및 13b를 참조하면, 상기 리세스 영역(R)의 C-C' 방향으로 마주보는 일 측벽들은 상기 소자분리 영역(15)과 이격된다.(도 13a 참조) 상기 리세스 영역(R)의 D-D' 방향으로 마주보는 다른 측벽들의 상부는, 상기 소자분리막 영역(15)과 접촉하고 그들의 하부는 상기 소자분리 영역(5)과 이격된다.(도 13b 참조) 본 실시예의 상기 핀 바디(17)은 도 3b를 참조하여 설명된 실시예 1의 것에 비해 보다 작은 두께를 가질 수 있다. 상기 핀 바디(17)의 상부는 상기 기판의 상부면 보다 낮을 수 있다. 따라서, 상기 리세스 영역(R)의 다른 측벽들의 하부에 인접한 상기 핀 바디(17)에 사이드 채널(C3)이 형성될 수 있다. 본 실시예의 상기 사이드 채널(C3)은 도 3b를 참조하여 설명된 실시예 1의 사이드 채널(C3)에 비해 보다 작은 두께를 가질 수 있다. 본 실시예에서는, 실시예 1의 표면 채널(C1)은 형성되지 않는다.
본 실시예에 따른 이미지 센서의 광전변환부들(23, 26)에서 생성된 전하들은 상기 사이드 채널(C3)과 상기 매몰 채널(C2)을 통해 부유확산 영역(FD)으로 이송될 수 있다.
본 실시예에 따른 이미지 센서의 형성 방법이 설명된다. 도 14a 내지 도 16a는 도 13a에 대응하는 단면도들이고, 도 14b 내지 도 16b는 도 13b에 대응하는 단면도들이다. 도 6a 내지 도 11a, 및 도 3b 내지 도 11b를 참조하여 설명된 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 14a 및 도 14b를 참조하면, 희생 스페이서(34)의 측벽은 소자분리 영역(15)의 가장자리와 정렬되거나 상기 소자분리 영역(15)의 가장자리 일부를 노출시키도록 형성될 수 있다. 상기 희생스페이서(34) 및 마스크 패턴(30)을 식각 마스크로 이용하여 반도체 기판(10)을 식각하여 트렌치(36)을 형성한다. 상기 트렌치(36) 하부의 폭(W3)은 상기 희생 스페이서(34)에 의해 정의되는 개구부(35)의 폭(W2) 보다 좁게 형성된다. 상기 트렌치(36)의 측벽은 경사지도록 형성된다. 상기 트렌치(36)의 측벽의 상부와 상기 소자분리 영역(15)의 측벽의 상부를 서로 만나 예각을 이룰 수 있다.
도 15a 및 도 15b를 참조하면, 상기 희생 스페이서(34)를 선택적으로 제거한다. 열산화 공정을 수행하여, 상기 트렌치(36)의 측벽과 바닥에 열산화막(38)을 형성한다. 상기 트렌치(36)의 하부 모서리는 둥글어진다. 상기 소자분리 영역(15)에 인접한 반도체 기판(10)의 상부는 모두 산화되어 열산화막으로 변할 수 있다. 상기 열산화막(38)은 상기 소자분리 영역(15)의 측벽의 상부와 접하도록 형성될 수 있다.
도 16a 및 도 16b를 참조하면, 상기 마스크 패턴(30)이 제거된다. 상기 열산화막(38)을 습식 식각 공정으로 제거한다. 이에 의해 둥근 하부 모서리를 가지는 리세스된 부분(R)이 형성될 수 있다. 상기 소자분리 영역(15)의 측벽의 상부가 노출될 수 있다. 열산화 공정을 수행하여, 상기 반도체 기판(10) 상에 게이트 절연막(41)을 형성한다. 게이트막(42)을 형성하여 상기 리세스된 부분(R)을 채운다. 상기 게이트막(42)은 상기 소자분리 영역(15)의 측벽의 상부와 접하도록 형성될 수 있다.
도 13a 및 도 13b를 재차 참조하면, 상기 리세스된 부분(R)과 중첩되도록 캐핑막 패턴(44)을 상기 게이트막(42) 상에 형성한다. 상기 캐핑막 패턴(44)을 식각 마스크로 이용하여, 상기 게이트막(42)을 식각하여 트랜스퍼 게이트(TG)를 형성한다. 이때 상기 게이트 절연막(40)도 식각될 수 있다. 상기 트랜스퍼 게이트(TG)의 측벽을 덮는 스페이서(46)를 형성한다. 상기 스페이서(46) 및 상기 광전변환 영역(PD)를 덮는 마스크를 사용하는 N형 불순물 이온 주입 공정으로, 상기 광전변환 영역(PD)에 대향하는 상기 트랜스퍼 게이트(TG)의 다른 측에 부유확산 영역(FD)을 형성한다.
본 발명의 실시예 3에 따른 이미지 센서가 설명된다. 도 17은 본 발명의 실시예 3에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다. 도 18a는 도 17의 E-E' 선에 따른 단면도를 나타내고, 도 18b는 도 17의 F-F' 선에 따른 단면도를 나타낸다. 도 3a 및 도 3b를 참조하여 설명된 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 17, 18a 및 18b를 참조하면, 리세스 영역(R)의 E-E' 방향으로 마주보는 일 측면들은 소자분리 영역(15)과 이격된다(도 18a 참조). 상기 리세스 영역(R)의 F-F' 방향으로 마주보는 다른 측면들의 상부는 상기 소자분리 영역(15)과 접촉하고, 그들의 하부는 상기 소자분리 영역(15)과 이격된다.(도 18b 참조) 본 실시예에 따른 상기 제 2 서브 게이트(42b)의 마주보는 E-E' 방향으로 마주보는 일 측면들 사이의 폭은 실시예 1의 것보다 좁다. 상기 제 2 서브 게이트(42b)의 평면 형태는 부메랑과 유사하다. 본 실시예에 따른 이미지 센서의 형성 방법은 실시예 1 및/또는 실시예 2와 동일/유사할 수 있다.
실시예 3의 변형에 따른 이미지 센서가 설명된다. 도 19a는 도 17의 E-E' 선에 따른 단면도를 나타내고, 도 19b는 도 17의 F-F' 선에 따른 단면도를 나타낸다. 도 18a 및 도 18b를 참조하여 설명된 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 19a 및 도 19b를 참조하면, 제 2 서브 게이트(42b)의 하부가 원처럼 둥글어질 수 있다. 이러한 제 2 서브 게이트(42b) 하부의 둥근 프로파일의 형성방법은, 도 20a, 20b, 21a 및 도 21b을 참조하여 설명된다.
도 20a 및 도 20b를 참조하면, 도 8a 및 도 8b를 참조하여 설명된 방법으로, 하드마스크 패턴(30)의 측벽을 덮는 희생 스페이서(34)를 이용하여 트렌치(90)을 형성한다. 상기 희생 스페이서(34)의 측벽과 상기 트렌치(90)의 측벽을 덮고, 상기 트렌치(90)의 바닥을 노출하는 내벽 스페이서(92)를 형성한다.
도 21a 및 도 21b를 참조하면, 상기 내벽 스페이서(92) 및 상기 하드마스크 패턴(30)을 식각 마스크로 이용하여, 상기 노출된 트렌치(90)의 바닥을 등방성 식각한다. 상기 트렌치(90)의 바닥에는 원형 단면의 추가적 리세스된 부분(94)이 형성된다.
상기 내벽 스페이서(92)와 상기 희생 스페이서(34)를 제거한다. 이후, 실시예 1과 유사한 방법으로, 도 19a 및 도 19b와 같이 게이트 절연막(41), 트랜스퍼 게이트(TG) 및 부유 활성 영역(FD)이 형성될 수 있다.
본 발명의 실시예 4에 따른 이미지 센서가 설명된다. 도 22는 본 발명의 실시예 4에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다. 도 23a는 도 22의 G-G' 선에 따른 단면도를 나타내고, 도 23b는 도 22의 H-H' 선에 따른 단면도를 나타낸다. 도 3a 및 도 3b를 참조하여 설명된 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 22, 23a 및 23b를 참조하면, 트랜스퍼 게이트(TG)는 상기 반도체 기판의 상부면 상에 제공되는 제 1 서브 게이트(42a)와 상기 반도체 기판(10)의 표면보다 낮게 제공되는 제 2 서브 게이트(42b)를 포함할 수 있다. 상기 제 1 서브 게이트(42a)는 상기 반도체 기판(10) 상부로 돌출되고, 상기 반도체 기판(10)의 상부 표면과 마주볼 수 있다. 상기 제 2 서브 게이트(42b)는 상기 소자분리 영역(5) 내에 제공된다. 상기 제 2 서브 게이트(42b)의 일 측벽들과 하부면은 상기 소자분리 영역(5)과 접촉한다. 상기 제 2 서브 게이트(42)의 다른 측면들은 게이트 절연막(40)을 개재하여, 상기 반도체 기판(10)과 마주본다. 상기 제 2 서브 게이트(42b)는 상기 제 1 서브 게이트(42a)의 양측 가장자리의 아래에 제공된다. 상기 트랜스퍼 게이트(TG)는 파이(π) 형상을 가질 수 있다. 상기 트랜스퍼 게이트(TG)는 상기 광전변환 영역(PD)의 일측에 위치하는 상기 반도체 기판(10)의 일부를 감싸도록 형성될 수 있다. 제 1 광전변환부(23)에서 생성된 전하들은 상기 제 1 서브 게이트(42a) 아래의 상기 반도체 기판(10)의 표면에 형성되는 표면 채널(C1)에 의해 이동될 수 있다. 상기 제 2 광전변환부(26)에서 생성된 전하들은 상기 제 2 서브 게이트(42b)의 상기 다른 측면들에 인접한 상기 반도체 기판(10)에 형성되는 사이드 채널(C3)에 의해 이동될 수 있다.
본 실시예에 따른 이미지 센서의 형성 방법이 설명된다. 도 24a 및 도 25a는 도 23a에 대응하는 단면도들이고, 도 24b 및 도 25b는 도 23b에 대응하는 단면도들이다. 도 6a 내지 도 11a, 및 도 3b 내지 도 11b를 참조하여 설명된 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 24a 및 도 24b를 참조하면, 반도체 기판(10)에 딥웰(11), 소자분리 영역(15), 복수개의 광전변환부들(23, 26) 및 소자분리 불순물 영역(14)을 형성한다. 상기 반도체 기판(10) 상에 하드마스크 패턴(30)을 형성한다. 상기 하드마스크 패턴(30)은 트랜스퍼 게이트가 형성될 영역의 상기 반도체 기판(10)에 인접한 상기 소자분리 영역(15)의 일부를 노출시키는 개구부를 가지도록 형성된다. 상기 하드마스크 패턴(30)을 식각 마스크로 이용하여 상기 소자분리 영역(15)을 식각하여, 상기 소자분리 영역(15)과 맞닿는 상기 반도체 기판(10)의 측벽들을 노출시키는 트렌치(31)를 형성한다.
도 25a 및 25b를 참조하여, 상기 하드마스크 패턴(30)을 제거한다. 트랜스퍼 게이트가 형성될 부분을 노출하는 마스크로 경사 이온주입 공정을 수행하여 채널 불순물 영역(27)을 형성한다. 이후, 실시예 1과 유사한 방법으로, 도 23a 및 도 23b와 같이 게이트 절연막(41), 트랜스퍼 게이트(TG) 및 부유 활성 영역(FD)이 형성될 수 있다.
전술한 실시예들에서는, 제 2 광전변환부(26)가 상기 리세스된 부분(R)의 아래로 연장된 것이 설명되었으나, 이에 한정되지 않고 아래의 실시예들과 같이 다양하게 변형가능하다.
도 26은 본 발명의 실시예 5에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다. 도 27은 도 26의 I-I'선에 따른 단면도를 나타낸다.
도 26 및 27을 참조하면, 제 2 N형 불순물 영역(25)은 제 2 서브 게이트(42b)와 수직적으로 중첩되지 않는다. 즉, 상기 제 2 N형 불순물 영역(25)에 인접한 상기 제 2 서브 게이트(42b)의 일 측벽 가장자리(E1)는 상기 제 2 N형 불순물 주입 영역(25)과 수직적으로 중첩되지 않는다. 상기 제 2 서브 게이트(42b)의 하부면과 상기 제 2 N형 불순물 주입 영역(25)의 상부 가장자리 사이의 거리는 도 3a에 개시된 제 2 거리(D2) 이상일 수 있다.
도 28은 본 발명의 실시예 6에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다. 도 29는 도 28의 J-J' 선에 따른 단면도를 나타낸다.
도 28 및 29를 참조하면, 상기 제 2 N형 불순물 주입 영역(25)은 실시예 1보다 더욱 연장되어, 상기 제 2 서브 게이트(42b)의 다른 측벽 가장자리(E2)까지 이를 수 있다.
전술한 실시예들에서는 트랜스퍼 게이트(TG)의 제 2 서브 게이트(42b)가 사다리꼴 형상이었으나, 이에 한정되지 않고 아래의 실시예 7과 같이 다양하게 변형가능하다.
도 30은 본 발명의 실시예 7에 따른 이미지 센서의 단위 화소의 레이아웃을 나타낸다. 도 30을 참조하면, 제 2 서브 게이트(42b)의 평면 형태는 삼각형일 수 있다.
전술한 실시예들에 따른 이미지 센서는 반도체 기판 상에 제공된 컬러필터를 더 포함할 수 있다. 즉, 컬러필터에 의하여 하나의 파장을 가지는 빛이 광전변환부들(23, 26)로 입사될 수 있다.
도 31은 본 발명의 실시예 8에 따른 이미지 센서의 단면도를 나타낸다. 도 31을 참조하면, 반도체 기판(10)을 덮는 층간 절연막(50)이 제공될 수 있다. 상기 층간 절연막(50) 내에는 배선층(51)이 형성될 수 있다. 상기 배선층(51)은 상기 게이트들에 연결될 수 있다. 상기 층간 절연막(50)은 복수의 절연막들로 구성될 수 있다. 상기 층간 절연막(50) 상에 평탄화층(52)과 컬러필터(54)가 차례로 적층되고, 상기 컬러 필터(54) 상에는 마이크로 렌즈(56)가 제공될 수 있다. 상기 컬러필터(54)는, 예를 들면 적색, 녹색, 청색의 3원 색 중 하나일 수 있다.
도 32는 본 발명의 실시예 9에 따른 이미지 센서의 단면도를 나타낸다. 도 32를 참조하면, 본 실시예에 따른 이미지 센서는 반도체 기판(10)을 덮는 층간 절연막(50)을 더 포함할 수 있다. 도시하지는 않았지만, 상기 층간 절연막(50) 내에는 배선층이 형성될 수 있다. 상기 층간 절연막(50)은 복수의 절연막들로 구성될 수 있다. 상기 층간 절연막(50) 상에 평탄화층(52)이 적층되고, 상기 평탄화층(52) 상에는 마이크로 렌즈(56)가 배치될 수 있다. 상기 층간 절연막(50) 내에는 배선층(51)이 형성될 수 있다. 상기 배선층(51)은 상기 게이트들에 연결될 수 있다. 본 실시예는 컬러필터를 포함하지 않으므로 모든 파장의 빛이 그대로 반도체 기판(10)의 광전변환부 영역(PD)으로 입사될 수 있다. 상기 반도체 기판(10) 내에는 예를 들면 4개의 광전변환부들(23, 26, 29, 63)이 수직으로 중첩되어 배치될 수 있다. 상기 4개의 광전변환부들(23, 26, 29, 63)은 제 1 광전변환부(23), 제 2 광전변환부(26), 제 3 광전변환부(29) 및 제 4 광전변환부(63)를 포함할 수 있다. 상기 광전변환부들(23, 26, 29, 63) 각각은 적어도 N형의 불순물 영역(22, 25, 28, 62)을 포함할 수 있다. 상기 광전변환부들(23, 26, 29, 63) 각각은 추가로 P형의 불순물 영역(21, 24, 27, 61)을 포함할 수 있다. 상기 광전변환부들(23, 26, 29, 63) 각각의 깊이는 입사되는 빛의 파장들의 투과 깊이(반도체 기판 내에서 특정 파장의 빛의 강도가 제일 강한 깊이)에 대응될 수 있다. 즉, 예를 들면, 파장이 짧은 청색의 빛의 투과 깊이에 대응되도록 상기 제 1 광전변환부(23)가 배치될 수 있다. 제 2 광전변환부(26)는 녹색 빛의 투과 깊이에 대응되도록 배치될 수 있다. 제 3 광전변환부(29)는 적색 빛의 투과 깊이에 대응되도록 배치될 수 있다. 제 4 광전변환부(63)는 적외선의 투과 깊이에 대응되도록 배치될 수 있다. 이로써, 깊이에 따른 색 분리가 가능하며, 3차원 영상의 이미지 센서를 구현할 수 있다.
전술한 실시예 8 및 9는 상기 반도체 기판(10)의 상부면(즉, 전면 front side) 상에 컬러필터(54)가 제공되어, 빛이 상기 반도체 기판(10)의 상부면으로 입사되는 것을 설명한다. 그러나, 본 발명의 실시예들은 이에 한정되지 않을 수 있다.
도 33은 본 발명의 실시예 10에 따른 이미지 센서의 단면도를 나타낸다. 도 33을 참조하면, 상기 반도체 기판(10)의 하부면(즉, 뒷면 back side) 상에 컬러필터(54)가 제공되어, 빛이 상기 반도체 기판(10)의 하부면으로 입사될 수 있다.
도 34는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자장치를 도시한 블록도이다. 상기 전자장치는 디지털 카메라 또는 모바일 장치일 수 있다. 도 34를 참조하면, 디지털 카메라 시스템은 이미지 센서(100), 프로세서(200), 메모리(300), 디스플레이(400) 및 버스(500)를 포함한다. 도 1에 도시된 바와 같이, 이미지 센서(100)는 프로세서(200)의 제어에 응답하여 외부의 영상 정보를 캡쳐(Capture)한다. 프로세서(200)는 캡쳐된 영상정보를 버스(500)를 통하여 메모리(300)에 저장한다. 프로세서(200)는 메모리(300)에 저장된 영상정보를 디스플레이(400)로 출력한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Claims (24)
- 반도체 기판에 제공되어, 서로 이격된 광전변환 영역 및 부유확산 영역을 포함하고, 소자분리 영역에 의하여 정의되는 활성 영역; 및
상기 광전변환 영역과 상기 부유확산 영역 사이의 활성 영역에서, 상기 반도체 기판의 상부면 상에 제공되는 제 1 서브 게이트와 상기 반도체 기판의 내부로 리세스된 부분으로 연장된 제 2 서브 게이트를 포함하는 트랜스퍼 트랜지스터를 포함하고,
상기 광전변환 영역은, 상기 반도체 기판 내에 서로 수직적으로 중첩되도록 제공되고 상기 리세스된 부분으로부터 이격되는 복수개의 광전변환부들을 포함하고, 상기 복수개의 광전변환부들은,
상기 반도체 기판의 상부면에 바로 인접하여 배치되고, 제1 전하 전송 경로를 통해 전하들을 상기 부유 확산 영역으로 전달하는 제1 광전 변환부; 및
상기 제 1 광전변환부 아래에 배치되고, 제2 전하 전송 경로를 통해 전하들을 상기 부유 확산 영역으로 전달하는 제2 광전 변환부를 포함하되,
상기 제1 전하 전송 경로 및 상기 제2 전하 전송 경로는 상기 제 2 서브 게이트에 인접한 서로 다른 채널들을 포함하고,
상기 제 2 광전변환부는 상기 리세스된 부분의 아래로 연장하고, 상기 제 2 광전변환부의 상부 가장자리와 상기 리세스된 부분의 바닥 사이는 제 1 거리만큼 이격되는 이미지 센서. - 제 1 항에 있어서,
상기 트랜스퍼 트랜지스터는, 상기 리세스된 부분에 바로 인접한 상기 반도체 기판의 핀 바디에 형성되어, 상기 광전변환 영역에서 생성된 전하를 상기 부유확산 영역으로 이송하는 사이드 채널을 포함하는 이미지 센서. - 제 2 항에 있어서,
상기 트랜스퍼 트랜지스터는, 상기 제 1 서브 게이트의 하부면에 인접한 상기 반도체 기판에 형성되는 표면 채널, 및 상기 리세스된 부분 아래의 상기 반도체 기판에 형성되는 매몰 채널을 더 포함하는 이미지 센서. - 제 3 항에 있어서,
상기 핀 바디는, 상기 광전변환 영역으로부터 상기 부유확산 영역으로의 제 1 방향에 교차하는 제 2 방향으로 서로 인접하는 상기 리세스된 부분과 상기 소자분리 영역 사이의 기판에 제공되는 이미지 센서. - 제 4 항에 있어서,
상기 제 1 광전변환부는 제 1 N형 불순물 영역을 포함하고, 상기 제 2 광전변환부는 제 2 N형 불순물 영역을 포함하는 이미지 센서. - 제 5 항에 있어서,
상기 제 1 N형 불순물 영역의 가장자리와 이에 바로 인접한 상기 리세스된 부분의 측벽 사이의 거리는 30nm 이상인 이미지 센서. - 제 5 항에 있어서,
상기 제 1 거리는 100nm 이상인 이미지 센서. - 제 5 항에 있어서,
상기 사이드 채널을 사이에 두고 제공된 상기 리세스된 부분과 상기 소자분리 영역은, 상기 제 1 N형 불순물 영역의 중심 깊이에서, 제 2 거리만큼 이격되는 이미지 센서. - 제 8 항에 있어서,
상기 제 2 거리는 30nm 이상인 이미지 센서. - 제 5 항에 있어서,
상기 핀 바디의 두께는, 상기 제 1 N형 불순물 영역의 중심 깊이에서, 30nm 이상인 이미지 센서. - 제 4 항에 있어서,
상기 제 2 광전변환부에서 생성된 전하는, 상기 사이드 채널 및 상기 매몰 채널을 통하여 상기 부유확산 영역으로 이송되는 이미지 센서. - 반도체 기판에 제공되어, 서로 이격된 광전변환 영역 및 부유확산 영역을 포함하고, 소자분리 영역에 의하여 정의되는 활성 영역; 및
상기 광전변환 영역과 상기 부유확산 영역 사이의 활성 영역에서, 상기 반도체 기판의 상부면 상에 제공되는 제 1 서브 게이트와 상기 반도체 기판의 내부로 리세스된 부분으로 연장된 제 2 서브 게이트를 포함하는 트랜스퍼 트랜지스터를 포함하고,
상기 광전변환 영역은 상기 반도체 기판 내에 서로 수직적으로 중첩되도록 제공되고, 상기 리세스된 부분으로부터 이격되는 복수개의 광전변환부들을 포함하고, 상기 복수개의 광전변환부들은,
상기 반도체 기판의 상부면에 바로 인접하여 배치되고, 제1 전하 전송 경로를 통해 전하들을 상기 부유 확산 영역으로 전달하는 제1 광전 변환부; 및
상기 제 1 광전변환부 아래에 배치되고, 제2 전하 전송 경로를 통해 전하들을 상기 부유 확산 영역으로 전달하는 제2 광전 변환부를 포함하되,
상기 제1 전하 전송 경로 및 상기 제2 전하 전송 경로는 상기 제 2 서브 게이트에 인접한 서로 다른 채널들을 포함하고,
상기 트랜스퍼 트랜지스터는, 상기 리세스된 부분에 바로 인접한 상기 반도체 기판의 핀 바디에 형성되어, 상기 광전변환 영역에서 생성된 전하를 상기 부유확산 영역으로 이송하는 사이드 채널을 포함하고,
상기 핀 바디의 상부는 상기 반도체 기판의 상부면보다 낮고, 상기 리세스된 부분의 측벽의 상부는 상기 사이드 채널의 바로 위에서 상기 소자분리 영역과 접촉하는 이미지 센서. - 제 1 항에 있어서,
상기 리세스된 부분에 바로 인접한 상기 반도체 기판 내에, 상기 제 2 서브 게이트를 둘러싸는 채널 불순물 영역을 더 포함하는 이미지 센서. - 제 1 항에 있어서,
상기 리세스된 부분은, 상기 소자분리 영역에 바로 인접한 상기 반도체 기판에 제공되고, 상기 광전변환 영역과 상기 부유확산 영역 사이의 기판에 인접한 소자분리 영역의 내부로 연장된 이미지 센서. - 제 14 항에 있어서,
상기 제 2 서브 게이트의 적어도 하나의 측벽과 하부면은 상기 소자분리 영역과 접촉하는 이미지 센서. - 제 1 항에 있어서,
상기 소자분리 영역의 측벽 및 상기 리세스된 부분의 측벽은 경사진 이미지 센서. - 제 16 항에 있어서,
상기 소자분리 영역의 측벽 및 상기 리세스된 부분의 측벽 사이의 거리는 상기 반도체 기판의 깊이에 따라 증가하는 이미지 센서. - 제 1 항에 있어서,
상기 소자분리 영역은 소자분리 불순물 영역으로 구성된 이미지 센서. - 제 1 항에 있어서,
상기 소자분리 영역은, 절연물질로 구성된 소자분리막과 상기 소자분리막의 적어도 일부분을 감싸는 소자분리 불순물 영역을 포함하는 이미지 센서. - 제 1 항에 있어서,
상기 반도체 기판을 덮는 층간 절연막;
상기 층간 절연막 상의 평탄화막;
상기 평탄화막 상의 칼라필터; 및
상기 칼라필터 상의 마이크로 렌즈를 더 포함하는 이미지 센서. - 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/940,499 US8637910B2 (en) | 2009-11-06 | 2010-11-05 | Image sensor |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20090107122 | 2009-11-06 | ||
| KR1020090107122 | 2009-11-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110050351A KR20110050351A (ko) | 2011-05-13 |
| KR101727270B1 true KR101727270B1 (ko) | 2017-04-17 |
Family
ID=44361176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100083681A KR101727270B1 (ko) | 2009-11-06 | 2010-08-27 | 이미지 센서 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101727270B1 (ko) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101867488B1 (ko) * | 2012-01-10 | 2018-06-14 | 삼성전자주식회사 | 이미지 센서 |
| KR101867337B1 (ko) * | 2012-01-30 | 2018-06-15 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR101968197B1 (ko) * | 2012-05-18 | 2019-04-12 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
| KR102034482B1 (ko) | 2013-03-04 | 2019-10-21 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
| KR102087112B1 (ko) * | 2013-04-23 | 2020-03-10 | 삼성전자 주식회사 | 이미지 센서 |
| KR102255183B1 (ko) * | 2014-02-21 | 2021-05-24 | 삼성전자주식회사 | 수직형 트랜지스터를 갖는 씨모스 이미지 센서 및 그 제조 방법 |
| KR102252647B1 (ko) * | 2014-07-11 | 2021-05-17 | 삼성전자주식회사 | 이미지 센서의 픽셀 및 이미지 센서 |
| KR102456530B1 (ko) * | 2015-09-09 | 2022-10-20 | 삼성전자주식회사 | 이미지 센서 |
| KR102664314B1 (ko) * | 2016-12-29 | 2024-05-14 | 삼성전자주식회사 | 이미지 센서 |
| KR102560758B1 (ko) | 2017-01-03 | 2023-07-28 | 삼성전자주식회사 | 이미지 센서 |
| US10686996B2 (en) | 2017-06-26 | 2020-06-16 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
| US10419701B2 (en) | 2017-06-26 | 2019-09-17 | Facebook Technologies, Llc | Digital pixel image sensor |
| US10598546B2 (en) | 2017-08-17 | 2020-03-24 | Facebook Technologies, Llc | Detecting high intensity light in photo sensor |
| US11393867B2 (en) | 2017-12-06 | 2022-07-19 | Facebook Technologies, Llc | Multi-photodiode pixel cell |
| US10969273B2 (en) | 2018-03-19 | 2021-04-06 | Facebook Technologies, Llc | Analog-to-digital converter having programmable quantization resolution |
| US11004881B2 (en) | 2018-04-03 | 2021-05-11 | Facebook Technologies, Llc | Global shutter image sensor |
| US11233085B2 (en) | 2018-05-09 | 2022-01-25 | Facebook Technologies, Llc | Multi-photo pixel cell having vertical gate structure |
| US10834344B2 (en) | 2018-06-09 | 2020-11-10 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
| US10903260B2 (en) * | 2018-06-11 | 2021-01-26 | Facebook Technologies, Llc | Multi-photodiode pixel cell |
| US11906353B2 (en) | 2018-06-11 | 2024-02-20 | Meta Platforms Technologies, Llc | Digital pixel with extended dynamic range |
| US11089241B2 (en) | 2018-06-11 | 2021-08-10 | Facebook Technologies, Llc | Pixel cell with multiple photodiodes |
| US11089210B2 (en) | 2018-06-11 | 2021-08-10 | Facebook Technologies, Llc | Configurable image sensor |
| US11463636B2 (en) | 2018-06-27 | 2022-10-04 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
| US10897586B2 (en) | 2018-06-28 | 2021-01-19 | Facebook Technologies, Llc | Global shutter image sensor |
| US10931884B2 (en) | 2018-08-20 | 2021-02-23 | Facebook Technologies, Llc | Pixel sensor having adaptive exposure time |
| US11956413B2 (en) | 2018-08-27 | 2024-04-09 | Meta Platforms Technologies, Llc | Pixel sensor having multiple photodiodes and shared comparator |
| CN108777772B (zh) * | 2018-08-28 | 2023-09-22 | 思特威(上海)电子科技股份有限公司 | 图像传感器 |
| US11595602B2 (en) | 2018-11-05 | 2023-02-28 | Meta Platforms Technologies, Llc | Image sensor post processing |
| US11102430B2 (en) | 2018-12-10 | 2021-08-24 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
| US11218660B1 (en) | 2019-03-26 | 2022-01-04 | Facebook Technologies, Llc | Pixel sensor having shared readout structure |
| US11943561B2 (en) | 2019-06-13 | 2024-03-26 | Meta Platforms Technologies, Llc | Non-linear quantization at pixel sensor |
| KR102109952B1 (ko) * | 2019-10-14 | 2020-05-13 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
| US11936998B1 (en) | 2019-10-17 | 2024-03-19 | Meta Platforms Technologies, Llc | Digital pixel sensor having extended dynamic range |
| US11902685B1 (en) | 2020-04-28 | 2024-02-13 | Meta Platforms Technologies, Llc | Pixel sensor having hierarchical memory |
| US11910114B2 (en) | 2020-07-17 | 2024-02-20 | Meta Platforms Technologies, Llc | Multi-mode image sensor |
| US11956560B2 (en) | 2020-10-09 | 2024-04-09 | Meta Platforms Technologies, Llc | Digital pixel sensor having reduced quantization operation |
| US12022218B2 (en) | 2020-12-29 | 2024-06-25 | Meta Platforms Technologies, Llc | Digital image sensor using a single-input comparator based quantizer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080153193A1 (en) * | 2004-10-20 | 2008-06-26 | Jeong Ho Lyu | Methods for fabricating solid state image sensor devices having non-planar transistors |
| US20080277693A1 (en) * | 2007-05-10 | 2008-11-13 | Micron Technology, Inc. | Imager element, device and system with recessed transfer gate |
-
2010
- 2010-08-27 KR KR1020100083681A patent/KR101727270B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080153193A1 (en) * | 2004-10-20 | 2008-06-26 | Jeong Ho Lyu | Methods for fabricating solid state image sensor devices having non-planar transistors |
| US20080277693A1 (en) * | 2007-05-10 | 2008-11-13 | Micron Technology, Inc. | Imager element, device and system with recessed transfer gate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110050351A (ko) | 2011-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101727270B1 (ko) | 이미지 센서 | |
| US8637910B2 (en) | Image sensor | |
| KR102674895B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| US7417273B2 (en) | Image sensor with embedded photodiode region and fabrication method thereof | |
| KR102384890B1 (ko) | 이미지 센서 및 그 형성 방법 | |
| US9443892B2 (en) | Image sensor and method of forming the same | |
| JP5058488B2 (ja) | 光の波長に応じて異なる厚さの埋没バリヤ層を具備するイメージセンサ及びその形成方法 | |
| US9111829B2 (en) | Color-optimized image sensor | |
| JP5053526B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| KR101083638B1 (ko) | 이미지센서 및 그 제조방법 | |
| US8614113B2 (en) | Image sensor and method of fabricating the same | |
| KR20130081953A (ko) | 이미지 센서 | |
| JP2007165886A (ja) | 垂直カラーフィルタ検出器群及びその製造方法 | |
| US10403673B2 (en) | Image sensors | |
| US11183526B2 (en) | Image sensor | |
| KR20230041427A (ko) | 이미지 센서 | |
| KR20220106901A (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100664863B1 (ko) | 집적도가 향상된 씨모스 이미지센서 및 그 제조 방법 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100619408B1 (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| US20240178253A1 (en) | Image sensor | |
| KR20190120116A (ko) | 이미지 센서 및 이의 형성 방법 | |
| KR20100077986A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR20060010901A (ko) | 초점 거리를 증가시킬 수 있는 이미지센서 및 그 제조 방법 | |
| KR20090068080A (ko) | 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |